JP2002162870A - Image forming device and power source device - Google Patents

Image forming device and power source device

Info

Publication number
JP2002162870A
JP2002162870A JP2000359934A JP2000359934A JP2002162870A JP 2002162870 A JP2002162870 A JP 2002162870A JP 2000359934 A JP2000359934 A JP 2000359934A JP 2000359934 A JP2000359934 A JP 2000359934A JP 2002162870 A JP2002162870 A JP 2002162870A
Authority
JP
Japan
Prior art keywords
voltage
power supply
image forming
supply circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000359934A
Other languages
Japanese (ja)
Inventor
Satoru Koyama
悟 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2000359934A priority Critical patent/JP2002162870A/en
Publication of JP2002162870A publication Critical patent/JP2002162870A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a power source device which has a good package efficiency of parts onto a printed wiring board, a reduced noise level, little fluctuation of output voltage, and is inexpensive. SOLUTION: An image forming device comprises a DC power source circuit provided with a converter transformer 303 and outputting a high voltage DC to a line 315, and at least one step-down power source circuit 320a for converting the DC output voltage value from the DC power source circuit by using a semiconductor element 325 and supplying it to the corresponding load.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、画像形成装置及び
電源装置に関し、特に、静電記録方式を用いてトナー像
を形成する画像形成手段を備えた画像形成装置、及び該
画像形成装置等に使用される高圧電源装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image forming apparatus and a power supply, and more particularly, to an image forming apparatus having an image forming means for forming a toner image by using an electrostatic recording method, and an image forming apparatus and the like. The present invention relates to a high-voltage power supply used.

【0002】[0002]

【従来の技術】先ず、図9及び図10を参照して、レー
ザビームプリンタの画像形成動作について説明する。
2. Description of the Related Art First, an image forming operation of a laser beam printer will be described with reference to FIGS.

【0003】図9は、静電記録方式を用い、タンデムタ
イプのカラー画像形成装置の構成を示す図である。
FIG. 9 is a diagram showing a configuration of a tandem type color image forming apparatus using an electrostatic recording system.

【0004】タンデムタイプの画像形成装置は、黒(B
k)画像、イエロー(Y)画像、マゼンタ(M)画像、
シアン(C)画像の画像形成部を各色ごとに備えてい
る。
A tandem-type image forming apparatus uses a black (B
k) image, yellow (Y) image, magenta (M) image,
An image forming section for a cyan (C) image is provided for each color.

【0005】それぞれの画像形成部には、感光体ドラム
18a〜18d、感光ドラム18a〜18dを一様にそ
れぞれ帯電する一次帯電器16a〜16d、感光体ドラ
ム18a〜18d上に潜像をそれぞれ形成するスキャナ
ユニット11a〜11d、各潜像を現像して可視像とす
る現像器14a〜14d、各可視像を転写紙に転写する
転写器19a〜19d、感光体ドラム18a〜18dの
残留トナーをそれぞれ除去するクリーニング装置15a
〜15d等が設けられる。
In each of the image forming sections, a photosensitive drum 18a to 18d, a primary charger 16a to 16d for uniformly charging the photosensitive drum 18a to 18d, and a latent image is formed on the photosensitive drum 18a to 18d. Scanner units 11a to 11d, developing units 14a to 14d for developing each latent image into a visible image, transfer units 19a to 19d for transferring each visible image to transfer paper, and residual toner on the photosensitive drums 18a to 18d Cleaning device 15a for removing each of
To 15d and the like are provided.

【0006】図10は、スキャナユニットの構造を示す
図である。スキャナユニット11a〜11dは同一の構
成となっているので、その1つを示す。
FIG. 10 is a diagram showing the structure of the scanner unit. Since the scanner units 11a to 11d have the same configuration, only one of them is shown.

【0007】101は画像信号(VDO信号)であり、
スキャナユニット11内のレーザユニット102に入力
される。103は、前記レーザユニット102によりオ
ンオフ変調されたレーザビームである。104はスキャ
ナモータであり、回転多面鏡(ポリゴンミラー)105
を定常回転させる。106は結像レンズであり、ポリゴ
ンミラー105によってビーム方向が変更されたレーザ
ビーム107の焦点を感光ドラム18上の被走査面に結
ばせるためのものである。
Reference numeral 101 denotes an image signal (VDO signal).
The data is input to the laser unit 102 in the scanner unit 11. Reference numeral 103 denotes a laser beam that has been modulated on and off by the laser unit 102. 104, a scanner motor; a rotating polygon mirror (polygon mirror) 105;
Is rotated constantly. Reference numeral 106 denotes an imaging lens which focuses the laser beam 107 whose beam direction has been changed by the polygon mirror 105 on a surface to be scanned on the photosensitive drum 18.

【0008】かくして、画像信号101により変調され
たレーザビーム103は、感光ドラム18上を水平走査
(主走査方向の走査)され、感光ドラム18上に潜像を
形成する。
Thus, the laser beam 103 modulated by the image signal 101 is horizontally scanned (scanned in the main scanning direction) on the photosensitive drum 18 to form a latent image on the photosensitive drum 18.

【0009】109はビーム検出口であり、スリット状
の入射口よりレーザビームを取り入れる。この入射口よ
り入ったレーザビームは、光ファイバ110内を通って
光電変換素子111に導かれる。光電変換素子111に
より電気信号に変換されたレーザビームは、増幅回路
(図示しない)により増幅された後、水平同期信号とな
る。
A beam detection port 109 receives a laser beam from a slit-shaped entrance. The laser beam entering from the entrance passes through the optical fiber 110 and is guided to the photoelectric conversion element 111. The laser beam converted into an electric signal by the photoelectric conversion element 111 is amplified by an amplifier circuit (not shown), and then becomes a horizontal synchronization signal.

【0010】図9に戻って、Pは転写材から成る転写紙
であり、カセット22から給紙される。給紙された転写
紙Pは、各画像形成部と動作タイミングをとるために、
レジストローラ21で搬送の待機が行なわれる。
Returning to FIG. 9, P is a transfer sheet made of a transfer material, and is supplied from a cassette 22. The fed transfer paper P is used to set the operation timing with each image forming unit.
The registration roller 21 waits for conveyance.

【0011】また、レジストローラ21の上流近傍に
は、給紙された転写紙Pの先端を検知するための第1の
レジセンサ24が設けられる。各画像形成部を制御する
画像形成制御部は、第1のレジセンサ24の検出結果に
基づき、転写紙Pの先端がレジストローラ21に到達す
るタイミングを推定し、1色目(図の例ではイエロー
色)の像を、像担持体である感光ドラム18a上に形成
するとともに、定着器23のヒータ(図示しない)温度
を所定の温度になるよう制御する。
A first registration sensor 24 for detecting the leading end of the fed transfer paper P is provided near the upstream of the registration roller 21. The image forming control unit that controls each image forming unit estimates the timing at which the leading end of the transfer paper P reaches the registration roller 21 based on the detection result of the first registration sensor 24, and determines the first color (the yellow color in the example in the figure). Is formed on the photosensitive drum 18a as an image carrier, and the temperature of a heater (not shown) of the fixing device 23 is controlled to a predetermined temperature.

【0012】29は吸着ローラであり、この吸着ローラ
29の軸に吸着バイアスを印加し、転写紙Pを搬送ベル
ト20上に静電的に吸着させる。
Reference numeral 29 denotes an attraction roller, which applies an attraction bias to the axis of the attraction roller 29 to electrostatically attract the transfer paper P onto the transport belt 20.

【0013】レジストローラ21で待機された転写紙P
は、第1のレジセンサ24の検出結果と1色目像形成プ
ロセスのタイミングとを基に搬送タイミングを計って、
各色画像形成部を貫通するように配置された搬送ベルト
20上を搬送されるとともに、転写器19aにより1色
目の画像が転写紙P上に転写される。
Transfer paper P waiting at registration roller 21
Measures the transport timing based on the detection result of the first registration sensor 24 and the timing of the first color image forming process,
While being transported on the transport belt 20 arranged to penetrate each color image forming unit, the first color image is transferred onto the transfer paper P by the transfer unit 19a.

【0014】同様に、2色目(図の例ではマゼンタ)の
像は、第2のレジセンサ25の検出結果と2色目像形成
プロセスのタイミングとを基に転写タイミングを計っ
て、搬送ベルト20上を搬送される転写紙P上の1色目
の像の上に重畳転写される。以降同様に、3色目(図の
例ではシアン)の像は第3のレジセンサ26検出結果を
基に、4色目(図の例では黒色)の像は第4のレジセン
サ27の検出結果を基に、各像形成プロセスとのタイミ
ングを取って、転写紙P上に順次重畳転写される。
Similarly, the transfer timing of the image of the second color (magenta in the example in the drawing) is measured based on the detection result of the second registration sensor 25 and the timing of the second color image forming process, and the image is transferred on the conveyor belt 20. The image is superimposed and transferred on the image of the first color on the transferred transfer paper P. Similarly, the image of the third color (cyan in the example in the figure) is based on the detection result of the third registration sensor 26, and the image of the fourth color (black in the example in the figure) is based on the detection result of the fourth registration sensor 27. Are sequentially superimposed and transferred onto the transfer paper P at the timing of each image forming process.

【0015】4色のトナー像を転写された転写紙Pは、
ハロゲンヒータを内蔵した定着器23により溶融定着さ
れ機外に排紙される。
The transfer paper P to which the four color toner images have been transferred is
The sheet is fused and fixed by a fixing device 23 having a built-in halogen heater, and is discharged outside the apparatus.

【0016】次に、図11及び図12を参照して、各画
像形成部に用いられる従来の現像バイアス回路について
説明する。
Next, a conventional developing bias circuit used in each image forming section will be described with reference to FIGS.

【0017】図11は、各画像形成部においてそれぞれ
用いられる各高圧バイアス回路の配置を示す図である
(前記吸着バイアスは省略)。
FIG. 11 is a view showing the arrangement of each high-voltage bias circuit used in each image forming section (the above-mentioned suction bias is omitted).

【0018】各画像形成部の一次帯電器16a〜16
d、転写器19a〜19d、現像器14a〜14d内の
現像ローラ17a〜17dにはそれぞれ、帯電バイア
ス、転写バイアス、現像バイアス(HV1〜HV4)の
少なくとも3種類の高圧電圧が高圧バイアス回路30a
〜30d,31a〜31d,32a〜32dから供給さ
れている。
Primary chargers 16a-16 of each image forming section
d, at least three types of high voltage of a charging bias, a transfer bias, and a developing bias (HV1 to HV4) are applied to the developing rollers 17a to 17d in the transfer units 19a to 19d and the developing units 14a to 14d, respectively.
To 30d, 31a to 31d, and 32a to 32d.

【0019】タンデム構成の画像形成装置では、画像形
成部が4つ設けられているため、各画像形成部で異なる
電圧が必要である場合には、12種類(=3×4)の高
圧バイアス回路が必要となり、高圧バイアス回路全体の
回路規模が大きくなり、またそのコストも高くなってし
まう。
In an image forming apparatus having a tandem configuration, since four image forming units are provided, when different voltages are required in each image forming unit, twelve (= 3 × 4) high voltage bias circuits are required. Is required, the circuit scale of the high voltage bias circuit as a whole becomes large, and its cost also becomes high.

【0020】そのため、高圧バイアス回路のうち現像バ
イアス回路では、図12に示すように、1つのコンバー
タトランス203から得られた2次側パルス電圧を基
に、4つの高圧直流電圧HV1〜HV4を個別に生成
し、各現像器14a〜14dの高圧接点221a〜22
1dへ出力する回路方式が採用されることがある。
Therefore, in the developing bias circuit of the high-voltage bias circuit, as shown in FIG. 12, four high-voltage DC voltages HV1 to HV4 are individually divided based on the secondary-side pulse voltage obtained from one converter transformer 203. And the high-voltage contacts 221a to 221 of the developing units 14a to 14d.
A circuit system for outputting to 1d may be employed.

【0021】図12は、1つのコンバータトランスから
成る従来の現像バイアス回路の構成を示す回路図であ
る。
FIG. 12 is a circuit diagram showing a configuration of a conventional developing bias circuit comprising one converter transformer.

【0022】図中S41は、コンバータトランス203
をスイッチング駆動するためのパルス波であり、例えば
50kHz,オンデューティ25%,振幅5Vに固定さ
れた矩形波が用いられる。矩形波S41がトランジスタ
202のベースに入力されると、トランジスタ202
は、矩形波S41に応じてオン/オフを繰り返す。この
トランジスタ202をオン/オフすることで、電解コン
デンサ201両端の直流電圧が、コンバータトランス2
03の一次巻線へ、スイッチングされたパルス状の波形
として印加される。これによって、コンバータトランス
203の二次側から、昇圧された同一周期のパルス状電
圧が出力される。
In the figure, S41 is a converter transformer 203.
Is a pulse wave for switching driving, for example, a rectangular wave fixed to 50 kHz, 25% on duty, and 5 V amplitude is used. When the square wave S41 is input to the base of the transistor 202, the transistor 202
Repeats on / off according to the rectangular wave S41. By turning on / off the transistor 202, the DC voltage across the electrolytic capacitor 201 is changed by the converter transformer 2
03 is applied as a switched pulse-like waveform to the primary winding. As a result, a boosted pulse-like voltage having the same cycle is output from the secondary side of the converter transformer 203.

【0023】二次側に出力されたパルス状の電圧は、コ
ンデンサC205,C206,C209、ダイオード2
07,208から構成される整流回路により整流平滑さ
れ、高圧直流電圧がコンデンサ209の両端に現れる。
The pulse voltage output to the secondary side is supplied to the capacitors C205, C206, C209 and the diode 2
The high-voltage DC voltage appears at both ends of the capacitor 209.

【0024】なお、二次側の整流回路には、負の高圧電
圧を出力する倍電圧整流回路方式を採用しており、この
整流回路は、コンバータトランス203の一次側の電解
コンデンサ201の両端電圧やコンバータトランス20
3の巻数比等によって決まる電圧の2倍の直流電圧を出
力するものである。
The secondary side rectifier circuit employs a voltage doubler rectifier circuit system that outputs a negative high voltage. And converter transformer 20
3, which outputs a DC voltage that is twice the voltage determined by the turns ratio or the like.

【0025】次に、コンデンサ209の両端電圧を一定
値に制御するための回路部分を説明する。
Next, a circuit portion for controlling the voltage across the capacitor 209 to a constant value will be described.

【0026】210は、コンデンサ209の両端に現れ
る電圧を検出する電圧検出抵抗であり、高耐圧でかつ抵
抗値の精度の良い(例えば抵抗値の許容差±1%)抵抗
が用いられる。オペアンプOP−AMP214の+入力
端子には、コンデンサ209の両端電圧と基準電源電圧
Vbとの差を抵抗210,211,212で分圧した電
圧が入力される。OP−AMP214の−入力端子には
基準電圧Vcが入力される。
Reference numeral 210 denotes a voltage detecting resistor for detecting a voltage appearing at both ends of the capacitor 209, and a resistor having a high withstand voltage and a high accuracy of the resistance value (for example, tolerance of the resistance value ± 1%) is used. A voltage obtained by dividing the difference between the voltage between both ends of the capacitor 209 and the reference power supply voltage Vb by the resistors 210, 211, and 212 is input to the + input terminal of the operational amplifier OP-AMP214. The reference voltage Vc is input to the-input terminal of the OP-AMP 214.

【0027】ここで、抵抗210,211,212をそ
れぞれR210,R211,R212とし、コンデンサ
209の両端電圧をHVとすると、OP−AMP214
の動作状態においては、基準電圧Vcとコンデンサ両端
電圧HVと基準電源電圧Vbとの間には下記式(1)で
示す関係が成り立つ。
Here, assuming that the resistors 210, 211 and 212 are R210, R211 and R212, respectively, and the voltage across the capacitor 209 is HV, the OP-AMP 214
In the operating state described above, the relationship represented by the following equation (1) holds between the reference voltage Vc, the voltage HV across the capacitor, and the reference power supply voltage Vb.

【0028】 Vc=(HV・R211・R212+Vb・R210・R212)/(R21 0・R211+R211・R212+R210・R212) ・・・(1) OP−AMP214は、+入力端子に入力されている電
圧が−入力端子に接続されている基準電圧Vcと等しく
なるようにトランジスタ204のベース電圧を制御す
る。すなわち、高圧出力電圧HV(コンデンサ209の
両端電圧)が、基準電圧Vcの値によって決まる値より
も負の方向に大きくなる(絶対値が大きくなる)と、O
P−AMP214の+入力端子電圧が−入力端子電圧よ
りも小さくなる。したがって、OP−AMP214の出
力は小さくなり、トランジスタ204をオフさせる方向
に動作するため、電解コンデンサ201の両端電圧は低
下する。これによりコンバータトランス203の一次巻
線に印加される電圧が低下することになるため、二次側
の負の出力電圧も絶対値が小さくなる。
Vc = (HV · R211 · R212 + Vb · R210 · R212) / (R210 · R211 + R211 · R212 + R210 · R212) (1) The voltage input to the + input terminal of the OP-AMP 214 is −input. The base voltage of the transistor 204 is controlled to be equal to the reference voltage Vc connected to the terminal. That is, when the high-voltage output voltage HV (the voltage across the capacitor 209) becomes larger in the negative direction (absolute value becomes larger) than the value determined by the value of the reference voltage Vc, O
The positive input terminal voltage of the P-AMP 214 becomes smaller than the negative input terminal voltage. Therefore, the output of the OP-AMP 214 decreases and the transistor operates in a direction to turn off the transistor 204, so that the voltage across the electrolytic capacitor 201 decreases. As a result, the voltage applied to the primary winding of converter transformer 203 decreases, so that the absolute value of the negative output voltage on the secondary side also decreases.

【0029】一方、高圧出力電圧HVが基準電圧Vcの
値によって決まる値よりも0Vの方向に小さく(絶対値
が小さくなる)なった場合には、OP−AMP214は
トランジスタ204をオンさせる方向に動作するため、
電解コンデンサ201の両端電圧は上昇し、コンバータ
トランス203の二次側の出力電圧は絶対値が大きくな
る。
On the other hand, if the high-voltage output voltage HV becomes smaller in the direction of 0 V (the absolute value becomes smaller) than the value determined by the value of the reference voltage Vc, the OP-AMP 214 operates in the direction of turning on the transistor 204. To do
The voltage across the electrolytic capacitor 201 increases, and the output voltage on the secondary side of the converter transformer 203 increases in absolute value.

【0030】以上のような制御により、コンデンサ20
9の両端電圧HVは一定電圧(例えば−800V)に制
御される。
With the above control, the capacitor 20
9 is controlled to a constant voltage (for example, -800 V).

【0031】なお、上記式(1)から分かるように、出
力電圧HV以外のパラメータのばらつきが少なければ少
ないほど、出力電圧HVの制御精度が良くなる。
As can be seen from the above equation (1), the smaller the variation of the parameters other than the output voltage HV, the better the control accuracy of the output voltage HV.

【0032】220a〜220dは、各現像器14a〜
14dの高圧接点221a〜221dへ、個別に制御さ
れた高圧電圧HV1〜HV4をそれぞれ出力する現像バ
イアス制御回路である。220aはイエロー用の現像バ
イアス制御回路であり、他色用の現像バイアス制御回路
220b〜220dもイエロー用の現像バイアス制御回
路220aと同一の回路構成となっている。以下、代表
して現像バイアス制御回路220aを説明する。
Reference numerals 220a to 220d denote the respective developing units 14a to 14d.
The developing bias control circuit outputs individually controlled high voltage HV1 to HV4 to the 14d high voltage contacts 221a to 221d. Reference numeral 220a denotes a developing bias control circuit for yellow, and developing bias control circuits 220b to 220d for other colors have the same circuit configuration as the developing bias control circuit 220a for yellow. Hereinafter, the developing bias control circuit 220a will be described as a representative.

【0033】各現像バイアス制御回路220a〜220
dは、コンバータトランス203の二次巻線の両端のラ
イン215,216に並列に接続されている。
Each of the developing bias control circuits 220a to 220
“d” is connected in parallel to the lines 215 and 216 at both ends of the secondary winding of the converter transformer 203.

【0034】現像バイアス制御回路220aにおいて、
ライン215,216がコンデンサC225,C22
6,C229、ダイオード227,228から構成され
る整流回路に接続されいる。抵抗224は出力オフの際
に、コンデンサ229にチャージされた電荷を速やかに
放電するためのものである。
In the developing bias control circuit 220a,
Lines 215 and 216 are capacitors C225 and C22
6, C229, and a rectifier circuit composed of diodes 227 and 228. The resistor 224 is for quickly discharging the electric charge charged in the capacitor 229 when the output is turned off.

【0035】この整流回路は、前記の倍電圧整流回路と
同様に負の高圧電圧を出力する回路である。ただし、前
記の倍電圧整流回路と違い、コンデンサ224とグラン
ドとの間に高圧トランジスタ235等からなる回路を含
む。この回路は、整流回路によりコンデンサ229の両
端に発生した電圧(前記基準電圧Vcにより決まるため
ここでは約−800V)に関し、高圧トランジスタ23
5のコレクタ・エミッタ間電圧Vceを変化させること
で、グランドからみた高圧接点221aの出力電圧を可
変にしている。すなわち、高圧接点221aへ−500
Vを出力したい場合には、高圧トランジスタ235のコ
レクタ・エミッタ間電圧Vceを+300Vとなるよう
にし、これによって、グランドからみた高圧接点221
aの電位を−500V(=−800V+300V)とし
ている。
This rectifier circuit is a circuit that outputs a negative high voltage like the voltage doubler rectifier circuit. However, unlike the above voltage doubler rectifier circuit, a circuit including a high voltage transistor 235 and the like is included between the capacitor 224 and the ground. This circuit relates to a voltage generated at both ends of the capacitor 229 by the rectifier circuit (about -800 V in this case because the voltage is determined by the reference voltage Vc).
By changing the collector-emitter voltage Vce of No. 5, the output voltage of the high-voltage contact 221a as viewed from the ground is made variable. That is, -500 to the high voltage contact 221a.
When it is desired to output V, the voltage Vce between the collector and the emitter of the high-voltage transistor 235 is set to +300 V, whereby the high-voltage contact 221 viewed from the ground is set.
The potential of a is -500 V (= -800 V + 300 V).

【0036】このように、現像バイアス制御回路220
aの(絶対値の)最大出力は、高圧トランジスタ235
のオン時(Vce=0V)の約−800Vであり、最低
出力は高圧トランジスタ235のオフ時の0Vであるた
め、現像バイアス制御回路220aの出力は0V〜約−
800Vの間で可変できる。
As described above, the developing bias control circuit 220
The maximum output (in absolute value) of the high-voltage transistor 235
Of the developing bias control circuit 220a is about −800 V when the high voltage transistor 235 is on (Vce = 0 V) and the minimum output is 0 V when the high voltage transistor 235 is off.
It can be varied between 800V.

【0037】つぎに、高圧トランジスタ235のベース
入力信号を説明する。
Next, the base input signal of the high voltage transistor 235 will be described.

【0038】電圧検出抵抗230(許容差±1%)が接
点221aへの電圧出力ラインに接続される。オペアン
プOP−AMP234の+入力端子には、高圧接点22
1aへの出力電圧と基準電源電圧Vbとを抵抗230,
231,232で分圧した電圧が入力される。S51a
は画像形成制御部から送られる基準電圧信号であり、高
圧電圧に対応した直流電圧である。
A voltage detection resistor 230 (tolerance ± 1%) is connected to a voltage output line to the contact 221a. The + input terminal of the operational amplifier OP-AMP 234 has a high voltage contact 22
1a and a reference power supply voltage Vb are connected to a resistor 230,
The voltages divided at 231 and 232 are input. S51a
Is a reference voltage signal sent from the image forming control unit, and is a DC voltage corresponding to the high voltage.

【0039】抵抗230,231,232の各抵抗値を
R230,R231,R232とし、グランドからみた
高圧接点221aの電位をHVとし、基準電圧信号S5
1aの示す電圧値をS51aとすると、OP−AMP2
34の動作状態においては下記式(2)が成り立つ。
The resistance values of the resistors 230, 231 and 232 are R230, R231 and R232, the potential of the high voltage contact 221a as viewed from the ground is HV, and the reference voltage signal S5
Assuming that the voltage value indicated by 1a is S51a, OP-AMP2
In the operation state of 34, the following equation (2) is established.

【0040】 S51a=(HV・R231・R232+Vb・R230・R232)/(R 230・R231+R231・R232+R230・R232)・・・(2) OP−AMP234は、+入力端子電圧が−入力端子に
接続されている電圧S51aと等しくなるようにトラン
ジスタ235のベースを制御し、これによって基準電圧
信号S51aに応じた直流高圧電圧が高圧接点221a
に現れる。
S51a = (HV / R231 / R232 + Vb / R230 / R232) / (R230 / R231 + R231 / R232 + R230 / R232) (2) In the OP-AMP 234, the positive input terminal voltage is connected to the negative input terminal. The base of the transistor 235 is controlled so as to be equal to the voltage S51a of the high voltage contact 221a.
Appears in

【0041】他の現像バイアス制御回路220b〜22
0dも同様に動作する。
Other developing bias control circuits 220b to 220b
0d operates similarly.

【0042】ところで、高圧トランジスタを用いた出力
電圧可変方式を現像バイアス制御回路に採用するか否か
は、現像バイアス制御回路の出力電圧としてどれくらい
が必要であるかによってほぼ決まる。すなわち、高圧ト
ランジスタ235には高圧電圧(ここでは−800V)
が印加されるため、高圧トランジスタ235では、コレ
クタ・エミッタ間電圧Vceが少なくとも1000V以
上であることが必要となる。現像バイアス制御回路22
0aの出力最大電圧(絶対値)が大きければ大きいほ
ど、それに応じた耐圧のトランジスタが必要となり、高
圧トランジスタ235が高コスト化する。高圧トランジ
スタを用いた出力電圧可変方式を採用した現像バイアス
制御回路では、出力最大電圧(絶対値)が約1000V
〜2000Vくらいが限界であるため、高圧トランジス
タを用いた出力電圧可変方式は、−500V程度(10
00V以下の)の電圧を出力するための現像バイアス制
御回路には適した方式である。
Incidentally, whether or not the output voltage variable method using the high voltage transistor is employed in the developing bias control circuit is substantially determined by how much the output voltage of the developing bias control circuit is required. That is, a high voltage (here, -800V) is applied to the high voltage transistor 235.
Is applied, the high-voltage transistor 235 needs to have a collector-emitter voltage Vce of at least 1000 V or more. Development bias control circuit 22
As the maximum output voltage (absolute value) of 0a is larger, a transistor with a higher breakdown voltage is required, and the cost of the high-voltage transistor 235 increases. In a developing bias control circuit adopting a variable output voltage method using a high voltage transistor, the maximum output voltage (absolute value) is about 1000 V
Since the limit is about 2000 V, the output voltage variable method using a high-voltage transistor is about -500 V (10
This method is suitable for a developing bias control circuit for outputting a voltage of not more than 00V.

【0043】[0043]

【発明が解決しようとする課題】しかしながら、上記従
来の現像バイアス回路において、コンバータトランス2
03の二次巻線からのライン215,216に相当する
各パターンをプリント配線板上で引き回すことになる
が、これらのパターンには高電圧電流が流れるので、互
いのパターン間の距離や、周辺回路との距離を十分確保
する必要がある。その結果、これらのパターンがプリン
ト配線板上で占める面積が大きくなり、部品の実装効率
が悪くなるとともに、プリント配線板のサイズが大きく
なってしまう。
However, in the above-mentioned conventional developing bias circuit, the converter transformer 2
Each pattern corresponding to the lines 215 and 216 from the secondary winding No. 03 is routed on the printed wiring board. Since a high voltage current flows through these patterns, the distance between the patterns and the peripheral It is necessary to secure a sufficient distance from the circuit. As a result, the area occupied by these patterns on the printed wiring board becomes large, and the mounting efficiency of components becomes poor, and the size of the printed wiring board becomes large.

【0044】また、直流電圧に整流される前の交流高電
圧ラインを引き回しているため、すなわち、コンバータ
トランス203の二次側コイルと各整流回路のダイオー
ド及びコンデンサとからなる電流ループが多数あるた
め、コンデンサへの充電電流やコンデンサからの放電電
流等によるノイズが発生しやすい。
In addition, since the AC high voltage line before being rectified to the DC voltage is routed, that is, since there are many current loops composed of the secondary coil of the converter transformer 203 and the diodes and capacitors of each rectifier circuit. In addition, noise due to charging current to the capacitor, discharging current from the capacitor, and the like is likely to occur.

【0045】また、帯電バイアス等の他のバイアスの影
響や、例えば現像器14aの負荷変動等により、現像バ
イアス制御回路220aから吐き出し方向の電流が引か
れた場合、電圧検出抵抗230を介して電流が高圧接点
221aへ流れ出す。この電流が電圧検出抵抗230に
流れて生じた電位差によって、現像バイアス制御回路2
20aの出力電圧が変動してしまう。
When the current in the discharge direction is drawn from the developing bias control circuit 220a due to the influence of another bias such as a charging bias or a load change of the developing device 14a, the current is supplied via the voltage detecting resistor 230. Flows out to the high voltage contact 221a. This current flows through the voltage detection resistor 230, and the potential difference generated causes the developing bias control circuit 2
The output voltage of 20a fluctuates.

【0046】更に、昨今のカラーレーザプリンタの低価
格化に伴い、高電圧回路も更なるコストダウンを求めら
れている。
Furthermore, with the recent reduction in the price of color laser printers, there is a demand for further reduction in the cost of high voltage circuits.

【0047】本発明はこのような問題点に鑑みてなされ
たものであって、部品のプリント配線板への実装効率が
よく、ノイズが低減され、出力電圧変動が少なく、安価
である、高圧直流電圧を提供する電源装置、及びこうし
た電源装置を使用した画像形成装置を提供することを目
的とする。
The present invention has been made in view of the above problems, and has a high efficiency in mounting components on a printed wiring board, reducing noise, reducing output voltage fluctuation, and being inexpensive. It is an object to provide a power supply device for providing a voltage and an image forming apparatus using such a power supply device.

【0048】[0048]

【課題を解決するための手段】上記目的を達成するため
に、請求項1記載の発明によれば、静電記録方式を用い
てトナー像を形成する画像形成手段を備えた画像形成装
置において、コンバータトランスを備え、高圧の直流を
出力する直流電源回路と、少なくとも1つから成り、前
記直流電源回路からの直流出力の電圧値を、半導体素子
を用いて変換し、前記画像形成手段の中の対応する負荷
に供給する電圧変換手段とを有することを特徴とする。
According to the first aspect of the present invention, there is provided an image forming apparatus including an image forming unit for forming a toner image by using an electrostatic recording method. A DC power supply circuit that includes a converter transformer and outputs high-voltage DC; and at least one of the DC power supply circuits. The DC output voltage value from the DC power supply circuit is converted by using a semiconductor element. And voltage conversion means for supplying a voltage to a corresponding load.

【0049】請求項13記載の発明によれば、静電記録
方式を用いてトナー像を形成する画像形成手段を備えた
画像形成装置において、コンバータトランスを備え、高
圧の直流を出力する直流電源回路と、少なくとも1つか
ら成り、前記直流電源回路からの直流出力の電圧値を、
定電圧素子を用いて変換し、前記画像形成手段の中の対
応する負荷に供給する電圧変換手段とを有することを特
徴とする。
According to the thirteenth aspect of the present invention, there is provided an image forming apparatus having an image forming means for forming a toner image by using an electrostatic recording method, comprising a converter transformer and outputting a high-voltage DC. And a voltage value of a DC output from the DC power supply circuit,
Voltage converting means for converting the voltage using a constant voltage element and supplying the converted voltage to a corresponding load in the image forming means.

【0050】また、請求項21記載の発明によれば、コ
ンバータトランスを備え、高圧の直流を出力する直流電
源回路と、負荷に対応して設けられ、前記直流電源回路
からの直流出力の電圧値を、半導体素子を用いて変換
し、対応する負荷に供給する少なくとも1つの電圧変換
手段とを有することを特徴とする電源装置が提供され
る。
According to the twenty-first aspect of the present invention, there is provided a DC power supply circuit including a converter transformer and outputting a high-voltage DC, and a voltage value of a DC output from the DC power supply circuit provided corresponding to the load. And at least one voltage converting means for converting the voltage using a semiconductor element and supplying the voltage to a corresponding load.

【0051】請求項31記載の発明によれば、コンバー
タトランスを備え、高圧の直流を出力する直流電源回路
と、負荷に対応して設けられ、前記直流電源回路からの
直流出力の電圧値を、定電圧素子を用いて変換し、対応
する負荷に供給する少なくとも1つの電圧変換手段とを
有することを特徴とする電源装置が提供される。
According to the thirty-first aspect of the present invention, there is provided a DC power supply circuit having a converter transformer and outputting a high-voltage DC, and a voltage value of a DC output from the DC power supply circuit provided for a load. There is provided a power supply device having at least one voltage conversion means for converting the voltage using a constant voltage element and supplying the voltage to a corresponding load.

【0052】[0052]

【発明の実施の形態】以下、本発明の実施の形態を、図
面を参照して説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0053】(第1の実施の形態)図1は、本発明に係
る現像バイアス回路の第1の実施の形態の構成を示す回
路図である。
(First Embodiment) FIG. 1 is a circuit diagram showing a configuration of a first embodiment of a developing bias circuit according to the present invention.

【0054】なお、本発明に係る現像バイアス回路が適
用される画像形成装置の構成は、図9乃至図11を参照
して前述した構成と同一であるので、以下の説明におい
ては、図9乃至図11に示した構成を流用し、その説明
を省略する。
Since the configuration of the image forming apparatus to which the developing bias circuit according to the present invention is applied is the same as the configuration described above with reference to FIGS. 9 to 11, in the following description, FIGS. The configuration shown in FIG. 11 is diverted, and description thereof is omitted.

【0055】本発明に係る現像バイアス回路は、感光体
ドラム18a〜18d上にそれぞれ形成された潜像を可
視化するための高圧電圧を現像器14a〜14d内の現
像ローラ18a〜18dに印加する。
The developing bias circuit according to the present invention applies a high voltage to visualize the latent images formed on the photosensitive drums 18a to 18d to the developing rollers 18a to 18d in the developing units 14a to 14d.

【0056】タンデムタイプのレーザプリンタ(画像形
成装置)では、4つの現像器14a〜14dが設けられ
ているため、それぞれの現像ローラ18a〜18dに対
して高圧電圧を印加する必要がある。
In a tandem type laser printer (image forming apparatus), since four developing units 14a to 14d are provided, it is necessary to apply a high voltage to each of the developing rollers 18a to 18d.

【0057】負極性に帯電するトナーを使用した画像形
成装置では一般に、潜像を可視化するための高圧電圧と
して負極性の高圧電圧が用いられており、その電圧値は
一般に−500V前後である。
In an image forming apparatus using a negatively charged toner, a negative high voltage is generally used as a high voltage for visualizing a latent image, and the voltage value is generally about -500V.

【0058】図1に示す第1の実施の形態に係る現像バ
イアス回路では、コンバータトランス303、ダイオー
ド308、コンデンサ309等からなる基準電源回路か
らの出力電圧を4つの降圧電源回路320a〜320d
により個別にそれぞれ制御し、4つの現像ローラ接点3
21a〜321dに現像バイアスとして供給する。
In the developing bias circuit according to the first embodiment shown in FIG. 1, an output voltage from a reference power supply circuit including a converter transformer 303, a diode 308, a capacitor 309 and the like is converted into four step-down power supply circuits 320a to 320d.
Respectively, and the four developing roller contacts 3
It is supplied to 21a-321d as a developing bias.

【0059】すなわち、S21はコンバータトランス3
03をスイッチング駆動するためのパルス波であり、例
えば50kHz,オンデューティ25%,振幅5Vに固
定された矩形波が用いられる。矩形波S21がトランジ
スタ302のベースに入力されると、トランジスタ30
2は、矩形波S21に応じでオン/オフを繰り返す。こ
のトランジスタ302をオン/オフすることで、電解コ
ンデンサ301両端の直流電圧が、コンバータトランス
303の一次巻線へパルス状の波形として印加される。
これにより、コンバータトランス303の二次側から、
昇圧された同一周期のパルス状の電圧が出力される。
That is, S21 is the converter transformer 3
03 is a pulse wave for switching driving, for example, a rectangular wave fixed to 50 kHz, 25% on duty, and 5 V amplitude. When the rectangular wave S21 is input to the base of the transistor 302, the transistor 30
2 repeats on / off according to the rectangular wave S21. By turning on / off the transistor 302, a DC voltage across the electrolytic capacitor 301 is applied to the primary winding of the converter transformer 303 as a pulse-like waveform.
Thereby, from the secondary side of the converter transformer 303,
A boosted pulse-like voltage having the same cycle is output.

【0060】コンバータトランス303の二次側から出
力されたパルス状の電圧は、コンデンサC309、ダイ
オード308から構成される整流回路により整流平滑さ
れ、高圧直流電圧がコンデンサC309の両端に現れ
る。
The pulse voltage output from the secondary side of the converter transformer 303 is rectified and smoothed by a rectifier circuit including a capacitor C309 and a diode 308, and a high-voltage DC voltage appears at both ends of the capacitor C309.

【0061】次に、コンデンサ309の両端電圧を一定
値に制御するための回路部分を説明する。
Next, a circuit portion for controlling the voltage between both ends of the capacitor 309 to a constant value will be described.

【0062】310は、コンデンサ309の両端に現れ
る電圧を検出する電圧検出抵抗であり、高耐圧でかつ抵
抗値の精度の良い(例えば抵抗値の許容差±1%)抵抗
が用いられる。オペアンプOP−AMP314の+入力
端子には、コンデンサ309の両端電圧と基準電源電圧
Vbとの差を抵抗310,311,312で分圧した電
圧が入力される。OP−AMP314の−入力端子には
基準電圧Vcが入力される。
Reference numeral 310 denotes a voltage detection resistor for detecting a voltage appearing at both ends of the capacitor 309. A resistor having a high withstand voltage and a high resistance value (for example, a tolerance of the resistance value ± 1%) is used. A voltage obtained by dividing the difference between the voltage between both ends of the capacitor 309 and the reference power supply voltage Vb by the resistors 310, 311 and 312 is input to the + input terminal of the operational amplifier OP-AMP 314. The reference voltage Vc is input to the-input terminal of the OP-AMP 314.

【0063】ここで、抵抗310,311,312をそ
れぞれR310,R311,R312とし、コンデンサ
309の両端電圧をHVとすると、OP−AMP314
の動作状態においては、基準電圧Vcとコンデンサ両端
電圧HVと基準電源電圧Vbとの間には下記式(3)で
示す関係が成り立つ。
Here, assuming that the resistors 310, 311 and 312 are R310, R311 and R312, respectively, and the voltage across the capacitor 309 is HV, the OP-AMP 314
In the operation state described above, the relationship expressed by the following equation (3) holds between the reference voltage Vc, the voltage HV across the capacitor, and the reference power supply voltage Vb.

【0064】 Vc=(HV・R311・R312+Vb・R310・R312)/(R31 0・R311+R311・R312+R310・R312) ・・・(3) OP−AMP314は、+入力端子に入力されている電
圧が−入力端子に接続されている基準電圧Vcと等しく
なるようにトランジスタ304のベース電圧を制御す
る。すなわち、高圧出力電圧HV(コンデンサ309の
両端電圧)が、基準電圧Vcの値によって決まる値より
も負の方向に大きくなる(絶対値が大きくなる)と、O
P−AMP314の+入力端子電圧が−入力端子電圧よ
りも小さくなる。したがって、OP−AMP314の出
力は小さくなり、トランジスタ304をオフさせる方向
に動作するため、電解コンデンサ301の両端電圧は低
下する。これによりコンバータトランス303の一次巻
線に印加される電圧が低下することになるため、二次側
の負の出力電圧も絶対値が小さくなる。
Vc = (HV / R311 / R312 + Vb / R310 / R312) / (R310 / R311 + R311 / R312 + R310 / R312) (3) The voltage input to the + input terminal of the OP-AMP 314 is the negative input. The base voltage of the transistor 304 is controlled so as to be equal to the reference voltage Vc connected to the terminal. That is, when the high-voltage output voltage HV (the voltage across the capacitor 309) becomes larger in the negative direction than the value determined by the value of the reference voltage Vc (the absolute value becomes larger), O
The positive input terminal voltage of the P-AMP 314 becomes smaller than the negative input terminal voltage. Therefore, the output of the OP-AMP 314 becomes smaller and operates in a direction to turn off the transistor 304, so that the voltage between both ends of the electrolytic capacitor 301 decreases. As a result, the voltage applied to the primary winding of converter transformer 303 decreases, so that the absolute value of the negative output voltage on the secondary side also decreases.

【0065】一方、高圧出力電圧HVが基準電圧Vcの
値によって決まる値よりも0Vの方向に小さく(絶対値
が小さくなる)なった場合には、OP−AMP314は
トランジスタ304をオンさせる方向に動作するため、
電解コンデンサ301の両端電圧は上昇し、コンバータ
トランス303の二次側の出力電圧は絶対値が大きくな
る。
On the other hand, when the high-voltage output voltage HV becomes smaller in the direction of 0 V (the absolute value becomes smaller) than the value determined by the value of the reference voltage Vc, the OP-AMP 314 operates in the direction of turning on the transistor 304. To do
The voltage across the electrolytic capacitor 301 increases, and the output voltage on the secondary side of the converter transformer 303 increases in absolute value.

【0066】以上のような制御により、コンデンサ30
9の両端電圧HVは一定電圧(例えば−800V)に制
御される。
With the above control, the capacitor 30
9 is controlled to a constant voltage (for example, -800 V).

【0067】なお、上記式(3)から分かるように、出
力電圧HV以外のパラメータのばらつきが少なければ少
ないほど、出力電圧HVの制御精度が良くなる。
As can be seen from the above equation (3), the smaller the variation of the parameters other than the output voltage HV, the better the control accuracy of the output voltage HV.

【0068】320aは1つの画像形成部(図の例では
イエロー)用の降圧電源回路である。4つの降圧電源回
路320a〜320dの各構成は同一であるので、代表
して降圧電源回路320aについて説明する。
Reference numeral 320a denotes a step-down power supply circuit for one image forming section (yellow in the example in the figure). Since the configurations of the four step-down power supply circuits 320a to 320d are the same, the step-down power supply circuit 320a will be described as a representative.

【0069】一定電圧(例えば−800V)に整流され
た直流電圧が入力される降圧電源回路320aでは、そ
の入力端と現像ローラ接点321aとの間に高圧トラン
ジスタ325を直列に設け、そのコレクタ・エミッタ間
電圧Vceを可変制御する。これにより、入力電圧の−
800V(の絶対値)を降圧し、現像ローラ接点321
aに、入力電圧(絶対値)から0Vまでの間の任意の電
圧を印加することができる。すなわち、現像ローラ接点
321aに−500Vを出力したい場合には、高圧トラ
ンジスタ325のコレクタ・エミッタ間電圧Vceを+
300Vになるように制御し、これによって、グランド
からみた現像ローラ接点321aの電位が−500V
(=−800V+300V)となる。この降圧電源回路
320aの(絶対値の)最大出力は、高圧トランジスタ
325がオンの時(Vce=0V)の約−800Vであ
り、最低出力は高圧トランジスタ325がオフの時の0
Vであり、降圧電源回路320aの(絶対値の)出力
は、0V〜約−800Vの間で可変できることになる。
In the step-down power supply circuit 320a to which a DC voltage rectified to a constant voltage (for example, -800 V) is input, a high-voltage transistor 325 is provided in series between the input terminal and the developing roller contact 321a, and its collector / emitter is provided. The voltage Vce is variably controlled. As a result, the input voltage
800V (absolute value), and the developing roller contact 321
Any voltage between the input voltage (absolute value) and 0 V can be applied to a. That is, when it is desired to output −500 V to the developing roller contact 321 a, the collector-emitter voltage Vce of the high-voltage transistor 325 is set to +
The potential of the developing roller contact 321a as viewed from the ground is -500V.
(= −800 V + 300 V). The maximum output (in absolute value) of the step-down power supply circuit 320a is about -800 V when the high voltage transistor 325 is on (Vce = 0 V), and the minimum output is 0 when the high voltage transistor 325 is off.
V, and the (absolute value) output of the step-down power supply circuit 320a can be varied between 0V and about -800V.

【0070】現像ローラ接点321aへの出力電圧を検
出するために、電圧検出抵抗330(許容差±1%)が
現像ローラ接点321aへの出力ラインに接続される。
オペアンプOP−AMP334の+入力端子には、現像
ローラ接点321aへの出力電圧と基準電源電圧Vbと
を抵抗330,331,332で分圧した電圧が入力さ
れる。
To detect the output voltage to the developing roller contact 321a, a voltage detecting resistor 330 (tolerance ± 1%) is connected to the output line to the developing roller contact 321a.
A voltage obtained by dividing the output voltage to the developing roller contact 321a and the reference power supply voltage Vb by the resistors 330, 331, and 332 is input to the + input terminal of the operational amplifier OP-AMP 334.

【0071】S31aは画像形成制御部から送られる基
準電圧信号であり、高圧電圧に対応した直流電圧であ
る。基準電圧信号S31aの示す電圧値をS31aと
し、抵抗330,331,332の各抵抗値をそれぞれ
R330,R331,R332とし、グランドからみた
現像ローラ接点321aの電位をHVとすると、OP−
AMP334の動作状態においては下記式(4)が成り
立つ。
S31a is a reference voltage signal sent from the image forming control unit, and is a DC voltage corresponding to the high voltage. If the voltage value indicated by the reference voltage signal S31a is S31a, the resistance values of the resistors 330, 331, and 332 are R330, R331, and R332, respectively, and the potential of the developing roller contact 321a as viewed from the ground is HV, OP-
In the operating state of the AMP 334, the following equation (4) is established.

【0072】 S31a=(HV・R331・R332+Vb・R330・R332)/(R 330・R331+R331・R332+R330・R332)・・・(4) OP−AMP334は、+入力端子電圧が−入力端子に
接続されている基準電圧信号電圧値S31aと等しくな
るような電圧を出力する。
S31a = (HV / R331 / R332 + Vb / R330 / R332) / (R330 / R331 + R331 / R332 + R330 / R332) (4) In the OP-AMP 334, the positive input terminal voltage is connected to the negative input terminal. A voltage that is equal to the reference voltage signal voltage value S31a is output.

【0073】338は高耐圧コンデンサであり、高圧ト
ランジスタ325等からなる高電圧部と、OP−AMP
334等からなる低電圧部とを切り分けている。
Reference numeral 338 denotes a high withstand voltage capacitor, which includes a high voltage portion including a high voltage transistor 325 and the like and an OP-AMP.
334 and the like.

【0074】337はトランジスタであり、コンバータ
トランス303を駆動する矩形波S21がベースに入力
されることによってオンオフ動作している。トランジス
タ337がオンオフ動作することにより、OP−AMP
334からの出力電圧はパルス電圧となり、抵抗33
5,336介してコンデンサ338の一端に印加され
る。
Reference numeral 337 denotes a transistor, which is turned on and off when a rectangular wave S21 for driving the converter transformer 303 is input to the base. When the transistor 337 is turned on and off, the OP-AMP
The output voltage from 334 becomes a pulse voltage,
5, 336 and applied to one end of the capacitor 338.

【0075】コンデンサ338の他端には、前記一端に
印加されたパルス電圧に応じたパルス電圧が現れ、その
パルス電圧は、ダイオード339,340とコンデンサ
342と放電用抵抗341とからなる整流回路により平
滑され、高圧トランジスタ325のベースエミッタ間に
印加される。
At the other end of the capacitor 338, a pulse voltage corresponding to the pulse voltage applied to the one end appears, and the pulse voltage is generated by a rectifier circuit including diodes 339 and 340, a capacitor 342, and a discharge resistor 341. It is smoothed and applied between the base and the emitter of the high voltage transistor 325.

【0076】すなわち、この降圧電源回路320aで
は、OP−AMP334の出力電圧に応じたベース電流
が高圧トランジスタ325に流れ、したがって、高圧ト
ランジスタ325のコレクタ・エミッタ間電圧Vceが
OP−AMP334の出力電圧に応じた値となる。つま
り、降圧電源回路320aの出力電圧が、基準電圧信号
S31aに対応した電圧に制御されることになる。
That is, in the step-down power supply circuit 320a, a base current corresponding to the output voltage of the OP-AMP 334 flows through the high-voltage transistor 325. Therefore, the collector-emitter voltage Vce of the high-voltage transistor 325 changes to the output voltage of the OP-AMP 334. It will be a value according to. That is, the output voltage of the step-down power supply circuit 320a is controlled to a voltage corresponding to the reference voltage signal S31a.

【0077】他の降圧電源回路320b〜320dも同
様な動作を行う。
The other step-down power supply circuits 320b to 320d perform the same operation.

【0078】ところで、高圧トランジスタ325を用い
た出力電圧可変方式を降圧電源回路320aに採用する
か否かは、降圧電源回路320aの出力電圧としてどれ
くらいが必要であるかによってほぼ決まる。すなわち、
高圧トランジスタ325には高圧電圧(ここでは−80
0V)が印加されるため、高圧トランジスタ325で
は、コレクタ・エミッタ間電圧Vceが少なくとも10
00V以上であることが必要となる。降圧電源回路32
0aの出力最大電圧(絶対値)が大きければ大きいほ
ど、それに応じた耐圧のトランジスタが必要となり、高
圧トランジスタ325が高コスト化する。高圧トランジ
スタを用いた出力電圧可変方式を採用した降圧電源回路
では、出力最大電圧(絶対値)が約1000V〜200
0Vくらいが限界であるため、高圧トランジスタを用い
た出力電圧可変方式は、−500V程度(1000V以
下の)の電圧を出力するための降圧電源回路には適した
方式である。
Whether or not the variable output voltage system using the high voltage transistor 325 is adopted for the step-down power supply circuit 320a is substantially determined by how much output voltage of the step-down power supply circuit 320a is required. That is,
A high voltage (here, -80) is applied to the high voltage transistor 325.
0V) is applied, the high-voltage transistor 325 has a collector-emitter voltage Vce of at least 10
It is necessary to be 00V or more. Step-down power supply circuit 32
As the maximum output voltage (absolute value) of 0a is larger, a transistor with a higher breakdown voltage is required, and the cost of the high-voltage transistor 325 increases. In a step-down power supply circuit employing a variable output voltage method using a high-voltage transistor, the maximum output voltage (absolute value) is about 1000 V to 200 V.
Since the limit is about 0 V, the output voltage variable method using a high-voltage transistor is suitable for a step-down power supply circuit for outputting a voltage of about -500 V (1000 V or less).

【0079】次に、現像バイアス回路の動作を、図2及
び図3を参照して説明する。
Next, the operation of the developing bias circuit will be described with reference to FIGS.

【0080】図2は、現像バイアス回路の動作を示すフ
ローチャートであり、図3は、矩形波S21(A)、基
準電圧信号S31a(B)、降圧電源回路320aから
の高圧出力電圧(C)及び時間t(D)のタイミングチ
ャートである。
FIG. 2 is a flowchart showing the operation of the developing bias circuit, and FIG. 3 is a flowchart showing the rectangular wave S21 (A), the reference voltage signal S31a (B), the high voltage output voltage (C) from the step-down power supply circuit 320a, and It is a timing chart of time t (D).

【0081】まず、コンバータトランス303駆動用の
矩形波S21を現像バイアス回路に供給せず(OF
F)、基準電圧信号S31aを基準電源電圧Vbの値に
設定する(ST601)。矩形波S21の入力がないの
で、コンバータトランス303の二次側には出力電圧が
なく、これにより、降圧電源回路320aの出力電圧は
0Vである。ここで、電圧検出抵抗330の抵抗値が抵
抗331,332よりも十分大きいことから、OP−A
MP334の+入力端子側の電位は、基準電源電圧Vb
の値を抵抗331と抵抗332とで分圧して得られる値
となり、これは−入力端子側の電圧(=Vb)よりも低
くなるため、OP−AMP334の出力はほぼ0Vとな
り、高圧トランジスタ325はオフ(電気的にオープ
ン)状態となる。
First, the rectangular wave S21 for driving the converter transformer 303 is not supplied to the developing bias circuit (OF
F), the reference voltage signal S31a is set to the value of the reference power supply voltage Vb (ST601). Since there is no input of the rectangular wave S21, there is no output voltage on the secondary side of the converter transformer 303, so that the output voltage of the step-down power supply circuit 320a is 0V. Here, since the resistance value of the voltage detection resistor 330 is sufficiently larger than the resistances 331 and 332, OP-A
The potential on the + input terminal side of MP334 is the reference power supply voltage Vb
Is divided by the resistor 331 and the resistor 332, which is lower than the voltage (= Vb) on the-input terminal side. Therefore, the output of the OP-AMP 334 becomes almost 0 V, and the high voltage transistor 325 It is turned off (electrically open).

【0082】なお、ライン315が0Vの状態にあると
き、OP−AMP314の+入力端子電圧が−入力端子
電圧よりも高くなるように抵抗310,311,312
の各抵抗値を設定しておく。したがって、矩形波S21
の入力がないとき、トランジスタ304はオン状態とな
っている。
When the line 315 is at 0 V, the resistors 310, 311 and 312 are connected so that the + input terminal voltage of the OP-AMP 314 becomes higher than the-input terminal voltage.
Each resistance value is set in advance. Therefore, the square wave S21
Is not input, the transistor 304 is on.

【0083】次に、コンバータトランス303駆動用の
矩形波S21を現像バイアス回路に供給すると、時間t
を0に設定する(ST602、図3A,D)。トランジ
スタ304がオンしているので、電解コンデンサ301
は充電されており、矩形波S21の入力により、コンバ
ータトランス303の二次側にはパルス電圧が発生し、
ライン315に、約−800Vの一定電圧に制御された
直流電圧が現れる。ただし、この時、高圧トランジスタ
325はオフ状態のため、現像ローラ接点321aには
高圧出力電圧は現れていない(図3C)。
Next, when the rectangular wave S21 for driving the converter transformer 303 is supplied to the developing bias circuit, the time t
Is set to 0 (ST602, FIGS. 3A and 3D). Since the transistor 304 is on, the electrolytic capacitor 301
Is charged, and a pulse voltage is generated on the secondary side of the converter transformer 303 by the input of the square wave S21,
On line 315, a DC voltage controlled to a constant voltage of about -800V appears. However, at this time, since the high-voltage transistor 325 is off, no high-voltage output voltage appears at the developing roller contact 321a (FIG. 3C).

【0084】なお、トランジスタ337のベースにも矩
形波S21が印加されるため、OP−AMP334の出
力電圧が0Vから上昇すれば、コンデンサ338に対す
る充放電動作が可能な状態となっている。
Since the rectangular wave S21 is also applied to the base of the transistor 337, when the output voltage of the OP-AMP 334 rises from 0V, the capacitor 338 can be charged and discharged.

【0085】時間tが所定の時間Taに達したか否かを
判別し(ST603、図3D)、達していなければ、時
間tをインクレメントする(ST604)。達したなら
ば、基準電圧信号S31aを値Vd(Vd<Vb)に設
定する(ST605、図3B)。これにより、OP−A
MP334の−入力端子電圧が+入力端子電圧よりも低
下するため、OP−AMP334の出力端子に下記式
(5)を満たすように電圧が現れ、高圧トランジスタ3
25が導通する。これにより、現像ローラ接点321a
に電圧−V22が現れる(ST606、図3C)。
It is determined whether or not the time t has reached the predetermined time Ta (ST603, FIG. 3D). If not, the time t is incremented (ST604). If it has reached, the reference voltage signal S31a is set to the value Vd (Vd <Vb) (ST605, FIG. 3B). Thereby, OP-A
Since the-input terminal voltage of MP334 is lower than the + input terminal voltage, a voltage appears at the output terminal of OP-AMP 334 so as to satisfy the following expression (5), and the high-voltage transistor 3
25 conducts. Thereby, the developing roller contact 321a
A voltage −V22 appears (ST606, FIG. 3C).

【0086】 Vd=(−V22・R331・R332+Vb・R330・R332)/(R 330・R331+R331・R332+R330・R332) ・・・(5) 次に、時間tが所定の時間Tbに達したか否かを判別し
(ST607、図3D)、達していなければ、時間tを
インクレメントする(ST608)。達したならば、す
なわち、コンバータトランス303駆動用の矩形波S2
1が供給され出してから所定の時間Tbが経過したなら
ば、基準電圧信号S31aを値Vbに戻すとともに、矩
形波S21の供給を停止させる(ST609、図3A,
B)。これにより、トランジスタ325がオフし、また
コンバータトランス303の二次側からの出力がなくな
り、現像ローラ接点321aへの出力電圧は0Vとなる
(ST610、図3C)。
Vd = (− V22 · R331 · R332 + Vb · R330 · R332) / (R330 · R331 + R331 · R332 + R330 · R332) (5) Next, whether or not the time t has reached the predetermined time Tb (ST607, FIG. 3D), and if not reached, the time t is incremented (ST608). If it has reached, that is, the rectangular wave S2 for driving the converter transformer 303
When a predetermined time Tb has elapsed after the supply of the reference signal 1, the reference voltage signal S31a is returned to the value Vb, and the supply of the rectangular wave S21 is stopped (ST609, FIG. 3A,
B). As a result, the transistor 325 is turned off, the output from the secondary side of the converter transformer 303 disappears, and the output voltage to the developing roller contact 321a becomes 0 V (ST610, FIG. 3C).

【0087】ところで、図12に示す従来の現像バイア
ス回路と、図1に示す第1の実施の形態における現像バ
イアス回路との違いの一つは、高圧トランジスタの配線
にある。図12に示す従来の現像バイアス回路において
は、高圧トランジスタ235を、コンバータトランス2
03の二次側からの出力電圧ライン215とグランドと
の間に配置しているため、高圧トランジスタ235のベ
ース端子が低電圧側に位置し、低電圧側のOP−AMP
234から直接制御することができる。
One of the differences between the conventional developing bias circuit shown in FIG. 12 and the developing bias circuit in the first embodiment shown in FIG. 1 lies in the wiring of the high-voltage transistor. In the conventional developing bias circuit shown in FIG.
03, between the output voltage line 215 from the secondary side and the ground, the base terminal of the high-voltage transistor 235 is located on the low-voltage side, and the low-voltage side OP-AMP
234 can be controlled directly.

【0088】一方、図1に示す第1の実施の形態では、
高圧トランジスタ325が高圧出力ラインの途中に配置
されるため、高圧トランジスタ325のベース端子も高
電圧側に位置し、低電圧側のOP−AMP334から直
接制御することができず、何らかの方法により、低電圧
部と高電圧部とを直流的に絶縁した上で高圧トランジス
タ325を制御する必要がある。そのため、第1の実施
の形態では高耐圧コンデンサ338を用いて低電圧部と
高電圧部とを直流的に絶縁し、コンバータトランス30
3を駆動するための矩形波S21を利用してトランジス
タによってOP−AMP334の直流的な制御出力をス
イッチングし、こうして得られた交流的な制御出力を、
高耐圧コンデンサ338を介して高電圧部側に送る。そ
して、高電圧部で、送られた交流的な制御出力を整流平
滑して、高圧トランジスタ325のベース端子に印加す
るようにしている。
On the other hand, in the first embodiment shown in FIG.
Since the high-voltage transistor 325 is arranged in the middle of the high-voltage output line, the base terminal of the high-voltage transistor 325 is also located on the high-voltage side, and cannot be directly controlled from the low-voltage side OP-AMP 334. It is necessary to control the high voltage transistor 325 after the voltage section and the high voltage section are DC-insulated. Therefore, in the first embodiment, the high-voltage capacitor 338 is used to insulate the low-voltage section and the high-voltage section in a DC manner, and the converter transformer 30
The DC control output of the OP-AMP 334 is switched by a transistor using the rectangular wave S21 for driving the AC control output 3 and the AC control output thus obtained is
It is sent to the high voltage section via the high voltage capacitor 338. The high-voltage section rectifies and smoothes the transmitted AC control output and applies the rectified and smoothed control output to the base terminal of the high-voltage transistor 325.

【0089】なお第1の実施の形態において、トランジ
スタ337のベースに入力する信号は、コンバータトラ
ンス303を駆動する矩形波S21に限らず、他の矩形
波を用いてもよい。
In the first embodiment, the signal input to the base of the transistor 337 is not limited to the rectangular wave S21 for driving the converter transformer 303, and another rectangular wave may be used.

【0090】また、図12に示す従来の現像バイアス回
路では、交流高電圧ライン215,216を引き回して
いるが、第1の実施の形態では、整流された直流電圧
(−800V)のライン315を引き回しており、この
ライン315からノイズが発生する可能性は低い。さら
に、ライン315に相当するプリント配線板のパターン
は1組のみであるため、プリント配線板上に占める面積
が半減する。
Further, in the conventional developing bias circuit shown in FIG. 12, the AC high voltage lines 215 and 216 are routed. However, in the first embodiment, the rectified DC voltage (−800 V) line 315 is connected. In this case, noise is unlikely to be generated from the line 315. Furthermore, since there is only one set of printed wiring board patterns corresponding to the lines 315, the area occupied on the printed wiring board is reduced by half.

【0091】なお第1の実施の形態では、4つの現像ロ
ーラ接点321a〜321dがあり、降圧電源回路が4
つ設けられているが、これに代わって、色(イエロー,
マゼンタ,シアン)用と黒用との2つの現像ローラ接点
を設ける画像形成装置の場合には、降圧電源回路を2つ
設けるだけでよく、逆に現像ローラ接点が多い場合には
降圧電源回路を増やせばよいことは言うまでもない。ま
た本発明は、現像バイアス回路に限らず、帯電バイアス
回路等の他のバイアス回路や他のバイアスとの組み合わ
せにも応用できることは言うまでもない。
In the first embodiment, there are four developing roller contacts 321a to 321d, and the step-down power supply circuit is
However, instead of this, the color (yellow,
In the case of an image forming apparatus provided with two developing roller contacts for magenta and cyan) and for black, it is only necessary to provide two step-down power supply circuits. Needless to say, it should be increased. In addition, it goes without saying that the present invention can be applied not only to the developing bias circuit but also to a combination with another bias circuit such as a charging bias circuit or another bias.

【0092】(第2の実施の形態)次に第2の実施の形
態を説明する。
(Second Embodiment) Next, a second embodiment will be described.

【0093】図4は、第2の実施の形態に係る現像バイ
アス回路の構成を示す回路図である。
FIG. 4 is a circuit diagram showing a configuration of a developing bias circuit according to the second embodiment.

【0094】なお、第2の実施の形態に係る現像バイア
ス回路が適用される画像形成装置の構成は、図9乃至図
11を参照して前述した構成と同一であるので、以下の
説明においては、図9乃至図11に示した構成を流用
し、その説明を省略する。
The configuration of the image forming apparatus to which the developing bias circuit according to the second embodiment is applied is the same as the configuration described above with reference to FIGS. 9 to 11, and will be described below. The configuration shown in FIGS. 9 to 11 is diverted, and description thereof is omitted.

【0095】またなお、図4に示す現像バイアス回路の
うち、降圧電源回路420a〜420dを除いた部分の
構成及び動作は、第1の実施の形態と同一であるので、
その説明を省略する。降圧電源回路420a〜420d
はそれぞれ同一の構成となっているので、代表して降圧
電源回路420aを説明する。
The configuration and operation of the portion of the developing bias circuit shown in FIG. 4 except for the step-down power supply circuits 420a to 420d are the same as those of the first embodiment,
The description is omitted. Step-down power supply circuits 420a to 420d
Have the same configuration, the step-down power supply circuit 420a will be described as a representative.

【0096】第2の実施形態では、図1に示す第1の実
施の形態における高圧トランジスタ325の代わりに光
半導体素子425を使用する。
In the second embodiment, an optical semiconductor element 425 is used instead of the high voltage transistor 325 in the first embodiment shown in FIG.

【0097】光半導体素子425はフォトモスリレーと
呼ばれる素子であり、1パッケージ内に、フォトダイオ
ードと太陽電池とMOS−FETとが内蔵されている。
フォトダイオードとMOS−FETとは絶縁構造となっ
ており、MOS−FETのドレイン−ソース間の耐圧が
数100V〜約2000V程度のものが存在する。
The optical semiconductor element 425 is an element called a photo MOS relay, and includes a photodiode, a solar cell, and a MOS-FET in one package.
The photodiode and the MOS-FET have an insulating structure, and there is a MOS-FET having a withstand voltage between the drain and the source of about several hundred volts to about 2,000 volts.

【0098】低電圧側にあるOP−AMP434の出力
に応じてトランジスタ437のベース電流が変化し、そ
の結果流れるトランジスタ437のコレクタ電流が光半
導体素子425のフォトダイオードに流れる。フォトダ
イオードに流れる電流が増加すると、太陽電池での起電
力が増加し、MOS−FETがオンする方向に制御され
る。
The base current of the transistor 437 changes according to the output of the OP-AMP 434 on the low voltage side, and the resulting collector current of the transistor 437 flows to the photodiode of the optical semiconductor element 425. When the current flowing through the photodiode increases, the electromotive force in the solar cell increases, and the MOS-FET is controlled to turn on.

【0099】第2の実施の形態における降圧電源回路4
20aでは、光半導体素子425により低電圧部と高電
圧部とを切り分けることができる。そのため、第1の実
施の形態で用いた高耐圧コンデンサ338、このコンデ
ンサ338への充放電のための矩形波S21やトランジ
スタ337、ダイオード339,340、コンデンサ3
42等からなる整流平滑回路が不要になり、降圧電源回
路420aが簡略化される。
Step-down power supply circuit 4 according to second embodiment
In 20a, the low voltage portion and the high voltage portion can be separated by the optical semiconductor element 425. Therefore, the high voltage capacitor 338 used in the first embodiment, the rectangular wave S21 for charging and discharging the capacitor 338, the transistor 337, the diodes 339 and 340, the capacitor 3
The rectifying / smoothing circuit composed of 42 and the like becomes unnecessary, and the step-down power supply circuit 420a is simplified.

【0100】(第3の実施の形態)次に第3の実施の形
態を説明する。
(Third Embodiment) Next, a third embodiment will be described.

【0101】図5は、第3の実施の形態に係る現像バイ
アス回路の構成を示す回路図である。
FIG. 5 is a circuit diagram showing a configuration of a developing bias circuit according to the third embodiment.

【0102】なお、第3の実施の形態に係る現像バイア
ス回路が適用される画像形成装置の構成は、図9乃至図
11を参照して前述した構成と同一であるので、以下の
説明においては、図9乃至図11に示した構成を流用
し、その説明を省略する。
The configuration of the image forming apparatus to which the developing bias circuit according to the third embodiment is applied is the same as the configuration described above with reference to FIGS. 9 to 11, and will not be described below. The configuration shown in FIGS. 9 to 11 is diverted, and description thereof is omitted.

【0103】またなお、第3の実施の形態に係る現像バ
イアス回路の構成は、基本的に図1に示す第1の実施の
形態に係る現像バイアス回路の構成と同じであるので、
同一構成部分には同一の参照符号を付してその説明を省
略する。
The configuration of the developing bias circuit according to the third embodiment is basically the same as the configuration of the developing bias circuit according to the first embodiment shown in FIG.
The same components are denoted by the same reference numerals and description thereof will be omitted.

【0104】第3の実施形態では、第1の実施の形態に
おけるイエロー用の降圧電源回路320aに相当する部
分だけが簡略化される。他の3つの降圧電源回路320
b〜320dは第1の実施の形態と同じ構成である。
In the third embodiment, only a portion corresponding to the yellow step-down power supply circuit 320a in the first embodiment is simplified. Other three step-down power supply circuits 320
b to 320d have the same configuration as in the first embodiment.

【0105】現像バイアス回路は一般に、約−500V
前後の電圧を出力することを求められることが多く、4
つの現像ローラ接点321a〜321dへそれぞれ印加
される各電圧の最大電圧差は約150V程度である。こ
の点に着目して、次のようにイエロー用の降圧電源回路
を簡略化することができる。
The developing bias circuit generally has a voltage of about -500V.
It is often required to output the voltage before and after.
The maximum voltage difference between the voltages applied to the three developing roller contacts 321a to 321d is about 150V. Focusing on this point, the step-down power supply circuit for yellow can be simplified as follows.

【0106】S21はコンバータトランス303をスイ
ッチング駆動するためのパルス波であり、例えば50k
Hz,オンデューティ25%,振幅5Vに固定された矩
形波が用いられる。矩形波S21がトランジスタ302
のベースに入力されると、トランジスタ302は、矩形
波S21に応じでオン/オフを繰り返す。このトランジ
スタ302がオン/オフすることで、電解コンデンサ3
01両端の直流電圧がスイッチングされ、コンバータト
ランス303の一次巻線へパルス状の電圧として印加さ
れる。これにより、コンバータトランス303の二次側
から、昇圧された同一周期のパルス状の電圧が出力され
る。
S21 is a pulse wave for switching driving of the converter transformer 303, for example, 50 k
A rectangular wave having a fixed frequency of 25 Hz, an on-duty of 25%, and an amplitude of 5 V is used. The square wave S21 is the transistor 302
, The transistor 302 repeats on / off in accordance with the rectangular wave S21. When the transistor 302 is turned on / off, the electrolytic capacitor 3
01 is switched and applied to the primary winding of the converter transformer 303 as a pulsed voltage. As a result, a boosted pulse-like voltage having the same period is output from the secondary side of the converter transformer 303.

【0107】コンバータトランス303の二次側から出
力されたパルス状の電圧は、コンデンサC309、ダイ
オード308から構成される整流回路により整流平滑さ
れ、高圧直流電圧がコンデンサC309の両端に現れ
る。コンデンサC309にはライン315が接続されて
いる。
The pulse voltage output from the secondary side of the converter transformer 303 is rectified and smoothed by a rectifier circuit including a capacitor C309 and a diode 308, and a high-voltage DC voltage appears at both ends of the capacitor C309. The line 315 is connected to the capacitor C309.

【0108】319は、ライン315と一色目(イエロ
ー用)の現像ローラ接点321aとの間に直列に配置さ
れた高圧ツェナダイオードであり、そのツェナ電圧は例
えば200Vである。このため、コンデンサC309の
両端(ライン315)に例えば−700Vが出力されて
いる場合には、現像ローラ接点321aにはツェナダイ
オードによる電圧降下分200V(絶対値)を差し引い
た−500V(=−700V−(−200V))が現れ
る。
Reference numeral 319 denotes a high-voltage Zener diode arranged in series between the line 315 and the developing roller contact 321a for the first color (for yellow), and its Zener voltage is, for example, 200V. Therefore, when, for example, −700 V is output to both ends (line 315) of the capacitor C 309, the developing roller contact 321 a is −500 V (= −700 V) obtained by subtracting 200 V (absolute value) of the voltage drop due to the Zener diode. − (− 200 V)) appears.

【0109】310は、現像ローラ接点321aに現れ
る電圧を検出する電圧検出抵抗であり、高耐圧でかつ精
度の良い(例えば抵抗値の許容差±1%)抵抗が用いら
れている。またオペアンプOP−AMP314の+入力
端子には、現像ローラ接点321aに現れる出力電圧と
基準電源電圧Vbとを抵抗310,311,312で分
圧して得られた電圧が入力される。オペアンプOP−A
MP314の−入力端子には、基準電圧Vcが印加され
る。
Reference numeral 310 denotes a voltage detection resistor for detecting a voltage appearing at the developing roller contact point 321a, and a high withstand voltage and high precision (for example, a tolerance of resistance value ± 1%) is used. A voltage obtained by dividing the output voltage appearing at the developing roller contact 321a and the reference power supply voltage Vb by the resistors 310, 311 and 312 is input to the + input terminal of the operational amplifier OP-AMP 314. Operational Amplifier OP-A
A reference voltage Vc is applied to a negative input terminal of MP314.

【0110】ここで、抵抗310,311,312の各
抵抗値をそれぞれR310,R311,R312とし、
現像ローラ接点321aに現れる出力電圧をHVとする
と、OP−AMP314の動作状態においては下記式
(6)が成り立つ。
Here, the resistance values of the resistors 310, 311 and 312 are R310, R311 and R312, respectively.
Assuming that the output voltage appearing at the developing roller contact 321a is HV, the following equation (6) holds in the operating state of the OP-AMP 314.

【0111】 Vc=(HV・R311・R312+Vb・R310・R312)/(R31 0・R311+R311・R312+R310・R312) ・・・(6) OP−AMP314は、+入力端子電圧が−入力端子に
接続されている基準電圧Vcと等しくなるような電圧を
トランジスタ304のベースに出力する。すなわち、現
像ローラ接点321aに現れる電圧HVが、基準電圧V
cの値によって決まる値よりも負の方向に大きくなる
(絶対値が大きくなる)と、OP−AMP314の+入
力端子電圧が−入力端子電圧よりも小さくなる。したが
って、OP−AMP314の出力は小さくなり、トラン
ジスタ304をオフする方向に動作させるため、電解コ
ンデンサ301の両端電圧は低下する。これによりコン
バータトランス303の一次巻線に印加される電圧が低
下することになるため、コンバータトランス303の二
次側で整流平滑されて得られた負の出力電圧も絶対値が
小さくなる。
Vc = (HV / R311 / R312 + Vb / R310 / R312) / (R310 / R311 + R311 / R312 + R310 / R312) (6) The OP-AMP 314 has a positive input terminal voltage connected to the negative input terminal. A voltage equal to the reference voltage Vc is output to the base of the transistor 304. That is, the voltage HV appearing at the developing roller contact 321a is equal to the reference voltage V
When the value becomes larger in the negative direction than the value determined by the value of c (the absolute value becomes larger), the + input terminal voltage of the OP-AMP 314 becomes smaller than the-input terminal voltage. Therefore, the output of the OP-AMP 314 becomes small, and the transistor 304 is turned off, so that the voltage across the electrolytic capacitor 301 decreases. As a result, the voltage applied to the primary winding of converter transformer 303 decreases, so that the absolute value of the negative output voltage obtained by rectification and smoothing on the secondary side of converter transformer 303 also decreases.

【0112】一方、現像ローラ接点321aに現れる電
圧HVが、基準電圧Vcの値によって決まる値よりも0
Vの方向に小さく(絶対値が小さくなる)なると、OP
−AMP314はトランジスタ304をオンさせる方向
に動作するため、電解コンデンサ301の両端電圧は上
昇し、コンバータトランス303の二次側で整流平滑さ
れて得られた負の出力電圧は絶対値が大きくなる。
On the other hand, the voltage HV appearing at the developing roller contact point 321a is smaller than the value determined by the value of the reference voltage Vc by 0.
When it becomes smaller in the direction of V (the absolute value becomes smaller), OP
Since −AMP 314 operates in a direction to turn on the transistor 304, the voltage across the electrolytic capacitor 301 increases, and the absolute value of the negative output voltage obtained by rectifying and smoothing on the secondary side of the converter transformer 303 increases.

【0113】以上のような動作制御により、現像ローラ
接点321aに現れる電圧HVは一定電圧(−500
V)に制御され、高圧ライン315にはツェナダイオー
ド319のツェナ電圧200Vにより約−700Vの電
圧が出力される。
By the operation control as described above, the voltage HV appearing at the developing roller contact 321a becomes a constant voltage (-500
V), and a voltage of about −700 V is output to the high voltage line 315 by the zener voltage 200 V of the zener diode 319.

【0114】以上のようにして、一色目の現像ローラ接
点321aに−500Vの出力電圧が印加され、二色目
以降の他の現像ローラ接点321b〜321dには0V
〜−700V(バラツキを考慮して−650V)の範囲
の任意にそれぞれ可変された電圧が印加される。
As described above, the output voltage of -500 V is applied to the developing roller contact 321a of the first color, and 0 V is applied to the other developing roller contacts 321b to 321d of the second and subsequent colors.
An arbitrarily varied voltage in the range of -700 V (-650 V in consideration of variation) is applied.

【0115】なお、ツェナダイオード319に流れる電
流が少なくてツェナ電圧が正常に得られない場合には、
現像ローラ接点321aとグランドとの間に高耐圧の抵
抗を配置(図示しない)し、ダミー電流を流すようにす
るとよい。
When the current flowing through the Zener diode 319 is small and the Zener voltage cannot be obtained normally,
It is preferable to arrange a high withstand voltage resistor (not shown) between the developing roller contact 321a and the ground so that a dummy current flows.

【0116】また、第3の実施の形態では、ツェナダイ
オード319を利用し、1色目(イエロー用)の降圧電
源回路を簡略化した。この現像バイアス回路では、1色
目の降圧電源回路が動作して現像ローラ接点321aへ
電圧が供給されない限り、他の現像ローラ接点321b
〜321dへ電圧供給することはできない。
In the third embodiment, the zener diode 319 is used to simplify the step-down power supply circuit for the first color (for yellow). In this developing bias circuit, as long as the step-down power supply circuit of the first color operates to supply no voltage to the developing roller contact 321a, the other developing roller contacts 321b
To 321d.

【0117】このため、黒用(4色目)の現像バイアス
のみオンするような白黒印字モードモードが備えられた
画像形成装置では、1色目(イエロー用)の降圧電源回
路を簡略化するのではなく、4色目(黒)の降圧電源回
路において、ツェナダイオードを利用して簡略化を行な
うようにすることが望ましい。
Therefore, in an image forming apparatus provided with a black-and-white print mode mode in which only the developing bias for black (the fourth color) is turned on, the step-down power supply circuit for the first color (for yellow) is not simplified. In the fourth-color (black) step-down power supply circuit, it is desirable to use a Zener diode for simplification.

【0118】第3の実施の形態では、第1の実施の形態
に比べ、一色目の降圧電源回路の回路構成が大幅に簡略
化でき、したがって、低コスト化できる。
In the third embodiment, the circuit configuration of the first-color step-down power supply circuit can be greatly simplified as compared with the first embodiment, and therefore the cost can be reduced.

【0119】(第4の実施の形態)次に第4の実施の形
態を説明する。
(Fourth Embodiment) Next, a fourth embodiment will be described.

【0120】図6は、第4の実施の形態に係る現像バイ
アス回路の構成を示す回路図である。
FIG. 6 is a circuit diagram showing a configuration of a developing bias circuit according to the fourth embodiment.

【0121】なお、第4の実施の形態に係る現像バイア
ス回路が適用される画像形成装置の構成は、図9乃至図
11を参照して前述した構成と同一であるので、以下の
説明においては、図9乃至図11に示した構成を流用
し、その説明を省略する。
The configuration of the image forming apparatus to which the developing bias circuit according to the fourth embodiment is applied is the same as the configuration described above with reference to FIGS. 9 to 11, and will not be described below. The configuration shown in FIGS. 9 to 11 is diverted, and description thereof is omitted.

【0122】またなお、第4の実施の形態に係る現像バ
イアス回路の構成は、基本的に図12に示す現像バイア
ス回路の構成と同じであるので、同一構成部分には同一
の参照符号を付してその説明を省略する。
Since the configuration of the developing bias circuit according to the fourth embodiment is basically the same as the configuration of the developing bias circuit shown in FIG. 12, the same components are denoted by the same reference numerals. The description is omitted.

【0123】第4の実施形態では、図12に示す現像バ
イアス回路におけるイエロー用の現像バイアス制御回路
220aに相当する部分だけが簡略化される。他の3つ
の現像バイアス制御回路220b〜220dは、図12
に示す現像バイアス回路と同じ構成である。
In the fourth embodiment, only the portion corresponding to the developing bias control circuit 220a for yellow in the developing bias circuit shown in FIG. 12 is simplified. The other three developing bias control circuits 220b to 220d
Has the same configuration as the developing bias circuit shown in FIG.

【0124】第4の実施形態では、ダイオード207,
208、コンデンサ209から成る整流回路の出力側と
電圧検出抵抗210との間に、第3の実施の形態と同様
に、ツェナダイオード219を設け、ツェナダイオード
219と抵抗210との接続点に一色目(イエロー用)
の現像ローラ接点221aを接続する。
In the fourth embodiment, the diode 207,
Similarly to the third embodiment, a zener diode 219 is provided between the output side of the rectifier circuit including the capacitor 208 and the capacitor 209 and the first color at the connection point between the zener diode 219 and the resistor 210. (For yellow)
Of the developing roller contact 221a.

【0125】第3の実施の形態と同様に動作して、一色
目の現像バイアス制御回路では、整流回路の出力側とツ
ェナダイオード219との接続点に−700Vの直流電
圧が出力され、現像ローラ接点221aに−500Vの
直流電圧が出力される。二色目以降の現像ローラ接点2
21b〜221dには0V〜−700V(バラツキを考
慮して−650V)の範囲の任意にそれぞれ可変された
電圧が印加される。
In the same manner as in the third embodiment, in the developing bias control circuit for the first color, a DC voltage of -700 V is output to a connection point between the output side of the rectifying circuit and the Zener diode 219, and the developing roller A DC voltage of -500 V is output to the contact 221a. Developing roller contact 2 for the second and subsequent colors
Arbitrarily varied voltages in the range of 0 V to -700 V (-650 V in consideration of variations) are applied to 21b to 221d.

【0126】なお、黒用(4色目)の現像バイアスのみ
オンするような白黒印字モードモードが備えられた画像
形成装置では、1色目(イエロー用)の現像バイアス制
御回路を簡略化するのではなく、4色目(黒)の現像バ
イアス制御回路において、ツェナダイオードを利用して
簡略化を行なうようにすることが望ましい。
In an image forming apparatus provided with a black-and-white printing mode mode in which only the developing bias for black (the fourth color) is turned on, the developing bias control circuit for the first color (for yellow) is not simplified. In the developing bias control circuit for the fourth color (black), it is desirable to use a Zener diode for simplification.

【0127】第4の実施の形態では、図12に示す従来
の現像バイアス回路に比べ、一色目の現像バイアス制御
回路の構成が大幅に簡略化でき、したがって、低コスト
化できる。
In the fourth embodiment, the configuration of the developing bias control circuit for the first color can be greatly simplified as compared with the conventional developing bias circuit shown in FIG. 12, and therefore the cost can be reduced.

【0128】(第5の実施の形態)次に第5の実施の形
態を説明する。
(Fifth Embodiment) Next, a fifth embodiment will be described.

【0129】図7は、第5の実施の形態に係る現像バイ
アス回路の構成を示す回路図である。
FIG. 7 is a circuit diagram showing a configuration of a developing bias circuit according to the fifth embodiment.

【0130】なお、第5の実施の形態に係る現像バイア
ス回路が適用される画像形成装置の構成は、図9乃至図
11を参照して前述した構成と同一であるので、以下の
説明においては、図9乃至図11に示した構成を流用
し、その説明を省略する。
The configuration of the image forming apparatus to which the developing bias circuit according to the fifth embodiment is applied is the same as the configuration described above with reference to FIGS. 9 to 11, and will be described below. The configuration shown in FIGS. 9 to 11 is diverted, and description thereof is omitted.

【0131】またなお、第5の実施の形態に係る現像バ
イアス回路の構成は、基本的に図5に示す第3の実施の
形態に係る現像バイアス回路の構成と同じであるので、
同一構成部分には同一の参照符号を付してその説明を省
略する。
The configuration of the developing bias circuit according to the fifth embodiment is basically the same as the configuration of the developing bias circuit according to the third embodiment shown in FIG.
The same components are denoted by the same reference numerals and description thereof will be omitted.

【0132】第5の実施形態では、第3の実施の形態に
おけるツェナダイオード319の代わりにバリスタ31
8を用いている。
In the fifth embodiment, a varistor 31 is used instead of the Zener diode 319 in the third embodiment.
8 is used.

【0133】すなわち、バリスタ電圧200Vのバリス
タ318を用いれば、第3の実施の形態と同様に、一色
目の降圧電源回路では、ダイオード308、コンデンサ
309からなる整流回路の出力側とバリスタ318との
接続点に−700Vの直流電圧が出力され、現像ローラ
接点321aに−500Vの直流電圧が出力される。二
色目以降の現像ローラ接点321b〜321dには0V
〜−700V(バラツキを考慮して−650V)の範囲
の任意にそれぞれ可変された電圧が印加される。
That is, if the varistor 318 having a varistor voltage of 200 V is used, as in the third embodiment, in the step-down power supply circuit of the first color, the output side of the rectifier circuit including the diode 308 and the capacitor 309 is connected to the varistor 318. A DC voltage of -700 V is output to the connection point, and a DC voltage of -500 V is output to the developing roller contact 321a. 0V is applied to the developing roller contacts 321b to 321d for the second and subsequent colors.
An arbitrarily varied voltage in the range of -700 V (-650 V in consideration of variation) is applied.

【0134】なお、黒用(4色目)の現像バイアスのみ
オンするような白黒印字モードモードが備えられた画像
形成装置では、1色目(イエロー用)の降圧電源回路を
簡略化するのではなく、4色目(黒)の降圧電源回路に
おいて、バリスタを利用して簡略化を行なうようにする
ことが望ましい。
In an image forming apparatus provided with a black-and-white print mode mode in which only the developing bias for black (the fourth color) is turned on, the step-down power supply circuit for the first color (for yellow) is not simplified. In the step-down power supply circuit of the fourth color (black), it is desirable to use a varistor for simplification.

【0135】第4の実施の形態では、第1の実施の形態
に比べ、一色目の降圧電源回路の回路構成が大幅に簡略
化でき、したがって、低コスト化できる。
In the fourth embodiment, the circuit configuration of the first-color step-down power supply circuit can be greatly simplified as compared with the first embodiment, and therefore the cost can be reduced.

【0136】(第6の実施の形態)次に第6の実施の形
態を説明する。
(Sixth Embodiment) Next, a sixth embodiment will be described.

【0137】図8は、第6の実施の形態に係る現像バイ
アス回路の構成を示す回路図である。
FIG. 8 is a circuit diagram showing a configuration of a developing bias circuit according to the sixth embodiment.

【0138】なお、第6の実施の形態に係る現像バイア
ス回路が適用される画像形成装置の構成は、図9乃至図
11を参照して前述した構成と同一であるので、以下の
説明においては、図9乃至図11に示した構成を流用
し、その説明を省略する。
The configuration of the image forming apparatus to which the developing bias circuit according to the sixth embodiment is applied is the same as the configuration described above with reference to FIGS. 9 to 11, and will be described below. The configuration shown in FIGS. 9 to 11 is diverted, and description thereof is omitted.

【0139】またなお、第6の実施の形態に係る現像バ
イアス回路の構成は、基本的に図1に示す第1の実施の
形態に係る現像バイアス回路の構成と同じであるので、
同一構成部分には同一の参照符号を付してその説明を省
略する。
The configuration of the developing bias circuit according to the sixth embodiment is basically the same as the configuration of the developing bias circuit according to the first embodiment shown in FIG.
The same components are denoted by the same reference numerals and description thereof will be omitted.

【0140】第6の実施形態では、抵抗322a〜32
2dを現像ローラ接点321a〜321dとグランドと
の間にそれぞれ設ける。以下では、抵抗322aの作用
をイエロー用の降圧電源回路320aにおいて説明する
が、抵抗322b〜322dについても全く同様であ
る。
In the sixth embodiment, the resistors 322a to 322
2d are provided between the developing roller contacts 321a to 321d and the ground, respectively. In the following, the operation of the resistor 322a will be described for the step-down power supply circuit 320a for yellow, but the same applies to the resistors 322b to 322d.

【0141】現像バイアス回路は負極性の高圧電圧を発
生する回路のため、現像ローラ接点321aに接続され
る負荷(現像器14a)に流れる電流の方向は、通常、
負荷側から降圧電源回路320aに向かって流れ込む方
向である(I21)。しかしながら、帯電器16aに印
加される帯電バイアス(例えば−1000V)やその他
のバイアスの影響により、まれに現像器14a側が降圧
電源回路320aの出力電圧よりも低い電圧となること
がある。そうしたとき、降圧電源回路320a側から現
像ローラ接点321aへ向かって吐き出し方向の電流
(I24)が流れる。
Since the developing bias circuit generates a negative high voltage, the direction of the current flowing to the load (developing device 14a) connected to the developing roller contact 321a is usually
This is the direction in which the current flows from the load side toward the step-down power supply circuit 320a (I21). However, due to the influence of the charging bias (for example, -1000 V) applied to the charger 16a and other biases, the voltage of the developing device 14a side may be rarely lower than the output voltage of the step-down power supply circuit 320a. At this time, a current (I24) in the discharge direction flows from the step-down power supply circuit 320a toward the developing roller contact 321a.

【0142】トランジスタ325はこの電流I24を流
さない向きで実装されているため、抵抗322aが設け
られていない場合には、この吐き出し方向の電流I24
は、抵抗331,332,330を介して、基準電源V
bまたはグランドから現像ローラ接点321aへ向かっ
て流れることになる。このため、吐き出し方向の電流I
24の発生に伴って抵抗330を流れる電流I22が電
流I24とほぼ同じ大きさとなる。この電流I22は電
圧検出抵抗330を介して流れるため、この電流I22
による検出誤差が電圧検出抵抗330に生じ、現像ロー
ラ接点321aに現れる現像バイアス電圧に、吐き出し
方向の電流I24の発生に伴う変動が生じてしまう。
Since the transistor 325 is mounted in a direction in which the current I24 does not flow, if the resistor 322a is not provided, the current I24 in the discharge direction is not used.
Is connected to a reference power supply V via resistors 331, 332, and 330.
b or ground toward the developing roller contact 321a. Therefore, the current I in the discharge direction
The current I22 flowing through the resistor 330 with the occurrence of the current 24 becomes substantially the same as the current I24. Since the current I22 flows through the voltage detection resistor 330, the current I22
Causes a detection error in the voltage detection resistor 330, and the developing bias voltage appearing at the developing roller contact point 321a fluctuates due to the generation of the current I24 in the discharge direction.

【0143】抵抗322aは、この不具合を解消するた
め設けられたものであり、吐き出し方向の電流I24の
発生に伴って抵抗322aを介して電流I23を流すよ
うにうする。つまり、吐き出し電流I24を電流I22
と電流I23とに分流させる。
The resistor 322a is provided to solve this problem, and causes the current I23 to flow through the resistor 322a when the current I24 in the discharge direction is generated. That is, the discharge current I24 is changed to the current I22.
And the current I23.

【0144】この抵抗322aを設けることで、電圧検
出抵抗330に流れる電流I22が減少され、電流I2
2による検出誤差が小さくなり、現像バイアス出力電圧
に現れる電圧変動を、画像形成装置の印字品質上、問題
のない程度に抑えることができる。
By providing this resistor 322a, the current I22 flowing through the voltage detection resistor 330 is reduced, and the current I2
2, the fluctuation in voltage appearing in the developing bias output voltage can be suppressed to a level that does not cause a problem in the printing quality of the image forming apparatus.

【0145】[0145]

【発明の効果】以上詳述したように請求項1、請求項1
3、請求項21、または請求項31記載の発明によれ
ば、コンバータトランスを備え、高圧の直流を出力する
直流電源回路と、負荷に対応して設けられ、直流電源回
路からの直流出力の電圧値を、半導体素子または定電圧
素子を用いて変換し、対応する負荷に供給する少なくと
も1つの電圧変換手段とを有する。
As described in detail above, claims 1 and 1
According to the invention of claim 21 or claim 31, a DC power supply circuit including a converter transformer and outputting a high-voltage DC, and a voltage of a DC output from the DC power supply circuit provided corresponding to the load. At least one voltage converting means for converting a value using a semiconductor element or a constant voltage element and supplying the converted value to a corresponding load.

【0146】電圧変換手段には直流電源回路からの直流
出力が入力されるために、従来のように、交流高電圧ラ
インを引き回すことがなく、これによって、ノイズの発
生が低減され、また、直流高電圧ライン1組に対応する
パターンがプリント配線板に設けられるだけでよいの
で、電圧変換手段の入力ラインのパターンがプリント配
線板上に占める面積が半減し、部品のプリント配線板へ
の実装効率がよくなる。
Since the DC output from the DC power supply circuit is input to the voltage conversion means, unlike the conventional case, the high voltage AC line is not routed, thereby reducing the generation of noise. Since only a pattern corresponding to one set of high-voltage lines needs to be provided on the printed wiring board, the area occupied by the input line pattern of the voltage conversion means on the printed wiring board is reduced by half, and the efficiency of mounting components on the printed wiring board Will be better.

【0147】請求項5、請求項16、請求項17、請求
項23、請求項32、または請求項33記載の発明によ
れば、前記半導体素子は光半導体素子、前記定電圧素子
はツェナダイオードまたはバリスタである。
According to the invention of claim 5, claim 16, claim 17, claim 23, claim 32, or claim 33, the semiconductor element is an optical semiconductor element, and the constant voltage element is a zener diode or It is a varistor.

【0148】これによって、回路構成が大幅に簡略化で
き、したがって、低コスト化できる。
As a result, the circuit configuration can be greatly simplified, and the cost can be reduced.

【0149】請求項12請求項30記載の発明によれ
ば、前記電圧変換手段はそれぞれ、出力端とグランドと
の間に挿入された抵抗を含む。
According to the twelfth aspect of the present invention, each of the voltage converting means includes a resistor inserted between the output terminal and the ground.

【0150】これにより、出力電圧変動が少なくなり、
こうした電源装置を使用した画像形成装置において、画
像品質が安定する。
As a result, the output voltage fluctuation is reduced,
In an image forming apparatus using such a power supply device, image quality is stabilized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る現像バイアス回路の第1の実施の
形態の構成を示す回路図である。
FIG. 1 is a circuit diagram showing a configuration of a first embodiment of a developing bias circuit according to the present invention.

【図2】現像バイアス回路の動作を示すフローチャート
である。
FIG. 2 is a flowchart illustrating an operation of a developing bias circuit.

【図3】矩形波S21(A)、基準電圧信号S31a
(B)、降圧電源回路からの高圧出力電圧(C)及び時
間t(D)のタイミングチャートである。
FIG. 3 shows a rectangular wave S21 (A) and a reference voltage signal S31a.
4B is a timing chart of the high-voltage output voltage (C) from the step-down power supply circuit and the time t (D).

【図4】第2の実施の形態に係る現像バイアス回路の構
成を示す回路図である。
FIG. 4 is a circuit diagram showing a configuration of a developing bias circuit according to a second embodiment.

【図5】第3の実施の形態に係る現像バイアス回路の構
成を示す回路図である。
FIG. 5 is a circuit diagram showing a configuration of a developing bias circuit according to a third embodiment.

【図6】第4の実施の形態に係る現像バイアス回路の構
成を示す回路図である。
FIG. 6 is a circuit diagram showing a configuration of a developing bias circuit according to a fourth embodiment.

【図7】第5の実施の形態に係る現像バイアス回路の構
成を示す回路図である。
FIG. 7 is a circuit diagram showing a configuration of a developing bias circuit according to a fifth embodiment.

【図8】第6の実施の形態に係る現像バイアス回路の構
成を示す回路図である。
FIG. 8 is a circuit diagram showing a configuration of a developing bias circuit according to a sixth embodiment.

【図9】タンデムタイプのカラー画像形成装置の構成を
示す図である。
FIG. 9 is a diagram illustrating a configuration of a tandem type color image forming apparatus.

【図10】スキャナユニットの構造を示す図である。FIG. 10 is a diagram showing a structure of a scanner unit.

【図11】各画像形成部においてそれぞれ用いられる各
高圧バイアス回路の配置を示す図である
FIG. 11 is a diagram showing an arrangement of each high-voltage bias circuit used in each image forming unit.

【図12】1つのコンバータトランスから成る従来の現
像バイアス回路の構成を示す回路図である。
FIG. 12 is a circuit diagram showing a configuration of a conventional developing bias circuit including one converter transformer.

【符号の説明】[Explanation of symbols]

16a〜16d 帯電器 18a〜18d 感光体ドラム 14a〜14d 現像器 17a〜17d 現像ローラ 19a〜19d 転写器 23 定着器 30a〜30d 高圧バイアス回路(帯電バイアス) 31a〜31d 高圧バイアス回路(転写バイアス) 32a〜32d 高圧バイアス回路(現像バイアス) 302 トランス駆動用トランジスタ 303 コンバータトランス 320a〜320d 降圧電源回路(電圧変換手段) 321a〜320d 現像ローラ接点 325 高圧トランジスタ(半導体素子、高耐圧トラン
ジスタ) 338 高圧コンデンサ(高耐圧コンデンサ) 330 電圧検出抵抗 314,334 オペアンプOP−AMP 318 バリスタ(定電圧素子) 319 ツェナダイオード(定電圧素子) 425 光半導体素子(半導体素子) S21 矩形波(パルス信号) S31a 基準電圧信号(制御信号) Vb 基準電源電圧 I21 引き込み電流 I24 吐き出し電流
16a to 16d Charger 18a to 18d Photoconductor drum 14a to 14d Developing device 17a to 17d Developing roller 19a to 19d Transfer device 23 Fixing device 30a to 30d High-voltage bias circuit (charging bias) 31a to 31d High-voltage bias circuit (transfer bias) 32a To 32d high-voltage bias circuit (developing bias) 302 transformer driving transistor 303 converter transformer 320a to 320d step-down power supply circuit (voltage conversion means) 321a to 320d developing roller contact 325 high-voltage transistor (semiconductor element, high voltage transistor) 338 high-voltage capacitor (high Withstand voltage capacitor) 330 Voltage detection resistor 314, 334 Operational amplifier OP-AMP 318 Varistor (constant voltage element) 319 Zener diode (constant voltage element) 425 Optical semiconductor element (semiconductor element) S 21 Square wave (pulse signal) S31a Reference voltage signal (control signal) Vb Reference power supply voltage I21 Sink current I24 Discharge current

フロントページの続き Fターム(参考) 2H027 ED09 JA20 ZA01 2H030 AA05 AB02 AD19 BB34 BB44 5G065 AA00 AA08 DA07 EA01 FA02 GA04 HA01 JA01 LA01 MA10 NA01 NA02 NA04 NA05 NA06 NA07 NA09 5H730 AA01 AA08 AS04 BB23 BB57 CC22 DD41 EE02 EE07 EE18 EE34 EE59 EE65 FD01 FG01 XC20 Continued on front page F-term (reference) 2H027 ED09 JA20 ZA01 2H030 AA05 AB02 AD19 BB34 BB44 5G065 AA00 AA08 DA07 EA01 FA02 GA04 HA01 JA01 LA01 MA10 NA01 NA02 NA04 NA05 NA06 NA07 NA09 5H730 AA01 AA08 AS04 BB41 EE57 EE65 FD01 FG01 XC20

Claims (36)

【特許請求の範囲】[Claims] 【請求項1】 静電記録方式を用いてトナー像を形成す
る画像形成手段を備えた画像形成装置において、 コンバータトランスを備え、高圧の直流を出力する直流
電源回路と、 少なくとも1つから成り、前記直流電源回路からの直流
出力の電圧値を、半導体素子を用いて変換し、前記画像
形成手段の中の対応する負荷に供給する電圧変換手段と
を有することを特徴とする画像形成装置。
1. An image forming apparatus having an image forming means for forming a toner image by using an electrostatic recording method, comprising: a DC power supply circuit having a converter transformer and outputting a high-voltage DC; An image forming apparatus comprising: a voltage converting unit that converts a voltage value of a DC output from the DC power supply circuit using a semiconductor element and supplies the converted voltage value to a corresponding load in the image forming unit.
【請求項2】 前記画像形成手段は、複数の像担持体に
それぞれ異なる色のトナー像を形成する複数の色別画像
形成手段から構成されることを特徴とする請求項1記載
の画像形成装置。
2. An image forming apparatus according to claim 1, wherein said image forming means comprises a plurality of color-specific image forming means for forming toner images of different colors on a plurality of image carriers. .
【請求項3】 前記負荷は、複数の像担持体にそれぞれ
形成された潜像を異なる色のトナー像にそれぞれ現像す
る複数の現像手段から構成されることを特徴とする請求
項1記載の画像形成装置。
3. The image according to claim 1, wherein the load comprises a plurality of developing units for developing the latent images formed on the plurality of image carriers into toner images of different colors, respectively. Forming equipment.
【請求項4】 前記半導体素子は、前記直流電源回路と
前記対応負荷との間に直列に挿入された高耐圧トランジ
スタであることを特徴とする請求項1記載の画像形成装
置。
4. The image forming apparatus according to claim 1, wherein the semiconductor element is a high breakdown voltage transistor inserted in series between the DC power supply circuit and the corresponding load.
【請求項5】 前記半導体素子は、前記直流電源回路と
前記対応負荷との間に直列に挿入された光半導体素子で
あることを特徴とする請求項1記載の画像形成装置。
5. The image forming apparatus according to claim 1, wherein the semiconductor element is an optical semiconductor element inserted in series between the DC power supply circuit and the corresponding load.
【請求項6】 前記光半導体素子は、フォトダイオード
と太陽電池とMOS−FETとからなるフォトMOSリ
レーであることを特徴とする請求項5記載の画像形成装
置。
6. The image forming apparatus according to claim 5, wherein the optical semiconductor element is a photo MOS relay including a photodiode, a solar cell, and a MOS-FET.
【請求項7】 前記直流電源回路は、該直流電源回路か
ら出力される直流電圧を一定値に制御する電圧制御手段
を含むことを特徴とする請求項1記載の画像形成装置。
7. The image forming apparatus according to claim 1, wherein said DC power supply circuit includes voltage control means for controlling a DC voltage output from said DC power supply circuit to a constant value.
【請求項8】 前記半導体素子は、前記直流電源回路側
にエミッタを接続され、対応する負荷側にコレクタを接
続された高耐圧トランジスタであり、 前記電圧変換手段は、制御信号に応じたパルス信号を出
力する低電圧部分と、前記パルス信号を整流して前記高
耐圧トランジスタのベースに印加する高電圧部分と、前
記低電圧部分と前記高電圧部分とを接続する高耐圧コン
デンサとから構成されることを特徴とする請求項1記載
の画像形成装置。
8. The semiconductor device is a high withstand voltage transistor having an emitter connected to the DC power supply circuit side and a collector connected to a corresponding load side, and the voltage conversion means includes a pulse signal corresponding to a control signal. A high-voltage part that rectifies the pulse signal and applies it to the base of the high-voltage transistor, and a high-voltage capacitor that connects the low-voltage part and the high-voltage part. The image forming apparatus according to claim 1, wherein:
【請求項9】 前記直流電源回路では、入力されたパル
ス信号によって直流電圧がスイッチングされて前記コン
バータトランスの一次側に供給され、 前記低電圧部分には該パルス信号と同一の信号が供給さ
れることを特徴とする請求項8記載の画像形成装置。
9. In the DC power supply circuit, a DC voltage is switched by an input pulse signal and supplied to the primary side of the converter transformer, and the same signal as the pulse signal is supplied to the low voltage portion. The image forming apparatus according to claim 8, wherein:
【請求項10】 前記電圧変換手段は、前記直流電源回
路からの直流出力の電圧値を、その絶対値が小さくなる
ように変換することを特徴とする請求項1記載の画像形
成装置。
10. The image forming apparatus according to claim 1, wherein said voltage converting means converts a voltage value of a DC output from said DC power supply circuit so that its absolute value becomes smaller.
【請求項11】 前記直流電源回路から出力される直流
電圧及び前記電圧変換手段から出力される直流電圧は負
極性であることを特徴とする請求項1記載の画像形成装
置。
11. The image forming apparatus according to claim 1, wherein a DC voltage output from the DC power supply circuit and a DC voltage output from the voltage conversion unit have a negative polarity.
【請求項12】 前記電圧変換手段はそれぞれ、出力端
とグランドとの間に挿入された抵抗を含むことを特徴と
する請求項1記載の画像形成装置。
12. The image forming apparatus according to claim 1, wherein each of said voltage converting means includes a resistor inserted between an output terminal and a ground.
【請求項13】 静電記録方式を用いてトナー像を形成
する画像形成手段を備えた画像形成装置において、 コンバータトランスを備え、高圧の直流を出力する直流
電源回路と、 少なくとも1つから成り、前記直流電源回路からの直流
出力の電圧値を、定電圧素子を用いて変換し、前記画像
形成手段の中の対応する負荷に供給する電圧変換手段と
を有することを特徴とする画像形成装置。
13. An image forming apparatus provided with an image forming means for forming a toner image by using an electrostatic recording method, comprising: a DC power supply circuit having a converter transformer and outputting a high-voltage DC; An image forming apparatus comprising: a voltage converting unit that converts a voltage value of a DC output from the DC power supply circuit using a constant voltage element and supplies the converted voltage value to a corresponding load in the image forming unit.
【請求項14】 前記画像形成手段は、複数の像担持体
にそれぞれ異なる色のトナー像を形成する複数の色別画
像形成手段から構成されることを特徴とする請求項13
記載の画像形成装置。
14. The image forming means according to claim 13, wherein said image forming means comprises a plurality of color-specific image forming means for forming toner images of different colors on a plurality of image carriers.
The image forming apparatus as described in the above.
【請求項15】 前記負荷は、複数の像担持体にそれぞ
れ形成された潜像を異なる色のトナー像にそれぞれ現像
する複数の現像手段から構成されることを特徴とする請
求項13記載の画像形成装置。
15. The image according to claim 13, wherein said load comprises a plurality of developing means for developing latent images respectively formed on a plurality of image carriers into toner images of different colors. Forming equipment.
【請求項16】 前記定電圧素子はツェナダイオードで
あることを特徴とする請求項13記載の画像形成装置。
16. The image forming apparatus according to claim 13, wherein said constant voltage element is a Zener diode.
【請求項17】 前記定電圧素子はバリスタであること
を特徴とする請求項13記載の画像形成装置。
17. The image forming apparatus according to claim 13, wherein said constant voltage element is a varistor.
【請求項18】 前記直流電源回路は、前記電圧変換手
段から出力される直流電圧を一定値に制御する電圧制御
手段を含むことを特徴とする請求項13記載の画像形成
装置。
18. The image forming apparatus according to claim 13, wherein said DC power supply circuit includes voltage control means for controlling a DC voltage output from said voltage conversion means to a constant value.
【請求項19】 前記電圧変換手段は、前記直流電源回
路からの直流出力の電圧値を、その絶対値が小さくなる
ように変換することを特徴とする請求項13記載の画像
形成装置。
19. The image forming apparatus according to claim 13, wherein said voltage converting means converts a voltage value of a DC output from said DC power supply circuit so that its absolute value becomes smaller.
【請求項20】 前記直流電源回路から出力される直流
電圧及び前記電圧変換手段から出力される直流電圧は負
極性であることを特徴とする請求項13記載の画像形成
装置。
20. The image forming apparatus according to claim 13, wherein the DC voltage output from the DC power supply circuit and the DC voltage output from the voltage conversion unit have a negative polarity.
【請求項21】 コンバータトランスを備え、高圧の直
流を出力する直流電源回路と、 負荷に対応して設けられ、前記直流電源回路からの直流
出力の電圧値を、半導体素子を用いて変換し、対応する
負荷に供給する少なくとも1つの電圧変換手段とを有す
ることを特徴とする電源装置。
21. A DC power supply circuit having a converter transformer and outputting a high-voltage DC, provided corresponding to a load, and converting a DC output voltage value from the DC power supply circuit using a semiconductor element, A power supply device comprising at least one voltage conversion means for supplying a corresponding load.
【請求項22】 前記半導体素子は、前記直流電源回路
と前記対応負荷との間に直列に挿入された高耐圧トラン
ジスタであることを特徴とする請求項21記載の電源装
置。
22. The power supply device according to claim 21, wherein the semiconductor element is a high breakdown voltage transistor inserted in series between the DC power supply circuit and the corresponding load.
【請求項23】 前記半導体素子は、前記直流電源回路
と前記対応負荷との間に直列に挿入された光半導体素子
であることを特徴とする請求項21記載の電源装置。
23. The power supply device according to claim 21, wherein said semiconductor element is an optical semiconductor element inserted in series between said DC power supply circuit and said corresponding load.
【請求項24】 前記光半導体素子は、フォトダイオー
ドと太陽電池とMOS−FETとからなるフォトMOS
リレーであることを特徴とする請求項23記載の電源装
置。
24. A photo MOS device comprising a photodiode, a solar cell, and a MOS-FET.
The power supply device according to claim 23, wherein the power supply device is a relay.
【請求項25】 前記直流電源回路は、該直流電源回路
から出力される直流電圧を一定値に制御する電圧制御手
段を含むことを特徴とする請求項21記載の電源装置。
25. The power supply device according to claim 21, wherein said DC power supply circuit includes voltage control means for controlling a DC voltage output from said DC power supply circuit to a constant value.
【請求項26】 前記半導体素子は、前記直流電源回路
側にエミッタを接続され、対応する負荷側にコレクタを
接続された高耐圧トランジスタであり、 前記電圧変換手段は、制御信号に応じたパルス信号を出
力する低電圧部分と、前記パルス信号を整流して前記高
耐圧トランジスタのベースに印加する高電圧部分と、前
記低電圧部分と前記高電圧部分とを接続する高耐圧コン
デンサとから構成されることを特徴とする請求項21記
載の電源装置。
26. The semiconductor device according to claim 26, wherein the semiconductor element is a high-voltage transistor having an emitter connected to the DC power supply circuit side and a collector connected to a corresponding load side, and wherein the voltage converting means includes a pulse signal corresponding to a control signal. A high-voltage part that rectifies the pulse signal and applies it to the base of the high-voltage transistor, and a high-voltage capacitor that connects the low-voltage part and the high-voltage part. The power supply device according to claim 21, wherein:
【請求項27】 前記直流電源回路では、入力されたパ
ルス信号によって直流電圧がスイッチングされて前記コ
ンバータトランスの一次側に供給され、 前記低電圧部分には該パルス信号と同一の信号が供給さ
れることを特徴とする請求項26記載の電源装置。
27. In the DC power supply circuit, a DC voltage is switched by an input pulse signal and supplied to the primary side of the converter transformer, and the same signal as the pulse signal is supplied to the low voltage portion. The power supply device according to claim 26, wherein:
【請求項28】 前記電圧変換手段は、前記直流電源回
路からの直流出力の電圧値を、その絶対値が小さくなる
ように変換することを特徴とする請求項21記載の電源
装置。
28. The power supply device according to claim 21, wherein said voltage conversion means converts a voltage value of a DC output from said DC power supply circuit so that its absolute value becomes smaller.
【請求項29】 前記直流電源回路から出力される直流
電圧及び前記電圧変換手段から出力される直流電圧は負
極性であることを特徴とする請求項21記載の電源装
置。
29. The power supply device according to claim 21, wherein the DC voltage output from the DC power supply circuit and the DC voltage output from the voltage converter are negative.
【請求項30】 前記電圧変換手段はそれぞれ、出力端
とグランドとの間に挿入された抵抗を含むことを特徴と
する請求項21記載の電源装置。
30. The power supply device according to claim 21, wherein each of said voltage conversion means includes a resistor inserted between an output terminal and a ground.
【請求項31】 コンバータトランスを備え、高圧の直
流を出力する直流電源回路と、 負荷に対応して設けられ、前記直流電源回路からの直流
出力の電圧値を、定電圧素子を用いて変換し、対応する
負荷に供給する少なくとも1つの電圧変換手段とを有す
ることを特徴とする電源装置。
31. A DC power supply circuit having a converter transformer and outputting a high-voltage DC, and is provided corresponding to a load, and converts a DC output voltage value from the DC power supply circuit using a constant voltage element. And at least one voltage converting means for supplying a corresponding load.
【請求項32】 前記定電圧素子はツェナダイオードで
あることを特徴とする請求項31記載の電源装置。
32. The power supply device according to claim 31, wherein said constant voltage element is a Zener diode.
【請求項33】 前記定電圧素子はバリスタであること
を特徴とする請求項31記載の電源装置。
33. The power supply device according to claim 31, wherein the constant voltage element is a varistor.
【請求項34】 前記直流電源回路は、前記電圧変換手
段から出力される直流電圧を一定値に制御する電圧制御
手段を含むことを特徴とする請求項31記載の電源装
置。
34. The power supply device according to claim 31, wherein said DC power supply circuit includes voltage control means for controlling a DC voltage output from said voltage conversion means to a constant value.
【請求項35】 前記電圧変換手段は、前記直流電源回
路からの直流出力の電圧値を、その絶対値が小さくなる
ように変換することを特徴とする請求項31記載の電源
装置。
35. The power supply device according to claim 31, wherein said voltage conversion means converts a voltage value of a DC output from said DC power supply circuit so that its absolute value becomes smaller.
【請求項36】 前記直流電源回路から出力される直流
電圧及び前記電圧変換手段から出力される直流電圧は負
極性であることを特徴とする請求項31記載の電源装
置。
36. The power supply device according to claim 31, wherein the DC voltage output from the DC power supply circuit and the DC voltage output from the voltage conversion means are negative.
JP2000359934A 2000-11-27 2000-11-27 Image forming device and power source device Pending JP2002162870A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000359934A JP2002162870A (en) 2000-11-27 2000-11-27 Image forming device and power source device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000359934A JP2002162870A (en) 2000-11-27 2000-11-27 Image forming device and power source device

Publications (1)

Publication Number Publication Date
JP2002162870A true JP2002162870A (en) 2002-06-07

Family

ID=18831614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000359934A Pending JP2002162870A (en) 2000-11-27 2000-11-27 Image forming device and power source device

Country Status (1)

Country Link
JP (1) JP2002162870A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7680427B2 (en) 2006-04-25 2010-03-16 Seiko Epson Corporation Image forming apparatus
KR101080400B1 (en) * 2004-04-03 2011-11-04 삼성전자주식회사 Method and apparatus for controling voltage output of an image forming apparatus
JP2012189886A (en) * 2011-03-11 2012-10-04 Canon Inc Color image forming apparatus
JP2016180931A (en) * 2015-03-25 2016-10-13 ブラザー工業株式会社 Image forming apparatus
US9671711B2 (en) 2014-11-19 2017-06-06 Konica Minolta, Inc. Image forming apparatus
JP7455617B2 (en) 2020-03-03 2024-03-26 キヤノン株式会社 Power supply device and image forming device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101080400B1 (en) * 2004-04-03 2011-11-04 삼성전자주식회사 Method and apparatus for controling voltage output of an image forming apparatus
US7680427B2 (en) 2006-04-25 2010-03-16 Seiko Epson Corporation Image forming apparatus
JP2012189886A (en) * 2011-03-11 2012-10-04 Canon Inc Color image forming apparatus
US9671711B2 (en) 2014-11-19 2017-06-06 Konica Minolta, Inc. Image forming apparatus
JP2016180931A (en) * 2015-03-25 2016-10-13 ブラザー工業株式会社 Image forming apparatus
JP7455617B2 (en) 2020-03-03 2024-03-26 キヤノン株式会社 Power supply device and image forming device

Similar Documents

Publication Publication Date Title
US8019241B2 (en) Image forming apparatus
KR100461298B1 (en) Charging voltage controller of an image forming apparatus and controlling method thereof
US7483644B2 (en) Image forming apparatus and high voltage power thereof
US8594540B2 (en) Development device, process cartridge incorporating same, and image forming apparatus incorporating same
US8634734B2 (en) Power supply circuit for supplying power to electronic device such as image forming apparatus
JP2009229577A (en) Image forming apparatus
US8280272B2 (en) High-voltage power supply of image forming apparatus
US8891985B2 (en) Bias power supply device and image forming apparatus
US8983329B2 (en) Piezoelectric transformer type high-voltage power supply device and image forming apparatus
JP2010074956A (en) Power supply apparatus and image forming apparatus
US8538282B2 (en) Image forming apparatus and method for controlling charger
JP2002162870A (en) Image forming device and power source device
JP2006204016A (en) High-voltage power supply unit and image forming apparatus
US8326171B2 (en) Image forming apparatus and voltage generation circuit
US20200192269A1 (en) Image forming apparatus
JP2018182787A (en) Power supply device and image forming device
JP2021069254A (en) Power supply device and image forming apparatus
JP2010060870A (en) Electric power supply and image forming apparatus
JP5622095B2 (en) Developing device, image forming apparatus, and process cartridge
JP2013156547A (en) Image forming apparatus
JP7180437B2 (en) Image forming apparatus and discharge control method
JP4868106B2 (en) Surface potential detector
JP6478619B2 (en) Power supply device, image forming apparatus
JP2022077437A (en) Image forming apparatus
KR100354761B1 (en) Developer conductivity measurement apparatus and developer supply apparatus of the printer employing the same

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060405

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20070626