JP2002151737A - Gallium nitride compound semiconductor device - Google Patents

Gallium nitride compound semiconductor device

Info

Publication number
JP2002151737A
JP2002151737A JP2000340108A JP2000340108A JP2002151737A JP 2002151737 A JP2002151737 A JP 2002151737A JP 2000340108 A JP2000340108 A JP 2000340108A JP 2000340108 A JP2000340108 A JP 2000340108A JP 2002151737 A JP2002151737 A JP 2002151737A
Authority
JP
Japan
Prior art keywords
layer
compound semiconductor
gallium nitride
based compound
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000340108A
Other languages
Japanese (ja)
Other versions
JP3498698B2 (en
Inventor
Isamu Niki
勇 仁木
Takeshi Kususe
健 楠瀬
Tatsunori Toyoda
達憲 豊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to JP2000340108A priority Critical patent/JP3498698B2/en
Publication of JP2002151737A publication Critical patent/JP2002151737A/en
Application granted granted Critical
Publication of JP3498698B2 publication Critical patent/JP3498698B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a gallium nitride compound semiconductor device including an N-side contact electrode that comes into good ohmic contact with an N-type gallium nitride compound semiconductor layer and is high in thermal resistance and a method of manufacturing the same. SOLUTION: This gallium nitride compound semiconductor device is equipped with an N-type gallium nitride compound semiconductor layer, and an N-side contact electrode that comes into ohmic contact with the N-type gallium nitride compound semiconductor layer. The N-side contact electrode is composed of a first layer of W or Mo and a second layer of Au or Pt formed on the first layer, and the first layer is brought into ohmic contact with the N-type gallium nitride compound semiconductor layer.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はGaN系化合物半導
体素子に関し、特に耐熱性の優れたGaN系化合物半導
体を用いた窒化ガリウム系化合物半導体素子に関する。
The present invention relates to a GaN compound semiconductor device, and more particularly to a gallium nitride compound semiconductor device using a GaN compound semiconductor having excellent heat resistance.

【0002】[0002]

【従来の技術】従来、窒化ガリウム系化合物半導体素子
において、n型窒化ガリウム系化合物半導体層とのオー
ミック接触用電極は、Tiからなる第1の層と、この第
1の層の上に形成されたAlからなる第2の層とによっ
て構成されていた。しかしながら、この第2の層として
用いられるAlはイオン化傾向が大きく、酸化されやす
いため、第2の層の上にWなどからなるバリア層をさら
に形成して、このバリア層の上に、Auなどからなるボ
ンディング用金属層を積層していた。
2. Description of the Related Art Conventionally, in a gallium nitride-based compound semiconductor device, an electrode for ohmic contact with an n-type gallium nitride-based compound semiconductor layer is formed on a first layer made of Ti and on the first layer. And a second layer made of Al. However, since Al used as the second layer has a high ionization tendency and is easily oxidized, a barrier layer made of W or the like is further formed on the second layer, and Au or the like is formed on the barrier layer. The bonding metal layer made of was laminated.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、上記の
ような構造を有するオーミック接触用電極は、400℃
程度の熱処理によってAlまたはAuが拡散してしまう
という問題があり、このことは、窒化物半導体素子の耐
熱温度を制限する大きな要因となっていた。本発明は上
記のような課題を解決するためになされたものであり、
n型窒化ガリウム系化合物半導体層と良好なオーミック
接触を得ることができ、また、500℃程度の熱処理に
よっても劣化しないn側コンタクト用電極を有する窒化
ガリウム系化合物半導体素子およびその製造方法を提供
することを目的とする。
However, the ohmic contact electrode having the above structure has a temperature of 400.degree.
There is a problem that Al or Au is diffused by the heat treatment to a certain extent, and this has been a major factor that limits the heat-resistant temperature of the nitride semiconductor device. The present invention has been made to solve the above problems,
Provided is a gallium nitride-based compound semiconductor device having an n-side contact electrode that can obtain good ohmic contact with an n-type gallium nitride-based compound semiconductor layer and does not deteriorate even by heat treatment at about 500 ° C. and a method of manufacturing the same. The purpose is to:

【0004】[0004]

【課題を解決するための手段】以上の従来例の問題点を
解決するために、本発明に係る第1の窒化ガリウム系化
合物半導体素子は、n型窒化ガリウム系化合物半導体層
と、該n型窒化ガリウム系化合物半導体層とオーミック
接触するn側コンタクト用電極とを有する窒化ガリウム
系化合物半導体素子において、前記n側コンタクト用電
極が、WまたはMoからなる第1の層と、前記第1の層
の上に形成されたAuまたはPtからなる第2の層とか
らなり、前記第1の層と前記n型窒化ガリウム系化合物
半導体層とがオーミック接触することを特徴とする。
In order to solve the above-mentioned problems of the prior art, a first gallium nitride-based compound semiconductor device according to the present invention comprises an n-type gallium nitride-based compound semiconductor layer and the n-type gallium nitride-based compound semiconductor layer. In a gallium nitride-based compound semiconductor device having an n-side contact electrode in ohmic contact with a gallium nitride-based compound semiconductor layer, the n-side contact electrode is made of a first layer made of W or Mo, and the first layer And a second layer made of Au or Pt formed thereon, wherein the first layer and the n-type gallium nitride-based compound semiconductor layer make ohmic contact.

【0005】このように構成された本発明の窒化ガリウ
ム系化合物半導体素子では、n側コンタクト用電極を、
WまたはMoからなる第1の層と、その上のAuまたは
Ptからなる第2の層とを含んで構成しているので、n
側コンタクト用電極の第1の層とn型窒化ガリウム系化
合物半導体層との間におけるオーミック性の耐熱性など
の信頼性を向上させるために比較的高温で熱処理して
も、n側コンタクト用電極が劣化しにくい。また、n側
コンタクト用電極を、WまたはMoからなる第1の層
と、その上のAuまたはPtからなる第2の層とを用い
て構成しているのでAlを含むことなく構成することが
でき、Al層を含んで構成した従来例に比較して、本発
明の窒化ガリウム系化合物半導体素子では、耐熱性を向
上させることができる。
In the gallium nitride-based compound semiconductor device of the present invention thus configured, the n-side contact electrode is
Since it is configured to include the first layer made of W or Mo and the second layer made of Au or Pt thereon, n
Even if heat treatment is performed at a relatively high temperature in order to improve reliability such as ohmic heat resistance between the first layer of the side contact electrode and the n-type gallium nitride-based compound semiconductor layer, the n-side contact electrode Is hardly deteriorated. Further, since the n-side contact electrode is formed using the first layer made of W or Mo and the second layer made of Au or Pt thereon, it can be formed without containing Al. The heat resistance of the gallium nitride-based compound semiconductor device of the present invention can be improved as compared with the conventional example including the Al layer.

【0006】また、前記第1の窒化ガリウム系化合物半
導体素子において、前記第1の層の膜厚は約100nm
以下であり、かつ前記第2の層の膜厚は約300nm以
上であることが好ましい。このようにすると、n側コン
タクト用電極とn型窒化ガリウム系化合物半導体層との
オーミック接触を良好にでき、かつボンディングに対す
る強度を強くできる。
In the first gallium nitride-based compound semiconductor device, the thickness of the first layer is about 100 nm.
And the thickness of the second layer is preferably about 300 nm or more. By doing so, the ohmic contact between the n-side contact electrode and the n-type gallium nitride-based compound semiconductor layer can be improved, and the bonding strength can be increased.

【0007】本発明に係る第2の窒化ガリウム系化合物
半導体素子は、n型窒化ガリウム系化合物半導体層と、
該n型窒化ガリウム系化合物半導体層とオーミック接触
するコンタクト用電極とを有する窒化ガリウム系化合物
半導体素子であって、前記n側コンタクト用電極が、W
またはMoからなる第1の層と、前記第1の層の上に形
成されたPtからなる第2の層と、前記第2の層の上に
形成されたAuからなる第3の層とからなり、前記第1
の層と前記n型窒化ガリウム系化合物半導体層とがオー
ミック接触することを特徴とする。
A second gallium nitride-based compound semiconductor device according to the present invention comprises an n-type gallium nitride-based compound semiconductor layer;
A gallium nitride-based compound semiconductor device comprising the n-type gallium nitride-based compound semiconductor layer and a contact electrode in ohmic contact, wherein the n-side contact electrode is W
Or a first layer made of Mo, a second layer made of Pt formed on the first layer, and a third layer made of Au formed on the second layer. And the first
Is in ohmic contact with the n-type gallium nitride-based compound semiconductor layer.

【0008】このように構成された本発明の第2の窒化
ガリウム系化合物半導体素子は、前記第1の窒化ガリウ
ム系化合物半導体素子と同様の作用効果を有する。すな
わち、WまたはMoからなる第1の層とn型窒化ガリウ
ム系化合物半導体層との間のオーミック性の耐熱性など
の信頼性を向上させるために、n側コンタクト用電極を
比較的高温で熱処理することができる。また、本発明の
第2の窒化ガリウム系化合物半導体素子では、n側コン
タクト用電極を上述のように構成しているのでAlを含
むことなく構成することができ、Al層を含んで構成し
た従来例に比較して、耐熱性を向上させることができ
る。
[0008] The second gallium nitride-based compound semiconductor device of the present invention thus configured has the same function and effect as the first gallium nitride-based compound semiconductor device. That is, the n-side contact electrode is heat-treated at a relatively high temperature in order to improve the reliability such as ohmic heat resistance between the first layer made of W or Mo and the n-type gallium nitride-based compound semiconductor layer. can do. Further, in the second gallium nitride-based compound semiconductor device of the present invention, since the n-side contact electrode is configured as described above, the n-side contact electrode can be configured without containing Al. Heat resistance can be improved as compared with the examples.

【0009】また、前記第2の窒化ガリウム系化合物半
導体素子において、前記第1の層の膜厚は約100nm
以下であり、かつ前記第2の層と第3の層の合計の膜厚
は約300nm以上であることが好ましい。このように
すると、n側コンタクト用電極とn型窒化ガリウム系化
合物半導体層との間のオーミック接触をより良好にで
き、かつボンディングに対する強度を強くできる。
In the second gallium nitride-based compound semiconductor device, the thickness of the first layer is about 100 nm.
And the total thickness of the second layer and the third layer is preferably about 300 nm or more. By doing so, the ohmic contact between the n-side contact electrode and the n-type gallium nitride-based compound semiconductor layer can be further improved, and the strength for bonding can be increased.

【0010】本発明に係る第3の窒化ガリウム系化合物
半導体素子は、n型窒化ガリウム系化合物半導体層と、
該n型窒化ガリウム系化合物半導体層の上面の一部に形
成されたn側コンタクト用電極と、前記n型窒化ガリウ
ム系化合物半導体層の上面に、前記n側コンタクト用電
極と分離されて形成された活性層と、前記活性層の上に
形成されたp型窒化ガリウム系化合物半導体層と、前記
p型窒化ガリウム系化合物半導体層の上に形成されたp
側コンタクト用電極とを備えた窒化ガリウム系化合物半
導体素子において、前記p側コンタクト用電極は、p側
オーミック電極と該p側オーミック電極の上に形成され
たp側パッド電極とを含み、前記n側コンタクト用電極
と前記p側パッド電極は互いに同一であってそれぞれ、
WまたはMoからなる第1の層と、前記第1の層の上に
形成されたAuまたはPtからなる第2の層とを有して
なることを特徴とする。
[0010] A third gallium nitride-based compound semiconductor device according to the present invention comprises: an n-type gallium nitride-based compound semiconductor layer;
An n-side contact electrode formed on a part of the upper surface of the n-type gallium nitride-based compound semiconductor layer; and an n-side contact electrode formed on the upper surface of the n-type gallium nitride-based compound semiconductor layer so as to be separated therefrom. Active layer, a p-type gallium nitride-based compound semiconductor layer formed on the active layer, and a p-type gallium nitride-based compound semiconductor layer formed on the p-type gallium nitride-based compound semiconductor layer.
A gallium nitride-based compound semiconductor device comprising: a p-side ohmic electrode; a p-side pad electrode formed on the p-side ohmic electrode; The side contact electrode and the p-side pad electrode are the same as each other,
It is characterized by comprising a first layer made of W or Mo, and a second layer made of Au or Pt formed on the first layer.

【0011】本発明に係る第3の窒化ガリウム系化合物
半導体素子は、前記第1と第2の窒化ガリウム系化合物
半導体素子と同様の作用効果を有し、さらに、n側コン
タクト用電極とp側パッド電極との層構造を共通化する
ことにより、製造工程を容易にすることができる。
The third gallium nitride-based compound semiconductor device according to the present invention has the same functions and effects as the first and second gallium nitride-based compound semiconductor devices, and further has an n-side contact electrode and a p-side contact electrode. By making the layer structure common to the pad electrode, the manufacturing process can be facilitated.

【0012】本発明に係る第4の窒化ガリウム系化合物
半導体発光素子は、n型窒化ガリウム系化合物半導体層
と、該n型窒化ガリウム系化合物半導体層の上面の一部
に形成されたn側コンタクト用電極と、前記n型窒化ガ
リウム系化合物半導体層の上面に、前記n側コンタクト
用電極と分離されて形成された活性層と、前記活性層の
上に形成されたp型窒化ガリウム系化合物半導体層と、
前記p型窒化ガリウム系化合物半導体層の上に形成され
たp側コンタクト用電極とを備えた窒化ガリウム系化合
物半導体素子において、前記p側コンタクト用電極は、
p側オーミック電極と該p側オーミック電極の上に形成
されたp側パッド電極とを含み、前記n側コンタクト用
電極と前記p側パッド電極は互いに同一であってそれぞ
れ、WまたはMoからなる第1の層と、前記第1の層の
上に形成されたPtからなる第2の層と、前記第2層の
上に形成されたAuからなる第3の層を有してなること
を特徴とする。
A fourth gallium nitride-based compound semiconductor light emitting device according to the present invention comprises an n-type gallium nitride-based compound semiconductor layer and an n-side contact formed on a part of the upper surface of the n-type gallium nitride-based compound semiconductor layer. Electrode, an active layer formed on the upper surface of the n-type gallium nitride-based compound semiconductor layer separately from the n-side contact electrode, and a p-type gallium nitride-based compound semiconductor formed on the active layer Layers and
A gallium nitride-based compound semiconductor device comprising: a p-side contact electrode formed on the p-type gallium nitride-based compound semiconductor layer;
a p-side ohmic electrode and a p-side pad electrode formed on the p-side ohmic electrode, wherein the n-side contact electrode and the p-side pad electrode are identical to each other and are made of W or Mo, respectively. A first layer, a second layer of Pt formed on the first layer, and a third layer of Au formed on the second layer. And

【0013】本発明に係る第4の窒化ガリウム系化合物
半導体素子は、前記第1と第2の窒化ガリウム系化合物
半導体素子と同様の作用効果を有し、さらに、n側コン
タクト用電極とp側パッド電極との層構造を共通化する
ことにより、製造工程を容易にすることができる。p側
オーミック電極は、Au、Pt、Ni、およびPdのう
ちの少なくとも1つを含む金属または合金から形成する
ことができ、NiおよびAuからなる合金、またはNi
およびPtからなる合金から形成されることが好まし
い。
The fourth gallium nitride-based compound semiconductor device according to the present invention has the same functions and effects as those of the first and second gallium nitride-based compound semiconductor devices, and further has an n-side contact electrode and a p-side By making the layer structure common to the pad electrode, the manufacturing process can be facilitated. The p-side ohmic electrode may be formed of a metal or an alloy including at least one of Au, Pt, Ni, and Pd, and may include an alloy of Ni and Au, or Ni.
It is preferably formed from an alloy consisting of Pt and Pt.

【0014】また、本発明に係る窒化ガリウム系化合物
半導体素子の第1の製造方法は、基板の上に、それぞれ
窒化ガリウム系化合物半導体からなる、n型窒化ガリウ
ム系化合物半導体層、活性層、p型窒化ガリウム系化合
物半導体層を順次成長させる工程と、前記p型窒化ガリ
ウム系化合物半導体層と前記活性層との一部をエッチン
グし、前記n型窒化ガリウム系化合物半導体層の一部を
露出させる工程と、前記p型窒化ガリウム系化合物半導
体層の表面に、p側オーミック電極を形成する工程と、
前記露出された前記n型窒化ガリウム系化合物半導体層
の上と、前記p側オーミック電極との上にそれぞれ、W
またはMoからなる第1の層を積層する工程と、前記第
1の層の上に、AuまたはPtからなる第2の層を積層
する工程と、前記p側オーミック電極と、前記第1およ
び第2の層を、500℃以上で熱処理する工程とを含む
ことを特徴とする。
In a first method of manufacturing a gallium nitride compound semiconductor device according to the present invention, an n-type gallium nitride compound semiconductor layer, an active layer, and a p-type gallium nitride compound semiconductor layer are formed on a substrate. Sequentially growing a p-type gallium nitride-based compound semiconductor layer, and etching a part of the p-type gallium nitride-based compound semiconductor layer and the active layer to expose a part of the n-type gallium nitride-based compound semiconductor layer Forming a p-side ohmic electrode on the surface of the p-type gallium nitride-based compound semiconductor layer;
W is formed on the exposed n-type gallium nitride-based compound semiconductor layer and on the p-side ohmic electrode, respectively.
Or a step of stacking a first layer of Mo, a step of stacking a second layer of Au or Pt on the first layer, the step of stacking the p-side ohmic electrode, Heat treating the second layer at 500 ° C. or higher.

【0015】以上の第1の製造方法では、n側コンタク
ト用電極として、WまたはMoからなる第1の層と、そ
の上のAuまたはPtからなる第2の層とを形成するよ
うにしているので、500℃以上の比較的高温で熱処理
をすることができ、WまたはMoからなる第1の層のn
型窒化ガリウム系化合物半導体層に対するオーミック性
の耐熱性などの信頼性の向上を図ることができる。ま
た、n側コンタクト用電極を、WまたはMoからなる第
1の層と、その上のAuまたはPtからなる第2の層と
を用いて構成しているのでAlを含むことなく構成する
ことができ、Al層を含んで構成した従来例に比較し
て、耐熱性の高い窒化ガリウム系化合物半導体素子を製
造することができる。さらに、以上の第1の製造方法で
は、前記第1の層と前記第2の層によりn側コンタクト
用電極とp側パッド電極とを共通の工程により製造する
ことができ、製造工程を簡略化することができる。
In the first manufacturing method described above, the first layer made of W or Mo and the second layer made of Au or Pt thereon are formed as the n-side contact electrode. Therefore, heat treatment can be performed at a relatively high temperature of 500 ° C. or more, and n of the first layer made of W or Mo
Reliability, such as ohmic heat resistance, of the gallium nitride-based compound semiconductor layer can be improved. Further, since the n-side contact electrode is formed using the first layer made of W or Mo and the second layer made of Au or Pt thereon, it can be formed without containing Al. As a result, a gallium nitride-based compound semiconductor device having higher heat resistance can be manufactured as compared with a conventional example including an Al layer. Further, in the above-described first manufacturing method, the n-side contact electrode and the p-side pad electrode can be manufactured by a common process using the first layer and the second layer, thereby simplifying the manufacturing process. can do.

【0016】また、本発明に係る窒化ガリウム系化合物
半導体素子の第2の製造方法は、基板の上に、それぞれ
窒化ガリウム系化合物半導体からなる、n型窒化ガリウ
ム系化合物半導体層、活性層、p型窒化ガリウム系化合
物半導体層を順次成長させる工程と、前記p型窒化ガリ
ウム系化合物半導体層と前記活性層との一部をエッチン
グし、前記n型窒化ガリウム系化合物半導体層の一部を
露出させる工程と、前記p型窒化ガリウム系化合物半導
体層の表面に、p側オーミック電極を形成する工程と、
前記露出された前記n型窒化ガリウム系化合物半導体層
の上と、前記p側オーミック電極との上にそれぞれ、W
またはMoからなる第1の層を積層する工程と、前記第
1の層の上に、Ptからなる第2の層を積層する工程
と、前記第2の層の上に、Auからなる第3の層を積層
する工程と、前記p側オーミック電極と前記第1、第2
および第3の層とを、500℃以上で熱処理する工程と
を有することを特徴とする。
A second method for manufacturing a gallium nitride-based compound semiconductor device according to the present invention is characterized in that an n-type gallium nitride-based compound semiconductor layer, an active layer, Sequentially growing a p-type gallium nitride-based compound semiconductor layer, and etching a part of the p-type gallium nitride-based compound semiconductor layer and the active layer to expose a part of the n-type gallium nitride-based compound semiconductor layer Forming a p-side ohmic electrode on the surface of the p-type gallium nitride-based compound semiconductor layer;
W is formed on the exposed n-type gallium nitride-based compound semiconductor layer and on the p-side ohmic electrode, respectively.
Alternatively, a step of laminating a first layer of Mo, a step of laminating a second layer of Pt on the first layer, and a step of laminating a third layer of Au on the second layer Laminating the p-side ohmic electrode and the first and second p-side ohmic electrodes.
And a step of subjecting the third layer to a heat treatment at 500 ° C. or higher.

【0017】以上の第2の製造方法では、n側コンタク
ト用電極として、WまたはMoからなる第1の層と、そ
の上のPtからなる第2の層と、その上のAuからなる
第3の層とを形成するようにしているので、500℃以
上の比較的高温で熱処理をすることができる。このよう
な熱処理により、WまたはMoからなる第1の層の、n
型窒化ガリウム系化合物半導体層に対する、オーミック
性の耐熱性などの信頼性の向上を図ることができる。ま
た、n側コンタクト用電極を、前記第1の層、第2の層
及び第3の層とを用いて構成しているのでAlを含むこ
となく構成することができ、Al層を含んで構成した従
来例に比較して、耐熱性の高い窒化ガリウム系化合物半
導体素子を製造することができる。さらに、以上の第2
の製造方法では、前記第1の層、前記第2の層及び前記
第3の層によりn側コンタクト用電極とp側パッド電極
とを共通の工程により製造することができ、製造工程を
簡略化することができる。以上のように本発明に係る第
1と第2の製造方法によれば、耐熱性の高い窒化ガリウ
ム系化合物半導体素子を安い製造コストで製造すること
ができる。
In the above-described second manufacturing method, as the n-side contact electrode, a first layer made of W or Mo, a second layer made of Pt thereon, and a third layer made of Au thereon. The heat treatment can be performed at a relatively high temperature of 500 ° C. or more. By such a heat treatment, n of the first layer made of W or Mo
Reliability, such as ohmic heat resistance, can be achieved with respect to the gallium nitride-based compound semiconductor layer. In addition, since the n-side contact electrode is configured using the first layer, the second layer, and the third layer, it can be configured without containing Al, and can be configured including the Al layer. A gallium nitride-based compound semiconductor device having higher heat resistance than that of the conventional example described above can be manufactured. In addition, the second
According to the manufacturing method of (1), the n-side contact electrode and the p-side pad electrode can be manufactured by a common process using the first layer, the second layer, and the third layer, and the manufacturing process is simplified. can do. As described above, according to the first and second manufacturing methods according to the present invention, a gallium nitride-based compound semiconductor device having high heat resistance can be manufactured at low manufacturing cost.

【0018】[0018]

【発明の実施の形態】(実施形態1)図1は本発明の一
実施の形態である窒化ガリウム系化合物半導体素子の構
造を示す模式断面図である。以下、図1を参照しなが
ら、本実施形態1の窒化ガリウム系化合物半導体素子3
0について説明する。図1に示される窒化ガリウム系化
合物半導体素子30は、発光素子であって、基板1上
に、それぞれ窒化物半導体からなる、第1のバッファ層
2と、第2のバッファ層3と、n側コンタクト層4と、
第3のバッファ層5と、n側多層膜層6と、活性層7
と、p側多層膜層8と、p側コンタクト層9とがこの順
に積層された構造を有する。そして、n側コンタクト層
4の上には、n側コンタクト層4とオーミック接触する
n側コンタクト用電極20が形成される。また、p側コ
ンタクト層9の上には、p側においてp側コンタクト層
9とオーミック接触するp側コンタクト用電極12が形
成される。
(Embodiment 1) FIG. 1 is a schematic sectional view showing the structure of a gallium nitride-based compound semiconductor device according to an embodiment of the present invention. Hereinafter, the gallium nitride-based compound semiconductor device 3 of the first embodiment will be described with reference to FIG.
0 will be described. The gallium nitride-based compound semiconductor device 30 shown in FIG. 1 is a light emitting device, and a first buffer layer 2, a second buffer layer 3, and an n-side A contact layer 4;
Third buffer layer 5, n-side multilayer film layer 6, active layer 7
And a p-side multilayer film layer 8 and a p-side contact layer 9 are laminated in this order. Then, on the n-side contact layer 4, an n-side contact electrode 20 that is in ohmic contact with the n-side contact layer 4 is formed. On the p-side contact layer 9, a p-side contact electrode 12 that is in ohmic contact with the p-side contact layer 9 on the p-side is formed.

【0019】ここで、特に本実施形態1においては、n
側コンタクト用電極20は、n側コンタクト層4とオー
ミック接触する第1の層21とその第1の層21上に形
成された第2の層22とからなり、第1の層21はWま
たはMoからなり、第2の層22はAuまたはPtから
なることを特徴としている。すなわち、本実施の形態1
において、n側コンタクト用電極20は、以下の表1に
示す異なる4種類の組み合わせのうちのいずれか1つか
らなる。なお、PtはAuよりもドライエッチングによ
って侵食されにくく、反応性ガスに強いという性質を有
し、一方、AuはPtよりも抵抗が低く、ワイヤなどを
ボンディングし易いという性質を有する。また、WはM
oよりも高融点を有し、より高い耐熱性を有する。以上
のような性質を考慮して、作製される半導体素子の用途
などに応じて第1の層21および第2の層22をの材料
を適宜決定すればよい。
Here, particularly in the first embodiment, n
The side contact electrode 20 includes a first layer 21 in ohmic contact with the n-side contact layer 4 and a second layer 22 formed on the first layer 21, and the first layer 21 is formed of W or The second layer 22 is made of Au or Pt. That is, the first embodiment
In the above, the n-side contact electrode 20 is made of any one of four different combinations shown in Table 1 below. Note that Pt has a property of being less eroded by dry etching than Au, and has a property of being resistant to a reactive gas, while Au has a property of having a lower resistance than Pt and being easier to bond a wire or the like. W is M
It has a higher melting point than o and higher heat resistance. The materials of the first layer 21 and the second layer 22 may be appropriately determined depending on the use of the semiconductor element to be manufactured in consideration of the above properties.

【0020】[0020]

【表1】 [Table 1]

【0021】以上のように構成された実施の形態1にお
いて、上述したようにn側コンタクト用電極20の、W
またはMoからなる第1の層21は、n側コンタクト層
4とオーミック接触する。良好なオーミック接触を得る
ためには、第1の層21の膜厚は、5nm以上、100
nm以下であることが好ましい。第1の層21の膜厚が
5nmを下回ると、第2の層22の一部がp側コンタク
ト層9に接触してしまい、オーミック接触が悪くなって
しまう。一方、第1の層21の膜厚が100nmを上回
ると、第1の層21の側面が酸化されてしまうので、好
ましくない。
In the first embodiment configured as described above, as described above, the N-side contact electrode 20 has a W
Alternatively, the first layer 21 made of Mo makes ohmic contact with the n-side contact layer 4. In order to obtain good ohmic contact, the thickness of the first layer 21 should be 5 nm or more and 100
nm or less. When the thickness of the first layer 21 is less than 5 nm, a part of the second layer 22 comes into contact with the p-side contact layer 9 and the ohmic contact becomes poor. On the other hand, if the thickness of the first layer 21 exceeds 100 nm, the side surface of the first layer 21 is oxidized, which is not preferable.

【0022】また、n側コンタクト用電極20におい
て、AuまたはPtからなる第2の層22は、ボンディ
ングワイヤ等が取り付けられる層であるため、一定の機
械的強度を確保するために300nm以上であることが
好ましい。第2の層22の上限としては、10μm以下
が好ましい。膜厚が10μm程度になると、リフトオフ
が困難になるからである。なお、リフトオフとは、窒化
ガリウム系化合物半導体素子30の表面において、所定
の電極非形成部をあらかじめマスクした上で、全面に金
属を形成後、マスクを除去することにより、電極を形成
する方法を意味する。なお、図1のn側コンタクト用電
極20において、第2の層22にボンディングワイヤを
取り付けることが可能であることから、n側パッド電極
を別に設けていないが、本願発明はこれに限定されるも
のではなく、n側コンタクト用電極20上にn側パッド
電極をさらに設けてもよい。
In the n-side contact electrode 20, the second layer 22 made of Au or Pt is a layer to which a bonding wire or the like is attached, and therefore has a thickness of 300 nm or more in order to secure a certain mechanical strength. Is preferred. The upper limit of the second layer 22 is preferably 10 μm or less. This is because when the film thickness is about 10 μm, lift-off becomes difficult. Note that lift-off refers to a method of forming an electrode by masking a predetermined non-electrode-formed portion in advance on the surface of a gallium nitride-based compound semiconductor device 30, forming a metal on the entire surface, and removing the mask. means. In the n-side contact electrode 20 shown in FIG. 1, a bonding wire can be attached to the second layer 22, so that an n-side pad electrode is not separately provided. However, the present invention is not limited to this. Instead, an n-side pad electrode may be further provided on the n-side contact electrode 20.

【0023】一方、本実施の形態1において、p側コン
タクト層9の上には、p側電極12が形成される。この
p側電極12は、p側コンタクト層9のほぼ全表面に形
成されたp側オーミック電極10とp側パッド電極11
とからなる。p側オーミック電極の形成後に500℃の
熱処理が行われ、p側コンタクト層9との間で良好なオ
ーミック接触が実現されている。ここで、p側オーミッ
ク電極10は、p型窒化物半導体層と良好なオーミック
接触が得られる材料である、Au、Pt、Ni、および
Pdのうちの少なくとも1つを含む金属または合金で形
成される。具体的には、p側オーミック電極10は例え
ば、NiおよびAuからなる合金や、NiおよびPtか
らなる合金、またはNiおよびPtおよびAuからなる
合金から形成される。窒化ガリウム系化合物半導体素子
30をフェイスアップで用いるときには、p側オーミッ
ク電極10は透光性の金属または合金から形成すること
が好ましく、窒化ガリウム系化合物半導体素子30をフ
ェイスダウンで用いるときにはp側オーミック電極10
は透光性でない金属または合金から形成することが好ま
しいことも考慮して、p側オーミック電極10の材料を
適宜決定すればよい。また、本実施形態1において、p
側パッド電極11は、上述したn側コンタクト用電極2
0と同様の構成とし、n側コンタクト用電極20と同一
の工程で製造することができるようにし、工程を簡略化
している。すなわち、p側パッド電極11は、第1の層
21aと、第1の層21a上に形成された第2の層22
aとからなり、第1の層21aはWまたはMoからな
り、第2の層22aはAuまたはPtからなる。
On the other hand, in the first embodiment, a p-side electrode 12 is formed on the p-side contact layer 9. The p-side electrode 12 includes a p-side ohmic electrode 10 and a p-side pad electrode 11 formed on almost the entire surface of the p-side contact layer 9.
Consists of After the formation of the p-side ohmic electrode, a heat treatment at 500 ° C. is performed, and a good ohmic contact with the p-side contact layer 9 is realized. Here, the p-side ohmic electrode 10 is formed of a metal or an alloy containing at least one of Au, Pt, Ni, and Pd, which is a material capable of obtaining good ohmic contact with the p-type nitride semiconductor layer. You. Specifically, the p-side ohmic electrode 10 is formed of, for example, an alloy composed of Ni and Au, an alloy composed of Ni and Pt, or an alloy composed of Ni, Pt and Au. When the gallium nitride-based compound semiconductor device 30 is used face-up, the p-side ohmic electrode 10 is preferably formed of a translucent metal or alloy. When the gallium nitride-based compound semiconductor device 30 is used face-down, the p-side ohmic electrode 10 is used. Electrode 10
The material of the p-side ohmic electrode 10 may be appropriately determined in consideration of the fact that is preferably formed from a non-translucent metal or alloy. In the first embodiment, p
The side pad electrode 11 is the n-side contact electrode 2 described above.
0, so that it can be manufactured in the same process as the n-side contact electrode 20, thereby simplifying the process. That is, the p-side pad electrode 11 includes the first layer 21a and the second layer 22 formed on the first layer 21a.
a, the first layer 21a is made of W or Mo, and the second layer 22a is made of Au or Pt.

【0024】次に、本実施の形態1の窒化ガリウム系化
合物半導体素子の製造方法について説明する。 (第1工程)第1工程では、基板1の上に、それぞれ窒
化ガリウム系化合物半導体からなる、n型窒化ガリウム
系化合物半導体層、活性層、p型窒化ガリウム系化合物
半導体層を順次成長させる。より詳細には、n型窒化ガ
リウム系化合物半導体層を構成する、第1のバッファ層
2と、第2のバッファ層3と、n側コンタクト層4と、
第3のバッファ層5と、n側多層膜層6とを成長させ、
そのn側多層膜層6の上に活性層7を成長させた後、さ
らにp型窒化ガリウム系化合物半導体層を構成する、p
側多層膜層8と、p側コンタクト層9とを順に成長させ
る。
Next, a method of manufacturing the gallium nitride-based compound semiconductor device of the first embodiment will be described. (First Step) In a first step, an n-type gallium nitride-based compound semiconductor layer, an active layer, and a p-type gallium nitride-based compound semiconductor layer, each made of a gallium nitride-based compound semiconductor, are sequentially grown on the substrate 1. More specifically, a first buffer layer 2, a second buffer layer 3, an n-side contact layer 4, and an n-type gallium nitride-based compound semiconductor layer,
Growing a third buffer layer 5 and an n-side multilayer film layer 6;
After the active layer 7 is grown on the n-side multilayer film layer 6, p-type gallium nitride-based compound semiconductor layers are further formed.
The side multilayer film layer 8 and the p-side contact layer 9 are sequentially grown.

【0025】(第2工程)第2工程では、n側コンタク
ト用電極を形成するn型窒化ガリウム系化合物半導体層
(n側コンタクト層4)の一部を露出させるために、発
光部分を構成する領域を除くp型窒化ガリウム系化合物
半導体層と活性層の一部をn側コンタクト層4までエッ
チングする。エッチング後、エッチング表面を300℃
以上で熱処理する。この熱処理により、後の第4工程に
おいて形成するWまたはMoからなる第の1層のオーミ
ック性をより良好にすることができる。 (第3工程)第3工程では、p型窒化ガリウム系化合物
半導体層表面(p側コンタクト層9表面)のほぼ全面
に、NiおよびAuを含む層、またはNiおよびPtを
含む層からなるp側オーミック電極10を形成する。
(Second Step) In the second step, a light-emitting portion is formed in order to expose a part of the n-type gallium nitride-based compound semiconductor layer (n-side contact layer 4) forming the n-side contact electrode. The p-type gallium nitride-based compound semiconductor layer and a part of the active layer excluding the region are etched down to the n-side contact layer 4. After etching, the etched surface is 300 ° C
The heat treatment is performed as described above. By this heat treatment, the ohmic property of the first layer made of W or Mo formed in the subsequent fourth step can be further improved. (Third Step) In the third step, a p-side layer made of a layer containing Ni and Au or a layer containing Ni and Pt is formed on almost the entire surface of the p-type gallium nitride-based compound semiconductor layer (the surface of the p-side contact layer 9). An ohmic electrode 10 is formed.

【0026】(第4工程)第4工程では、第2工程で露
出させたn側コンタクト層4の表面と、p側オーミック
電極10の表面にそれぞれ、WまたはMoからなる第1
の層を形成する。 (第5工程)第5工程では、第1の層の上に、Auまた
はPtからなる第2の層を形成する。 (第6工程)第6工程では、第4工程及び第5工程で形
成した第1の層と第2の層を、所定形状にパターンニン
グすることにより、第1の層21と第2の層22からな
るn側コンタクト用電極20と、第1の層21aと第2
の層22aからなるp側パッド電極11とを形成する。
(Fourth Step) In the fourth step, the surface of the n-side contact layer 4 exposed in the second step and the surface of the p-side ohmic electrode 10 are formed on the first surface made of W or Mo, respectively.
Is formed. (Fifth Step) In a fifth step, a second layer made of Au or Pt is formed on the first layer. (Sixth step) In the sixth step, the first layer and the second layer formed in the fourth step and the fifth step are patterned into a predetermined shape to form the first layer 21 and the second layer. 22, an n-side contact electrode 20, a first layer 21a and a second
And the p-side pad electrode 11 made of the layer 22a.

【0027】(第7工程)第7工程では、p側オーミッ
ク電極10とその上に積層されたp側パッド電極11お
よび、n側コンタクト用電極20を500℃の温度で熱
処理する。この熱処理により、p側オーミック電極10
をp側コンタクト層9とオーミック接触させることがで
きる。また、n側コンタクト用電極20の第1の層21
のオーミック性の耐熱性などの信頼性を向上させること
ができる。以下に、熱処理によりn側コンタクト用電極
20の第1の層21のオーミック性の信頼性を向上させ
ることができる理由について説明する。例えば、n側コ
ンタクト用電極20の形成後にCVD法で保護膜を形成
する時、または、実装時の半田付けをする時、または半
導体素子の使用時に大電流が流れた際には、n側コンタ
クト用電極20が高温となり、破壊する恐れがある。し
かし、n側コンタクト用電極20を上記のように500
℃という比較的高温で熱処理しておくと、n側コンタク
ト用電極20が高温になっても破壊されにくくなる。従
って、n側コンタクト用電極20の第1の層21のオー
ミック性の耐熱性などの信頼性を向上させることができ
る。以上説明した製造方法により、本実施の形態1の窒
化ガリウム系化合物半導体素子30は製造される。
(Seventh Step) In the seventh step, the p-side ohmic electrode 10, the p-side pad electrode 11 laminated thereon, and the n-side contact electrode 20 are heat-treated at a temperature of 500.degree. By this heat treatment, the p-side ohmic electrode 10
Can be brought into ohmic contact with the p-side contact layer 9. The first layer 21 of the n-side contact electrode 20
Reliability such as the heat resistance of the ohmic property can be improved. The reason why the reliability of the ohmic property of the first layer 21 of the n-side contact electrode 20 can be improved by the heat treatment will be described below. For example, when a protective film is formed by the CVD method after the formation of the n-side contact electrode 20, when soldering at the time of mounting, or when a large current flows during use of the semiconductor element, the n-side contact The temperature of the electrode 20 may be high and may be destroyed. However, the n-side contact electrode 20 is
If the heat treatment is performed at a relatively high temperature of ℃, the n-side contact electrode 20 will not be easily broken even at a high temperature. Therefore, reliability such as ohmic heat resistance of the first layer 21 of the n-side contact electrode 20 can be improved. The gallium nitride-based compound semiconductor device 30 of the first embodiment is manufactured by the manufacturing method described above.

【0028】上述したように構成された本実施形態1の
窒化物半導体素子30では、n側コンタクト用電極20
は、WまたはMoからなる第1の層21と、Auまたは
Ptからなる第2の層22とにより構成し、WまたはM
oからなる第1の層21によりn側コンタクト層4と良
好にオーミック接触させているので、さらに以下のよう
な特有の効果がある。第一に、n側コンタクト用電極2
0に素子の耐熱温度を制限することになるAlを用いて
いないので、半導体素子30の耐熱性を向上させること
ができる。第二に、第1の層と第2の層として上述した
ような酸化されにくく安定した、高融点材料を用いて形
成しているので、これらの層を積層した後、500℃又
はそれ以上の比較的高温で熱処理をすることができる。
これにより、n側コンタクト層4とn側コンタクト用電
極20との間におけるオーミック性の耐熱性などの信頼
性を向上させることができる。
In the nitride semiconductor device 30 of the first embodiment configured as described above, the n-side contact electrode 20
Is composed of a first layer 21 made of W or Mo and a second layer 22 made of Au or Pt.
Since the first layer 21 made of o makes good ohmic contact with the n-side contact layer 4, the following specific effects are further obtained. First, the n-side contact electrode 2
Since Al which limits the heat resistant temperature of the element to 0 is not used, the heat resistance of the semiconductor element 30 can be improved. Secondly, since the first layer and the second layer are formed using a high-melting-point material that is hardly oxidized and stable as described above, after these layers are laminated, the temperature of 500 ° C. or more is applied. Heat treatment can be performed at a relatively high temperature.
Thereby, reliability such as ohmic heat resistance between the n-side contact layer 4 and the n-side contact electrode 20 can be improved.

【0029】また、本実施の形態1では、n側コンタク
ト用電極20及びp側パッド電極11をそれぞれ第1の
層と第2の層からなる共通の構成とし、かつその第1の
層として高融点材料を、第2の層として酸化されにくく
安定な金属を用いて形成しているので、これらの層を積
層した後、500℃又はそれ以上の比較的高温で熱処理
をすることができ、以下のような利点がある。すなわ
ち、p側オーミック電極10をp側コンタクト層9とオ
ーミック接させるには、500℃程度の高温の熱処理が
必要になるが、本実施の形態1では、n側コンタクト用
電極20及びp側パッド電極11の第1の層と第2の層
として酸化されにくく安定した高融点材料を用いて形成
しているので、これらの層を積層した後、500℃又は
それ以上の比較的高温で熱処理をすることが可能とな
り、p側オーミック電極10とp側コンタクト層9との
間で良好なオーミック接触をとることができる。
Further, in the first embodiment, the n-side contact electrode 20 and the p-side pad electrode 11 have a common structure including a first layer and a second layer, respectively, and the first layer has a high structure. Since the melting point material is formed using a stable metal which is hard to be oxidized as the second layer, after laminating these layers, heat treatment can be performed at a relatively high temperature of 500 ° C. or more. There are advantages such as: That is, in order for the p-side ohmic electrode 10 to make ohmic contact with the p-side contact layer 9, a heat treatment at a high temperature of about 500 ° C. is required. In the first embodiment, the n-side contact electrode 20 and the p-side pad are used. Since the first layer and the second layer of the electrode 11 are formed using a high-melting-point material which is hardly oxidized and stable, after laminating these layers, heat treatment is performed at a relatively high temperature of 500 ° C. or more. And a good ohmic contact can be made between the p-side ohmic electrode 10 and the p-side contact layer 9.

【0030】また、従来のようにAlを用いてn側パッ
ド電極を形成した場合には、その熱処理温度は約400
℃以下に制限されるので、窒化ガリウム系化合物半導体
素子の製造工程において、p側コンタクト用電極の熱処
理を約500℃で行った後に、別の工程でn側コンタク
ト用電極の熱処理を約300℃で行う必要があった。こ
れに対して本実施形態1によると、p側パッド電極11
およびn側コンタクト用電極20はいずれも上述したよ
うに、酸化されにくく、安定した、高融点材料を用いて
形成されており、500℃程度の高温の熱処理を行って
も劣化することがないので、p側およびn側における熱
処理を、約500℃で一度に行うことができるので、製
造工程を容易にし、製造コストを低減することができ
る。
In the case where an n-side pad electrode is formed using Al as in the prior art, the heat treatment temperature is about 400.
C. or less, the heat treatment of the p-side contact electrode is performed at about 500 ° C. in the manufacturing process of the gallium nitride based compound semiconductor device, and then the heat treatment of the n-side contact electrode is performed at about 300 ° C. in another step. Had to be done in. On the other hand, according to the first embodiment, the p-side pad electrode 11
As described above, the n-side contact electrode 20 is hardly oxidized and is formed using a stable, high-melting-point material, and is not deteriorated by heat treatment at a high temperature of about 500 ° C. , P-side and n-side heat treatment can be performed at about 500 ° C. at one time, so that the manufacturing process can be simplified and the manufacturing cost can be reduced.

【0031】なお、本実施形態1では、より好ましい構
成として、p側パッド電極11とn側コンタクト用電極
20とを同一の層構造を有するように形成したが、本発
明はこのような半導体素子に限定されることはない。本
発明では、少なくともn側コンタクト用電極20を上述
したような第1および第2の層を用いて形成すれば、p
側パッド電極11を他の層を用いて形成してもよい。
In the first embodiment, as a more preferable configuration, the p-side pad electrode 11 and the n-side contact electrode 20 are formed so as to have the same layer structure. It is not limited to. In the present invention, if at least the n-side contact electrode 20 is formed using the first and second layers as described above, p
The side pad electrode 11 may be formed using another layer.

【0032】(実施形態2)図2は本発明の他の実施の
形態である窒化ガリウム系化合物半導体素子32の構造
を示す模式断面図である。以下、図2を参照しながら、
本実施形態2の窒化ガリウム系化合物半導体素子32に
ついて説明する。尚、図1と同様の部材には同じ参照符
号で示しており、その詳細な説明は省略する。図2に示
される窒化ガリウム系化合物半導体素子32は、実施の
形態1のn側コンタクト用電極20に替えてn側コンタ
クト用電極25を形成し、p側コンタクト用電極12に
替えてp側コンタクト用電極14を形成した以外は、実
施の形態1と同様に構成される。
(Embodiment 2) FIG. 2 is a schematic sectional view showing the structure of a gallium nitride based compound semiconductor device 32 according to another embodiment of the present invention. Hereinafter, with reference to FIG.
The gallium nitride-based compound semiconductor device 32 according to the second embodiment will be described. The same members as those in FIG. 1 are denoted by the same reference numerals, and detailed description thereof will be omitted. In the gallium nitride-based compound semiconductor device 32 shown in FIG. 2, an n-side contact electrode 25 is formed instead of the n-side contact electrode 20 of the first embodiment, and a p-side contact is used instead of the p-side contact electrode 12. The configuration is the same as that of the first embodiment, except that the forming electrode 14 is formed.

【0033】詳細には、本実施形態2においては、n側
コンタクト用電極25は、WまたはMoからなる第1の
層21と、第1の層21の上に形成されたPtからなる
第2の層23と、第2の層23の上に形成されたAuか
らなる第3の層24とからなる。すなわち、本実施の形
態2において、以下の表2の2種類のn側コンタクト用
電極25が含まれる。
More specifically, in the second embodiment, the n-side contact electrode 25 is composed of a first layer 21 made of W or Mo and a second layer made of Pt formed on the first layer 21. And a third layer 24 made of Au formed on the second layer 23. That is, the second embodiment includes two types of n-side contact electrodes 25 shown in Table 2 below.

【0034】[0034]

【表2】 [Table 2]

【0035】ここで、本実施形態2のn側コンタクト用
電極25において、WまたはMoからなる第1の層21
は、n側コンタクト層4とオーミック接触する層であ
り、第1の層21の膜厚は、実施の形態1と同様、5n
m〜100nmの範囲に設定することが好ましい。ま
た、n側コンタクト用電極25において、Auからなる
第3の層24には、ボンディングワイヤが取り付けら
れ、所望の外部回路と接続される。第2の層23と第3
の層24との合計膜厚は、約300nm以上および10
μm以下であることが好ましい。なお、図2のn側コン
タクト用電極25において、第3の層24にボンディン
グワイヤを取り付けることができるので、n側パッド電
極を別途設けていないが、本発明はこれに限られず、n
側コンタクト用電極25上にn側パッド電極を別途設け
てもよい。
Here, in the n-side contact electrode 25 of the second embodiment, the first layer 21 made of W or Mo is used.
Is a layer that makes ohmic contact with the n-side contact layer 4, and the thickness of the first layer 21 is 5n, as in the first embodiment.
It is preferable to set in the range of m to 100 nm. In the n-side contact electrode 25, a bonding wire is attached to the third layer 24 made of Au and connected to a desired external circuit. The second layer 23 and the third
Total film thickness with the layer 24 of about 300 nm or more and 10
It is preferably not more than μm. In the n-side contact electrode 25 of FIG. 2, since a bonding wire can be attached to the third layer 24, an n-side pad electrode is not separately provided. However, the present invention is not limited to this.
An n-side pad electrode may be separately provided on the side contact electrode 25.

【0036】このように、本実施形態2の窒化物半導体
素子において、n側コンタクト用電極25は、Wまたは
Moからなる第1の層21と、第1の層21の上に形成
されたPtからなる第2の層23と、第2の層23の上
に形成されたAuからなる第3の層24とからなり、n
側コンタクト用電極25に素子の耐熱温度を制限するA
lを用いていないので、実施の形態1の窒化物半導体素
子と同様の作用効果を有する。
As described above, in the nitride semiconductor device of Embodiment 2, the n-side contact electrode 25 is composed of the first layer 21 made of W or Mo and the Pt formed on the first layer 21. A second layer 23 made of Au, and a third layer 24 made of Au formed on the second layer 23, and n
A for limiting the heat resistant temperature of the element to the side contact electrode 25
Since l is not used, the same operation and effect as the nitride semiconductor device of the first embodiment are obtained.

【0037】また、実施の形態2において、p側コンタ
クト層10の上に形成されたp側コンタクト用電極14
は、p側オーミック電極10とp側パッド電極13とか
らなる。p側オーミック電極10は、実施形態1と同様
に、p側コンタクト層9のほぼ全表面に形成される全面
電極であり、NiおよびAuを含む層、またはNiおよ
びPtを含む層により形成され、p側コンタクト層9と
オーミック接触する。
In the second embodiment, the p-side contact electrode 14 formed on the p-side contact layer 10
Comprises a p-side ohmic electrode 10 and a p-side pad electrode 13. The p-side ohmic electrode 10 is a full-surface electrode formed on almost the entire surface of the p-side contact layer 9 similarly to the first embodiment, and is formed by a layer containing Ni and Au or a layer containing Ni and Pt. It makes ohmic contact with the p-side contact layer 9.

【0038】さらに、本実施形態2においては、p側オ
ーミック電極10上に形成されたp側パッド電極13
は、上述したn側コンタクト用電極25と同様の構成と
することにより、n側コンタクト用電極20と同一の工
程で製造することができるようにし、工程を簡略化して
いる。すなわち、第1の層21bと、第1の層21b上
に形成された第2の層23bと、第2の層23bの上に
形成された第3の層24bからなり、第1の層21bは
WまたはMoからなり、第2の層23bはPt、第3の
層24bはAuからなる。
Further, in the second embodiment, the p-side pad electrode 13 formed on the p-side ohmic electrode 10
Has a configuration similar to that of the n-side contact electrode 25 described above, so that it can be manufactured in the same process as that of the n-side contact electrode 20, thereby simplifying the process. That is, the first layer 21b includes a first layer 21b, a second layer 23b formed on the first layer 21b, and a third layer 24b formed on the second layer 23b. Is made of W or Mo, the second layer 23b is made of Pt, and the third layer 24b is made of Au.

【0039】以上のように構成された実施の形態2によ
っても上述の実施形態1と同様に、p側パッド電極13
およびn側コンタクト用電極25はいずれも、上記に列
挙したWまたはMoの高融点材料と、PtまたはAuの
酸化されにくく安定した金属を用いて形成されており、
500℃程度の高温の熱処理を行っても劣化することが
ない。従って、p側パッド電極13およびn側コンタク
ト用電極25を約500℃で一度に熱処理を行うことが
でき、これにより、p側においてオーミック接触をと
り、n側においてオーミック性の耐熱性などの信頼性の
向上を図ることができるので、製造工程を容易にし、製
造コストを低減することができる。また、p側パッド電
極13とn側コンタクト用電極25とは、同じ層構造を
有するので、これらの電極13および25を同一工程で
積層することができる。従って製造工程を容易にするこ
とができる。
According to the second embodiment configured as described above, similarly to the first embodiment, the p-side pad electrode 13 is formed.
Each of the n-side contact electrodes 25 is formed using the above-listed high melting point materials of W or Mo and Pt or Au which are hardly oxidized and stable.
Even if heat treatment at a high temperature of about 500 ° C. is performed, there is no deterioration. Therefore, the p-side pad electrode 13 and the n-side contact electrode 25 can be heat-treated at about 500 ° C. at a time, thereby making ohmic contact on the p-side and ohmic contact resistance on the n-side. Therefore, the manufacturing process can be facilitated and the manufacturing cost can be reduced. Since the p-side pad electrode 13 and the n-side contact electrode 25 have the same layer structure, these electrodes 13 and 25 can be laminated in the same step. Therefore, the manufacturing process can be facilitated.

【0040】なお、本実施形態2でも、p側パッド電極
13とn側コンタクト用電極25とを同一の層構造を有
するように形成したが、本発明はこのような半導体素子
に限定されるものではなく、少なくともn側コンタクト
用電極25を上述したような第1、第2および第3の層
を用いて形成すれば、p側パッド電極11を任意の層を
用いて形成してもよい。
In the second embodiment, the p-side pad electrode 13 and the n-side contact electrode 25 are formed to have the same layer structure. However, the present invention is not limited to such a semiconductor device. Instead, if at least the n-side contact electrode 25 is formed using the first, second, and third layers as described above, the p-side pad electrode 11 may be formed using an arbitrary layer.

【0041】[0041]

【実施例】以下、図1を参照しながら、実施例を用いて
本発明をさらに具体的に説明するが、本発明はこれに限
定されない。 (基板1)サファイア(C面)よりなる基板1をMOV
PEの反応容器内にセットし、水素を流しながら、基板
の温度を1050℃まで上昇させ、基板のクリーニング
を行う。基板1にはサファイアC面の他、R面、A面を
主面とするサファイア、その他、スピネル(MgA12
4)のような絶縁性の基板の他、SiC(6H、4
H、3Cを含む)、Si、ZnO、GaAs、GaN等
の半導体基板を用いることができる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described more specifically with reference to FIG. 1 using an embodiment, but the present invention is not limited thereto. (Substrate 1) Substrate 1 made of sapphire (C-plane)
The substrate is set in a PE reaction vessel, and while flowing hydrogen, the temperature of the substrate is raised to 1050 ° C. to clean the substrate. Another sapphire C face substrate 1, a sapphire having the principal R-plane, A plane, other, spinel (MgAl 2
O 4) other such insulating substrate, SiC (6H, 4
H, 3C), Si, ZnO, GaAs, GaN, and the like.

【0042】(第1のバッファ層2)続いて、温度を5
10℃まで下げ、キャリアガスに水素、原料ガスにアン
モニアとTMG(トリメチルガリウム)とを用い、基板
1上にGaNよりなるバッファ層2を約200オングス
トロームの膜厚で成長させる。なおこの低温で成長させ
る第1のバッファ層2は基板の種類、成長方法等によっ
ては省略できる。
(First Buffer Layer 2) Subsequently, the temperature was set to 5
The temperature is lowered to 10 ° C., and a buffer layer 2 made of GaN is grown on the substrate 1 to a thickness of about 200 Å using hydrogen as a carrier gas and ammonia and TMG (trimethylgallium) as a source gas. The first buffer layer 2 grown at a low temperature can be omitted depending on the type of the substrate, the growth method, and the like.

【0043】(第2のバッファ層3)バッファ層2を成
長後、TMGのみ止めて、温度を1050℃まで上昇さ
せる。1050℃になったら、同じく原料ガスにTM
G、アンモニアガスを用い、アンドープGaNよりなる
第2のバッファ層3を1μmの膜厚で成長させる。第2
のバッファ層は先に成長させた第1のバッファ層よりも
高温、例えば900℃〜1100℃で成長させ、InX
AlYGa1-X-YN(0≦X、0≦Y、X+Y≦1)で構成で
き、その組成は特に問うものではないが、好ましくはG
aN、X値が0.2以下のAlXGa1-XNとすると結晶
欠陥の少ない窒化物半導体層が得られやすい。また膜厚
は特に問うものではなく、バッファ層よりも厚膜で成長
させ、通常0.1μm以上の膜厚で成長させる。
(Second Buffer Layer 3) After growing the buffer layer 2, only TMG is stopped and the temperature is raised to 1050 ° C. When the temperature reaches 1050 ° C, TM
Using G and ammonia gas, a second buffer layer 3 made of undoped GaN is grown to a thickness of 1 μm. Second
Is grown at a higher temperature, for example, 900 ° C. to 1100 ° C., than the first buffer layer previously grown, and the In x
It can be composed of Al Y Ga 1 -XYN (0 ≦ X, 0 ≦ Y, X + Y ≦ 1), and its composition is not particularly limited.
When the aN and X value are Al x Ga 1 -xN of 0.2 or less, a nitride semiconductor layer with few crystal defects is easily obtained. The thickness is not particularly limited, and the film is grown with a thickness larger than that of the buffer layer, and usually with a thickness of 0.1 μm or more.

【0044】(n側コンタクト層4)続いて1050℃
で、同じく原料ガスにTMG、アンモニアガス、不純物
ガスにシランガスを用い、Siを3×1019/cm3ドー
プしたGaNよりなるn側コンタクト層を3μmの膜厚
で成長させる。このn側コンタクト層4も第2のバッフ
ァ層3と同様に、InXAlYGa1-X-YN(0≦X、0≦
Y、X+Y≦1)で構成でき、その組成は特に問うもので
はないが、好ましくはGaN、X値が0.2以下のAlX
Ga1-XNとすると結晶欠陥の少ない窒化物半導体層が
得られやすい。膜厚は特に問うものではないが、n電極
を形成する層であるので1μm以上の膜厚で成長させる
ことが望ましい。さらにn型不純物濃度は窒化物半導体
の結晶性を悪くしない程度に高濃度にドープすることが
望ましく、1×1018/cm3以上、5×1021/cm3以下
の範囲でドープすることが望ましい。
(N-side contact layer 4) Subsequently, at 1050 ° C.
Then, an n-side contact layer made of GaN doped with 3 × 10 19 / cm 3 of Si is grown to a thickness of 3 μm using TMG, ammonia gas and silane gas as source gases. Similarly to the second buffer layer 3, the n-side contact layer 4 is made of In x Al Y Ga 1 -XYN (0 ≦ X, 0 ≦
Y, X + Y ≦ 1), and the composition thereof is not particularly limited, but is preferably GaN, Al X having an X value of 0.2 or less.
When Ga 1 -xN is used, a nitride semiconductor layer with few crystal defects is easily obtained. There is no particular limitation on the film thickness, but since it is a layer for forming an n-electrode, it is desirable to grow the film to a thickness of 1 μm or more. Further, the n-type impurity concentration is desirably doped at a high concentration so as not to deteriorate the crystallinity of the nitride semiconductor, and is preferably doped within a range of 1 × 10 18 / cm 3 or more and 5 × 10 21 / cm 3 or less. desirable.

【0045】(第3のバッファ層5)次にシランガスの
みを止め、1050℃で同様にしてアンドープGaNよ
りなる第3のバッファ層5を100オングストロームの
膜厚で成長させる。この第3のバッファ層5もInX
YGa1-X-YN(0≦X、0≦Y、X+Y≦1)で構成で
き、その組成は特に問うものではないが、好ましくはG
aN、X値が0.2以下のAlXGa1-XN、またはY値が
0.1以下のInYGa1-YNとすると結晶欠陥の少ない
窒化物半導体層が得られやすい。このアンドープGaN
層を成長させることにより、高濃度で不純物をドープし
たn側コンタクト層4の上に直接活性層を成長させるの
と異なり、下地の結晶性が良くなるため、次に成長させ
る窒化物半導体を成長しやすくする。このように、アン
ドープの窒化物半導体層よりなる第2のバッファ層3の
上に、高濃度でn型不純物をドープした窒化物半導体よ
りなるn側コンタクト層4、次にアンドープの窒化物半
導体(n側多層膜層も含む。)よりなる第3のバッファ
層5を積層した3層構造とすると、LED素子にした場
合にVfが低下しやすい傾向にある。なおn側多層膜層
6をアンドープにする場合は第3のバッファ層5を省略
することができる。
(Third Buffer Layer 5) Next, only the silane gas is stopped, and a third buffer layer 5 made of undoped GaN is grown in the same manner at 1050 ° C. to a thickness of 100 Å. This third buffer layer 5 is also made of In X A
1 Y Ga 1 -XYN (0 ≦ X, 0 ≦ Y, X + Y ≦ 1), and the composition is not particularly limited, but is preferably G
When aN and Al x Ga 1 -xN having an X value of 0.2 or less or In Y Ga 1 -yN having a y value of 0.1 or less, a nitride semiconductor layer having few crystal defects can be easily obtained. This undoped GaN
Unlike the case where the active layer is grown directly on the n-side contact layer 4 doped with the impurity at a high concentration by growing the layer, the crystallinity of the base is improved, so that the nitride semiconductor to be grown next is grown. Easy to do. As described above, on the second buffer layer 3 made of the undoped nitride semiconductor layer, the n-side contact layer 4 made of the nitride semiconductor doped with the n-type impurity at a high concentration, and then the undoped nitride semiconductor ( If a three-layer structure is used in which the third buffer layer 5 made up of an n-side multilayer film layer is included, Vf tends to decrease when an LED element is used. When the n-side multilayer film layer 6 is undoped, the third buffer layer 5 can be omitted.

【0046】(n側多層膜層(フォトルミネセンス層)
6)次に、同様の温度で、アンドープGaNよりなる第
2の窒化物半導体層を40Å成長させ、次に温度を80
0℃にして、TMG、TMI、SiH4、アンモニアを
用い、Siを1.25nmolを供給して、Siドープの
In0. 3Ga0. 7Nよりなる第1の窒化物半導体層を20
Å成長させる。そしてこれらの操作を繰り返し、第2+
第1の順で交互に30層ずつ積層させ、最後にGaNよ
りなる第2の窒化物半導体層を40Å成長さた超格子構
造の多層膜よりなるn側第2多層膜層6を1840Åの
膜厚で成長させる。
(N-side multilayer film layer (photoluminescence layer)
6) Next, at a similar temperature, a second nitride semiconductor layer made of undoped GaN is grown at 40 °, and then the temperature is increased to 80 °.
In the 0 ℃, TMG, TMI, SiH 4, with ammonia, to supply 1.25nmol the Si, the first nitride semiconductor layer made of In 0. 3 Ga 0. 7 N doped with Si 20
さ せ る Grow. And these operations are repeated, and the second +
An n-side second multilayer film layer 6 composed of a superlattice-structure multilayer film in which 30 layers are alternately stacked in the first order and finally a second nitride semiconductor layer made of GaN is grown by 40 ° is a 1840 ° film. Grow in thickness.

【0047】(活性層7)次に、アンドープGaNより
なる障壁層を200オングストロームの膜厚で成長さ
せ、続いて温度を800℃にして、TMG、TMI、ア
ンモニアを用いアンドープIn0.3Ga0.7Nよりなる井
戸層を30オングストロームの膜厚で成長させる。そし
て障壁+井戸+障壁+井戸・・・・+障壁の順で障壁層
を5層、井戸層4層交互に積層して、総膜厚1120オ
ングストロームの多重量子井戸構造よりなる活性層7を
成長させる。活性層7は障壁層から積層したが、積層順
は井戸層から積層して、井戸層で終わってもよく、また
井戸層から積層して障壁層で終わる場合、障壁層から積
層して井戸層で終わっても良く積層順は特に問わない。
井戸層の膜厚としては100オングストローム以下、好
ましくは70オングストローム以下、さらに好ましくは
50オングストローム以下に調整する。100オングス
トロームよりも厚いと、出力が向上しにくい傾向にあ
る。一方、障壁層の厚さは300オングストローム以
下、好ましくは250オングストローム以下、最も好ま
しくは200オングストローム以下に調整する。
(Active Layer 7) Next, a barrier layer made of undoped GaN is grown to a thickness of 200 angstroms, then the temperature is set to 800 ° C., and undoped In 0.3 Ga 0.7 N using TMG, TMI and ammonia. A well layer having a thickness of 30 Å is grown. Then, five barrier layers and four well layers are alternately stacked in the order of barrier + well + barrier + well... + Barrier to grow an active layer 7 having a multiple quantum well structure having a total thickness of 1120 Å. Let it. Although the active layer 7 is stacked from the barrier layer, the stacking order may be the stacking from the well layer and ending with the well layer. The order of lamination is not particularly limited.
The thickness of the well layer is adjusted to 100 angstroms or less, preferably 70 angstroms or less, and more preferably 50 angstroms or less. If the thickness is more than 100 Å, the output tends to be hardly improved. On the other hand, the thickness of the barrier layer is adjusted to 300 angstrom or less, preferably 250 angstrom or less, and most preferably 200 angstrom or less.

【0048】(p側多層膜層8)次に、TMG、TM
A、アンモニア、Cp2Mg(シクロペンタジエニルマ
グネシウム)を用い、Mgを5×1019/cm3ドープし
たp型Al0.05Ga0.95Nよりなる第3の窒化物半導体
層を25オングストロームの膜厚で成長させ、続いてC
2Mg、TMAを止めアンドープGaNよりなる第4
の窒化物半導体層を25オングストロームの膜厚で成長
させる。そしてこれらの操作を繰り返し、第3+第4の
順で交互に4層ずつ積層した超格子よりなるp側多層膜
層8を200オングストロームの膜厚で成長させる。
(P-side multilayer film layer 8) Next, TMG, TM
A, ammonia, Cp 2 Mg (cyclopentadienyl magnesium), a third nitride semiconductor layer of p-type Al 0.05 Ga 0.95 N doped with Mg at 5 × 10 19 / cm 3 having a thickness of 25 Å And then C
Stopping p 2 Mg, TMA, 4th of undoped GaN
Is grown to a thickness of 25 Å. Then, these operations are repeated to grow a p-side multilayer film layer 8 of a superlattice having a thickness of 200 angstroms, which is formed by superimposing four layers alternately in the third + fourth order.

【0049】(p側コンタクト層9)続いて1050℃
で、TMG、アンモニア、Cp2Mgを用い、Mgを1
×1020/cm3ドープしたp型GaNよりなるp側コン
タクト層8を700オングストロームの膜厚で成長させ
る。p側コンタクト層8もInXAlYGa1-X-YN(0
≦X、0≦Y、X+Y≦1)で構成でき、その組成は特に問
うものではないが、好ましくはGaNとすると結晶欠陥
の少ない窒化物半導体層が得られやすく、またp電極材
料と好ましいオーミック接触が得られやすい。反応終了
後、温度を室温まで下げ、さらに窒素雰囲気中、ウェー
ハを反応容器内において、700℃でアニーリングを行
い、p型層をさらに低抵抗化する。
(P-side contact layer 9) Subsequently, at 1050 ° C.
And using TMG, ammonia and Cp 2 Mg,
A p-side contact layer 8 made of p-type GaN doped with × 10 20 / cm 3 is grown to a thickness of 700 Å. The p-side contact layer 8 is also formed of In x Al Y Ga 1 -XYN (0
.Ltoreq.X, 0.ltoreq.Y, X + Y.ltoreq.1), and the composition thereof is not particularly limited. However, when GaN is used, a nitride semiconductor layer with few crystal defects can be easily obtained. Contact is easy to obtain. After completion of the reaction, the temperature is lowered to room temperature, and the wafer is annealed at 700 ° C. in a reaction vessel in a nitrogen atmosphere to further reduce the resistance of the p-type layer.

【0050】(p側コンタクト用電極12およびn側コ
ンタクト用電極20)アニーリング後、ウエーハを反応
容器から取り出し、最上層のp側コンタクト層9の表面
に所定の形状のマスクを形成し、RIE(反応性イオン
エッチング)装置でp側コンタクト層側からエッチング
を行い、図1に示すようにn側コンタクト層4の表面を
露出させる。露出後、n側コンタクト層4の表面を30
0℃以上で熱処理する。続いて、p側コンタクト層の表
面の側から全面に、スパッタリングなどの蒸着装置を用
いて、膜厚20nmのNiおよびAuを形成し、n側コ
ンタクト層上のNiおよびAuをウェットエッチングに
より除去することで、透光性のp側オーミック電極10
を形成した。次にp側オーミック電極10の上およびn
側コンタクト層4の上の全面のうち、p側パッド電極お
よびn側コンタクト用電極を形成しない部分をマスク
し、p側コンタクト層の表面の側から全面に、スパッタ
リング装置を用いて、Wよりなる第1の層を200オン
グストロームと、Ptよりなる第2の層を6000オン
グストロームの膜厚で形成する。最後にフォトレジスト
を除去し、n側コンタクト層4の上に第1の層21およ
び第2の層22からなるn側コンタクト用電極20を形
成し、p側オーミック電極10の上に、第1の層21お
よび第2の層22からなるp側パッド電極11を形成し
た。最後に窒化物半導体露出面の全面に保護膜、帯電防
止膜として、SiO2を200nmの膜厚で形成した。
このときSiO2とn側コンタクト用電極およびp側パ
ッド電極との間にNiを100オングストローム程度形
成しておくと、SiO2の密着性が向上する。最後にS
iO2(およびNi)の一部をエッチングして、n側オ
ーミック電極およびp側パッド電極の一部を露出させ
た。以上のようにして、LED素子を作製した。
(P-side contact electrode 12 and n-side contact electrode 20) After annealing, the wafer is taken out of the reaction vessel, a mask having a predetermined shape is formed on the surface of the uppermost p-side contact layer 9, and RIE ( The surface of the n-side contact layer 4 is exposed as shown in FIG. After the exposure, the surface of the n-side contact layer 4 is
Heat treatment at 0 ° C. or higher. Subsequently, Ni and Au with a film thickness of 20 nm are formed on the entire surface from the side of the surface of the p-side contact layer by using an evaporation apparatus such as sputtering, and the Ni and Au on the n-side contact layer are removed by wet etching. Thus, the translucent p-side ohmic electrode 10
Was formed. Next, on the p-side ohmic electrode 10 and n
A portion of the entire surface on the side contact layer 4 where the p-side pad electrode and the n-side contact electrode are not formed is masked, and the entire surface from the surface of the p-side contact layer is made of W using a sputtering apparatus. A first layer is formed with a thickness of 200 Å and a second layer of Pt is formed with a thickness of 6000 Å. Finally, the photoresist is removed, an n-side contact electrode 20 including a first layer 21 and a second layer 22 is formed on the n-side contact layer 4, and the first electrode 20 is formed on the p-side ohmic electrode 10. The p-side pad electrode 11 composed of the layer 21 and the second layer 22 was formed. Finally nitride semiconductor exposed surface of the entire surface protective film, as an antistatic film was formed an SiO 2 with a thickness of 200 nm.
At this time, if about 100 Å of Ni is formed between SiO 2 and the n-side contact electrode and the p-side pad electrode, the adhesion of SiO 2 is improved. Finally S
A part of iO 2 (and Ni) was etched to expose a part of the n-side ohmic electrode and a part of the p-side pad electrode. As described above, an LED element was manufactured.

【0051】[0051]

【発明の効果】上述のように、本発明によると、n型窒
化ガリウム系化合物半導体層と良好なオーミック接触を
得ることができ、また、500℃程度の熱処理によって
も劣化しないn側コンタクト用電極を有する窒化ガリウ
ム系化合物半導体素子およびその製造方法を提供するこ
とをができる。
As described above, according to the present invention, good ohmic contact with the n-type gallium nitride-based compound semiconductor layer can be obtained, and the n-side contact electrode which does not deteriorate even by heat treatment at about 500 ° C. And a method for manufacturing the same.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の実施形態1の窒化ガリウム系化合物
半導体素子の構造を示す模式断面図である。
FIG. 1 is a schematic cross-sectional view illustrating a structure of a gallium nitride-based compound semiconductor device according to a first embodiment of the present invention.

【図2】 本発明の実施形態2の窒化ガリウム系化合物
半導体素子の構造を示す模式断面図である。
FIG. 2 is a schematic cross-sectional view illustrating a structure of a gallium nitride-based compound semiconductor device according to a second embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 基板 2 第1のバッファ層 3 第2のバッファ層 4 n側コンタクト層 5 第3のバッファ層 6 n側多層膜層 7 活性層 8 p側多層膜層 9 p側コンタクト層 10 p側オーミック電極 11 p側パッド電極 12 p側コンタクト用電極 13 p側パッド電極 14 p側コンタクト用電極 20 n側コンタクト用電極 21 第1の層 21a 第1の層 21b 第1の層 22 第2の層 22a 第2の層 23 第2の層 23b 第2の層 24 第3の層 24b 第3の層 30 窒化ガリウム系化合物半導体素子 32 窒化ガリウム系化合物半導体素子 DESCRIPTION OF SYMBOLS 1 Substrate 2 1st buffer layer 3 2nd buffer layer 4 n side contact layer 5 3rd buffer layer 6 n side multilayer film layer 7 active layer 8 p side multilayer film layer 9 p side contact layer 10 p side ohmic electrode Reference Signs List 11 p-side pad electrode 12 p-side contact electrode 13 p-side pad electrode 14 p-side contact electrode 20 n-side contact electrode 21 first layer 21 a first layer 21 b first layer 22 second layer 22 a 2nd layer 23 2nd layer 23b 2nd layer 24 3rd layer 24b 3rd layer 30 gallium nitride based compound semiconductor device 32 gallium nitride based compound semiconductor device

─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成13年5月30日(2001.5.3
0)
[Submission Date] May 30, 2001 (2001.5.3)
0)

【手続補正1】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】特許請求の範囲[Correction target item name] Claims

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【特許請求の範囲】[Claims]

【手続補正2】[Procedure amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0004[Correction target item name] 0004

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0004】[0004]

【課題を解決するための手段】以上の従来例の問題点を
解決するために、本発明に係る第1の窒化ガリウム系化
合物半導体素子は、n型窒化ガリウム系化合物半導体層
と、該n型窒化ガリウム系化合物半導体層とオーミック
接触するn側コンタクト用電極とを有する窒化ガリウム
系化合物半導体素子において、前記n側コンタクト用電
極が、WまたはMoからなる第1の層と、前記第1の層
の上に形成されたPtからなる第2の層とからなり、前
記第1の層と前記n型窒化ガリウム系化合物半導体層と
がオーミック接触することを特徴とする。
In order to solve the above-mentioned problems of the prior art, a first gallium nitride-based compound semiconductor device according to the present invention comprises an n-type gallium nitride-based compound semiconductor layer and the n-type gallium nitride-based compound semiconductor layer. In a gallium nitride-based compound semiconductor device having an n-side contact electrode in ohmic contact with a gallium nitride-based compound semiconductor layer, the n-side contact electrode is made of a first layer made of W or Mo, and the first layer And a second layer made of Pt formed thereon, wherein the first layer is in ohmic contact with the n-type gallium nitride-based compound semiconductor layer.

【手続補正3】[Procedure amendment 3]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0005[Correction target item name] 0005

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0005】このように構成された本発明の窒化ガリウ
ム系化合物半導体素子では、n側コンタクト用電極を、
WまたはMoからなる第1の層と、その上のPtからな
る第2の層とを含んで構成しているので、n側コンタク
ト用電極の第1の層とn型窒化ガリウム系化合物半導体
層との間におけるオーミック性の耐熱性などの信頼性を
向上させるために比較的高温で熱処理しても、n側コン
タクト用電極が劣化しにくい。また、n側コンタクト用
電極を、WまたはMoからなる第1の層と、その上のP
tからなる第2の層とを用いて構成しているのでAlを
含むことなく構成することができ、Al層を含んで構成
した従来例に比較して、本発明の窒化ガリウム系化合物
半導体素子では、耐熱性を向上させることができる。
In the gallium nitride-based compound semiconductor device of the present invention thus configured, the n-side contact electrode is
Since it is configured to include the first layer made of W or Mo and the second layer made of Pt thereon, the first layer of the n-side contact electrode and the n-type gallium nitride-based compound semiconductor layer Even if the heat treatment is performed at a relatively high temperature in order to improve the reliability such as the heat resistance of the ohmic property, the electrode for the n-side contact hardly deteriorates. Further, an n-side contact electrode is formed of a first layer made of W or Mo and a P layer thereon.
Since the semiconductor device is formed using the second layer made of t, it can be formed without containing Al, and the gallium nitride-based compound semiconductor device of the present invention can be compared with the conventional example including the Al layer. Then, heat resistance can be improved.

【手続補正4】[Procedure amendment 4]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0010[Correction target item name] 0010

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0010】本発明に係る第3の窒化ガリウム系化合物
半導体素子は、n型窒化ガリウム系化合物半導体層と、
該n型窒化ガリウム系化合物半導体層の上面の一部に形
成されたn側コンタクト用電極と、前記n型窒化ガリウ
ム系化合物半導体層の上面に、前記n側コンタクト用電
極と分離されて形成された活性層と、前記活性層の上に
形成されたp型窒化ガリウム系化合物半導体層と、前記
p型窒化ガリウム系化合物半導体層の上に形成されたp
側コンタクト用電極とを備えた窒化ガリウム系化合物半
導体素子において、前記p側コンタクト用電極は、p側
オーミック電極と該p側オーミック電極の上に形成され
たp側パッド電極とを含み、前記n側コンタクト用電極
と前記p側パッド電極は互いに同一であってそれぞれ、
WまたはMoからなる第1の層と、前記第1の層の上に
形成されたPtからなる第2の層とを有してなることを
特徴とする。
[0010] A third gallium nitride-based compound semiconductor device according to the present invention comprises: an n-type gallium nitride-based compound semiconductor layer;
An n-side contact electrode formed on a part of the upper surface of the n-type gallium nitride-based compound semiconductor layer; and an n-side contact electrode formed on the upper surface of the n-type gallium nitride-based compound semiconductor layer so as to be separated therefrom. Active layer, a p-type gallium nitride-based compound semiconductor layer formed on the active layer, and a p-type gallium nitride-based compound semiconductor layer formed on the p-type gallium nitride-based compound semiconductor layer.
A gallium nitride-based compound semiconductor device comprising: a p-side ohmic electrode; a p-side pad electrode formed on the p-side ohmic electrode; The side contact electrode and the p-side pad electrode are the same as each other,
It is characterized by comprising a first layer made of W or Mo, and a second layer made of Pt formed on the first layer.

【手続補正5】[Procedure amendment 5]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0014[Correction target item name] 0014

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0014】また、本発明に係る窒化ガリウム系化合物
半導体素子の第1の製造方法は、基板の上に、それぞれ
窒化ガリウム系化合物半導体からなる、n型窒化ガリウ
ム系化合物半導体層、活性層、p型窒化ガリウム系化合
物半導体層を順次成長させる工程と、前記p型窒化ガリ
ウム系化合物半導体層と前記活性層との一部をエッチン
グし、前記n型窒化ガリウム系化合物半導体層の一部を
露出させる工程と、前記p型窒化ガリウム系化合物半導
体層の表面に、p側オーミック電極を形成する工程と、
前記露出された前記n型窒化ガリウム系化合物半導体層
の上と、前記p側オーミック電極との上にそれぞれ、W
またはMoからなる第1の層を積層する工程と、前記第
1の層の上に、Ptからなる第2の層を積層する工程
と、前記p側オーミック電極と、前記第1および第2の
層を、500℃以上で熱処理する工程とを含むことを特
徴とする。
In a first method of manufacturing a gallium nitride compound semiconductor device according to the present invention, an n-type gallium nitride compound semiconductor layer, an active layer, and a p-type gallium nitride compound semiconductor layer are formed on a substrate. Sequentially growing a p-type gallium nitride-based compound semiconductor layer, and etching a part of the p-type gallium nitride-based compound semiconductor layer and the active layer to expose a part of the n-type gallium nitride-based compound semiconductor layer Forming a p-side ohmic electrode on the surface of the p-type gallium nitride-based compound semiconductor layer;
W is formed on the exposed n-type gallium nitride-based compound semiconductor layer and on the p-side ohmic electrode, respectively.
Alternatively, a step of stacking a first layer made of Mo, a step of stacking a second layer made of Pt on the first layer, the step of stacking the p-side ohmic electrode, the step of forming the first and second layers, Heat treating the layer at 500 ° C. or higher.

【手続補正6】[Procedure amendment 6]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0015[Correction target item name] 0015

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0015】以上の第1の製造方法では、n側コンタク
ト用電極として、WまたはMoからなる第1の層と、そ
の上のPtからなる第2の層とを形成するようにしてい
るので、500℃以上の比較的高温で熱処理をすること
ができ、WまたはMoからなる第1の層のn型窒化ガリ
ウム系化合物半導体層に対するオーミック性の耐熱性な
どの信頼性の向上を図ることができる。また、n側コン
タクト用電極を、WまたはMoからなる第1の層と、そ
の上のPtからなる第2の層とを用いて構成しているの
でAlを含むことなく構成することができ、Al層を含
んで構成した従来例に比較して、耐熱性の高い窒化ガリ
ウム系化合物半導体素子を製造することができる。さら
に、以上の第1の製造方法では、前記第1の層と前記第
2の層によりn側コンタクト用電極とp側パッド電極と
を共通の工程により製造することができ、製造工程を簡
略化することができる。
In the above first manufacturing method, the first layer made of W or Mo and the second layer made of Pt thereon are formed as the n-side contact electrode. Heat treatment can be performed at a relatively high temperature of 500 ° C. or more, and reliability such as ohmic heat resistance of the first layer made of W or Mo with respect to the n-type gallium nitride-based compound semiconductor layer can be improved. . In addition, since the n-side contact electrode is formed using the first layer made of W or Mo and the second layer made of Pt thereon, it can be formed without containing Al. A gallium nitride-based compound semiconductor device having higher heat resistance than that of the conventional example including the Al layer can be manufactured. Further, in the above-described first manufacturing method, the n-side contact electrode and the p-side pad electrode can be manufactured by a common process using the first layer and the second layer, thereby simplifying the manufacturing process. can do.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 29/43 H01L 29/46 H (72)発明者 豊田 達憲 徳島県阿南市上中町岡491番地100 日亜化 学工業株式会社内 Fターム(参考) 4M104 AA01 AA04 AA10 BB05 BB06 BB07 BB09 BB16 BB18 CC01 DD37 DD64 DD68 DD78 FF03 FF13 GG04 HH15 HH20 5F041 CA40 CA82 CA85 CA92 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 29/43 H01L 29/46 H (72) Inventor Tatsunori Toyoda 491 Kaminakachooka, Anan-shi, Tokushima 100 100 days F term (reference) in Aka Chemical Industry Co., Ltd. 4M104 AA01 AA04 AA10 BB05 BB06 BB07 BB09 BB16 BB18 CC01 DD37 DD64 DD68 DD78 FF03 FF13 GG04 HH15 HH20 5F041 CA40 CA82 CA85 CA92

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 n型窒化ガリウム系化合物半導体層と、
該n型窒化ガリウム系化合物半導体層とオーミック接触
するn側コンタクト用電極とを有する窒化ガリウム系化
合物半導体素子において、 前記n側コンタクト用電極が、WまたはMoからなる第
1の層と、前記第1の層の上に形成されたAuまたはP
tからなる第2の層とからなり、 前記第1の層と前記n型窒化ガリウム系化合物半導体層
とがオーミック接触することを特徴とする窒化ガリウム
系化合物半導体素子。
An n-type gallium nitride-based compound semiconductor layer;
A gallium nitride-based compound semiconductor device having an n-side contact electrode in ohmic contact with the n-type gallium nitride-based compound semiconductor layer, wherein the n-side contact electrode is a first layer made of W or Mo; Au or P formed on the first layer
a gallium nitride-based compound semiconductor device, comprising a second layer made of t, wherein the first layer and the n-type gallium nitride-based compound semiconductor layer are in ohmic contact with each other.
【請求項2】 前記第1の層の膜厚は約100nm以下
であり、かつ前記第2の層の膜厚は約300nm以上で
ある請求項1に記載の窒化ガリウム系化合物半導体素
子。
2. The gallium nitride based compound semiconductor device according to claim 1, wherein said first layer has a thickness of about 100 nm or less, and said second layer has a thickness of about 300 nm or more.
【請求項3】 n型窒化ガリウム系化合物半導体層と、
該n型窒化ガリウム系化合物半導体層とオーミック接触
するコンタクト用電極とを有する窒化ガリウム系化合物
半導体素子であって、 前記n側コンタクト用電極が、WまたはMoからなる第
1の層と、前記第1の層の上に形成されたPtからなる
第2の層と、前記第2の層の上に形成されたAuからな
る第3の層とからなり、 前記第1の層と前記n型窒化ガリウム系化合物半導体層
とがオーミック接触する窒化ガリウム系化合物半導体素
子。
3. An n-type gallium nitride-based compound semiconductor layer,
A gallium nitride-based compound semiconductor device having a contact electrode in ohmic contact with the n-type gallium nitride-based compound semiconductor layer, wherein the n-side contact electrode includes a first layer made of W or Mo; A second layer made of Pt formed on the first layer, and a third layer made of Au formed on the second layer, wherein the first layer and the n-type nitride are formed. A gallium nitride-based compound semiconductor element in which an ohmic contact is made with a gallium-based compound semiconductor layer.
【請求項4】 前記第1の層の膜厚は約100nm以下
であり、かつ前記第2の層と前記第3の層との合計膜厚
は約300nm以上である請求項3に記載の窒化ガリウ
ム系化合物半導体素子。
4. The nitride according to claim 3, wherein the thickness of the first layer is about 100 nm or less, and the total thickness of the second layer and the third layer is about 300 nm or more. Gallium compound semiconductor device.
【請求項5】 n型窒化ガリウム系化合物半導体層と、
該n型窒化ガリウム系化合物半導体層の上面の一部に形
成されたn側コンタクト用電極と、前記n型窒化ガリウ
ム系化合物半導体層の上面に、前記n側コンタクト用電
極と分離されて形成された活性層と、前記活性層の上に
形成されたp型窒化ガリウム系化合物半導体層と、前記
p型窒化ガリウム系化合物半導体層の上に形成されたp
側コンタクト用電極とを備えた窒化ガリウム系化合物半
導体素子において、 前記p側コンタクト用電極は、p側オーミック電極と該
p側オーミック電極の上に形成されたp側パッド電極と
を含み、 前記n側コンタクト用電極と前記p側パッド電極は互い
に同一であってそれぞれ、WまたはMoからなる第1の
層と、前記第1の層の上に形成されたAuまたはPtか
らなる第2の層とを有してなることを特徴とする窒化ガ
リウム系化合物半導体素子。
5. An n-type gallium nitride-based compound semiconductor layer,
An n-side contact electrode formed on a part of the upper surface of the n-type gallium nitride-based compound semiconductor layer; and an n-side contact electrode formed on the upper surface of the n-type gallium nitride-based compound semiconductor layer so as to be separated therefrom. Active layer, a p-type gallium nitride-based compound semiconductor layer formed on the active layer, and a p-type gallium nitride-based compound semiconductor layer formed on the p-type gallium nitride-based compound semiconductor layer.
A gallium nitride-based compound semiconductor device provided with a side contact electrode, wherein the p side contact electrode includes a p side ohmic electrode and a p side pad electrode formed on the p side ohmic electrode; The side contact electrode and the p-side pad electrode are identical to each other, and each includes a first layer made of W or Mo, and a second layer made of Au or Pt formed on the first layer. A gallium nitride-based compound semiconductor device comprising:
【請求項6】 n型窒化ガリウム系化合物半導体層と、
該n型窒化ガリウム系化合物半導体層の上面の一部に形
成されたn側コンタクト用電極と、前記n型窒化ガリウ
ム系化合物半導体層の上面に、前記n側コンタクト用電
極と分離されて形成された活性層と、前記活性層の上に
形成されたp型窒化ガリウム系化合物半導体層と、前記
p型窒化ガリウム系化合物半導体層の上に形成されたp
側コンタクト用電極とを備えた窒化ガリウム系化合物半
導体素子において、 前記p側コンタクト用電極は、p側オーミック電極と該
p側オーミック電極の上に形成されたp側パッド電極と
を含み、 前記n側コンタクト用電極と前記p側パッド電極は互い
に同一であってそれぞれ、WまたはMoからなる第1の
層と、前記第1の層の上に形成されたPtからなる第2
の層と、前記第2層の上に形成されたAuからなる第3
の層を有してなることを特徴とする窒化ガリウム系化合
物半導体素子。
6. An n-type gallium nitride-based compound semiconductor layer,
An n-side contact electrode formed on a part of the upper surface of the n-type gallium nitride-based compound semiconductor layer; and an n-side contact electrode formed on the upper surface of the n-type gallium nitride-based compound semiconductor layer so as to be separated therefrom. Active layer, a p-type gallium nitride-based compound semiconductor layer formed on the active layer, and a p-type gallium nitride-based compound semiconductor layer formed on the p-type gallium nitride-based compound semiconductor layer.
A gallium nitride-based compound semiconductor device provided with a side contact electrode, wherein the p side contact electrode includes a p side ohmic electrode and a p side pad electrode formed on the p side ohmic electrode; The side contact electrode and the p-side pad electrode are the same as each other, and a first layer made of W or Mo and a second layer made of Pt formed on the first layer, respectively.
And a third layer made of Au formed on the second layer.
A gallium nitride-based compound semiconductor device comprising:
【請求項7】 前記p側オーミック電極は、Au、P
t、Ni、およびPdのうちの少なくとも1つを含む金
属または合金から形成された請求項5または6に記載の
窒化ガリウム系化合物半導体素子。
7. The p-side ohmic electrode includes Au, P
The gallium nitride-based compound semiconductor device according to claim 5, wherein the gallium nitride-based compound semiconductor device is formed of a metal or an alloy containing at least one of t, Ni, and Pd.
【請求項8】 前記p側オーミック電極は、Niおよび
Auからなる合金から形成された請求項7に記載の窒化
ガリウム系化合物半導体素子。
8. The gallium nitride-based compound semiconductor device according to claim 7, wherein said p-side ohmic electrode is formed of an alloy comprising Ni and Au.
【請求項9】 前記p側オーミック電極は、Niおよび
Ptからなる合金から形成された請求項7に記載の窒化
ガリウム系化合物半導体素子。
9. The gallium nitride-based compound semiconductor device according to claim 7, wherein said p-side ohmic electrode is formed of an alloy comprising Ni and Pt.
【請求項10】 基板の上に、それぞれ窒化ガリウム系
化合物半導体からなる、n型窒化ガリウム系化合物半導
体層、活性層、p型窒化ガリウム系化合物半導体層を順
次成長させる工程と、 前記p型窒化ガリウム系化合物半導体層と前記活性層と
の一部をエッチングし、前記n型窒化ガリウム系化合物
半導体層の一部を露出させる工程と、 前記p型窒化ガリウム系化合物半導体層の表面に、p側
オーミック電極を形成する工程と、 前記露出された前記n型窒化ガリウム系化合物半導体層
の上と、前記p側オーミック電極との上にそれぞれ、W
またはMoからなる第1の層を積層する工程と、 前記第1の層の上に、AuまたはPtからなる第2の層
を積層する工程と、 前記p側オーミック電極と、前記第1および第2の層
を、500℃以上で熱処理する工程とを含む窒化ガリウ
ム系化合物半導体素子の製造方法。
10. A step of sequentially growing an n-type gallium nitride-based compound semiconductor layer, an active layer, and a p-type gallium nitride-based compound semiconductor layer, each comprising a gallium nitride-based compound semiconductor, on the substrate; Etching a part of the gallium-based compound semiconductor layer and the active layer to expose a part of the n-type gallium nitride-based compound semiconductor layer; Forming an ohmic electrode; and forming W on the exposed n-type gallium nitride-based compound semiconductor layer and on the p-side ohmic electrode, respectively.
Or a step of laminating a first layer made of Mo; a step of laminating a second layer made of Au or Pt on the first layer; the p-side ohmic electrode; Heat treating the second layer at 500 ° C. or higher.
【請求項11】 基板の上に、それぞれ窒化ガリウム系
化合物半導体からなる、n型窒化ガリウム系化合物半導
体層、活性層、p型窒化ガリウム系化合物半導体層を順
次成長させる工程と、 前記p型窒化ガリウム系化合物半導体層と前記活性層と
の一部をエッチングし、前記n型窒化ガリウム系化合物
半導体層の一部を露出させる工程と、 前記p型窒化ガリウム系化合物半導体層の表面に、p側
オーミック電極を形成する工程と、 前記露出された前記n型窒化ガリウム系化合物半導体層
の上と、前記p側オーミック電極との上にそれぞれ、W
またはMoからなる第1の層を積層する工程と、 前記第1の層の上に、Ptからなる第2の層を積層する
工程と、 前記第2の層の上に、Auからなる第3の層を積層する
工程と、 前記p側オーミック電極と前記第1、第2および第3の
層とを、500℃以上で熱処理する工程とを有する窒化
ガリウム系化合物半導体素子の製造方法。
11. A step of sequentially growing an n-type gallium nitride-based compound semiconductor layer, an active layer, and a p-type gallium nitride-based compound semiconductor layer each comprising a gallium nitride-based compound semiconductor on a substrate; Etching a part of the gallium-based compound semiconductor layer and the active layer to expose a part of the n-type gallium nitride-based compound semiconductor layer; Forming an ohmic electrode; and forming W on the exposed n-type gallium nitride-based compound semiconductor layer and on the p-side ohmic electrode, respectively.
Or a step of laminating a first layer of Mo; a step of laminating a second layer of Pt on the first layer; and a third layer of Au on the second layer. And a step of heat-treating the p-side ohmic electrode and the first, second, and third layers at 500 ° C. or higher.
JP2000340108A 2000-11-08 2000-11-08 Gallium nitride compound semiconductor device Expired - Lifetime JP3498698B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000340108A JP3498698B2 (en) 2000-11-08 2000-11-08 Gallium nitride compound semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000340108A JP3498698B2 (en) 2000-11-08 2000-11-08 Gallium nitride compound semiconductor device

Publications (2)

Publication Number Publication Date
JP2002151737A true JP2002151737A (en) 2002-05-24
JP3498698B2 JP3498698B2 (en) 2004-02-16

Family

ID=18815072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000340108A Expired - Lifetime JP3498698B2 (en) 2000-11-08 2000-11-08 Gallium nitride compound semiconductor device

Country Status (1)

Country Link
JP (1) JP3498698B2 (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006082687A1 (en) * 2005-02-07 2006-08-10 Mitsubishi Cable Industries, Ltd. GaN LIGHT EMITTING DIODE AND LIGHT EMITTING DEVICE
GB2424313A (en) * 2005-03-16 2006-09-20 Sharp Kk Ohmic contacts for n-type AlInGaN
KR100635157B1 (en) 2005-09-09 2006-10-17 삼성전기주식회사 Nitride semiconductor light emitting device
WO2007048345A1 (en) * 2005-10-27 2007-05-03 Lattice Power (Jiangxi) Corporation SEMICONDUCTOR LIGHT-EMITTING DEVICE WITH ELECTRODE FOR N-POLAR InGaAlN SURFACE
WO2007123239A1 (en) 2006-04-24 2007-11-01 Asahi Glass Company, Limited Light emitting device
WO2007135754A1 (en) 2006-05-18 2007-11-29 Asahi Glass Company, Limited Process for manufacturing light emitting device and light emitting device
JP2010166012A (en) * 2008-12-17 2010-07-29 Sumitomo Electric Ind Ltd Ohmic electrode, semiconductor device, method for manufacturing ohmic electrode, and method for manufacturing semiconductor device
JP2010199365A (en) * 2009-02-26 2010-09-09 Kyocera Corp Light emitting device
JP2012033953A (en) * 2011-10-07 2012-02-16 Stanley Electric Co Ltd Light emitting device and method for manufacturing the same
US8981420B2 (en) 2005-05-19 2015-03-17 Nichia Corporation Nitride semiconductor device
US9608167B2 (en) 2013-07-24 2017-03-28 Nichia Corporation Light emitting device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006082687A1 (en) * 2005-02-07 2006-08-10 Mitsubishi Cable Industries, Ltd. GaN LIGHT EMITTING DIODE AND LIGHT EMITTING DEVICE
GB2424313A (en) * 2005-03-16 2006-09-20 Sharp Kk Ohmic contacts for n-type AlInGaN
US8981420B2 (en) 2005-05-19 2015-03-17 Nichia Corporation Nitride semiconductor device
KR100635157B1 (en) 2005-09-09 2006-10-17 삼성전기주식회사 Nitride semiconductor light emitting device
WO2007048345A1 (en) * 2005-10-27 2007-05-03 Lattice Power (Jiangxi) Corporation SEMICONDUCTOR LIGHT-EMITTING DEVICE WITH ELECTRODE FOR N-POLAR InGaAlN SURFACE
WO2007123239A1 (en) 2006-04-24 2007-11-01 Asahi Glass Company, Limited Light emitting device
WO2007135754A1 (en) 2006-05-18 2007-11-29 Asahi Glass Company, Limited Process for manufacturing light emitting device and light emitting device
JP2010166012A (en) * 2008-12-17 2010-07-29 Sumitomo Electric Ind Ltd Ohmic electrode, semiconductor device, method for manufacturing ohmic electrode, and method for manufacturing semiconductor device
JP2010199365A (en) * 2009-02-26 2010-09-09 Kyocera Corp Light emitting device
JP2012033953A (en) * 2011-10-07 2012-02-16 Stanley Electric Co Ltd Light emitting device and method for manufacturing the same
US9608167B2 (en) 2013-07-24 2017-03-28 Nichia Corporation Light emitting device

Also Published As

Publication number Publication date
JP3498698B2 (en) 2004-02-16

Similar Documents

Publication Publication Date Title
JP3739951B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP3244010B2 (en) Light-emitting diode with peripheral electrodes
JP4023121B2 (en) N-type electrode, group III nitride compound semiconductor device, method for manufacturing n-type electrode, and method for manufacturing group III nitride compound semiconductor device
JPH11220168A (en) Gallium nitride compound semiconductor device and manufacture thereof
JPWO2006109760A1 (en) Semiconductor device and manufacturing method thereof
JPH10173222A (en) Manufacture of semiconductor light emitting element
JPH11177134A (en) Manufacture of semiconductor element, semiconductor, manufacture of light emitting element, and light emitting element
JPH11145518A (en) Manufacture of gallium nitride compound semiconductor
JP2000091637A (en) Manufacture of semiconductor light emitting element
JP2002151737A (en) Gallium nitride compound semiconductor device
JP2005340860A (en) Semiconductor light-emitting element
JP3557791B2 (en) Group III nitride semiconductor electrode and device having the electrode
JP3154364B2 (en) Electrode of n-type gallium nitride-based compound semiconductor layer and method of forming the same
JP5287837B2 (en) Gallium nitride compound semiconductor light emitting device and negative electrode thereof
JP4099989B2 (en) Method for forming electrode of n-type nitride semiconductor
JP2005354040A (en) Semiconductor light-emitting device and method for fabricating same
WO2005060013A1 (en) Semiconductor light-emitting device and method for manufacturing same
JP2007281476A (en) GaN BASED SEMICONDUCTOR LIGHT EMITTING DEVICE AND ITS MANUFACTURING METHOD
JP3836245B2 (en) Gallium nitride compound semiconductor device
JP2005051137A (en) Method for manufacturing semiconductor device and semiconductor device
JPH11177135A (en) Gallium nitride semiconductor element and its manufacture
TW200524187A (en) Gallium nitride-based compound semiconductor light-emitting device and negative electrode thereof
JP4984821B2 (en) Semiconductor device and manufacturing method thereof
JP3712870B2 (en) Gallium nitride compound semiconductor light emitting device
JP3659059B2 (en) Nitride semiconductor device

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
R150 Certificate of patent or registration of utility model

Ref document number: 3498698

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081205

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091205

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091205

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091205

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101205

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101205

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131205

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term