JP2002149733A - Wiring designing method and designing support device - Google Patents

Wiring designing method and designing support device

Info

Publication number
JP2002149733A
JP2002149733A JP2000338492A JP2000338492A JP2002149733A JP 2002149733 A JP2002149733 A JP 2002149733A JP 2000338492 A JP2000338492 A JP 2000338492A JP 2000338492 A JP2000338492 A JP 2000338492A JP 2002149733 A JP2002149733 A JP 2002149733A
Authority
JP
Japan
Prior art keywords
electronic device
wiring
load
calculated
drive source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000338492A
Other languages
Japanese (ja)
Inventor
Daisuke Iguchi
大介 井口
Shigeki Matsunaga
茂樹 松永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP2000338492A priority Critical patent/JP2002149733A/en
Publication of JP2002149733A publication Critical patent/JP2002149733A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To automatically design wiring specifications and their driving parameters by using a printed wiring designing support device without performing comprehensive transmission line simulation. SOLUTION: According to a net list including circuit information, additional information including driving condition information of an electronic device used to design a circuit and a device library including element information of the electronic device, a calculating means 11 calculates driving source voltage V1, driving source internal resistance R1, and a load model; a calculating means 12 calculates total load capacity C; a calculating means 13 calculates a load current i2; a calculating means 14 calculates a driving current i1; a calculating means 15 calculates wiring characteristic impedance Z and damping resistance R2; and a calculating means 16 calculates wiring width (w), so that wiring is carried out with the proper wiring width and dumping resistance value.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、情報機器などの電
子機器に用いるプリント配線基板などの配線設計方法お
よび設計支援装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring design method and a design support apparatus for a printed wiring board or the like used for electronic equipment such as information equipment.

【0002】[0002]

【従来の技術】ディジタル回路を搭載するプリント配線
基板において、クロック信号およびこれに同期して動作
する各信号の周波数が増大するに伴い、信号品質を決め
る信号配線の制御が重要となった。信号品質は、プリン
ト配線の特性インピーダンスに依存することはよく知ら
れている。
2. Description of the Related Art In a printed wiring board on which a digital circuit is mounted, as the frequency of a clock signal and each signal operating in synchronization with the clock signal increases, control of signal wiring for determining signal quality becomes important. It is well known that signal quality depends on the characteristic impedance of the printed wiring.

【0003】ディジタル信号は実用上、十分に早い時間
で「0」と「1」の論理値を示す2つの電圧レベルの間
を相互に遷移する必要がある。一般には、論理値「0」
の電圧レベルから論理値「1」の信号源に遷移する時間
を立ち上り時間、逆方向に遷移する時間を立ち下り時間
と定義しているが、一般のディジタルICにおいてこれ
らはほぼ等しい値をとるので、本明細書では両者を立ち
上り時間として総称する。
[0003] In practice, a digital signal needs to transition between two voltage levels indicating logical values of "0" and "1" at a sufficiently early time. Generally, logical value "0"
Is defined as a rise time, and a transition time in a reverse direction is defined as a fall time. However, these values are almost equal in a general digital IC. In this specification, both are generally referred to as a rise time.

【0004】ディジタル回路では、立ち上り時間、さら
に遷移する際の電圧アンダーシュートおよび電圧オーバ
ーシュートが、使用する電子デバイスの動作仕様を満た
す必要がある。電圧アンダーシュートや電圧オーバーシ
ュートが大きい場合には、ダンピング抵抗やフィルタを
付加して信号の立ち上りや立ち下りをなまらせるといっ
たことが行われている。
In a digital circuit, a rise time, and a voltage undershoot and a voltage overshoot at the time of transition, must satisfy the operating specifications of an electronic device to be used. When the voltage undershoot or the voltage overshoot is large, a method of adding a damping resistor or a filter to smooth the rising and falling of the signal is used.

【0005】これらの信号品質を満たすために、一般に
は高速バスの設計において、プリレイアウト段階で伝送
線路パラメータに対する網羅的なシミュレーションが必
要といわれる。実際は、プリレイアウト段階では配線仕
様やダンピング抵抗値を規定値としたトポロジーの比較
やバッファの要不要の判断を行うなどにとどめ、ポスト
レイアウト検証で繰り返しパラメータの調整を行ってい
る。それでも、1枚の基板試作で数百ケースのシミュレ
ーションが必要であることも珍しくなく、シミュレーシ
ョン回数の削減は、設計・試作期間の短縮と開発コスト
の削減にとって大きな課題である。
In order to satisfy these signal qualities, it is generally said that a comprehensive simulation of transmission line parameters is required at the pre-layout stage in designing a high-speed bus. Actually, in the pre-layout stage, only the comparison of the topology with the wiring specification and the damping resistance value as the specified values and the determination of the necessity of the buffer are performed, and the parameters are repeatedly adjusted in the post-layout verification. Nevertheless, it is not uncommon for hundreds of cases of simulation to be required for one board prototype, and reducing the number of simulations is a major issue in reducing the design / prototype period and the development cost.

【0006】プリント配線設計において、このような網
羅的なシミュレーションによらず、配線仕様およびダン
ピング抵抗値といった駆動条件を自動的に決めることが
できれば理想的であるが、これらの条件を決める手段は
従来において実現されていない。
In printed wiring design, it is ideal if the driving conditions such as wiring specifications and damping resistance can be automatically determined without such an exhaustive simulation. Has not been realized.

【0007】プリント配線設計装置で配線の仕様を決め
る技術としては、特開平11―96202号公報に示さ
れる方法がある。この方法は、まず、電源配線の各分岐
部に流れる電流値を算出し、電流値から暫定的に電源配
線の線幅を定め、次に、線幅より定まる電圧低下値から
線路のインピーダンスを算出し、線路のインピーダンス
と配線長と分岐部に流れる電流値とから電圧低下値を求
め、末端における電源電圧が設計許容値を満たすか否か
を判別し、設計許容値を満たすときには、最初に定めた
線幅をその電源配線の線幅として設定するものである。
しかしながら、この方法は、電源配線に限られるもので
あり、信号品質に基づき信号配線の仕様を定めることは
できない。
As a technique for determining the specifications of wiring by a printed wiring design apparatus, there is a method disclosed in Japanese Patent Application Laid-Open No. 11-96202. This method first calculates the current value flowing through each branch of the power supply wiring, temporarily determines the line width of the power supply wiring from the current value, and then calculates the line impedance from the voltage drop value determined by the line width. Then, a voltage drop value is determined from the impedance of the line, the wiring length, and the current value flowing through the branch portion, and it is determined whether or not the power supply voltage at the terminal satisfies the design allowance. The set line width is set as the line width of the power supply wiring.
However, this method is limited to the power supply wiring, and the specification of the signal wiring cannot be determined based on the signal quality.

【0008】また、特開平9―185644号公報に示
される技術は、ネット情報に電流値を識別する信号を付
加し、パラメータとしてパターンの導体厚、材質、許容
温度上昇値を入力して、パラメータと電流値を基にパタ
ーン幅を算出し、算出されたパターン幅を基に配線する
ものである。しかしながら、この方法も上記と同様に、
信号品質に基づき信号配線の仕様を決めることができな
い。
In the technique disclosed in Japanese Patent Application Laid-Open No. 9-185644, a signal for identifying a current value is added to net information, and the conductor thickness, material, and allowable temperature rise value of a pattern are input as parameters. Then, the pattern width is calculated based on the current value and the current value, and wiring is performed based on the calculated pattern width. However, this method, as above,
The specifications of the signal wiring cannot be determined based on the signal quality.

【0009】また、特開平10―21428号公報に示
される技術は、パラメータ導出第1手段が、設計パラメ
ータに関するルールを用い、既知の設計パラメータから
未知の設計パラメータを導出し、パラメータ導出第2手
段が、設計パラメータを含む式を用い、既知の設計パラ
メータから未知の設計パラメータを導出するという、配
線設計のスキームの一般化を行うものである。しかしな
がら、この方法では、具体的な配線仕様の指標と設計パ
ラメータの関係は全く示されていない。
In the technique disclosed in Japanese Patent Application Laid-Open No. Hei 10-21428, the parameter deriving first means derives an unknown design parameter from a known design parameter using a rule regarding the design parameter, and obtains a parameter deriving second means. Is to generalize a wiring design scheme in which an unknown design parameter is derived from a known design parameter using an expression including a design parameter. However, this method does not show any specific relationship between the index of the wiring specification and the design parameter.

【0010】[0010]

【発明が解決しようとする課題】プリント配線設計装置
において、網羅的なシミュレーションによらず、配線仕
様およびダンピング抵抗値といった駆動条件を自動的に
決めることができれば理想的であるが、上記の通り、こ
れらの条件を決める方法は従来において実現されていな
い。現実には、配線仕様やダンピング抵抗値も配線長や
トポロジーと同様に変数として扱われるため、シミュレ
ーション回数をそれぞれn倍に増やす要素となってい
る。
In a printed wiring design apparatus, it is ideal if driving conditions such as wiring specifications and damping resistance values can be automatically determined without using an exhaustive simulation. A method for determining these conditions has not been realized conventionally. Actually, the wiring specification and the damping resistance value are also treated as variables like the wiring length and the topology, so that the number of simulations is increased by n times.

【0011】本発明者による研究の結果、信号品質の要
求仕様と負荷条件から基本的な配線および駆動パラメー
タを自動的に決定することが可能であることが判明し
た。そこで、本発明は、プリント配線設計において、回
路図と信号品質の要求仕様から、基本的な配線および駆
動パラメータを自動的に決定し、アートワークを行うこ
とを実現する設計方法および設計支援装置を提供するこ
とを目的とする。なお、本発明の更なる目的は、以下の
説明において明らかなところである。
As a result of a study by the present inventors, it has been found that basic wiring and drive parameters can be automatically determined from required specifications of signal quality and load conditions. Therefore, the present invention provides a design method and a design support apparatus for automatically determining basic wiring and drive parameters from a circuit diagram and a required specification of signal quality in a printed wiring design and performing artwork. The purpose is to provide. Further objects of the present invention will be apparent in the following description.

【0012】[0012]

【課題を解決するための手段】本発明は、アートワーク
設計の経験的知識に対する定式化を基に、その物理的意
味を明確化し、実用的な配線設計法を導出したものであ
る。図2は、一般的なプリント基板の信号配線に関する
駆動源1、伝送線路2、負荷3のモデルを示したもので
ある。駆動源電圧V1は、駆動源であるドライバ1の出
力がロジックで負荷デバイス3に電流を供給する、電源
のクランプ電圧である。この駆動源ドライバ1にダンピ
ング抵抗R2および伝送線路2を介して負荷デバイス3
を接続している。
SUMMARY OF THE INVENTION The present invention derives a practical wiring design method by clarifying its physical meaning based on a formulation based on empirical knowledge of artwork design. FIG. 2 shows a model of a driving source 1, a transmission line 2, and a load 3 relating to signal wiring of a general printed circuit board. The drive source voltage V1 is a clamp voltage of a power supply in which an output of the driver 1 as a drive source supplies a current to the load device 3 in a logic manner. A load device 3 is connected to this drive source driver 1 via a damping resistor R2 and a transmission line 2.
Are connected.

【0013】伝送線路2を成す配線が基板のグランド面
と結合したマイクロストリップ配線である場合、電流は
配線パターンとグランド面間の分布容量を充電しながら
伝播する。例えば、CMOSなど高インピーダンスの入
力素子は容量負荷とみなされる。この負荷容量Cに対し
て、立ち上り時間trで負荷電圧V3を立ち上げる条件
を決める。すなわち、まず、 i2×tr=C×V3、 より、負荷容量に流れる電流i2を設定する。ここで、
負荷電流i2の値は、配線容量の充放電のため配線2へ
の入力電流i1とは一致しない。本発明者による研究の
結果、この関係は図3に示すように、負荷容量値にかか
わらず、ほぼ立ち上り時間trにのみ依存することが判
明した。
If the wiring forming the transmission line 2 is a microstrip wiring coupled to the ground plane of the substrate, the current propagates while charging the distributed capacitance between the wiring pattern and the ground plane. For example, a high impedance input element such as a CMOS is regarded as a capacitive load. For this load capacitance C, a condition for raising the load voltage V3 at the rise time tr is determined. That is, first, the current i2 flowing through the load capacitance is set according to i2 × tr = C × V3. here,
The value of the load current i2 does not match the input current i1 to the wiring 2 due to charging and discharging of the wiring capacitance. As a result of the study by the inventor, it has been found that this relationship substantially depends only on the rise time tr, regardless of the load capacitance value, as shown in FIG.

【0014】また、駆動源1の電圧V1の立ち上り時間
に対し、配線2の伝播時間が十分長い配線長において、
立ち上り直後のi1は、 i1=V1/(R1+R2+Z)、 となる。なお、i1は駆動源1から出力される駆動電
流、R1は駆動源1の内部抵抗、R2はダンピング抵
抗、Zは配線2の特性インピーダンスである。
Further, when the propagation time of the wiring 2 is sufficiently long with respect to the rise time of the voltage V1 of the driving source 1,
I1 immediately after rising is as follows: i1 = V1 / (R1 + R2 + Z). Note that i1 is a drive current output from the drive source 1, R1 is an internal resistance of the drive source 1, R2 is a damping resistance, and Z is a characteristic impedance of the wiring 2.

【0015】この駆動電流i1に対し、負荷電圧の静定
条件から配線の特性インピーダンスZを決める。出力の
電圧はまずV2=Z×i1まで立ち上がる。非整合終端
バスなど、信号反射により負荷電圧V3は最悪この2倍
まで振れる。この負荷電圧V3の変動範囲を負荷素子の
入力条件に合致するように特性インピーダンスZを設定
する。また、内部抵抗R1が既知の駆動源1について、
前記i1に関する式より、ダンピング抵抗R2が自動的
に決まる。
For this drive current i1, the characteristic impedance Z of the wiring is determined from the condition of stabilizing the load voltage. The output voltage first rises to V2 = Z × i1. The load voltage V3 fluctuates up to twice the worst case due to signal reflection such as a mismatched termination bus. The characteristic impedance Z is set so that the fluctuation range of the load voltage V3 matches the input condition of the load element. Further, for the driving source 1 whose internal resistance R1 is known,
The damping resistance R2 is automatically determined from the equation regarding i1.

【0016】配線仕様と特性インピーダンスの関係は、
様々な配線について定式化されている。例えば、Wheele
r、Harold A.,“Transmission-Line Properties of a S
trip Line on a Dielectric Sheet on a Plane,” IEEE
Transactions on Microwave Theory and Techniques,
Vol. MTT-25, No.8, p631, August 1977 に示された式
より、所望の特性インピーダンスに対しマイクロストリ
ップ配線の仕様を決定することが可能である。図4は、
一般のプリント配線基板で使用される代表的な構造につ
いて、配線仕様(配線幅wと層間距離h)と配線の特性
インピーダンスZの関係を示したものである。
The relationship between wiring specifications and characteristic impedance is
Formulated for various wirings. For example, Wheele
r, Harold A., “Transmission-Line Properties of a S
trip Line on a Dielectric Sheet on a Plane, ”IEEE
Transactions on Microwave Theory and Techniques,
From the equation shown in Vol. MTT-25, No. 8, p631, August 1977, it is possible to determine the specifications of the microstrip wiring for the desired characteristic impedance. FIG.
This shows the relationship between the wiring specifications (wiring width w and interlayer distance h) and the characteristic impedance Z of the wiring for a typical structure used in a general printed wiring board.

【0017】そこで、本発明(請求項1)は、上記本発
明者による研究の結果に基づき、駆動源電子デバイス
と、当該駆動源電子デバイスによって駆動される負荷電
子デバイスとが配線によって接続される電子回路を設計
する方法であって、駆動源電子デバイスが駆動時に配線
を充電する駆動電流と負荷デバイスを充電する負荷電流
との比と、負荷デバイスでの電圧立ち上り時間との関係
を用いて、駆動源デバイスの出力インピーダンスと配線
の特性インピーダンスとを算出することを特徴とする配
線設計方法である。
Therefore, according to the present invention (claim 1), based on the result of the research by the present inventor, the drive source electronic device and the load electronic device driven by the drive source electronic device are connected by wiring. A method of designing an electronic circuit, using a relationship between a ratio of a drive current for charging a wiring when a drive source electronic device is driven and a load current for charging a load device, and a voltage rise time in the load device, A wiring design method comprising calculating an output impedance of a drive source device and a characteristic impedance of a wiring.

【0018】また、本発明(請求項8)は、上記の配線
設計方法を実施する設計支援装置である。上記の本発明
によれば、電子回路設計装置より出力したデータに基づ
いて、自動的に配線仕様を決めることが可能である。す
なわち、プリント配線設計方法により得られたデータ
や、プリント配線設計支援装置より出力したデータに基
づいて、プリント配線設計装置が自動的に配線仕様を決
めることが可能である。すなわち、従来人手によって行
われてきたプリレイアウトの網羅的な伝送線路シミュレ
ーションによらず、配線仕様とその駆動パラメタの設計
を自動的かつトップダウン的に行うことが可能である。
[0018] The present invention (claim 8) is a design support apparatus for implementing the above-described wiring design method. According to the present invention described above, it is possible to automatically determine wiring specifications based on data output from an electronic circuit design device. That is, the printed wiring design apparatus can automatically determine the wiring specifications based on the data obtained by the printed wiring design method and the data output from the printed wiring design support apparatus. That is, it is possible to automatically and top-down design the wiring specifications and their driving parameters without relying on the comprehensive manual transmission line simulation of the pre-layout conventionally performed manually.

【0019】また、本発明(請求項2)は、回路情報を
含むネットリストと、回路を設計するに用いる電子デバ
イスの駆動条件情報を含む付随情報と、電子デバイスの
諸元情報を含むデバイスライブラリとに基づいて、駆動
対象の電子デバイスの入力負荷容量特性情報を含む負荷
モデルと、当該電子デバイスの駆動源電圧と、当該電子
デバイスを駆動する駆動源の内部抵抗とを算出し、デバ
イスライブラリと、算出された負荷モデルとに基づいて
駆動源が駆動する電子デバイスの負荷容量の総和を算出
し、駆動対象電子デバイスに加わる負荷電圧の立ち上り
時間の設計値と、算出された電子デバイスの総負荷容量
とに基づいて、当該電子デバイスに加わる負荷電流を算
出し、駆動対象電子デバイスに加わる負荷電圧の立ち上
り時間の設計値と、算出された電子デバイスに加わる負
荷電流とに基づいて、駆動源から出力される駆動電流を
算出し、算出された駆動電流と、算出された駆動源電圧
とに基づいて、駆動源側の総抵抗と、駆動源と駆動対象
電子デバイスとを接続する配線の特性インピーダンスと
を算出し、配線を設けるプリント基板の層構成、金属厚
さ、層間距離および材質に基づいて、配線の特性インピ
ーダンスを有する配線幅を算出し、算出された駆動源側
の総抵抗と、算出された駆動源の内部抵抗とに基づい
て、駆動源側のダンピング抵抗を算出して、適切な配線
幅およびダンピング抵抗値で配線する配線設計方法であ
る。
Further, the present invention (claim 2) provides a device list including a netlist including circuit information, accompanying information including driving condition information of an electronic device used for designing a circuit, and specification information of the electronic device. A load model including input load capacitance characteristic information of the electronic device to be driven, a drive source voltage of the electronic device, and an internal resistance of a drive source for driving the electronic device. Calculating the sum of the load capacities of the electronic devices driven by the driving source based on the calculated load model, the design value of the rise time of the load voltage applied to the driven electronic device, and the calculated total load of the electronic device. Based on the capacitance, a load current applied to the electronic device is calculated, and a design value of a rise time of a load voltage applied to the driven electronic device is calculated. A drive current output from the drive source is calculated based on the calculated load current applied to the electronic device, and the total resistance on the drive source side is calculated based on the calculated drive current and the calculated drive source voltage. And the characteristic impedance of the wiring connecting the drive source and the driven electronic device, and based on the layer configuration, metal thickness, interlayer distance, and material of the printed circuit board on which the wiring is provided, the wiring having the characteristic impedance of the wiring The width is calculated, and the damping resistance on the drive source side is calculated based on the calculated total resistance on the drive source side and the calculated internal resistance on the drive source, and wiring is performed with an appropriate wiring width and damping resistance value. This is the wiring design method.

【0020】また、本発明(請求項9)は、上記の配線
設計方法を実施する設計支援装置である。上記の本発明
によれば、電子回路設計装置より出力したデータに基づ
いて、自動的に配線仕様を決めることが可能である。す
なわち、プリント配線設計方法により得られたデータ
や、プリント配線設計支援装置より出力したデータに基
づいて、プリント配線設計装置が自動的に配線仕様を決
めることが可能である。すなわち、従来人手によって行
われてきたプリレイアウトの網羅的な伝送線路シミュレ
ーションによらず、配線仕様とその駆動パラメタの設計
を自動的かつトップダウン的に行うことが可能である。
Further, the present invention (claim 9) is a design support apparatus for implementing the above wiring design method. According to the present invention described above, it is possible to automatically determine wiring specifications based on data output from an electronic circuit design device. That is, the printed wiring design apparatus can automatically determine the wiring specifications based on the data obtained by the printed wiring design method and the data output from the printed wiring design support apparatus. That is, it is possible to automatically and top-down design the wiring specifications and their driving parameters without relying on the comprehensive manual transmission line simulation of the pre-layout conventionally performed manually.

【0021】また、本発明(請求項3)に係る配線設計
方法は、上記に加えて、算出された駆動源側の総抵抗を
有するように駆動源デバイスの出力インピーダンスもし
くは出力バッファ素子を選択する方法ものである。すな
わち、出力バッファの特性が選択可能な駆動源デバイス
もしくは選択可能な出力バッファ素子について、前記駆
動源総抵抗をもつように駆動源デバイスの出力インピー
ダンスもしくは出力バッファを自動的に選択し、請求項
1の発明と同様に、適切な配線幅で自動的に配線するも
のである。本発明によれば、従来人手によるシミュレー
ションをもとに選択されていた駆動系の特性が自動的に
選択される。
In the wiring design method according to the present invention (claim 3), in addition to the above, the output impedance or the output buffer element of the drive source device is selected so as to have the calculated total resistance on the drive source side. The way things are. That is, for a drive source device or an output buffer element whose output buffer characteristics can be selected, an output impedance or an output buffer of the drive source device is automatically selected so as to have the drive source total resistance. In the same manner as in the invention, wiring is automatically performed with an appropriate wiring width. According to the present invention, the characteristics of the drive system, which have been selected based on the manual simulation, are automatically selected.

【0022】また、本発明(請求項4)に係る配線設計
方法は、上記に加えて、負荷電流と、駆動電流と、負荷
電圧の立ち上り時間の設計値との関係を規定する立ち上
り時間設計値に関する回帰式に基づいて、負荷電流を算
出するものである。すなわち、負荷電流値を立ち上がり
時間設計値による回帰式を基に計算することを特徴とす
るものである。本発明によれば、負荷電流値を立ち上が
り時間設計値による回帰式をもとに計算することで、伝
送線路シミュレーションを参照せずに負荷電流値を決め
ることができる。
Further, in addition to the above, the wiring design method according to the present invention (claim 4) provides a rise time design value that defines a relationship among a load current, a drive current, and a design value of a rise time of a load voltage. The load current is calculated based on the regression equation regarding the load current. That is, the present invention is characterized in that the load current value is calculated based on a regression equation based on the design value of the rise time. According to the present invention, the load current value can be determined without referring to the transmission line simulation by calculating the load current value based on the regression equation based on the rise time design value.

【0023】また、本発明(請求項5)に係る配線設計
方法は、上記に加えて、算出された幅を有する配線の長
さに対して、駆動源が駆動する電子デバイスの負荷容量
に基づいて、算出される配線の特性インピーダンスを補
正するものである。すなわち、配線の配線長を基に配線
の特性インピーダンスおよび駆動源側総抵抗を補正する
ものである。本発明により、配線長ごと最適な配線仕様
を得ることができる。
[0023] In addition to the above, the wiring design method according to the present invention (claim 5) may further include, based on the load capacitance of the electronic device driven by the drive source, with respect to the length of the wiring having the calculated width. Thus, the calculated characteristic impedance of the wiring is corrected. That is, the characteristic impedance of the wiring and the total resistance on the driving source side are corrected based on the wiring length of the wiring. According to the present invention, an optimum wiring specification can be obtained for each wiring length.

【0024】ここで、このような補正を行うのは以下の
理由による。図5は、特性インピーダンスZ=50Ωの
配線で3種類の負荷容量(20pF、40pF、80p
F)に対し、配線長と図3のファクターとの関係を示し
たものである。配線長の短い領域では配線が集中定数的
に振舞うことによる誤差が生じるため、補正が必要とな
る。補正が必要となる配線長は、図5からわかるように
負荷容量により異なる。これは、負荷の電圧立ち上がり
時間が負荷容量に依存することによる。図6は、立ち上
がり時間と総負荷容量に対して補正が不要な最小長さを
示したものである。
Here, such correction is performed for the following reason. FIG. 5 shows three types of load capacitances (20 pF, 40 pF, and 80 pF) with wiring having a characteristic impedance Z = 50Ω.
4F shows the relationship between the wiring length and the factors in FIG. In a region where the wiring length is short, an error occurs due to the lumped constant behavior of the wiring, so that correction is necessary. The wiring length that needs to be corrected differs depending on the load capacitance as can be seen from FIG. This is because the voltage rise time of the load depends on the load capacity. FIG. 6 shows the minimum length that does not require correction for the rise time and the total load capacity.

【0025】また、本発明(請求項6)に係る配線設計
方法は、回路情報を含むネットリストと、回路を設計す
るに用いる電子デバイスの駆動条件情報を含む付随情報
と、電子デバイスの諸元情報を含むデバイスライブラリ
とに基づいて、駆動対象の電子デバイスの入力負荷容量
特性情報を含む負荷モデルと、当該電子デバイスの駆動
源電圧と、当該電子デバイスを駆動する駆動源の内部抵
抗とを算出し、デバイスライブラリと、算出された負荷
モデルとに基づいて駆動源が駆動する電子デバイスの負
荷容量の総和を算出し、駆動対象電子デバイスに加わる
負荷電圧の立ち上り時間の設計値と、算出された電子デ
バイスの総負荷容量とに基づいて、当該電子デバイスに
加わる負荷電流を算出し、駆動対象電子デバイスに加わ
る負荷電圧の立ち上り時間の設計値と、算出された電子
デバイスに加わる負荷電流とに基づいて、駆動源から出
力される駆動電流を算出し、算出された駆動電流と、算
出された駆動源電圧とに基づいて、駆動源側の総抵抗
と、駆動源と駆動対象電子デバイスとを接続する配線の
第1の特性インピーダンスとを算出し、予め与えられた
プリント基板の層構成、金属厚さ、配線幅、層間距離お
よび材質による第2の特性インピーダンスが算出された
第1の特性インピーダンスより大きい場合、最小の駆動
源側総抵抗を選択し、予め与えられたプリント基板の層
構成、金属厚さ、配線幅、層間距離および材質にて配線
する。
Further, according to the wiring design method of the present invention (claim 6), a net list including circuit information, accompanying information including driving condition information of an electronic device used for designing a circuit, and specifications of the electronic device Based on the device library including the information, the load model including the input load capacitance characteristic information of the electronic device to be driven, the drive source voltage of the electronic device, and the internal resistance of the drive source for driving the electronic device are calculated. Then, the sum of the load capacities of the electronic devices driven by the drive source is calculated based on the device library and the calculated load model, and the design value of the rise time of the load voltage applied to the driven electronic device and the calculated value are calculated. The load current applied to the electronic device is calculated based on the total load capacity of the electronic device, and the rise of the load voltage applied to the driven electronic device is calculated. The drive current output from the drive source is calculated based on the design value of the drive time and the calculated load current applied to the electronic device, and based on the calculated drive current and the calculated drive source voltage. , The total resistance on the drive source side and the first characteristic impedance of the wiring connecting the drive source and the electronic device to be driven are calculated, and the layer configuration, metal thickness, wiring width, interlayer When the second characteristic impedance due to the distance and the material is larger than the calculated first characteristic impedance, the minimum total driving-source-side resistance is selected, and the layer configuration, metal thickness, wiring width, wiring width, Wire with the interlayer distance and material.

【0026】すなわち、本発明では、あらかじめ与えら
れたプリント基板の層構成、金属厚さ、配線幅、層間距
離および材質による第2の特性インピーダンスが、計算
により求められた特性インピーダンスの要求値より大き
い場合、最小の駆動源側総抵抗を選択し、かつ自動的に
整合終端を前記ネットリストに自動的に挿入し、前記あ
らかじめ与えられたプリント基板の層構成、金属厚さ、
配線幅、層間距離および材質にて配線を行う。本発明に
より、あらかじめ与えられた配線仕様では信号波形の過
渡応答の要求値で十分速い立ち上がり時間が得られない
場合に、低い出力インピーダンスで駆動して立ち上がり
時間を早くし、かつ整合終端により過渡応答を抑える事
ことができる。
That is, in the present invention, the second characteristic impedance based on the layer structure, metal thickness, wiring width, interlayer distance, and material of the printed circuit board given in advance is larger than the required value of the characteristic impedance obtained by calculation. If the minimum drive source side total resistance is selected, and the matching termination is automatically inserted into the netlist, the predetermined printed circuit board layer configuration, metal thickness,
Wiring is performed according to the wiring width, interlayer distance, and material. According to the present invention, when a sufficiently fast rise time cannot be obtained with the required value of the transient response of the signal waveform in the wiring specification given in advance, the drive is performed with a low output impedance to increase the rise time, and the transient termination is performed by the matching termination. Can be suppressed.

【0027】また、本発明(請求項7)に係る配線設計
方法は、回路情報を含むネットリストと、回路を設計す
るに用いる電子デバイスの駆動条件情報を含む付随情報
と、電子デバイスの諸元情報を含むデバイスライブラリ
とに基づいて、駆動対象の電子デバイスの入力負荷容量
特性情報を含む負荷モデルと、駆動源電子デバイスの駆
動源電圧および内部抵抗とを算出し、デバイスライブラ
リと、算出された負荷モデルとに基づいて駆動源が駆動
する電子デバイスの負荷容量の総和を算出し、駆動対象
電子デバイスに加わる負荷電圧の立ち上り時間の設計値
と、算出された電子デバイスの総負荷容量とに基づい
て、当該電子デバイスに加わる負荷電流を算出し、駆動
対象電子デバイスに加わる負荷電圧の立ち上り時間の設
計値と、算出された電子デバイスに加わる負荷電流とに
基づいて、駆動源から出力される駆動電流を算出し、算
出された駆動電流と、算出された駆動源電圧とに基づい
て、駆動源側の総抵抗と、駆動源と駆動対象電子デバイ
スとを接続する配線の第1の特性インピーダンスとを算
出し、予め与えられたプリント基板の層構成、金属厚
さ、配線幅、層間距離および材質による第2の特性イン
ピーダンスが算出された第1の特性インピーダンスより
小さい場合、駆動源側の総抵抗が第2の特性インピーダ
ンス等しい値となるように駆動源側のダンピング抵抗を
選択し、予め与えられたプリント基板の層構成、金属厚
さ、配線幅、層間距離および材質にて配線する。
Further, according to the wiring design method of the present invention (claim 7), a netlist including circuit information, accompanying information including driving condition information of an electronic device used for designing a circuit, and specifications of the electronic device Based on the device library including the information, the load model including the input load capacitance characteristic information of the electronic device to be driven, the drive source voltage and the internal resistance of the drive source electronic device are calculated, and the device library is calculated. The sum of the load capacities of the electronic devices driven by the driving source is calculated based on the load model, and the sum of the design values of the rise time of the load voltage applied to the driven electronic device and the calculated total load capacities of the electronic devices are calculated. The load current applied to the electronic device is calculated, and the design value of the rise time of the load voltage applied to the driven electronic device is calculated. A drive current output from the drive source is calculated based on the load current applied to the slave device, and the total resistance on the drive source side is calculated based on the calculated drive current and the calculated drive source voltage. The first characteristic impedance of the wiring connecting the source and the electronic device to be driven is calculated, and the second characteristic impedance according to the layer configuration, metal thickness, wiring width, interlayer distance and material of the printed circuit board given in advance is calculated. If the calculated first characteristic impedance is smaller than the calculated first characteristic impedance, the driving source-side damping resistance is selected so that the total resistance on the driving source side has a value equal to the second characteristic impedance, and the layer configuration of the printed circuit board is given in advance. Wire according to metal thickness, wiring width, interlayer distance and material.

【0028】すなわち、本発明は、あらかじめ与えられ
たプリント基板の層構成、金属厚さ、配線幅、層間距離
および材質による第2の特性インピーダンスが、計算に
より求められた特性インピーダンスの要求値より十分に
低い場合、自動的に出力端整合を選択するものであり、
十分な信号波形の立ち上りを保証しながら、過渡応答の
問題が生じない計算結果を得ることができる。
That is, according to the present invention, the second characteristic impedance based on the given layer configuration, metal thickness, wiring width, interlayer distance, and material of the printed board is sufficiently larger than the required value of the characteristic impedance obtained by calculation. If it is low, it automatically selects the output matching.
It is possible to obtain a calculation result that does not cause a problem of a transient response while guaranteeing a sufficient rise of a signal waveform.

【0029】[0029]

【発明の実施の形態】図1には、本発明の一例に係るプ
リント配線設計支援装置の構成を示してあり、この設計
支援装置はプロセッサやメモリなどのコンピュータハー
ドウエア資源を用いて設計支援プログラムを実行するこ
とにより、本発明に係るプリント配線設計方法を実施す
る装置である。なお、以下の説明では、図2に示したモ
デルを適宜参照する。
FIG. 1 shows a configuration of a printed wiring design support apparatus according to an embodiment of the present invention. The design support apparatus uses a computer support resource such as a processor or a memory to provide a design support program. To execute the printed wiring design method according to the present invention. In the following description, the model shown in FIG.

【0030】このプリント配線設計支援装は、算出手段
11〜16を有しており、ユーザインタフェースなどか
らなる入力手段18や、メモリなどに構成されたデバイ
スライブラリ19などから得られたプリント配線設計に
関する情報に基づいてプリント基板に形成する伝送線路
としての配線2の幅wや、駆動源デバイス1のダンピン
グ抵抗値R2を算出する。
This printed wiring design support equipment has calculating means 11 to 16 and relates to a printed wiring design obtained from an input means 18 such as a user interface and a device library 19 configured in a memory or the like. Based on the information, the width w of the wiring 2 as a transmission line formed on the printed board and the damping resistance value R2 of the drive source device 1 are calculated.

【0031】第1の算出手段11は、入力手段18から
得られた回路情報を含むネットリスト、および、回路を
設計するに用いる電子デバイスの駆動条件情報を含む付
随情報と、デバイスライブラリ19から得られた電子デ
バイスの諸元情報とに基づいて、駆動対象の電子デバイ
ス3の入力負荷容量特性情報を含む負荷モデルと、当該
電子デバイスの駆動源電圧V1と、当該電子デバイスを
駆動する駆動源の内部抵抗R1とを算出する。すなわ
ち、設計者が指定したネットリストおよび付随情報に基
づいて、デバイスライブラリ19から駆動源電圧V1、
駆動源内部抵抗R1、負荷モデルを抽出する処理を行
う。
The first calculating means 11 obtains from a device library 19 a netlist including circuit information obtained from the input means 18 and accompanying information including driving condition information of an electronic device used for designing the circuit. A load model including input load capacitance characteristic information of the electronic device 3 to be driven, a drive source voltage V1 of the electronic device, and a drive source for driving the electronic device based on the specification information of the electronic device. The internal resistance R1 is calculated. That is, based on the netlist and the accompanying information specified by the designer, the drive source voltages V1,
A process for extracting the drive source internal resistance R1 and the load model is performed.

【0032】第2の算出手段12は、デバイスライブラ
リ19および第1の算出手段11で得られた負荷モデル
に基づいて、駆動源1が駆動する電子デバイスの負荷容
量Cの総和を算出する。第3の算出手段13は、第2の
算出手段12で得られた総負荷容量Cと、駆動対象電子
デバイスに加わる負荷電圧V3の立ち上り時間の設計値
Trとに基づいて、当該電子デバイス3に加わる負荷電
流i2を算出する。すなわち、前記した関係式i2×t
r=C×V3を用いて、総負荷容量Cと立ち上り時間設
計値Trとから負荷電流i2を算出する。なお、立ち上
り時間の設計値Trは動作仕様より得るか或いは動作周
波数に基づいて計算して得るかして入力される。
The second calculating means 12 calculates the total sum of the load capacities C of the electronic devices driven by the drive source 1 based on the device library 19 and the load model obtained by the first calculating means 11. The third calculating means 13 supplies the electronic device 3 based on the total load capacitance C obtained by the second calculating means 12 and the design value Tr of the rise time of the load voltage V3 applied to the driven electronic device. The added load current i2 is calculated. That is, the above relational expression i2 × t
Using r = C × V3, the load current i2 is calculated from the total load capacitance C and the rise time design value Tr. It should be noted that the design value Tr of the rise time is input as to whether it is obtained from the operation specifications or calculated based on the operation frequency.

【0033】第4の算出手段14は、第3の算出手段1
3で得られた負荷電流i2と、立ち上り時間設計値Tr
とに基づいて、駆動源1から出力される駆動電流i1を
算出する。すなわち、図3に示したように入力電流i1
と負荷電流i2との比は負荷容量値にかかわらずほぼ立
ち上り時間trにのみ依存するという関係を用いて、負
荷電流i2と立ち上り時間設計値Trとから駆動電流i
1を算出する。
The fourth calculating means 14 is the third calculating means 1
The load current i2 obtained in Step 3 and the rise time design value Tr
The drive current i1 output from the drive source 1 is calculated based on the above. That is, as shown in FIG.
Using the relationship that the ratio between the load current i2 and the rise time design value Tr depends on the relationship that the ratio between the load current i2 and the load current i2 substantially depends only on the rise time tr regardless of the load capacitance value.
1 is calculated.

【0034】第5の算出手段15は、第1の算出手段1
1で得られた駆動源電圧V1および駆動源内部抵抗R1
と、第4の算出手段14で得られた駆動電流i1とに基
づいて、駆動源側のダンピング抵抗R2と、駆動源と駆
動対象電子デバイスとを接続する配線2の特性インピー
ダンスZとを算出する。すなわち、前記した関係式i1
=V1/(R1+R2+Z)と、駆動電流i1と配線特
性インピーダンスZと電圧との関係を規定する関係式Z
=V1‘/i1とを用いて、駆動源電圧V1、駆動源内
部抵抗R1、駆動電流i1から、ダンピング抵抗R2
と、配線特性インピーダンスZとを算出する。
The fifth calculating means 15 includes the first calculating means 1
1 and the drive source internal resistance R1
And the driving current i1 obtained by the fourth calculating means 14 to calculate the damping resistance R2 on the driving source side and the characteristic impedance Z of the wiring 2 connecting the driving source and the electronic device to be driven. . That is, the above-mentioned relational expression i1
= V1 / (R1 + R2 + Z), and a relational expression Z that defines the relationship between the drive current i1, the wiring characteristic impedance Z, and the voltage.
= V1 '/ i1 to obtain a damping resistor R2 from the drive source voltage V1, the drive source internal resistance R1, and the drive current i1.
And the wiring characteristic impedance Z are calculated.

【0035】ここに、図3に示したように駆動電流i1
と負荷電流i2との比は立ち上り時間設計値Trが決ま
れば或る定数kとなるが、負荷電圧V2の変動範囲を負
荷素子の入力条件に合致するように駆動源電圧V1‘を
設定すれば、i2/i1=kで設定される駆動電流i1
に対して関係式Z=V1‘/i1で配線特性インピーダ
ンスZを求めることができる。なお、駆動源電圧V1
‘はデバイスライブラリ19から求められる。
Here, as shown in FIG. 3, the driving current i1
The ratio between the load current i2 and the load current i2 becomes a certain constant k when the rise time design value Tr is determined. However, if the drive source voltage V1 'is set so that the variation range of the load voltage V2 matches the input condition of the load element. , I2 / i1 = drive current i1 set by k
The wiring characteristic impedance Z can be obtained by the relational expression Z = V1 '/ i1. Note that the driving source voltage V1
'Is obtained from the device library 19.

【0036】第6の算出手段16は、設計者が設定した
プリント基板の層構成、配線金属の厚さ、層間距離およ
び材質に基づいて、第5の算出手段15で得られた特性
インピーダンスZを有する配線幅wを算出する。すなわ
ち、図4に示したように、プリント基板の層構成(マイ
クロストリップ、対面ストリップ、ストリップ、アシン
メトリックストリップなど)、配線金属の厚さt、層間
距離hおよび材質(誘電率など)に基づいて、配線金属
の幅wを算出する。したがって、上記のようにして算出
された適切な配線幅wおよびダンピング抵抗値R2はネ
ットリストに記述され、当該ネットリストに基づいて所
期の性能を有するプリント基板の配線を行うことができ
る。
The sixth calculating means 16 calculates the characteristic impedance Z obtained by the fifth calculating means 15 based on the layer configuration of the printed circuit board, the thickness of the wiring metal, the interlayer distance and the material set by the designer. The wiring width w to be calculated is calculated. That is, as shown in FIG. 4, based on the layer configuration of the printed circuit board (microstrip, facing strip, strip, asymmetric strip, etc.), the thickness t of the wiring metal, the interlayer distance h, and the material (dielectric constant, etc.). , The width w of the wiring metal is calculated. Therefore, the appropriate wiring width w and damping resistance value R2 calculated as described above are described in the netlist, and the wiring of the printed circuit board having the expected performance can be performed based on the netlist.

【0037】図7には、上記プリント配線設計支援装置
のより具体的な動作の概要を示してある。上記の各関係
式をもとに、まず駆動素子からの電流i1を計算し、該
駆動素子の定格を超える場合は、バッファの追加もしく
は素子の変更を行う。さらにインピーダンスZとダンピ
ング抵抗値R2を計算し、ダンピング抵抗の計算値が負
値となった場合は、出力インピーダンスの小さなバッフ
ァを追加するか、もしくは駆動素子の変更を行う。
FIG. 7 shows an outline of a more specific operation of the printed wiring design support apparatus. First, the current i1 from the driving element is calculated based on the above relational expressions. If the current i1 exceeds the rating of the driving element, a buffer is added or the element is changed. Further, the impedance Z and the damping resistance value R2 are calculated, and when the calculated value of the damping resistance becomes a negative value, a buffer having a small output impedance is added or the driving element is changed.

【0038】また、図7には、請求項2の発明によるプ
リント配線設計方法の動作の概要も示してある。前記駆
動源総抵抗R1+R2をもつよう駆動源デバイス1の出
力インピーダンスもしくは出力バッファ素子を自動的に
選択し、十分な出力抵抗値を得られない場合はR2を計
算してネットリストに付加する。あらかじめR2がネッ
トリストにあり、かつ不要と計算された場合はこれを削
除する。負荷仕様をもとに出力特性を選択する機能もし
くは候補から適当なドライバを選択する機能について
は、近年のマイクロプロセッサなど、デバイスの出力特
性をソフトウエアもしくはワイヤの設定により選択でき
るものがあるが、本発明による計算結果によりその値を
設定するものも含まれる。この際、ダンピング抵抗の要
/不要を判断することは言うまでもない。
FIG. 7 also shows an outline of the operation of the printed wiring design method according to the second aspect of the present invention. The output impedance or output buffer element of the drive source device 1 is automatically selected so as to have the drive source total resistance R1 + R2. If a sufficient output resistance cannot be obtained, R2 is calculated and added to the netlist. If R2 is already in the netlist and calculated as unnecessary, it is deleted. For the function of selecting the output characteristics based on the load specifications or the function of selecting an appropriate driver from the candidates, there are those that can select the output characteristics of the device by software or wire settings, such as recent microprocessors. The one that sets the value based on the calculation result according to the present invention is also included. At this time, it is needless to say that the necessity / unnecessity of the damping resistor is determined.

【0039】また、請求項3の発明に関しては、回帰式
として、例えば、下記のような図3のグラフ上に示され
た近似曲線の式などを用いることができる。また、プリ
ント配線設計装置上の実装においては、テーブルとその
補間値を用いるなども可能である。
According to the invention of claim 3, as the regression equation, for example, the following equation of an approximate curve shown on the graph of FIG. 3 can be used. Further, in mounting on a printed wiring design device, a table and its interpolation value can be used.

【0040】[0040]

【数1】 (Equation 1)

【0041】図8には、請求項4の発明によるプリント
配線設計の動作の概要を示してある。配線長に対し前記
配線の特性インピーダンスZおよび前記駆動源側総抵抗
R1+R2を補正する方法として、負荷容量の計算値ご
とに図4のグラフ上に示された曲線より行うか、テーブ
ルとその補間値を用いて行う。なお、あらかじめ部品の
概略配置と概略配線長が決まっている場合には、上記し
た駆動電流i1を算出する際に、あらかじめ配線長によ
る補正を行うことも可能である。
FIG. 8 shows an outline of the operation of the printed wiring design according to the fourth aspect of the present invention. As a method of correcting the characteristic impedance Z of the wiring and the total resistance R1 + R2 of the driving source with respect to the wiring length, a method of correcting the calculated value of the load capacitance by using the curve shown in the graph of FIG. This is performed using If the approximate arrangement of components and the approximate wiring length are determined in advance, it is also possible to perform correction based on the wiring length in advance when calculating the drive current i1.

【0042】図9には、請求項5の発明によるプリント
配線設計の動作の概要を示してある。上記のようにして
算出した特性インピーダンスが、あらかじめ与えられた
プリント基板の層構成、金属厚さ、配線幅、層間距離及
び材質による要求値としての第2の特性インピーダンス
より大きい場合、最小の駆動源総抵抗を選択し、かつ自
動的に整合終端を前記ネットリストに自動的に挿入し、
前記あらかじめ与えられたプリント基板の層構成、金属
厚さ、配線幅、層間距離及び材質にて配線を行う。この
ようにしてさらに立ち上がり時間が不足すると判定され
る場合は、配線幅等の仕様を変更するようインディケー
トすることも可能である。
FIG. 9 shows an outline of the operation of the printed wiring design according to the fifth aspect of the present invention. If the characteristic impedance calculated as described above is larger than the second characteristic impedance as a required value according to the layer configuration, metal thickness, wiring width, interlayer distance, and material of the printed circuit board given in advance, the minimum driving source Selecting the total resistance and automatically inserting matching terminations into the netlist,
Wiring is performed according to the given layer configuration, metal thickness, wiring width, interlayer distance, and material of the printed circuit board. If it is determined that the rise time is further insufficient in this way, it is possible to make an indication to change the specifications such as the wiring width.

【0043】[0043]

【発明の効果】以上説明したように、本発明によれば、
従来人手によって行われてきたプリントアウトの網羅的
な伝送線路シミュレーションによらず、配線仕様とその
駆動パラメータの設計をプリント配線設計支援装置を用
いて電子回路設計装置より出力したデータを元に自動的
に行うことが可能である。このため、アートワークの前
に膨大なパラメータに対しプリレイアウトの伝送路シミ
ュレーションを行う必要を無くし、設計期間を抜本的に
短縮することが可能となる。
As described above, according to the present invention,
Wiring specifications and drive parameter design are automatically performed based on data output from the electronic circuit design device using a printed wiring design support device, instead of the comprehensive manual transmission line simulation of printouts conventionally performed manually. It is possible to do. Therefore, it is not necessary to perform a pre-layout transmission line simulation for a large number of parameters before the artwork, and it is possible to drastically shorten the design period.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の一例に係るプリント配線設計支援装
置の構成図である。
FIG. 1 is a configuration diagram of a printed wiring design support apparatus according to an example of the present invention.

【図2】 プリント配線回路モデルの概念図である。FIG. 2 is a conceptual diagram of a printed wiring circuit model.

【図3】 駆動電流と負荷電流との比と立ち上り時間と
の関係を示すグラフである。
FIG. 3 is a graph showing a relationship between a ratio between a drive current and a load current and a rise time.

【図4】 特性インピーダンスと基板配線の諸元との関
係を示すグラフである。
FIG. 4 is a graph showing a relationship between characteristic impedance and specifications of substrate wiring.

【図5】 駆動電流と負荷電流との比と配線長との関係
を示すグラフである。
FIG. 5 is a graph showing a relationship between a ratio of a drive current to a load current and a wiring length.

【図6】 立ち上り時間と総負荷容量と配線の最小長さ
との関係を示す図である。
FIG. 6 is a diagram showing a relationship among a rise time, a total load capacity, and a minimum length of a wiring.

【図7】 本発明に係る動作処理の概要を示す図であ
る。
FIG. 7 is a diagram showing an outline of an operation process according to the present invention.

【図8】 本発明に係る動作処理の概要を示す図であ
る。
FIG. 8 is a diagram showing an outline of an operation process according to the present invention.

【図9】 本発明に係る動作処理の概要を示す図であ
る。
FIG. 9 is a diagram showing an outline of an operation process according to the present invention.

【符号の説明】[Explanation of symbols]

1:駆動源、 2:伝送線路(配線)、3:負荷デバイ
ス、 V1:駆動電圧、V3:負荷電圧、 i1:駆動
電流、i2:負荷電流、 R1:駆動源内部抵抗、R
2:ダンピング抵抗、 Z:配線特性インピーダンス、
w:配線幅、
1: drive source, 2: transmission line (wiring), 3: load device, V1: drive voltage, V3: load voltage, i1: drive current, i2: load current, R1: drive source internal resistance, R
2: damping resistance, Z: wiring characteristic impedance,
w: wiring width,

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】駆動源電子デバイスと、当該駆動源電子デ
バイスによって駆動される負荷電子デバイスとが配線に
よって接続される電子回路を設計する方法であって、 駆動源電子デバイスが駆動時に配線を充電する駆動電流
と負荷デバイスを充電する負荷電流との比と、負荷デバ
イスでの電圧立ち上り時間との関係を用いて、駆動源デ
バイスの出力インピーダンスと配線の特性インピーダン
スとを算出することを特徴とする配線設計方法。
1. A method for designing an electronic circuit in which a drive source electronic device and a load electronic device driven by the drive source electronic device are connected by wiring, wherein the drive source electronic device charges the wiring when driven. Calculating the output impedance of the drive source device and the characteristic impedance of the wiring by using the relationship between the ratio of the drive current to be charged to the load current for charging the load device and the voltage rise time at the load device. Wiring design method.
【請求項2】回路情報を含むネットリストと、回路を設
計するに用いる電子デバイスの駆動条件情報を含む付随
情報と、電子デバイスの諸元情報を含むデバイスライブ
ラリとに基づいて、駆動対象の電子デバイスの入力負荷
容量特性情報を含む負荷モデルと、駆動源電子デバイス
の駆動源電圧および内部抵抗とを算出し、 デバイスライブラリと、算出された負荷モデルとに基づ
いて駆動源が駆動する電子デバイスの負荷容量の総和を
算出し、 駆動対象電子デバイスに加わる負荷電圧の立ち上り時間
の設計値と、算出された電子デバイスの総負荷容量とに
基づいて、当該電子デバイスに加わる負荷電流を算出
し、 駆動対象電子デバイスに加わる負荷電圧の立ち上り時間
の設計値と、算出された電子デバイスに加わる負荷電流
とに基づいて、駆動源から出力される駆動電流を算出
し、 算出された駆動電流と、算出された駆動源電圧とに基づ
いて、駆動源側の総抵抗と、駆動源と駆動対象電子デバ
イスとを接続する配線の特性インピーダンスとを算出
し、 配線を設けるプリント基板の層構成、金属厚さ、層間距
離および材質に基づいて、配線の特性インピーダンスを
有する配線幅を算出し、 算出された駆動源側の総抵抗と、算出された駆動源の内
部抵抗とに基づいて、駆動源側のダンピング抵抗を算出
して、 適切な配線幅およびダンピング抵抗値で配線する配線設
計方法。
2. An electronic device to be driven based on a net list including circuit information, accompanying information including driving condition information of an electronic device used for designing a circuit, and a device library including specification information of the electronic device. A load model including input load capacitance characteristic information of the device, a drive source voltage and an internal resistance of the drive source electronic device are calculated, and a device library and an electronic device driven by the drive source based on the calculated load model are calculated. Calculate the sum of the load capacitances, calculate the load current applied to the electronic device based on the design value of the rise time of the load voltage applied to the electronic device to be driven, and the calculated total load capacitance of the electronic device. Based on the design value of the rise time of the load voltage applied to the target electronic device and the calculated load current applied to the electronic device, drive is performed. The drive current output from the source is calculated, and based on the calculated drive current and the calculated drive source voltage, the total resistance on the drive source side and the wiring of the drive source and the electronic device to be driven are connected. Calculate the characteristic impedance, calculate the wiring width having the characteristic impedance of the wiring based on the layer configuration, metal thickness, interlayer distance and material of the printed circuit board on which the wiring is provided, and calculate the calculated total resistance on the drive source side and A wiring design method of calculating a damping resistance on the driving source side based on the calculated internal resistance of the driving source and wiring with an appropriate wiring width and damping resistance value.
【請求項3】請求項2に記載のプリント配線設計方法に
おいて、 算出された駆動源側の総抵抗を有するように駆動源デバ
イスの出力インピーダンスもしくは出力バッファ素子を
選択する配線設計方法。
3. The wiring design method according to claim 2, wherein the output impedance or the output buffer element of the drive source device is selected so as to have the calculated total resistance on the drive source side.
【請求項4】請求項2又は請求項3に記載の配線設計方
法において、 負荷電流と、駆動電流と、負荷電圧の立ち上り時間の設
計値との関係を規定する立ち上り時間設計値に関する回
帰式に基づいて、負荷電流を算出する配線設計方法。
4. The wiring design method according to claim 2 or 3, wherein a regression equation relating to a rise time design value that defines a relationship among a load current, a drive current, and a design value of a rise time of a load voltage. Wiring design method for calculating load current based on
【請求項5】請求項2乃至請求項4のいずれか1項に記
載の配線設計方法において、 算出された幅を有する配線の長さに対して、駆動源が駆
動する電子デバイスの負荷容量に基づいて、算出される
配線の特性インピーダンスを補正する配線設計方法。
5. The wiring design method according to claim 2, wherein a load length of the electronic device driven by the drive source is determined based on a length of the wiring having the calculated width. A wiring design method for correcting a calculated characteristic impedance of a wiring based on the wiring design.
【請求項6】回路情報を含むネットリストと、回路を設
計するに用いる電子デバイスの駆動条件情報を含む付随
情報と、電子デバイスの諸元情報を含むデバイスライブ
ラリとに基づいて、駆動対象の電子デバイスの入力負荷
容量特性情報を含む負荷モデルと、駆動源電子デバイス
の駆動源電圧および内部抵抗とを算出し、 デバイスライブラリと、算出された負荷モデルとに基づ
いて駆動源が駆動する電子デバイスの負荷容量の総和を
算出し、 駆動対象電子デバイスに加わる負荷電圧の立ち上り時間
の設計値と、算出された電子デバイスの総負荷容量とに
基づいて、当該電子デバイスに加わる負荷電流を算出
し、 駆動対象電子デバイスに加わる負荷電圧の立ち上り時間
の設計値と、算出された電子デバイスに加わる負荷電流
とに基づいて、駆動源から出力される駆動電流を算出
し、 算出された駆動電流と、算出された駆動源電圧とに基づ
いて、駆動源側の総抵抗と、駆動源と駆動対象電子デバ
イスとを接続する配線の第1の特性インピーダンスとを
算出し、 予め与えられたプリント基板の層構成、金属厚さ、配線
幅、層間距離および材質による第2の特性インピーダン
スが算出された第1の特性インピーダンスより大きい場
合、最小の駆動源側総抵抗を選択し、 予め与えられたプリント基板の層構成、金属厚さ、配線
幅、層間距離および材質にて配線する配線設計方法。
6. An electronic device to be driven based on a netlist including circuit information, accompanying information including driving condition information of an electronic device used to design a circuit, and a device library including specification information of the electronic device. A load model including input load capacitance characteristic information of the device, a drive source voltage and an internal resistance of the drive source electronic device are calculated, and a device library and an electronic device driven by the drive source based on the calculated load model are calculated. Calculate the sum of the load capacitances, calculate the load current applied to the electronic device based on the design value of the rise time of the load voltage applied to the electronic device to be driven, and the calculated total load capacitance of the electronic device. Based on the design value of the rise time of the load voltage applied to the target electronic device and the calculated load current applied to the electronic device, drive is performed. The drive current output from the source is calculated, and based on the calculated drive current and the calculated drive source voltage, the total resistance on the drive source side and the wiring of the drive source and the electronic device to be driven are connected. The first characteristic impedance is calculated, and the second characteristic impedance due to the layer structure of the printed circuit board, the metal thickness, the wiring width, the interlayer distance, and the material given in advance is larger than the calculated first characteristic impedance, A wiring design method that selects the minimum total resistance on the drive source side and performs wiring based on the given layer configuration, metal thickness, wiring width, interlayer distance, and material of the printed circuit board.
【請求項7】回路情報を含むネットリストと、回路を設
計するに用いる電子デバイスの駆動条件情報を含む付随
情報と、電子デバイスの諸元情報を含むデバイスライブ
ラリとに基づいて、駆動対象の電子デバイスの入力負荷
容量特性情報を含む負荷モデルと、駆動源電子デバイス
の駆動源電圧および内部抵抗とを算出し、 デバイスライブラリと、算出された負荷モデルとに基づ
いて駆動源が駆動する電子デバイスの負荷容量の総和を
算出し、 駆動対象電子デバイスに加わる負荷電圧の立ち上り時間
の設計値と、算出された電子デバイスの総負荷容量とに
基づいて、当該電子デバイスに加わる負荷電流を算出
し、 駆動対象電子デバイスに加わる負荷電圧の立ち上り時間
の設計値と、算出された電子デバイスに加わる負荷電流
とに基づいて、駆動源から出力される駆動電流を算出
し、 算出された駆動電流と、算出された駆動源電圧とに基づ
いて、駆動源側の総抵抗と、駆動源と駆動対象電子デバ
イスとを接続する配線の第1の特性インピーダンスとを
算出し、 予め与えられたプリント基板の層構成、金属厚さ、配線
幅、層間距離および材質による第2の特性インピーダン
スが算出された第1の特性インピーダンスより小さい場
合、駆動源側の総抵抗が第2の特性インピーダンス等し
い値となるように駆動源側のダンピング抵抗を選択し、 予め与えられたプリント基板の層構成、金属厚さ、配線
幅、層間距離および材質にて配線する配線設計方法。
7. An electronic device to be driven based on a netlist including circuit information, accompanying information including driving condition information of an electronic device used for designing a circuit, and a device library including specification information of the electronic device. A load model including input load capacitance characteristic information of the device, a drive source voltage and an internal resistance of the drive source electronic device are calculated, and a device library and an electronic device driven by the drive source based on the calculated load model are calculated. Calculate the sum of the load capacitances, calculate the load current applied to the electronic device based on the design value of the rise time of the load voltage applied to the electronic device to be driven, and the calculated total load capacitance of the electronic device. Based on the design value of the rise time of the load voltage applied to the target electronic device and the calculated load current applied to the electronic device, drive is performed. The drive current output from the source is calculated, and based on the calculated drive current and the calculated drive source voltage, the total resistance on the drive source side and the wiring of the drive source and the electronic device to be driven are connected. Calculating a first characteristic impedance, and when a second characteristic impedance based on a given layer configuration, metal thickness, wiring width, interlayer distance, and material of the printed circuit board is smaller than the calculated first characteristic impedance, The damping resistor on the drive source side is selected so that the total resistance on the drive source side has the same value as the second characteristic impedance, and the layer structure, metal thickness, wiring width, interlayer distance and material of the printed circuit board are determined in advance. Wiring design method to wire.
【請求項8】駆動源電子デバイスと、当該駆動源電子デ
バイスによって駆動される負荷電子デバイスとが配線に
よって接続される電子回路の設計を支援する装置であっ
て、 駆動源電子デバイスが駆動時に配線を充電する駆動電流
と負荷デバイスを充電する負荷電流との比と、負荷デバ
イスでの電圧立ち上り時間との関係を用いて、駆動源デ
バイスの出力インピーダンスと配線の特性インピーダン
スとを算出する手段を備えたことを特徴とする配線設計
支援装置。
8. An apparatus for supporting the design of an electronic circuit in which a drive source electronic device and a load electronic device driven by the drive source electronic device are connected by wiring, wherein the drive source electronic device is connected to a wire when driven. Means for calculating the output impedance of the drive source device and the characteristic impedance of the wiring by using the relationship between the ratio of the drive current for charging the load device to the load current for charging the load device and the voltage rise time at the load device. A wiring design support device characterized by the following.
【請求項9】回路情報を含むネットリストと、回路を設
計するに用いる電子デバイスの駆動条件情報を含む付随
情報と、電子デバイスの諸元情報を含むデバイスライブ
ラリとに基づいて、駆動対象の電子デバイスの入力負荷
容量特性情報を含む負荷モデルと、駆動源電子デバイス
の駆動源電圧および内部抵抗とを算出する手段と、 デバイスライブラリと、算出された負荷モデルとに基づ
いて駆動源が駆動する電子デバイスの負荷容量の総和を
算出する手段と、 駆動対象電子デバイスに加わる負荷電圧の立ち上り時間
の設計値と、算出された電子デバイスの総負荷容量とに
基づいて、当該電子デバイスに加わる負荷電流を算出す
る手段と、 駆動対象電子デバイスに加わる負荷電圧の立ち上り時間
の設計値と、算出された電子デバイスに加わる負荷電流
とに基づいて、駆動源から出力される駆動電流を算出す
る手段と、 算出された駆動電流と、算出された駆動源電圧とに基づ
いて、駆動源側の総抵抗と、駆動源と駆動対象電子デバ
イスとを接続する配線の特性インピーダンスとを算出す
る手段と、 配線を設けるプリント基板の層構成、金属厚さ、層間距
離および材質に基づいて、配線の特性インピーダンスを
有する配線幅を算出する手段と、 算出された駆動源側の総抵抗と、算出された駆動源の内
部抵抗とに基づいて、駆動源側のダンピング抵抗を算出
する手段と、を備え、 適切な配線幅およびダンピング抵抗値で配線することを
支援する配線設計支援装置。
9. An electronic device to be driven based on a netlist including circuit information, accompanying information including driving condition information of an electronic device used to design a circuit, and a device library including specification information of the electronic device. A load model including input load capacitance characteristic information of the device; a unit for calculating a drive source voltage and an internal resistance of the drive source electronic device; a device library; and an electronic device driven by the drive source based on the calculated load model. Means for calculating the sum of the load capacities of the devices, the design value of the rise time of the load voltage applied to the driven electronic device, and the load current applied to the electronic device based on the calculated total load capacity of the electronic device. Means for calculating, a design value of a rise time of a load voltage applied to the driven electronic device, and a calculated value applied to the electronic device. Means for calculating a drive current output from the drive source based on the load current; a total resistance on the drive source side based on the calculated drive current and the calculated drive source voltage; Means for calculating the characteristic impedance of the wiring connecting to the electronic device to be driven; and calculating the wiring width having the characteristic impedance of the wiring based on the layer configuration, metal thickness, interlayer distance and material of the printed circuit board on which the wiring is provided. Means for calculating the damping resistance on the drive source side based on the calculated total resistance on the drive source side and the calculated internal resistance on the drive source. A wiring design support device that supports wiring by value.
JP2000338492A 2000-11-07 2000-11-07 Wiring designing method and designing support device Pending JP2002149733A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000338492A JP2002149733A (en) 2000-11-07 2000-11-07 Wiring designing method and designing support device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000338492A JP2002149733A (en) 2000-11-07 2000-11-07 Wiring designing method and designing support device

Publications (1)

Publication Number Publication Date
JP2002149733A true JP2002149733A (en) 2002-05-24

Family

ID=18813695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000338492A Pending JP2002149733A (en) 2000-11-07 2000-11-07 Wiring designing method and designing support device

Country Status (1)

Country Link
JP (1) JP2002149733A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003036713A1 (en) * 2001-10-25 2003-05-01 Nec Corporation Digital signal transmission circuit and method of designing it
JP2008217315A (en) * 2007-03-02 2008-09-18 Nec Corp Designing system of circuit board, designing method of circuit board, and computer program for designing circuit board
JP2008217231A (en) * 2007-03-01 2008-09-18 Hitachi Communication Technologies Ltd Transmission line design support device and program
CN114025481A (en) * 2021-11-12 2022-02-08 深圳市一晤未来科技有限公司 Method and system for identifying and managing impedance line

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003036713A1 (en) * 2001-10-25 2003-05-01 Nec Corporation Digital signal transmission circuit and method of designing it
JP2008217231A (en) * 2007-03-01 2008-09-18 Hitachi Communication Technologies Ltd Transmission line design support device and program
JP2008217315A (en) * 2007-03-02 2008-09-18 Nec Corp Designing system of circuit board, designing method of circuit board, and computer program for designing circuit board
CN114025481A (en) * 2021-11-12 2022-02-08 深圳市一晤未来科技有限公司 Method and system for identifying and managing impedance line
CN114025481B (en) * 2021-11-12 2023-06-30 深圳市一晤未来科技有限公司 Method and system for identifying and managing impedance line

Similar Documents

Publication Publication Date Title
JP4001449B2 (en) Unnecessary radiation analysis method
US6314546B1 (en) Interconnect capacitive effects estimation
US6543041B1 (en) Method and apparatus for reducing signal integrity and reliability problems in ICS through netlist changes during placement
US7191414B1 (en) Apparatus and methods for interconnect simulation in electronic circuitry using non-uniform time step
US8219953B2 (en) Budgeting electromigration-related reliability among metal paths in the design of a circuit
JP4528659B2 (en) Clock jitter calculation device, clock jitter calculation method, and clock jitter calculation program
JP3821612B2 (en) Unnecessary radiation analysis method
EP1214785A1 (en) A system and method for analyzing simultaneous switching noise
US20030083856A1 (en) Model analyzing method and apparatus, and storage medium
EP3239865A1 (en) Method for analyzing ir drop and electromigration of ic
US20150331989A1 (en) Metal interconnect modeling
JP2002149733A (en) Wiring designing method and designing support device
JP2001175702A (en) Method for designing circuit
US7065720B2 (en) Apparatus and methods for current-based models for characterization of electronic circuitry
JP2002280454A (en) Method for designing semiconductor device
US8863066B1 (en) Wiring-optimal method to route high performance clock nets satisfying electrical and reliability constraints
US7886237B2 (en) Method of generating a functional design structure
WO1998038671A2 (en) Improved method for manufacturing a circuit on a circuit substrate
KR20100077405A (en) Method for modeling signal transient characteristic of multi-coupled frequency-variant transmission lines
US10452801B2 (en) Routing of nets of an integrated circuit
US11017138B2 (en) Timing analysis for parallel multi-state driver circuits
US7962322B2 (en) Design structure for compensating for variances of a buried resistor in an integrated circuit
US20050256921A1 (en) Delay calculation method, timing analysis method, calculation object network approximation method, and delay control method
US7741826B1 (en) Device and method for compensating for ground voltage elevations
US6760893B2 (en) Using transition time checks to determine noise problems on signal lines of an integrated circuit