JP2002140034A - Portable information device and its driving method - Google Patents

Portable information device and its driving method

Info

Publication number
JP2002140034A
JP2002140034A JP2001249858A JP2001249858A JP2002140034A JP 2002140034 A JP2002140034 A JP 2002140034A JP 2001249858 A JP2001249858 A JP 2001249858A JP 2001249858 A JP2001249858 A JP 2001249858A JP 2002140034 A JP2002140034 A JP 2002140034A
Authority
JP
Japan
Prior art keywords
circuit
portable information
display device
pixels
information device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001249858A
Other languages
Japanese (ja)
Other versions
JP4896317B2 (en
JP2002140034A5 (en
Inventor
Shunpei Yamazaki
舜平 山崎
Jun Koyama
潤 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001249858A priority Critical patent/JP4896317B2/en
Publication of JP2002140034A publication Critical patent/JP2002140034A/en
Publication of JP2002140034A5 publication Critical patent/JP2002140034A5/ja
Application granted granted Critical
Publication of JP4896317B2 publication Critical patent/JP4896317B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a portable information device with an LE display device which can be made low in power consumption when a still picture is displayed. SOLUTION: In the EL display device that the portable information device has, a plurality of storage circuits and a D/A converter are arranged in a pixel. When the EL display device displays a still picture, the EL display device and video display functions other than a control circuit which controls the EL display device are stopped to make the power consumption small.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、携帯情報装置に関
する。特に、有機EL素子などを用いた表示装置を組み
込んだ、携帯電話、PDA、携帯パーソナルコンピュー
タ、携帯ナビゲーションシステム、電子書籍などの携帯
情報装置に関する。
The present invention relates to a portable information device. In particular, the present invention relates to a portable information device, such as a mobile phone, a PDA, a portable personal computer, a portable navigation system, and an electronic book, into which a display device using an organic EL element or the like is incorporated.

【0002】なお、本明細書中では、EL素子とは、一
重項励起子からの発光(蛍光)を利用するものと、三重
項励起子からの発光(燐光)を利用するものの両方を示
すものとする。
[0002] In this specification, an EL element refers to both an element utilizing light emission (fluorescence) from a singlet exciton and an element utilizing light emission (phosphorescence) from a triplet exciton. And

【0003】[0003]

【従来の技術】近年、通信技術の発展によって、携帯電
話が普及している。今後はさらに動画の電送や、より多
量の情報伝達が予想される。一方パーソナルコンピュー
タもその軽量化によって、モバイル対応の製品が生産さ
れている。電子手帳にはじまったパーソナルデジタルア
シスタント(PDA)と呼ばれる情報機器も多数生産さ
れ、普及しつつある。また、EL表示装置などの発展に
より、それらの携帯情報機器には、ほとんどのものにフ
ラットディスプレイが装備されている。
2. Description of the Related Art In recent years, mobile phones have become widespread due to the development of communication technology. In the future, the transmission of moving images and the transmission of more information are expected. On the other hand, personal computers have been manufactured for mobile devices due to their light weight. A large number of information devices called personal digital assistants (PDAs) started with electronic notebooks have been produced and are becoming popular. Also, due to the development of EL display devices and the like, most of these portable information devices are equipped with flat displays.

【0004】さらに最近の技術では、それらに使用され
るEL表示装置としてアクティブマトリクス型表示装置
を使用する方向にある。
In a more recent technology, there is a trend to use an active matrix type display device as an EL display device used for them.

【0005】アクティブマトリクス型表示装置は、画素
1つずつに対して、薄膜トランジスタ(以下、TFTと
表記する)を1つずつ配置し、画像を制御している。こ
の様なアクティブマトリクス型表示装置はパッシブマト
リクス型表示装置と比較して、高精細化、画質の向上が
可能である、動画対応が可能であるなどの長所を持って
いる。それ故に今後は携帯情報機器のEL表示装置はパ
ッシブマトリクス型からアクティブマトリクス型に変化
していくと思われる。
In the active matrix type display device, an image is controlled by arranging one thin film transistor (hereinafter referred to as TFT) for each pixel. Such an active matrix display device has advantages over a passive matrix display device, such as higher definition, higher image quality, and compatibility with moving images. Therefore, it is expected that the EL display device of the portable information device will change from the passive matrix type to the active matrix type in the future.

【0006】また、アクティブマトリクス型表示装置の
なかでも、近年、低温ポリシリコンを用いた、表示装置
の製品化が行われている。低温ポリシリコン技術では、
画素を構成する画素TFTの他に、画素部の周辺部に、
TFTを用いて駆動回路を同時形成することができ、装
置の小型化、低消費電力化に大いに貢献する。それに伴
って、近年その応用分野の拡大が著しいモバイル機器の
表示部等に、EL表示装置は不可欠なデバイスとなって
きている。
[0006] Among active matrix display devices, display devices using low-temperature polysilicon have recently been commercialized. With low temperature polysilicon technology,
In addition to the pixel TFT that constitutes the pixel,
A driving circuit can be simultaneously formed using TFTs, which greatly contributes to miniaturization of the device and low power consumption. Along with this, an EL display device has become an indispensable device in a display section of a mobile device, etc., in which the application field has been remarkably expanding in recent years.

【0007】図15に、EL表示装置を組み込んだ、従
来の携帯情報端末のブロック図を示す。
FIG. 15 is a block diagram of a conventional portable information terminal incorporating an EL display device.

【0008】携帯情報端末ではユーザーが必要に応じ
て、求める情報を引き出すことが要求される。その情報
は、まず、その携帯情報端末内の記憶装置(DRAM1
509、フラッシュメモリ1510など)に記憶されて
いるもの、または携帯情報端末に差し込まれるメモリー
カード1503に記憶されているもの、外部インターフ
ェイスポート1505を介して外部機器と接続して情報
を得る物などがある。これらの情報はペン入力タブレッ
ト1501より入力されるユーザーの指示に基づいて、
CPU1506により処理され、EL表示装置1513
は表示を行う。
[0008] In a portable information terminal, it is required that a user derive required information as needed. The information is first stored in a storage device (DRAM 1) in the portable information terminal.
509, flash memory 1510, etc.), those stored in a memory card 1503 inserted into a portable information terminal, and those that obtain information by connecting to an external device via an external interface port 1505. is there. These pieces of information are based on the user's instruction input from the pen input tablet 1501,
Processed by the CPU 1506 and the EL display device 1513
Performs display.

【0009】具体的には、ペン入力ダブレット1501
より入力された信号は、検出回路1502により検出さ
れ、ダブレットインターフェイス1518に入力され
る。この入力信号は、ダブレットインターフェイス15
18により処理され、映像信号処理回路1507等に入
力される。必要なデータをCPU1506が処理し、そ
れをVRAM1511に格納してある画像フォーマット
に基づき、画像データに変換し、ELコントローラ15
12に送る。ここでELコントローラ1512はEL表
示装置1513を駆動する信号を生成し、表示装置15
13に入力する。こうして表示装置1513は、駆動
し、表示を行う。
Specifically, a pen input doublet 1501
The input signal is detected by the detection circuit 1502 and input to the doublet interface 1518. This input signal is sent to the doublet interface 15
18 and input to the video signal processing circuit 1507 and the like. The CPU 1506 processes necessary data, converts the data into image data based on the image format stored in the VRAM 1511,
Send to 12. Here, the EL controller 1512 generates a signal for driving the EL display device 1513 and outputs the signal to the display device 1513.
Input to 13. Thus, the display device 1513 is driven to perform display.

【0010】図16に、EL表示装置を組み込んだ、従
来の携帯電話のブロック図を示す。携帯電話は電波を送
受信する送受信回路1615と、受信した信号を音声処
理する音声処理回路1602、スピーカ1614、マイ
ク1608、またデータを入力するキーボード160
1、キーボード1601より入力された信号を処理す
る、キーボードインターフェイス1618などを有して
いる。
FIG. 16 is a block diagram of a conventional portable telephone incorporating an EL display device. The mobile phone includes a transmission / reception circuit 1615 for transmitting and receiving radio waves, a voice processing circuit 1602 for performing voice processing on a received signal, a speaker 1614, a microphone 1608, and a keyboard 160 for inputting data.
1, a keyboard interface 1618 for processing a signal input from the keyboard 1601;

【0011】キーボードより入力されるユーザーの指示
に基づいて、記憶装置(DRAM1609、フラッシュ
メモリ1610など)に記憶されているもの、または携
帯情報端末に差し込まれるメモリーカード1603に記
憶されているもの、外部インターフェイスポート160
5を介して外部機器と接続して得る情報等がCPU16
06により処理され、EL表示装置1613は表示を行
う。
On the basis of a user's instruction input from a keyboard, a device stored in a storage device (DRAM 1609, flash memory 1610, etc.), a device stored in a memory card 1603 inserted into a portable information terminal, an external device Interface port 160
And the like obtained by connecting to an external device via the CPU 5
06, and the EL display device 1613 performs display.

【0012】具体的には、キーボード1601より入力
された信号は、キーボードインターフェイス1618に
より処理され、映像信号処理回路1607等に入力され
る。必要なデータをCPU1606が処理し、それをV
RAM1611に格納してある画像フォーマットに基づ
き、画像データに変換し、ELコントローラ1612に
送付する。ここでELコントローラ1612はEL表示
装置1613を駆動する信号を生成し、表示装置に入力
する。こうして、表示装置は駆動し、表示を行う。
More specifically, a signal input from a keyboard 1601 is processed by a keyboard interface 1618 and input to a video signal processing circuit 1607 and the like. The necessary data is processed by the CPU 1606, and
The image data is converted into image data based on the image format stored in the RAM 1611 and sent to the EL controller 1612. Here, the EL controller 1612 generates a signal for driving the EL display device 1613 and inputs the signal to the display device. Thus, the display device is driven to perform display.

【0013】なお、送受信回路1615の構造の例とし
て、図26を示す。
FIG. 26 shows an example of the structure of the transmission / reception circuit 1615.

【0014】送受信回路1615は、アンテナ260
2、フィルタ2603、2607、2608、261
2、2616、スイッチ2604、アンプ2605、2
606、2617、第1周波数変換回路2609、第2
周波数変換回路2613、周波数変換回路2611、発
振回路2610、2614、直交変換器2615、デー
タ復調回路2618、データ変調回路2619を含む。
The transmitting / receiving circuit 1615 includes an antenna 260
2, filters 2603, 2607, 2608, 261
2, 2616, switch 2604, amplifier 2605, 2
606, 2617, the first frequency conversion circuit 2609, the second
A frequency conversion circuit 2613, a frequency conversion circuit 2611, oscillation circuits 2610 and 2614, an orthogonal converter 2615, a data demodulation circuit 2618, and a data modulation circuit 2619 are included.

【0015】ここで、上記の携帯情報端末や携帯電話に
組み込まれた表示装置として、従来のデジタル方式のE
L表示装置について説明する。その概略図を、図13に
示す。中央に画素部1308が配置されている。画素部
の上側には、ソース信号線を制御するための、ソース信
号線駆動回路1301が配置されている。ソース信号線
駆動回路1301は、シフトレジスタ回路1303、第
1のラッチ回路1304、第2のラッチ回路1305、
D/Aコンバータ(D/A変換回路)1306、アナロ
グスイッチ1307等を有する。画素部の左右には、ゲ
ート信号線を制御するための、ゲート信号線駆動回路1
302が配置されている。なお、図13においては、ゲ
ート信号線駆動回路1302は、画素部の左右両側に配
置されているが、片側配置でも構わない。ただし、両側
配置とした方が、駆動効率、駆動信頼性の面から見て望
ましい。
Here, as a display device incorporated in the portable information terminal or the portable telephone, a conventional digital E-type is used.
The L display device will be described. The schematic diagram is shown in FIG. A pixel portion 1308 is provided at the center. A source signal line driver circuit 1301 for controlling a source signal line is provided above the pixel portion. The source signal line driver circuit 1301 includes a shift register circuit 1303, a first latch circuit 1304, a second latch circuit 1305,
A D / A converter (D / A conversion circuit) 1306, an analog switch 1307, and the like are provided. A gate signal line drive circuit 1 for controlling a gate signal line is provided on the left and right sides of the pixel portion.
302 is arranged. In FIG. 13, the gate signal line driving circuits 1302 are arranged on both the left and right sides of the pixel portion, but may be arranged on one side. However, it is desirable to dispose them on both sides in terms of drive efficiency and drive reliability.

【0016】ソース信号線駆動回路1301に関して
は、図14に示すような構成を有している。図14に例
として示す駆動回路は、水平方向解像度1024画素、
3ビットデジタル階調信号の表示に対応したソース信号
線駆動回路であり、シフトレジスタ回路(SR)140
1、第1のラッチ回路(LAT1)1402、第2のラ
ッチ回路(LAT2)1403、D/Aコンバータ(D
/A)1404等を有する。なお、図14では図示して
いないが、必要に応じてバッファ回路、レベルシフタ回
路等を配置しても良い。
The source signal line drive circuit 1301 has a configuration as shown in FIG. The drive circuit shown as an example in FIG. 14 has a horizontal resolution of 1024 pixels,
A source signal line driving circuit corresponding to the display of a 3-bit digital gradation signal, and a shift register circuit (SR) 140
1, a first latch circuit (LAT1) 1402, a second latch circuit (LAT2) 1403, a D / A converter (D
/ A) 1404 and the like. Although not shown in FIG. 14, a buffer circuit, a level shifter circuit, and the like may be provided as necessary.

【0017】図13および図14を用いて、表示装置の
動作について簡単に説明する。まず、シフトレジスタ回
路1303(図14中、SRと表記)にクロック信号
(S−CLK、S−CLKb)およびスタートパルス
(S−SP)が入力され、順次パルス(サンプリングパ
ルス)が出力される。続いて、それらのパルスは第1の
ラッチ回路1304(図14中、LAT1と表記)に入
力され、同じく第1のラッチ回路1304に入力された
デジタル信号(Digital Data)をそれぞれ
保持していく。ここで、D1が最上位ビット(MSB:
Most Significant Bit)、D3が最下位ビット(LS
B:Least Significant Bit)である。第1のラッチ回
路1304において、1水平周期分のデジタル信号の保
持が完了すると、帰線期間中に、第1のラッチ回路13
04で保持されているデジタル信号は、ラッチ信号(L
atch Pulse)の入力に従い、一斉に第2のラ
ッチ回路1305(図14中、LAT2と表記)へと転
送される。
The operation of the display device will be briefly described with reference to FIGS. First, a clock signal (S-CLK, S-CLKb) and a start pulse (S-SP) are input to a shift register circuit 1303 (denoted by SR in FIG. 14), and pulses (sampling pulses) are sequentially output. Subsequently, those pulses are input to a first latch circuit 1304 (denoted as LAT1 in FIG. 14), and hold the digital signals (Digital Data) input to the first latch circuit 1304, respectively. Here, D1 is the most significant bit (MSB:
Most Significant Bit), D3 is the least significant bit (LS)
B: Least Significant Bit). When the holding of the digital signal for one horizontal cycle is completed in the first latch circuit 1304, the first latch circuit 1330
04 is a latch signal (L
In response to the input of the “attach pulse”, the data is simultaneously transferred to the second latch circuit 1305 (denoted as LAT2 in FIG. 14).

【0018】その後、再びシフトレジスタ回路1303
が動作し、次の水平周期分のデジタル信号の保持が開始
される。同時に、第2のラッチ回路1305で保持され
ているデジタル信号は、D/Aコンバータ1306(図
14中、D/Aと表記)にてアナログ信号へと変換され
る。このアナログ信号は、ソース信号線を経由して画素
に入力される。この動作を繰り返すことによって、画像
の表示が行われる。
Thereafter, the shift register circuit 1303 is again activated.
Operates to start holding digital signals for the next horizontal cycle. At the same time, the digital signal held by the second latch circuit 1305 is converted to an analog signal by a D / A converter 1306 (denoted as D / A in FIG. 14). This analog signal is input to the pixel via the source signal line. By repeating this operation, an image is displayed.

【0019】続いて、画素部1308の駆動について説
明する。図29に、図13の画素部1308の一部を示
す。図29(A)は、3×3画素のマトリクスを示して
いる。点線枠1900にて囲まれた部分が1画素であ
り、図29(B)にその拡大図を示す。図29(B)に
おいて、1901は、画素に信号を書き込む時のスイッ
チング素子として機能するTFT(以下、スイッチング
用TFTという)である。このスイッチング用TFT1
901にはnチャネル型もしくはpチャネル型のいずれ
の極性を用いても良い。1902はEL素子1903に
供給する電流を制御するための素子(電流制御素子)と
して機能するTFT(以下、EL駆動用TFTという)
である。EL駆動用TFT1902にpチャネル型を用
いる場合には、EL素子1903の陽極1909と電源
供給線1907との間に配置する。別の構成方法とし
て、EL駆動用TFT1902にnチャネル型を用い
て、EL素子1903の陰極1910と陰極電極190
8との間に配置したりすることも可能である。しかし、
TFTの動作としてソース接地が良いこと、EL素子1
903の製造上の制約などから、EL駆動用TFT19
02にはpチャネル型TFTを用い、図29(B)に図
示したように、EL素子1903の陽極1909と電源
供給線1907との間にEL駆動用TFT1902を配
置する方式が一般的であり、多く採用されている。19
04は、ソース信号線1906から入力される信号(電
圧)を保持するための保持容量である。図29(B)で
の保持容量1904の一方の端子は、電源供給線190
7に接続されているが、専用の配線を用いることもあ
る。スイッチング用TFT1901のゲート電極は、ゲ
ート信号線1905に、ソース領域もしくはドレイン領
域の一方は、ソース信号線1906に接続され、もう一
方はEL駆動用TFTのゲート電極に接続されている。
Subsequently, driving of the pixel portion 1308 will be described. FIG. 29 illustrates a part of the pixel portion 1308 in FIG. FIG. 29A shows a matrix of 3 × 3 pixels. A portion surrounded by a dotted frame 1900 is one pixel, and FIG. 29B is an enlarged view thereof. In FIG. 29B, reference numeral 1901 denotes a TFT which functions as a switching element when writing a signal to a pixel (hereinafter, referred to as a switching TFT). This switching TFT 1
Either an n-channel type or a p-channel type polarity may be used for 901. Reference numeral 1902 denotes a TFT that functions as an element (current control element) for controlling a current supplied to the EL element 1903 (hereinafter, referred to as an EL driving TFT).
It is. In the case where a p-channel type is used for the EL driving TFT 1902, it is arranged between the anode 1909 of the EL element 1903 and the power supply line 1907. As another configuration method, a cathode 1910 and a cathode electrode 190 of an EL element 1903 are used by using an n-channel TFT for an EL driving TFT 1902.
8 can also be arranged. But,
The operation of the TFT is such that the source ground is good and the EL element 1
903, the EL driving TFT 19
In general, a method of using a p-channel TFT for 02 and disposing an EL driving TFT 1902 between an anode 1909 of an EL element 1903 and a power supply line 1907 as shown in FIG. Many are adopted. 19
Reference numeral 04 denotes a storage capacitor for holding a signal (voltage) input from the source signal line 1906. One terminal of the storage capacitor 1904 in FIG.
7, but a dedicated wiring may be used. The gate electrode of the switching TFT 1901 is connected to the gate signal line 1905, one of the source region and the drain region is connected to the source signal line 1906, and the other is connected to the gate electrode of the EL driving TFT.

【0020】次に、同図29を参照して、アクティブマ
トリクス型EL表示装置の回路の動作について説明す
る。まず、ゲート信号線1905が選択されると、スイ
ッチング用TFT1901のゲート電極に電圧が印加さ
れ、スイッチング用TFT1901が導通状態になる。
すると、ソース信号線1906の信号(電圧)が保持容
量1904に入力される。保持容量1904の電圧は、
EL駆動用TFT1902のゲート・ソース間電圧VGS
となるため、保持容量1904の電圧に応じた電流がE
L駆動用TFT1902とEL素子1903に流れる。
その結果、EL素子1903が点灯する。
Next, the operation of the circuit of the active matrix type EL display device will be described with reference to FIG. First, when the gate signal line 1905 is selected, a voltage is applied to the gate electrode of the switching TFT 1901 and the switching TFT 1901 is turned on.
Then, a signal (voltage) of the source signal line 1906 is input to the storage capacitor 1904. The voltage of the storage capacitor 1904 is
Gate-source voltage V GS of EL driving TFT 1902
Therefore, the current corresponding to the voltage of the storage capacitor 1904 is E
It flows to the L driving TFT 1902 and the EL element 1903.
As a result, the EL element 1903 turns on.

【0021】EL素子1903の輝度、つまりEL素子
1903を流れる電流量は、EL駆動用TFT1902
のVGSによって制御される。VGSは、保持容量1904
の電圧であり、それはソース信号線1906に入力され
る信号(電圧)である。つまり、ソース信号線1906
に入力される信号(電圧)を制御することによって、E
L素子1903の輝度を制御する。最後に、ゲート信号
線1905を非選択状態にして、スイッチング用TFT
1901のゲートを閉じ、スイッチング用TFT190
1を非導通状態にする。その時、保持容量1904に蓄
積された電荷は保持される。よって、EL駆動用TFT
1902のVGSは、そのまま保持され、V GSに応じた電
流が、EL駆動用TFT1902を介してEL素子19
03に流れ続ける。
The luminance of the EL element 1903, that is, the EL element
The amount of current flowing through 1903 is the
VGSIs controlled by VGSIs the storage capacity 1904
Which is input to the source signal line 1906
Signal (voltage). That is, the source signal line 1906
By controlling the signal (voltage) input to the
The luminance of the L element 1903 is controlled. Finally, the gate signal
The line 1905 is deselected and the switching TFT
The gate of 1901 is closed and the switching TFT 190 is closed.
1 is turned off. At that time, the storage capacity 1904 stores
The accumulated charge is retained. Therefore, the EL driving TFT
V of 1902GSIs held as it is, and V GSDepending on the
The current flows through the EL element 19 via the EL driving TFT 1902.
Continue to 03.

【0022】EL素子の駆動等に関しては、SID99 Dige
st : P372 :“Current Status andfuture of Light-Emi
tting Polymer Display Driven by Poly-Si TFT”、ASI
A DISPLAY98 : P217 :“High Resolution Light Emitti
ng Polymer Display Drivenby Low Temperature Polysi
licon Thin Film Transistor with Integrated Drive
r”、Euro Display99 Late News : P27 :“3.8 Green O
LED with Low Temperature Poly-Si TFT”などに報告さ
れている。
Regarding the driving of the EL element, etc., SID99 Dige
st: P372: “Current Status andfuture of Light-Emi
tting Polymer Display Driven by Poly-Si TFT ”, ASI
A DISPLAY98: P217: “High Resolution Light Emitti
ng Polymer Display Drivenby Low Temperature Polysi
licon Thin Film Transistor with Integrated Drive
r ”, Euro Display99 Late News: P27:“ 3.8 Green O
LED with Low Temperature Poly-Si TFT ”etc.

【0023】[0023]

【発明が解決しようとする課題】以上に述べたような従
来の携帯情報装置では、組み込まれた表示装置が画像を
表示する場合、たとえその画像が静止画像であっても、
同一の映像のデータを1秒間に60回づつ、表示装置に
送り続けていた。即ち、図15中、破線で囲った部分
(CPU1506にある映像信号処理回路1507、V
RAM1511、ELコントローラ1512、EL表示
装置1513のソース信号線駆動回路及びゲート信号線
駆動回路、ペン入力ダブレット1501、検出回路15
02、ダブレットインターフェイス1518)は画像の
表示を行っている限り、動作を行い続けていた。また、
図16中、破線で囲った部分(CPU1606にある映
像信号処理回路1607、VRAM1611、ELコン
トローラ1612、EL表示装置1613のソース信号
線駆動回路及びゲート信号線駆動回路、キーボード16
01、キーボードインターフェイス1618)は画像の
表示を行っている限り、動作を行い続けていた。
In the conventional portable information device as described above, when the incorporated display device displays an image, even if the image is a still image,
The same video data was continuously sent to the display device 60 times per second. That is, in FIG. 15, a portion surrounded by a broken line (the video signal processing circuit 1507 in the CPU 1506, V
RAM 1511, EL controller 1512, source signal line driving circuit and gate signal line driving circuit of EL display device 1513, pen input doublet 1501, detection circuit 15
02, the doublet interface 1518) continued to operate as long as the image was displayed. Also,
In FIG. 16, portions surrounded by broken lines (a video signal processing circuit 1607 in the CPU 1606, a VRAM 1611, an EL controller 1612, a source signal line driving circuit and a gate signal line driving circuit of an EL display device 1613, a keyboard 16
01, the keyboard interface 1618) continued to operate as long as the image was displayed.

【0024】ここで、画素数の少ないパッシブマトリク
ス型表示装置においては、記憶回路を表示装置のドライ
バICもしくはコントローラの中に内蔵し、VRAMを
停止するものも存在するが、アクティブマトリクス型表
示装置のような多数の画素を用いる表示装置では、ドラ
イバ内もしくはコントローラ内に記憶回路を有するのは
チップサイズの観点から、非現実的である。よって、従
来の携帯情報装置では、静止画を表示する場合において
も、多くの回路は動作を続けねばならず、消費電力の低
減に対して、妨げと成っていた。
Here, in a passive matrix type display device having a small number of pixels, there is a type in which a storage circuit is built in a driver IC or a controller of the display device and the VRAM is stopped. In a display device using such a large number of pixels, it is impractical to have a memory circuit in a driver or a controller from the viewpoint of chip size. Therefore, in the conventional portable information device, many circuits must continue to operate even when a still image is displayed, which hinders a reduction in power consumption.

【0025】また、モバイル機器においては、低消費電
力化が大きく望まれている。さらに、モバイル機器は、
静止画モードで使用される(静止画を表示し続ける)こ
とが大部分を占めているにもかかわらず、前述のように
駆動回路は静止画表示の際にも動作し続けているため、
低消費電力化への足かせとなっている。
In mobile devices, low power consumption is greatly desired. In addition, mobile devices
Although the driving circuit continues to operate even in the still image display as described above, despite the fact that the driving circuit is used in the still image mode (continue to display the still image) most of the time,
This is a drag on low power consumption.

【0026】そこで本発明は、携帯情報端末や携帯電話
等の低消費電力化が望まれる機器において、静止画の表
示時における駆動回路の消費電力を低減することを課題
とする。
Accordingly, an object of the present invention is to reduce the power consumption of a driving circuit at the time of displaying a still image in a device such as a portable information terminal or a portable telephone which requires low power consumption.

【0027】[0027]

【課題を解決するための手段】前述の課題を解決するた
めに、本発明では次のような手段を用いた。
Means for Solving the Problems In order to solve the above-mentioned problems, the present invention uses the following means.

【0028】携帯情報装置に組み込まれた表示装置の画
素内に複数の記憶回路を配置し、画素毎にデジタル信号
を記憶させる。静止画の場合、一度書き込みを行えば、
それ以降、画素に書き込まれる情報は同様であるので、
フレーム毎に信号の入力を行わなくとも、記憶回路に記
憶されている信号を読み出すことによって静止画を継続
的に表示することができる。
A plurality of storage circuits are arranged in pixels of a display device incorporated in a portable information device, and a digital signal is stored for each pixel. For still images, once you write,
After that, since the information written to the pixel is the same,
Even if a signal is not input for each frame, a still image can be displayed continuously by reading the signal stored in the storage circuit.

【0029】すなわち、静止画を表示する際は、最低1
フレーム分の信号の処理動作を行って以降は、ソース信
号線駆動回路や画像信号処理回路等を停止させておくこ
とが可能となり、それに伴って電力消費を大きく低減す
ることが可能となる。
That is, when displaying a still image, at least one
After the signal processing operation for a frame is performed, the source signal line driving circuit, the image signal processing circuit, and the like can be stopped, and accordingly, the power consumption can be significantly reduced.

【0030】以下に、本発明の携帯情報装置の構成につ
いて記載する。
Hereinafter, the configuration of the portable information device of the present invention will be described.

【0031】本発明によって、EL表示装置を有する携
帯情報装置において、前記EL表示装置は、複数の画素
を有し、前記複数の画素はそれぞれ、複数の記憶回路
と、D/Aコンバータとを有することを特徴とする携帯
情報装置が提供される。
According to the present invention, in a portable information device having an EL display device, the EL display device has a plurality of pixels, and each of the plurality of pixels has a plurality of storage circuits and a D / A converter. A portable information device is provided.

【0032】本発明によって、EL表示装置を有する携
帯情報装置において、前記EL表示装置は、複数の画素
を有し、前記複数の画素はそれぞれ、n(nは、2以上
の自然数)個の記憶回路と、前記n個の記憶回路に記憶
されたデジタル信号をアナログ信号に変換するD/Aコ
ンバータとを有することを特徴とする携帯情報装置が提
供される。
According to the present invention, in a portable information device having an EL display device, the EL display device has a plurality of pixels, and each of the plurality of pixels has n (n is a natural number of 2 or more) storage units. And a D / A converter that converts a digital signal stored in the n storage circuits into an analog signal.

【0033】本発明によって、EL表示装置を有し、前
記EL表示装置は、複数の画素と、電源供給線とを有
し、前記複数の画素はそれぞれ、ゲート電極にアナログ
信号が入力されるTFTと、EL素子とを有し、前記T
FTのソース領域とドレイン領域とは、一方は、前記電
源供給線に接続され、もう一方は、前記EL素子に接続
された携帯情報装置において、前記複数の画素はそれぞ
れ、n(nは、2以上の自然数)個の記憶回路と、前記
n個の記憶回路に記憶されたデジタル信号を前記アナロ
グ信号に変換するD/Aコンバータとを有することを特
徴とする携帯情報装置が提供される。
According to the present invention, there is provided an EL display device, wherein the EL display device has a plurality of pixels and a power supply line, and each of the plurality of pixels has a TFT to which an analog signal is input to a gate electrode. And an EL element.
In a portable information device in which one of a source region and a drain region of the FT is connected to the power supply line and the other is connected to the EL element, each of the plurality of pixels is n (n is 2 A portable information device is provided, comprising: (the above natural numbers) storage circuits; and a D / A converter that converts digital signals stored in the n storage circuits into the analog signals.

【0034】本発明によって、EL表示装置を有し、前
記EL表示装置は、複数の画素と、電源供給線とを有
し、前記複数の画素はそれぞれ、ゲート電極にアナログ
信号が入力されるTFTと、EL素子とを有し、前記T
FTのソース領域とドレイン領域とは、一方は、前記電
源供給線に接続され、もう一方は、前記EL素子に接続
された携帯情報装置において、前記複数の画素はそれぞ
れ、n×m(n及びは、2以上の自然数)個の記憶回路
と、前記n×m個の記憶回路に記憶されたnビット分の
デジタル信号を前記アナログ信号に変換するD/Aコン
バータとを有することを特徴とする携帯情報装置が提供
される。
According to the present invention, there is provided an EL display device, wherein the EL display device has a plurality of pixels and a power supply line, and each of the plurality of pixels has a TFT whose gate electrode receives an analog signal. And an EL element.
In a portable information device in which one of a source region and a drain region of the FT is connected to the power supply line and the other is connected to the EL element, each of the plurality of pixels is nxm (n and Is a natural number of 2 or more) storage circuits, and a D / A converter that converts n bits of digital signals stored in the n × m storage circuits into the analog signals. A portable information device is provided.

【0035】本発明によって、EL表示装置を有し、前
記EL表示装置は、複数の画素を有し、前記複数の画素
はそれぞれ、ゲート電極にアナログ信号が入力されるT
FTと、電源供給線と、EL素子とを有し、前記TFT
のソース領域とドレイン領域とは、一方は、前記電源供
給線に接続され、もう一方は、前記EL素子に接続され
た携帯情報装置において、前記複数の画素はそれぞれ、
n×m(n及びは、2以上の自然数)個の記憶回路と、
前記n×m個の記憶回路に記憶されたnビット分のデジ
タル信号を前記アナログ信号に変換するD/Aコンバー
タとを有し、前記複数の画素はそれぞれ、mフレーム分
のデジタル信号を記憶することを特徴とする携帯情報装
置が提供される。
According to the present invention, there is provided an EL display device, wherein the EL display device has a plurality of pixels, each of which has an analog signal input to a gate electrode.
An FT, a power supply line, and an EL element;
In the portable information device, one of the source region and the drain region is connected to the power supply line, and the other is connected to the EL element.
n × m (n and a natural number of 2 or more) storage circuits;
A D / A converter for converting the n-bit digital signal stored in the n × m storage circuits into the analog signal, wherein each of the plurality of pixels stores the m-frame digital signal. A portable information device is provided.

【0036】前記EL表示装置は、ソース信号線を有
し、前記記憶回路及び前記D/Aコンバータは、前記ソ
ース信号線と重なって配置されていることを特徴とする
携帯情報装置であってもよい。
In the portable information device, the EL display device has a source signal line, and the storage circuit and the D / A converter are arranged so as to overlap with the source signal line. Good.

【0037】前記EL表示装置は、ゲート信号線を有
し、前記記憶回路及び前記D/Aコンバータは、前記ゲ
ート信号線と重なって配置されていることを特徴とする
携帯情報装置であってもよい。
The EL display device has a gate signal line, and the storage circuit and the D / A converter are arranged so as to overlap with the gate signal line. Good.

【0038】本発明によって、EL表示装置を有し、前
記EL表示装置は、複数の画素とを有し、前記複数の画
素はそれぞれ、EL素子を有する携帯情報装置におい
て、前記複数の画素は、ソース信号線と、n(nは、2
以上の自然数)本のゲート信号線と、電源供給線と、n
個の第1のTFTと、n個の記憶回路と、第2のTFT
と、D/Aコンバータとを有し、前記n個の第1のTF
Tのゲート電極はそれぞれ、前記n本のゲート信号線の
うちのいずれか異なる1本に接続され、ソース領域とド
レイン領域の一方はそれぞれ、前記ソース信号線に接続
され、もう一方はそれぞれ、前記n個の記憶回路のうち
のいずれか異なる1つの入力端子に接続され、前記n個
の記憶回路の出力端子はそれぞれ、前記D/Aコンバー
タの入力端子に接続され、前記D/Aコンバータの出力
端子は、前記第2のTFTのゲート電極に接続され、前
記第2のTFTのソース領域とドレイン領域の一方は、
前記電源供給線と接続され、もう一方は、前記EL素子
と接続されていることを特徴とする携帯情報装置が提供
される。
According to the present invention, there is provided an EL display device, wherein the EL display device has a plurality of pixels, and each of the plurality of pixels is a portable information device having an EL element. A source signal line and n (n is 2
The above (natural number) gate signal lines, power supply lines, and n
First TFTs, n storage circuits, and second TFTs
And a D / A converter, wherein the n first TFs are provided.
Each of the T gate electrodes is connected to any one of the n gate signal lines, one of a source region and a drain region is connected to the source signal line, and the other is connected to the source signal line. An output terminal of the n storage circuits is connected to an input terminal of the D / A converter, and an output terminal of the n storage circuits is connected to an input terminal of the D / A converter. A terminal is connected to a gate electrode of the second TFT, and one of a source region and a drain region of the second TFT is
A portable information device is provided, wherein the portable information device is connected to the power supply line and the other is connected to the EL element.

【0039】本発明によって、EL表示装置を有し、前
記EL表示装置は、複数の画素とを有し、前記複数の画
素はそれぞれ、EL素子を有する携帯情報装置におい
て、前記複数の画素は、n(nは、2以上の自然数)本
のソース信号線と、ゲート信号線と、電源供給線と、n
個の第1のTFTと、n個の記憶回路と、第2のTFT
と、D/Aコンバータとを有し、前記n個の第1のTF
Tのゲート電極はそれぞれ、前記ゲート信号線に接続さ
れ、ソース領域とドレイン領域の一方はそれぞれ、前記
n本のソース信号線のうちのいずれか異なる1本に接続
され、もう一方はそれぞれ、前記n個の記憶回路のうち
のいずれか異なる1つの入力端子に接続され、前記n個
の記憶回路の出力端子はそれぞれ、前記D/Aコンバー
タの入力端子に接続され、前記D/Aコンバータの出力
端子は、前記第2のTFTのゲート電極に接続され、前
記第2のTFTのソース領域とドレイン領域の一方は、
前記電源供給線と接続され、もう一方は、前記EL素子
と接続されていることを特徴とする携帯情報装置が提供
される。
According to the present invention, there is provided an EL display device, wherein the EL display device has a plurality of pixels, and each of the plurality of pixels is a portable information device having an EL element. n (n is a natural number of 2 or more) source signal lines, gate signal lines, power supply lines, and n
First TFTs, n storage circuits, and second TFTs
And a D / A converter, wherein the n first TFs are provided.
T gate electrodes are each connected to the gate signal line, one of a source region and a drain region is each connected to a different one of the n source signal lines, and the other is each An output terminal of the n storage circuits is connected to an input terminal of the D / A converter, and an output terminal of the n storage circuits is connected to an input terminal of the D / A converter. A terminal is connected to a gate electrode of the second TFT, and one of a source region and a drain region of the second TFT is
A portable information device is provided, wherein the portable information device is connected to the power supply line and the other is connected to the EL element.

【0040】前記EL表示装置は、ソース信号線駆動回
路を有し、前記ソース信号線駆動回路は、シフトレジス
タと、前記シフトレジスタからのサンプリングパルスに
よってnビットのデジタル信号を保持する第1のラッチ
回路と、前記第1のラッチ回路に保持された前記nビッ
トのデジタル信号が転送される第2のラッチ回路と、前
記第2のラッチ回路に転送された前記nビットのデジタ
ル信号を1ビットずつ順に選択し前記ソース信号線に入
力するスイッチとを有することを特徴とする携帯情報装
置であってもよい。
The EL display device has a source signal line driving circuit, and the source signal line driving circuit includes a shift register and a first latch for holding an n-bit digital signal by a sampling pulse from the shift register. A second latch circuit to which the n-bit digital signal held by the first latch circuit is transferred; and a 1-bit unit for transferring the n-bit digital signal transferred to the second latch circuit. And a switch for sequentially selecting and inputting to the source signal line.

【0041】前記EL表示装置は、ソース信号線駆動回
路を有し、前記ソース信号線駆動回路は、シフトレジス
タと、前記シフトレジスタからのサンプリングパルスに
よって1ビットのデジタル信号を保持する第1のラッチ
回路と、前記第1のラッチ回路に保持された前記1ビッ
トのデジタル信号が転送される第2のラッチ回路とを有
することを特徴とする携帯情報装置であってもよい。
The EL display device has a source signal line driving circuit, and the source signal line driving circuit has a shift register and a first latch for holding a 1-bit digital signal by a sampling pulse from the shift register. A portable information device may include a circuit and a second latch circuit to which the one-bit digital signal held in the first latch circuit is transferred.

【0042】前記EL表示装置は、ソース信号線駆動回
路を有し、前記ソース信号線駆動回路は、シフトレジス
タと、前記シフトレジスタからのサンプリングパルスに
よってnビットのデジタル信号を保持するラッチ回路と
を有することを特徴とする携帯情報装置であってもよ
い。
The EL display device has a source signal line drive circuit, and the source signal line drive circuit includes a shift register and a latch circuit that holds an n-bit digital signal by a sampling pulse from the shift register. It may be a portable information device characterized by having.

【0043】前記EL表示装置は、ソース信号線駆動回
路を有し、前記ソース信号線駆動回路は、シフトレジス
タと、前記シフトレジスタからのサンプリングパルスに
よってnビットのデジタル信号を保持するラッチ回路
と、前記ラッチ回路に保持されたnビットのデジタル信
号を前記n本のソース信号線に入力するn個のスイッチ
とを有することを特徴とする携帯情報装置であってもよ
い。
The EL display device has a source signal line driving circuit, the source signal line driving circuit includes a shift register, a latch circuit for holding an n-bit digital signal by a sampling pulse from the shift register, The portable information device may include n switches for inputting the n-bit digital signal held in the latch circuit to the n source signal lines.

【0044】前記記憶回路はスタティック型メモリ(S
RAM)、強誘電体メモリ(FRAM)またはダイナミ
ック型メモリ(DRAM)であることを特徴とする携帯
情報装置であってもよい。
The storage circuit is a static type memory (S
(RAM), ferroelectric memory (FRAM) or dynamic memory (DRAM).

【0045】前記記憶回路は、ガラス基板上、プラスチ
ック基板上、ステンレス基板上または単結晶ウェハ上に
形成されていることを特徴とする携帯情報装置であって
もよい。
The portable information device may be characterized in that the storage circuit is formed on a glass substrate, a plastic substrate, a stainless steel substrate, or a single crystal wafer.

【0046】前記携帯情報装置は、携帯電話、パーソナ
ルコンピュータ、ナビゲーションシステム、PDAまた
は電子書籍であることを特徴とした携帯情報装置であっ
てもよい。
The portable information device may be a portable telephone, a personal computer, a navigation system, a PDA or an electronic book.

【0047】本発明によって、複数の画素を有するEL
表示装置が組み込まれた携帯情報装置の駆動方法におい
て、前記複数の画素がそれぞれ有する複数の記憶回路に
デジタル信号を記憶させ、前記記憶されたデジタル信号
を繰り返し読み出し、前記繰り返し読み出したデジタル
信号を対応するアナログ信号にそれぞれ変換し、EL素
子に入力することを特徴とする携帯情報装置の駆動方法
が提供される。
According to the present invention, an EL having a plurality of pixels
In the method for driving a portable information device in which a display device is incorporated, a digital signal is stored in a plurality of storage circuits included in each of the plurality of pixels, the stored digital signal is repeatedly read, and the repeatedly read digital signal is stored. The method of driving a portable information device is characterized in that the signals are converted into analog signals respectively and input to an EL element.

【0048】前記複数の画素は、マトリクス状に配置さ
れ、前記複数の画素のうち、特定の行の画素または特定
の列の画素が有する前記複数の記憶回路の前記記憶され
たデジタル信号のみを書き換えることを特徴とする携帯
情報装置の駆動方法であってもよい。
The plurality of pixels are arranged in a matrix, and of the plurality of pixels, only the stored digital signals of the plurality of storage circuits included in pixels in a specific row or pixels in a specific column are rewritten. A method for driving a portable information device, characterized in that:

【0049】本発明によって、複数の画素と、前記複数
の画素に映像信号を入力するソース信号線駆動回路とを
有するEL表示装置が組み込まれた携帯情報装置の駆動
方法において、前記複数の画素がそれぞれ有する複数の
記憶回路にデジタル信号を記憶させ、前記記憶されたデ
ジタル信号を繰り返し読み出し、前記繰り返し読み出し
たデジタル信号を対応するアナログ信号にそれぞれ変換
し、EL素子に入力することによって、前記ソース信号
線駆動回路の動作を停止することを特徴とする携帯情報
装置の駆動方法が提供される。
According to the present invention, in a driving method of a portable information device incorporating an EL display device having a plurality of pixels and a source signal line driving circuit for inputting a video signal to the plurality of pixels, the plurality of pixels are A digital signal is stored in a plurality of storage circuits respectively, the stored digital signal is repeatedly read out, the repeatedly read out digital signal is converted into a corresponding analog signal, and input to an EL element. A method for driving a portable information device is provided, wherein the operation of the line driving circuit is stopped.

【0050】本発明によって、EL表示装置と、CPU
とを有する携帯情報装置の駆動方法において、前記EL
表示装置は、複数の画素と、前記複数の画素に信号を出
力する第1の回路とを有し、前記CPUは、前記第1の
回路を制御する第2の回路を有し、前記複数の画素がそ
れぞれ有する複数の記憶回路にデジタル信号を記憶さ
せ、前記記憶されたデジタル信号を繰り返し読み出し、
前記繰り返し読み出したデジタル信号を対応するアナロ
グ信号にそれぞれ変換し、EL素子に入力することによ
って、前記第2の回路の動作を停止することを特徴とす
る携帯情報装置の駆動方法が提供される。
According to the present invention, an EL display device and a CPU
In the method for driving a portable information device comprising:
The display device includes a plurality of pixels and a first circuit that outputs a signal to the plurality of pixels, the CPU includes a second circuit that controls the first circuit, A digital signal is stored in a plurality of storage circuits each of which has a pixel, and the stored digital signal is repeatedly read out.
A method for driving a portable information device is provided, wherein the operation of the second circuit is stopped by converting the repeatedly read digital signal into a corresponding analog signal and inputting the converted analog signal to an EL element.

【0051】本発明によって、複数の画素を有するEL
表示装置と、VRAMとが組み込まれた携帯情報装置の
駆動方法において、前記複数の画素がそれぞれ有する複
数の記憶回路にデジタル信号を記憶させ、前記記憶され
たデジタル信号を繰り返し読み出し、前記繰り返し読み
出したデジタル信号を対応するアナログ信号にそれぞれ
変換し、EL素子に入力することによって、前記VRA
Mのデータ読み出し操作を停止することを特徴とする携
帯情報装置の駆動方法が提供される。
According to the present invention, an EL having a plurality of pixels
In the method for driving a portable information device in which a display device and a VRAM are incorporated, a digital signal is stored in a plurality of storage circuits respectively included in the plurality of pixels, and the stored digital signal is repeatedly read, and the readout is repeatedly performed. By converting a digital signal into a corresponding analog signal and inputting it to an EL element, the VRA
A method for driving a portable information device is provided, wherein the data read operation of M is stopped.

【0052】前記複数の記憶回路は、1フレーム期間に
1度読み出し操作が行われることを特徴とする携帯情報
装置の駆動方法であってもよい。
[0052] The driving method of the portable information device may be characterized in that a read operation is performed once in one frame period in the plurality of storage circuits.

【0053】前記記憶回路はスタティック型メモリ(S
RAM)、強誘電体メモリ(FRAM)またはダイナミ
ック型メモリ(DRAM)であることを特徴とする携帯
情報装置の駆動方法であってもよい。
The storage circuit is a static type memory (S
RAM), a ferroelectric memory (FRAM), or a dynamic memory (DRAM).

【0054】前記記憶回路は、ガラス基板上、プラスチ
ック基板上、ステンレス基板上または単結晶ウェハ上に
形成されていることを特徴とする携帯情報装置の駆動方
法であってもよい。
[0054] The method for driving a portable information device may be characterized in that the storage circuit is formed on a glass substrate, a plastic substrate, a stainless steel substrate, or a single crystal wafer.

【0055】前記携帯情報装置は、携帯電話、パーソナ
ルコンピュータ、ナビゲーションシステム、PDAまた
は電子書籍であることを特徴とする携帯情報装置の駆動
方法であってもよい。
[0055] The portable information device may be a portable telephone, a personal computer, a navigation system, a PDA or an electronic book, and may be a driving method of the portable information device.

【0056】[0056]

【発明の実施の形態】まず、本発明の携帯情報装置が有
する表示装置について説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS First, a display device of a portable information device according to the present invention will be described.

【0057】図1は本発明の構成を示したものである。
本発明では、静止画を表示する場合、表示装置2413
の画素の内部にある、記憶回路に映像信号を記憶させ、
記憶した映像信号を呼び出すことによって、表示をおこ
なう。よって、従来、動作させていたCPU2406の
内部回路のうち映像信号処理回路2407、VRAM2
411、表示装置2413の中のソース信号線駆動回路
を停止することが可能となる。
FIG. 1 shows the configuration of the present invention.
In the present invention, when a still image is displayed, the display device 2413
The video signal is stored in the storage circuit inside the pixel of
Display is performed by calling the stored video signal. Therefore, the video signal processing circuit 2407 and the VRAM 2
411, the source signal line driver circuit in the display device 2413 can be stopped.

【0058】以下その内容について、具体的に説明をお
こなう。ペン入力タブレット2401からの入力が一定
時間の間行われない、もしくは外部インターフェイスポ
ート2405から、映像表示を変えなければならないよ
うな信号入力が一定時間されない場合、CPU2406
は静止画モードであると判断をおこなう。CPU240
6がそのような判断を行った場合、CPU2406は以
下のような動作をおこなう。ELコントローラ2412
を介して、表示装置2413のソース信号線駆動回路を
停止させる。具体的には,ソース信号線駆動回路にスタ
ートパルス、クロック信号、映像データ信号の供給を停
止することによって、ソース信号線駆動回路の動作を停
止させることができる。このときゲート信号線駆動回路
は停止はせずに、信号の供給をうけ、記憶回路のデータ
をEL駆動用TFTに送る動作をおこなう。
The contents will be specifically described below. If input from the pen input tablet 2401 is not performed for a certain period of time, or if a signal input to change the image display from the external interface port 2405 is not performed for a certain period of time, the CPU 2406
Is determined to be the still image mode. CPU240
6 makes such a determination, the CPU 2406 performs the following operation. EL controller 2412
, The source signal line driving circuit of the display device 2413 is stopped. Specifically, the operation of the source signal line driving circuit can be stopped by stopping the supply of the start pulse, the clock signal, and the video data signal to the source signal line driving circuit. At this time, the gate signal line driving circuit does not stop, receives a signal, and performs an operation of transmitting data of the storage circuit to the EL driving TFT.

【0059】この様に、記憶回路に保持された信号の読
み出しを、ゲート信号線駆動回路を用いて行う場合、E
Lコントローラ2412は、ゲート信号線駆動回路に、
クロック信号、スタートパルス等を供給し続け、ゲート
信号線駆動回路は動作し続ける。
As described above, when reading out the signal held in the storage circuit by using the gate signal line driving circuit, E
The L controller 2412 includes a gate signal line driving circuit,
The clock signal, the start pulse, and the like continue to be supplied, and the gate signal line driver circuit continues to operate.

【0060】ゲート信号線駆動回路はソース信号線駆動
回路に比べて、一般的には、1/100以下の周波数で
駆動されるため、動作を停止しなくとも、消費電力上は
問題にならない。もちろん、ゲート信号線駆動回路を停
止してもよい。このような動作によって、表示装置24
13はゲート信号線駆動回路のみ、または、ソース信号
線駆動回路とゲート信号線駆動回路の両方の信号線駆動
回路を停止させて、表示をおこなう。
Generally, the gate signal line driving circuit is driven at a frequency of 1/100 or less as compared with the source signal line driving circuit. Therefore, even if the operation is not stopped, there is no problem in power consumption. Of course, the gate signal line driving circuit may be stopped. With such an operation, the display device 24
Reference numeral 13 denotes a state in which only the gate signal line drive circuit or both the source signal line drive circuit and the gate signal line drive circuit are stopped to perform display.

【0061】次に、CPU2406は、CPU2406
内部の映像信号処理回路2407および、VRAM24
11を停止する。前述したように、表示装置2413
は、その内部の記憶回路に蓄えられた映像データを用い
て表示を行っているので、新たに映像データを表示装置
に送り込む必要性がない、よって、映像データを発生、
加工する映像信号処理回路2407、VRAM2411
などは動作していなくともかまわない。
Next, the CPU 2406
Internal video signal processing circuit 2407 and VRAM 24
11 is stopped. As described above, the display device 2413
Since the display is performed using the video data stored in the internal storage circuit, there is no need to send new video data to the display device.
Video signal processing circuit 2407 to be processed, VRAM 2411
Etc. do not have to be working.

【0062】つまり、映像信号処理回路2407、VR
AM2411などは動作を停止することができる。
That is, the video signal processing circuit 2407, VR
The operation of the AM 2411 or the like can be stopped.

【0063】以上により、CPU2406内部の電力削
減、VRAM2411の電力削減、ソース信号線駆動回
路の電力削減が達成されるのである。
As described above, power reduction in the CPU 2406, power reduction in the VRAM 2411, and power reduction in the source signal line driving circuit are achieved.

【0064】また、EL表示装置が静止画を表示してい
る時に、ペン入力タブレット2401に入力がされ、こ
の入力に対応した映像信号によりEL表示装置が表示す
る画像を変化させる場合は、ペン入力タブレットの検出
回路2402からダブレットインターフェイス2418
を介して、CPU2406に表示内容を変えるような指
示がだされ、CPU2406は停止していたVRAM2
411、映像信号処理回路2407を動作させる。そし
て、ELコントローラ2412により、表示装置241
3のソース信号線駆動回路にスタートパルス、クロック
信号、映像データを供給し、停止していたソース信号線
駆動回路を動作させ、新たな映像信号を画素に書き込む
ことができる。
When an input is made to the pen input tablet 2401 while the EL display device is displaying a still image, and the image displayed by the EL display device is changed by a video signal corresponding to this input, a pen input is used. Tablet interface 2418 from tablet detection circuit 2402
The CPU 2406 is instructed to change the display content through the CPU 2406, and the stopped VRAM 2
411, the video signal processing circuit 2407 is operated. The display device 241 is operated by the EL controller 2412.
A start pulse, a clock signal, and video data are supplied to the source signal line driving circuit No. 3 and the stopped source signal line driving circuit is operated to write a new video signal to the pixel.

【0065】この様に、図1中、破線で囲った部分(ゲ
ート信号線駆動回路、ELコントローラ2412、ペン
入力ダブレット2401、検出回路2402、ダブレッ
トインターフェイス2418)が動作していれば、この
携帯情報端末は、静止画を表示し続けることができる。
As described above, if the parts (gate signal line drive circuit, EL controller 2412, pen input doublet 2401, detection circuit 2402, doublet interface 2418) enclosed by the broken line in FIG. The terminal can continue to display the still image.

【0066】図2は本発明を使用した携帯電話の例であ
る。動作概要は図1の携帯情報端末とだいたい同じであ
る。携帯情報端末と異なるのは、携帯電話では、入力
は、キーボード2501によって行われ、この入力され
た情報が、キーボードインターフェイス2518を介し
てCPU2506に入力されることと、電話会社の通信
系を介して、アンテナに入力された情報が、送受信回路
2515で増幅等されたのち、CPU2506に入力さ
れることである。
FIG. 2 shows an example of a portable telephone using the present invention. The operation outline is almost the same as that of the portable information terminal of FIG. The difference from the portable information terminal is that, in the portable telephone, the input is performed by the keyboard 2501, and the input information is input to the CPU 2506 via the keyboard interface 2518 and the communication system of the telephone company. The information input to the antenna is amplified by the transmission / reception circuit 2515 and then input to the CPU 2506.

【0067】静止画を表示する場合は、前述した携帯情
報端末と同様に、映像信号処理回路2507、VRAM
2511、ソース信号線駆動回路などは停止させること
ができる。
When displaying a still image, the video signal processing circuit 2507 and the VRAM
2511; the source signal line driver circuit and the like can be stopped.

【0068】この様に、図2中、破線で囲った部分(ゲ
ート信号線駆動回路、ELコントローラ2512、キー
ボード2501、キーボードインターフェイス251
8)が動作していれば、この携帯電話は静止画を表示し
続けることができる。
As described above, in FIG. 2, the portions surrounded by broken lines (gate signal line driving circuit, EL controller 2512, keyboard 2501, keyboard interface 251)
If 8) is running, this mobile phone can continue to display still images.

【0069】次に、本発明の携帯情報装置が有する表示
装置について説明する。
Next, a display device included in the portable information device of the present invention will be described.

【0070】図25は、記憶回路を有する画素を有する
表示装置における、ソース信号線駆動回路および一部の
画素の構成を示したものである。この回路は、3ビット
デジタル階調信号に対応したものであり、シフトレジス
タ回路201、第1のラッチ回路202、第2のラッチ
回路203、ビット信号選択スイッチ204、画素20
5を有する。210は、ゲート信号線駆動回路あるいは
外部から直接供給される信号であり、画素の説明ととも
に後述する。
FIG. 25 shows a structure of a source signal line driver circuit and some pixels in a display device having a pixel having a memory circuit. This circuit corresponds to a 3-bit digital gradation signal, and includes a shift register circuit 201, a first latch circuit 202, a second latch circuit 203, a bit signal selection switch 204, and a pixel 20.
5 Reference numeral 210 denotes a signal supplied directly from the gate signal line driving circuit or the outside, and will be described later together with a description of a pixel.

【0071】図24は、図25における画素205にお
ける回路構成を詳細に示したものである。この画素は、
3ビットデジタル階調に対応したものであり、EL素子
(114)、保持容量(Cs)、記憶回路(105〜1
07)及びD/Aコンバータ(D/A:111)、EL
駆動用TFT(115)、電源供給線(112)等を有
している。101はソース信号線、102〜104は書
き込み用ゲート信号線、108〜110は書き込み用T
FTである。
FIG. 24 shows the circuit configuration of the pixel 205 in FIG. 25 in detail. This pixel is
It corresponds to a 3-bit digital gradation, and includes an EL element (114), a storage capacitor (Cs), and a storage circuit (105 to 1).
07) and a D / A converter (D / A: 111), EL
It has a driving TFT (115), a power supply line (112), and the like. 101 is a source signal line, 102 to 104 are gate signal lines for writing, and 108 to 110 are T lines for writing.
FT.

【0072】図3は、図24に示した表示装置における
タイミングチャートである。表示装置は3ビットデジタ
ル階調信号に対応し、VGAのものを対象としている。
図3、図24及び図25を用いて、駆動方法について説
明する。なお、各符号は、図3、図24及び図25のも
のをそのまま用いる(図番は省略する)。
FIG. 3 is a timing chart for the display device shown in FIG. The display device corresponds to a 3-bit digital gradation signal and is intended for a VGA device.
The driving method will be described with reference to FIGS. 3, 24 and 25. Note that the reference numerals in FIGS. 3, 24 and 25 are used as they are (the figure numbers are omitted).

【0073】図25および図3(A)、(B)を参照す
る。図3(A)において、各フレーム期間をα、β、γ
と表記して説明する。まず、区間αにおける回路動作に
ついて説明する。
Referring to FIG. 25 and FIGS. 3 (A) and (B). In FIG. 3A, each frame period is represented by α, β, γ.
This will be described. First, the circuit operation in the section α will be described.

【0074】従来のデジタル方式の駆動回路の場合と同
様に、シフトレジスタ回路201にクロック信号(S−
CLK、S−CLKb)およびスタートパルス(S−S
P)が入力され、順次サンプリングパルスが出力され
る。続いて、サンプリングパルスは第1のラッチ回路2
02(LAT1)に入力され、同じく第1のラッチ回路
202に入力されたデジタル信号(Digital D
ata)をそれぞれ保持していく。この期間を、本明細
書においてはドットデータサンプリング期間と表記す
る。1水平期間分のドットデータサンプリング期間は、
図3(A)において1〜480で示す各期間である。デ
ジタル信号は3ビットであり、D1がMSB(Most Sig
nificant Bit)、D3がLSB(Least Significant Bi
t)である。第1のラッチ回路202において、1水平
周期分のデジタル信号の保持が完了すると、帰線期間中
に、第1のラッチ回路202で保持されているデジタル
信号は、ラッチ信号(Latch Pulse)の入力
に従い、一斉に第2のラッチ回路203(LAT2)へ
と転送される。
As in the case of the conventional digital driving circuit, a clock signal (S-
CLK, S-CLKb) and start pulse (S-S
P) is input, and sampling pulses are sequentially output. Subsequently, the sampling pulse is supplied to the first latch circuit 2
02 (LAT1) and a digital signal (Digital D) also input to the first latch circuit 202.
ata) is held. This period is referred to as a dot data sampling period in this specification. The dot data sampling period for one horizontal period is
These periods are indicated by 1 to 480 in FIG. The digital signal is 3 bits, and D1 is MSB (Most Sig).
nificant Bit), D3 is LSB (Least Significant Bi)
t). When the holding of the digital signal for one horizontal cycle is completed in the first latch circuit 202, the digital signal held by the first latch circuit 202 during the retrace period is the input of the latch signal (Latch Pulse). , Are simultaneously transferred to the second latch circuit 203 (LAT2).

【0075】続いて、再びシフトレジスタ回路201か
ら出力されるサンプリングパルスに従い、次の水平周期
分のデジタル信号の保持動作が行われる。
Subsequently, according to the sampling pulse output from the shift register circuit 201 again, the operation of holding the digital signal for the next horizontal cycle is performed.

【0076】一方、第2のラッチ回路203に転送され
たデジタル信号は、画素内に配置された記憶回路に書き
込まれる。図3(B)に示すように、次列のドットデー
タサンプリング期間をI、IIおよびIIIと3分割し、第2
のラッチ回路に保持されているデジタル信号をソース信
号線に出力する。このとき、ビット信号選択スイッチ2
04によって、各ビットの信号が順番にソース信号線に
出力されるように選択的に接続される。
On the other hand, the digital signal transferred to the second latch circuit 203 is written to a storage circuit arranged in a pixel. As shown in FIG. 3B, the dot data sampling period of the next row is divided into I, II, and III, and
The digital signal held in the latch circuit is output to the source signal line. At this time, the bit signal selection switch 2
04 is selectively connected so that the signal of each bit is sequentially output to the source signal line.

【0077】期間Iでは、書き込み用ゲート信号線10
2にパルスが入力されてTFT108が導通し、記憶回
路105にデジタル信号が書き込まれる。続いて、期間
IIでは、書き込み用ゲート信号線103にパルスが入力
されてTFT109が導通し、記憶回路106にデジタ
ル信号が書き込まれる。最後に、期間IIIでは、書き込
み用ゲート信号線104にパルスが入力されてTFT1
10が導通し、記憶回路107にデジタル信号が書き込
まれる。
In the period I, the write gate signal line 10
2, a pulse is input, the TFT 108 is turned on, and a digital signal is written to the storage circuit 105. Then, the period
In II, a pulse is input to the write gate signal line 103, the TFT 109 is turned on, and a digital signal is written to the storage circuit 106. Finally, in a period III, a pulse is input to the write gate signal line 104 and the TFT 1
10 conducts, and a digital signal is written to the storage circuit 107.

【0078】以上で、1水平期間分のデジタル信号の処
理が終了する。図3(B)の期間は、図3(A)におい
て※印で示された期間である。以上の動作を最終段まで
行うことにより、1フレーム分のデジタル信号が記憶回
路105〜107に書き込まれる。
Thus, the processing of the digital signal for one horizontal period is completed. The period in FIG. 3B is a period indicated by an asterisk in FIG. 3A. By performing the above operation up to the final stage, digital signals for one frame are written to the storage circuits 105 to 107.

【0079】書き込まれたデジタル信号は、D/Aコン
バータ111によってアナログ信号に変換され、EL駆
動用TFT115のゲート電極に入力される。このアナ
ログ信号に応じた電流が、電源供給線112よりEL駆
動用TFT115を介してEL素子114に入力され
る。こうして、EL素子114の輝度が変化し階調を表
現する。ここでは、3ビットであるから、輝度は0〜7
までの8段階が得られる。
The written digital signal is converted into an analog signal by the D / A converter 111 and input to the gate electrode of the EL driving TFT 115. A current corresponding to the analog signal is input from the power supply line 112 to the EL element 114 via the EL driving TFT 115. Thus, the luminance of the EL element 114 is changed to express a gradation. Here, since it is 3 bits, the luminance is 0 to 7
The above eight steps are obtained.

【0080】以上の動作を繰り返して、映像の表示が継
続的に行われる。ここで、静止画を表示する場合には、
最初の動作で、記憶回路105〜107に一旦デジタル
信号が記憶されてからは、各フレーム期間において、記
憶回路105〜107に記憶されたデジタル信号を反復
して読み出せば良い。
The above operation is repeated to continuously display the image. Here, when displaying a still image,
After the digital signals are once stored in the storage circuits 105 to 107 in the first operation, the digital signals stored in the storage circuits 105 to 107 may be repeatedly read in each frame period.

【0081】フレーム期間毎に、記憶回路にそれぞれ記
憶されたデジタル信号を反復して読み出し、D/A11
1においてアナログ信号に変換する操作は、DACコン
トローラを用いて制御すればよい。
The digital signal stored in the storage circuit is repeatedly read out for each frame period, and the D / A 11
The operation of converting into an analog signal in 1 may be controlled using a DAC controller.

【0082】もしくは、記憶回路の出力をそれぞれ、読
み出し用TFT(図示せず)を介してD/A111に入
力するようにする。この読み出し用TFTのオン・オフ
を操作することによって、各フレーム期間毎に、記憶回
路に記憶されたデジタル信号を反復して読み出してもよ
い。
Alternatively, each output of the storage circuit is input to the D / A 111 via a reading TFT (not shown). By operating the read TFT on / off, the digital signal stored in the storage circuit may be repeatedly read for each frame period.

【0083】このとき、読み出し用TFTのゲート電極
が接続された読み出し用ゲート信号線(図示せず)に信
号を入力する動作は、読み出し用のゲート信号線駆動回
路(図示せず)を用いて行う。
At this time, an operation of inputting a signal to a read gate signal line (not shown) to which the gate electrode of the read TFT is connected is performed using a read gate signal line driving circuit (not shown). Do.

【0084】したがって、この静止画が表示されている
期間中は、EL表示装置において、ソース信号線駆動回
路の駆動を停止させることが出来る。
Therefore, while the still image is being displayed, the driving of the source signal line driving circuit in the EL display device can be stopped.

【0085】さらに、記憶回路へのデジタル信号の書き
込み、あるいは記憶回路からのデジタル信号の読み出し
は、ゲート信号線1本単位で行うことが可能である。す
なわち、ソース信号線駆動回路を短期間のみ動作させ、
画面の一部のみを書き換えるなどといった表示方法をと
ることも出来る。
Further, writing of a digital signal to the storage circuit or reading of a digital signal from the storage circuit can be performed for each gate signal line. That is, the source signal line drive circuit is operated only for a short period,
A display method such as rewriting only a part of the screen can be adopted.

【0086】また、本実施形態においては、1画素内に
3つの記憶回路を有し、3ビットのデジタル信号を1フ
レーム分だけ記憶する機能を有しているが、本発明はこ
の数に限定しない。つまり、n(nは、2以上の自然
数)ビットのデジタル信号をm(mは、2以上の自然
数)フレーム分だけ記憶するには、1画素内にn×m個
の記憶回路を有していれば良い。
Further, in this embodiment, three storage circuits are provided in one pixel, and a function of storing a 3-bit digital signal for one frame is provided. However, the present invention is limited to this number. do not do. That is, in order to store n (n is a natural number of 2 or more) bits of digital signals for m (m is a natural number of 2 or more) frames, one pixel has n × m storage circuits. Just do it.

【0087】以上のように、画素内に実装された記憶回
路を用いてデジタル信号の記憶を行い、静止画を表示す
る際には各フレーム期間で記憶回路に記憶されたデジタ
ル信号を反復して用いる。こうして、ソース信号線駆動
回路を駆動することなく、継続的に静止画表示が可能と
なる。よって、EL表示装置の低消費電力化に大きく貢
献することが出来る。
As described above, the digital signal is stored using the storage circuit mounted in the pixel, and when displaying a still image, the digital signal stored in the storage circuit is repeated in each frame period. Used. Thus, a still image can be displayed continuously without driving the source signal line driving circuit. Therefore, it is possible to greatly contribute to lower power consumption of the EL display device.

【0088】また、ソース信号線駆動回路に関しては、
ビット数に応じて増加するラッチ回路等の配置の問題か
ら、必ずしも絶縁体上に一体形成する必要はなく、その
一部あるいは全部を外付けで構成しても良い。
As for the source signal line driving circuit,
Due to the problem of the arrangement of the latch circuit and the like that increases with the number of bits, it is not always necessary to integrally form the circuit on the insulator, and a part or all of the circuit may be externally provided.

【0089】さらに、本実施形態にて示したソース信号
線駆動回路においては、ビット数に応じたラッチ回路を
配置しているが、1ビット分のみ配置して動作させるこ
とも可能である。この場合、上位ビットから下位ビット
のデジタル信号を直列にラッチ回路に入力すれば良い。
Further, in the source signal line driving circuit shown in this embodiment, a latch circuit corresponding to the number of bits is arranged, but it is also possible to arrange and operate only one bit. In this case, the digital signal from the upper bit to the lower bit may be input to the latch circuit in series.

【0090】本発明では、前述した様に、ゲート信号線
1本単位での信号の書き換えも可能である。この場合
は、ゲート信号線駆動回路としてデコーダを使うのが望
ましい。ゲート信号線駆動回路としてデコーダを使用し
た例を図23に示す。
In the present invention, as described above, it is also possible to rewrite a signal for each gate signal line. In this case, it is desirable to use a decoder as the gate signal line driving circuit. FIG. 23 illustrates an example in which a decoder is used as a gate signal line driver circuit.

【0091】デコーダを使用する場合には、特開平8−
101669に開示された回路を用いればよい。
In the case of using a decoder, Japanese Patent Laid-Open No.
The circuit disclosed in 101669 may be used.

【0092】また、ソース信号線駆動回路にもこれを用
いて、部分書き換えを行うことができる。
Further, partial rewriting can be performed by using the same in the source signal line driving circuit.

【0093】この様な構成により、本発明の携帯情報装
置は静止画表示中に動作し続ける部分を少なくし、消費
電力を低減することができる。
With such a configuration, the portable information device of the present invention can reduce the number of parts that continue to operate during the display of a still image and reduce power consumption.

【0094】[0094]

【実施例】以下に、本発明の実施例について記述する。Embodiments of the present invention will be described below.

【0095】[実施例1]本実施例においては、実施形態
において示した、本発明の携帯情報装置が有するEL表
示装置の画素部の回路における記憶回路及びD/Aコン
バータを、具体的にトランジスタ等を用いて構成した例
を示し、その動作について説明する。
[Example 1] In this example, the storage circuit and the D / A converter in the circuit of the pixel portion of the EL display device included in the portable information device of the present invention, which were shown in the embodiment, are specifically described as transistors. An example of the configuration using the above will be shown, and its operation will be described.

【0096】図8は、図24に示した画素と同様のもの
で、D/Aコンバータ111を実際に回路で構成した例
である。D/Aコンバータ111として、複数の階調電
圧線を選択する方式のものを用いた。なお、図24と同
じ部分は同じ符号で示す。
FIG. 8 shows an example in which the D / A converter 111 is actually constituted by a circuit, which is similar to the pixel shown in FIG. As the D / A converter 111, a D / A converter that selects a plurality of gradation voltage lines was used. The same parts as those in FIG. 24 are denoted by the same reference numerals.

【0097】3ビットのデジタル信号を処理する場合、
8本の階調電圧線があり、それぞれにスイッチTFTが
接続されている。記憶回路105〜107からの出力
は、デコーダを介してスイッチTFTを選択的に駆動す
る。これにより記憶回路より入力されたデジタル信号に
応じた階調電圧がEL駆動用TFT115のゲート電極
に入力される。
When processing a 3-bit digital signal,
There are eight gradation voltage lines, each of which is connected to a switch TFT. Outputs from the storage circuits 105 to 107 selectively drive the switch TFT via a decoder. Accordingly, a gray scale voltage corresponding to the digital signal input from the storage circuit is input to the gate electrode of the EL driving TFT 115.

【0098】図中、各部に付した符号において、図24
と同じ部位については、図24と同じ番号を付してい
る。記憶回路105〜107のそれぞれに、書き込み選
択用TFT108〜110を設け、記憶回路選択信号線
(書き込み用ゲート信号線)102〜104をもって制
御する。
In the figure, the reference numerals assigned to the respective parts denote the parts shown in FIG.
24 are given the same reference numerals as in FIG. The memory circuits 105 to 107 are provided with write selection TFTs 108 to 110, respectively, and are controlled by storage circuit selection signal lines (write gate signal lines) 102 to 104.

【0099】なお、図8において、記憶回路105〜1
07それぞれからの出力は、記憶回路に記憶された信号
及びその信号の反転信号によって構成される。
In FIG. 8, the storage circuits 105 to 1
The output from each of 07 is composed of the signal stored in the storage circuit and an inverted signal of the signal.

【0100】図4は、記憶回路の一例を示したものであ
る。点線枠450で示される部分が記憶回路(図8中、
105〜107で示すそれぞれの部分)であり、451
は書き込み用TFT(図8中、108〜110で示すそ
れぞれの部分)である。ここで示した記憶回路450に
は、フリップフロップを利用したスタティック型メモリ
(Static RAM : SRAM)を用いているが、記憶回路に関
してはこの構成に限定しない。
FIG. 4 shows an example of a storage circuit. A portion indicated by a dotted frame 450 is a storage circuit (in FIG. 8,
451).
Denotes a writing TFT (each portion indicated by 108 to 110 in FIG. 8). Although a static memory (Static RAM: SRAM) using a flip-flop is used for the memory circuit 450 shown here, the memory circuit is not limited to this structure.

【0101】本実施例にて図8で示した回路は、実施形
態にて図3を用いて示したタイミングチャートに従って
駆動することが出来る。図3、図8を用いて、記憶回路
選択部(書き込み用TFT108〜110)の実際の駆
動方法を加えて、回路動作について説明する。なお、各
符号は、図3、図8のものをそのまま用いる(図番は省
略する)。
The circuit shown in FIG. 8 in this embodiment can be driven according to the timing chart shown in FIG. 3 in the embodiment. The circuit operation will be described with reference to FIGS. 3 and 8 are used as they are (the figure numbers are omitted).

【0102】図3(A)(B)を参照する。図3(A)
において、各フレーム期間をα、β、γと表記して説明
する。まず、区間αにおける回路動作について説明す
る。
Referring to FIGS. 3A and 3B, FIG. FIG. 3 (A)
In the following description, each frame period will be described as α, β, and γ. First, the circuit operation in the section α will be described.

【0103】シフトレジスタ回路から第2のラッチ回路
までの駆動方法に関しては実施形態にて示したものと同
様であるのでそれに従う。
The driving method from the shift register circuit to the second latch circuit is the same as that shown in the embodiment, so that it is followed.

【0104】期間Iでは、書き込み用ゲート信号線10
2にパルスが入力されてTFT108が導通し、記憶回
路105にデジタル信号が書き込まれる。続いて、期間
IIでは、書き込み用ゲート信号線103にパルスが入力
されてTFT109が導通し、記憶回路106にデジタ
ル信号が書き込まれる。最後に、期間IIIでは、書き込
み用ゲート信号線104にパルスが入力されてTFT1
10が導通し、記憶回路107にデジタル信号が書き込
まれる。
In the period I, the write gate signal line 10
2, a pulse is input, the TFT 108 is turned on, and a digital signal is written to the storage circuit 105. Then, the period
In II, a pulse is input to the write gate signal line 103, the TFT 109 is turned on, and a digital signal is written to the storage circuit 106. Finally, in a period III, a pulse is input to the write gate signal line 104 and the TFT 1
10 conducts, and a digital signal is written to the storage circuit 107.

【0105】以上で、1水平期間分のデジタル信号の処
理が終了する。図3(B)の期間は、図3(A)におい
て※印で示された期間である。以上の動作を最終段まで
行うことにより、1フレーム分のデジタル信号が記憶回
路105〜107に書き込まれる。
Thus, the processing of the digital signal for one horizontal period is completed. The period in FIG. 3B is a period indicated by an asterisk in FIG. 3A. By performing the above operation up to the final stage, digital signals for one frame are written to the storage circuits 105 to 107.

【0106】書き込まれたデジタル信号は、D/Aコン
バータ111によってアナログ信号に変換され、EL駆
動用TFT115のゲート電極に入力される。このアナ
ログ信号に応じた電流が、電源供給線112よりEL駆
動用TFT115を介してEL素子114に入力され
る。こうして、EL素子114の輝度が変化し階調を表
現する。ここでは、3ビットのデジタル信号を入力して
いるので、輝度は0〜7までの8段階が得られる。
The written digital signal is converted into an analog signal by the D / A converter 111 and input to the gate electrode of the EL driving TFT 115. A current corresponding to the analog signal is input from the power supply line 112 to the EL element 114 via the EL driving TFT 115. Thus, the luminance of the EL element 114 is changed to express a gradation. Here, since a 3-bit digital signal is input, eight levels of luminance from 0 to 7 can be obtained.

【0107】以上のようにして、1フレーム期間分の表
示が行われる。一方、駆動回路側では、同時に次のフレ
ーム期間のデジタル信号の処理が行われている。
As described above, display for one frame period is performed. On the other hand, on the drive circuit side, digital signal processing in the next frame period is simultaneously performed.

【0108】以上の手順を繰り返すことにより、映像の
表示を行う。なお、静止画の表示を行う場合には、ある
フレームのデジタル信号の、記憶回路への書き込みが終
了したら、ソース信号線駆動回路を停止させ、同じ記憶
回路に書き込まれている信号を毎フレームで読み込んで
表示を行う。
An image is displayed by repeating the above procedure. Note that when displaying a still image, when writing of a digital signal of a certain frame to the storage circuit is completed, the source signal line driving circuit is stopped, and the signal written to the same storage circuit is output every frame. Read and display.

【0109】この際、図8において図示していないが、
各画素の各記憶回路の出力が、読み出し用TFTを介し
てD/Aに入力されるようにし、この読み出し用TFT
を、操作することによって、フレーム期間毎に記憶回路
の信号を反復して読み出すことができる。この読み出し
用TFTを操作する回路は、公知の構成の回路を自由に
用いることができる。
At this time, although not shown in FIG.
The output of each storage circuit of each pixel is input to the D / A via the read TFT, and the read TFT is
, The signal of the storage circuit can be repeatedly read every frame period. As a circuit for operating the reading TFT, a circuit having a known configuration can be used freely.

【0110】また、記憶回路に入力された信号を、常に
D/A回路に入力し、対応するアナログ信号を液晶素子
に出力して、静止画の表示を行うこともできる。この場
合は、書き込み用TFTが選択され、新たに記憶回路に
情報が書き込まれるまで、画素は、同じ輝度の表示を続
ける。この駆動方法では、前述の読み出し用TFT等は
必要ない。
Further, a signal input to the storage circuit is always input to the D / A circuit, and a corresponding analog signal is output to the liquid crystal element to display a still image. In this case, the pixel continues to display at the same luminance until the writing TFT is selected and information is newly written to the storage circuit. In this driving method, the above-described read TFT and the like are not required.

【0111】このような方法により、静止画の表示中に
おける消費電力を大きく低減することが出来る。
According to such a method, power consumption during display of a still image can be greatly reduced.

【0112】[実施例2]本実施例においては、画素部の
記憶回路への書き込みを点順次で行うことにより、ソー
ス信号線駆動回路の第2のラッチ回路を省略した例につ
いて記す。
[Embodiment 2] In this embodiment, an example in which the second latch circuit of the source signal line drive circuit is omitted by writing data to the storage circuit of the pixel portion in a dot-sequential manner will be described.

【0113】図5は、記憶回路を有する画素を用いたE
L表示装置における、ソース信号線駆動回路および一部
の画素の構成を示したものである。この回路は、3ビッ
トデジタル階調信号に対応したものであり、シフトレジ
スタ回路501、ラッチ回路502、画素503を有す
る。510は、ゲート信号線駆動回路あるいは外部から
直接供給される信号であり、画素の説明とともに後述す
る。
FIG. 5 is a diagram showing an E using a pixel having a storage circuit.
3 shows a configuration of a source signal line driver circuit and some pixels in an L display device. This circuit corresponds to a 3-bit digital gradation signal, and includes a shift register circuit 501, a latch circuit 502, and a pixel 503. Reference numeral 510 denotes a signal supplied directly from the gate signal line driving circuit or the outside, and will be described later together with a description of the pixel.

【0114】図6は、図5に示した画素503の回路構
成の詳細図である。実施例1と同様、3ビットデジタル
階調信号に対応したものであり、EL素子614、記憶
回路(605〜607)及びD/Aコンバータ(D/
A:611)等を有している。601は第1ビット(M
SB)信号用ソース信号線、602は第2ビット信号用
ソース信号線、603は第3ビット(LSB)信号用ソ
ース信号線、604は書き込み用ゲート信号線、608
〜610は書き込み用TFTである。
FIG. 6 is a detailed diagram of the circuit configuration of the pixel 503 shown in FIG. Similar to the first embodiment, it corresponds to a 3-bit digital gradation signal, and includes an EL element 614, a storage circuit (605 to 607), and a D / A converter (D / A / D converter).
A: 611). 601 is the first bit (M
SB, a source signal line for a second bit signal, 603, a source signal line for a third bit (LSB) signal, 604, a gate signal line for writing, and 608.
Reference numerals 610 denote writing TFTs.

【0115】図7は、本実施例にて示した回路の駆動に
関するタイミングチャートである。図6および図7を用
いて説明する。
FIG. 7 is a timing chart for driving the circuit shown in this embodiment. This will be described with reference to FIGS.

【0116】シフトレジスタ回路501からラッチ回路
(LAT1)502までの動作は実施形態および実施例
1と同様に行われる。図7(B)に示すように、第1段
目でのラッチ動作が終了すると、直ちに画素の記憶回路
への書き込みを開始する。書き込み用ゲート信号線60
4にパルスが入力され、書き込み用TFT608〜61
0が導通し、記憶回路への書き込みが可能な状態とな
る。ラッチ回路502に保持されたビット毎のデジタル
信号は、3本のソース信号線601〜603を経由し
て、同時に書き込まれる。
The operations from the shift register circuit 501 to the latch circuit (LAT1) 502 are performed in the same manner as in the embodiment and the first embodiment. As shown in FIG. 7B, immediately after the completion of the first-stage latch operation, writing of the pixel into the storage circuit is started. Write gate signal line 60
4, a pulse is input to the write TFTs 608-61.
0 is turned on, and writing to the storage circuit is enabled. The digital signal for each bit held in the latch circuit 502 is simultaneously written via three source signal lines 601 to 603.

【0117】第1段目でラッチ回路に保持されたデジタ
ル信号が、記憶回路へ書き込まれているとき、次段では
続くサンプリングパルスに従って、ラッチ回路において
デジタル信号の保持が行われている。このようにして、
順次記憶回路への書き込みが行われていく。
When the digital signal held in the latch circuit in the first stage is written in the storage circuit, the digital signal is held in the latch circuit in the next stage in accordance with the subsequent sampling pulse. In this way,
Writing to the storage circuit is sequentially performed.

【0118】最終段まで、上記動作を繰り返し、1水平
期間が終了する。
The above operation is repeated until the last stage, and one horizontal period ends.

【0119】これを全ての水平期間1〜480について
繰り返す。
This is repeated for all horizontal periods 1 to 480.

【0120】以上で、1フレーム目の表示期間が完了す
る。区間βでは、次のフレームにおけるデジタル信号の
処理が行われる。
Thus, the display period of the first frame is completed. In the section β, the processing of the digital signal in the next frame is performed.

【0121】図7(B)で示す期間は、図7(A)にお
いて、※※印で示す期間に相当する。
The period shown in FIG. 7B corresponds to the period indicated by ** in FIG. 7A.

【0122】以上の手順を繰り返すことにより、映像の
表示を行う。なお、静止画の表示を行う場合には、ある
フレームのデジタル信号の、記憶回路への書き込みが終
了したら、ソース信号線駆動回路を停止させ、同じ記憶
回路に書き込まれている信号を毎フレームで読み込んで
表示を行う。このような方法により、静止画の表示中に
おける消費電力を大きく低減することが出来る。さら
に、実施形態にて示した回路と比較すると、ラッチ回路
の数を1/2とすることが出来、回路配置の省スペース
化による装置全体の小型化に貢献出来る。
By repeating the above procedure, an image is displayed. Note that when displaying a still image, when writing of a digital signal of a certain frame to the storage circuit is completed, the source signal line driving circuit is stopped, and the signal written to the same storage circuit is output every frame. Read and display. With such a method, power consumption during the display of a still image can be significantly reduced. Furthermore, the number of latch circuits can be halved as compared with the circuit shown in the embodiment, and it is possible to contribute to downsizing of the entire device by saving space in circuit arrangement.

【0123】[実施例3]本実施例においては、実施例2
にて示した、第2のラッチ回路を省略したEL表示装置
の回路構成を応用し、線順次駆動により画素内の記憶回
路への書き込みを行う方法を用いたEL表示装置の例に
ついて記す。
[Embodiment 3] In this embodiment, Embodiment 2
An example of an EL display device using a method of performing writing to a storage circuit in a pixel by line-sequential driving by applying the circuit configuration of an EL display device in which the second latch circuit is omitted, which is described in FIG.

【0124】図17は、本実施例にて示すEL表示装置
のソース信号線駆動回路の回路構成例を示している。こ
の回路は、3ビットデジタル階調信号に対応したもので
あり、シフトレジスタ回路(SR)1701、ラッチ回
路(LAT1)1702、スイッチ回路(SW)170
3、画素1704を有する。1710は、ゲート信号線
駆動回路あるいは外部から直接供給される信号である。
画素の回路構成に関しては、実施例2のものと同様で良
いので、図6をそのまま参照する。
FIG. 17 shows an example of a circuit configuration of a source signal line driving circuit of the EL display device shown in this embodiment. This circuit corresponds to a 3-bit digital gradation signal, and includes a shift register circuit (SR) 1701, a latch circuit (LAT1) 1702, and a switch circuit (SW) 170.
3. It has a pixel 1704. Reference numeral 1710 denotes a signal supplied directly from the gate signal line driving circuit or the outside.
Since the circuit configuration of the pixel may be the same as that of the second embodiment, FIG. 6 is referred to as it is.

【0125】図18は、本実施例にて示した回路の駆動
に関するタイミングチャートである。図6、図17およ
び図18を用いて説明する。
FIG. 18 is a timing chart for driving the circuit shown in this embodiment. This will be described with reference to FIGS. 6, 17 and 18.

【0126】シフトレジスタ回路1701からサンプリ
ングパルスが出力され、ラッチ回路1702で、サンプ
リングパルスに従ってデジタル信号を保持するまでの動
作は、実施例1および実施例2と同様である。本実施例
では、ラッチ回路1702と画素1704内の記憶回路
との間に、スイッチ回路1703を有しているため、ラ
ッチ回路でのデジタル信号の保持が完了しても、直ちに
記憶回路への書き込みが開始されない。ドットデータサ
ンプリング期間が終了するまでの間は、スイッチ回路1
703は閉じたままであり、その間、ラッチ回路ではデ
ジタル信号が保持され続ける。
The operation from when the sampling pulse is output from the shift register circuit 1701 until the latch circuit 1702 holds the digital signal in accordance with the sampling pulse is the same as in the first and second embodiments. In this embodiment, since the switch circuit 1703 is provided between the latch circuit 1702 and the storage circuit in the pixel 1704, even if the holding of the digital signal in the latch circuit is completed, writing to the storage circuit is immediately performed. Does not start. Until the end of the dot data sampling period, the switch circuit 1
Reference numeral 703 remains closed, during which the latch circuit keeps holding the digital signal.

【0127】図18(B)に示すように、1水平期間分
のデジタル信号の保持が完了すると、その後の帰線期間
中にラッチ信号(Latch Pulse)が入力され
てスイッチ回路1703が一斉に開き、ラッチ回路17
02で保持されていたデジタル信号は一斉に画素170
4内の記憶回路に書き込まれる。このときの書き込み動
作に関わる、画素1704内の動作、さらに次のフレー
ム期間における表示の際の読み出し動作に関わる、画素
1704内の動作については、実施例2と同様で良いの
で、ここでは説明を省略する。
As shown in FIG. 18B, when the holding of the digital signal for one horizontal period is completed, the latch signal (Latch Pulse) is input during the retrace period, and the switch circuits 1703 are simultaneously opened. , Latch circuit 17
The digital signal held in the pixel
4 is written to the storage circuit. The operation in the pixel 1704 relating to the writing operation at this time and the operation in the pixel 1704 relating to the reading operation at the time of display in the next frame period may be the same as in the second embodiment. Omitted.

【0128】図18(B)で示す期間は、図18(A)
において、※※※印で示す期間に相当する。
The period shown in FIG. 18B corresponds to the period shown in FIG.
, Which corresponds to the period indicated by the mark.

【0129】以上の方法によって、第2のラッチ回路を
省略したソース信号線駆動回路においても、線順次の書
き込み駆動を容易に行うことが出来る。
With the above method, line-sequential write driving can be easily performed even in the source signal line driving circuit in which the second latch circuit is omitted.

【0130】[実施例4]本実施例では、図8で示したD
/Aコンバータとは異なる構造のものを用いた画素の例
を示す。図9に、その回路図を示す。なお、図8と同じ
部分は同じ符号で示す。
[Embodiment 4] In this embodiment, the D shown in FIG.
An example of a pixel using a structure different from that of the / A converter is shown. FIG. 9 shows a circuit diagram thereof. The same parts as those in FIG. 8 are denoted by the same reference numerals.

【0131】図8で示したものと同様に階調電圧線を選
択する方式であるが、図8では、素子の数が多く、画素
内で素子の占める面積が大きくなる。そのため、図9で
は、スイッチを直列接続し、デコーダとスイッチを兼ね
て素子数を減らしている。
In this method, a gray scale voltage line is selected in a manner similar to that shown in FIG. 8, but in FIG. 8, the number of elements is large, and the area occupied by elements in a pixel is large. For this reason, in FIG. 9, the switches are connected in series, and the number of elements is reduced by also serving as a decoder and a switch.

【0132】なお、図9において、記憶回路105〜1
07のそれぞれからの出力は、記憶回路に記憶された信
号及びその信号の反転信号によって構成される。
In FIG. 9, the storage circuits 105 to 1
The output from each of 07 is composed of a signal stored in the storage circuit and an inverted signal of the signal.

【0133】本実施例は、実施例1〜実施例3と自由に
組み合わせて実施することが可能である。
This embodiment can be implemented by freely combining with Embodiments 1 to 3.

【0134】[実施例5]本実施例では、図8や図9で示
したD/Aコンバータとは異なる構造のものを用いた画
素の例を示す。図20に、その回路図を示す。なお、図
8及び図9と同じ部分は同じ符号で示す。
[Embodiment 5] In this embodiment, an example of a pixel using a structure different from the D / A converter shown in FIGS. 8 and 9 will be described. FIG. 20 shows a circuit diagram thereof. 8 and 9 are denoted by the same reference numerals.

【0135】図8や図9で示したD/Aコンバータで
は、階調電圧線を用いるため、階調数の分だけ配線が必
要となり、多階調化には適さない。そのため、図20で
は、容量C1〜C3の組み合わせによって、基準電圧を
分圧し、階調電圧を作っている。この様な容量分割方式
では、容量C1〜C3の比で階調が作られるため、多様
な階調が表現可能である。
In the D / A converters shown in FIGS. 8 and 9, since the gray scale voltage lines are used, wiring is required for the number of gray scales, which is not suitable for increasing the number of gray scales. For this reason, in FIG. 20, the reference voltage is divided by a combination of the capacitors C1 to C3 to generate a gradation voltage. In such a capacity division method, since a gray scale is created by the ratio of the capacitors C1 to C3, various gray scales can be expressed.

【0136】この様な容量分割方式のD/Aコンバータ
は、AMLCD99 Digest of Technical Papers p29〜32に記
載してある。
A D / A converter of such a capacity division system is described in AMLCD99 Digest of Technical Papers, p.

【0137】本実施例は、実施例1〜実施例3と自由に
組み合わせて実施することが可能である。
This embodiment can be implemented by freely combining with Embodiments 1 to 3.

【0138】[実施例6]本実施例では、図8や図9及び
図20で示したD/Aコンバータとは異なる構造のもの
を用いた画素の例を示す。図21に、その回路図を示
す。なお、図8や図9及び図20と同じ部分は同じ符号
で示す。
[Embodiment 6] In this embodiment, an example of a pixel using a different structure from the D / A converter shown in FIGS. 8, 9 and 20 will be described. FIG. 21 shows a circuit diagram thereof. 8, 9 and 20 are denoted by the same reference numerals.

【0139】図21に示したものは、図20のD/Aコ
ンバータをさらに簡略化したものである。容量C1〜C
3それぞれの2つの電極のうちEL素子と接続されてい
ない方の電極は、リセット時にはVLに接続され、非リ
セット時には、VHまたはVLのいずれかに接続される
が、その接続をスイッチのみで構成できる。
FIG. 21 shows a further simplification of the D / A converter shown in FIG. Capacity C1-C
3. Of the two electrodes, the electrode not connected to the EL element is connected to VL at the time of reset, and is connected to either VH or VL at the time of non-reset. It can be composed only of.

【0140】なお、図21において、記憶回路105〜
107のそれぞれからの出力は、記憶回路に記憶された
信号及びその信号の反転信号によって構成される。
In FIG. 21, the storage circuits 105 to 105
The output from each of 107 is constituted by the signal stored in the storage circuit and the inverted signal of the signal.

【0141】本実施例は、実施例1〜実施例3と自由に
組み合わせて実施することが可能である。
This embodiment can be implemented by freely combining with Embodiments 1 to 3.

【0142】[実施例7]本実施例では、実施形態で示し
た図25とは異なった構造のソース信号線駆動回路の例
を示す。
[Embodiment 7] In this embodiment, an example of a source signal line drive circuit having a structure different from that of the embodiment shown in FIG. 25 will be described.

【0143】図22に示す様に、ソース信号線駆動回路
のラッチ回路を1ビット分のみ有し、代わりにソース信
号線駆動回路を3倍の速度で動作させ、1ライン期間中
に、第1ビットデータ、第2ビットデータ、第3ビット
データの順にデータをソース信号線駆動回路に入力し、
実施形態で示した図25のソース信号線駆動回路と同様
の効果を得られる。
As shown in FIG. 22, the latch circuit of the source signal line drive circuit has only one bit, and the source signal line drive circuit is operated at triple speed instead. Data is input to the source signal line driving circuit in the order of bit data, second bit data, and third bit data,
An effect similar to that of the source signal line driving circuit of FIG. 25 shown in the embodiment can be obtained.

【0144】この方式では、外部にデータを順に入れ替
えるための回路が必要であるが、ソース信号線駆動回路
は小さくすることが可能である。
In this method, a circuit for sequentially exchanging data is required outside, but the size of the source signal line driving circuit can be reduced.

【0145】[実施例8]本実施例では、本発明の携帯情
報装置のEL表示装置の画素部とその周辺に設けられる
駆動回路部(ソース信号線駆動回路、ゲート信号線駆動
回路)のTFTを同時に作製する方法について説明す
る。但し、説明を簡単にするために、駆動回路部に関し
ては基本単位であるCMOS回路を図示することとす
る。
[Embodiment 8] In this embodiment, the TFTs of the pixel portion of the EL display device of the portable information device of the present invention and the drive circuit portions (source signal line drive circuit, gate signal line drive circuit) provided around the pixel portion are provided. Will be described at the same time. However, for the sake of simplicity, a CMOS circuit, which is a basic unit for the drive circuit unit, is illustrated.

【0146】まず、図10(A)に示すように、コーニ
ング社の#7059ガラスや#1737ガラスなどに代
表されるバリウムホウケイ酸ガラス、またはアルミノホ
ウケイ酸ガラスなどのガラスから成る基板5001上に
酸化シリコン膜、窒化シリコン膜または酸化窒化シリコ
ン膜などの絶縁膜から成る下地膜5002を形成する。
例えば、プラズマCVD法でSiH4、NH3、N2Oか
ら作製される酸化窒化シリコン膜5002aを10〜2
00[nm](好ましくは50〜100[nm])形成し、同様
にSiH4、N2Oから作製される酸化窒化水素化シリコ
ン膜5002bを50〜200[nm](好ましくは100
〜150[nm])の厚さに積層形成する。本実施例では下
地膜5002を2層構造として示したが、前記絶縁膜の
単層膜または2層以上積層させた構造として形成しても
良い。
First, as shown in FIG. 10A, oxidation is performed on a substrate 5001 made of glass such as barium borosilicate glass represented by Corning # 7059 glass or # 1737 glass, or aluminoborosilicate glass. A base film 5002 made of an insulating film such as a silicon film, a silicon nitride film, or a silicon oxynitride film is formed.
For example, a plasma CVD method SiH 4, NH 3, N 2 silicon oxynitride film 5002a made from O 10 to 2
00 [nm] (preferably 50 to 100 [nm]) is formed, similarly SiH 4, N 2 O hydrogenated silicon oxynitride film 5002b made from 50 to 200 [nm] (preferably 100
150150 [nm]). Although the base film 5002 has a two-layer structure in this embodiment, the base film 5002 may have a single-layer structure or a structure in which two or more insulating films are stacked.

【0147】島状半導体層5003〜5006は、非晶
質構造を有する半導体膜をレーザー結晶化法や公知の熱
結晶化法を用いて作製した結晶質半導体膜で形成する。
この島状半導体層5003〜5006の厚さは25〜8
0[nm](好ましくは30〜60[nm])の厚さで形成す
る。結晶質半導体膜の材料に限定はないが、好ましくは
シリコンまたはシリコンゲルマニウム(SiGe)合金
などで形成すると良い。
Each of the island-shaped semiconductor layers 5003 to 5006 is formed of a crystalline semiconductor film formed by using a semiconductor film having an amorphous structure by a laser crystallization method or a known thermal crystallization method.
The thickness of the island-shaped semiconductor layers 5003 to 5006 is 25 to 8
It is formed with a thickness of 0 [nm] (preferably 30 to 60 [nm]). The material of the crystalline semiconductor film is not limited, but is preferably formed of silicon or a silicon germanium (SiGe) alloy.

【0148】レーザー結晶化法で結晶質半導体膜を作製
するには、パルス発振型または連続発光型のエキシマレ
ーザーやYAGレーザー、YVO4レーザーを用いる。
これらのレーザーを用いる場合には、レーザー発振器か
ら放射されたレーザー光を光学系で線状に集光し半導体
膜に照射する方法を用いると良い。結晶化の条件は実施
者が適宣選択するものであるが、エキシマレーザーを用
いる場合はパルス発振周波数30[Hz]とし、レーザーエ
ネルギー密度を100〜400[mJ/cm2](代表的には2
00〜300[mJ/cm2])とする。また、YAGレーザー
を用いる場合にはその第2高調波を用いパルス発振周波
数1〜10[kHz]とし、レーザーエネルギー密度を30
0〜600[mJ/cm2](代表的には350〜500[mJ/c
m2])とすると良い。そして幅100〜1000[μm]、
例えば400[μm]で線状に集光したレーザー光を基板
全面に渡って照射し、この時の線状レーザー光の重ね合
わせ率(オーバーラップ率)を80〜98[%]として行
う。
In order to form a crystalline semiconductor film by a laser crystallization method, a pulse oscillation type or continuous emission type excimer laser, a YAG laser, or a YVO 4 laser is used.
In the case of using these lasers, it is preferable to use a method in which laser light emitted from a laser oscillator is linearly condensed by an optical system and irradiated on a semiconductor film. The crystallization conditions are appropriately selected by the practitioner. When an excimer laser is used, the pulse oscillation frequency is 30 [Hz], and the laser energy density is 100 to 400 [mJ / cm 2 ] (typically, 2
00 to 300 [mJ / cm 2 ]). When a YAG laser is used, the second harmonic is used, the pulse oscillation frequency is set to 1 to 10 [kHz], and the laser energy density is set to 30.
0 to 600 [mJ / cm 2 ] (typically 350 to 500 [mJ / c]
m 2 ]). And a width of 100 to 1000 [μm],
For example, a laser beam condensed linearly at 400 [μm] is irradiated over the entire surface of the substrate, and the superposition rate (overlap rate) of the linear laser beam at this time is set to 80 to 98 [%].

【0149】次いで、島状半導体層5003〜5006
を覆うゲート絶縁膜5007を形成する。ゲート絶縁膜
5007はプラズマCVD法またはスパッタ法を用い、
厚さを40〜150[nm]としてシリコンを含む絶縁膜で
形成する。本実施例では、120[nm]の厚さで酸化窒化
シリコン膜で形成する。勿論、ゲート絶縁膜はこのよう
な酸化窒化シリコン膜に限定されるものでなく、他のシ
リコンを含む絶縁膜を単層または積層構造として用いて
も良い。例えば、酸化シリコン膜を用いる場合には、プ
ラズマCVD法でTEOS(Tetraethyl Orthosilicat
e)とO2とを混合し、反応圧力40[Pa]、基板温度30
0〜400[℃]とし、高周波(13.56[MHz])、電
力密度0.5〜0.8[W/cm2]で放電させて形成するこ
とが出来る。このようにして作製される酸化シリコン膜
は、その後400〜500[℃]の熱アニールによりゲー
ト絶縁膜として良好な特性を得ることが出来る。
Next, island-like semiconductor layers 5003 to 5006
Is formed to cover the gate insulating film 5007. The gate insulating film 5007 is formed by a plasma CVD method or a sputtering method.
It is formed of an insulating film containing silicon with a thickness of 40 to 150 [nm]. In this embodiment, a silicon oxynitride film is formed with a thickness of 120 [nm]. Needless to say, the gate insulating film is not limited to such a silicon oxynitride film, and another insulating film containing silicon may be used as a single layer or a stacked structure. For example, when a silicon oxide film is used, TEOS (Tetraethyl Orthosilicat
e) and O 2 were mixed, the reaction pressure was 40 [Pa], and the substrate temperature was 30.
It can be formed by discharging at a high frequency (13.56 [MHz]) and a power density of 0.5 to 0.8 [W / cm 2 ] at 0 to 400 [° C.]. The silicon oxide film thus manufactured can obtain favorable characteristics as a gate insulating film by subsequent thermal annealing at 400 to 500 [° C.].

【0150】そして、ゲート絶縁膜5007上にゲート
電極を形成するための第1の導電膜5008と第2の導
電膜5009とを形成する。本実施例では、第1の導電
膜5008をTaで50〜100[nm]の厚さに形成し、
第2の導電膜5009をWで100〜300[nm]の厚さ
に形成する。
[0150] Then, a first conductive film 5008 and a second conductive film 5009 for forming a gate electrode are formed over the gate insulating film 5007. In this embodiment, the first conductive film 5008 is formed of Ta to a thickness of 50 to 100 [nm],
A second conductive film 5009 is formed with W to a thickness of 100 to 300 [nm].

【0151】Ta膜はスパッタ法で、Taのターゲット
をArでスパッタすることにより形成する。この場合、
Arに適量のXeやKrを加えると、Ta膜の内部応力
を緩和して膜の剥離を防止することが出来る。また、α
相のTa膜の抵抗率は20[μΩcm]程度でありゲート電
極に使用することが出来るが、β相のTa膜の抵抗率は
180[μΩcm]程度でありゲート電極とするには不向き
である。α相のTa膜を形成するために、Taのα相に
近い結晶構造をもつ窒化タンタルを10〜50[nm]程度
の厚さでTaの下地に形成しておくとα相のTa膜を容
易に得ることが出来る。
The Ta film is formed by a sputtering method by sputtering a Ta target with Ar. in this case,
When an appropriate amount of Xe or Kr is added to Ar, the internal stress of the Ta film can be relaxed and the film can be prevented from peeling. Also, α
The phase Ta film has a resistivity of about 20 [μΩcm] and can be used as a gate electrode, but the β phase Ta film has a resistivity of about 180 [μΩcm] and is not suitable for a gate electrode. . In order to form an α-phase Ta film, tantalum nitride having a crystal structure close to the Ta α-phase is formed on a Ta base with a thickness of about 10 to 50 [nm]. Can be easily obtained.

【0152】W膜を形成する場合には、Wをターゲット
としたスパッタ法で形成する。その他に6フッ化タング
ステン(WF6)を用いる熱CVD法で形成することも
出来る。いずれにしてもゲート電極として使用するため
には低抵抗化を図る必要があり、W膜の抵抗率は20
[μΩcm]以下にすることが望ましい。W膜は結晶粒を大
きくすることで低抵抗率化を図ることが出来るが、W中
に酸素などの不純物元素が多い場合には結晶化が阻害さ
れ高抵抗化する。このことより、スパッタ法による場
合、純度99.9999[%]のWターゲットを用い、さ
らに成膜時に気相中からの不純物の混入がないように十
分配慮してW膜を形成することにより、抵抗率9〜20
[μΩcm]を実現することが出来る。
When a W film is formed, it is formed by a sputtering method using W as a target. Alternatively, it can be formed by a thermal CVD method using tungsten hexafluoride (WF 6 ). In any case, it is necessary to lower the resistance in order to use it as a gate electrode.
[μΩcm] or less is desirable. The resistivity of the W film can be reduced by enlarging the crystal grains. However, when there are many impurity elements such as oxygen in W, the crystallization is inhibited and the resistance is increased. From this, in the case of using the sputtering method, a W target having a purity of 99.9999 [%] is used, and a W film is formed by giving sufficient consideration so as not to mix impurities from the gas phase during film formation. Resistivity 9-20
[μΩcm] can be realized.

【0153】なお、本実施例では、第1の導電膜500
8をTa、第2の導電膜5009をWとしたが、特に限
定されず、いずれもTa、W、Ti、Mo、Al、Cu
などから選ばれた元素、または前記元素を主成分とする
合金材料もしくは化合物材料で形成してもよい。また、
リン等の不純物元素をドーピングした多結晶シリコン膜
に代表される半導体膜を用いてもよい。本実施例以外の
他の組み合わせの一例で望ましいものとしては、第1の
導電膜5008を窒化タンタル(TaN)で形成し、第
2の導電膜5009をWとする組み合わせ、第1の導電
膜5008を窒化タンタル(TaN)で形成し、第2の
導電膜5009をAlとする組み合わせ、第1の導電膜
5008を窒化タンタル(TaN)で形成し、第2の導
電膜5009をCuとする組み合わせが挙げられる。
In this embodiment, the first conductive film 500
8 was Ta, and the second conductive film 5009 was W. However, there is no particular limitation, and any of Ta, W, Ti, Mo, Al, and Cu was used.
Alternatively, it may be formed of an element selected from the above, or an alloy material or a compound material containing the element as a main component. Also,
A semiconductor film typified by a polycrystalline silicon film doped with an impurity element such as phosphorus may be used. As a desirable example of another combination other than this embodiment, a combination in which the first conductive film 5008 is formed of tantalum nitride (TaN) and the second conductive film 5009 is W, Is formed of tantalum nitride (TaN), the second conductive film 5009 is made of Al, the first conductive film 5008 is made of tantalum nitride (TaN), and the second conductive film 5009 is made of Cu. No.

【0154】次に、レジストによるマスク5010を形
成し、電極及び配線を形成するための第1のエッチング
処理を行う。本実施例ではICP(Inductively Couple
d Plasma:誘導結合型プラズマ)エッチング法を用い、
エッチング用ガスにCF4とCl2を混合し、1[Pa]の圧
力でコイル型の電極に500[W]のRF(13.56[MH
z])電力を投入してプラズマを生成して行う。基板側
(試料ステージ)にも100[W]のRF(13.56[MH
z])電力を投入し、実質的に負の自己バイアス電圧を印
加する。CF4とCl2を混合した場合にはW膜及びTa
膜とも同程度にエッチングされる。
Next, a mask 5010 made of a resist is formed, and a first etching process for forming electrodes and wirings is performed. In this embodiment, ICP (Inductively Coupled)
d Plasma: Inductively coupled plasma) etching method,
CF 4 and Cl 2 are mixed as an etching gas, and RF (13.56 [MH]) of 500 [W] is applied to the coil-type electrode at a pressure of 1 [Pa].
z]) Power is supplied to generate plasma. 100 [W] RF (13.56 [MH] also on the substrate side (sample stage)
z]) Apply power and apply a substantially negative self-bias voltage. When CF 4 and Cl 2 are mixed, the W film and Ta
The film is etched to the same extent.

【0155】上記エッチング条件では、レジストによる
マスクの形状を適したものとすることにより、基板側に
印加するバイアス電圧の効果により第1の導電層及び第
2の導電層の端部がテーパー形状となる。テーパー部の
角度は15〜45°となる。ゲート絶縁膜上に残渣を残
すことなくエッチングするためには、10〜20[%]程
度の割合でエッチング時間を増加させると良い。W膜に
対する酸化窒化シリコン膜の選択比は2〜4(代表的に
は3)であるので、オーバーエッチング処理により、酸
化窒化シリコン膜が露出した面は20〜50[nm]程度エ
ッチングされることになる。こうして、第1のエッチン
グ処理により第1の導電層と第2の導電層から成る第1
の形状の導電層5011〜5016(第1の導電層50
11a〜5016aと第2の導電層5011b〜501
6b)を形成する。このとき、ゲート絶縁膜5007に
おいては、第1の形状の導電層5011〜5016で覆
われない領域は20〜50[nm]程度エッチングされ薄く
なった領域が形成される。(図10(B))
Under the above-mentioned etching conditions, the shape of the resist mask is made appropriate, so that the end portions of the first conductive layer and the second conductive layer are tapered due to the effect of the bias voltage applied to the substrate side. Become. The angle of the tapered portion is 15 to 45 °. In order to perform etching without leaving a residue on the gate insulating film, the etching time may be increased by about 10 to 20%. Since the selectivity of the silicon oxynitride film to the W film is 2 to 4 (typically 3), the exposed surface of the silicon oxynitride film is etched by about 20 to 50 [nm] by over-etching. become. Thus, by the first etching process, the first conductive layer and the second conductive layer
Conductive layers 5011 to 5016 (first conductive layer 50
11a to 5016a and second conductive layers 5011b to 501
6b) is formed. At this time, in the gate insulating film 5007, a region which is not covered with the first shape conductive layers 5011 to 5016 is etched to a thickness of about 20 to 50 [nm] to form a thinned region. (FIG. 10B)

【0156】そして、第1のドーピング処理を行いn型
を付与する不純物元素を添加する。ドーピングの方法は
イオンドープ法もしくはイオン注入法で行えば良い。イ
オンドープ法の条件はドーズ量を1×1013〜5×10
14[atoms/cm2]とし、加速電圧を60〜100[keV]とし
て行う。n型を付与する不純物元素として15族に属す
る元素、典型的にはリン(P)または砒素(As)を用
いるが、ここではリン(P)を用いる。この場合、導電
層5011〜5015がn型を付与する不純物元素に対
するマスクとなり、自己整合的に第1の不純物領域50
17〜5025が形成される。第1の不純物領域501
7〜5025には1×1020〜1×1021[atoms/cm3]
の濃度範囲でn型を付与する不純物元素を添加する。
(図10(B))
Then, a first doping process is performed to add an impurity element imparting n-type. The doping may be performed by an ion doping method or an ion implantation method. The condition of the ion doping method is that the dose is 1 × 10 13 to 5 × 10
14 [atoms / cm 2 ] and an acceleration voltage of 60 to 100 [keV]. An element belonging to Group 15 of the periodic table, typically phosphorus (P) or arsenic (As) is used as the n-type impurity element. Here, phosphorus (P) is used. In this case, the conductive layers 5011 to 5015 serve as a mask for the impurity element imparting n-type, and are self-aligned in the first impurity region 50.
17 to 5025 are formed. First impurity region 501
For 7 to 5025, 1 × 10 20 to 1 × 10 21 [atoms / cm 3 ]
Is added in the concentration range of n.
(FIG. 10B)

【0157】次に、図10(C)に示すように、レジス
トマスクは除去しないまま、第2のエッチング処理を行
う。エッチングガスにCF4とCl2とO2とを用い、W
膜を選択的にエッチングする。この時、第2のエッチン
グ処理により第2の形状の導電層5026〜5031
(第1の導電層5026a〜5031aと第2の導電層
5026b〜5031b)を形成する。このとき、ゲー
ト絶縁膜5007においては、第2の形状の導電層50
26〜5031で覆われない領域はさらに20〜50[n
m]程度エッチングされ薄くなった領域が形成される。
Next, as shown in FIG. 10C, a second etching process is performed without removing the resist mask. Using CF 4 , Cl 2 and O 2 as an etching gas,
The film is selectively etched. At this time, the second shape conductive layers 5026 to 5031 are formed by the second etching process.
(First conductive layers 5026a to 5031a and second conductive layers 5026b to 5031b) are formed. At this time, in the gate insulating film 5007, the second shape conductive layer 50 is formed.
The area not covered by 26 to 5031 is further 20 to 50 [n
m] to form a thinned region.

【0158】W膜やTa膜のCF4とCl2の混合ガスに
よるエッチング反応は、生成されるラジカルまたはイオ
ン種と反応生成物の蒸気圧から推測することが出来る。
WとTaのフッ化物と塩化物の蒸気圧を比較すると、W
のフッ化物であるWF6が極端に高く、その他のWC
5、TaF5、TaCl5は同程度である。従って、C
4とCl2の混合ガスではW膜及びTa膜共にエッチン
グされる。しかし、この混合ガスに適量のO2を添加す
るとCF4とO2が反応してCOとFになり、Fラジカル
またはFイオンが多量に発生する。その結果、フッ化物
の蒸気圧が高いW膜のエッチング速度が増大する。一
方、TaはFが増大しても相対的にエッチング速度の増
加は少ない。また、TaはWに比較して酸化されやすい
ので、O2を添加することでTaの表面が酸化される。
Taの酸化物はフッ素や塩素と反応しないためさらにT
a膜のエッチング速度は低下する。従って、W膜とTa
膜とのエッチング速度に差を作ることが可能となりW膜
のエッチング速度をTa膜よりも大きくすることが可能
となる。
The etching reaction of the W film or the Ta film by the mixed gas of CF 4 and Cl 2 can be inferred from the generated radical or ion species and the vapor pressure of the reaction product.
Comparing the vapor pressures of fluorides and chlorides of W and Ta, W
WF 6 is extremely high and other WC
l 5 , TaF 5 and TaCl 5 are comparable. Therefore, C
With the mixed gas of F 4 and Cl 2 , both the W film and the Ta film are etched. However, when an appropriate amount of O 2 is added to this mixed gas, CF 4 and O 2 react to form CO and F, and a large amount of F radicals or F ions are generated. As a result, the etching rate of the W film having a high fluoride vapor pressure increases. On the other hand, in Ta, the increase in the etching rate is relatively small even if F increases. Further, since Ta is more easily oxidized than W, the surface of Ta is oxidized by adding O 2 .
Since the oxide of Ta does not react with fluorine or chlorine,
The etching rate of the a film decreases. Therefore, the W film and Ta
It is possible to make a difference in the etching rate with the film, and it is possible to make the etching rate of the W film larger than that of the Ta film.

【0159】そして、図11(A)に示すように第2の
ドーピング処理を行う。この場合、第1のドーピング処
理よりもドーズ量を下げて高い加速電圧の条件としてn
型を付与する不純物元素をドーピングする。例えば、加
速電圧を70〜120[keV]とし、1×1013[atoms/cm
2]のドーズ量で行い、図10(B)で島状半導体層に形
成された第1の不純物領域の内側に新たな不純物領域を
形成する。ドーピングは、第2の形状の導電層5026
〜5030を不純物元素に対するマスクとして用い、第
1の導電層5026a〜5030aの下側の領域にも不
純物元素が添加されるようにドーピングする。こうし
て、第3の不純物領域5032〜5036が形成され
る。この第3の不純物領域5032〜5036に添加さ
れたリン(P)の濃度は、第1の導電層5026a〜5
030aのテーパー部の膜厚に従って緩やかな濃度勾配
を有している。なお、第1の導電層5026a〜503
0aのテーパー部と重なる半導体層において、第1の導
電層5026a〜5030aのテーパー部の端部から内
側に向かって若干、不純物濃度が低くなっているもの
の、ほぼ同程度の濃度である。
Then, a second doping process is performed as shown in FIG. In this case, the dose is lower than that of the first doping process, and n is set as a condition of a high acceleration voltage.
Doping with an impurity element for giving a mold. For example, the acceleration voltage is set to 70 to 120 [keV], and 1 × 10 13 [atoms / cm]
2 ], a new impurity region is formed inside the first impurity region formed in the island-shaped semiconductor layer in FIG. Doping is performed in the second shape conductive layer 5026.
To 5030 are used as masks for the impurity elements, and doping is performed so that the impurity elements are also added to regions below the first conductive layers 5026a to 5030a. Thus, third impurity regions 5032 to 5036 are formed. The concentration of phosphorus (P) added to third impurity regions 5032 to 5036 depends on that of first conductive layers 5026 a to 5026 a to 5 a.
030a has a gentle concentration gradient according to the thickness of the tapered portion. Note that the first conductive layers 5026a to 503
In the semiconductor layer overlapping the tapered portion of Oa, the impurity concentration is slightly reduced from the end of the tapered portion of the first conductive layers 5026a to 5030a toward the inside, but is substantially the same.

【0160】図11(B)に示すように第3のエッチン
グ処理を行う。エッチングガスにCHF6を用い、反応
性イオンエッチング法(RIE法)を用いて行う。第3
のエッチング処理により、第1の導電層5026a〜5
031aのテーパー部を部分的にエッチングして、第1
の導電層が半導体層と重なる領域が縮小される。第3の
エッチング処理によって、第3の形状の導電層5037
〜5042(第1の導電層5037a〜5042aと第
2の導電層5037b〜5042b)を形成する。この
とき、ゲート絶縁膜5007においては、第3の形状の
導電層5037〜5042で覆われない領域はさらに2
0〜50[nm]程度エッチングされ薄くなった領域が形成
される。
A third etching process is performed as shown in FIG. This is performed using a reactive ion etching method (RIE method) using CHF 6 as an etching gas. Third
Of the first conductive layers 5026a to 5026a-5
031a is partially etched to form the first portion.
The region where the conductive layer overlaps with the semiconductor layer is reduced. By the third etching treatment, the third shape conductive layer 5037 is formed.
To 5042 (first conductive layers 5037a to 5042a and second conductive layers 5037b to 5042b). At this time, in the gate insulating film 5007, a region that is not covered with the third shape conductive layers 5037 to 5042 is two more.
A region that is etched and thinned by about 0 to 50 [nm] is formed.

【0161】第3のエッチング処理によって、第3の不
純物領域5032〜5036においては、第1の導電層
5037a〜5041aと重なる第3の不純物領域50
32a〜5036aと、第1の不純物領域と第3の不純
物領域との間の第2の不純物領域5032b〜5036
bとが形成される。
By the third etching process, third impurity regions 5032 to 5036 overlap with first conductive layers 5037a to 5041a.
32a to 5036a, and second impurity regions 5032b to 5036 between the first impurity region and the third impurity region.
b is formed.

【0162】そして、図11(C)に示すように、pチ
ャネル型TFTを形成する島状半導体層5004に第1
の導電型とは逆の導電型の第4の不純物領域5043〜
5048を形成する。第3の形状の導電層5038bを
不純物元素に対するマスクとして用い、自己整合的に不
純物領域を形成する。このとき、nチャネル型TFTを
形成する島状半導体層5003、5005、5006お
よび配線部5042はレジストマスク5200で全面を
被覆しておく。不純物領域5043〜5048にはそれ
ぞれ異なる濃度でリンが添加されているが、ジボラン
(B26)を用いたイオンドープ法で形成し、そのいず
れの領域においても不純物濃度が2×10 20〜2×10
21[atoms/cm3]となるようにする。
Then, as shown in FIG.
The island-shaped semiconductor layer 5004 forming the channel type TFT has the first
4th impurity region 5043-of the conductivity type opposite to the conductivity type of
Form 5048. The third shape conductive layer 5038b is
Used as a mask for impurity elements.
Form a pure region. At this time, the n-channel TFT is
The island-shaped semiconductor layers 5003, 5005, 5006 and
And the wiring portion 5042 is entirely covered with a resist mask 5200.
Cover. The impurity regions 5043 to 5048
Phosphorus is added at different concentrations, but diborane
(BTwoH6) Formed by the ion doping method using
The impurity concentration is 2 × 10 20~ 2 × 10
twenty one[atoms / cmThree].

【0163】以上までの工程でそれぞれの島状半導体層
に不純物領域が形成される。島状半導体層と重なる第3
の形状の導電層5037〜5041がゲート電極として
機能する。また、5042は島状のソース信号線として
機能する。
Through the above steps, impurity regions are formed in the respective island-shaped semiconductor layers. Third overlapping with the island-shaped semiconductor layer
The conductive layers 5037 to 5041 each having the shape described above function as gate electrodes. 5042 functions as an island-shaped source signal line.

【0164】レジストマスク5200を除去した後、導
電型の制御を目的として、それぞれの島状半導体層に添
加された不純物元素を活性化する工程を行う。この工程
はファーネスアニール炉を用いる熱アニール法で行う。
その他に、レーザーアニール法、またはラピッドサーマ
ルアニール法(RTA法)を適用することが出来る。熱
アニール法では酸素濃度が1[ppm]以下、好ましくは
0.1[ppm]以下の窒素雰囲気中で400〜700
[℃]、代表的には500〜600[℃]で行うものであ
り、本実施例では500[℃]で4時間の熱処理を行う。
ただし、第3の形状の導電層5037〜5042に用い
た配線材料が熱に弱い場合には、配線等を保護するため
層間絶縁膜(シリコンを主成分とする)を形成した後で
活性化を行うことが好ましい。
After removing the resist mask 5200, a step of activating the impurity element added to each island-shaped semiconductor layer is performed for the purpose of controlling the conductivity type. This step is performed by a thermal annealing method using a furnace annealing furnace.
In addition, a laser annealing method or a rapid thermal annealing method (RTA method) can be applied. In the thermal annealing method, the oxygen concentration is 400 to 700 in a nitrogen atmosphere of 1 [ppm] or less, preferably 0.1 [ppm] or less.
In this embodiment, the heat treatment is performed at 500 ° C. for 4 hours.
However, when the wiring material used for the third shape conductive layers 5037 to 5042 is weak to heat, activation is performed after an interlayer insulating film (mainly containing silicon) is formed to protect the wiring and the like. It is preferred to do so.

【0165】さらに、3〜100[%]の水素を含む雰囲
気中で、300〜450[℃]で1〜12時間の熱処理を
行い、島状半導体層を水素化する工程を行う。この工程
は熱的に励起された水素により半導体層のダングリング
ボンドを終端する工程である。水素化の他の手段とし
て、プラズマ水素化(プラズマにより励起された水素を
用いる)を行っても良い。
Further, a heat treatment is carried out at 300 to 450 ° C. for 1 to 12 hours in an atmosphere containing 3 to 100% of hydrogen to hydrogenate the island-like semiconductor layer. In this step, dangling bonds in the semiconductor layer are terminated by thermally excited hydrogen. As another means of hydrogenation, plasma hydrogenation (using hydrogen excited by plasma) may be performed.

【0166】次いで、図12(A)に示すように、第1
の層間絶縁膜5055を酸化窒化シリコン膜から100
〜200[nm]の厚さで形成する。その上に有機絶縁物材
料から成る第2の層間絶縁膜5056を形成した後、第
1の層間絶縁膜5055、第2の層間絶縁膜5056、
およびゲート絶縁膜5007に対してコンタクトホール
を形成し、各配線(接続配線、信号線を含む)5057
〜5062、5064をパターニング形成した後、接続
配線5062に接する画素電極5063をパターニング
形成する。
Next, as shown in FIG.
Of the interlayer insulating film 5055 from the silicon oxynitride film to 100
It is formed with a thickness of about 200 [nm]. After a second interlayer insulating film 5056 made of an organic insulating material is formed thereon, the first interlayer insulating film 5055, the second interlayer insulating film 5056,
And a contact hole is formed in the gate insulating film 5007, and each wiring (including a connection wiring and a signal line) 5057 is formed.
After patterning 5062 and 5064, the pixel electrode 5063 in contact with the connection wiring 5062 is formed by patterning.

【0167】第2の層間絶縁膜5056としては、有機
樹脂を材料とする膜を用い、その有機樹脂としてはポリ
イミド、ポリアミド、アクリル、BCB(ベンゾシクロ
ブテン)等を使用することが出来る。特に、第2の層間
絶縁膜5056は平坦化の意味合いが強いので、平坦性
に優れたアクリルが好ましい。本実施例ではTFTによ
って形成される段差を十分に平坦化しうる膜厚でアクリ
ル膜を形成する。好ましくは1〜5[μm](さらに好ま
しくは2〜4[μm])とすれば良い。
As the second interlayer insulating film 5056, a film made of an organic resin is used. As the organic resin, polyimide, polyamide, acrylic, BCB (benzocyclobutene), or the like can be used. In particular, since the second interlayer insulating film 5056 has a strong meaning of flattening, acrylic having excellent flatness is preferable. In this embodiment, an acrylic film is formed with a thickness that can sufficiently flatten a step formed by a TFT. Preferably, it is 1 to 5 [μm] (more preferably, 2 to 4 [μm]).

【0168】コンタクトホールの形成は、ドライエッチ
ングまたはウエットエッチングを用い、n型の不純物領
域5017、5018、5021、5023〜5025
またはp型の不純物領域5043〜5048に達するコ
ンタクトホール、配線5042に達するコンタクトホー
ル、電源供給線に達するコンタクトホール(図示せ
ず)、およびゲート電極に達するコンタクトホール(図
示せず)をそれぞれ形成する。
The contact holes are formed by dry etching or wet etching, and n-type impurity regions 5017, 5018, 5021, 5023 to 5025 are formed.
Alternatively, a contact hole reaching the p-type impurity regions 5043 to 5048, a contact hole reaching the wiring 5042, a contact hole reaching the power supply line (not shown), and a contact hole reaching the gate electrode (not shown) are formed. .

【0169】また、配線(接続配線、信号線を含む)5
057〜5062、5064として、Ti膜を100[n
m]、Tiを含むアルミニウム膜を300[nm]、Ti膜1
50[nm]をスパッタ法で連続形成した3層構造の積層膜
を所望の形状にパターニングしたものを用いる。勿論、
他の導電膜を用いても良い。
In addition, wiring (including connection wiring and signal line) 5
057 to 5062 and 5064, the Ti film is 100 [n].
m], an aluminum film containing Ti is 300 [nm], and a Ti film 1
A laminate film having a three-layer structure in which 50 nm is continuously formed by a sputtering method and patterned into a desired shape is used. Of course,
Other conductive films may be used.

【0170】また、本実施例では、画素電極5063と
してMgAg膜を110[nm]の厚さに形成し、パターニ
ングを行った。画素電極5063を接続配線5062と
接して重なるように配置することでコンタクトを取って
いる。この画素電極5063がEL素子の陰極となる。
(図12(A))
In this embodiment, an MgAg film having a thickness of 110 [nm] was formed as the pixel electrode 5063, and patterning was performed. Contact is established by arranging the pixel electrode 5063 so as to be in contact with and overlap with the connection wiring 5062. This pixel electrode 5063 serves as a cathode of the EL element.
(FIG. 12 (A))

【0171】次に、図12(B)に示すように、珪素を
含む絶縁膜(本実施例では酸化珪素膜)を500[nm]の
厚さに形成し、画素電極5063に対応する位置に開口
部を形成して、バンクとして機能する第3の層間絶縁膜
5065を形成する。開口部を形成する際、ウエットエ
ッチング法を用いることで容易にテーパー形状の側壁と
することが出来る。開口部の側壁が十分になだらかでな
いと段差に起因するEL層の劣化が顕著な問題となって
しまうため、注意が必要である。
Next, as shown in FIG. 12B, an insulating film containing silicon (a silicon oxide film in this embodiment) is formed to a thickness of 500 [nm], and is formed at a position corresponding to the pixel electrode 5063. An opening is formed, and a third interlayer insulating film 5065 functioning as a bank is formed. When the opening is formed, a tapered side wall can be easily formed by using a wet etching method. Care must be taken because if the side wall of the opening is not sufficiently smooth, deterioration of the EL layer due to the step will become a significant problem.

【0172】次に、EL層5066および陽極(対向電
極)5067を、真空蒸着法を用いて大気解放しないで
連続形成する。なお、EL層5066の膜厚は80〜2
00[nm](典型的には100〜120[nm])、陽極50
67は、ITO膜にて形成した。
Next, the EL layer 5066 and the anode (opposite electrode) 5067 are continuously formed by using a vacuum deposition method without opening to the atmosphere. Note that the thickness of the EL layer 5066 is 80 to 2
00 [nm] (typically 100 to 120 [nm]), anode 50
67 was formed of an ITO film.

【0173】この工程では、赤色に対応する画素、緑色
に対応する画素および青色に対応する画素に対して順
次、EL層および陽極を形成する。但し、EL層は溶液
に対する耐性に乏しいためフォトリソグラフィ技術を用
いずに各色個別に形成しなくてはならない。そこでメタ
ルマスクを用いて所望の画素以外を隠し、必要箇所だけ
選択的にEL層および陽極を形成するのが好ましい。
In this step, an EL layer and an anode are sequentially formed on a pixel corresponding to red, a pixel corresponding to green, and a pixel corresponding to blue. However, since the EL layer has poor resistance to a solution, it must be formed individually for each color without using a photolithography technique. Therefore, it is preferable to hide a portion other than a desired pixel by using a metal mask and selectively form an EL layer and an anode only at a necessary portion.

【0174】即ち、まず赤色に対応する画素以外を全て
隠すマスクをセットし、そのマスクを用いて赤色発光の
EL層を選択的に形成する。次いで、緑色に対応する画
素以外を全て隠すマスクをセットし、そのマスクを用い
て緑色発光のEL層を選択的に形成する。次いで、同様
に青色に対応する画素以外を全て隠すマスクをセット
し、そのマスクを用いて青色発光のEL層を選択的に形
成する。なお、ここでは全て異なるマスクを用いるよう
に記載しているが、同じマスクを使いまわしても構わな
い。
That is, first, a mask for hiding all pixels other than pixels corresponding to red is set, and a red light emitting EL layer is selectively formed using the mask. Next, a mask for hiding all pixels other than pixels corresponding to green is set, and a green light-emitting EL layer is selectively formed using the mask. Next, a mask for covering all pixels other than the pixel corresponding to blue is similarly set, and an EL layer for emitting blue light is selectively formed using the mask. Note that all the masks are described herein as being different, but the same mask may be used again.

【0175】ここではRGBに対応した3種類のEL素
子を形成する方式を用いたが、白色発光のEL素子とカ
ラーフィルタとを組み合わせた方式、青色または青緑発
光のEL素子と蛍光体(蛍光性の色変換層:CCM)と
を組み合わせた方式、陰極(画素電極)に透明電極を利
用してRGBに対応したEL素子を重ねる方式などを用
いても良い。
Here, a method of forming three types of EL elements corresponding to RGB was used. However, a method of combining a white light emitting EL element and a color filter, a blue or blue-green light emitting EL element and a phosphor (fluorescent light) were used. (A color conversion layer: CCM) or a method in which an EL element corresponding to RGB is overlapped with a cathode (pixel electrode) using a transparent electrode.

【0176】なお、EL層5066としては公知の材料
を用いることが出来る。公知の材料としては、駆動電圧
を考慮すると有機材料を用いるのが好ましい。例えば正
孔注入層、正孔輸送層、発光層および電子注入層でなる
4層構造をEL層とすれば良い。
Note that a known material can be used for the EL layer 5066. As a known material, it is preferable to use an organic material in consideration of a driving voltage. For example, a four-layer structure including a hole injection layer, a hole transport layer, a light emitting layer, and an electron injection layer may be used as the EL layer.

【0177】次に、同じゲート信号線にゲート電極が接
続されたスイッチング用TFTを有する画素(同じライ
ンの画素)上に、メタルマスクを用いて陽極5067を
形成する。
Next, an anode 5067 is formed using a metal mask on a pixel having a switching TFT in which a gate electrode is connected to the same gate signal line (a pixel on the same line).

【0178】なお本実施例では、陽極5067としてI
TOを用い、陰極5063としてMgAgを用いたが、
本発明はこれに限定されない。陽極5067及び陰極5
063として他の公知の材料を用いても良い。
In this embodiment, as the anode 5067, I
Although TO was used and MgAg was used as the cathode 5063,
The present invention is not limited to this. Anode 5067 and cathode 5
Other known materials may be used as 063.

【0179】最後に、窒化珪素膜でなるパッシベーショ
ン膜5068を300[nm]の厚さに形成する。パッシベ
ーション膜5068を形成しておくことで、EL層50
66を水分等から保護することができ、EL素子の信頼
性をさらに高めることが出来る。
Lastly, a passivation film 5068 made of a silicon nitride film is formed to a thickness of 300 [nm]. By forming the passivation film 5068, the EL layer 50
66 can be protected from moisture and the like, and the reliability of the EL element can be further improved.

【0180】こうして図12(B)に示すような構造の
ELディスプレイパネルが完成する。なお、本実施例に
おけるELディスプレイパネルの作製工程においては、
回路の構成および工程の関係上、ゲート電極を形成して
いる材料であるTa、Wによってソース信号線を形成
し、ソース、ドレイン電極を形成している配線材料であ
るAlによってゲート信号線を形成しているが、異なる
材料を用いても良い。
Thus, an EL display panel having a structure as shown in FIG. 12B is completed. In the manufacturing process of the EL display panel in this embodiment,
Due to the circuit configuration and process, a source signal line is formed by Ta and W, which are materials forming the gate electrode, and a gate signal line is formed by Al, which is a wiring material forming the source and drain electrodes. However, different materials may be used.

【0181】なお、上記の行程により作製されるアクテ
ィブマトリクス型EL表示装置におけるTFTはトップ
ゲート構造をとっているが、ボトムゲート構造のTFT
やその他の構造のTFTに対しても本実施例は容易に適
用され得る。
The TFT in the active matrix type EL display device manufactured by the above-described process has a top gate structure, but a TFT having a bottom gate structure.
This embodiment can be easily applied to TFTs having other structures.

【0182】また、本実施例においては、ガラス基板を
使用しているが、ガラス基板に限らず、プラスチック基
板、ステンレス基板、単結晶ウェハ等、ガラス基板以外
のものを使用することによっても実施が可能である。
In this embodiment, a glass substrate is used. However, the present invention is not limited to a glass substrate, but may be implemented by using a material other than a glass substrate, such as a plastic substrate, a stainless steel substrate, or a single crystal wafer. It is possible.

【0183】ところで、本実施例のELディスプレイパ
ネルは、画素部だけでなく駆動回路部にも最適な構造の
TFTを配置することにより、非常に高い信頼性を示
し、動作特性も向上しうる。また結晶化工程においてN
i等の金属触媒を添加し、結晶性を高めることも可能で
ある。それによって、ソース信号線駆動回路の駆動周波
数を10[MHz]以上にすることが可能である。
By the way, the EL display panel of this embodiment exhibits extremely high reliability and can improve the operating characteristics by arranging the TFT having the optimum structure not only in the pixel portion but also in the drive circuit portion. In the crystallization step, N
It is also possible to increase the crystallinity by adding a metal catalyst such as i. Thus, the driving frequency of the source signal line driving circuit can be increased to 10 MHz or more.

【0184】まず、極力動作速度を落とさないようにホ
ットキャリア注入を低減させる構造を有するTFTを、
駆動回路部を形成するCMOS回路のnチャネル型TF
Tとして用いる。なお、ここでいう駆動回路としては、
シフトレジスタ、バッファ、レベルシフタ、線順次駆動
におけるラッチ、点順次駆動におけるトランスミッショ
ンゲートなどが含まれる。
First, a TFT having a structure in which hot carrier injection is reduced so as not to reduce the operation speed as much as possible,
N-channel type TF of CMOS circuit forming drive circuit section
Used as T. In addition, as the drive circuit here,
It includes a shift register, a buffer, a level shifter, a latch in line-sequential driving, a transmission gate in point-sequential driving, and the like.

【0185】本実施例の場合、nチャネル型TFTの活
性層は、ソース領域、ドレイン領域、ゲート絶縁膜を間
に挟んでゲート電極と重なるオーバーラップLDD領域
(L OV領域)、ゲート絶縁膜を間に挟んでゲート電極と
重ならないオフセットLDD領域(LOFF領域)および
チャネル形成領域を含む。
In the case of this embodiment, the activity of the n-channel TFT is
The conductive layer is between the source region, the drain region, and the gate insulating film.
Overlap LDD region that overlaps with the gate electrode
(L OVRegion), with the gate electrode sandwiching the gate insulating film
Offset LDD areas (LOFFArea) and
Including a channel forming region.

【0186】また、CMOS回路のpチャネル型TFT
は、ホットキャリア注入による劣化が殆ど気にならない
ので、特にLDD領域を設けなくても良い。勿論、nチ
ャネル型TFTと同様にLDD領域を設け、ホットキャ
リア対策を講じることも可能である。
Also, a p-channel type TFT of a CMOS circuit
Since there is almost no concern about deterioration due to hot carrier injection, it is not necessary to provide an LDD region. Needless to say, it is also possible to provide an LDD region similarly to the n-channel type TFT and take measures against hot carriers.

【0187】その他、駆動回路において、チャネル形成
領域を双方向に電流が流れるようなCMOS回路、即
ち、ソース領域とドレイン領域の役割が入れ替わるよう
なCMOS回路が用いられる場合、CMOS回路を形成
するnチャネル型TFTは、チャネル形成領域の両サイ
ドにチャネル形成領域を挟む形でLDD領域を形成する
ことが好ましい。このような例としては、点順次駆動に
用いられるトランスミッションゲートなどが挙げられ
る。また駆動回路において、オフ電流を極力低く抑える
必要のあるCMOS回路が用いられる場合、CMOS回
路を形成するnチャネル型TFTは、LOV領域を有して
いることが好ましい。このような例としては、やはり、
点順次駆動に用いられるトランスミッションゲートなど
が挙げられる。
In addition, when a CMOS circuit in which current flows bidirectionally in the channel formation region, that is, a CMOS circuit in which the roles of the source region and the drain region are exchanged is used in the driver circuit, n In the channel type TFT, it is preferable to form an LDD region on both sides of the channel formation region so as to sandwich the channel formation region. An example of such a transmission gate is a transmission gate used for dot sequential driving. Further, in the case where a CMOS circuit in which off-state current needs to be suppressed as low as possible is used in the driver circuit, the n-channel TFT forming the CMOS circuit preferably has an L OV region. As such an example,
A transmission gate used for point-sequential driving is exemplified.

【0188】なお、実際には図12(B)の状態まで完
成したら、さらに外気に曝されないように、気密性が高
く、脱ガスの少ない保護フィルム(ラミネートフィル
ム、紫外線硬化樹脂フィルム等)や透光性のシーリング
材でパッケージング(封入)することが好ましい。その
際、シーリング材の内部を不活性雰囲気にしたり、内部
に吸湿性材料(例えば酸化バリウム)を配置したりする
とEL素子の信頼性が向上する。
Actually, when the structure shown in FIG. 12B is completed, a protective film (laminate film, ultraviolet curable resin film, etc.) with high airtightness and low degassing or a transparent film is provided so as not to be further exposed to the outside air. It is preferable to package (enclose) with an optical sealing material. At this time, the reliability of the EL element is improved by setting the inside of the sealing material to an inert atmosphere or disposing a hygroscopic material (for example, barium oxide) inside.

【0189】また、パッケージング等の処理により気密
性を高めたら、基板上に形成された素子又は回路から引
き回された端子と外部信号端子とを接続するためのコネ
クタ(フレキシブルプリントサーキット:FPC)を取
り付けて製品として完成する。このような出荷出来る状
態にまでした状態を本明細書中ではEL表示装置とい
う。
When the airtightness is improved by processing such as packaging, a connector (flexible printed circuit: FPC) for connecting terminals routed from elements or circuits formed on the substrate to external signal terminals. To complete the product. Such a state in which the product can be shipped is referred to as an EL display device in this specification.

【0190】また、本実施例で示す工程に従えば、EL
表示装置の作製に必要なフォトマスクの数を抑えること
が出来る。その結果、工程を短縮し、製造コストの低減
及び歩留まりの向上に寄与することが出来る。
According to the steps shown in this embodiment, the EL
The number of photomasks required for manufacturing a display device can be reduced. As a result, the process can be shortened, which can contribute to a reduction in manufacturing cost and an improvement in yield.

【0191】[実施例9]本実施例では、本発明の携帯情
報装置のEL表示装置を作製した例について、図19を
用いて説明する。
[Embodiment 9] In this embodiment, an example in which an EL display device of a portable information device of the present invention is manufactured will be described with reference to FIGS.

【0192】図19(A)は、EL表示装置の上面図で
あり、図19(B)は、図19(A)のA−A’におけ
る断面図、図19(C)は図19(A)のB−B’にお
ける断面図である。
FIG. 19A is a top view of an EL display device, FIG. 19B is a cross-sectional view taken along line AA ′ of FIG. 19A, and FIG. 13) is a sectional view taken along line BB ′ of FIG.

【0193】基板4001上に設けられた画素部400
2と、ソース信号線駆動回路4003と、第1及び第2
のゲート信号線駆動回路4004a、bとを囲むように
して、シール材4009が設けられている。また画素部
4002と、ソース信号線駆動回路4003と、第1及
び第2のゲート信号線駆動回路4004a、bとの上に
シーリング材4008が設けられている。よって画素部
4002と、ソース信号線駆動回路4003と、第1及
び第2のゲート信号線駆動回路4004a、bとは、基
板4001とシール材4009とシーリング材4008
とによって、充填材4210で密封されている。
[0193] The pixel portion 400 provided over the substrate 4001
2, the source signal line driving circuit 4003, and the first and second
A sealing material 4009 is provided so as to surround the gate signal line driving circuits 4004a and 4004b. A sealing material 4008 is provided over the pixel portion 4002, the source signal line driver circuit 4003, and the first and second gate signal line driver circuits 4004a and 4004b. Accordingly, the pixel portion 4002, the source signal line driver circuit 4003, and the first and second gate signal line driver circuits 4004a and 4004b are each composed of a substrate 4001, a sealant 4009, and a sealant 4008.
, And is sealed with the filler 4210.

【0194】また基板4001上に設けられた画素部4
002と、ソース信号線駆動回路4003と、第1及び
第2のゲート信号線駆動回路4004a、bとは、複数
のTFTを有している。図19(B)では代表的に、下
地膜4010上に形成された、ソース信号線駆動回路4
003に含まれる駆動TFT(但し、ここではnチャネ
ル型TFTとpチャネル型TFTを図示する)4201
及び画素部4002に含まれる画素TFT(EL素子へ
の電流を制御するTFT:EL駆動用TFT)4202
を図示した。
The pixel portion 4 provided on the substrate 4001
002, the source signal line driver circuit 4003, and the first and second gate signal line driver circuits 4004a and 4004b have a plurality of TFTs. In FIG. 19B, typically, the source signal line driving circuit 4 formed on the base film 4010 is formed.
The drive TFT 4201 included in 003 (here, an n-channel TFT and a p-channel TFT are illustrated)
And a pixel TFT (TFT for controlling current to an EL element: EL driving TFT) 4202 included in the pixel portion 4002
Is illustrated.

【0195】本実施例では、駆動TFT4201には公
知の方法で作製されたpチャネル型TFT及びnチャネ
ル型TFTが用いられ、EL駆動用TFT4202には
公知の方法で作製されたpチャネル型TFTが用いられ
る。
In this embodiment, a p-channel TFT and an n-channel TFT manufactured by a known method are used as the driving TFT 4201, and a p-channel TFT manufactured by a known method is used as the EL driving TFT 4202. Used.

【0196】駆動TFT4201及びEL駆動用TFT
4202上には層間絶縁膜(平坦化膜)4301が形成
され、その上にEL駆動用TFT4202のドレイン領
域と電気的に接続する画素電極(陽極)4203が形成
される。画素電極4203としては仕事関数の大きい透
明導電膜が用いられる。透明導電膜としては、酸化イン
ジウムと酸化スズとの化合物、酸化インジウムと酸化亜
鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウ
ムを用いることができる。また、前記透明導電膜にガリ
ウムを添加したものを用いても良い。
Drive TFT 4201 and EL drive TFT
An interlayer insulating film (planarizing film) 4301 is formed over the 4202, and a pixel electrode (anode) 4203 electrically connected to the drain region of the EL driving TFT 4202 is formed thereon. As the pixel electrode 4203, a transparent conductive film having a large work function is used. As the transparent conductive film, a compound of indium oxide and tin oxide, a compound of indium oxide and zinc oxide, zinc oxide, tin oxide, or indium oxide can be used. Further, a material obtained by adding gallium to the transparent conductive film may be used.

【0197】そして、画素電極4203の上には絶縁膜
4302が形成され、絶縁膜4302は画素電極420
3の上に開口部が形成されている。この開口部におい
て、画素電極4203の上にはEL(エレクトロルミネ
ッセンス)層4204が形成される。EL層4204は
公知の有機EL材料または無機EL材料を用いることが
できる。また、有機EL材料には低分子系(モノマー
系)材料と高分子系(ポリマー系)材料があるがどちら
を用いても良い。
An insulating film 4302 is formed on the pixel electrode 4203, and the insulating film 4302 is
An opening is formed on 3. In this opening, an EL (electroluminescence) layer 4204 is formed on the pixel electrode 4203. For the EL layer 4204, a known organic EL material or inorganic EL material can be used. As the organic EL material, there are a low-molecular (monomer) material and a high-molecular (polymer) material, and either may be used.

【0198】EL層4204の形成方法は公知の蒸着技
術もしくは塗布法技術を用いれば良い。また、EL層の
構造は正孔注入層、正孔輸送層、発光層、電子輸送層ま
たは電子注入層を自由に組み合わせて積層構造または単
層構造とすれば良い。
As a method for forming the EL layer 4204, a known vapor deposition technique or coating technique may be used. The EL layer may have a stacked structure or a single-layer structure by freely combining a hole injection layer, a hole transport layer, a light-emitting layer, an electron transport layer, or an electron injection layer.

【0199】EL層4204の上には遮光性を有する導
電膜(代表的にはアルミニウム、銅もしくは銀を主成分
とする導電膜またはそれらと他の導電膜との積層膜)か
らなる陰極4205が形成される。また、陰極4205
とEL層4204の界面に存在する水分や酸素は極力排
除しておくことが望ましい。従って、EL層4204を
窒素または希ガス雰囲気で形成し、酸素や水分に触れさ
せないまま陰極4205を形成するといった工夫が必要
である。本実施例ではマルチチャンバー方式(クラスタ
ーツール方式)の成膜装置を用いることで上述のような
成膜を可能とする。そして陰極4205には所定の電圧
が与えられている。
On the EL layer 4204, a cathode 4205 made of a light-shielding conductive film (typically, a conductive film containing aluminum, copper, or silver as a main component or a laminated film of these and another conductive film) is provided. It is formed. In addition, the cathode 4205
It is desirable to remove moisture and oxygen existing at the interface between the EL layer 4204 and oxygen as much as possible. Therefore, it is necessary to devise a method in which the EL layer 4204 is formed in a nitrogen or rare gas atmosphere and the cathode 4205 is formed without being exposed to oxygen or moisture. In this embodiment, the above-described film formation is made possible by using a multi-chamber type (cluster tool type) film formation apparatus. A predetermined voltage is applied to the cathode 4205.

【0200】以上のようにして、画素電極(陽極)42
03、EL層4204及び陰極4205からなるEL素
子4303が形成される。そしてEL素子4303を覆
うように、絶縁膜4302上に保護膜4209が形成さ
れている。保護膜4209は、EL素子4303に酸素
や水分等が入り込むのを防ぐのに効果的である。
As described above, the pixel electrode (anode) 42
03, an EL element 4303 comprising an EL layer 4204 and a cathode 4205 is formed. Then, a protective film 4209 is formed over the insulating film 4302 so as to cover the EL element 4303. The protective film 4209 is effective in preventing oxygen, moisture, and the like from entering the EL element 4303.

【0201】4005aは電源供給線に接続された引き
回し配線であり、EL駆動用TFT4202のソース領
域に電気的に接続されている。引き回し配線4005a
はシール材4009と基板4001との間を通り、異方
導電性フィルム4300を介してFPC4006が有す
るFPC用配線4333に電気的に接続される。
A wiring 4005a is connected to the power supply line, and is electrically connected to the source region of the EL driving TFT 4202. Leading wiring 4005a
Is electrically connected to the FPC wiring 4333 of the FPC 4006 via the anisotropic conductive film 4300 through the space between the sealant 4009 and the substrate 4001.

【0202】シーリング材4008としては、ガラス
材、金属材(代表的にはステンレス材)、セラミックス
材、プラスチック材(プラスチックフィルムも含む)を
用いることができる。プラスチック材としては、FRP
(Fiberglass−Reinforced Pl
astics)板、PVF(ポリビニルフルオライド)
フィルム、マイラーフィルム、ポリエステルフィルムま
たはアクリル樹脂フィルムを用いることができる。ま
た、アルミニウムホイルをPVFフィルムやマイラーフ
ィルムで挟んだ構造のシートを用いることもできる。
As the sealing material 4008, a glass material, a metal material (typically, a stainless steel material), a ceramic material, and a plastic material (including a plastic film) can be used. FRP as plastic material
(Fiberglass-Reinforced Pl
aics) plate, PVF (polyvinyl fluoride)
A film, a mylar film, a polyester film, or an acrylic resin film can be used. Further, a sheet having a structure in which an aluminum foil is sandwiched between PVF films or mylar films can also be used.

【0203】但し、EL素子からの光の放射方向がカバ
ー材側に向かう場合にはカバー材は透明でなければなら
ない。その場合には、ガラス板、プラスチック板、ポリ
エステルフィルムまたはアクリルフィルムのような透明
物質を用いる。
However, when the direction of light emission from the EL element is directed toward the cover material, the cover material must be transparent. In that case, a transparent material such as a glass plate, a plastic plate, a polyester film or an acrylic film is used.

【0204】また、充填材4210としては窒素やアル
ゴンなどの不活性な気体の他に、紫外線硬化樹脂または
熱硬化樹脂を用いることができ、PVC(ポリビニルク
ロライド)、アクリル、ポリイミド、エポキシ樹脂、シ
リコーン樹脂、PVB(ポリビニルブチラル)またはE
VA(エチレンビニルアセテート)を用いることができ
る。本実施例では充填材として窒素を用いた。
As the filler 4210, an ultraviolet curable resin or a thermosetting resin can be used in addition to an inert gas such as nitrogen or argon, and PVC (polyvinyl chloride), acrylic, polyimide, epoxy resin, silicone Resin, PVB (polyvinyl butyral) or E
VA (ethylene vinyl acetate) can be used. In this embodiment, nitrogen was used as the filler.

【0205】また充填材4210を吸湿性物質(好まし
くは酸化バリウム)もしくは酸素を吸着しうる物質にさ
らしておくために、シーリング材4008の基板400
1側の面に凹部4007を設けて吸湿性物質または酸素
を吸着しうる物質4207を配置する。そして、吸湿性
物質または酸素を吸着しうる物質4207が飛び散らな
いように、凹部カバー材4208によって吸湿性物質ま
たは酸素を吸着しうる物質4207は凹部4007に保
持されている。なお凹部カバー材4208は目の細かい
メッシュ状になっており、空気や水分は通し、吸湿性物
質または酸素を吸着しうる物質4207は通さない構成
になっている。吸湿性物質または酸素を吸着しうる物質
4207を設けることで、EL素子4303の劣化を抑
制できる。
In order to expose the filling material 4210 to a hygroscopic substance (preferably barium oxide) or a substance capable of adsorbing oxygen, the substrate 400
A concave portion 4007 is provided on the one surface, and a hygroscopic substance or a substance 4207 capable of adsorbing oxygen is arranged. Then, the hygroscopic substance or the substance 4207 capable of adsorbing oxygen is held in the concave part 4007 by the concave part cover material 4208 so that the hygroscopic substance or the substance 4207 capable of adsorbing oxygen is not scattered. Note that the concave portion cover member 4208 has a fine mesh shape and is configured to allow air and moisture to pass therethrough and not allow a hygroscopic substance or a substance 4207 capable of adsorbing oxygen to pass therethrough. By providing the hygroscopic substance or the substance 4207 which can adsorb oxygen, deterioration of the EL element 4303 can be suppressed.

【0206】図19(C)に示すように、画素電極42
03が形成されると同時に、引き回し配線4005a上
に接するように導電性膜4203aが形成される。
As shown in FIG. 19C, the pixel electrode 42
Simultaneously with the formation of 03, a conductive film 4203a is formed so as to be in contact with the lead wiring 4005a.

【0207】また、異方導電性フィルム4300は導電
性フィラー4300aを有している。基板4001とF
PC4006とを熱圧着することで、基板4001上の
導電性膜4203aとFPC4006上のFPC用配線
4333とが、導電性フィラー4300aによって電気
的に接続される。
The anisotropic conductive film 4300 has a conductive filler 4300a. Substrate 4001 and F
By thermocompression bonding with the PC 4006, the conductive film 4203a on the substrate 4001 and the FPC wiring 4333 on the FPC 4006 are electrically connected by the conductive filler 4300a.

【0208】[実施例10]本実施例では、本発明の携帯
情報装置のEL表示装置として、EL素子より発光した
光を画素基板側に放射する下方出光のEL表示装置を使
用した場合の例を示す。
[Embodiment 10] In this embodiment, an example is shown in which an EL display device of downward light emission, which emits light emitted from an EL element to the pixel substrate side, is used as the EL display device of the portable information device of the present invention. Is shown.

【0209】デサインルールを1μmルール、画素ピッ
チを100ppi程度とすれば、画素内部の記憶回路及
びD/Aコンバータ等は、ソース信号線の下に配置する
ことが可能となり、開口率の低下の問題を解決すること
ができる。これにより、本発明を、EL素子より発光し
た光を画素基板側とは逆の方向に放射する上方出光のE
L表示装置だけでなく、下方出光のEL表示装置にも適
用できる。
If the design rule is set to 1 μm and the pixel pitch is set to about 100 ppi, the storage circuit and the D / A converter inside the pixel can be arranged below the source signal line, and the aperture ratio is reduced. Can be solved. Thereby, the present invention can be applied to the case where the upper light emitted from the EL element is emitted in the opposite direction to the pixel substrate side.
The present invention can be applied not only to the L display device but also to an EL display device that emits light downward.

【0210】図30に、上記構成の下方出光のEL表示
装置の画素の上面図を模式的に示す。
FIG. 30 schematically shows a top view of a pixel of the EL display device having the above structure and emitting light downward.

【0211】3301は画素、3302〜3304は記
憶回路、3305はD/Aコンバータ(図中D/Aと記
載)、3306は画素電極、3307はソース信号線で
ある。画素電極3306としては透明電極を用いる。な
お、電源供給線や対向電極、カラーフィルタ及び保持容
量等は図示していない。ここで、記憶回路3302〜3
304及びD/Aコンバータ3305は、ソース信号線
3307の下に形成されている。
Reference numeral 3301 denotes a pixel; 3302 to 3304, storage circuits; 3305, a D / A converter (described as D / A in the figure); 3306, a pixel electrode; and 3307, a source signal line. As the pixel electrode 3306, a transparent electrode is used. Note that power supply lines, counter electrodes, color filters, storage capacitors, and the like are not shown. Here, the storage circuits 3302-3
304 and the D / A converter 3305 are formed below the source signal line 3307.

【0212】なお図示していないが、ソース信号線33
07の下ではなくゲート信号線の下に、これらの記憶回
路3302〜3304及びD/Aコンバータ3305等
を配置することも可能である。
Although not shown, the source signal line 33
It is also possible to dispose these storage circuits 3302 to 3304 and the D / A converter 3305 and the like below the gate signal line instead of below 07.

【0213】[実施例11]本発明の情報端末機器のEL
表示装置の画素においては、記憶回路としてスタティッ
ク型メモリ(Static RAM : SRAM)を用いて構成してい
たが、記憶回路はSRAMのみに限定されない。本発明
の情報端末機器のEL表示装置の画素に適用可能な記憶
回路には、他にダイナミック型メモリ(Dynamic RAM :
DRAM)等があげられる。
[Embodiment 11] EL of information terminal equipment of the present invention
In the pixels of the display device, a static memory (Static RAM: SRAM) is used as a storage circuit, but the storage circuit is not limited to the SRAM. The storage circuit applicable to the pixel of the EL display device of the information terminal device of the present invention includes a dynamic RAM (Dynamic RAM:
DRAM) and the like.

【0214】さらに、特に図示しないが、他の形式の記
憶回路として、強誘電体メモリ(Ferroelectric RAM :
FRAM)を利用して本発明の情報端末機器のEL表示装置
の画素を構成することも可能である。FRAMは、SR
AMやDRAMと同等の書き込み速度を有する不揮発性
メモリであり、その書き込み電圧が低い等の特徴を利用
して、本発明の情報端末機器のEL表示装置のさらなる
低消費電力化が可能である。またその他、フラッシュメ
モリ等によっても、構成は可能である。
Further, although not particularly shown, a ferroelectric memory (Ferroelectric RAM:
It is also possible to configure a pixel of the EL display device of the information terminal device of the present invention using FRAM). FRAM is SR
It is a non-volatile memory having a writing speed equivalent to that of an AM or a DRAM. By utilizing the characteristics such as a low writing voltage, it is possible to further reduce the power consumption of the EL display device of the information terminal device of the present invention. In addition, the configuration is possible by using a flash memory or the like.

【0215】[実施例12]本発明の携帯情報装置が有す
るEL表示装置において、三重項励起子からの燐光を発
光に利用できるEL材料を用いることで、外部発光量子
効率を飛躍的に向上させることができる。これにより、
EL素子の低消費電力化、長寿命化、および軽量化が可
能になる。
[Embodiment 12] In an EL display device included in a portable information device of the present invention, an external light emitting quantum efficiency is drastically improved by using an EL material capable of utilizing phosphorescence from a triplet exciton for emission. be able to. This allows
The power consumption, the life, and the weight of the EL element can be reduced.

【0216】ここで、三重項励起子を利用し、外部発光
量子効率を向上させた報告を示す。(T.Tsutsui, C.Adac
hi, S.Saito, Photochemical Processes in Organized
Molecular Systems, ed.K.Honda, (Elsevier Sci.Pub.,
Tokyo,1991) p.437.)
[0216] Here, a report is shown in which the triplet exciton is used to improve the external light emission quantum efficiency. (T.Tsutsui, C.Adac
hi, S. Saito, Photochemical Processes in Organized
Molecular Systems, ed.K. Honda, (Elsevier Sci. Pub.,
Tokyo, 1991) p.437.)

【0217】上記の論文により報告されたEL材料(ク
マリン色素)の分子式を以下に示す。
The molecular formula of the EL material (coumarin dye) reported in the above paper is shown below.

【0218】[0218]

【化1】 Embedded image

【0219】(M.A.Baldo, D.F.O'Brien, Y.You, A.Shou
stikov, S.Sibley, M.E.Thompson,S.R.Forrest, Nature
395 (1998) p.151.)
(MABaldo, DFO'Brien, Y. You, A. Shou
stikov, S. Sibley, METhompson, SRForrest, Nature
395 (1998) p.151.)

【0220】上記の論文により報告されたEL材料(P
t錯体)の分子式を以下に示す。
The EL materials (P
The molecular formula of (t complex) is shown below.

【0221】[0221]

【化2】 Embedded image

【0222】(M.A.Baldo, S.Lamansky, P.E.Burrrows,
M.E.Thompson, S.R.Forrest, Appl.Phys.Lett.,75 (199
9) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamu
ra,T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Ma
yaguchi, Jpn.Appl.Phys.,38 (12B) (1999) L1502.)
(MABaldo, S. Lamansky, PEBurrrows,
METhompson, SRForrest, Appl.Phys.Lett., 75 (199
9) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamu
ra, T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Ma
yaguchi, Jpn.Appl.Phys., 38 (12B) (1999) L1502.)

【0223】上記の論文により報告されたEL材料(I
r錯体)の分子式を以下に示す。
The EL materials (I
The molecular formula of (r complex) is shown below.

【0224】[0224]

【化3】 Embedded image

【0225】次に、三重項励起子からの燐光を発光に利
用できるEL材料の特性について述べる。
Next, characteristics of an EL material capable of utilizing phosphorescence from triplet excitons for light emission will be described.

【0226】本発明の携帯情報装置の有するEL表示装
置において、任意波形発生器により電源供給線にDC印
加、ON-OFFをスイッチングし、応答時間を測定した。ON
期間(選択期間)、OFF期間(非選択期間、電圧0V)
はそれぞれ250μsとした。
In the EL display device of the portable information device of the present invention, DC was applied to the power supply line and ON / OFF was switched by the arbitrary waveform generator, and the response time was measured. ON
Period (selection period), OFF period (non-selection period, voltage 0V)
Was 250 μs each.

【0227】EL素子の発光輝度を測定する光学系とし
て、顕微鏡、顕微鏡鏡筒にフォトマルチプライヤー設置
し、フォトマルチプライヤーの出力をオシロスコープで
測定した。なお本明細書において応答時間とは、非選択
状態から選択状態へのスイッチの立ち上がり、選択状態
から非選択状態へのスイッチの立ち下がりと定義する。
具体的には、駆動波形のスイッチの瞬間からそれに追従
する光学応答の変化がフル応答に対し90%まで変化す
るのに要する時間を応答時間とした。
As an optical system for measuring the emission luminance of the EL element, a microscope and a photomultiplier were installed in a microscope lens barrel, and the output of the photomultiplier was measured with an oscilloscope. In this specification, the response time is defined as a rise of a switch from a non-selected state to a selected state and a fall of a switch from a selected state to a non-selected state.
Specifically, the time required for the change in the optical response following the switch from the moment of the switch of the drive waveform to 90% of the full response to be changed is defined as the response time.

【0228】図34に、測定時における、電源供給線に
入力される信号の駆動波形と、EL素子の発光輝度を意
味する光学応答波形を示す。上が駆動波形、下が光学応
答波形である。フォトマルチプライヤーはマイナス出力
のタイプを使用しており、電圧0Vから6Vまでを印加
した。この時応答時間は33μsであった。
FIG. 34 shows a driving waveform of a signal input to the power supply line and an optical response waveform indicating the light emission luminance of the EL element at the time of measurement. The top is the drive waveform and the bottom is the optical response waveform. The photomultiplier uses a negative output type, and applied a voltage of 0 V to 6 V. At this time, the response time was 33 μs.

【0229】以上のように三重項励起子からの燐光発光
を利用できれば原理的には一重項励起子からの蛍光発光
を用いる場合より3〜4倍の高い外部発光量子効率の実
現が可能となる。
As described above, if the phosphorescence emission from the triplet exciton can be used, it is possible in principle to realize a higher external emission quantum efficiency three to four times higher than the case where the fluorescence emission from the singlet exciton is used. .

【0230】[実施例13]本実施例では、本発明の携帯
情報端末の外観図について述べる。図31に示すのは本
発明の構成を有する携帯情報端末であり、2701は表
示用パネル、2702は操作用パネルである。表示用パ
ネル2701と操作用パネル2702とは接続部270
3において接続されている。そして接続部2703にお
ける、表示用パネル2701の表示部2704が設けら
れている面と操作用パネル2702の操作キー2706
が設けられている面との角度θは、任意に変えることが
できる。
[Embodiment 13] In this embodiment, an external view of a portable information terminal of the present invention will be described. FIG. 31 shows a portable information terminal having the structure of the present invention, where 2701 is a display panel and 2702 is an operation panel. The display panel 2701 and the operation panel 2702 are connected to each other by a connection portion 270.
3 are connected. The surface of the connection portion 2703 on which the display portion 2704 of the display panel 2701 is provided and the operation key 2706 of the operation panel 2702
Can be arbitrarily changed.

【0231】表示用パネル2701は表示部2704を
有している。また図31に示した携帯情報端末は電話と
しての機能を有しており、表示用パネル2701は音声
出力部2705を有しており、音声が音声出力部270
5から出力される。表示部2704にはEL表示装置が
用いられている。
[0231] The display panel 2701 has a display portion 2704. The portable information terminal shown in FIG. 31 has a function as a telephone, the display panel 2701 has an audio output unit 2705, and audio is output from the audio output unit 270.
5 is output. An EL display device is used for the display portion 2704.

【0232】表示部2704のアスペクト比は16:
9、4:3など任意に選択することができる。表示部2
704のサイズは対角1インチ〜4.5インチ程度が望
ましい。
The display portion 2704 has an aspect ratio of 16:
9, 4: 3, etc. can be arbitrarily selected. Display 2
The size of 704 is desirably about 1 inch to 4.5 inches diagonally.

【0233】操作用パネル2702は操作キー270
6、電源スイッチ2707、音声入力部2708を有し
ている。なお図31では操作キー2706と電源スイッ
チ2707とを別個に設けたが、操作キー2706の中
に電源スイッチ2707が含まれる構成にしても良い。
音声入力部2708において、音声が入力される。
The operation panel 2702 has an operation key 270
6, a power switch 2707 and a voice input unit 2708. Although the operation key 2706 and the power switch 2707 are provided separately in FIG. 31, a configuration in which the power switch 2707 is included in the operation key 2706 may be employed.
In the voice input unit 2708, voice is input.

【0234】なお図31では表示用パネル2701が音
声出力部2705を有し、操作用パネル2702が音声
入力部2708を有しているが、本実施例はこの構成に
限定されない。表示用パネル2701が音声入力部27
08を有し、操作用パネル2702が音声出力部270
5を有していても良い。また音声出力部2705と音声
入力部2708とが共に表示用パネル2701に設けら
れていても良いし、音声出力部2705と音声入力部2
708とが共に操作用パネル2702に設けられていて
も良い。
In FIG. 31, the display panel 2701 has the audio output unit 2705 and the operation panel 2702 has the audio input unit 2708, but the present embodiment is not limited to this configuration. The display panel 2701 is a voice input unit 27
08, and the operation panel 2702 is
5 may be provided. Further, both the audio output unit 2705 and the audio input unit 2708 may be provided on the display panel 2701, or the audio output unit 2705 and the audio input unit 2708 may be provided.
708 may be provided on the operation panel 2702.

【0235】なお図32では図31で示した携帯情報端
末の操作キー2706を人差し指で操作している例につ
いて示した。また図33では図31で示した携帯情報端
末の操作キー2706を親指で操作している例について
示した。なお操作キー2706は操作用パネル2702
の側面に設けても良い。操作は片手(きき手)の人差し
指のみ、または親指のみでも可能である。
FIG. 32 shows an example in which the operation key 2706 of the portable information terminal shown in FIG. 31 is operated with the index finger. FIG. 33 shows an example in which the operation key 2706 of the portable information terminal shown in FIG. 31 is operated with the thumb. Note that the operation keys 2706 are provided on the operation panel 2702.
May be provided on the side surface. The operation can be performed with only one index finger or one thumb.

【0236】[実施例14]本実施例では、本発明の携帯
情報装置を応用した電子機器について、図28及び図2
7を用いて説明する。
[Embodiment 14] In this embodiment, an electronic apparatus to which the portable information device of the present invention is applied will be described with reference to FIGS.
7 will be described.

【0237】本発明の携帯情報装置としてパーソナルコ
ンピュータがある。図28(A)はパーソナルコンピュ
ータであり、本体2801、画像入力部2802、表示
部2803、キーボード2804等を含む。表示部28
03として、画素毎に記憶回路を有するEL表示装置を
用いることで、パーソナルコンピュータの低消費電力化
を実現できる。
A personal computer is a portable information device of the present invention. FIG. 28A illustrates a personal computer, which includes a main body 2801, an image input portion 2802, a display portion 2803, a keyboard 2804, and the like. Display unit 28
As 03, by using an EL display device having a memory circuit for each pixel, low power consumption of a personal computer can be realized.

【0238】本発明の携帯情報装置としてナビゲーショ
ン装置がある。図28(B)はナビゲーション装置であ
り、本体2811、表示部2812、スピーカ部281
3、記憶媒体2814、操作スイッチ2815等を含
む。表示部2812として、画素毎に記憶回路を有する
EL表示装置を用いることで、ナビゲーション装置の低
消費電力化を実現できる。
There is a navigation device as a portable information device of the present invention. FIG. 28B illustrates a navigation device, which includes a main body 2811, a display portion 2812, and a speaker portion 281.
3, a storage medium 2814, an operation switch 2815, and the like. By using an EL display device having a memory circuit for each pixel as the display portion 2812, low power consumption of the navigation device can be realized.

【0239】本発明の携帯情報装置として電子書籍があ
る。図28(C)は電子書籍であり、本体2851、表
示部2852、記憶媒体2853、操作スイッチ285
4、アンテナ2855等を含み、ミニディスク(MD)
やDVD(DigitalVersatile Dis
c)に記憶されたデータや、アンテナで受信したデータ
を表示するものである。表示部2652として、画素毎
に記憶回路を有するEL表示装置を用いることで、電子
書籍の低消費電力化を実現できる。
[0239] An electronic book is a portable information device of the present invention. FIG. 28C illustrates an electronic book, which includes a main body 2851, a display portion 2852, a storage medium 2853, and operation switches 285.
4. Mini disk (MD) including antenna 2855
And DVD (DigitalVersatile Dis)
The data stored in c) and the data received by the antenna are displayed. By using an EL display device having a memory circuit for each pixel as the display portion 2652, power consumption of the electronic book can be reduced.

【0240】本発明の携帯情報装置として携帯電話があ
る。図27(A)は携帯電話であり、表示用パネル29
01、操作用パネル2902、接続部2903、表示部
2904、音声出力部2905、操作キー2906、電
源スイッチ2907、音声入力部2908、アンテナ2
909、CCD受光部2910、外部入力ポート201
1等を含む。表示部2904として、画素毎に記憶回路
を有するEL表示装置を用いることで、携帯電話の低消
費電力化を実現できる。
A portable telephone is a portable information device of the present invention. FIG. 27A illustrates a mobile phone, which includes a display panel 29.
01, operation panel 2902, connection unit 2903, display unit 2904, audio output unit 2905, operation keys 2906, power switch 2907, audio input unit 2908, antenna 2
909, CCD light receiving section 2910, external input port 201
1 and so on. By using an EL display device having a memory circuit for each pixel as the display portion 2904, low power consumption of the mobile phone can be realized.

【0241】本発明の携帯情報装置としてPDAがあ
る。図27(B)はPDAであり、表示部及びペン入力
ダブレット3004、操作キー3006、電源スイッチ
3007、外部入力ポート3011、入力用ペン301
2等を含む。表示部3004として、画素毎に記憶回路
を有するEL表示装置を用いることで、PDAの低消費
電力化を実現できる。 [実施例15]本実施例では、図20に示した構成と同様
構成の画素を有するEL表示装置において、各画素の有
する記憶回路に保持されD/Aコンバータに入力されて
いる信号を、対応するアナログ信号に変換する操作を、
DACコントローラを用いて制御する場合について図3
6を用いて説明する。
There is a PDA as a portable information device of the present invention. FIG. 27B shows a PDA, which includes a display portion and a pen input doublet 3004, operation keys 3006, a power switch 3007, an external input port 3011, and an input pen 301.
2 etc. are included. By using an EL display device including a memory circuit for each pixel as the display portion 3004, low power consumption of the PDA can be realized. [Embodiment 15] In this embodiment, in an EL display device having pixels having the same configuration as that shown in FIG. 20, a signal held in a storage circuit of each pixel and input to a D / A converter is converted. To convert the analog signal to
FIG. 3 shows a case where control is performed using a DAC controller.
6 will be described.

【0242】なお、本実施例において、各画素の有する
記憶回路に保持されD/Aコンバータに入力されている
信号を、対応するアナログ信号に変換し、D/Aコンバ
ータから出力する操作を、記憶回路の読み出し操作と呼
ぶことにする。
In this embodiment, the operation of converting the signal held in the storage circuit of each pixel and input to the D / A converter into a corresponding analog signal and outputting the analog signal from the D / A converter is stored. This operation will be referred to as a circuit read operation.

【0243】DACコントローラの構成としては、公知
の構成の回路を自由に用いることができる。
As a configuration of the DAC controller, a circuit having a known configuration can be used freely.

【0244】図36において、画素は、書き込み用TF
T108〜110と、記憶回路105〜107と、ソー
ス信号線101と、電源供給線112と、書き込み用ゲ
ート信号線102〜104と、D/Aコンバータ400
と、EL駆動用TFT115と、EL素子114と、保
持容量CSとを有する。
In FIG. 36, the pixel is a writing TF
T108 to 110, storage circuits 105 to 107, a source signal line 101, a power supply line 112, a write gate signal line 102 to 104, and a D / A converter 400
, An EL driving TFT 115, an EL element 114, and a storage capacitor CS.

【0245】書き込み用TFT108〜110のソース
領域もしくはドレイン領域の一方は、ソース信号線10
1に接続され、もう一方はそれぞれ、記憶回路105〜
107の入力それぞれに接続されている。書き込み用T
FT108〜110のゲート電極はそれぞれ、書き込み
用ゲート信号線102〜104それぞれに接続されてい
る。記憶回路105〜107の出力は、D/Aコンバー
タ400の入力in1〜in3それぞれに接続されてい
る。D/Aコンバータ400の出力outは、EL駆動
用TFT115のゲート電極及び保持容量Csの一方の
電極に接続されている。EL駆動用TFT115のソー
ス領域とドレイン領域とは、一方は電源供給線112に
接続され、もう一方は、EL素子114の一方の電極に
接続されている。保持容量Csの、EL駆動用TFT1
15のゲート電極と接続されていない側は、電源供給線
112と接続されている。
One of the source region and the drain region of the writing TFTs 108 to 110 is connected to the source signal line 10.
1 and the other one is a storage circuit 105-
107 inputs. T for writing
The gate electrodes of the FTs 108 to 110 are connected to the write gate signal lines 102 to 104, respectively. The outputs of the storage circuits 105 to 107 are connected to the inputs in1 to in3 of the D / A converter 400, respectively. The output out of the D / A converter 400 is connected to the gate electrode of the EL driving TFT 115 and one electrode of the storage capacitor Cs. One of a source region and a drain region of the EL driving TFT 115 is connected to the power supply line 112, and the other is connected to one electrode of the EL element 114. EL drive TFT 1 of storage capacitor Cs
The 15 side not connected to the gate electrode is connected to the power supply line 112.

【0246】D/Aコンバータ400は、NAND回路
441〜443、インバータ444〜446及び46
1、スイッチ447a〜449a、スイッチ447b〜
449b、スイッチ460、コンデンサC1〜C3、リ
セット用信号線452、低圧側階調電源線453、高圧
側階調電源線454、中間圧側階調電源線455によっ
て構成されている。
The D / A converter 400 includes NAND circuits 441 to 443 and inverters 444 to 446 and 46.
1, switches 447a to 449a, switches 447b to
449b, a switch 460, capacitors C1 to C3, a reset signal line 452, a low-voltage gradation power line 453, a high-voltage gradation power line 454, and an intermediate-voltage gradation power line 455.

【0247】記憶回路105〜107にデジタル信号を
記憶するまでの動作については、実施の形態や実施例1
で示した動作と同様であるので、説明は省略する。
The operation until the digital signals are stored in the storage circuits 105 to 107 is described in the embodiment mode and the first embodiment.
Since the operation is the same as that shown in FIG.

【0248】以下、D/Aコンバータ400の動作につ
いて説明する。
Hereinafter, the operation of D / A converter 400 will be described.

【0249】リセット用信号線452に入力された信号
resによって、スイッチ460が導通状態になり、容
量C1〜C3の、out端子に接続された側の電位は、
中間圧側階調電源線455の電位VMに固定されてい
る。また、高圧側階調電源線454の電位は、低圧側階
調電源線453の電位VLと等しく設定されている。こ
のとき、in1〜in3にデジタル信号が入力されて
も、容量C1〜C3には、信号は書き込まれない。
The switch 460 is turned on by the signal res input to the reset signal line 452, and the potentials of the capacitors C1 to C3 connected to the out terminal are
It is fixed to the potential V M of the intermediate pressure side gradation power line 455. Further, the potential of the high-voltage gradation power supply line 454 is set equal to the potential VL of the low-voltage gradation power supply line 453. At this time, even if a digital signal is input to in1 to in3, no signal is written to the capacitors C1 to C3.

【0250】この後、リセット用信号線452の信号r
esが変化し、スイッチ460がオフとなって、容量C
1〜C3のout端子側の電位の固定が解除される。次
に、高圧側階調電源線454の電位が、低圧側階調電源
線453の電位VLと異なる値VHに変化する。この時端
子in1〜in3に入力された信号に応じて、NAND
回路441〜443の出力が変化し、スイッチ447〜
449のそれぞれにおいて、2つのスイッチのどちらか
がオンの状態となって、高圧側階調電源線の電位VH
しくは低圧側階調電源線VLの電位が、容量C1〜C3
の電極に印加される。
Thereafter, the signal r on the reset signal line 452
es changes, the switch 460 is turned off, and the capacitance C
The fixing of the potentials on the out terminal side of 1 to C3 is released. Then, the potential of the high voltage side gray scale power supply line 454 is changed to the potential V L values different V H of the low voltage side gray scale power supply line 453. At this time, according to the signals input to the terminals in1 to in3, the NAND
The outputs of the circuits 441 to 443 change, and the switches 447 to
In each of 449, one of the two switches is turned on, and the potential V H of the high-voltage side gray scale power supply line or the potential of the low-voltage side gray scale power supply line VL becomes the capacitance C1 to C3.
Are applied to the electrodes.

【0251】ここで、この容量C1〜C3の値は、各ビ
ットに対応して設定されている。例えば、C1:C2:
C3が1:2:4となるように設定されている。
Here, the values of the capacitors C1 to C3 are set corresponding to each bit. For example, C1: C2:
C3 is set to be 1: 2: 4.

【0252】この容量C1〜C3に印加された電圧によ
って容量C1〜C3のout端子側の電位が変化し、出
力の電位が変化する。つまり、入力されたin1〜in
3のデジタル信号に応じたアナログの信号がout端子
より出力される。
The voltages applied to the capacitors C1 to C3 change the potentials of the capacitors C1 to C3 on the out terminal side, and change the output potential. In other words, the input in1 to in
An analog signal corresponding to the digital signal of No. 3 is output from the out terminal.

【0253】リセット用信号線452に入力された信号
res及び、高圧側階調電源線454の電位等を、DA
Cコントローラによって制御することによって、入力さ
れたデジタル信号に対するアナログ信号の、D/Aコン
バータ400からの出力を制御することができる。
The signal res input to the reset signal line 452 and the potential of the high-side gradation power supply line 454
By controlling with the C controller, the output of the analog signal with respect to the input digital signal from the D / A converter 400 can be controlled.

【0254】一旦画素の有する記憶回路にデジタル信号
を書き込んだ後は、DACコントローラを用いて上記動
作を繰り返し、記憶回路に保持されたデジタル信号の読
み出し操作を反復することによって、静止画を表示する
ことができる。
After the digital signal is once written in the storage circuit of the pixel, the above operation is repeated using a DAC controller, and the operation of reading the digital signal held in the storage circuit is repeated to display a still image. be able to.

【0255】このとき、ソース信号線駆動回路及びゲー
ト信号線駆動回路の動作を停止することができる。
At this time, the operation of the source signal line driver circuit and the gate signal line driver circuit can be stopped.

【0256】なお、図36では、3個の記憶回路を配置
した構成の画素を例に説明したが、これに限定されな
い。一般に、各画素にn(nは、2以上の自然数)個の
記憶回路を配置した構成の画素を有するEL表示装置に
応用することができる。
In FIG. 36, a pixel having a configuration in which three storage circuits are arranged has been described as an example, but the present invention is not limited to this. In general, the present invention can be applied to an EL display device having a pixel in which n (n is a natural number of 2 or more) memory circuits are arranged in each pixel.

【0257】DACコントローラは、公知の構成の回路
を自由に用いることができる。
As the DAC controller, a circuit having a known configuration can be used freely.

【0258】[実施例16]本実施例では、本発明の画素
の構成の例について図35を用いて説明する。
[Embodiment 16] In this embodiment, an example of the structure of a pixel of the present invention will be described with reference to FIG.

【0259】図35において、図24と同じ部分は同じ
符号を用いて示し、説明は省略する。
In FIG. 35, the same parts as those in FIG. 24 are denoted by the same reference numerals, and description thereof will be omitted.

【0260】図35において、記憶回路105〜107
の出力はそれぞれ、読み出し用TFT121〜123を
介して、D/A111に入力されている。ここで、読み
出し用TFT121〜123のゲート電極は、読み出し
用ゲート信号線124に接続されている。
In FIG. 35, storage circuits 105 to 107
Are input to the D / A 111 via the reading TFTs 121 to 123, respectively. Here, the gate electrodes of the reading TFTs 121 to 123 are connected to the reading gate signal line 124.

【0261】図35の構成の画素において、各記憶回路
105〜107に信号を書き込む動作は、実施形態及び
実施例と同じであるので、ここでは説明は省略する。
In the pixel having the configuration shown in FIG. 35, the operation of writing a signal to each of the storage circuits 105 to 107 is the same as that in the embodiment and the example, and the description is omitted here.

【0262】静止画を表示する際、一旦記憶回路105
〜107にデジタル信号を記憶した後は、読み出し用ゲ
ート信号線124に信号を入力することによって、読み
出し用TFT121〜123をオンにし、記憶回路10
5〜107に保持されたデジタル信号をD/A111に
入力する。ここで本実施例のように各画素が読み出し用
TFTを有する場合、記憶回路105〜107に保持さ
れたデジタル信号をD/A111に入力することを、記
憶回路の信号の読み出し操作と呼ぶことにする。
When displaying a still image, the storage circuit 105
After the digital signals are stored in the memory circuits 10 to 107, the read TFTs 121 to 123 are turned on by inputting a signal to the read gate signal line 124.
The digital signals held at 5 to 107 are input to the D / A 111. Here, when each pixel has a reading TFT as in this embodiment, inputting the digital signal held in the storage circuits 105 to 107 to the D / A 111 is referred to as a signal reading operation of the storage circuit. I do.

【0263】読み出し用TFT121〜123をオン・
オフを切り換え、読み出し操作を、反復ことによって、
静止画を表示することができる。
Turning on the read TFTs 121 to 123
By switching off and repeating the read operation,
Still images can be displayed.

【0264】ここで、読み出し操作は、読み出し用ゲー
ト信号線を選択して行われるが、この読み出し用ゲート
信号線124は、読み出し用ゲート信号線駆動回路を用
いて駆動することができる。
Here, the read operation is performed by selecting a read gate signal line. The read gate signal line 124 can be driven by using a read gate signal line driving circuit.

【0265】この読み出し用ゲート信号線駆動回路の構
成は、公知のゲート信号線駆動回路等を自由に用いるこ
とができる。
As the configuration of the read gate signal line drive circuit, a known gate signal line drive circuit or the like can be used freely.

【0266】なお、図35では、3個の記憶回路を配置
した構成の画素を例に説明したが、これに限定されな
い。一般に、各画素にn(nは、2以上の自然数)個の
記憶回路を配置した構成の画素を有するEL表示装置に
応用することができる。
In FIG. 35, a pixel having a configuration in which three memory circuits are arranged has been described as an example. However, the present invention is not limited to this. In general, the present invention can be applied to an EL display device having a pixel in which n (n is a natural number of 2 or more) memory circuits are arranged in each pixel.

【0267】[実施例17]本実施例では、本発明のEL
表示装置の画素の構成を図37に示す。
[Embodiment 17] In this embodiment, the EL of the present invention is used.
FIG. 37 illustrates a structure of a pixel of the display device.

【0268】図37において、図24と同じ部分は同じ
符号を用いて示し、説明は省略する。
In FIG. 37, the same parts as those in FIG. 24 are denoted by the same reference numerals, and description thereof will be omitted.

【0269】記憶回路141a〜143aと、記憶回路
141b〜143bが各画素に配置されている。
Storage circuits 141a to 143a and storage circuits 141b to 143b are arranged for each pixel.

【0270】選択スイッチ151は、書き込み用TFT
108と記憶回路141aまたは記憶回路141bとの
接続を選択する。選択スイッチ152は、書き込み用T
FT109と記憶回路142aまたは記憶回路142b
との接続を選択する。選択スイッチ153は、書き込み
用TFT110と記憶回路143aまたは記憶回路14
3bとの接続を選択する。
The selection switch 151 is a writing TFT.
The connection between the storage circuit 108 and the storage circuit 141a or the storage circuit 141b is selected. The selection switch 152 is used for writing T
FT109 and storage circuit 142a or storage circuit 142b
Choose a connection with. The selection switch 153 is connected to the writing TFT 110 and the storage circuit 143 a or the storage circuit 14.
Select the connection with 3b.

【0271】選択スイッチ154は、D/A111と記
憶回路141aまたは記憶回路141bとの接続を選択
する。選択スイッチ155は、D/A111と記憶回路
142aまたは記憶回路142bとの接続を選択する。
選択スイッチ156は、D/A111と記憶回路143
aまたは記憶回路143bとの接続を選択する。
The selection switch 154 selects the connection between the D / A 111 and the storage circuit 141a or 141b. The selection switch 155 selects the connection between the D / A 111 and the storage circuit 142a or 142b.
The selection switch 156 is connected to the D / A 111 and the storage circuit 143.
a or the connection with the storage circuit 143b is selected.

【0272】選択スイッチ151〜153及び選択スイ
ッチ154〜156によって、記憶回路141a〜14
3aにデジタル信号を記憶する場合と、記憶回路141
b〜143bにデジタル信号を記憶する場合とを選択す
ることができる。また、記憶回路141a〜143aか
らデジタル信号をD/A111に入力する場合と、記憶
回路141b〜143bからデジタル信号をD/A11
1に入力する場合とを選択することができる。
The storage circuits 141a to 141a are selected by the selection switches 151 to 153 and the selection switches 154 to 156.
3a and a storage circuit 141.
It is possible to select whether to store a digital signal in b to 143b. Further, a case where a digital signal is input to the D / A 111 from the storage circuits 141a to 143a and a case where the digital signal is input to the D / A 111 from the storage circuits 141b to 143b.
1 can be selected.

【0273】各画素において、選択された各記憶回路に
デジタル信号を入力する動作、及び選択された各記憶回
路に保持されたデジタル信号を読み出す動作について
は、実施の形態や実施例1と同様であるので説明は省略
する。
In each pixel, an operation of inputting a digital signal to each selected storage circuit and an operation of reading a digital signal held in each selected storage circuit are the same as those in the embodiment mode and the first embodiment. Description is omitted because there is.

【0274】画素は、記憶回路141a〜143aを用
いて、1フレーム期間分の3ビットのデジタル信号を記
憶し、記憶回路141b〜143bを用いて、前記フレ
ーム期間とは別のフレーム期間の3ビット分の信号を記
憶することができる。
The pixel stores a 3-bit digital signal for one frame period using the storage circuits 141a to 143a, and uses the storage circuits 141b to 143b to store a 3-bit digital signal for a frame period different from the frame period. The minute signal can be stored.

【0275】図37においては、3ビット分のデジタル
信号を2フレーム分記憶する回路を示すが、本実施例は
これに限定されない。一般に、n(nは、2以上の自然
数)ビット分のデジタル信号をm(mは、2以上の自然
数)フレーム分記憶可能な画素を有するEL表示装置に
応用することができる。
FIG. 37 shows a circuit for storing a 3-bit digital signal for two frames, but this embodiment is not limited to this. Generally, the present invention can be applied to an EL display device having pixels capable of storing n (n is a natural number of 2 or more) digital signals for m (m is a natural number of 2 or more) frames.

【0276】[0276]

【発明の効果】EL表示装置を組み込んだ携帯情報装置
において、各画素の内部に配置された複数の記憶回路を
用いてデジタル信号の記憶を行う。静止画を表示する際
に各フレーム期間で記憶回路に記憶されたデジタル信号
を反復して用いる。こうして、継続的に静止画表示を行
う際に、ソース信号線駆動回路等を停止させておくこと
が可能となる。また、EL表示装置に入力する信号を処
理する、映像信号処理回路等の回路も、継続的に静止画
表示を行う際は、停止させておくことが可能になるた
め、携帯情報装置の低消費電力化に大きく貢献する。
In a portable information device incorporating an EL display device, digital signals are stored using a plurality of storage circuits disposed inside each pixel. When displaying a still image, the digital signal stored in the storage circuit in each frame period is used repeatedly. Thus, the source signal line driving circuit and the like can be stopped when a still image is displayed continuously. In addition, a circuit such as a video signal processing circuit that processes a signal input to the EL display device can be stopped when a still image is continuously displayed, so that the portable information device consumes less power. It greatly contributes to electric power.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 複数の記憶回路を内部に有する本発明の携
帯情報端末のブロック図。
FIG. 1 is a block diagram of a portable information terminal of the present invention having a plurality of storage circuits therein.

【図2】 複数の記憶回路を内部に有する本発明の携
帯電話のブロック図。
FIG. 2 is a block diagram of a mobile phone of the present invention having a plurality of storage circuits therein.

【図3】 本発明の携帯情報装置のEL表示装置の画
素を用いて表示を行うためのタイミングチャートを示す
図。
FIG. 3 is a diagram showing a timing chart for performing display using pixels of the EL display device of the portable information device of the present invention.

【図4】 本発明の携帯情報装置が有するEL表示装
置の画素が有する記憶回路の回路図。
FIG. 4 is a circuit diagram of a storage circuit included in a pixel of an EL display device included in the portable information device of the present invention.

【図5】 第2のラッチ回路を持たないソース信号線
駆動回路の回路構成例を示す図。
FIG. 5 is a diagram illustrating a circuit configuration example of a source signal line driver circuit without a second latch circuit.

【図6】 図5のソース信号線駆動回路によって駆動
される、本発明の携帯情報装置のEL表示装置の画素の
詳細な回路図。
6 is a detailed circuit diagram of a pixel of the EL display device of the portable information device of the present invention driven by the source signal line driving circuit of FIG.

【図7】 図5および図6に記載の回路を用いて表示
を行うためのタイミングチャートを示す図。
FIG. 7 is a diagram showing a timing chart for performing display using the circuits shown in FIGS. 5 and 6;

【図8】 本発明の携帯情報装置のEL表示装置のD
/Aコンバータの構成を示す図。
FIG. 8 is a diagram showing a D of the EL display device of the portable information device of the present invention
The figure which shows the structure of an / A converter.

【図9】 本発明の携帯情報装置のEL表示装置のD
/Aコンバータの構成を示す図。
FIG. 9 shows D of the EL display device of the portable information device of the present invention.
The figure which shows the structure of an / A converter.

【図10】 本発明の携帯情報装置のEL表示装置の
作製工程例を示す図。
FIG. 10 illustrates an example of a manufacturing process of an EL display device of a portable information device of the present invention.

【図11】 本発明の携帯情報装置のEL表示装置の
作製工程例を示す図。
FIG. 11 is a diagram illustrating an example of a manufacturing process of an EL display device of a portable information device of the present invention.

【図12】 本発明の携帯情報装置のEL表示装置の
作製工程例を示す図。
FIG. 12 illustrates an example of a manufacturing process of an EL display device of a portable information device of the present invention.

【図13】 従来の携帯情報装置のEL表示装置の全
体の回路構成を簡略に示す図。
FIG. 13 is a diagram simply showing the overall circuit configuration of a conventional EL display device of a portable information device.

【図14】 従来の携帯情報装置のEL表示装置のソ
ース信号線駆動回路の回路構成例を示す図。
FIG. 14 is a diagram showing a circuit configuration example of a source signal line driving circuit of an EL display device of a conventional portable information device.

【図15】 従来の携帯情報端末のブロック図。FIG. 15 is a block diagram of a conventional portable information terminal.

【図16】 従来の携帯電話のブロック図。FIG. 16 is a block diagram of a conventional mobile phone.

【図17】 第2のラッチ回路を持たないソース信号
線駆動回路の回路構成例を示す図。
FIG. 17 illustrates a circuit configuration example of a source signal line driver circuit without a second latch circuit.

【図18】 図17に記載の回路を用いて表示を行う
ためのタイミングチャートを示す図。
18 is a diagram showing a timing chart for performing display using the circuit shown in FIG. 17;

【図19】 本発明の携帯情報装置のEL表示装置の
上面図及び断面図。
19A and 19B are a top view and a cross-sectional view of an EL display device of a portable information device according to the present invention.

【図20】 本発明の携帯情報装置のEL表示装置の
D/Aコンバータの構成を示す図。
FIG. 20 is a diagram showing a configuration of a D / A converter of an EL display device of a portable information device according to the present invention.

【図21】 本発明の携帯情報装置のEL表示装置の
D/Aコンバータの構成を示す図。
FIG. 21 is a diagram illustrating a configuration of a D / A converter of an EL display device of a portable information device according to the present invention.

【図22】 1ビット処理分のラッチ回路を有するソ
ース信号線駆動回路の回路構成例を示す図。
FIG. 22 is a diagram illustrating a circuit configuration example of a source signal line driver circuit including a latch circuit for 1-bit processing.

【図23】 デコーダを用いたゲート信号線駆動回路
の例を示す図。
FIG. 23 illustrates an example of a gate signal line driver circuit using a decoder.

【図24】 本発明の携帯情報装置のEL表示装置の
画素の構成を示す図。
FIG. 24 is a diagram illustrating a configuration of a pixel of an EL display device of a portable information device of the present invention.

【図25】 ソース信号線駆動回路の回路構成例を示
す図。
FIG. 25 illustrates a circuit configuration example of a source signal line driver circuit.

【図26】 携帯電話の送受信部のブロック図。FIG. 26 is a block diagram of a transmission / reception unit of a mobile phone.

【図27】 本発明の携帯情報装置の応用例を示す
図。
FIG. 27 is a diagram showing an application example of the portable information device of the present invention.

【図28】 本発明の携帯情報装置の応用例を示す
図。
FIG. 28 is a diagram showing an application example of the portable information device of the present invention.

【図29】 従来のアクティブマトリクス型EL表示
装置の画素部の構成例を示す図。
FIG. 29 illustrates a configuration example of a pixel portion of a conventional active matrix EL display device.

【図30】 本発明の携帯情報装置のEL表示装置の
画素の上面図。
FIG. 30 is a top view of a pixel of the EL display device of the portable information device of the present invention.

【図31】 本発明の携帯情報端末の例を示す図。FIG. 31 is a diagram showing an example of a portable information terminal of the present invention.

【図32】 本発明の携帯情報端末の例を示す図。FIG. 32 illustrates an example of a portable information terminal according to the present invention.

【図33】 本発明の携帯情報端末の例を示す図。FIG. 33 is a diagram showing an example of a portable information terminal of the present invention.

【図34】 三重項励起子からの燐光を利用したEL
材料の特性を示す図。
FIG. 34: EL using phosphorescence from triplet excitons
The figure which shows the characteristic of a material.

【図35】 本発明の携帯情報装置のEL表示装置の
画素の構成を示す図。
FIG. 35 is a diagram showing a configuration of a pixel of an EL display device of a portable information device of the present invention.

【図36】 本発明の携帯情報装置のEL表示装置の
画素の構成を示す図。
FIG. 36 is a diagram showing a structure of a pixel of an EL display device of a portable information device of the present invention.

【図37】 本発明の携帯情報装置のEL表示装置の
画素の構成を示す図。
FIG. 37 is a diagram showing a configuration of a pixel of an EL display device of a portable information device of the present invention.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05B 33/08 H05B 33/08 33/14 33/14 A Fターム(参考) 3K007 AB00 AB04 AB05 AB13 AB18 BA06 BB01 BB02 BB05 CA00 CA01 CA04 CA05 CB01 DA00 DB03 5C080 AA06 BB05 DD26 EE32 FF11 HH10 JJ02 JJ03 JJ05 JJ06 KK07 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H05B 33/08 H05B 33/08 33/14 33/14 A F term (Reference) 3K007 AB00 AB04 AB05 AB13 AB18 BA06 BB01 BB02 BB05 CA00 CA01 CA04 CA05 CB01 DA00 DB03 5C080 AA06 BB05 DD26 EE32 FF11 HH10 JJ02 JJ03 JJ05 JJ06 KK07

Claims (25)

【特許請求の範囲】[Claims] 【請求項1】EL表示装置を有する携帯情報装置におい
て、 前記EL表示装置は、複数の画素を有し、 前記複数の画素はそれぞれ、複数の記憶回路と、D/A
コンバータとを有することを特徴とする携帯情報装置。
1. A portable information device having an EL display device, wherein the EL display device has a plurality of pixels, each of which has a plurality of storage circuits and a D / A.
A portable information device having a converter.
【請求項2】EL表示装置を有する携帯情報装置におい
て、 前記EL表示装置は、複数の画素を有し、 前記複数の画素はそれぞれ、n(nは、2以上の自然
数)個の記憶回路と、前記n個の記憶回路に記憶された
デジタル信号をアナログ信号に変換するD/Aコンバー
タとを有することを特徴とする携帯情報装置。
2. A portable information device having an EL display device, wherein the EL display device has a plurality of pixels, each of which has n (n is a natural number of 2 or more) storage circuits. A D / A converter for converting digital signals stored in the n storage circuits into analog signals.
【請求項3】EL表示装置を有し、 前記EL表示装置は、複数の画素と、電源供給線とを有
し、 前記複数の画素はそれぞれ、ゲート電極にアナログ信号
が入力されるTFTと、EL素子とを有し、 前記TFTのソース領域とドレイン領域とは、一方は、
前記電源供給線に接続され、もう一方は、前記EL素子
に接続された携帯情報装置において、 前記複数の画素はそれぞれ、n(nは、2以上の自然
数)個の記憶回路と、前記n個の記憶回路に記憶された
デジタル信号を前記アナログ信号に変換するD/Aコン
バータとを有することを特徴とする携帯情報装置。
3. An EL display device, comprising: a plurality of pixels; a power supply line; each of the plurality of pixels having a TFT to which an analog signal is input to a gate electrode; One of a source region and a drain region of the TFT,
In the portable information device connected to the power supply line and the other is connected to the EL element, the plurality of pixels each include n (n is a natural number of 2 or more) storage circuits; And a D / A converter for converting a digital signal stored in the storage circuit into the analog signal.
【請求項4】EL表示装置を有し、 前記EL表示装置は、複数の画素と、電源供給線とを有
し、 前記複数の画素はそれぞれ、ゲート電極にアナログ信号
が入力されるTFTと、EL素子とを有し、 前記TFTのソース領域とドレイン領域とは、一方は、
前記電源供給線に接続され、もう一方は、前記EL素子
に接続された携帯情報装置において、 前記複数の画素はそれぞれ、n×m(n及びは、2以上
の自然数)個の記憶回路と、前記n×m個の記憶回路に
記憶されたnビット分のデジタル信号を前記アナログ信
号に変換するD/Aコンバータとを有することを特徴と
する携帯情報装置。
4. An EL display device, wherein the EL display device has a plurality of pixels and a power supply line, each of the plurality of pixels having a TFT to which an analog signal is input to a gate electrode; One of a source region and a drain region of the TFT,
A portable information device connected to the power supply line and the other connected to the EL element, wherein each of the plurality of pixels includes n × m (n and a natural number of 2 or more) storage circuits; A portable information device, comprising: a D / A converter that converts a digital signal of n bits stored in the nxm storage circuits into the analog signal.
【請求項5】EL表示装置を有し、 前記EL表示装置は、複数の画素を有し、 前記複数の画素はそれぞれ、ゲート電極にアナログ信号
が入力されるTFTと、電源供給線と、EL素子とを有
し、 前記TFTのソース領域とドレイン領域とは、一方は、
前記電源供給線に接続され、もう一方は、前記EL素子
に接続された携帯情報装置において、 前記複数の画素はそれぞれ、n×m(n及びは、2以上
の自然数)個の記憶回路と、前記n×m個の記憶回路に
記憶されたnビット分のデジタル信号を前記アナログ信
号に変換するD/Aコンバータとを有し、 前記複数の画素はそれぞれ、mフレーム分のデジタル信
号を記憶することを特徴とする携帯情報装置。
5. An EL display device, comprising: a plurality of pixels; each of the plurality of pixels having a TFT to which an analog signal is input to a gate electrode; a power supply line; One of a source region and a drain region of the TFT,
A portable information device connected to the power supply line and the other connected to the EL element, wherein each of the plurality of pixels includes n × m (n and a natural number of 2 or more) storage circuits; A D / A converter for converting the n-bit digital signal stored in the n × m storage circuits into the analog signal, wherein each of the plurality of pixels stores the m-frame digital signal. A portable information device characterized by the above-mentioned.
【請求項6】請求項1乃至請求項5のいずれか一項にお
いて、 前記EL表示装置は、ソース信号線を有し、 前記記憶回路及び前記D/Aコンバータは、前記ソース
信号線と重なって配置されていることを特徴とする携帯
情報装置。
6. The EL display device according to claim 1, wherein the EL display device has a source signal line, and the storage circuit and the D / A converter overlap the source signal line. A portable information device which is arranged.
【請求項7】請求項1乃至請求項5のいずれか一項にお
いて、 前記EL表示装置は、ゲート信号線を有し、 前記記憶回路及び前記D/Aコンバータは、前記ゲート
信号線と重なって配置されていることを特徴とする携帯
情報装置。
7. The EL display device according to claim 1, wherein the EL display device has a gate signal line, and the storage circuit and the D / A converter overlap with the gate signal line. A portable information device which is arranged.
【請求項8】EL表示装置を有し、 前記EL表示装置は、複数の画素とを有し、 前記複数の画素はそれぞれ、EL素子を有する携帯情報
装置において、 前記複数の画素は、ソース信号線と、n(nは、2以上
の自然数)本のゲート信号線と、電源供給線と、n個の
第1のTFTと、n個の記憶回路と、第2のTFTと、
D/Aコンバータとを有し、 前記n個の第1のTFTのゲート電極はそれぞれ、前記
n本のゲート信号線のうちのいずれか異なる1本に接続
され、ソース領域とドレイン領域の一方はそれぞれ、前
記ソース信号線に接続され、もう一方はそれぞれ、前記
n個の記憶回路のうちのいずれか異なる1つの入力端子
に接続され、 前記n個の記憶回路の出力端子はそれぞれ、前記D/A
コンバータの入力端子に接続され、 前記D/Aコンバータの出力端子は、前記第2のTFT
のゲート電極に接続され、 前記第2のTFTのソース領域とドレイン領域の一方
は、前記電源供給線と接続され、もう一方は、前記EL
素子と接続されていることを特徴とする携帯情報装置。
8. A portable information device having an EL display device, wherein the EL display device has a plurality of pixels, wherein the plurality of pixels each have an EL element. A line, n (n is a natural number of 2 or more) gate signal lines, a power supply line, n first TFTs, n storage circuits, a second TFT,
A gate electrode of each of the n first TFTs is connected to a different one of the n gate signal lines, and one of a source region and a drain region is Each is connected to the source signal line, and the other is connected to one of the n different input terminals of the n storage circuits, and the output terminals of the n storage circuits are respectively connected to the D / A
The input terminal of the D / A converter is connected to the input terminal of the converter, and the output terminal of the D / A converter is the second TFT.
One of a source region and a drain region of the second TFT is connected to the power supply line, and the other is connected to the EL.
A portable information device which is connected to an element.
【請求項9】EL表示装置を有し、 前記EL表示装置は、複数の画素とを有し、 前記複数の画素はそれぞれ、EL素子を有する携帯情報
装置において、 前記複数の画素は、n(nは、2以上の自然数)本のソ
ース信号線と、ゲート信号線と、電源供給線と、n個の
第1のTFTと、n個の記憶回路と、第2のTFTと、
D/Aコンバータとを有し、 前記n個の第1のTFTのゲート電極はそれぞれ、前記
ゲート信号線に接続され、ソース領域とドレイン領域の
一方はそれぞれ、前記n本のソース信号線のうちのいず
れか異なる1本に接続され、もう一方はそれぞれ、前記
n個の記憶回路のうちのいずれか異なる1つの入力端子
に接続され、 前記n個の記憶回路の出力端子はそれぞれ、前記D/A
コンバータの入力端子に接続され、 前記D/Aコンバータの出力端子は、前記第2のTFT
のゲート電極に接続され、 前記第2のTFTのソース領域とドレイン領域の一方
は、前記電源供給線と接続され、もう一方は、前記EL
素子と接続されていることを特徴とする携帯情報装置。
9. A portable information device having an EL display device, wherein the EL display device has a plurality of pixels, and each of the plurality of pixels has an EL element. n is a natural number of 2 or more) source signal lines, a gate signal line, a power supply line, n first TFTs, n storage circuits, a second TFT,
A gate electrode of each of the n first TFTs is connected to the gate signal line; and one of a source region and a drain region is one of the n source signal lines. , And the other is connected to any one of the n input terminals of the n storage circuits, and the output terminals of the n storage circuits are respectively connected to the D / A
The input terminal of the D / A converter is connected to the input terminal of the converter, and the output terminal of the D / A converter is the second TFT.
One of a source region and a drain region of the second TFT is connected to the power supply line, and the other is connected to the EL.
A portable information device which is connected to an element.
【請求項10】請求項8において、 前記EL表示装置は、ソース信号線駆動回路を有し、 前記ソース信号線駆動回路は、シフトレジスタと、前記
シフトレジスタからのサンプリングパルスによってnビ
ットのデジタル信号を保持する第1のラッチ回路と、前
記第1のラッチ回路に保持された前記nビットのデジタ
ル信号が転送される第2のラッチ回路と、前記第2のラ
ッチ回路に転送された前記nビットのデジタル信号を1
ビットずつ順に選択し前記ソース信号線に入力するスイ
ッチとを有することを特徴とする携帯情報装置。
10. The EL display device according to claim 8, wherein the EL display device has a source signal line driving circuit, wherein the source signal line driving circuit is a shift register and an n-bit digital signal by a sampling pulse from the shift register. , A second latch circuit to which the n-bit digital signal held by the first latch circuit is transferred, and the n-bit signal transferred to the second latch circuit. Digital signal of 1
A portable information device comprising: a switch for sequentially selecting bits by bit and inputting the selected signal to the source signal line.
【請求項11】請求項8において、 前記EL表示装置は、ソース信号線駆動回路を有し、 前記ソース信号線駆動回路は、シフトレジスタと、前記
シフトレジスタからのサンプリングパルスによって1ビ
ットのデジタル信号を保持する第1のラッチ回路と、前
記第1のラッチ回路に保持された前記1ビットのデジタ
ル信号が転送される第2のラッチ回路とを有することを
特徴とする携帯情報装置。
11. The EL display device according to claim 8, wherein the EL display device has a source signal line drive circuit, wherein the source signal line drive circuit is a shift register and a 1-bit digital signal generated by a sampling pulse from the shift register. And a second latch circuit to which the 1-bit digital signal held by the first latch circuit is transferred.
【請求項12】請求項9において、 前記EL表示装置は、ソース信号線駆動回路を有し、 前記ソース信号線駆動回路は、シフトレジスタと、前記
シフトレジスタからのサンプリングパルスによってnビ
ットのデジタル信号を保持するラッチ回路とを有するこ
とを特徴とする携帯情報装置。
12. The EL display device according to claim 9, wherein the EL display device has a source signal line driving circuit, wherein the source signal line driving circuit is a shift register and an n-bit digital signal by a sampling pulse from the shift register. And a latch circuit for holding the information.
【請求項13】請求項9において、 前記EL表示装置は、ソース信号線駆動回路を有し、 前記ソース信号線駆動回路は、シフトレジスタと、前記
シフトレジスタからのサンプリングパルスによってnビ
ットのデジタル信号を保持するラッチ回路と、前記ラッ
チ回路に保持されたnビットのデジタル信号を前記n本
のソース信号線に入力するn個のスイッチとを有するこ
とを特徴とする携帯情報装置。
13. The EL display device according to claim 9, wherein the EL display device includes a source signal line driving circuit, wherein the source signal line driving circuit is configured to shift a shift register and an n-bit digital signal by a sampling pulse from the shift register. A portable information device, comprising: a latch circuit that holds the latch signal; and n switches that input the n-bit digital signal held by the latch circuit to the n source signal lines.
【請求項14】請求項1乃至請求項13のいずれか一項
において、 前記記憶回路はスタティック型メモリ(SRAM)、強
誘電体メモリ(FRAM)またはダイナミック型メモリ
(DRAM)であることを特徴とする携帯情報装置。
14. The memory according to claim 1, wherein the storage circuit is a static memory (SRAM), a ferroelectric memory (FRAM), or a dynamic memory (DRAM). Portable information device.
【請求項15】請求項1乃至請求項14のいずれか一項
において、 前記記憶回路は、ガラス基板上、プラスチック基板上、
ステンレス基板上または単結晶ウェハ上に形成されてい
ることを特徴とする携帯情報装置。
15. The storage circuit according to claim 1, wherein the storage circuit is provided on a glass substrate, a plastic substrate,
A portable information device formed on a stainless steel substrate or a single crystal wafer.
【請求項16】請求項1乃至請求項15のいずれか一項
において、 前記携帯情報装置は、携帯電話、パーソナルコンピュー
タ、ナビゲーションシステム、PDAまたは電子書籍で
あることを特徴とした携帯情報装置。
16. The portable information device according to claim 1, wherein the portable information device is a mobile phone, a personal computer, a navigation system, a PDA, or an electronic book.
【請求項17】複数の画素を有するEL表示装置が組み
込まれた携帯情報装置の駆動方法において、 前記複数の画素がそれぞれ有する複数の記憶回路にデジ
タル信号を記憶させ、前記記憶されたデジタル信号を繰
り返し読み出し、前記繰り返し読み出したデジタル信号
を対応するアナログ信号にそれぞれ変換し、EL素子に
入力することを特徴とする携帯情報装置の駆動方法。
17. A driving method of a portable information device incorporating an EL display device having a plurality of pixels, wherein a digital signal is stored in a plurality of storage circuits respectively provided in the plurality of pixels, and the stored digital signal is stored in the storage circuit. A method for driving a portable information device, comprising repeatedly reading, converting the repeatedly read digital signal into a corresponding analog signal, and inputting the analog signal to an EL element.
【請求項18】請求項17において、 前記複数の画素は、マトリクス状に配置され、 前記複数の画素のうち、特定の行の画素または特定の列
の画素が有する前記複数の記憶回路の前記記憶されたデ
ジタル信号のみを書き換えることを特徴とする携帯情報
装置の駆動方法。
18. The storage device according to claim 17, wherein the plurality of pixels are arranged in a matrix, and among the plurality of pixels, the storage of the plurality of storage circuits included in a pixel in a specific row or a pixel in a specific column. A method for driving a portable information device, characterized in that only a digital signal obtained is rewritten.
【請求項19】複数の画素と、前記複数の画素に映像信
号を入力するソース信号線駆動回路とを有するEL表示
装置が組み込まれた携帯情報装置の駆動方法において、 前記複数の画素がそれぞれ有する複数の記憶回路にデジ
タル信号を記憶させ、前記記憶されたデジタル信号を繰
り返し読み出し、前記繰り返し読み出したデジタル信号
を対応するアナログ信号にそれぞれ変換し、EL素子に
入力することによって、前記ソース信号線駆動回路の動
作を停止することを特徴とする携帯情報装置の駆動方
法。
19. A driving method for a portable information device incorporating an EL display device having a plurality of pixels and a source signal line driving circuit for inputting a video signal to the plurality of pixels, wherein each of the plurality of pixels has A digital signal is stored in a plurality of storage circuits, the stored digital signal is repeatedly read, the repeatedly read digital signal is converted into a corresponding analog signal, and input to an EL element. A method for driving a portable information device, wherein the operation of a circuit is stopped.
【請求項20】EL表示装置と、CPUとを有する携帯
情報装置の駆動方法において、 前記EL表示装置は、複数の画素と、前記複数の画素に
信号を出力する第1の回路とを有し、 前記CPUは、前記第1の回路を制御する第2の回路を
有し、 前記複数の画素がそれぞれ有する複数の記憶回路にデジ
タル信号を記憶させ、前記記憶されたデジタル信号を繰
り返し読み出し、前記繰り返し読み出したデジタル信号
を対応するアナログ信号にそれぞれ変換し、EL素子に
入力することによって、前記第2の回路の動作を停止す
ることを特徴とする携帯情報装置の駆動方法。
20. A method for driving a portable information device having an EL display device and a CPU, wherein the EL display device has a plurality of pixels and a first circuit for outputting a signal to the plurality of pixels. The CPU has a second circuit that controls the first circuit, stores a digital signal in a plurality of storage circuits included in each of the plurality of pixels, repeatedly reads the stored digital signal, A method for driving a portable information device, wherein the operation of the second circuit is stopped by converting a digital signal repeatedly read into a corresponding analog signal and inputting the analog signal to an EL element.
【請求項21】複数の画素を有するEL表示装置と、V
RAMとが組み込まれた携帯情報装置の駆動方法におい
て、 前記複数の画素がそれぞれ有する複数の記憶回路にデジ
タル信号を記憶させ、前記記憶されたデジタル信号を繰
り返し読み出し、前記繰り返し読み出したデジタル信号
を対応するアナログ信号にそれぞれ変換し、EL素子に
入力することによって、前記VRAMのデータ読み出し
操作を停止することを特徴とする携帯情報装置の駆動方
法。
21. An EL display device having a plurality of pixels;
In a method for driving a portable information device incorporating a RAM, a digital signal is stored in a plurality of storage circuits respectively included in the plurality of pixels, the stored digital signal is repeatedly read, and the repeatedly read digital signal is corresponded. A data reading operation of the VRAM is stopped by converting the signals into analog signals to be input to EL elements, respectively.
【請求項22】請求項17乃至請求項21のいずれか一
項において、 前記複数の記憶回路は、1フレーム期間に1度読み出し
操作が行われることを特徴とする携帯情報装置の駆動方
法。
22. The driving method of a portable information device according to claim 17, wherein a read operation is performed once in one frame period in the plurality of storage circuits.
【請求項23】請求項17乃至請求項22のいずれか一
項において、 前記記憶回路はスタティック型メモリ(SRAM)、強
誘電体メモリ(FRAM)またはダイナミック型メモリ
(DRAM)であることを特徴とする携帯情報装置の駆
動方法。
23. The memory device according to claim 17, wherein the storage circuit is a static memory (SRAM), a ferroelectric memory (FRAM), or a dynamic memory (DRAM). Of driving a portable information device.
【請求項24】請求項17乃至請求項23のいずれか一
項において、 前記記憶回路は、ガラス基板上、プラスチック基板上、
ステンレス基板上または単結晶ウェハ上に形成されてい
ることを特徴とする携帯情報装置の駆動方法。
24. The storage circuit according to claim 17, wherein the storage circuit is provided on a glass substrate, a plastic substrate,
A method for driving a portable information device, wherein the method is formed on a stainless steel substrate or a single crystal wafer.
【請求項25】請求項17乃至請求項24のいずれか一
項において、 前記携帯情報装置は、携帯電話、パーソナルコンピュー
タ、ナビゲーションシステム、PDAまたは電子書籍で
あることを特徴とする携帯情報装置の駆動方法。
25. The drive of a portable information device according to claim 17, wherein the portable information device is a mobile phone, a personal computer, a navigation system, a PDA or an electronic book. Method.
JP2001249858A 2000-08-23 2001-08-21 EL display device Expired - Fee Related JP4896317B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001249858A JP4896317B2 (en) 2000-08-23 2001-08-21 EL display device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000253188 2000-08-23
JP2000-253188 2000-08-23
JP2000253188 2000-08-23
JP2001249858A JP4896317B2 (en) 2000-08-23 2001-08-21 EL display device

Publications (3)

Publication Number Publication Date
JP2002140034A true JP2002140034A (en) 2002-05-17
JP2002140034A5 JP2002140034A5 (en) 2008-09-25
JP4896317B2 JP4896317B2 (en) 2012-03-14

Family

ID=26598342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001249858A Expired - Fee Related JP4896317B2 (en) 2000-08-23 2001-08-21 EL display device

Country Status (1)

Country Link
JP (1) JP4896317B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002123218A (en) * 2000-08-08 2002-04-26 Semiconductor Energy Lab Co Ltd Light emitting device and its driving method
JP2005513536A (en) * 2001-12-18 2005-05-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Electroluminescence display device
US7663578B2 (en) 2006-01-07 2010-02-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic device
US7928938B2 (en) 2005-04-19 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including memory circuit, display device and electronic apparatus
US8339339B2 (en) 2000-12-26 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, method of driving the same, and electronic device
JP2013231963A (en) * 2012-04-06 2013-11-14 Semiconductor Energy Lab Co Ltd Display device and electronic device
JPWO2019092549A1 (en) * 2017-11-09 2020-12-03 株式会社半導体エネルギー研究所 Display devices, display device drive methods, and electronic devices
WO2022118141A1 (en) * 2020-12-06 2022-06-09 株式会社半導体エネルギー研究所 Display device and display correction system

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02148687A (en) * 1988-10-20 1990-06-07 Eastman Kodak Co El storage display unit
JPH09212140A (en) * 1995-11-30 1997-08-15 Toshiba Corp Display device
JPH09243994A (en) * 1996-03-07 1997-09-19 Toshiba Corp Liquid crystal display device
JP2000122608A (en) * 1998-10-13 2000-04-28 Seiko Epson Corp Display device and electronic equipment
JP2000338920A (en) * 1999-01-28 2000-12-08 Semiconductor Energy Lab Co Ltd Digital data dividing circuit and active matrix type display device using it

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02148687A (en) * 1988-10-20 1990-06-07 Eastman Kodak Co El storage display unit
JPH09212140A (en) * 1995-11-30 1997-08-15 Toshiba Corp Display device
JPH09243994A (en) * 1996-03-07 1997-09-19 Toshiba Corp Liquid crystal display device
JP2000122608A (en) * 1998-10-13 2000-04-28 Seiko Epson Corp Display device and electronic equipment
JP2000338920A (en) * 1999-01-28 2000-12-08 Semiconductor Energy Lab Co Ltd Digital data dividing circuit and active matrix type display device using it

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9552775B2 (en) 2000-08-08 2017-01-24 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and driving method of the same
JP2002123218A (en) * 2000-08-08 2002-04-26 Semiconductor Energy Lab Co Ltd Light emitting device and its driving method
US8339339B2 (en) 2000-12-26 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, method of driving the same, and electronic device
JP2005513536A (en) * 2001-12-18 2005-05-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Electroluminescence display device
US9208723B2 (en) 2005-04-19 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor with oxide semiconductor
US7928938B2 (en) 2005-04-19 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including memory circuit, display device and electronic apparatus
US7663578B2 (en) 2006-01-07 2010-02-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic device
JP2013231963A (en) * 2012-04-06 2013-11-14 Semiconductor Energy Lab Co Ltd Display device and electronic device
JP2018041106A (en) * 2012-04-06 2018-03-15 株式会社半導体エネルギー研究所 Display device
JPWO2019092549A1 (en) * 2017-11-09 2020-12-03 株式会社半導体エネルギー研究所 Display devices, display device drive methods, and electronic devices
US11488528B2 (en) 2017-11-09 2022-11-01 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method of display device, and electronic device for displaying a plurality of images by superimposition using a plurality of memory circuits
JP7225112B2 (en) 2017-11-09 2023-02-20 株式会社半導体エネルギー研究所 display device, electronic equipment
US11694594B2 (en) 2017-11-09 2023-07-04 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method of display device, and electronic device
WO2022118141A1 (en) * 2020-12-06 2022-06-09 株式会社半導体エネルギー研究所 Display device and display correction system

Also Published As

Publication number Publication date
JP4896317B2 (en) 2012-03-14

Similar Documents

Publication Publication Date Title
US7250927B2 (en) Portable information apparatus and method of driving the same
JP4896315B2 (en) LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE
JP4011320B2 (en) Display device and electronic apparatus using the same
JP5315403B2 (en) Electronic device and electronic equipment
JP6077582B2 (en) LIGHT EMITTING DEVICE, SEMICONDUCTOR DEVICE, MODULE, AND ELECTRONIC DEVICE
US7952541B2 (en) Method of driving a display device
JP4485119B2 (en) Display device
JP2002358031A (en) Light emitting device and its driving method
JP4963145B2 (en) Electronic device and electronic equipment
JP2002351357A (en) Light-emitting device, driving method for the same, and electronic instrument
JP2001343911A (en) Electronic device
JP2004054200A (en) Semiconductor device
JP4896317B2 (en) EL display device
JP4202069B2 (en) Semiconductor device and display device
JP5147150B2 (en) LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE
JP4954400B2 (en) Semiconductor device
JP2002351404A (en) Driving method for display device
JP4451477B2 (en) Driving method of semiconductor device
JP5639988B2 (en) Light emitting device
JP2017142529A (en) Semiconductor device, display device, display module, and electronic apparatus
JP4430090B2 (en) Display device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080808

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111221

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150106

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150106

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees