JP2002136130A - Switching power device - Google Patents

Switching power device

Info

Publication number
JP2002136130A
JP2002136130A JP2000321111A JP2000321111A JP2002136130A JP 2002136130 A JP2002136130 A JP 2002136130A JP 2000321111 A JP2000321111 A JP 2000321111A JP 2000321111 A JP2000321111 A JP 2000321111A JP 2002136130 A JP2002136130 A JP 2002136130A
Authority
JP
Japan
Prior art keywords
switching power
power supply
signal
pulse width
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000321111A
Other languages
Japanese (ja)
Other versions
JP3408508B2 (en
Inventor
Hideshi Matsuda
英志 松田
Yoshifumi Shimizu
芳文 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
TDK Lambda Corp
Original Assignee
NEC Corp
TDK Lambda Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, TDK Lambda Corp filed Critical NEC Corp
Priority to JP2000321111A priority Critical patent/JP3408508B2/en
Publication of JP2002136130A publication Critical patent/JP2002136130A/en
Application granted granted Critical
Publication of JP3408508B2 publication Critical patent/JP3408508B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a switching power device which prevents generation of surge voltages and an undershoot phenomenon when its operation stops, and is capable of soft starting. SOLUTION: This switching power device PWM-controls a primary-side main switch 4 by a control pulse signal which corresponds to an output voltage, and is fitted with a control circuit 14, which generates a control pulse signal whose time ratio becomes gradually smaller, when the operation of the switching power device stops.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、スイッチング電源
装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switching power supply.

【0002】[0002]

【従来の技術】図4は、従来のスイッチング電源装置の
一例を示す回路図である。スイッチング電源装置は、入
力端子1,2、平滑コンデンサ3、メインスイッチ用M
OSFET4およびトランス5の一次巻線からなる一次
側駆動回路と、トランス5の二次巻線、整流スイッチ用
MOSFET6、還流スイッチ用MOSFET7、チョ
ークコイル8、出力コンデンサ9、出力端子10,1
1、分圧抵抗12,13および制御回路14からなる二
次側出力回路とから構成される同期整流式フォワード型
スイッチング電源装置である。上述の構成において、メ
インスイッチ用MOSFET4は、制御回路14によ
り、出力端子10,11から得られる出力電圧が安定す
るようにPWM制御される。
2. Description of the Related Art FIG. 4 is a circuit diagram showing an example of a conventional switching power supply. The switching power supply has input terminals 1 and 2, a smoothing capacitor 3, and a main switch M
A primary-side drive circuit including the OSFET 4 and the primary winding of the transformer 5, a secondary winding of the transformer 5, a rectifying switch MOSFET 6, a return switch MOSFET 7, a choke coil 8, an output capacitor 9, and output terminals 10 and 1.
1, a synchronous rectification type forward switching power supply device comprising a secondary-side output circuit including voltage dividing resistors 12, 13 and a control circuit 14. In the configuration described above, the main switch MOSFET 4 is PWM-controlled by the control circuit 14 so that the output voltage obtained from the output terminals 10 and 11 is stabilized.

【0003】このようなスイッチング電源装置では、た
とえば図5に示すように、時間t11で動作を停止させた
時、出力側からのエネルギーが、整流スイッチ用MOS
FET6のゲートに印加され、整流スイッチ用MOSF
ET6のゲート・ソース電圧Vgsが上昇する。そのた
め、整流スイッチ用MOSFET6がオンし、トランス
5の2次巻線を励磁し、やがてトランス5が飽和する
と、整流スイッチ用MOSFET6の内部抵抗分によ
り、整流スイッチ用MOSFET6のドレイン・ソース
間電圧Vdsが上昇する。やがて、このドレイン・ソー
ス間電圧Vdsが、時間t12で還流スイッチ用MOPS
FET7のゲート・ソース間電圧Vgsのスレショール
ドレベルVthを越えると、還流スイッチ用MOSFE
T7がオンする。それと同時に、整流スイッチ用MOS
FET6はオフする。
In such a switching power supply device, when the operation is stopped at time t11 as shown in FIG.
Applied to the gate of the FET 6 and rectifying switch MOSF
The gate-source voltage Vgs of ET6 increases. Therefore, the rectification switch MOSFET 6 is turned on, the secondary winding of the transformer 5 is excited, and when the transformer 5 is saturated, the internal resistance of the rectification switch MOSFET 6 causes the drain-source voltage Vds of the rectification switch MOSFET 6 to increase. To rise. Eventually, the drain-source voltage Vds becomes the MOPS for the reflux switch at time t12.
When the gate-source voltage Vgs of the FET 7 exceeds the threshold level Vth, the freewheeling switch MOSFE
T7 turns on. At the same time, rectifier switch MOS
FET 6 is turned off.

【0004】次いで、還流MOSFET7のゲート電圧
が放電され、スレショールドレベルVth以下になる
と、還流スイッチ用MOSFET7はオフし、再び整流
スイッチ用MOSFET7のゲートに、出力からのエネ
ルギーが印加される。
Next, when the gate voltage of the freewheeling MOSFET 7 is discharged and becomes lower than the threshold level Vth, the freewheeling switch MOSFET 7 is turned off, and energy from the output is applied to the gate of the rectifying switch MOSFET 7 again.

【0005】この自励発振現象は、出力のエネルギーが
なくなるまで繰り返される。このとき、同期整流素子
(MOSFET6,7)の耐圧を越えるようなサージ電
圧(図5参照)が発生し、同期整流素子を破損させるお
それがある。
[0005] This self-excited oscillation phenomenon is repeated until the output energy is exhausted. At this time, a surge voltage (see FIG. 5) exceeding the withstand voltage of the synchronous rectifiers (MOSFETs 6 and 7) is generated, which may damage the synchronous rectifiers.

【0006】次に、図6は、従来のスイッチング電源装
置の他の例を示す回路図である。図6においては、図4
に示す従来例の構成に加えて、整流スイッチ用MOSF
ET6のゲート回路にスイッチ素子15を接続してい
る。そして、スイッチ素子15を整流スイッチ用MOS
FET6の動作(オン)時にはオン、スイッチング電源
装置の動作停止時にはオフとなるように制御する。この
ように、スイッチ素子15を制御することにより、整流
スイッチ用MOSFET6は動作停止時にオフ状態を維
持するので、図4における自励発振現象によるサージ電
圧の発生を抑制することができる。
FIG. 6 is a circuit diagram showing another example of a conventional switching power supply. In FIG. 6, FIG.
In addition to the conventional configuration shown in FIG.
The switch element 15 is connected to the gate circuit of ET6. Then, the switch element 15 is replaced with a rectifying switch MOS.
It is controlled so that it is turned on when the FET 6 is operating (on), and is turned off when the operation of the switching power supply is stopped. As described above, by controlling the switch element 15, the rectifying switch MOSFET 6 maintains the off state when the operation is stopped, so that generation of a surge voltage due to the self-excited oscillation phenomenon in FIG. 4 can be suppressed.

【0007】次に、図7は、従来のスイッチング電源装
置のさらに他の例を示す回路図である。図7において
は、図3に示す従来例の構成に加えて、還流スイッチ用
MOSFET7のゲート回路にスイッチ素子16および
電圧源17を接続している。そして、スイッチ素子16
を還流スイッチ用MOSFET7の動作(オン)時には
オフ、スイッチング電源装置の動作停止時にはオンとな
るように制御する。このように、スイッチ素子16を制
御することにより、還流スイッチ用MOSFET7は動
作停止時にオン状態を維持するので、図4における自励
発振現象によるサージ電圧の発生を抑制することができ
る。
FIG. 7 is a circuit diagram showing still another example of the conventional switching power supply. In FIG. 7, in addition to the configuration of the conventional example shown in FIG. 3, a switch element 16 and a voltage source 17 are connected to the gate circuit of the freewheel switch MOSFET 7. And the switch element 16
Is controlled to be off when the freewheeling switch MOSFET 7 is operating (on) and on when the switching power supply is not operating. By controlling the switch element 16 in this manner, the freewheeling switch MOSFET 7 maintains the ON state when the operation is stopped, so that the generation of a surge voltage due to the self-excited oscillation phenomenon in FIG. 4 can be suppressed.

【0008】[0008]

【発明が解決しようとする課題】しかし、図6及び図7
に示す装置においては、スイッチ素子や電圧源のような
部品点数が増加し、コストがかかるという問題がある。
また、図7に示すように、停止時に還流スイッチ用MO
SFET7をオン状態にして、自励発振現象を防止した
場合、出力エネルギーが還流スイッチ用MOSFET7
に通じることで、出力電圧がマイナスになるアンダーシ
ュート現象を生じることがある。そして、このアンダー
シュート現象により、部品に逆電圧が印加されて悪影響
を与え、最悪の場合には破壊に至ることがあるという問
題も生じる。
However, FIG. 6 and FIG.
In the device shown in (1), there is a problem that the number of components such as a switch element and a voltage source increases, and the cost increases.
Further, as shown in FIG.
When the self-oscillation phenomenon is prevented by turning on the SFET 7, the output energy is
May cause an undershoot phenomenon in which the output voltage becomes negative. Then, due to the undershoot phenomenon, a reverse voltage is applied to the component to exert an adverse effect, and in the worst case, there is a problem that the component may be destroyed.

【0009】そこで、本発明の目的は、動作停止時にサ
ージ電圧やアンダーシュート現象が発生するのを防止で
き、起動時にソフトスタートさせることができるスイッ
チング電源装置を提供することにある。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a switching power supply which can prevent a surge voltage and an undershoot phenomenon from occurring when the operation is stopped, and can be soft-started at the time of startup.

【0010】[0010]

【課題を解決するための手段】上記した目的に鑑みて、
本発明のスイッチング電源装置は、出力電圧に応じた制
御パルス信号で一次側メインスイッチをPWM制御す
る。そして、スイッチング電源装置の動作停止時に、次
第に時比率が小さくなる制御パルス信号を発生する制御
回路を備えている。
In view of the above-mentioned object,
The switching power supply of the present invention performs PWM control of the primary side main switch with a control pulse signal corresponding to the output voltage. A control circuit is provided for generating a control pulse signal whose duty ratio gradually decreases when the operation of the switching power supply is stopped.

【0011】それにより、スイッチング電源装置の動作
停止時に、出力エネルギーによる同期整流素子の自励発
振現象を防止できると共に、出力電圧のアンダーシュー
トも防止できる。
Thus, when the operation of the switching power supply is stopped, the self-excited oscillation phenomenon of the synchronous rectifier due to the output energy can be prevented, and the output voltage undershoot can be prevented.

【0012】また、他の発明は、上述の発明のスイッチ
ング電源装置に加えて、制御回路は、三角波発生手段
と、スイッチング電源装置の出力電圧を検出する出力電
圧検出手段と、動作停止時に変化するパルス幅制限信号
を発生するパルス幅制限手段と、三角波発生手段からの
三角波信号、出力電圧検出手段からの検出信号およびパ
ルス幅制限手段からのパルス幅制限信号が入力されて、
制御パルス信号を生成する制御パルス信号生成手段とか
らなる。制御パルス信号生成手段は、スイッチング電源
装置の正常動作時には、三角波発生手段からの三角波信
号と出力電圧検出手段からの検出信号の比較に基づき、
所定の時比率を有する制御パルス信号を生成し、スイッ
チング電源装置の動作停止時には、三角波発生手段から
の三角波信号とパルス幅制限手段からのパルス幅制限信
号の比較に基づき、次第に時比率が小さくなる制御パル
ス信号を生成する。
According to another aspect of the present invention, in addition to the switching power supply of the above-described invention, the control circuit changes the triangular wave generating means, the output voltage detecting means for detecting the output voltage of the switching power supply, and when the operation is stopped. Pulse width limiting means for generating a pulse width limiting signal, a triangular wave signal from the triangular wave generating means, a detection signal from the output voltage detecting means, and a pulse width limiting signal from the pulse width limiting means,
And control pulse signal generating means for generating a control pulse signal. The control pulse signal generating means, based on a comparison between the triangular wave signal from the triangular wave generating means and the detection signal from the output voltage detecting means during normal operation of the switching power supply,
A control pulse signal having a predetermined duty ratio is generated, and when the operation of the switching power supply is stopped, the duty ratio gradually decreases based on a comparison between the triangular wave signal from the triangular wave generating means and the pulse width limiting signal from the pulse width limiting means. Generate a control pulse signal.

【0013】それにより、スイッチング電源装置の正常
動作時には、所定の時比率を有する制御パルス信号を生
成し、動作停止時には、次第に小さくなる時比率を有す
る制御パルスを生成することができる。
Thus, a control pulse signal having a predetermined duty ratio can be generated during normal operation of the switching power supply device, and a control pulse having a gradually decreasing duty ratio can be generated when operation is stopped.

【0014】また、他の発明は、上述の発明のスイッチ
ング電源装置に加えて、パルス幅制限手段は、第1の抵
抗および第2の抵抗の直列接続体、および、第1の抵抗
に並列接続される、コンデンサおよび第3の抵抗の直列
接続体からなる時定数回路と、コンデンサに並列接続さ
れる半導体スイッチ素子および第4の抵抗の直列接続体
とからなる。半導体スイッチ素子は、その制御電極にス
イッチング電源装置の動作停止信号が供給されてオンす
ることにより、時定数回路の第1の抵抗および第2の抵
抗の直列接続点から動作停止時に変化するパルス幅制限
信号を制御パルス信号生成手段に供給する。
According to another aspect of the present invention, in addition to the switching power supply of the above-described aspect, the pulse width limiting means includes a first resistor and a second resistor connected in series, and a pulse resistor connected in parallel to the first resistor. A time constant circuit comprising a series connection of a capacitor and a third resistor, and a series connection of a semiconductor switch element and a fourth resistor connected in parallel to the capacitor. The semiconductor switch element is supplied with an operation stop signal of the switching power supply to its control electrode and turned on, so that the pulse width that changes when the operation is stopped from the series connection point of the first and second resistors of the time constant circuit is stopped. The limiting signal is supplied to the control pulse signal generating means.

【0015】それにより、時定数回路の放電動作に基づ
いて、スイッチング電源装置の動作停止時に次第に小さ
くなる時比率を有する制御パルスを発生することができ
る。
Thus, based on the discharging operation of the time constant circuit, it is possible to generate a control pulse having a gradually decreasing duty ratio when the operation of the switching power supply is stopped.

【0016】また、他の発明は、上述の発明のスイッチ
ング電源装置に加えて、時定数回路は、スイッチング電
源装置の起動時にソフトスタート手段として働く。それ
により、スイッチング電源装置の動作停止時には、出力
エネルギーによる同期整流素子の自励発振現象を防止で
きかつ出力電圧のアンダーシュートも防止できると共
に、スイッチング電源装置の起動時には、突入電流等に
よる不具合を防止することができる。
According to another aspect of the present invention, in addition to the switching power supply of the above-described invention, the time constant circuit functions as a soft start means when the switching power supply is activated. As a result, when the operation of the switching power supply is stopped, the self-excited oscillation phenomenon of the synchronous rectifying element due to the output energy can be prevented, and the undershoot of the output voltage can be prevented. can do.

【0017】[0017]

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面に基づいて説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0018】図1は、本発明に係るスイッチング電源装
置の実施の形態を示す回路図である。図1において、図
3、図6および図7の従来回路図と同一の構成要素は、
同一符号を付して説明する。このスイッチング電源装置
は、従来回路図と同一構成の同期整流式フォワード型ス
イッチング電源であるが、制御回路14の構成に特徴を
有する。
FIG. 1 is a circuit diagram showing an embodiment of a switching power supply unit according to the present invention. In FIG. 1, the same components as those of the conventional circuit diagrams of FIGS.
The description is given with the same reference numerals. This switching power supply device is a synchronous rectification type forward switching power supply having the same configuration as the conventional circuit diagram, but is characterized by the configuration of the control circuit 14.

【0019】制御回路14は、出力電圧検出手段とし
て、出力端子10,11における出力電圧を検出する出
力電圧検出回路18と、パルス幅制限手段として、スイ
ッチング電源装置の起動時および動作停止時に変化する
パルス幅制限信号を発生するパルス幅制限回路19と、
三角波発生手段としての三角波発生器32からの三角波
信号、出力電圧検出回路18からの検出信号およびパル
ス幅制限回路19からのパルス幅制限信号が入力され
る、制御パルス信号生成手段としての制御パルス信号生
成回路20とからなる。
The control circuit 14 changes as an output voltage detecting means for detecting an output voltage at the output terminals 10 and 11 as an output voltage detecting means, and as a pulse width limiting means when the switching power supply starts and stops. A pulse width limiting circuit 19 for generating a pulse width limiting signal;
A control pulse signal as a control pulse signal generating means to which a triangular wave signal from a triangular wave generator 32 as a triangular wave generating means, a detection signal from an output voltage detecting circuit 18 and a pulse width limiting signal from a pulse width limiting circuit 19 are input. And a generation circuit 20.

【0020】出力電圧検出回路18は、出力端子10,
11に接続された誤差増幅回路21と、誤差増幅回路2
1の出力に接続されたフォトダイオード21aを有する
フォトカップラ21と、+Vccに接続されたフォトカ
ップラ22のフォトトランジスタ22bと接地間に接続
された抵抗23と、フォトトランジスタ22bと並列接
続される抵抗24とから構成されている。
The output voltage detection circuit 18 is connected to the output terminals 10,
11 and an error amplification circuit 2
1, a photo-coupler 21 having a photo-diode 21a connected to an output, a photo-transistor 22b of the photo-coupler 22 connected to + Vcc, a resistor 23 connected between the photo-transistor 22 and the ground, It is composed of

【0021】パルス幅制限回路19は、第1の抵抗とし
ての抵抗25および第2の抵抗としての抵抗26の直列
接続体、および抵抗25に並列接続されるコンデンサ2
7および抵抗28の直列接続体からなる時定数回路と、
コンデンサ27に並列接続される、半導体スイッチ素子
としてのトランジスタ30および第4の抵抗としての抵
抗29の直列接続体とから構成されている。トランジス
タ30の制御電極、すなわちベースには、スイッチング
電源装置の動作停止信号が供給される制御端子31が接
続されている。
The pulse width limiting circuit 19 includes a series connection of a resistor 25 as a first resistor and a resistor 26 as a second resistor, and a capacitor 2 connected in parallel to the resistor 25.
A time constant circuit composed of a series connection of a resistor 7 and a resistor 28;
And a series connection of a transistor 30 as a semiconductor switch element and a resistor 29 as a fourth resistor connected in parallel to the capacitor 27. A control terminal 31 to which an operation stop signal of the switching power supply is supplied is connected to a control electrode, that is, a base of the transistor 30.

【0022】制御パルス信号生成回路20は、三角波発
生手段としての三角波発生器32と、3入力タイプのコ
ンパレータ33とから構成されている。コンパレータ3
3の第1のプラス入力端子は、出力電圧検出回路18に
おけるフォトカップラ22のフォトトランジスタ22b
と抵抗23の接続点に接続されている。コンパレータ3
3の第2のプラス入力端子は、パルス幅制限回路19の
抵抗25と抵抗26の直列接続点に接続されている。コ
ンパレータ33のマイナス入力端子は、三角波発生器3
2に接続されている。
The control pulse signal generating circuit 20 comprises a triangular wave generator 32 as a triangular wave generating means and a three-input type comparator 33. Comparator 3
3 is connected to the phototransistor 22 b of the photocoupler 22 in the output voltage detection circuit 18.
And the resistor 23. Comparator 3
The third positive input terminal 3 is connected to a series connection point of the resistors 25 and 26 of the pulse width limiting circuit 19. The negative input terminal of the comparator 33 is connected to the triangular wave generator 3
2 are connected.

【0023】次に、上述の構成を有するスイッチング電
源装置の動作について、図1に示す回路図と、図2およ
び図3に示す図1の各部の信号タイミング図とを参照し
て説明する。
Next, the operation of the switching power supply having the above-described configuration will be described with reference to the circuit diagram shown in FIG. 1 and the signal timing charts of the respective parts of FIG. 1 shown in FIGS.

【0024】まず、スイッチング電源装置の起動時につ
いて図1および図2を参照しながら説明すると、起動に
より、時間t1 に入力端子1,2に直流入力電圧が印加
されると、+Vcc電源の電圧上昇により、パルス幅制
限回路19の時定数回路が働く。このとき、トランジス
タ30は、制御端子31にハイレベルの信号が供給され
ており、オフ状態にある。それにより、制御パルス信号
生成回路20のコンパレータ33の第1のプラス入力端
子に供給されるパルス幅制限信号、すなわち抵抗25と
抵抗26の直列接続点の電圧は、図2(b)の波形Bに
示すように、最初、抵抗25および抵抗28の並列抵抗
値と抵抗26の抵抗値とで決定される分圧電圧まで立ち
上がる。次いで、この電圧は、コンデンサ27および抵
抗28による充電時定数で次第に減少し、最終的に抵抗
25の抵抗値と抵抗26の抵抗値で決定される分圧電圧
に落ち着く。
First, the switching power supply will be described with reference to FIGS. 1 and 2. When a DC input voltage is applied to the input terminals 1 and 2 at time t1 by starting, the voltage of the + Vcc power supply rises. Accordingly, the time constant circuit of the pulse width limiting circuit 19 operates. At this time, the transistor 30 is supplied with a high-level signal to the control terminal 31 and is in an off state. As a result, the pulse width limiting signal supplied to the first plus input terminal of the comparator 33 of the control pulse signal generation circuit 20, that is, the voltage at the serial connection point of the resistors 25 and 26 becomes the waveform B of FIG. As shown in (1), the voltage rises first to a divided voltage determined by the parallel resistance value of the resistors 25 and 28 and the resistance value of the resistor 26. Next, this voltage gradually decreases by the charging time constant of the capacitor 27 and the resistor 28, and finally reaches a divided voltage determined by the resistance value of the resistor 25 and the resistance value of the resistor 26.

【0025】一方、起動により、三角波発生器32か
ら、図2(b)の波形Aに示す三角波信号が発生し、コ
ンパレータ33のマイナス入力端子に供給される。しか
し、スイッチング電源回路の出力電圧は、まだ立ち上が
っていないので、出力電圧検出回路18は動作しておら
ず、コンパレータ33の第2のプラス入力端子には、図
2(b)の波形Cに示すように、出力電圧検出回路18
の抵抗23および抵抗24で決定されるローレベルの電
圧が供給される。
On the other hand, the triangular wave generator 32 generates a triangular wave signal shown by a waveform A in FIG. However, since the output voltage of the switching power supply circuit has not yet risen, the output voltage detection circuit 18 is not operating, and the second positive input terminal of the comparator 33 has a waveform C shown in FIG. As described above, the output voltage detection circuit 18
Is supplied with a low-level voltage determined by the resistors 23 and 24 of FIG.

【0026】したがって、コンパレータ33は、波形A
の三角波信号と波形Bのパルス幅制限信号を比較し、そ
の出力として、図2(C)に示すように、パルス幅が最
初狭いが次第に広くなる制御パルス信号を発生し、スイ
ッチング電源装置の一次側駆動回路のメインスイッチ用
MOSFET4に供給する。それにより、メインスイッ
チ用MOSFET4がターンオン、ターンオフするよう
に制御される。
Therefore, the comparator 33 outputs the waveform A
2C is compared with the pulse width limiting signal of waveform B, and as its output, a control pulse signal whose pulse width is narrow at first but gradually widens is generated as shown in FIG. It is supplied to the main switch MOSFET 4 of the side drive circuit. This controls the main switch MOSFET 4 to turn on and off.

【0027】このように、スイッチング電源装置の起動
時には、パルス幅制限回路19の時定数回路が、技術上
周知のソフトスタート手段として働き、メインスイッチ
用MOSFET4は、時比率が次第に大きくなる制御パ
ルス信号で制御される。そのため、二次側出力回路の出
力端子10,11の出力電圧が徐々に上昇するので、突
入電流等による不具合が解消される。
As described above, when the switching power supply is started, the time constant circuit of the pulse width limiting circuit 19 functions as a well-known soft start means, and the main switch MOSFET 4 controls the control pulse signal whose duty ratio gradually increases. Is controlled by Therefore, the output voltage of the output terminals 10 and 11 of the secondary side output circuit gradually increases, so that a problem due to an inrush current or the like is eliminated.

【0028】次に、メインスイッチ用MOSFET4の
ターンオン、ターンオフ制御により、二次側出力回路の
出力端子10,11の出力電圧が上昇し、出力電圧検出
回路18において誤差検出回路21で予め決められた出
力電圧V0 との誤差が検出されると、フォトカップラ2
2のフォトダイオード22aに電流が流れて発光し、フ
ォトトランジスタ22bがオンとなる。それにより、コ
ンパレータ33の第2のプラス入力端子に印加される出
力電圧検出回路18の検出信号は、フォトトランジスタ
22bのオン抵抗および抵抗24の並列抵抗値と、抵抗
23の抵抗値で決定される電圧まで上昇する。この上昇
後の電圧は、波形Bに示すパルス幅制限信号より高くな
る。
Next, the output voltage of the output terminals 10 and 11 of the secondary side output circuit is increased by the turn-on and turn-off control of the MOSFET 4 for the main switch, and the output voltage detection circuit 18 determines the output voltage in advance by the error detection circuit 21. When an error from the output voltage V0 is detected, the photocoupler 2
Current flows through the second photodiode 22a to emit light, and the phototransistor 22b is turned on. Thereby, the detection signal of the output voltage detection circuit 18 applied to the second plus input terminal of the comparator 33 is determined by the on-resistance of the phototransistor 22b and the parallel resistance of the resistor 24 and the resistance of the resistor 23. Up to voltage. The voltage after this rise is higher than the pulse width limit signal shown in waveform B.

【0029】したがって、出力電圧の上昇後、コンパレ
ータ33は、波形Bのパルス幅制限信号の代わりに波形
Cの出力電圧検出回路18の検出信号を、波形Aの三角
波信号と比較する。そして、コンパレータ33は、その
出力として、所定の時比率を有する制御パルス信号を発
生して、出力電圧V0 が安定するようにメインスイッチ
用MOSFET4をPWM制御、スイッチング電源装置
は、正常動作状態となる。
Therefore, after the output voltage rises, the comparator 33 compares the detection signal of the output voltage detection circuit 18 of the waveform C with the triangular wave signal of the waveform A instead of the pulse width limitation signal of the waveform B. Then, the comparator 33 generates a control pulse signal having a predetermined duty ratio as its output, performs PWM control of the main switch MOSFET 4 so that the output voltage V0 is stabilized, and the switching power supply enters a normal operation state. .

【0030】次に、スイッチング電源装置の動作停止時
について図1および図3を参照しながら説明する。図3
において、たとえば時間t3 にスイッチング電源装置の
動作停止が指示され、入力端子1,2に直流入力電圧が
供給されなくなると、二次側出力回路の出力端子10,
11の出力電圧が下降し、出力電圧検出回路18からの
検出信号も、図3(b)に示すように減少し、制御パル
ス信号生成回路20から出力される制御パルス信号の時
比率を大きくして、出力電圧V0 を維持しようとする。
Next, the operation of the switching power supply when the operation is stopped will be described with reference to FIGS. FIG.
At time t3, for example, when the operation of the switching power supply device is instructed to stop and no DC input voltage is supplied to the input terminals 1 and 2, the output terminals 10 and 10
11, the detection signal from the output voltage detection circuit 18 also decreases as shown in FIG. 3B, and the duty ratio of the control pulse signal output from the control pulse signal generation circuit 20 is increased. Thus, an attempt is made to maintain the output voltage V0.

【0031】しかし、動作停止時には、要約すると、コ
ンパレータ33は、出力電圧検出回路18からの検出信
号の代わりに、パルス幅制限回路19からのパルス幅制
限信号と三角波発生器32からの三角波信号に基づき、
制御パルス信号を生成するように動作する。
However, when the operation is stopped, in summary, the comparator 33 replaces the detection signal from the output voltage detection circuit 18 with the pulse width limitation signal from the pulse width limitation circuit 19 and the triangular wave signal from the triangle wave generator 32. Based on
Operate to generate a control pulse signal.

【0032】以下、動作停止時の動作を詳述する。時間
t3 における動作停止指示により、入力端子1,2に直
流入力電圧が供給されなくなると、入力監視回路(図示
しない)で直流入力電圧がなくなったことが検出され、
入力監視回路よりローレベルの動作停止信号が出力さ
れ、パルス幅制限回路19の制御端子31に供給され
る。それにより、トランジスタ30がオンとなり、抵抗
29が時定数回路のコンデンサ27に並列接続され、コ
ンデンサ27の充電電荷は、コンデンサ27と抵抗29
で決まる時定数で放電される。
Hereinafter, the operation when the operation is stopped will be described in detail. If the DC input voltage is not supplied to the input terminals 1 and 2 by the operation stop instruction at the time t3, the input monitoring circuit (not shown) detects that the DC input voltage has been lost.
A low-level operation stop signal is output from the input monitoring circuit and supplied to the control terminal 31 of the pulse width limiting circuit 19. As a result, the transistor 30 is turned on, the resistor 29 is connected in parallel to the capacitor 27 of the time constant circuit, and the charge of the capacitor 27 is
Is discharged with the time constant determined by

【0033】そのため、パルス幅制限回路19のパルス
幅制限信号は、図3(b)に示すように、上述の放電時
定数に基づいて次第に上昇し、出力電圧検出回路18の
検出信号より高くなり、最終的に抵抗29および抵抗2
8の直列接続体と抵抗25との並列接続回路の抵抗値
と、抵抗26とで決定される分圧電圧に落ち着く。
Therefore, as shown in FIG. 3B, the pulse width limiting signal of the pulse width limiting circuit 19 gradually increases based on the above-mentioned discharge time constant, and becomes higher than the detection signal of the output voltage detecting circuit 18. , Finally the resistor 29 and the resistor 2
The voltage settles down to the divided voltage determined by the resistance value of the resistor 26 and the resistance value of the parallel connection circuit of the series connection body 8 and the resistor 25.

【0034】したがって、コンパレータ33は、パルス
幅制限回路19のパルス幅制限信号が、波形Cに示す出
力電圧検出回路18の検出信号より高くなった後は、こ
の検出信号の代わりに、波形Bのパルス幅制限信号を波
形Aの三角波信号と比較する。そして、コンパレータ3
3は、その出力として、次第に時比率が小さくなる制御
パルス信号を発生して、メインスイッチ用MOSFET
4をPWM制御する。その結果、スイッチング電源装置
の出力電圧は、図3(a)に示すように、動作停止が指
示された時間t3 から徐々に減少し、時間t4 で制御パ
ルス信号の供給が停止し、電圧ゼロとなる。
Therefore, after the pulse width limitation signal of the pulse width limitation circuit 19 becomes higher than the detection signal of the output voltage detection circuit 18 shown in the waveform C, the comparator 33 replaces the detection signal with the waveform B of the waveform B. The pulse width limiting signal is compared with the triangular wave signal of waveform A. And comparator 3
3 generates, as its output, a control pulse signal whose duty ratio gradually decreases, and outputs a MOSFET for a main switch.
4 is subjected to PWM control. As a result, as shown in FIG. 3A, the output voltage of the switching power supply gradually decreases from the time t3 when the operation stop is instructed, and at time t4, the supply of the control pulse signal stops, and the output voltage becomes zero. Become.

【0035】以上説明したように、スイッチング電源装
置の起動時には、パルス幅制限回路の時定数回路による
ソフトスタート手段で、制御パルス信号の時比率を次第
に大きくしてソフトスタートさせることにより、起動時
の突入電流等による不具合を防止することができる。
As described above, when the switching power supply is started, the time ratio of the control pulse signal is gradually increased by the soft start means by the time constant circuit of the pulse width limiting circuit, so that the soft start is performed. Problems due to inrush current and the like can be prevented.

【0036】また、上述のソフトスタート手段への抵抗
29と半導体スイッチ素子30の追加だけで、スイッチ
ング電源装置の動作停止時には、制御パルス信号の時比
率を次第に小さくなるように絞ることによって出力電圧
を徐々に下げ、出力からのエネルギーを小さくしてか
ら、制御パルス信号を停止するように動作させている。
それにより、整流スイッチ用MOSFET6のゲートに
オン電圧が立たず、同期整流器のMOSFET6,7同
士の自励スイッチングによるサージ電圧の発生を抑制す
ることができる。また、出力電圧がマイナスになるアン
ダーシュート現象も抑制できる。
Also, by simply adding the resistor 29 and the semiconductor switch element 30 to the above-mentioned soft start means, when the operation of the switching power supply is stopped, the output voltage is reduced by gradually reducing the duty ratio of the control pulse signal. After gradually lowering the energy from the output, the control pulse signal is stopped.
As a result, no ON voltage is generated at the gate of the rectifying switch MOSFET 6, and the generation of a surge voltage due to self-excited switching between the MOSFETs 6 and 7 of the synchronous rectifier can be suppressed. Also, the undershoot phenomenon in which the output voltage becomes negative can be suppressed.

【0037】以上の通り、本発明の実施の形態について
説明したが、本発明はこれに限らず、種々の変形、応用
が可能である。
As described above, the embodiment of the present invention has been described. However, the present invention is not limited to this, and various modifications and applications are possible.

【0038】たとえば、上述の実施の形態では、パルス
幅制限回路19は、抵抗25,26,28,29と、コ
ンデンサ27と、トランジスタ30で構成しているが、
同一の作用を行う別の構成としても良い。
For example, in the above embodiment, the pulse width limiting circuit 19 is composed of the resistors 25, 26, 28, 29, the capacitor 27, and the transistor 30,
Another configuration that performs the same operation may be used.

【0039】[0039]

【発明の効果】本発明によれば、スイッチング電源装置
の動作停止時における出力エネルギーによる同期整流器
の自励発振現象を、従来のように同期整流器のMOSF
ETのゲート回路に半導体スイッチ素子を接続する必要
がなく、少ない部品点数の追加で防止できる。また、出
力エネルギーが小さくなってから停止するため、出力電
圧がマイナス側に低下するアンダーシュート現象も防止
できる。
According to the present invention, the self-oscillation phenomenon of the synchronous rectifier caused by the output energy when the operation of the switching power supply is stopped is reduced by using the MOSF of the synchronous rectifier as in the prior art.
There is no need to connect a semiconductor switch element to the ET gate circuit, and this can be prevented by adding a small number of components. Further, since the operation is stopped after the output energy becomes small, the undershoot phenomenon in which the output voltage decreases to the negative side can be prevented.

【0040】また、スイッチング電源装置の起動時にお
ける突入電流等による不具合を防止することができる。
Further, it is possible to prevent a problem due to an inrush current or the like at the time of starting the switching power supply device.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係るスイッチング電源装置の実施の形
態を示す回路図である。
FIG. 1 is a circuit diagram showing an embodiment of a switching power supply according to the present invention.

【図2】(a)、(b)および(c)は、図1のスイッ
チング電源装置における起動時の各部の信号タイミング
図である。
2 (a), 2 (b) and 2 (c) are signal timing charts of respective parts at the time of startup in the switching power supply device of FIG.

【図3】(a)、(b)および(c)は、図1のスイッ
チング電源装置における動作停止時の各部の信号タイミ
ング図である。
3 (a), 3 (b) and 3 (c) are signal timing charts of respective units when operation of the switching power supply device of FIG. 1 is stopped.

【図4】従来のスイッチング電源装置の一例を示す回路
図である。
FIG. 4 is a circuit diagram showing an example of a conventional switching power supply device.

【図5】図5のスイッチング電源装置における動作停止
時の各部の信号タイミング図である。
5 is a signal timing chart of each unit when operation of the switching power supply device of FIG. 5 is stopped.

【図6】従来のスイッチング電源装置の他の例を示す回
路図である。
FIG. 6 is a circuit diagram showing another example of a conventional switching power supply device.

【図7】従来のスイッチング電源装置のさらに他の例を
示す回路図である。
FIG. 7 is a circuit diagram showing still another example of a conventional switching power supply device.

【符号の説明】[Explanation of symbols]

4 メインスイッチ用MOSFET(一次側メインスイ
ッチ) 6 整流スイッチ用MOSFET 7 還流スイッチ用MOSFET 10 出力端子 11 出力端子 14 制御回路 18 出力電圧検出回路(出力電圧検出手段) 19 パルス幅制限回路(パルス幅制限手段) 20 制御パルス信号生成回路(制御パルス信号生成手
段) 25 抵抗(第1の抵抗;時定数回路の一部) 26 抵抗(第2の抵抗;時定数回路の一部) 27 コンデンサ(時定数回路の一部) 28 抵抗(第3の抵抗;時定数回路の一部) 29 抵抗(第4の抵抗) 30 トランジスタ(半導体スイッチ素子) 31 制御端子 32 三角波発生器(三角波発生手段) 33 コンパレータ
Reference Signs List 4 MOSFET for main switch (primary side main switch) 6 MOSFET for rectification switch 7 MOSFET for reflux switch 10 Output terminal 11 Output terminal 14 Control circuit 18 Output voltage detection circuit (output voltage detection means) 19 Pulse width limitation circuit (Pulse width limitation) Means) 20 Control pulse signal generation circuit (control pulse signal generation means) 25 Resistance (first resistance; part of time constant circuit) 26 Resistance (second resistance; part of time constant circuit) 27 Capacitor (time constant) (Part of the circuit) 28 Resistance (third resistance; part of time constant circuit) 29 Resistance (fourth resistance) 30 Transistor (semiconductor switch element) 31 Control terminal 32 Triangular wave generator (triangular wave generating means) 33 Comparator

フロントページの続き (72)発明者 清水 芳文 東京都品川区東五反田1丁目11番15号電波 ビルディング デンセイ・ラムダ株式会社 内 Fターム(参考) 5H730 AA20 BB23 DD04 EE13 FD01 FF02 FF19 FG05 XC09 XC14Continuation of the front page (72) Inventor Yoshifumi Shimizu 1-11-15 Higashi Gotanda Shinagawa-ku, Tokyo Radio building Densai Lambda Co., Ltd. F term (reference) 5H730 AA20 BB23 DD04 EE13 FD01 FF02 FF19 FG05 XC09 XC14

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 出力電圧に応じた制御パルス信号で一次
側メインスイッチをPWM制御するスイッチング電源装
置であって、 上記スイッチング電源装置の動作停止時に、次第に時比
率が小さくなる上記制御パルス信号を発生する制御回路
を備えていることを特徴とするスイッチング電源装置。
1. A switching power supply device for performing PWM control of a primary side main switch by a control pulse signal according to an output voltage, wherein the control pulse signal whose duty ratio gradually decreases when the operation of the switching power supply device is stopped is generated. A switching power supply device comprising:
【請求項2】 前記制御回路は、三角波発生手段と、前
記スイッチング電源装置の出力電圧を検出する出力電圧
検出手段と、前記動作停止時に変化するパルス幅制限信
号を発生するパルス幅制限手段と、上記三角波発生手段
からの三角波信号、上記出力電圧検出手段からの検出信
号および上記パルス幅制限手段からのパルス幅制限信号
が入力されて、前記制御パルス信号を生成する制御パル
ス信号生成手段とからなり、 上記制御パルス信号生成手段は、前記スイッチング電源
装置の正常動作時には、上記三角波発生手段からの三角
波信号と上記出力電圧検出手段からの検出信号の比較に
基づき、所定の時比率を有する制御パルス信号を生成
し、前記スイッチング電源装置の動作停止時には、上記
三角波発生手段からの三角波信号と上記パルス幅制限手
段からのパルス幅制限信号の比較に基づき、次第に時比
率が小さくなる制御パルス信号を生成することを特徴と
する請求項1記載のスイッチング電源装置。
2. The control circuit, comprising: a triangular wave generating unit; an output voltage detecting unit detecting an output voltage of the switching power supply; a pulse width limiting unit generating a pulse width limiting signal that changes when the operation is stopped; Control pulse signal generating means for receiving the triangular wave signal from the triangular wave generating means, the detection signal from the output voltage detecting means, and the pulse width limiting signal from the pulse width limiting means, and generating the control pulse signal. A control pulse signal having a predetermined duty ratio based on a comparison between a triangular wave signal from the triangular wave generating means and a detection signal from the output voltage detecting means during a normal operation of the switching power supply; When the operation of the switching power supply is stopped, the triangular wave signal from the triangular wave generating means and the pulse Based on the comparison of the pulse width limiting signal from limiting means, the switching power supply device according to claim 1, wherein generating a control pulse signal duty ratio is reduced gradually.
【請求項3】 前記パルス幅制限手段は、第1の抵抗お
よび第2の抵抗の直列接続体、および、上記第1の抵抗
に並列接続される、コンデンサおよび第3の抵抗の直列
接続体からなる時定数回路と、上記コンデンサに並列接
続される半導体スイッチ素子および第4の抵抗の直列接
続体とからなり、上記半導体スイッチ素子は、その制御
電極に前記スイッチング電源装置の動作停止信号が供給
されてオンすることにより、上記時定数回路の上記第1
の抵抗および上記第2の抵抗の直列接続点から前記動作
停止時に変化するパルス幅制限信号を前記制御パルス信
号生成手段に供給することを特徴とする請求項2記載の
スイッチング電源装置。
3. The pulse width limiting means includes a series connection of a first resistor and a second resistor, and a series connection of a capacitor and a third resistor connected in parallel to the first resistor. A time constant circuit, and a series connection of a semiconductor switch element and a fourth resistor connected in parallel to the capacitor. The semiconductor switch element has a control electrode to which an operation stop signal of the switching power supply is supplied. To turn on the first constant of the time constant circuit.
3. The switching power supply device according to claim 2, wherein a pulse width limiting signal that changes at the time of stopping the operation is supplied to the control pulse signal generating means from a series connection point of the resistor and the second resistor.
【請求項4】 前記時定数回路は、前記スイッチング電
源装置の起動時にソフトスタート手段として働くことを
特徴とする請求項3記載のスイッチング電源装置。
4. The switching power supply according to claim 3, wherein the time constant circuit functions as a soft start unit when the switching power supply is started.
JP2000321111A 2000-10-20 2000-10-20 Synchronous rectification type forward switching power supply Expired - Fee Related JP3408508B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000321111A JP3408508B2 (en) 2000-10-20 2000-10-20 Synchronous rectification type forward switching power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000321111A JP3408508B2 (en) 2000-10-20 2000-10-20 Synchronous rectification type forward switching power supply

Publications (2)

Publication Number Publication Date
JP2002136130A true JP2002136130A (en) 2002-05-10
JP3408508B2 JP3408508B2 (en) 2003-05-19

Family

ID=18799296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000321111A Expired - Fee Related JP3408508B2 (en) 2000-10-20 2000-10-20 Synchronous rectification type forward switching power supply

Country Status (1)

Country Link
JP (1) JP3408508B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012090363A (en) * 2010-10-15 2012-05-10 Denso Corp Protection device for load drive control device
JPWO2019130577A1 (en) * 2017-12-28 2020-11-19 新電元工業株式会社 Semiconductor switch control circuit and switching power supply

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012090363A (en) * 2010-10-15 2012-05-10 Denso Corp Protection device for load drive control device
JPWO2019130577A1 (en) * 2017-12-28 2020-11-19 新電元工業株式会社 Semiconductor switch control circuit and switching power supply
US11381150B2 (en) 2017-12-28 2022-07-05 Shindengen Electric Manufacturing Co., Ltd. Semiconductor switch control circuit and switching power source device

Also Published As

Publication number Publication date
JP3408508B2 (en) 2003-05-19

Similar Documents

Publication Publication Date Title
US6771059B1 (en) Synchronous rectifier controller for power supply systems with high power switch and high efficiency
US20140268914A1 (en) Method of controlling synchronous rectifier for power converter, control circuit, and power converter thereof
JP2002209381A (en) Dc-dc converter and control method therefor
JP3369134B2 (en) DC-DC converter
JP5040268B2 (en) Switching power supply
JP2005518177A (en) Power converter noise reduction
JP2001346379A (en) Switching power supply apparatus
JPH11275857A (en) Switching power source circuit
JP2010124573A (en) Switching power supply unit and semiconductor apparatus used for the same
JP3425403B2 (en) Semiconductor device and switching power supply device using this semiconductor device
JP4605532B2 (en) Multi-output type switching power supply
JP3273598B2 (en) Switching power supply
JP3905822B2 (en) Synchronous rectification switching power supply
WO2004047278A1 (en) Synchronous rectification switching power supply
JP2005006477A (en) Self-excitation type switching power supply circuit
JP3408508B2 (en) Synchronous rectification type forward switching power supply
JP2004015993A (en) Power saving power supply under no load
JP3294794B2 (en) Power supply
JP3419134B2 (en) Self-excited converter
JP2011030379A (en) Switching power supply device
JP2003304684A (en) Forward converter
JP3416715B2 (en) Switching power supply circuit
JP2002084756A (en) Synchronous rectifying circuit for switching power supply
JP4162410B2 (en) Synchronous rectification forward converter
JP2000050625A (en) Switching power supply circuit

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030204

R150 Certificate of patent or registration of utility model

Ref document number: 3408508

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080314

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090314

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090314

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100314

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130314

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140314

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees