JP2002129320A - Method and apparatus for sputtering - Google Patents
Method and apparatus for sputteringInfo
- Publication number
- JP2002129320A JP2002129320A JP2000323882A JP2000323882A JP2002129320A JP 2002129320 A JP2002129320 A JP 2002129320A JP 2000323882 A JP2000323882 A JP 2000323882A JP 2000323882 A JP2000323882 A JP 2000323882A JP 2002129320 A JP2002129320 A JP 2002129320A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- sputtering
- vacuum chamber
- target
- control electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Physical Or Chemical Processes And Apparatus (AREA)
- Physical Vapour Deposition (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明はスパッタリング装置
の技術分野にかかり、特に、スパッタリング装置のステ
ップカバレッジを向上させる技術に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the technical field of a sputtering apparatus, and more particularly to a technique for improving the step coverage of a sputtering apparatus.
【０００２】[0002]
【従来の技術】従来のスパッタリング装置を図４の符号
１１０に示す。このスパッタリング装置１１０は、真空
槽１１２を有しており、その底壁上にはウェハステージ
１１４が配置されている。このウェハステージ１１４は
真空槽１１２とは絶縁している。2. Description of the Related Art A conventional sputtering apparatus is indicated by reference numeral 110 in FIG. The sputtering apparatus 110 has a vacuum chamber 112, and a wafer stage 114 is disposed on a bottom wall thereof. The wafer stage 114 is insulated from the vacuum chamber 112.
【０００３】ウェハステージ１１４上には、冷却装置１
１５と台１６とがこの順序で乗せられている。台１６の
内部には図示しない吸着電極が配置されており、真空槽
１１２内を真空排気し、台１６上に基板１１７を載置
し、吸着電極に電圧を印加すると、基板１１７は台１６
表面に静電吸着されるようになっている。[0003] On the wafer stage 114, a cooling device 1 is provided.
15 and the table 16 are placed in this order. A suction electrode (not shown) is arranged inside the table 16. The inside of the vacuum chamber 112 is evacuated to vacuum, the substrate 117 is placed on the table 16, and a voltage is applied to the suction electrode.
It is designed to be electrostatically attracted to the surface.
【０００４】真空槽１１２の天井側には、絶縁部材１１
８を介して、天板１１３が取り付けられている。天板１
１３の表面には図示しない絶縁材を介して磁石１１９が
配置されており、その反対側の面の真空槽１１２の内側
には、ターゲット１２０が配置されている。On the ceiling side of the vacuum chamber 112, an insulating member 11 is provided.
8, a top plate 113 is attached. Top plate 1
A magnet 119 is arranged on the surface of the substrate 13 via an insulating material (not shown), and a target 120 is arranged inside the vacuum chamber 112 on the opposite surface.
【０００５】ターゲット１２０にはスパッタ電源１２５
が接続されており、真空槽１１２は接地電位に接続され
ている。真空槽１１２内部を真空排気し、台１６上に基
板１１７を静電吸着した後、真空槽１１２内にスパッタ
リングガスを導入し、スパッタ電源１２５を起動してタ
ーゲット１２０に負電圧を印加すると、磁石１１９の磁
力線に捕らえられた電子により、ターゲット１２０表面
近傍にプラズマが発生する。そのプラズマがターゲット
１２０に入射すると、ターゲット１２０表面からターゲ
ット１２０を構成する物質がスパッタリング粒子となっ
て飛び出す。The target 120 has a sputter power supply 125.
Are connected, and the vacuum chamber 112 is connected to the ground potential. After evacuating the inside of the vacuum chamber 112 and electrostatically adsorbing the substrate 117 on the table 16, introducing a sputtering gas into the vacuum chamber 112 and activating the sputtering power supply 125 to apply a negative voltage to the target 120, a magnet Plasma is generated near the surface of the target 120 by the electrons captured by the magnetic field lines 119. When the plasma is incident on the target 120, a substance constituting the target 120 is sputtered out of the surface of the target 120 as sputtered particles.
【０００６】このスパッタリング装置１１０では、真空
槽１１２内に円筒形形状の防着筒１１１が配置されてい
る。この防着筒１１１は、真空槽１１２の内壁面に固定
されており、真空槽１１２と同じ接地電位に接続されて
いる。[0006] In this sputtering apparatus 110, a cylindrical deposition prevention cylinder 111 is disposed in a vacuum chamber 112. The cylinder 111 is fixed to the inner wall surface of the vacuum chamber 112 and is connected to the same ground potential as the vacuum chamber 112.
【０００７】スパッタ中は、ウェハステージ１１４を介
して基板１１７に負電圧が印加されており、基板１１７
は負電位に置かれている。従って、プラズマ中の電子は
防着筒１１１に引きつけられ、ターゲット１２０から飛
び出した正電荷を有するスパッタリング粒子は、基板１
１７に引きつけられる。このためスパッタリング粒子
は、防着筒１１１の内部を防着筒１１１の中心軸線に沿
った方向に飛行し、基板１１７の表面に到達し、基板１
１７表面に薄膜が形成される。During sputtering, a negative voltage is applied to the substrate 117 via the wafer stage 114,
Is at a negative potential. Therefore, the electrons in the plasma are attracted to the deposition-proof cylinder 111, and the sputtered particles having the positive charge that jump out of the target 120 are deposited on the substrate 1.
Attracted to 17. Therefore, the sputtered particles fly inside the deposition-proof cylinder 111 in a direction along the central axis of the deposition-proof cylinder 111, reach the surface of the substrate 117, and
17, a thin film is formed on the surface.
【０００８】冷却装置１１５内には、通水路１２３が設
けられており、基板１１７表面に所定膜厚の薄膜が形成
された後、この通水路１２３に冷却水を流し、基板１１
７を冷却した後、真空槽１１２外に搬出し、未処理の基
板を真空槽１１２内に搬入すると、薄膜形成作業を繰り
返し行うことができる。A water passage 123 is provided in the cooling device 115. After a thin film having a predetermined thickness is formed on the surface of the substrate 117, cooling water is supplied to the water passage 123 so that
After the substrate 7 is cooled, the substrate is carried out of the vacuum chamber 112, and the unprocessed substrate is carried into the vacuum chamber 112, whereby the thin film forming operation can be repeatedly performed.
【０００９】このように、ターゲット１２０と基板１１
７との間の空間は防着筒１１１で取り囲まれているた
め、スパッタリング粒子は真空槽１１２の内壁面には付
着しない。また、基板１１７を多数枚数処理し防着筒１
１１に薄膜が付着した場合には、防着筒１１１を真空槽
１１２から取り外し、洗浄すればよい。As described above, the target 120 and the substrate 11
7 is surrounded by the anti-adhesion cylinder 111, so that sputtered particles do not adhere to the inner wall surface of the vacuum chamber 112. In addition, a large number of substrates 117 are processed, and
When a thin film adheres to 11, the deposition-proof cylinder 111 may be removed from the vacuum chamber 112 and washed.
【００１０】しかしながら、上記のようなスパッタリン
グ装置１１０では、スパッタ中の基板１１７はフローテ
ィング電位になっているため、基板１１７表面には、正
電荷を有するスパッタリング粒子や中性のスパッタリン
グ粒子とは別に、多量の電子も入射し、基板１１７が負
電位に帯電してしまう。However, in the sputtering apparatus 110 as described above, since the substrate 117 being sputtered is at a floating potential, the surface of the substrate 117 is separated from the sputtered particles having a positive charge and the neutral sputtered particles. A large amount of electrons also enter, and the substrate 117 is charged to a negative potential.
【００１１】基板１１７が仕掛かり中の半導体基板であ
る場合や、ガラス基板である場合には、基板１１７表面
に既に導電性薄膜や絶縁性薄膜が積層されているため、
基板１１７内で電位差が生じると絶縁性薄膜が静電破壊
してしまう。近年では、絶縁性薄膜の膜厚は増々薄膜化
しており、スパッタ中の静電破壊が問題視されている。When the substrate 117 is a semiconductor substrate in process or a glass substrate, since a conductive thin film or an insulating thin film is already laminated on the surface of the substrate 117,
When a potential difference occurs in the substrate 117, the insulating thin film is electrostatically damaged. In recent years, the thickness of an insulating thin film has been increasingly reduced, and electrostatic breakdown during sputtering has been regarded as a problem.
【００１２】[0012]
【発明が解決しようとする課題】本発明は上記従来技術
の不都合を解決するために創作されたものであり、その
目的は、スパッタ中の静電破壊を防止する技術を提供す
ることにある。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned disadvantages of the prior art, and has as its object to provide a technique for preventing electrostatic breakdown during sputtering.
【００１３】[0013]
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、真空槽内に配置されたター
ゲットをスパッタし、前記ターゲットに対向配置された
台上に基板を配置し、前記基板の表面に薄膜を成長させ
る薄膜製造方法であって、前記ターゲットの前記基板表
面側の端部と、前記台の表面との間の空間をスパッタ空
間としたときに、前記スパッタ空間の側方位置に制御電
極を配置し、前記基板をフローティング電位に置き、前
記制御電極には、前記基板の電位が略ゼロＶになる制御
電圧を印加しながら前記スパッタを行うスパッタ方法で
ある。請求項２記載の発明は、前記制御電極によって、
前記スパッタ空間を取り囲む請求項１記載のスパッタ方
法である。請求項３記載の発明は、請求項１又は請求項
２のいずれか１項記載のスパッタ方法であって、前記ス
パッタ空間の、前記制御電極の端部と前記基板との間の
部分の側方位置に、前記真空槽と同電位の接地電極を配
置するスパッタ方法である。請求項４記載の発明は、前
記接地電極によって前記スパッタ空間を取り囲む請求項
３記載のスパッタ方法である。請求項５記載の発明は、
請求項３又は請求項４のいずれか１項記載のスパッタ方
法であって、前記台表面に垂直な方向の距離を垂直距離
としたときに、前記スパッタ空間の前記接地電極が配置
された部分の垂直距離は、前記スパッタ空間の前記制御
電極が配置された部分の垂直距離よりも短くされたスパ
ッタ方法である。請求項６記載の発明は、前記制御電圧
を、前記基板表面に薄膜を形成するスパッタの条件に応
じて予め求めておく請求項１乃至請求項５のいずれか１
項記載のスパッタ方法である。請求項７記載の発明は、
請求項１乃至請求項６のいずれか１項記載のスパッタ方
法であって、前記台の裏面側に導電性のウェハステージ
を配置し、前記ウェハステージを介して、前記基板に負
電圧又は交流電圧を印加しながら前記スパッタを行うス
パッタ方法である。請求項８記載の発明は、真空槽と、
前記真空槽内に前記真空槽と絶縁された台と、前記台上
に配置されたフローティング電位の基板と、前記基板と
対向して配置されたターゲットと、前記基板と前記ター
ゲットの間のスパッタ空間の側方に配置された制御電極
と、前記ターゲットのスパッタ時に前記制御電極に電圧
を印加し、前記基板電位を略ゼロＶにする電源手段とを
有するスパッタ装置である。According to a first aspect of the present invention, a target disposed in a vacuum chamber is sputtered, and a substrate is disposed on a table opposed to the target. And a thin film manufacturing method for growing a thin film on the surface of the substrate, wherein the space between the end of the target on the substrate surface side and the surface of the table is a sputter space. A control electrode is disposed at a side position of the substrate, the substrate is placed at a floating potential, and the sputtering is performed while applying a control voltage to the control electrode so that the potential of the substrate becomes substantially zero V. The invention according to claim 2 is characterized in that the control electrode
2. The sputtering method according to claim 1, wherein the sputtering method surrounds the sputtering space. The invention according to claim 3 is the sputtering method according to any one of claims 1 or 2, wherein a side of the sputtering space between an end of the control electrode and the substrate. This is a sputtering method in which a ground electrode having the same potential as the vacuum chamber is arranged at a position. The invention according to claim 4 is the sputtering method according to claim 3, wherein the sputtering electrode surrounds the sputtering space. The invention according to claim 5 is
5. The sputtering method according to claim 3, wherein when a distance in a direction perpendicular to the surface of the base is a vertical distance, a portion of the sputtering space in which the ground electrode is disposed. The vertical distance is a sputtering method in which the vertical distance is shorter than the vertical distance of a portion where the control electrode is arranged in the sputtering space. According to a sixth aspect of the present invention, the control voltage is obtained in advance in accordance with sputtering conditions for forming a thin film on the surface of the substrate.
It is a sputtering method described in the paragraph. The invention according to claim 7 is
7. The sputtering method according to claim 1, wherein a conductive wafer stage is disposed on the back side of the table, and a negative voltage or an AC voltage is applied to the substrate via the wafer stage. 8. This is a sputtering method in which the sputtering is performed while applying pressure. The invention according to claim 8 includes a vacuum chamber,
A table insulated from the vacuum chamber in the vacuum chamber, a substrate having a floating potential disposed on the table, a target disposed opposite to the substrate, and a sputter space between the substrate and the target; And a power supply means for applying a voltage to the control electrode during sputtering of the target to make the substrate potential substantially zero volts.
【００１４】本発明は上記のように構成されており、タ
ーゲットの基板側先端部分と基板が配置される台表面と
の間のスパッタ空間の側方位置に制御電極を配置し、そ
の制御電極に制御電圧を印加してフローティング電位に
置かれた基板のスパッタ中の電位を制御できるようにな
っている。According to the present invention, a control electrode is arranged at a lateral position of a sputtering space between a front end portion of a target on a substrate side and a surface of a table on which a substrate is disposed, and the control electrode is The control voltage can be applied to control the potential during the sputtering of the substrate placed at the floating potential.
【００１５】従って、予め、実際にスパッタを行う条件
か、又はそれに近い条件でスパッタ中の基板が略ゼロＶ
になる制御電圧を求めておき、実際の製造工程でも、そ
の制御電圧を制御電極に印加しながらスパッタを行う
と、基板はゼロＶとなり、静電破壊を防止することがで
きる。Therefore, the substrate being sputtered is set to substantially zero V under the conditions under which the actual sputtering is performed or under conditions similar thereto.
In the actual manufacturing process, if the control voltage is obtained and sputtering is performed while applying the control voltage to the control electrode, the substrate becomes zero volts, and electrostatic breakdown can be prevented.
【００１６】制御電極は、防着筒の内側に配置してもよ
いし、防着筒を真空槽とは絶縁させ、防着筒自体を制御
電極にしてもよい。The control electrode may be arranged inside the cylinder, or the cylinder may be insulated from the vacuum chamber, and the cylinder itself may be used as the control electrode.
【００１７】制御電極が基板に近すぎると基板表面に入
射するイオンの制御性が悪化するので、基板と制御電極
とを離し、その間の空間の側方に真空槽と同電位の接地
電位に接続した接地電極を配置したり、また、基板と制
御電極の間の空間をその接地電極で取り囲むとよい。If the control electrode is too close to the substrate, the controllability of ions incident on the surface of the substrate deteriorates. Therefore, the substrate and the control electrode are separated, and a space between them is connected to the ground potential at the same potential as the vacuum chamber. It is preferable to dispose a ground electrode, and to surround the space between the substrate and the control electrode with the ground electrode.
【００１８】[0018]
【発明の実施の形態】図１を参照し、符号１０は、本発
明を適用できるスパッタリング装置の一例である。この
スパッタリング装置１０は真空槽１２を有しており、そ
の底面側にはリング部材４１が配置されている。このリ
ング部材４１には、絶縁部材２８を介してウェハステー
ジ１４が配置されている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Referring to FIG. 1, reference numeral 10 is an example of a sputtering apparatus to which the present invention can be applied. The sputtering apparatus 10 has a vacuum chamber 12, and a ring member 41 is disposed on the bottom surface side. The wafer stage 14 is arranged on the ring member 41 via the insulating member 28.
【００１９】リング部材４１とウェハステージ１４は金
属製であり、リング部材４１は真空槽１２と同電位に置
かれるが、ウェハステージ１４は絶縁部材２８によって
リング部材４１とは電気的に絶縁されている。The ring member 41 and the wafer stage 14 are made of metal. The ring member 41 is placed at the same potential as the vacuum chamber 12, but the wafer stage 14 is electrically insulated from the ring member 41 by the insulating member 28. I have.
【００２０】ウェハステージ１４上には、絶縁材料で構
成された冷却装置１５が配置されている。冷却装置１５
上には、台１６が配置されており、台１６の表面に基板
を載置できるように構成されている。符号１７は、台１
６上に載置された基板を示している。基板１７は、板状
の半導体基板やガラス基板であり、厚みは略一定であ
る。従って、台１６上に配置された状態では、基板１７
の表面及び裏面は台１６の表面と平行になっている。On the wafer stage 14, a cooling device 15 made of an insulating material is arranged. Cooling device 15
A table 16 is arranged on the upper side, and is configured so that a substrate can be placed on the surface of the table 16. Reference numeral 17 indicates the table 1
6 shows a substrate placed on the substrate 6. The substrate 17 is a plate-shaped semiconductor substrate or a glass substrate, and has a substantially constant thickness. Therefore, in the state where it is arranged on the table 16,
Are parallel to the front surface of the base 16.
【００２１】真空槽１２の上端は開放されており、その
上端部には、それぞれリング形状をした第１の絶縁部材
３１と、導電性の端子部材３３と、第２の絶縁部材３２
とがこの順序で配置されている。The upper end of the vacuum chamber 12 is open, and a first insulating member 31 having a ring shape, a conductive terminal member 33, and a second insulating member 32
And are arranged in this order.
【００２２】符号４４は、略円筒形形状の金属から成る
制御電極を示している。この制御電極４４は、中心軸線
３５を台１６表面と垂直にして真空槽１２内に配置され
ている。制御電極４４の上端部は円筒部分よりも外側に
張り出され、その部分でフランジ部４５が形成されてい
る。Reference numeral 44 denotes a control electrode made of a substantially cylindrical metal. The control electrode 44 is disposed in the vacuum chamber 12 with the central axis 35 perpendicular to the surface of the base 16. The upper end of the control electrode 44 projects outside the cylindrical portion, and a flange 45 is formed at that portion.
【００２３】このフランジ部４５は、端子部材３３に乗
せられており、端子部材３３から吊り下げられている。
従って、制御電極４４は端子部材３３に電気的に接続さ
れている。The flange portion 45 is mounted on the terminal member 33 and is suspended from the terminal member 33.
Therefore, the control electrode 44 is electrically connected to the terminal member 33.
【００２４】また、第２の絶縁部材３２上には天板１３
が配置されており、真空槽１２は天板１３によって蓋を
されており、真空槽１２の内部は大気から遮断れるよう
になっている。この状態では、真空槽１２と端子部材３
３と天板１３とは、第１、第２の絶縁部材３１、３２に
よって、互いに電気的に絶縁されている。The top plate 13 is placed on the second insulating member 32.
The vacuum chamber 12 is covered by a top plate 13 so that the inside of the vacuum chamber 12 is shielded from the atmosphere. In this state, the vacuum chamber 12 and the terminal member 3
3 and the top plate 13 are electrically insulated from each other by first and second insulating members 31 and 32.
【００２５】天板１３の上側には磁石１９が配置されて
おり、磁石１９が配置された側とは反対の面であって、
真空槽１２の内部側の表面には、ターゲット２０が配置
されている。この磁石１９が生成する磁力線は、ターゲ
ット２０の表面を貫通し、ターゲット２０表面に高密度
のプラズマを生成するようになっている。A magnet 19 is arranged on the upper side of the top plate 13, and is a surface opposite to the side on which the magnet 19 is arranged,
A target 20 is arranged on the inner surface of the vacuum chamber 12. The lines of magnetic force generated by the magnet 19 penetrate the surface of the target 20 and generate high-density plasma on the surface of the target 20.
【００２６】ターゲット２０の表面と台１６の表面とは
互いに平行になるように配置されている。ターゲット２
０の表面、及び台１６の表面は水平に配置されており、
従って、制御電極４４は鉛直になっている。The surface of the target 20 and the surface of the table 16 are arranged so as to be parallel to each other. Target 2
0 and the surface of the table 16 are arranged horizontally,
Therefore, the control electrode 44 is vertical.
【００２７】台１６の表面と制御電極４４の下端部とは
所定距離だけ離間して配置されている。ターゲット２０
の中心と台１６の中心は、制御電極４４の中心軸線３５
上に位置しており、従って、台１６の表面に対して平行
な方向の距離を水平距離とした場合、台１６表面に対し
て垂直な方向の距離を垂直距離とした場合、台１６の外
周位置と制御電極４４の下端部との間の水平距離は、制
御電極４４の半径と基板１７の半径の差に等しい。The surface of the table 16 and the lower end of the control electrode 44 are spaced apart by a predetermined distance. Target 20
Of the control electrode 44 and the center of the table 16
When the distance in the direction parallel to the surface of the table 16 is the horizontal distance, and when the distance in the direction perpendicular to the surface of the table 16 is the vertical distance, the outer circumference of the table 16 The horizontal distance between the position and the lower end of the control electrode 44 is equal to the difference between the radius of the control electrode 44 and the radius of the substrate 17.
【００２８】また、台１６の表面に対して垂直な方向の
距離を垂直距離とした場合、制御電極４４の下端部と台
１６表面との間の垂直距離Ｗ1は、ターゲット２０の基
板１７側の端部(ターゲット２０が平板であればターゲ
ット２０の表面)と制御電極４４の下端部の間の垂直距
離Ｗ2よりも小さくなるように設定されている(Ｗ1＜
Ｗ2)。Ｗ1＋Ｗ2はターゲット２０の表面と台１６表面の
間の垂直距離である。Assuming that the distance in the direction perpendicular to the surface of the table 16 is the vertical distance, the vertical distance W 1 between the lower end of the control electrode 44 and the surface of the table 16 is (The surface of the target 20 if the target 20 is a flat plate) and the lower end of the control electrode 44 are set to be smaller than the vertical distance W 2 (W 1 <
W 2 ). W 1 + W 2 is the vertical distance between the surface of the target 20 and the surface of the table 16.
【００２９】符号２１は、ターゲット２０表面と台１６
の表面の間のスパッタ空間を示しており、一般に、台１
６の面積の方がターゲット２０の表面の面積よりも小さ
いから、スパッタ空間２１は、ターゲット２０を上面と
する円筒形の空間である。このスパッタ空間２１は、タ
ーゲット２０の表面から垂直距離Ｗ2だけ離れた位置ま
で、制御電極４４で取り囲まれている。Reference numeral 21 denotes the surface of the target 20 and the table 16
Shows the sputter space between the surfaces of
Since the area of 6 is smaller than the area of the surface of the target 20, the sputtering space 21 is a cylindrical space having the target 20 as the upper surface. The sputtering space 21 from the surface of the target 20 to a position spaced by a vertical distance W 2, surrounded by a control electrode 44.
【００３０】制御電極４４の下方には、筒状の２個の接
地電極４２、４３が配置されており、スパッタ空間２１
は、台１６表面から垂直距離Ｗ1だけ離れた位置まで、
周囲を２個の接地電極４２、４３によって取り囲まれて
いる。Below the control electrode 44, two cylindrical ground electrodes 42 and 43 are arranged, and the sputter space 21 is formed.
Is a distance from the surface of the table 16 by a vertical distance W 1 ,
The periphery is surrounded by two ground electrodes 42 and 43.
【００３１】この接地電極４２、４３のうち、上方位置
の接地電極４３は真空槽１２に取り付けられており、下
方位置の接地電極４２は、真空槽１２の底壁上に気密に
挿通された支持棒４８によって支持されている。Of the ground electrodes 42, 43, the upper ground electrode 43 is attached to the vacuum chamber 12, and the lower ground electrode 42 is mounted on the bottom wall of the vacuum chamber 12 in an airtight manner. It is supported by a bar 48.
【００３２】支持棒４８は金属製であり、真空槽１２と
同電位に置かれている。従って、各接地電極４２、４３
は、それぞれ真空槽１２に電気的に接続されており、真
空槽１２は接地電位に接続されているから、各接地電極
４２、４３も接地電位になっている。The support rod 48 is made of metal and is placed at the same potential as the vacuum chamber 12. Therefore, each of the ground electrodes 42, 43
Are electrically connected to the vacuum chamber 12, and the vacuum chamber 12 is connected to the ground potential, so that the ground electrodes 42 and 43 are also at the ground potential.
【００３３】支持棒４８の真空槽１２外部に導出された
部分には、図示しない昇降機構が接続されており、真空
槽１２内の気密状態を維持したまま昇降移動し、下方位
置の接地電極４２を、台１６上の付近からよりも下方に
移動させ、基板の搬出入ができるようになっている。An elevating mechanism (not shown) is connected to a portion of the support rod 48 which is led out of the vacuum chamber 12. The elevating mechanism moves up and down while maintaining the airtight state in the vacuum chamber 12, and the ground electrode 42 at a lower position is connected. Is moved downward from near the table 16 so that the substrate can be carried in and out.
【００３４】また、リング部材４１の上端部分には、台
１６及び冷却装置１５の周囲を取り囲む接地電極４７が
設けられている。リング部材４１は真空槽１２に接続さ
れているから、この接地電極４７は、リング部材４１と
共に接地電位に接続されている。下方位置の接地電極４
３とリング部材４１上の接地電極４７との間には、隙間
が設けられている。At the upper end of the ring member 41, a ground electrode 47 surrounding the table 16 and the cooling device 15 is provided. Since the ring member 41 is connected to the vacuum chamber 12, the ground electrode 47 is connected to the ground potential together with the ring member 41. Ground electrode 4 at lower position
A gap is provided between 3 and the ground electrode 47 on the ring member 41.
【００３５】他方、スパッタ空間２１の、ターゲット２
０表面から鉛直方向の距離Ｗ2の範囲は、制御電極４４
によって取り囲まれている。後述するように、制御電極
４４に基板１７をゼロＶにする制御電圧を印加した場合
に、スパッタ空間２１のターゲット２０表面から垂直距
離Ｗ2の間の部分の側方の電位は制御電圧の電位にな
り、台１６表面から垂直距離Ｗ1の部分の側方の電位が
接地電位になる。On the other hand, the target 2 in the sputtering space 21
0 range of distances W 2 in the vertical direction from the surface, the control electrode 44
Surrounded by As described later, the case of applying a control voltage to the substrate 17 to zero V to the control electrode 44, the potential of the lateral potential control voltage portions between the target 20 surface of the sputtering space 21 of the vertical distance W 2 to become the potential of the side portions of the vertical distance W 1 from the base 16 surface becomes the ground potential.
【００３６】この場合、垂直距離Ｗ1＜垂直距離Ｗ2とい
う大小関係により、基板１７表面にスパッタリング粒子
が垂直に入射し、高アスペクト比の薄膜を形成できる。In this case, due to the magnitude relation of the vertical distance W 1 <vertical distance W 2 , sputtered particles are vertically incident on the surface of the substrate 17 and a thin film having a high aspect ratio can be formed.
【００３７】真空槽１２外部には、 真空槽１２の外部
には、スパッタ電源２５と、バイアス電源２６と、制御
電源２７とが配置されており、制御電極２７は端子部材
３３に接続されている。従って、制御電極４４は端子部
材３３を介して制御電源２７に接続されている。制御電
源２７は可変電圧源であり、所望の大きさの正電圧又は
負電圧を出力できるように構成されている。Outside the vacuum chamber 12, a sputtering power supply 25, a bias power supply 26, and a control power supply 27 are arranged outside the vacuum chamber 12, and the control electrode 27 is connected to a terminal member 33. . Therefore, the control electrode 44 is connected to the control power supply 27 via the terminal member 33. The control power supply 27 is a variable voltage source, and is configured to output a desired magnitude of a positive voltage or a negative voltage.
【００３８】制御電極４４は、接地電極４２、４３とは
非接触にされており、また、絶縁部材３１によって真空
槽１２とも絶縁されている。従って、制御電源２７を動
作させると、制御電極４４に所望の電圧を印加すること
ができる。The control electrode 44 is not in contact with the ground electrodes 42 and 43, and is insulated from the vacuum chamber 12 by the insulating member 31. Therefore, when the control power supply 27 is operated, a desired voltage can be applied to the control electrode 44.
【００３９】スパッタ電源２５は天板１３に接続されて
いる。この天板１３は、絶縁部材３２によって真空槽１
２とは電気的に絶縁されており、スパッタ電源２５によ
って負電圧を印加できるようになっている。The sputter power supply 25 is connected to the top plate 13. The top plate 13 is separated from the vacuum chamber 1 by the insulating member 32.
2 are electrically insulated from each other so that a negative voltage can be applied by the sputtering power supply 25.
【００４０】また、バイアス電源２６はウェハステージ
１４に接続されている。このウェハステージ１４は、絶
縁部材２８によってリング部材４１とは絶縁されている
から、バイアス電源２６によって所望の電圧を印加でき
る。ここではバイアス電源２６は交流電源である。The bias power supply 26 is connected to the wafer stage 14. Since the wafer stage 14 is insulated from the ring member 41 by the insulating member 28, a desired voltage can be applied by the bias power supply 26. Here, the bias power supply 26 is an AC power supply.
【００４１】真空槽１２底面のリング部材１２の外側に
は、排気口３４が設けられており、この排気口３４には
真空ポンプ２８が接続されている。An exhaust port 34 is provided outside the ring member 12 on the bottom surface of the vacuum chamber 12, and the exhaust port 34 is connected to the vacuum pump 28.
【００４２】上記のようなスパッタリング装置１０を用
いた薄膜製造工程を説明すると、先ず、真空ポンプ２８
を動作させ、真空槽１２内部を真空排気する。２個の接
地電極４２、４３の間には、隙間４９が形成されてお
り、制御電極４４の内部の気体は、その隙間４９を通っ
て排気口３４から真空排気される。The thin film manufacturing process using the above-described sputtering apparatus 10 will be described.
Is operated, and the inside of the vacuum chamber 12 is evacuated. A gap 49 is formed between the two ground electrodes 42 and 43, and the gas inside the control electrode 44 is evacuated from the exhaust port 34 through the gap 49.
【００４３】真空槽１２内が所定圧力まで真空排気され
た後、基板を搬入し、台１６上に載置する。符号１７は
台１６上に載置された基板を示しており、この状態では
基板１７は接地電極４２、４３や真空槽１２とは非接触
であり、また、冷却装置１５や台１６は絶縁性材料で構
成されているから、基板１７は電気的にはフローティン
グ電位(浮遊電位)の状態にある。After the inside of the vacuum chamber 12 is evacuated to a predetermined pressure, the substrate is carried in and placed on the table 16. Reference numeral 17 denotes a substrate placed on the table 16. In this state, the substrate 17 is not in contact with the ground electrodes 42 and 43 and the vacuum chamber 12, and the cooling device 15 and the table 16 are insulative. Since the substrate 17 is made of a material, the substrate 17 is electrically at a floating potential (floating potential).
【００４４】次いで、バイアス電源２６を起動し、ウェ
ハステージ１４に交流電圧を印加すると共に、制御電源
２７を起動し、制御電極４４に所定の大きさの制御電圧
を印加し、真空槽１２内にスパッタリングガスを導入す
る。次いで、スパッタ電源２５を起動し、天板１３に負
電圧を印加すると、ターゲット２０表面近傍にプラズマ
が形成され、ターゲット２０がスパッタリングされる。
ターゲット２０から飛び出したスパッタリング粒子によ
り、基板１７表面に薄膜が形成される。Next, the bias power supply 26 is activated, an AC voltage is applied to the wafer stage 14, the control power supply 27 is activated, a control voltage of a predetermined magnitude is applied to the control electrode 44, and A sputtering gas is introduced. Next, when the sputtering power supply 25 is activated and a negative voltage is applied to the top plate 13, plasma is formed near the surface of the target 20, and the target 20 is sputtered.
A thin film is formed on the surface of the substrate 17 by the sputtered particles protruding from the target 20.
【００４５】従来技術のスパッタリング装置では、負電
荷の電子と正電荷のスパッタリング粒子やガス粒子の易
動度の差により、基板に入射する正電荷のスパッタリン
グ粒子の量と負電荷の電子の量の差が大きく、基板は負
電圧にバイアスされてしまう(セルフバイアス)。In a conventional sputtering apparatus, the difference between the mobility of negatively charged electrons and the mobility of positively charged sputtered particles and gas particles causes the amount of positively charged sputtered particles and the amount of negatively charged electrons to be incident on the substrate. The difference is large and the substrate is biased to a negative voltage (self-bias).
【００４６】本発明のスパッタリング装置１０では、制
御電源２７が制御電極４４に制御電圧を印加しており、
制御電極４４に電子を集められるようになっている。従
って制御電極４４の電位(制御電圧)を変えることで、ス
パッタ中の基板１７の電位を制御できるようになってい
る。In the sputtering apparatus 10 of the present invention, the control power supply 27 applies a control voltage to the control electrode 44,
Electrons can be collected on the control electrode 44. Therefore, by changing the potential (control voltage) of the control electrode 44, the potential of the substrate 17 during sputtering can be controlled.
【００４７】スパッタによる薄膜成長中の基板１７の電
位が略ゼロＶであれば、基板１７の表面に形成されてい
る絶縁性薄膜が静電破壊することがなくなる。If the potential of the substrate 17 during the growth of the thin film by sputtering is substantially zero V, the insulating thin film formed on the surface of the substrate 17 will not be electrostatically damaged.
【００４８】基板１７をゼロＶにするような制御電圧
は、ターゲット２０の材料やスパッタ電源２５が出力す
る負電圧の大きさ、バイアス電源２６が出力する交流電
圧、又は直流電圧の大きさによって変わるため、ここで
は、予め基板１７の電位を測定しながら制御電圧の大き
さを変えてターゲット２０をスパッタし、基板１７が略
ゼロＶの電位になる大きさの制御電圧が求められてい
る。The control voltage for bringing the substrate 17 to zero V varies depending on the material of the target 20, the magnitude of the negative voltage output from the sputtering power supply 25, the magnitude of the AC voltage output from the bias power supply 26, or the magnitude of the DC voltage. Therefore, here, the control voltage is changed so that the target 20 is sputtered while changing the magnitude of the control voltage while measuring the potential of the substrate 17 in advance.
【００４９】図２のグラフは、このスパッタリング装置
１０を用い、制御電圧の極性及び大きさを変化させた場
合の、基板１７の電位と、制御電極４４に流れる電流
(制御電源２７の出力電流)と、ターゲット２０に流れる
電流(スパッタリング電源２５の出力電流)の関係を示し
ている。符号Ｌ1は基板１７の電位であり、符号Ｌ2はタ
ーゲット２０に流れる電流であり、符号Ｌ3は制御電極
４４に流れる電流である。The graph of FIG. 2 shows the potential of the substrate 17 and the current flowing through the control electrode 44 when the polarity and the magnitude of the control voltage are changed using this sputtering apparatus 10.
2 shows the relationship between (the output current of the control power supply 27) and the current flowing through the target 20 (the output current of the sputtering power supply 25). Symbol L 1 is the potential of the substrate 17, symbol L 2 is the current flowing through the target 20, and symbol L 3 is the current flowing through the control electrode 44.
【００５０】このグラフから、制御電極４４に、このス
パッタリング装置１０では、あるスパッタ条件のとき、
＋２５Ｖを印加した場合に基板１７の電位は約ゼロＶと
なっている。From this graph, it can be seen that in the sputtering apparatus 10, under a certain sputtering condition,
When +25 V is applied, the potential of the substrate 17 is about zero V.
【００５１】上記のように、制御電極４４に、予め測定
して置いた基板１７をゼロＶにする電圧を印加しながら
スパッタリングを行い、基板１７表面に所定膜厚の薄膜
が形成された後、各電源２５〜２７の動作とスパッタリ
ングガスの導入を停止させ、台１６内部に配置されらヒ
ータへの通電を終了させると共に、冷却装置１５内部の
通水路２３に冷却水を流し、基板１７を冷却した後、真
空槽１２外に搬出する。As described above, sputtering is performed while applying a voltage to the control electrode 44 to bring the previously measured substrate 17 to zero V, and after a thin film having a predetermined thickness is formed on the surface of the substrate 17, The operation of each of the power supplies 25 to 27 and the introduction of the sputtering gas are stopped, and the power supply to the heater is terminated when the substrate 17 is disposed. The cooling water is supplied to the water passage 23 inside the cooling device 15 to cool the substrate 17. After that, it is carried out of the vacuum chamber 12.
【００５２】そして、未処理の基板を真空槽１２内に搬
入し、上記と同じ工程によってスパッタリングを行う。Then, the unprocessed substrate is carried into the vacuum chamber 12, and sputtering is performed by the same steps as described above.
【００５３】なお、ここで用いたターゲット２０の直径
は３００ｍｍであり、ターゲット２０表面から基板台１
６表面までの鉛直方向の距離Ｗ1＋Ｗ1は３００ｍｍであ
る。台１６表面から制御電極４４下端部までの鉛直方向
の距離Ｗ1は約８０ｍｍ、ターゲット２０表面から制御
電極４４の下端部までの鉛直方向の距離Ｗ2は約２２０
ｍｍである。The diameter of the target 20 used here is 300 mm, and
The vertical distance W 1 + W 1 to the six surfaces is 300 mm. Vertical distance W 1 is about 80mm from the base 16 surface to the control electrode 44 the lower end, the vertical distance W 2 from the target 20 surface to the lower end of the control electrode 44 of about 220
mm.
【００５４】また、制御電極４４の直径は約３３０ｍｍ
程度であり、ターゲット２０の直径よりも大きくなって
いるが、制御電極４４の上端部は、ターゲット２０側に
曲げられており、上端部の直径はターゲット２０の直径
とほぼ同じ大きさになっている。The diameter of the control electrode 44 is about 330 mm.
Although it is larger than the diameter of the target 20, the upper end of the control electrode 44 is bent toward the target 20, and the diameter of the upper end is substantially equal to the diameter of the target 20. I have.
【００５５】次に、本発明を適用できる他のスパッタリ
ング装置を説明する。図３の符号５０は、そのスパッタ
リング装置を示しており、真空槽６２の内部に、真空槽
６２と同電位にされた防着筒６１が配置されている。こ
の防着筒６１は略円筒形形状であり、開口は上下に向け
られている。Next, another sputtering apparatus to which the present invention can be applied will be described. Reference numeral 50 in FIG. 3 indicates the sputtering apparatus, and a deposition-proof cylinder 61 having the same potential as the vacuum chamber 62 is disposed inside the vacuum chamber 62. The attachment-proof cylinder 61 has a substantially cylindrical shape, and its opening is directed up and down.
【００５６】真空槽１２の天井側には、絶縁材料６８を
介して天板６３が配置されている。天板６３の上側表面
には、磁石６９が配置されており、その反対側の面の、
真空槽１２内部に向けられた表面には、ターゲット７０
が配置されている。このターゲット７０は、防着筒６１
の上側の開口付近に、防着筒６１とは非接触の状態で配
置されている。A ceiling plate 63 is arranged on the ceiling side of the vacuum chamber 12 with an insulating material 68 interposed therebetween. On the upper surface of the top plate 63, a magnet 69 is disposed, and on the opposite surface,
A target 70 is provided on the surface facing the inside of the vacuum chamber 12.
Is arranged. The target 70 has a protection cylinder 61
Is arranged in the vicinity of the upper opening in a non-contact state with the anti-adhesion cylinder 61.
【００５７】真空槽６２の底壁上には、リング部材８１
が配置されている。リング部材８１上には、絶縁部材７
８を介してウェハステージ６４が乗せられている。ウェ
ハステージ６４上には、冷却装置６５と台６６とがこの
順序で配置されており、冷却装置６５の周囲は、リング
部材８１に接続された円筒電極９２によって取り囲まれ
ている。A ring member 81 is provided on the bottom wall of the vacuum chamber 62.
Is arranged. On the ring member 81, the insulating member 7
A wafer stage 64 is placed via the interface 8. A cooling device 65 and a table 66 are arranged on the wafer stage 64 in this order, and the periphery of the cooling device 65 is surrounded by a cylindrical electrode 92 connected to a ring member 81.
【００５８】防着筒６１の内部には、防着筒６１や真空
槽６２とは絶縁された複数の制御電極５４が配置されて
いる。この制御電極５４は、棒又は線状であり、ターゲ
ット７０表面及び台６６表面に対して垂直な姿勢で、防
着筒６１付近に配置されている。A plurality of control electrodes 54 insulated from the cylinder 61 and the vacuum chamber 62 are disposed inside the cylinder 61. The control electrode 54 has a rod-like or linear shape, and is disposed near the deposition-proof cylinder 61 in a posture perpendicular to the surface of the target 70 and the surface of the table 66.
【００５９】符号６７は、台６６上に配置した基板を示
しており、符号７１は、ターゲット７０の基板６７側の
端部(ターゲット７０表面が平らであればターゲット７
０の表面)と台６６の表面との間のスパッタ空間を示し
ている。制御電極５４は、スパッタ空間７１の側方に配
置されており、基板６７に入射するスパッタリング粒子
を遮らないようになっている。Reference numeral 67 denotes a substrate placed on the base 66, and reference numeral 71 denotes an end of the target 70 on the substrate 67 side (if the target 70 has a flat surface, the target 7
2 shows a sputter space between the surface of the base 66 and the surface of the table 66. The control electrode 54 is arranged on the side of the sputter space 71 so as not to block sputtered particles incident on the substrate 67.
【００６０】真空槽６２の外部には、真空ポンプ７２が
配置されており、真空槽６２の底壁に設けられた排気口
８４から真空槽６２内部を真空排気できるように構成さ
れている。防着筒６１の内部は防着筒６１の上端部と下
端部の隙間から真空排気される。A vacuum pump 72 is provided outside the vacuum chamber 62 so that the inside of the vacuum chamber 62 can be evacuated from an exhaust port 84 provided on the bottom wall of the vacuum chamber 62. The inside of the cylinder 61 is evacuated from the gap between the upper end and the lower end of the cylinder 61.
【００６１】真空槽６２の外部には、スパッタ電源７５
と、バイアス電源７６と、制御電源７７とが配置されて
いる。スパッタ電源７５は、天板６３に接続されてお
り、天板６３を介してターゲット７０に負電圧を印加す
るようになっており、バイアス電源７６は、ウェハステ
ージ６４に交流電圧、又は負の直流電圧を印加するよう
に構成されている。A sputtering power supply 75 is provided outside the vacuum chamber 62.
, A bias power supply 76, and a control power supply 77. The sputtering power supply 75 is connected to the top plate 63, and applies a negative voltage to the target 70 via the top plate 63. The bias power supply 76 supplies an AC voltage or a negative DC voltage to the wafer stage 64. It is configured to apply a voltage.
【００６２】各制御電極５４は、制御電源７７に接続さ
れており、制御電源７７が出力する制御電圧が印加され
るように構成されている。ここでは、各制御電極５４に
は、同じ大きさの制御電圧が印加されるようになってい
る。Each control electrode 54 is connected to a control power supply 77, and is configured to apply a control voltage output from the control power supply 77. Here, a control voltage of the same magnitude is applied to each control electrode 54.
【００６３】各制御電極５４の下端部と台６６表面の間
は離間して配置されており、制御電極５４下端部と、台
６６表面の間の垂直距離Ｗ3は、ターゲット７０表面と
制御電極５４の下端部との間の垂直距離Ｗ4よりも小さ
くされている(Ｗ3＜Ｗ4)。The lower end of each control electrode 54 and the surface of the base 66 are spaced apart from each other. The vertical distance W 3 between the lower end of the control electrode 54 and the surface of the base 66 is determined by the distance between the target 70 surface and the control electrode. It is smaller than the vertical distance W 4 between the lower end portion of 54 (W 3 <W 4) .
【００６４】制御電極５４の下方位置では、防着筒６１
が制御電極５４よりもはみ出しており、従って、スパッ
タ空間７１の下部は、垂直距離Ｗ3の分だけ、防着筒６
１で取り囲まれている。この防着筒６１は、真空槽６２
に接続されており、従って、真空槽６２と同電位の接地
電位に接続されている。At a position below the control electrode 54,
There are protruded than the control electrode 54, thus, the lower portion of the sputtering space 71, the partial vertical distance W 3, the adhesion-preventing tube 6
It is surrounded by one. The cylinder 61 is provided with a vacuum chamber 62.
Therefore, it is connected to the same ground potential as the vacuum chamber 62.
【００６５】このスパッタリング装置５０においても台
６６上に配置された基板６７はフローティング電位に置
かれるから、予め、スパッタ中の基板６７がゼロＶにな
るような制御電極５４の電圧を求めておき、その電圧を
制御電圧として、実際のスパッタ工程中の制御電極５４
に印加すると、静電破壊を起こさずに基板６７表面に薄
膜を形成することができる。In this sputtering apparatus 50 as well, the substrate 67 placed on the table 66 is placed at a floating potential. Therefore, the voltage of the control electrode 54 is set in advance so that the substrate 67 being sputtered has zero volts. The control voltage is used as a control voltage during the actual sputtering process.
, A thin film can be formed on the surface of the substrate 67 without causing electrostatic breakdown.
【００６６】なお、本発明は、アルゴンガス等のスパッ
タガスを用いてターゲット２０、７０をスパッタする方
法の他、特に、ターゲット２０が銅で構成されている場
合には、スパッタの開始のときだけスパッタリングガス
を導入し、ターゲット２０、７０表面のスパッタが開始
された後はスパッタリングガスの導入を停止し、ターゲ
ット２０、７０表面から飛び出した銅のスパッタリング
粒子の電離によってターゲット２０、７０表面のプラズ
マを維持する自己放電スパッタ法にも適用することがで
きる。The present invention is not limited to the method of sputtering the targets 20 and 70 using a sputtering gas such as an argon gas, and particularly when the target 20 is made of copper, only when the sputtering is started. After the sputtering gas is introduced and the sputtering of the surfaces of the targets 20 and 70 is started, the introduction of the sputtering gas is stopped, and the plasma of the surfaces of the targets 20 and 70 is ionized by the ionization of the copper sputtered particles protruding from the surfaces of the targets 20 and 70. The present invention can also be applied to the self-discharge sputtering method for maintaining.
【００６７】また、本発明は、スパッタリングガス中に
反応性ガスを添加し、ターゲット組成物と反応性ガスと
の反応生成物の薄膜を基板１７、６７表面に形成する反
応性スパッタ法にも適用することができる。The present invention is also applicable to a reactive sputtering method in which a reactive gas is added to a sputtering gas and a thin film of a reaction product of the target composition and the reactive gas is formed on the surfaces of the substrates 17 and 67. can do.
【００６８】更にまた、上記の制御電極４４、５４は、
円筒形や棒状のものに限定されるものではなく、角筒型
の電極や網状の電極等、形状は種々のものが含まれる。
要するに、制御電極４４、５４は、ターゲット２０、７
０と基板１７、６７とが対向する間のスパッタ空間２
１、７１の側方に位置し、スパッタ空間２１、７１を均
等に取り囲む形状であればよい。Further, the control electrodes 44 and 54 are
The shape is not limited to a cylindrical shape or a rod shape, but includes various shapes such as a prismatic electrode and a mesh-like electrode.
In short, the control electrodes 44 and 54 are connected to the targets 20 and 7
0 and the substrates 17 and 67 are opposed to each other in the sputtering space 2
The shape may be any shape as long as it is located on the side of 1, 71 and evenly surrounds the sputter spaces 21, 71.
【００６９】[0069]
【発明の効果】基板表面の絶縁性薄膜を静電破壊させず
に薄膜を形成することができる。According to the present invention, a thin film can be formed without causing electrostatic breakdown of the insulating thin film on the substrate surface.
【図１】本発明を適用できるスパッタリング装置の例FIG. 1 shows an example of a sputtering apparatus to which the present invention can be applied.
【図２】そのスパッタリング装置の制御電極の電位と基
板の電位、及びターゲットと防着板に流れる電流の関係
を示すグラフFIG. 2 is a graph showing a relationship between a potential of a control electrode and a potential of a substrate of the sputtering apparatus, and a current flowing through a target and a deposition-preventing plate.
【図３】本発明を適用できる他のスパッタリング装置の
例FIG. 3 shows an example of another sputtering apparatus to which the present invention can be applied.
【図４】従来技術のスパッタリング装置を説明するため
の図FIG. 4 is a view for explaining a conventional sputtering apparatus.
１０、５０……スパッタリング装置 １２、６２……真空槽 １６、６６……基板台 １７、６７……基板 ２０、７０……ターゲット ２１、７２……スパッタ空間 ４４、５４……制御電極 10, 50 ... Sputtering apparatus 12, 62 ... Vacuum chamber 16, 66 ... Substrate table 17, 67 ... Substrate 20, 70 ... Target 21, 72 ... Sputter space 44, 54 ... Control electrode
【手続補正書】[Procedure amendment]
【提出日】平成１２年１０月３０日（２０００．１０．
３０）[Submission date] October 30, 2000 (2000.10.
30)
【手続補正１】[Procedure amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】発明の名称[Correction target item name] Name of invention
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【発明の名称】 スパッタ方法及びスパッタ装置Patent application title: Sputtering method and sputtering apparatus
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4G075 AA24 AA30 BC02 BD14 CA13 CA14 CA47 EB01 EB41 EC21 EE02 FC13 FC15 4K029 AA06 AA09 AA29 BA08 BD01 CA05 CA13 DA10 DC03 DC31 EA09 JA01 4M104 BB04 DD39 HH20 5F103 AA08 BB60 HH03 HH04 NN10 RR10 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 4G075 AA24 AA30 BC02 BD14 CA13 CA14 CA47 EB01 EB41 EC21 EE02 FC13 FC15 4K029 AA06 AA09 AA29 BA08 BD01 CA05 CA13 DA10 DC03 DC31 EA09 JA01 4M104 BB04 DD39 HH20 5F103 AA08 RR03
Claims (8)
タし、前記ターゲットに対向配置された台上に基板を配
置し、前記基板の表面に薄膜を成長させる薄膜製造方法
であって、 前記ターゲットの前記基板表面側の端部と、前記台の表
面との間の空間をスパッタ空間としたときに、前記スパ
ッタ空間の側方位置に制御電極を配置し、 前記基板をフローティング電位に置き、 前記制御電極には、前記基板の電位が略ゼロＶになる制
御電圧を印加しながら前記スパッタを行うスパッタ方
法。1. A thin film manufacturing method comprising: sputtering a target placed in a vacuum chamber; placing a substrate on a table opposed to the target; and growing a thin film on a surface of the substrate. When a space between the end of the substrate surface side and the surface of the table is a sputter space, a control electrode is arranged at a side position of the sputter space, and the substrate is placed at a floating potential. A sputtering method in which the sputtering is performed while applying a control voltage at which the potential of the substrate becomes substantially zero V to the control electrode.
を取り囲む請求項１記載のスパッタ方法。2. The sputtering method according to claim 1, wherein said control electrode surrounds said sputtering space.
と前記基板との間の部分の側方位置に、前記真空槽と同
電位の接地電極を配置する請求項１又は請求項２のいず
れか１項記載のスパッタ方法。3. A ground electrode having the same electric potential as that of the vacuum chamber is disposed at a position lateral to a portion between the end of the control electrode and the substrate in the sputtering space. The sputtering method according to claim 1.
取り囲む請求項３記載のスパッタ方法。4. The sputtering method according to claim 3, wherein said ground electrode surrounds said sputtering space.
としたときに、前記スパッタ空間の前記接地電極が配置
された部分の垂直距離は、前記スパッタ空間の前記制御
電極が配置された部分の垂直距離よりも短くされた請求
項３又は請求項４のいずれか１項記載のスパッタ方法。5. The vertical distance of a portion of the sputter space where the ground electrode is disposed, where the distance in a direction perpendicular to the surface of the base is a vertical distance. 5. The sputtering method according to claim 3, wherein the vertical distance between the portions is shorter than the vertical distance.
成するスパッタの条件に応じて予め求めておく請求項１
乃至請求項５のいずれか１項記載のスパッタ方法。6. The control voltage according to claim 1, wherein the control voltage is determined in advance in accordance with sputtering conditions for forming a thin film on the substrate surface.
The sputtering method according to claim 5.
を配置し、前記ウェハステージを介して、前記基板に負
電圧又は交流電圧を印加しながら前記スパッタを行う請
求項１乃至請求項６のいずれか１項記載のスパッタ方
法。7. A sputtering apparatus according to claim 1, wherein a conductive wafer stage is disposed on the back side of said table, and said sputtering is performed while applying a negative voltage or an AC voltage to said substrate via said wafer stage. The sputtering method according to claim 1.
配置された制御電極と、 前記ターゲットのスパッタ時に前記制御電極に電圧を印
加し、前記基板電位を略ゼロＶにする電源手段とを有す
るスパッタ装置。8. A vacuum chamber, a table insulated from the vacuum chamber in the vacuum chamber, a substrate of a floating potential disposed on the table, a target disposed opposite to the substrate, A sputtering apparatus comprising: a control electrode disposed on a side of a sputtering space between a substrate and the target; and power supply means for applying a voltage to the control electrode during sputtering of the target to make the substrate potential substantially zero V. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000323882A JP4553476B2 (en) | 2000-10-24 | 2000-10-24 | Sputtering method and sputtering apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000323882A JP4553476B2 (en) | 2000-10-24 | 2000-10-24 | Sputtering method and sputtering apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002129320A true JP2002129320A (en) | 2002-05-09 |
| JP4553476B2 JP4553476B2 (en) | 2010-09-29 |
Family
ID=18801492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000323882A Expired - Fee Related JP4553476B2 (en) | 2000-10-24 | 2000-10-24 | Sputtering method and sputtering apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4553476B2 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2031084A2 (en) | 2007-08-31 | 2009-03-04 | FUJIFILM Corporation | Sputtering method and apparatus |
| JP2010090445A (en) * | 2008-10-09 | 2010-04-22 | Ulvac Japan Ltd | Sputtering system and film deposition method |
| WO2011077653A1 (en) * | 2009-12-25 | 2011-06-30 | キヤノンアネルバ株式会社 | Method for manufacturing electronic device, and sputtering apparatus |
| US8172372B2 (en) | 2008-11-17 | 2012-05-08 | Fujifilm Corporation | Film formation method, film formation device, piezoelectric film, piezoelectric device, liquid discharge device and piezoelectric ultrasonic transducer |
| JP2012224921A (en) * | 2011-04-20 | 2012-11-15 | Ulvac Japan Ltd | Film forming apparatus |
| US8540851B2 (en) | 2009-02-19 | 2013-09-24 | Fujifilm Corporation | Physical vapor deposition with impedance matching network |
| US8557088B2 (en) | 2009-02-19 | 2013-10-15 | Fujifilm Corporation | Physical vapor deposition with phase shift |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS613879A (en) * | 1984-06-15 | 1986-01-09 | Tdk Corp | Sputtering device |
| JPH042774A (en) * | 1990-04-19 | 1992-01-07 | Seiko Epson Corp | Method and apparatus for formation of transparent conductive film |
| JPH09176850A (en) * | 1995-12-22 | 1997-07-08 | Ulvac Japan Ltd | Sputtering device and production of dielectric film |
| JPH11343569A (en) * | 1998-06-02 | 1999-12-14 | Fujitsu Ltd | Sputter film forming method, sputter film forming device and production of semiconductor device |
| JP2000256845A (en) * | 1999-03-12 | 2000-09-19 | Anelva Corp | Formation of thin film and thin film forming device |
-
2000
- 2000-10-24 JP JP2000323882A patent/JP4553476B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS613879A (en) * | 1984-06-15 | 1986-01-09 | Tdk Corp | Sputtering device |
| JPH042774A (en) * | 1990-04-19 | 1992-01-07 | Seiko Epson Corp | Method and apparatus for formation of transparent conductive film |
| JPH09176850A (en) * | 1995-12-22 | 1997-07-08 | Ulvac Japan Ltd | Sputtering device and production of dielectric film |
| JPH11343569A (en) * | 1998-06-02 | 1999-12-14 | Fujitsu Ltd | Sputter film forming method, sputter film forming device and production of semiconductor device |
| JP2000256845A (en) * | 1999-03-12 | 2000-09-19 | Anelva Corp | Formation of thin film and thin film forming device |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2031084A2 (en) | 2007-08-31 | 2009-03-04 | FUJIFILM Corporation | Sputtering method and apparatus |
| US9111732B2 (en) | 2007-08-31 | 2015-08-18 | Fujifilm Corporation | Sputtering method and apparatus |
| JP2010090445A (en) * | 2008-10-09 | 2010-04-22 | Ulvac Japan Ltd | Sputtering system and film deposition method |
| US8172372B2 (en) | 2008-11-17 | 2012-05-08 | Fujifilm Corporation | Film formation method, film formation device, piezoelectric film, piezoelectric device, liquid discharge device and piezoelectric ultrasonic transducer |
| US8366259B2 (en) | 2008-11-17 | 2013-02-05 | Fujifilm Corporation | Film formation method, film formation device, piezoelectric film, piezoelectric device, liquid discharge device and piezoelectric ultrasonic transducer |
| US8540851B2 (en) | 2009-02-19 | 2013-09-24 | Fujifilm Corporation | Physical vapor deposition with impedance matching network |
| US8557088B2 (en) | 2009-02-19 | 2013-10-15 | Fujifilm Corporation | Physical vapor deposition with phase shift |
| WO2011077653A1 (en) * | 2009-12-25 | 2011-06-30 | キヤノンアネルバ株式会社 | Method for manufacturing electronic device, and sputtering apparatus |
| US8992743B2 (en) | 2009-12-25 | 2015-03-31 | Canon Anelva Corporation | Sputtering method and sputtering apparatus |
| JP2012224921A (en) * | 2011-04-20 | 2012-11-15 | Ulvac Japan Ltd | Film forming apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4553476B2 (en) | 2010-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4703828B2 (en) | Sputtering apparatus and thin film manufacturing method | |
| US5382311A (en) | Stage having electrostatic chuck and plasma processing apparatus using same | |
| JP5580760B2 (en) | Physical vapor deposition apparatus and method using multi-point clamp | |
| EP1746181A2 (en) | Improved magnetron sputtering system for large-area substrates | |
| CN1802729A (en) | Method, apparatus and magnet assembly for enhancing and localizing a capacitively coupled plasma | |
| US9181619B2 (en) | Physical vapor deposition with heat diffuser | |
| JP6007070B2 (en) | Sputtering method and sputtering apparatus | |
| JPH10130834A (en) | Method for decreasing sputtering of coil at icp source | |
| JP2007023386A (en) | Low voltage sputtering for large area substrate | |
| CN104878363A (en) | Mechanical chuck and plasma processing apparatus | |
| KR101438129B1 (en) | Sputtering apparatus | |
| CN107004580A (en) | Equipment for the dielectric deposition of physical vapour deposition (PVD) | |
| TW200901835A (en) | Plasma generating apparatus | |
| US9011634B2 (en) | Plasma processing apparatus and plasma processing method | |
| JP2002129320A (en) | Method and apparatus for sputtering | |
| JP6088780B2 (en) | Plasma processing method and plasma processing apparatus | |
| JP6030404B2 (en) | Sputtering equipment | |
| US6620298B1 (en) | Magnetron sputtering method and apparatus | |
| US6922325B2 (en) | Electrostatic attraction mechanism, surface processing method and surface processing device | |
| US20110209989A1 (en) | Physical vapor deposition with insulated clamp | |
| JPH01162762A (en) | Sputtering device | |
| JP2004124171A (en) | Plasma processing apparatus and method | |
| JP7163154B2 (en) | Thin film manufacturing method, facing target type sputtering apparatus | |
| WO2024120628A1 (en) | Method of processing a substrate and processing apparatus | |
| WO2020161957A1 (en) | Film forming apparatus and film forming method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070808 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090918 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100216 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100312 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100312 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100524 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100713 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100713 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4553476 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |