JP2002124445A - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device

Info

Publication number
JP2002124445A
JP2002124445A JP2000318235A JP2000318235A JP2002124445A JP 2002124445 A JP2002124445 A JP 2002124445A JP 2000318235 A JP2000318235 A JP 2000318235A JP 2000318235 A JP2000318235 A JP 2000318235A JP 2002124445 A JP2002124445 A JP 2002124445A
Authority
JP
Japan
Prior art keywords
wafer
batch
identification information
lot
measurement result
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000318235A
Other languages
Japanese (ja)
Inventor
Koichi Nakura
康一 那倉
Naokatsu Suwauchi
尚克 諏訪内
Shuji Kikuchi
修司 菊地
Hisafumi Iwata
尚史 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000318235A priority Critical patent/JP2002124445A/en
Publication of JP2002124445A publication Critical patent/JP2002124445A/en
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PROBLEM TO BE SOLVED: To establish a sampling method of completely new analysis data for improving manufacturing yield. SOLUTION: This manufacturing method of a semiconductor device has a treatment process for treating a wafer or batch wafer units, an element characteristic measurement process for measuring the characteristics of an element formed in the treated wafer, a yield calculation process for calculating the yield according to the electrical characteristics of a chip formed in the wafer, and a correlation calculation process for calculating the correlation between the element characteristics and yield, and controls the wafer treatment process based on the calculated correlation. In the method, identification information is added to results measured in the element characteristic measurement process, where the identification information includes identification information for indicating the measured position in the wafer, identification information on the position in a lot where the measured wafer is inserted, identification information of the batch where the lot is inserted, and identification information on the position in the wafer or batch of the lot. The identification information is used for sampling the measurement result, and the correlation between the element characteristics and yield is calculated based on the sampled measurement result.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体製品の前工
程製造ラインにおける歩留まり向上技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technique for improving the yield in a pre-process production line for semiconductor products.

【0002】[0002]

【従来の技術】近年、半導体の製品寿命は短命化が進
み、製品価格も急激に下落する傾向が強まっている。こ
のため半導体メーカーでは製品価格が高値の期間内に早
期に歩留りを向上し、量産初期から一定の生産量を確保
することが収益改善の最重要課題である。このように歩
留りの垂直立上げが収益に直結する傾向が強まってお
り、従来以上に不良解析TATの短縮が求められてい
る。
2. Description of the Related Art In recent years, the product life of semiconductors has been shortened, and the price of the products has tended to fall sharply. For this reason, it is the most important issue for a semiconductor manufacturer to improve the yield early in the period when the product price is high and to secure a constant production amount from the beginning of mass production. As described above, there is an increasing tendency that the vertical startup of the yield is directly linked to the profit, and there is a demand for a shorter failure analysis TAT than before.

【0003】高速化、低消費電力化等の厳しい要求仕様
を背景にLSIには複雑な構造と製造プロセスを必要と
するトランジスタが使用されており、量産時のプロセス
変動によってトランジスタの動作速度等の素子特性にば
らつきが生じ易い。LSIの歩留り向上のためには、素
子特性に起因した特性不良の解析手法を開発する必要が
ある。
[0003] Against the background of strictly required specifications such as high speed and low power consumption, transistors that require a complicated structure and a manufacturing process are used in an LSI. Device characteristics are likely to vary. In order to improve the yield of LSIs, it is necessary to develop a method for analyzing a characteristic failure caused by element characteristics.

【0004】LSIの電気的な素子特性の測定は、ウェ
ハ検査と呼ばれる検査工程で行われる。ウェハ検査では
ウェハテスタと呼ばれる専用の測定器を用いて、半導体
製品を構成するトランジスタのオン電圧、オン電流等の
基本的な特性(素子特性)を検査する。ウェハテスタで
測定される特性モニタ用の素子はTEGと呼ばれ、通常
製品チップ間のスクライブと呼ばれる領域に配置され
る。
The measurement of the electrical element characteristics of an LSI is performed in an inspection process called a wafer inspection. In wafer inspection, a dedicated measuring device called a wafer tester is used to inspect basic characteristics (element characteristics) such as an ON voltage and an ON current of a transistor constituting a semiconductor product. The element for characteristic monitoring measured by the wafer tester is called TEG, and is usually arranged in an area called scribe between product chips.

【0005】図1にLSIの断面図の例を、図2に一般
的なウェハ検査工程で測定される素子特性の概要を示
す。図1、図2中の項目(1)はMOSトランジスタの
特性に対応している。例えば同図に示すように、ゲート
電極にオン電圧を印加した場合にソース・ドレイン間に
流れるオン電流を、ウェハ検査で測定している。オン電
圧、オン電流はMOSトランジスタの最も基本的な特性
を表す項目であり、トランジスタの設計時に決定され
る。また項目(2)はワード線と配線層、拡散層と配線
層、配線層と配線層間を接続するスルーホールを、項目
(3)は酸化膜等の様々なレイヤー層の出来具合を検査
する項目である。すなわちウェハ検査において、スルー
ホールの抵抗や膜の抵抗(シート抵抗)といった受動素
子の特性を測定する。ウェハ検査工程ではウェハ上1ヶ
所以上のTEGを使用して、これらの数十から数百項目
に及ぶ素子特性を測定している。
FIG. 1 shows an example of a sectional view of an LSI, and FIG. 2 shows an outline of device characteristics measured in a general wafer inspection process. Item (1) in FIGS. 1 and 2 corresponds to the characteristics of the MOS transistor. For example, as shown in the figure, the ON current flowing between the source and the drain when an ON voltage is applied to the gate electrode is measured by wafer inspection. The on-voltage and on-current are items representing the most basic characteristics of a MOS transistor, and are determined when designing the transistor. Item (2) is a through hole for connecting a word line to a wiring layer, a diffusion layer to a wiring layer, and a wiring layer to a wiring layer. Item (3) is an item for inspecting the performance of various layer layers such as an oxide film. It is. That is, in the wafer inspection, the characteristics of the passive element such as the resistance of the through hole and the resistance of the film (sheet resistance) are measured. In the wafer inspection process, one or more TEGs on a wafer are used to measure the device characteristics of these tens to hundreds of items.

【0006】半導体製品の基本的な素子特性をウェハ単
位で検査するウェハ検査工程に対し、プローブ検査工程
では論理的な動作や動作周波数、消費電力等に関して、
製品ウェハ上の全チップについて良否判定を行う。プロ
ーブ検査の結果得られるウェハ上の全チップ数に占める
良品チップ率はプローブ歩留り(以下ウェハ歩留り、ま
たは歩留り)と呼ばれ、不良解析を行う上で最も基本的
な指標として使用される。
[0006] In contrast to a wafer inspection process for inspecting the basic device characteristics of a semiconductor product on a wafer-by-wafer basis, a probe inspection process involves logical operations, operating frequencies, power consumption, and the like.
A pass / fail decision is made for all chips on the product wafer. The percentage of non-defective chips in the total number of chips on the wafer obtained as a result of the probe inspection is called a probe yield (hereinafter, wafer yield or yield), and is used as the most basic index for performing failure analysis.

【0007】このような歩留りとウェハ検査結果の相関
解析による素子特性に起因した不良の解析手法が、IE
EE Int. Work. on Statistica
lMetrology、1997年、56から61ペー
ジ「A SYSTEMATIC APPROACH TO
IDENTIFY CRITICAL YIELDSEN
SITIVE PARAMETRIC PARAMETE
RS」に記載されている。
A method of analyzing a defect caused by element characteristics by a correlation analysis of a yield and a wafer inspection result is described in IE.
EE Int. Work. on Statica
1 Metrology, 1997, pp. 56-61, "A SYSTEMATIC APPROACH TO
IDENTIFY CRITICAL YIELDSEN
SITIVE PARAMETRIC PARAMETE
RS ".

【0008】[0008]

【発明が解決しようとする課題】しかしながら、従来技
術に於いては、例えば1箇所以上の素子特性の測定値の
平均値をウェハ歩留りとの相関解析に使用しており、測
定位置間の素子特性のばらつきが平均化され、特性不良
要因として抽出できない場合があった。
However, in the prior art, for example, the average value of the measured values of the device characteristics at one or more locations is used for the correlation analysis with the wafer yield, and the device characteristics between the measurement positions are used. Were averaged, and could not be extracted as a cause of characteristic failure.

【0009】本発明の目的は、全く新規な解析データの
サンプリング手法を確立し、これによって製造歩留まり
を向上させることにある。特に、抽出した特性不良要因
について、該特性のばらつき原因を絞り込む手法を確立
し、これによって製造歩留まりを向上させる。
It is an object of the present invention to establish a completely new analysis data sampling method, thereby improving the production yield. In particular, a method of narrowing down the cause of the variation in the extracted characteristic failure factor is established, thereby improving the manufacturing yield.

【0010】[0010]

【課題を解決するための手段】本発明は、上記目的を達
成するために、特許請求の範囲の通りに構成したもので
ある。
SUMMARY OF THE INVENTION In order to achieve the above-mentioned object, the present invention is constituted as described in the appended claims.

【0011】例えば、半導体製品の特性のバッチ間、バ
ッチ内、ロット内、ウェハ内の各ばらつき成分に対応し
た層別変数を付加した解析データを作成することで、層
別変数を基準にして解析対象データをサンプリングして
歩留りに影響を与える素子特性を明確にし、その素子特
性に関して早期に対策することで歩留まりを向上させる
ものである。
For example, by creating analysis data to which stratified variables corresponding to each variation component between batches, within a batch, within a lot, and within a wafer of semiconductor product characteristics, analysis is performed based on stratified variables. The objective data is sampled to clarify the element characteristics that affect the yield, and the yield is improved by taking early measures for the element characteristics.

【0012】また、例えば、半導体製品の特性のバッチ
間、バッチ内、ロット内、ウェハ内の各ばらつき成分に
対応した層別変数を基準にして半導体製品の特性のバッ
チ間、バッチ内、ロット内の各ばらつき成分に対応した
特性の変化軸、すなわちバッチ番号、棚番、ウェハ番号
に沿って、ウェハ上の各領域における特性の測定値をプ
ロットすることによって、特性のばらつき原因工程を絞
込み、実験や解析に要する工数を低減するものである。
Also, for example, between batches, within batches, and within lots of semiconductor product characteristics, based on layer-by-layer variables corresponding to each variation component among semiconductor product characteristics between batches, within batches, within lots, and within wafers. By plotting the measured values of the characteristics in each region on the wafer along the axis of change of the characteristics corresponding to each of the variation components, that is, the batch number, the shelf number, and the wafer number, the process of narrowing down the characteristics variation is narrowed down, And the number of steps required for analysis.

【0013】[0013]

【発明の実施の形態】LSIの特性不良解析を例にと
り、特性不良要因の抽出と原因プロセスの絞り込みを行
うための具体的な方法について説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A specific method for extracting a cause of characteristic failure and narrowing down a cause process will be described with reference to an example of characteristic failure analysis of an LSI.

【0014】図3(1)に特性のばらつきがどのような
原因で生じるかを示す。同図(1)に示すように、特性
のばらつきはプロセスの処理形態に応じてバッチ間、バ
ッチ内、ロット内、ウェハ内の4種類のばらつき成分か
ら構成される。以下に各ばらつき成分について説明す
る。
FIG. 3A shows the cause of the characteristic variation. As shown in FIG. 1A, the characteristic variation is composed of four types of variation components between batches, within batches, within lots, and within wafers according to the processing mode of the process. Hereinafter, each variation component will be described.

【0015】(1)バッチ間ばらつき 複数のロット(1ロットは複数枚のウェハから構成され
る)を一括処理する形態のプロセス(バッチプロセス)
で発生する。例えば図1(1)に示したゲート酸化膜を
形成するバッチ熱処理工程において生じる。これは、着
工順序に応じてプロセス条件が変化することで生ずる。
(1) Batch-to-batch variation A process (batch process) in which a plurality of lots (one lot is composed of a plurality of wafers) are processed collectively.
Occurs in For example, it occurs in a batch heat treatment step for forming a gate oxide film shown in FIG. This is caused by a change in process conditions according to the order of construction.

【0016】(2)バッチ内ばらつき 同じくバッチプロセスで発生する。例えば、熱履歴の差
や処理対象ロットの炉体内位置の違いによって生ずる。
(2) Intra-batch variation The same occurs in a batch process. For example, this is caused by a difference in heat history or a difference in the position of the lot to be processed in the furnace.

【0017】(3)ロット内ばらつき おもに1ウェハ単位で処理する形態のプロセス(枚葉プ
ロセス)で発生する。例えば図1(1)に示したゲート
を形成するためのゲートエッチング工程において生じ
る。これも、着工順序に応じてプロセス条件が変化する
ことで生ずる。
(3) Intra-lot variation This mainly occurs in a process of processing one wafer at a time (single wafer process). For example, it occurs in a gate etching step for forming the gate shown in FIG. This also occurs because the process conditions change according to the order of construction.

【0018】(4)ウェハ内ばらつき バッチプロセス、枚葉プロセス双方の影響によって発生
する。これは、製造装置の状態に起因しており、ウエハ
内を均一に処理できないことで生ずる。
(4) In-wafer variation The variation is caused by both the batch process and the single-wafer process. This is caused by the state of the manufacturing apparatus, and is caused by the inability to uniformly process the inside of the wafer.

【0019】従って、いずれかのばらつき成分が欠けた
サンプルデータを使用してウェハ歩留りとウェハ検査結
果の相関解析を行う場合、例えば、図3(1)に示した
ウェハ内のばらつき成分がサンプルデータに含まれない
場合、ウェハ内ばらつき起因で特性不良が起こっている
ようなケースでは特性不良要因を抽出することができな
い。あるいは任意工程におけるロットの払い出し日時、
例えばある期間内にプローブ検査を実施したロットをサ
ンプリングした場合、たまたま解析対象ロットがいずれ
も異なるバッチに属し、かつ同じ炉体内位置で処理され
ていた場合には、図3(1)に示したバッチ内のばらつ
き成分がサンプルデータに含まれない。このためバッチ
内ばらつき起因で特性不良が起こっているケースでは、
特性不良要因を抽出することができない。
Therefore, when the correlation analysis between the wafer yield and the wafer inspection result is performed using the sample data lacking any of the variation components, for example, the variation component in the wafer shown in FIG. In the case where the characteristic failure occurs due to the in-wafer variation, the characteristic failure factor cannot be extracted. Or, the date and time of lot delivery in any process,
For example, when a lot subjected to the probe inspection is sampled within a certain period, and when all the lots to be analyzed belong to different batches and are processed at the same position in the furnace, the lot shown in FIG. Variation components in the batch are not included in the sample data. For this reason, in the case where characteristic failure occurs due to variation within the batch,
The cause of characteristic failure cannot be extracted.

【0020】このように解析対象データのサンプリング
のしかたによっては、特性不良要因が抽出できない可能
性がある。従って特性不良の抽出にあたっては、これら
全てのばらつき成分を含むように解析対象データをサン
プリングする必要がある。もしくは、ばらつき要因を意
識したサンプリングをする必要がある。こうしてサンプ
リングした解析データを対象に、例えば歩留りとウェハ
検査結果の相関解析を行うことによって、特性不良要因
を抽出する可能性を高めることができる。
As described above, depending on the method of sampling the data to be analyzed, the cause of the characteristic failure may not be extracted. Therefore, in extracting the characteristic failure, it is necessary to sample the analysis target data so as to include all of these variation components. Alternatively, it is necessary to perform sampling in consideration of a variation factor. By performing a correlation analysis of, for example, the yield and the wafer inspection result on the analysis data sampled in this way, it is possible to increase the possibility of extracting a characteristic failure factor.

【0021】図3(2)、(3)に、本発明による特性
不良要因抽出に適したデータサンプリングを可能とする
ための解析データの生成方法と解析データの形式を示
す。
FIGS. 3 (2) and 3 (3) show a method of generating analysis data and a format of the analysis data for enabling data sampling suitable for extracting a characteristic failure factor according to the present invention.

【0022】まず、図3(2)に、ウェハ内の特性ばら
つき成分に対応した、ウェハ歩留りに変わる新たな指標
の生成方法を示す。まずウェハ上の領域を、TEG測定
位置を含むような複数の領域に仮想的に分割する。この
分割した領域を、以下イントラウェハと呼称する。各イ
ントラウェハには、ウェハ上のどの領域に対応するもの
かが分かるような識別タグを付加する。例えば図3
(2)に示したように、ウェハ上の各領域にUL、U
R、C、LL、LR等のタグ(以下領域識別タグと呼
称)を対応づける。次に各イントラウェハ毎の歩留りを
計算する。すなわち各イントラウェハに含まれるチップ
数に対するイントラウェハ内の良品チップ数の割合を計
算する。以下このイントラウェハの歩留りをイントラウ
ェハ歩留りと呼称する。
First, FIG. 3 (2) shows a method of generating a new index corresponding to the characteristic variation component in the wafer and changing to the wafer yield. First, the region on the wafer is virtually divided into a plurality of regions including the TEG measurement position. The divided area is hereinafter referred to as an intra-wafer. An identification tag is added to each intra-wafer so as to identify which region on the intra-wafer corresponds. For example, FIG.
As shown in (2), UL, U
Tags such as R, C, LL, and LR (hereinafter referred to as area identification tags) are associated with each other. Next, the yield for each intra-wafer is calculated. That is, the ratio of the number of non-defective chips in the intra wafer to the number of chips included in each intra wafer is calculated. Hereinafter, the yield of the intra-wafer is referred to as an intra-wafer yield.

【0023】次にこれらのイントラウェハ歩留りと領域
識別タグを、図3(3)に示したように1レコード1イ
ントラウェハの形式に整形する。図3(3)中の「位置
情報」、「イントラウェハ歩留り」、「ウェハ検査結
果」の各カラムには、それぞれ領域識別タグ、イントラ
ウェハ歩留り、対応するイントラウェハ内のTEGの測
定結果を記述する。
Next, these intra-wafer yields and area identification tags are shaped into one record and one intra-wafer format as shown in FIG. In each column of “position information”, “intra-wafer yield”, and “wafer inspection result” in FIG. 3 (3), a region identification tag, an intra-wafer yield, and a corresponding TEG measurement result in the intra-wafer are described. I do.

【0024】次にロット内の特性ばらつき成分に対応し
た情報としては、枚葉プロセスにおけるウェハの処理順
序を表す番号(以下ウェハ番号と呼称)を使用する。図
3(3)中の「ウェハ番号」カラムには、ウェハ番号を
記述する。
Next, as information corresponding to a characteristic variation component in a lot, a number (hereinafter, referred to as a wafer number) representing a processing order of wafers in a single wafer process is used. The wafer number is described in the “wafer number” column in FIG.

【0025】次にバッチ内の特性ばらつき成分に対応し
た情報としては、バッチ熱処理工程における棚番を使用
する。棚番とは熱処理装置の炉体内の位置を表すタグ情
報であり、棚番を参照することによって各ロットが炉体
内のどの位置にセットされたかが分かる。図3(3)中
の「棚番」カラムには、棚番を記述する。
Next, a shelf number in the batch heat treatment step is used as information corresponding to the characteristic variation component in the batch. The shelf number is tag information indicating the position in the furnace of the heat treatment apparatus. By referring to the shelf number, it is possible to know at which position in the furnace the lot has been set. The shelf number is described in the “shelf number” column in FIG.

【0026】次にバッチ間の特性ばらつき成分に対応し
た情報としては、同一バッチを構成したロットに同一の
タグ情報を割り当てるものとする。このときバッチの処
理順序を表す番号(以下バッチ番号と呼称)をタグ情報
として使用する。図3(3)中の「バッチ番号」カラム
には、このバッチ番号を記述する。ここで複数のバッチ
熱処理装置を使用している場合には、どの装置で処理さ
れたものかを表すタグ情報を新たな層別変数として付加
してもよいが、本実施例中では説明簡単化のため、バッ
チ熱処理装置は1台のみ使用しているものとする。
Next, as information corresponding to the characteristic variation component between batches, it is assumed that the same tag information is assigned to lots constituting the same batch. At this time, a number indicating the processing order of the batch (hereinafter referred to as a batch number) is used as tag information. This batch number is described in the “batch number” column in FIG. Here, when a plurality of batch heat treatment apparatuses are used, tag information indicating which apparatus has been processed may be added as a new stratified variable. However, in this embodiment, the description will be simplified. Therefore, it is assumed that only one batch heat treatment apparatus is used.

【0027】本実施例では、図3(1)に示した各特性
のばらつき成分に対応して、新たに「バッチ番号」、
「棚番」、「ウェハ番号」、「位置情報」、「イントラ
ウェハ歩留り」を層別変数として導入した。層別変数と
は各種の統計処理を行う場合に、解析対象とするデータ
のサンプリングの基準として使用する変数である。なお
本実施例ではバッチ番号、棚番、ウェハ番号、位置情報
を使用するが、これらの変数が表す内容と等価な情報を
表すものであればどのような変数を使用しても良い。例
えば棚番の代りにバッチ熱処理装置への挿入順序、ウェ
ハ番号の代りにウェハカセット内の格納位置を表すカセ
ット位置情報を使用しても良い。またイントラウェハ歩
留りの代りに、イントラウェハ内における特定の不良の
発生率等を用いても良い。
In this embodiment, a new “batch number” and a new “batch number” corresponding to the variation component of each characteristic shown in FIG.
“Batch bin”, “Wafer number”, “Position information”, and “Intra-wafer yield” were introduced as stratified variables. A stratified variable is a variable used as a reference for sampling data to be analyzed when performing various statistical processes. In this embodiment, the batch number, the shelf number, the wafer number, and the position information are used. However, any variable may be used as long as it represents information equivalent to the contents represented by these variables. For example, the order of insertion into the batch heat treatment apparatus may be used instead of the shelf number, and cassette position information indicating the storage position in the wafer cassette may be used instead of the wafer number. Instead of the intra-wafer yield, a specific defect occurrence rate or the like in the intra-wafer may be used.

【0028】そして、特性不良要因の抽出にあたって
は、図3(3)の解析データを使用し、これらの層別変
数を参照することによって、図3(1)に示した全ての
ばらつき成分を含むように解析対象データをサンプリン
グすることが可能である。例えば層別変数「バッチ番
号」を参照して、連続したバッチ番号、例えばバッチ番
号1、2、3をもつレコードをサンプリングすることに
よって、全てのばらつき成分を含むようなデータサンプ
リングが可能である。該レコードを対象に「イントラウ
ェハ歩留り」と「ウェハ検査結果」の相関解析を行うこ
とによって、ロットの払い出し日時やランダムサンプリ
ングによって解析データのサンプリングを行う場合と比
較して、特性不良要因を抽出できる可能性が増大する。
In extracting the cause of the characteristic failure, the analysis data of FIG. 3 (3) is used, and by referring to these stratified variables, all the variation components shown in FIG. 3 (1) are included. In this way, it is possible to sample the data to be analyzed. For example, by sampling records having continuous batch numbers, for example, batch numbers 1, 2, and 3, with reference to the stratified variable “batch number”, data sampling including all variation components is possible. By performing a correlation analysis between the “intra-wafer yield” and the “wafer inspection result” for the record, it is possible to extract the cause of the characteristic failure as compared with the case where the analysis data is sampled by the lot payout date and time or random sampling. The possibilities increase.

【0029】図4(1)に層別変数「バッチ番号」を参
照して、全ばらつき成分を含むようにサンプリングした
データを使用して「イントラウェハ歩留り」と「ウェハ
検査結果」の相関解析を行った例を示す。この例では拡
散層抵抗とイントラウェハ歩留りに関連があり、拡散層
抵抗が25Ω以下になるとイントラウェハ歩留りが低い
ものが発生する現象を確認することができ、拡散層抵抗
を特性不良要因として抽出することができる。この例で
用いた半導体では、拡散層抵抗のばらつきはおもにウェ
ハ内のばらつきによるものであることがわかっている。
この解析の対象としたものと同じロットを対象として、
従来のウェハ歩留りとTEG測定結果の平均値を使用し
て相関解析を行った例を、図4(2)に示す。従来の解
析方法では、拡散層抵抗の測定値としてウェハ上の複数
の測定個所の平均値を使用するためウェハ内のばらつき
情報が除かれてしまい、同図に示すように拡散層抵抗と
イントラウェハ歩留りの関連を捉えることができず、拡
散層抵抗を特性不良要因として抽出することができな
い。
Referring to FIG. 4A, a correlation analysis between “intra-wafer yield” and “wafer inspection result” is performed using data sampled so as to include all variation components with reference to the layer-by-layer variable “batch number”. The following is an example. In this example, the diffusion layer resistance is related to the intra-wafer yield, and when the diffusion layer resistance becomes 25Ω or less, a phenomenon in which the intra-wafer yield is low can be confirmed, and the diffusion layer resistance is extracted as a characteristic failure factor. be able to. In the semiconductor used in this example, it is known that the variation in the resistance of the diffusion layer is mainly due to the variation in the wafer.
For the same lot as the target of this analysis,
FIG. 4B shows an example of a conventional correlation analysis performed using the average value of the wafer yield and the TEG measurement result. In the conventional analysis method, the average value of a plurality of measurement points on the wafer is used as the measured value of the diffusion layer resistance, so that the variation information within the wafer is excluded. As shown in FIG. The relationship between the yield cannot be grasped, and the resistance of the diffusion layer cannot be extracted as the cause of the characteristic failure.

【0030】次に図3(3)に示した解析データを使用
した、特性不良要因の抽出装置の例について説明する。
Next, an example of an apparatus for extracting a cause of characteristic failure using the analysis data shown in FIG. 3 (3) will be described.

【0031】図5に装置の構成例を示す。本装置は中央
処理装置501、キーボード502やマウス503等の
入力装置、ディスプレイ504やプリンタ等の出力装
置、ハードディスクやデータベース等の記憶装置505
によって構成される。本装置の中央処理装置501に
は、特性不良要因抽出処理プログラム508が格納され
る。本装置はウェハテスタ506やプローブテスタ50
7から、ネットワーク509、あるいはフロッピー(登
録商標)ディスク、MOといった記録媒体510を介し
て、ウェハ歩留り、イントラウェハ歩留りやウェハ検査
結果を入手し記憶装置505に記憶する。
FIG. 5 shows a configuration example of the apparatus. This apparatus includes a central processing unit 501, input devices such as a keyboard 502 and a mouse 503, output devices such as a display 504 and a printer, and storage devices 505 such as a hard disk and a database.
Composed of The central processing unit 501 of the present apparatus stores a characteristic failure factor extraction processing program 508. This device is used for wafer tester 506 and probe tester 50
7, via a network 509 or a recording medium 510 such as a floppy (registered trademark) disk or MO, a wafer yield, an intra-wafer yield, or a wafer inspection result is obtained and stored in the storage device 505.

【0032】図6にウェハテスタ506から送られてく
るウェハ検査結果のデータ例を、図7にプローブテスタ
507からから送られてくるプローブ検査結果のデータ
例を、図8にバッチ処理装置や枚葉処理装置、あるいは
ファクトリーオートメーションシステム等の他のシステ
ムから送られてくるバッチ編成情報、棚番情報のデータ
例を示す。
FIG. 6 shows an example of data of a wafer inspection result sent from the wafer tester 506, FIG. 7 shows an example of data of a probe inspection result sent from the probe tester 507, and FIG. The data example of the batch organization information and the shelf number information sent from the processing device or another system such as a factory automation system is shown.

【0033】本実施例中では、図6のウェハ検査結果デ
ータは、ロット番号601、ウェハ番号602、TEG
の測定位置を表す位置情報603、ウェハ検査工程で検
査する素子特性の測定結果604を1レコードに記述し
た形式とする。また図7のプローブ検査結果データは、
ロット番号701、ウェハ番号702、位置情報70
3、イントラウェハ歩留り704を1レコードに記述し
た形式とする。また図8のバッチ編成情報、棚番情報の
データは、バッチ番号801、棚番802、ロット番号
803を1レコードに記述した形式とする。これらのデ
ータ形式は他の等価なフォーマットであっても良い。図
6、図7に示した検査データや図8に示したバッチ編成
情報、棚番情報は、適宜ネットワークやフロッピーディ
スク、MOといった記録媒体を介して、図5中の記憶装
置505に記憶される。
In this embodiment, the wafer inspection result data of FIG. 6 includes a lot number 601, a wafer number 602, a TEG
The position information 603 indicating the measurement position and the measurement result 604 of the element characteristics to be inspected in the wafer inspection process are described in one record. The probe test result data in FIG.
Lot number 701, wafer number 702, position information 70
3. A format in which the intra-wafer yield 704 is described in one record. The data of the batch organization information and the shelf number information in FIG. 8 has a format in which a batch number 801, a shelf number 802, and a lot number 803 are described in one record. These data formats may be other equivalent formats. The inspection data shown in FIGS. 6 and 7 and the batch organization information and shelf number information shown in FIG. 8 are stored in the storage device 505 in FIG. 5 via a recording medium such as a network, a floppy disk, and an MO as appropriate. .

【0034】本装置は起動されると、まず記憶装置50
5に記憶された検査データやバッチ編成、棚番情報を整
形処理して、図3(3)に示した解析データを作成す
る。本装置が使用する解析データは、バッチ番号、棚
番、ロット番号、ウェハ番号、位置情報、イントラウェ
ハ歩留り、ウェハ検査結果を1レコードに記述した形式
とする。データ形式は他の等価なフォーマットであって
も良い。図3(3)に示した解析データを作成後、本装
置は図9に示したサンプリング指示画面をディスプレイ
504上に表示し、ユーザからの入力の待機状態に入
る。
When the apparatus is started, first, the storage device 50
The inspection data, batch composition, and shelf number information stored in No. 5 are shaped to create the analysis data shown in FIG. The analysis data used by this apparatus has a format in which a batch number, a shelf number, a lot number, a wafer number, position information, an intra-wafer yield, and a wafer inspection result are described in one record. The data format may be another equivalent format. After creating the analysis data shown in FIG. 3C, the apparatus displays the sampling instruction screen shown in FIG. 9 on the display 504, and enters a standby state for input from the user.

【0035】ユーザは図9に示したサンプリング指示画
面から、解析を行うデータをサンプリングする条件を入
力する。図9に示した例では、バッチ番号1から5のバ
ッチを構成するロットの中から、バッチ熱処理工程にお
いて炉体の棚番1から3にセットされたロットを選択
し、さらにウェハ上の左上(UL)と中央部(C)の領
域に対応したイントラウェハを解析対象データとしてサ
ンプリングするよう指示している。この例ではサンプリ
ング条件の指示は範囲指定としたが、対象バッチや棚
番、ロット番号、ウェハ番号、領域を個別に列挙する形
式であっても良い。以上のサンプリング条件を入力後、
ユーザはOKボタンを押下し、解析処理の開始を本装置
に指示する。この場合、入力した条件を満足する全ての
解析データが抽出される。
The user inputs conditions for sampling the data to be analyzed from the sampling instruction screen shown in FIG. In the example shown in FIG. 9, from the lots constituting the batches of batch numbers 1 to 5, the lots set in the shelf numbers 1 to 3 of the furnace in the batch heat treatment step are selected, and further, the upper left ( UL) and an intra-wafer corresponding to the area of the central part (C) are instructed to be sampled as data to be analyzed. In this example, the range of the sampling condition is specified, but the format may be such that the target batch, shelf number, lot number, wafer number, and area are individually listed. After inputting the above sampling conditions,
The user presses the OK button to instruct the present apparatus to start the analysis processing. In this case, all the analysis data satisfying the input conditions are extracted.

【0036】本装置はユーザからの解析処理開始の指示
を受け、図3(3)に示した解析データから、ユーザが
図9のサンプリング指示画面で入力したサンプリング条
件に合致するレコードを選び出し、該レコードを対象に
イントラウェハ歩留りとウェハ検査結果の散布図の作成
処理を行い、あるいはイントラウェハ歩留りとウェハ検
査結果の間の関係の強さを表す統計的な指標、例えば相
関係数の計算処理を行い、処理結果をディスプレイ50
4上に表示して処理を終了する。
The present apparatus receives an instruction from the user to start the analysis process, selects a record that matches the sampling conditions input by the user on the sampling instruction screen of FIG. 9 from the analysis data shown in FIG. Creates a scatter plot of intra-wafer yield and wafer inspection results for records, or calculates statistical indices that indicate the strength of the relationship between intra-wafer yield and wafer inspection results, such as correlation coefficient calculation processing. And display the processing result on the display 50.
4 and the process ends.

【0037】このように、特性不良要因抽出装置によ
り、例えば図9のサンプリング指示画面で、層別変数の
バッチの入力画面で2つ以上のバッチ番号を指定するこ
とによって、図3(1)に示したバッチ間、バッチ内、
ロット内、ウェハ内の全ての特性ばらつき成分を含むよ
うに解析対象データを意図的にサンプリングすることが
でき、ランダムに、あるいはその他の方法で解析対象デ
ータをサンプリングした場合と比較して、特性不良要因
を抽出する可能性を高めることができる。正確には、バ
ッチ番号は限定し、限定した解析対象において残りの全
ての特性ばらつき成分を含んだ解析データをサンプリン
グすることができる。
As described above, by specifying two or more batch numbers on the input screen for batches of stratified variables on the sampling instruction screen shown in FIG. 9, for example, by the characteristic failure factor extracting device, Between batches shown, within batches,
The analysis target data can be intentionally sampled so as to include all the characteristic variation components in the lot and wafer, and the characteristic failure is compared with the case where the analysis target data is sampled randomly or by other methods. The possibility of extracting a factor can be increased. More precisely, the batch number is limited, and the analysis data including all the remaining characteristic variation components can be sampled in the limited analysis target.

【0038】従って、本実施例の別の効果として、図3
(1)に示したバッチ間、バッチ内、ロット内、ウェハ
内の特性ばらつき成分から、特定のばらつき成分が解析
に与える影響を取り除くことができ、解析精度を向上さ
せることも可能である。例えば図9のサンプリング指示
画面で、層別変数のバッチの入力画面で1つ以上のバッ
チ番号を指定した後、層別変数の領域の入力画面で特定
の領域、例えばウェハ中央部のみを指定することによっ
て、図3(1)に示した4種類のばらつき成分のうち、
ウェハ内ばらつきの影響を取り除くことができる。
Therefore, as another effect of this embodiment, FIG.
From among the characteristic variation components between batches, within batches, within lots, and within wafers shown in (1), the influence of a specific variation component on the analysis can be removed, and the analysis accuracy can be improved. For example, on the sampling instruction screen of FIG. 9, after specifying one or more batch numbers on the input screen of the batch of the layer variable, a specific area, for example, only the central portion of the wafer, is specified on the input screen of the area of the layer variable. As a result, of the four types of variation components shown in FIG.
It is possible to remove the influence of the variation within the wafer.

【0039】以上のように、ばらつき要因と考えられる
項目を検査データに付加して管理しておけば、バッチ
間、バッチ内、ロット内、ウェハ内の特性ばらつき成分
を含むようにサンプリングすることが可能となり、いま
まで顕在化しなかった不良要因を特定することができ
る。さらにサンプリング対象を指定することができるの
で、特定のばらつき成分を除いた解析データをもサンプ
リングすることができ、これによっても、いままで顕在
化しなかった不良要因を特定することができる。ばらつ
き要因を意識して、これらのばらつき成分のうちの少な
くとも1つでも含むようにサンプリングするだけでも効
果はある。実施例にも記載したが、バッチの識別情報を
参酌させて、残りの全ての解析データをサンプリングす
ることが最も効果的である。
As described above, if items considered to be the causes of variation are added to the inspection data and managed, sampling can be performed so as to include the characteristic variation components between batches, within batches, within lots, and within wafers. It becomes possible, and it is possible to specify a failure factor that has not been revealed so far. Further, since a sampling target can be specified, analysis data from which a specific variation component has been removed can also be sampled, whereby a defect factor that has not been revealed can be specified. There is an effect even if only sampling is performed so as to include at least one of these variation components in consideration of the variation factor. Although described in the embodiment, it is most effective to sample all the remaining analysis data by taking the batch identification information into consideration.

【0040】次に、不良要因として抽出した特性につい
て、その特性測定値のばらつき原因を絞り込む方法につ
いて説明する。
Next, a description will be given of a method of narrowing down the cause of variation in the measured characteristic value of the characteristic extracted as the cause of the defect.

【0041】図3(1)に示したように、特性のばらつ
きはバッチ間、バッチ内、ロット内、ウェハ内の4種類
のばらつき成分から構成される。このうちバッチ間、バ
ッチ内、ロット内のばらつきは、それぞれ特性がバッチ
の着工順序、ロットのバッチ内位置、ウェハの着工順序
に従って変化することによって生じる。従って各ばらつ
き成分に対応した特性の変化軸、すなわちバッチ番号、
棚番、ウェハ番号に沿って、ウェハ上の各領域における
特性の測定値をプロットすることによって、特性のばら
つきを可視化することができる。
As shown in FIG. 3A, the variation in characteristics is composed of four types of variation components between batches, within batches, within lots, and within wafers. Among these, variations among batches, within batches, and within lots are caused by characteristics changing according to the order of batch start, the position within batch of batch, and the order of wafer start. Therefore, the characteristic change axis corresponding to each variation component, that is, the batch number,
By plotting the measured values of the characteristics in each region on the wafer along the shelf number and the wafer number, it is possible to visualize the variation in the characteristics.

【0042】図10に特性のばらつきを可視化した例を
示す。
FIG. 10 shows an example in which variations in characteristics are visualized.

【0043】この例ではバッチ番号、棚番、特性測定値
をそれぞれX軸,Y軸,Z軸とする空間座標を設定して
いるが、特性の変化軸、すなわちバッチ番号、棚番(バ
ッチ内のロットの位置)、ウェハ番号に沿って特性の変
化の様子を可視化できればどのような表現形態であって
もよい。なお本例では、ウェハ番号は棚番と同じ軸上に
設定している。同図は、この座標軸上に、ウェハ上の領
域A,B,Cの各領域について、特性の測定値をプロッ
トして得られた特性の変化曲面をプロットしたものであ
る。この図を参照することによって、ユーザは直感的に
特性のばらつきがバッチ間、バッチ内、ロット内、ウェ
ハ内のどのばらつき成分によるものかを把握することが
でき、ばらつきを制御するヒントを得ることができる。
例えば同図に示した例では、(1)に示したバッチ間ば
らつき、(3)に示したロット内ばらつきはいずれも小
さく、特性ばらつきにあまり影響していない。しかしウ
ェハ上の領域A,B,C間で変化曲面が完全に分離して
おり、特性のばらつきがおもにウェハ内のばらつきによ
るものであり、また(2)に示したバッチ内ばらつき
も、特性のばらつきに影響している。以上の結果から、
特性のばらつきがバッチ内とウェハ内のばらつき起因で
あると推測できる。ここで図3(1)に示した対応表か
ら、バッチ内ばらつきはバッチ熱処理工程における熱履
歴差起因、ウェハ内ばらつきは枚葉処理工程におけるウ
ェハ面内の不均一性起因と推測され、特性ばらつきの原
因工程を絞り込むことができる。このようにデータ解析
によって原因工程をあらかじめ絞り込んでおくことによ
って、特性ばらつき原因の究明実験に要するコストや解
析工数を低減することができる。
In this example, spatial coordinates are set with the batch number, the shelf number, and the characteristic measured value as the X axis, the Y axis, and the Z axis, respectively. Lot position), and any expression form may be used as long as the state of change in characteristics along the wafer number can be visualized. In this example, the wafer number is set on the same axis as the shelf number. FIG. 7 is a plot of characteristic change surfaces obtained by plotting measured values of characteristics for each of the regions A, B, and C on the wafer on the coordinate axes. By referring to this diagram, the user can intuitively understand which characteristic component is caused by variation among batches, within a batch, within a lot, or within a wafer, and obtain a hint to control the variation. Can be.
For example, in the example shown in the figure, the inter-batch variation shown in (1) and the intra-lot variation shown in (3) are all small, and do not significantly affect the characteristic variation. However, the changing surfaces are completely separated between the regions A, B, and C on the wafer, and the variation in the characteristics is mainly due to the variation in the wafer. The variation in the batch shown in (2) also indicates the variation in the characteristics. Affects variation. From the above results,
It can be inferred that the variation in the characteristics is caused by the variation in the batch and in the wafer. Here, from the correspondence table shown in FIG. 3A, it is estimated that the variation in the batch is caused by the difference in the thermal history in the batch heat treatment process, and the variation in the wafer is caused by the non-uniformity in the wafer surface in the single wafer processing process. Can be narrowed down. By narrowing down the cause process in advance by data analysis in this way, it is possible to reduce the cost and the number of analysis steps required for an experiment for determining the cause of the characteristic variation.

【0044】次に図10に示したように、バッチ間、バ
ッチ内、ロット内の各ばらつき成分に対応した特性の変
化軸、すなわちバッチ番号、棚番、ウェハ番号に沿って
ウェハ上の各領域における特性の変化を可視化すること
によって、特性不良原因の絞り込みを行う装置の例につ
いて説明する。装置の構成は、図5に示したものと同じ
である。また図5に示した装置が起動され、図3(3)
に示した解析データを作成するまでの処理も、前述同様
に行う。
Next, as shown in FIG. 10, the characteristic change axis corresponding to each variation component between batches, within a batch, and within a lot, that is, each area on a wafer along a batch number, a shelf number, and a wafer number. An example of an apparatus for narrowing down the cause of the characteristic failure by visualizing the change in the characteristic in the above will be described. The configuration of the device is the same as that shown in FIG. Further, the device shown in FIG. 5 is activated, and FIG.
The processing up to the creation of the analysis data shown in FIG.

【0045】本装置は解析データを作成後、図9に示し
たサンプリング指示画面をディスプレイ504上に表示
し、ユーザからの入力の待機状態に入る。ユーザは図9
に示したサンプリング指示画面から、解析を行うバッチ
(1バッチ以上)を指定する。解析対象バッチを入力
後、ユーザはOKボタンを押下し、解析処理の開始を本
装置に指示する。
After creating the analysis data, the apparatus displays the sampling instruction screen shown in FIG. 9 on the display 504, and enters a standby state for input from the user. The user sees FIG.
The batch (one or more batches) to be analyzed is designated from the sampling instruction screen shown in FIG. After inputting the batch to be analyzed, the user presses the OK button to instruct the present apparatus to start the analysis process.

【0046】本装置はユーザからの解析処理開始の指示
を受け、図3(3)に示した解析データから、ユーザが
図9のサンプリング指示画面で指示したバッチ番号に合
致するレコードを選び出し、該レコードを元に特性の変
化軸、すなわちバッチ番号、棚番、ウェハ番号に沿っ
て、ウェハ上の各領域における特性の測定値をプロット
したグラフを作成する処理を行い、処理結果をディスプ
レイ504上に表示して処理を終了する。
The present apparatus receives an instruction from the user to start the analysis processing, selects a record matching the batch number specified by the user on the sampling instruction screen of FIG. 9 from the analysis data shown in FIG. Based on the record, along with the characteristic change axis, that is, the batch number, the shelf number, and the wafer number, processing is performed to create a graph in which the measured values of the characteristics in each region on the wafer are plotted, and the processing result is displayed on the display 504. Is displayed and the processing ends.

【0047】このように、特性不良原因絞り込み装置に
より、図10に示したように特性のばらつきをバッチ
間、バッチ内、ロット内、ウェハ内の各ばらつき成分に
分類して可視化することによって、何も手がかりが無い
場合と比較して、特性ばらつきの原因工程を絞り込むこ
とができ、特性ばらつき原因の究明実験に要するコスト
や解析工数を低減することができる。
As described above, by using the apparatus for narrowing down the cause of the characteristic defect, as shown in FIG. 10, the characteristic variation is classified into batch, batch, lot, and wafer variation components and visualized. As compared with the case where there is no clue, the process causing the characteristic variation can be narrowed down, and the cost and the number of analysis steps required for the experiment for investigating the cause of the characteristic variation can be reduced.

【0048】また、図9において1つのバッチだけを特
定すれば、図10において3次元成分の1つであったバ
ッチ番号の軸がなくなり、これによって特定のばらつき
成分(ロット内ばらつき、バッチ内ばらつき、ウエハ内
ばらつき)だけを顕在化させて解析時間を短縮すること
ができる。例えば、図10に示す3次元グラフを表示さ
せた後に、バッチ番号を特定させて2次元グラフに切り
替えることで、より効率よく解析をすることが可能とな
る。これは棚番の特定による特性測定値とバッチ番号と
の2次元グラフでも同様である。
Further, if only one batch is specified in FIG. 9, the axis of the batch number, which was one of the three-dimensional components in FIG. 10, is eliminated. , Only the variation within the wafer) becomes apparent, and the analysis time can be reduced. For example, by displaying the three-dimensional graph shown in FIG. 10 and then specifying the batch number and switching to the two-dimensional graph, the analysis can be performed more efficiently. The same applies to the two-dimensional graph of the characteristic measured value by specifying the shelf number and the batch number.

【0049】また、これらの測定結果は測定領域ごとに
分離して表示させている。これは、ウエハ面内の不均一
性の原因が製造装置にあることが経験的に知られてお
り、装置の稼動時間や稼動状況と関係付けてモニターす
ることで、効果的にばらつき原因を顕在化させようとす
るものである。
These measurement results are displayed separately for each measurement area. It is empirically known that the cause of non-uniformity in the wafer surface is in the manufacturing equipment, and by monitoring in relation to the operating time and operating status of the equipment, the cause of the variation can be effectively revealed. It is intended to be made.

【0050】[0050]

【発明の効果】本発明によれば、全く新規な解析データ
のサンプリング手法と特性のばらつき原因絞り込み手法
が確立され、これによって製造歩留まりを向上させるこ
とができる。
According to the present invention, a completely new analysis data sampling method and a method of narrowing down the cause of variation in characteristics are established, and thereby the manufacturing yield can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】LSIの一例を示す断面図。FIG. 1 is a cross-sectional view illustrating an example of an LSI.

【図2】検査項目の一例を示す図。FIG. 2 is a diagram showing an example of an inspection item.

【図3】半導体製品の特性ばらつきに基づく解析データ
のフォーマットの一例を示す図。
FIG. 3 is a diagram showing an example of a format of analysis data based on variation in characteristics of a semiconductor product.

【図4】特性不良要因を抽出したの一例を示す図。FIG. 4 is a diagram showing an example of extracting characteristic failure factors.

【図5】特性不良要因抽出装置の一例を示す構成図。FIG. 5 is a configuration diagram showing an example of a characteristic failure factor extraction device.

【図6】ウェハ検査結果を表形式に整理したデータフォ
ーマットの一例を示す図。
FIG. 6 is a diagram showing an example of a data format in which wafer inspection results are arranged in a table format.

【図7】プローブ検査結果を表形式に整理したデータフ
ォーマットの一例を示す図。
FIG. 7 is a view showing an example of a data format in which probe inspection results are arranged in a table format.

【図8】バッチ番号および棚番を表形式に整理したデー
タフォーマットの一例を示す図。
FIG. 8 is a diagram showing an example of a data format in which batch numbers and shelf numbers are arranged in a table format.

【図9】入力画面の一例を示す図。FIG. 9 is a diagram showing an example of an input screen.

【図10】特性のばらつきをバッチ間、バッチ内、ロッ
ト内、ウェハ内の各ばらつき成分に分類して可視化した
例を示す図。
FIG. 10 is a diagram showing an example in which characteristics variations are visualized by being classified into respective variation components between batches, within a batch, within a lot, and within a wafer.

【符号の説明】[Explanation of symbols]

501…中央処理装置、502…キーボード、503…
マウス、504…ディスプレイ、505…記憶装置、5
06…ウェハテスタ、507…プローブテスタ、508
…特性不良要因抽出処理プログラム、509…ネットワ
ーク、510…記録媒体
501 ... central processing unit, 502 ... keyboard, 503 ...
Mouse, 504: display, 505: storage device, 5
06: wafer tester, 507: probe tester, 508
... characteristic failure factor extraction processing program, 509 ... network, 510 ... recording medium

───────────────────────────────────────────────────── フロントページの続き (72)発明者 菊地 修司 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 岩田 尚史 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 ──────────────────────────────────────────────────続 き Continuing from the front page (72) Inventor Shuji Kikuchi 292, Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture Inside the Hitachi, Ltd. Production Technology Research Institute (72) Inventor Naofumi Iwata 292, Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Inside Hitachi, Ltd. Production Technology Laboratory

Claims (14)

【特許請求の範囲】[Claims] 【請求項1】ウエハをウエハ単位もしくはバッチ単位で
処理する処理工程と、該処理されたウエハに形成された
素子の特性を測定する素子特性測定工程と、ウエハに形
成されたチップの電気的特性から歩留まりを算出する歩
留算出工程と、該素子特性と該歩留まりとの相関を算出
する相関算出工程とを有し、該算出された相関に基づい
て該ウエハ処理工程を管理する半導体デバイスの製造方
法であって、 該素子特性測定工程で測定された測定結果に、ウェハ内
の測定された位置を示す識別情報と測定されたウエハが
挿入されたロット内の位置に関する識別情報とそのロッ
トが挿入されたバッチの識別情報とそのウエハもしくは
ロットのバッチ内の位置に関する識別情報とを付加し、 該識別情報を用いて測定結果をサンプリングし、 該サンプリングされた測定結果に基づいて素子特性と歩
留まりとの相関を算出させることを特徴とする電子デバ
イスの製造方法。
1. A processing step of processing a wafer in a unit of a wafer or a batch, an element characteristic measuring step of measuring characteristics of an element formed in the processed wafer, and an electric characteristic of a chip formed in the wafer. A semiconductor device for managing a wafer processing step based on the calculated correlation, comprising: a yield calculation step of calculating a yield from the data; and a correlation calculation step of calculating a correlation between the element characteristics and the yield. A method comprising: identifying information indicating a measured position in a wafer, identification information regarding a position in a lot in which the measured wafer is inserted, and inserting the lot into a measurement result measured in the element characteristic measuring step. The identification information of the selected batch and the identification information of the position of the wafer or lot in the batch are added, and the measurement result is sampled using the identification information. The method of manufacturing an electronic device, characterized in that to calculate the correlation between device characteristics and yield based on the ring has been measured results.
【請求項2】前記位置情報がウエハを分割した複数の領
域に対応し、前記歩留まりをそれぞれの分割した領域毎
に算出することを特徴とする請求項1記載の電子デバイ
スの製造方法。
2. The method according to claim 1, wherein the position information corresponds to a plurality of divided regions of the wafer, and the yield is calculated for each divided region.
【請求項3】ウエハをウエハ単位もしくはバッチ単位で
処理する処理工程と、該処理されたウエハに形成された
素子の特性を測定する素子特性測定工程と、ウエハに形
成されたチップの電気的特性から歩留まりを算出する歩
留算出工程と、該素子特性と該歩留まりとの相関を算出
する相関算出工程とを有し、該算出された相関に基づい
て該ウエハ処理工程を管理する半導体デバイスの製造方
法であって、 該素子特性測定工程で測定された測定結果に、測定され
たウエハが挿入されたロット内の位置に関する識別情報
もしくはそのロットが挿入されたバッチの識別情報もし
くはそのウエハもしくはロットのバッチ内の位置に関す
る識別情報の内の少なくとも1つの識別情報を付加し、 該識別情報を用いて測定結果をサンプリングし、 該サンプリングされた測定結果に基づいて素子特性と歩
留まりとの相関を算出させることを特徴とする電子デバ
イスの製造方法。
3. A processing step of processing a wafer in units of wafers or batches, an element characteristic measuring step of measuring characteristics of elements formed on the processed wafer, and an electric characteristic of a chip formed on the wafer. A semiconductor device for managing a wafer processing step based on the calculated correlation, comprising: a yield calculation step of calculating a yield from the data; and a correlation calculation step of calculating a correlation between the element characteristics and the yield. A method, wherein identification information relating to a position in a lot into which the measured wafer is inserted, identification information of a batch into which the lot is inserted, or identification information of the wafer or the lot is added to the measurement result measured in the element characteristic measurement step. Adding at least one of identification information relating to a position in the batch, sampling the measurement result using the identification information, The method of manufacturing an electronic device, characterized in that to calculate the correlation between device characteristics and yield based on the ring has been measured results.
【請求項4】ウエハをウエハ単位もしくはバッチ単位で
処理する処理工程と、該処理されたウエハに形成された
素子の特性を測定する素子特性測定工程と、ウエハに形
成されたチップの電気的特性から歩留まりを算出する歩
留算出工程と、該素子特性と該歩留まりとの相関を算出
する相関算出工程とを有し、該算出された相関に基づい
て該ウエハ処理工程を管理する半導体デバイスの製造方
法であって、 該素子特性測定工程で測定された測定結果に測定された
ウエハのあったバッチの識別情報を付加し、指定された
バッチの識別情報に基づいて該当する測定結果を抽出
し、該抽出された測定結果に基づいて素子特性と歩留ま
りとの相関を算出させることを特徴とする電子デバイス
の製造方法。
4. A processing step of processing a wafer in a unit of a wafer or a batch, an element characteristic measuring step of measuring characteristics of an element formed on the processed wafer, and an electric characteristic of a chip formed on the wafer. A semiconductor device for managing a wafer processing step based on the calculated correlation, comprising: a yield calculation step of calculating a yield from the data; and a correlation calculation step of calculating a correlation between the element characteristics and the yield. A method, wherein the identification information of the batch having the measured wafer is added to the measurement result measured in the device characteristic measurement step, and the corresponding measurement result is extracted based on the identification information of the designated batch. A method of manufacturing an electronic device, comprising calculating a correlation between element characteristics and a yield based on the extracted measurement result.
【請求項5】前記測定結果にウエハもしくはそのウエハ
が挿入されたロットのバッチ内の位置に関する識別情報
をさらに付加し、指定されたバッチの識別情報と位置に
関する識別情報とに基づいて該当する測定結果を抽出
し、該抽出された測定結果に基づいて素子特性と歩留ま
りとの相関を算出させることを特徴とする請求項4記載
の電子デバイスの製造方法。
5. The measurement result further includes identification information relating to a position in the batch of the wafer or a lot into which the wafer is inserted, and the corresponding measurement is performed based on the identification information of the designated batch and the identification information relating to the position. 5. The method for manufacturing an electronic device according to claim 4, wherein a result is extracted, and a correlation between an element characteristic and a yield is calculated based on the extracted measurement result.
【請求項6】前記測定結果にウエハ内の測定された位置
を示す識別情報とウエハもしくはそのウエハが挿入され
たロットのバッチ内の位置に関する識別情報とをさらに
付加し、指定されたバッチの識別情報とウエハ内の測定
された位置を示す識別情報とバッチ内の位置に関する識
別情報とに基づいて該当する測定結果を抽出し、該抽出
された測定結果に基づいて素子特性と歩留まりとの相関
を算出させることを特徴とする請求項4記載の電子デバ
イスの製造方法。
6. A method for identifying a specified batch by adding identification information indicating a measured position in a wafer and identification information regarding a position in a batch of a wafer or a lot into which the wafer is inserted to the measurement result. The corresponding measurement result is extracted based on the information and the identification information indicating the measured position in the wafer and the identification information regarding the position in the batch, and the correlation between the device characteristics and the yield is determined based on the extracted measurement result. The method for manufacturing an electronic device according to claim 4, wherein the calculation is performed.
【請求項7】ウエハを処理する処理工程と、該処理され
たウエハに形成された素子の特性を測定する素子特性測
定工程とを有し、該測定結果に基づいて該ウエハ処理工
程を管理する半導体デバイスの製造方法であって、該測
定結果に測定したウエハ内の位置情報を付加し、該測定
結果を該位置情報を用いて測定位置毎に区別してグラフ
表示するとともに該測定結果をウエハを処理した順序に
従ってグラフ表示することを特徴とする電子デバイスの
製造方法。
7. A processing step for processing a wafer, and an element characteristic measuring step for measuring characteristics of elements formed on the processed wafer, and managing the wafer processing step based on the measurement result. A method of manufacturing a semiconductor device, comprising: adding position information in a measured wafer to the measurement result, displaying the measurement result by using the position information, displaying the measurement result in a graph, and displaying the measurement result on a wafer. A method for manufacturing an electronic device, wherein a graph is displayed according to a processing order.
【請求項8】バッチ単位で処理した前記ウエハの測定結
果に処理したバッチの識別情報を付加し、そのバッチの
識別情報を用いて処理したバッチ順に前記測定結果をグ
ラフ表示することを特徴とする請求項7記載の電子デバ
イスの製造方法。
8. The process according to claim 1, wherein the identification information of the processed batch is added to the measurement results of the wafers processed in batch units, and the measurement results are displayed in a graph in the order of the batches processed using the identification information of the batch. A method for manufacturing an electronic device according to claim 7.
【請求項9】前記測定結果にバッチ内のロットの識別情
報を付加し、前記バッチ順にグラフ表示した測定結果に
おいて前記バッチ内をロット順にグラフ表示することを
特徴とする請求項8記載の電子デバイスの製造方法。
9. The electronic device according to claim 8, wherein identification information of a lot in a batch is added to the measurement result, and the inside of the batch is graphically displayed in a lot order in the measurement result graphically displayed in the batch order. Manufacturing method.
【請求項10】前記測定結果にロット内のウエハの識別
情報を付加し、前記ロット順にグラフ表示した測定結果
において前記ロット内をウエハ順にグラフ表示すること
を特徴とする請求項9記載の電子デバイスの製造方法。
10. The electronic device according to claim 9, wherein identification information of wafers in a lot is added to said measurement result, and said lot is displayed in a graph in a wafer order in said measurement result displayed in said lot order. Manufacturing method.
【請求項11】バッチ単位で処理した前記ウエハの測定
結果に処理したバッチの識別情報とバッチ内にあるロッ
トの識別情報を付加し、そのバッチの識別情報とロット
の識別情報を用いて前記測定結果をバッチ内にあるロッ
ト順にグラフ表示することを特徴とする請求項7記載の
電子デバイスの製造方法。
11. A method for adding identification information of a processed batch and identification information of a lot in a batch to a measurement result of the wafer processed in a batch unit, and performing the measurement using the identification information of the batch and the identification information of the lot. 8. The method for manufacturing an electronic device according to claim 7, wherein the results are displayed in a graph in the order of lots in the batch.
【請求項12】前記測定結果にロット内のウエハの識別
情報を付加し、前記ロット順にグラフ表示した測定結果
において前記ロット内をウエハ順にグラフ表示すること
を特徴とする請求項11記載の電子デバイスの製造方
法。
12. The electronic device according to claim 11, wherein identification information of wafers in a lot is added to said measurement result, and in said measurement result graphically displayed in said lot order, said inside of said lot is graphically displayed in wafer order. Manufacturing method.
【請求項13】ウエハをバッチ単位もしくはロット単位
で処理する処理工程と、該処理されたウエハに形成され
た素子の特性を測定する素子特性測定工程とを有し、該
測定結果に基づいて該ウエハ処理工程を管理する半導体
デバイスの製造方法であって、該測定結果に処理したバ
ッチの識別情報とバッチ内にあるロットの識別情報を付
加し、そのバッチの識別情報とロットの識別情報を用い
て前記測定結果を任意のバッチ内にあるロット順にグラ
フ表示することを特徴とする電子デバイスの製造方法。
13. A processing step of processing wafers in batches or lots, and an element characteristic measuring step of measuring characteristics of elements formed on the processed wafers. A method of manufacturing a semiconductor device for managing a wafer processing step, wherein identification information of a processed batch and identification information of a lot in a batch are added to the measurement result, and the identification information of the batch and the identification information of the lot are used. And displaying the measurement results in a graph in the order of lots in an arbitrary batch.
【請求項14】前記測定結果にロット内のウエハの識別
情報を付加し、前記ロット順にグラフ表示した測定結果
において前記ロット内をウエハ順にグラフ表示すること
を特徴とする請求項13記載の電子デバイスの製造方
法。
14. The electronic device according to claim 13, wherein identification information of wafers in a lot is added to said measurement result, and in said measurement result graphically displayed in said lot order, said lot is graphically displayed in wafer order. Manufacturing method.
JP2000318235A 2000-10-13 2000-10-13 Manufacturing method of semiconductor device Pending JP2002124445A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000318235A JP2002124445A (en) 2000-10-13 2000-10-13 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000318235A JP2002124445A (en) 2000-10-13 2000-10-13 Manufacturing method of semiconductor device

Publications (1)

Publication Number Publication Date
JP2002124445A true JP2002124445A (en) 2002-04-26

Family

ID=18796889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000318235A Pending JP2002124445A (en) 2000-10-13 2000-10-13 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP2002124445A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006515114A (en) * 2003-04-03 2006-05-18 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド Method for adjusting sampling rate based on state estimation results
WO2010073487A1 (en) * 2008-12-22 2010-07-01 株式会社ニコン Apparatus for managing holding members, apparatus for manufacturing semiconductor, method for managing holding members, and method for manufacturing semiconductor device
US7801636B2 (en) 2006-09-22 2010-09-21 Samsung Electronics Co., Ltd. Method and system for managing wafer processing

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006515114A (en) * 2003-04-03 2006-05-18 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド Method for adjusting sampling rate based on state estimation results
JP4745668B2 (en) * 2003-04-03 2011-08-10 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド Method for adjusting sampling rate based on state estimation results
US7801636B2 (en) 2006-09-22 2010-09-21 Samsung Electronics Co., Ltd. Method and system for managing wafer processing
WO2010073487A1 (en) * 2008-12-22 2010-07-01 株式会社ニコン Apparatus for managing holding members, apparatus for manufacturing semiconductor, method for managing holding members, and method for manufacturing semiconductor device
JP5459224B2 (en) * 2008-12-22 2014-04-02 株式会社ニコン Wafer processing method and wafer processing apparatus

Similar Documents

Publication Publication Date Title
CN100424599C (en) Quality control system, quality control method, and method of lot-to-lot wafer processing
TWI503763B (en) Control method for processing semiconductor and computer readable recording media
JPH0616475B2 (en) Article manufacturing system and article manufacturing method
JP2003100825A (en) Method for producing semiconductor device and defect inspecting data processing method and system
JP4357134B2 (en) Inspection system, inspection apparatus, semiconductor device manufacturing method, and inspection program
JPH11260879A (en) Method and device for correlation analysis of semiconductor chip, and method for adjusting semiconductor chip yield and storage medium
JPH09180976A (en) Control method of semiconductor manufacturing process by feedback of failure analysis
JP4568786B2 (en) Factor analysis apparatus and factor analysis method
US7272460B2 (en) Method for designing a manufacturing process, method for providing manufacturing process design and technology computer-aided design system
JP2007019356A (en) System and program for inspection data analysis
JP5008525B2 (en) Defect factor extraction device and process stabilization support system
JP2006245485A (en) Defect review system, defect review method and method for manufacturing electronic equipment
US8295969B2 (en) Combinatorial processing management system
JP2002124445A (en) Manufacturing method of semiconductor device
US20060226053A1 (en) System of testing semiconductor devices, a method for testing semiconductor devices, and a method for manufacturing semiconductor devices
KR20090095694A (en) method for maintaining statistical process used semiconductor manufacture equipment control system
US20040088068A1 (en) Method and apparatus for providing first-principles feed-forward manufacturing control
JPH10107111A (en) Manufacturing method of semiconductor device
US20130030760A1 (en) Architecture for analysis and prediction of integrated tool-related and material-related data and methods therefor
US20020055802A1 (en) System and method for controlling semiconductor device manufacturing flow
JP2010224988A (en) Quality control system, quality control method, quality control program, and method for manufacturing product
Nag et al. Simulation of yield/cost learning curves with Y4
JP4538205B2 (en) Inspection data analysis program, inspection data analyzer
JP2001155979A (en) Manufacturing information control system
JP4051332B2 (en) Inspection data analysis system