JP2002118055A - Alignment mark and semiconductor device and its manufacturing method - Google Patents

Alignment mark and semiconductor device and its manufacturing method

Info

Publication number
JP2002118055A
JP2002118055A JP2000311069A JP2000311069A JP2002118055A JP 2002118055 A JP2002118055 A JP 2002118055A JP 2000311069 A JP2000311069 A JP 2000311069A JP 2000311069 A JP2000311069 A JP 2000311069A JP 2002118055 A JP2002118055 A JP 2002118055A
Authority
JP
Japan
Prior art keywords
substrate
hole
alignment mark
semiconductor device
alignment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000311069A
Other languages
Japanese (ja)
Other versions
JP3638250B2 (en
Inventor
Nobuyuki Matsumoto
信之 松本
Yoku Ryu
翊 劉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2000311069A priority Critical patent/JP3638250B2/en
Publication of JP2002118055A publication Critical patent/JP2002118055A/en
Application granted granted Critical
Publication of JP3638250B2 publication Critical patent/JP3638250B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an alignment mark that can achieve desired accuracy in alignment, and the manufacturing of a semiconductor device using the alignment mark. SOLUTION: A through-hole 26 passes extending from a first surface 23, where an element 25 of a substrate 22 in a semiconductor device 21 is formed, to a second surface 24 that is the back surface of the first surface 23. The through-hole 26 is filled with benzocyclobutene as resin 27, and the resin 27 projects from the second surface 24, thus using the through-hole 26 exposed onto the second surface 24 as an alignment mark 28, facilitating carrying out the alignment with naked eyes, and at the same time, improving the alignment accuracy.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
において、半導体装置の基板の第1面に形成されている
パターンに合わせて、第1面の裏面である第2面にパタ
ーンを形成するときに用いるアライメントマーク、アラ
イメントマークを用いた半導体装置、およびその製造方
法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, wherein a pattern is formed on a second surface, which is a back surface of the first surface, in accordance with a pattern formed on a first surface of a substrate of the semiconductor device. The present invention relates to an alignment mark used in some cases, a semiconductor device using the alignment mark, and a method of manufacturing the same.

【0002】[0002]

【従来の技術】図14(1)は、従来技術である特開平
6−244073号公報に開示されている半導体装置1
を示す平面図であり、図14(2)は、その断面図であ
る。この従来技術では、支持基板2に固定される基板3
の、素子4を形成している第1面5から第1面5の裏面
である第2面6に向かって、ドライエッチングによって
孔7を形成する。その後、基板3の第2面6を研磨し
て、孔7を基板3の第2面6に露出させる。基板3の第
2面6にパターンを形成するときに、第2面6に露出し
ている孔7をアライメントマークとして用いる。これに
よって、基板3の第1面5と第2面6とを同時に観察す
る両面アライナが不必要になるとともに、半導体装置の
製造工程を簡略化できる。
2. Description of the Related Art FIG. 14A shows a conventional semiconductor device 1 disclosed in Japanese Patent Application Laid-Open No. 6-244073.
FIG. 14B is a cross-sectional view of FIG. In this prior art, a substrate 3 fixed to a support substrate 2
A hole 7 is formed by dry etching from the first surface 5 forming the element 4 to the second surface 6 which is the back surface of the first surface 5. Thereafter, the second surface 6 of the substrate 3 is polished to expose the holes 7 on the second surface 6 of the substrate 3. When a pattern is formed on the second surface 6 of the substrate 3, the holes 7 exposed on the second surface 6 are used as alignment marks. This eliminates the need for a double-sided aligner for simultaneously observing the first surface 5 and the second surface 6 of the substrate 3 and simplifies the manufacturing process of the semiconductor device.

【0003】[0003]

【発明が解決しようとする課題】このような従来技術で
は、以下のような問題が生じる。
However, such a conventional technique has the following problems.

【0004】図15(1)は、先述の従来技術におい
て、ウエットエッチングによって孔7Aを形成したとき
の半導体装置1Aを示す平面図であり、図15(2)
は、その断面図である。ウエットエッチングは、ドライ
エッチングと比べて簡便であり、容易に行うことができ
るが、図15(2)に示すように孔7Aが形成されてい
る基板3の結晶方位に従ってエッチングが進むので、孔
7Aは基板3の第1面5から第2面6に向かうにつれて
収縮するようなテーパ形状となり、孔7Aが基板3の第
2面6に露出する部分では、基板3の厚さが非常に薄く
なってしまう。このような現象は、基板3がGaAs、
InP、SiC、GaN、ZnSe、MoSなどの化合
物半導体で顕著に見受けられる。孔7Aの第2面6に露
出した部分の周辺は、基板3を研磨したことによって脆
くなっていて、研磨中に数μm〜数十μmの程度で孔7
Aの第2面6に露出した部分の大きさが変化するので、
この孔7Aをアライメントマークとして用いた場合に、
所望のアライメント精度を出すことができない。
FIG. 15A is a plan view showing a semiconductor device 1A in a case where a hole 7A is formed by wet etching in the above-described prior art, and FIG.
Is a sectional view of the same. The wet etching is simpler than the dry etching and can be easily performed. However, since the etching proceeds according to the crystal orientation of the substrate 3 where the holes 7A are formed as shown in FIG. Has a tapered shape that contracts from the first surface 5 to the second surface 6 of the substrate 3, and the thickness of the substrate 3 becomes extremely thin in a portion where the hole 7 </ b> A is exposed on the second surface 6 of the substrate 3. Would. Such a phenomenon occurs when the substrate 3 is made of GaAs,
It is remarkably found in compound semiconductors such as InP, SiC, GaN, ZnSe, and MoS. The periphery of the portion of the hole 7A exposed on the second surface 6 has become brittle due to the polishing of the substrate 3, and during polishing, the hole 7A has a thickness of about several μm to several tens μm.
Since the size of the portion exposed on the second surface 6 of A changes,
When this hole 7A is used as an alignment mark,
The desired alignment accuracy cannot be obtained.

【0005】さらに、孔7Aが基板3の第2面6に露出
する部分では、基板3の厚さが非常に薄くなり、図16
に示される半導体装置1Bのように、孔7Bの第2面6
に露出した部分の周辺が一部欠けて、本来のアライメン
トマークの中心L1と孔7Bの中心L2とが異なってし
まい、所望のアライメント精度を出すことができない。
Further, at the portion where the hole 7A is exposed on the second surface 6 of the substrate 3, the thickness of the substrate 3 becomes extremely thin, and
As shown in the semiconductor device 1B shown in FIG.
A part of the periphery of the exposed portion is partially missing, and the center L1 of the original alignment mark is different from the center L2 of the hole 7B, so that desired alignment accuracy cannot be obtained.

【0006】また、アライメントマークとして用いる孔
を形成する方法であるウエットエッチングおよびドライ
エッチングにかかわらず、以下の問題が生じる。
In addition, the following problems occur regardless of the method of forming a hole used as an alignment mark by wet etching and dry etching.

【0007】基板3を研磨して、孔7を基板3の第2面
6に露出させたとき、研磨に用いた研磨材、潤滑油およ
び薬品が孔7に進入して、図17示すような基板3の孔
7の周辺に汚染部位8が作られる。
When the substrate 3 is polished and the holes 7 are exposed on the second surface 6 of the substrate 3, the abrasive, lubricating oil and chemicals used for polishing enter the holes 7 and are as shown in FIG. Contaminated sites 8 are created around holes 7 in substrate 3.

【0008】基板3の第1面5と支持基板2とを固定す
るために、紫外線剥離シートおよび熱剥離シートなどの
粘着シート9が用いられる。基板3をエッチングするの
に用いるエッチング薬液、および第2面6のパターン形
成後にレジストを剥離させるのに用いるレジスト洗浄用
の有機溶剤が孔7に進入して、図17に示すような孔7
の第1面5側の開口部の周辺の粘着シート9が、エッチ
ング薬液および有機溶剤によって化学変化して、粘着シ
ート9の粘着力を変化させるような部位10が形成され
る。前記部位10によって、粘着シート9から基板3を
剥離させることが困難になる。
In order to fix the first surface 5 of the substrate 3 to the support substrate 2, an adhesive sheet 9 such as an ultraviolet release sheet and a heat release sheet is used. An etching chemical used for etching the substrate 3 and an organic solvent for cleaning the resist used for stripping the resist after the formation of the pattern on the second surface 6 enter the holes 7 to form the holes 7 as shown in FIG.
The adhesive sheet 9 around the opening on the first surface 5 side is chemically changed by the etching solution and the organic solvent to form a portion 10 that changes the adhesive strength of the adhesive sheet 9. The part 10 makes it difficult to peel the substrate 3 from the adhesive sheet 9.

【0009】図18(1)は、半導体装置1の基板3の
第2面6にレジスト11を塗布したものを示す平面図で
あり、図18(2)は、その断面図である。このとき、
孔7にレジスト11の一部であるレジスト11aが進入
する。孔7に進入したレジスト11aは、孔7内で不均
一になっていて、レジスト11を上方から見ると、レジ
スト11aの周辺が干渉模様になり、孔7を用いたアラ
イメントマークと、前記アライメントマークの周辺の境
界が不明瞭になる。このために、本来のアライメントマ
ークの中心L3とレジスト11aを通して見えるアライ
メントマークの中心L4とが異なり、所望のアライメン
ト精度が出なくなる。
FIG. 18A is a plan view showing the substrate 3 of the semiconductor device 1 with the resist 11 applied to the second surface 6, and FIG. 18B is a cross-sectional view thereof. At this time,
The resist 11 a, which is a part of the resist 11, enters the hole 7. The resist 11a that has entered the hole 7 is non-uniform in the hole 7, and when the resist 11 is viewed from above, the periphery of the resist 11a becomes an interference pattern, and the alignment mark using the hole 7 and the alignment mark The boundary around is blurred. For this reason, the center L3 of the original alignment mark is different from the center L4 of the alignment mark seen through the resist 11a, and a desired alignment accuracy cannot be obtained.

【0010】したがって本発明の目的は、所望のアライ
メント精度を出すことができるアライメントマーク、前
記アライメントマークを用いる半導体装置、およびその
製造方法とを提供することである。
SUMMARY OF THE INVENTION It is an object of the present invention to provide an alignment mark capable of achieving a desired alignment accuracy, a semiconductor device using the alignment mark, and a method of manufacturing the same.

【0011】[0011]

【課題を解決するための手段】本発明は、基板の第1
面、および第1面の裏面である第2面に素子が形成され
る半導体装置に設けられるアライメントマークにおい
て、第1面から第2面に貫通した貫通孔に、第2面から
露出するように第1面から充填物が充填されたことを特
徴とするアライメントマークである。
SUMMARY OF THE INVENTION The present invention relates to a first substrate.
In an alignment mark provided in a semiconductor device in which an element is formed on a surface and a second surface which is a back surface of the first surface, a through hole penetrating from the first surface to the second surface is provided so as to be exposed from the second surface. An alignment mark characterized by being filled with a filler from a first surface.

【0012】本発明に従えば、基板の第2面の貫通孔が
露出している部分の周辺が充填物によって保護され、基
板の第2面を研磨するときに、前記部分の周辺が欠ける
ことを防ぐことができ、貫通孔の第2面の露出部分によ
るアライメントマークの形状が変化することを防ぐこと
ができる。また、貫通孔が充填されているので、研磨す
るときに、研磨剤、潤滑油および薬品が貫通孔に進入す
ることを防ぐことができ、基板の貫通孔の周辺部がこれ
らの進入物によって汚染されることを防ぐことができ
る。貫通孔が充填されているので、第2面をエッチング
したりレジストを除去したりするときに、貫通孔にエッ
チング薬液およびレジスト洗浄用有機溶剤が進入するこ
とを防ぐことができ、基板の第1面と支持基板とを固定
する粘着シートが前記薬液および溶剤によって化学変化
して、粘着力が変化して、基板と支持基板とを剥離させ
ることが困難になることを防ぐことができる。
According to the present invention, the periphery of the portion of the second surface of the substrate where the through hole is exposed is protected by the filler, and the periphery of the portion is chipped when the second surface of the substrate is polished. And the shape of the alignment mark due to the exposed portion of the second surface of the through hole can be prevented from being changed. Further, since the through holes are filled, it is possible to prevent abrasives, lubricating oil and chemicals from entering the through holes when polishing, and the peripheral portion of the through holes of the substrate is contaminated by these invading substances. Can be prevented. Since the through-hole is filled, it is possible to prevent the etching chemical and the organic solvent for resist cleaning from entering the through-hole when etching the second surface or removing the resist. It is possible to prevent the adhesive sheet fixing the surface and the supporting substrate from being chemically changed by the chemical solution and the solvent, thereby changing the adhesive force and making it difficult to peel the substrate and the supporting substrate.

【0013】また本発明は、前記充填物が、アライメン
トの観察に用いる可視光に対して透明であることを特徴
とする。
Further, the present invention is characterized in that the filler is transparent to visible light used for observation of alignment.

【0014】本発明に従えば、充填物が可視光に対して
透明であるので、肉眼による観察でアライメントを行う
ときに、基板の第2面に露出する貫通孔の輪郭が明瞭に
観察することができ、前記貫通孔をアライメントマーク
として用いることができる。
According to the present invention, since the filler is transparent to visible light, the outline of the through-hole exposed on the second surface of the substrate can be clearly observed when alignment is performed with the naked eye. And the through hole can be used as an alignment mark.

【0015】また本発明は、前記充填物が、その上に塗
布されるレジスト材料と比べて光吸収率が異なることを
特徴とする。
Further, the present invention is characterized in that the filling material has a different light absorptivity than a resist material applied thereon.

【0016】本発明に従えば、レジスト材料と充填物と
の光吸収率が異なるので、たとえば画像処理およびレー
ザ光の反射による観察で自動アライメントを行うとき
に、基板の第2面に露出する貫通孔の輪郭が明瞭に観察
することができ、前記貫通孔をアライメントマークとし
て用いることができる。
According to the present invention, since the light absorptivity of the resist material and that of the filling material are different from each other, when automatic alignment is performed by, for example, image processing and observation by reflection of a laser beam, the through-hole exposed on the second surface of the substrate is used. The outline of the hole can be clearly observed, and the through hole can be used as an alignment mark.

【0017】また本発明は、前記充填物が、基板の第2
面から突出していることを特徴とする。
Further, according to the present invention, the filling material may be a second material of the substrate.
It is characterized by protruding from the surface.

【0018】本発明に従えば、充填物が基板の第2面か
ら突出して段差をなしているので、充填物の輪郭、すな
わち基板の第2面に露出する貫通孔の輪郭が明瞭に観察
することができるので、前記貫通孔をアライメントマー
クとして用いることができる。
According to the present invention, since the filler protrudes from the second surface of the substrate to form a step, the outline of the filler, that is, the outline of the through hole exposed on the second surface of the substrate is clearly observed. Therefore, the through hole can be used as an alignment mark.

【0019】また本発明は、前記充填物が、ベンゾシク
ロブテンから成ることを特徴とする。
Further, the present invention is characterized in that the filling is made of benzocyclobutene.

【0020】本発明に従えば、ベンゾシクロブテンは可
視光のもとでは透明であり、孔への充填度が高いので、
肉眼によるアライメントが容易に行うことができるとと
もに、基板を保護することができる。
According to the present invention, benzocyclobutene is transparent under visible light and has a high degree of pore filling.
The alignment with the naked eye can be easily performed, and the substrate can be protected.

【0021】また本発明は、基板の第1面、および第1
面の裏面である第2面に素子のパターンを形成する半導
体装置の製造方法において、第1面から第2面に貫通す
る貫通孔を形成する貫通孔形成工程と、前記貫通孔に、
第2面から露出するように第1面から充填物を充填して
アライメントマークを形成する充填工程と、前記アライ
メントマークを用い、基板の第1面に形成された素子の
パターンに対して、第2面に形成する素子のパターンの
アライメントを行うアライメント工程と、第2面に素子
のパターンを形成する素子形成工程とを含むことを特徴
とする半導体装置の製造方法。
According to the present invention, there is provided a semiconductor device comprising: a first surface of a substrate;
In a method of manufacturing a semiconductor device in which an element pattern is formed on a second surface, which is a back surface of a surface, a through-hole forming step of forming a through-hole penetrating from the first surface to the second surface;
A filling step of filling a filling material from the first surface so as to be exposed from the second surface to form an alignment mark; and using the alignment mark, a filling process for an element pattern formed on the first surface of the substrate. A method of manufacturing a semiconductor device, comprising: an alignment step of aligning an element pattern formed on two surfaces; and an element forming step of forming an element pattern on a second surface.

【0022】本発明に従えば、精度の高いアライメント
を行うことができる。また本発明は、基板の第1面、お
よび第1面の裏面である第2面に素子が形成される半導
体装置において、第1面から第2面に貫通した貫通孔
に、第2面から露出するように第1面から充填物が充填
されるアライメントマークを有することを特徴とする半
導体装置。
According to the present invention, highly accurate alignment can be performed. Further, the present invention provides a semiconductor device in which an element is formed on a first surface of a substrate and a second surface which is a back surface of the first surface, wherein a through hole penetrating from the first surface to the second surface is provided. A semiconductor device having an alignment mark that is filled with a filler from a first surface so as to be exposed.

【0023】本発明に従えば、基板の第2面の貫通孔が
露出している部分の周辺が充填物によって保護され、基
板の第2面を研磨するときに、前記部分の周辺が欠ける
ことを防ぐことができ、貫通孔の第2面の露出部分によ
るアライメントマークの形状が変化することを防ぐこと
ができる。また、貫通孔が充填されているので、研磨す
るときに、研磨剤、潤滑油および薬品が貫通孔に進入す
ることを防ぐことができ、基板の貫通孔の周辺部がこれ
らの進入物によって汚染されることを防ぐことができ
る。貫通孔が充填されているので、第2面をエッチング
したりレジストを除去したりするときに、貫通孔にエッ
チング薬液およびレジスト洗浄用有機溶剤が進入するこ
とを防ぐことができ、基板の第1面と支持基板とを固定
する粘着シートが前記薬液および溶剤によって化学変化
して、粘着力が変化して、基板と支持基板とを剥離させ
ることが困難になることを防ぐことができる。
According to the present invention, the periphery of the portion of the second surface of the substrate where the through hole is exposed is protected by the filler, and the periphery of the portion is chipped when the second surface of the substrate is polished. And the shape of the alignment mark due to the exposed portion of the second surface of the through hole can be prevented from being changed. Further, since the through holes are filled, it is possible to prevent abrasives, lubricating oil and chemicals from entering the through holes when polishing, and the peripheral portion of the through holes of the substrate is contaminated by these invading substances. Can be prevented. Since the through-hole is filled, it is possible to prevent the etching chemical and the organic solvent for resist cleaning from entering the through-hole when etching the second surface or removing the resist. It is possible to prevent the adhesive sheet fixing the surface and the supporting substrate from being chemically changed by the chemical solution and the solvent, thereby changing the adhesive force and making it difficult to peel the substrate and the supporting substrate.

【0024】[0024]

【発明の実施の形態】図1は、本発明の実施の一形態で
ある半導体装置21の平面図である。図2は、図1の切
断面線II−IIから見た断面図である。円盤形状の基
板22の第1面23には、矩形状の素子25がマトリク
ス状に配置されている。基板22には、第1面23から
第1面23の裏面である第2面24に向かう十字型の貫
通孔26が形成されている。基板22の第1面23に、
樹脂27が塗布されている。樹脂27は、貫通孔26に
充填して、第2面24に露出し、第2面24から突出し
ている。これによって、第2面24に露出する貫通孔2
6は十字型のアライメントマーク28となる。樹脂27
は、素子25の一部を覆う。樹脂27から露出する素子
25は、半導体装置21の外部にワイヤボンド等で電気
信号を取り出す第1電極部29を有する。樹脂27の素
子25の周囲には、スクライビングの基準となる溝状の
スクライブライン30が形成される。スクライブライン
30が形成されている部分の樹脂27は、薄く仕上げら
れている。
FIG. 1 is a plan view of a semiconductor device 21 according to an embodiment of the present invention. FIG. 2 is a cross-sectional view taken along line II-II in FIG. On a first surface 23 of a disk-shaped substrate 22, rectangular elements 25 are arranged in a matrix. The substrate 22 has a cross-shaped through-hole 26 extending from the first surface 23 to the second surface 24 which is the back surface of the first surface 23. On the first surface 23 of the substrate 22,
Resin 27 is applied. The resin 27 fills the through hole 26, is exposed on the second surface 24, and projects from the second surface 24. Thereby, the through-hole 2 exposed on the second surface 24 is formed.
Reference numeral 6 denotes a cross-shaped alignment mark 28. Resin 27
Covers a part of the element 25. The element 25 exposed from the resin 27 has a first electrode part 29 for extracting an electric signal by wire bonding or the like outside the semiconductor device 21. A groove-shaped scribe line 30 serving as a reference for scribing is formed around the element 25 of the resin 27. The resin 27 where the scribe lines 30 are formed is thinly finished.

【0025】本実施の形態において、基板22はGaA
s基板を用いる。また、樹脂27はベンゾシクロブテン
である(以後、樹脂27をベンゾシクロブテン27と表
記することがある)。ベンゾシクロブテンは、可視光の
もとでは肉眼で透明として認識されるとともに、孔への
充填度が高い。基板22の第2面24からベンゾシクロ
ブテン27が充填されているアライメントマーク28を
見ると、基板22の第2面24よりも盛り上がって見え
るだけでなく、透明に見えるので、アライメントマーク
28の輪郭を明瞭に観察することができる。また本実施
の形態では、アライメントマーク28が十字型であるこ
とにより、より高精度にアライメントを行うことができ
る。
In this embodiment, the substrate 22 is made of GaAs.
An s substrate is used. The resin 27 is benzocyclobutene (hereinafter, the resin 27 may be referred to as benzocyclobutene 27). Benzocyclobutene is recognized by the naked eye as transparent under visible light, and has a high degree of filling in pores. When the alignment mark 28 filled with benzocyclobutene 27 is viewed from the second surface 24 of the substrate 22, the alignment mark 28 not only looks raised but also transparent than the second surface 24 of the substrate 22. Can be clearly observed. Further, in the present embodiment, since the alignment mark 28 has a cross shape, alignment can be performed with higher accuracy.

【0026】本発明の半導体装置21の製造方法を説明
する。図3は、半導体装置21の製造における貫通孔形
成工程の前半を示す工程断面図である。まず、基板22
が薄くされる前の状態の基板22の素子25が配置され
る第1面23に、フォトレジスト31を塗布する。フォ
トレジスト31は、ノボラックポジ系レジストを用い
る。その後、紫外線を回路パターンが焼き付けられてい
るガラスマスクを通してフォトレジスト31に照射し、
フォトレジスト31の露光された部分を溶剤によって洗
浄し、フォトレジスト31の未露光の部分を残すことに
よって、レジストパターンが形成される。
A method for manufacturing the semiconductor device 21 according to the present invention will be described. FIG. 3 is a process cross-sectional view showing the first half of the through-hole forming process in the manufacture of the semiconductor device 21. First, the substrate 22
A photoresist 31 is applied to the first surface 23 of the substrate 22 where the elements 25 are to be disposed before the thickness of the substrate 31 is reduced. As the photoresist 31, a novolak positive resist is used. Thereafter, the photoresist 31 is irradiated with ultraviolet light through a glass mask on which the circuit pattern is baked,
A resist pattern is formed by washing the exposed portion of the photoresist 31 with a solvent and leaving the unexposed portion of the photoresist 31.

【0027】前記レジストパターンを焼き固めた後に、
前記レジストパターンをマスクにして、エッチングが行
われる。エッチング溶液は、リン酸と過酸化水素と水と
の混合液、または塩酸と過酸化水素と水との混合液、ま
たは硫酸と過酸化水素と水との混合液を用いるものとす
る。ウエットエッチングによって、基板22の第1面2
3に開口し、底を有する孔26aが形成される。孔26
aは、第1面23から孔26aの底部までの深さdが、
d=20〜50μmとなるように形成される。孔26a
の深さdは、基板22を薄くするときの目標とする厚み
よりも大きくする。本実施の形態において、d=50μ
mとする。このようにして、基板22を薄くしたときに
貫通孔26となる孔26aが形成される。
After hardening the resist pattern,
Etching is performed using the resist pattern as a mask. As the etching solution, a mixed solution of phosphoric acid, hydrogen peroxide, and water, a mixed solution of hydrochloric acid, hydrogen peroxide, and water, or a mixed solution of sulfuric acid, hydrogen peroxide, and water is used. The first surface 2 of the substrate 22 is wet-etched.
3, a hole 26a having a bottom is formed. Hole 26
a is a depth d from the first surface 23 to the bottom of the hole 26a;
It is formed so that d = 20 to 50 μm. Hole 26a
Is made larger than the target thickness when the substrate 22 is made thinner. In the present embodiment, d = 50 μ
m. In this way, a hole 26a that becomes the through hole 26 when the substrate 22 is thinned is formed.

【0028】孔26aを形成する他の方法として、前記
レジストパターンと基板22との間に、1000〜40
00Åの厚みのSiN膜およびSiO膜等の絶縁膜を挟
んで、前記レジストパターンをマスクにして、前記絶縁
膜をフッ酸またはフロン系のガスを用いてドライエッチ
ングして、前記絶縁膜のパターンをマスクにして、上述
のエッチング溶液を用いて基板22に孔26aを形成す
る方法がある。
As another method of forming the holes 26a, 1000 to 40 holes are formed between the resist pattern and the substrate 22.
The insulating film is dry-etched using hydrofluoric acid or a chlorofluorocarbon-based gas using the resist pattern as a mask with an insulating film such as a SiN film and a SiO film having a thickness of 00 mm interposed therebetween to form a pattern of the insulating film. There is a method of forming a hole 26a in the substrate 22 using the above-described etching solution as a mask.

【0029】また、基板22のエッチングを、塩素ガス
を用いたドライエッチングによって行う方法がある。こ
の場合、パターンの転写精度は、ウエットエッチングと
比べて非常に高精度で、数μm程度の寸法のパターンの
転写が可能である。
There is a method of etching the substrate 22 by dry etching using chlorine gas. In this case, the transfer accuracy of the pattern is much higher than that of wet etching, and the transfer of a pattern having a size of about several μm is possible.

【0030】図4は、孔26aに充填物である樹脂27
を充填する充填工程を示す工程断面図である。基板22
の第1面23にあったフォトレジスト31が、酸素プラ
ズマ等によって灰化処理されて除去された後に、基板2
2の第1面23にベンゾシクロブテンが45%含まれる
メシチレン溶液を、スピンコート法によって塗布する。
基板22の回転数は2000rpm、塗布時間は1分と
する。その後、基板22を窒素雰囲気で、90℃で30
分、続いて150℃で10分、続いて250℃で10
分、さらに300℃で10分の熱処理する。熱処理によ
って、ベンゾシクロブテン27は硬化し、孔26aに充
填される。このとき、第1面23上のベンゾシクロブテ
ン27の厚さは、平坦な部分で4〜5μmであった。必
要に応じて、ベンゾシクロブテンの塗布と熱処理とを繰
り返してもよい。先述と同じ条件でベンゾシクロブテン
の塗布を行ったとき、第1面23上のベンゾシクロブテ
ン27の厚さは、平坦な部分で、およそ9〜10μmで
あった。ベンゾシクロブテンの1回の塗布でも、複数回
の塗布でも、孔26aに充填されるベンゾシクロブテン
27の量はほとんど変わらない。
FIG. 4 shows the resin 27 as a filler in the hole 26a.
It is a process sectional view showing the filling process of filling. Substrate 22
After the photoresist 31 on the first surface 23 is removed by ashing treatment using oxygen plasma or the like, the substrate 2 is removed.
2 is coated with a mesitylene solution containing 45% of benzocyclobutene by spin coating.
The rotation speed of the substrate 22 is 2000 rpm, and the application time is 1 minute. Thereafter, the substrate 22 is placed in a nitrogen atmosphere at 90 ° C. for 30 minutes.
Min, followed by 10 minutes at 150 ° C, followed by 10 minutes at 250 ° C.
Heat treatment at 300 ° C. for 10 minutes. By the heat treatment, the benzocyclobutene 27 hardens and fills the holes 26a. At this time, the thickness of the benzocyclobutene 27 on the first surface 23 was 4 to 5 μm in a flat portion. If necessary, the application of benzocyclobutene and the heat treatment may be repeated. When benzocyclobutene was applied under the same conditions as described above, the thickness of the benzocyclobutene 27 on the first surface 23 was about 9 to 10 μm in a flat portion. The amount of the benzocyclobutene 27 filled in the hole 26a is hardly changed by one application of benzocyclobutene or a plurality of applications.

【0031】ベンゾシクロブテン27が塗布された基板
22のベンゾシクロブテン27の上にフォトレジストを
塗布して、SF6 と酸素との混合ガスを用いた反応性イ
オンエッチングによって、素子25の第1電極部29の
開口パターン、およびスクライブライン30のパターン
を形成する。エッチングの条件は、150W、圧力5P
aで、時間を調整してエッチングを行う。エッチングに
要した時間は約10分であった。
A photoresist is applied on the benzocyclobutene 27 of the substrate 22 on which the benzocyclobutene 27 has been applied, and the first element 25 of the element 25 is subjected to reactive ion etching using a mixed gas of SF 6 and oxygen. An opening pattern of the electrode section 29 and a pattern of the scribe line 30 are formed. Etching conditions are 150W, pressure 5P
In a, the etching is performed by adjusting the time. The time required for the etching was about 10 minutes.

【0032】スクライブライン30の部分のベンゾシク
ロブテン層27の厚さは、0.5μm以上で10μm以
下とする。スクライブライン30の部分のベンゾシクロ
ブテン層27の厚さが10μm以上であると、スクライ
ブライン30に沿ってダイシングを行うときに、ダイシ
ングソーのブレードを痛めてしまうが、この厚さが0.
5μm以上であると、基板22が化合物半導体である場
合、ベンゾシクロブテン27によって、基板22をダイ
シングするときにチップの縁に生じるチッピングを防ぐ
ことができるとともに、薄いチップをハンドリングする
ときに傷つきやすいチップの縁を保護することができ
る。以上のようにして、基板22を薄くする前の半導体
装置21である半導体装置21aが形成される。
The thickness of the benzocyclobutene layer 27 at the scribe line 30 is 0.5 μm or more and 10 μm or less. If the thickness of the benzocyclobutene layer 27 at the scribe line 30 is 10 μm or more, the dicing saw blade will be damaged when dicing along the scribe line 30.
When the thickness is 5 μm or more, when the substrate 22 is a compound semiconductor, the benzocyclobutene 27 can prevent chipping that occurs at the edge of the chip when dicing the substrate 22, and can be easily damaged when handling a thin chip. The edge of the chip can be protected. As described above, the semiconductor device 21a which is the semiconductor device 21 before the substrate 22 is thinned is formed.

【0033】図5は、半導体装置21の製造における貫
通孔形成工程の後半を示す工程断面図である。基板22
の第1面23に形成されたベンゾシクロブテン27が粘
着シート32によって支持基板33に粘着して、半導体
装置21aが支持基板33に固定される。支持基板33
として、シリコン基板、ガラス基板およびサファイア基
板等が用いられるが、本実施の形態において支持基板3
3は、表面の平坦性に優れるシリコン基板を用いるもの
とする。
FIG. 5 is a process sectional view showing the latter half of the through hole forming process in the manufacture of the semiconductor device 21. Substrate 22
The benzocyclobutene 27 formed on the first surface 23 is adhered to the support substrate 33 by the adhesive sheet 32, and the semiconductor device 21a is fixed to the support substrate 33. Support substrate 33
For example, a silicon substrate, a glass substrate, a sapphire substrate, or the like is used.
No. 3 uses a silicon substrate having excellent surface flatness.

【0034】粘着シート32として、通常の粘着シー
ト、加熱によって粘着部を剥離することができる熱剥離
シート、および紫外線の照射によって粘着部を剥離する
ことができる紫外線剥離シート等が用いられる。紫外線
剥離シートは、支持基板が透明なガラス基板であること
が必要であり、紫外線照射装置も必要となる。熱剥離シ
ートは、加熱によって剥離することができるので、簡便
で好ましい。また、通常の粘着シートには、加熱するこ
とによって粘着力が低下するものもあり、このような粘
着シートも使うことができる。これらの粘着シートは、
工程に応じて適宜選択してもよい。
As the pressure-sensitive adhesive sheet 32, a normal pressure-sensitive adhesive sheet, a heat-peelable sheet capable of peeling the pressure-sensitive adhesive portion by heating, an ultraviolet-ray peeling sheet capable of peeling the pressure-sensitive adhesive portion by irradiation of ultraviolet rays, and the like are used. The ultraviolet release sheet requires that the supporting substrate be a transparent glass substrate, and also requires an ultraviolet irradiation device. The heat-peelable sheet is preferable because it can be peeled off by heating. In addition, some ordinary pressure-sensitive adhesive sheets have a reduced pressure-sensitive adhesive strength when heated, and such pressure-sensitive adhesive sheets can also be used. These adhesive sheets are
It may be appropriately selected according to the process.

【0035】基板22の第2面24をラッピング装置に
よって研磨して、基板22を所望の厚さにする。本実施
の形態の目標として、この厚さを40μmに設定した。
研磨が進むと、図5に示すような、基板22の第2面2
4に孔26aに充填されているベンゾシクロブテン27
が露出する。このときベンゾシクロブテン27は、第2
面24から突出せず、第2面24と同一平面にある。そ
の後、基板22の第2面24を、先述のエッチング溶液
を用いてウエットエッチングを行い、基板22を5μm
程度薄くする。このエッチングによって、図6に示すよ
うに、ベンゾシクロブテン27は第2面24から突出
し、アライメントマーク28が形成される。
The second surface 24 of the substrate 22 is polished by a lapping device so that the substrate 22 has a desired thickness. As a target of the present embodiment, this thickness was set to 40 μm.
As the polishing proceeds, the second surface 2 of the substrate 22 as shown in FIG.
Benzocyclobutene 27 filled in hole 26a
Is exposed. At this time, benzocyclobutene 27 is
It does not project from the surface 24 and is flush with the second surface 24. After that, the second surface 24 of the substrate 22 is subjected to wet etching using the above-mentioned etching solution, and
About thin. By this etching, as shown in FIG. 6, the benzocyclobutene 27 protrudes from the second surface 24, and an alignment mark 28 is formed.

【0036】先述の粘着シート、熱剥離シートおよび紫
外線剥離シートは、いずれも基板を固定するために接着
剤を用いており、基板を研磨するときに用いられる化学
薬品が接着剤に付着することによって接着剤が化学変化
をおこして変質して、接着剤の熱または紫外線によって
剥離できるという特性が失われ、剥離することができな
いこともある。
The above-mentioned pressure-sensitive adhesive sheet, thermal release sheet and ultraviolet release sheet all use an adhesive for fixing the substrate, and the chemicals used when polishing the substrate adhere to the adhesive. In some cases, the adhesive undergoes a chemical change and undergoes a change in quality, so that the adhesive loses its property of being peelable by heat or ultraviolet rays, and may not be peeled off.

【0037】これに対して本発明では、貫通孔26に充
填物である樹脂(ベンゾシクロブテン)27を充填する
ことによって、研磨に用いる化学薬品、およびエッチン
グに用いるエッチング溶液が貫通孔26に進入すること
を防ぐことができる。これによって、接着剤の特性が失
われて剥離できなくなることを防ぐことができるととも
に、貫通孔26の内周面が汚染されることを防ぐことが
できる。
On the other hand, in the present invention, by filling the resin (benzocyclobutene) 27 as a filler into the through-hole 26, a chemical used for polishing and an etching solution used for etching enter the through-hole 26. Can be prevented. Thereby, it is possible to prevent the property of the adhesive from being lost so that the adhesive cannot be peeled off, and also prevent the inner peripheral surface of the through hole 26 from being contaminated.

【0038】本発明のアライメントマーク28の利用方
法について説明する。本実施の形態において、半導体装
置21の基板22にバイアホールを形成するものとす
る。図7〜9は、半導体装置21の基板22の第2面2
4に半導体素子のパターンを形成する素子形成工程を示
す工程断面図である。半導体装置21の第2面24にフ
ォトレジスト34を塗布する。アライメントマーク28
を基準にして、マスク35に形成されるバイアホールパ
ターン36をアライメントするアライメント工程を経
て、光を照射してフォトレジスト34にバイアホールパ
ターン36を転写して、フォトレジスト34の露光部を
溶剤で溶かして図7に示されるようなフォトレジスト3
4にパターン37を形成する。
A method of using the alignment mark 28 according to the present invention will be described. In the present embodiment, a via hole is formed in the substrate 22 of the semiconductor device 21. 7 to 9 show the second surface 2 of the substrate 22 of the semiconductor device 21.
FIG. 4 is a process cross-sectional view showing an element forming step of forming a pattern of a semiconductor element in FIG. A photoresist 34 is applied to the second surface 24 of the semiconductor device 21. Alignment mark 28
After the alignment step of aligning the via hole pattern 36 formed in the mask 35 with reference to the above, the via hole pattern 36 is transferred to the photoresist 34 by irradiating light, and the exposed portion of the photoresist 34 is exposed to a solvent. Dissolve the photoresist 3 as shown in FIG.
The pattern 37 is formed on No.4.

【0039】フォトレジスト34をマスクにして、基板
22のエッチングを行う。これによって、図8に示すよ
うな、基板22に第2面24から第1面23に貫通する
バイアホール38が形成される。このとき、素子25の
第2面24側の面は、バイアホール38に露出してい
る。バイアホール38に露出する素子25は半導体装置
21の外部にワイヤボンド等で電気信号を取り出す第2
電極部39となる。バイアホール38の中心と第2電極
部39の中心とのずれを測定することによって、アライ
メントのずれを判定することができる。その後、フォト
レジスト34を除去して、図9に示すような、基板22
の第2面24に回路パターンが形成される。
The substrate 22 is etched using the photoresist 34 as a mask. As a result, a via hole 38 penetrating from the second surface 24 to the first surface 23 is formed in the substrate 22 as shown in FIG. At this time, the surface on the second surface 24 side of the element 25 is exposed to the via hole 38. The element 25 exposed in the via hole 38 is used for extracting an electric signal outside the semiconductor device 21 by wire bonding or the like.
It becomes the electrode part 39. By measuring the deviation between the center of the via hole 38 and the center of the second electrode portion 39, the deviation of the alignment can be determined. Thereafter, the photoresist 34 is removed, and the substrate 22 as shown in FIG.
A circuit pattern is formed on the second surface 24 of FIG.

【0040】本実施の形態によれば、アライメントマー
ク28はベンゾシクロブテン27が充填された貫通孔2
6から成り、基板22の第2面24からベンゾシクロブ
テン27が突出しているので、肉眼で観察するときにア
ライメントマーク28の輪郭が明瞭に観察することがで
きる。
According to the present embodiment, alignment mark 28 is formed in through-hole 2 filled with benzocyclobutene 27.
6, and the benzocyclobutene 27 protrudes from the second surface 24 of the substrate 22, so that the outline of the alignment mark 28 can be clearly observed when visually observed.

【0041】図10〜12は、本発明の他の実施の形態
である半導体装置21Aの製造工程を示す工程断面図で
ある。半導体装置21Aは、半導体装置21と同様にし
て製造される。半導体装置21Aにおいて、充填物であ
る樹脂27Aは、染料成分を除去したノボラックレジス
トを用いて、ノボラックレジストを充填した基板22の
第2面24に露出する貫通孔26をアライメントマーク
28Aとしている。ノボラックレジストは、色素が含ま
れている樹脂である。このような樹脂を充填物として用
いると、基板22の第2面24に露出する貫通孔26の
輪郭が不明瞭になるだけでなく、基板22の第2面24
にノボラック系フォトレジストを塗布して、第2面24
に露出する貫通孔26を基準にして所望のパターンの形
成をするためのアライメントを行うときに、塗布したフ
ォトレジストを通して第2面24に露出する貫通孔26
を見ることになるので、貫通孔26の輪郭が不明瞭なり
観察が困難になる。ノボラックレジストの染料成分を除
去することによって、ノボラックレジストの光の吸収特
性は、ノボラックレジストの上に塗布するレジストと大
きく異なるので、アライメントマーク28Aの境界が明
瞭になり、アライメント精度を向上することが可能であ
る。
FIGS. 10 to 12 are cross-sectional views showing the steps of manufacturing a semiconductor device 21A according to another embodiment of the present invention. The semiconductor device 21A is manufactured in the same manner as the semiconductor device 21. In the semiconductor device 21A, the filling resin 27A uses a novolak resist from which a dye component has been removed, and the through holes 26 exposed on the second surface 24 of the substrate 22 filled with the novolak resist serve as alignment marks 28A. The novolak resist is a resin containing a dye. When such a resin is used as the filler, not only the outline of the through-hole 26 exposed on the second surface 24 of the substrate 22 becomes unclear, but also the second surface 24 of the substrate 22 becomes unclear.
Is coated with a novolak-based photoresist, and the second surface 24 is coated.
When the alignment for forming a desired pattern is performed with reference to the through hole 26 exposed to the through hole 26, the through hole 26 exposed to the second surface 24 through the applied photoresist.
Therefore, the outline of the through hole 26 becomes unclear and observation becomes difficult. By removing the dye component of the novolak resist, the light absorption characteristics of the novolak resist are significantly different from the resist applied on the novolak resist, so that the boundary of the alignment mark 28A becomes clear and the alignment accuracy can be improved. It is possible.

【0042】基板22の素子25を有する第1面23側
から、半導体装置21のときと同様にして孔26aを形
成する。本実施の形態において、充填物である樹脂27
Aは、図10に示すように、基板22の第1面23の孔
26aの周辺だけを残すようにエッチングを行い、ハー
ドベークによって樹脂27Aを固定する。素子25およ
び樹脂27Aを含む第1面23が、粘着シート32によ
って支持基板33に粘着して、半導体装置21Aが支持
基板33に固定される。その後、基板22の第2面24
を研磨およびエッチングを行って基板22を薄くして、
図11に示すように、充填物である樹脂27Aが第2面
24から突出する。次に図12に示すように、半導体装
置21Aの第2面24にフォトレジスト34を塗布し、
アライメントマーク28Aを基準にしてパターンを形成
する。
A hole 26a is formed from the first surface 23 having the element 25 of the substrate 22 in the same manner as in the semiconductor device 21. In the present embodiment, the resin 27 as a filler is used.
10A, as shown in FIG. 10, etching is performed so as to leave only the periphery of the hole 26a on the first surface 23 of the substrate 22, and the resin 27A is fixed by hard baking. The first surface 23 including the element 25 and the resin 27A adheres to the support substrate 33 with the adhesive sheet 32, and the semiconductor device 21A is fixed to the support substrate 33. Then, the second surface 24 of the substrate 22
Is polished and etched to make the substrate 22 thinner,
As shown in FIG. 11, resin 27 </ b> A, which is a filler, protrudes from second surface 24. Next, as shown in FIG. 12, a photoresist 34 is applied to the second surface 24 of the semiconductor device 21A,
A pattern is formed based on the alignment mark 28A.

【0043】図13は、本発明の実施の形態のアライメ
ントマークを用いた場合と、従来技術のアライメントマ
ークを用いた場合とのアライメント誤差のばらつきを示
すグラフである。図13の黒丸印は従来の技術のアライ
メントマークを用いた場合のアライメント誤差、白丸印
は本発明の実施の形態において、ベンゾシクロブテンの
アライメントマークを用いた場合のアライメント誤差、
黒四角印は本発明の実施の形態において、染料成分を除
去したノボラックレジストのアライメントマークを用い
た場合のアライメント誤差、白四角印は本発明の実施の
形態において、フォトレジストと同じ光吸収特性を持つ
ものをアライメントマークとして用いた場合のアライメ
ント誤差を示す。それぞれの方法でアライメントマーク
を形成した基板を各10枚ずつ用意して、各基板にフォ
トレジストを塗布してアライメントを行ってパターンを
形成し、そのパターンを元にして基板にバイアホールを
形成したときのバイアホールの中心と、素子の電極部の
中心とのアライメントのずれの値を測定して比較を行っ
た。図13の縦軸は各基板のアライメント誤差の平均値
を表している。基板毎のばらつきが小さいほど、アライ
メントマークが見やすく、アライメントが容易であると
いえる。
FIG. 13 is a graph showing a variation in alignment error between the case where the alignment mark according to the embodiment of the present invention is used and the case where the alignment mark of the prior art is used. In FIG. 13, black circles indicate alignment errors when using the conventional alignment marks, and white circles indicate alignment errors when using benzocyclobutene alignment marks in the embodiment of the present invention.
Black square marks indicate alignment errors when using the novolak resist alignment mark from which the dye component has been removed in the embodiment of the present invention, and white square marks indicate the same light absorption characteristics as the photoresist in the embodiment of the present invention. The following shows an alignment error when a mark having the mark is used as an alignment mark. Ten substrates each having an alignment mark formed by each method were prepared, a photoresist was applied to each substrate, alignment was performed, a pattern was formed, and a via hole was formed in the substrate based on the pattern. At this time, the value of misalignment between the center of the via hole and the center of the electrode portion of the element was measured and compared. The vertical axis in FIG. 13 represents the average value of the alignment error of each substrate. It can be said that the smaller the variation among the substrates is, the easier the alignment mark is to see and the easier the alignment is.

【0044】図13を参照すれば、本発明の実施の形態
のアライメントマークを用いると、従来技術と比べてア
ライメント誤差のばらつきが少ない。アライメントマー
クにベンゾシクロブテンを用いると、さらにばらつきを
抑えることができる。
Referring to FIG. 13, when the alignment mark according to the embodiment of the present invention is used, there is less variation in alignment error as compared with the prior art. When benzocyclobutene is used for the alignment mark, the variation can be further suppressed.

【0045】本実施の形態において、アライメントマー
クの数は、基板上に2個としたが、1個でもよく、基板
上に適当な間隔をあけて2〜3個設けることによって、
さらに精度よくアライメントを行うことができる。
In the present embodiment, the number of alignment marks is two on the substrate, but may be one, and by providing two or three at appropriate intervals on the substrate,
Further, alignment can be performed with higher accuracy.

【0046】[0046]

【発明の効果】以上のように本発明によれば、基板の第
2面の貫通孔が露出している部分の周辺が充填物によっ
て保護され、基板の第2面を研磨するときに、前記部分
の周辺が欠けることを防ぐことができ、貫通孔の第2面
の露出部分によるアライメントマークの形状が変化する
ことを防ぐことができる。また、貫通孔が充填されてい
るので、研磨するときに、研磨剤、潤滑油および薬品が
貫通孔に進入することを防ぐことができ、基板の貫通孔
の周辺部がこれらの進入物によって汚染されることを防
ぐことができる。貫通孔が充填されているので、第2面
をエッチングしたりレジストを除去したりするときに、
貫通孔にエッチング薬液およびレジスト洗浄用有機溶剤
が進入することを防ぐことができ、基板の第1面と支持
基板とを固定する粘着シートが前記薬液および溶剤によ
って化学変化して、粘着力が変化して、基板と支持基板
とを剥離させることが困難になることを防ぐことができ
る。
As described above, according to the present invention, the periphery of the portion of the second surface of the substrate where the through hole is exposed is protected by the filler, and when polishing the second surface of the substrate, The periphery of the portion can be prevented from being chipped, and the shape of the alignment mark can be prevented from being changed due to the exposed portion of the second surface of the through hole. Further, since the through holes are filled, it is possible to prevent abrasives, lubricating oil and chemicals from entering the through holes when polishing, and the peripheral portion of the through holes of the substrate is contaminated by these invading substances. Can be prevented. Since the through holes are filled, when etching the second surface or removing the resist,
The etching solution and the organic solvent for resist cleaning can be prevented from entering the through hole, and the adhesive sheet for fixing the first surface of the substrate and the supporting substrate is chemically changed by the solution and the solvent, so that the adhesive strength is changed. Thus, it is possible to prevent the separation of the substrate and the supporting substrate from becoming difficult.

【0047】また本発明によれば、充填物が可視光に対
して透明であるので、肉眼による観察でアライメントを
行うときに、基板の第2面に露出する貫通孔の輪郭が明
瞭に観察することができ、前記貫通孔をアライメントマ
ークとして用いることができる。
According to the present invention, since the filler is transparent to visible light, the outline of the through hole exposed on the second surface of the substrate is clearly observed when alignment is performed with the naked eye. And the through hole can be used as an alignment mark.

【0048】また本発明によれば、レジスト材料と充填
物との光吸収率が異なるので、たとえば画像処理および
レーザ光の反射による観察で自動アライメントを行うと
きに、基板の第2面に露出する貫通孔の輪郭が明瞭に観
察することができ、前記貫通孔をアライメントマークと
して用いることができる。
According to the present invention, since the light absorption of the resist material differs from that of the filling material, the resist material is exposed to the second surface of the substrate when performing automatic alignment by image processing and observation by reflection of laser light. The outline of the through hole can be clearly observed, and the through hole can be used as an alignment mark.

【0049】また本発明によれば、充填物が基板の第2
面から突出して段差をなしているので、充填物の輪郭、
すなわち基板の第2面に露出する貫通孔の輪郭が明瞭に
観察することができるので、前記貫通孔をアライメント
マークとして用いることができる。
Further, according to the present invention, the filler is formed on the second substrate.
Since it protrudes from the surface and forms a step, the contour of the filling,
That is, since the outline of the through hole exposed on the second surface of the substrate can be clearly observed, the through hole can be used as an alignment mark.

【0050】また本発明によれば、ベンゾシクロブテン
は可視光のもとでは透明であり、孔への充填度が高いの
で、肉眼によるアライメントが容易に行うことができる
とともに、基板を保護することができる。
Further, according to the present invention, since benzocyclobutene is transparent under visible light and has a high degree of filling of holes, alignment with the naked eye can be easily performed and the substrate can be protected. Can be.

【0051】また本発明によれば、精度の高いアライメ
ントを行うことができる。また本発明によれば、基板の
第2面の貫通孔が露出している部分の周辺が充填物によ
って保護され、基板の第2面を研磨するときに、前記部
分の周辺が欠けることを防ぐことができ、貫通孔の第2
面の露出部分によるアライメントマークの形状が変化す
ることを防ぐことができる。また、貫通孔が充填されて
いるので、研磨するときに、研磨剤、潤滑油および薬品
が貫通孔に進入することを防ぐことができ、基板の貫通
孔の周辺部がこれらの進入物によって汚染されることを
防ぐことができる。貫通孔が充填されているので、第2
面をエッチングしたりレジストを除去したりするとき
に、貫通孔にエッチング薬液およびレジスト洗浄用有機
溶剤が進入することを防ぐことができ、基板の第1面と
支持基板とを固定する粘着シートが前記薬液および溶剤
によって化学変化して、粘着力が変化して、基板と支持
基板とを剥離させることが困難になることを防ぐことが
できる。
According to the present invention, highly accurate alignment can be performed. According to the present invention, the periphery of the portion where the through-hole is exposed on the second surface of the substrate is protected by the filler, and the periphery of the portion is prevented from being chipped when the second surface of the substrate is polished. Can be through-hole second
It is possible to prevent the shape of the alignment mark from being changed due to the exposed portion of the surface. Further, since the through holes are filled, it is possible to prevent abrasives, lubricating oil and chemicals from entering the through holes when polishing, and the peripheral portion of the through holes of the substrate is contaminated by these invading substances. Can be prevented. Since the through holes are filled, the second
When etching the surface or removing the resist, it is possible to prevent the etching solution and the organic solvent for cleaning the resist from entering the through holes, and the adhesive sheet for fixing the first surface of the substrate and the supporting substrate is formed. It is possible to prevent a situation in which it becomes difficult to peel off the substrate and the supporting substrate due to a chemical change due to the chemical solution and the solvent and a change in adhesive force.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態の半導体装置21の平面図
である。
FIG. 1 is a plan view of a semiconductor device 21 according to an embodiment of the present invention.

【図2】図1の切断面線II−IIから見た断面図であ
る。
FIG. 2 is a cross-sectional view taken along the line II-II in FIG.

【図3】半導体装置21の製造における貫通孔形成工程
の前半を示す工程断面図である。
3 is a process cross-sectional view showing a first half of a through-hole forming process in manufacturing the semiconductor device 21. FIG.

【図4】孔26aに充填物である樹脂27を充填する充
填工程を示す工程断面図である。
FIG. 4 is a process cross-sectional view showing a filling step of filling a resin 27 as a filler into a hole 26a.

【図5】半導体装置21の製造における貫通孔形成工程
の後半を示す工程断面図である。
FIG. 5 is a process sectional view showing the latter half of the through-hole forming process in the manufacture of the semiconductor device 21;

【図6】半導体装置21にアライメントマーク28が形
成されたときの断面図である。
FIG. 6 is a cross-sectional view when an alignment mark is formed on the semiconductor device 21;

【図7】半導体装置21の基板22の第2面24に半導
体素子のパターンを形成する素子形成工程を示す工程断
面図である。
FIG. 7 is a process cross-sectional view showing an element forming step of forming a pattern of a semiconductor element on a second surface 24 of a substrate 22 of the semiconductor device 21.

【図8】半導体装置21の基板22の第2面24に半導
体素子のパターンを形成する素子形成工程を示す工程断
面図である。
8 is a process cross-sectional view showing an element forming step of forming a semiconductor element pattern on a second surface 24 of a substrate 22 of the semiconductor device 21. FIG.

【図9】半導体装置21の基板22の第2面24に半導
体素子のパターンを形成する素子形成工程を示す工程断
面図である。
FIG. 9 is a process cross-sectional view showing an element forming step of forming a pattern of a semiconductor element on a second surface 24 of a substrate 22 of the semiconductor device 21.

【図10】本発明の他の実施の形態である半導体装置2
1Aの製造工程を示す工程断面図である。
FIG. 10 shows a semiconductor device 2 according to another embodiment of the present invention.
It is process sectional drawing which shows the manufacturing process of 1A.

【図11】本発明の他の実施の形態である半導体装置2
1Aの製造工程を示す工程断面図である。
FIG. 11 shows a semiconductor device 2 according to another embodiment of the present invention.
It is process sectional drawing which shows the manufacturing process of 1A.

【図12】本発明の他の実施の形態である半導体装置2
1Aの製造工程を示す工程断面図である。
FIG. 12 shows a semiconductor device 2 according to another embodiment of the present invention.
It is process sectional drawing which shows the manufacturing process of 1A.

【図13】本発明の実施の形態のアライメントマークを
用いた場合と、従来技術のアライメントマークを用いた
場合とのアライメント誤差のばらつきを示すグラフであ
る。
FIG. 13 is a graph showing a variation in alignment error between the case where the alignment mark according to the embodiment of the present invention is used and the case where the alignment mark of the related art is used.

【図14】従来技術である半導体装置1を示す平面図お
よび断面図である。
14A and 14B are a plan view and a cross-sectional view illustrating a semiconductor device 1 according to the related art.

【図15】ウエットエッチングによって孔7を形成した
半導体装置1Aを示す平面図および断面図である。
FIG. 15 is a plan view and a cross-sectional view showing a semiconductor device 1A in which a hole 7 is formed by wet etching.

【図16】半導体装置1Bを示す平面図および断面図で
ある。
16A and 16B are a plan view and a cross-sectional view illustrating a semiconductor device 1B.

【図17】汚染部位8および粘着シート9の粘着力を変
化させるような部位10が形成された半導体装置1を示
す平面図および断面図である。
17A and 17B are a plan view and a cross-sectional view illustrating the semiconductor device 1 in which a contaminated portion 8 and a portion 10 that changes the adhesive strength of the adhesive sheet 9 are formed.

【図18】半導体装置1の基板3の第2面6にレジスト
を塗布したものを示す平面図および断面図である。
FIGS. 18A and 18B are a plan view and a cross-sectional view illustrating a state where a resist is applied to the second surface 6 of the substrate 3 of the semiconductor device 1. FIGS.

【符号の説明】[Explanation of symbols]

21,21A 半導体装置 22 基板 23 第1面 24 第2面 25 素子 26 貫通孔 27 樹脂 28 アライメントマーク 21, 21A Semiconductor device 22 Substrate 23 First surface 24 Second surface 25 Element 26 Through hole 27 Resin 28 Alignment mark

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 基板の第1面、および第1面の裏面であ
る第2面に素子が形成される半導体装置に設けられるア
ライメントマークにおいて、 第1面から第2面に貫通した貫通孔に、第2面から露出
するように第1面から充填物が充填されたことを特徴と
するアライメントマーク。
An alignment mark provided in a semiconductor device in which an element is formed on a first surface of a substrate and a second surface which is a back surface of the first surface, wherein a through hole penetrating from the first surface to the second surface is provided. A filling material filled from the first surface so as to be exposed from the second surface.
【請求項2】 前記充填物が、アライメントの観察に用
いる可視光に対して透明であることを特徴とする請求項
1記載のアライメントマーク。
2. The alignment mark according to claim 1, wherein the filler is transparent to visible light used for observation of alignment.
【請求項3】 前記充填物が、その上に塗布されるレジ
スト材料と比べて光吸収率が異なることを特徴とする請
求項1記載のアライメントマーク。
3. The alignment mark according to claim 1, wherein the filler has a different light absorption rate than a resist material applied thereon.
【請求項4】 前記充填物が、基板の第2面から突出し
ていることを特徴とする請求項1〜3のいずれか1つに
記載のアライメントマーク。
4. The alignment mark according to claim 1, wherein the filler protrudes from the second surface of the substrate.
【請求項5】 前記充填物が、ベンゾシクロブテンから
成ることを特徴とする請求項1〜3のいずれか1つに記
載のアライメントマーク。
5. The alignment mark according to claim 1, wherein the filler is made of benzocyclobutene.
【請求項6】 基板の第1面、および第1面の裏面であ
る第2面に素子のパターンを形成する半導体装置の製造
方法において、 第1面から第2面に貫通する貫通孔を形成する貫通孔形
成工程と、 前記貫通孔に、第2面から露出するように第1面から充
填物を充填してアライメントマークを形成する充填工程
と、 前記アライメントマークを用い、基板の第1面に形成さ
れた素子のパターンに対して、第2面に形成する素子の
パターンのアライメントを行うアライメント工程と、 第2面に素子のパターンを形成する素子形成工程とを含
むことを特徴とする半導体装置の製造方法。
6. A method of manufacturing a semiconductor device in which an element pattern is formed on a first surface of a substrate and a second surface which is a back surface of the first surface, wherein a through hole penetrating from the first surface to the second surface is formed. A filling step of filling the through hole with a filler from a first surface so as to be exposed from a second surface to form an alignment mark; and a first surface of a substrate using the alignment mark. A semiconductor device comprising: an alignment step of aligning an element pattern formed on a second surface with an element pattern formed on a second surface; and an element forming step of forming an element pattern on the second surface. Device manufacturing method.
【請求項7】 基板の第1面、および第1面の裏面であ
る第2面に素子が形成される半導体装置において、 第1面から第2面に貫通した貫通孔に、第2面から露出
するように第1面から充填物が充填されるアライメント
マークを有することを特徴とする半導体装置。
7. A semiconductor device in which elements are formed on a first surface of a substrate and a second surface which is a back surface of the first surface, wherein a through-hole penetrating from the first surface to the second surface is provided. A semiconductor device having an alignment mark that is filled with a filler from a first surface so as to be exposed.
JP2000311069A 2000-10-11 2000-10-11 Alignment mark and method for manufacturing semiconductor device Expired - Fee Related JP3638250B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000311069A JP3638250B2 (en) 2000-10-11 2000-10-11 Alignment mark and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000311069A JP3638250B2 (en) 2000-10-11 2000-10-11 Alignment mark and method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JP2002118055A true JP2002118055A (en) 2002-04-19
JP3638250B2 JP3638250B2 (en) 2005-04-13

Family

ID=18790898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000311069A Expired - Fee Related JP3638250B2 (en) 2000-10-11 2000-10-11 Alignment mark and method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3638250B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165042A (en) * 2004-12-02 2006-06-22 Sony Corp Transfer apparatus, transfer method, and inspection device
JP2009076497A (en) * 2007-09-18 2009-04-09 Shinko Electric Ind Co Ltd Method of manufacturing semiconductor device
CN103713477A (en) * 2012-09-28 2014-04-09 无锡华润上华半导体有限公司 Alignment structure and alignment method for dual surface lithography machine
JP2015095659A (en) * 2013-11-14 2015-05-18 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーRohm and Haas Electronic Materials LLC Gap filling method
CN105283947A (en) * 2013-06-13 2016-01-27 住友电气工业株式会社 Silicon carbide semiconductor device manufacturing method
JP2016197619A (en) * 2015-04-02 2016-11-24 住友電気工業株式会社 Semiconductor element formation substrate, manufacturing method of semiconductor element formation substrate and manufacturing method of semiconductor element
KR20210038291A (en) * 2019-09-27 2021-04-07 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Apparatus and method for forming alignment marks
US11270950B2 (en) 2019-09-27 2022-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for forming alignment marks

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165042A (en) * 2004-12-02 2006-06-22 Sony Corp Transfer apparatus, transfer method, and inspection device
JP2009076497A (en) * 2007-09-18 2009-04-09 Shinko Electric Ind Co Ltd Method of manufacturing semiconductor device
CN103713477A (en) * 2012-09-28 2014-04-09 无锡华润上华半导体有限公司 Alignment structure and alignment method for dual surface lithography machine
CN105283947A (en) * 2013-06-13 2016-01-27 住友电气工业株式会社 Silicon carbide semiconductor device manufacturing method
JP2015095659A (en) * 2013-11-14 2015-05-18 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーRohm and Haas Electronic Materials LLC Gap filling method
KR20150056077A (en) * 2013-11-14 2015-05-22 롬 앤드 하스 일렉트로닉 머트어리얼즈 엘엘씨 Gap-fill methods
KR102356815B1 (en) * 2013-11-14 2022-01-27 롬 앤드 하스 일렉트로닉 머트어리얼즈 엘엘씨 Gap-fill methods
JP2016197619A (en) * 2015-04-02 2016-11-24 住友電気工業株式会社 Semiconductor element formation substrate, manufacturing method of semiconductor element formation substrate and manufacturing method of semiconductor element
KR20210038291A (en) * 2019-09-27 2021-04-07 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Apparatus and method for forming alignment marks
US11270950B2 (en) 2019-09-27 2022-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for forming alignment marks
KR102421290B1 (en) * 2019-09-27 2022-07-15 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Apparatus and method for forming alignment marks

Also Published As

Publication number Publication date
JP3638250B2 (en) 2005-04-13

Similar Documents

Publication Publication Date Title
US6680241B2 (en) Method of manufacturing semiconductor devices by dividing wafer into chips and such semiconductor devices
KR100588412B1 (en) Semiconductor wafer dividing method
EP1676310B1 (en) Method for preparing and assembling substrates
US8053337B2 (en) Method of manufacturing semiconductor device
US20060205182A1 (en) Method for manufacturing semiconductor device
US6063695A (en) Simplified process for the fabrication of deep clear laser marks using a photoresist mask
US9230939B2 (en) Method for producing image pickup apparatus, method for producing semiconductor apparatus, and joined wafer
JP2008521214A (en) Thinner semiconductor wafers
KR20060093292A (en) Semiconductor device and manufacturing method thereof
US6020249A (en) Method for photo alignment after CMP planarization
JP2005303214A (en) Grinding method for semiconductor wafer
TWI399817B (en) Method of manufacturing semiconductor device in which bottom surface and side surface of semiconductor substrate are covered with resin protective film
JP3638250B2 (en) Alignment mark and method for manufacturing semiconductor device
CA1205576A (en) Method of manufacturing an integrated circuit device
KR20100071909A (en) Pr0cessed substrate and method for manufacturing same
JP2010080769A (en) Method of manufacturing semiconductor device
US6828217B2 (en) Dicing process for GAAS/INP and other semiconductor materials
TWI594323B (en) SOI wafer manufacturing method
US8926848B2 (en) Through hole forming method
CN113314404B (en) Bonding method
JPH01305534A (en) Manufacture of semiconductor substrate
JP5332120B2 (en) Manufacturing method of semiconductor device
US4815208A (en) Method of joining substrates for planar electrical interconnections of hybrid circuits
KR100698098B1 (en) Method for Manufacturing of Semiconductor Device
JPH09162087A (en) Production of laminated substrate

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041005

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050107

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees