JP2002118041A - Production line of semiconductor device and manufacturing method thereof - Google Patents

Production line of semiconductor device and manufacturing method thereof

Info

Publication number
JP2002118041A
JP2002118041A JP2000307260A JP2000307260A JP2002118041A JP 2002118041 A JP2002118041 A JP 2002118041A JP 2000307260 A JP2000307260 A JP 2000307260A JP 2000307260 A JP2000307260 A JP 2000307260A JP 2002118041 A JP2002118041 A JP 2002118041A
Authority
JP
Japan
Prior art keywords
gate electrode
semiconductor layer
oxide film
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000307260A
Other languages
Japanese (ja)
Inventor
Toshimitsu Taniguchi
敏光 谷口
Takashi Arai
隆 新井
Kazuhiro Yoshitake
和広 吉武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2000307260A priority Critical patent/JP2002118041A/en
Publication of JP2002118041A publication Critical patent/JP2002118041A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide the production line of a semiconductor device which keeps the characteristics of a device to have less variance, while keeping the productivity thereof and to provide a manufacturing method of a semiconductor device. SOLUTION: This production line of a semiconductor device is provided with a gate electrode, which is formed on a P-type semiconductor substrate with a gate oxide film formed thereon in between, and an N-type source drain region in the substrate which is adjacent to the gate electrode. Furthermore, it is also provided with a measuring apparatus 21 for measure the film thickness of a dummy oxide film which is produced by an oxidizing furnace 20, and a CPU 22 which optionally selects the condition of ion implantation work, using an ion-implanting device 23 according to the measurement result of the measuring apparatus 21.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、生産性を維持した
上で、デバイス特性バラツキの少ない半導体装置を提供
する半導体装置の生産ラインと、そのような半導体装置
の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device production line for providing a semiconductor device with less variation in device characteristics while maintaining productivity, and a method for manufacturing such a semiconductor device.

【0002】[0002]

【従来の技術】以下、従来の半導体装置の製造方法、特
に半導体装置の生産ラインでの各種作業工程について説
明する。
2. Description of the Related Art A conventional method of manufacturing a semiconductor device, in particular, various operation steps in a semiconductor device production line will be described below.

【0003】従来、第1導電型、例えばP型の半導体基
板上にゲート酸化膜を形成し、当該ゲート酸化膜上にゲ
ート電極を形成した後に、当該ゲート電極に隣接するよ
うにN型のソース・ドレイン領域を形成して成る半導体
装置において、各工程で製造規格(例えば、膜厚、線幅
等)を決めて、それらが所望の範囲内に収まった場合に
のみ、次工程へ進むようにしていた。この場合、前工程
での加工実績値は、後工程での作業条件に影響を与えて
いなかった。
Conventionally, a gate oxide film is formed on a semiconductor substrate of a first conductivity type, for example, a P-type, a gate electrode is formed on the gate oxide film, and an N-type source is formed adjacent to the gate electrode. In a semiconductor device having a drain region formed, a manufacturing standard (eg, film thickness, line width, etc.) is determined in each step, and the process is advanced to the next step only when they fall within a desired range. . In this case, the actual processing value in the preceding process did not affect the working conditions in the subsequent process.

【0004】ここで、近年のデザインルールの微細化へ
の要求とともに、各工程での加工バラツキの低減要求
は、更に厳しくなってきている。
[0004] Here, along with the recent demand for finer design rules, the demand for reduction in processing variations in each process has become more severe.

【0005】そのため、デバイス特性を優先させてバラ
ツキ規格を厳しくすると、各工程での歩留まりが低下
し、生産性が低下することになる。
[0005] Therefore, if the variation standard is made strict by giving priority to the device characteristics, the yield in each step is reduced, and the productivity is reduced.

【0006】従って、本発明では、前工程での加工実績
に応じて、後工程での作業条件を任意に変更すること
で、生産性を維持した上で、デバイス特性バラツキの少
ない半導体装置の生産ライン、半導体装置の製造方法を
提供することを目的とする。
Therefore, according to the present invention, it is possible to produce a semiconductor device with less variation in device characteristics while maintaining productivity by arbitrarily changing working conditions in a post-process according to the processing results in a pre-process. It is an object of the present invention to provide a method for manufacturing a line and a semiconductor device.

【0007】[0007]

【課題を解決するための手段】そこで、上記課題に鑑み
本発明の半導体装置の生産ラインは、第1導電型の半導
体層上に形成されたゲート酸化膜を介して当該半導体層
上に形成されたゲート電極と、当該ゲート電極に隣接す
るように半導体層内に形成された第2導電型のソース・
ドレイン領域とを有する半導体装置を生産するものにお
いて、前工程での加工実績を測定する測定器と、前記測
定器による測定結果に応じて後工程での作業条件を選定
する制御装置とを具備したことを特徴とする。
In view of the above-mentioned problems, a production line of a semiconductor device according to the present invention is formed on a semiconductor layer of a first conductivity type via a gate oxide film formed on the semiconductor layer. A second conductive type source electrode formed in the semiconductor layer so as to be adjacent to the gate electrode.
In the production of a semiconductor device having a drain region, the device includes a measuring device for measuring a processing result in a previous process, and a control device for selecting a working condition in a subsequent process according to a measurement result by the measuring device. It is characterized by the following.

【0008】これにより、測定器により測定された前工
程での加工実績に応じて、制御装置が後工程での作業条
件を選定することで、生産性を維持した上で、特性バラ
ツキの少ない半導体装置の生産ラインが構築可能にな
る。
Accordingly, the control device selects the working conditions in the post-process according to the processing results in the pre-process measured by the measuring device, thereby maintaining the productivity and reducing the semiconductor characteristics. A production line for the equipment can be constructed.

【0009】また、本発明の半導体装置の生産ラインに
おいて、前工程での加工実績を測定する測定器と、後工
程での各種作業条件データを記憶する記憶装置と、前記
測定器による測定結果に応じて前記記憶装置内に記憶さ
れている各種作業条件データから所望の作業条件を選定
する制御装置とを具備したことを特徴とする。
Further, in the semiconductor device production line of the present invention, a measuring device for measuring a processing result in a previous process, a storage device for storing various operation condition data in a subsequent process, and a measuring result by the measuring device. A control device for selecting a desired operation condition from various operation condition data stored in the storage device.

【0010】これにより、測定器により測定された前工
程での加工実績に応じて、制御装置が記憶装置内に記憶
されている各種作業条件データから所望の作業条件を選
定することで、生産性を維持した上で、特性バラツキの
少ない半導体装置の生産ラインが構築可能になる。
[0010] Thus, the control device selects desired work conditions from various work condition data stored in the storage device in accordance with the processing results of the previous process measured by the measuring device, thereby improving productivity. In addition, it is possible to construct a production line for semiconductor devices with less characteristic variations while maintaining the above.

【0011】更に、本発明の半導体装置の生産ラインに
おいて、前工程での加工実績を測定する測定器と、後工
程での各種作業条件データを記憶する記憶装置と、前記
測定器による測定結果に応じて前記記憶装置内に記憶さ
れている各種作業条件データから所望の作業条件を選定
し、当該所望の作業条件に基づいて後工程での作業を制
御する制御装置とを具備したことを特徴とする。
Further, in the semiconductor device production line of the present invention, a measuring device for measuring a processing result in a preceding process, a storage device for storing various operation condition data in a subsequent process, and a measuring result by the measuring device. A control device for selecting a desired work condition from various work condition data stored in the storage device in accordance therewith, and controlling a work in a post-process based on the desired work condition. I do.

【0012】これにより、測定器により測定された前工
程での加工実績に応じて、制御装置が記憶装置内に記憶
されている各種作業条件データから所望の作業条件を選
定し、当該所望の作業条件に基づいて後工程での作業を
制御することで、生産性を維持した上で、特性バラツキ
の少ない半導体装置の生産ラインが構築可能になる。
Thus, the control device selects a desired operation condition from various operation condition data stored in the storage device in accordance with the processing results in the previous process measured by the measuring device, and selects the desired operation condition. By controlling the work in the post-process based on the conditions, it is possible to construct a production line of semiconductor devices with less characteristic variation while maintaining productivity.

【0013】また、本発明の半導体装置の生産ラインに
おいて、前記前工程が前記半導体基板上にダミー酸化膜
を形成する工程で、後工程が当該ダミー酸化膜上からし
きい値電圧調整用の不純物をイオン注入する工程である
ことを特徴とする。
Further, in the semiconductor device production line of the present invention, the preceding step is a step of forming a dummy oxide film on the semiconductor substrate, and the subsequent step is a step of removing a threshold voltage adjusting impurity from the dummy oxide film. Is a step of ion implantation.

【0014】更に、本発明の半導体装置の生産ラインに
おいて、前記前工程が前記半導体基板上にゲート酸化膜
を介してゲート電極を形成する工程で、後工程が当該ゲ
ート電極に隣接するように半導体基板内に第2導電型の
ソース・ドレイン領域用の不純物をイオン注入する工程
であることを特徴とする。
Further, in the semiconductor device production line of the present invention, the pre-process is a step of forming a gate electrode on the semiconductor substrate via a gate oxide film, and the post-process is adjacent to the gate electrode. The method is characterized in that it is a step of ion-implanting impurities for a second conductivity type source / drain region into the substrate.

【0015】また、本発明の半導体装置の製造方法は、
測定器により測定された前工程での加工実績に応じて、
制御装置が後工程での作業条件を選定することを特徴と
する。
Further, a method of manufacturing a semiconductor device according to the present invention
According to the processing results in the previous process measured by the measuring device,
It is characterized in that the control device selects work conditions in a post-process.

【0016】これにより、測定器により測定された前工
程での加工実績に応じて、制御装置が後工程での作業条
件を選定することで、生産性を維持した上で、特性バラ
ツキの少ない半導体装置が実現できる。
[0016] With this, the control device selects the working conditions in the post-process according to the processing results in the pre-process measured by the measuring device, thereby maintaining the productivity and reducing the semiconductor characteristics. The device can be realized.

【0017】更に、本発明の半導体装置の製造方法は、
測定器により測定された前工程での加工実績に応じて、
制御装置が記憶装置内に記憶された後工程での各種作業
条件データを選定することを特徴とする。
Further, the method of manufacturing a semiconductor device according to the present invention
According to the processing results in the previous process measured by the measuring device,
The control device selects various operation condition data in a post-process stored in the storage device.

【0018】これにより、測定器により測定された前工
程での加工実績に応じて、制御装置が記憶装置内に記憶
された後工程での各種作業条件データを選定すること
で、生産性を維持した上で、特性バラツキの少ない半導
体装置が実現できる。
Thus, the control device selects various operation condition data in the post-process stored in the storage device in accordance with the processing results in the pre-process measured by the measuring instrument, thereby maintaining the productivity. After that, a semiconductor device with less variation in characteristics can be realized.

【0019】また、本発明の半導体装置の製造方法は、
測定器により測定された前工程での加工実績に応じて、
制御装置が記憶装置内に記憶された後工程での各種作業
条件データから所望の作業条件を選定し、当該所望の作
業条件に基づいて後工程での作業を制御することを特徴
とする。
Further, a method of manufacturing a semiconductor device according to the present invention
According to the processing results in the previous process measured by the measuring device,
The control device selects a desired operation condition from various operation condition data in the post-process stored in the storage device, and controls the operation in the post-process based on the desired operation condition.

【0020】これにより、測定器により測定された前工
程での加工実績に応じて、制御装置が記憶装置内に記憶
された後工程での各種作業条件データを選定し、当該所
望の作業条件に基づいて後工程での作業を制御すること
で、生産性を維持した上で、特性バラツキの少ない半導
体装置が実現できる。
According to this, the control device selects various operation condition data in the post-process stored in the storage device in accordance with the processing results in the previous process measured by the measuring instrument, and selects the desired operation condition. By controlling the work in the post-process based on this, it is possible to realize a semiconductor device with less characteristic variation while maintaining productivity.

【0021】更に、本発明の半導体装置の製造方法にお
いて、前記前工程が前記半導体基板上にダミー酸化膜を
形成する工程で、後工程が当該ダミー酸化膜上からしき
い値電圧調整用の不純物をイオン注入する工程であるこ
とを特徴とする。
Further, in the method of manufacturing a semiconductor device according to the present invention, the preceding step is a step of forming a dummy oxide film on the semiconductor substrate, and the subsequent step is a step of removing a threshold voltage adjusting impurity from the dummy oxide film. Is a step of ion implantation.

【0022】また、本発明の半導体装置の製造方法にお
いて、前記前工程が前記半導体基板上にゲート酸化膜を
介してゲート電極を形成する工程で、後工程が当該ゲー
ト電極に隣接するように半導体層基板に第2導電型のソ
ース・ドレイン領域用の不純物をイオン注入する工程で
あることを特徴とする。
Further, in the method of manufacturing a semiconductor device according to the present invention, the pre-process is a step of forming a gate electrode on the semiconductor substrate via a gate oxide film, and the post-process is adjacent to the gate electrode. The method is characterized in that it is a step of ion-implanting an impurity for a source / drain region of the second conductivity type into the layer substrate.

【0023】[0023]

【発明の実施の形態】以下、本発明の一実施形態に係る
半導体装置の製造方法、特に半導体装置の生産ラインで
の各種作業工程について図面を参照しながら説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a method for manufacturing a semiconductor device according to an embodiment of the present invention, in particular, various working steps in a semiconductor device production line will be described with reference to the drawings.

【0024】図1乃至図6は、本発明の半導体装置の製
造方法を各工程順に示した断面図であり、一例としてP
チャネル型のMOSトランジスタ構造について図示して
ある。尚、Nチャネル型のMOSトランジスタ構造につ
いての説明は省略するが、導電型が異なるだけで、同様
な構造となるのは周知の通りである。
FIGS. 1 to 6 are sectional views showing a method of manufacturing a semiconductor device according to the present invention in the order of steps.
A channel type MOS transistor structure is illustrated. Although the description of the structure of the N-channel MOS transistor is omitted, it is well known that the structure is the same except for the conductivity type.

【0025】先ず、図1において、例えばP型半導体基
板1の所望領域にLOCOS法によりおよそ450nm
程度の膜厚の素子分離膜2を形成する。
First, in FIG. 1, for example, a desired region of a P-type semiconductor substrate 1 is approximately 450 nm by a LOCOS method.
An element isolation film 2 having a film thickness of about the same is formed.

【0026】次に、図2において、全面を熱酸化するこ
とで、前記素子分離膜2以外の前記基板1上におよそ5
0nm程度の膜厚のダミー(犠牲)酸化膜3を形成す
る。
Next, as shown in FIG. 2, the entire surface is thermally oxidized to leave about 5 μm on the substrate 1 other than the element isolation film 2.
A dummy (sacrifice) oxide film 3 having a thickness of about 0 nm is formed.

【0027】続いて、図3において、前記素子分離膜2
及び前記ダミー酸化膜3上から前記基板1にN型ウエル
形成用及びしきい値電圧調整用に不純物をイオン注入す
る。例えば、リンイオンをおよそ380KeVの加速電
圧で、1.5×1013/cm 2の注入条件でN型ウエル
形成用の第1のイオン注入を行ない、引き続いて、リン
イオンをおよそ140KeVの加速電圧で、4.0×1
12/cm2の注入条件でN型ウエル形成用の第2のイ
オン注入を行なうことで、N型ウエル4を形成し、更に
ニフッ化ボロンイオンをおよそ70KeVの加速電圧
で、1.14×1013/cm2の注入条件でチャネルイ
オン注入を行うことで、チャネルイオン注入層5を形成
している。
Subsequently, referring to FIG.
And an N-type well on the substrate 1 from above the dummy oxide film 3.
Impurity ion implantation for formation and threshold voltage adjustment
You. For example, phosphorous ions are accelerated at an acceleration
1.5 × 10 at pressure13/ Cm TwoN-type well under the same injection conditions
A first ion implantation for formation is performed, followed by phosphorous
The ions were charged at an acceleration voltage of about 140 KeV to 4.0 × 1
012/ CmTwoThe second implantation for forming the N-type well under the implantation conditions of FIG.
By performing on-injection, an N-type well 4 is formed.
Acceleration voltage of about 70 KeV for boron difluoride ion
And 1.14 × 1013/ CmTwoChannel conditions
Forming channel ion implantation layer 5 by performing on-implantation
are doing.

【0028】次に、図4において、前記ダミー酸化膜3
を除去した後に、全面を熱酸化することで、前記素子分
離膜2以外の前記基板1上におよそ7nm程度の膜厚の
ゲート酸化膜6を形成する。そして、前記ゲート酸化膜
6上にゲート電極7をおよそ200nm程度の膜厚で形
成する。尚、本実施形態のゲート電極7は、POCl 3
を熱拡散源にしてリンドープし導電化を図ったポリシリ
コン膜から構成されている。更に言えば、このポリシリ
コン膜の上にタングステンシリサイド(WSix)膜等
が積層されて成るポリサイド電極としても良い。
Next, referring to FIG.
Is removed, and the entire surface is thermally oxidized, whereby the element component is removed.
On the substrate 1 other than the release film 2, a film having a thickness of about 7 nm
A gate oxide film 6 is formed. And the gate oxide film
A gate electrode 7 having a thickness of about 200 nm is formed on
To achieve. Incidentally, the gate electrode 7 of this embodiment is made of POCl. Three
Poly-silicon doped with phosphorus for thermal conductivity
It is composed of a Kon film. Furthermore, this polysilicon
Tungsten silicide (WSix) film on the capacitor film
May be used as a polycide electrode.

【0029】更に、図5において、前記ゲート電極7に
隣接するようにP型不純物をイオン注入して低濃度のソ
ース・ドレイン領域8,9を形成する。尚、本工程で
は、P型不純物として、例えばニフッ化ボロンイオンを
およそ20KeVの加速電圧で、2.0×1013/cm
2の注入条件でイオン注入している。
Further, in FIG. 5, P-type impurities are ion-implanted so as to be adjacent to the gate electrode 7 to form low-concentration source / drain regions 8 and 9. In this step, as a P-type impurity, for example, boron difluoride ion at 2.0 × 10 13 / cm 2 at an acceleration voltage of about 20 KeV.
Ion implantation is performed under the implantation condition 2 .

【0030】次に、図6において、前記ゲート電極7を
被覆するように絶縁膜を形成した後に、当該絶縁膜をエ
ッチバックすることで、当該ゲート電極7の側壁部に側
壁絶縁膜10を形成する。そして、前記側壁絶縁膜10
に隣接するようにP型不純物をイオン注入して高濃度の
ソース・ドレイン領域11,12を形成する。尚、本工
程では、P型不純物として、例えばニフッ化ボロンイオ
ンをおよそ40KeVの加速電圧で、2.0×1015
cm2の注入条件でイオン注入している。
Next, in FIG. 6, after forming an insulating film so as to cover the gate electrode 7, the insulating film is etched back to form a side wall insulating film 10 on the side wall of the gate electrode 7. I do. Then, the side wall insulating film 10
P-type impurities are ion-implanted so as to be adjacent to the source / drain regions 11 and 12 with high concentration. In this step, as a P-type impurity, for example, boron difluoride ion is added at an acceleration voltage of about 40 KeV at 2.0 × 10 15 /
Ions are implanted under the implantation condition of cm 2 .

【0031】以下、図示した説明は省略するが、基板全
面に層間絶縁膜を形成し、当該層間絶縁膜を介してソー
ス電極、ドレイン電極を形成した後に、不図示のパッシ
ベーション膜を形成して半導体装置を完成させる。
Hereinafter, although illustration is omitted, an interlayer insulating film is formed on the entire surface of the substrate, a source electrode and a drain electrode are formed through the interlayer insulating film, and then a passivation film (not shown) is formed. Complete the device.

【0032】ここで、本発明の特徴である上記半導体装
置を生産する生産ラインについて図面を参照しながら説
明する。尚、以下の説明ではダミー酸化膜3の加工膜厚
に対しチャネルイオン注入条件を選定する場合を例にし
て説明する。
Here, a production line for producing the semiconductor device, which is a feature of the present invention, will be described with reference to the drawings. In the following description, an example in which channel ion implantation conditions are selected for the processed film thickness of the dummy oxide film 3 will be described.

【0033】図7は上記半導体装置の生産ラインを模式
的に示す斜視図で、先ず上流側からウエハ(図示省略)
が拡散炉20まで搬送されてきて(搬送機構については
図示を省略し、矢印で搬送ラインを示す。)、ここで熱
処理が施されて前記基板1上に所望膜厚のダミー酸化膜
3が形成される。
FIG. 7 is a perspective view schematically showing a production line of the semiconductor device. First, a wafer (not shown) is taken from the upstream side.
Is transported to the diffusion furnace 20 (the transport mechanism is not shown, and a transport line is indicated by an arrow). Here, a heat treatment is performed to form a dummy oxide film 3 having a desired film thickness on the substrate 1. Is done.

【0034】続いて、ダミー酸化膜3が形成されたウエ
ハが次工程に搬送され、ここで測定器21により当該ダ
ミー酸化膜3の加工膜厚が測定される。そして、このダ
ミー酸化膜3の加工膜厚が所望の規格内に入っているか
判定される。本判定は、制御装置としてのCPU22に
より処理される。即ち、当該CPU22は、その内部に
搭載した記憶装置内に記憶された(設定されている)ダ
ミー酸化膜の加工膜厚の規格範囲データ(1種類あるい
は数種類)と、測定器21から受取った測定結果とを比
較して、その測定結果が規格範囲内に入っているか否か
判定する(図8に示すステップa)。
Subsequently, the wafer having the dummy oxide film 3 formed thereon is transported to the next step, where the processing thickness of the dummy oxide film 3 is measured by the measuring device 21. Then, it is determined whether or not the processed film thickness of the dummy oxide film 3 falls within a desired standard. This determination is processed by the CPU 22 as a control device. That is, the CPU 22 stores the specification range data (one or several types) of the processed film thickness of the dummy oxide film stored (set) in the storage device mounted therein and the measurement value received from the measuring device 21. By comparing the result with the result, it is determined whether or not the measured result is within the standard range (step a shown in FIG. 8).

【0035】そして、CPU22は、その測定結果が規
格範囲外であると判定した場合には、所望の規格外処理
を行なう(図8に示すステップb)。また、CPU22
が、その測定結果が規格範囲内であると判定した場合に
は、次のステップに移行する。
When the CPU 22 determines that the measurement result is out of the standard range, the CPU 22 performs a desired non-standard processing (step b shown in FIG. 8). Also, the CPU 22
However, if it is determined that the measurement result is within the specification range, the process proceeds to the next step.

【0036】ここで、ダミー酸化膜の加工膜厚の規格範
囲データが1種類のみ設定されている場合について説明
すると、CPU22は、その規格範囲内と判定された加
工膜厚のダミー酸化膜3に対して、上述したようにN型
ウエル形成用のイオン注入を施した後に、チャネルイオ
ン注入を施す。この場合には、CPU22は、記憶装置
内に記憶されている当該ダミー酸化膜3の加工膜厚に対
して設定されている1種類のチャネルイオン注入条件に
基づいて、CPU22はしきい値電圧調整用のチャネル
イオン注入が施される。
Here, a description will be given of a case where only one type of standard thickness data of the processed film thickness of the dummy oxide film is set. The CPU 22 determines whether the dummy oxide film 3 of the processed film thickness determined to be within the specified range is set. On the other hand, after ion implantation for forming an N-type well is performed as described above, channel ion implantation is performed. In this case, the CPU 22 adjusts the threshold voltage based on one type of channel ion implantation condition set for the processed film thickness of the dummy oxide film 3 stored in the storage device. Channel ion implantation is performed.

【0037】また、ダミー酸化膜の加工膜厚の規格範囲
データが数種類設定されている場合について説明する
と、先ず、CPU22は、前述の測定結果がその数種類
の規格範囲データのうち、どの範囲内に該当するか選択
する(図8に示すステップc)。そして、所望の範囲デ
ータに対応するチャネルイオン注入条件を選定し(図8
に示すステップd)、その選定した所望のチャネルイオ
ン注入条件に基づいて、CPU22はしきい値電圧調整
用のチャネルイオン注入を施す(図8に示すステップ
e)。尚、図8では、N型ウエル形成用のイオン注入条
件は、ダミー酸化膜の加工膜厚に関係なく一定であるた
め、図示した説明は省略しているが、上述したようにN
型ウエル形成用のイオン注入を施した後に、チャネルイ
オン注入を施すものである。
A description will be given of the case where several types of standard thickness data of the processed film thickness of the dummy oxide film are set. First, the CPU 22 determines in which of the several types of standard range data the above-described measurement results are included. It is selected whether it corresponds (step c shown in FIG. 8). Then, channel ion implantation conditions corresponding to the desired range data are selected (FIG. 8).
In step d), the CPU 22 performs channel ion implantation for adjusting the threshold voltage based on the selected desired channel ion implantation condition (step e in FIG. 8). In FIG. 8, the ion implantation conditions for forming the N-type well are constant irrespective of the processed film thickness of the dummy oxide film.
After ion implantation for forming a mold well, channel ion implantation is performed.

【0038】ここで、図9に上述したチャネルイオン注
入を施す際の、各種ダミー酸化膜の加工膜厚の範囲に対
応して選定されるチャネルイオン注入時の加速電圧のデ
ータを示す。
FIG. 9 shows data of the acceleration voltage at the time of channel ion implantation, which is selected in accordance with the range of the processed film thickness of various dummy oxide films when the above-described channel ion implantation is performed.

【0039】例えば、本実施形態では、チャネルイオン
の注入条件として、上述したようにフッ化ボロンイオン
をおよそ70KeVの加速電圧で、1.14×1013
cm 2の注入量としている。この場合において、70K
eVの加速電圧で対応できるダミー酸化膜3の加工膜厚
は、およそ47.5nm〜50.5nmの範囲であり、
例えば、測定器により測定されたダミー酸化膜3の加工
膜厚が、およそ46.5nmであるとした場合には、6
7KeVの加速電圧で、同じ注入量のイオン注入を行な
えば良いことになる。尚、このとき、以下の関係式が成
り立つ。
For example, in this embodiment, the channel ion
As described above, the boron fluoride ion
At an accelerating voltage of about 70 KeV and 1.14 × 1013/
cm TwoAnd the injection amount. In this case, 70K
Processed film thickness of dummy oxide film 3 that can be handled by acceleration voltage of eV
Is in the range of approximately 47.5 nm to 50.5 nm,
For example, processing of the dummy oxide film 3 measured by a measuring device
If the film thickness is approximately 46.5 nm, 6
The same amount of ions is implanted at an acceleration voltage of 7 KeV.
That would be good. At this time, the following relational expression is established.
Stand up.

【0040】[0040]

【数1】 このとき、上述したようにして選定されたチャネルイオ
ン注入条件をCPU22の画面上に表示させて、その指
示に従って作業者がイオン注入装置23のイオン注入条
件設定スイッチを切り替えるようにしても良く、また、
CPU22が直接、イオン注入装置23のイオン注入条
件の設定値を変更し、その変更されたイオン注入条件で
イオン注入作業を行なわせるものであっても良い。
(Equation 1) At this time, the channel ion implantation condition selected as described above may be displayed on the screen of the CPU 22, and the operator may switch the ion implantation condition setting switch of the ion implantation device 23 according to the instruction. ,
The CPU 22 may directly change the set value of the ion implantation condition of the ion implantation apparatus 23 and perform the ion implantation operation under the changed ion implantation condition.

【0041】以下、前述したようにしてチャネルイオン
注入が施されたウエハは、次工程に搬送され所定の作業
(本実施形態では、ゲート電極7の形成工程)が施され
る。
Hereinafter, the wafer on which channel ion implantation has been performed as described above is transported to the next step and subjected to a predetermined operation (in this embodiment, the step of forming the gate electrode 7).

【0042】尚、上述した実施形態では、ダミー酸化膜
3の加工膜厚に対しチャネルイオン注入条件を選定する
場合を例にして説明したが、本発明はそれに限定される
ものではなく、例えばゲート電極7の形成時における線
幅バラツキに対し、ソース・ドレイン形成用のイオン注
入条件を選定する場合(ゲート電極7の線幅が、所定線
幅よりも細い場合にはイオン注入量を減らし、逆に太い
場合にはイオン注入量を増やす必要がある。)等におい
ても適用可能なものである。この場合には、予め、即
ち、記憶装置内に各種線幅範囲データを記憶させてお
き、測定器により測定された線幅結果に基づいて、CP
U22がその線幅結果が線幅の規格範囲内に入っている
か否かを判定し、所望の線幅範囲に対応する所望のイオ
ン注入条件を選定するように制御させれば良い。
In the above-described embodiment, the case where channel ion implantation conditions are selected with respect to the processed film thickness of the dummy oxide film 3 has been described as an example. However, the present invention is not limited to this. When the ion implantation conditions for forming the source / drain are selected for the line width variation at the time of forming the electrode 7 (when the line width of the gate electrode 7 is smaller than a predetermined line width, the ion implantation amount is reduced, If the thickness is too large, the ion implantation amount must be increased.) In this case, various line width range data is stored in advance, that is, in the storage device, and based on the line width result measured by the measuring device, the CP is determined.
U22 may determine whether or not the result of the line width is within the standard range of the line width, and control may be performed so as to select a desired ion implantation condition corresponding to the desired line width range.

【0043】[0043]

【発明の効果】本発明によれば、前工程での加工実績に
応じて、後工程での作業条件が任意に変更可能になり、
生産性を維持した上で、特性バラツキの少ない半導体装
置を提供可能な半導体装置の生産ラインを構築すること
ができる。
According to the present invention, it is possible to arbitrarily change the working conditions in the post-process according to the processing results in the pre-process,
A semiconductor device production line capable of providing a semiconductor device with little characteristic variation while maintaining productivity can be constructed.

【0044】また、本発明では、前工程での加工実績に
応じて、後工程での作業条件を任意に選定し、後工程に
おいて、その加工実績に対応して所望の作業を施すこと
で、生産性を維持した上で、特性バラツキの少ない半導
体装置を製造することができる。
Further, according to the present invention, the working conditions in the post-process are arbitrarily selected according to the processing results in the preceding process, and the desired work is performed in the post-process according to the processing results. A semiconductor device with less variation in characteristics can be manufactured while maintaining productivity.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態の半導体装置の製造方法を
示す断面図である。
FIG. 1 is a sectional view illustrating a method for manufacturing a semiconductor device according to an embodiment of the present invention.

【図2】本発明の一実施形態の半導体装置の製造方法を
示す断面図である。
FIG. 2 is a cross-sectional view illustrating a method for manufacturing a semiconductor device according to an embodiment of the present invention.

【図3】本発明の一実施形態の半導体装置の製造方法を
示す断面図である。
FIG. 3 is a cross-sectional view illustrating a method for manufacturing a semiconductor device according to an embodiment of the present invention.

【図4】本発明の一実施形態の半導体装置の製造方法を
示す断面図である。
FIG. 4 is a cross-sectional view illustrating a method for manufacturing a semiconductor device according to an embodiment of the present invention.

【図5】本発明の一実施形態の半導体装置の製造方法を
示す断面図である。
FIG. 5 is a cross-sectional view illustrating the method for manufacturing the semiconductor device according to one embodiment of the present invention;

【図6】本発明の一実施形態の半導体装置の製造方法を
示す断面図である。
FIG. 6 is a sectional view illustrating the method for manufacturing the semiconductor device according to one embodiment of the present invention;

【図7】本発明の一実施形態の半導体装置の生産ライン
を示す斜視図である。
FIG. 7 is a perspective view showing a production line for a semiconductor device according to an embodiment of the present invention.

【図8】本発明の一実施形態の半導体装置の製造方法を
示すフローチャートである。
FIG. 8 is a flowchart illustrating a method for manufacturing a semiconductor device according to an embodiment of the present invention.

【図9】ダミー酸化膜の加工膜厚に対応してチャネルイ
オン注入時に選定される加速電圧データを示す図であ
る。
FIG. 9 is a diagram showing acceleration voltage data selected at the time of channel ion implantation according to the processed film thickness of the dummy oxide film.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉武 和広 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 Fターム(参考) 5F040 DA06 EC01 EC07 EC13 EF02 EK01 FA03 FB02 FC00  ────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Kazuhiro Yoshitake 2-5-5 Keihanhondori, Moriguchi-shi, Osaka Sanyo Electric Co., Ltd. F-term (reference) 5F040 DA06 EC01 EC07 EC13 EF02 EK01 FA03 FB02 FC00

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 第1導電型の半導体層上に形成されたゲ
ート酸化膜を介して当該半導体層上に形成されたゲート
電極と、当該ゲート電極に隣接するように半導体層内に
形成された第2導電型のソース・ドレイン領域とを有す
る半導体装置の生産ラインにおいて、 前工程での加工実績を測定する測定器と、 前記測定器による測定結果に応じて後工程での作業条件
を選定する制御装置とを具備したことを特徴とする半導
体装置の生産ライン。
A gate electrode formed on the semiconductor layer via a gate oxide film formed on the semiconductor layer of the first conductivity type; and a gate electrode formed in the semiconductor layer so as to be adjacent to the gate electrode. In a production line of a semiconductor device having a source / drain region of the second conductivity type, a measuring device for measuring a processing result in a previous process, and an operation condition in a subsequent process are selected according to a result of measurement by the measuring device. A production line for semiconductor devices, comprising: a control device.
【請求項2】 第1導電型の半導体層上に形成されたゲ
ート酸化膜を介して当該半導体層上に形成されたゲート
電極と、当該ゲート電極に隣接するように半導体層内に
形成された第2導電型のソース・ドレイン領域とを有す
る半導体装置の生産ラインにおいて、 前工程での加工実績を測定する測定器と、 後工程での各種作業条件データを記憶する記憶装置と、 前記測定器による測定結果に応じて前記記憶装置内に記
憶されている各種作業条件データから所望の作業条件を
選定する制御装置とを具備したことを特徴とする半導体
装置の生産ライン。
2. A gate electrode formed on the semiconductor layer via a gate oxide film formed on the semiconductor layer of the first conductivity type, and formed in the semiconductor layer adjacent to the gate electrode. In a production line of a semiconductor device having a source / drain region of the second conductivity type, a measuring device for measuring a processing result in a previous process, a storage device for storing various operation condition data in a subsequent process, and the measuring device A control device for selecting a desired operation condition from various operation condition data stored in the storage device according to the measurement result of the semiconductor device.
【請求項3】 第1導電型の半導体層上に形成されたゲ
ート酸化膜を介して当該半導体層上に形成されたゲート
電極と、当該ゲート電極に隣接するように半導体層内に
形成された第2導電型のソース・ドレイン領域とを有す
る半導体装置の生産ラインにおいて、 前工程での加工実績を測定する測定器と、 後工程での各種作業条件データを記憶する記憶装置と、 前記測定器による測定結果に応じて前記記憶装置内に記
憶されている各種作業条件データから所望の作業条件を
選定し、当該所望の作業条件に基づいて後工程での作業
を制御する制御装置とを具備したことを特徴とする半導
体装置の生産ライン。
3. A gate electrode formed on the semiconductor layer via a gate oxide film formed on the semiconductor layer of the first conductivity type, and formed in the semiconductor layer adjacent to the gate electrode. In a production line of a semiconductor device having a source / drain region of the second conductivity type, a measuring device for measuring a processing result in a previous process, a storage device for storing various operation condition data in a subsequent process, and the measuring device A control device for selecting a desired work condition from various work condition data stored in the storage device according to the measurement result according to the above, and controlling a work in a post-process based on the desired work condition. A semiconductor device production line, characterized in that:
【請求項4】 前記前工程が前記半導体層上にダミー酸
化膜を形成する工程で、後工程が当該ダミー酸化膜上か
らしきい値電圧調整用の不純物をイオン注入する工程で
あることを特徴とする請求項1または請求項2または請
求項3に記載の半導体装置の生産ライン。
4. The method according to claim 1, wherein the first step is a step of forming a dummy oxide film on the semiconductor layer, and the second step is a step of ion-implanting an impurity for adjusting a threshold voltage from the dummy oxide film. The production line of a semiconductor device according to claim 1, claim 2 or claim 3.
【請求項5】 前記前工程が前記半導体層上にゲート酸
化膜を介してゲート電極を形成する工程で、後工程が当
該ゲート電極に隣接するように半導体層内に第2導電型
のソース・ドレイン領域用の不純物をイオン注入する工
程であることを特徴とする請求項1または請求項2また
は請求項3に記載の半導体装置の生産ライン。
5. The method according to claim 1, wherein the pre-process is a step of forming a gate electrode on the semiconductor layer via a gate oxide film, and the post-process is a step of forming a second conductive type source in the semiconductor layer so as to be adjacent to the gate electrode. 4. The semiconductor device production line according to claim 1, wherein the step of ion-implanting a drain region impurity is performed.
【請求項6】 第1導電型の半導体層上のゲート酸化膜
上に形成されたゲート電極と、当該ゲート電極に隣接す
るように形成された第2導電型のソース・ドレイン領域
とを有する半導体装置の製造方法において、 測定器により測定された前工程での加工実績に応じて、
制御装置が後工程での作業条件を選定することを特徴と
する半導体装置の製造方法。
6. A semiconductor having a gate electrode formed on a gate oxide film on a semiconductor layer of a first conductivity type and a source / drain region of a second conductivity type formed adjacent to the gate electrode. In the manufacturing method of the device, according to the processing results in the previous process measured by the measuring device,
A method for manufacturing a semiconductor device, wherein a control device selects an operation condition in a post-process.
【請求項7】 第1導電型の半導体層上のゲート酸化膜
上に形成されたゲート電極と、当該ゲート電極に隣接す
るように形成された第2導電型のソース・ドレイン領域
とを有する半導体装置の製造方法において、 測定器により測定された前工程での加工実績に応じて、
制御装置が記憶装置内に記憶された後工程での各種作業
条件データを選定することを特徴とする半導体装置の製
造方法。
7. A semiconductor having a gate electrode formed on a gate oxide film on a semiconductor layer of a first conductivity type, and a source / drain region of a second conductivity type formed adjacent to the gate electrode. In the manufacturing method of the device, according to the processing results in the previous process measured by the measuring device,
A method of manufacturing a semiconductor device, wherein a control device selects various operation condition data in a post-process stored in a storage device.
【請求項8】 第1導電型の半導体層上のゲート酸化膜
上に形成されたゲート電極と、当該ゲート電極に隣接す
るように形成された第2導電型のソース・ドレイン領域
とを有する半導体装置の製造方法において、 測定器により測定された前工程での加工実績に応じて、
制御装置が記憶装置内に記憶された後工程での各種作業
条件データから所望の作業条件を選定し、当該所望の作
業条件に基づいて後工程での作業を制御することを特徴
とする半導体装置の製造方法。
8. A semiconductor having a gate electrode formed on a gate oxide film on a semiconductor layer of a first conductivity type, and a source / drain region of a second conductivity type formed adjacent to the gate electrode. In the manufacturing method of the device, according to the processing results in the previous process measured by the measuring device,
A semiconductor device, wherein a control device selects a desired operation condition from various operation condition data in a post-process stored in a storage device, and controls a post-process operation based on the desired operation condition. Manufacturing method.
【請求項9】 前記前工程が前記半導体層上にダミー酸
化膜を形成する工程で、後工程が当該ダミー酸化膜上か
らしきい値電圧調整用の不純物をイオン注入する工程で
あることを特徴とする請求項6または請求項7または請
求項8に記載の半導体装置の製造方法。
9. The method according to claim 1, wherein the pre-process is a process of forming a dummy oxide film on the semiconductor layer, and the post-process is a process of ion-implanting a threshold voltage adjusting impurity from the dummy oxide film. 9. The method for manufacturing a semiconductor device according to claim 6, wherein
【請求項10】 前記前工程が前記半導体層上にゲート
酸化膜を介してゲート電極を形成する工程で、後工程が
当該ゲート電極に隣接するように半導体層内に第2導電
型のソース・ドレイン領域用の不純物をイオン注入する
工程であることを特徴とする請求項6または請求項7ま
たは請求項8に記載の半導体装置の製造方法。
10. The method according to claim 1, wherein the pre-process is a step of forming a gate electrode on the semiconductor layer via a gate oxide film, and the post-process is a step of forming a second conductive type source / electrode in the semiconductor layer so as to be adjacent to the gate electrode. 9. The method of manufacturing a semiconductor device according to claim 6, further comprising the step of ion-implanting an impurity for a drain region.
JP2000307260A 2000-10-06 2000-10-06 Production line of semiconductor device and manufacturing method thereof Pending JP2002118041A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000307260A JP2002118041A (en) 2000-10-06 2000-10-06 Production line of semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000307260A JP2002118041A (en) 2000-10-06 2000-10-06 Production line of semiconductor device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2002118041A true JP2002118041A (en) 2002-04-19

Family

ID=18787801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000307260A Pending JP2002118041A (en) 2000-10-06 2000-10-06 Production line of semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2002118041A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7537940B2 (en) 2004-02-06 2009-05-26 Samsung Electronics Co., Ltd. Method of manufacturing electronic device capable of controlling threshold voltage and ion implanter controller and system that perform the method
JP2010206195A (en) * 2009-02-27 2010-09-16 Taiwan Semiconductor Manufacturing Co Ltd Control method of ion implantation process and system therefor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7537940B2 (en) 2004-02-06 2009-05-26 Samsung Electronics Co., Ltd. Method of manufacturing electronic device capable of controlling threshold voltage and ion implanter controller and system that perform the method
JP2010206195A (en) * 2009-02-27 2010-09-16 Taiwan Semiconductor Manufacturing Co Ltd Control method of ion implantation process and system therefor

Similar Documents

Publication Publication Date Title
US6436747B1 (en) Method of fabricating semiconductor device
US7064040B2 (en) Method of fabricating semiconductor device
JP2007243003A (en) Method of manufacturing semiconductor device
US6096591A (en) Method of making an IGFET and a protected resistor with reduced processing steps
US20020003273A1 (en) Igfet with silicide contact on ultra-thin gate
CN101517732B (en) Semiconductor device and method for manufacturing same
US5712181A (en) Method for the formation of polycide gate in semiconductor device
US20110294270A1 (en) Method of manufacturing semiconductor device
US7468297B2 (en) Method of manufacturing semiconductor device
US6586333B1 (en) Integrated plasma treatment and nickel deposition and tool for performing same
US6756291B1 (en) Method for hardening gate oxides using gate etch process
US6544853B1 (en) Reduction of negative bias temperature instability using fluorine implantation
JP2002118041A (en) Production line of semiconductor device and manufacturing method thereof
US7754554B2 (en) Methods for fabricating low contact resistance CMOS circuits
US6284612B1 (en) Process to fabricate ultra-short channel MOSFETs with self-aligned silicide contact
US6507123B1 (en) Nickel silicide process using UDOX to prevent silicide shorting
US6720225B1 (en) Reactive pre-clean using reducing gas during nickel silicide process
JP2002518827A (en) Method of manufacturing semiconductor device including MOS transistor
JPH08335699A (en) Vertical field-effect transistor, complementary vertical field-effect transistor and manufacture thereof
US7439123B2 (en) Low resistance contact semiconductor device structure
JPH08330441A (en) Manufacture of mos transistor
JP4761431B2 (en) Manufacturing method of semiconductor device
JPH11177084A (en) Semiconductor device and its manufacture
JP4880890B2 (en) Manufacturing method of semiconductor device
JPH0774180A (en) Manufacture of semiconductor device