JP2002108443A - Device and method for testing controller - Google Patents
Device and method for testing controllerInfo
- Publication number
- JP2002108443A JP2002108443A JP2000305140A JP2000305140A JP2002108443A JP 2002108443 A JP2002108443 A JP 2002108443A JP 2000305140 A JP2000305140 A JP 2000305140A JP 2000305140 A JP2000305140 A JP 2000305140A JP 2002108443 A JP2002108443 A JP 2002108443A
- Authority
- JP
- Japan
- Prior art keywords
- test
- signal
- control device
- response signal
- response
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Testing Or Calibration Of Command Recording Devices (AREA)
- Testing And Monitoring For Control Systems (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、原子力発電所に用
いられるポンプやバルブなどの機器を、例えばＰＩＤ制
御や、１次遅れ制御、２次遅れ制御といった時定数を伴
って制御する制御機器を試験するための制御機器の試験
装置および試験方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a control device for controlling devices such as pumps and valves used in a nuclear power plant with a time constant such as PID control, first-order delay control and second-order delay control. The present invention relates to a test device and a test method for a control device for testing.
【０００２】[0002]
【従来の技術】原子力発電所では、温度計や、圧力計、
水位計といった計測機器からの信号に基づいてポンプや
バルブ等を制御する制御機器が数多く備えられている。
これら制御機器によって行われる制御の方法には、ＰＩ
Ｄ制御や、１次遅れ制御、２次遅れ制御といった時定数
を伴う制御方法が適用されている。2. Description of the Related Art In a nuclear power plant, a thermometer, a pressure gauge,
Many control devices for controlling pumps, valves, and the like based on signals from measuring devices such as water level meters are provided.
Control methods performed by these control devices include PI
Control methods involving a time constant such as D control, first-order delay control, and second-order delay control are applied.
【０００３】制御機器には、これらの制御アルゴリズム
を実現するためのアナログ電子回路を搭載したコントロ
ーラカードが差し込まれており、これらのアルゴリズム
にしたがって機能する。これによって、温度計や、圧力
計、水位計といった計測機器からのプロセス値が制御機
器に入力されると、制御機器では、これらの値に基づい
て、ポンプやバルブ等の機器を制御し、これによって、
原子力発電所は安定した状態で運転がなされている。[0003] A controller card equipped with an analog electronic circuit for realizing these control algorithms is inserted into a control device, and functions according to these algorithms. As a result, when process values from measuring devices such as a thermometer, a pressure gauge, and a water level meter are input to the control device, the control device controls devices such as a pump and a valve based on these values. By
Nuclear power plants are operating in a stable condition.
【０００４】図７は、このような制御機器による制御の
状態の一例を説明するためのものであり、原子炉１４内
の水位が、水位計１５と制御機器１６とバルブ１７とに
よって一定に制御されるしくみを示す模式図である。FIG. 7 is a diagram for explaining an example of a state of control by such a control device. The water level in the reactor 14 is controlled to be constant by a water level gauge 15, a control device 16 and a valve 17. It is a schematic diagram which shows a mechanism to be performed.
【０００５】水位計１５によって原子炉１４内の水位が
測定されると、水位測定信号Ｌがプロセス値として制御
機器１６に入力される。制御機器１６では、この水位測
定信号Ｌに基づいて、バルブ１７の弁開度を制御するバ
ルブ制御信号Ｖが演算され、バルブ１７に出力される。When the water level in the reactor 14 is measured by the water level gauge 15, a water level measurement signal L is input to the control device 16 as a process value. The control device 16 calculates a valve control signal V for controlling the valve opening of the valve 17 based on the water level measurement signal L, and outputs the valve control signal V to the valve 17.
【０００６】原子炉１４の水位が所定レベルよりも低い
場合には、バルブ制御信号Ｖによって、バルブ１７の弁
開度を上げるよう制御され、これによって、給水配管１
８を介して原子炉１４に供給される水の流量が増加さ
れ、原子炉１４の水位レベルが上昇する。When the water level in the reactor 14 is lower than a predetermined level, the valve control signal V is controlled so as to increase the valve opening of the valve 17, whereby the water supply pipe 1 is controlled.
The flow rate of water supplied to the reactor 14 via 8 is increased, and the water level of the reactor 14 rises.
【０００７】一方、原子炉１４の水位が所定レベルより
も高い場合には、バルブ制御信号Ｖによって、バルブ１
７の弁開度を下げるよう制御され、これによって、給水
配管１８を介して原子炉１４に供給される水の流量が減
少され、原子炉１４の水位レベルが下降する。On the other hand, when the water level in the reactor 14 is higher than a predetermined level, the valve 1
7, the flow rate of water supplied to the reactor 14 via the water supply pipe 18 is reduced, and the water level of the reactor 14 is lowered.
【０００８】このように、水位計１５が測定するプロセ
ス値である水位測定信号Ｌの値に基づいて、制御機器１
６が、バルブ１７を調節することによって原子炉１４の
水位レベルは一定に制御されている。[0008] As described above, based on the value of the water level measurement signal L, which is a process value measured by the water level gauge 15, the control device 1
By adjusting the valve 17, the water level of the reactor 14 is controlled to be constant.
【０００９】このような制御機器１６は、定期点検にお
いて、専用の試験装置によって、その健全性が確認され
ている。この専用の試験装置によって行う試験は以下の
通りである。The soundness of such a control device 16 is confirmed by a dedicated test device in a periodic inspection. The tests performed by this dedicated test device are as follows.
【００１０】すなわち、定期点検において制御装置の健
全性試験を行う試験装置は、水位計１５などの計測機器
からの信号を模擬した模擬信号を制御機器に入力する。
そして、この模擬信号に対して制御機器から出力される
応答信号を取得し、応答信号が時定数通りに出力されて
いるかを確認する。That is, a test device for performing a soundness test of the control device in the periodic inspection inputs a simulation signal simulating a signal from a measuring device such as the water level gauge 15 to the control device.
Then, a response signal output from the control device with respect to the simulation signal is obtained, and it is confirmed whether the response signal is output according to a time constant.
【００１１】たとえば、制御機器に模擬信号として図８
（ａ）に示すようなステップ信号Ｉを入力し、この制御
機器の制御方法が１次遅れ制御であり、その時定数Ｔが
１０（秒）の場合、図８（ｂ）に示すように１０（秒）
後に、応答信号の飽和値Ｐｍ ａｘに対して63.2％（1-ｅ
−１）の量0.632×Ｐｍａｘを示す１次遅れ応答信号が
得られる。For example, as a simulation signal to a control device, FIG.
As shown in FIG. 8B, when a step signal I as shown in FIG. 8A is input and the control method of the control device is the first-order lag control, and the time constant T is 10 (seconds), as shown in FIG. Seconds)
Later, 63.2% relative to the saturation value P m ax of the response signal (1-e
-1 ), a first-order lag response signal indicating the quantity of 0.632 × P max is obtained.
【００１２】このように、時定数Ｔに対して正しい応答
信号が出力された場合には、この制御機器は正常である
ものと判定され、一方、正しい応答信号が出力されない
場合には、コントローラカードに異常があるものと判定
されて、コントローラカードの再調整を行ったり、ある
いは健全なコントローラカードに交換している。As described above, when a correct response signal is output with respect to the time constant T, the control device is determined to be normal. On the other hand, when the correct response signal is not output, the controller card is output. The controller card is determined to be abnormal, and the controller card is readjusted or replaced with a healthy controller card.
【００１３】[0013]
【発明が解決しようとする課題】しかしながら、このよ
うな従来の制御機器の試験装置では、以下のような問題
がある。However, such a conventional control device test apparatus has the following problems.
【００１４】すなわち、原子力発電所では、温度計や、
圧力計、水位計といった計測機器からの信号に基づいて
ポンプやバルブ等を制御する制御機器が数多く備えられ
ている。That is, in a nuclear power plant, a thermometer,
Many control devices for controlling pumps, valves and the like based on signals from measuring devices such as a pressure gauge and a water level gauge are provided.
【００１５】また、上述したような時定数Ｔを確認する
試験では、応答信号の飽和値Ｐｍａ ｘを見極める時間ま
で試験を行う必要がある。１次遅れ応答信号のように応
答信号が徐々に上昇し、飽和値Ｐｍａｘに至るようなパ
ターンの場合、時定数Ｔの約５倍の時間が必要となる。
つまり、時定数Ｔが１０（秒）の場合、応答信号を５０
（秒）測定する必要がある。[0015] In tests to check the time constant T as described above, it is necessary to perform a test to the time to find out the saturation value P ma x of the response signal. In the case of a pattern in which the response signal gradually rises and reaches the saturation value Pmax like a first-order response signal, a time that is about five times the time constant T is required.
That is, when the time constant T is 10 (seconds), the response signal is
(Seconds) need to be measured.
【００１６】このように、原子力発電所における制御機
器の試験を行う場合、単に制御機器の数が多いというの
みならず、１つの制御機器の試験時間も時定数Ｔの５倍
程度要することから、総試験時間は膨大となる。As described above, when testing control devices in a nuclear power plant, not only the number of control devices is large but also the test time of one control device is about five times the time constant T. The total test time is enormous.
【００１７】このような試験を、従来は１つずつ行って
いる。そのため、試験の開始から、全ての制御機器の試
験を完了するまでに長期間を要してしまうという問題が
ある。Conventionally, such tests are performed one by one. Therefore, there is a problem that it takes a long time from the start of the test to the completion of the test of all the control devices.
【００１８】上述したように、このような制御機器の試
験は、定期点検中に行っている。この定期点検は、ほぼ
１年に１回の割合で原子炉を停止し、燃料の交換を行っ
たり、機器の点検や交換を行う期間であり、通常、２〜
３ヶ月を要している。仮に、定期点検が、予定していた
期間よりも長引いたりすると、原子力発電所の稼働率を
低下させてしまう。電力会社等の電力供給者は、定期点
検が、予定していた期間よりも長引くと、その分だけ電
力の生産量が低下するので、その営業損失は膨大であ
る。As described above, such a control device test is performed during a periodic inspection. This periodic inspection is a period in which the reactor is shut down approximately once a year, fuel is replaced, and equipment is checked or replaced.
It takes three months. If regular inspections take longer than expected, the availability of nuclear power plants will be reduced. When a regular inspection is performed for a longer period than a scheduled period, an electric power supplier such as a power company has a correspondingly reduced amount of electric power production.
【００１９】したがって、制御機器の試験に要する時間
を可能な限り短縮することは、定期点検期間延長の可能
性を低減することができるという観点から、極めて重要
なことである。Therefore, it is extremely important to minimize the time required for testing the control equipment from the viewpoint that the possibility of extending the period of the periodic inspection can be reduced.
【００２０】本発明はこのような事情に鑑みてなされた
ものであり、制御機器の試験を複数並行して実施するよ
うにし、もって、制御機器の試験を開始してから、全て
の試験が完了するまでに要する時間の短縮を図ることが
可能な制御機器の試験装置および試験方法を提供するこ
とを目的とする。The present invention has been made in view of such circumstances, and a plurality of tests of a control device are performed in parallel, so that all tests are completed after the test of the control device is started. It is an object of the present invention to provide a test apparatus and a test method for a control device capable of reducing a time required for performing the test.
【００２１】[0021]
【課題を解決するための手段】上記の目的を達成するた
めに、本発明では、以下のような手段を講じる。Means for Solving the Problems In order to achieve the above object, the present invention takes the following measures.
【００２２】すなわち、請求項１の発明では、被制御機
器のプロセス値に基づいて、時定数を伴って被制御機器
を制御する制御機器の時定数の試験を複数並行して行う
制御機器の試験装置であって、制御機器の各々に試験信
号を入力する複数の試験信号入力手段と、各試験信号入
力手段によって各制御機器に入力された試験信号に対し
て出力される応答信号の各々を、各制御機器から受信す
る複数の応答信号受信手段と、各応答信号受信手段によ
って受信された応答信号に基づいて、各々の応答信号を
分析する複数の応答信号分析手段と、各応答信号分析手
段によって分析された分析結果に基づいて、各々の応答
信号の出力元である制御機器の正常／異常を判定する判
定手段とを備える。That is, according to the first aspect of the present invention, a test of a control device that performs a plurality of time constant tests of a control device that controls the controlled device with a time constant based on a process value of the controlled device. The apparatus, a plurality of test signal input means for inputting a test signal to each of the control equipment, each of the response signal output to the test signal input to each control equipment by each test signal input means, A plurality of response signal receiving means received from each control device, a plurality of response signal analysis means for analyzing each response signal based on the response signal received by each response signal receiving means, and a plurality of response signal analysis means A determination unit configured to determine whether the control device that is the output source of each response signal is normal or abnormal based on the analysis result.
【００２３】請求項２の発明では、記憶媒体に記憶され
た時定数を含む制御プログラムを用い被制御機器のプロ
セス値に基づいて被制御機器を制御する制御機器の、時
定数の試験を複数並行して行う制御機器の試験装置であ
って、記憶媒体の各々に試験信号を入力する複数の試験
信号入力手段と、各試験信号入力手段によって各記憶媒
体に入力された試験信号にして出力される応答信号の各
々を、各記憶媒体から受信する複数の応答信号受信手段
と、各応答信号受信手段によって受信された応答信号に
基づいて、各々の応答信号を分析する複数の応答信号分
析手段と、各応答信号分析手段によって分析された分析
結果に基づいて、各々の応答信号の出力元である制御機
器の正常／異常を判定する判定手段とを備える。According to the second aspect of the present invention, a plurality of time constant tests of a control device that controls a controlled device based on a process value of the controlled device using a control program including a time constant stored in a storage medium are performed in parallel. A plurality of test signal input means for inputting a test signal to each of the storage media, and a test signal input to each storage medium by each test signal input means and output. Each of the response signals, a plurality of response signal receiving means receiving from each storage medium, based on the response signal received by each response signal receiving means, a plurality of response signal analysis means for analyzing each response signal, A determination unit that determines whether the control device that is the output source of each response signal is normal / abnormal based on the analysis result analyzed by each response signal analysis unit.
【００２４】請求項３の発明では、請求項２の発明の制
御機器の試験装置において、判定手段によって応答信号
が異常と判定された場合には、この応答信号の出力元で
ある記憶媒体を交換する。According to a third aspect of the present invention, in the test apparatus for controlling equipment according to the second aspect of the present invention, when the response signal is determined to be abnormal by the determination means, the storage medium that is the output source of the response signal is replaced. I do.
【００２５】請求項４の発明では、請求項１乃至３のう
ちいずれか１項の発明の制御機器の試験装置において、
試験信号をランプ信号、ステップ信号、正弦波信号のう
ちのいずれかとする。According to a fourth aspect of the present invention, in the test apparatus for a control device according to any one of the first to third aspects,
The test signal is any one of a ramp signal, a step signal, and a sine wave signal.
【００２６】請求項５の発明では、所定機器のプロセス
値に基づいて、時定数を伴って所定機器を制御する制御
機器の時定数の試験を複数並行して行う制御機器の試験
方法であって、制御機器に試験信号を入力し、この入力
された試験信号に対する制御機器から出力される応答信
号を受信し、この受信した応答信号を分析し、この分析
結果に基づいて応答信号の出力元である制御機器の正常
／異常を判定するステップからなる制御機器の試験を、
複数並行して行う。According to a fifth aspect of the present invention, there is provided a control device test method for performing a plurality of parallel tests of a time constant of a control device for controlling a predetermined device with a time constant based on a process value of the predetermined device. A test signal is input to the control device, a response signal output from the control device to the input test signal is received, the received response signal is analyzed, and a response signal output source is determined based on the analysis result. A control device test including a step of determining whether a certain control device is normal / abnormal is performed.
Perform multiple in parallel.
【００２７】請求項６の発明では、請求項５の発明の制
御機器の試験方法において、応答信号が異常と判定され
た場合には、当該応答信号の出力元である制御機器を交
換する。According to a sixth aspect of the present invention, in the control device test method of the fifth aspect, when the response signal is determined to be abnormal, the control device from which the response signal is output is replaced.
【００２８】請求項７の発明では、請求項５または請求
項６の発明の制御機器の試験方法において、試験信号を
ランプ信号、ステップ信号、正弦波信号のうちのいずれ
かとする。According to a seventh aspect of the present invention, in the control device testing method of the fifth or sixth aspect, the test signal is any one of a ramp signal, a step signal, and a sine wave signal.
【００２９】[0029]
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照しながら説明する。Embodiments of the present invention will be described below with reference to the drawings.
【００３０】本発明の実施の形態を図１から図６を用い
て説明する。An embodiment of the present invention will be described with reference to FIGS.
【００３１】図１は、本発明の実施の形態に係る制御機
器の試験方法を適用した制御機器の試験装置の全体構成
例を示す機能ブロック図である。FIG. 1 is a functional block diagram showing an example of the overall configuration of a control device test apparatus to which a control device test method according to an embodiment of the present invention is applied.
【００３２】また、図２は、同実施の形態に係る制御機
器の試験方法を適用した制御機器の試験装置の全体構成
例を示す概念図である。FIG. 2 is a conceptual diagram showing an example of the entire configuration of a control device test apparatus to which the control device test method according to the embodiment is applied.
【００３３】すなわち、本発明の実施の形態に係る制御
機器の試験方法を適用した制御機器の試験装置は、内部
バス１を介して互いに接続された制御部２と、記憶部３
と、モニタ４と、キーボード５と、プリンタ６と、模擬
信号回路７と、データ収集部８とを備えている。更に、
模擬信号回路７とデータ収集部８とに接続されたテスト
ユニット９とを備えている。That is, a control device test apparatus to which the control device test method according to the embodiment of the present invention is applied includes a control unit 2 and a storage unit 3 connected to each other via an internal bus 1.
, A monitor 4, a keyboard 5, a printer 6, a simulation signal circuit 7, and a data collection unit 8. Furthermore,
A test unit 9 connected to the simulation signal circuit 7 and the data collection unit 8 is provided.
【００３４】なお、同実施の形態に係る制御機器の試験
方法を適用した制御機器の試験装置は、コントローラカ
ード１０を挿入するテストユニット９（＃１〜＃１０）
を１０セット備えており、また、各々のテストユニット
９（＃１〜＃１０）は、それぞれ独立した模擬信号回路
７（＃１〜＃１０）とデータ収集部８（＃１〜＃１０）
とを備えている。これによって、１０枚のコントローラ
カード１０に関する試験を同時に行うことができるよう
にしている。The control device test apparatus to which the control device test method according to the embodiment is applied is a test unit 9 (# 1 to # 10) into which a controller card 10 is inserted.
, And each of the test units 9 (# 1 to # 10) has an independent simulation signal circuit 7 (# 1 to # 10) and a data collection unit 8 (# 1 to # 10).
And Thus, tests on the ten controller cards 10 can be performed simultaneously.
【００３５】制御部２は、試験装置全体の処理を制御す
る。また、記憶部３に記憶されている応答信号データか
ら、その時定数を算出し、コントローラカード１０の正
常／異常判定を行う。The control section 2 controls the processing of the entire test apparatus. Further, the time constant is calculated from the response signal data stored in the storage unit 3 to determine whether the controller card 10 is normal or abnormal.
【００３６】記憶部３は、データ収集部８（＃１〜＃１
０）が収集した各テストユニット９（＃１〜＃１０）か
らの応答信号データを記憶する。The storage unit 3 includes a data collection unit 8 (# 1 to # 1).
0) stores the response signal data collected from each test unit 9 (# 1 to # 10).
【００３７】この制御部２および記憶部３は、図２に示
すように、パソコン１１に設けている。The control unit 2 and the storage unit 3 are provided in a personal computer 11 as shown in FIG.
【００３８】モニタ４は、ＣＲＴやＬＣＤ等の表示画面
であって、制御部２に備えられたプログラムメニューを
表示する。また、キーボード５を介して入力された情報
を表示したり、キーボード５を介して入力された要求情
報に基づいて、記憶部３に記憶されている応答信号デー
タを表示したりする。The monitor 4 is a display screen such as a CRT or an LCD, and displays a program menu provided in the control unit 2. In addition, it displays information input via the keyboard 5 and displays response signal data stored in the storage unit 3 based on request information input via the keyboard 5.
【００３９】キーボード５は、作業員が、制御部２に対
する操作入力を行う入力手段である。The keyboard 5 is an input means for an operator to input an operation to the control unit 2.
【００４０】プリンタ６は、記憶部３に記憶された応答
信号データを出力する。The printer 6 outputs the response signal data stored in the storage unit 3.
【００４１】模擬信号回路７は、おのおの接続している
テストユニット９に、キーボード５からの操作入力に基
づいて試験信号として模擬信号を入力する。試験信号と
しては、具体的には、図３に示すようなランプ信号、図
４に示すようなステップ信号、図５に示すような正弦波
信号がある。なお、試験信号としては、これら信号に限
定されるものではない。The simulation signal circuit 7 inputs a simulation signal as a test signal to each of the connected test units 9 based on an operation input from the keyboard 5. Specifically, the test signal includes a ramp signal as shown in FIG. 3, a step signal as shown in FIG. 4, and a sine wave signal as shown in FIG. Note that the test signal is not limited to these signals.
【００４２】各テストユニット９（＃１〜＃１０）は、
図２に示すように、コントローラカード１０を挿入する
スロット１２を各々備えており、このスロット１２にコ
ントローラカード１０が挿入されると、このコントロー
ラカード１０に、模擬信号回路７から出力される模擬信
号が入力されるとともに、このコントローラカード１０
から、この模擬信号に対する応答信号が出力されるよう
にしている。図８（ａ）は、模擬信号回路７からテスト
ユニット９に出力される模擬信号の一例としてステップ
信号を示したものであり、図８（ｂ）は、模擬信号とし
て入力されたステップ信号に対する応答信号の一例とし
て１次遅れ曲線を示したものである。Each test unit 9 (# 1 to # 10)
As shown in FIG. 2, a slot 12 for inserting the controller card 10 is provided. When the controller card 10 is inserted into the slot 12, a simulation signal output from the simulation signal circuit 7 is supplied to the controller card 10. Is input and the controller card 10
Therefore, a response signal to the simulation signal is output. FIG. 8A shows a step signal as an example of a simulation signal output from the simulation signal circuit 7 to the test unit 9. FIG. 8B shows a response to the step signal input as the simulation signal. A first-order lag curve is shown as an example of the signal.
【００４３】データ収集部８は、このようにおのおの接
続しているテストユニット９から出力される応答信号デ
ータを取得し、記憶部３に記憶させる。The data collection unit 8 obtains the response signal data output from the test units 9 connected in this way, and stores the response signal data in the storage unit 3.
【００４４】なお、図１および図２では、テストユニッ
ト９を１０セット備えた制御装置の試験装置を一例とし
て示したが、本発明の制御装置の試験装置は、テストユ
ニット９の数がこれに限るものではなく、複数であれば
良い。また、各データ収集部８に記憶容量を備え、テス
トユニット９からのデータを収集すると共に記憶させる
ことによって記憶部３を省略しても良い。Although FIGS. 1 and 2 show an example of a test device of a control device provided with ten sets of test units 9, the test device of the control device according to the present invention has a number of test units 9 which is smaller than that of FIG. The number is not limited, and any number may be used. Further, the storage unit 3 may be omitted by providing a storage capacity in each data collection unit 8 and collecting and storing data from the test unit 9.
【００４５】次に、以上のように構成した本発明の実施
の形態に係る制御機器の試験方法を適用した制御機器の
試験装置の動作について、図６に示すフローチャートを
用いて説明する。Next, the operation of the control device test apparatus to which the control device test method according to the embodiment of the present invention configured as described above is applied will be described with reference to the flowchart shown in FIG.
【００４６】制御機器の試験を行う場合、まず、制御機
器にセットされているコントローラカード１０を抜き出
し、任意のテストユニット９のスロット１２に挿入する
（Ｓ１）。When a test of a control device is performed, first, the controller card 10 set in the control device is extracted and inserted into a slot 12 of an arbitrary test unit 9 (S1).
【００４７】次に、制御部２のプログラムに従い、キー
ボード５から、試験対象とするテストユニット９の選択
入力がなされる（Ｓ２）。Next, the test unit 9 to be tested is selected and input from the keyboard 5 according to the program of the control unit 2 (S2).
【００４８】試験対象とするテストユニット９は、ステ
ップＳ１において、コントローラカード１０が挿入され
たテストユニット９の中から選択する。これによって選
択されたテストユニット９は、模擬信号回路７より模擬
信号が入力されるようになる。なお、本発明に係る制御
機器の試験装置は、複数のテストユニット９について並
行して試験することが可能であるので、ステップＳ２に
おいては、複数のテストユニット９を同時に選択しても
良い。The test unit 9 to be tested is selected from the test units 9 in which the controller card 10 is inserted in step S1. The selected test unit 9 receives the simulation signal from the simulation signal circuit 7. Since the test apparatus for a control device according to the present invention can test a plurality of test units 9 in parallel, a plurality of test units 9 may be simultaneously selected in step S2.
【００４９】このように、試験対象とするテストユニッ
ト９が選択されると、更に、キーボード５から、選択さ
れた各テストユニット９毎に入力する模擬信号を選択す
る（Ｓ３）。これによって、模擬信号回路７からテスト
ユニット９に入力される模擬信号の種類が、例えば、ラ
ンプ信号なのか、ステップ信号なのか、あるいは正弦波
信号なのかが決定される。As described above, when the test unit 9 to be tested is selected, a simulation signal to be input for each of the selected test units 9 is further selected from the keyboard 5 (S3). Accordingly, it is determined whether the type of the simulation signal input from the simulation signal circuit 7 to the test unit 9 is, for example, a ramp signal, a step signal, or a sine wave signal.
【００５０】ステップＳ４では、ステップＳ２において
選択されたテストユニット９に対して、ステップＳ３に
おいて選択された模擬信号が、対応する模擬信号回路７
からそれぞれ入力される（Ｓ４）。In step S4, the simulation signal selected in step S3 is supplied to the test unit 9 selected in step S2 by the corresponding simulation signal circuit 7.
Respectively (S4).
【００５１】そして、テストユニット９に挿入されたコ
ントローラカード１０に入力された模擬信号に対して、
コントローラカード１０から出力される応答信号が、対
応するデータ収集部８によって受信される（Ｓ５）。The simulation signal input to the controller card 10 inserted in the test unit 9 is
The response signal output from the controller card 10 is received by the corresponding data collection unit 8 (S5).
【００５２】このようにして受信された応答信号は、制
御部２からの指示に基づいて各データ収集部８から記憶
部３に送られ記憶される（Ｓ６）。The response signal thus received is sent from each data collection unit 8 to the storage unit 3 based on the instruction from the control unit 2 and stored therein (S6).
【００５３】記憶部３に記憶された応答信号は、制御部
２に送られる。そして、制御部２において、時定数Ｔが
算出され、算出された時定数Ｔが所定の時定数Ｔと一致
しているかが比較され、このコントローラカード１０の
正常／異常が判定される（Ｓ７）。The response signal stored in the storage unit 3 is sent to the control unit 2. Then, the control unit 2 calculates the time constant T, compares the calculated time constant T with a predetermined time constant T, and determines whether the controller card 10 is normal or abnormal (S7). .
【００５４】この判定結果もまた、記憶部３に記憶さ
れ、更に、プリンタ６から出力される（Ｓ８）。The result of this determination is also stored in the storage unit 3 and is output from the printer 6 (S8).
【００５５】この結果を作業員が確認することによっ
て、コントローラカード１０の正常／異常を確認するこ
とができる。仮に、異常がある場合には、コントローラ
カード１０のプログラムを書き換えたり、あるいは、健
全なコントローラカード１０と交換する。By confirming the result by the operator, the normal / abnormal state of the controller card 10 can be confirmed. If there is an abnormality, the program of the controller card 10 is rewritten or replaced with a sound controller card 10.
【００５６】なお、あるコントローラカード１０の試験
（Ｓ１〜Ｓ８）が行われている最中の任意のタイミング
で、他のコントローラカード１０に関する試験を開始さ
せることも可能である。It is also possible to start a test on another controller card 10 at an arbitrary timing during a test (S1 to S8) of a certain controller card 10.
【００５７】上述したように、本発明の実施の形態に係
る制御機器の試験方法を適用した制御機器の試験装置に
おいては、上記のような作用により、複数のコントロー
ラカード１０の試験を並行して実施することができる。As described above, in the control device test apparatus to which the control device test method according to the embodiment of the present invention is applied, the test of the plurality of controller cards 10 is performed in parallel by the above operation. Can be implemented.
【００５８】この場合、全試験を必ずしも並行して行わ
なくても良く、たとえば、あるコントローラカード１０
の試験を行っている間の任意のタイミングで次のコント
ローラカード１０の試験を開始するようにしても良い。In this case, not all tests need to be performed in parallel.
The test of the next controller card 10 may be started at an arbitrary timing during the test.
【００５９】これによって、制御機器の試験を開始して
から、全ての試験が完了するまでに要する時間の短縮を
図ることが可能となるので、定期点検期間の短縮化にも
寄与する。This makes it possible to reduce the time required from the start of the test of the control device to the completion of all the tests, which also contributes to shortening the period of the periodic inspection.
【００６０】以上、本発明の好適な実施の形態につい
て、添付図面を参照しながら説明したが、本発明はかか
る構成に限定されない。特許請求の範囲に記載された技
術的思想の範疇において、当業者であれば、各種の変更
例及び修正例に想到し得るものであり、それら変更例及
び修正例についても本発明の技術的範囲に属するものと
了解される。Although the preferred embodiments of the present invention have been described with reference to the accompanying drawings, the present invention is not limited to such configurations. Within the scope of the technical idea described in the claims, those skilled in the art can come up with various modified examples and modified examples, and these modified examples and modified examples are also within the technical scope of the present invention. It is understood that it belongs to.
【００６１】[0061]
【発明の効果】以上説明したように、本発明によれば、
制御機器の試験を複数並行して実施することができる。As described above, according to the present invention,
A plurality of tests of the control device can be performed in parallel.
【００６２】以上により、制御機器の試験を開始してか
ら、全ての試験が完了するまでに要する時間の短縮を図
ることが可能な制御機器の試験装置および試験方法を実
現することができる。As described above, it is possible to realize a control device test apparatus and a test method capable of reducing the time required from the start of the test of the control device to the completion of all tests.
【図１】本発明の実施の形態に係る制御機器の試験方法
を適用した制御機器の試験装置の全体構成例を示す機能
ブロック図FIG. 1 is a functional block diagram showing an overall configuration example of a control device test apparatus to which a control device test method according to an embodiment of the present invention is applied.
【図２】同実施の形態に係る制御機器の試験方法を適用
した制御機器の試験装置の全体構成例を示す概念図FIG. 2 is a conceptual diagram showing an overall configuration example of a control device test apparatus to which the control device test method according to the embodiment is applied.
【図３】ランプ試験信号の一例を示す図FIG. 3 shows an example of a lamp test signal.
【図４】ステップ試験信号の一例を示す図FIG. 4 is a diagram showing an example of a step test signal.
【図５】正弦波試験信号の一例を示す図FIG. 5 shows an example of a sine wave test signal.
【図６】同実施の形態に係る制御機器の試験方法を適用
した制御機器の試験装置の動作を示すフローチャートFIG. 6 is a flowchart showing the operation of a control device test apparatus to which the control device test method according to the embodiment is applied.
【図７】原子炉水位を一定に制御するしくみを示す模式
図FIG. 7 is a schematic diagram showing a mechanism for controlling a reactor water level at a constant level.
【図８】模擬信号として入力されたステップ信号に対す
る応答信号の一例を示す関係図FIG. 8 is a relationship diagram illustrating an example of a response signal to a step signal input as a simulation signal;
１…内部バス ２…制御部 ３…記憶部 ４…モニタ ５…キーボード ６…プリンタ ７…模擬信号回路 ８…データ収集部 ９…テストユニット １０…コントローラカード １１…パソコン １２…スロット １４…原子炉 １５…水位計 １６…制御機器 １７…バルブ １８…給水配管 DESCRIPTION OF SYMBOLS 1 ... Internal bus 2 ... Control part 3 ... Storage part 4 ... Monitor 5 ... Keyboard 6 ... Printer 7 ... Simulated signal circuit 8 ... Data collection part 9 ... Test unit 10 ... Controller card 11 ... Personal computer 12 ... Slot 14 ... Reactor 15 ... water level gauge 16 ... control equipment 17 ... valve 18 ... water supply piping
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中野 安一 兵庫県神戸市兵庫区和田崎町一丁目１番１ 号 原子力サービスエンジニアリング株式 会社内 Ｆターム(参考） 2F076 BA01 BA05 BA14 BA16 BE04 BE09 5H223 AA03 BB01 ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Yasukazu Nakano 1-1-1 Wadazakicho, Hyogo-ku, Kobe-shi, Hyogo Nuclear Service Engineering Co., Ltd. F-term (reference) 2F076 BA01 BA05 BA14 BA16 BE04 BE09 5H223 AA03 BB01
Claims (7)
定数を伴って前記被制御機器を制御する制御機器の前記
時定数の試験を複数並行して行う制御機器の試験装置で
あって、 前記制御機器の各々に試験信号を入力する複数の試験信
号入力手段と、 前記各試験信号入力手段によって前記各制御機器に入力
された試験信号に対して出力される応答信号の各々を、
前記各制御機器から受信する複数の応答信号受信手段
と、 前記各応答信号受信手段によって受信された応答信号に
基づいて、各々の前記応答信号を分析する複数の応答信
号分析手段と、 前記各応答信号分析手段によって分析された分析結果に
基づいて、各々の前記応答信号の出力元である制御機器
の正常／異常を判定する判定手段とを備えたことを特徴
とする制御機器の試験装置。1. A control device test apparatus for performing a plurality of tests of the time constant of a control device that controls the controlled device with a time constant based on a process value of the controlled device, A plurality of test signal input means for inputting a test signal to each of the control devices, and a response signal output for each test signal input to each of the control devices by the test signal input means,
A plurality of response signal receiving means for receiving from each of the control devices; a plurality of response signal analyzing means for analyzing each of the response signals based on the response signals received by each of the response signal receiving means; A control device test apparatus, comprising: a determination unit that determines whether the control device that is the output source of each of the response signals is normal or abnormal based on the analysis result analyzed by the signal analysis unit.
プログラムを用い被制御機器のプロセス値に基づいて前
記被制御機器を制御する制御機器の、前記時定数の試験
を複数並行して行う制御機器の試験装置であって、 前記記憶媒体の各々に試験信号を入力する複数の試験信
号入力手段と、 前記各試験信号入力手段によって前記各記憶媒体に入力
された試験信号に対して出力される応答信号の各々を、
前記各記憶媒体から受信する複数の応答信号受信手段
と、 前記各応答信号受信手段によって受信された応答信号に
基づいて、各々の前記応答信号を分析する複数の応答信
号分析手段と、 前記各応答信号分析手段によって分析された分析結果に
基づいて、各々の前記応答信号の出力元である制御機器
の正常／異常を判定する判定手段とを備えたことを特徴
とする制御機器の試験装置。2. A plurality of tests of the time constant of a control device that controls the controlled device based on a process value of the controlled device using a control program including a time constant stored in a storage medium are performed in parallel. A test apparatus for a control device, comprising: a plurality of test signal input means for inputting a test signal to each of the storage media; and a test signal input to each of the storage media by the test signal input means. Each of the response signals
A plurality of response signal receiving means for receiving from each of the storage media; a plurality of response signal analyzing means for analyzing each of the response signals based on the response signals received by each of the response signal receiving means; A control device test apparatus, comprising: a determination unit that determines whether the control device that is the output source of each of the response signals is normal or abnormal based on the analysis result analyzed by the signal analysis unit.
おいて、 前記判定手段によって応答信号が異常と判定された場合
には、この応答信号の出力元である記憶媒体を交換する
ようにしたことを特徴とする制御機器の試験装置。3. The control device test apparatus according to claim 2, wherein when the response signal is determined to be abnormal by the determination means, the storage medium from which the response signal is output is replaced. A test device for a control device, characterized in that:
載の制御機器の試験装置において、 前記試験信号をランプ信号、ステップ信号、正弦波信号
のうちのいずれかとしたことを特徴とする制御機器の試
験装置。4. The test apparatus for a control device according to claim 1, wherein the test signal is one of a ramp signal, a step signal, and a sine wave signal. Test equipment for control equipment.
数を伴って前記所定機器を制御する制御機器の前記時定
数の試験を複数並行して行う制御機器の試験方法であっ
て、 前記制御機器に試験信号を入力し、この入力された試験
信号に対する前記制御機器から出力される応答信号を受
信し、この受信した応答信号を分析し、この分析結果に
基づいて前記応答信号の出力元である制御機器の正常／
異常を判定するステップからなる前記制御機器の試験
を、複数並行して行うようにしたことを特徴とする制御
機器の試験方法。5. A test method for a control device, comprising: performing a plurality of tests of the time constant of a control device that controls the predetermined device with a time constant based on a process value of the predetermined device in parallel. A test signal is input to the device, a response signal output from the control device to the input test signal is received, the received response signal is analyzed, and an output source of the response signal is generated based on the analysis result. Normal of certain control equipment /
A test method for a control device, wherein a plurality of tests of the control device, each including a step of determining an abnormality, are performed in parallel.
おいて、 前記応答信号が異常と判定された場合には、当該応答信
号の出力元である制御機器を交換するようにしたことを
特徴とする制御機器の試験方法。6. The control device test method according to claim 5, wherein when the response signal is determined to be abnormal, the control device that outputs the response signal is replaced. Test method for control equipment.
器の試験方法において、 前記試験信号をランプ信号、ステップ信号、正弦波信号
のうちのいずれかとしたことを特徴とする制御機器の試
験方法。7. The test method for a control device according to claim 5, wherein the test signal is any one of a ramp signal, a step signal, and a sine wave signal. Method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000305140A JP2002108443A (en) | 2000-10-04 | 2000-10-04 | Device and method for testing controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000305140A JP2002108443A (en) | 2000-10-04 | 2000-10-04 | Device and method for testing controller |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002108443A true JP2002108443A (en) | 2002-04-10 |
Family
ID=18786056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000305140A Withdrawn JP2002108443A (en) | 2000-10-04 | 2000-10-04 | Device and method for testing controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002108443A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008191821A (en) * | 2007-02-02 | 2008-08-21 | Toshiba Corp | Input test device |
| WO2012043318A1 (en) | 2010-09-30 | 2012-04-05 | 三菱重工業株式会社 | System for controlling nuclear power plant and method for inspecting nuclear power plant |
| CN105302119A (en) * | 2015-11-19 | 2016-02-03 | 江西洪都航空工业集团有限责任公司 | Control box test device based on single-chip microcomputer |
| KR20180132517A (en) * | 2017-06-02 | 2018-12-12 | 한국전력기술 주식회사 | Method and Equipment for an integrated response time evaluation for the plant protection system |
-
2000
- 2000-10-04 JP JP2000305140A patent/JP2002108443A/en not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008191821A (en) * | 2007-02-02 | 2008-08-21 | Toshiba Corp | Input test device |
| JP4714165B2 (en) * | 2007-02-02 | 2011-06-29 | 株式会社東芝 | Input test equipment |
| WO2012043318A1 (en) | 2010-09-30 | 2012-04-05 | 三菱重工業株式会社 | System for controlling nuclear power plant and method for inspecting nuclear power plant |
| US9666316B2 (en) | 2010-09-30 | 2017-05-30 | Mitsubishi Heavy Industries, Ltd. | Nuclear power plant control system and method of testing nuclear power plant |
| EP2624092A4 (en) * | 2010-09-30 | 2017-06-28 | Mitsubishi Heavy Industries, Ltd. | System for controlling nuclear power plant and method for inspecting nuclear power plant |
| CN105302119A (en) * | 2015-11-19 | 2016-02-03 | 江西洪都航空工业集团有限责任公司 | Control box test device based on single-chip microcomputer |
| KR20180132517A (en) * | 2017-06-02 | 2018-12-12 | 한국전력기술 주식회사 | Method and Equipment for an integrated response time evaluation for the plant protection system |
| KR101988397B1 (en) | 2017-06-02 | 2019-06-12 | 한국전력기술 주식회사 | Method and Equipment for an integrated response time evaluation for the plant protection system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107797928B (en) | Instrument control system platform logic algorithm block testing device and method | |
| US10580541B2 (en) | Apparatus and system for simulating maintenance of reactor core protection system | |
| CN102231127B (en) | System and method for detecting BIOS (Basic Input Output System) wrong information display | |
| CN111814354B (en) | Simulation test method, system, medium and electronic device for instrument performance | |
| JP2021192279A (en) | Scenario creation method, simulation method, scenario creation device, simulation system, and scenario creation program | |
| JP2002108443A (en) | Device and method for testing controller | |
| JP2011113277A (en) | Apparatus, method and program for testing program | |
| US20230366927A1 (en) | Dice testing method | |
| GB2536567A (en) | System for supporting operation during plant accidents and method for supporting operation during plant accidents | |
| JP2014044507A (en) | Document form testing device and document form testing method | |
| CN214670127U (en) | Fuel cell control algorithm hardware-in-the-loop test platform | |
| CN114764532A (en) | Distribution network terminal reliability prediction method and system | |
| US11194685B2 (en) | Recording medium for verifying correlation between test signal and test result signal, verification apparatus and verification method | |
| JP5515815B2 (en) | Verification device and verification program | |
| JP2020149660A (en) | Test system | |
| CN117761442B (en) | Electronic load aging degree testing method, system and testing equipment | |
| JP3659417B2 (en) | Control rod operation monitoring device | |
| JPH01286694A (en) | Fault diagnosing device for plant dispersion control system | |
| US20080174419A1 (en) | Alarm information processing device and alarm information processing method | |
| RU2780458C1 (en) | Method for functional testing of software of electronic apparatus | |
| US20230133652A1 (en) | Systems and methods for uncertainty prediction using machine learning | |
| CN100418204C (en) | Process flow for mfg. chip capable of pretesting efficiency, and testing method thereof | |
| CN116880443A (en) | Logic test method, system, storage medium and equipment of nuclear power station control system | |
| KR20220087660A (en) | System and method for testing flow computer | |
| JP2002016118A (en) | Semiconductor parametric test device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051216 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20051216 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070607 |