JP2002082245A - Method for manufacturing optical wiring layer - Google Patents

Method for manufacturing optical wiring layer

Info

Publication number
JP2002082245A
JP2002082245A JP2000269979A JP2000269979A JP2002082245A JP 2002082245 A JP2002082245 A JP 2002082245A JP 2000269979 A JP2000269979 A JP 2000269979A JP 2000269979 A JP2000269979 A JP 2000269979A JP 2002082245 A JP2002082245 A JP 2002082245A
Authority
JP
Japan
Prior art keywords
layer
core
optical wiring
forming
clad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000269979A
Other languages
Japanese (ja)
Other versions
JP4380044B2 (en
Inventor
Kenta Yotsui
健太 四井
Taketo Tsukamoto
健人 塚本
Mamoru Ishizaki
守 石崎
Atsushi Sasaki
淳 佐々木
Hatsune Hara
初音 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2000269979A priority Critical patent/JP4380044B2/en
Publication of JP2002082245A publication Critical patent/JP2002082245A/en
Application granted granted Critical
Publication of JP4380044B2 publication Critical patent/JP4380044B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To prevent the loss caused by the crack and air bubbles generated in core patterning by dry etching in a method for manufacturing an optical wiring layers having cores and clads. SOLUTION: The optical wiring layer is manufactured by the method including a process step of forming the first clad layer and the core layer on at a base, a process step of relieving the internal stress in the first clad layer and the core layer, a process step of forming the core patterns by using dry etching and a process step of forming the second clad having the core patterns.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、光配線層の製造方
法に関する。
The present invention relates to a method for manufacturing an optical wiring layer.

【0002】[0002]

【従来の技術】より速く演算処理が行えるコンピュータ
を作るために、CPUのクロック周波数は益々増大する
傾向にあり、現在では1GHzオーダーのものが出現す
るに至っている。この結果、コンピュータの中のプリン
ト基板上の銅による電気配線には高周波電流が流れる部
分が存在することになるので、ノイズの発生により誤動
作が生じたり、また電磁波が発生して周囲に悪影響を与
えることにもなる。
2. Description of the Related Art In order to make a computer capable of performing arithmetic processing faster, the clock frequency of a CPU tends to increase more and more, and a clock frequency of the order of 1 GHz has come to the present. As a result, there is a portion where a high-frequency current flows in the electric wiring made of copper on the printed circuit board in the computer, so that malfunction occurs due to generation of noise, and electromagnetic waves are generated, which adversely affects the surroundings. It will also be.

【0003】このような問題を解決するために、プリン
ト基板上の銅による電気配線の一部を光ファイバー又は
光導波路による光配線に置き換え、電気信号の代わりに
光信号を利用することが行われている。なぜなら、光信
号の場合は、ノイズ及び電磁波の発生を抑えられるから
である。
In order to solve such a problem, a part of copper electric wiring on a printed circuit board is replaced with an optical fiber or an optical waveguide and an optical signal is used instead of an electric signal. I have. This is because, in the case of an optical signal, generation of noise and electromagnetic waves can be suppressed.

【0004】高密度実装又は小型化の観点からは、電気
配線と光配線とが同一の基板上で積み重なっている光・
電気配線基板を作ることが望ましい。たとえば、特開平
3−29905号公報にて述べられているように、電気
配線基板上に光ファイバを絶縁膜にて固定させた基板が
提案されている。しかし、光配線として光ファイバを用
いる場合、その屈曲性の限界から、複雑な形状の光配線
には対応しきれず、設計の自由度が低くなってしまい、
高密度配線あるいは基板の小型化に対応できないという
問題がある。
[0004] From the viewpoint of high-density mounting or miniaturization, optical and optical wiring are stacked on the same substrate.
It is desirable to make an electrical wiring board. For example, as described in JP-A-3-29905, there has been proposed a substrate in which an optical fiber is fixed on an electric wiring substrate with an insulating film. However, when an optical fiber is used as the optical wiring, due to the limit of its flexibility, it cannot cope with an optical wiring having a complicated shape, and the degree of freedom in design is reduced.
There is a problem that it is impossible to cope with high-density wiring or downsizing of a substrate.

【0005】このため、電気配線基板の上に、光配線と
して、いわゆる、光導波路を用いた光・電気配線基板の
構成がいくつか提案されている。光導波路の構成は、光
信号が伝搬するコアパターンを光信号をコアパターンに
閉じこめるクラッド層に埋設させたものである。ここで
コアパターンの形成方法は、フォトリソグラフィ技術に
より、メタルマスク、またはレジストマスクを形成し、
ドライエッチングで作製する方法が一般的である。この
方法によると、フォトマスクのパターンを基に光配線を
形成できるため、その設計の自由度は高くなる。また、
比較的短距離の伝送にも対応が可能となる。
[0005] For this reason, several configurations of optical / electrical wiring boards using so-called optical waveguides have been proposed as optical wirings on electrical wiring boards. The configuration of the optical waveguide is such that a core pattern through which an optical signal propagates is embedded in a cladding layer that confine the optical signal to the core pattern. Here, the method of forming the core pattern is to form a metal mask or a resist mask by a photolithography technique,
A method of manufacturing by dry etching is generally used. According to this method, the optical wiring can be formed based on the pattern of the photomask, so that the degree of design freedom is increased. Also,
It is possible to cope with transmission over a relatively short distance.

【0006】しかし、特にポリマー材料を用いた光導波
路の場合、クラッド層に内部応力が残留することがあ
る。このため、ドライエッチングでコアパターンを形成
する際、エッチングされた部位にこの内部応力が集中
し、亀裂が生じるといった問題点が生じることがある。
この亀裂は、コアパターンを覆う第2クラッドを形成す
る際、気泡をかむ原因になり、この気泡が原因で損失が
増加することがある。
However, particularly in the case of an optical waveguide using a polymer material, internal stress sometimes remains in the cladding layer. For this reason, when a core pattern is formed by dry etching, there may be a problem that the internal stress concentrates on the etched portion and a crack occurs.
The cracks may cause air bubbles to form when forming the second cladding that covers the core pattern, and the air bubbles may cause an increase in loss.

【0007】[0007]

【発明が解決しようとする課題】本発明は係る従来技術
の欠点に鑑みなされたもので、ドライエッチングの際に
生じる亀裂を抑えることを課題とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned drawbacks of the prior art, and has as its object to suppress cracks generated during dry etching.

【0008】[0008]

【課題を解決するための手段】本発明において上記の課
題を達成するために、まず請求項1の発明は、コアとク
ラッドを有する光配線層の製造方法において、支持体上
に第1クラッド層及びコア層を形成する工程と、第1ク
ラッド層及びコア層の内部応力を緩和させる工程と、ド
ライエッチングを用いてコアパターンを形成する工程
と、コアパターンを覆う第2クラッドを形成する工程
と、を少なくとも含むことを特徴とする光配線層の製造
方法である。請求項2の発明は、上記第1クラッド層及
びコア層の内部応力を緩和させる工程として、支持体か
ら第1クラッド層及びコア層を剥離することを特徴とす
る請求項1記載の光配線層の製造方法である。請求項3
の発明は、上記第1クラッド層の形成材料としてポリマ
ーを用いることを特徴とする請求項1〜2の何れかに記
載の光配線層の製造方法である。請求項4の発明は、上
記ポリマーとしてポリイミドを用いることを特徴とする
請求項3記載の光配線層の製造方法である。
In order to achieve the above object, the present invention is directed to a method for manufacturing an optical wiring layer having a core and a clad, comprising the steps of: And a step of forming a core layer, a step of relaxing internal stress of the first clad layer and the core layer, a step of forming a core pattern using dry etching, and a step of forming a second clad covering the core pattern. And a method for manufacturing an optical wiring layer. According to a second aspect of the present invention, in the optical wiring layer according to the first aspect, the first cladding layer and the core layer are separated from the support as the step of relaxing the internal stress of the first cladding layer and the core layer. It is a manufacturing method of. Claim 3
The present invention is the method for manufacturing an optical wiring layer according to any one of claims 1 to 2, wherein a polymer is used as a material for forming the first cladding layer. A fourth aspect of the present invention is the method for manufacturing an optical wiring layer according to the third aspect, wherein polyimide is used as the polymer.

【0009】[0009]

【発明の実施の形態】本発明の請求項1〜4記載の光配
線層の製造方法の実施形態について、図1〜2を用いて
説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a method for manufacturing an optical wiring layer according to claims 1 to 4 of the present invention will be described with reference to FIGS.

【0010】<亀裂の発生要因>まず始めに、亀裂の要
因について図1を用いて説明する。支持体1上に形成さ
れた、内部応力が残留している第1クラッド層2、及び
コア層3をドライエッチングすると(a)、ドライエッ
チングによって削られてできた角の部分4に応力が集中
し(b)、そこから亀裂5が発生する(c)。内部応力
の残留は、基板と第1クラッド層、及びコア層との熱膨
張係数の差によって生じたり、第1クラッド層、及びコ
ア層を形成する際の体積膨張、もしくは収縮によって生
じたりする場合などがある。
<Factors of Crack Generation> First, the causes of cracks will be described with reference to FIG. When the first clad layer 2 and the core layer 3 formed on the support 1 and having the remaining internal stress are dry-etched (a), the stress concentrates on the corners 4 formed by the dry etching. (B), and a crack 5 is generated therefrom (c). When the internal stress remains due to a difference in thermal expansion coefficient between the substrate and the first cladding layer and the core layer, or due to volume expansion or shrinkage when forming the first cladding layer and the core layer. and so on.

【0011】そこで、光配線層を作製する際、ドライエ
ッチングを行う前に、この内部応力を緩和することによ
って亀裂の発生を防止することに成功した。以下、図2
を用いて、その方法を詳しく示す。
[0011] Therefore, when fabricating an optical wiring layer, it was possible to prevent the occurrence of cracks by relaxing the internal stress before performing dry etching. Hereinafter, FIG.
The method will be described in detail with reference to FIG.

【0012】<第1クラッド層、コア層の形成>まず第
1クラッド層6を形成する(a)。好ましくは堅牢な支
持体7の上に第1クラッド層6を形成することが望まし
い。第1クラッド層6の厚みとしては3〜1000μm
程度が好ましいがこの範囲に限るものではない。第1ク
ラッド層6の形成方法としては、例えばシリコンウェ
ハ、ガラスなどの堅牢な支持体7にポリマー材料をスピ
ンコートやキャスティング法を用いてコーティングし、
その後硬化させる、といった方法を用いることができ
る。
<Formation of First Cladding Layer and Core Layer> First, the first cladding layer 6 is formed (a). Preferably, the first cladding layer 6 is formed on a rigid support 7. The thickness of the first cladding layer 6 is 3 to 1000 μm
Although the degree is preferable, it is not limited to this range. As a method for forming the first cladding layer 6, for example, a rigid support 7 such as a silicon wafer or glass is coated with a polymer material by spin coating or casting,
Thereafter, a method such as curing can be used.

【0013】次に第1クラッド層6の上にコア層8を形
成する(b)。コア層8の厚みとしては3〜100μm
程度が好ましいがこの範囲に限るものではない。コア層
8の形成方法としては、例えば支持体6上に形成したク
ラッド層7の上にポリマー材料をスピンコートでコーテ
ィングし、その後硬化させる、といった方法を用いるこ
とができる。
Next, a core layer 8 is formed on the first cladding layer 6 (b). The thickness of the core layer 8 is 3 to 100 μm
Although the degree is preferable, it is not limited to this range. As a method for forming the core layer 8, for example, a method in which a polymer material is coated on the cladding layer 7 formed on the support 6 by spin coating and then cured.

【0014】<第1クラッド層、及びコア層の内部応力
を緩和>次に第1クラッド層6、及びコア層8の内部応
力を緩和させる(c)。第1クラッド層6、及びコア層
8の内部応力を緩和させる方法は、残留する内部応力を
緩和させることが可能な方法であれば、特に限定される
ものではないが、例えば支持体7から第1クラッド層
6、及びコア層8を剥離するという方法を用いることが
できる。剥離する方法としては、剥離液に浸ける、例え
ばあらかじめ設けておいた金属などの下地をエッチング
除去する方法や、熱処理を行うなどの方法があるが、こ
れらに限定されるものではない。
<Relieving the internal stress of the first cladding layer and the core layer> Next, the internal stress of the first cladding layer 6 and the core layer 8 is relaxed (c). The method of relaxing the internal stress of the first cladding layer 6 and the core layer 8 is not particularly limited as long as it is a method capable of relaxing the remaining internal stress. A method of peeling the one clad layer 6 and the core layer 8 can be used. Examples of the method for peeling include, but are not limited to, a method of immersing in a remover, for example, a method of etching and removing a base such as a metal provided in advance, and a method of performing heat treatment.

【0015】<ドライエッチングによるコアのパターニ
ング>さらに、ドライエッチングによってコアパターン
9を形成する(d)。パターニングの際のマスクとして
は、金属薄膜などをエッチングしたものでもよいし、あ
るいはドライエッチングに対する耐性の高いレジストを
用いることもできる。マスクパターンの形成は、内部応
力を緩和させる前に行ってもよいし、内部応力を緩和さ
せた後に行ってもよい。
<Patterning of Core by Dry Etching> Further, a core pattern 9 is formed by dry etching (d). As a mask for patterning, a mask obtained by etching a metal thin film or the like may be used, or a resist having high resistance to dry etching may be used. The formation of the mask pattern may be performed before the internal stress is relaxed, or may be performed after the internal stress is relaxed.

【0016】<第2クラッドの形成>最後に、マスクパ
ターンを除去した後、第2クラッド10を形成すること
によりコアパターン9を覆い、光導波路層11を得るこ
とができる(e)。第2クラッドの厚みとしては3〜1
000μm程度が好ましいがこの範囲に限るものではな
い。
<Formation of Second Cladding> Finally, after removing the mask pattern, the second cladding 10 is formed to cover the core pattern 9 and obtain the optical waveguide layer 11 (e). The thickness of the second clad is 3 to 1
The thickness is preferably about 000 μm, but is not limited to this range.

【0017】[0017]

【実施例】以下に、具体的な実施例により本発明を説明
する。なお、本発明は後述する実施例に何ら限定される
ものではない。
The present invention will be described below with reference to specific examples. Note that the present invention is not limited to the embodiments described below.

【0018】<実施例>実施例を、図2を用いて説明す
る。支持体7上に、ポリイミドOPI−N3305(日
立化成工業(株)製)をスピンコートし、イミド化させ
ることによって第1クラッド層6を形成した(図2
(a)参照)。支持体としてはアルミニウムを蒸着した
シリコンウェハを用いた。
<Embodiment> An embodiment will be described with reference to FIG. The first cladding layer 6 was formed on the support 7 by spin-coating polyimide OPI-N3305 (manufactured by Hitachi Chemical Co., Ltd.) and imidizing (FIG. 2).
(A)). As the support, a silicon wafer on which aluminum was deposited was used.

【0019】この上に、ポリイミドOPI−N3405
(日立化成工業(株)製)をスピンコートし、イミド化
させることによってコア層8を形成した(図2(b)参
照)。
On top of this, polyimide OPI-N3405
A core layer 8 was formed by spin-coating (manufactured by Hitachi Chemical Co., Ltd.) and imidizing (see FIG. 2B).

【0020】次に、コア層8の上に、シリコン含有レジ
ストを塗布し、露光、及び現像を行った。この様にして
できたレジストのパターンをドライエッチングのマスク
とした。
Next, a silicon-containing resist was applied on the core layer 8 and exposed and developed. The resist pattern thus formed was used as a dry etching mask.

【0021】次にアルミニウムをエッチング除去するこ
とにより、シリコンウェハから第1クラッド層6、及び
コア層8を一旦剥離した(図2(c)参照)。
Next, the first cladding layer 6 and the core layer 8 were once peeled off from the silicon wafer by etching away aluminum (see FIG. 2C).

【0022】これを酸素RIEによってドライエッチン
グしてコアパターン9を形成した(図2(d)参照)。
その後、シリコン含有レジストを剥離した。
This was dry-etched by oxygen RIE to form a core pattern 9 (see FIG. 2D).
Thereafter, the silicon-containing resist was stripped.

【0023】この上にポリイミドOPI−N3305
(日立化成工業(株)製)をスピンコートし、イミド化
させることによってコアパターン9を覆う第2クラッド
層10を形成し、光配線層11が完成した(図2(e)
参照)。
On top of this, polyimide OPI-N3305
(Hitachi Kasei Kogyo Co., Ltd.) was spin-coated and imidized to form a second cladding layer 10 covering the core pattern 9 to complete the optical wiring layer 11 (FIG. 2E).
reference).

【0024】<従来例>支持体7(シリコンウェハを使
用)上にポリイミドOPI−N3305(日立化成工業
(株)製)をスピンコートし、イミド化させることによ
って第1クラッド層6を形成した(図3(a)参照)。
<Conventional Example> Polyimide OPI-N3305 (manufactured by Hitachi Chemical Co., Ltd.) is spin-coated on a support 7 (using a silicon wafer) and imidized to form a first clad layer 6 ( FIG. 3A).

【0025】この上に、ポリイミドOPI−N3405
(日立化成工業(株)製)をスピンコートし、イミド化
させることによってコア層8を形成した(図3(b)参
照)。
On top of this, polyimide OPI-N3405
Core layer 8 was formed by spin-coating (manufactured by Hitachi Chemical Co., Ltd.) and imidizing (see FIG. 3B).

【0026】次に、コア層の上に、シリコン含有レジス
トを塗布し、露光、及び現像を行った。この様にしてで
きたレジストのパターンをドライエッチングのマスク
(図示せず)とした。これを酸素RIEによってドライ
エッチングしてコアパターン9を形成した(図3(c)
参照)。この際、パターンに沿って亀裂12が生じた。
その後、シリコン含有レジストを剥離した。
Next, a silicon-containing resist was applied on the core layer, and was exposed and developed. The resist pattern thus formed was used as a dry etching mask (not shown). This was dry-etched by oxygen RIE to form a core pattern 9 (FIG. 3C).
reference). At this time, cracks 12 were formed along the pattern.
Thereafter, the silicon-containing resist was stripped.

【0027】この上にポリイミドOPI−N3305
(日立化成工業(株)製)をスピンコートし、イミド化
させることによって第2クラッド層10を形成し光配線
層11が完成した(図3(d)参照)。このとき、亀裂
部分は気泡13として残った。
On top of this, polyimide OPI-N3305
The second clad layer 10 was formed by spin coating and imidizing (manufactured by Hitachi Chemical Co., Ltd.), and the optical wiring layer 11 was completed (see FIG. 3D). At this time, the cracks remained as bubbles 13.

【0028】[0028]

【発明の効果】以上の説明から理解できるように、本発
明には、以下の効果がある。
As can be understood from the above description, the present invention has the following effects.

【0029】ドライエッチングを行う前に一旦応力を解
放する緩和工程を行うことにより、ドライエッチングの
際に生じる亀裂を抑えることができる。その結果、気泡
をかむことによる損失の増加を防ぐことができる。
By performing a relaxation step for releasing the stress once before performing the dry etching, a crack generated at the time of the dry etching can be suppressed. As a result, it is possible to prevent an increase in loss caused by chewing the bubbles.

【0030】[0030]

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明が解決しようとする課題である亀裂の発
生要因を示す説明図。
BRIEF DESCRIPTION OF DRAWINGS FIG. 1 is an explanatory diagram showing crack generation factors which are problems to be solved by the present invention.

【図2】本発明の光配線層の製造方法を示す説明図。FIG. 2 is an explanatory view showing a method for manufacturing an optical wiring layer according to the present invention.

【図3】従来の光配線層の製造方法を示す説明図。FIG. 3 is an explanatory view showing a conventional method for manufacturing an optical wiring layer.

【符号の説明】 1 支持体 2 第1クラッド層 3 コア層 4 ドライエッチングによってできた角の部分 5 亀裂 6 第1クラッド層 7 支持体 8 コア層 9 コアパターン 10 第2クラッド層 11 光配線層 12 亀裂 13 気泡[Description of Signs] 1 support 2 first cladding layer 3 core layer 4 corner portion formed by dry etching 5 crack 6 first cladding layer 7 support 8 core layer 9 core pattern 10 second cladding layer 11 optical wiring layer 12 crack 13 bubble

───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐々木 淳 東京都台東区台東1丁目5番1号 凸版印 刷株式会社内 (72)発明者 原 初音 東京都台東区台東1丁目5番1号 凸版印 刷株式会社内 Fターム(参考) 2H047 PA02 PA24 PA28 QA05  ──────────────────────────────────────────────────続 き Continued on the front page (72) Atsushi Sasaki, Inventor 1-5-1, Taito, Taito-ku, Tokyo Inside Toppan Printing Co., Ltd. (72) Inventor Hatsune Hara 1-5-1, Taito, Taito-ku, Tokyo Letterpress F Term in Printing Co., Ltd. (Reference) 2H047 PA02 PA24 PA28 QA05

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】コアとクラッドを有する光配線層の製造方
法において、 支持体上に第1クラッド層及びコア層を形成する工程
と、 第1クラッド層及びコア層の内部応力を緩和させる工程
と、 ドライエッチングを用いてコアパターンを形成する工程
と、 コアパターンを覆う第2クラッドを形成する工程と、 を少なくとも含むことを特徴とする光配線層の製造方
法。
1. A method of manufacturing an optical wiring layer having a core and a clad, comprising: forming a first clad layer and a core layer on a support; and relaxing internal stress of the first clad layer and the core layer. A method of forming a core pattern using dry etching; and a step of forming a second clad that covers the core pattern.
【請求項2】上記第1クラッド層及びコア層の内部応力
を緩和させる工程として、 支持体から第1クラッド層及びコア層を剥離することを
特徴とする請求項1記載の光配線層の製造方法。
2. The method of manufacturing an optical wiring layer according to claim 1, wherein the step of relaxing the internal stress of the first cladding layer and the core layer includes separating the first cladding layer and the core layer from the support. Method.
【請求項3】上記第1クラッド層の形成材料としてポリ
マーを用いることを特徴とする請求項1〜2の何れかに
記載の光配線層の製造方法。
3. The method for manufacturing an optical wiring layer according to claim 1, wherein a polymer is used as a material for forming said first cladding layer.
【請求項4】上記ポリマーとしてポリイミドを用いるこ
とを特徴とする請求項3記載の光配線層の製造方法。
4. The method according to claim 3, wherein polyimide is used as said polymer.
JP2000269979A 2000-09-06 2000-09-06 Optical wiring layer manufacturing method Expired - Fee Related JP4380044B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000269979A JP4380044B2 (en) 2000-09-06 2000-09-06 Optical wiring layer manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000269979A JP4380044B2 (en) 2000-09-06 2000-09-06 Optical wiring layer manufacturing method

Publications (2)

Publication Number Publication Date
JP2002082245A true JP2002082245A (en) 2002-03-22
JP4380044B2 JP4380044B2 (en) 2009-12-09

Family

ID=18756500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000269979A Expired - Fee Related JP4380044B2 (en) 2000-09-06 2000-09-06 Optical wiring layer manufacturing method

Country Status (1)

Country Link
JP (1) JP4380044B2 (en)

Also Published As

Publication number Publication date
JP4380044B2 (en) 2009-12-09

Similar Documents

Publication Publication Date Title
JP2006156439A (en) Manufacturing method of photoelectricity mixed loading substrate
JP4507315B2 (en) Manufacturing method of optical / electrical wiring board
JP2006100631A (en) Wiring board and its manufacturing method
JP4258065B2 (en) Manufacturing method of optical / electrical wiring board
JP2004221450A (en) Printed board and its manufacturing method
JP4441994B2 (en) Optical wiring layer manufacturing method and optical / electrical wiring board
JP2002082245A (en) Method for manufacturing optical wiring layer
JP2749461B2 (en) Multilayer circuit board and method of manufacturing the same
JP4441980B2 (en) Optical / electrical wiring substrate, manufacturing method thereof, manufacturing method of optical wiring film, and mounting substrate
TW543350B (en) Method for producing wiring configurations having coarse conductor structures and at least one region having fine conductor structures
JP4639421B2 (en) Optical wiring layer manufacturing method
JP4380038B2 (en) Optical wiring layer manufacturing method
JP2001154052A (en) Method for manufacturing optical waveguide
JP4311157B2 (en) Manufacturing method of substrate for semiconductor device
JP2001154051A (en) Method for manufacturing optical waveguide
JP2000054164A (en) Method for working insulating material and resist material used for worked insulating material by the method
JP2001194546A (en) Method for manufacturing optical wiring film
JP2002228866A (en) Method for manufacturing optical wiring layer, optical wiring layer, and optical and electrical wiring board
JP3878830B2 (en) Manufacturing method of suspension for magnetic head
JPH10135599A (en) Method of manufacturing flexible printed wiring board
JPH11121908A (en) Printed wiring board and its manufacture
JP2002344120A (en) Flexible circuit board and its manufacturing method
JP2009059942A (en) Method of manufacturing thin-film electronic component
JPH02119298A (en) Manufacture of multilayer printed wiring board for mounting semiconductor element
JP3400962B2 (en) Wiring board manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090716

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090901

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090914

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131002

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees