JP2002078339A - Dc-dc converter - Google Patents

Dc-dc converter

Info

Publication number
JP2002078339A
JP2002078339A JP2000255029A JP2000255029A JP2002078339A JP 2002078339 A JP2002078339 A JP 2002078339A JP 2000255029 A JP2000255029 A JP 2000255029A JP 2000255029 A JP2000255029 A JP 2000255029A JP 2002078339 A JP2002078339 A JP 2002078339A
Authority
JP
Japan
Prior art keywords
switching element
voltage
converter
diode
parallel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000255029A
Other languages
Japanese (ja)
Inventor
Mamoru Tsuruya
守 鶴谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2000255029A priority Critical patent/JP2002078339A/en
Publication of JP2002078339A publication Critical patent/JP2002078339A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To reduce the noise of a DC-DC converter and to improve the efficiency of the DC-DC converter. SOLUTION: A series circuit composed of a switching device Q1 and the primary winding 8 of a transformer 2 is connected to a DC power supply 1. Second and third diodes D2 and D3 and second and third switching devices Q2 and Q3, comprising a synchronous rectifier circuit, pare connected to the secondary winding 9 of the transformer 2. The second and third switching devices Q2 and Q3 are driven by the voltage of the secondary winding. A surge absorption circuit 15a is connected to the primary winding 8. The surge absorption circuit 15a consists of a series circuit, having a long accumulation time and comprising a diode 21, a resistor 20, and a capacitor 17.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、負荷に直流電力を
供給するための直流―直流変換器即ちDC−DCコンバ
ータに関する。
The present invention relates to a DC-DC converter for supplying DC power to a load, that is, a DC-DC converter.

【0002】[0002]

【従来の技術及び発明が解決しようとする課題】従来の
典型的なDC−DCコンバ−タは、直流電源にトランス
の1次巻線を介して接続されたスイッチング素子と、こ
れをオン・オフするための制御回路と、トランスの2次
巻線に接続された整流回路と、整流回路に接続された平
滑回路とから成る。この種のDC−DCコンバ−タにお
いて、整流回路はダイオ−ド又はシヨットキバリアダイ
オ−ドで構成される。しかし、ダイオ−ドにおける電圧
降下が0.5〜0.8V程度となり、DC−DCコンバ
−タの効率低下の要因になる。この効率低下は特に出力
電圧が2V、3.3V、5Vのように比較的低い場合に
顕著になる。この種の問題を解決するために、図1に示
すように整流回路にスイッチ素子を付加して同期整流回
路を構成することが知られている。
2. Description of the Related Art A typical conventional DC-DC converter includes a switching element connected to a DC power supply via a primary winding of a transformer, and an on / off switching element. And a rectifier circuit connected to the secondary winding of the transformer, and a smoothing circuit connected to the rectifier circuit. In this type of DC-DC converter, the rectifier circuit is constituted by a diode or a Schottky barrier diode. However, the voltage drop at the diode becomes about 0.5 to 0.8 V, which causes a decrease in the efficiency of the DC-DC converter. This reduction in efficiency becomes remarkable especially when the output voltage is relatively low, such as 2 V, 3.3 V, or 5 V. In order to solve this kind of problem, it is known to configure a synchronous rectifier circuit by adding a switch element to the rectifier circuit as shown in FIG.

【0003】図1のDC−DCコンバ−タは、フォワ−
ド型DC−DCコンバ−タと呼ばれているものであっ
て、例えば整流平滑回路から成る直流電源1と、トラン
ス2と、主スイッチング素子としての第1のスイッチン
グ素子Q1と、同期整流回路3と、平滑回路4と、制御
回路5と、電圧検出回路6と、スナバ(snubber)用コ
ンデンサCと第1のダイオードD1とを有する。トラン
ス2は磁気コア7に巻き回され且つ相互に電磁結合され
た1次及び2次巻線8、9を有する。FETから成る第
1のスイッチング素子Q1は第1及び第2の主端子とし
てドレイン電極Dとソース電極S及び制御端子としての
ゲート電極Gを有する。第1のスイッチング素子Q1の
一方の端子即ちドレイン電極Dはインダクタンスを有す
る1次巻線8を介して直流電源1の一方の端子1aに接
続され、第1のスイッチング素子Q1の他方の端子即ち
ソース電極Sは直流電源1の他方の端子1bに接続され
ている。同期整流回路3は2次巻線9の一端9a及び他
端9bに接続されており、FETから成る同期整流用の
第2及び第3のスイッチング素子Q2、Q3と第2及び第
3のダイオ−ドD2、D3とを有する。第2のスイッチン
グ素子Q2の第1の主端子であるドレイン電極は2次巻
線9の他端9bに接続され、この制御端子としてのゲ−
ト電極は2次巻線9の一端9aに接続されている。第3
のスイッチング素子Q3の第1の主端子としてのドレイ
ン電極は2次巻線9の一端に接続され、この第2の主端
子としてのソ−ス電極は第2のスイッチング素子Q2の
第2の主端子としてのソ−ス電極に接続され、この制御
端子としてのゲ−ト電極は2次巻線9の他端9bに接続
されている。第2及び第3のダイオ−ドD2、D3は第2
及び第3のスイッチング素子Q2、Q3に並列に接続され
ている。第2のダイオ−ドD2の方向は第1のスイッチ
ング素子Q1のオン期間に2次巻線9に得られる電圧に
よって順方向バイアスされるように決定されている。第
3のダイオ−ドD3の方向は第1のスイッチング素子Q1
のオン期間に2次巻線9に得られる電圧によって逆バイ
アスされるように決定されている。第1、第2及び第3
のダイオ−ドD1,D2、D3は、第1、第2及び第3の
スイッチング素子Q1、Q2、Q3と同一の半導体基体に
形成された内蔵又は寄生ダイオ−ドである。1次巻線8
と2次巻線9との極性は図1で黒丸で示すように設定さ
れている。従って、2次巻線9に接続された第2のスイ
ッチング素子Q2及び第2のダイオードD2は第1のスイ
ッチング素子Q1のオン期間に導通する。
The DC-DC converter shown in FIG.
A DC-DC converter, for example, a DC power supply 1 composed of a rectifying and smoothing circuit, a transformer 2, a first switching element Q1 as a main switching element, and a synchronous rectifying circuit 3 , A smoothing circuit 4, a control circuit 5, a voltage detection circuit 6, a snubber capacitor C, and a first diode D1. The transformer 2 has primary and secondary windings 8, 9 wound around a magnetic core 7 and electromagnetically coupled to each other. The first switching element Q1 composed of an FET has a drain electrode D and a source electrode S as first and second main terminals, and a gate electrode G as a control terminal. One terminal of the first switching element Q1, ie, a drain electrode D, is connected to one terminal 1a of the DC power supply 1 through a primary winding 8 having inductance, and the other terminal, ie, the source of the first switching element Q1, is a source. The electrode S is connected to the other terminal 1b of the DC power supply 1. The synchronous rectifier circuit 3 is connected to one end 9a and the other end 9b of the secondary winding 9, and includes second and third switching elements Q2 and Q3 for synchronous rectification, each of which is composed of an FET, and second and third diodes. D2 and D3. A drain electrode, which is a first main terminal of the second switching element Q2, is connected to the other end 9b of the secondary winding 9, and a gate as this control terminal is provided.
The third electrode is connected to one end 9 a of the secondary winding 9. Third
The drain electrode as the first main terminal of the switching element Q3 is connected to one end of the secondary winding 9, and the source electrode as the second main terminal is connected to the second main terminal of the second switching element Q2. The gate electrode as a control terminal is connected to the other end 9 b of the secondary winding 9. The second and third diodes D2 and D3 are the second diodes.
And the third switching element Q2, Q3. The direction of the second diode D2 is determined so as to be forward-biased by the voltage obtained on the secondary winding 9 during the ON period of the first switching element Q1. The direction of the third diode D3 is the direction of the first switching element Q1.
Is determined to be reverse-biased by the voltage obtained at the secondary winding 9 during the ON period of the power supply. First, second and third
Diodes D1, D2 and D3 are built-in or parasitic diodes formed on the same semiconductor substrate as the first, second and third switching elements Q1, Q2 and Q3. Primary winding 8
The polarity of the secondary winding 9 is set as shown by a black circle in FIG. Accordingly, the second switching element Q2 and the second diode D2 connected to the secondary winding 9 conduct during the ON period of the first switching element Q1.

【0004】平滑回路4は平滑用リアクトル10と平滑
用コンデンサ11とから成る。平滑用コンデンサ11は
平滑用リアクトル10を介して転流用の第3のスイッチ
ング素子Q3に並列に接続されている。なお、ここで
は、第3のスイッチング素子Q3を同期整流回路3に含
めたが、平滑回路4の一部と考えることもできる。平滑
用コンデンサ11に接続された対の出力端子12、13
間に負荷14が接続されている。電圧検出回路6は対の
出力端子12、13間の電圧を検出し、制御回路5に送
る。電圧検出回路6は、一般には、出力電圧を検出する
ための分圧抵抗と、基準電圧源と、誤差増幅器とから成
り、分圧抵抗から得られる出力電圧の検出値と基準電圧
源の基準電圧とが誤差増幅器に入力し、誤差増幅器の出
力が電圧検出信号又は電圧帰還制御となる。制御回路5
は出力端子12、13間の電圧を一定にするための制御
信号を形成し、これによって第1のスイッチング素子Q
1をオン・オフ制御する。図1の制御回路5を概略的に
示す図2から明らかなように、この制御回路5は、鋸波
発生器5aと比較器5bと駆動回路5cとから成り、例
えば20〜150kHz 程度の周波数の鋸波電圧とライン
6aの図1の電圧検出回路6の出力電圧とを比較して方
形波パルスを作成し、このパルスを含む制御信号を駆動
回路5cを介してスイッチング素子Q1のゲート電極G
に送る。なお、電圧検出回路6と制御回路5とは一般に
は光結合されている。
[0004] The smoothing circuit 4 includes a smoothing reactor 10 and a smoothing capacitor 11. The smoothing capacitor 11 is connected in parallel to the third switching element Q3 for commutation via the smoothing reactor 10. Although the third switching element Q3 is included in the synchronous rectification circuit 3 here, it can be considered as a part of the smoothing circuit 4. A pair of output terminals 12 and 13 connected to a smoothing capacitor 11
The load 14 is connected therebetween. The voltage detection circuit 6 detects a voltage between the pair of output terminals 12 and 13 and sends the voltage to the control circuit 5. The voltage detection circuit 6 generally includes a voltage dividing resistor for detecting an output voltage, a reference voltage source, and an error amplifier. The detected value of the output voltage obtained from the voltage dividing resistor and the reference voltage of the reference voltage source Are input to the error amplifier, and the output of the error amplifier becomes a voltage detection signal or voltage feedback control. Control circuit 5
Forms a control signal for keeping the voltage between the output terminals 12 and 13 constant, and thereby the first switching element Q
Turns 1 on and off. As is apparent from FIG. 2 schematically showing the control circuit 5 of FIG. 1, the control circuit 5 includes a sawtooth generator 5a, a comparator 5b, and a drive circuit 5c, and has a frequency of, for example, about 20 to 150 kHz. The sawtooth voltage and the output voltage of the voltage detection circuit 6 of FIG. 1 on the line 6a are compared to generate a square wave pulse, and a control signal including this pulse is transmitted via the drive circuit 5c to the gate electrode G of the switching element Q1.
Send to The voltage detection circuit 6 and the control circuit 5 are generally optically coupled.

【0005】図3の(A)は図1の第1のスイッチング
素子Q1のゲ−ト制御信号VG1、(B)(D)(E)は第
1、第2及び第3のスイッチング素子Q1、Q2、Q3の
対の主端子間即ちドレイン・ソ−ス間電圧VQ1、VQ2
Q3、(C)は2次巻線9の電圧V9を示す。この図3
から明らかなように、t0〜t1、t5〜t6で第1のスイ
ッチング素子Q1が図3(A)の制御信号でオン制御さ
れると、これが導通状態となり、この主端子間電圧VQ1
は図3(B)に示すように零に近い値になる。第1のス
イッチング素子Q1のオン期間t0〜t1、t5〜t6に
は、2次巻線9の電圧V9は図3(C)に示すように正方
向に発生するので、第2のダイオ−ドD2は順バイアス
状態となり、また、Nチャネル絶縁ゲ−ト型電界効果ト
ランジスタから第2のスイッチング素子Q2は2次巻線
9の電圧V9によってオン駆動される。従って、t0〜t
1、t5〜t6のオン期間Tonにおける第2のスイッチ
ング素子Q2の主端子間電圧VQ2は図3(D)に示すよ
うに零に近い値になる。また、第3のスイッチング素子
Q3及び第3のダイオ−ドD3は、t0〜t1、t5〜t6の
オン期間Tonに逆バイアス状態にあるので、第3のス
イッチング素子Q3の主端子間の電圧VQ3は図3(E)
に示すように2次巻線9の電圧V9にほぼ一致した高い
値になる。
[0005] in FIG. 3 (A) gate of the first switching element Q1 in Fig. 1 - DOO control signal V G1, (B) (D ) (E) is first, second and third switching elements Q1 , Q2, Q3 between the main terminals, ie, the drain-source voltages V Q1 , V Q2 ,
V Q3 , (C) indicates the voltage V 9 of the secondary winding 9. This figure 3
As is clear from FIG. 3, when the first switching element Q1 is turned on by the control signal of FIG. 3A at t0 to t1 and t5 to t6, the first switching element Q1 is turned on, and the main terminal voltage V Q1 is turned on.
Becomes a value close to zero as shown in FIG. During the on-periods t0 to t1 and t5 to t6 of the first switching element Q1, the voltage V9 of the secondary winding 9 is generated in the positive direction as shown in FIG. D2 is in a forward bias state, and the second switching element Q2 is turned on by the voltage V9 of the secondary winding 9 from the N-channel insulated gate field effect transistor. Therefore, t0 to t
1, the main terminal voltage V Q2 of the second switching element Q2 in the ON period Ton of t5~t6 is a value close to zero as shown in Figure 3 (D). Further, since the third switching element Q3 and the third diode D3 are in the reverse bias state during the on-period Ton between t0 and t1 and between t5 and t6, the voltage V between the main terminals of the third switching element Q3 is changed. Q3 is Fig. 3 (E)
As shown in FIG. 7, the voltage becomes a high value substantially corresponding to the voltage V9 of the secondary winding 9.

【0006】第1のスイッチング素子Q1がt1時点で
オフ制御されると、オン期間Tonにトランス2に蓄積
されたエネルギの放出によって1次巻線8に発生するフ
ライバック電圧Vfと電源1の電圧Esとの和の電圧E
s+Vfが第1のスイッチング素子Q1に印加される。
第1のスイッチング素子Q1にはソフトスイッチング用
又はスナバ用コンデンサCが並列に接続されているの
で、このコンデンサCによってサ−ジ電圧が吸収され、
コンデンサCの電圧即ち第1のスイッチング素子Q1の
端子間電圧VQ1の急激な上昇が抑えられ、この電圧VQ1
は図3(B)に示すようにt1〜t3期間に徐々に上昇す
る。コンデンサCの充電がt3時転で終了すると、t3〜
t4期間でコンデンサCの放電が生じ、コンデンサCの
エネルギの一部が電源1に回生される。コンデンサCの
放電は、この電圧VQ1と電源1の電圧Esとが同一にな
るt4時点で終了する。その後t4〜t5区間の第1のス
イッチング素子Q1の電圧VQ1は電源電圧Esに保たれ
る。t1〜t5のオフ期間Toffに1次巻線8に印加さ
れる電圧は、第1のスイッチング素子Q1の電圧VQ1
電源電圧Esとの差の電圧であり、正弦波状に変化する
電圧になる。この結果、2次巻線9の電圧V9が図3
(C)に示すようにt1〜t5期間に正弦波状に変化す
る。オフ期間Toffには第2のダイオ−ドD2及び第
2のスイッチング素子Q2は逆バイアス状態になるの
で、この端子間電圧VQ 2は図3(D)に示すように2次
巻線9の電圧V9に対応した値になる。オフ期間Tof
fには平滑用リアクトル10の蓄積エネルギの放出によ
って、リアクトル10とコンデンサ11と第3のダイオ
−ドD3又はスイッチング素子Q3の回路に電流が流れ
る。オフ期間Toffにおいて、第3のダイオ−ドD3
は、2次巻線9の電圧V9に無関係に導通状態に転換す
るが、第3のスイッチング素子Q3は2次巻線9の電圧
V9に依存してオン状態に転換する。即ち、2次巻線9
の逆方向の電圧V9が第3のスイッチング素子Q3をオン
にすることができるゲ−ト・ソ−ス間電圧のしきい値を
thを横切っている期間t2〜t4で第3のスイッチング
素子Q3はオンになる。2次巻線の電圧V9は、t1〜t2
及びt4〜t5区間でしきい値Vthに達しないで、この区
間では第3のスイッチング素子Q3がオフ状態に保た
れ、第3のダイオ−ドD3のみが導通する。図3(E)に
示すようにダイオ−ドD3のみが導通している時の第3
のスイッチング素子Q3の端子間電圧VQ3の値はVa
(約0.6V)であり、第3のスイッチング素子Q3がオン
になった時のこの端子間電圧VQ3の値はVbであり、V
aはVbよりも高い。従って、t1〜t2、t4〜t5区間
では同期整流による電圧降下低減及び損失の低減の効果
を得ることができない。また、第1のスイッチング素子
Q1のタ‐ンオン時点にコンデンサCに電荷が残ってい
るので、タ−ンオン時にこれが放出され、損失になる。
When the first switching element Q1 is turned off at time t1, the flyback voltage Vf generated in the primary winding 8 due to the release of the energy stored in the transformer 2 during the ON period Ton and the voltage of the power supply 1 Voltage E of the sum with Es
s + Vf is applied to the first switching element Q1.
Since a soft switching or snubber capacitor C is connected in parallel to the first switching element Q1, the surge voltage is absorbed by this capacitor C.
A sharp increase in the voltage of the capacitor C, that is, the voltage V Q1 between the terminals of the first switching element Q 1 is suppressed, and this voltage V Q1
Gradually rises during the period from t1 to t3 as shown in FIG. When the charging of the capacitor C is completed at the time t3, t3
During the period t4, the capacitor C is discharged, and a part of the energy of the capacitor C is regenerated to the power supply 1. Discharging of the capacitor C ends at time t4 when the voltage V Q1 becomes equal to the voltage Es of the power supply 1. Voltage V Q1 of the first switching element Q1 subsequent t4~t5 section is kept at the power supply voltage Es. The voltage applied to the primary winding 8 during the off period Toff from t1 to t5 is the voltage of the difference between the voltage VQ1 of the first switching element Q1 and the power supply voltage Es, and becomes a voltage that changes in a sine wave shape. . As a result, the voltage V9 of the secondary winding 9 becomes
As shown in (C), it changes sinusoidally in the period from t1 to t5. The OFF period Toff second diode - since the de D2 and the second switching element Q2 is reverse biased, the terminal voltage V Q 2 is of the secondary winding 9 as shown in FIG. 3 (D) The value corresponds to the voltage V9. Off period Tof
In f, a current flows through the circuit of the reactor 10, the capacitor 11, and the third diode D3 or the switching element Q3 due to the release of the energy stored in the smoothing reactor 10. In the off period Toff, the third diode D3
Turns into a conductive state irrespective of the voltage V9 of the secondary winding 9, but the third switching element Q3 turns on depending on the voltage V9 of the secondary winding 9. That is, the secondary winding 9
The threshold voltage of the gate-source voltage at which the voltage V9 in the opposite direction of the third switching element Q3 can be turned on crosses the threshold voltage Vth during the period from t2 to t4. Q3 turns on. The voltage V9 of the secondary winding is from t1 to t2.
And the threshold Vth is not reached in the section from t4 to t5. In this section, the third switching element Q3 is kept off and only the third diode D3 conducts. As shown in FIG. 3 (E), the third state when only the diode D3 is conducting.
The value of the inter-terminal voltage V Q3 of the switching element Q3 is Va
(Approximately 0.6 V), and the value of the inter-terminal voltage V Q3 when the third switching element Q 3 is turned on is Vb.
a is higher than Vb. Therefore, in the sections from t1 to t2 and t4 to t5, the effects of reducing the voltage drop and the loss by the synchronous rectification cannot be obtained. Further, since the charge remains in the capacitor C at the time when the first switching element Q1 is turned on, it is discharged at the time when the first switching element Q1 is turned on, resulting in a loss.

【0007】図1のスナバ用コンデンサCの代わりに、
図4に示すスナバ回路即ちサ−ジ吸収回路15を設ける
ことが考えられる。このサージ吸収回路15は、ダイオ
ード16とサージ吸収用コンデンサ17と抵抗18とか
ら成る。サージ吸収用コンデンサ17はダイオード16
を介して1次巻線8に並列に接続されている。抵抗18
はサージ吸収用コンデンサ17に並列に接続されてい
る。ダイオード16はスイッチング素子Q3がターンオ
フした時に1次巻線8に発生する電圧で順方向バイアス
される向きに接続されている。図4においてサ−ジ吸収
回路15以外は図1と同一に形成されている。
Instead of the snubber capacitor C shown in FIG.
It is conceivable to provide a snubber circuit, that is, a surge absorbing circuit 15 shown in FIG. The surge absorbing circuit 15 includes a diode 16, a surge absorbing capacitor 17, and a resistor 18. The surge absorbing capacitor 17 is a diode 16
Is connected in parallel to the primary winding 8. Resistance 18
Are connected in parallel to the surge absorbing capacitor 17. The diode 16 is connected in such a direction as to be forward biased by a voltage generated in the primary winding 8 when the switching element Q3 is turned off. In FIG. 4, components other than the surge absorbing circuit 15 are formed in the same manner as in FIG.

【0008】DC−DCコンバータの正常動作中には、
サージ吸収用コンデンサ17が図4に示す極性に充電さ
れている。スイッチング素子Q1のターンオフ時には、
1次巻線8の電圧V1がサージ吸収用コンデンサ17の
電圧Vc よりも高くなるので、ダイオード16が導通状
態となり、サージ電圧がコンデンサ17で吸収される。
ダイオード16が導通状態の時には、1次巻線8の電圧
V1 がサージ吸収用コンデンサ17でクランプされる。
その後、1次巻線8の電圧V1 がサージ吸収用コンデン
サ17の電圧Vc よりも低くなると、ダイオード16が
非導通状態となる。サージ吸収用コンデンサ17の放電
電流が抵抗18を介して流れるので、コンデンサ17の
電圧Vc は徐々に低下するが、1次巻線8の電圧V1 よ
りも低くなることはない。
During normal operation of the DC-DC converter,
The surge absorbing capacitor 17 is charged to the polarity shown in FIG. When the switching element Q1 is turned off,
Since the voltage V1 of the primary winding 8 becomes higher than the voltage Vc of the surge absorbing capacitor 17, the diode 16 becomes conductive and the surge voltage is absorbed by the capacitor 17.
When the diode 16 is conducting, the voltage V1 of the primary winding 8 is clamped by the surge absorbing capacitor 17.
Thereafter, when the voltage V1 of the primary winding 8 becomes lower than the voltage Vc of the surge absorbing capacitor 17, the diode 16 becomes non-conductive. Since the discharge current of the surge absorbing capacitor 17 flows through the resistor 18, the voltage Vc of the capacitor 17 gradually decreases, but does not become lower than the voltage V1 of the primary winding 8.

【0009】ところで、1次巻線8は、図4で破線で示
すようにインダクタンスL及び寄生容量即ち浮遊容量C
1を有し、更にスイッチング素子Q1も浮遊容量C2を有
する。なお、以下の説明においてインダクタンスLに対
して電気的に並列に分布している浮遊容量の合計C1+
C2を単に浮遊容量Cとする。インダクタンスLは漏れ
インダクタンスと励磁インダクタンスとの和からなり,
漏れインダクタンスは等価的に1次巻線8に直列に接続
され、励磁インダクタンスは等価的に1次巻線8に並列
に接続される。浮遊容量Cは等価的に1次巻線8のイン
ダクタンスLに並列に接続される。この結果、LC共振
回路即ちリンギング回路が形成される。なお、浮遊容量
Cはサージ吸収用コンデンサ17及び出力平滑用コンデ
ンサ11の容量よりも大幅に小さい。また、LC共振回
路の共振周波数f0 は 1/{2π√(LC)}即ち1/{2π(LC)1/2 } になる。このLC共振回路のインダクタンスLは1次巻
線8によって与えられるので、スイッチング素子Q1の
ドレイン・ソース間電圧は、電源1の電圧Es と1次巻
線8に発生するフライバック電圧との和になる。スイッ
チング素子Q1のタ−ンオフ時において、ダイオード1
6がオンになってサージ吸収用コンデンサ17によってサ
ージ電圧が吸収された後にダイオード16がオフになる
と、LC回路によってリンギングが生じ、図5のt1 〜
t2 期間及び図6のt1以後に示すようにドレイン・ソ
ース間電圧VDSが比較的高い値になる。図6を参照し
て、スイッチング素子Q1のタ−ンオフ時の動作を更に
詳しく説明する。図6のVDSの波形は図5のVDSの波形
の一部を拡大して示し、Idはダイオ−ド16の電流を
示す。スイッチング素子Q1が図6のt1でタ‐ンオフ
制御されると、ドレイン・ソ−ス間電圧VDSがサ−ジ電
圧を伴う高い電圧になる。しかし、t2〜t5に示すよう
に僅かな遅れを有してダイオ−ド16の電流Idが流れる
ので、ドレイン・ソ−ス間電圧VDSが制限される。ダイ
オ−ド16の電流Idはt2〜t3区間で正方向に流れ、
t3〜t5区間で逆方向に流れる。t3〜t5区間は逆回復
時間trrであり、t3〜t4区間は蓄積時間tsである。t
4〜t5区間はダイオ−ド16のpn接合において、逆方向
阻止能力が回復するように空乏層が広がるために必要な
時間であり、一般にtdで示される。電気回路的にダイ
オ−ド16は蓄積時間tsが終了するまでオン状態とみ
なすことができるので、図6においてt4まではLCの
リンギング回路がダイオ−ド16を介してコンデンサ1
7に並列接続されている。この結果、t4時点まではL
Cによるリンギングが阻止されている。しかし、t4後
にリンギングが開始する。t6時でリンギングの電圧が
コンデンサ17の電圧よりも高くなろうとすると、t6
〜t7区間に示すように再び抑制される。図4ではt7以
後にはダイオ−ド16がオンにならず、サ−ジ吸収効果
を伴わないリンギングが発生し、このレベルが徐々に低
下する。上述のようにリンギングが発生すると、これが
高周波ノイズとなり、外部回路を妨害する。また、スイ
ッチング素子Q1のドレイン・ソース間の耐圧が低い時
には、リンギングによってスイッチング素子Q1が破壊
する。図4の直流電源1は、一般には、交流電源に接続
した整流平滑回路から成るので、上述の高周波ノイズを
除去するために交流入力ラインに比較的高いインピーダ
ンスのノイズ除去用フィルタを設けることが必要にな
り、電源装置全体の効率低下、コストアップ、外形寸法
の増大を招く。また、図4の回路は、第1のスイッチン
グ素子Q1のオフ期間の全部においてフライバック電圧
を得ることができないので、図1の回路と同様な問題点
を有する。
The primary winding 8 has an inductance L and a parasitic capacitance, that is, a stray capacitance C, as shown by a broken line in FIG.
1, and the switching element Q1 also has a stray capacitance C2. In the following description, the sum of stray capacitances C1 +
C2 is simply referred to as stray capacitance C. The inductance L is the sum of the leakage inductance and the excitation inductance,
The leakage inductance is equivalently connected in series with the primary winding 8, and the exciting inductance is equivalently connected in parallel with the primary winding 8. The stray capacitance C is equivalently connected in parallel with the inductance L of the primary winding 8. As a result, an LC resonance circuit, that is, a ringing circuit is formed. The stray capacitance C is much smaller than the capacitance of the surge absorbing capacitor 17 and the output smoothing capacitor 11. The resonance frequency f0 of the LC resonance circuit is 1 / {2π (LC)}, that is, 1 / {2π (LC) 1/2 }. Since the inductance L of the LC resonance circuit is given by the primary winding 8, the voltage between the drain and source of the switching element Q1 is equal to the sum of the voltage Es of the power supply 1 and the flyback voltage generated in the primary winding 8. Become. When the switching element Q1 is turned off, the diode 1
When the diode 16 is turned off after the surge voltage is turned on and the surge voltage is absorbed by the surge absorbing capacitor 17, ringing is generated by the LC circuit, and t1 to t1 in FIG.
The drain-source voltage VDS takes a relatively high value as shown in the period t2 and after time t1 in FIG. The operation when the switching element Q1 is turned off will be described in more detail with reference to FIG. Waveform V DS in FIG. 6 is an enlarged view of a part of the waveform of the V DS of Figure 5, Id is diode - shows the de 16 current. Once-off control, the drain-source - - switching element Q1 is t1 deterministic 6 becomes a higher voltage with di voltage - scan voltage V DS Gasa. However, diode has a slight delay as shown in t2 to t5 - since de 16 of the current Id flows, the drain-source - scan voltage V DS is limited. The current Id of the diode 16 flows in the positive direction during the interval from t2 to t3,
It flows in the reverse direction in the section from t3 to t5. The section from t3 to t5 is the reverse recovery time trr, and the section from t3 to t4 is the accumulation time ts. t
The section from 4 to t5 is the time required for the depletion layer to spread so that the reverse blocking capability is restored at the pn junction of the diode 16, and is generally indicated by td. Since the diode 16 can be regarded as an on state until the accumulation time ts ends in an electric circuit, the ringing circuit of the LC is connected to the capacitor 1 via the diode 16 until t4 in FIG.
7 in parallel. As a result, L until time t4
Ringing by C is prevented. However, ringing starts after t4. At time t6, if the ringing voltage is going to be higher than the voltage of the capacitor 17, t6
It is suppressed again as shown in the period from t7 to t7. In FIG. 4, the diode 16 does not turn on after t7, ringing occurs without a surge absorption effect, and this level gradually decreases. When ringing occurs as described above, this becomes high-frequency noise and interferes with external circuits. When the withstand voltage between the drain and the source of the switching element Q1 is low, the switching element Q1 is broken by ringing. Since the DC power supply 1 of FIG. 4 generally includes a rectifying and smoothing circuit connected to an AC power supply, it is necessary to provide a noise removal filter having a relatively high impedance on the AC input line in order to remove the high-frequency noise described above. As a result, the efficiency of the entire power supply device is reduced, the cost is increased, and the external dimensions are increased. Further, the circuit of FIG. 4 has a problem similar to that of the circuit of FIG. 1 because a flyback voltage cannot be obtained during the entire off period of the first switching element Q1.

【0010】そこで、本発明の目的は、スイッチング素
子のターンオフ時におけるリングングを防止又は抑制す
ることができ且つ電力損失を低減することができるDC
−DCコンバータを提供することにある。
It is an object of the present invention to provide a DC device capable of preventing or suppressing ringing when a switching element is turned off and capable of reducing power loss.
-To provide a DC converter.

【0011】[0011]

【課題を解決するための手段】上記課題を解決し、上記
目的を達成するための本発明は、負荷に直流電力を供給
するためのDC−DCコンバータであって、直流電圧を
供給する直流電源と、前記直流電圧を繰返してオン・オ
フするために前記直流電源の一端と他端との間に接続さ
れ、且つ第1及び第2の主端子と制御端子とを有してい
る主スイッチング素子と、前記主スイッチング素子を介
して前記直流電源の一端と他端との間に接続された1次
巻線と前記1次巻線に電磁結合された2次巻線とを有し
且つ前記1次巻線はインダクタンスと浮遊容量とを有し
ているトランスと、前記2次巻線の電圧を直流電圧に変
換するための同期整流用スイッチング素子とダイオ−ド
とを含み且つ前記同期整流調整用スイッチング素子が前
記2次巻線の電圧で駆動されるように形成されている同
期整流回路と、前記主スイッチング素子をオン・オフ制
御するための制御回路と、前記主スイッチング素子のタ
ーンオフ時に前記主スイッチング素子に印加されるサー
ジ電圧を吸収するために前記1次巻線に対して並列に接
続されたサージ吸収用コンデンサと、前記主スイッチン
グ素子がオン状態の時に非導通状態に保たれ、前記主ス
イッチング素子のターンオフ時に順方向バイアスされる
方向性を有して前記サージ吸収用コンデンサに直列に接
続され、且つ前記1次巻線のインダクタンスとこのイン
ダクタンスに対して電気的に並列に分布している浮遊容
量とに基づいて前記1次巻線に生じる振動電圧の周期の
1/2よりも長く且つ前記主スイッチング素子の最小オ
フ期間よりも短い蓄積時間を有している整流ダイオード
と、前記サージ吸収用コンデンサと前記整流ダイオード
との両方に直列に接続された直列抵抗とを有しているこ
とを特徴とするDC−DCコンバータに係わるものであ
る。
SUMMARY OF THE INVENTION In order to solve the above problems and to achieve the above object, the present invention relates to a DC-DC converter for supplying DC power to a load, comprising a DC power supply for supplying a DC voltage. And a main switching element connected between one end and the other end of the DC power supply for repeatedly turning on and off the DC voltage, and having first and second main terminals and a control terminal. A primary winding connected between one end and the other end of the DC power supply via the main switching element; and a secondary winding electromagnetically coupled to the primary winding. The secondary winding includes a transformer having an inductance and a stray capacitance, a synchronous rectification switching element for converting the voltage of the secondary winding into a DC voltage, and a diode. The switching element is based on the voltage of the secondary winding. A synchronous rectifier circuit formed so as to be driven, a control circuit for controlling on / off of the main switching element, and absorbing a surge voltage applied to the main switching element when the main switching element is turned off. A surge absorbing capacitor connected in parallel to the primary winding, a direction in which the main switching element is kept off when the main switching element is on, and is forward biased when the main switching element is turned off. The primary winding based on an inductance of the primary winding and a stray capacitance which is electrically distributed in parallel with the inductance, and which is serially connected to the surge absorbing capacitor, Has a storage time longer than の of the cycle of the oscillating voltage generated in the main switching element and shorter than the minimum off period of the main switching element. A rectifier diode, it is intended according to the DC-DC converter, characterized in that and a both series resistor connected in series to the said rectifier diode and the surge absorption capacitor.

【0012】なお、請求項2に示すように、サージ吸収
用コンデンサに並列に放電用の並列抵抗を接続すること
ができる。また、請求項3に示すように並列抵抗を、サ
ージ吸収用コンデンサと直列抵抗との直列回路に対して
並列に接続することができる。また、請求項4に示すよ
うに蓄積時間の長い整流ダイオードよりも短い蓄積時間
の別の整流ダイオードを直列抵抗に対して並列に接続す
ることができる。また、請求項5に示すように直列抵抗
と整流ダイオードとを同一の包囲体に収容することがで
きる。また、請求項6に示すようにサージ吸収回路をト
ランスの1次巻線に対して並列に接続することができ
る。また、請求項7に示すようにサージ吸収回路を主ス
イッチング素子に対して並列に接続することができる。
また、請求項8に示すように蓄積時間を125ns〜7μs
の範囲の値することが望ましい。
It is possible to connect a discharging parallel resistor in parallel with the surge absorbing capacitor. Further, as described in claim 3, the parallel resistor can be connected in parallel to a series circuit of the surge absorbing capacitor and the series resistor. Further, another rectifier diode having a shorter storage time than a rectifier diode having a longer storage time can be connected in parallel to the series resistor. Further, as described in claim 5, the series resistor and the rectifier diode can be housed in the same enclosure. Further, as described in claim 6, the surge absorbing circuit can be connected in parallel to the primary winding of the transformer. Further, a surge absorbing circuit can be connected in parallel to the main switching element.
The storage time is set to 125 ns to 7 μs.
It is desirable that the value be in the range of

【0013】[0013]

【発明の効果】各請求項の発明によれば次の効果を得る
ことができる。 (1) サ−ジ吸収用コンデンサの容量、抵抗の値等の
調整によって同期整流用スイッチング素子のオン制御期
間を長くすることができ、効率向上を図ることができ
る。 (2) 主スイッチング素子がターンオフ制御された時
に1次巻線に発生する高電圧(サージ電圧)によって整
流ダイオードを通ってサージ吸収用コンデンサに電流が
流れ、サージ電圧が吸収される。その後、整流ダイオー
ドは逆バイアス状態となるが、比較的長い蓄積時間を有
するために逆バイアス状態であるにも拘らず、導通状態
を維持する。従って、1次巻線に対してサージ吸収用コ
ンデンサが並列的に接続された状態が比較的長い期間維
持される。この結果、サージ吸収用コンデンサがダイオ
ードを介して浮遊容量に対して並列的に接続された状態
となり、1次巻線のインダクタンスと浮遊容量とによる
リンギングが抑制又は禁止される。この結果、リンギン
グによるノイズの発生が抑制され、且つリンギングによ
るスイッチング素子の破壊が防止される。 (3) サージ吸収後におけるサージ吸収用コンデンサ
の電荷が1次巻線を通って放出されるので、出力側又は
電源側に電力が回生され、効率が向上する。
According to the invention of each claim, the following effects can be obtained. (1) The on-control period of the synchronous rectification switching element can be lengthened by adjusting the capacitance and resistance of the surge absorbing capacitor, and the efficiency can be improved. (2) A high voltage (surge voltage) generated in the primary winding when the main switching element is controlled to be turned off causes a current to flow through the rectifier diode to the surge absorbing capacitor, thereby absorbing the surge voltage. Thereafter, the rectifier diode is in a reverse-biased state. However, the rectifier diode has a relatively long accumulation time and maintains a conductive state despite the reverse-biased state. Therefore, the state where the surge absorbing capacitor is connected in parallel to the primary winding is maintained for a relatively long period. As a result, the surge absorbing capacitor is connected in parallel to the stray capacitance via the diode, and ringing due to the inductance of the primary winding and the stray capacitance is suppressed or prohibited. As a result, generation of noise due to ringing is suppressed, and destruction of the switching element due to ringing is prevented. (3) Since the charge of the surge absorbing capacitor after the surge is absorbed is discharged through the primary winding, the power is regenerated on the output side or the power supply side, and the efficiency is improved.

【0014】また、請求項2及び3の発明によれば、サ
ージ吸収用コンデンサの放電調整の自由度が高くなる。
また、請求項4の発明によれば、直列抵抗の影響を除去
してターンオフ直後のサージ吸収を迅速に行うことがで
きる。また、請求項5の発明によれば、直列抵抗と整流
ダイオードとの一体化によって部品点数を低減し、コス
トの低減及び小型化を図ることができる。
According to the second and third aspects of the present invention, the degree of freedom in adjusting the discharge of the surge absorbing capacitor is increased.
Further, according to the invention of claim 4, surge absorption immediately after turn-off can be quickly performed by removing the influence of series resistance. According to the fifth aspect of the present invention, the number of components can be reduced by integrating the series resistor and the rectifier diode, and the cost and the size can be reduced.

【0015】[0015]

【実施形態】次に、図7〜図14を参照して本発明の実
施形態を説明する。但し、図7〜図14において、図1
〜図6と実質的に同一部分には同一の符号を付してその
説明を省略する。また、図7〜図14において相互に共
通する部分には同一の符号を付し、これを一方のみで詳
しく説明し、他方でのこの説明は省略する。なお、以下
の説明においても、必要に応じて図1〜図5も参照す
る。
Next, an embodiment of the present invention will be described with reference to FIGS. However, in FIGS.
6 are denoted by the same reference numerals, and description thereof will be omitted. 7 to 14, the same reference numerals are given to parts common to each other, and only one of them will be described in detail, and the other description will be omitted. In the following description, FIGS. 1 to 5 will be referred to as needed.

【0016】[0016]

【第1の実施形態】図7に示す第1の実施形態のフォワ
ード型DC−DCコンバータは、図4のDC−DCコン
バータのサージ吸収回路15の代りに改良されたサージ
吸収回路15aを設けた他は、図4と同一に構成したも
のであり、例えば整流平滑回路から成る直流電源1と、
トランス2と、主スイッチング素子としての第1のスイ
ッチング素子Q1と、同期整流回路3と、平滑回路4
と、制御回路5と、電圧検出回路6と、サージ吸収回路
15aとを有する。
First Embodiment A forward type DC-DC converter according to a first embodiment shown in FIG. 7 is provided with an improved surge absorbing circuit 15a instead of the surge absorbing circuit 15 of the DC-DC converter shown in FIG. The other components are the same as those in FIG. 4, for example, a DC power supply 1 composed of a rectifying and smoothing circuit,
A transformer 2, a first switching element Q1 as a main switching element, a synchronous rectifier circuit 3, and a smoothing circuit 4.
, A control circuit 5, a voltage detection circuit 6, and a surge absorption circuit 15a.

【0017】図7の改良されたサージ吸収回路15a
は、図4のサージ吸収回路15に抵抗20を付加し、且
つ図4の整流ダイオード16を蓄積時間tsの長い整流
ダイオード21に置き換えた他は図4と同一に構成した
ものである。
FIG. 7 shows an improved surge absorbing circuit 15a.
Has the same configuration as that of FIG. 4 except that a resistor 20 is added to the surge absorbing circuit 15 of FIG. 4 and the rectifier diode 16 of FIG. 4 is replaced with a rectifier diode 21 having a long accumulation time ts.

【0018】抵抗20は1次巻線8の電圧のリンギング
のエネルギを消費するものであって、整流ダイオード2
1及びサージ吸収用コンデンサ17の両方に対して直列
に接続されている。従って、この抵抗20を直列抵抗と
呼ぶことにする。この直列抵抗20の抵抗値は、直流電
源1の電圧Es が140V〜280V程度の時に10〜
330Ω程度となるように設定され、図7の実施形態で
は約47Ωである。サージ吸収用コンデンサ17と直列
抵抗20との直列回路に対して並列に接続された放電用
抵抗18は、好ましくは直列抵抗20よりも大きい値に
設定される。なお、この抵抗18を直列抵抗20と区別
するために並列抵抗と呼ぶことにする。この並列抵抗1
8は省くことも可能であるが、サージ吸収用コンデンサ
17の放電設定の自由度を高めるために設けることが望
ましい。
The resistor 20 consumes the energy of the ringing of the voltage of the primary winding 8.
1 and the surge absorbing capacitor 17 are connected in series. Therefore, this resistor 20 is called a series resistor. The resistance value of the series resistor 20 is 10 to 10 when the voltage Es of the DC power supply 1 is about 140 V to 280 V.
It is set to be about 330Ω, which is about 47Ω in the embodiment of FIG. The discharging resistor 18 connected in parallel to the series circuit of the surge absorbing capacitor 17 and the series resistor 20 is preferably set to a value larger than the series resistor 20. Note that this resistor 18 is referred to as a parallel resistor to distinguish it from the series resistor 20. This parallel resistance 1
Although it is possible to omit 8, it is desirable to provide it in order to increase the degree of freedom in setting the discharge of the surge absorbing capacitor 17.

【0019】本実施形態の整流ダイオード21は、図4
のダイオード16と同様にスイッチング素子Q1のター
ンオフ時の1次巻線8の電圧V1 で順方向バイアスされ
る向きを有して巻線8とサージ吸収用コンデンサ17と
の間に接続されている。従って、整流ダイオード21と
直列抵抗20とサージ吸収用コンデンサ17との直列回
路が1次巻線8に対して並列に接続されている。
The rectifier diode 21 of the present embodiment is similar to that of FIG.
Like the diode 16, the switching element Q1 is connected between the winding 8 and the surge absorbing capacitor 17 so as to be forward-biased by the voltage V1 of the primary winding 8 when the switching element Q1 is turned off. Therefore, a series circuit of the rectifier diode 21, the series resistor 20, and the surge absorbing capacitor 17 is connected in parallel to the primary winding 8.

【0020】整流ダイオード21の少数キャリアの蓄積
時間tsは、サージ吸収回路15aを設けない状態で、
第1のスイッチング素子Q1がオフの時に1次巻線8の
電圧に生じる振動電圧の周期T1の1/2よりも長く且
つ第1のスイッチング素子Q1の最小オフ期間よりも短
い値を有する。なお、第1のスイッチング素子Q1のオ
フ時における1次巻線8に生じる振動電圧とは図5及び
図6に示すものであって、スイッチング素子Q1のオフ
状態における1次巻線8のインダクタンスLとこの浮遊
容量C1とスイッチング素子Q1の浮遊容量C2との合計
Cとの共振回路によるものであり、第1のスイッチング
素子Q1のオン・オフ周波数よりも十分に高い周波数を
有する。1次巻線8のインダクタンスLは漏れインダク
タンスと励磁インダクタンスとの和に相当する。ダイオ
ード21の好ましい蓄積時間は、図5に示すt1 〜t2
のLC共振によるリンギングの発生期間である。リンギ
ングの周波数は約4MHz程度であり、リンギング期間は
約2.5μs 程度、オフ期間は7μs程度、リンギング
周期は250ns程度であるので、ダイオード21の蓄
積時間は125nsから7μsの範囲、より好ましくは
125〜500ns程度が望ましい。このダイオード2
1の蓄積時間は例えば300nsであって整流用ダイオ
ードD2、D3及び図4のダイオード16の蓄積時間(約
60ns)よりも大幅に長い。
The accumulation time ts of the minority carrier of the rectifier diode 21 is determined in the state where the surge absorbing circuit 15a is not provided.
When the first switching element Q1 is off, it has a value longer than 1/2 of the period T1 of the oscillating voltage generated in the voltage of the primary winding 8 and shorter than the minimum off-period of the first switching element Q1. The oscillation voltage generated in the primary winding 8 when the first switching element Q1 is off is shown in FIGS. 5 and 6, and the inductance L of the primary winding 8 when the switching element Q1 is off is shown in FIG. And the total C of the stray capacitance C1 and the stray capacitance C2 of the switching element Q1, and has a frequency sufficiently higher than the on / off frequency of the first switching element Q1. The inductance L of the primary winding 8 corresponds to the sum of the leakage inductance and the exciting inductance. The preferable storage time of the diode 21 is t1 to t2 shown in FIG.
This is a period during which ringing occurs due to LC resonance. Since the ringing frequency is about 4 MHz, the ringing period is about 2.5 μs, the off period is about 7 μs, and the ringing cycle is about 250 ns, the accumulation time of the diode 21 is in the range of 125 ns to 7 μs, more preferably 125 ns. About 500 ns is desirable. This diode 2
The storage time of 1 is, for example, 300 ns, which is much longer than the storage time (about 60 ns) of the rectifier diodes D2 and D3 and the diode 16 of FIG.

【0021】ダイオード21はステップ状に順方向電流
を流した時の順方向電圧VF の立上り時の値が低いもの
から成る。ダイオード21のこの特性として、ステップ
状に10mAの電流を流した時の順方向の立上り時のピ
ーク値は6.4Vである。蓄積時間ts及び順方向電流
の立上り特性を満足するダイオ−ド21としてサンケン
電気株式会社が製造しているダイオ−ドSARS01を
使用することができる。
The diode 21 has a low value when the forward voltage VF rises when a forward current flows in a stepwise manner. As a characteristic of the diode 21, the peak value at the time of a forward rise when a current of 10 mA flows in a step-like manner is 6.4V. A diode SARS01 manufactured by Sanken Electric Co., Ltd. can be used as the diode 21 satisfying the accumulation time ts and the rising characteristics of the forward current.

【0022】次に、図8及び図9を参照して図7のDC
−DCコンバータの動作を説明する。図7のDC−DC
コンバータは、サージ吸収回路15aの動作を除いて図
4のDC−DCコンバータと同様に動作する。即ち、ス
イッチング素子Q1のゲート・ソース間電圧VGSを図8
(A)に示すように断続的に高レベルにすることによっ
てスイッチング素子Q1がオン・オフ動作し、オン期間
Tonにコンデンサ11及び負荷14に電力が供給され
る。電圧検出回路6及び制御回路5による出力電圧の調
整も図1及び図4のDC−DCコンバータと同様に行わ
れる。
Next, referring to FIGS. 8 and 9, the DC of FIG.
-The operation of the DC converter will be described. DC-DC of FIG.
The converter operates similarly to the DC-DC converter of FIG. 4 except for the operation of the surge absorbing circuit 15a. That is, the gate-source voltage V GS of the switching element Q1 is changed as shown in FIG.
As shown in (A), the switching element Q1 is turned on and off by intermittently raising the level, and power is supplied to the capacitor 11 and the load 14 during the on-period Ton. The adjustment of the output voltage by the voltage detection circuit 6 and the control circuit 5 is performed similarly to the DC-DC converter of FIGS.

【0023】スイッチング素子Q1が図8の例えばt1
でオフ状態に転換すると、トランス2の蓄積エネルギの
放出に基づいて1次巻線8にサージ電圧が発生するが、
ダイオード21がオンになるために、サージ電圧がコン
デンサ17で抑制され、スイッチング素子Q1のドレイ
ン・ソース間電圧VDSはさほど高い電圧にならない。サ
ージ電圧の吸収でコンデンサ17の電圧が高くなると、
ダイオード21に逆方向電圧が印加される。ダイオード
21にはサージ電圧吸収時に流れた順方向電流の少数キ
ャリアが蓄積されているため、逆方向電圧が印加されて
もダイオード21は導通状態を維持し、図9のt3〜t5
に示すように、ダイオ−ド21の電流Idが逆方向に流
れる。図9においてt3〜t4は蓄積時間tsであり、t
4〜t5のtdは、ダイオ−ド21のpn接合において
空乏層が広がる時間である。蓄積時間tsの期間には、
1次巻線8及びスイッチング素子Q1等の浮遊容量Cが
ダイオ−ド21と振動エネルギ吸収用抵抗20を介して
コンデンサ17に並列に接続された状態となり、LCに
よる高い周波数の共振回路の形成が阻止され、これより
も十分に低い周波数の共振回路が形成される。この結
果、1次巻線8の電圧がリンギングしなくなり、スイッ
チング素子3のドレイン・ソース間電圧VDSは図8のt
1 時点で極めて低いレベルのサージ電圧となった後に傾
斜を有して低下し、t2 時点よりも少し前でほぼ一定の
値になる。図8のt1直後でドレイン・ソ−ス間電圧V
DSが低いのは、順方向電流の立上り時における抵抗及び
電圧VFが低いダイオ−ド21を使用しているためであ
る。なお、ダイオ−ド21の蓄積時間tsを比較的短い
150ns程度にすればスイッチング素子のドレイン・
ソ−ス間電圧VDS及びダイオ−ド21の電流Idは図10
に示すように変化する。この場合には低いレベルでリン
ギングが生じるが、このリンギングは図2の従来よりは
改善される。上述のようにリンギングによる高周波ノイ
ズが発生しないと、外部回路に対する妨害が少なくな
る。また、電源1を整流平滑回路で構成する場合におい
ては、この入力交流ラインにリンギングによるノイズを
除去するためのフィルタを接続することが不要になり、
電源装置全体の効率向上及び小型化及び低コスト化を図
ることができる。本実施形態では、サ−ジ吸収用コンデ
ンサ17の容量、抵抗18の値の調整によって、図8
(B)に示すように平坦なフライバック電圧Vfがt1
〜t2のオフ期間Toffのほぼ全期間において得られ
ている。このため、2次巻線9の電圧V9の絶対値が図
8(C)に示すようにオフ期間Toffの大部分のt1
〜t2において第3のスイッチング素子Q3のしきい値V
thよりも高くなる。t2〜t3区間では2次巻線9の電圧
V9がしきい値Vthよりも低くなるので、第3のスイッ
チング素子Q3がオフになり、第3のダイオ−ドD3のみ
を通って電流が流れる。従って、図8のt1〜t2区間の
第3のスイッチング素子Q3の端子間電圧VQ3は図8
(E)に示すように零よりも僅かに高い値になり、t1〜
t3区間の電圧VQ3はt1〜t2区間の電圧よりも少し高
い値になる。図3(E)と図8(E)の比較から明らか
なように、本実施形態のオフ期間Toffにおける第3
のスイッチング素子Q3のオン期間が図3に比べて長く
なるので、同期整流の効果が良好に得られ、損失が少な
くなる。
The switching element Q1 is, for example, t1 in FIG.
, The surge voltage is generated in the primary winding 8 based on the release of the energy stored in the transformer 2.
Since the diode 21 is turned on, the surge voltage is suppressed by the capacitor 17, and the drain-source voltage V DS of the switching element Q1 does not become so high. When the voltage of the capacitor 17 increases due to the absorption of the surge voltage,
A reverse voltage is applied to the diode 21. Since a minority carrier of a forward current flowing during absorption of a surge voltage is accumulated in the diode 21, the diode 21 maintains a conductive state even when a reverse voltage is applied, and the diode 21 remains in the state of t3 to t5 in FIG.
As shown in the figure, the current Id of the diode 21 flows in the reverse direction. In FIG. 9, t3 to t4 are the accumulation times ts, and t3
The time td from 4 to t5 is the time when the depletion layer spreads at the pn junction of the diode 21. In the period of the accumulation time ts,
The primary winding 8 and the stray capacitance C such as the switching element Q1 are connected in parallel to the capacitor 17 via the diode 21 and the vibration energy absorbing resistor 20, so that a high frequency resonance circuit can be formed by LC. It is blocked, and a resonance circuit with a frequency sufficiently lower than this is formed. As a result, the voltage of the primary winding 8 does not ring, and the drain-source voltage V DS of the switching element 3 becomes t t in FIG.
At a point in time, the surge voltage reaches a very low level and then falls with a slope, and becomes a substantially constant value shortly before the point in time t2. Immediately after t1 in FIG. 8, the drain-source voltage V
DS that low resistance and the voltage V F at the time of the rise of the forward current is low diode - is due to the use of de 21. If the storage time ts of the diode 21 is set to a relatively short value of about 150 ns, the drain voltage
The source-to-source voltage V DS and the current Id of the diode 21 are shown in FIG.
Changes as shown in FIG. In this case, ringing occurs at a low level, but the ringing is improved as compared with the prior art of FIG. As described above, if high-frequency noise due to ringing does not occur, interference with external circuits is reduced. Further, in the case where the power supply 1 is constituted by a rectifying / smoothing circuit, it is not necessary to connect a filter for removing noise due to ringing to the input AC line,
It is possible to improve the efficiency, reduce the size, and reduce the cost of the entire power supply device. In the present embodiment, by adjusting the capacitance of the surge absorbing capacitor 17 and the value of the resistor 18, FIG.
As shown in (B), the flat flyback voltage Vf is t1
.About.t2 during almost the entire off-period Toff. Therefore, as shown in FIG. 8C, the absolute value of the voltage V9 of the secondary winding 9 is almost equal to t1 of the off-period Toff.
From time t2 to time threshold V of the third switching element Q3
higher than th . In the period from t2 to t3, the voltage V9 of the secondary winding 9 becomes lower than the threshold value Vth , so that the third switching element Q3 is turned off, and the current flows only through the third diode D3. . Accordingly, the voltage V Q3 between the terminals of the third switching element Q3 in the section between t1 and t2 in FIG.
As shown in (E), the value becomes slightly higher than zero, and t1 to
The voltage V Q3 in the section t3 has a value slightly higher than the voltage in the section t1 to t2. As is clear from the comparison between FIG. 3E and FIG. 8E, the third period in the off-period Toff of the present embodiment.
Since the ON period of the switching element Q3 is longer than that in FIG. 3, the effect of synchronous rectification is favorably obtained, and the loss is reduced.

【0024】図7のDC−DCコンバータでは、ダイオ
ード21が蓄積時間で導通している間に、コンデンサ1
7、抵抗20、ダイオード21、1次巻線8の閉回路に
オン期間Tonの電流とは逆向きの電流が流れる。このた
め、コンデンサ17の放出エネルギが2次巻線9側に回
生され、効率向上に寄与する。即ち、抵抗18を介して
コンデンサ17の放電の全部を行なわないで、1次巻線
8に回生することができる。
In the DC-DC converter of FIG. 7, while the diode 21 is conducting for the accumulation time, the capacitor 1
7, a current in the opposite direction to the current in the on-period Ton flows through the closed circuit of the resistor 20, the diode 21, and the primary winding 8. Therefore, the energy released from the capacitor 17 is regenerated to the secondary winding 9 side, which contributes to an improvement in efficiency. That is, it is possible to regenerate the primary winding 8 without discharging the entire capacitor 17 via the resistor 18.

【0025】[0025]

【第2の実施形態】図11に示す第2の実施形態のDC
−DCコンバータは、図7のDC−DCコンバータのサ
ージ吸収回路15aをサージ吸収回路15bに変形し、
この他は図7と同一に形成したものである。図11のサ
ージ吸収回路15bは図5のサージ吸収回路15aの並
列抵抗18をコンデンサ17に直接に並列接続した他
は、図7と同一に形成したものである。但し、図12に
示すように直列抵抗20はダイオード21と一体に形成
されている。
Second Embodiment A DC according to a second embodiment shown in FIG.
-DC converter, the surge absorbing circuit 15a of the DC-DC converter of FIG. 7 is transformed into a surge absorbing circuit 15b,
The other parts are formed in the same manner as in FIG. The surge absorbing circuit 15b of FIG. 11 is formed in the same manner as FIG. 7, except that the parallel resistor 18 of the surge absorbing circuit 15a of FIG. However, the series resistor 20 is formed integrally with the diode 21 as shown in FIG.

【0026】抵抗18、20の接続位置を図12に示す
ように変形したサージ吸収回路15bの動作は、図7の
サージ吸収回路15aと実質的に同一であり、同一の作
用効果を得ることができる。
The operation of the surge absorbing circuit 15b in which the connection positions of the resistors 18 and 20 are modified as shown in FIG. 12 is substantially the same as that of the surge absorbing circuit 15a of FIG. it can.

【0027】この第2の実施形態では、更に、抵抗20
とダイオード21とが図12に示すように包囲体として
の同一の樹脂封止体23に収容されているので、両者を
1つの複合部品24として取り扱うことができ、DC−
DCコンバータの小型化、低コスト化を図ることができ
る。図12の複合部品24では、抵抗体チップから成る
抵抗20と半導体チップから成るダイオード21とがろ
う材25で接合され、一方の端子26がろう材27で抵
抗20に接合され、他方の端子28がろう材29でダイ
オード21に接合されている。
In the second embodiment, the resistance 20
12 and the diode 21 are housed in the same resin sealing body 23 as an enclosure as shown in FIG.
The size and cost of the DC converter can be reduced. In the composite component 24 of FIG. 12, a resistor 20 formed of a resistor chip and a diode 21 formed of a semiconductor chip are joined by a brazing material 25, one terminal 26 is joined to the resistor 20 by a brazing material 27, and the other terminal 28 Is joined to the diode 21 with a brazing material 29.

【0028】[0028]

【第3の実施形態】図13に示す第3の実施形態のDC
−DCコンバータは、図7のサージ吸収回路15aを変
形したサージ吸収回路15cを設け、この他は図7と同
一に構成したものである。図13のサージ吸収回路15
cは図7のサージ吸収回路15aに第2の整流ダイオー
ド16aを付加したものに相当する。即ち、図13のサ
ージ吸収回路15cは、第1の整流ダイオード21と直
列抵抗20とコンデンサ17との直列回路を図7と同様
に有する。しかし、並列抵抗18は図11と同様にコン
デンサ17に直接に並列接続されている。第2の整流ダ
イオード16aは直列抵抗20に並列に接続されてい
る。第2の整流ダイオード16aは第1の整流ダイオー
ド21よりも蓄積時間tsが短いものであり、図4の従
来の整流ダイオード16と同様な電気的特性を有する。
Third Embodiment A DC according to a third embodiment shown in FIG.
The -DC converter is provided with a surge absorbing circuit 15c which is a modification of the surge absorbing circuit 15a of FIG. 7, and has the same configuration as that of FIG. The surge absorbing circuit 15 of FIG.
“c” corresponds to a circuit obtained by adding a second rectifier diode 16a to the surge absorbing circuit 15a of FIG. That is, the surge absorbing circuit 15c of FIG. 13 has a series circuit of the first rectifier diode 21, the series resistor 20, and the capacitor 17 as in FIG. However, the parallel resistor 18 is directly connected in parallel with the capacitor 17 as in FIG. The second rectifier diode 16a is connected to the series resistor 20 in parallel. The second rectifier diode 16a has a shorter accumulation time ts than the first rectifier diode 21, and has the same electrical characteristics as the conventional rectifier diode 16 of FIG.

【0029】図13のDC−DCコンバータにおいてス
イッチング素子Q1がターンオフした時には1次巻線8
の電圧によって第1及び第2の整流ダイオード21、1
6aが導通し、これ等を通ってコンデンサ17にサージ
電流が流れる。従って、第2の整流ダイオード16aは
直列抵抗20のバイパスとして機能している。コンデン
サ17がサージ電圧を吸収し、この電圧Vc が高くなる
と、第1及び第2の整流ダイオード21、16aは逆バ
イアス状態になる。第2の整流ダイオード16aは蓄積
時間が短いので、比較的短時間の内にオフ状態になる
が、第1の整流ダイオード21は蓄積時間が長いので、
オン状態に保たれ、図7の場合と同様にコンデンサ17
と抵抗20と第1の整流ダイオード21との直列回路が
1次巻線8に並列に接続され、1次巻線8の電圧V1 の
リンギングが防止される。従って、第3の実施形態は第
1の実施形態と同一の効果を有し、更に、第2の整流ダ
イオード16aによるバイパス作用によってサージ吸収
を迅速に行うことができるという効果を有する。
When the switching element Q1 is turned off in the DC-DC converter of FIG.
Of the first and second rectifier diodes 21, 1
6a conducts, and a surge current flows to the capacitor 17 through these. Therefore, the second rectifier diode 16a functions as a bypass for the series resistor 20. When the capacitor 17 absorbs the surge voltage and the voltage Vc increases, the first and second rectifier diodes 21 and 16a enter a reverse bias state. The second rectifier diode 16a is turned off in a relatively short time because the accumulation time is short, but the first rectifier diode 21 is long in accumulation time because the accumulation time is short.
It is kept in the ON state, and the capacitor 17 is turned on as in the case of FIG.
And a series circuit of a resistor 20 and a first rectifier diode 21 are connected in parallel to the primary winding 8 to prevent ringing of the voltage V1 of the primary winding 8. Therefore, the third embodiment has the same effect as that of the first embodiment, and further has an effect that the surge can be promptly absorbed by the bypass effect of the second rectifier diode 16a.

【0030】[0030]

【第4の実施形態】図14に示す第4の実施例のDC−
DCコンバータは、サージ吸収回路15dを第1のスイ
ッチング素子Q1に並列に接続し、この他は図7と同一
に構成したものである。即ち、図14のDC−DCコン
バータは、サージ吸収用コンデンサ17を電源1を介し
て1次巻線8に並列に接続したものである。サージ吸収
回路15dの接続箇所を図14に示すように変形して
も、図14のサ−ジ吸収回路15dは図7のサ−ジ吸収
回路15aと同一であり、且つ1次巻線8に対する関係
は交流的に図7と同一であるので、第1の実施形態と同
様な作用効果を得ることができる。図14の場合には、
コンデンサ17がサージ電圧を吸収した後のダイオード
21の蓄積時間中は、コンデンサ17が電源1と1次巻
線8との直列回路に対して並列に接続された状態とな
り、1次巻線8のLCによるリンギング電圧が抑制され
る。なお、図11及び図13のDC−DCコンバータの
変形として、ここでのサージ吸収回路15b、15cを
図14と同様に第1のスイッチング素子Q1に並列に接
続することができる。
Fourth Embodiment The DC-DC converter according to the fourth embodiment shown in FIG.
The DC converter has a surge absorbing circuit 15d connected in parallel with the first switching element Q1, and the other configuration is the same as that of FIG. That is, the DC-DC converter of FIG. 14 has a surge absorbing capacitor 17 connected in parallel to the primary winding 8 via the power supply 1. Even if the connection point of the surge absorbing circuit 15d is modified as shown in FIG. 14, the surge absorbing circuit 15d of FIG. 14 is the same as the surge absorbing circuit 15a of FIG. Since the relationship is the same as that of FIG. 7 in terms of AC, the same operation and effect as in the first embodiment can be obtained. In the case of FIG.
During the storage time of the diode 21 after the capacitor 17 absorbs the surge voltage, the capacitor 17 is connected in parallel to the series circuit of the power supply 1 and the primary winding 8 so that the primary winding 8 The ringing voltage by LC is suppressed. As a modification of the DC-DC converters of FIGS. 11 and 13, the surge absorbing circuits 15b and 15c here can be connected in parallel to the first switching element Q1 as in FIG.

【0031】[0031]

【変形例】本発明は上述の実施形態に限定されるもので
なく、例えば次の変形が可能なものである。 (1) スイッチング素子Q1、Q2、Q3をFETに限
ることなく、バイポーラトランジスタ等の半導体スイッ
チとすることができる。 (2) 第2及び第3ダイオ−ドD2、D3を第2及び第
3のスイッチング素子Q2、Q3とは別体の個別ダイオ−
ドとすることができる。 (3) 制御回路5のための電源を形成するためにトラ
ンス2に3次巻線を設けることができる。 (4) 電流帰還制御を行うためにスイッチング素子Q
1に直列に電流検出用抵抗を接続することができる。 (5) 制御回路5を変形してスイッチング素子Q1の
オン・オフ制御形態を変えることができる。また、自励
式DC-DCコンバ−タとすることができる。 (6) 電源1を電池とすることもできる。
[Modifications] The present invention is not limited to the above-described embodiment, and for example, the following modifications are possible. (1) The switching elements Q1, Q2, and Q3 are not limited to FETs, but can be semiconductor switches such as bipolar transistors. (2) Separate the second and third diodes D2 and D3 from the second and third switching elements Q2 and Q3.
Can be (3) A tertiary winding can be provided in the transformer 2 to form a power supply for the control circuit 5. (4) Switching element Q for performing current feedback control
A current detection resistor can be connected in series with 1. (5) The control circuit 5 can be modified to change the on / off control mode of the switching element Q1. Further, a self-excited DC-DC converter can be used. (6) The power supply 1 can be a battery.

【図面の簡単な説明】[Brief description of the drawings]

【図1】従来のDC−DCコンバータを示す回路図であ
る。
FIG. 1 is a circuit diagram showing a conventional DC-DC converter.

【図2】図1の制御回路を概略的に示すブロック図であ
る。
FIG. 2 is a block diagram schematically showing a control circuit of FIG. 1;

【図3】図1の各部の電圧を概略的に示す波形図であ
る。
FIG. 3 is a waveform diagram schematically showing voltages of respective parts in FIG.

【図4】別の従来のDC−DCコンバ−タを示す回路図
である。
FIG. 4 is a circuit diagram showing another conventional DC-DC converter.

【図5】図4の各部の電圧を概略的に示す波形図であ
る。
FIG. 5 is a waveform diagram schematically showing voltages of respective parts in FIG.

【図6】図4のVDSの一部及びダイオ−ド16の電流を
示す波形図である。
[6] Some of the V DS of Fig. 4 and diode - is a waveform diagram showing a current of de 16.

【図7】第1の実施形態のDC−DCコンバータを示す
回路図である。
FIG. 7 is a circuit diagram showing a DC-DC converter according to the first embodiment.

【図8】図7の各部の電圧を概略的に示す波形図であ
る。
FIG. 8 is a waveform diagram schematically showing voltages at respective parts in FIG. 7;

【図9】図8のVDSの一部及び図1のダイオ−ド21の
電流を示す波形図である。
[9] Some of the V DS of Fig. 8 and in FIG. 1 diode - is a waveform diagram showing a current of de 21.

【図10】図1のダイオ−ド21の蓄積時間を短くした
場合のVDS及びIdを図9と同様に示す波形図である。
FIG. 10 is a waveform diagram showing V DS and Id when the accumulation time of the diode 21 of FIG. 1 is shortened, similarly to FIG.

【図11】第2の実施形態のDC−DCコンバータを示
す回路図である。
FIG. 11 is a circuit diagram illustrating a DC-DC converter according to a second embodiment.

【図12】図11のダイオードと抵抗の複合素子を概略
的に示す断面図である。
FIG. 12 is a cross-sectional view schematically showing a composite element of the diode and the resistor of FIG. 11;

【図13】第3の実施形態のDC−DCコンバータを示
す回路図である。
FIG. 13 is a circuit diagram illustrating a DC-DC converter according to a third embodiment.

【図14】第4の実施例形態DC−DCコンバータを示
す回路図である。
FIG. 14 is a circuit diagram showing a DC-DC converter according to a fourth embodiment.

【符号の説明】[Explanation of symbols]

1 電源 2 トランス Q1,Q2,Q3 スイッチング素子 17 サ−ジ吸収用コンデンサ 18,20 抵抗 21 ダイオ−ド DESCRIPTION OF SYMBOLS 1 Power supply 2 Transformer Q1, Q2, Q3 Switching element 17 Surge absorption capacitor 18, 20 Resistance 21 Diode

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 負荷に直流電力を供給するためのDC−
DCコンバータであって、 直流電圧を供給する直流電源と、 前記直流電圧を繰返してオン・オフするために前記直流
電源の一端と他端との間に接続され、且つ第1及び第2
の主端子と制御端子とを有している主スイッチング素子
と、 前記主スイッチング素子を介して前記直流電源の一端と
他端との間に接続された1次巻線と前記1次巻線に電磁
結合された2次巻線とを有し且つ前記1次巻線はインダ
クタンスと浮遊容量とを有しているトランスと、 前記2次巻線の電圧を直流電圧に変換するための同期整
流用スイッチング素子とダイオ−ドとを含み且つ前記同
期整流用スイッチング素子が前記2次巻線の電圧で駆動
されるように形成されている同期整流回路と、 前記主スイッチング素子をオン・オフ制御するための制
御回路と、 前記主スイッチング素子のターンオフ時に前記主スイッ
チング素子に印加されるサージ電圧を吸収するために前
記1次巻線に対して並列に接続されたサージ吸収用コン
デンサと、 前記主スイッチング素子がオン状態の時に非導通状態に
保たれ、前記主スイッチング素子のターンオフ時に順方
向バイアスされる方向性を有して前記サージ吸収用コン
デンサに直列に接続され、且つ前記1次巻線のインダク
タンスとこのインダクタンスに対して電気的に並列に分
布している浮遊容量とに基づいて前記1次巻線に生じる
振動電圧の周期の1/2よりも長く且つ前記主スイッチ
ング素子の最小オフ期間よりも短い蓄積時間を有してい
る整流ダイオードと、 前記サージ吸収用コンデンサと前記整流ダイオードとの
両方に直列に接続された直列抵抗とを有していることを
特徴とするDC−DCコンバータ。
1. A DC-DC converter for supplying DC power to a load.
A DC converter for supplying a DC voltage, connected between one end and the other end of the DC power supply for repeatedly turning on and off the DC voltage;
A main switching element having a main terminal and a control terminal, and a primary winding and the primary winding connected between one end and the other end of the DC power supply via the main switching element. A transformer having an electromagnetically coupled secondary winding and the primary winding having an inductance and a stray capacitance; and a synchronous rectifier for converting a voltage of the secondary winding into a DC voltage. A synchronous rectifier circuit including a switching element and a diode, wherein the synchronous rectifying switching element is formed so as to be driven by the voltage of the secondary winding; and for controlling on / off of the main switching element. A surge absorbing capacitor connected in parallel to the primary winding to absorb a surge voltage applied to the main switching element when the main switching element is turned off; The switching element is kept in a non-conductive state when in an on state, is connected in series to the surge absorbing capacitor with a direction of being forward biased when the main switching element is turned off, and has a primary winding. On the basis of the inductance and the stray capacitance distributed in parallel with the inductance, the period of the oscillation voltage generated in the primary winding is longer than の and the minimum off period of the main switching element. A DC-DC converter comprising: a rectifier diode having a short storage time; and a series resistor connected in series to both the surge absorbing capacitor and the rectifier diode.
【請求項2】 更に、前記サージ吸収用コンデンサに対
して並列に接続された放電用の並列抵抗を有しているこ
とを特徴とする請求項1記載のDC−DCコンバータ。
2. The DC-DC converter according to claim 1, further comprising a discharging parallel resistor connected in parallel with said surge absorbing capacitor.
【請求項3】 前記並列抵抗は、前記サージ吸収用コン
デンサと前記直列抵抗との直列回路に対して並列に接続
されていることを特徴とする請求項2記載のDC−DC
コンバータ。
3. The DC-DC according to claim 2, wherein the parallel resistor is connected in parallel to a series circuit of the surge absorbing capacitor and the series resistor.
converter.
【請求項4】 更に、前記整流ダイオードの蓄積時間よ
りも短い蓄積時間を有する別の整流ダイオードを有し、
この別の整流ダイオードは前記直列抵抗に並列に接続さ
れていることを特徴とする請求項2記載のDC−DCコ
ンバータ。
4. The rectifier diode further comprises another rectifier diode having a shorter storage time than the storage time of the rectifier diode,
3. A DC-DC converter according to claim 2, wherein said another rectifier diode is connected in parallel with said series resistor.
【請求項5】 前記直列抵抗は前記整流ダイオードと同
一の包囲体に収容されていることを特徴とする請求項1
又は2記載のDC−DCコンバータ。
5. The rectifier diode according to claim 1, wherein the series resistor is housed in the same enclosure as the rectifier diode.
Or the DC-DC converter according to 2.
【請求項6】 前記サージ吸収用コンデンサは、前記1
次巻線に対して前記直流電源を介さないで並列に接続さ
れていることを特徴とする請求項1乃至5のいずれかに
記載のDC−DCコンバータ。
6. The capacitor according to claim 1, wherein the surge absorbing capacitor comprises:
6. The DC-DC converter according to claim 1, wherein the DC-DC converter is connected in parallel to the next winding without passing through the DC power supply.
【請求項7】 前記サージ吸収用コンデンサは、前記1
次巻線に対して前記直流電源を介して並列に接続され且
つ前記主スイッチング素子に対して並列に接続されてい
ることを特徴とする請求項1乃至5のいずれかに記載の
DC−DCコンバータ。
7. The surge absorbing capacitor according to claim 1, wherein
The DC-DC converter according to any one of claims 1 to 5, wherein the DC-DC converter is connected in parallel to the next winding via the DC power supply and connected in parallel to the main switching element. .
【請求項8】 前記蓄積時間は125ns〜7μsの範囲の
値である請求項1乃至7のいずれかに記載のDC−DC
コンバータ。
8. The DC-DC according to claim 1, wherein the accumulation time is a value in a range of 125 ns to 7 μs.
converter.
JP2000255029A 2000-08-25 2000-08-25 Dc-dc converter Pending JP2002078339A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000255029A JP2002078339A (en) 2000-08-25 2000-08-25 Dc-dc converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000255029A JP2002078339A (en) 2000-08-25 2000-08-25 Dc-dc converter

Publications (1)

Publication Number Publication Date
JP2002078339A true JP2002078339A (en) 2002-03-15

Family

ID=18743886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000255029A Pending JP2002078339A (en) 2000-08-25 2000-08-25 Dc-dc converter

Country Status (1)

Country Link
JP (1) JP2002078339A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004036726A1 (en) * 2002-10-21 2004-04-29 Sanken Electric Co., Ltd. Dc converter
JP2010041912A (en) * 2008-07-11 2010-02-18 Hioki Ee Corp Switching power supply apparatus
JP2016174471A (en) * 2015-03-17 2016-09-29 サンケン電気株式会社 Snubber circuit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004036726A1 (en) * 2002-10-21 2004-04-29 Sanken Electric Co., Ltd. Dc converter
US7532488B2 (en) 2002-10-21 2009-05-12 Sanken Electric Co., Ltd. DC converter
JP2010041912A (en) * 2008-07-11 2010-02-18 Hioki Ee Corp Switching power supply apparatus
JP2016174471A (en) * 2015-03-17 2016-09-29 サンケン電気株式会社 Snubber circuit

Similar Documents

Publication Publication Date Title
JP4158054B2 (en) Switching power supply
US9287792B2 (en) Control method to reduce switching loss on MOSFET
US7602154B2 (en) Phase compensation driving scheme for synchronous rectifiers
KR100512402B1 (en) Switching power supply
JP4966249B2 (en) Switching power supply
US7102898B2 (en) Isolated drive circuitry used in switch-mode power converters
JP6471550B2 (en) Snubber circuit
US7285876B1 (en) Regenerative gate drive circuit for power MOSFET
JPH09163736A (en) Dc-dc converter
US7209370B2 (en) Circuit for reducing losses at light load in a soft switching full bridge converter
US9160234B2 (en) Switching power supply apparatus
JPH11136934A (en) Synchronous rectifying dc-dc converter
US6906931B1 (en) Zero-voltage switching half-bridge DC-DC converter topology by utilizing the transformer leakage inductance trapped energy
CN111628654B (en) Switching power supply circuit
US6859373B1 (en) Switching-mode power converter with complementary synchronous rectification
JP2003070249A (en) Switching power supply device
JP3374916B2 (en) DC-DC converter
JP3109667B1 (en) DC-DC converter
JP5578234B2 (en) Switching power supply device, power supply system using the same, and electronic device
JP2002078339A (en) Dc-dc converter
JP4328417B2 (en) Power circuit
JP3514600B2 (en) Switching power supply and control method thereof
JP3610383B2 (en) Flyback converter
JP2004222368A (en) Synchronous rectifying circuit and switching power source circuit
JP2018019522A (en) Active snubber circuit