JP2002074335A - Method and device for pattern inspection - Google Patents

Method and device for pattern inspection

Info

Publication number
JP2002074335A
JP2002074335A JP2000265981A JP2000265981A JP2002074335A JP 2002074335 A JP2002074335 A JP 2002074335A JP 2000265981 A JP2000265981 A JP 2000265981A JP 2000265981 A JP2000265981 A JP 2000265981A JP 2002074335 A JP2002074335 A JP 2002074335A
Authority
JP
Japan
Prior art keywords
image
defect
electrons
images
detected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000265981A
Other languages
Japanese (ja)
Inventor
Takashi Hiroi
高志 広井
Yasushi Miyai
裕史 宮井
Masahiro Watanabe
正浩 渡辺
Chie Shishido
千絵 宍戸
Maki Tanaka
麻紀 田中
Tomohiro Kuni
朝宏 久邇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000265981A priority Critical patent/JP2002074335A/en
Publication of JP2002074335A publication Critical patent/JP2002074335A/en
Pending legal-status Critical Current

Links

Landscapes

  • Analysing Materials By The Use Of Radiation (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Image Analysis (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Liquid Crystal (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Image Processing (AREA)

Abstract

PROBLEM TO BE SOLVED: To present only true defects to a user by inspecting the whole surface of the substrate of an object with uniform sensitivity so as to detect the true defects. SOLUTION: A comparing order is scheduled so as to compare the object at least twice without fail within a picture obtained by the same stage scanning in addition to a picture-detecting order. On a stage when the picture of a comparing object is confirmed, the pictures obtained by only the same stage scanning are compared with each other.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置や液晶な
どの回路パターンを有する基板製造装置にかかわり、特
に製造途中の基板のパターンを検査する技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus for manufacturing a substrate having a circuit pattern such as a semiconductor device or a liquid crystal, and more particularly to a technique for inspecting a pattern of a substrate being manufactured.

【0002】[0002]

【従来の技術】従来の光学式、又は電子線式パターン検
査装置は特開平5−258703、特開平11−160
247等に記述されている。
2. Description of the Related Art Conventional optical or electron beam pattern inspection apparatuses are disclosed in Japanese Patent Application Laid-Open Nos. 5-258703 and 11-160.
247 etc.

【0003】電子線式パターン検査装置の例として特開
平5−258703の構成を図1に示す。電子線源1か
らの電子線2を偏向器3でX方向に偏向し、対物レンズ
4を介して対象物基板5に照射し、同時にステージ6を
Y方向に連続で移動させながら、対象物基板4からの二
次電子等7を検出器8で検出し、検出信号をA/D変換器
9でA/D変換し、デジタル画像とし、画像処理回路10
で本来同一である事が期待できる場所のデジタル画像と
比較し、差がある場所をパターン欠陥候補11として検
出し、後で説明するリアルゴースト判定で欠陥位置を確
定するものである。
FIG. 1 shows the configuration of Japanese Patent Application Laid-Open No. 5-258703 as an example of an electron beam type pattern inspection apparatus. The electron beam 2 from the electron beam source 1 is deflected in the X direction by the deflector 3 and irradiates the object substrate 5 via the objective lens 4 while simultaneously moving the stage 6 continuously in the Y direction. The secondary electron 7 from the detector 4 is detected by a detector 8, the detection signal is A / D converted by an A / D converter 9, and is converted into a digital image.
Is compared with a digital image of a place where it can be expected to be the same, a place having a difference is detected as a pattern defect candidate 11, and a defect position is determined by a real ghost determination described later.

【0004】光学式の検査装置の例として特開平11−
160247の構成を図2に示す。光源21よりの光を
対物レンズ22を介して対象物基板4に照射し、その時
の反射光をイメージセンサ23で検出する。ステージ6
を一定速度で移動しながら検出を繰返すことで画像を検
出画像24として検出し、メモリ25に記憶する。検出
画像24と同一のパターンであることが期待できるメモ
リ25上の記憶画像27と比較し、同一のパターンであ
れば正常部、パターンが異なればパターン欠陥候補11
とし、 後で説明するリアルゴースト判定で欠陥位置を
確定するものである。
An example of an optical inspection apparatus is disclosed in
FIG. 2 shows the configuration of 160247. The light from the light source 21 is applied to the target substrate 4 via the objective lens 22, and the reflected light at that time is detected by the image sensor 23. Stage 6
The image is detected as a detected image 24 by repeating the detection while moving at a constant speed, and stored in the memory 25. The detected image 24 is compared with a stored image 27 on the memory 25 which can be expected to have the same pattern. If the pattern is the same, a normal part is detected.
The defect position is determined by a real ghost determination described later.

【0005】一例として、対象物基板4がウェーハ31
の場合のレイアウトを図3に示す。ウェーハ31上に最
終的に切離されて同一品種の個別の製品になるチップ3
2が形成されている。ステージ6を走査線33に沿って
移動し、ストライプ領域34の画像を検出する。現在、
検出位置Aが35の場合に、メモリ25上の検出位置Bの
画像を記憶画像27として取出し、比較する。これによ
り、同一パターンであることが期待できるパターンと比
較する。ここで、メモリ25は同一パターンであること
が期待できる画像を保持可能な容量を持ち、リング状に
使いまわすことで実際の回路を構成する。
As an example, the object substrate 4 is a wafer 31
FIG. 3 shows a layout in the case of. Chips 3 which are finally cut off on a wafer 31 to become individual products of the same type
2 are formed. The stage 6 is moved along the scanning line 33 to detect an image of the stripe area 34. Current,
When the detection position A is 35, the image at the detection position B on the memory 25 is extracted as the stored image 27 and compared. Thereby, a comparison is made with a pattern that can be expected to be the same pattern. Here, the memory 25 has a capacity capable of holding an image that can be expected to have the same pattern, and constitutes an actual circuit by being reused in a ring shape.

【0006】次に、リアルゴースト判定による欠陥場所
の確定法を図4で説明する。チップA42、チップB4
3、チップC44があり、チップB43に欠陥41がある
ウェーハ31を順次検査すると、パターン欠陥候補11
は候補A45と候補B46の2個所で検出される。これ
は、それぞれチップA42又はチップB43、及びチップ
B43又はチップC44の何れかに欠陥があることを示し
ている。そこで、候補A45は一旦チップA42又はチッ
プB43にマークし、候補B46は一旦チップB43又は
チップC44にマークする。マークが2個カウントされ
る場所を真の欠陥41として判定する。
Next, a method of determining a defect location by real ghost judgment will be described with reference to FIG. Chip A42, Chip B4
3. When the wafers 31 having the chip C44 and the chip B43 having the defect 41 are sequentially inspected, the pattern defect candidate 11
Are detected at two locations, candidate A45 and candidate B46. This is the chip A42 or chip B43, respectively, and the chip
This indicates that either B43 or chip C44 has a defect. Therefore, the candidate A45 once marks the chip A42 or the chip B43, and the candidate B46 once marks the chip B43 or the chip C44. A position where two marks are counted is determined as a true defect 41.

【0007】[0007]

【発明が解決しようとする課題】対象物基板4の全面を
走査する方法を考える。一般的には図5に示すように端
から順番に画像を取得、比較することで欠陥を検出す
る。この場合、最初のチップa51と最後のチップb5
2は2回比較されていないのでリアルゴースト判定で欠
陥を特定できないため、画像は取得するが欠陥判定ので
きないダミーチップ53とする。また、チップc54、
チップd55に関しては、チップc54はY軸+方向、
チップd55はY軸−方向にステージ6を走査して画像
を取得する折返しチップ56になる。これらの為、ダミ
ーチップ53では欠陥判定しないチップの画像を取得す
る必要があり、折返しチップ56は装置の各種誤差が発
生しやすく、欠陥性能に関する配慮が不充分であった。
A method of scanning the entire surface of the object substrate 4 will be considered. Generally, as shown in FIG. 5, defects are detected by acquiring and comparing images sequentially from the end. In this case, the first chip a51 and the last chip b5
Since No. 2 has not been compared twice, a defect cannot be identified by real ghost determination, and therefore, a dummy chip 53 that can acquire an image but cannot determine a defect is used. In addition, chip c54,
Regarding the chip d55, the chip c54 is in the Y axis + direction,
The tip d55 becomes the folded tip 56 for scanning the stage 6 in the Y-axis direction to acquire an image. For this reason, it is necessary to acquire an image of a chip for which no defect is determined in the dummy chip 53, and the folded chip 56 is liable to cause various errors in the device, and the consideration regarding the defect performance is insufficient.

【0008】一方、特開平11−160247号にはリ
アルゴースト判定を工夫して対策をしている。つまり、
ダミーチップ53では比較相手が欠陥で無い場合には2
回カウントされなくとも欠陥と判定することにしてい
る。同様に、折返しチップ56でも折返しチップ同士の
比較をせず、比較相手が欠陥で無い場合には2回カウン
トされなくとも欠陥と判定することができる。これによ
り、ダミーチップは不要で、折返しチップ同士の比較を
する必要が無い。但し、1回しか比較して欠陥と判定さ
れておらず、2回とも欠陥と判定された場合と比較する
とノイズ等の装置誤差の影響を受けやすく、やはり欠陥
性能に関する配慮が充分とはいえなかった。
On the other hand, Japanese Unexamined Patent Application Publication No. 11-160247 takes measures by devising a real ghost judgment. That is,
In the case of the dummy chip 53, if the comparison partner is not defective, 2
A defect is determined even if the count is not performed. Similarly, the folded chips 56 are not compared with each other, and if the comparison partner is not a defect, it can be determined that the chip is defective even if it is not counted twice. This eliminates the need for dummy chips and eliminates the need to compare folded chips. However, the defect is determined only once, and the device is more susceptible to device errors such as noise when compared with the case where the defect is determined both times. Therefore, it cannot be said that the defect performance is sufficiently considered. Was.

【0009】[0009]

【課題を解決するための手段】問題を解決する為の第1
の構成を図6に示す。ここでは電子線を用いた構成を示
すが、本質的には光学式と同一である。電子線2を発生
させる電子線源1、及び電子線を偏向させる偏向器3、
及び電子線1を対象物基板4上に収束させる対物レンズ
4、及び対象物基板5を保持し、走査又は位置決めをす
るステージ6、及び対象物基板4からの二次電子等7を
検出する検出器8、及び検出信号をA/D変換しデジタル
画像にするA/D変換器9、及び1ストライプ分の記憶画
像27を記憶しておく為のストライプメモリ61、及び
ストライプメモリ61より2枚の画像を比較することで
パターン欠陥候補11を検出する為の比較回路62、及
び比較回路62よりのパターン欠陥候補11より真の欠
陥41を判定するリアルゴースト判定部64よりなる。
Means for Solving the Problems First problem solving means
6 is shown in FIG. Although a configuration using an electron beam is shown here, it is essentially the same as the optical type. An electron beam source 1 for generating an electron beam 2, a deflector 3 for deflecting the electron beam,
And an objective lens 4 for converging the electron beam 1 on the target substrate 4, a stage 6 for holding and scanning or positioning the target substrate 5, and detection for detecting secondary electrons 7 and the like from the target substrate 4. An A / D converter 9 for converting a detection signal into a digital image by A / D conversion, a stripe memory 61 for storing a storage image 27 for one stripe, and two stripe memories from the stripe memory 61 The comparison circuit 62 includes a comparison circuit 62 for detecting the pattern defect candidate 11 by comparing images, and a real ghost determination unit 64 for determining the true defect 41 from the pattern defect candidate 11 from the comparison circuit 62.

【0010】問題を解決する為の第2の構成を図7に示
す。ここでは電子線を用いた構成を示すが、本質的には
光学式と同一である。電子線2を発生させる電子線源
1、及び電子線を偏向させる偏向器3、及び電子線1を
対象物基板4上に収束させる対物レンズ4、及び対象物
基板5を保持し、走査又は位置決めをするステージ6、
及び対象物基板4からの二次電子等7を検出する検出器
8、及び検出信号をA/D変換しデジタルの検出画像24
にするA/D変換器9、及び検出画像24を記憶するメモ
リ25、及び検出画像24と同一のパターンであること
が期待できるメモリ25上の記憶画像26と比較するこ
とでパターン欠陥候補11を検出する為の比較回路6
2、及び比較回路62よりのパターン欠陥候補11の欠
陥候補画像71より真の欠陥41を判定する欠陥判定手
段72よりなる。
FIG. 7 shows a second configuration for solving the problem. Although a configuration using an electron beam is shown here, it is essentially the same as the optical type. An electron beam source 1 for generating an electron beam 2, a deflector 3 for deflecting the electron beam, an objective lens 4 for converging the electron beam 1 on an object substrate 4, and an object substrate 5 for holding or scanning or positioning. Stage 6
And a detector 8 for detecting secondary electrons 7 from the target substrate 4, and a digital detection image 24 after A / D conversion of the detection signal.
The pattern defect candidate 11 is compared with the A / D converter 9, the memory 25 storing the detected image 24, and the stored image 26 on the memory 25 which can be expected to have the same pattern as the detected image 24. Comparison circuit 6 for detection
And a defect determining means 72 for determining the true defect 41 from the defect candidate image 71 of the pattern defect candidate 11 from the comparison circuit 62.

【0011】問題を解決する為の第3の構成を図8に示
す。ここでは電子線を用いた構成を示すが、本質的には
光学式と同一である。電子線2を発生させる電子線源
1、及び電子線を偏向させる偏向器3、及び電子線1を
対象物基板4上に収束させる対物レンズ4、及び対象物
基板5を保持し、走査又は位置決めをするステージ6、
及び対象物基板4からの二次電子等7を検出する検出器
8、及び検出信号をA/D変換しデジタルの検出画像24
にするA/D変換器9、及び検出画像24を記憶するメモ
リ25、及び検出画像24と同一のパターンであること
が期待できるメモリ25上の記憶画像26と比較するこ
とでパターン欠陥候補11を検出する為の比較回路6
2、及び比較回路62よりのパターン欠陥候補11より
仮の欠陥73を判定するリアルゴースト判定部64、及
び比較回路62よりのパターン欠陥候補11の欠陥候補
画像71より真の欠陥41を判定する欠陥判定手段72
よりなる。
FIG. 8 shows a third configuration for solving the problem. Although a configuration using an electron beam is shown here, it is essentially the same as the optical type. An electron beam source 1 for generating an electron beam 2, a deflector 3 for deflecting the electron beam, an objective lens 4 for converging the electron beam 1 on an object substrate 4, and an object substrate 5 for holding or scanning or positioning. Stage 6
And a detector 8 for detecting secondary electrons 7 from the target substrate 4, and a digital detection image 24 after A / D conversion of the detection signal.
The pattern defect candidate 11 is compared with the A / D converter 9, the memory 25 storing the detected image 24, and the stored image 26 on the memory 25 which can be expected to have the same pattern as the detected image 24. Comparison circuit 6 for detection
2, a real ghost determination unit 64 that determines a temporary defect 73 from the pattern defect candidate 11 from the comparison circuit 62, and a defect that determines the true defect 41 from the defect candidate image 71 of the pattern defect candidate 11 from the comparison circuit 62. Judgment means 72
Consisting of

【0012】問題を解決する為の第4の構成を図9に示
す。ここでは電子線を用いた構成を示すが、本質的には
光学式と同一である。電子線2を発生させる電子線源
1、及び電子線を偏向させる偏向器3、及び電子線1を
対象物基板4上に収束させる対物レンズ4、及び対象物
基板5を保持し、走査又は位置決めをするステージ6、
及び対象物基板4からの二次電子等7を検出する検出器
8、及び検出信号をA/D変換しデジタルの検出画像24
にするA/D変換器9、及び検出画像24を記憶するメモ
リ25、及びメモリ25より基準画像65を作成する基
準画像作成回路66、及び基準画像65と同一のパター
ンであることが期待できる検出画像24と基準画像65
を比較することで真の欠陥候補41を検出する為の比較
回路62よりなる。
FIG. 9 shows a fourth configuration for solving the problem. Although a configuration using an electron beam is shown here, it is essentially the same as the optical type. An electron beam source 1 for generating an electron beam 2, a deflector 3 for deflecting the electron beam, an objective lens 4 for converging the electron beam 1 on an object substrate 4, and an object substrate 5 for holding or scanning or positioning. Stage 6
And a detector 8 for detecting secondary electrons 7 from the target substrate 4, and a digital detection image 24 after A / D conversion of the detection signal.
A / D converter 9, a memory 25 for storing a detected image 24, a reference image creating circuit 66 for creating a reference image 65 from the memory 25, and a detection that can be expected to have the same pattern as the reference image 65 Image 24 and reference image 65
And a comparison circuit 62 for detecting the true defect candidate 41 by comparing.

【0013】課題を解決する為の第1の構成の動作を説
明する。電子線源1からの電子線2を偏向器3でX方向
に偏向し、対物レンズ4を介して対象物基板5に照射
し、同時にステージ6をY方向に連続で移動させなが
ら、対象物基板4からの二次電子等7を検出器8で検出
し、検出信号をA/D変換器9でA/D変換し、デジタル画像
とし、ストライプメモリ61に記憶する。ストライプメ
モリ61より、後で説明するペアの画像が確定するとそ
のペアの画像データをストライプメモリ61から取出し
を取出し、比較回路62で比較することでパターン欠陥
候補11を取出し、パターン欠陥候補11をリアルゴー
スト判定部64で判定し真の欠陥41を取出す。図10
に一例として検出した対象物のチップを示している。番
号は検出した順に並べている。ペアの画像は同一のチッ
プが少なくとも2回検査されるように選択する。例え
ば、1と2、1と3、2と3、3と4、4と5、5と
6、6と7、7と8、7と9、8と9のペアとすれば条
件を満足する。本検査法では、1回のステージ走査によ
り画像を検出したチップは全て2回比較検査できてお
り、ダミーチップ53、折返しチップ56を含まず、十
分な性能で検査可能である。
The operation of the first configuration for solving the problem will be described. The electron beam 2 from the electron beam source 1 is deflected in the X direction by the deflector 3 and irradiates the object substrate 5 via the objective lens 4 while simultaneously moving the stage 6 continuously in the Y direction. Secondary electrons 7 from 4 are detected by a detector 8, the detection signal is A / D converted by an A / D converter 9, converted into a digital image, and stored in a stripe memory 61. When an image of a pair described later is determined from the stripe memory 61, the image data of the pair is extracted from the stripe memory 61, and is compared with the comparison circuit 62 to extract the pattern defect candidate 11, and the pattern defect candidate 11 is The ghost judging unit 64 judges the true defect 41. FIG.
FIG. 1 shows an example of a detected target chip. The numbers are arranged in the order of detection. The paired images are selected such that the same chip is inspected at least twice. For example, a pair of 1 and 2, 1 and 3, 2 and 3, 3 and 4, 4 and 5, 5 and 6, 6 and 7, 7 and 8, 7 and 9, and 8 and 9 satisfies the condition. . In this inspection method, all the chips for which an image is detected by one stage scan can be compared and inspected twice, and the inspection can be performed with sufficient performance without including the dummy chip 53 and the folded chip 56.

【0014】課題を解決する為の第2の構成の動作を説
明する。電子線源1からの電子線2を偏向器3でX方向
に偏向し、対物レンズ4を介して対象物基板5に照射
し、同時にステージ6をY方向に連続で移動させなが
ら、対象物基板4からの二次電子等7を検出器8で検出
し、検出信号をA/D変換器9でA/D変換し、デジタル画像
の検出画像24とし、メモリ25に記憶する。検出画像
24と検出画像24と同一のパターンであることが期待
できるメモリ25上の記憶画像26とを比較回路62で
比較することでパターン欠陥候補11を検出し、比較回
路62よりのパターン欠陥候補11の欠陥候補画像71
を取出す。欠陥候補画像71は検出画像24、及び記憶
画像26、及びメモリ25内又は後で検出される検出画
像と同一のパターンであることが期待できる比較画像7
3とする。検出画像24と比較画像73を欠陥判定手段
72で比較して差がある場合を検出画像の部分を真の欠
陥41とし、記憶画像26と比較画像73を欠陥判定手
段72で比較して差がある場合を記憶画像の部分を真の
欠陥41とする。本検査法では、一旦検出された欠陥候
補部は全て2回比較検査できており、十分な性能で検査
可能である。
The operation of the second configuration for solving the problem will be described. The electron beam 2 from the electron beam source 1 is deflected in the X direction by the deflector 3 and irradiates the object substrate 5 via the objective lens 4 while simultaneously moving the stage 6 continuously in the Y direction. The secondary electrons 7 from 4 are detected by the detector 8, the detection signal is A / D-converted by the A / D converter 9, and is stored as a digital image detection image 24 in the memory 25. The comparison circuit 62 compares the detected image 24 with the stored image 26 in the memory 25 that can be expected to have the same pattern as the detected image 24 to detect the pattern defect candidate 11. 11 defect candidate images 71
Take out. The defect candidate image 71 is a detected image 24, a stored image 26, and a comparative image 7 that can be expected to have the same pattern as the detected image detected in the memory 25 or later.
3 is assumed. When there is a difference between the detected image 24 and the comparative image 73 by the defect determining means 72, a part of the detected image is regarded as a true defect 41, and the stored image 26 and the comparative image 73 are compared by the defect determining means 72. In some cases, the portion of the stored image is regarded as a true defect 41. In this inspection method, all the defect candidate portions once detected can be compared and inspected twice, and inspection can be performed with sufficient performance.

【0015】第2の構成の変形動作として欠陥候補画像
71は検出画像24、及び記憶画像26とする。検出画
像24と記憶画像26を比較して差がある部分の画像を
詳細に解析して何れが真の欠陥41であるかを判定す
る。本検査法では、一旦検出された欠陥候補部を詳細に
解析しており、十分な性能で検査可能である。
As a deformation operation of the second configuration, the defect candidate image 71 is a detected image 24 and a stored image 26. The detected image 24 and the stored image 26 are compared to analyze in detail an image of a portion having a difference to determine which is the true defect 41. In this inspection method, a defect candidate portion once detected is analyzed in detail, and inspection can be performed with sufficient performance.

【0016】課題を解決する為の第3の構成の動作を説
明する。電子線源1からの電子線2を偏向器3でX方向
に偏向し、対物レンズ4を介して対象物基板5に照射
し、同時にステージ6をY方向に連続で移動させなが
ら、対象物基板4からの二次電子等7を検出器8で検出
し、検出信号をA/D変換器9でA/D変換し、デジタル画像
の検出画像24とし、メモリ25に記憶する。検出画像
24と検出画像24と同一のパターンであることが期待
できるメモリ25上の記憶画像26とを比較回路62で
比較することでパターン欠陥候補11を検出し、2回比
較される場所はパターン欠陥候補11をリアルゴースト
判定部64で判定し真の欠陥41を取出す。2回比較さ
れない場所は比較回路62よりのパターン欠陥候補11
の欠陥候補画像71を取出し、第2の構成で説明した方
法で真の欠陥41を判定する。本検査法では、第1又は
第2のいずれかの方法が適用されており十分な性能で検
査可能である。
The operation of the third configuration for solving the problem will be described. The electron beam 2 from the electron beam source 1 is deflected in the X direction by the deflector 3 and irradiates the object substrate 5 via the objective lens 4 while simultaneously moving the stage 6 continuously in the Y direction. The secondary electrons 7 from 4 are detected by the detector 8, the detection signal is A / D-converted by the A / D converter 9, and is stored as a digital image detection image 24 in the memory 25. The comparison circuit 62 compares the detected image 24 with the stored image 26 in the memory 25 which can be expected to have the same pattern as the detected image 24 to detect the pattern defect candidate 11. The real ghost determination unit 64 determines the defect candidate 11 and takes out the true defect 41. The places not compared twice are the pattern defect candidates 11 from the comparison circuit 62.
Of the defect candidate 71, and the true defect 41 is determined by the method described in the second configuration. In this inspection method, either the first or second method is applied, and inspection can be performed with sufficient performance.

【0017】課題を解決する為の第4の構成の動作を説
明する。電子線源1からの電子線2を偏向器3でX方向
に偏向し、対物レンズ4を介して対象物基板5に照射
し、同時にステージ6をY方向に連続で移動させなが
ら、対象物基板4からの二次電子等7を検出器8で検出
し、検出信号をA/D変換器9でA/D変換し、デジタル画像
の検出画像24とする。まず検出画像24のうち同一の
パターンであることが期待できる複数個の画像をメモリ
25に記憶画像26として記憶する。同一のパターンで
あることが期待できるメモリ25上の記憶画像26同士
を位置合せし基準画像作成部66で平均的な正常部の画
像とみなせる基準画像65を作成する。比較回路62で
基準画像65と新たに検出した検出画像24を比較する
ことで真の欠陥41を検出する。基準画像は例えば、位
置合せ後の複数枚の画像のうち各画素毎に最大と最小を
除いた値の平均値とする等の方法でばらつきや欠陥の影
響を受けない平均的な正常部の画像とする。本検査法で
は、平均的な正常部の画像と比較できる為十分な性能で
検査可能である。
The operation of the fourth configuration for solving the problem will be described. The electron beam 2 from the electron beam source 1 is deflected in the X direction by the deflector 3 and irradiates the object substrate 5 via the objective lens 4 while simultaneously moving the stage 6 continuously in the Y direction. The secondary electrons 7 from 4 are detected by the detector 8, and the detection signal is A / D converted by the A / D converter 9 to obtain a digital image detection image 24. First, a plurality of images that can be expected to have the same pattern among the detected images 24 are stored in the memory 25 as storage images 26. The stored images 26 on the memory 25 that can be expected to have the same pattern are aligned with each other, and a reference image creation unit 66 creates a reference image 65 that can be regarded as an image of an average normal part. The comparison circuit 62 compares the reference image 65 with the newly detected image 24 to detect the true defect 41. The reference image is, for example, an image of an average normal part which is not affected by variations and defects by a method such as setting an average value excluding a maximum and a minimum for each pixel among a plurality of images after alignment. And In this inspection method, it is possible to inspect with sufficient performance because it can be compared with an image of an average normal part.

【0018】[0018]

【発明の実施の形態】[実施例1]本発明の第1の実施例
を説明する。図11に第1の実施例の構成を示す。電子
線2を発生させる電子線源1、及び電子線源1からの電
子線2を電極で加速して取出し静電又は磁界重畳レンズ
で一定場所に仮想光源101を作る電子銃102と仮想
光源101よりの電子線2を一定場所に収束させるコン
デンサレンズ103と電子銃102で収束した位置の近
傍に設置し電子線2のON/OFFを制御をするブランキング
プレート104と電子線2をXY方向に偏向する偏向器
105と電子線2を対象物基板4上に収束させる対物レ
ンズ4よりなる電子光学系106、及び対象物基板であ
るウェーハ31を真空に保持する試料室107、及びウ
ェーハ31を搭載し任意の位置の画像検出を可能とする
リターディング電圧108を印可したステージ6、及び
対象物基板5からの二次電子等7を検出する検出器8、
及び検出器8で検出した検出信号をA/D変換器しデジ
タル画像を得るA/D変換器9、及び1ストライプ分の
記憶画像27を記憶しておく為のストライプメモリ6
1、及びストライプメモリ61より2枚の画像を比較す
ることでパターン欠陥候補11を検出する為の比較回路
62、及び比較回路62よりのパターン欠陥候補11よ
り欠陥リスト109を計算し全体制御部110へ送る後
処理回路111、及び全体制御部110の内部で欠陥リ
スト109より真の欠陥41を判定するリアルゴースト
判定部64、及びウェーハ31の高さを測定し対物レン
ズ4の電流値をオフセット112を加算して制御するこ
とで検出されるディジタル画像の焦点位置を一定に保つ
Zセンサ113、及びカセット114内のウェーハ31
を試料室107に出し入れするローダ116(非表示)、
及びウェーハ31の外形形状を基準にウェーハ31を位
置決めするオリフラ検出器117(非表示)、及びウェー
ハ31上のパターンを観察する為の光学式顕微鏡11
8、及びユーザからの指示で全体を制御する全体制御部
110(全体制御部110からの制御線は図上では省
略)、及びステージ6上に設けた標準試料片119より
なる。
[Embodiment 1] A first embodiment of the present invention will be described. FIG. 11 shows the configuration of the first embodiment. An electron beam source 1 for generating an electron beam 2, an electron gun 102 and a virtual light source 101 which accelerate and extract an electron beam 2 from the electron beam source 1 by an electrode and form a virtual light source 101 at a certain place by an electrostatic or magnetic field superimposed lens. A condenser lens 103 for converging the electron beam 2 at a certain location and a blanking plate 104 for controlling ON / OFF of the electron beam 2 by being installed near a position converged by the electron gun 102 and the electron beam 2 in the XY directions. An electron optical system 106 comprising a deflector 105 for deflecting and an objective lens 4 for converging the electron beam 2 on the target substrate 4, a sample chamber 107 for holding a wafer 31 as a target substrate in a vacuum, and a wafer 31 are mounted. A stage 6 to which a retarding voltage 108 for enabling image detection at an arbitrary position is applied, and a detector 8 for detecting secondary electrons 7 from the target substrate 5,
And an A / D converter 9 for A / D converting a detection signal detected by the detector 8 to obtain a digital image, and a stripe memory 6 for storing a storage image 27 for one stripe.
1 and a comparison circuit 62 for detecting the pattern defect candidate 11 by comparing the two images from the stripe memory 61, and a defect list 109 is calculated from the pattern defect candidate 11 from the comparison circuit 62, and the overall control unit 110 The real ghost judging unit 64 for judging the true defect 41 from the defect list 109 in the post-processing circuit 111 to be sent to the whole control unit 110, the height of the wafer 31 is measured and the current value of the objective lens 4 is offset 112 And a Z sensor 113 for keeping the focal position of a digital image detected by controlling by adding
Loader 116 (not shown) for taking in and out of sample chamber 107,
And an orientation flat detector 117 (not shown) for positioning the wafer 31 based on the outer shape of the wafer 31, and an optical microscope 11 for observing a pattern on the wafer 31
8, a general control unit 110 for controlling the whole according to an instruction from the user (control lines from the general control unit 110 are omitted in the figure), and a standard sample piece 119 provided on the stage 6.

【0019】第1の実施例の動作を説明する。ユーザの
検査開始指示で全体制御部110は各部に動作を以下の
手順で指示し検査を行う。ローダ116(非表示)に指示
を出し、ローダ116はウェーハ31をカセット114
から取出し、オリフラ検出器117(非表示)で外形形状
を基準にウェーハを位置決めし、ステージ6にウェーハ
31を搭載し、試料室107内を真空にする。搭載と共
に、電子光学系106とリターディング電圧108の条
件を設定し、ブランキングプレート104に電圧を印可
して電子線2をOFFする。
The operation of the first embodiment will be described. In response to a user's inspection start instruction, the overall control unit 110 performs an inspection by instructing each unit to operate in the following procedure. The loader 116 issues an instruction to the loader 116 (not shown), and the loader 116
The wafer is positioned on the basis of the external shape by the orientation flat detector 117 (not shown), the wafer 31 is mounted on the stage 6, and the inside of the sample chamber 107 is evacuated. At the same time, the conditions of the electron optical system 106 and the retarding voltage 108 are set, the voltage is applied to the blanking plate 104, and the electron beam 2 is turned off.

【0020】ステージを標準試料片119に移動し、Z
センサ113有効として焦点をZセンサ113の検出値
値+オフセット112の一定に保ち、偏向器105をラ
スタスキャンし、スキャンに同期してブランキングプレ
ート104の電圧を切り、電子線2を必要なときのみウ
ェーハ31に照射し、その時ウェーハ31より発生する
反射電子又は二次電子を検出器8で検出、A/D変換器
9でデジタル画像とする。オフセット106を変更して
デジタル画像を複数枚検出し、検出毎に全体制御部11
0で最も画像の微分値の画像内総和が最高となる最適オ
フセット120を現在のオフセット値として設定する。
設定後Zセンサ113を無効にする。ステージ6を移動
し、搭載したウェーハ31の検査すべき領域の走査開始
位置に移動する。
The stage is moved to the standard specimen 119 and Z
When the sensor 113 is enabled, the focus is maintained at a fixed value of the detection value of the Z sensor 113 + the offset 112, the deflector 105 is raster-scanned, the voltage of the blanking plate 104 is turned off in synchronization with the scan, and the electron beam 2 is required Only the wafer 31 is irradiated, the reflected electrons or secondary electrons generated from the wafer 31 at that time are detected by the detector 8, and the digital image is formed by the A / D converter 9. A plurality of digital images are detected by changing the offset 106, and the entire control unit 11
The optimum offset 120 at which the sum of the differential values of the image in the image is the highest at 0 is set as the current offset value.
After the setting, the Z sensor 113 is invalidated. The stage 6 is moved to a scanning start position of a region to be inspected on the mounted wafer 31.

【0021】オフセット112に予め測定しておいたウ
ェーハ固有のオフセットを加算して設定し、Zセンサ1
13を有効にし、順次ステージ6をY方向走査し、ステ
ージ走査に同期して偏向器105をX方向に走査し、有
効走査時にブランキングプレート104の電圧を切り電
子線2をウェーハ31に照射、走査する。ウェーハ31
より発生する反射電子又は二次電子を検出器8で検出、
A/D変換器9でデジタル画像とする。ステージ6の走
査終了後Zセンサ113を無効とする。検出されたデジ
タル画像はX方向に偏向器3の走査幅で0.1um画素寸
法で1024画素を走査する場合には100umとなる。
Y方向はステージ6の走査距離で300mm径のウェーハ
を検査する場合には300mm以下となる。
The offset 112 is set by adding a wafer-specific offset measured in advance to the Z sensor 1.
13, the stage 6 is sequentially scanned in the Y direction, the deflector 105 is scanned in the X direction in synchronization with the stage scanning, the voltage of the blanking plate 104 is turned off during the effective scanning, and the electron beam 2 is irradiated on the wafer 31. Scan. Wafer 31
Reflected electrons or secondary electrons generated by the detector 8 are detected,
The digital image is formed by the A / D converter 9. After the scanning of the stage 6 is completed, the Z sensor 113 is invalidated. The detected digital image has a scanning width of the deflector 3 in the X direction of 100 μm when scanning 1024 pixels with a 0.1 μm pixel size.
In the Y direction, the scanning distance of the stage 6 is 300 mm or less when a wafer having a diameter of 300 mm is inspected.

【0022】予め設定したウェーハ31上のパターンレ
イアウトを元に図10で例示したように1回の走査中で
必ず2回比較されるようにチップ座標のペアをテーブル
でストライプメモリ61に指定する。ストライプメモリ
61は画像が確定して比較回路62が動作中で無い場合
に比較回路62に動作を指示する。比較回路62では2
枚の画像を比較差がある場所を欠陥候補11として抽出
し、後処理回路111で比較したチップ番号、チップ内
座標、投影長、面積、代表値等からなる欠陥リスト10
9を作成し、全体制御部110内部のリアルゴースト判
定部64で2回以上欠陥リスト109に登録された場所
を真の欠陥41と判定する。
Based on a preset pattern layout on the wafer 31, a pair of chip coordinates is specified in the stripe memory 61 in a table so that comparison is always performed twice during one scan as illustrated in FIG. When the image is determined and the comparison circuit 62 is not operating, the stripe memory 61 instructs the comparison circuit 62 to operate. In the comparison circuit 62, 2
A place where there is a comparison difference between the images is extracted as a defect candidate 11, and a defect list 10 including a chip number, coordinates within a chip, a projection length, an area, a representative value, etc., compared by the post-processing circuit 111
9 is created, and the location registered in the defect list 109 two or more times by the real ghost determination unit 64 in the overall control unit 110 is determined as a true defect 41.

【0023】次に、ストライプメモリ61の容量につい
て検討する。図10に示したチップ順で、比較回路62
が検出と同一速度で1式のみの場合には図12に示した
タイムチャートとなる。チップ1を検出している時は記
憶、比較はしない。チップ2を検出している時はチップ
1を記憶しており、チップ1とチップ2を比較する。以
下同様のである。最低限必要な容量はチップピッチの3
倍である。比較方法を図13のように工夫すればチップ
ピッチの2倍となる。また、比較回路62を2式用意す
れば、図14のように図10のチップ順でもチップピッ
チの2倍で十分である。また、検出の2倍の速度で比較
すれば、図15のように図10のチップ順でもチップピ
ッチの2倍で十分である。
Next, the capacity of the stripe memory 61 will be examined. In the order of the chips shown in FIG.
Is the same speed as the detection and only one formula is used, the time chart shown in FIG. 12 is obtained. When the chip 1 is detected, it is not stored or compared. When chip 2 is detected, chip 1 is stored, and chip 1 and chip 2 are compared. The same applies hereinafter. The minimum required capacity is 3 of the chip pitch
It is twice. If the comparison method is devised as shown in FIG. 13, it becomes twice the chip pitch. If two sets of comparison circuits 62 are prepared, twice the chip pitch is sufficient even in the order of the chips in FIG. 10 as shown in FIG. If the comparison is made at twice the speed of the detection, twice the chip pitch is sufficient even in the order of the chips in FIG. 10 as shown in FIG.

【0024】本実施例によると、SEM画像を用いてウ
ェーハ全面を均一な感度で検査して真の欠陥のみを検出
し、それらをユーザに提示できる特徴がある。
According to the present embodiment, there is a feature that the entire surface of the wafer is inspected with uniform sensitivity using the SEM image, and only true defects are detected, and these are presented to the user.

【0025】即ち、本実施例によれば、ウェハ周辺部に形
成されたチップについても、ウェハ中央部に形成された
チップと同じ感度で欠陥を検出することができる。
That is, according to the present embodiment, it is possible to detect a defect in a chip formed in a peripheral portion of a wafer with the same sensitivity as a chip formed in a central portion of the wafer.

【0026】[実施例2]本発明の第2の実施例を説明す
る。図16に第2の実施例の構成を示す。電子線2を発
生させる電子線源1、及び電子線源1からの電子線2を
電極で加速して取出し静電又は磁界重畳レンズで一定場
所に仮想光源101を作る電子銃102と仮想光源10
1よりの電子線2を一定場所に収束させるコンデンサレ
ンズ103と電子銃102で収束した位置の近傍に設置
し電子線2のON/OFFを制御をするブランキングプレート
104と電子線2をXY方向に偏向する偏向器105と
電子線2を対象物基板4上に収束させる対物レンズ4よ
りなる電子光学系106、及び対象物基板であるウェー
ハ31を真空に保持する試料室107、及びウェーハ3
1を搭載し任意の位置の画像検出を可能とするリターデ
ィング電圧108を印可したステージ6、及び対象物基
板5からの二次電子等7を検出する検出器8、及び検出
器8で検出した検出信号をA/D変換器しデジタル画像
である検出画像24を得るA/D変換器9、及び1チッ
プ分の記憶画像26を記憶しておく為のメモリ25、及
び検出画像24とメモリ25よりの記憶画像26の2枚
の画像を比較することでパターン欠陥候補11を検出す
る為の比較回路62、及び比較回路62よりのパターン
欠陥候補11より欠陥リスト109を計算し全体制御部
110へ送る後処理回路111、及びパターン欠陥候補
11の部分の検出画像24と記憶画像26を欠陥候補画
像71として取出し欠陥を判定する欠陥判定手段73、
及び全体制御部110の内部で欠陥リスト109より真
の欠陥41を判定するリアルゴースト判定部64、及び
ウェーハ31の高さを測定し対物レンズ4の電流値をオ
フセット112を加算して制御することで検出されるデ
ィジタル画像の焦点位置を一定に保つZセンサ113、
及びカセット114内のウェーハ31を試料室107に
出し入れするローダ116(非表示)、及びウェーハ31
の外形形状を基準にウェーハ31を位置決めするオリフ
ラ検出器117(非表示)、及びウェーハ31上のパター
ンを観察する為の光学式顕微鏡118、及びユーザから
の指示で全体を制御する全体制御部110(全体制御部
110からの制御線は図上では省略)、及びステージ6
上に設けた標準試料片119よりなる。
[Embodiment 2] A second embodiment of the present invention will be described. FIG. 16 shows the configuration of the second embodiment. An electron beam source 1 for generating an electron beam 2 and an electron gun 102 and a virtual light source 10 in which an electron beam 2 from the electron beam source 1 is accelerated by an electrode and taken out, and a virtual light source 101 is formed at a certain place by an electrostatic or magnetic field superimposed lens.
A condenser lens 103 for converging the electron beam 2 from a certain position to a certain place, and a blanking plate 104 for controlling ON / OFF of the electron beam 2 which is installed near a position converged by the electron gun 102, and the electron beam 2 in the XY directions. Optical system 106 comprising a deflector 105 for deflecting the electron beam 2 and the objective lens 4 for converging the electron beam 2 on the target substrate 4, a sample chamber 107 for holding the wafer 31 as the target substrate in a vacuum, and the wafer 3
The stage 6 on which the retarder voltage 108 is applied to enable the image detection at an arbitrary position to be mounted on the stage 1, the detector 8 for detecting secondary electrons 7 from the target substrate 5, and the detector 8. A / D converter 9 for A / D converting the detection signal to obtain detection image 24 as a digital image, and memory 25 for storing storage image 26 for one chip, and detection image 24 and memory 25 The comparison circuit 62 for detecting the pattern defect candidate 11 by comparing the two images of the stored image 26 with each other, and the defect list 109 is calculated from the pattern defect candidate 11 from the comparison circuit 62 and sent to the overall control unit 110. A post-processing circuit 111 for sending, a defect determining unit 73 for taking out the detected image 24 and the stored image 26 of the part of the pattern defect candidate 11 as a defect candidate image 71 and determining a defect;
And a real ghost determination unit 64 that determines the true defect 41 from the defect list 109 within the overall control unit 110, and measures the height of the wafer 31 and controls the current value of the objective lens 4 by adding an offset 112 thereto. Z sensor 113 that keeps the focal position of the digital image detected at
And a loader 116 (not shown) for taking the wafer 31 in the cassette 114 into and out of the sample chamber 107;
An orientation flat detector 117 (not shown) for positioning the wafer 31 based on the external shape of the optical system, an optical microscope 118 for observing a pattern on the wafer 31, and an overall control unit 110 for controlling the whole according to instructions from a user (The control line from the overall control unit 110 is omitted in the figure), and the stage 6
It consists of the standard sample piece 119 provided above.

【0027】第2の実施例の動作を説明する。ユーザの
検査開始指示で全体制御部110は各部に動作を以下の
手順で指示し検査を行う。ローダ116(非表示)に指示
を出し、ローダ116はウェーハ31をカセット114
から取出し、オリフラ検出器117(非表示)で外形形状
を基準にウェーハを位置決めし、ステージ6にウェーハ
31を搭載し、試料室107内を真空にする。
The operation of the second embodiment will be described. In response to a user's inspection start instruction, the overall control unit 110 performs an inspection by instructing each unit to operate in the following procedure. The loader 116 issues an instruction to the loader 116 (not shown), and the loader 116
The wafer is positioned on the basis of the external shape by the orientation flat detector 117 (not shown), the wafer 31 is mounted on the stage 6, and the inside of the sample chamber 107 is evacuated.

【0028】搭載と共に、電子光学系106とリターデ
ィング電圧108の条件を設定し、ブランキングプレー
ト104に電圧を印可して電子線2をOFFする。ステー
ジを標準試料片119に移動し、Zセンサ113有効と
して焦点をZセンサ113の検出値値+オフセット11
2の一定に保ち、偏向器105をラスタスキャンし、ス
キャンに同期してブランキングプレート104の電圧を
切り、電子線2を必要なときのみウェーハ31に照射
し、その時ウェーハ31より発生する反射電子又は二次
電子を検出器8で検出、A/D変換器9でデジタル画像
とする。
At the same time as mounting, conditions of the electron optical system 106 and the retarding voltage 108 are set, and a voltage is applied to the blanking plate 104 to turn off the electron beam 2. The stage is moved to the standard sample piece 119, and the Z sensor 113 is enabled, and the focus is set to the detection value of the Z sensor 113 + the offset 11
2, the deflector 105 is raster-scanned, the voltage of the blanking plate 104 is turned off in synchronization with the scan, and the electron beam 2 is irradiated onto the wafer 31 only when necessary, and the reflected electrons generated from the wafer 31 at that time. Alternatively, the secondary electrons are detected by the detector 8 and converted into a digital image by the A / D converter 9.

【0029】オフセット106を変更してデジタル画像
を複数枚検出し、検出毎に全体制御部110で最も画像
の微分値の画像内総和が最高となる最適オフセット12
0を現在のオフセット値として設定する。設定後Zセン
サ113を無効にする。
A plurality of digital images are detected by changing the offset 106, and the overall control unit 110 sets the optimum offset 12 at which the sum of the differential values of the image in the image becomes the highest for each detection.
Set 0 as the current offset value. After the setting, the Z sensor 113 is invalidated.

【0030】ステージ6を移動し、搭載したウェーハ3
1の検査すべき領域の走査開始位置に移動する。オフセ
ット112に予め測定しておいたウェーハ固有のオフセ
ットを加算して設定し、Zセンサ113を有効にし、順
次ステージ6をY方向走査し、ステージ走査に同期して
偏向器105をX方向に走査し、有効走査時にブランキ
ングプレート104の電圧を切り電子線2をウェーハ3
1に照射、走査する。ウェーハ31より発生する反射電
子又は二次電子を検出器8で検出、A/D変換器9でデ
ジタル画像とする。ステージ6の走査終了後Zセンサ1
13を無効とする。
The stage 6 is moved and the mounted wafer 3
It moves to the scanning start position of one area to be inspected. The offset 112 is set by adding a previously measured wafer-specific offset, the Z sensor 113 is enabled, the stage 6 is sequentially scanned in the Y direction, and the deflector 105 is scanned in the X direction in synchronization with the stage scanning. At the time of effective scanning, the voltage of the blanking plate 104 is turned off and the electron beam 2 is applied to the wafer 3
Irradiate and scan 1 Reflected electrons or secondary electrons generated from the wafer 31 are detected by the detector 8 and converted into a digital image by the A / D converter 9. After completion of scanning of stage 6, Z sensor 1
13 is invalidated.

【0031】予め設定したウェーハ31上のパターンレ
イアウトを元に図17で例示したように順に検査する。
メモリ25は常に検査しているチップの1つ前のチップ
の画像を記憶している。検出画像24と記憶画像26を
比較回路62で比較し差がある場所を欠陥候補11とし
て抽出し、後処理回路111で比較したチップ番号、チ
ップ内座標、投影長、面積、代表値等からなる欠陥リス
ト109を作成し、全体制御部110内部のリアルゴー
スト判定部64で2回以上欠陥リスト109に登録され
た場所を真の欠陥41と判定する。検出画像24と記憶
画像26の比較はステージ走査で得られた画像にクロー
ズして行い、異なるステージ走査同士で検出した画像間
の比較は行わない。
Inspection is sequentially performed based on a preset pattern layout on the wafer 31 as illustrated in FIG.
The memory 25 always stores the image of the chip immediately before the chip under inspection. A comparison circuit 62 compares the detected image 24 and the stored image 26 and extracts a location having a difference as a defect candidate 11 and includes a chip number, a coordinate in a chip, a projection length, an area, a representative value, and the like compared by the post-processing circuit 111. The defect list 109 is created, and a place registered in the defect list 109 two or more times by the real ghost determination unit 64 in the overall control unit 110 is determined as a true defect 41. The comparison between the detected image 24 and the stored image 26 is performed by closing the image obtained by the stage scan, and the comparison between the images detected by the different stage scans is not performed.

【0032】ステージ走査の最初と最後のチップは1回
しか検出していないので真の欠陥と判定されることが無
い。そこで、パターン欠陥候補11の部分の検出画像2
4と記憶画像26を欠陥候補画像71として取出し欠陥
判定手段73に送り、並列に処理可能な複数のCPUで
画像を詳細に解析し、真の欠陥41と判定された場合に
は全体制御部内のリアルゴースト判定部64で欠陥リス
ト109への1回のみの登録であっても真の欠陥41と
判定するように指示する。
Since the first and last chips of the stage scan are detected only once, they are not determined as true defects. Therefore, the detected image 2 of the part of the pattern defect candidate 11
4 and the stored image 26 are taken out as defect candidate images 71 and sent to the defect determining means 73. The images are analyzed in detail by a plurality of CPUs capable of processing in parallel. The real ghost determination unit 64 instructs the real ghost 41 to be determined as a true defect 41 even if it is registered only once in the defect list 109.

【0033】本実施例の第1の変形として全てのパター
ン欠陥候補11について欠陥判定手段73で判定を行
う。これによりより信頼性高く欠陥判定できる。
As a first modification of the present embodiment, the defect judgment means 73 judges all the pattern defect candidates 11. Thereby, the defect can be determined with higher reliability.

【0034】本実施例の第2の変形として特開平11−
160247号に記載された方法で仮の欠陥を取出し、
仮の欠陥について欠陥判定手段73で判定を行う。これ
によりより少数の画像について欠陥判定手段73で判定
を行うことで同等の性能を達成できる。
As a second modification of this embodiment, Japanese Patent Application Laid-Open
A temporary defect is taken out by the method described in No. 160247,
The temporary defect is determined by the defect determining means 73. As a result, the same performance can be achieved by making a determination on a smaller number of images by the defect determination unit 73.

【0035】本実施例によると、SEM画像を用いてウ
ェーハ全面を均一な感度で検査して真の欠陥のみを検出
し、それらをユーザに提示することができる。
According to the present embodiment, it is possible to detect only true defects by inspecting the entire surface of the wafer with uniform sensitivity using the SEM image and present them to the user.

【0036】[実施例3]本発明の第3の実施例を説明
する。図18に第3の実施例の構成を示す。電子線2を
発生させる電子線源1、及び電子線源1からの電子線2
を電極で加速して取出し静電又は磁界重畳レンズで一定
場所に仮想光源101を作る電子銃102と仮想光源1
01よりの電子線2を一定場所に収束させるコンデンサ
レンズ103と電子銃102で収束した位置の近傍に設
置し電子線2のON/OFFを制御をするブランキングプレー
ト104と電子線2をXY方向に偏向する偏向器105
と電子線2を対象物基板4上に収束させる対物レンズ4
よりなる電子光学系106、及び対象物基板であるウェ
ーハ31を真空に保持する試料室107、及びウェーハ
31を搭載し任意の位置の画像検出を可能とするリター
ディング電圧108を印可したステージ6、及び対象物
基板5からの二次電子等7を検出する検出器8、及び検
出器8で検出した検出信号をA/D変換器しデジタル画
像である検出画像24を得るA/D変換器9、及び複数
チップ分の記憶画像26を記憶しておく為のメモリ2
5、及びメモリ25上の記憶画像26同士を位置合せし
平均的な正常部の画像とみなせる基準画像65を作成す
る基準画像作成部66、及び基準画像65と新たに検出
した検出画像24の2枚の画像を比較することでパター
ン欠陥候補11を検出する為の比較回路62、及び比較
回路62よりの真の欠陥11の欠陥リスト109を計算
し全体制御部110へ送る後処理回路111、及びウェ
ーハ31の高さを測定し対物レンズ4の電流値をオフセ
ット112を加算して制御することで検出されるディジ
タル画像の焦点位置を一定に保つZセンサ113、及び
カセット114内のウェーハ31を試料室107に出し
入れするローダ116(非表示)、及びウェーハ31の外
形形状を基準にウェーハ31を位置決めするオリフラ検
出器117(非表示)、及びウェーハ31上のパターンを
観察する為の光学式顕微鏡118、及びユーザからの指
示で全体を制御する全体制御部110(全体制御部11
0からの制御線は図上では省略)、及びステージ6上に
設けた標準試料片119よりなる。
[Embodiment 3] A third embodiment of the present invention will be described. FIG. 18 shows the configuration of the third embodiment. An electron beam source 1 for generating an electron beam 2 and an electron beam 2 from the electron beam source 1
An electron gun 102 and a virtual light source 1 for accelerating the light with electrodes and taking out a virtual light source 101 at a certain place with an electrostatic or magnetic field superimposed lens
A condenser lens 103 that converges the electron beam 2 from a predetermined position to a certain location and a blanking plate 104 that is installed near the position converged by the electron gun 102 and controls ON / OFF of the electron beam 2 and the electron beam 2 in the XY directions Deflector 105 that deflects light to
And an objective lens 4 for converging the electron beam 2 on an object substrate 4
A sample chamber 107 for holding the wafer 31 as an object substrate in a vacuum, and a stage 6 on which the wafer 31 is mounted and a retarding voltage 108 for applying an image detection at an arbitrary position is applied. And a detector 8 for detecting secondary electrons 7 from the target substrate 5 and an A / D converter 9 for A / D converting the detection signal detected by the detector 8 to obtain a detection image 24 which is a digital image. And a memory 2 for storing storage images 26 for a plurality of chips.
5, a reference image creating unit 66 that aligns the stored images 26 on the memory 25 to create a reference image 65 that can be regarded as an image of an average normal part, and two of the reference image 65 and the newly detected detection image 24. A comparison circuit 62 for detecting the pattern defect candidate 11 by comparing the images, and a post-processing circuit 111 for calculating a defect list 109 of the true defect 11 from the comparison circuit 62 and sending it to the overall control unit 110; By measuring the height of the wafer 31 and controlling the current value of the objective lens 4 by adding an offset 112, the Z sensor 113 for keeping the focal position of the digital image detected constant, and the wafer 31 in the cassette 114 as a sample A loader 116 (not shown) for taking in and out of the chamber 107 and an orientation flat detector 117 (not shown) for positioning the wafer 31 based on the outer shape of the wafer 31. , And an optical microscope 118 for observing a pattern on the wafer 31, and a general control unit 110 (general control unit 11) for controlling the whole by an instruction from a user.
The control line from 0 is omitted in the drawing), and a standard sample piece 119 provided on the stage 6.

【0037】第3の実施例の動作を説明する。ユーザの
検査開始指示で全体制御部110は各部に動作を以下の
手順で指示し検査を行う。ローダ116(非表示)に指示
を出し、ローダ116はウェーハ31をカセット114
から取出し、オリフラ検出器117(非表示)で外形形状
を基準にウェーハを位置決めし、ステージ6にウェーハ
31を搭載し、試料室107内を真空にする。搭載と共
に、電子光学系106とリターディング電圧108の条
件を設定し、ブランキングプレート104に電圧を印可
して電子線2をOFFする。
The operation of the third embodiment will be described. In response to a user's inspection start instruction, the overall control unit 110 performs an inspection by instructing each unit to operate in the following procedure. The loader 116 issues an instruction to the loader 116 (not shown), and the loader 116
The wafer is positioned on the basis of the external shape by the orientation flat detector 117 (not shown), the wafer 31 is mounted on the stage 6, and the inside of the sample chamber 107 is evacuated. At the same time, the conditions of the electron optical system 106 and the retarding voltage 108 are set, the voltage is applied to the blanking plate 104, and the electron beam 2 is turned off.

【0038】ステージを標準試料片119に移動し、Z
センサ113有効として焦点をZセンサ113の検出値
値+オフセット112の一定に保ち、偏向器105をラ
スタスキャンし、スキャンに同期してブランキングプレ
ート104の電圧を切り、電子線2を必要なときのみウ
ェーハ31に照射し、その時ウェーハ31より発生する
反射電子又は二次電子を検出器8で検出、A/D変換器
9でデジタル画像とする。オフセット106を変更して
デジタル画像を複数枚検出し、検出毎に全体制御部11
0で最も画像の微分値の画像内総和が最高となる最適オ
フセット120を現在のオフセット値として設定する。
設定後Zセンサ113を無効にする。
The stage is moved to the standard specimen 119, and Z
When the sensor 113 is enabled, the focus is maintained at a fixed value of the detection value of the Z sensor 113 + the offset 112, the deflector 105 is raster-scanned, the voltage of the blanking plate 104 is turned off in synchronization with the scan, and the electron beam 2 is required. Only the wafer 31 is irradiated, the reflected electrons or secondary electrons generated from the wafer 31 at that time are detected by the detector 8, and the digital image is formed by the A / D converter 9. A plurality of digital images are detected by changing the offset 106, and the entire control unit 11
The optimum offset 120 at which the sum of the differential values of the image in the image is the highest at 0 is set as the current offset value.
After the setting, the Z sensor 113 is invalidated.

【0039】ステージ6を移動し、搭載したウェーハ3
1の検査すべき領域の走査開始位置に移動する。オフセ
ット112に予め測定しておいたウェーハ固有のオフセ
ットを加算して設定し、Zセンサ113を有効にし、順
次ステージ6をY方向走査し、ステージ走査に同期して
偏向器105をX方向に走査し、有効走査時にブランキ
ングプレート104の電圧を切り電子線2をウェーハ3
1に照射、走査する。ウェーハ31より発生する反射電
子又は二次電子を検出器8で検出、A/D変換器9でデ
ジタル画像とする。ステージ6の走査終了後Zセンサ1
13を無効とする。
The stage 6 is moved and the mounted wafer 3
It moves to the scanning start position of one area to be inspected. The offset 112 is set by adding a previously measured wafer-specific offset, the Z sensor 113 is enabled, the stage 6 is sequentially scanned in the Y direction, and the deflector 105 is scanned in the X direction in synchronization with the stage scanning. At the time of effective scanning, the voltage of the blanking plate 104 is turned off and the electron beam 2 is applied to the wafer 3
Irradiate and scan 1 Reflected electrons or secondary electrons generated from the wafer 31 are detected by the detector 8 and converted into a digital image by the A / D converter 9. After completion of scanning of stage 6, Z sensor 1
13 is invalidated.

【0040】予め設定したウェーハ31上のチップを元
に順に画像を取得する。基準画像作成部66で記憶画像
26同士を位置合せし平均的な正常部の画像とみなせる
基準画像65を作成する。記憶画像26と新たに検出し
た検出画像24の2種類の画像を比較回路62で基準画
像65と比較し差がある場所を真の欠陥41として抽出
し、後処理回路111でチップ番号、チップ内座標、投
影長、面積、代表値等からなる欠陥リスト109を作成
し、全体制御部110に送る。基準画像は、最初のN個
のチップで作成し、N個+残りのチップを検査する。
Images are sequentially acquired based on the chips on the wafer 31 set in advance. The reference image creation unit 66 aligns the stored images 26 to create a reference image 65 that can be regarded as an image of an average normal part. The comparison circuit 62 compares the two types of images, the stored image 26 and the newly detected image 24, with the reference image 65, and extracts a location having a difference as a true defect 41. A defect list 109 including coordinates, a projection length, an area, a representative value, and the like is created and sent to the overall control unit 110. A reference image is created with the first N chips and inspects N + the remaining chips.

【0041】ここで、記憶画像26の最初のチップの画
像を基準に2番目以降のチップの画像を位置合せする。
位置合せ後の画像の各画素毎に最大、最小の値を除外
し、残りの値の平均値を基準画像とする。
Here, the images of the second and subsequent chips are aligned with reference to the image of the first chip of the stored image 26.
The maximum and minimum values are excluded for each pixel of the aligned image, and the average of the remaining values is used as the reference image.

【0042】本実施例によると、Nチップの画像データ
を元に基準画像を作成している為、ウェーハ内で徐々に
変化しているタイプの欠陥であっても欠陥として判定可
能である。
According to the present embodiment, since the reference image is created based on the image data of the N chips, even a defect of a type that gradually changes in the wafer can be determined as a defect.

【0043】[0043]

【発明の効果】本発明によると、対象物基板全面を均一
な感度で検査して真の欠陥のみを検出し、それらをユー
ザに提示できる特徴がある。
According to the present invention, there is a feature that the entire surface of the object substrate can be inspected with uniform sensitivity to detect only true defects and present them to the user.

【図面の簡単な説明】[Brief description of the drawings]

【図1】従来の電子線式パターン検査装置の概略構成を
示す正面図である。
FIG. 1 is a front view showing a schematic configuration of a conventional electron beam pattern inspection apparatus.

【図2】従来の光学式パターン検査装置の概略構成を示
す正面図である。
FIG. 2 is a front view showing a schematic configuration of a conventional optical pattern inspection apparatus.

【図3】半導体ウェーハのレイアウトを示す平面図であ
る。
FIG. 3 is a plan view showing a layout of a semiconductor wafer.

【図4】リアルゴースト判定を説明するチップの平面図
である。
FIG. 4 is a plan view of a chip for explaining real ghost determination.

【図5】半導体ウェーハの検査順を示す平面図である。FIG. 5 is a plan view showing an inspection order of a semiconductor wafer.

【図6】本発明の第1の解決手段の概略構成を示す電子
線式パターン検査装置の正面図である。
FIG. 6 is a front view of an electron beam pattern inspection apparatus showing a schematic configuration of a first solution of the present invention.

【図7】本発明の第2の解決手段の概略構成を示す電子
線式パターン検査装置の正面図である。
FIG. 7 is a front view of an electron beam pattern inspection apparatus showing a schematic configuration of a second solving means of the present invention.

【図8】本発明の第3の解決手段の概略構成を示す電子
線式パターン検査装置の正面図である。
FIG. 8 is a front view of an electron beam pattern inspection apparatus showing a schematic configuration of a third solution of the present invention.

【図9】本発明の第4の解決手段の概略構成を示す電子
線式パターン検査装置の正面図である。
FIG. 9 is a front view of an electron beam pattern inspection apparatus showing a schematic configuration of a fourth solution means of the present invention.

【図10】比較するチップを示す半導体ウェハの平面図
である。
FIG. 10 is a plan view of a semiconductor wafer showing chips to be compared.

【図11】本発明の第1の実施例による電子線式パター
ン検査装置の概略構成を示す正面図である。
FIG. 11 is a front view showing a schematic configuration of an electron beam pattern inspection apparatus according to a first embodiment of the present invention.

【図12】本発明の第1の実施例の第1の検討のタイム
チャートを示す図である。
FIG. 12 is a diagram showing a time chart of a first study of the first embodiment of the present invention.

【図13】本発明の第1の実施例の第2の検討のタイム
チャートを示す図である。
FIG. 13 is a diagram showing a time chart of a second study of the first embodiment of the present invention.

【図14】本発明の第1の実施例の第3の検討のタイム
チャートを示す図である。
FIG. 14 is a diagram showing a time chart of a third study of the first example of the present invention.

【図15】本発明の第1の実施例の第4の検討のタイム
チャートを示す図である。
FIG. 15 is a diagram showing a time chart of a fourth study of the first embodiment of the present invention.

【図16】本発明の第2の実施例による電子線式パター
ン検査装置の概略構成を示す正面図である。
FIG. 16 is a front view showing a schematic configuration of an electron beam pattern inspection apparatus according to a second embodiment of the present invention.

【図17】本発明の第2の実施例による半導体ウェハ上
の走査順を示す平面図である。
FIG. 17 is a plan view showing a scanning order on a semiconductor wafer according to a second embodiment of the present invention.

【図18】本発明の第3の実施例による電子線式パター
ン検査装置の概略構成を示す正面図である。
FIG. 18 is a front view showing a schematic configuration of an electron beam pattern inspection apparatus according to a third embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1・・・電子線源 2・・・電子線 3・・・偏向
器 4・・・対物レンズ 5・・・対象物基板
6・・・ステージ 8・・・検出器 9・・・A/
D変換器 10・・・画像処理回路 11・・・パ
ターン欠陥候補21・・・光源 22・・対物レンズ
23・・・イメージセンサ 24・・・検出画像
25・・・メモリ 27・・記憶画像 31・・・
ウェーハ 32・・・チップ 33・・・走査線
34・・・ストライプ領域41・・・真の欠陥 6
1・・・ストライプメモリ 62・・・比較回路
64・・・リアルゴースト判定部 71・・・欠陥候
補画像 72・・・欠陥判定手段 73・・・仮の
欠陥 101・・・仮想光源 102・・・電子銃
103・・・コンデンサレンズ 104・・・ブ
ランキングプレート 105・・・偏向器 106
・・・電子光学系 109・・・欠陥リスト 11
0・・・全体制御部 111・・・後処理回路 1
13・・・Zセンサ 118・・光学式顕微鏡
DESCRIPTION OF SYMBOLS 1 ... Electron beam source 2 ... Electron beam 3 ... Deflector 4 ... Objective lens 5 ... Target substrate
6 ... Stage 8 ... Detector 9 ... A /
D converter 10 image processing circuit 11 pattern defect candidate 21 light source 22 objective lens 23 image sensor 24 detected image
25: memory 27: stored image 31:
Wafer 32: Chip 33: Scanning line
34 ... stripe region 41 ... true defect 6
1: stripe memory 62: comparison circuit
64 Real ghost determination unit 71 Defect candidate image 72 Defect determination means 73 Temporary defect 101 Virtual light source 102 Electron gun 103 Condenser lens 104・ Blanking plate 105 ・ ・ ・ Deflector 106
... Electronic optical system 109 ... Defect list 11
0: Overall control unit 111: Post-processing circuit 1
13 ··· Z sensor 118 ··· Optical microscope

フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G01R 31/02 G01R 31/02 2H088 31/302 G02F 1/13 101 4M106 G02F 1/13 101 H01L 21/66 J 5B057 H01L 21/66 G01R 31/28 L (72)発明者 渡辺 正浩 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 宍戸 千絵 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 田中 麻紀 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 久邇 朝宏 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 Fターム(参考) 2G001 AA03 BA07 BA11 BA14 CA03 FA01 FA06 GA06 HA01 HA07 HA13 HA20 JA02 JA03 JA11 JA14 JA16 KA03 LA11 MA05 PA01 2G011 AA01 AD02 AE01 2G014 AA02 AA03 AB59 AC11 2G032 AE08 AF08 2G051 AA51 AA73 AB02 BA00 CA03 CA04 DA07 EA08 EA12 EA14 EB01 EB02 2H088 FA13 MA20 4M106 AA01 BA02 BA04 CA39 DB05 DB21 DB30 DJ11 DJ18 DJ21 5B057 BA01 CA02 CA08 CA12 CA17 DA03 DB02 DB05 DB09 DC03 DC04 DC32 Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat II (reference) G01R 31/02 G01R 31/02 2H088 31/302 G02F 1/13 101 4M106 G02F 1/13 101 H01L 21/66 J 5B057 H01L 21/66 G01R 31/28 L (72) Inventor Masahiro Watanabe 292, Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture Inside the Hitachi, Ltd. Production Technology Research Institute (72) Inventor Chie Shishido 292, Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Address: Hitachi, Ltd., Production Technology Laboratory (72) Inventor Maki Maki Tanaka 292, Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture Hitachi, Ltd. Production Technology Laboratory (72) Inventor: Asahiro Kuni Totsuka-ku, Yokohama, Kanagawa 292 Yoshida-cho F-term in Hitachi, Ltd. Production Research Laboratory 2G001 AA03 BA07 BA11 BA14 CA03 FA01 FA06 GA06 HA01 HA07 HA13 HA20 JA02 JA03 JA11 JA14 JA16 KA03 LA11 MA05 PA01 2G011 AA01 AD02 AE01 2G014 AA02 AA03 AB59 AC11 2G032 AE08 AF08 2G051 AA51 AA73 AB02 BA00 CA03 CA04 DA07 EA08 EA12 EA14 EB01 EB02 2H088 FA13 MA20 4M106 AA01 BA02 BA04 CA39 DB05 DB21 DB30 DJ11 DJ18 DJ21 5B057 BA01 CA02 CA03 DC03 DC03 DB03

Claims (26)

【特許請求の範囲】[Claims] 【請求項1】対象物基板に光又は荷電粒子を照射し、ス
テージを走査しながら、発生する光、二次電子、反射電
子、透過電子、吸収電子の何れかを検出、A/D変換する
ことでディジタル画像を検出、記憶し、1箇所が2回以
上判定されるように予め決めた同一であることが期待で
きる2枚の画像が確定後、2枚の画像を比較して欠陥候
補を取出し、同一場所が2回以上欠陥候補になった場合
に真の欠陥と判定することを特徴とするパターン検査方
法。
An object substrate is irradiated with light or charged particles, and while scanning a stage, any of generated light, secondary electrons, reflected electrons, transmitted electrons, and absorbed electrons is detected and A / D converted. Thus, the digital image is detected and stored, and after two predetermined images that can be expected to be identical so that one location is determined twice or more are determined, the two images are compared to determine a defect candidate. A pattern inspection method, comprising: determining a true defect if the same location is a defect candidate at least twice.
【請求項2】対象物基板に光又は荷電粒子を照射し、ス
テージを走査しながら、発生する光、二次電子、反射電
子、透過電子、吸収電子の何れかを検出、A/D変換する
ことでディジタル画像を検出、記憶し、記憶画像の1箇
所当り2回判定以上画像を比較して欠陥候補を取出し、
同一場所が2回以上欠陥候補になった場合に真の欠陥と
判定することを特徴とするパターン検査方法。
2. A target substrate is irradiated with light or charged particles, and while scanning the stage, any of generated light, secondary electrons, reflected electrons, transmitted electrons, and absorbed electrons is detected and A / D converted. In this way, the digital image is detected and stored, and the defect candidate is extracted by comparing the image at least twice per location of the stored image,
A pattern inspection method comprising: determining a true defect when the same location becomes a defect candidate two or more times.
【請求項3】対象物基板に光又は荷電粒子を照射し、ス
テージを走査しながら、発生する光、二次電子、反射電
子、透過電子、吸収電子の何れかを検出、A/D変換する
ことでディジタル画像を検出、記憶し、記憶画像中の1
方向ののステージ走査のみで取得した画像の内、同一で
あることが期待できる2枚の画像が確定後、2枚の画像
を比較して欠陥を判定することを特徴とするパターン検
査方法。
3. An object substrate is irradiated with light or charged particles, and while scanning the stage, any of generated light, secondary electrons, reflected electrons, transmitted electrons, and absorbed electrons is detected and A / D converted. The digital image is detected and stored by the
A pattern inspection method characterized in that after two images that can be expected to be the same among images acquired only by scanning the stage in the direction are determined, the two images are compared to determine a defect.
【請求項4】前記1方向ののステージ走査のみで取得し
た画像は、1回のステージ走査で取得した画像であるこ
とを特徴とする請求項3に記載のパターン検査方法。
4. The pattern inspection method according to claim 3, wherein the image obtained by the stage scanning in only one direction is an image obtained by one stage scanning.
【請求項5】前記記憶する画像は、少なくとも繰返し存
在する同一のパターンが期待できるピッチの2倍以上の
容量を持つことを特徴とする請求項1乃至3の何れかに
記載のパターン検査方法。
5. The pattern inspection method according to claim 1, wherein the stored image has a capacity at least twice as large as a pitch at which the same pattern that is repeatedly present can be expected.
【請求項6】前記記憶する画像は、1ステージ走査によ
る画像以上の容量を持つことを特徴とする請求項1乃至
3の何れかに記載のパターン検査方法。
6. The pattern inspection method according to claim 1, wherein the stored image has a capacity larger than an image obtained by one-stage scanning.
【請求項7】対象物基板に光又は荷電粒子を照射し、ス
テージを走査しながら、発生する光、二次電子、反射電
子、透過電子、吸収電子の何れかを検出、A/D変換する
ことでディジタル画像を検出、記憶し、予め決めた同一
であることが期待できる2枚の画像が確定後、2枚の画
像を比較して欠陥候補を取出し、欠陥候補部分の画像を
記憶、又はこれから検出される予め決めた同一であるこ
とが期待できる2枚の画像と比較する事で真の欠陥を判
定することを特徴とするパターン検査方法。
7. A target substrate is irradiated with light or charged particles, and while scanning the stage, any of generated light, secondary electrons, reflected electrons, transmitted electrons, and absorbed electrons is detected and A / D converted. The digital image is detected and stored in this way, and after two images that can be expected to be the same as determined in advance are determined, the two images are compared to take out a defect candidate, and the image of the defect candidate portion is stored, or A pattern inspection method characterized in that a true defect is determined by comparing two images that can be expected to be the same and that are detected in advance.
【請求項8】対象物基板に光又は荷電粒子を照射し、ス
テージを走査しながら、発生する光、二次電子、反射電
子、透過電子、吸収電子の何れかを検出、A/D変換する
ことでディジタル画像を検出、記憶し、予め決めた同一
であることが期待できる2枚の画像が確定後、2枚の画
像を比較して欠陥候補を取出し、欠陥候補部がもう1回
比較される場合には2回とも欠陥候補と判定された場合
に真の欠陥と判定し、1回しか判定されない場合には欠
陥候補部分の画像を記憶、又はこれから検出される予め
決めた同一であることが期待できる2枚の画像と比較す
る事で真の欠陥を判定することを特徴とするパターン検
査方法。
8. An object substrate is irradiated with light or charged particles, and while scanning the stage, any of generated light, secondary electrons, reflected electrons, transmitted electrons, and absorbed electrons is detected and A / D converted. Thus, the digital image is detected and stored, and after two predetermined images that can be expected to be the same are determined, the two images are compared to take out a defect candidate, and the defect candidate portion is compared again. In this case, the image is determined to be a true defect when both are determined to be defect candidates twice, and when the determination is made only once, the image of the defect candidate portion is stored or is a predetermined identical value detected from this. A pattern inspection method characterized in that a true defect is determined by comparing two images that can be expected.
【請求項9】対象物基板に光又は荷電粒子を照射し、ス
テージを走査しながら、発生する光、二次電子、反射電
子、透過電子、吸収電子の何れかを検出、A/D変換する
ことでディジタル画像を検出、記憶し、予め決めた同一
であることが期待できる2枚の画像が確定後、2枚の画
像を比較して欠陥候補を取出し、欠陥候補部分の画像を
更に詳細に解析する事で真の欠陥と判定することを特徴
とするパターン検査方法。
9. An object substrate is irradiated with light or charged particles, and while scanning the stage, any of generated light, secondary electrons, reflected electrons, transmitted electrons, and absorbed electrons is detected and A / D converted. The digital image is detected and stored, and after two images that can be expected to be the same as determined in advance are determined, the two images are compared to take out a defect candidate, and the image of the defect candidate portion is further detailed. A pattern inspection method characterized in that a true defect is determined by analysis.
【請求項10】対象物基板に光又は荷電粒子を照射し、
ステージを走査しながら、発生する光、二次電子、反射
電子、透過電子、吸収電子の何れかを検出、A/D変換す
ることでディジタル画像を検出、記憶し、予め決めた同
一であることが期待できる2枚の画像が確定後、2枚の
画像を比較して欠陥候補を取出し、欠陥候補部がもう1
回比較される場合には2回とも欠陥候補と判定された場
合に真の欠陥と判定し、1回しか判定されない場合には
欠陥候補部分の画像を更に詳細に解析する事で真の欠陥
と判定することを特徴とするパターン検査方法。
10. An object substrate is irradiated with light or charged particles,
A digital image is detected and stored by detecting any of generated light, secondary electrons, reflected electrons, transmitted electrons, and absorbed electrons while scanning the stage, and performing A / D conversion. Are determined, two images are compared, the two images are compared, and a defect candidate is extracted.
In the case where the comparison is made twice, it is determined that the defect is a true defect when both are determined to be defect candidates, and in the case that the determination is made only once, the image of the defect candidate portion is analyzed in more detail to determine the true defect. A pattern inspection method characterized by determining.
【請求項11】対象物基板に光又は荷電粒子を照射し、
ステージを走査しながら、発生する光、二次電子、反射
電子、透過電子、吸収電子の何れかを検出、A/D変換す
ることでディジタル画像を検出、記憶し、予め決めた同
一であることが期待できる2枚の画像が確定後、2枚の
画像を比較して欠陥候補を取出し、欠陥候補部がもう1
回比較される場合には2回とも欠陥候補と判定された場
合に真の欠陥と判定し、1回しか判定されない場合には
欠陥候補部分の画像を更に詳細に解析する事で真の欠陥
と判定することを特徴とするパターン検査方法。
11. An object substrate is irradiated with light or charged particles,
A digital image is detected and stored by detecting any of generated light, secondary electrons, reflected electrons, transmitted electrons, and absorbed electrons while scanning the stage, and performing A / D conversion. Are determined, two images are compared, the two images are compared, and a defect candidate is extracted.
In the case where the comparison is made twice, it is determined that the defect is a true defect when both are determined to be defect candidates, and in the case that the determination is made only once, the image of the defect candidate portion is analyzed in more detail to determine the true defect. A pattern inspection method characterized by determining.
【請求項12】対象物基板に光又は荷電粒子を照射し、
ステージを走査しながら、発生する光、二次電子、反射
電子、透過電子、吸収電子の何れかを検出、A/D変換す
ることでディジタル画像を検出、記憶し、記憶画像中の
同一の画像であることが期待できる1枚以上の画像より
基準画像のみ、又は基準画像と誤差画像を作成し、基準
画像と同一の画像であることが期待できる場所の画像を
順次検出し、基準画像と比較して一定の基準又は誤差画
像に応じた基準で欠陥を判定することを特徴とするパタ
ーン検査方法。
12. An object substrate is irradiated with light or charged particles,
While scanning the stage, any of the generated light, secondary electrons, reflected electrons, transmitted electrons, and absorbed electrons are detected and A / D converted to detect and store a digital image, and the same image in the stored image A reference image alone or a reference image and an error image are created from one or more images that can be expected to be an image, and an image at a place where the same image as the reference image can be expected is sequentially detected and compared with the reference image. And determining a defect based on a predetermined reference or a reference based on an error image.
【請求項13】対象物基板に光又は荷電粒子を照射し、
ステージを走査しながら、発生する光、二次電子、反射
電子、透過電子、吸収電子の何れかを検出、A/D変換す
ることでディジタル画像を検出、記憶し、記憶画像中の
同一の画像であることが期待できる1枚以上の画像より
基準画像のみ、又は基準画像と誤差画像を作成し、基準
画像と同一の画像であることが期待できる場所の記憶画
像、及び順次検出した画像と比較して一定の基準又は誤
差画像に応じた基準で欠陥を判定することを特徴とする
パターン検査方法。
13. An object substrate is irradiated with light or charged particles.
While scanning the stage, any of the generated light, secondary electrons, reflected electrons, transmitted electrons, and absorbed electrons are detected and A / D converted to detect and store a digital image, and the same image in the stored image A reference image alone or a reference image and an error image are created from one or more images that can be expected to be the same as the reference image, and are compared with a stored image in a place expected to be the same image as the reference image and sequentially detected images. And determining a defect based on a predetermined reference or a reference based on an error image.
【請求項14】対象物基板に光又は荷電粒子を照射し、
ステージを走査しながら、発生する光、二次電子、反射
電子、透過電子、吸収電子の何れかを検出し、A/D変換
することでディジタル画像を検出する検出部、及び検出
部で検出したディジタル画像を記憶する記憶部、及び1
箇所が2回以上判定されるように予め決めた同一である
ことが期待できる2枚の画像が確定後、記憶部より2枚
の画像を比較して欠陥候補を取出す比較部、同一場所が
2回以上欠陥候補になった場合に真の欠陥と判定するリ
アルゴースト判定部を備えたことを特徴とするパターン
検査装置。
14. An object substrate is irradiated with light or charged particles,
While scanning the stage, any of the generated light, secondary electrons, reflected electrons, transmitted electrons, and absorbed electrons are detected, and the digital image is detected by A / D conversion. A storage unit for storing a digital image, and 1
After two images that can be expected to be the same and are determined in advance so that the location is determined twice or more are determined, a comparison unit that compares the two images from the storage unit and extracts a defect candidate. A pattern inspection apparatus comprising: a real ghost determination unit that determines a true defect when a defect candidate has been detected more than once.
【請求項15】対象物基板に光又は荷電粒子を照射し、
ステージを走査しながら、発生する光、二次電子、反射
電子、透過電子、吸収電子の何れかを検出、A/D変換す
ることでディジタル画像を検出する検出部、及び検出部
で検出したディジタル画像を記憶する記憶部、及び記憶
画像の1箇所当り2回判定以上画像を比較して欠陥候補
を取出す比較部、及び同一場所が2回以上欠陥候補にな
った場合に真の欠陥と判定するリアルゴースト判定部を
備えたことを特徴とするパターン検査装置。
15. An object substrate is irradiated with light or charged particles,
A detector that detects any of the generated light, secondary electrons, reflected electrons, transmitted electrons, and absorbed electrons while scanning the stage, and detects the digital image by A / D conversion. A storage unit for storing the image, a comparison unit for comparing the image twice or more for each location of the stored image to extract a defect candidate, and determining that the same location is a true defect when the same location becomes a defect candidate twice or more A pattern inspection apparatus comprising a real ghost determination unit.
【請求項16】対象物基板に光又は荷電粒子を照射し、
ステージを走査しながら、発生する光、二次電子、反射
電子、透過電子、吸収電子の何れかを検出、A/D変換す
ることでディジタル画像を検出する検出部、及び検出部
で検出したディジタル画像を記憶する記憶部、及び記憶
画像中の1方向ののステージ走査のみで取得した画像の
内、同一であることが期待できる2枚の画像が確定後、
2枚の画像を比較して欠陥を判定する比較部を備えたこ
とを特徴とするパターン検査装置。
16. An object substrate is irradiated with light or charged particles,
A detector that detects any of the generated light, secondary electrons, reflected electrons, transmitted electrons, and absorbed electrons while scanning the stage, and detects the digital image by A / D conversion. After a storage unit for storing images and two images that can be expected to be the same among images obtained by only stage scanning in one direction in the stored images are determined,
A pattern inspection apparatus comprising: a comparison unit that determines a defect by comparing two images.
【請求項17】前記1方向ののステージ走査のみで取得
した画像は、1回のステージ走査で取得した画像である
ことを特徴とする請求項16に記載のパターン検査装
置。
17. The pattern inspection apparatus according to claim 16, wherein the image obtained by the stage scanning in only one direction is an image obtained by one stage scanning.
【請求項18】前記記憶する画像は、少なくとも繰返し
存在する同一のパターンが期待できるピッチの2倍以上
の容量を持つことを特徴とする請求項14乃至16の何
れかに記載のパターン検査装置。
18. The pattern inspection apparatus according to claim 14, wherein the stored image has a capacity at least twice as large as a pitch at which the same pattern that is repeatedly present can be expected.
【請求項19】前記記憶する画像は、1ステージ走査に
よる画像以上の容量を持つことを特徴とする請求項14
乃至16の何れかに記載のパターン検査装置。
19. The image storage device according to claim 14, wherein said stored image has a capacity equal to or larger than an image obtained by one-stage scanning.
17. The pattern inspection apparatus according to any one of claims 16 to 16.
【請求項20】対象物基板に光又は荷電粒子を照射し、
ステージを走査しながら、発生する光、二次電子、反射
電子、透過電子、吸収電子の何れかを検出、A/D変換す
ることでディジタル画像を検出する検出部、及び検出部
で検出したディジタル画像を記憶する記憶部、及び予め
決めた同一であることが期待できる2枚の画像が確定
後、2枚の画像を比較して欠陥候補を取出す比較部、及
び欠陥候補部分の画像を記憶、又はこれから検出される
予め決めた同一であることが期待できる2枚の画像と比
較する事で真の欠陥を判定する欠陥判定部を備えること
を特徴とするパターン検査装置。
20. Irradiating the object substrate with light or charged particles,
A detector that detects any of the generated light, secondary electrons, reflected electrons, transmitted electrons, and absorbed electrons while scanning the stage, and detects the digital image by A / D conversion. A storage unit for storing images, a comparison unit for extracting defect candidates by comparing the two images after a predetermined two images that can be expected to be identical, and storing an image of a defect candidate portion; Alternatively, the pattern inspection apparatus includes a defect determination unit that determines a true defect by comparing the two images that can be expected to be identical to each other and that is detected in advance.
【請求項21】対象物基板に光又は荷電粒子を照射し、
ステージを走査しながら、発生する光、二次電子、反射
電子、透過電子、吸収電子の何れかを検出、A/D変換す
ることでディジタル画像を検出する検出部、及び検出部
で検出したディジタル画像を記憶する記憶部、及び予め
決めた同一であることが期待できる2枚の画像が確定
後、2枚の画像を比較して欠陥候補を取出す比較部、及
び欠陥候補部がもう1回比較される場合には2回とも欠
陥候補と判定された場合に真の欠陥と判定するリアルゴ
ースト判定部、及び1回しか判定されない場合には欠陥
候補部分の画像を記憶、又はこれから検出される予め決
めた同一であることが期待できる2枚の画像と比較する
事で真の欠陥を判定する欠陥判定部を備えたことを特徴
とするパターン検査装置。
21. Irradiating the object substrate with light or charged particles,
A detector that detects any of the generated light, secondary electrons, reflected electrons, transmitted electrons, and absorbed electrons while scanning the stage, and detects the digital image by A / D conversion. A storage unit for storing the images, a comparison unit for extracting the defect candidates by comparing the two images after the predetermined two images that can be expected to be the same, and another comparison of the defect candidate units In this case, a real ghost determination unit that determines a true defect when both are determined as defect candidates, and stores an image of a defect candidate portion when determination is made only once, A pattern inspection apparatus comprising: a defect determination unit that determines a true defect by comparing two determined images that can be expected to be the same.
【請求項22】対象物基板に光又は荷電粒子を照射し、
ステージを走査しながら、発生する光、二次電子、反射
電子、透過電子、吸収電子の何れかを検出、A/D変換す
ることでディジタル画像を検出する検出部、及び検出部
で検出したディジタル画像を記憶する記憶部、及び予め
決めた同一であることが期待できる2枚の画像が確定
後、2枚の画像を比較して欠陥候補を取出す比較部、及
び欠陥候補部分の画像を更に詳細に解析する事で真の欠
陥と判定する欠陥判定部を備えたことを特徴とするパタ
ーン検査装置。
22. Irradiating the object substrate with light or charged particles,
A detector that detects any of the generated light, secondary electrons, reflected electrons, transmitted electrons, and absorbed electrons while scanning the stage, and detects the digital image by A / D conversion. A storage unit for storing the images, a comparison unit for extracting the defect candidates by comparing the two images after the predetermined two images which can be expected to be the same, and an image of the defect candidate portion are further detailed. A pattern inspection apparatus, comprising: a defect determination unit that determines a true defect by performing analysis.
【請求項23】対象物基板に光又は荷電粒子を照射し、
ステージを走査しながら、発生する光、二次電子、反射
電子、透過電子、吸収電子の何れかを検出、A/D変換す
ることでディジタル画像を検出する検出部、及び検出部
で検出したディジタル画像を記憶する記憶部、及び予め
決めた同一であることが期待できる2枚の画像が確定
後、2枚の画像を比較して欠陥候補を取出す比較部、及
び欠陥候補部がもう1回比較される場合には2回とも欠
陥候補と判定された場合に真の欠陥と判定するリアルゴ
ースト判定部、及び1回しか判定されない場合には欠陥
候補部分の画像を更に詳細に解析する事で真の欠陥と判
定する欠陥判定部を備えたことを特徴とするパターン検
査装置。
23. An object substrate is irradiated with light or charged particles,
A detector that detects any of the generated light, secondary electrons, reflected electrons, transmitted electrons, and absorbed electrons while scanning the stage, and detects the digital image by A / D conversion. A storage unit for storing the images, a comparison unit for extracting the defect candidates by comparing the two images after the predetermined two images that can be expected to be the same, and another comparison of the defect candidate units In this case, the real ghost determination unit determines that the defect is a true defect when both are determined to be defect candidates, and analyzes the image of the defect candidate part in more detail when the determination is performed only once. A pattern inspection apparatus comprising a defect determination unit for determining a defect of the pattern.
【請求項24】対象物基板に光又は荷電粒子を照射し、
ステージを走査しながら、発生する光、二次電子、反射
電子、透過電子、吸収電子の何れかを検出、A/D変換す
ることでディジタル画像を検出する検出部、及び検出部
で検出したディジタル画像を記憶する記憶部、及び予め
決めた同一であることが期待できる2枚の画像が確定
後、2枚の画像を比較して欠陥候補を取出す比較部、及
び欠陥候補部がもう1回比較される場合には2回とも欠
陥候補と判定された場合に真の欠陥と判定するリアルゴ
ースト判定部、及び1回しか判定されない場合には欠陥
候補部分の画像を更に詳細に解析する事で真の欠陥と判
定する欠陥解析部を備えたことを特徴とするパターン検
査装置。
24. An object substrate is irradiated with light or charged particles,
A detector that detects any of the generated light, secondary electrons, reflected electrons, transmitted electrons, and absorbed electrons while scanning the stage, and detects the digital image by A / D conversion. A storage unit for storing the images, a comparison unit for extracting the defect candidates by comparing the two images after the predetermined two images that can be expected to be the same, and another comparison of the defect candidate units In this case, the real ghost determination unit determines that the defect is a true defect when both are determined to be defect candidates, and analyzes the image of the defect candidate part in more detail when the determination is performed only once. A pattern inspection apparatus comprising a defect analysis unit for determining a defect as a defect.
【請求項25】対象物基板に光又は荷電粒子を照射し、
ステージを走査しながら、発生する光、二次電子、反射
電子、透過電子、吸収電子の何れかを検出し、A/D変換
することでディジタル画像を検出する検出部、及び検出
部で検出したディジタル画像を記憶する記憶部、及び記
憶画像中の同一の画像であることが期待できる1枚以上
の画像より基準画像のみ、又は基準画像と誤差画像を作
成する基準画像作成部、及び基準画像と同一の画像であ
ることが期待できる場所の画像を順次検出し、基準画像
と比較して一定の基準又は誤差画像に応じた基準で欠陥
を判定する比較部を備えたことを特徴とするパターン検
査装置。
25. An object substrate is irradiated with light or charged particles,
While scanning the stage, any of the generated light, secondary electrons, reflected electrons, transmitted electrons, and absorbed electrons are detected, and the digital image is detected by A / D conversion. A storage unit for storing a digital image, and a reference image creation unit for creating only a reference image or a reference image and an error image from one or more images that can be expected to be the same image in the storage image; A pattern inspection device comprising: a comparison unit that sequentially detects images at places where the same image can be expected, compares the images with a reference image, and determines a defect based on a fixed reference or a reference according to an error image. apparatus.
【請求項26】対象物基板に光又は荷電粒子を照射し、
ステージを走査しながら、発生する光、二次電子、反射
電子、透過電子、吸収電子の何れかを検出、A/D変換す
ることでディジタル画像を検出する検出部、及び検出部
で検出したディジタル画像を記憶する記憶部、及び記憶
画像中の同一の画像であることが期待できる1枚以上の
画像より基準画像のみ、又は基準画像と誤差画像を作成
する基準画像作成部、及び基準画像と同一の画像である
ことが期待できる場所の記憶画像、及び順次検出した画
像と比較して一定の基準又は誤差画像に応じた基準で欠
陥を判定する比較部を備えたことを特徴とするパターン
検査装置。
26. Irradiating the object substrate with light or charged particles,
A detector that detects any of the generated light, secondary electrons, reflected electrons, transmitted electrons, and absorbed electrons while scanning the stage, and detects the digital image by A / D conversion. A storage unit for storing an image, and a reference image creation unit for creating a reference image only or a reference image and an error image from one or more images that can be expected to be the same image in the storage image, and the same as the reference image A pattern inspection apparatus, comprising: a storage image at a place where it can be expected to be an image, and a comparison unit for comparing a sequentially detected image with a predetermined reference or a reference according to an error image to determine a defect. .
JP2000265981A 2000-08-30 2000-08-30 Method and device for pattern inspection Pending JP2002074335A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000265981A JP2002074335A (en) 2000-08-30 2000-08-30 Method and device for pattern inspection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000265981A JP2002074335A (en) 2000-08-30 2000-08-30 Method and device for pattern inspection

Publications (1)

Publication Number Publication Date
JP2002074335A true JP2002074335A (en) 2002-03-15

Family

ID=18753156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000265981A Pending JP2002074335A (en) 2000-08-30 2000-08-30 Method and device for pattern inspection

Country Status (1)

Country Link
JP (1) JP2002074335A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006133025A (en) * 2004-11-04 2006-05-25 Hitachi High-Technologies Corp Chip inspection apparatus and chip inspection method
JP2006329679A (en) * 2005-05-23 2006-12-07 Sumitomo Metal Mining Co Ltd Method and device for inspecting product pattern
JP2008539471A (en) * 2005-02-11 2008-11-13 プラントロニクス, インコーポレーテッド System for adaptive equipment
JP2009016356A (en) * 2008-08-08 2009-01-22 Hitachi High-Technologies Corp Inspection method and device using charged particle beam
WO2011083540A1 (en) * 2010-01-05 2011-07-14 株式会社日立ハイテクノロジーズ Method and device for testing defect using sem
JP2011141133A (en) * 2010-01-05 2011-07-21 Hitachi High-Technologies Corp Defect inspection method and device using sem
JP2011192766A (en) * 2010-03-15 2011-09-29 Hitachi High-Technologies Corp Visual inspection method of semiconductor wafer and device therefor

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006133025A (en) * 2004-11-04 2006-05-25 Hitachi High-Technologies Corp Chip inspection apparatus and chip inspection method
JP2008539471A (en) * 2005-02-11 2008-11-13 プラントロニクス, インコーポレーテッド System for adaptive equipment
JP2006329679A (en) * 2005-05-23 2006-12-07 Sumitomo Metal Mining Co Ltd Method and device for inspecting product pattern
JP2009016356A (en) * 2008-08-08 2009-01-22 Hitachi High-Technologies Corp Inspection method and device using charged particle beam
WO2011083540A1 (en) * 2010-01-05 2011-07-14 株式会社日立ハイテクノロジーズ Method and device for testing defect using sem
JP2011141133A (en) * 2010-01-05 2011-07-21 Hitachi High-Technologies Corp Defect inspection method and device using sem
KR101342203B1 (en) * 2010-01-05 2013-12-16 가부시키가이샤 히다치 하이테크놀로지즈 Method and device for testing defect using sem
US9390490B2 (en) 2010-01-05 2016-07-12 Hitachi High-Technologies Corporation Method and device for testing defect using SEM
JP2011192766A (en) * 2010-03-15 2011-09-29 Hitachi High-Technologies Corp Visual inspection method of semiconductor wafer and device therefor

Similar Documents

Publication Publication Date Title
JP4248382B2 (en) Inspection method and inspection apparatus using charged particle beam
JP3990981B2 (en) Method and apparatus for inspecting a substrate
JP5059297B2 (en) Electron beam observation device
JP3996774B2 (en) Pattern defect inspection method and pattern defect inspection apparatus
US20090194690A1 (en) Inspection Method And Inspection System Using Charged Particle Beam
JP4685599B2 (en) Circuit pattern inspection device
JPH11108864A (en) Method and apparatus for inspecting pattern flaw
WO2010029700A1 (en) Charged particle beam device
JPH09320505A (en) Electron beam type inspecting method, device therefor, manufacture of semiconductor, and its manufacturing line
JPH09312318A (en) Pattern defect inspection device
JPH09184715A (en) Pattern form inspection device
JP3823073B2 (en) Inspection method and inspection apparatus using electron beam
CN112740362A (en) System and method for bare wafer inspection
JP2005061837A (en) Defect inspecting method using scanning charged particle beam system
US11004193B2 (en) Inspection method and inspection apparatus
JP3713457B2 (en) Substrate inspection method and substrate inspection apparatus
JP2002074335A (en) Method and device for pattern inspection
JP4041630B2 (en) Circuit pattern inspection apparatus and inspection method
JP2000286310A (en) Method and apparatus for inspecting pattern defects
JP3836735B2 (en) Circuit pattern inspection device
JP2005181347A (en) Inspection device, inspection system and inspection method for circuit pattern
JP3936873B2 (en) Defect imaging apparatus and imaging method
JP2002353279A (en) Circuit-pattern inspection method and its apparatus
JP3950891B2 (en) Pattern defect inspection method and pattern defect inspection apparatus
JP4230899B2 (en) Circuit pattern inspection method