JP2002072026A - Optical printed circuit board and optical module using it - Google Patents

Optical printed circuit board and optical module using it

Info

Publication number
JP2002072026A
JP2002072026A JP2000264467A JP2000264467A JP2002072026A JP 2002072026 A JP2002072026 A JP 2002072026A JP 2000264467 A JP2000264467 A JP 2000264467A JP 2000264467 A JP2000264467 A JP 2000264467A JP 2002072026 A JP2002072026 A JP 2002072026A
Authority
JP
Japan
Prior art keywords
insulating film
groove
optical
electrode pad
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000264467A
Other languages
Japanese (ja)
Inventor
Yuji Masuda
雄治 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000264467A priority Critical patent/JP2002072026A/en
Publication of JP2002072026A publication Critical patent/JP2002072026A/en
Pending legal-status Critical Current

Links

Landscapes

  • Optical Couplings Of Light Guides (AREA)
  • Semiconductor Lasers (AREA)

Abstract

PROBLEM TO BE SOLVED: To suitably mount an optical fiber and an optical semiconductor device by accurately arranging the relative position of a solder bump for flip- chip bonding of an optical fiber-mounted V-groove and the optical semiconductor device and by removing an insulation film formed at the time of V-groove formation and projecting at the V-groove edge, and to improve accuracy in V-groove width measurements by removing the insulation film projecting at the V-groove edge and around it and thereby making accurate discrimination of the V-groove edge possible. SOLUTION: This optical printed circuit board S is provided, on a base plate 1, with an electrode pad 4 for arranging an optical semiconductor device and a mounting groove 8 for arranging an optical waveguide body which is to be connected to the optical semiconductor device. The printed circuit board is characterized by the electrode pad 4 that is formed on a first insulation film 2 formed on a prescribed area of the base plate 1 and that is surrounded with a second insulation film 3 formed in the area excluding at least a peripheral flat part 1a of the mounting grove 8.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、光半導体素子と光
導波体とを配設する光実装基板に関し、特に実装される
光ファイバの光軸と光半導体素子の光軸の中心どうしを
整列させるのに好適な自己整合型光実装基板及びそれを
用いた光モジュールに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an optical mounting substrate on which an optical semiconductor element and an optical waveguide are provided, and more particularly, to align the optical axis of an optical fiber to be mounted with the center of the optical axis of the optical semiconductor element. The present invention relates to a self-aligned optical mounting board suitable for the above and an optical module using the same.

【0002】[0002]

【従来の技術】レーザダイオード等の発光半導体素子と
光ファイバと結合させた時、光半導体素子の導波路と光
ファイバの光軸が、水平及び垂直方向に±1.0μmの
精度で一直線に整列させなければ、発光半導体素子から
出射した光を光ファイバに結合させる事が出来ない。光
半導体素子と光ファイバを精密に整列させる為に光ファ
イバを実装させる為のV溝と光半導体素子をフリップチ
ップボンディングする為のはんだバンプが形成された光
実装基板が使用されている。また、光半導体素子と光フ
ァイバの光軸を精密に整列させるために前記はんだバン
プと前記V溝の相対位置を正確に形成する必要がある。
2. Description of the Related Art When a light emitting semiconductor device such as a laser diode is coupled to an optical fiber, the waveguide of the optical semiconductor device and the optical axis of the optical fiber are aligned in a horizontal and vertical direction with an accuracy of ± 1.0 μm. Otherwise, the light emitted from the light emitting semiconductor element cannot be coupled to the optical fiber. In order to precisely align the optical semiconductor element and the optical fiber, an optical mounting substrate having a V-groove for mounting the optical fiber and a solder bump for flip-chip bonding the optical semiconductor element is used. Further, in order to precisely align the optical axes of the optical semiconductor element and the optical fiber, it is necessary to accurately form the relative positions of the solder bumps and the V grooves.

【0003】これまで、特許第2950767号公報に
示すように、シリコン基板の表面に第1絶縁膜を形成し
て、第1絶縁膜の上部に所定の形状の電極パッドを形成
し、前記第1絶縁膜と前記電極パッドの上部に第2絶縁
膜を形成し、前記電極パッド内の周囲と所定部分が重畳
されず前記第2絶縁膜を除去して形成した前記電極パッ
ドを露出させた第1開口部と、前記第1開口部と重畳さ
れず前記第1及び第2絶縁膜を除去して、前記シリコン
基板を露出させた第2開口部を同時に形成し、前記第1
及び第2絶縁膜をエッチングマスクに利用して前記シリ
コン基板の露出された第2開口部にV溝を形成し、前記
電極パッドが露出した第1開口部の上部にはんだバンプ
を形成する光実装基板の製造方法が提案されている。
Heretofore, as shown in Japanese Patent No. 2950767, a first insulating film is formed on the surface of a silicon substrate, and an electrode pad having a predetermined shape is formed on the first insulating film. Forming a second insulating film on the insulating film and the electrode pad, exposing the electrode pad formed by removing the second insulating film so that a predetermined portion does not overlap with a periphery in the electrode pad; Forming an opening and a second opening exposing the silicon substrate at the same time by removing the first and second insulating films without overlapping with the first opening;
And an optical package in which a V-groove is formed in the exposed second opening of the silicon substrate using the second insulating film as an etching mask, and a solder bump is formed on the first opening where the electrode pad is exposed. A method for manufacturing a substrate has been proposed.

【0004】第2開口部は第2絶縁膜にて形成されてい
るので、金属と絶縁膜のはんだの濡れ性の違いからはん
だの流れ防止機能を有する。従って、V溝形成の為の第
1開口部とはんだバンプの位置決め用の第2開口部を同
時に形成する事によって光半導体素子と光ファイバの光
軸を整列させることが可能となる。
[0004] Since the second opening is formed of the second insulating film, it has a function of preventing the flow of solder due to the difference in wettability between the metal and the solder of the insulating film. Therefore, by simultaneously forming the first opening for forming the V-groove and the second opening for positioning the solder bumps, it is possible to align the optical axes of the optical semiconductor element and the optical fiber.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、前述の
特許第2950767号公報に示す方法では、図5に示
すように、V溝形成後にV溝エッジ部に1μm以下の厚
さの第1及び第2絶縁膜が突き出したような形状とな
り、後工程であるはんだバンプの形成処理時に突き出し
た第1及び第2絶縁膜が破壊して、V溝斜面や露出した
電極パッド表面等に付着してしまう。光ファイバを実装
した時にV溝と光ファイバの接触する部分に破壊した第
1及び第2絶縁膜が付着した場合、光ファイバの実装精
度が悪くなる。露出した電極パッド上に付着した場合、
はんだバンプが電極パッドに密着せずに剥離する事があ
る。
However, according to the method disclosed in the aforementioned Japanese Patent No. 2950767, as shown in FIG. 5, after the V-groove is formed, the first and second layers having a thickness of 1 μm or less are formed at the V-groove edge. The shape of the insulating film protrudes, and the first and second insulating films protruding during the solder bump forming process in a later process are broken and adhere to the V-groove slope, the exposed electrode pad surface, and the like. If the broken first and second insulating films adhere to the portion where the V-groove contacts the optical fiber when the optical fiber is mounted, the mounting accuracy of the optical fiber deteriorates. If it gets on the exposed electrode pad,
The solder bumps may be peeled off without adhering to the electrode pads.

【0006】また、V溝エッジから第1及び第2絶縁膜
が突き出した形状では、形成したV溝幅を測定する場合
に、V溝エッジを第1及び第2絶縁膜を通して認識する
必要があり測定誤差が生じる。
In the case where the first and second insulating films protrude from the V-groove edge, it is necessary to recognize the V-groove edge through the first and second insulating films when measuring the formed V-groove width. A measurement error occurs.

【0007】さらに、別の問題点としては、電極パッド
上に形成した第2絶縁膜の開口部のエッジからV溝形成
に用いたエッチング液がしみ込むことがあり第2絶縁膜
が剥離する事があった。
Another problem is that the etchant used to form the V-groove may penetrate from the edge of the opening of the second insulating film formed on the electrode pad, and the second insulating film may be peeled off. there were.

【0008】そこで本発明は、光ファイバを実装するV
溝と光半導体素子をフリップチップボンディング実装す
るはんだバンプの相対位置を正確に配置し、且つV溝形
成時に生じるV溝エッジ部に突き出す絶縁膜を除去し、
光ファイバ、光半導体素子を好適に実装できるようにす
ること、さらに、V溝エッジ部に突き出した絶縁膜及び
V溝周辺の絶縁膜を除去する事によりV溝エッジの判別
を正確に行うことが可能で、これによりV溝幅測定精度
を向上させることを目的とする。
Accordingly, the present invention provides a V
The relative position of the groove and the solder bump for flip-chip bonding mounting the optical semiconductor element is accurately arranged, and the insulating film protruding at the V-groove edge generated at the time of V-groove formation is removed.
The optical fiber and the optical semiconductor element can be suitably mounted, and the V-groove edge can be accurately determined by removing the insulating film protruding from the V-groove edge portion and the insulating film around the V-groove. It is possible to improve the V groove width measurement accuracy.

【0009】[0009]

【課題を解決するための手段】前記目的を達成するため
に、本発明の光実装基板は、基板上に、光半導体素子を
配設するための電極パッドと、前記光半導体素子に光接
続するための光ファイバを配設するための搭載溝とを形
成した光実装基板であって、前記電極パッドは、前記基
板の所定領域に形成された第1絶縁膜上に形成されてい
るとともに、少なくとも前記搭載溝の周縁平坦部を除く
領域に形成された第2絶縁膜で囲まれていることを特徴
とする。
In order to achieve the above object, an optical mounting board according to the present invention comprises: an electrode pad on which an optical semiconductor element is provided; and an optical connection to the optical semiconductor element. And a mounting groove for arranging an optical fiber for the optical mounting board, wherein the electrode pad is formed on a first insulating film formed in a predetermined region of the substrate, at least The semiconductor device is characterized in that the mounting groove is surrounded by a second insulating film formed in a region except a peripheral flat portion.

【0010】また、その製造方法は、前記第2絶縁膜を
エッチングマスクとして、前記基板に前記搭載溝をエッ
チング形成するようにしたことを特徴とする。
The manufacturing method is characterized in that the mounting groove is formed in the substrate by etching using the second insulating film as an etching mask.

【0011】また、本発明の光モジュールは、前記光実
装基板において、前記電極パッドに光半導体素子を、前
記搭載溝に光ファイバをそれぞれ配設して成る。
In the optical module of the present invention, in the optical mounting substrate, an optical semiconductor element is disposed on the electrode pad, and an optical fiber is disposed on the mounting groove.

【0012】具体的には、例えば以下に示す製造方法を
採用する。
Specifically, for example, the following manufacturing method is employed.

【0013】基板上に、光半導体素子を配設するための
電極パッドと、前記光半導体素子に光接続するための光
ファイバを配設するための搭載溝とを形成するための光
実装基板の製造方法において、前記基板上に第1絶縁膜
を被着形成し、該第1絶縁膜の上に所定形状の電極パッ
ドを形成する工程と、前記第1絶縁膜及び前記電極パッ
ドの上に第2絶縁膜を形成する工程と、前記第2絶縁膜
の一部を除去し前記電極パッドの中央部を露出させ前記
電極パッド形成領域に第1開口部を形成する工程と、前
記基板上に基板全面に第3絶縁膜を形成する工程と、前
記第2開口部を含み周辺の前記第3絶縁膜を除去して第
3開口部を形成する工程と、前記第2絶縁膜を異方性エ
ッチングマスクに利用して前記シリコン基板の露出され
た部分にV溝を形成する工程と、前記第3絶縁膜及びV
溝周辺の第2絶縁膜を除去する工程と、前記電極パッド
の上部にはんだバンプを形成する工程とを具備すること
とする。
An optical mounting board for forming an electrode pad for disposing an optical semiconductor element and a mounting groove for disposing an optical fiber for optically connecting the optical semiconductor element on the substrate. Forming a first insulating film on the substrate, forming an electrode pad of a predetermined shape on the first insulating film, and forming a first electrode film on the first insulating film and the electrode pad; (2) forming an insulating film; removing a part of the second insulating film to expose a central portion of the electrode pad to form a first opening in the electrode pad forming region; Forming a third insulating film on the entire surface, forming a third opening by removing the peripheral third insulating film including the second opening, and anisotropically etching the second insulating film A V-groove is formed in the exposed portion of the silicon substrate using a mask. A step of the third insulating film and V
The method includes a step of removing the second insulating film around the groove and a step of forming a solder bump on the electrode pad.

【0014】ここで、特に前記シリコン基板が(10
0)結晶面を有することを特徴とする。また、前記電極
パッドの周辺部に前記第2絶縁膜が重畳された状態で残
り、かつV溝周辺のシリコン基板が露出されるように前
記第2絶縁膜を除去することを特徴とする。また、前記
V溝が、前記シリコン基板のフラット(flat)面と
平行するように、<110>方向に形成することを特徴
とする。また、前記シリコン基板をKOH溶液又はED
P溶液に浸漬して、前記V溝をエッチング形成すること
を特徴とする。
Here, in particular, when the silicon substrate is (10
0) It has a crystal plane. Further, the second insulating film is removed so that the second insulating film remains in a state of being superimposed on the peripheral portion of the electrode pad and the silicon substrate around the V groove is exposed. The V-groove is formed in a <110> direction so as to be parallel to a flat surface of the silicon substrate. Further, the silicon substrate is made of KOH solution or
The V groove is etched by dipping in a P solution.

【0015】また、シリコン基板の表面に第1絶縁膜を
形成して、V溝を形成する部分を含めた周辺部の第1絶
縁膜を除去して第1開口部を形成する工程と、第1絶縁
膜の上部に所定の形状の電極パッドを形成する工程と、
前記第1絶縁膜と前記電極パッドの上部に第2絶縁膜を
形成する工程と、前記電極パッド内の前記電極パッドの
周囲を除く所定部分の前記第2絶縁膜を除去して前記電
極パッドを露出させる第2開口部と、前記第2開口部と
重畳されず前記第1開口部の内部の前記第1及び第2絶
縁膜を除去して前記シリコン基板を露出させる第3開口
部を形成する工程と、前記シリコン基板全面に第3絶縁
膜を形成する工程と、前記第3開口部より広く前記第1
開口部より狭い領域の前記第3絶縁膜を除去して第4開
口部を形成する工程と、前記第2絶縁膜を異方性エッチ
ングマスクに利用して前記シリコン基板の露出された部
分にV溝を形成する工程と、前記第3絶縁膜及び前記V
溝周辺の第2絶縁膜を除去する工程と、前記電極パッド
の上部にはんだバンプを形成する工程とを具備すること
とする。
A step of forming a first insulating film on the surface of the silicon substrate and removing the first insulating film in a peripheral portion including a portion for forming a V-groove to form a first opening; (1) a step of forming an electrode pad of a predetermined shape on the upper part of the insulating film;
Forming a second insulating film on the first insulating film and the electrode pad; removing a predetermined portion of the second insulating film in the electrode pad except for the periphery of the electrode pad; Forming a second opening to be exposed and a third opening exposing the silicon substrate by removing the first and second insulating films inside the first opening without being overlapped with the second opening; Forming a third insulating film over the entire surface of the silicon substrate; and forming the first insulating film wider than the third opening.
Forming a fourth opening by removing the third insulating film in a region smaller than the opening, and forming a V on the exposed portion of the silicon substrate by using the second insulating film as an anisotropic etching mask. Forming a groove, the third insulating film and the V
The method includes a step of removing the second insulating film around the groove and a step of forming a solder bump on the electrode pad.

【0016】ここで、特に前記シリコン基板が(10
0)結晶面を有することを特徴とする。また、前記電極
パッドの周辺部に前記第2絶縁膜が重畳された状態で残
り、かつV溝周辺のシリコン基板が露出されるように前
記第2絶縁膜を除去することを特徴とする。また、前記
V溝が、前記シリコン基板のフラット(flat)面と
平行するように、<110>方向に形成することを特徴
とする。
Here, in particular, when the silicon substrate is (10
0) It has a crystal plane. Further, the second insulating film is removed so that the second insulating film remains in a state of being superimposed on the peripheral portion of the electrode pad and the silicon substrate around the V groove is exposed. The V-groove is formed in a <110> direction so as to be parallel to a flat surface of the silicon substrate.

【0017】また、シリコン基板の表面に厚膜の第1絶
縁膜を形成して、V溝を形成する部分を含めた周辺部の
第1絶縁膜を等方性エッチングにて除去して第1開口部
を形成する工程と、第1絶縁膜の上部に所定の形状の電
極パッドを形成する工程と、前記第1絶縁膜と前記電極
パッドの上部に第2絶縁膜を形成する工程と、前記電極
パッド内の前記電極パッドの周囲を除く所定部分の前記
第2絶縁膜を除去して前記電極パッドを露出させる第2
開口部と、前記第2開口部と重畳されず前記第1開口部
の内部の前記第1及び第2絶縁膜を除去して前記シリコ
ン基板を露出させる第3開口部を形成する工程と、前記
シリコン基板全面に第3絶縁膜を形成する工程と、前記
第3開口部より広く前記第1開口部より狭い領域の前記
第3絶縁膜を除去して第4開口部を形成する工程と、前
記第2絶縁膜を異方性エッチングマスクに利用して前記
シリコン基板の露出された部分にV溝を形成する工程
と、前記第3絶縁膜及び前記V溝周辺の第2絶縁膜を除
去する工程と、前記電極パッドの上部にはんだバンプを
形成する工程とを具備することとする。
Further, a thick first insulating film is formed on the surface of the silicon substrate, and the first insulating film in the peripheral portion including the portion where the V-groove is formed is removed by isotropic etching. Forming an opening, forming an electrode pad of a predetermined shape on the first insulating film, forming a second insulating film on the first insulating film and the electrode pad, A second step of exposing the electrode pad by removing a predetermined portion of the second insulating film in the electrode pad except for the periphery of the electrode pad;
Forming an opening and a third opening exposing the silicon substrate by removing the first and second insulating films inside the first opening without being overlapped with the second opening; Forming a third insulating film on the entire surface of the silicon substrate; removing the third insulating film in a region wider than the third opening and smaller than the first opening to form a fourth opening; Forming a V-groove in the exposed portion of the silicon substrate using the second insulating film as an anisotropic etching mask; and removing the third insulating film and the second insulating film around the V-groove. And a step of forming a solder bump on the electrode pad.

【0018】ここで、特にシリコン基板が(100)結
晶面を有することを特徴とする。また、前記第1絶縁膜
上に形成した第1開口部は上部から下部に向かって徐々
に狭くなるように断面が斜面を有することを特徴とす
る。また、前記電極パッドの周辺部に前記第2絶縁膜が
重畳された状態で残り、かつV溝周辺のシリコン基板が
露出されるように前記第2絶縁膜を除去することを特徴
とする。また、前記V溝が、前記シリコン基板のフラッ
ト(flat)面と平行するように、<110>方向に
形成することを特徴とする。
Here, the silicon substrate is characterized in that it has a (100) crystal plane. Also, the first opening formed on the first insulating film has a slope in cross section so as to gradually narrow from the upper part to the lower part. Further, the second insulating film is removed so that the second insulating film remains in a state of being superimposed on the peripheral portion of the electrode pad and the silicon substrate around the V groove is exposed. The V-groove is formed in a <110> direction so as to be parallel to a flat surface of the silicon substrate.

【0019】以上の製造方法によれば、第1開口部と第
2開口部を形成した後に、第1開口部をV溝形成時に露
出させないようにカバーをする目的で第2絶縁膜上に第
3絶縁膜を形成する。かつ、第3絶縁膜には第2開口部
を含み第2開口部より広い領域で第3開口部を形成す
る。したがって、V溝形成時にエッチング液が電極パッ
ド上の第1開口部のエッジ部からしみ込むことはない。
According to the above manufacturing method, after the first opening and the second opening are formed, the first opening is formed on the second insulating film so as to cover the second opening so as not to be exposed when the V-groove is formed. 3 An insulating film is formed. The third insulating film includes the second opening, and the third opening is formed in a region wider than the second opening. Therefore, when the V-groove is formed, the etchant does not seep from the edge of the first opening on the electrode pad.

【0020】また、電極パッド上に形成した第1開口部
には、はんだパッドを形成するので、V溝形成終了後に
第3絶縁膜を除去する。また、V溝周辺は第3開口部に
より第3絶縁膜は既に存在しないので、同時に第1絶縁
膜及び第2絶縁膜を除去することが可能となる。
Since a solder pad is formed in the first opening formed on the electrode pad, the third insulating film is removed after the formation of the V groove. Further, since the third insulating film does not already exist around the V groove due to the third opening, the first insulating film and the second insulating film can be removed at the same time.

【0021】したがって、はんだパッドを形成する前に
V溝エッジから突き出した絶縁膜は除去されるので、突
き出した絶縁膜が破壊されてV溝内部や露出された電極
パッド上に付着することはない。また、V溝エッジの絶
縁膜が除去されることによってV溝幅を測定する際にV
溝エッジを正確に認識することが可能となりV溝幅測定
精度が向上する。
Therefore, the insulating film protruding from the edge of the V-groove is removed before forming the solder pad, so that the protruding insulating film is not broken and adheres to the inside of the V-groove or the exposed electrode pad. . When the width of the V-groove is measured by removing the insulating film at the edge of the V-groove,
The groove edge can be accurately recognized, and the V groove width measurement accuracy is improved.

【0022】[0022]

【発明の実施の形態】以下に、本発明の実施形態につい
て模式的に図示した図面を用い詳細に説明する。 <第1実施形態>本発明の光実装基板は、図1(a)、
(b)に示すように、基板3上に、光半導体素子を配設
するための電極パッド4と、この光半導体素子に光接続
するための光導波体を配設するための搭載溝8とを形成
したものであり、電極パッド4は、基板の所定領域に形
成された第1絶縁膜2上に形成されているとともに、少
なくとも搭載溝1の周縁平坦部1aを除く領域に形成さ
れた第2絶縁膜3で取り囲まれた光実装基板Sとする。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below in detail with reference to the drawings. <First Embodiment> An optical mounting board of the present invention is shown in FIG.
As shown in FIG. 1B, an electrode pad 4 for disposing an optical semiconductor element on a substrate 3 and a mounting groove 8 for disposing an optical waveguide for optically connecting the optical semiconductor element are formed on the substrate 3. The electrode pad 4 is formed on the first insulating film 2 formed in a predetermined region of the substrate, and is formed at least in a region excluding the peripheral flat portion 1a of the mounting groove 1. The optical mounting substrate S is surrounded by the two insulating films 3.

【0023】また、上記光実装基板を用いた光モジュー
ルは、図5に示すように、電極パッド4,4に光半導体
素子である発光素子11及びそのモニター用受光素子1
2を、搭載溝8に発光素子11に光接続させる光導波体
である例えば光ファイバ10をそれぞれ配設した光モジ
ュールMとする。
As shown in FIG. 5, in the optical module using the optical mounting board, the light emitting element 11 as an optical semiconductor element and the light receiving element 1 for monitoring the same are provided on the electrode pads 4 and 4.
2 is an optical module M in which, for example, optical fibers 10 which are optical waveguides for optically connecting the light emitting elements 11 to the mounting grooves 8 are respectively arranged.

【0024】以下に、上記光実装基板Sの具体的な製造
方法について説明する。
Hereinafter, a specific method for manufacturing the optical mounting substrate S will be described.

【0025】図2(a)に示すように、所定の結晶方位
を主面とする単結晶のシリコン基板1の表面に第1絶縁
膜2を形成し、この第1絶縁膜2上に所定形状の電極パ
ッド4を形成する。
As shown in FIG. 2A, a first insulating film 2 is formed on the surface of a single-crystal silicon substrate 1 having a predetermined crystal orientation as a main surface, and a predetermined shape is formed on the first insulating film 2. Is formed.

【0026】次に図2(b)に示すように、第1絶縁膜
2と電極パッド4の上に第2絶縁膜3を形成し、電極パ
ッド4内の電極パッド4の周囲部を除く所定領域の第2
絶縁膜3を除去して、電極パッド4を露出させる第1開
口部と、この第1開口部と重畳されず第1絶縁膜2及び
第2絶縁膜2を除去してシリコン基板1を露出させる第
2開口部を同時に形成する。
Next, as shown in FIG. 2B, a second insulating film 3 is formed on the first insulating film 2 and the electrode pad 4, and a predetermined portion of the electrode pad 4 excluding the periphery of the electrode pad 4 is formed. The second of the area
The first opening for exposing the electrode pad 4 by removing the insulating film 3 and the first insulating film 2 and the second insulating film 2 which are not overlapped with the first opening and expose the silicon substrate 1 The second opening is formed at the same time.

【0027】次に図2(c)に示すように、シリコン基
板1の全面に第3絶縁膜7を形成する。次に図2(d)
に示すように、第2開口部を含み周辺の第3絶縁膜7を
除去して第3開口部を形成する。
Next, as shown in FIG. 2C, a third insulating film 7 is formed on the entire surface of the silicon substrate 1. Next, FIG.
As shown in FIG. 7, the third insulating film 7 including the second opening is removed to form a third opening.

【0028】次に図2(e)に示すように、第2絶縁膜
3を異方性エッチングマスクに利用してシリコン基板1
の露出された部分にV溝8を形成する。次に図2(f)
に示すように、第3絶縁膜7及びV溝8周辺の第2絶縁
膜3を除去し、V溝8の周縁平坦部1aを露出させる。
ここで、特に第2及び第3絶縁膜を同一材質(例えば窒
化膜)にすることにより、第3絶縁膜を除去する際に第
1及び第2絶縁膜のV溝8側の側面部を好適に除去でき
る。最後に、図2(g)に示すように、電極パッド4の
上にはんだバンプ5を形成する。
Next, as shown in FIG. 2E, the silicon substrate 1 is formed by using the second insulating film 3 as an anisotropic etching mask.
A V-groove 8 is formed in the exposed portion. Next, FIG.
As shown in FIG. 7, the third insulating film 7 and the second insulating film 3 around the V groove 8 are removed to expose the peripheral flat portion 1a of the V groove 8.
Here, particularly, by using the same material (for example, a nitride film) for the second and third insulating films, the side surfaces of the first and second insulating films on the V-groove 8 side are preferably used when removing the third insulating film. Can be removed. Finally, a solder bump 5 is formed on the electrode pad 4 as shown in FIG.

【0029】かくして、製造工程でV溝エッジ周辺とV
溝から突き出した絶縁膜を除去するので、V溝内部、電
極パッド上に破壊された絶縁膜が付着することがなくな
り、正確な実装、はんだの剥離防止が可能になる。ま
た、V溝エッジ部に絶縁膜がないために、V溝エッジ部
が正確に認識でき、測定精度が向上しひいては歩留まり
が向上する。 <第2実施形態>次に、本発明製造方法の第2実施形態
について説明する。
Thus, in the manufacturing process, the area around the V-groove edge and V
Since the insulating film protruding from the groove is removed, the broken insulating film does not adhere to the inside of the V-groove and the electrode pad, and accurate mounting and prevention of solder peeling can be achieved. In addition, since there is no insulating film at the edge of the V-groove, the edge of the V-groove can be accurately recognized, the measurement accuracy is improved, and the yield is improved. <Second Embodiment> Next, a second embodiment of the manufacturing method of the present invention will be described.

【0030】最初に、図3(a)に示すように、シリコ
ン基板1の表面に第1絶縁膜2を形成し、予めV溝8を
形成する部分を含めた周辺部の第1絶縁膜2を除去して
第1開口部を形成する。次に図3(b)に示すように第
1絶縁膜2の上部に所定の形状の電極パッド4を形成す
る。次に図3(c)に示すように、第1絶縁膜2と電極
パッド4の上に第2絶縁膜3を形成し、電極パッド4内
の電極パッド4の周囲を除く所定領域の第2絶縁膜3を
除去して電極パッド4を露出させる第2開口部と、第2
開口部と重畳されず第1開口部の内部の第1絶縁膜2及
び第2絶縁膜3を除去して、シリコン基板1を露出させ
る第3開口部を同時に形成する。
First, as shown in FIG. 3A, a first insulating film 2 is formed on the surface of a silicon substrate 1 and the first insulating film 2 in a peripheral portion including a portion where a V-groove 8 is to be formed in advance. Is removed to form a first opening. Next, as shown in FIG. 3B, an electrode pad 4 having a predetermined shape is formed on the first insulating film 2. Next, as shown in FIG. 3C, a second insulating film 3 is formed on the first insulating film 2 and the electrode pad 4, and the second insulating film 3 in a predetermined region of the electrode pad 4 excluding the periphery of the electrode pad 4 is formed. A second opening for exposing the electrode pad 4 by removing the insulating film 3;
By removing the first insulating film 2 and the second insulating film 3 inside the first opening without overlapping with the opening, a third opening exposing the silicon substrate 1 is formed at the same time.

【0031】次に図3(d)に示すように、シリコン基
板1全面に第3絶縁膜7を形成する。次に図3(e)に
示すように前記第3開口部より広く前記第1開口部より
狭い領域の前記第3絶縁膜7を除去して第4開口部を形
成する。次に図3(f)に示すように、第2絶縁膜3を
異方性エッチングマスクに利用してシリコン基板1の露
出された部分にV溝8を形成する。次に図3(g)に示
すように、第3絶縁膜7及びV溝8周辺の第2絶縁膜3
を除去し、V溝8の周縁平坦部1aを露出させる。最後
に、図3(h)に示すように、電極パッド4の上にはん
だバンプ5を形成する。
Next, as shown in FIG. 3D, a third insulating film 7 is formed on the entire surface of the silicon substrate 1. Next, as shown in FIG. 3E, the third insulating film 7 in a region wider than the third opening and smaller than the first opening is removed to form a fourth opening. Next, as shown in FIG. 3F, a V-groove 8 is formed in the exposed portion of the silicon substrate 1 using the second insulating film 3 as an anisotropic etching mask. Next, as shown in FIG. 3G, the third insulating film 7 and the second insulating film 3 around the V-groove 8 are formed.
Is removed, and the peripheral flat portion 1a of the V groove 8 is exposed. Finally, a solder bump 5 is formed on the electrode pad 4 as shown in FIG.

【0032】かくして、第3絶縁膜と第2絶縁膜が同時
に除去可能であり、第1実施形態の効果を有しより工数
の少ない簡略な作製が可能である。 <第3実施形態>次に、本発明製造方法の第3の実施の
形態を説明する。
Thus, the third insulating film and the second insulating film can be removed at the same time, and the effects of the first embodiment can be obtained, and a simple fabrication with less man-hours can be performed. Third Embodiment Next, a third embodiment of the manufacturing method of the present invention will be described.

【0033】最初に、図4(a)に示すように、シリコ
ン基板1の表面に厚膜の第1絶縁膜2を形成する。次に
図2(b)に示すように、V溝8を形成する部分を含め
た周辺部の第1絶縁膜2を等方性エッチングにて除去し
て第1開口部を形成する。次に図4(c)に示すよう
に、第1絶縁膜2の上部に所定の形状の電極パッド4を
形成する。
First, as shown in FIG. 4A, a thick first insulating film 2 is formed on the surface of a silicon substrate 1. Next, as shown in FIG. 2B, the first insulating film 2 in the peripheral portion including the portion where the V-groove 8 is formed is removed by isotropic etching to form a first opening. Next, as shown in FIG. 4C, an electrode pad 4 having a predetermined shape is formed on the first insulating film 2.

【0034】次に図4(d)に示すように第1絶縁膜2
と電極パッド4の上に第2絶縁膜3を形成する。次に図
4(e)に示すように、電極パッド4内の電極パッド4
の周囲を除く所定部分の第2絶縁膜3を除去して電極パ
ッド4を露出させる第2開口部と、第2開口部と重畳さ
れず第1開口部の内部の第1絶縁膜2及び第2絶縁膜3
を除去して、シリコン基板1を露出させる第3開口部を
同時に形成する。
Next, as shown in FIG. 4D, the first insulating film 2 is formed.
And the second insulating film 3 is formed on the electrode pad 4. Next, as shown in FIG.
A second opening for exposing the electrode pad 4 by removing a predetermined portion of the second insulating film 3 excluding the periphery of the first insulating film 2 and the first insulating film 2 inside the first opening not overlapping with the second opening; 2 insulating film 3
Is removed, and a third opening for exposing the silicon substrate 1 is formed at the same time.

【0035】次に図4(f)に示すように、シリコン基
板1全面に第3絶縁膜7を形成する。次に図4(g)に
示すように、第3開口部より広く前記第1開口部より狭
い領域の第3絶縁膜7を除去して第4開口部を形成す
る。
Next, as shown in FIG. 4F, a third insulating film 7 is formed on the entire surface of the silicon substrate 1. Next, as shown in FIG. 4G, a fourth opening is formed by removing the third insulating film 7 in a region wider than the third opening and smaller than the first opening.

【0036】次に図4(h)に示すように、第2絶縁膜
3を異方性エッチングマスクに利用してシリコン基板1
の露出された部分にV溝8を形成する。次に図4(i)
に示すように、第3絶縁膜7及びV溝8周辺の第2絶縁
膜3を除去し、V溝8の周縁平坦部1aを露出させる。
最後に、図4(j)に示すように、電極パッド4の上に
はんだバンプ5を形成する。
Next, as shown in FIG. 4H, the silicon substrate 1 is formed by using the second insulating film 3 as an anisotropic etching mask.
A V-groove 8 is formed in the exposed portion. Next, FIG.
As shown in FIG. 7, the third insulating film 7 and the second insulating film 3 around the V groove 8 are removed to expose the peripheral flat portion 1a of the V groove 8.
Finally, a solder bump 5 is formed on the electrode pad 4 as shown in FIG.

【0037】かくして、第1絶縁膜が厚膜可能なので、
第1絶縁膜を厚くすることでより絶縁性の高い高周波に
対応可能な光実装基板を容易に得ることができる。
Thus, since the first insulating film can be made thick,
By increasing the thickness of the first insulating film, it is possible to easily obtain an optical mounting substrate capable of coping with a high frequency with higher insulating properties.

【0038】[0038]

【実施例】図2を参照して第1実施例を以下に示す。FIG. 2 shows a first embodiment of the present invention.

【0039】図2(a)に示すように、表面の結晶方位
が(100)である単結晶のシリコン基板1の表面に、
第1絶縁膜2であるシリコン酸化膜を熱酸化にて形成し
た。第1絶縁膜2の上部に所定の形状の電極パッド4を
形成した。電極パッドは基板上に下層から順次、Ti/
Pt/Au(膜厚:順に、1000Å/2000Å/5
000Å)を蒸着法にて形成した。さらに、前記Au上
には、後述する第2絶縁膜3との密着力をあげるため
に、Tiを100Å蒸着法により形成した。
As shown in FIG. 2A, the surface of a single-crystal silicon substrate 1 whose crystal orientation is (100) is
A silicon oxide film as the first insulating film 2 was formed by thermal oxidation. An electrode pad 4 having a predetermined shape was formed on the first insulating film 2. The electrode pads are formed on the substrate in order from the lower layer, Ti /
Pt / Au (film thickness: in order, 1000/2000 // 5
000) was formed by a vapor deposition method. Further, on the Au, Ti was formed by a 100 ° vapor deposition method in order to increase the adhesion to the second insulating film 3 described later.

【0040】次に図2(b)に示すように、前記第1絶
縁膜2と前記電極パッド4の上部に第2絶縁膜3である
シリコン窒化膜を化学気相法にて形成し、前記電極パッ
ド4内の前記電極パッド4の周囲を除く所定部分の前記
第2絶縁膜3を除去して前記電極パッド4を露出させる
第1開口部と、前記第1開口部と重畳されず前記第1絶
縁膜2及び第2絶縁膜2を除去して前記シリコン基板1
を露出させる第2開口部をフォトリソグラフィー技術と
ドライエッチングにて第2絶縁膜3であるシリコン窒化
膜を同時に除去し形成した。
Next, as shown in FIG. 2B, a silicon nitride film as a second insulating film 3 is formed on the first insulating film 2 and the electrode pad 4 by a chemical vapor deposition method. A first opening for exposing the electrode pad 4 by removing a predetermined portion of the second insulating film 3 in the electrode pad 4 excluding the periphery of the electrode pad 4, and the first opening which is not overlapped with the first opening; The first insulating film 2 and the second insulating film 2 are removed to remove the silicon substrate 1
The silicon nitride film as the second insulating film 3 was simultaneously removed by photolithography and dry etching to form a second opening for exposing the substrate.

【0041】次に図2(c)に示すように、前記シリコ
ン基板1全面に第3絶縁膜7であるシリコン窒化膜を化
学気相法にて形成した。
Next, as shown in FIG. 2C, a silicon nitride film as a third insulating film 7 was formed on the entire surface of the silicon substrate 1 by a chemical vapor deposition method.

【0042】次に図2(d)に示すように、前記第2開
口部を含み周辺の前記第3絶縁膜7を除去して第3開口
部を形成した。
Next, as shown in FIG. 2D, a third opening was formed by removing the third insulating film 7 around and including the second opening.

【0043】次に図2(e)に示すように、前記第2絶
縁膜3を異方性エッチングマスクに利用して前記シリコ
ン基板1の露出された部分にV溝8を形成した。シリコ
ン異方性エッチングにはKOH水溶液を用いた。
Next, as shown in FIG. 2E, a V-groove 8 was formed in the exposed portion of the silicon substrate 1 using the second insulating film 3 as an anisotropic etching mask. A KOH aqueous solution was used for silicon anisotropic etching.

【0044】次に図2(f)に示すように、前記第3絶
縁膜7及びV溝周辺の第2絶縁膜3を除去し、露出部1
aを形成した。
Next, as shown in FIG. 2F, the third insulating film 7 and the second insulating film 3 around the V groove are removed, and the exposed portion 1 is removed.
a was formed.

【0045】最後に、図2(g)に示すように、前記電
極パッド4の上部にAu/Sn合金のはんだバンプ5を
形成した。
Finally, as shown in FIG. 2G, a solder bump 5 of an Au / Sn alloy was formed on the electrode pad 4.

【0046】図3を参照して第2実施例を説明する。The second embodiment will be described with reference to FIG.

【0047】図3(a)に示すように、表面の結晶方位
が(100)であるシリコン基板1の表面に第1絶縁膜
2であるシリコン酸化膜を熱酸化にて形成し、あらかじ
めV溝形成を行う周辺の第1絶縁膜2を除去した。以降
は第1実施例と同様に行った。
As shown in FIG. 3A, a silicon oxide film as a first insulating film 2 is formed on a surface of a silicon substrate 1 having a crystal orientation of (100) by thermal oxidation, and a V-groove is formed in advance. The first insulating film 2 around the formation was removed. Subsequent operations were performed in the same manner as in the first embodiment.

【0048】図4を参照して第3の実施例を説明する。The third embodiment will be described with reference to FIG.

【0049】図3(a)に示すように、表面の結晶方位
が(100)であるシリコン基板1の表面に第1絶縁膜
2である厚膜のシリコン酸化膜を化学気相法にて形成
し、続いて等方性エッチングマスク9としてシリコン窒
化膜を形成し、あらかじめV溝形成を行う周辺の等方性
エッチングマスクを除去し、第1絶縁膜2を等方性エッ
チングにて除去した。次に、等方性エッチング9を除去
し、第1絶縁膜2上の所定の位置に電極パッド4を形成
した。以降は第1の実施例と同様に行った。
As shown in FIG. 3A, a thick silicon oxide film as a first insulating film 2 is formed on the surface of a silicon substrate 1 having a crystal orientation of (100) by a chemical vapor deposition method. Subsequently, a silicon nitride film was formed as an isotropic etching mask 9, the isotropic etching mask around the V-groove formation was removed in advance, and the first insulating film 2 was removed by isotropic etching. Next, the isotropic etching 9 was removed, and the electrode pad 4 was formed at a predetermined position on the first insulating film 2. Subsequent operations were performed in the same manner as in the first embodiment.

【0050】上記いずれの実施例も上記実施形態と同様
な作用・効果を奏することができた。
In each of the above examples, the same operation and effect as those of the above embodiment could be obtained.

【0051】[0051]

【発明の効果】本発明は、はんだパッドとV溝の相対位
置精度を正確にすることが可能となり、また、その製造
工程にてV溝エッジ周辺とV溝から突き出した絶縁膜を
除去することにより、後工程中にV溝から突き出した絶
縁膜が破壊することによりV溝内部もしくは電極パッド
上に付着する事がなくなり、V溝内部に実装した光ファ
イバの位置ずれ、はんだバンプの剥離等の問題が解決す
る光実装基板の製造方法を提供することができる。
According to the present invention, the relative position accuracy between the solder pad and the V-groove can be made accurate, and the periphery of the V-groove edge and the insulating film protruding from the V-groove can be removed in the manufacturing process. This prevents the insulating film protruding from the V-groove from being broken during a post-process, thereby preventing the insulating film from adhering to the inside of the V-groove or the electrode pad. It is possible to provide a method for manufacturing an optical mounting substrate that solves the problem.

【0052】また、V溝エッジ周辺の絶縁膜を除去する
ことによりV溝幅測定時にV溝エッジを正確に認識する
ことが可能となるのでV溝幅測定精度の向上し得る、光
実装基板の製造方法を提供することができる。
Further, by removing the insulating film around the V-groove edge, the V-groove edge can be accurately recognized at the time of measuring the V-groove width, so that the accuracy of the V-groove width measurement can be improved. A manufacturing method can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)、(b)はそれぞれ本発明により製造し
た光実装基板の上面図、断面図である。
FIGS. 1A and 1B are a top view and a cross-sectional view, respectively, of an optical mounting substrate manufactured according to the present invention.

【図2】(a)〜(g)はそれぞれ本発明による光実装
基板の製造工程を示す断面図である。
FIGS. 2A to 2G are cross-sectional views illustrating steps of manufacturing an optical mounting substrate according to the present invention.

【図3】(a)〜(h)はそれぞれ本発明による光実装
基板の製造工程を示す断面図である。
3 (a) to 3 (h) are cross-sectional views showing steps of manufacturing an optical mounting board according to the present invention.

【図4】(a)〜(j)はそれぞれ本発明による光実装
基板の製造工程を示す断面図である。
FIGS. 4A to 4J are cross-sectional views illustrating steps of manufacturing an optical mounting substrate according to the present invention.

【図5】(a)、(b)はそれぞれ本発明に係る光モジ
ュールを説明する平面図、一部断面図である。
FIGS. 5A and 5B are a plan view and a partial sectional view, respectively, illustrating an optical module according to the present invention.

【図6】(a)、(b)はそれぞれV溝形成時に第1及
び第2絶縁膜がV溝エッジより突き出すことを示す断面
図と上面図である。
FIGS. 6A and 6B are a cross-sectional view and a top view, respectively, showing that first and second insulating films protrude from a V-groove edge when a V-groove is formed.

【図7】(a)、(b)は、V溝形成時に電極パッド上
の第2絶縁膜が剥離する様子を示す断面図である。
FIGS. 7A and 7B are cross-sectional views showing a state where a second insulating film on an electrode pad is peeled off when a V-groove is formed.

【図8】(a)〜(d)はそれぞれ従来の光実装基板の
製造工程を示す断面図である。
8 (a) to 8 (d) are cross-sectional views showing steps of manufacturing a conventional optical mounting substrate.

【符号の説明】[Explanation of symbols]

1:シリコン基板 2:第1絶縁膜 3:第2絶縁膜 4:電極パッド 5:はんだバンプ 6:フォトレジスト 7:第3絶縁膜 8:V溝(搭載溝) 9:等方性エッチングマスク S:光実装基板 M:光モジュール 1: Silicon substrate 2: First insulating film 3: Second insulating film 4: Electrode pad 5: Solder bump 6: Photoresist 7: Third insulating film 8: V groove (mounting groove) 9: Isotropic etching mask S : Optical mounting board M: Optical module

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 基板上に、光半導体素子を配設するため
の電極パッドと、前記光半導体素子に光接続するための
光導波体を配設するための搭載溝とを形成した光実装基
板であって、前記電極パッドは、前記基板の所定領域に
形成された第1絶縁膜上に形成されているとともに、少
なくとも前記搭載溝の周縁平坦部を除く領域に形成され
た第2絶縁膜で囲まれていることを特徴とする光実装基
板。
1. An optical mounting substrate on which an electrode pad for arranging an optical semiconductor element and a mounting groove for arranging an optical waveguide for optically connecting to the optical semiconductor element are formed on a substrate. The electrode pad is formed on a first insulating film formed in a predetermined region of the substrate, and is formed of a second insulating film formed at least in a region excluding a peripheral flat portion of the mounting groove. An optical mounting board characterized by being enclosed.
【請求項2】 請求項1に記載の光実装基板において、
前記電極パッドに光半導体素子を、前記搭載溝に光導波
体をそれぞれ配設して成る光モジュール。
2. The optical mounting board according to claim 1, wherein
An optical module comprising: an optical semiconductor element disposed on the electrode pad; and an optical waveguide disposed on the mounting groove.
JP2000264467A 2000-08-31 2000-08-31 Optical printed circuit board and optical module using it Pending JP2002072026A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000264467A JP2002072026A (en) 2000-08-31 2000-08-31 Optical printed circuit board and optical module using it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000264467A JP2002072026A (en) 2000-08-31 2000-08-31 Optical printed circuit board and optical module using it

Publications (1)

Publication Number Publication Date
JP2002072026A true JP2002072026A (en) 2002-03-12

Family

ID=18751882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000264467A Pending JP2002072026A (en) 2000-08-31 2000-08-31 Optical printed circuit board and optical module using it

Country Status (1)

Country Link
JP (1) JP2002072026A (en)

Similar Documents

Publication Publication Date Title
US7495341B2 (en) Methods and apparatus for packaging integrated circuit devices
US6053395A (en) Method of flip-chip bonding between a chip element and a wafer-board
US7155080B2 (en) Semiconductor device and method for manufacturing the same
EP2381478B1 (en) Method of manufacturing an integrated circuit device
US5641612A (en) Method for manufacturing self-aligned optic fiber-optic element coupling device
US6640021B2 (en) Fabrication of a hybrid integrated circuit device including an optoelectronic chip
JPH11109184A (en) Optical device mounting base and optical module
US20070194420A1 (en) Semiconductor package having an optical device and a method of making the same
KR100456672B1 (en) Optical waveguide platform and manufacturing method thereof
US6839497B2 (en) Optical waveguide platform and method of manufacturing the same
KR20030072001A (en) Structure of flip chip bonding and method for bonding
JP2009094409A (en) Semiconductor package and its manufacturing method
KR100906475B1 (en) Micro optical bench structure and method of manufacturing the same
US5522000A (en) Providing optical coupling with single crystal substrate mounted electro-optic transducers
JP2002169064A (en) Substrate for mounting optical parts, its method of manufacture, and optical module
KR100524672B1 (en) Method of flip chip bonding utilizing slanted groove for optical passive alignment and optical module
JP2002072026A (en) Optical printed circuit board and optical module using it
JP3838718B2 (en) Optical device mounting substrate manufacturing method and optical module manufacturing method
JP4671480B2 (en) Optical mounting substrate manufacturing method and optical module manufacturing method
JP2002107584A (en) Optical part mounting substrate, its manufacturing method and optical module
JP4471508B2 (en) Manufacturing method of optical component mounting substrate
JPH09191154A (en) Semiconductor laser device
JPH10133064A (en) Optical element module
JP2001085707A (en) METHOD FOR MANUFACTURING Si CARRIER
JP2003114366A (en) Optical component-mounting substrate and its manufacturing method, and optical module