JP2002064165A - Diode and manufacturing method thereof - Google Patents
Diode and manufacturing method thereofInfo
- Publication number
- JP2002064165A JP2002064165A JP2000254249A JP2000254249A JP2002064165A JP 2002064165 A JP2002064165 A JP 2002064165A JP 2000254249 A JP2000254249 A JP 2000254249A JP 2000254249 A JP2000254249 A JP 2000254249A JP 2002064165 A JP2002064165 A JP 2002064165A
- Authority
- JP
- Japan
- Prior art keywords
- insulator
- resin
- diode
- header
- semiconductor region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12036—PN diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に係わり、特にダイオード及びその製造方法に
関する。The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly, to a diode and a method for manufacturing the same.
【0002】[0002]
【従来の技術】複数のpnダイオードペレットがろう材
で積層されたダイオードを樹脂でモールドする樹脂モー
ルド半導体装置の高耐圧化,高信頼化に関して、種々の
技術が提案されている。2. Description of the Related Art Various techniques have been proposed for increasing the withstand voltage and the reliability of a resin-molded semiconductor device in which a diode in which a plurality of pn diode pellets are laminated with a brazing material is molded with a resin.
【0003】例えば、積層型高耐圧半導体素子のマイク
ロプラズマの発生を抑制する技術として、特開昭58−
209150号公報に記載された技術がある。この従来
技術によれば、半導体表面に設けられた表面保護層の体
積抵抗率を逆電圧印加時に表面保護層を流れる電流が各
ダイオードチップのリーク電流より大きくなるように選
定することにより、マイクロプラズマノイズの発生を抑
制できる。For example, as a technique for suppressing the generation of microplasma in a stacked high withstand voltage semiconductor device, Japanese Patent Laid-Open No.
There is a technique described in JP-A-209150. According to this conventional technique, the volume resistivity of the surface protective layer provided on the semiconductor surface is selected so that the current flowing through the surface protective layer when a reverse voltage is applied is larger than the leak current of each diode chip. Generation of noise can be suppressed.
【0004】さらに、樹脂モールド半導体装置の高耐圧
化に関する技術として、特開昭58−48955号公報
に記載された技術がある。この従来技術によれば、積層
されている複数枚の半導体チップを、鉛を90%以上含
み、平均60〜100μmの厚さで、複数枚の半導体チ
ップの側面より突出する部分を有するろう材で接続する
ことにより、耐圧低下等の不良が解決できる。Further, as a technique for increasing the withstand voltage of a resin molded semiconductor device, there is a technique described in Japanese Patent Application Laid-Open No. 58-48955. According to this conventional technique, a plurality of stacked semiconductor chips are made of a brazing material that contains 90% or more of lead, has an average thickness of 60 to 100 μm, and has a portion protruding from the side surfaces of the plurality of semiconductor chips. By connecting, defects such as a decrease in withstand voltage can be solved.
【0005】[0005]
【発明が解決しようとする課題】しかしながら、上記従
来技術では、ダイオードの製造工程で複数の絶縁物を形
成する毎に阻止特性が変動する問題に関しては考慮され
ていなかった。However, in the above prior art, no consideration has been given to the problem that the blocking characteristic varies every time a plurality of insulators are formed in the diode manufacturing process.
【0006】本発明の目的は、従来の半導体装置及びそ
の製造方法の問題点を解決したダイオード及びその製造
方法を提供することにある。An object of the present invention is to provide a diode and a method of manufacturing the same which have solved the problems of the conventional semiconductor device and the method of manufacturing the same.
【0007】本発明の目的を具体的に言えば、高い逆方
向電圧が印加される樹脂モールドのダイオードの製造工
程において、樹脂を塗布し硬化する工程毎で耐圧の低下
がなく、しかも各種信頼性試験においても阻止特性の変
動が無い優れたダイオード及びその製造方法を提供する
ことにある。Specifically, the object of the present invention is to provide a resin mold diode to which a high reverse voltage is applied, without reducing the withstand voltage in each step of applying and curing a resin, and at the same time, ensuring various reliability. An object of the present invention is to provide an excellent diode having no change in blocking characteristics even in a test and a method of manufacturing the same.
【0008】[0008]
【課題を解決するための手段】本発明によるダイオード
においては、半導体ペレットの端面に露出するpn接合
を被覆する第1絶縁物と、第1絶縁物上を被覆する第2
絶縁物と、第1絶縁物と第2絶縁物の間に介在し、第1
および第2絶縁物よりも弾性率が低い第3絶縁物を備え
る。本発明によれば、弾性率の低い第3絶縁物が、第1
絶縁物と第2絶縁物間の応力に対する緩衝体となるの
で、第1絶縁物とpn接合との間の密着性または絶縁物
間の密着性が向上する。従って、耐圧やリーク電流など
の電気的特性の信頼性が向上する。In a diode according to the present invention, a first insulator covering a pn junction exposed at an end face of a semiconductor pellet and a second insulator covering an upper portion of the first insulator are provided.
An insulator, interposed between the first insulator and the second insulator;
And a third insulator having a lower elastic modulus than the second insulator. According to the present invention, the third insulator having a low elastic modulus is formed of the first insulator.
Since it serves as a buffer against the stress between the insulator and the second insulator, the adhesion between the first insulator and the pn junction or the adhesion between the insulators is improved. Therefore, the reliability of electrical characteristics such as withstand voltage and leak current is improved.
【0009】好ましい弾性率の値は、第1絶縁物および
第2絶縁物の弾性率が1010dyn/cm2以上であり、第3
絶縁物の弾性率が106dyn/cm2以上1010dyn/cm2未
満である。また、好ましい絶縁物の材料は、第1絶縁物
がポリイミドシリコーン,ガラス,二酸化珪素のいずれ
か、第2絶縁物が光重合樹脂,エポキシ樹脂,アクリル
樹脂のいずれか、第3絶縁物がシリコーンゴムである。A preferable value of the elastic modulus is such that the elastic modulus of the first insulator and the second insulator is 10 10 dyn / cm 2 or more,
The insulator has an elastic modulus of 10 6 dyn / cm 2 or more and less than 10 10 dyn / cm 2 . Further, a preferable insulator material is that the first insulator is any of polyimide silicone, glass and silicon dioxide, the second insulator is any of photopolymer resin, epoxy resin and acrylic resin, and the third insulator is silicone rubber. It is.
【0010】上記の本発明によるダイオードの好ましい
電極構造としては、半導体ペレットに接触する第1の電
極リードおよび第2の電極リードが半導体ペレットとの
接触部である第1のヘッダーと第1のヘッダーとは離れ
て設けられる第2のヘッダーを有する。第1絶縁物は第
1の電極リードの第1のヘッダーと第2の電極リードの
第1のヘッダーとの間においてpn接合を被覆する。第
3絶縁物は第1の電極リードの第2のヘッダーと第2の
電極リードの第2のヘッダーとの間において、第1絶縁
物と第2絶縁物との間に介在する。The preferred electrode structure of the diode according to the present invention includes a first header and a first header in which the first electrode lead and the second electrode lead contacting the semiconductor pellet are in contact with the semiconductor pellet. And a second header provided separately from the second header. The first insulator covers the pn junction between the first header of the first electrode lead and the first header of the second electrode lead. The third insulator is interposed between the first insulator and the second insulator between the second header of the first electrode lead and the second header of the second electrode lead.
【0011】本発明によるダイオードの製造方法は次の
各工程を含む。 (1)端面にpn接合が露出する半導体ペレットを準備
する第1の工程。 (2)第1絶縁物によってpn接合を被覆する第2の工
程。 (3)第1絶縁物の表面を第1絶縁物よりも弾性率が低
い第3絶縁物によって被覆する第3の工程。 (4)第3絶縁物の表面を第3絶縁物よりも弾性率が高
い第2絶縁物によって被覆する第4の工程。The method of manufacturing a diode according to the present invention includes the following steps. (1) A first step of preparing a semiconductor pellet having a pn junction exposed at an end face. (2) A second step of covering the pn junction with the first insulator. (3) A third step of covering the surface of the first insulator with a third insulator having a lower elastic modulus than the first insulator. (4) A fourth step of covering the surface of the third insulator with a second insulator having a higher elastic modulus than the third insulator.
【0012】上記製造方法に関する本発明によれば、弾
性率の低い第3絶縁物が、第1絶縁物と第2絶縁物間の
応力に対する緩衝体となるので、第1絶縁物とpn接合
との間の密着性または絶縁物間の密着性が向上する。従
って、ダイオード製造中において、半導体ペレットの耐
圧やリーク電流などの電気的特性が劣化することが無
い。従って、これら電気的特性の信頼性が高いダイオー
ドが歩留まり高く製造することができる。According to the present invention relating to the above manufacturing method, the third insulator having a low elastic modulus serves as a buffer against the stress between the first insulator and the second insulator. Between the electrodes or between the insulators is improved. Therefore, during the manufacture of the diode, the electrical characteristics such as the breakdown voltage and the leak current of the semiconductor pellet do not deteriorate. Therefore, diodes with high reliability of these electric characteristics can be manufactured with high yield.
【0013】[0013]
【発明の実施の形態】以下、本発明の実施例を図面を用
いて説明する。 (実施例1)図1は本発明によるダイオードの第1実施
例を示す断面図である。Embodiments of the present invention will be described below with reference to the drawings. (Embodiment 1) FIG. 1 is a sectional view showing a first embodiment of a diode according to the present invention.
【0014】半導体ペレットにおいては高不純物濃度の
p+ 型半導体領域3(第3半導体領域),p+ 型半導体
領域3よりも不純物濃度が低いn型半導体領域1(第2
半導体領域),n型半導体領域1よりも不純物濃度が高
いn+ 型半導体領域2(第1半導体領域)が隣接して形
成され、半導体ペレットの両端に位置するp+ 型半導体
領域3及びn+ 型半導体領域にはそれぞれ第1半田4を
介してアノード電極11(第1電極)及びカソード電極
12(第2電極)が電気的に接続されている。p+ 型半
導体領域3,n型半導体領域1,n+ 型半導体領域2の
表面及び第1半田4,アノード電極11及びカソード電
極12の一部を覆うようアンダーコートレジンである第
1絶縁膜6が形成され、第1絶縁膜6によって半導体ペ
レットの端面に露出するpn接合が被覆される。さらに
第1絶縁膜6を覆うように第3絶縁膜7が形成され、さ
らに第3絶縁膜7及び少なくともアノード電極11及び
カソード電極12のヘッダー部を覆うようにパッケージ
も兼ねたエポキシ系のオーバーコートレジンである第2
絶縁膜8が形成されている。In the semiconductor pellet, the p + -type semiconductor region 3 (third semiconductor region) having a high impurity concentration, and the n-type semiconductor region 1 (the second semiconductor region) having a lower impurity concentration than the p + -type semiconductor region 3.
A semiconductor region) and an n + -type semiconductor region 2 (first semiconductor region) having an impurity concentration higher than that of the n-type semiconductor region 1 are formed adjacent to each other, and p + -type semiconductor regions 3 and n + located at both ends of the semiconductor pellet. An anode electrode 11 (first electrode) and a cathode electrode 12 (second electrode) are electrically connected to the mold semiconductor regions via the first solder 4 respectively. The first insulating film 6 which is an undercoat resin so as to cover the surfaces of the p + -type semiconductor region 3, the n-type semiconductor region 1, and the n + -type semiconductor region 2, the first solder 4, and a part of the anode electrode 11 and the cathode electrode 12. Is formed, and the pn junction exposed on the end face of the semiconductor pellet is covered with the first insulating film 6. Further, a third insulating film 7 is formed so as to cover the first insulating film 6, and an epoxy-based overcoat also serving as a package so as to cover the third insulating film 7 and at least a header portion of the anode electrode 11 and the cathode electrode 12. The second resin
An insulating film 8 is formed.
【0015】第3絶縁膜7としては、第1絶縁膜6及び
第2絶縁膜8よりも弾性率が低い絶縁物、例えば弾性率
が106〜1010dyn/cm2 のシリコーンゴム等を用いる
ことによって、次のような理由により製造工程毎での阻
止特性の変動を防止でき、信頼性の高いダイオードを得
ることができる。As the third insulating film 7, an insulator having a lower elastic modulus than the first insulating film 6 and the second insulating film 8, for example, silicone rubber having an elastic modulus of 10 6 to 10 10 dyn / cm 2 is used. Thus, it is possible to prevent the blocking characteristic from being changed in each manufacturing process for the following reasons, and to obtain a highly reliable diode.
【0016】すなわち、アンダーコートレジン6を塗布
硬化すると、p+ 型半導体領域3,n型半導体領域1,
n+ 型半導体領域2の表面とアンダーコートレジン6と
はシロキサン結合(≡Si−O−Si≡)ができて安定
している。このため通常のプロセスではアンダーコート
レジン6を塗布硬化した後には阻止特性は良好である。
ところが、第3絶縁膜7を形成しないで、アンダーコー
トレジン6を塗布硬化した後に第2絶縁膜であるオーバ
ーコートレジン8をモールドし、モールド後にキュアを
実施すると、アンダーコートレジン6とオーバーコート
レジン8との間でもシロキサン結合(≡Si−O−Si
≡)ができる。上記のシロキサン結合は強固であるが、
製造工程によっては、アンダーコートレジン6とオーバ
ーコートレジン8との間での密着性のほうが半導体表面
とアンダーコートレジンとの密着性より強固である場合
は、半導体表面とアンダーコートレジン6とのシロキサ
ン結合(≡Si−O−Si≡)が切れて、半導体表面で
膜剥がれが生じて部分的に空洞が生じることがある。こ
の空洞部分では局部的に電界が高くなるので、本来の耐
圧を示す電圧より低い電圧領域でリーク電流が増加する
ようなソフト波形を示す。そこで、製造工程中において
半導体表面とアンダーコートレジンとのシロキサン結合
による密着性を維持したまま、オーバーコートレジンで
モールドできるようにするため、シリコーンゴム等によ
る第3絶縁膜7を形成しておくと、第3絶縁膜7とアン
ダーコートレジン6とがシロキサン結合しても、第3絶
縁膜7の弾性率がアンダーコートレジン6より低いので
弾力性があり、半導体表面とアンダーコートレジン6と
の良好な密着性を維持することができる。That is, when the undercoat resin 6 is applied and cured, the p + type semiconductor region 3, the n type semiconductor region 1,
A siloxane bond ({Si—O—Si}) is formed between the surface of the n + type semiconductor region 2 and the undercoat resin 6 and is stable. For this reason, in the usual process, after the undercoat resin 6 is applied and cured, the blocking characteristics are good.
However, if the undercoat resin 6 is coated and cured without forming the third insulating film 7, the overcoat resin 8 as the second insulating film is molded, and then cured after molding, the undercoat resin 6 and the overcoat resin are formed. 8 and a siloxane bond (≡Si—O—Si
≡) can be done. Although the above siloxane bond is strong,
Depending on the manufacturing process, if the adhesion between the undercoat resin 6 and the overcoat resin 8 is stronger than the adhesion between the semiconductor surface and the undercoat resin, the siloxane between the semiconductor surface and the undercoat resin 6 may be used. The bond ({Si-O-Si}) is broken, and the film may be peeled off on the semiconductor surface to partially form a cavity. Since the electric field locally increases in this hollow portion, a soft waveform such that the leak current increases in a voltage region lower than the voltage indicating the original withstand voltage is shown. Therefore, during the manufacturing process, the third insulating film 7 made of silicone rubber or the like should be formed in order to mold the overcoat resin while maintaining the adhesion due to the siloxane bond between the semiconductor surface and the undercoat resin. Even if the third insulating film 7 and the undercoat resin 6 are siloxane-bonded, the elasticity of the third insulating film 7 is lower than that of the undercoat resin 6, so that the third insulating film 7 has elasticity, so that the semiconductor surface and the undercoat resin 6 have good elasticity. Excellent adhesion can be maintained.
【0017】さらにまた、第3絶縁膜7を形成しておく
ことにより、たとえ第3絶縁膜7とオーバーコートレジ
ン8との密着性が強くなっても、第3絶縁膜7の弾性率
がオーバーコートレジンより低いので、第3絶縁膜7が
応力に対する緩衝材の役割を担い、半導体表面とアンダ
ーコートレジン6との良好な密着性を維持することがで
きる。Further, by forming the third insulating film 7, even if the adhesion between the third insulating film 7 and the overcoat resin 8 becomes strong, the elastic modulus of the third insulating film 7 becomes too large. Since it is lower than the coat resin, the third insulating film 7 plays a role of a buffer against stress, and can maintain good adhesion between the semiconductor surface and the undercoat resin 6.
【0018】さらに、第3絶縁膜7の他の効果として
は、通常オーバーコートレジン中には、半導体表面にと
って有害なカチオンであるアルカリイオン(Na+ イオ
ン)が存在しており、モールドレジン形成後に熱処理を
するとこの有害なアルカリイオンがアンダーコートレジ
ン6中に拡散して半導体表面に電子を誘起させることが
ある。半導体表面に電子が熱平衡状態より過剰に存在す
ると、n型半導体表面では電子の蓄積層が形成され、p
+n 接合に逆電圧を印加するとn型半導体表面に広がる
空乏層幅は内部より狭くなるのでリーク電流が増加した
り、耐圧が低下するような阻止特性の異常が現れる。第
3絶縁膜7を形成しておくことにより、この問題は解決
できる。すなわち、第3絶縁膜7はオーバーコートレジ
ン8中の有害なアルカリイオンの拡散係数が小さいの
で、モールド後に熱処理をしてもアンダーコートレジン
6中にオーバーコートレジン中のアルカリイオンが混入
することはなく、過剰の電子が半導体表面に誘起される
ことはないので、製造工程中で阻止特性の変動がなく極
めて安定にダイオードを生産できる。 (実施例2)図2は本発明によるダイオードの第2実施
例を示す断面図である。図2において、図1と同符号の
ものは相等物であり説明を省略する。図1ではアノード
電極11及びカソード電極12はシングルヘッダーを用
いていたが、図2ではアノード電極11は第1半田4と
接続する箇所の直径が他のリード線の直径より大きくな
っている箇所11aと、この箇所と任意の距離離れたと
ころでリード線の直径より大きくなっている箇所11b
を有するダブルヘッダーとなっている。また、カソード
電極12は第1半田4と接続する箇所の直径が他のリー
ド線の直径より大きくなっている箇所12aと、この箇
所と任意の距離離れたところでリード線の直径より大き
くなっている箇所12bを有するダブルヘッダーとなっ
ている。このように、ダブルヘッダーを採用することに
より、ダイオードの量産性が向上することについて述べ
る。図1では第1絶縁物であるアンダーコートレジン6
を塗布している箇所として、p+ 型半導体領域3,n型
半導体領域1,n+ 型半導体領域2の表面及び第1半田
4,アノード電極11及びカソード電極12の一部を覆
うようアンダーコートレジンである第1絶縁膜6が形成
され、さらに第1絶縁膜6を覆うように第3絶縁膜7が
形成され、さらに第3絶縁膜7及び少なくともアノード
電極11及びカソード電極12のヘッダー部を覆うよう
にパッケージも兼ねたエポキシ系のオーバーコートレジ
ンである第2絶縁膜が形成されている。これに対し、図
2では、アンダーコートレジン6がp+ 型半導体領域
3,n型半導体領域1,n+ 型半導体領域2の表面及び
第1半田4,アノード電極11a及びカソード電極12
aの一部を覆うよう形成され、アンダーコートレジン6
がアノード電極11b及びカソード電極12bと接触し
ないような構成になっている。さらに第3絶縁物である
シリコーンゴム7をアンダーコートレジン6を覆うよ
う、またアノード電極11b及びカソード電極12bに
跨るような構成にすることにより、図1に示した実施例
と比べて、アンダーコートレジン6とオーバーコートレ
ジン8との接触を防止することが容易となる利点があ
る。Another effect of the third insulating film 7 is that alkali ions (Na + ions), which are cations that are harmful to the semiconductor surface, are usually present in the overcoat resin. When heat treatment is performed, this harmful alkali ion may diffuse into the undercoat resin 6 and induce electrons on the semiconductor surface. If electrons exist in excess of the thermal equilibrium state on the semiconductor surface, an electron accumulation layer is formed on the n-type semiconductor surface, and p
When a reverse voltage is applied to the + n junction, the width of the depletion layer that spreads over the surface of the n-type semiconductor becomes narrower than the inside, so that leakage current increases and abnormalities in blocking characteristics such as a decrease in breakdown voltage appear. This problem can be solved by forming the third insulating film 7 in advance. That is, since the third insulating film 7 has a low diffusion coefficient of harmful alkali ions in the overcoat resin 8, even if heat treatment is performed after molding, alkali ions in the overcoat resin may not be mixed into the undercoat resin 6. In addition, since no excessive electrons are induced on the semiconductor surface, the diode can be produced extremely stably without fluctuation in the blocking characteristics during the manufacturing process. (Embodiment 2) FIG. 2 is a sectional view showing a second embodiment of the diode according to the present invention. In FIG. 2, those having the same reference numerals as those in FIG. In FIG. 1, the anode electrode 11 and the cathode electrode 12 use a single header, but in FIG. 2, the anode electrode 11 has a portion 11a where the diameter of the portion connected to the first solder 4 is larger than the diameter of the other lead wires. And a portion 11b larger than the diameter of the lead wire at an arbitrary distance from this portion
It has a double header. Further, the cathode electrode 12 has a portion 12a where the diameter of the portion connected to the first solder 4 is larger than the diameter of another lead wire, and has a larger diameter than the lead wire at an arbitrary distance from this portion. The double header has a portion 12b. A description will be given of how the adoption of the double header improves the mass productivity of the diode. In FIG. 1, the undercoat resin 6 which is the first insulator is used.
Is applied as an undercoat so as to cover the surfaces of the p + -type semiconductor region 3, the n-type semiconductor region 1, the n + -type semiconductor region 2, the first solder 4, and the anode electrode 11 and the cathode electrode 12. A first insulating film 6 made of a resin is formed, a third insulating film 7 is formed so as to cover the first insulating film 6, and a third insulating film 7 and at least a header portion of the anode electrode 11 and the cathode electrode 12 are formed. A second insulating film, which is an epoxy-based overcoat resin also serving as a package, is formed so as to cover the resin. On the other hand, in FIG. 2, the undercoat resin 6 includes the p + -type semiconductor region 3, the n-type semiconductor region 1, the surface of the n + -type semiconductor region 2, the first solder 4, the anode electrode 11 a and the cathode electrode 12.
a formed to cover a part of the undercoat resin
Are not in contact with the anode electrode 11b and the cathode electrode 12b. Further, by making the silicone rubber 7 as the third insulator cover the undercoat resin 6 and straddle the anode electrode 11b and the cathode electrode 12b, the undercoat resin is compared with the embodiment shown in FIG. There is an advantage that the contact between the resin 6 and the overcoat resin 8 can be easily prevented.
【0019】従って、図1で述べたような効果、すなわ
ち第3絶縁膜7として例えば弾性率が106〜1010dyn
/cm2のシリコーンゴム等を用いることによって、アン
ダーコートレジン6を塗布硬化し、第3絶縁膜7を塗布
硬化し、最後にオーバーコートレジン8をモールドしモ
ールド後の熱処理をした場合、p+ 型半導体領域3,n
型半導体領域1,n+ 型半導体領域2の表面とアンダー
コートレジン6とはシロキサン結合(≡Si−O−Si
≡)ができて密着性が高く、しかも第3絶縁物7とオー
バーコートレジン8との密着性が高くなっても、第3絶
縁膜の弾性率がアンダーコートレジン6やオーバーコー
トレジンより低いので、第3絶縁膜が応力に対する緩衝
材の役割を担うので弾力性があり、半導体表面とアンダ
ーコートレジン6との密着性は良好なままとすることが
できる利点がある。 (実施例3)図3は本発明によるダイオードの第3実施
例を示す断面図である。高不純物濃度のn+ 型半導体領
域2,n型半導体領域1,高不純物濃度のp+ 型半導体
領域3が隣接して形成された半導体ペレットの2つが、
それぞれの半導体ペレットのn型半導体領域2が電気的
に接続されるよう第2半田5を介して接続されたスタッ
クを有する。さらにこのスタックの両端に位置する2つ
のp+ 型半導体領域3に第1半田4を介してオーミック
接続された第1電極21と第2電極22を有する。半導
体ペレットの端面に露出するpn接合にアンダーコート
レジン6としてポリイミドシリコーン等の弾性率が10
10/cm2 以上の第1絶縁物6が形成され、第1絶縁物6
を覆うようにシリコーンゴム等の弾性率が106〜10
10/cm2の第3絶縁物7が形成され、さらにオーバーコ
ートレジンとしてエポキシ樹脂等の第2絶縁物8がモー
ルドされている。このようにpnダイオードを2つ逆直
列に接続することによって、双方向に阻止特性を示すダ
イオードを得ることができ、この双方向逆阻止型のダイ
オードに対しても図1に示したような効果が有る。すな
わちアンダーコートレジン6を塗布硬化した後、第3絶
縁物7を形成することによって、オーバーコートレジン
をモールドした後やモールド後の熱処理をした後に、第
3絶縁膜7とアンダーコートレジン6とがシロキサン結
合しても、第3絶縁膜の弾性率がアンダーコートレジン
より低いので弾力性があり、半導体表面とアンダーコー
トレジンとの良好な密着性が維持できる。さらに、第3
絶縁膜を形成しておくことにより、たとえ第3絶縁膜と
オーバーコートレジンとの密着性が強くなっても、第3
絶縁膜の弾性率がオーバーコートレジンより低いので、
第3絶縁膜が応力に対する緩衝材の役割を担い、半導体
表面とアンダーコートレジンとの密着性は良好なままと
することができる。Therefore, the effect as described with reference to FIG. 1, that is, the third insulating film 7 has, for example, an elastic modulus of 10 6 to 10 10 dyn.
/ The use of silicone rubber cm 2 or the like is applied to cure the undercoat resin 6, the third insulating film 7 is coated cured, when the heat treatment after the last molded overcoat resin 8 mold, p + Type semiconductor region 3, n
A siloxane bond (半導体 Si—O—Si) is formed between the surface of the type semiconductor region 1 and the n + type semiconductor region 2 and the undercoat resin 6.
Iv), the adhesion is high, and even if the adhesion between the third insulator 7 and the overcoat resin 8 is high, the elasticity of the third insulating film is lower than that of the undercoat resin 6 or the overcoat resin. In addition, since the third insulating film plays a role of a buffer against stress, the third insulating film has elasticity, and has an advantage that good adhesion between the semiconductor surface and the undercoat resin 6 can be maintained. (Embodiment 3) FIG. 3 is a sectional view showing a third embodiment of the diode according to the present invention. Two of the semiconductor pellets in which the n + -type semiconductor region 2 with a high impurity concentration, the n-type semiconductor region 1 and the p + -type semiconductor region 3 with a high impurity concentration are formed adjacent to each other are:
It has a stack connected via the second solder 5 so that the n-type semiconductor regions 2 of the respective semiconductor pellets are electrically connected. Further, a first electrode 21 and a second electrode 22 are ohmic-connected to the two p + -type semiconductor regions 3 located at both ends of the stack via the first solder 4. The undercoat resin 6 has an elastic modulus of 10 such as polyimide silicone at the pn junction exposed at the end face of the semiconductor pellet.
10 / cm 2 or more of the first insulator 6 is formed.
Elasticity of the silicone rubber or the like so as to cover the can 10 6 to 10
A third insulator 7 of 10 / cm 2 is formed, and a second insulator 8 such as an epoxy resin is molded as an overcoat resin. By connecting two pn diodes in series in this manner, a diode exhibiting a bidirectional blocking characteristic can be obtained, and the effect shown in FIG. There is. That is, after the undercoat resin 6 is applied and cured, the third insulating material 7 is formed, so that the third insulating film 7 and the undercoat resin 6 are bonded after the overcoat resin is molded or subjected to a heat treatment after the molding. Even with siloxane bonding, the elasticity of the third insulating film is lower than that of the undercoat resin, so that the third insulating film has elasticity and can maintain good adhesion between the semiconductor surface and the undercoat resin. In addition, the third
By forming the insulating film, even if the adhesion between the third insulating film and the overcoat resin becomes strong,
Since the elastic modulus of the insulating film is lower than that of the overcoat resin,
The third insulating film plays a role of a buffer against stress, and the adhesion between the semiconductor surface and the undercoat resin can be kept good.
【0020】さらに、第3絶縁膜はオーバーコートレジ
ン中の有害なアルカリイオンの拡散係数が小さいので、
モールド後に熱処理をしてもアンダーコートレジン中に
オーバーコートレジン中のアルカリイオンが混入するこ
とはなく、過剰の電子が半導体表面に誘起されることは
ないので、製造工程毎の阻止特性の変動がなく極めて安
定にダイオードを生産することができる。 (実施例4)図4は本発明によるダイオードの第4実施
例を示す断面図である。図4において、図3に示した符
号と同一のものは説明を省略する。図3では第1電極2
1及び第2電極22はシングルヘッダーを用いていた
が、図4では第1電極21は半田と接続する箇所の直径
が他のリード線の直径より大きくなっている箇所21a
と、この箇所と任意の距離離れたところでリード線の直
径より大きくなっている箇所21bを有するダブルヘッ
ダーとなっている。第2電極22は半田と接続する箇所
の直径が他のリード線の直径より大きくなっている箇所
22aと、この箇所と任意の距離離れたところでリード
線の直径より大きくなっている箇所22bを有するダブ
ルヘッダーとなっている。このように、ダブルヘッダー
を採用することにより、ダイオードの量産性が向上する
理由は図2で詳細に説明したものと同様である。すなわ
ち、図4では、アンダーコートレジン6がp+ 型半導体
領域3,n型半導体領域1,n+ 型半導体領域2の表面
及び第1半田4,第2半田5,第1電極21a及び第2
電極22aの一部を覆うよう形成され、アンダーコート
レジン6が第1電極21b及び第2電極22bと接触し
ないような構成になっている。さらに第3絶縁物である
シリコーンゴム7をアンダーコートレジン6を完全に覆
うよう、また第1電極21b及び第2電極22bに跨る
ような構成にすることにより、アンダーコートレジン6
とオーバーコートレジン8との接触を防止することが容
易となる利点がある。Further, since the third insulating film has a low diffusion coefficient of harmful alkali ions in the overcoat resin,
Even if heat treatment is performed after molding, alkali ions in the overcoat resin will not be mixed into the undercoat resin, and excessive electrons will not be induced on the semiconductor surface. And a diode can be produced extremely stably. (Embodiment 4) FIG. 4 is a sectional view showing a fourth embodiment of the diode according to the present invention. 4, the description of the same reference numerals as those shown in FIG. 3 is omitted. In FIG. 3, the first electrode 2
Although a single header is used for the first and second electrodes 22, in FIG. 4, the first electrode 21 has a portion 21a where the diameter of the portion connected to the solder is larger than the diameter of the other lead wires.
And a double header having a portion 21b larger than the diameter of the lead wire at an arbitrary distance from this portion. The second electrode 22 has a portion 22a where the diameter of the portion to be connected to the solder is larger than the diameter of another lead wire, and a portion 22b where the diameter is larger than the diameter of the lead wire at an arbitrary distance from this portion. It has a double header. The reason why the adoption of the double header improves the mass productivity of the diodes is the same as that explained in detail with reference to FIG. That is, in FIG. 4, the undercoat resin 6 includes the p + -type semiconductor region 3, the n-type semiconductor region 1, the surface of the n + -type semiconductor region 2, the first solder 4, the second solder 5, the first electrode 21a and the second electrode 21a.
The undercoat resin 6 is formed so as to cover a part of the electrode 22a, so that the undercoat resin 6 does not contact the first electrode 21b and the second electrode 22b. Further, the undercoat resin 6 is formed by completely covering the undercoat resin 6 with the silicone rubber 7 as the third insulator and straddling the first electrode 21b and the second electrode 22b.
There is an advantage that it is easy to prevent the contact with the overcoat resin 8.
【0021】従って、図3で述べたような効果、すなわ
ち第3絶縁膜7として例えば弾性率が106〜1010dyn
/cm2 のシリコーンゴム等を用いることによって、アン
ダーコートレジンを塗布硬化し、第3絶縁膜7を塗布硬
化し、最後にオーバーコートレジン8をモールドしモー
ルド後に熱処理をしても、p+ 型半導体領域3,n型半
導体領域1,n+ 型半導体領域2の表面とアンダーコー
トレジン7とはシロキサン結合(≡Si−O−Si≡)
ができて密着性が高くなる。しかも第3絶縁物7とオー
バーコートレジン8との密着性が高くなっても、第3絶
縁膜の弾性率がアンダーコートレジンやオーバーコート
レジンより低いので、第3絶縁膜が応力に対する緩衝材
の役割を担うので弾力性があり、半導体表面とアンダー
コートレジンとの良好な密着性を維持することができる
利点がある。 (実施例5)図5は本発明によるダイオードの第5実施
例を示す断面図である。図5において、図3に示した符
号と同一のものは説明を省略する。図5では高不純物濃
度のp+ 型半導体領域3a(第4半導体領域),n型半導
体領域1(第5半導体領域),高不純物濃度のp+ 型半導
体領域3b(第6半導体領域)が隣接して形成されたpn
p構造を有する第1半導体ペレットと高不純物濃度のn
+ 型半導体領域2,n型半導体領域1,高不純物濃度の
p+ 型半導体領域3が隣接して形成されたpn構造の第
2半導体ペレットとが、第1半導体ペレットのp+ 型半
導体領域3aと第2半導体ペレットのn+ 型半導体領域
2が第2半田5を介して接続されたスタックを有する。
さらにこのスタックの両端に位置するp+ 型半導体領域
3aに第1半田4を介してオーミック接続された第1電
極31とp+ 型半導体領域3に第1半田4を介してオー
ミック接続された第2電極32を有する。半導体ペレッ
トの端面に露出するpn接合にアンダーコートレジンと
してポリイミドシリコーン等の弾性率が1010/cm2 以
上の第1絶縁物6が形成され、第1絶縁物6を覆うよう
にシリコーンゴム等の弾性率が106〜1010/cm2の第
3絶縁物7が形成され、さらにオーバーコートレジンと
してエポキシ樹脂等の弾性率が1010/cm2 以上の第2絶
縁物8がモールドされている。Therefore, the effect as described with reference to FIG. 3, that is, the third insulating film 7 has, for example, an elastic modulus of 10 6 to 10 10 dyn.
By using / cm 2 such as silicone rubber, is applied to cure the undercoat resin, a third insulating film 7 is coated cured, even if the last heat treatment overcoat resin 8 molded after molding, p + -type A siloxane bond ({Si-O-Si}) is formed between the surface of the semiconductor region 3, the n-type semiconductor region 1, and the n + -type semiconductor region 2 and the undercoat resin 7.
And the adhesion becomes higher. In addition, even if the adhesion between the third insulating material 7 and the overcoat resin 8 is high, the elasticity of the third insulating film is lower than that of the undercoat resin or the overcoat resin. Since it has a role, it has elasticity and has an advantage that good adhesion between the semiconductor surface and the undercoat resin can be maintained. (Embodiment 5) FIG. 5 is a sectional view showing a fifth embodiment of the diode according to the present invention. 5, the description of the same components as those shown in FIG. 3 is omitted. In FIG. 5, the p + -type semiconductor region 3a (fourth semiconductor region) having a high impurity concentration, the n-type semiconductor region 1 (fifth semiconductor region), and the p + -type semiconductor region 3b (sixth semiconductor region) having a high impurity concentration are adjacent to each other. Pn formed
First semiconductor pellet having p structure and n with high impurity concentration
The second semiconductor pellet having the pn structure in which the + semiconductor region 2, the n-type semiconductor region 1, and the p + -type semiconductor region 3 having a high impurity concentration are formed adjacent to each other is the p + -type semiconductor region 3a of the first semiconductor pellet. And the n + type semiconductor region 2 of the second semiconductor pellet has a stack connected via the second solder 5.
Further, the first electrode 31 ohmically connected to the p + -type semiconductor region 3a at both ends of the stack via the first solder 4 and the first electrode 31 ohmically connected to the p + -type semiconductor region 3 via the first solder 4 It has two electrodes 32. A first insulator 6 having a modulus of elasticity of 10 10 / cm 2 or more such as polyimide silicone is formed as an undercoat resin at the pn junction exposed at the end face of the semiconductor pellet. A third insulator 7 having an elastic modulus of 10 6 to 10 10 / cm 2 is formed, and a second insulator 8 such as an epoxy resin having an elastic modulus of 10 10 / cm 2 or more is molded as an overcoat resin. .
【0022】このような構成にすることによって、第1
ペレットの耐圧が双方向にツェナー降伏電圧15Vを有
し、第2ペレットの耐圧が600Vであるとすると、第
1電極31が正、第2電極32が負となるような電圧が
印加された場合、ほぼ600V程度の電圧阻止能力があ
り、逆に第1電極31が負、第2電極が正となるような
電圧が印加された場合、ツェナー降伏電圧15Vで定電
圧特性を示すダイオードが得られる。With such a configuration, the first
Assuming that the withstand voltage of the pellet has a bidirectional Zener breakdown voltage of 15 V and the withstand voltage of the second pellet is 600 V, a voltage is applied such that the first electrode 31 is positive and the second electrode 32 is negative. When a voltage is applied such that the first electrode 31 is negative and the second electrode is positive, a diode exhibiting a constant voltage characteristic at a Zener breakdown voltage of 15 V can be obtained. .
【0023】本実施例においても、図1及び図3に示し
たような効果が有る。 (実施例6)図6は本発明によるダイオードの第6実施
例を示す断面図である。図6において、図5に示した符
号と同一のものは説明を省略する。第1電極31は第1
半田4と接続する箇所の直径が他のリード線の直径より
大きくなっている箇所31aと、この箇所と任意の距離
離れたところでリード線の直径より大きくなっている箇
所31bを有するダブルヘッダーとなっており、第2電
極32は半田とが接続する箇所の直径が他のリード線の
直径より大きくなっている箇所32aと、この箇所と任
意の距離離れたところでリード線の直径より大きくなっ
ている箇所32bを有するダブルヘッダーとなっている。
このように、ダブルヘッダーを採用することにより、図
5に示したシングルヘッダーを採用した電極構造より、
図6に示した本発明によるダイオード電極構造にすれ
ば、一層量産性が向上する理由は図2及び図4で詳細に
説明したものと同様でありここでは説明を省略する。 (実施例7)図7は本発明によるダイオードの第7実施
例を示す断面図である。図7において、図1に示した符
号の内同一のものは説明を省略する。図1では高不純物
濃度のp+型半導体領域3,n型半導体領域1,n+型半
導体領域2が隣接して形成された1個の半導体ペレット
が用いられており、p+型半導体領域3及びn+型半導体
領域にはそれぞれ第1半田4を介してアノード電極11
及びカソード電極12が形成されているが、図7では半
導体ペレットが第2半田5を介して複数直列に積層され
たスタックを有し、このスタックの両端に位置するp+
型半導体領域3に第1半田4を介してオーミック接続さ
れたアノード電極11とn+ 型半導体領域2に第1半田
4を介してオーミック接続されたカソード電極12を有
し、端面に露出するpn接合にアンダーコートレジンと
してポリイミドシリコーン等の弾性率が1010/cm2 以
上の第1絶縁物6が形成され、第1絶縁物6を覆うよう
にシリコーンゴム等の弾性率が106〜1010/cm2の第
3絶縁物7が形成され、さらにオーバーコートレジンと
してエポキシ樹脂等の第2絶縁物8がモールドされてい
る。The present embodiment also has the effects as shown in FIGS. (Embodiment 6) FIG. 6 is a sectional view showing a sixth embodiment of the diode according to the present invention. 6, the description of the same components as those shown in FIG. 5 is omitted. The first electrode 31 is the first
The double header has a portion 31a where the diameter of the portion connected to the solder 4 is larger than the diameter of the other lead wire, and a portion 31b where the diameter of the lead wire is larger than the diameter of the lead wire at an arbitrary distance from this portion. The second electrode 32 has a portion 32a where the diameter of the portion to be connected to the solder is larger than the diameter of the other lead wire, and has a larger diameter than the lead wire at an arbitrary distance from this portion. The double header has a portion 32b.
As described above, by employing the double header, the electrode structure employing the single header shown in FIG.
If the diode electrode structure according to the present invention shown in FIG. 6 is used, the reason why the mass productivity is further improved is the same as that described in detail with reference to FIGS. 2 and 4, and the description is omitted here. (Embodiment 7) FIG. 7 is a sectional view showing a seventh embodiment of the diode according to the present invention. In FIG. 7, the description of the same reference numerals shown in FIG. 1 is omitted. Figure 1, a high impurity concentration p + -type semiconductor regions 3, n-type semiconductor region 1, n + -type semiconductor region 2 have been used one semiconductor pellet formed adjacent, p + -type semiconductor regions 3 And an n + type semiconductor region via the first solder 4 to the anode electrode 11.
In FIG. 7, a plurality of semiconductor pellets are stacked in series with the second solder 5 interposed therebetween, and p + is located at both ends of the stack.
Electrode 11 which is ohmic-connected to the semiconductor region 3 via the first solder 4 and a cathode electrode 12 which is ohmic-connected to the n + -type semiconductor region 2 via the first solder 4 and is exposed on the end face A first insulator 6 having an elastic modulus of 10 10 / cm 2 or more of polyimide silicone or the like is formed as an undercoat resin for bonding, and an elastic modulus of silicone rubber or the like is 10 6 to 10 10 so as to cover the first insulator 6. / Cm 2 is formed, and a second insulator 8 such as an epoxy resin is molded as an overcoat resin.
【0024】このように複数の半導体ペレットを使用す
ることにより、耐圧を高くすることができる。 (実施例8)図8は本発明によるダイオードの第8実施
例を示す断面図である。図8において、図7に示した符
号と同一のものは説明を省略する。アノード電極11は
第1半田4と接続する箇所の直径が他のリード線の直径
より大きくなっている箇所11aと、この箇所と任意の
距離離れたところでリード線の直径より大きくなってい
る箇所11bを有するダブルヘッダーとなっており、カ
ソード電極12は半田4と接続する箇所の直径が他のリ
ード線の直径より大きくなっている箇所12aと、この箇
所と任意の距離離れたところでリード線の直径より大き
くなっている箇所12bを有するダブルヘッダーとなっ
ている。このように、ダブルヘッダーを採用することに
より、図7に示したシングルヘッダーを採用した電極構
造より、図8に示した本発明によるダイオード電極構造
にすれば、一層量産性が向上する理由は図2,図4及び
図6で詳細に説明したものと同様であり、ここでは説明
を省略する。 (実施例9)図9は第1実施例のダイオードを製造する
ための工程ごとに示す断面図である。図9における符号
で図1に示したものと同一のものは説明を省略する。図
9(a)に示したダイオードのアセンブリを例えばKO
HあるいはNaOHのアルカリを用いて、半導体表面を
数μm程度エッチングして表面の歪み層を除去してお
く。その後、純水洗浄等により表面を清浄化し、図9
(b)に示すように、端面に露出するpn接合にアンダ
ーコートレジンとしてポリイミドシリコーン等の弾性率
が1010/cm2 以上の第1絶縁物6を塗布し、150〜
250℃の温度で、窒素雰囲気中にて硬化させる。続い
て、図9(c)に示すように、第1絶縁物6を覆うよう
にシリコーンゴム等の弾性率が106〜1010/cm2の第
3絶縁物7を塗布し、75〜150℃の温度で、窒素雰
囲気中で硬化させる。次に図9(d)に示すようにエポキ
シ系樹脂等の弾性率が1010/cm2 以上であるオーバー
コートレジン8をトランスファーモールド法により形成
し、170〜250℃の温度で、モールド後のアフター
キュアを実施する。By using a plurality of semiconductor pellets as described above, the breakdown voltage can be increased. (Embodiment 8) FIG. 8 is a sectional view showing an eighth embodiment of the diode according to the present invention. 8, the description of the same reference numerals as those shown in FIG. 7 is omitted. The anode electrode 11 has a portion 11a in which the diameter of the portion connected to the first solder 4 is larger than the diameter of another lead wire, and a portion 11b in which the diameter is larger than the diameter of the lead wire at an arbitrary distance from this portion. The cathode electrode 12 has a portion 12a where the diameter of the portion connected to the solder 4 is larger than the diameter of the other lead wire, and the diameter of the lead wire at an arbitrary distance from this portion. The double header has a larger portion 12b. The reason why the adoption of the double header makes it possible to further improve the mass productivity by adopting the diode electrode structure of the present invention shown in FIG. 8 from the electrode structure adopting the single header shown in FIG. 2, which is the same as that described in detail with reference to FIGS. 4 and 6, and the description is omitted here. (Embodiment 9) FIG. 9 is a cross-sectional view showing a step for manufacturing the diode of the first embodiment. The description of the same components as those shown in FIG. 1 by the reference numerals in FIG. 9 is omitted. The diode assembly shown in FIG.
The surface of the semiconductor is etched by about several μm using H or an alkali of NaOH to remove a strained layer on the surface. Thereafter, the surface is cleaned by pure water washing or the like, and FIG.
As shown in (b), the first insulator 6 having an elastic modulus of 10 10 / cm 2 or more such as polyimide silicone is applied as an undercoat resin to the pn junction exposed on the end face,
Cure at a temperature of 250 ° C. in a nitrogen atmosphere. Subsequently, as shown in FIG. 9C, a third insulator 7 having an elastic modulus of 10 6 to 10 10 / cm 2 such as silicone rubber is applied so as to cover the first insulator 6, Curing at a temperature of ° C. in a nitrogen atmosphere. Next, as shown in FIG. 9D, an overcoat resin 8 having an elastic modulus of 10 10 / cm 2 or more of an epoxy resin or the like is formed by a transfer molding method, and is heated at a temperature of 170 to 250 ° C. after the molding. Carry out after cure.
【0025】このような製造方法を用いることにより、
アンダーコートレジンの塗布硬化後、弾性率が106〜
1010/cm2であるシリコーンゴム等の第3絶縁物7の
塗布硬化後、及びオーバーコートレジンの塗布硬化後に
おける阻止特性の劣化ならびに変動はほとんどなくな
る。By using such a manufacturing method,
After application and curing of the undercoat resin, the elastic modulus is 10 6 to
After application and curing of the third insulating material 7 such as silicone rubber of 10 10 / cm 2 , and after application and curing of the overcoat resin, deterioration and fluctuation of the blocking characteristics are almost eliminated.
【0026】ここで、図10は本発明による効果を表わ
す実験データである。図10の縦軸にはリーク電流が1
μAでの逆方向印加電圧、すなわち耐圧を示し、横軸は
製造工程を示す。この図が示すように、アンダーコート
レジンを塗布硬化した後で耐圧は620〜1060Vの
範囲に分布している。本発明を適用しない従来構造、す
なわち図1において第3絶縁物7をオーバーコートレジ
ン8に置き換えた構造では、オーバーコートレジンをモ
ールドした後で、耐圧が220〜700Vに低下し、モ
ールド後にキュアを190℃で実施すると耐圧が410
〜930Vに回復し、さらにモールド後に250℃の再
キュアを施すと耐圧が600〜1000Vに回復したが
アンダーコートレジン塗布後の値にまでは回復しない。
ところが、本発明による図1に示したダイオード及び図
9で示した製造方法によれば、製造工程による特性変
動、特に耐圧低下は観察されず、むしろモールド後に耐
圧が高くなり、さらにモールド後に190℃や250℃
のキュアを施すと耐圧が上昇する傾向にあり、しかも8
00〜1140Vと高い値を維持し製造工程による変動
がない。なお、各実施例において半導体領域の導電型p
型およびn型をそれぞれ反対の導電型にしても、本発明
及び各実施例の効果は同様である。FIG. 10 shows experimental data representing the effect of the present invention. The vertical axis of FIG.
The reverse direction applied voltage in μA, that is, the breakdown voltage is shown, and the horizontal axis shows the manufacturing process. As shown in this figure, the withstand voltage is distributed in the range of 620 to 1060 V after the undercoat resin is applied and cured. In the conventional structure to which the present invention is not applied, that is, in the structure in which the third insulator 7 is replaced with the overcoat resin 8 in FIG. 1, after the overcoat resin is molded, the withstand voltage is reduced to 220 to 700 V, and the curing after the molding is performed. Withstands 410 when implemented at 190 ° C
When the temperature is restored to 9930 V, and then recured at 250 ° C. after molding, the breakdown voltage is restored to 600 to 1000 V, but does not recover to the value after application of the undercoat resin.
However, according to the diode shown in FIG. 1 and the manufacturing method shown in FIG. 9 according to the present invention, no characteristic variation due to the manufacturing process, particularly no decrease in withstand voltage is observed, but rather the withstand voltage increases after molding, and further, 190 ° C. after molding. Or 250 ° C
, The withstand voltage tends to increase, and
It maintains a high value of 00 to 1140 V, and there is no fluctuation due to the manufacturing process. In each embodiment, the conductivity type p of the semiconductor region is used.
The effects of the present invention and each embodiment are the same even if the type and the n-type are set to the opposite conductivity types.
【0027】[0027]
【発明の効果】以上述べたように、本発明によれば、半
導体表面とアンダーコートレジンとの間で膜剥がれが生
じなく界面の高い密着性を維持することができる。As described above, according to the present invention, high adhesion at the interface can be maintained without peeling off the film between the semiconductor surface and the undercoat resin.
【0028】さらに、本発明によれば、半導体表面に過
剰の電子の蓄積を防止できる効果がある。このため、ダ
イオードの阻止特性はリーク電流が少なく、しかも高耐
圧を実現できる。Further, according to the present invention, there is an effect that excessive accumulation of electrons on the semiconductor surface can be prevented. For this reason, the blocking characteristics of the diode are such that a leakage current is small and a high withstand voltage can be realized.
【図1】本発明によるダイオードの第1実施例を示す断
面図。FIG. 1 is a sectional view showing a first embodiment of a diode according to the present invention.
【図2】本発明によるダイオードの第2実施例を示す断
面図。FIG. 2 is a sectional view showing a second embodiment of the diode according to the present invention.
【図3】本発明によるダイオードの第3実施例を示す断
面図。FIG. 3 is a sectional view showing a third embodiment of the diode according to the present invention.
【図4】本発明によるダイオードの第4実施例を示す断
面図。FIG. 4 is a sectional view showing a fourth embodiment of the diode according to the present invention.
【図5】本発明によるダイオードの第5実施例を示す断
面図。FIG. 5 is a sectional view showing a fifth embodiment of the diode according to the present invention.
【図6】本発明によるダイオードの第6実施例を示す断
面図。FIG. 6 is a sectional view showing a sixth embodiment of the diode according to the present invention.
【図7】本発明によるダイオードの第7実施例を示す断
面図。FIG. 7 is a sectional view showing a seventh embodiment of the diode according to the present invention.
【図8】本発明によるダイオードの第8実施例を示す断
面図。FIG. 8 is a sectional view showing an eighth embodiment of the diode according to the present invention.
【図9】本発明によるダイオードの製造工程を示す断面
図。FIG. 9 is a sectional view showing a step of manufacturing a diode according to the present invention.
【図10】本発明によるダイオードの耐圧の製造工程に
おける変動を示す図。FIG. 10 is a diagram showing a variation in the breakdown voltage of the diode according to the present invention in the manufacturing process.
1…n型半導体領域、2…n+ 型半導体領域、3…p+
型半導体領域、4…第1半田、5…第2半田、6…第1
絶縁膜、7…第3絶縁膜、8…第2絶縁膜、11…アノ
ード電極、12…カソード電極、21,31,41…第
1電極、22,32,42…第2電極。1 ... n-type semiconductor region, 2 ... n + -type semiconductor region, 3 ... p +
Mold semiconductor region, 4 ... first solder, 5 ... second solder, 6 ... first
Insulating film, 7: Third insulating film, 8: Second insulating film, 11: Anode electrode, 12: Cathode electrode, 21, 31, 41: First electrode, 22, 32, 42: Second electrode.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松崎 光幸 茨城県日立市幸町三丁目1番1号 株式会 社日立製作所日立事業所内 (72)発明者 菅野 実 茨城県日立市弁天町三丁目10番2号 日立 原町電子工業株式会社内 (72)発明者 寺島 健二 茨城県日立市弁天町三丁目10番2号 日立 原町電子工業株式会社内 Fターム(参考) 4M109 AA02 BA01 CA21 EA02 ED03 ED04 ED05 ED06 EE02 EE20 ──────────────────────────────────────────────────続 き Continuing from the front page (72) Inventor Mitsuyuki Matsuzaki 3-1-1, Sachimachi, Hitachi-shi, Ibaraki Pref. Hitachi, Ltd. Hitachi Works (72) Inventor Minoru Sugano 3-chome Bentencho, Hitachi-shi, Ibaraki No. 2 Hitachi Haramachi Electronics Co., Ltd. (72) Inventor Kenji Terashima 3-10-2 Bentencho, Hitachi City, Ibaraki Prefecture F-term in Hitachi Haramachi Electronics Co., Ltd. 4M109 AA02 BA01 CA21 EA02 ED03 ED04 ED05 ED06 EE02 EE20
Claims (5)
と、 前記pn接合を被覆する第1絶縁物と、 前記第1絶縁物上を被覆する第2絶縁物と、 前記第1絶縁物と前記第2絶縁物の間に介在し、前記第
1絶縁物および前記第2絶縁物よりも弾性率が低い第3
絶縁物と、を備えるダイオード。1. A semiconductor pellet having a pn junction exposed at an end face, a first insulator covering the pn junction, a second insulator covering the first insulator, the first insulator and the first insulator. A third insulator interposed between the second insulators and having a lower elastic modulus than the first insulator and the second insulator;
An insulator.
第2絶縁物の弾性率が1010dyn/cm2以上であり、前記
第3絶縁物の弾性率が106dyn/cm2以上1010dyn/cm
2未満であるダイオード。2. The method according to claim 1, wherein the first insulator and the second insulator have an elastic modulus of 10 10 dyn / cm 2 or more, and the third insulator has an elastic modulus of 10 6 dyn / cm 2 or more. 10 10 dyn / cm
Diode that is less than 2 .
イミドシリコーン,ガラス,二酸化珪素のいずれかであ
り、前記第2絶縁物が光重合樹脂,エポキシ樹脂,アク
リル樹脂のいずれかであり、前記第3絶縁物がシリコー
ンゴムであるダイオード。3. The method according to claim 1, wherein the first insulator is any of polyimide silicone, glass, and silicon dioxide, and the second insulator is one of a photopolymer resin, an epoxy resin, and an acrylic resin; A diode in which the third insulator is a silicone rubber.
ットに接触する第1の電極リードおよび第2の電極リー
ドを備え、各電極リードは前記半導体ペレットとの接触
部である第1のヘッダーと前記第1のヘッダーとは離れ
て設けられる第2のヘッダーを有し、前記第1絶縁物は
前記第1の電極リードの第1のヘッダーと前記第2の電
極リードの第1のヘッダーとの間において前記pn接合
を被覆し、前記第3絶縁物は前記第1の電極リードの第
2のヘッダーと前記第2の電極リードの第2のヘッダー
との間において、前記第1絶縁物と前記第2絶縁物との
間に介在するダイオード。4. The semiconductor device according to claim 1, further comprising a first electrode lead and a second electrode lead that are in contact with said semiconductor pellet, wherein each electrode lead has a first header which is a contact portion with said semiconductor pellet and said first header and a second header. A second header provided apart from the first header, wherein the first insulator is disposed between the first header of the first electrode lead and the first header of the second electrode lead; The third insulator covers the pn junction, and the third insulator is provided between the second header of the first electrode lead and the second header of the second electrode lead. 2 Diode interposed between insulators.
を準備する第1の工程と、 第1絶縁物によって前記pn接合を被覆する第2の工程
と、 前記第1絶縁物の表面を前記第1絶縁物よりも弾性率が
低い第3絶縁物によって被覆する第3の工程と、 前記第3絶縁物の表面を前記第3絶縁物よりも弾性率が
高い第2絶縁物によって被覆する第4の工程と、を含む
ダイオードの製造方法。5. A first step of preparing a semiconductor pellet having a pn junction exposed at an end face, a second step of covering the pn junction with a first insulator, and a step of covering the surface of the first insulator with the first insulator. A third step of covering with a third insulator having a lower elastic modulus than the first insulator; and a fourth step of covering a surface of the third insulator with a second insulator having a higher elastic modulus than the third insulator. And a process for producing a diode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000254249A JP2002064165A (en) | 2000-08-21 | 2000-08-21 | Diode and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000254249A JP2002064165A (en) | 2000-08-21 | 2000-08-21 | Diode and manufacturing method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002064165A true JP2002064165A (en) | 2002-02-28 |
Family
ID=18743229
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000254249A Withdrawn JP2002064165A (en) | 2000-08-21 | 2000-08-21 | Diode and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002064165A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006108437A (en) * | 2004-10-06 | 2006-04-20 | Kansai Electric Power Co Inc:The | High withstand voltage semiconductor device covered with resin, and its manufacturing method |
CN102593190A (en) * | 2012-02-13 | 2012-07-18 | 贵州雅光电子科技股份有限公司 | Diode |
-
2000
- 2000-08-21 JP JP2000254249A patent/JP2002064165A/en not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006108437A (en) * | 2004-10-06 | 2006-04-20 | Kansai Electric Power Co Inc:The | High withstand voltage semiconductor device covered with resin, and its manufacturing method |
JP4596875B2 (en) * | 2004-10-06 | 2010-12-15 | 関西電力株式会社 | High voltage semiconductor device coated with resin and method for manufacturing the same |
CN102593190A (en) * | 2012-02-13 | 2012-07-18 | 贵州雅光电子科技股份有限公司 | Diode |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH03250654A (en) | Resin-sealing semiconductor device and lead frame | |
JP2006173437A (en) | Semiconductor device | |
JP5720647B2 (en) | Semiconductor device and manufacturing method thereof | |
US20050006778A1 (en) | Semiconductor device having aluminum and metal electrodes and method for manufacturing the same | |
JPWO2015166737A1 (en) | Semiconductor device | |
JPH10294473A (en) | Surface-mount type semiconductor device and manufacture thereof | |
JPH0734449B2 (en) | Electrode junction structure of semiconductor device | |
US20180366449A1 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP2002064165A (en) | Diode and manufacturing method thereof | |
JPS6050354B2 (en) | Resin-encapsulated semiconductor device | |
TW200947652A (en) | Semiconductor chip package structure for achieving positive face electrical connection without using substrates and a wire-bonding process | |
WO2012073302A1 (en) | Semiconductor device | |
JP2004186439A (en) | Semiconductor device and method for manufacturing the same | |
CN112447610A (en) | Semiconductor device and semiconductor element | |
JP3226082B2 (en) | Semiconductor device | |
JP7452040B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
JP2002190553A (en) | Resin-sealed semiconductor element and manufacturing method therefor | |
JP7004233B2 (en) | Semiconductor device | |
JPS635903B2 (en) | ||
JP2002314036A (en) | Semiconductor device | |
JPS61229364A (en) | Planar type thyristor | |
JPH11243165A (en) | Semiconductor device | |
JPS5827334A (en) | Semiconductor device | |
JP2923043B2 (en) | Resin-sealed semiconductor device | |
JPH10294319A (en) | High breakdown strength diode and manufacture thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040816 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050204 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060512 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20060628 |