JP2002050872A - Method and device for processing surface of multilayer printed board - Google Patents
Method and device for processing surface of multilayer printed boardInfo
- Publication number
- JP2002050872A JP2002050872A JP2000234630A JP2000234630A JP2002050872A JP 2002050872 A JP2002050872 A JP 2002050872A JP 2000234630 A JP2000234630 A JP 2000234630A JP 2000234630 A JP2000234630 A JP 2000234630A JP 2002050872 A JP2002050872 A JP 2002050872A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- multilayer printed
- printed circuit
- circuit board
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Chemically Coating (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、多層プリント基板
の表面処理を行なうための表面処理方法及び表面処理装
置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a surface treatment method and a surface treatment apparatus for performing a surface treatment on a multilayer printed circuit board.
【0002】[0002]
【従来の技術】多層プリント基板は、金属等からなり平
面回路パターンを有する導電層と、ポリマー等からなり
導電層間を電気的に絶縁する絶縁層とを交互に積み重ね
て一体化した積層体として構成されている。この多層プ
リント基板においては、立体的な電気回路を形成するた
めにビアホールと呼ばれる電気的な導通孔が絶縁層に設
けられ、導電層間が電気的に接続される。なお、本願で
ビアホールとは、ブラインドビアホール等と呼ばれる基
板を貫通しないものをいい、基板を貫通するスルーホー
ルと区別するものとする。2. Description of the Related Art A multilayer printed circuit board is formed as a laminated body in which a conductive layer made of metal or the like and having a planar circuit pattern and an insulating layer made of polymer or the like and electrically insulating the conductive layers are alternately stacked and integrated. Have been. In this multilayer printed circuit board, an electric conduction hole called a via hole is provided in the insulating layer to form a three-dimensional electric circuit, and the conductive layers are electrically connected. In the present application, the via hole refers to a blind via hole or the like that does not penetrate the substrate, and is distinguished from a through hole that penetrates the substrate.
【0003】一般に、多層プリント基板にビアホール用
の孔を形成する際、この孔の底面又は内壁面にスミアと
呼ばれる絶縁層の構成物質を含む残滓が残ったり、導電
層を構成する金属のバリが発生してしまうことがある。
スミアは導電層の露出を妨げてビアホールの導通不良の
原因となるため、過マンガン酸カリウム溶液等の酸化剤
溶液によってスミアを除去するデスミア処理が行なわれ
る。また、導電層の酸化物被膜を除去する処理や、孔内
表面を粗化してメッキの載りをよくする黒化処理等の他
の湿式処理が行なわれることもある。その後、孔内部に
金属等の導電性メッキを被覆することにより導電層間が
電気的に接続され、ビアホールが完成する。Generally, when a hole for a via hole is formed in a multilayer printed circuit board, a residue containing a constituent material of an insulating layer called smear is left on the bottom surface or the inner wall surface of the hole, or metal burrs forming the conductive layer are burred. May occur.
Smear prevents exposure of the conductive layer and causes poor conduction of via holes. Therefore, desmear treatment for removing the smear with an oxidizing agent solution such as a potassium permanganate solution is performed. Further, other wet treatments such as a treatment for removing an oxide film of the conductive layer and a blackening treatment for roughening the inner surface of the hole to improve the plating performance may be performed. Then, the inside of the hole is covered with a conductive plating such as a metal to electrically connect the conductive layers, thereby completing the via hole.
【0004】ところで、多層プリント基板の高密度実装
化に伴って、要求されるビアホールの径が例えばφ50
μm程度と小さくなってきており、従来の湿式処理では
十分にスミアを除去できなくなってきた。そのため、酸
化剤溶液を用いた湿式のデスミア処理に代え、溶液等に
よらない乾式のデスミア処理が用いられつつある。こう
した乾式のデスミア処理としては、プラズマ放電を用い
た処理技術や、針状電極又は線状電極によるコロナ放電
を用いた処理技術等が知られており、こうした処理技術
は、特開平8−215934号公報、特開平3−268
889号公報、特開平3−281087号公報、特許第
2625078号公報、特許第2500293号公報、
特許第2572199号公報、特開平8−132392
号公報、特許第2572201号公報、特許第2614
697号公報、特許第2618211号公報、特許第2
680986号公報、特開昭60−225493号公
報、特開昭61−36991号公報、特開平5−175
069号公報、特開昭62−98798号公報及び特開
平7−99378号公報等に開示されている。[0004] With the high-density mounting of the multilayer printed circuit board, the required diameter of the via hole is, for example, φ50.
The size has been reduced to about μm, and the smear cannot be sufficiently removed by the conventional wet processing. Therefore, instead of the wet desmear treatment using an oxidizing agent solution, a dry desmear treatment without using a solution or the like is being used. As such a dry desmear treatment, a treatment technique using a plasma discharge, a treatment technique using a corona discharge with a needle-like electrode or a linear electrode, and the like are known, and such treatment techniques are disclosed in Japanese Patent Application Laid-Open No. 8-215934. Gazette, JP-A-3-268
No. 889, Japanese Unexamined Patent Publication No. 3-28087, Japanese Patent No. 2625078, Japanese Patent No. 2500293,
Japanese Patent No. 2572199, JP-A-8-132392
Patent, Japanese Patent No. 2572201, Japanese Patent No. 2614
No. 697, Japanese Patent No. 2618211, Japanese Patent No.
680986, JP-A-60-225493, JP-A-61-36991, JP-A-5-175
No. 069, JP-A-62-98798 and JP-A-7-99378.
【0005】[0005]
【発明が解決しようとする課題】しかしながら、上記特
開平3−268889号公報等に開示されたようなプラ
ズマ放電を用いた従来の処理技術には、以下に示すよう
な問題点があった。すなわち、プラズマ放電を用いる場
合、除去対象が100Å程度の有機物のみであるため、
これより厚い有機物層の除去には時間がかかるうえに、
無機物の除去はできなかった。また、ビアホール用の孔
内部にはプラズマが侵入しにくいため、特に小径の孔内
部のスミアの除去は困難であった。さらに、プラズマ放
電による処理技術では、大型の設備やプラズマを安定さ
せる作業等が必要となり、コストや手間がかかってい
た。However, the conventional processing technique using plasma discharge as disclosed in Japanese Patent Application Laid-Open No. 3-268889 has the following problems. In other words, when plasma discharge is used, the object to be removed is only an organic substance of about 100 °,
It takes time to remove the thicker organic layer,
Inorganic substances could not be removed. Further, since plasma does not easily enter the inside of the via hole, it is difficult to remove the smear, especially inside the small diameter hole. Furthermore, the processing technology using plasma discharge requires large-scale equipment and work for stabilizing plasma, and thus costs and labor are required.
【0006】一方、上記特許2625078号公報等に
開示されたような針状電極によるコロナ放電を用いた従
来の処理技術では、プラズマ放電による処理技術におい
て生じていた問題点は解消できるものの、針状電極を孔
近傍に正確に配置する必要があるため、多数の孔が不規
則的に配列されている場合等には、針状電極の正確な位
置合わせが困難であった。また、上記特開平8−215
934号公報に開示されたような線状電極によるコロナ
放電を用いた従来の処理技術では、位置合わせの困難性
は軽減されているものの、放電が不安定になりやすく、
一箇所に電流集中が生じてアーク放電に移行することが
あり、基板表面を損傷してしまうおそれがあった。On the other hand, in the conventional processing technique using corona discharge with a needle-shaped electrode as disclosed in the above-mentioned Japanese Patent No. 2625078 or the like, although the problem caused in the processing technique by plasma discharge can be solved, the needle-shaped electrode is used. Since the electrodes need to be accurately arranged in the vicinity of the holes, it is difficult to accurately position the needle electrodes when a large number of holes are irregularly arranged. In addition, Japanese Patent Application Laid-Open No. 8-215
In the conventional processing technique using corona discharge by a linear electrode as disclosed in Japanese Patent No. 934, although the difficulty of alignment is reduced, the discharge tends to be unstable,
There is a case where current concentration occurs in one place and the arc transition occurs, and the substrate surface may be damaged.
【0007】本発明は、従来の処理技術が有する上記問
題点を解決して、迅速かつ効果的な表面処理を行なうこ
とが可能な多層プリント基板の表面処理方法及び表面処
理装置を提供することを目的とする。An object of the present invention is to provide a surface treatment method and a surface treatment apparatus for a multilayer printed circuit board capable of performing a quick and effective surface treatment by solving the above problems of the conventional treatment technology. Aim.
【0008】[0008]
【課題を解決するための手段】本発明に係る多層プリン
ト基板の表面処理方法は、導電層と絶縁層とが交互に積
層された積層体からなる多層プリント基板の表面処理を
行なう方法であって、導電層に達するビアホール用の孔
が形成された孔形成面と対向する位置に第1電極を配置
すると共に、当該孔形成面と当該第1電極との間に誘電
体を配置する第1配置工程と、多層プリント基板を挟ん
で第1電極と対向する位置に第2電極を配置する第2配
置工程と、第1電極と第2電極との間に電圧を印加して
当該第1電極と導電層との間にコロナ放電を発生させる
放電工程とを備えることを特徴とする。SUMMARY OF THE INVENTION A surface treatment method for a multilayer printed board according to the present invention is a method for performing surface treatment on a multilayer printed board comprising a laminate in which conductive layers and insulating layers are alternately laminated. A first arrangement in which a first electrode is arranged at a position facing a hole forming surface in which a hole for a via hole reaching the conductive layer is formed, and a dielectric is arranged between the hole forming surface and the first electrode; A step of arranging a second electrode at a position facing the first electrode with the multilayer printed circuit board interposed therebetween; and applying a voltage between the first electrode and the second electrode to form the first electrode. A discharge step of generating a corona discharge between the conductive layer and the conductive layer.
【0009】また、本発明に係る多層プリント基板の表
面処理装置は、導電層と絶縁層とが交互に積層された積
層体からなる多層プリント基板の表面処理を行なう装置
であって、導電層に達するビアホール用の孔が形成され
た孔形成面と対向する位置に配置された第1電極と、孔
形成面と第1電極との間に配置された誘電体と、多層プ
リント基板を挟んで第1電極と対向する位置に配置され
た第2電極と、第1電極と導電層との間にコロナ放電を
発生させるための電圧を、当該第1電極と第2電極との
間に印加する電圧印加部とを備えることを特徴とする。Further, the apparatus for treating the surface of a multilayer printed circuit board according to the present invention is an apparatus for performing a surface treatment on a multilayer printed circuit board comprising a laminate in which conductive layers and insulating layers are alternately laminated. A first electrode disposed at a position facing a hole forming surface in which a via hole to be formed is formed; a dielectric disposed between the hole forming surface and the first electrode; A second electrode disposed at a position facing the first electrode, and a voltage applied between the first electrode and the second electrode to generate a corona discharge between the first electrode and the conductive layer. And an application unit.
【0010】これらの発明によれば、孔形成面と第1電
極との間に誘電体が配置されることにより、この誘電体
が微小コンデンサの集合体として機能し、放電を特定の
位置に集中させないようにする役割を果たす。そのた
め、線状電極によるコロナ放電を用いた従来の処理技術
のようなアーク放電への移行を抑制することができ、孔
形成面等に損傷を与えることなくビアホール用の孔内部
のスミアを除去することが可能になる。また、コロナ放
電により孔形成面を親水化することができるため、小径
の孔に対しても湿式処理やメッキ処理等を容易に行なう
ことが可能になる。According to these inventions, the dielectric is arranged between the hole forming surface and the first electrode, so that the dielectric functions as an aggregate of minute capacitors, and discharge is concentrated at a specific position. Play a role to prevent. Therefore, it is possible to suppress the transition to the arc discharge as in the conventional processing technique using corona discharge by the linear electrode, and to remove the smear inside the via hole without damaging the hole forming surface and the like. It becomes possible. Further, since the hole forming surface can be made hydrophilic by corona discharge, it is possible to easily perform wet treatment, plating treatment, and the like even for small-diameter holes.
【0011】この多層プリント基板の表面処理方法にお
いて、上記第1配置工程では、第1電極として、線状、
格子状又は平面状に放電点が連続する電極を配置するこ
とも好ましい。In the method for treating a surface of a multilayer printed circuit board, in the first arranging step, a linear electrode is used as the first electrode.
It is also preferable to dispose electrodes in which discharge points are continuous in a grid or plane.
【0012】また、この多層プリント基板の表面処理装
置において、上記第1電極が、線状、格子状又は平面状
に放電点が連続する電極であることも好ましい。In the apparatus for treating a surface of a multilayer printed circuit board, it is also preferable that the first electrode is an electrode having a continuous discharge point in a linear, lattice or plane shape.
【0013】これらの発明のように、第1電極を線状、
格子状又は平面状に放電点が連続する構成とすれば、針
状電極によるコロナ放電を用いた上記従来技術のような
位置合わせの困難性の問題は生じない。また、第1電極
を格子状又は平面状に放電点が連続する構成とすること
により、孔形成面全体に対して一度に処理を行なうこと
ができ、処理時間の短縮を図ることが可能になる。As in these inventions, the first electrode is linear,
If the discharge points are arranged continuously in a grid or plane, the problem of difficulty in alignment as in the above-described conventional technique using corona discharge by needle electrodes does not occur. In addition, since the first electrode has a structure in which the discharge points are continuously arranged in a grid or a plane, processing can be performed on the entire hole forming surface at one time, and the processing time can be reduced. .
【0014】また、この多層プリント基板の表面処理方
法において、上記第1配置工程では、第1電極として、
複数の電極部材を配置することも好ましい。In the method for treating a surface of a multilayer printed circuit board, in the first disposing step, as the first electrode,
It is also preferable to arrange a plurality of electrode members.
【0015】また、この多層プリント基板の表面処理装
置において、上記第1電極が、複数の電極部材から構成
されたことも好ましい。In the apparatus for treating a surface of a multilayer printed circuit board, it is preferable that the first electrode is constituted by a plurality of electrode members.
【0016】これらの発明のように、第1電極を複数の
電極部材から構成すれば、多数の孔に対して一度に処理
を行なうことができ、処理時間の短縮を図ることが可能
になる。If the first electrode is composed of a plurality of electrode members as in these inventions, a large number of holes can be processed at one time, and the processing time can be reduced.
【0017】また、この多層プリント基板の表面処理方
法において、上記第1配置工程では、第1電極として、
長手方向の放電点の長さが孔形成面の対角線の長さ以上
である電極を配置することも好ましい。In the method for treating a surface of a multilayer printed circuit board, in the first disposing step, as the first electrode,
It is also preferable to dispose electrodes in which the length of the discharge point in the longitudinal direction is equal to or longer than the length of the diagonal line of the hole forming surface.
【0018】また、この多層プリント基板の表面処理装
置において、上記第1電極は、長手方向の放電点の長さ
が孔形成面の対角線の長さ以上であることも好ましい。In the apparatus for treating a surface of a multilayer printed circuit board, the first electrode preferably has a discharge point in the longitudinal direction having a length equal to or longer than a diagonal length of the hole forming surface.
【0019】多層プリント基板の孔形成面は通常長方形
又は正方形であるが、第1電極の長手方向の放電点の長
さが孔形成面の一辺の長さ以上であれば、孔形成面の一
辺と第1電極の長手方向とを平行に配置することによ
り、孔形成面の端部まで一度に処理を行なうことができ
る。しかし、孔形成面の一辺と第1電極の長手方向とを
平行に配置できなかった場合(すなわち、孔形成面の一
辺に対して第1電極の長手方向を傾けた状態で配置した
場合)には、孔形成面の端部に放電処理が行なわれない
部分が生じてしまうことがある。従って、これらの発明
のように、第1電極の長手方向の放電点の長さを孔形成
面の対角線の長さ以上とすれば、孔形成面の一辺に対し
て第1電極を正確に平行に配置しなくても、孔形成面の
端部まで一度に処理を行なうことが可能になる。The hole forming surface of the multilayer printed board is usually rectangular or square. However, if the length of the discharge point in the longitudinal direction of the first electrode is longer than the length of one side of the hole forming surface, one side of the hole forming surface. By arranging the electrode and the longitudinal direction of the first electrode in parallel, it is possible to perform the processing at one time up to the end of the hole forming surface. However, when one side of the hole forming surface and the longitudinal direction of the first electrode cannot be arranged in parallel (that is, when the longitudinal direction of the first electrode is inclined with respect to one side of the hole forming surface). In some cases, a portion where discharge treatment is not performed may occur at the end of the hole forming surface. Therefore, if the length of the discharge point in the longitudinal direction of the first electrode is equal to or greater than the length of the diagonal line of the hole forming surface as in these inventions, the first electrode is exactly parallel to one side of the hole forming surface. , It is possible to perform the processing all the way to the end of the hole forming surface.
【0020】また、この多層プリント基板の表面処理方
法において、上記誘電体が、第1電極の少なくとも孔形
成面と対向する部位に被覆されたことも好ましい。In the method for treating a surface of a multilayer printed circuit board, it is preferable that the dielectric is coated on at least a portion of the first electrode facing the hole forming surface.
【0021】また、この多層プリント基板の表面処理装
置において、上記誘電体が、第1電極の少なくとも孔形
成面と対向する部位に被覆されたことも好ましい。In the apparatus for treating a surface of a multilayer printed circuit board, it is preferable that the dielectric is coated on at least a portion of the first electrode facing the hole forming surface.
【0022】これらの発明のように、誘電体が第1電極
に被覆された一体構造とすれば、第1電極及び誘電体の
配置や移動を容易に行なうことが可能になる。As in these inventions, if an integrated structure is used in which the dielectric is covered with the first electrode, the first electrode and the dielectric can be easily arranged and moved.
【0023】また、この多層プリント基板の表面処理方
法において、上記放電工程では、第1電極と孔形成面と
を互いに相対的に移動させながらコロナ放電を発生させ
ることも好ましい。In the method of treating a surface of a multilayer printed circuit board, it is preferable that in the discharging step, corona discharge is generated while the first electrode and the hole forming surface are relatively moved.
【0024】また、この多層プリント基板の表面処理装
置において、第1電極と孔形成面とを互いに相対的に移
動させる移動手段をさらに備えることも好ましい。It is preferable that the apparatus for treating a surface of a multilayer printed circuit board further includes a moving means for moving the first electrode and the hole forming surface relatively to each other.
【0025】これらの発明のように、第1電極と孔形成
面とを互いに相対的に移動させることにより、第1電極
として例えば線状の電極を用いた場合でも孔形成面全体
に対して処理を行なうことができ、処理時間の短縮を図
ることが可能になる。By moving the first electrode and the hole forming surface relatively to each other as in these inventions, even when a linear electrode is used as the first electrode, the entire hole forming surface can be treated. And the processing time can be reduced.
【0026】また、この多層プリント基板の表面処理方
法において、レーザ光を照射することによりビアホール
用の孔を形成する穿孔工程をさらに備えることも好まし
い。It is preferable that the method for treating a surface of a multilayer printed circuit board further includes a punching step of forming a hole for a via hole by irradiating a laser beam.
【0027】また、この多層プリント基板の表面処理装
置において、ビアホール用の孔を形成するためのレーザ
光を発振するレーザ発振手段をさらに備えることも好ま
しい。It is preferable that the apparatus for treating a surface of a multilayer printed circuit board further includes a laser oscillating means for oscillating a laser beam for forming a via hole.
【0028】これらの発明のように、レーザ光(さらに
好ましくは赤外域のレーザ光)を用いてビアホール用の
孔を形成することにより、穿孔速度及びランニングコス
ト等の点において有利になる。特に、炭酸ガスレーザに
よるレーザ光は、銅によって反射されやすいという性質
を有するため、銅箔からなる導電層で穿孔を止めること
ができ、ビアホールの形成に好適である。By forming a via hole using laser light (more preferably, infrared laser light) as in these inventions, it is advantageous in terms of drilling speed, running cost, and the like. In particular, the laser beam emitted by the carbon dioxide gas laser has a property that it is easily reflected by copper, so that perforation can be stopped by a conductive layer made of copper foil, which is suitable for forming a via hole.
【0029】また、この多層プリント基板の表面処理方
法において、少なくとも孔形成面に湿式処理を施す湿式
処理工程をさらに備えることも好ましく、ビアホール用
の孔の内表面に導電性メッキを被覆するメッキ処理工程
をさらに備えることも好ましい。[0029] The surface treatment method for a multilayer printed circuit board preferably further comprises a wet treatment step of subjecting at least the hole forming surface to a wet treatment, and a plating treatment for covering the inner surface of the via hole with conductive plating. It is also preferable to further include a step.
【0030】また、この多層プリント基板の表面処理装
置において、少なくとも孔形成面に湿式処理を施す湿式
処理手段をさらに備えることも好ましい。ビアホール用
の孔の内表面に導電性メッキを被覆するメッキ処理手段
をさらに備えることも好ましい。It is preferable that the apparatus for treating a surface of a multilayer printed circuit board further comprises a wet treatment means for performing a wet treatment on at least a surface on which holes are formed. It is also preferable to further include plating means for coating the inner surface of the via hole with conductive plating.
【0031】これらの発明によれば、コロナ放電による
孔形成面の親水化の効力が薄れる前に、速やかに湿式処
理又はメッキ処理を行なうことが可能になる。また、多
層プリント基板のビアホール形成処理を本方法及び本装
置のみによって完結することができるため、他の処理装
置や運搬作業が不要となり、迅速なビアホールの形成を
実現することが可能になる。According to these inventions, it is possible to quickly perform the wet treatment or the plating treatment before the effect of hydrophilizing the hole forming surface by corona discharge is reduced. In addition, since the process of forming a via hole in a multilayer printed circuit board can be completed only by the present method and the present apparatus, other processing devices and transport operations are not required, and rapid formation of a via hole can be realized.
【0032】[0032]
【発明の実施の形態】以下、添付図面を参照しながら、
本発明に係る多層プリント基板の表面処理方法及び表面
処理装置の実施形態について詳細に説明する。なお、図
面の説明において、同一又は相当要素には同一の符号を
付し、重複する説明は省略する。BRIEF DESCRIPTION OF THE DRAWINGS FIG.
An embodiment of a surface treatment method and a surface treatment apparatus for a multilayer printed board according to the present invention will be described in detail. In the description of the drawings, the same or corresponding elements will be denoted by the same reference characters, without redundant description.
【0033】図1は、本実施形態に係る多層プリント基
板の表面処理方法を説明するフローチャートである。同
図に示すように、本実施形態に係る多層プリント基板の
表面処理方法は、大きく4つの工程に分けることができ
る。以下、各工程において用いられる装置及び各工程に
おける処理について詳細に説明する。FIG. 1 is a flowchart illustrating a method for treating the surface of a multilayer printed circuit board according to the present embodiment. As shown in the figure, the surface treatment method for a multilayer printed circuit board according to the present embodiment can be roughly divided into four steps. Hereinafter, the apparatus used in each step and the processing in each step will be described in detail.
【0034】まず、多層プリント基板にビアホール用の
孔を形成する第1工程について説明する。図2は、第1
工程における処理を説明する斜視図である。同図に示す
ように、この第1工程では、レーザ発振部11、ガルバ
ノミラー15及び16、並びに、f−θレンズ17が用
いられる。ここで、レーザ発振部11は、炭酸ガス(C
O2)レーザ発振器12と、コリメートレンズ13等を
含む転写光学系14とを有する。また、ガルバノミラー
15及び16は、それぞれ図2におけるy軸及びx軸に
ついて回転可能に設置されており、f−θレンズ17
は、ガルバノミラー16の下方に設置されている。First, the first step of forming a via hole in a multilayer printed circuit board will be described. FIG. 2 shows the first
It is a perspective view explaining processing in a process. As shown in the figure, in the first step, a laser oscillation unit 11, galvanometer mirrors 15 and 16, and an f-θ lens 17 are used. Here, the laser oscillating unit 11 is provided with a carbon dioxide gas (C
O 2 ) a laser oscillator 12 and a transfer optical system 14 including a collimator lens 13 and the like. Further, the galvanometer mirrors 15 and 16 are installed so as to be rotatable about the y-axis and the x-axis in FIG.
Is installed below the galvanometer mirror 16.
【0035】第1工程では、絶縁層101、導電層10
2及び絶縁層103が交互に積層された積層体からなる
多層プリント基板100が、孔形成面を上方に向けてf
−θレンズ17の下方に配置された後、ガルバノミラー
15及び16によってレーザ照射位置の調整が行なわ
れ、レーザ発振部22からレーザ光が発振される。この
レーザ光は、ガルバノミラー15及び16によって反射
された後、f−θレンズ17によって集光され、基板1
00の所定のビアホール形成箇所に照射される。また、
複数のビアホールを形成する場合には、その都度ガルバ
ノミラー15及び16によるレーザ照射位置の調整が行
なわれ、レーザ光が繰り返し照射される。これにより、
基板100の孔形成面には導電層102に達するビアホ
ール用の孔104が形成される。In the first step, the insulating layer 101 and the conductive layer 10
2 and a multilayer printed circuit board 100 composed of a laminated body in which insulating layers 103 are alternately laminated.
After being disposed below the −θ lens 17, the laser irradiation position is adjusted by the galvanometer mirrors 15 and 16, and the laser light is oscillated from the laser oscillation unit 22. This laser light is reflected by the galvanometer mirrors 15 and 16, and then condensed by the f-θ lens 17.
Irradiation is performed at a predetermined via hole formation location of 00. Also,
When a plurality of via holes are formed, the laser irradiation position is adjusted by the galvanomirrors 15 and 16 each time, and the laser light is repeatedly irradiated. This allows
A hole 104 for a via hole reaching the conductive layer 102 is formed on the hole forming surface of the substrate 100.
【0036】第1工程において、レーザ光により基板1
00に形成されたビアホール用の孔104は、図3に示
すような、底部の径が上部の径よりやや小さい部分錐形
となる。また、この孔104の底部には、絶縁層101
の構成物質の残滓からなるスミア105が残っており、
この状態で孔104に導電メッキを被覆しても、このメ
ッキ層と導電層102との導通がとれなくなるため、以
下の第2及び第3工程においてスミア105が除去され
ることになる。In the first step, the substrate 1 is
The via hole 104 formed at 00 has a partial conical shape whose bottom diameter is slightly smaller than its top diameter, as shown in FIG. Further, the insulating layer 101 is provided at the bottom of the hole 104.
Smear 105 consisting of the residue of the constituent material of
Even if the hole 104 is coated with conductive plating in this state, conduction between the plating layer and the conductive layer 102 cannot be established, so that the smear 105 is removed in the following second and third steps.
【0037】次に、孔形成面にコロナ放電を行なう第2
工程について説明する。図4は、第2工程における処理
を説明する断面図であり、図5は、図4のI−I断面図
である。これらの図に示すように、この第2工程では、
基板100の孔形成面の上方に間隔a(0.1mm〜9
mm、より好ましくは0.3mm〜5mm)をおいて第
1電極22が配置される。この第1電極22は、金属製
の丸棒又はパイプからなる電極であり、周囲に誘電体2
3が被覆されている。ここで、第1電極22の長さを基
板100の短辺の長さ以上とすれば、基板100に一次
元状に形成された複数の孔104に対して一度に処理を
行なえるため好ましく、第1電極22の長さを基板10
0の対角線の長さ以上とすれば、基板100の一辺と第
1電極22の長手方向とを正確に平行に配置しなくて
も、基板100の端部まで一度に処理を行なえるためよ
り好ましい。また、第1電極22に被覆された誘電体2
3にはガラス、セラミックス又はゴム等が用いられ、厚
さは0.2〜5mm(好ましくは0.5〜2.5mm)
とされる。さらに、基板100を第1電極22の長手方
向と直交する方向に移動させる移動手段(図示せず)が
設けられている。Next, a second step of performing corona discharge on the hole forming surface is described.
The steps will be described. FIG. 4 is a cross-sectional view for explaining the processing in the second step, and FIG. 5 is a cross-sectional view along II of FIG. As shown in these figures, in this second step,
An interval a (0.1 mm to 9 mm) is provided above the hole forming surface of the substrate 100.
mm, more preferably 0.3 mm to 5 mm). The first electrode 22 is an electrode made of a metal rod or pipe, and has a dielectric 2 around it.
3 are coated. Here, it is preferable that the length of the first electrode 22 be equal to or longer than the length of the short side of the substrate 100, since the processing can be performed on the plurality of holes 104 formed one-dimensionally in the substrate 100 at one time. The length of the first electrode 22 is
It is more preferable that the length be equal to or greater than the length of the diagonal line of 0 because one side of the substrate 100 and the longitudinal direction of the first electrode 22 can be processed all at once up to the end of the substrate 100 without having to be arranged exactly in parallel. . In addition, the dielectric 2 coated on the first electrode 22
Glass, ceramics or rubber is used for 3 and the thickness is 0.2 to 5 mm (preferably 0.5 to 2.5 mm)
It is said. Further, moving means (not shown) for moving the substrate 100 in a direction orthogonal to the longitudinal direction of the first electrode 22 is provided.
【0038】基板100の孔形成面の反対面側には、基
板100より面積の広い金属板からなる第2電極24が
配置される。この第2電極24は接地されていてもよ
く、接地されていなくてもよい。また、第1電極22及
び第2電極24は、外部回路により高周波電源21を介
して接続される。この高周波電源21は、第1電極22
及び第2電極24に対し、5kHz〜500kHzの高
周波数で4kV〜20kVの交流電圧を印加することが
可能になっている。A second electrode 24 made of a metal plate having a larger area than the substrate 100 is arranged on the opposite side of the substrate 100 from the hole forming surface. The second electrode 24 may or may not be grounded. Further, the first electrode 22 and the second electrode 24 are connected via an RF circuit 21 by an external circuit. The high-frequency power supply 21 includes a first electrode 22
In addition, an AC voltage of 4 kV to 20 kV can be applied to the second electrode 24 at a high frequency of 5 kHz to 500 kHz.
【0039】この第2工程において、高周波電源21に
より第1電極22及び第2電極24に電圧を印加してい
くと、各電極間の電界が増大し、電界がある臨界値に達
するとコロナ放電が発生する。このとき、第1電極22
から発生した放電は、孔104において露出した導電層
102へと集中する。これにより、孔104の底部に残
るスミア105を分解又は蒸発させて除去することがで
きる。また、第1電極22から発生した放電の一部が基
板100の孔形成面に照射される。これにより、孔形成
面を迅速に親水化することができる。こうしたコロナ放
電処理を、移動手段(図示せず)により基板100を第
1電極22の長手方向と直交する方向に移動させながら
行なうことで、すべての孔104の底部に残るスミア1
05を除去すると共に、孔形成面全体を親水化すること
ができる。In this second step, when a voltage is applied to the first electrode 22 and the second electrode 24 by the high frequency power supply 21, the electric field between the electrodes increases, and when the electric field reaches a certain critical value, corona discharge occurs. Occurs. At this time, the first electrode 22
Is concentrated on the conductive layer 102 exposed in the hole 104. Thereby, the smear 105 remaining at the bottom of the hole 104 can be removed by decomposition or evaporation. Further, a part of the discharge generated from the first electrode 22 is applied to the hole forming surface of the substrate 100. Thereby, the pore forming surface can be rapidly hydrophilized. By performing such a corona discharge process while moving the substrate 100 in a direction orthogonal to the longitudinal direction of the first electrode 22 by a moving means (not shown), the smear 1 remaining at the bottom of all the holes 104 is obtained.
05 can be removed, and the entire hole forming surface can be made hydrophilic.
【0040】ここで、この第2工程におけるコロナ放電
処理の優位性を、プラズマ放電を用いた従来の処理技術
(以下、従来例1)、針状電極によるコロナ放電を用い
た従来の処理技術(以下、従来例2)、線状電極による
コロナ放電を用いた従来の処理技術(以下、従来例3)
と比較しながら具体的に説明する。Here, the superiority of the corona discharge treatment in the second step is based on the conventional treatment technique using plasma discharge (hereinafter referred to as Conventional Example 1) and the conventional treatment technique using corona discharge using needle-like electrodes ( Hereinafter, Conventional Example 2), a conventional processing technique using corona discharge with a linear electrode (hereinafter, Conventional Example 3).
This will be specifically described in comparison with.
【0041】図6は、従来例1における処理技術を説明
する断面図である。同図に示すように、この従来例1で
は、基板100を挟んで電極32及び33が対向して配
置されると共に、各電極が外部回路により高周波電源3
1を介して接続されており、この高周波電源31により
各電極に電圧を印加させて各電極間にプラズマ放電を発
生させ、基板100の孔形成面にプラズマを照射させ
る。FIG. 6 is a sectional view for explaining the processing technique in the first conventional example. As shown in FIG. 1, in the conventional example 1, the electrodes 32 and 33 are arranged to face each other with the substrate 100 interposed therebetween, and each electrode is connected to the high frequency power supply 3 by an external circuit.
The high-frequency power supply 31 applies a voltage to each electrode to generate a plasma discharge between the electrodes, thereby irradiating the plasma on the hole forming surface of the substrate 100.
【0042】しかしながら、この従来例1には以下のよ
うな問題点があった。第1の問題点は、除去対象が10
0Å程度の有機物のみである点である。そのため、これ
より厚い有機物層の除去には時間がかかってしまうこと
になり、孔104に厚いスミア層が残っている場合等に
は、迅速なスミアの除去ができなかった。また、無機物
の除去はできないため、穿孔処理の際に生じた導電層1
02のバリを除去することはできなかった。一方、本実
施形態の第2工程におけるコロナ放電処理では、孔10
4に厚いスミア層が残っている場合等にも迅速なスミア
の除去ができ、穿孔処理(第1工程)の際に生じた導電
層102のバリも除去することができる。However, the conventional example 1 has the following problems. The first problem is that the removal target is 10
The point is that only organic matter of about 0 ° is present. Therefore, it takes a long time to remove the thicker organic layer, and when a thick smear layer remains in the hole 104, the smear cannot be quickly removed. In addition, since the inorganic substance cannot be removed, the conductive layer 1 generated at the time of the perforation processing is removed.
02 was not able to be removed. On the other hand, in the corona discharge treatment in the second step of the present embodiment, the holes 10
In the case where a thick smear layer remains on the substrate 4, smear can be quickly removed, and burrs of the conductive layer 102 generated during the perforation process (first step) can also be removed.
【0043】従来例1の第2の問題点は、孔104内部
にはプラズマが侵入しにくい点である。すなわち、図7
に示すようにプラズマは孔形成面までしか到達しないた
め、特に孔104が小径である場合には内部のスミアの
除去は困難になる。図8に示すように孔104の底面ま
でプラズマを到達させるには、必要以上にプラズマ強度
を高くしなければならないが、必要以上にプラズマ強度
を高くすると、図9の破線の位置であった孔形成面が削
られてしまい、図9の実線のように表面が荒れてしまう
ことがあった。一方、本実施形態の第2工程におけるコ
ロナ放電処理では、第1電極22から発生した放電は、
その放電特性上、図10の矢印に示すように孔104に
おいて露出した導電層102へと集中するため、孔10
4が小径であっても内部に侵入させることができる。The second problem of the first conventional example is that plasma does not easily enter the inside of the hole 104. That is, FIG.
As shown in (1), since the plasma reaches only the hole forming surface, it is difficult to remove the smear inside, particularly when the hole 104 has a small diameter. As shown in FIG. 8, in order for plasma to reach the bottom surface of the hole 104, the plasma intensity must be increased more than necessary. However, if the plasma intensity is increased more than necessary, the hole indicated by the broken line in FIG. In some cases, the formed surface was shaved and the surface became rough as shown by the solid line in FIG. On the other hand, in the corona discharge treatment in the second step of the present embodiment, the discharge generated from the first electrode 22 is:
Due to its discharge characteristics, as shown by the arrow in FIG.
Even if 4 has a small diameter, it can penetrate inside.
【0044】従来例1の第3の問題点は、処理にコスト
や手間がかかる点である。すなわち、従来例1では、M
Hzオーダーの高周波電圧を印加させる高周波電源や圧
力制御可能なチャンバー等の大型の装置が必要とされる
と共に、プラズマ源として酸素、ヘリウム又はアルゴン
等のプラズマガスの供給が必要とされていた。また、チ
ャンバー内を減圧する作業やプラズマを安定させるため
の調整作業が必要となり、処理時間が長くなっていた。
一方、本実施形態の第2工程におけるコロナ放電処理に
用いられる高周波電源21はkHzオーダーのものでよ
く、大気圧下の空気中で放電を行なえるため特殊な設備
や作業が不要であり、迅速な処理を行なうことができ
る。The third problem of the conventional example 1 is that the processing requires cost and labor. That is, in Conventional Example 1, M
A large-sized apparatus such as a high-frequency power supply for applying a high-frequency voltage on the order of Hz and a pressure-controllable chamber is required, and a supply of a plasma gas such as oxygen, helium, or argon is required as a plasma source. In addition, an operation for reducing the pressure in the chamber and an adjustment operation for stabilizing the plasma are required, and the processing time is long.
On the other hand, the high-frequency power supply 21 used for the corona discharge treatment in the second step of the present embodiment may be of the order of kHz, and can perform discharge in air under atmospheric pressure, so that special equipment and work are not required, and Processing can be performed.
【0045】図11は、従来例2における処理技術を説
明する断面図である。同図に示すように、この従来例2
では、基板100の孔形成面側に針状電極42が配置さ
れると共に、孔形成面の反対面側に対向電極43が配置
され、各電極が外部回路により高周波電源41を介して
接続されている。この従来例2においては、針状電極4
2を孔104近傍に配置した後、高周波電源41により
各電極に電圧を印加させて各電極間にコロナ放電を発生
させ、基板100の孔形成面に放電を照射させる。FIG. 11 is a sectional view for explaining a processing technique in the second conventional example. As shown in FIG.
In the embodiment, the needle-shaped electrode 42 is arranged on the hole forming surface side of the substrate 100, the counter electrode 43 is arranged on the opposite surface side of the hole forming surface, and each electrode is connected by an external circuit via the high frequency power supply 41. I have. In this conventional example 2, the needle electrode 4
After the electrodes 2 are arranged in the vicinity of the holes 104, a voltage is applied to each electrode by the high frequency power supply 41 to generate corona discharge between the electrodes, and the discharge is applied to the hole forming surface of the substrate 100.
【0046】しかしながら、この従来例2では、基板1
00に形成された孔104の位置を正確に把握すると共
に、針状電極42をこの孔104近傍に正確に配置する
必要がある。そのため、針状電極42を正確に位置合わ
せする手段が別途必要となり、特に孔104が小径であ
る場合には針状電極42の正確な位置合わせが困難なも
のとなっていた。また、多数の孔が不規則的に配列され
ている場合等には、針状電極42の位置合わせを繰り返
し行なわなければならず、手間が増えて処理時間が長く
なっていた。However, in the conventional example 2, the substrate 1
In addition to accurately grasping the position of the hole 104 formed in the hole 00, it is necessary to accurately arrange the needle electrode 42 in the vicinity of the hole 104. Therefore, a separate means for accurately positioning the needle electrode 42 is required, and it has been difficult to accurately position the needle electrode 42, particularly when the hole 104 has a small diameter. In addition, when a large number of holes are irregularly arranged, it is necessary to repeat the positioning of the needle-shaped electrodes 42, which increases the labor and the processing time.
【0047】また、従来例3では、図12に示すような
線状電極51を用いて基板100の孔形成面にコロナ放
電を照射させる。この従来例3では、針状電極に代えて
線状電極51が用いられているため位置合わせの困難性
は軽減されているが、このように線状電極51をむき出
しにした状態でコロナ放電を発生させると、放電は不安
定になりやすく、一箇所に電流集中が生じてアーク放電
に移行することがあり、必要以上の大電流が流れるおそ
れがあった。そのため、図12の破線の位置であった絶
縁層101を損傷して、図12の実線のように孔104
を広げてしまうこともあった。In the third conventional example, corona discharge is applied to the hole forming surface of the substrate 100 using the linear electrodes 51 as shown in FIG. In the third conventional example, since the linear electrodes 51 are used instead of the needle electrodes, the difficulty of alignment is reduced. However, the corona discharge is performed with the linear electrodes 51 exposed in this manner. When it is generated, the discharge is likely to be unstable, and current concentration may occur at one location, causing a transition to arc discharge, and a larger current than necessary may flow. Therefore, the insulating layer 101 at the position indicated by the broken line in FIG. 12 is damaged, and the hole 104 is formed as shown by the solid line in FIG.
Was sometimes spread out.
【0048】一方、本実施形態の第2工程において用い
られる電極22には誘電体23が被覆されている。この
誘電体23は、図13に示すような微小コンデンサ25
a、25b、…、25nの集合として機能し、放電を特
定の位置に集中させないようにする役割を果たす。すな
わち、印加される高周波電圧の半周期において、ある微
小コンデンサが充電されてしまえばその微小コンデンサ
の位置で電流は流れなくなって他の微小コンデンサの位
置で電流が流れ、またその微小コンデンサが充電されて
しまえば他の微小コンデンサの位置で電流が流れ、とい
ったように、電流が流れる位置が順次変化することにな
る。また、次の半周期においては、微小コンデンサには
逆向きの充電が行なわれ、逆向きの電流が流れる位置が
順次変化することになる。つまり、高周波電圧Vの半周
期ごとに図14に示すような電流Iが流れることにな
る。このように、本実施形態の第2工程では、従来例3
のような特定の位置への放電集中を防止してアーク放電
への移行を抑制することができ、絶縁層101等に損傷
を与えるおそれがない。On the other hand, the electrode 22 used in the second step of this embodiment is covered with a dielectric 23. This dielectric material 23 is a small capacitor 25 as shown in FIG.
a, 25b,..., 25n, and serves to prevent the discharge from being concentrated at a specific position. That is, if a certain minute capacitor is charged in a half cycle of the applied high-frequency voltage, the current stops flowing at the position of the minute capacitor, the current flows at the position of another minute capacitor, and the minute capacitor is charged. In this case, the current flowing position changes sequentially, for example, the current flows at the position of another minute capacitor. In the next half cycle, the minute capacitor is charged in the reverse direction, and the position where the reverse current flows changes sequentially. That is, a current I as shown in FIG. 14 flows every half cycle of the high frequency voltage V. Thus, in the second step of the present embodiment, the third conventional example is used.
And the transition to arc discharge can be suppressed, and there is no risk of damaging the insulating layer 101 and the like.
【0049】以上のように、本実施形態の第2工程にお
けるコロナ放電処理では、従来例1、従来例2及び従来
例3における問題点を解決し、迅速かつ効果的な表面処
理が行なえる。As described above, in the corona discharge treatment in the second step of the present embodiment, the problems in Conventional Examples 1, 2, and 3 can be solved, and a quick and effective surface treatment can be performed.
【0050】なお、ここで本実施形態の第2工程におけ
るコロナ放電処理による親水化の効果を表わす実験例を
示す。この実験例では、基板100の面積を150mm
×150mm、厚さを1mmとし、絶縁層(エポキシ樹
脂)101の厚さを80μm、導電層(銅)102の厚
さを50μmとして、上部の径が120μmの孔104
を1mm間隔で形成したものを用いた。また、高周波電
源21の交流電圧出力を10kV、周波数を20kHz
と設定し、第1電極22として、厚さ1.5mmのシリ
コンゴムからなる誘電体23が被覆された直径5mmの
ステンレス製丸棒を用い、放電間隔aが1mmとなるよ
う配置した。こうした条件のもと、第1電極22から発
生させたコロナ放電を基板100の孔形成面(エポキシ
樹脂層表面)に照射し、照射時間と孔形成面の放電照射
部位における水の接触角との関係を測定したところ、図
15の実線に示すような測定結果を得た。コロナ放電に
代えて紫外線を孔形成面に照射した例(同図破線参照)
と比較しても明らかなように、コロナ放電の照射により
孔形成面が迅速(約1〜2秒程度)に親水化できること
が分かる。また、導電層(銅層)表面に対しても同様の
測定を行なったところ、同図に示すように、エポキシ樹
脂層表面の場合と同じく非常に迅速に親水化できること
が分かる。さらに、図示はしないが、プラズマを孔形成
面に照射した場合には親水化に数分程度かかることが測
定されており、プラズマを用いた表面処理と比較しても
コロナ放電の照射により孔形成面を迅速に親水化できる
ことが確認される。Here, an experimental example showing the effect of hydrophilization by corona discharge treatment in the second step of this embodiment will be described. In this experimental example, the area of the substrate 100 was set to 150 mm
A hole 104 having an upper diameter of 120 μm with an insulating layer (epoxy resin) 101 having a thickness of 80 μm, a conductive layer (copper) 102 having a thickness of 50 μm, and a thickness of 1 mm.
Formed at intervals of 1 mm. The AC voltage output of the high frequency power supply 21 is 10 kV, and the frequency is 20 kHz.
As the first electrode 22, a stainless steel round bar having a diameter of 5 mm coated with a dielectric material 23 made of silicon rubber having a thickness of 1.5 mm was used and arranged so that the discharge interval a was 1 mm. Under these conditions, a corona discharge generated from the first electrode 22 is applied to the hole forming surface (epoxy resin layer surface) of the substrate 100, and the irradiation time and the contact angle of water at the discharge irradiation site of the hole forming surface are determined. When the relationship was measured, a measurement result as shown by a solid line in FIG. 15 was obtained. Example of irradiating the hole forming surface with ultraviolet rays instead of corona discharge (see broken line in the figure)
As is apparent from comparison with the above, it can be understood that the pore-forming surface can be rapidly and hydrophilically (approximately 1 to 2 seconds) by irradiation with corona discharge. In addition, when the same measurement was performed on the surface of the conductive layer (copper layer), as shown in the figure, it was found that the surface could be hydrophilized very quickly as in the case of the surface of the epoxy resin layer. Further, although not shown, it has been measured that when plasma is applied to the surface on which holes are formed, it takes about several minutes for hydrophilization. It is confirmed that the surface can be rapidly hydrophilized.
【0051】また、導電層102が銅から構成される場
合、コロナ放電処理の時間が長いと銅が酸化してしまう
ため、酸化を防止するにはコロナ放電処理の時間を1〜
5秒程度にとどめることが好ましい。上述のように、基
板100を第1電極22の長手方向と直交する方向に移
動させることによって孔形成面全体にコロナ放電処理を
行なう場合には、基板100の移動速度を変えることで
放電処理時間を調整することができ、導電層102の酸
化を防止することができる。例えば、第1電極22が径
5mmの丸棒である場合、基板100の移動速度は10
mm/秒程度とすればよい。When the conductive layer 102 is made of copper, if the corona discharge treatment time is long, copper is oxidized.
It is preferable to keep it for about 5 seconds. As described above, when the corona discharge treatment is performed on the entire hole forming surface by moving the substrate 100 in a direction orthogonal to the longitudinal direction of the first electrode 22, the discharge processing time is changed by changing the moving speed of the substrate 100. Can be adjusted, and oxidation of the conductive layer 102 can be prevented. For example, when the first electrode 22 is a round bar having a diameter of 5 mm, the moving speed of the substrate 100 is 10 mm.
mm / sec.
【0052】次に、孔形成面に湿式処理を施す第3工程
について説明する。図16は、第3工程における処理を
説明する断面図である。同図に示すように、この第3工
程では、過マンガン酸カリウム溶液等のデスミア溶液6
2が入った処理漕61内に基板100が浸され、孔形成
面が湿式処理される。一般に、孔104の径が100μ
m以下であると表面張力によって液体が孔104内部に
浸入することは困難となるが、第2工程におけるコロナ
放電照射の効果により、デスミア溶液62が孔104内
部にスムーズに浸入することができ、これにより第2工
程で除去できなかったスミア105を除去することがで
きる。Next, the third step of performing a wet treatment on the hole forming surface will be described. FIG. 16 is a cross-sectional view illustrating a process in the third step. As shown in the figure, in this third step, a desmear solution 6 such as a potassium permanganate solution is used.
The substrate 100 is immersed in the processing tank 61 containing the substrate 2, and the hole forming surface is wet-processed. Generally, the diameter of the hole 104 is 100 μm.
m or less, it is difficult for the liquid to enter the inside of the hole 104 due to surface tension, but due to the effect of the corona discharge irradiation in the second step, the desmear solution 62 can smoothly enter the inside of the hole 104, This makes it possible to remove the smear 105 that could not be removed in the second step.
【0053】なお、この第3工程では、上述したデスミ
ア処理のほか、必要に応じて他の湿式処理も行なわれ
る。例えば、孔104内における導電層102の露出部
分が酸化物被膜で覆われている場合には導通不良の原因
となってしまうため、還元剤溶液等によって酸化物被膜
を除去する処理が行なわれる。また、孔104内表面を
粗化してメッキ載りをよくするために、触媒等を含む処
理溶液による黒化処理が行なわれる。こうした他の湿式
処理においても、第2工程におけるコロナ放電照射の効
果により、各溶液を孔104内部にスムーズに浸入させ
ることができる。In the third step, in addition to the desmear processing described above, other wet processing is performed as necessary. For example, if the exposed portion of the conductive layer 102 in the hole 104 is covered with an oxide film, a conduction failure may be caused. Therefore, a process of removing the oxide film with a reducing agent solution or the like is performed. Further, in order to roughen the inner surface of the hole 104 to improve plating, a blackening process using a processing solution containing a catalyst or the like is performed. Even in such other wet processing, the respective solutions can smoothly penetrate into the holes 104 by the effect of the corona discharge irradiation in the second step.
【0054】最後に、孔内部にメッキを被覆する第4工
程について説明する。図17は、第4工程における処理
を説明する断面図である。同図に示すように、この第4
工程では、孔形成面及び孔104内表面に無電解銅メッ
キ71が被覆される。このメッキ被覆処理は、第3工程
と同様にメッキ液の入った浴槽内に基板を浸すことによ
り行なわれるが、ここでも第2工程におけるコロナ放電
照射の効果により、メッキ液を孔104内部にスムーズ
に浸入させることができる。こうしたメッキ被覆処理に
より、孔104にビアホールが形成され、基板100に
立体的な電気回路が形成されることになる。Finally, the fourth step of coating the inside of the hole with plating will be described. FIG. 17 is a cross-sectional view illustrating a process in the fourth step. As shown in FIG.
In the process, the hole forming surface and the inner surface of the hole 104 are coated with the electroless copper plating 71. This plating coating treatment is performed by immersing the substrate in a bath containing a plating solution as in the third step. Here, however, the plating solution is smoothly introduced into the hole 104 by the effect of the corona discharge irradiation in the second step. Can be infiltrated. By such plating treatment, a via hole is formed in the hole 104, and a three-dimensional electric circuit is formed on the substrate 100.
【0055】以上説明したように、本実施形態によれ
ば、上記従来例1、従来例2及び従来例3と比較して、
迅速かつ効果的な表面処理を行なうことができる。すな
わち、特定の位置への放電集中を防止してアーク放電へ
の移行を抑制し、孔形成面等に損傷を与えることなくビ
アホール用の孔内部のスミアを除去することができる。
また、コロナ放電により孔形成面を親水化させること
で、小径の孔に対しても湿式処理やメッキ処理等を容易
に行なうことができる。従って、本実施形態の第1〜第
4工程により、電気的導通を十分に備えたビアホールを
形成することができる。As described above, according to the present embodiment, compared with the above-described Conventional Example 1, Conventional Example 2, and Conventional Example 3,
Quick and effective surface treatment can be performed. That is, it is possible to prevent discharge concentration at a specific position, suppress transition to arc discharge, and remove smear inside the via hole for the hole without damaging the hole forming surface and the like.
In addition, by making the hole forming surface hydrophilic by corona discharge, a wet process, a plating process, and the like can be easily performed even on a small-diameter hole. Therefore, the first to fourth steps of the present embodiment can form a via hole having sufficient electrical continuity.
【0056】なお、本発明に係る多層プリント基板の表
面処理方法及び表面処理装置は、上記実施形態に記載の
態様に限定されるものではなく、他の条件等に応じて種
々の変形態様をとることが可能である。例えば、上記実
施形態の第2工程において、基板100に接触した状態
で第2電極24を配置する必要はなく、基板100と第
2電極24との間にも別途の誘電体部材を配置してもよ
い。The method and apparatus for treating the surface of a multilayer printed board according to the present invention are not limited to those described in the above embodiments, but may take various modifications in accordance with other conditions. It is possible. For example, in the second step of the above embodiment, it is not necessary to dispose the second electrode 24 in contact with the substrate 100, and a separate dielectric member is disposed between the substrate 100 and the second electrode 24. Is also good.
【0057】また、上記実施形態の第2工程では、第1
電極22として線状電極を用いる例について説明した
が、この第1電極22として、放電点が格子状(メッシ
ュ状)に形成された格子状電極や、第2電極24と同様
の平面状電極を用いることも好ましい。このような格子
状電極や平面状電極を用いれば、孔形成面全体に対して
一度に処理を行なうことができ、処理時間の短縮を図る
ことができる。さらに、この第1電極22として、複数
の電極を用いることも好ましい。このように複数の電極
を用いれば、多数の孔に対して一度に処理を行なうこと
ができ、処理時間の短縮を図ることができる。In the second step of the above embodiment, the first step
Although an example in which a linear electrode is used as the electrode 22 has been described, a grid electrode in which discharge points are formed in a grid shape (mesh shape) or a planar electrode similar to the second electrode 24 is used as the first electrode 22. It is also preferable to use them. If such a grid electrode or a planar electrode is used, processing can be performed on the entire hole forming surface at once, and the processing time can be reduced. Further, it is also preferable to use a plurality of electrodes as the first electrode 22. By using a plurality of electrodes as described above, processing can be performed on many holes at once, and the processing time can be reduced.
【0058】また、上記実施形態の第2工程では、第1
電極22の全面に誘電体23が被覆された例について説
明したが、これに限定されるものではなく、誘電体が第
1電極22と基板100との間に配置されていればよ
い。例えば、図4及び図5における第1電極22の下部
側のみに誘電体を被覆することとしてもよいし、図18
に示すように、独立した誘電体部材26を第1電極22
の下方に配置することとしてもよい。In the second step of the above embodiment, the first step
Although an example in which the dielectric 23 is coated on the entire surface of the electrode 22 has been described, the present invention is not limited to this, and the dielectric may be disposed between the first electrode 22 and the substrate 100. For example, only the lower side of the first electrode 22 in FIGS. 4 and 5 may be covered with a dielectric, or FIG.
As shown in FIG. 3, the independent dielectric member 26 is connected to the first electrode 22.
Below.
【0059】また、上記実施形態の第2工程では、基板
100を第1電極22の長手方向と直交する方向に移動
させることによって孔形成面全体に処理を行なう例につ
いて説明したが、基板100を移動させる代わりに第1
電極22を移動させることによって孔形成面全体に処理
を行なうこととしてもよい。In the second step of the above-described embodiment, an example has been described in which the substrate 100 is moved in a direction perpendicular to the longitudinal direction of the first electrode 22 to perform processing on the entire surface on which the holes are formed. First instead of moving
The processing may be performed on the entire hole forming surface by moving the electrode 22.
【0060】[0060]
【発明の効果】本発明に係る多層プリント基板の表面処
理方法及び表面処理装置によれば、従来の処理技術が有
する問題点を解決し、迅速かつ効果的な表面処理を行な
うことが可能になる。According to the method and apparatus for treating the surface of a multilayer printed circuit board according to the present invention, it is possible to solve the problems of the conventional processing techniques and to carry out a quick and effective surface treatment. .
【0061】すなわち、孔形成面と第1電極との間に誘
電体が配置されることにより、この誘電体が微小コンデ
ンサの集合体として機能し、放電を特定の位置に集中さ
せないようにする役割を果たす。そのため、線状電極に
よるコロナ放電を用いた従来の処理技術のようなアーク
放電への移行を抑制することができ、孔形成面等に損傷
を与えることなくビアホール用の孔内部のスミアを除去
することが可能になる。また、コロナ放電により孔形成
面を親水化することができるため、小径の孔に対しても
湿式処理やメッキ処理等を容易に行なうことが可能にな
り、ひいては十分な電気的導通を備えたビアホールを形
成することができる。That is, by disposing a dielectric between the hole forming surface and the first electrode, the dielectric functions as an aggregate of minute capacitors, and prevents the discharge from being concentrated at a specific position. Fulfill. Therefore, it is possible to suppress the transition to the arc discharge as in the conventional processing technique using corona discharge by the linear electrode, and to remove the smear inside the via hole without damaging the hole forming surface and the like. It becomes possible. In addition, since the hole forming surface can be made hydrophilic by corona discharge, it is possible to easily perform wet processing, plating processing, and the like even for small-diameter holes, and thus, a via hole having sufficient electrical continuity. Can be formed.
【0062】また、第1電極を線状、格子状又は平面状
に放電点が連続する構成とすれば、針状電極によるコロ
ナ放電を用いた上記従来技術のような位置合わせの困難
性の問題は生じない。さらに、第1電極を格子状又は平
面状に放電点が連続する構成とすることにより、孔形成
面全体に対して一度に表面処理を行なうことができ、処
理時間の短縮を図ることが可能になる。Further, if the first electrode has a structure in which discharge points are continuous in a linear, lattice or plane shape, there is a problem of difficulty in alignment as in the above-mentioned prior art using corona discharge by needle electrodes. Does not occur. Further, by forming the first electrode in a configuration in which the discharge points are continuous in a grid or plane, surface treatment can be performed on the entire hole forming surface at one time, and the processing time can be reduced. Become.
【0063】また、第1電極を複数の電極部材から構成
すれば、多数の孔に対して一度に処理を行なうことがで
き、処理時間の短縮を図ることが可能になる。Further, if the first electrode is composed of a plurality of electrode members, a large number of holes can be processed at one time, and the processing time can be reduced.
【0064】また、第1電極の長手方向の放電点の長さ
を孔形成面の対角線の長さ以上とすれば、孔形成面の一
辺に対して第1電極を正確に平行に配置しなくても、孔
形成面の端部まで一度に処理を行なうことが可能にな
る。Further, if the length of the discharge point in the longitudinal direction of the first electrode is set to be equal to or greater than the length of the diagonal line of the hole forming surface, the first electrode will not be arranged exactly parallel to one side of the hole forming surface. Even in this case, it is possible to perform the processing at one time up to the end of the hole forming surface.
【0065】また、誘電体が第1電極に被覆された一体
構造とすれば、第1電極及び誘電体の配置や移動を容易
に行なうことが可能になる。Further, if the dielectric has an integral structure covered with the first electrode, the first electrode and the dielectric can be easily arranged and moved.
【0066】また、第1電極と孔形成面とを互いに相対
的に移動させることにより、第1電極として例えば線状
の電極を用いた場合でも孔形成面全体に対して処理を行
なうことができ、処理時間の短縮を図ることが可能にな
る。Further, by moving the first electrode and the hole forming surface relative to each other, even when, for example, a linear electrode is used as the first electrode, the entire hole forming surface can be treated. In addition, the processing time can be reduced.
【図1】本実施形態に係る多層プリント基板の表面処理
方法を説明するフローチャートである。FIG. 1 is a flowchart illustrating a surface treatment method for a multilayer printed circuit board according to an embodiment.
【図2】第1工程における処理を説明する斜視図であ
る。FIG. 2 is a perspective view illustrating a process in a first step.
【図3】第1工程において形成されたビアホール用の孔
を示す斜視図である。FIG. 3 is a perspective view showing a hole for a via hole formed in a first step.
【図4】第2工程における処理を説明する断面図であ
る。FIG. 4 is a cross-sectional view illustrating a process in a second step.
【図5】図4のI−I断面図である。FIG. 5 is a sectional view taken along the line II of FIG. 4;
【図6】従来例1における処理技術を説明する断面図で
ある。FIG. 6 is a cross-sectional view illustrating a processing technique in Conventional Example 1.
【図7】従来例1における処理技術を説明する断面図で
ある。FIG. 7 is a cross-sectional view illustrating a processing technique in Conventional Example 1.
【図8】従来例1における処理技術を説明する断面図で
ある。FIG. 8 is a cross-sectional view illustrating a processing technique in Conventional Example 1.
【図9】従来例1における処理技術を説明する断面図で
ある。FIG. 9 is a cross-sectional view illustrating a processing technique in Conventional Example 1.
【図10】第2工程における処理を説明する断面図であ
る。FIG. 10 is a cross-sectional view illustrating a process in a second step.
【図11】従来例2における処理技術を説明する断面図
である。FIG. 11 is a cross-sectional view illustrating a processing technique in Conventional Example 2.
【図12】従来例3における処理技術を説明する断面図
である。FIG. 12 is a cross-sectional view illustrating a processing technique in Conventional Example 3.
【図13】第2工程における処理を説明する斜視図であ
る。FIG. 13 is a perspective view illustrating a process in a second step.
【図14】第2工程における処理を説明するグラフであ
る。FIG. 14 is a graph illustrating a process in a second step.
【図15】第2工程における処理による親水化の効果を
示すグラフである。FIG. 15 is a graph showing the effect of hydrophilization by the treatment in the second step.
【図16】第3工程における処理を説明する断面図であ
る。FIG. 16 is a cross-sectional view illustrating a process in a third step.
【図17】第4工程における処理を説明する断面図であ
る。FIG. 17 is a cross-sectional view illustrating a process in a fourth step.
【図18】本実施形態の変形態様を説明する斜視図であ
る。FIG. 18 is a perspective view illustrating a modification of the present embodiment.
11…レーザ発振部、12…レーザ発振器、13…コリ
メートレンズ、14…転写光学系、15…ガルバノミラ
ー、16…ガルバノミラー、17…f−θレンズ、21
…高周波電源、22…第1電極、23…誘電体、24…
第2電極、25…微小コンデンサ、26…誘電体部材、
31…高周波電源、32…電極、33…電極、41…高
周波電源、42…針状電極、43…対向電極、51…線
状電極、61…処理漕、62…デスミア溶液、71…無
電解銅メッキ、100…多層プリント基板、101…絶
縁層、102…導電層、103…絶縁層、104…孔、
105…スミア11 laser oscillator, 12 laser oscillator, 13 collimating lens, 14 transfer optical system, 15 galvanomirror, 16 galvanomirror, 17 f-θ lens, 21
... High frequency power supply, 22 ... First electrode, 23 ... Dielectric, 24 ...
2nd electrode, 25 ... minute capacitor, 26 ... dielectric member,
31: High frequency power supply, 32: Electrode, 33: Electrode, 41: High frequency power supply, 42: Needle electrode, 43: Counter electrode, 51: Linear electrode, 61: Processing tank, 62: Desmear solution, 71: Electroless copper Plating, 100: multilayer printed circuit board, 101: insulating layer, 102: conductive layer, 103: insulating layer, 104: hole,
105 ... Smear
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 3/26 H05K 3/26 B (72)発明者 大家 智憲 静岡県浜松市市野町1126番地の1 浜松ホ トニクス株式会社内 Fターム(参考) 4K022 AA42 BA08 CA12 DA01 5E343 AA02 AA12 BB24 BB71 DD33 DD43 EE01 EE35 FF16 FF23 GG01 GG11 5E346 AA12 AA15 AA32 AA43 CC32 EE31 FF03 FF07 GG15 GG16 GG17 HH31 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H05K 3/26 H05K 3/26 B (72) Inventor Tomonori Oya 1126-1, Nomachi, Ichinomachi, Hamamatsu-shi, Hamamatsu Shizuoka F term (reference) in Photonics Co., Ltd.
Claims (18)
層体からなる多層プリント基板の表面処理を行なう方法
であって、 前記導電層に達するビアホール用の孔が形成された孔形
成面と対向する位置に第1電極を配置すると共に、当該
孔形成面と当該第1電極との間に誘電体を配置する第1
配置工程と、 前記多層プリント基板を挟んで前記第1電極と対向する
位置に第2電極を配置する第2配置工程と、 前記第1電極と前記第2電極との間に電圧を印加して当
該第1電極と前記導電層との間にコロナ放電を発生させ
る放電工程とを備えることを特徴とする多層プリント基
板の表面処理方法。1. A method for performing a surface treatment on a multilayer printed circuit board comprising a laminate in which conductive layers and insulating layers are alternately laminated, wherein a hole forming surface having a via hole reaching the conductive layer is formed. A first electrode is disposed at a position facing the first electrode, and a first dielectric is disposed between the hole forming surface and the first electrode.
An arranging step, a second arranging step of arranging a second electrode at a position facing the first electrode with the multilayer printed board interposed therebetween, and applying a voltage between the first electrode and the second electrode. A discharge process for generating a corona discharge between the first electrode and the conductive layer.
して、線状、格子状又は平面状に放電点が連続する電極
を配置することを特徴とする請求項1に記載の多層プリ
ント基板の表面処理方法。2. The multilayer printed circuit board according to claim 1, wherein, in the first disposing step, an electrode having a continuous discharge point in a linear, lattice, or planar shape is disposed as the first electrode. Surface treatment method.
して、複数の電極部材を配置することを特徴とする請求
項1又は2に記載の多層プリント基板の表面処理方法。3. The method according to claim 1, wherein in the first arranging step, a plurality of electrode members are arranged as the first electrodes.
して、長手方向の放電点の長さが前記孔形成面の対角線
の長さ以上である電極を配置することを特徴とする請求
項1〜3のいずれかに記載の多層プリント基板の表面処
理方法。4. The method according to claim 1, wherein in the first arranging step, an electrode having a length of a discharge point in a longitudinal direction that is equal to or greater than a length of a diagonal line of the hole forming surface is arranged as the first electrode. The surface treatment method for a multilayer printed board according to any one of claims 1 to 3.
も前記孔形成面と対向する部位に被覆されたことを特徴
とする請求項1〜4のいずれかに記載の多層プリント基
板の表面処理方法。5. The surface treatment of a multilayer printed circuit board according to claim 1, wherein the dielectric is coated on at least a portion of the first electrode facing the hole forming surface. Method.
孔形成面とを互いに相対的に移動させながら前記コロナ
放電を発生させることを特徴とする請求項1〜5のいず
れかに記載の多層プリント基板の表面処理方法。6. The corona discharge according to claim 1, wherein in the discharging step, the corona discharge is generated while moving the first electrode and the hole forming surface relatively to each other. Surface treatment method for multilayer printed circuit boards.
ホール用の孔を形成する穿孔工程をさらに備えることを
特徴とする請求項1〜6のいずれかに記載の多層プリン
ト基板の表面処理方法。7. The method according to claim 1, further comprising the step of forming a hole for the via hole by irradiating a laser beam.
す湿式処理工程をさらに備えることを特徴とする請求項
1〜7のいずれかに記載の多層プリント基板の表面処理
方法。8. The surface treatment method for a multilayer printed circuit board according to claim 1, further comprising a wet treatment step of subjecting at least the hole forming surface to a wet treatment.
メッキを被覆するメッキ処理工程をさらに備えることを
特徴とする請求項1〜8のいずれかに記載の多層プリン
ト基板の表面処理方法。9. The surface treatment method for a multilayer printed circuit board according to claim 1, further comprising a plating step of coating an inner surface of the via hole with conductive plating.
積層体からなる多層プリント基板の表面処理を行なう装
置であって、 前記導電層に達するビアホール用の孔が形成された孔形
成面と対向する位置に配置された第1電極と、 前記孔形成面と前記第1電極との間に配置された誘電体
と、 前記多層プリント基板を挟んで前記第1電極と対向する
位置に配置された第2電極と、 前記第1電極と前記導電層との間にコロナ放電を発生さ
せるための電圧を、当該第1電極と前記第2電極との間
に印加する電圧印加部とを備えることを特徴とする多層
プリント基板の表面処理装置。10. An apparatus for performing a surface treatment of a multilayer printed circuit board comprising a laminate in which conductive layers and insulating layers are alternately laminated, wherein a hole forming surface in which holes for via holes reaching the conductive layer are formed. A first electrode disposed at a position facing the first electrode, a dielectric disposed between the hole forming surface and the first electrode, and a dielectric disposed at a position facing the first electrode with the multilayer printed circuit board interposed therebetween. And a voltage applying unit that applies a voltage for generating a corona discharge between the first electrode and the conductive layer between the first electrode and the second electrode. An apparatus for treating a surface of a multilayer printed circuit board.
面状に放電点が連続する電極であることを特徴とする請
求項10に記載の多層プリント基板の表面処理装置。11. The apparatus for treating a surface of a multilayer printed circuit board according to claim 10, wherein the first electrode is an electrode having a continuous discharge point in a linear, lattice, or planar shape.
構成されたことを特徴とする請求項10又は11に記載
の多層プリント基板の表面処理装置。12. The apparatus according to claim 10, wherein the first electrode comprises a plurality of electrode members.
長さが前記孔形成面の対角線の長さ以上であることを特
徴とする請求項10〜12のいずれかに記載の多層プリ
ント基板の表面処理装置。13. The multilayer print according to claim 10, wherein the first electrode has a length of a discharge point in a longitudinal direction equal to or greater than a length of a diagonal line of the hole forming surface. Substrate surface treatment equipment.
とも前記孔形成面と対向する部位に被覆されたことを特
徴とする請求項10〜13のいずれかに記載の多層プリ
ント基板の表面処理装置。14. The surface treatment of a multilayer printed circuit board according to claim 10, wherein the dielectric is coated on at least a portion of the first electrode facing the hole forming surface. apparatus.
に相対的に移動させる移動手段をさらに備えることを特
徴とする請求項10〜14のいずれかに記載の多層プリ
ント基板の表面処理装置。15. The apparatus for treating a surface of a multilayer printed circuit board according to claim 10, further comprising moving means for moving the first electrode and the hole forming surface relatively to each other. .
のレーザ光を発振するレーザ発振手段をさらに備えるこ
とを特徴とする請求項10〜15のいずれかに記載の多
層プリント基板の表面処理装置。16. The apparatus for treating a surface of a multilayer printed circuit board according to claim 10, further comprising a laser oscillating means for oscillating a laser beam for forming the via hole.
施す湿式処理手段をさらに備えることを特徴とする請求
項10〜16のいずれかに記載の多層プリント基板の表
面処理装置。17. The apparatus for treating a surface of a multilayer printed circuit board according to claim 10, further comprising a wet treatment means for performing a wet treatment on at least the hole forming surface.
性メッキを被覆するメッキ処理手段をさらに備えること
を特徴とする請求項10〜17のいずれかに記載の多層
プリント基板の表面処理装置。18. The apparatus for treating a surface of a multilayer printed circuit board according to claim 10, further comprising plating means for coating an inner surface of said via hole with conductive plating.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000234630A JP2002050872A (en) | 2000-08-02 | 2000-08-02 | Method and device for processing surface of multilayer printed board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000234630A JP2002050872A (en) | 2000-08-02 | 2000-08-02 | Method and device for processing surface of multilayer printed board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002050872A true JP2002050872A (en) | 2002-02-15 |
Family
ID=18726973
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000234630A Pending JP2002050872A (en) | 2000-08-02 | 2000-08-02 | Method and device for processing surface of multilayer printed board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002050872A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017220563A (en) * | 2016-06-08 | 2017-12-14 | エア・ウォーター株式会社 | Processing method, and manufacturing method of laminate |
US11110136B2 (en) | 2013-05-14 | 2021-09-07 | Probiotical S.P.A. | Composition comprising lactic acid bacteria for use in the preventive and/or curative treatment of recurrent cystitis |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6298798A (en) * | 1985-10-21 | 1987-05-08 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | Manufacture of printed circuit board |
JPH0430594A (en) * | 1990-05-28 | 1992-02-03 | Fujitsu Ltd | Method of providing printed circuit board with hydrophilicity |
JPH08215934A (en) * | 1995-02-10 | 1996-08-27 | Sakae Denshi Kogyo Kk | Discharge point moving type electrode |
JP2614697B2 (en) * | 1994-03-29 | 1997-05-28 | 栄電子工業株式会社 | Small-diameter hole drilling apparatus and small-diameter hole drilling method using the same |
JP2000043113A (en) * | 1998-07-31 | 2000-02-15 | Toppan Printing Co Ltd | Production of laminate |
JP2000068653A (en) * | 1998-08-21 | 2000-03-03 | Matsushita Electric Ind Co Ltd | Smear removing method of multilayer board |
-
2000
- 2000-08-02 JP JP2000234630A patent/JP2002050872A/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6298798A (en) * | 1985-10-21 | 1987-05-08 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | Manufacture of printed circuit board |
JPH0430594A (en) * | 1990-05-28 | 1992-02-03 | Fujitsu Ltd | Method of providing printed circuit board with hydrophilicity |
JP2614697B2 (en) * | 1994-03-29 | 1997-05-28 | 栄電子工業株式会社 | Small-diameter hole drilling apparatus and small-diameter hole drilling method using the same |
JPH08215934A (en) * | 1995-02-10 | 1996-08-27 | Sakae Denshi Kogyo Kk | Discharge point moving type electrode |
JP2000043113A (en) * | 1998-07-31 | 2000-02-15 | Toppan Printing Co Ltd | Production of laminate |
JP2000068653A (en) * | 1998-08-21 | 2000-03-03 | Matsushita Electric Ind Co Ltd | Smear removing method of multilayer board |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11110136B2 (en) | 2013-05-14 | 2021-09-07 | Probiotical S.P.A. | Composition comprising lactic acid bacteria for use in the preventive and/or curative treatment of recurrent cystitis |
JP2017220563A (en) * | 2016-06-08 | 2017-12-14 | エア・ウォーター株式会社 | Processing method, and manufacturing method of laminate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100361701B1 (en) | Multilayer printed wiring board and method for manufacturing same | |
KR930004135B1 (en) | How to Form Through Holes in Polyimide Substrates | |
JP2008016801A (en) | Manufacturing method of printed circuit board | |
JP2004351513A (en) | Method for machining material by super-short pulse laser beam, printed circuit board, and method for manufacturing the same | |
JP2002050872A (en) | Method and device for processing surface of multilayer printed board | |
JPH0734508B2 (en) | Multilayer wiring board | |
JP4727047B2 (en) | Surface treatment method and surface treatment apparatus for multilayer printed circuit board | |
JP2614697B2 (en) | Small-diameter hole drilling apparatus and small-diameter hole drilling method using the same | |
JP4186926B2 (en) | Laser processing method | |
JP3062142B2 (en) | Method for manufacturing multilayer printed wiring board | |
JP2002134927A (en) | Via hole forming equipment of multilayer printed board | |
JPH11300487A (en) | Drilling method and drilled body | |
JP2000202664A (en) | Lasder drilling method | |
JP2687535B2 (en) | Method of processing holes by energy beam | |
JP2000068653A (en) | Smear removing method of multilayer board | |
JP3738539B2 (en) | Laser processing method for laminated member | |
JP3667706B2 (en) | Laser processing method | |
JP2000197987A (en) | Via hole cleaning method | |
JP2002036255A (en) | Method and apparatus for plasma treatment | |
JP2805242B2 (en) | Drilling method for printed circuit boards | |
JP2001015923A (en) | Method for forming via hole on multilayer printed board | |
JP4506432B2 (en) | Circuit board manufacturing method | |
JPH10337699A (en) | Drilling work method of wiring board | |
JPS61229492A (en) | Formation of through-hole to substrate | |
JP2002324963A (en) | Non-through hole processing method for printed wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070801 |
|
A977 | Report on retrieval |
Effective date: 20100128 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100601 |