JP2002043861A - Distortion compensating method and distortion compensation amplifying circuit - Google Patents

Distortion compensating method and distortion compensation amplifying circuit

Info

Publication number
JP2002043861A
JP2002043861A JP2000222553A JP2000222553A JP2002043861A JP 2002043861 A JP2002043861 A JP 2002043861A JP 2000222553 A JP2000222553 A JP 2000222553A JP 2000222553 A JP2000222553 A JP 2000222553A JP 2002043861 A JP2002043861 A JP 2002043861A
Authority
JP
Japan
Prior art keywords
level
signal
output
vector adjustment
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000222553A
Other languages
Japanese (ja)
Inventor
Yasunori Yoshino
康則 吉野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000222553A priority Critical patent/JP2002043861A/en
Publication of JP2002043861A publication Critical patent/JP2002043861A/en
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a distortion compensation amplifying circuit that prevents wrong distortion compensation from being optimized and adjusted, when the level of an input signal is reduced. SOLUTION: A distributor 1 allows the input signal to branch into two paths. A vector adjustment circuit 2 allows one signal to be subjected to vector adjustment. A main amplifier 3 amplifies the result. A delay line 5 allows the other to be subjected to phase adjustment. A delay line 9 is subjected to the phase adjustment, after a pilot signal is injected by the output of the main amplifier 3. A vector adjustment circuit 10 is subjected to phase adjustment after the output of the delay line 5, and the signal that is allowed to branch from the output of the main amplifier 3 are multiplexed. An auxiliary amplifier 11 amplifies the resultant signal. A control part 13 detects the level of the input signal, the output of the auxiliary amplifier 11, and a multiplexed output signal, and fixes the amount of attenuation and phase shift in the vector adjustment circuit 2 of at least a distortion extraction loop by control data; while the level of the input signal is high, when the level of the input signal becomes lower than a preset level.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、歪補償増幅回路に
関し、特に入力信号のレベルが減少しているときに誤っ
た歪み補償の最適化調整を行うことのない歪補償増幅回
路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a distortion compensation amplifier circuit, and more particularly to a distortion compensation amplifier circuit that does not perform erroneous distortion compensation optimization adjustment when the level of an input signal is decreasing.

【0002】[0002]

【従来の技術】従来の歪補償増幅回路は、主増幅器で発
生した相互変調歪を主とする歪み成分を取り出す歪抽出
ループと取り出した歪み成分を除去する歪抑圧ループと
で構成され、この主増幅器で発生する歪み成分を補償す
るため、歪抽出ループに設けられたベクトル調整回路の
減衰量、位相量を入力信号成分または入力信号に重畳さ
れたパイロット信号を利用して最適化の制御を行い、ま
た、歪抑圧ループに設けられたベクトル調整回路の減衰
量、位相量を主増幅器の前または後で重畳されたパイロ
ット信号を利用して最適化の制御を行うこととしてい
る。
2. Description of the Related Art A conventional distortion compensating amplifier circuit includes a distortion extraction loop for extracting a distortion component mainly including intermodulation distortion generated in a main amplifier and a distortion suppression loop for removing the extracted distortion component. In order to compensate for the distortion component generated in the amplifier, the amount of attenuation and phase of the vector adjustment circuit provided in the distortion extraction loop is controlled by optimization using the input signal component or the pilot signal superimposed on the input signal. In addition, the control of optimization is performed by using a pilot signal superimposed before or after the main amplifier on the amount of attenuation and the amount of phase of the vector adjustment circuit provided in the distortion suppression loop.

【0003】この従来の歪補償増幅回路において、2つ
のベクトル調整回路の調整をそれぞれに対応するパイロ
ット信号を利用する場合には、入力信号のレベルによら
ずつねに制御が可能であるが、2つのパイロット発振器
が必要なため装置構成が複雑となり、また、装置構成を
簡略化するためパイロット信号を1つ、すなわち入力信
号成分の検出により歪抽出ループのベクトル調整回路を
調整する場合には、特に、入力信号のレベルが徐々に低
下しているときとベクトル調整回路の減衰量、位相量を
調整することによる検出レベルの低下との違いを判断す
ることができないため、歪み補償の最適化調整を誤って
行うという問題がある。
In the conventional distortion compensation amplifier circuit, when the adjustment of the two vector adjustment circuits uses the corresponding pilot signals, the control can always be performed irrespective of the level of the input signal. The need for a pilot oscillator complicates the device configuration, and in order to simplify the device configuration, one pilot signal, that is, when adjusting the vector adjustment circuit of the distortion extraction loop by detecting an input signal component, It is not possible to judge the difference between when the level of the input signal is gradually decreasing and the decrease in the detection level by adjusting the attenuation and phase of the vector adjustment circuit. Problem.

【0004】[0004]

【発明が解決しようとする課題】上述した従来の歪補償
増幅回路は、装置構成を簡略化して1つのパイロット信
号により歪み補償を行う場合、入力信号のレベルが低下
しているときに誤った歪み補償の最適化調整を行うとい
う欠点を有している。
In the above-described conventional distortion compensation amplifier circuit, when the distortion is compensated by one pilot signal by simplifying the device configuration, an erroneous distortion occurs when the level of the input signal is reduced. It has the disadvantage that it performs an optimization adjustment of the compensation.

【0005】本発明の目的は、このような従来の欠点を
除去するため、入力信号のレベルが予め設定されたレベ
ルより低下したときには、歪抽出ループのベクトル調整
回路の最適化調整を停止するとともに、入力信号のレベ
ルが高いときに記憶した制御データを用いることによ
り、誤った歪み補償を行うことのない歪補償増幅回路を
提供することにある。
[0005] An object of the present invention is to eliminate such a conventional drawback, when the level of the input signal falls below a preset level, stop the optimization adjustment of the vector adjustment circuit of the distortion extraction loop and Another object of the present invention is to provide a distortion compensation amplifier circuit that does not perform erroneous distortion compensation by using control data stored when the level of an input signal is high.

【0006】[0006]

【課題を解決するための手段】本発明の歪補償方法は、
入力信号を2分岐し、一方を第1のベクトル調整および
主増幅し他方を第1の位相調整した後に合成する歪抽出
ループと、前記主増幅された信号を2分岐し、一方を第
2の位相調整して出力し、他方を前記第1の位相調整さ
れた信号と合成した後に第2のベクトル調整および補助
増幅し前記第2の位相調整された信号に合成する歪抑圧
ループとからなる歪補償増幅回路において、前記入力信
号のレベルが予め設定されたレベルより低下したとき
は、少なくとも前記歪抽出ループの前記第1のベクトル
調整が停止されることを特徴としている。
According to the present invention, there is provided a distortion compensation method comprising:
A distortion extraction loop that divides the input signal into two, one performs first vector adjustment and main amplification, and synthesizes the other after the first phase adjustment, and the main amplification signal is divided into two, and one is subjected to the second A distortion adjusting loop for outputting a phase-adjusted signal, synthesizing the other signal with the first phase-adjusted signal, and then performing second vector adjustment and auxiliary amplification to synthesize the second phase-adjusted signal. In the compensation amplifying circuit, when the level of the input signal falls below a preset level, at least the first vector adjustment of the distortion extraction loop is stopped.

【0007】また、本発明の歪補償方法は、入力信号を
2分岐し、一方を第1のベクトル調整および主増幅し他
方を第1の位相調整した後に合成する歪抽出ループと、
前記主増幅された信号を2分岐し、一方を第2の位相調
整して出力し、他方を前記第1の位相調整された信号と
合成した後に第2のベクトル調整および補助増幅し前記
第2の位相調整された信号に合成する歪抑圧ループとか
らなる歪補償増幅回路において、前記入力信号のレベル
が予め設定されたレベルより高いときに、ある一定時間
毎に少なくとも前記第1のベクトル調整の調整状態を記
憶し、前記入力信号のレベルが前記予め設定されたレベ
ルより低下したときは、少なくとも前記第1のベクトル
調整が予め別に設定された時間まで遡った時点に記憶さ
れた調整状態に固定されることを特徴としている。
In addition, the distortion compensation method of the present invention includes a distortion extraction loop that splits an input signal into two, one of which is subjected to first vector adjustment and main amplification, and the other is subjected to first phase adjustment, and then combined.
The main-amplified signal is split into two, one is output with a second phase adjustment, and the other is combined with the first phase-adjusted signal, and then the second vector adjustment and auxiliary amplification are performed. A distortion suppression loop that combines the phase-adjusted signal with the phase-adjusted signal, wherein when the level of the input signal is higher than a preset level, at least the first vector adjustment An adjustment state is stored, and when the level of the input signal is lower than the preset level, the adjustment state is fixed to the adjustment state stored at least when the first vector adjustment goes back to a separately set time. It is characterized by being done.

【0008】また、本発明の歪補償増幅回路は、入力信
号を2つの経路に分岐する第1の分配器と、前記分岐さ
れた一方の信号をベクトル調整する第1のベクトル調整
回路と、これを増幅する主増幅器と、パイロット信号が
注入された後に位相調整する第2の遅延線とよりなる第
1の経路と、前記分岐された他方の信号を位相調整する
第1の遅延線と、前記第1の遅延線出力に前記パイロッ
ト信号が注入された後に分岐された前記第1の経路の信
号とを合成した信号をベクトル調整する第2のベクトル
調整回路と、これを増幅する補助増幅器とよりなる第2
の経路と、前記入力信号、前記補助増幅器出力の信号お
よび前記第1の経路の前記第2の遅延線出力と前記第2
の経路の前記補助増幅器出力とを合成した出力信号を入
力し、前記第1のベクトル調整回路、前記第2のベクト
ル調整回路および前記パイロット信号を出力するパイロ
ット信号発生器へそれぞれの制御信号を供給する制御部
と、より構成されることを特徴としている。
The distortion compensating amplifier circuit according to the present invention comprises a first divider for branching an input signal into two paths, a first vector adjusting circuit for vector-adjusting one of the branched signals, A first path consisting of a main amplifier that amplifies the signal, a second delay line that adjusts the phase after a pilot signal is injected, a first delay line that adjusts the phase of the other of the branched signals, A second vector adjustment circuit that performs vector adjustment of a signal obtained by combining the signal of the first path branched after the pilot signal is injected into the first delay line output, and an auxiliary amplifier that amplifies the signal. The second
, The input signal, the signal of the auxiliary amplifier output, the second delay line output of the first path, and the second
An output signal obtained by combining the output of the auxiliary amplifier with the output of the auxiliary amplifier is supplied, and respective control signals are supplied to the first vector adjustment circuit, the second vector adjustment circuit, and a pilot signal generator that outputs the pilot signal. And a control unit that performs the control.

【0009】また、前記制御部は、前記入力信号のレベ
ルを検出する第1のレベル検出器と、前記補助増幅器の
出力レベルを検出する第2のレベル検出器と、前記出力
信号のレベルを検出する第3のレベル検出器と、それぞ
れのレベル検出器出力を入力しデジタル変換するA/D
変換器と、前記第1のレベル検出器出力を予め設定され
たレベルと比較するレベル比較器と、クロック信号を生
成し出力するクロック発振器と、前記レベル比較器出
力、前記A/D変換器出力および前記クロック発振器出
力を入力し前記第1のベクトル調整回路および前記第2
のベクトル調整回路を最適値に合わせ込む制御データを
出力するとともに前記パイロット信号発生器をオン/オ
フ制御する演算ユニット(CPU)と、前記演算ユニッ
ト出力をアナログデータに変換した制御信号を前記第1
のベクトル調整回路および前記第2のベクトル調整回路
へ供給するD/A変換器と、前記入力信号のレベルが前
記予め設定されたレベルより高いときに、ある一定時間
毎に少なくとも前記第1のベクトル調整回路を最適値に
合わせ込む制御データを記憶するメモリと、より構成さ
れることを特徴としている。
The control section includes a first level detector for detecting a level of the input signal, a second level detector for detecting an output level of the auxiliary amplifier, and a level detector for detecting a level of the output signal. A / D for inputting the output of each level detector and converting it into a digital signal
A converter, a level comparator for comparing the output of the first level detector with a preset level, a clock oscillator for generating and outputting a clock signal, an output of the level comparator, and an output of the A / D converter And the first vector adjustment circuit and the second
An operation unit (CPU) for outputting control data for adjusting the vector adjustment circuit to an optimum value and controlling on / off of the pilot signal generator; and a control signal obtained by converting the output of the operation unit into analog data to the first unit.
And a D / A converter to be supplied to the vector adjustment circuit and the second vector adjustment circuit, and when the level of the input signal is higher than the preset level, at least the first vector And a memory for storing control data for adjusting the adjustment circuit to an optimum value.

【0010】また、前記制御部は、前記入力信号のレベ
ルが前記予め設定されたレベルより低下したときは、少
なくとも前記第1のベクトル調整回路を最適値に合わせ
込む制御を停止することを特徴としている。
Further, the control unit stops the control for adjusting at least the first vector adjustment circuit to an optimum value when the level of the input signal falls below the preset level. I have.

【0011】さらに、前記制御部は、前記入力信号のレ
ベルが前記予め設定されたレベルより高いときに、前記
ある一定時間毎に少なくとも前記第1のベクトル調整回
路を最適値に合わせ込む制御データを記憶し、前記入力
信号のレベルが前記予め設定されたレベルより低下した
ときに、予め別に設定された時間まで遡った時点に記憶
された制御データを、前記入力信号のレベルが前記予め
設定されたレベルより高くなるまで制御信号に変換して
出力することを特徴としている。
The control unit may further include control data for adjusting at least the first vector adjustment circuit to an optimum value at every predetermined time when the level of the input signal is higher than the preset level. When the level of the input signal is lower than the preset level, the control data stored at a point in time that goes back to a preset time is stored. It is characterized in that it is converted into a control signal and output until it becomes higher than the level.

【0012】また、前記制御部は、前記第2のベクトル
調整回路を調整するときのみ前記パイロット信号発生器
をオンとする制御を行うことを特徴としている。
Further, the control section performs control to turn on the pilot signal generator only when adjusting the second vector adjustment circuit.

【0013】[0013]

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。図1は、本発明の歪補償増
幅回路の一つの実施の形態を示すブロック図である。
Next, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing one embodiment of the distortion compensation amplifier circuit of the present invention.

【0014】図1に示す本実施の形態は、高周波の入力
信号を2つの経路に分岐する分配器1と、分岐された一
方の信号をベクトル調整するベクトル調整回路2と、こ
れを増幅する主増幅器3と、パイロット信号が注入され
た後に位相調整する遅延線9とよりなる第1の経路と、
分岐された他方の信号を位相調整する遅延線5と、遅延
線5出力にパイロット信号が注入された後に分岐された
第1の経路の信号とを合成した信号をベクトル調整する
ベクトル調整回路10と、これを増幅する補助増幅器1
1とよりなる第2の経路と、入力信号、補助増幅器11
出力の信号および第1の経路の遅延線9出力と第2の経
路の補助増幅器11出力とを合成した出力信号を入力
し、ベクトル調整回路2、ベクトル調整回路10および
パイロット信号を出力するパイロット信号発生器4へそ
れぞれの制御信号を供給する制御部13とより構成され
ている。
In this embodiment shown in FIG. 1, a distributor 1 for branching a high-frequency input signal into two paths, a vector adjustment circuit 2 for vector-adjusting one of the branched signals, and a main circuit for amplifying the signal. A first path comprising an amplifier 3 and a delay line 9 for adjusting the phase after the pilot signal is injected;
A delay line 5 for adjusting the phase of the other branched signal, a vector adjusting circuit 10 for adjusting a vector of a signal obtained by combining a signal of the first path branched after a pilot signal is injected into the output of the delay line 5; , An auxiliary amplifier 1 for amplifying this
1, the input signal, the auxiliary amplifier 11
An output signal obtained by combining the output signal and the output of the delay line 9 on the first path with the output of the auxiliary amplifier 11 on the second path is input, and the vector adjustment circuit 2, the vector adjustment circuit 10, and the pilot signal for outputting the pilot signal The control unit 13 supplies each control signal to the generator 4.

【0015】また、制御部13は、入力信号のレベルを
検出するレベル検出器31と、補助増幅器11の出力レ
ベルを検出するレベル検出器32と、合成器12の出力
レベルを検出するレベル検出器33と、それぞれのレベ
ル検出器出力をデジタル変換するA/D変換器34と、
レベル検出器31出力を予め設定されたレベルと比較す
るレベル比較器35と、クロック信号を生成し出力する
クロック発振器38と、レベル比較器35出力、A/D
変換器34出力およびクロック発振器38出力を入力し
ベクトル調整回路2およびベクトル調整回路10を最適
値を合わせ込む制御データを出力するとともにパイロッ
ト信号発生器4をオン/オフ制御する演算ユニット(C
PU)36と、演算ユニット出力をアナログデータに変
換した制御信号をベクトル調整回路2およびベクトル調
整回路10へ供給するD/A変換器37と、入力信号の
レベルが予め設定されたレベルより高いときに、ある一
定時間毎に少なくともベクトル調整回路2を最適値に合
わせ込む制御データを記憶するメモリ39とより構成さ
れている。
The control unit 13 includes a level detector 31 for detecting the level of the input signal, a level detector 32 for detecting the output level of the auxiliary amplifier 11, and a level detector for detecting the output level of the synthesizer 12. 33, an A / D converter 34 for digitally converting the output of each level detector,
A level comparator 35 for comparing the output of the level detector 31 with a preset level; a clock oscillator 38 for generating and outputting a clock signal; an output of the level comparator 35;
An operation unit (C) that receives the output of the converter 34 and the output of the clock oscillator 38, outputs control data for adjusting the vector adjustment circuit 2 and the vector adjustment circuit 10 to an optimum value, and controls on / off of the pilot signal generator 4.
PU) 36, a D / A converter 37 that supplies a control signal obtained by converting the output of the arithmetic unit to analog data to the vector adjustment circuit 2 and the vector adjustment circuit 10, and when the level of the input signal is higher than a preset level And a memory 39 for storing at least a control data for adjusting the vector adjustment circuit 2 to an optimum value every certain time.

【0016】この構成において、本発明の歪補償方法
は、入力信号のレベルが予め設定されたレベルより低下
したときは、少なくとも歪抽出ループのベクトル調整回
路2の制御が停止されることにより行われる。
With this configuration, the distortion compensation method of the present invention is performed by stopping at least the control of the vector adjustment circuit 2 of the distortion extraction loop when the level of the input signal falls below a preset level. .

【0017】また、入力信号のレベルが予め設定された
レベルより高いときに、ある一定時間毎に少なくとも歪
抽出ループのベクトル調整回路2を制御する制御データ
を記憶し、入力信号のレベルが予め設定されたレベルよ
り低下したときに、予め別に設定された時間まで遡った
時点に記憶された制御データに固定されることにより行
われる。
When the level of the input signal is higher than a preset level, control data for controlling at least the vector adjustment circuit 2 of the distortion extraction loop is stored at predetermined time intervals, and the level of the input signal is set in advance. When the level falls below the set level, the control data is fixed to the control data stored at a point in time that goes back to a separately set time.

【0018】次に、本実施の形態の歪補償増幅回路の動
作を図1を参照して詳細に説明する。
Next, the operation of the distortion compensation amplifier circuit according to the present embodiment will be described in detail with reference to FIG.

【0019】図1において、分配器1は、入力された高
周波の入力信号を主増幅器3側の第1の経路と遅延線5
側の第2の経路に分岐する。
In FIG. 1, a distributor 1 converts an input high-frequency input signal into a first path on the main amplifier 3 side and a delay line 5.
Branch to the second path on the side.

【0020】ベクトル調整回路2は、可変減衰器および
可変移相器から構成され、制御部13からの制御信号に
より、減衰量および移相量が調整される。
The vector adjustment circuit 2 is composed of a variable attenuator and a variable phase shifter. The attenuation and the phase shift are adjusted by a control signal from the control unit 13.

【0021】主増幅器3は、高周波の入力信号を所要の
振幅まで増幅して出力する。この主増幅器3は、電力効
率を高めるため、増幅器のバックオフを少なくして使用
されることにより相互変調歪が発生する。
The main amplifier 3 amplifies a high frequency input signal to a required amplitude and outputs the amplified signal. The main amplifier 3 is used with a reduced back-off of the amplifier in order to enhance power efficiency, so that intermodulation distortion occurs.

【0022】パイロット信号発生器4は、主増幅器3で
発生する歪み成分を歪抑圧ループで抑圧するため、通
常、使用周波数範囲の中央部に注入される。
The pilot signal generator 4 is usually injected at the center of the operating frequency range in order to suppress a distortion component generated in the main amplifier 3 by a distortion suppression loop.

【0023】遅延線5は、分配器1により分岐された第
2の経路の信号を移相し、主増幅器3の出力から分岐さ
れた第1の経路の信号と合成されたときに、打ち消す対
象となる周波数成分、すなわち入力信号の位相差が18
0度となるよう設定される。
The delay line 5 shifts the phase of the signal on the second path branched by the distributor 1 and cancels the signal when combined with the signal on the first path branched from the output of the main amplifier 3. Frequency component, that is, the phase difference of the input signal is 18
It is set to be 0 degrees.

【0024】分配器6、減衰器7および合成器8は、第
1の経路と第2の経路とが合成されたときに、打ち消す
対象となる周波数成分の振幅が合成時点で同一となるよ
う設定される。
The divider 6, the attenuator 7, and the combiner 8 are set so that when the first path and the second path are combined, the amplitude of the frequency component to be canceled is the same at the time of combination. Is done.

【0025】遅延線9は、第1の経路の主増幅器3後に
挿入され、第2の経路の補助増幅器11出力後と合成さ
れたときに、打ち消す対象となる周波数成分、すなわち
パイロット信号の位相差が180度となるよう設定され
る。
The delay line 9 is inserted after the main amplifier 3 on the first path, and when combined with the output after the output of the auxiliary amplifier 11 on the second path, the frequency component to be canceled, that is, the phase difference of the pilot signal Is set to 180 degrees.

【0026】ベクトル調整回路10は、ベクトル調整回
路2と同様に可変減衰器および可変移相器から構成さ
れ、制御部13からの制御信号により、減衰量および移
相量が調整される。
The vector adjustment circuit 10 is composed of a variable attenuator and a variable phase shifter, similarly to the vector adjustment circuit 2, and the amount of attenuation and the amount of phase shift are adjusted by a control signal from the control unit 13.

【0027】補助増幅器11は、第1の経路の主増幅器
3出力と第2の経路の遅延線5出力とを合成して得られ
た主増幅器3出力の歪み成分および注入されたパイロッ
ト信号を増幅する。この補助増幅器11は、入力信号成
分が含まれず取り扱う入力レベルが低いため、発生する
歪みが極めて少ない。
The auxiliary amplifier 11 amplifies the distortion component of the output of the main amplifier 3 obtained by combining the output of the main amplifier 3 on the first path and the output of the delay line 5 on the second path and the injected pilot signal. I do. Since the auxiliary amplifier 11 does not include an input signal component and handles a low input level, the generated distortion is extremely small.

【0028】合成器12は、第1の経路の信号と第2の
経路の信号とを合成し、打ち消す対象となる周波数成
分、すなわち歪みとパイロット信号とを打ち消し、歪み
成分のない出力信号を得る。
The combiner 12 combines the signal on the first path and the signal on the second path, cancels the frequency components to be canceled, that is, the distortion and the pilot signal, and obtains an output signal having no distortion component. .

【0029】制御部13は、入力信号のレベルが予め設
定されたレベルより高いと判断されたときには、まず、
パイロット信号発生器4をオフにした状態でベクトル調
整回路2の可変減衰器および可変移相器の最適化調整を
行い、次にパイロット信号発生器4をオンにしてベクト
ル調整回路10の可変減衰器および可変移相器を順次調
整する。また、入力信号のレベルが予め設定されたレベ
ルより低いと判断されたときは、ベクトル調整回路2の
最適化調整を行わず、パイロット信号発生器4をオンに
してベクトル調整回路10の可変減衰器および可変移相
器を順次調整する。
When the control unit 13 determines that the level of the input signal is higher than a preset level, first,
With the pilot signal generator 4 turned off, the optimization of the variable attenuator and the variable phase shifter of the vector adjustment circuit 2 is performed, and then the pilot signal generator 4 is turned on and the variable attenuator of the vector adjustment circuit 10 is turned on. And the variable phase shifters are sequentially adjusted. When it is determined that the level of the input signal is lower than the preset level, the optimization of the vector adjustment circuit 2 is not performed, the pilot signal generator 4 is turned on, and the variable attenuator of the vector adjustment circuit 10 is turned on. And the variable phase shifters are sequentially adjusted.

【0030】また、この制御部13は、入力信号のレベ
ルが予め設定されたレベルより高いと判断されたときに
は、クロック発振器38から出力されるクロック信号を
分周した周期毎にベクトル調整回路2の減衰量および移
相量に相当する制御データをメモり39に記憶し、入力
信号のレベルが予め設定されたレベルより低くなったと
きに、予め別に設定された時間まで遡った時点に記憶さ
れた制御データをアナログ変換してベクトル調整回路2
に供給する。
When it is determined that the level of the input signal is higher than the preset level, the control unit 13 controls the vector adjustment circuit 2 for each period obtained by dividing the clock signal output from the clock oscillator 38. The control data corresponding to the amount of attenuation and the amount of phase shift are stored in the memory 39, and when the level of the input signal becomes lower than a preset level, the control data is stored at a point in time which goes back to a separately set time. Converts control data to analog and adjusts vector 2
To supply.

【0031】次に、本実施の形態の最適化調整手順をフ
ローチャートに基づき説明する。図2は、本発明の実施
の形態の最適化調整手順の一例を示すフローチャートで
ある。
Next, an optimization adjustment procedure according to the present embodiment will be described with reference to flowcharts. FIG. 2 is a flowchart illustrating an example of the optimization adjustment procedure according to the embodiment of this invention.

【0032】まず、入力信号のレベルをレベル検出器3
1で検出し、レベル比較回路35で判定する(10
1)。入力信号のレベルが予め設定されたレベル以上で
ある場合、歪抽出ループのベクトル調整回路2を構成す
る可変減衰器の減衰量の最適化調整を行い(102)、
続いて可変移相器の移相量の最適化調整を行う(10
3)。それぞれの最適化調整の方法は、例えば、減衰量
の最適化を行う場合、可変減衰器の減衰量を制御信号に
より増減し、レベル検出器32の出力が最小となるよう
に合わせ込む。移相量の最適化を行う場合にも、可変移
相器の移相量を制御信号により増減し、レベル検出器3
2の出力が最小となるように合わせ込む。減衰量と移相
量とが合わせ込まれて最小レベルとなったときに、合成
器8出力の打ち消す対象となる2つの入力信号成分は、
同振幅で逆位相となり歪成分のみが抽出される。
First, the level of the input signal is detected by the level detector 3.
1 and is determined by the level comparison circuit 35 (10
1). If the level of the input signal is equal to or higher than a preset level, the attenuation of the variable attenuator constituting the vector adjustment circuit 2 of the distortion extraction loop is optimized and adjusted (102).
Subsequently, optimization adjustment of the phase shift amount of the variable phase shifter is performed (10
3). In each optimization method, for example, when optimizing the amount of attenuation, the amount of attenuation of the variable attenuator is increased or decreased by a control signal, and adjusted so that the output of the level detector 32 is minimized. Also when optimizing the phase shift amount, the phase shift amount of the variable phase shifter is increased or decreased by a control signal, and the level detector 3
2 is adjusted so as to minimize the output. When the attenuation amount and the phase shift amount are combined and become the minimum level, the two input signal components to be canceled by the output of the combiner 8 are:
The phase becomes the same amplitude and the phase is reversed, and only the distortion component is extracted.

【0033】次に、図1に示すパイロット信号発生器4
をオンにして(104)、歪抑圧ループのベクトル調整
回路10を構成する可変減衰器の減衰量の最適化調整を
行い(105)、続いて可変移相器の移相量の最適化調
整を行う(106)。歪抑圧ループの減衰量及び移相量
それぞれの最適化調整方法は歪抽出ループの最適化調整
の方法と同様にして行うことができる。
Next, the pilot signal generator 4 shown in FIG.
Is turned on (104), the optimization of the attenuation of the variable attenuator constituting the vector adjustment circuit 10 of the distortion suppression loop is performed (105), and then the optimization of the phase shift of the variable phase shifter is adjusted. Perform (106). Optimization adjustment methods for the attenuation amount and the phase shift amount of the distortion suppression loop can be performed in the same manner as the optimization adjustment method of the distortion extraction loop.

【0034】また、入力信号のレベルをレベル比較回路
35で判定し(101)、入力信号のレベルが予め設定
されたレベル以下である場合、歪抽出ループのベクトル
調整回路2の最適化調整を行わず、パイロット信号発生
器4をオンにし(104)、歪抑圧ループの減衰量の最
適化調整(105)と移相量の最適化調整(106)と
を行う。歪抑圧ループのベクトル調整回路10の調整が
終了すると、パイロット信号発生器4をオフとし、最初
の入力レベル判定(101)に戻り、以降この動作を繰
り返す。
The level of the input signal is determined by the level comparing circuit 35 (101). If the level of the input signal is equal to or less than the preset level, the optimization of the vector adjustment circuit 2 of the distortion extraction loop is performed. Instead, the pilot signal generator 4 is turned on (104), and the optimization adjustment of the attenuation amount of the distortion suppression loop (105) and the optimization adjustment of the phase shift amount (106) are performed. When the adjustment of the vector adjustment circuit 10 of the distortion suppression loop is completed, the pilot signal generator 4 is turned off, the process returns to the first input level determination (101), and the operation is repeated thereafter.

【0035】パイロット信号をオフにすることは、入力
信号の帯域中心付近に注入されたパイロット信号を排除
し、支配的となった入力信号のレベルを最小化し歪成分
のみを抽出する歪抽出ループの最適化調整を行うために
必要な処置である。また、この歪み成分は、入力信号の
レベルが減少するに従って著しく減少することから、入
力信号のレベルが小さいときは最適化調整の必要性が小
さい。さらに、入力信号のレベルが徐々に低下している
ときは、入力信号のレベル検出値の最小化と誤り、本来
の最適値とは反対方向に向かうことになるため、最適化
の調整を停止することによって、誤った歪み調整を防ぐ
ことができる。
Turning off the pilot signal eliminates the pilot signal injected near the center of the band of the input signal, minimizes the level of the dominant input signal, and extracts only the distortion component. This is a necessary procedure to perform optimization adjustment. Further, since this distortion component decreases significantly as the level of the input signal decreases, the necessity of the optimization adjustment is small when the level of the input signal is low. Further, when the level of the input signal is gradually decreasing, the detection of the level of the input signal is minimized and erroneous, and the input signal goes in a direction opposite to the original optimum value. This can prevent incorrect distortion adjustment.

【0036】以上の説明では、入力信号のレベルが予め
設定されたレベル以下となった場合、歪抽出ループのベ
クトル調整回路2の最適化調整が停止されるため、直前
の制御信号に固定されるが、これに限らず任意の制御デ
ータにすることもできる。
In the above description, when the level of the input signal becomes equal to or lower than the preset level, the optimization adjustment of the vector adjustment circuit 2 of the distortion extraction loop is stopped, so that it is fixed to the immediately preceding control signal. However, the present invention is not limited to this, and may be arbitrary control data.

【0037】図3は、本発明の実施の形態の最適化調整
手順の他の一例を示すフローチャートである。
FIG. 3 is a flowchart showing another example of the optimization adjustment procedure according to the embodiment of the present invention.

【0038】図3によると、まず、入力信号のレベルを
判定(201)し、入力信号のレベルが予め設定された
レベル以上である場合、歪抽出ループの減衰量の最適化
調整(202)と移相量の最適化調整(203)とを行
う。この内容は、図2のフローの場合と同様であり、こ
こでの説明は省略する。
According to FIG. 3, first, the level of the input signal is determined (201), and when the level of the input signal is equal to or higher than a preset level, optimization of the attenuation of the distortion extraction loop (202) is performed. Optimization of the amount of phase shift (203) is performed. The contents are the same as those in the case of the flow in FIG. 2, and the description is omitted here.

【0039】次に、タイマがカウントを開始する(20
4)。このタイマは、図1に示すクロック発振器38か
ら出力されるクロック信号を演算ユニット(CPU)3
6内部で分周することにより生成されたクロックをカウ
ントする。タイマが経過時間を判断し(205)、予め
設定された”a”秒を経過した場合は、その時点におけ
る歪抽出ループのベクトル調整回路2の減衰量および移
相量に相当する制御データをメモリ39に記憶し(20
6)、タイマのカウントをクリアする(207)。この
記憶される制御データは、”a”秒を経過する毎にn個
まで記憶され、記憶される度に1つずつシフトする。し
かし、タイマが予め設定された”a”秒を経過していな
い場合には、制御データの記憶を行わずタイマのカウン
トを継続する。続いて、入力信号が低下したときにベク
トル調整回路2へ供給する制御データの設定状態を示
す”b”秒前データセットフラグを”0”にしてクリア
する(208)。次に、パイロット信号発生器4をオン
にし(209)、歪抑圧ループの減衰量の最適化調整
(210)と歪抑圧ループの移相量の最適化調整(21
1)とを行う。調整手法は、図2のフローと同様であ
る。そして、パイロット信号発生器4をオフとし(21
2)、入力信号のレベル判定(201)に戻る。
Next, the timer starts counting (20
4). This timer converts a clock signal output from the clock oscillator 38 shown in FIG.
6. The clock generated by dividing the frequency inside 6 is counted. The timer determines the elapsed time (205), and if a predetermined “a” second has elapsed, the control data corresponding to the attenuation amount and the phase shift amount of the vector adjustment circuit 2 of the distortion extraction loop at that time is stored in the memory. Remember in 39 (20
6), the count of the timer is cleared (207). The stored control data is stored up to n each time "a" seconds elapse, and is shifted by one each time it is stored. However, if the timer has not passed the preset "a" seconds, the control data is not stored and the timer continues counting. Subsequently, the data set flag "b" seconds before, which indicates the setting state of the control data to be supplied to the vector adjustment circuit 2 when the input signal decreases, is cleared to "0" (208). Next, the pilot signal generator 4 is turned on (209), and the optimization of the attenuation of the distortion suppression loop (210) and the optimization of the phase shift of the distortion suppression loop (21).
1) is performed. The adjustment method is the same as the flow in FIG. Then, the pilot signal generator 4 is turned off (21
2) Return to the input signal level determination (201).

【0040】次に、入力信号のレベルを判定した(20
1)結果、入力信号のレベルが予め設定されたレベルよ
り低いと判定された場合には、”b”秒前データセット
フラグのチェックを行う(213)。フラグが”0”の
ときは、前回までレベルが高く、今回レベルが低くなっ
たことを示す。このときは、歪抽出ループの最適化調整
を行わず”b”秒前のベクトル調整回路2の減衰量およ
び移相量に相当する制御データをメモリ39から読み出
して設定する(214)とともに、設定した制御データ
よりアナログ変換した制御信号をベクトル調整回路2へ
供給する。そして、”b”秒前データセットフラグを”
1”にする(215)。フラグが”1”になっている場
合は、入力信号のレベルが継続して低いことを示し、す
でに前回の時点で”b”秒前の歪抽出ループの減衰量お
よび移相量データが設定されているため、パイロット信
号発生器4をオンにして(209)歪抑圧ループの調整
に移る。そして、歪抑圧ループの調整が終了すると入力
レベル判定(201)に戻り、以降、この動作を繰り返
す。
Next, the level of the input signal was determined (20
1) As a result, if it is determined that the level of the input signal is lower than the preset level, the data set flag "b" seconds ago is checked (213). When the flag is "0", it indicates that the level was high until the previous time and the current level was low. In this case, the control data corresponding to the attenuation amount and the phase shift amount of the vector adjustment circuit 2 "b" seconds before is read out from the memory 39 without performing the optimization adjustment of the distortion extraction loop and set (214). A control signal obtained by converting the control data into an analog signal is supplied to the vector adjustment circuit 2. Then, the data set flag before “b” seconds is set to “
1 (215) If the flag is "1", it indicates that the level of the input signal is continuously low, and the attenuation amount of the distortion extraction loop "b" seconds ago at the previous time. Since the phase shift amount data has been set, the pilot signal generator 4 is turned on (209), and the process proceeds to the adjustment of the distortion suppression loop, and when the adjustment of the distortion suppression loop is completed, the process returns to the input level determination (201). Thereafter, this operation is repeated.

【0041】ここで、”b”秒の時間は、入力信号のレ
ベルが予め設定されたレベルより低くなる直前に更新さ
れたときの”a”秒の時間から、連続して記憶された場
合の最大の数”n”個まで遡った”n×a”秒の時間ま
での値をとることができる。また、電源オン直後など
で、”b”秒前データが存在しない時は、”b”秒に一
番近い時刻のデータを使用する。
Here, the time “b” seconds is the time “a” seconds when the input signal level is updated immediately before the level becomes lower than the preset level, and the time when the input signal level is continuously stored. Values up to a time of “n × a” seconds can be taken up to the maximum number “n”. When data before "b" seconds does not exist, for example, immediately after the power is turned on, data at a time closest to "b" seconds is used.

【0042】また、制御データとして、”n”個の制御
データの平均、あるいは、随時前回までの平均をとるこ
ともできる。
As the control data, an average of "n" pieces of control data or an average up to the previous time can be taken at any time.

【0043】以上の本実施の形態では、歪抽出ループの
制御についてのみ停止し、歪抑圧ループは常時制御を行
うこととしているが、一般に、入力信号のレベルが低い
時は、相互変調歪の発生が相対的に少なく、さらに主増
幅器3自身の発熱も少ないため歪み量を最適化する必要
性が小さいため、歪抑圧ループの最適化調整についても
歪抽出ループと同様に停止することが可能である。この
ように、入力信号レベルが高いときに限って最適化の制
御を行うようにすることにより、取り扱うデータ量を削
減することができ、またパイロット信号を1つにするな
ど装置構成を簡略にすることができる。
In the above embodiment, only the control of the distortion extraction loop is stopped and the control of the distortion suppression loop is always performed. However, in general, when the level of the input signal is low, the occurrence of intermodulation distortion occurs. And the amount of heat generated by the main amplifier 3 itself is small, so that it is not necessary to optimize the amount of distortion. Therefore, the optimization adjustment of the distortion suppression loop can be stopped in the same manner as the distortion extraction loop. . As described above, by performing optimization control only when the input signal level is high, the amount of data to be handled can be reduced, and the apparatus configuration can be simplified, such as by using only one pilot signal. be able to.

【0044】なお、本発明は上記実施の形態に限定され
るものでなく、その趣旨を逸脱しない範囲で様々な変更
が可能である。
Note that the present invention is not limited to the above-described embodiment, and various changes can be made without departing from the gist of the present invention.

【0045】[0045]

【発明の効果】以上説明したように、本発明の歪補償方
法及び歪補償増幅回路によれば、入力信号のレベルが減
少しているときには、歪抽出ループのベクトル調整回路
の最適化調整を停止することにより、誤った歪み補償を
防ぐことができるという効果がある。
As described above, according to the distortion compensation method and the distortion compensation amplifier circuit of the present invention, when the level of the input signal is decreasing, the optimization adjustment of the vector adjustment circuit of the distortion extraction loop is stopped. By doing so, there is an effect that erroneous distortion compensation can be prevented.

【0046】また、入力信号のレベルが予め設定された
レベルより高いときに、ある一定時間毎に少なくとも歪
抽出ループのベクトル調整回路の調整状態を記憶し、入
力信号のレベルが予め設定されたレベルより低下したと
きに、歪抽出ループのベクトル調整回路の制御データを
予め別に設定された時間まで遡った時点に記憶された制
御データに固定することにより、取り扱うデータ量を削
減することができ、またパイロット信号を1つにするな
ど装置構成を簡略にするとともに誤った歪み補償を行う
ことのない歪補償増幅回路を実現できるという効果があ
る。
When the level of the input signal is higher than the preset level, at least at every certain time, the adjustment state of the vector adjustment circuit of the distortion extraction loop is stored, and the level of the input signal is set to the preset level. When the data is further reduced, by fixing the control data of the vector adjustment circuit of the distortion extraction loop to the control data stored at a point in time that is set back to a separately set time, the amount of data to be handled can be reduced. This has the effect of simplifying the device configuration, such as by using only one pilot signal, and realizing a distortion compensation amplifier circuit that does not perform erroneous distortion compensation.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の歪補償増幅回路の一つの実施の形態を
示すブロック図である。
FIG. 1 is a block diagram showing one embodiment of a distortion compensation amplifier circuit according to the present invention.

【図2】本発明の実施の形態の最適化調整手順の一例を
示すフローチャートである。
FIG. 2 is a flowchart illustrating an example of an optimization adjustment procedure according to the embodiment of the present invention.

【図3】本発明の実施の形態の最適化調整手順の他の一
例を示すフローチャートである。
FIG. 3 is a flowchart showing another example of the optimization adjustment procedure according to the embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 分配器 2 ベクトル調整回路 3 主増幅器 4 パイロット信号発生器 5 遅延線 6 分配器 7 減衰器 8 合成器 9 遅延線 10 ベクトル調整回路 11 補助増幅器 12 合成器 13 制御部 31 レベル検出器 32 レベル検出器 33 レベル検出器 34 A/D変換器 35 レベル比較器 36 演算ユニット(CPU) 37 D/A変換器 38 クロック発振器 39 メモリ DESCRIPTION OF SYMBOLS 1 Divider 2 Vector adjustment circuit 3 Main amplifier 4 Pilot signal generator 5 Delay line 6 Distributor 7 Attenuator 8 Synthesizer 9 Delay line 10 Vector adjustment circuit 11 Auxiliary amplifier 12 Synthesizer 13 Control part 31 Level detector 32 Level detection Device 33 level detector 34 A / D converter 35 level comparator 36 arithmetic unit (CPU) 37 D / A converter 38 clock oscillator 39 memory

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 入力信号を2分岐し、一方を第1のベク
トル調整および主増幅し他方を第1の位相調整した後に
合成する歪抽出ループと、前記主増幅された信号を2分
岐し、一方を第2の位相調整して出力し、他方を前記第
1の位相調整された信号と合成した後に第2のベクトル
調整および補助増幅し前記第2の位相調整された信号に
合成する歪抑圧ループとからなる歪補償増幅回路におい
て、前記入力信号のレベルが予め設定されたレベルより
低下したときは、少なくとも前記歪抽出ループの前記第
1のベクトル調整が停止されることを特徴とする歪補償
方法。
1. A distortion extraction loop for splitting an input signal into two parts, one of which is subjected to a first vector adjustment and main amplification, and the other of which is subjected to a first phase adjustment, and a main part of the main amplified signal is split into two parts. Distortion suppression in which one is output with a second phase adjustment, the other is synthesized with the first phase-adjusted signal, and then the second vector adjustment and auxiliary amplification are performed to synthesize the second phase-adjusted signal. A distortion compensation amplifier circuit comprising a loop, wherein when the level of the input signal falls below a predetermined level, at least the first vector adjustment of the distortion extraction loop is stopped. Method.
【請求項2】 入力信号を2分岐し、一方を第1のベク
トル調整および主増幅し他方を第1の位相調整した後に
合成する歪抽出ループと、前記主増幅された信号を2分
岐し、一方を第2の位相調整して出力し、他方を前記第
1の位相調整された信号と合成した後に第2のベクトル
調整および補助増幅し前記第2の位相調整された信号に
合成する歪抑圧ループとからなる歪補償増幅回路におい
て、前記入力信号のレベルが予め設定されたレベルより
高いときに、ある一定時間毎に少なくとも前記第1のベ
クトル調整の調整状態を記憶し、前記入力信号のレベル
が前記予め設定されたレベルより低下したときは、少な
くとも前記第1のベクトル調整が予め別に設定された時
間まで遡った時点に記憶された調整状態に固定されるこ
とを特徴とする歪補償方法。
2. A distortion extraction loop for splitting an input signal into two parts, one of which is subjected to a first vector adjustment and main amplification, and the other of which is subjected to a first phase adjustment, and a main extraction signal, which is split into two parts, Distortion suppression in which one is output with a second phase adjustment, the other is synthesized with the first phase-adjusted signal, and then the second vector adjustment and auxiliary amplification are performed to synthesize the second phase-adjusted signal. A distortion compensation amplifier circuit comprising a loop, when the level of the input signal is higher than a preset level, storing at least an adjustment state of the first vector adjustment at a certain time interval; Is lower than the preset level, at least the first vector adjustment is fixed to an adjustment state stored at a point in time that goes back to a separately set time. Atonement method.
【請求項3】 入力信号を2つの経路に分岐する第1の
分配器と、前記分岐された一方の信号をベクトル調整す
る第1のベクトル調整回路と、これを増幅する主増幅器
と、パイロット信号が注入された後に位相調整する第2
の遅延線とよりなる第1の経路と、前記分岐された他方
の信号を位相調整する第1の遅延線と、前記第1の遅延
線出力に前記パイロット信号が注入された後に分岐され
た前記第1の経路の信号とを合成した信号をベクトル調
整する第2のベクトル調整回路と、これを増幅する補助
増幅器とよりなる第2の経路と、前記入力信号、前記補
助増幅器出力の信号および前記第1の経路の前記第2の
遅延線出力と前記第2の経路の前記補助増幅器出力とを
合成した出力信号を入力し、前記第1のベクトル調整回
路、前記第2のベクトル調整回路および前記パイロット
信号を出力するパイロット信号発生器へそれぞれの制御
信号を供給する制御部と、より構成されることを特徴と
する歪補償増幅回路。
3. A first divider for branching an input signal into two paths, a first vector adjustment circuit for vector-adjusting one of the branched signals, a main amplifier for amplifying the signal, and a pilot signal Phase adjustment after the second is injected
A first path including a delay line, a first delay line that adjusts the phase of the other signal that has been branched, and the first path that is branched after the pilot signal is injected into the output of the first delay line. A second path including a second vector adjustment circuit that performs vector adjustment of a signal obtained by combining the signal of the first path and an auxiliary amplifier that amplifies the signal, the input signal, the signal of the auxiliary amplifier output, and the An output signal obtained by combining the output of the second delay line on the first path and the output of the auxiliary amplifier on the second path is input, and the first vector adjustment circuit, the second vector adjustment circuit, A distortion compensation amplifier circuit, comprising: a control unit that supplies each control signal to a pilot signal generator that outputs a pilot signal.
【請求項4】 前記制御部は、前記入力信号のレベルを
検出する第1のレベル検出器と、前記補助増幅器の出力
レベルを検出する第2のレベル検出器と、前記出力信号
のレベルを検出する第3のレベル検出器と、それぞれの
レベル検出器出力を入力しデジタル変換するA/D変換
器と、前記第1のレベル検出器出力を予め設定されたレ
ベルと比較するレベル比較器と、クロック信号を生成し
出力するクロック発振器と、前記レベル比較器出力、前
記A/D変換器出力および前記クロック発振器出力を入
力し前記第1のベクトル調整回路および前記第2のベク
トル調整回路を最適値に合わせ込む制御データを出力す
るとともに前記パイロット信号発生器をオン/オフ制御
する演算ユニット(CPU)と、前記演算ユニット出力
をアナログデータに変換した制御信号を前記第1のベク
トル調整回路および前記第2のベクトル調整回路へ供給
するD/A変換器と、前記入力信号のレベルが前記予め
設定されたレベルより高いときに、ある一定時間毎に少
なくとも前記第1のベクトル調整回路を最適値に合わせ
込む制御データを記憶するメモリと、より構成されるこ
とを特徴とする請求項3記載の歪補償増幅回路。
4. The control section includes a first level detector for detecting a level of the input signal, a second level detector for detecting an output level of the auxiliary amplifier, and detecting a level of the output signal. A third level detector, an A / D converter for inputting and digitally converting the output of each level detector, a level comparator for comparing the output of the first level detector with a preset level, A clock generator for generating and outputting a clock signal, and receiving the level comparator output, the A / D converter output, and the clock oscillator output, and setting the first vector adjustment circuit and the second vector adjustment circuit to optimal values An arithmetic unit (CPU) for outputting control data to be adjusted to and for controlling the pilot signal generator to be on / off; and converting the arithmetic unit output to analog data. A D / A converter for supplying the converted control signal to the first vector adjustment circuit and the second vector adjustment circuit; and a method for setting the input signal level higher than the preset level for a certain period of time. 4. The distortion compensation amplifier circuit according to claim 3, further comprising: a memory for storing control data for adjusting at least the first vector adjustment circuit to an optimum value for each time.
【請求項5】 前記制御部は、前記入力信号のレベルが
前記予め設定されたレベルより低下したときは、少なく
とも前記第1のベクトル調整回路を最適値に合わせ込む
制御を停止することを特徴とする請求項3又は4記載の
歪補償増幅回路。
5. The control unit according to claim 1, wherein when the level of the input signal is lower than the preset level, at least the control for adjusting the first vector adjustment circuit to an optimum value is stopped. The distortion compensation amplifier circuit according to claim 3 or 4, wherein:
【請求項6】 前記制御部は、前記入力信号のレベルが
前記予め設定されたレベルより高いときに、前記ある一
定時間毎に少なくとも前記第1のベクトル調整回路を最
適値に合わせ込む制御データを記憶し、前記入力信号の
レベルが前記予め設定されたレベルより低下したとき
に、予め別に設定された時間まで遡った時点に記憶され
た制御データを、前記入力信号のレベルが前記予め設定
されたレベルより高くなるまで制御信号に変換して出力
することを特徴とする請求項3又は4記載の歪補償増幅
回路。
6. The control unit, when the level of the input signal is higher than the preset level, generates control data for adjusting at least the first vector adjustment circuit to an optimal value at every certain time. When the level of the input signal is lower than the preset level, the control data stored at a point in time that goes back to a preset time is stored. 5. The distortion compensation amplifier circuit according to claim 3, wherein the signal is converted into a control signal and output until the level becomes higher than the level.
【請求項7】 前記制御部は、前記第2のベクトル調整
回路を調整するときのみ前記パイロット信号発生器をオ
ンとする制御を行うことを特徴とする請求項3、4、5
又は6記載の歪補償増幅回路。
7. The control unit according to claim 3, wherein said control unit performs control to turn on said pilot signal generator only when adjusting said second vector adjustment circuit.
Or the distortion compensation amplifier circuit according to 6.
JP2000222553A 2000-07-24 2000-07-24 Distortion compensating method and distortion compensation amplifying circuit Pending JP2002043861A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000222553A JP2002043861A (en) 2000-07-24 2000-07-24 Distortion compensating method and distortion compensation amplifying circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000222553A JP2002043861A (en) 2000-07-24 2000-07-24 Distortion compensating method and distortion compensation amplifying circuit

Publications (1)

Publication Number Publication Date
JP2002043861A true JP2002043861A (en) 2002-02-08

Family

ID=18716778

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000222553A Pending JP2002043861A (en) 2000-07-24 2000-07-24 Distortion compensating method and distortion compensation amplifying circuit

Country Status (1)

Country Link
JP (1) JP2002043861A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007060014A (en) * 2005-08-22 2007-03-08 Hitachi Kokusai Electric Inc Feedforward distortion compensation amplifier
CN111355503A (en) * 2018-12-21 2020-06-30 瑞昱半导体股份有限公司 Compensating device for amplitude modulation and phase modulation distortion

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0637551A (en) * 1992-07-17 1994-02-10 Fujitsu Ltd Distortion compensation circuit
JPH0758554A (en) * 1993-08-16 1995-03-03 Kokusai Electric Co Ltd Multi-frequency common amplifier
JPH0856125A (en) * 1994-08-10 1996-02-27 Kokusai Electric Co Ltd Distortion compensation amplifier
JPH0888518A (en) * 1994-09-19 1996-04-02 Kokusai Electric Co Ltd Distortion compensation method and distortion compensation amplifier
JPH08154021A (en) * 1994-11-28 1996-06-11 Kokusai Electric Co Ltd Distortion compensating amplifier
JPH10233628A (en) * 1997-02-20 1998-09-02 Fujitsu Ltd Feed-forward amplifier
JPH1168470A (en) * 1997-08-11 1999-03-09 Hitachi Ltd Feed forward amplifier
JPH11261343A (en) * 1998-03-10 1999-09-24 Fujitsu Ltd Feedforward amplifier

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0637551A (en) * 1992-07-17 1994-02-10 Fujitsu Ltd Distortion compensation circuit
JPH0758554A (en) * 1993-08-16 1995-03-03 Kokusai Electric Co Ltd Multi-frequency common amplifier
JPH0856125A (en) * 1994-08-10 1996-02-27 Kokusai Electric Co Ltd Distortion compensation amplifier
JPH0888518A (en) * 1994-09-19 1996-04-02 Kokusai Electric Co Ltd Distortion compensation method and distortion compensation amplifier
JPH08154021A (en) * 1994-11-28 1996-06-11 Kokusai Electric Co Ltd Distortion compensating amplifier
JPH10233628A (en) * 1997-02-20 1998-09-02 Fujitsu Ltd Feed-forward amplifier
JPH1168470A (en) * 1997-08-11 1999-03-09 Hitachi Ltd Feed forward amplifier
JPH11261343A (en) * 1998-03-10 1999-09-24 Fujitsu Ltd Feedforward amplifier

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007060014A (en) * 2005-08-22 2007-03-08 Hitachi Kokusai Electric Inc Feedforward distortion compensation amplifier
JP4579792B2 (en) * 2005-08-22 2010-11-10 株式会社日立国際電気 Feedforward distortion compensation amplifier
CN111355503A (en) * 2018-12-21 2020-06-30 瑞昱半导体股份有限公司 Compensating device for amplitude modulation and phase modulation distortion

Similar Documents

Publication Publication Date Title
JP2001053552A (en) Feed-forward amplifier circuit and method for compensating nonlinear distortion in the same
JP3106996B2 (en) Feed forward amplification circuit
JPH0878965A (en) Feed forward amplifier
EP0758163A1 (en) Improved distortion creation and reduction circuit
KR100390073B1 (en) Ultra-linear feedforward rf power amplifier
WO2001017104A1 (en) Feedforward amplifier
WO1993019521A1 (en) Feedforward amplifier
KR100429956B1 (en) Feedforward amplifier
JP2002043861A (en) Distortion compensating method and distortion compensation amplifying circuit
JP2003273658A (en) Feedforward amplifier circuit
JP2010050609A (en) Distortion compensation amplifier circuit
JP2917904B2 (en) Feedforward amplifier
JP2002237727A (en) Feedforward amplifier, communication apparatus, feed forward amplification method, program and medium
KR100421622B1 (en) Feedforward linear method and apparatus of power amplifier
JP2004056702A (en) Distortion compensated amplifier
JP3319817B2 (en) Feed forward amplifier
JP2005323335A (en) Amplifier
JP2003133864A (en) Parallel power distribution synthesizing amplifier
JP4477163B2 (en) Feedforward distortion compensation circuit
JP4590035B2 (en) Feed forward amplifier
JP3598991B2 (en) Configuration method of low distortion power amplifier circuit
JP2001230636A (en) Feedforward amplifier circuit and its control method
JPH11312934A (en) Power amplifier and power amplification method
JPH0794983A (en) Feedforward amplifier
JP2000307354A (en) Distortion compensation power amplifier

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040106