JP2002033486A - Thin-film transistor and its manufacturing method - Google Patents

Thin-film transistor and its manufacturing method

Info

Publication number
JP2002033486A
JP2002033486A JP2001107761A JP2001107761A JP2002033486A JP 2002033486 A JP2002033486 A JP 2002033486A JP 2001107761 A JP2001107761 A JP 2001107761A JP 2001107761 A JP2001107761 A JP 2001107761A JP 2002033486 A JP2002033486 A JP 2002033486A
Authority
JP
Japan
Prior art keywords
film
insulating film
interlayer insulating
thin film
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001107761A
Other languages
Japanese (ja)
Other versions
JP3404025B2 (en
Inventor
Mitsufumi Kodama
光文 小玉
Ichiro Takayama
一郎 高山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001107761A priority Critical patent/JP3404025B2/en
Publication of JP2002033486A publication Critical patent/JP2002033486A/en
Application granted granted Critical
Publication of JP3404025B2 publication Critical patent/JP3404025B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a thin-film transistor which uses an interlayer insulating film of high flatness. SOLUTION: In the thin-film transistor, the interlayer insulating film 5 is formed in the upper part of a semiconductor film 101, a gate insulating film 102 and a gate electrode 103; and a metal interconnection 1 is electrically connected to the semiconductor film 101 via a contact hole in the film 5. The film contains a silicon oxide film formed by using liquid silica. Since the flatness of the film 5 which is coated with the liquid silica by a spin-on method so as to be formed is high, the flatness of the thin-film transistor as a whole can be increased.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明が属する技術分野】本発明は、ファクシミリ、イ
メージスキャナ、ディジタル複写機等に適用可能なイメ
ージセンサーに関するものである。また、それらを形成
する薄膜トランジスタ及びその作製方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image sensor applicable to a facsimile, an image scanner, a digital copying machine and the like. In addition, the present invention relates to a thin film transistor for forming them and a manufacturing method thereof.

【0002】[0002]

【従来の技術】近年、ファクシミリの普及に合わせて、
より小型化、軽量化、低価格化が求められている。ファ
クシミリ等に用いられているイメージセンサーは大別し
て非密着型、密着型、完全密着型の3種類がある。現状
ではCCDを用いた非密着型は原稿を縮小レンズ系を通
してCCDに投影しているため、小型化、軽量化に関し
ては他の2方式に比べ不利であるが、現在確立されてい
るシリコンウェハーを用いたLSIプロセスで生産でき
ることやCCDチップが小型で済むこともあって価格面
で有利である。
2. Description of the Related Art In recent years, with the spread of facsimile,
There is a demand for smaller size, lighter weight, and lower price. Image sensors used in facsimile machines and the like are roughly classified into three types: non-contact type, contact type, and perfect contact type. At present, the non-contact type using a CCD projects an original onto a CCD through a reduction lens system, so it is disadvantageous in terms of miniaturization and weight reduction compared to the other two methods. This is advantageous in terms of price because it can be produced by the LSI process used and the CCD chip can be small.

【0003】密着型、完全密着型は小型化、軽量化にお
いて非密着型に比べ有利である一方でその作製プロセス
や実装、組立の困難さのため生産コストが高く、またセ
ルフォックレンズアレイや薄板ガラスなどの高価格の部
品を用いていることがこの2方式のイメージセンサーの
低価格化を阻む大きな要因になっている。
The contact type and the complete contact type are more advantageous than the non-contact type in miniaturization and weight reduction, but the production cost is high due to the difficulty in the manufacturing process, mounting and assembly, and the selfoc lens array and thin plate The use of high-priced components such as glass is a major factor preventing the cost reduction of these two types of image sensors.

【0004】ファクシミリ用の密着型のイメージセンサ
ーはMOSLSIチップを多数実装するマルチチップ型
と、アモルファスシリコン薄膜などを光センサー部に用
い透明基板上に形成した薄膜型が主である。これらはい
ずれもセルフォックレンズアレイを用いている。マルチ
チップ型は歩留まりも高く、安定供給が可能とされてい
る。一方で薄膜型は歩留まりが悪いため生産コストが高
い。
[0004] Contact image sensors for facsimile are mainly of a multi-chip type in which a number of MOS LSI chips are mounted, and a thin-film type in which an amorphous silicon thin film or the like is formed on a transparent substrate using an optical sensor portion. Each of these uses a selfoc lens array. The multi-chip type has a high yield and can be supplied stably. On the other hand, the production cost of the thin film type is high because the yield is low.

【0005】薄膜素子を用いる完全密着型イメージセン
サーは縮小レンズ系やセルフォックレンズアレイ等を用
いないため特に小型化、軽量化の面で最も有利であり、
これを低価格で供給することが望まれていた。完全密着
型イメージセンサーの低価格化を阻む大きな要因のひと
つとして、薄膜素子部分の生産歩留まりが低いことがあ
る。また、さきに述べたように密着型イメージセンサー
においてもその光電変換素子部分が薄膜素子である場合
には同様の問題を抱えている。
A perfect contact type image sensor using a thin film element is most advantageous particularly in terms of size reduction and weight reduction because it does not use a reduction lens system or a selfoc lens array.
It was desired to supply this at a low price. One of the major factors that hinder the cost reduction of the complete contact type image sensor is that the production yield of the thin film element portion is low. Further, as described above, the contact type image sensor has the same problem when the photoelectric conversion element portion is a thin film element.

【0006】イメージセンサーの光電変換素子はフォト
コンダクター型とフォトダイオード型が知られている。
一般にフォトコンダクター型は比較的大きな電流を流す
ことが出来るため、ノイズに強いという特徴を持ってい
る反面、光応答性が悪くファクシミリの高速化の要求に
対し不利である。一方、フォトダイオード型は流れる電
流は小さいものの光に対する応答は高速であり、今後主
流になると思われる。
[0006] As a photoelectric conversion element of an image sensor, a photoconductor type and a photodiode type are known.
In general, a photoconductor type is capable of flowing a relatively large current, and thus has a feature of being resistant to noise, but has a poor optical response and is disadvantageous for a demand for a high-speed facsimile. On the other hand, the photodiode type has a small current, but has a fast response to light, and is expected to become mainstream in the future.

【0007】[0007]

【発明が解決しようとする課題】フォトダイオード型は
流れる電流が小さいため、正極側の電極と負極側の電極
がフォトダイオードを介して積層されている構造によっ
て必然的に形成されるコンデンサーに蓄えられている電
荷を放電するという電荷蓄積型という画像読み取り方式
を採用するのが一般的である。しかしながら、このコン
デンサーの容量の値は〜10pFが最適値であるという
要求からコンデンサー部分の面積を多くとる必要があ
る。
In the photodiode type, since a small amount of current flows, it is stored in a capacitor which is necessarily formed by a structure in which a positive electrode and a negative electrode are stacked via a photodiode. In general, an image reading method called a charge storage type in which a charged electric charge is discharged is adopted. However, it is necessary to increase the area of the capacitor portion in view of the requirement that the value of the capacitance of the capacitor be an optimum value of 10 pF.

【0008】通常はイメージセンサは読み取り幅方向に
センサ部分がならんでいるため、このコンデンサー部分
の面積を大きくとるために、このコンデンサー部分の長
さが0.5〜2mmと大きくなるため、所定の寸法から取
れるイメージセンサの数が少なくなり、イメージセンサ
ーの低価格化と小型化及び光電変換素子のドット間隔の
精細化という2つの要求を満足することは難かしかっ
た。
Normally, since the sensor portion of the image sensor is arranged in the reading width direction, in order to increase the area of the capacitor portion, the length of the capacitor portion is increased to 0.5 to 2 mm. The number of image sensors that can be taken from dimensions has decreased, and it has been difficult to satisfy the two requirements of cost reduction and size reduction of the image sensor and finer dot spacing of the photoelectric conversion element.

【0009】[0009]

【課題を解決するための手段】本発明は前述の問題点を
解決することにより、薄膜を用いた密着型、完全密着型
のイメージセンサーの生産コストを低減し、小型化を実
現することを目的とするものである。
SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems by reducing the production cost and realizing the miniaturization of a contact type and a complete contact type image sensor using a thin film. It is assumed that.

【0010】本発明は絶縁基板上に第1の薄膜電極と、
薄膜半導体と、第2の薄膜電極とから構成される光電変
換素子を有するイメージセンサーであって、前記光電変
換素子を構成する第1の薄膜電極と第2の薄膜電極の各
々の延長部分間に、絶縁膜が形成されることにより、前
記光電変換素子と並列にコンデンサーが設けられている
ことを特徴とするイメージセンサーであります。
According to the present invention, a first thin-film electrode is provided on an insulating substrate;
An image sensor having a photoelectric conversion element composed of a thin film semiconductor and a second thin film electrode, wherein an image sensor is provided between the first thin film electrode and the second thin film electrode constituting the photoelectric conversion element. An image sensor characterized in that a capacitor is provided in parallel with the photoelectric conversion element by forming an insulating film.

【0011】また、この絶縁膜は同時に、前記第1の薄
膜電極と第2の薄膜電極の各々の延長部分間の絶縁膜は
前記光電変換素子部分の薄膜半導体と第1の薄膜電極あ
るいは第2の薄膜電極との間に延在していることを特徴
とするイメージセンサーであります。
Further, the insulating film between the extended portions of the first thin film electrode and the second thin film electrode at the same time is formed by the thin film semiconductor of the photoelectric conversion element portion and the first thin film electrode or the second thin film electrode. This is an image sensor that extends between the thin film electrodes.

【0012】図7に本発明のイメージセンサの概略断面
図を示します。透光性の基板100の上に第1の薄膜電
極2が形成されており、この電極は原稿200に照射す
る読み取り光を透過させる窓9があけられている。この
電極2上に光電変換機能を持つ薄膜半導体3を積層し、
原稿200からの反射光が入ってくる部分に透光性の電
極4が形成されている。
FIG. 7 is a schematic sectional view of the image sensor of the present invention. A first thin-film electrode 2 is formed on a light-transmitting substrate 100, and this electrode has a window 9 through which reading light applied to a document 200 is transmitted. A thin film semiconductor 3 having a photoelectric conversion function is laminated on the electrode 2,
A translucent electrode 4 is formed in a portion where the reflected light from the document 200 enters.

【0013】今、この上面に絶縁膜5、例えば酸化珪素
膜が形成されており、その上に第2の薄膜電極1が形成
されており、これらは薄膜半導体3の端部付近でコンデ
ンサー10を構成している。この部分は誘電率の高い絶
縁膜を挟んだ高容量のコンデンサーとなっている。ま
た、この図の場合、絶縁膜5が薄膜半導体3の上面をお
おっており、このため、薄膜半導体の作製時に発生する
ピンホール等による第1の薄膜電極2と第2の薄膜電極
1間のショートを防止する働きを同時に有している。
Now, an insulating film 5, for example, a silicon oxide film is formed on the upper surface, and a second thin film electrode 1 is formed thereon, and these are connected to a capacitor 10 near the end of the thin film semiconductor 3. Make up. This part is a high-capacity capacitor with an insulating film having a high dielectric constant interposed. In the case of this figure, the insulating film 5 covers the upper surface of the thin film semiconductor 3, and therefore, the first thin film electrode 2 and the second thin film electrode 1 are formed by a pinhole or the like generated at the time of manufacturing the thin film semiconductor. It also has the function of preventing short circuit.

【0014】このように、高容量のコンデンサーをセン
サー構造の中に少ない面積で組み込むことができたの
で、イメージセンサーの原稿送り方向に対する長さ20
を〜25%程度、縮小でき、基板1枚当りのイメージセ
ンサーの取り数が逆に25%増え、さらに面積縮小の効
果により生産歩留まりが向上したため生産コストが著し
く下がった。
As described above, the high-capacity condenser can be incorporated in the sensor structure with a small area.
Was reduced by about 25%, the number of image sensors per substrate was increased by 25%, and the production yield was improved by the effect of the area reduction, so that the production cost was significantly reduced.

【0015】本発明で使用可能な絶縁膜としては、誘電
率の高い材料であればしようは可能であり、さらに、透
光性に優れたものであれば、透光性電極4上にも形成で
き、透光性電極4の保護膜機能を持つと同時に、原稿よ
りの反射光のうち、対応していない部分からの反射光を
カットし、高読み取り分解能を達成できる特徴がある。
As the insulating film usable in the present invention, any material having a high dielectric constant can be used. Further, if the insulating film has excellent light-transmitting properties, it can be formed on the light-transmitting electrode 4 as well. In addition, it has the function of protecting the light-transmitting electrode 4 and, at the same time, cutting out the reflected light from the non-corresponding part of the reflected light from the original, thereby achieving high reading resolution.

【0016】[0016]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

【実施例】『実施例1』図1〜7はファクシミリ等に用
いる完全密着型イメージセンサーの光電変換素子部をガ
ラスや石英等の透明基板100上に作製する際の工程を
示した縦断面図である。
Embodiment 1 FIGS. 1 to 7 are longitudinal sectional views showing steps of manufacturing a photoelectric conversion element portion of a complete contact type image sensor used for a facsimile or the like on a transparent substrate 100 such as glass or quartz. It is.

【0017】図1はシリコンあるいは酸化シリコン等の
ドライエッチングガスに対しエッチング速度の十分遅い
金属2、例えばクロムをスパッタ法により100〜20
0nm成膜した後にフォトリソグラフィープロセスによ
り、遮光層を兼ねた電極2をパターニングした工程であ
る。この電極にはセンサー1ビットに1個ずつ対応した
光導入窓が設けられている。
FIG. 1 shows that a metal 2, such as chromium, having a sufficiently low etching rate with respect to a dry etching gas such as silicon or silicon oxide, is sputtered to a thickness of 100 to 20%.
This is a step of patterning the electrode 2 also serving as a light shielding layer by a photolithography process after forming a 0 nm film. This electrode is provided with a light introducing window corresponding to one sensor bit.

【0018】次にフォトダイオード3を形成した(図
2)。これは燐をドープしたN層アモルファス炭化珪
素、不純物をドープしないI層アモルファスシリコン、
ボロンをドープしたP層アモルファス炭化珪素を成膜し
たものである。膜厚は、要求される電気特性例えば第1
の薄膜電極2と第2の薄膜電極1の間の容量やフォトダ
イオードのダイオードの特性が最適になるように決定す
ればよく、P,N層は各々10〜60nm、I層は30
0nm〜1.2μmが適当である。
Next, a photodiode 3 was formed (FIG. 2). This is an N-layer amorphous silicon carbide doped with phosphorus, an I-layer amorphous silicon not doped with impurities,
The P-layer amorphous silicon carbide doped with boron is formed. The film thickness depends on the required electrical characteristics, for example, the first
The capacitance between the thin film electrode 2 and the second thin film electrode 1 and the characteristics of the diode of the photodiode may be optimized. The P and N layers are 10 to 60 nm each, and the I layer is 30 nm.
0 nm to 1.2 μm is appropriate.

【0019】引続き透明導電膜であるITO4を70〜
200nm成膜し、パターニングし、さらに先に成膜し
たフォトダイオードをドライエッチングした(図3)。
Successively, a transparent conductive film of ITO4 was
A 200 nm film was formed, patterned, and the previously formed photodiode was dry etched (FIG. 3).

【0020】次に、図4の様に例えばSOG(スピンオ
ングラス)の様に液体シリカをスピンオン法等により塗
布し、フォトダイオード3の特性に影響が少ない温度例
えば200〜300℃程度でアニールすることにより、
絶縁膜5を形成する。この形成する膜厚は電極1と電極
2の間の容量を鑑みて決定すればよい。液体シリカの希
釈割合やスピンコートする際の回転数、時間などを条件
出しすることにより膜厚は30nm程度から1.6μm
程度まで任意に膜厚は変化させることが出来る。
Next, as shown in FIG. 4, for example, a liquid silica such as SOG (spin-on glass) is applied by a spin-on method or the like, and annealed at a temperature that does not affect the characteristics of the photodiode 3, for example, about 200 to 300 ° C. By
An insulating film 5 is formed. The film thickness to be formed may be determined in consideration of the capacitance between the electrode 1 and the electrode 2. By setting conditions such as the dilution ratio of the liquid silica, the number of revolutions during spin coating, and the time, the film thickness is about 30 nm to 1.6 μm.
The film thickness can be changed arbitrarily to the extent.

【0021】また、この絶縁膜は液体シリカによる形成
法に限らず、スパッタ、プラズマCVD、光CVD、常
圧CVDなどの方法でSiO2 、Si3 4 、SiO
N、Ta2 5 などの絶縁性の素材を成膜してもよく、
同様の効果が得られた。特に誘電率の大きいSi3 4
やTa2 5 の場合、コンデンサー容量を多く取れるの
で、センサー面積減少の効果は大きい。
The insulating film is not limited to the method of forming with liquid silica, but may be formed by sputtering, plasma CVD, photo CVD, normal pressure CVD or the like to form SiO 2 , Si 3 N 4 , SiO 2.
An insulating material such as N or Ta 2 O 5 may be deposited.
Similar effects were obtained. In particular, Si 3 N 4 having a large dielectric constant
In the case of Ta 2 O 5, a large capacitor capacity can be obtained, so that the effect of reducing the sensor area is great.

【0022】次に、図5は前述の様にして形成された絶
縁膜にフォトリソグラフィーによりITO4と第2の薄
膜電極1をコンタクトさせるためのコンタクトホールを
形成する工程をしめす。さらに図6に示すように第2の
薄膜電極配線1としてアルミをスパッタ法で成膜した後
にフォトリソグラフィーによりパターニングすることに
より薄膜プロセスは終了する。
Next, FIG. 5 shows a step of forming a contact hole for making the ITO 4 and the second thin film electrode 1 contact with each other by photolithography in the insulating film formed as described above. Further, as shown in FIG. 6, aluminum is formed as the second thin-film electrode wiring 1 by a sputtering method and then patterned by photolithography, thereby completing the thin-film process.

【0023】この後50〜100μmの薄板ガラス8を
接着剤7で貼り付けてイメージセンサーは完成する。図
7の様に薄板ガラスを貼り付ける前にポリイミドなどに
よる保護膜6を形成してもよい。
Thereafter, a thin glass 8 having a thickness of 50 to 100 μm is attached with an adhesive 7 to complete the image sensor. As shown in FIG. 7, a protective film 6 made of polyimide or the like may be formed before the thin glass is attached.

【0024】例えば、本発明による薄膜電極間に形成さ
れた絶縁体の比誘電率4の酸化シリコン膜の膜厚を10
0nmにした場合の容量部分を用いると、誘電率9.4
のセンサーフォトダイオードをそのまま容量として用い
た場合に比べ、容量部分の面積は約1/3に出来るがセ
ンサー幅を短くしすぎるとプラテンローラーで原稿を押
さえつけたときに強度的な問題が発生する恐れがあるた
め、容量部分の面積の減少を〜1mm(〜25%)に抑え
た。しかし密着型の場合は原稿やプラテンローラーが直
接センサーに接触しないためもっと細くすることができ
る。
For example, when the thickness of the silicon oxide film having a relative dielectric constant of 4 formed between the thin film electrodes according to the present invention is 10
When the capacitance portion at 0 nm is used, the dielectric constant is 9.4.
The area of the capacitance part can be reduced to about 1/3 compared to the case where the sensor photodiode of the above is used as the capacitance as it is. Therefore, the reduction in the area of the capacitor portion was suppressed to 11 mm (〜25%). However, in the case of the close contact type, the original and the platen roller do not directly contact the sensor, so that it can be made thinner.

【0025】このようにして作製されたイメージセンサ
ーはショート、リーク等の不良が少なく、1基板当りの
センサー取り数が多い上に、生産歩留まりが高いため、
低コスト化に非常に有利である。また、光電変換素子の
光導入窓上にも、この酸化珪素膜を設けたために、周辺
からの回り込み光を除去する作用があり、ノイズの少な
い高読み取り分解能も同時に実現できた。
The image sensor manufactured in this way has few defects such as short circuit and leak, and has a large number of sensors per substrate and a high production yield.
This is very advantageous for cost reduction. Further, since the silicon oxide film was provided also on the light introduction window of the photoelectric conversion element, the silicon oxide film had an effect of removing the wraparound light from the periphery, and high reading resolution with little noise could be realized at the same time.

【0026】『実施例2』図8〜18は『実施例1』と
同様のイメージセンサーの基板に搭載される相補型薄膜
トランジスターの作製プロセスとそれに引き続いて作製
される光電変換素子部の作製プロセスを示した縦断面図
である。
[Embodiment 2] FIGS. 8 to 18 show the fabrication process of the complementary thin film transistor mounted on the image sensor substrate similar to that of the "embodiment 1" and the fabrication process of the photoelectric conversion element portion subsequently fabricated. FIG.

【0027】図8は透明基板上にアモルファスシリコン
101を30〜300nm成膜し再結晶化させた膜をフ
ォトリソグラフィーを用い島状にパターニングした状態
を示す。
FIG. 8 shows a state in which amorphous silicon 101 is formed to a thickness of 30 to 300 nm on a transparent substrate, and the recrystallized film is patterned into an island shape by photolithography.

【0028】さらにゲート酸化シリコン膜102を50
〜200nm成膜し、引続き燐を高濃度ドーピングした
アモルファスシリコン103を100〜300nm成膜
したのち、図9の様にパターニングした。
Further, the gate silicon oxide film 102 is
After forming a film having a thickness of 200 to 200 nm and subsequently forming amorphous silicon 103 having a thickness of 100 to 300 nm doped with phosphorus at a high concentration, patterning was performed as shown in FIG.

【0029】図10は全面に硼素を5×1014〜3×1
15atoms/cm2 程度のドーズ量イオン注入した工程であ
る。図11はレジスト104などのイオン注入のマスク
になるものでPMOSにしたい部分を覆い、NMOSに
したい部分に燐を硼素の2倍から10倍のドーズ量イオ
ン注入した工程を示している。この後上記のように注入
した不純物を600℃以上の温度で活性化し、さらに薄
膜トランジスタの特性を向上させるため水素化処理を施
した。水素化処理は真空槽中にプラズマで水素原子を作
り、その中に薄膜トランジスターを暴露させる方法、あ
るいは熱により水素を拡散させる方法のいずれも効果が
認められた。
FIG. 10 shows that boron is applied to the entire surface at 5 × 10 14 to 3 × 1.
This is a step of implanting ions at a dose of about 0 15 atoms / cm 2 . FIG. 11 shows a process in which a portion to be formed into a PMOS is covered with a mask for ion implantation such as a resist 104 and phosphorus is ion-implanted into a portion to be formed into an NMOS at a dose of 2 to 10 times that of boron. Thereafter, the impurities implanted as described above were activated at a temperature of 600 ° C. or higher, and a hydrogenation treatment was performed to further improve the characteristics of the thin film transistor. In the hydrogenation treatment, it was confirmed that the method of producing hydrogen atoms by plasma in a vacuum chamber and exposing the thin film transistor therein, or the method of diffusing hydrogen by heat were effective.

【0030】図12は層間絶縁膜105として酸化シリ
コンを500nm〜1.5μm成膜した工程を示す。層
間絶縁膜105としては酸化シリコンやPSG膜やBP
SG膜などが適し、これらは例えば常圧CVD法、減圧
CVD法、スパッタ法、などを用いて成膜している。ま
た、スパッタ法や光CVD法で50〜200nmの酸化
シリコンを成膜し、その上に『実施例1』の様な方法で
液体シリカを用いて絶縁膜を積層してもよい。
FIG. 12 shows a process of forming a silicon oxide film having a thickness of 500 nm to 1.5 μm as the interlayer insulating film 105. As the interlayer insulating film 105, silicon oxide, PSG film, BP
An SG film or the like is suitable, and these are formed using, for example, a normal pressure CVD method, a low pressure CVD method, a sputtering method, or the like. Alternatively, a silicon oxide film having a thickness of 50 to 200 nm may be formed by a sputtering method or a photo-CVD method, and an insulating film may be formed thereon by using liquid silica by a method as in the first embodiment.

【0031】次に『実施例1』と同様にフォトダイオー
ド3を作製した工程を図13〜図15に示し、この工程
での処理プロセスは実施例1と同様であった。
Next, FIGS. 13 to 15 show steps of fabricating the photodiode 3 in the same manner as in "Example 1", and the processing in this step is the same as in Example 1.

【0032】図16は薄膜トランジスタと第2の薄膜電
極を接触させるためのコンタクトホールを形成する工程
である。このときITO4と第2の薄膜電極、および第
2の薄膜電極とトランジスタの不純物領域とを接触させ
るためのコンタクトホールが同時に形成されるようにマ
スクを設計してあるため、本発明の絶縁膜を形成したこ
とによるフォトマスク数の増加はない。
FIG. 16 shows a step of forming a contact hole for bringing the thin film transistor into contact with the second thin film electrode. At this time, since the mask is designed so that the ITO 4 and the second thin film electrode and the contact hole for contacting the second thin film electrode and the impurity region of the transistor are formed at the same time, the insulating film of the present invention is formed. There is no increase in the number of photomasks due to the formation.

【0033】図17は配線金属を成膜し、パターニング
した工程を示し、図18は保護膜6を形成したのちに薄
板ガラス8を貼り付けてイメージセンサーが完成した図
である。このようにして作製されたイメージセンサーは
生産歩留まりが高いうえに駆動回路がすでに基板上に構
成されているためにコストが極めて安く作製された。
FIG. 17 shows a process of forming and patterning a wiring metal, and FIG. 18 is a view showing a completed image sensor by forming a protective film 6 and pasting a thin glass 8 thereon. The image sensor manufactured in this manner was manufactured at a very low cost because the production yield was high and the driving circuit was already configured on the substrate.

【0034】[0034]

【発明の効果】光電変換素子を構成する第1の薄膜電極
と第2の薄膜電極の間に絶縁膜をはさんだ構造のコンデ
ンサーを形成することによってセンサーの長さが〜25
%小さくなり、一枚の基板から取れるイメージセンサー
の取り数が〜25%増加し、イメージセンサーの製造コ
ストをやすくすると同時に素子部分の面積をへらすこと
ができたので、製造歩留りが格段に向上した。
According to the present invention, by forming a capacitor having a structure in which an insulating film is interposed between a first thin film electrode and a second thin film electrode constituting a photoelectric conversion element, the length of the sensor can be reduced to about 25.
%, And the number of image sensors that can be obtained from one substrate increases by 25%. As a result, the manufacturing cost of the image sensor can be made easier, and at the same time, the area of the element portion can be reduced, so that the manufacturing yield has been significantly improved. .

【0035】また、センサー1本当りの面積が小さくな
ったことにより、ゴミやパーティクルが原因のピンホー
ルが生じる割合が減り、歩留まりが高くなった。さら
に、絶縁体が薄膜配線と光電変換層の間に形成されるこ
とにより光電変換層に生じたピンホールが劇的に減少す
るという副次的な効果が認められた。
Further, since the area per sensor is reduced, the rate of occurrence of pinholes due to dust and particles is reduced, and the yield is increased. Furthermore, a secondary effect was observed in that the formation of the insulator between the thin film wiring and the photoelectric conversion layer dramatically reduced pinholes generated in the photoelectric conversion layer.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明のある実施形態による構造を有するイ
メージセンサーの作製工程と構造を示す平面図と縦断面
図である。
1A and 1B are a plan view and a longitudinal sectional view showing a manufacturing process and a structure of an image sensor having a structure according to an embodiment of the present invention.

【図2】 本発明のある実施形態による構造を有するイ
メージセンサーの作製工程と構造を示す平面図と縦断面
図である。
2A and 2B are a plan view and a longitudinal sectional view showing a manufacturing process and a structure of an image sensor having a structure according to an embodiment of the present invention.

【図3】 本発明のある実施形態による構造を有するイ
メージセンサーの作製工程と構造を示す平面図と縦断面
図である。
3A and 3B are a plan view and a longitudinal sectional view showing a manufacturing process and a structure of an image sensor having a structure according to an embodiment of the present invention.

【図4】 本発明のある実施形態による構造を有するイ
メージセンサーの作製工程と構造を示す平面図と縦断面
図である。
4A and 4B are a plan view and a longitudinal sectional view showing a manufacturing process and a structure of an image sensor having a structure according to an embodiment of the present invention.

【図5】 本発明のある実施形態による構造を有するイ
メージセンサーの作製工程と構造を示す平面図と縦断面
図である。
5A and 5B are a plan view and a longitudinal sectional view showing a manufacturing process and a structure of an image sensor having a structure according to an embodiment of the present invention.

【図6】 本発明のある実施形態による構造を有するイ
メージセンサーの作製工程と構造を示す平面図と縦断面
図である。
6A and 6B are a plan view and a longitudinal sectional view showing a manufacturing process and a structure of an image sensor having a structure according to an embodiment of the present invention.

【図7】 本発明のある実施形態による構造を有するイ
メージセンサーの作製工程と構造を示す平面図と縦断面
図である。
7A and 7B are a plan view and a longitudinal sectional view showing a manufacturing process and a structure of an image sensor having a structure according to an embodiment of the present invention.

【図8】 本発明の他の実施形態の作製工程と構造を示
す縦断面図である。
FIG. 8 is a longitudinal sectional view showing a manufacturing process and a structure according to another embodiment of the present invention.

【図9】 本発明の他の実施形態の作製工程と構造を示
す縦断面図である。
FIG. 9 is a longitudinal sectional view showing a manufacturing process and a structure of another embodiment of the present invention.

【図10】 本発明の他の実施形態の作製工程と構造を
示す縦断面図である。
FIG. 10 is a longitudinal sectional view showing a manufacturing process and a structure of another embodiment of the present invention.

【図11】 本発明の他の実施形態の作製工程と構造を
示す縦断面図である。
FIG. 11 is a longitudinal sectional view showing a manufacturing process and a structure of another embodiment of the present invention.

【図12】 本発明の他の実施形態の作製工程と構造を
示す縦断面図である。
FIG. 12 is a longitudinal sectional view illustrating a manufacturing process and a structure according to another embodiment of the present invention.

【図13】 本発明の他の実施形態の作製工程と構造を
示す縦断面図である。
FIG. 13 is a longitudinal sectional view showing a manufacturing process and a structure of another embodiment of the present invention.

【図14】 本発明の他の実施形態の作製工程と構造を
示す縦断面図である。
FIG. 14 is a longitudinal sectional view showing a manufacturing process and a structure according to another embodiment of the present invention.

【図15】 本発明の他の実施形態の作製工程と構造を
示す縦断面図である。
FIG. 15 is a longitudinal sectional view showing a manufacturing process and a structure according to another embodiment of the present invention.

【図16】 本発明の他の実施形態の作製工程と構造を
示す縦断面図である。
FIG. 16 is a longitudinal sectional view showing a manufacturing process and a structure according to another embodiment of the present invention.

【図17】 本発明の他の実施形態の作製工程と構造を
示す縦断面図である。
FIG. 17 is a longitudinal sectional view showing a manufacturing process and a structure of another embodiment of the present invention.

【図18】 本発明の他の実施形態の作製工程と構造を
示す縦断面図である。
FIG. 18 is a longitudinal sectional view showing a manufacturing process and a structure according to another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1・・・第2の薄膜電極 2・・・第1の薄膜電極 3・・・薄膜半導体層 4・・・透光性導電膜 5・・・絶縁膜 6・・・保護膜 7・・・接着剤 8・・・薄板ガラス 100・・・透明基板 101・・・アモルファスシリコン 102・・・ゲート酸化シリコン 103・・・ゲートシリコン 104・・・レジスト 105・・・層間絶縁膜 DESCRIPTION OF SYMBOLS 1 ... 2nd thin film electrode 2 ... 1st thin film electrode 3 ... Thin film semiconductor layer 4 ... Translucent conductive film 5 ... Insulating film 6 ... Protective film 7 ... Adhesive 8 ... Thin glass 100 ... Transparent substrate 101 ... Amorphous silicon 102 ... Gate silicon oxide 103 ... Gate silicon 104 ... Resist 105 ... Interlayer insulating film

フロントページの続き Fターム(参考) 4M118 AA10 BA04 BA05 CA05 CA09 CA32 CB05 CB06 FB13 FB16 GB15 5F058 BC08 BC11 BD01 BD04 BD05 BD07 BF02 BF12 BF46 BH01 5F110 AA18 BB04 BB10 CC02 DD02 DD03 EE08 FF02 GG02 GG13 GG24 HJ01 HJ13 HJ23 HL03 NN03 NN04 NN22 NN23 NN24 NN25 NN33 NN34 NN35 NN36 NN72 QQ24 QQ25 Continued on front page F-term (reference) 4M118 AA10 BA04 BA05 CA05 CA09 CA32 CB05 CB06 FB13 FB16 GB15 5F058 BC08 BC11 BD01 BD04 BD05 BD07 BF02 BF12 BF46 BH01 5F110 AA18 BB04 BB10 CC02 DD02 DD03 EE08 FF02 GG02 GG02 GG02 GG02 NN22 NN23 NN24 NN25 NN33 NN34 NN35 NN36 NN72 QQ24 QQ25

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】半導体膜、ゲート絶縁膜及びゲート電極の
上方に層間絶縁膜が設けられ、該層間絶縁膜に設けられ
たコンタクトホールを介して前記半導体膜に金属配線が
電気的に接続された薄膜トランジスタにおいて、 前記層間絶縁膜は、液体シリカを用いて形成された酸化
シリコン膜を含むことを特徴とする薄膜トランジスタ。
An interlayer insulating film is provided above a semiconductor film, a gate insulating film, and a gate electrode, and a metal wiring is electrically connected to the semiconductor film via a contact hole provided in the interlayer insulating film. In the thin film transistor, the interlayer insulating film includes a silicon oxide film formed using liquid silica.
【請求項2】半導体膜、ゲート絶縁膜及びゲート電極の
上方に層間絶縁膜が設けられ、該層間絶縁膜に設けられ
たコンタクトホールを介して前記半導体膜に金属配線が
電気的に接続された薄膜トランジスタにおいて、 前記層間絶縁膜は、スパッタ法もしくはCVD法で形成
された酸化シリコン膜上に液体シリカを用いて形成され
た酸化シリコン膜を有することを特徴とする薄膜トラン
ジスタ。
2. An interlayer insulating film is provided above a semiconductor film, a gate insulating film, and a gate electrode, and a metal wiring is electrically connected to the semiconductor film via a contact hole provided in the interlayer insulating film. In the thin film transistor, the interlayer insulating film has a silicon oxide film formed using liquid silica on a silicon oxide film formed by a sputtering method or a CVD method.
【請求項3】請求項1または請求項2において、前記液
体シリカを用いて形成された酸化シリコン膜の上に、ス
パッタ法もしくはCVD法で形成された酸化シリコン
膜、窒化シリコン膜、窒化酸化シリコン膜もしくは酸化
タンタル膜を有することを特徴とする薄膜トランジス
タ。
3. A silicon oxide film, a silicon nitride film, or a silicon nitride oxide film formed by a sputtering method or a CVD method on the silicon oxide film formed by using the liquid silica according to claim 1 or 2. A thin film transistor having a film or a tantalum oxide film.
【請求項4】請求項1乃至請求項3に記載の薄膜トラン
ジスタを用いたことを特徴とするイメージセンサー。
4. An image sensor using the thin film transistor according to claim 1.
【請求項5】請求項4に記載のイメージセンサーを用い
たことを特徴とするファクシミリ。
5. A facsimile using the image sensor according to claim 4.
【請求項6】半導体膜、ゲート絶縁膜及びゲート電極の
上方に層間絶縁膜を形成し、該層間絶縁膜にコンタクト
ホールを形成し、前記半導体膜に電気的に接続される金
属配線を形成する作製方法を含む薄膜トランジスタの作
製方法において、 前記層間絶縁膜の少なくとも一層は、液体シリカを用い
て形成されることを特徴とする薄膜トランジスタの作製
方法。
6. An interlayer insulating film is formed above the semiconductor film, the gate insulating film and the gate electrode, a contact hole is formed in the interlayer insulating film, and a metal wiring electrically connected to the semiconductor film is formed. In a method for manufacturing a thin film transistor including a manufacturing method, at least one of the interlayer insulating films is formed using liquid silica.
【請求項7】半導体膜、ゲート絶縁膜及びゲート電極の
上方に層間絶縁膜を形成し、該層間絶縁膜にコンタクト
ホールを形成し、前記半導体膜に電気的に接続される金
属配線を形成する作製方法を含む薄膜トランジスタの作
製方法において、 前記層間絶縁膜は、スパッタ法もしくはCVD法で酸化
シリコン膜を形成した後、該酸化シリコン膜上に液体シ
リカを用いて酸化シリコン膜を形成してなることを特徴
とする薄膜トランジスタの作製方法。
7. An interlayer insulating film is formed above the semiconductor film, the gate insulating film and the gate electrode, a contact hole is formed in the interlayer insulating film, and a metal wiring electrically connected to the semiconductor film is formed. In the method for manufacturing a thin film transistor including a manufacturing method, the interlayer insulating film is formed by forming a silicon oxide film by a sputtering method or a CVD method, and then forming a silicon oxide film on the silicon oxide film by using liquid silica. A method for manufacturing a thin film transistor.
【請求項8】請求項6または請求項7において、前記液
体シリカを用いて形成された酸化シリコン膜の上に、ス
パッタ法もしくはCVD法で酸化シリコン膜、窒化シリ
コン膜、窒化酸化シリコン膜もしくは酸化タンタル膜を
形成することを特徴とする薄膜トランジスタの作製方
法。
8. A silicon oxide film, a silicon nitride film, a silicon nitride oxide film or an oxide film formed on a silicon oxide film formed by using said liquid silica by a sputtering method or a CVD method. A method for manufacturing a thin film transistor, comprising forming a tantalum film.
JP2001107761A 2001-04-05 2001-04-05 Image sensor Expired - Fee Related JP3404025B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001107761A JP3404025B2 (en) 2001-04-05 2001-04-05 Image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001107761A JP3404025B2 (en) 2001-04-05 2001-04-05 Image sensor

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP08777491A Division JP3247119B2 (en) 1991-03-27 1991-03-27 Image sensor

Publications (2)

Publication Number Publication Date
JP2002033486A true JP2002033486A (en) 2002-01-31
JP3404025B2 JP3404025B2 (en) 2003-05-06

Family

ID=18960027

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001107761A Expired - Fee Related JP3404025B2 (en) 2001-04-05 2001-04-05 Image sensor

Country Status (1)

Country Link
JP (1) JP3404025B2 (en)

Also Published As

Publication number Publication date
JP3404025B2 (en) 2003-05-06

Similar Documents

Publication Publication Date Title
US9128341B2 (en) Visible sensing transistor, display panel and manufacturing method thereof
TWI360885B (en) Pixel structure and fabrication method thereof
TWI284917B (en) Circuit array substrate and method of manufacturing the same
CN109244092A (en) Photoelectric conversion device and its manufacturing method and equipment including photoelectric conversion device
JPH06326293A (en) Photodetector
US6248508B1 (en) Manufacturing a circuit element
JP3059514B2 (en) Photoelectric conversion device, image sensor, and manufacturing method thereof
US7411276B2 (en) Photosensitive device
JPH06326273A (en) Semiconductor memory
JP3247119B2 (en) Image sensor
JP3404025B2 (en) Image sensor
JP3124303B2 (en) Semiconductor device and manufacturing method thereof
JPH10289994A (en) Optical sensor integrated circuit device
JP3207448B2 (en) Image reading device
JP2000200898A (en) Semiconductor device and fabrication thereof
JPH02143573A (en) Photoelectric conversion device
JPH07112052B2 (en) Method for manufacturing photoelectric conversion device
JPH04317373A (en) Close adhesion type image sensor
JPS62171155A (en) Manufacture of photosensor
JP3512788B2 (en) Method for manufacturing semiconductor device
JP3403986B2 (en) Image sensor and manufacturing method thereof
JP3278062B2 (en) Semiconductor device and manufacturing method thereof
JP2000200897A (en) Semiconductor device and fabrication thereof
JP2000188403A (en) Method of producing semiconductor device
JPH05304285A (en) Contact type image sensor

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080229

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090228

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100228

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100228

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100228

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100228

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110228

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110228

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees