JP2002033330A - Semiconductor device and method for manufacturing the same - Google Patents

Semiconductor device and method for manufacturing the same

Info

Publication number
JP2002033330A
JP2002033330A JP2001135737A JP2001135737A JP2002033330A JP 2002033330 A JP2002033330 A JP 2002033330A JP 2001135737 A JP2001135737 A JP 2001135737A JP 2001135737 A JP2001135737 A JP 2001135737A JP 2002033330 A JP2002033330 A JP 2002033330A
Authority
JP
Japan
Prior art keywords
film
insulating film
base insulating
forming
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001135737A
Other languages
Japanese (ja)
Other versions
JP4683761B2 (en
JP2002033330A5 (en
Inventor
Kenji Kasahara
健司 笠原
Ritsuko Kawasaki
律子 河崎
Hisashi Otani
久 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001135737A priority Critical patent/JP4683761B2/en
Publication of JP2002033330A publication Critical patent/JP2002033330A/en
Publication of JP2002033330A5 publication Critical patent/JP2002033330A5/ja
Application granted granted Critical
Publication of JP4683761B2 publication Critical patent/JP4683761B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

PROBLEM TO BE SOLVED: To realize a TFT, capable of a high-speed operation by manufacturing a crystalline semiconductor film, for which the position and size of a crystal grain are controlled and using the crystalline semiconductor film in the channel- forming region of the TFT. SOLUTION: Among plural base insulation films of different refractive indexes, the base insulation film of at least one layer is provided with a step and the level difference of the film thickness is made. By emitting a laser beam from the back surface side of the substrate (or both of the front surface side and back surface side of the substrate), the effective intensity distribution of the laser beam to the semiconductor film is formed, and a temperature gradient corresponding to the step shape and film thickness distribution of the base insulation film is generated on the semiconductor film. By utilizing them, the generation place and direction of lateral growth are controlled, and the crystal grain of a large grain diameter is obtained.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は薄膜トランジスタ
(以下、TFTと言う)で構成された回路を有する半導
体装置の作製方法に関する。例えば、液晶表示装置に代
表される電気光学装置、及び電気光学装置を部品として
搭載した電気機器の構成に関する。また、前記装置の作
製方法に関する。なお、本明細書中において半導体装置
とは、半導体特性を利用することで機能し得る装置全般
を指し、上記電気光学装置及び電気機器もその範疇にあ
るとする。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device having a circuit composed of thin film transistors (hereinafter, referred to as TFTs). For example, the present invention relates to a configuration of an electro-optical device typified by a liquid crystal display device, and an electric apparatus including the electro-optical device as a component. Further, the present invention relates to a method for manufacturing the device. Note that in this specification, a semiconductor device refers to any device that can function by utilizing semiconductor characteristics, and the above-described electro-optical device and electric device are also included in the category.

【0002】[0002]

【従来の技術】近年、ガラス等の絶縁基板上に形成され
た非晶質半導体膜に対し、レーザアニールを施して、結
晶化させたり、結晶性を向上させる技術が広く研究され
ている。上記非晶質半導体膜には珪素がよく用いられ
る。
2. Description of the Related Art In recent years, techniques for performing laser annealing on an amorphous semiconductor film formed on an insulating substrate such as glass to crystallize or improve crystallinity have been widely studied. Silicon is often used for the amorphous semiconductor film.

【0003】ガラス基板は、従来よく使用されてきた合
成石英ガラス基板と比較し、安価で加工性に富んでお
り、大面積基板を容易に作製できる利点を持っている。
これが上記研究の行われる理由である。また、結晶化に
好んでレーザが使用されるのは、ガラス基板の融点が低
いからである。レーザは基板の温度を余り上昇させず
に、非晶質半導体膜のみ高いエネルギーを与えることが
出来る。
A glass substrate is inexpensive, has good workability, and has an advantage that a large-area substrate can be easily manufactured, as compared with a synthetic quartz glass substrate which has been often used in the past.
This is the reason for the above research. A laser is preferably used for crystallization because the melting point of the glass substrate is low. The laser can apply high energy only to the amorphous semiconductor film without increasing the temperature of the substrate so much.

【0004】結晶質半導体は多くの結晶粒から出来てい
るため、多結晶半導体膜とも呼ばれる。レーザアニール
を施して形成された結晶質半導体膜は、高い移動度を有
するため、この結晶質半導体膜を用いて薄膜トランジス
タ(TFT)を形成し、例えば、1枚のガラス基板上
に、画素部用と駆動回路用のTFTを作製する、モノリ
シック型の液晶電気光学装置等に盛んに利用されてい
る。
[0004] Since a crystalline semiconductor is made of many crystal grains, it is also called a polycrystalline semiconductor film. Since a crystalline semiconductor film formed by performing laser annealing has high mobility, a thin film transistor (TFT) is formed using the crystalline semiconductor film, and for example, a pixel portion is formed over a single glass substrate. And a TFT for a driving circuit, which is widely used in a monolithic liquid crystal electro-optical device and the like.

【0005】また、出力の大きい、エキシマレーザ等の
パルスレーザビームを、被照射面において、数cm角の
四角いスポットや、長さ10cm以上の線状となるよう
に光学系にて加工し、レーザビームを走査させて(ある
いはレーザビームの照射位置を被照射面に対し相対的に
移動させて)、レーザアニールを行う方法が生産性が高
く工業的に優れているため、好んで使用されている。
[0005] Further, a pulse laser beam such as an excimer laser having a large output is processed by an optical system so as to form a square spot of several cm square or a linear shape having a length of 10 cm or more on the irradiated surface. The method of performing laser annealing by scanning the beam (or moving the irradiation position of the laser beam relative to the irradiated surface) is preferred because of high productivity and excellent industrial properties. .

【0006】特に、線状ビームを用いると、前後左右の
走査が必要なスポット状のレーザビームを用いた場合と
は異なり、線状ビームの長尺方向に直角な方向だけの走
査で被照射面全体にレーザ照射を行なうことが出来るた
め、生産性が高い。長尺方向に直角な方向に走査するの
は、それが最も効率の良い走査方向であるからである。
この高い生産性により、現在レーザアニール法にはパル
ス発振エキシマレーザビームを適当な光学系で加工した
線状ビームを使用することが、TFTを用いる液晶表示
装置の製造技術の主流になりつつある。その技術は1枚
のガラス基板上に画素部を形成するTFT(画素TF
T)と、画素部の周辺に設けられる駆動回路のTFTを
形成したモノシリック型の液晶表示装置を可能とした。
In particular, when a linear beam is used, unlike the case where a spot-shaped laser beam that needs to be scanned back and forth and right and left is used, the surface to be irradiated is scanned only in a direction perpendicular to the longitudinal direction of the linear beam. Since laser irradiation can be performed on the whole, the productivity is high. The scanning is performed in a direction perpendicular to the longitudinal direction because it is the most efficient scanning direction.
Due to this high productivity, the use of a linear beam obtained by processing a pulsed excimer laser beam with an appropriate optical system in the laser annealing method is becoming the mainstream of the manufacturing technology of a liquid crystal display device using a TFT. The technology uses a TFT (pixel TF) that forms a pixel portion on a single glass substrate.
T) and a monolithic liquid crystal display device in which a TFT of a driving circuit provided around the pixel portion is formed.

【0007】しかし、レーザアニール法で作製される結
晶質半導体膜は複数の結晶粒が集合して形成され、その
結晶粒の位置と大きさはランダムなものであった。ガラ
ス基板上に作製されるTFTは素子分離のために、前記
結晶質半導体を島状のパターニングにより分離して形成
している。その場合において、結晶粒の位置や大きさを
指定して形成する事はできなかった。結晶粒内と比較し
て、結晶粒の界面(結晶粒界)は非晶質構造や結晶欠陥
などに起因する再結合中心や捕獲中心が無数に存在して
いる。この捕獲中心にキャリアがトラップされると、結
晶粒界のポテンシャルが上昇し、キャリアに対して障壁
となるため、キャリアの電流輸送特性を低下することが
知られている。チャネル形成領域の半導体膜の結晶性
は、TFTの電気的特性に重大な影響を及ぼすが、結晶
粒界の影響を排除して単結晶の半導体膜で前記チャネル
形成領域を形成することはほとんど不可能であった。
However, the crystalline semiconductor film produced by the laser annealing method is formed by assembling a plurality of crystal grains, and the positions and sizes of the crystal grains are random. A TFT manufactured on a glass substrate is formed by separating the crystalline semiconductor by island patterning for element isolation. In that case, it was not possible to form the crystal grains by specifying the position and size of the crystal grains. Compared with the inside of the crystal grain, the interface (crystal grain boundary) of the crystal grain has an infinite number of recombination centers and capture centers due to an amorphous structure, crystal defects, and the like. It is known that, when carriers are trapped in the trapping center, the potential of the crystal grain boundary increases and acts as a barrier for the carriers, so that the current transport characteristics of the carriers are reduced. Although the crystallinity of the semiconductor film in the channel formation region has a significant effect on the electrical characteristics of the TFT, it is almost impossible to form the channel formation region with a single crystal semiconductor film by eliminating the influence of the crystal grain boundaries. It was possible.

【0008】このような問題を解決するために、レーザ
アニール法において、位置制御され、しかも大粒径の結
晶粒を形成する様々な試みがなされている。ここではま
ず、半導体膜にレーザビームを照射した後の前記半導体
膜の固化過程について説明する。
In order to solve such a problem, various attempts have been made in the laser annealing method to form a crystal grain having a controlled position and a large grain size. Here, first, a solidification process of the semiconductor film after the semiconductor film is irradiated with a laser beam will be described.

【0009】レーザビームの照射によって完全溶融した
液体半導体膜中に固相核生成が発生するまでにはある程
度の時間が掛かり、完全溶融領域において無数の均一
(あるいは不均一)核生成が発生し、結晶成長すること
で、前記液体半導体膜の固化過程は終了する。この場合
に得られる結晶粒の位置と大きさはランダムなものとな
る。
It takes some time until solid-phase nucleation occurs in the liquid semiconductor film completely melted by the laser beam irradiation, and countless uniform (or non-uniform) nucleation occurs in the completely melted region. By the crystal growth, the solidification process of the liquid semiconductor film ends. In this case, the positions and sizes of the crystal grains obtained are random.

【0010】また、レーザビームの照射によって前記半
導体膜が完全溶融することなく、固相半導体領域が部分
的に残存している場合には、レーザビームの照射後、直
ちに前記固相半導体領域から結晶成長が始まる。既に述
べたように、完全溶融領域において核生成が発生するに
はある程度時間が掛かる。そのため、完全溶融領域にお
いて核生成が発生するまでの間に、前記半導体膜の膜面
に対する平行方向(以下、ラテラル方向と呼ぶ)に結晶
成長の先端である固液界面(固相半導体領域と完全溶融
領域との界面を指し、ここでは結晶核の成長の先端に相
当する。)が移動することで、結晶粒は膜厚の数十倍も
の長さに成長する。このような成長は、完全溶融領域に
おいて無数の均一(あるいは不均一)核生成が発生し、
結晶成長することで終了する。以下、この現象をスーパ
ーラテラル成長と言う。
In the case where the semiconductor film is not completely melted by the laser beam irradiation and the solid-state semiconductor region partially remains without being completely melted, the solid-state semiconductor region is immediately crystallized from the solid-state semiconductor region after the laser beam irradiation. Growth begins. As described above, it takes some time for nucleation to occur in the completely melted region. Therefore, before nucleation occurs in the completely melted region, the solid-liquid interface (the solid-state semiconductor region and the solid-state semiconductor region) which is the tip of crystal growth in a direction parallel to the film surface of the semiconductor film (hereinafter, referred to as a lateral direction). The crystal grain grows to a length of several tens of times the film thickness by moving the interface with the melting region, which corresponds to the tip of the growth of the crystal nucleus. Such growth can result in a myriad of uniform (or non-uniform) nucleations in the fully molten region,
The process ends when the crystal grows. Hereinafter, this phenomenon is referred to as super lateral growth.

【0011】非晶質半導体膜や結晶質半導体膜において
も、前記スーパーラテラル成長が実現するレーザビーム
のエネルギー領域は存在する。しかし、前記エネルギー
領域は非常に狭く、また、大粒径の結晶粒の得られる位
置については制御できなかった。さらに、大粒径の結晶
粒以外の領域は無数の核生成が発生した微結晶領域、も
しくは非晶質領域であった。
[0011] Even in an amorphous semiconductor film or a crystalline semiconductor film, there is an energy region of a laser beam for realizing the super lateral growth. However, the energy region is very narrow, and the position where large crystal grains can be obtained cannot be controlled. Further, the region other than the large-grain crystal grains was a microcrystalline region in which countless nucleation occurred or an amorphous region.

【0012】以上に説明したように、半導体膜が完全溶
融するレーザビームのエネルギー領域でラテラル方向の
温度勾配を制御する(ラテラル方向への熱流を生じさせ
る)ことが出来れば、結晶粒の成長位置および成長方向
を制御することが出来る。この方法を実現するために様
々な試みがなされている。
As described above, if the temperature gradient in the lateral direction can be controlled (generates a heat flow in the lateral direction) in the energy region of the laser beam where the semiconductor film is completely melted, the growth position of the crystal grain And the growth direction can be controlled. Various attempts have been made to realize this method.

【0013】例えば、「R.Ishihara and A.Burtsev: AM
-LCD '98.,p153-p156,1998」では、基板と下地の酸化珪
素膜との間に高融点金属膜を形成し、前記高融点金属膜
の上方に非晶質珪素膜を形成し、エキシマレーザのレー
ザビームを基板の表面側(本明細書中では膜が形成され
ている面と定義する)と裏面側(本明細書中では膜が形
成されている面と反対側の面と定義する)の両側から照
射するレーザアニール法についての報告がある。基板の
表面側から照射されるレーザビームは、珪素膜に吸収さ
れて熱に変わる。一方、基板の裏面側から照射されるレ
ーザビームは前記高融点金属膜に吸収されて熱に変わ
り、前記高融点金属膜を高温で加熱する。加熱された前
記高融点金属膜と珪素膜の間の前記酸化珪素膜が、熱の
蓄積層として働くため、溶融している珪素膜の冷却速度
を遅くする事ができる。ここでは、高融点金属膜を任意
の場所に形成することにより、任意の場所に最大で直径
6.4μmの結晶粒を得ることができることが報告され
ている。
For example, "R. Ishihara and A. Burtsev: AM
-LCD '98., P153-p156, 1998 ', a refractory metal film is formed between the substrate and the underlying silicon oxide film, and an amorphous silicon film is formed above the refractory metal film, The laser beam of the excimer laser is defined as the front side of the substrate (defined as the surface on which the film is formed) and the back side (defined as the surface opposite to the surface on which the film is formed). There is a report on the laser annealing method of irradiating from both sides. The laser beam emitted from the front surface side of the substrate is absorbed by the silicon film and converted into heat. On the other hand, the laser beam emitted from the back side of the substrate is absorbed by the high melting point metal film and converted into heat, and heats the high melting point metal film at a high temperature. Since the heated silicon oxide film between the heated refractory metal film and the silicon film functions as a heat accumulation layer, the cooling rate of the molten silicon film can be reduced. Here, it is reported that by forming a high-melting-point metal film at an arbitrary location, a crystal grain having a maximum diameter of 6.4 μm can be obtained at an arbitrary location.

【0014】また、コロンビア大のJames S. Im氏ら
は、任意の場所にスーパーラテラル成長を実現させるこ
との出来るSequential Lateral Solidification method
(以下、SLS法と言う。)を示した。SLS法は、1
ショット毎にスリット状のマスクをスーパーラテラル成
長が行なわれる距離程度(約0.75μm)ずらして、
結晶化を行なうものである。
Also, James S. Im of Colombia University, et al., Has proposed a Sequential Lateral Solidification method that can realize super lateral growth at any place.
(Hereinafter referred to as the SLS method). The SLS method is 1
For each shot, the slit-shaped mask is shifted by a distance (about 0.75 μm) for performing super lateral growth,
It performs crystallization.

【0015】[0015]

【発明が解決しようとする課題】本発明者らは特願平1
1−351060号に、下地に段差を設けて、結晶粒の
大粒径化を行なう方法について述べている。ここで前記
方法について説明する。
SUMMARY OF THE INVENTION The present inventors have filed Japanese Patent Application No. Hei.
No. 1-351060 describes a method of providing a step on an underlayer to increase the grain size of crystal grains. Here, the method will be described.

【0016】図1(A)に下地絶縁膜に段差を設けた場
合の第1のサンプルを示す。前記第1のサンプルは合成
石英ガラス基板上に窒化酸化珪素膜(A−type)を
形成し、前記窒化酸化珪素膜(A−type)上に膜厚
55nmの非晶質珪素膜を形成している。下地絶縁膜で
ある窒化酸化珪素膜(A−type)には段差を設け
て、膜厚が薄い部分と厚い部分を持つ。ここで、本明細
書中では窒化酸化珪素膜(A−type)は組成比がS
i=32%、O=59%、N=7%、H=2%である酸
化窒化珪素膜であり、窒化酸化珪素膜(B−type)
は組成比がSi=32%、O=27%、N=24%、H
=17%である酸化窒化珪素膜であるとする。このよう
な第1のサンプルに対し、基板の表面側からレーザビー
ムを照射して、非晶質珪素膜を結晶化する場合の熱伝導
解析シミュレーションを行なった。その結果を図1
(B)に示す。但し、計算を行なう際に用いた条件とし
て、レーザビームの波長を308nm、照射エネルギー
を400mJ/cm2、パルス幅(レーザビームの出力
時間)を30nsとし、真空中でレーザビームを照射す
るものとした。その他、計算の際に用いたパラメータに
ついては表1に示す。
FIG. 1A shows a first sample in which a step is provided in a base insulating film. In the first sample, a silicon nitride oxide film (A-type) is formed over a synthetic quartz glass substrate, and an amorphous silicon film having a thickness of 55 nm is formed over the silicon nitride oxide film (A-type). I have. The silicon nitride oxide film (A-type), which is a base insulating film, is provided with steps to have a thin portion and a thick portion. Here, in this specification, the silicon nitride oxide film (A-type) has a composition ratio of S
a silicon oxynitride film in which i = 32%, O = 59%, N = 7%, and H = 2%, and a silicon nitride oxide film (B-type)
Means that the composition ratio is Si = 32%, O = 27%, N = 24%, H
= 17% silicon oxynitride film. The first sample was irradiated with a laser beam from the front surface side of the substrate to perform a heat conduction analysis simulation for crystallizing the amorphous silicon film. Figure 1 shows the results.
It is shown in (B). However, the conditions used in the calculation are as follows: the laser beam wavelength is 308 nm, the irradiation energy is 400 mJ / cm 2 , the pulse width (laser beam output time) is 30 ns, and the laser beam is irradiated in a vacuum. did. Table 1 shows other parameters used in the calculation.

【0017】[0017]

【表1】 [Table 1]

【0018】図1(B)のような結果が得られるのは、
下地絶縁膜が熱容量として働くことで温度勾配が発生す
るからである。図1(A)のB領域は、熱の逃げる場所
として、直下の下地絶縁膜と横方向に存在する下地
絶縁膜の両方があるため、他の場所と比較して早く冷却
する。逆にC領域は、B領域からC領域直下の下地絶縁
膜に逃げてくる熱があるため、温度が下がりにくくなっ
ている。したがって、B領域とC領域、または、B領域
とA領域とでは温度勾配が生じる。温度勾配が生じるこ
とによって、温度の低いB領域から結晶成長が始まり、
温度の高いC領域またはA領域へと固液界面が移動する
ので、大粒径の結晶粒を得ることができる。
The result as shown in FIG. 1B is obtained because
This is because a temperature gradient occurs when the base insulating film functions as a heat capacity. Region B in FIG. 1A cools faster than other locations because heat escapes from both the underlying insulating film immediately below and the underlying insulating film present in the lateral direction. Conversely, the temperature of the region C is difficult to decrease because there is heat that escapes from the region B to the underlying insulating film immediately below the region C. Therefore, a temperature gradient occurs between the B region and the C region or between the B region and the A region. Due to the temperature gradient, crystal growth starts from the low temperature B region,
Since the solid-liquid interface moves to the region C or region A where the temperature is high, large crystal grains can be obtained.

【0019】つまり、従来のガラス基板上に作製された
TFTで使われている構造、すなわちガラス基板上に下
地絶縁膜を形成し、前記下地絶縁膜上に半導体膜を形成
する構造と同じ構造であるが、特願平11−35106
0号では下地絶縁膜に対して所望の位置にエッチングを
行なって段差を設けている。このようなサンプルに対
し、基板の表面側からレーザビームを照射すると、前記
下地絶縁膜の段差の形状に対応して半導体膜内部に温度
分布が発生し、ラテラル成長の発生場所、方向を制御す
ることができる。
That is, it has the same structure as that of a conventional structure used for a TFT manufactured on a glass substrate, that is, a structure in which a base insulating film is formed on a glass substrate and a semiconductor film is formed on the base insulating film. Yes, but Japanese Patent Application No. 11-35106
In No. 0, a step is formed by etching a desired position with respect to the base insulating film. When such a sample is irradiated with a laser beam from the front surface side of the substrate, a temperature distribution is generated inside the semiconductor film corresponding to the shape of the step of the base insulating film, and the location and direction of lateral growth are controlled. be able to.

【0020】R. Ishihara氏らの方法により形成された
半導体膜を活性層としてトップゲート型のTFTを作製
することは構造的には可能である。しかしながら、半導
体膜と高融点金属膜との間に設けられた酸化珪素膜によ
り寄生容量が発生するので、消費電力が増加し、TFT
の高速動作を実現することは困難となる。一方、高融点
金属膜をゲート電極とすることにより、ボトムゲート型
または逆スタガ型のTFTに対しては有効に適用でき得
ると考えられる。しかし、基板上に酸化珪素膜を形成
し、前記酸化珪素膜上に高融点金属膜を形成し、前記高
融点金属膜上に非晶質珪素膜を形成する構造において、
非晶質珪素膜の膜厚を除いて考えたとしても、高融点金
属膜と酸化珪素膜の膜厚は、結晶化工程において適した
膜厚と、TFT素子としての電気的特性において適した
膜厚とは必ずしも一致しないので、結晶化工程における
最適設計と素子構造の最適設計とを両方同時に満足する
ことができない。
It is structurally possible to manufacture a top gate type TFT using a semiconductor film formed by the method of R. Ishihara et al. As an active layer. However, a parasitic capacitance is generated by the silicon oxide film provided between the semiconductor film and the refractory metal film, so that power consumption increases,
It is difficult to realize the high-speed operation of. On the other hand, by using a high melting point metal film as the gate electrode, it can be considered that it can be effectively applied to a bottom gate type or inverted stagger type TFT. However, in a structure in which a silicon oxide film is formed on a substrate, a refractory metal film is formed on the silicon oxide film, and an amorphous silicon film is formed on the refractory metal film,
Even if the thickness of the amorphous silicon film is excluded, the thicknesses of the refractory metal film and the silicon oxide film are both suitable for the crystallization step and suitable for the electrical characteristics of the TFT element. Since the thickness does not always match, both the optimum design in the crystallization step and the optimum design of the element structure cannot be satisfied at the same time.

【0021】また、透光性のない高融点金属膜をガラス
基板の全面に形成すると、透過型の液晶表示装置を作製
することは不可能になってしまう。高融点金属材料とし
て使用されるクロム(Cr)膜やチタン(Ti)膜は内
部応力が高いので、ガラス基板との密着性に問題が生じ
る可能性が高い。さらに、内部応力の影響はこの上層に
形成する半導体膜へも及び、形成された結晶質半導体膜
に歪みを与える力として作用する可能性が高い。
If a refractory metal film having no translucency is formed on the entire surface of the glass substrate, it becomes impossible to manufacture a transmissive liquid crystal display device. Since a chromium (Cr) film or a titanium (Ti) film used as a high melting point metal material has high internal stress, there is a high possibility that a problem occurs in adhesion to a glass substrate. Further, the influence of the internal stress extends to the semiconductor film formed thereover, and it is highly likely that the internal stress acts as a force for giving a strain to the formed crystalline semiconductor film.

【0022】一方、TFTにおいて重要なパラメータで
ある閾値電圧(以下、Vthと記す。)を所定の範囲内に
制御するためには、チャネル形成領域の荷電子制御のほ
かに、活性層に密接して絶縁膜で形成する下地膜やゲー
ト絶縁膜の荷電欠陥密度を低減させることや、その内部
応力のバランスを考慮する必要がある。このような要求
に対して、酸化珪素膜や酸化窒化珪素膜などの珪素を構
成元素として含む材料が適していた。したがって、基板
と下地膜との間に高融点金属膜を設けることは、そのバ
ランスを崩してしまうことが懸念される。
On the other hand, in order to control the threshold voltage (hereinafter, referred to as Vth), which is an important parameter in the TFT, within a predetermined range, in addition to controlling the valence electrons in the channel forming region, the threshold voltage is closely controlled to the active layer. It is necessary to reduce the charged defect density of the base film and the gate insulating film formed of the insulating film by using the method, and to consider the balance of the internal stress. In response to such demands, materials containing silicon as a constituent element, such as a silicon oxide film and a silicon oxynitride film, have been suitable. Therefore, there is a concern that providing a high melting point metal film between the substrate and the base film may break the balance.

【0023】また、SLS法は、マスクと基板との相対
的な位置決めの技術にミクロン単位での精密な制御が必
要であり、通常のレーザ照射装置と比較して複雑な装置
になってしまう。さらに、大面積領域を有する液晶ディ
スプレイに適用されるTFTの作製に用いるにはスルー
プットに問題がある。
In addition, the SLS method requires precise control on the micron level in the technique of relative positioning between the mask and the substrate, and is more complicated than an ordinary laser irradiation apparatus. Further, there is a problem in throughput when used for manufacturing a TFT applied to a liquid crystal display having a large area region.

【0024】本発明はこれらのような問題点を解決する
ための技術であり、結晶粒の位置とその大きさを制御し
た結晶質半導体膜を作製し、さらに前記結晶質半導体膜
をTFTのチャネル形成領域に用いることにより、高速
動作が可能なTFTを実現する。さらにそのようなTF
Tを透過型の液晶表示装置やエレクトロルミネッセンス
材料を用いた表示装置などのさまざまな半導体装置に適
用できる技術を提供することを目的とする。
The present invention is a technique for solving the above problems, in which a crystalline semiconductor film in which the positions and sizes of crystal grains are controlled is manufactured, and the crystalline semiconductor film is formed by using a TFT channel. By using the TFT in the formation region, a TFT which can operate at high speed is realized. Further such TF
It is an object of the present invention to provide a technique which can be applied to various semiconductor devices such as a liquid crystal display device of a transmission type T and a display device using an electroluminescent material.

【0025】[0025]

【課題を解決するための手段】合成石英ガラス基板上に
窒化珪素膜を形成し、前記窒化珪素膜上に窒化酸化珪素
膜(A−type)を形成し、前記窒化酸化珪素膜(A
−type)上に膜厚55nmの非晶質珪素膜を形成す
る第2のサンプルを用いて、シミュレーションを行な
う。前記第2のサンプルに対し、基板の裏面側からレー
ザビームを照射し、非晶質珪素膜に対する前記レーザビ
ームの反射率の計算を行なった結果を図2〜図3に示
す。図2(a)は窒化珪素膜の膜厚を50nmに固定し
た場合の窒化酸化珪素膜(A−type)膜厚依存の計
算結果を示し、図2(b)は窒化酸化珪素膜(A−ty
pe)膜厚を100nmに固定した場合の窒化珪素膜の
膜厚依存の計算結果を示している。計算を行なう際、レ
ーザビームの波長は308nmとし、その他のパラメー
タについては表1に示したものを用いた。
Means for Solving the Problems A silicon nitride film is formed on a synthetic quartz glass substrate, a silicon nitride oxide film (A-type) is formed on the silicon nitride film, and the silicon nitride oxide film (A) is formed.
Simulation is performed using a second sample in which a 55-nm-thick amorphous silicon film is formed on (type). The second sample is irradiated with a laser beam from the back side of the substrate, and the reflectance of the laser beam with respect to the amorphous silicon film is calculated. The results are shown in FIGS. 2A shows a calculation result depending on the thickness of the silicon nitride oxide film (A-type) when the thickness of the silicon nitride film is fixed to 50 nm, and FIG. ty
pe) Calculation results depending on the thickness of the silicon nitride film when the film thickness is fixed to 100 nm. At the time of calculation, the wavelength of the laser beam was 308 nm, and the other parameters shown in Table 1 were used.

【0026】図2(a)より、同じレーザビームの照射
エネルギーであっても窒化酸化珪素膜(A−type)
の膜厚を変化させることによって、非晶質珪素膜に対す
る反射率が周期的に変化していることが分かる。また、
図2(b)より、同じレーザビームの照射エネルギーで
あっても窒化珪素膜の膜厚を変化させることによって、
非晶質珪素膜に対する反射率が周期的に変化しているこ
とが分かる。
FIG. 2A shows that even with the same irradiation energy of the laser beam, the silicon nitride oxide film (A-type)
It can be seen that the reflectance of the amorphous silicon film changes periodically by changing the thickness of the film. Also,
As shown in FIG. 2B, by changing the thickness of the silicon nitride film even with the same laser beam irradiation energy,
It can be seen that the reflectance for the amorphous silicon film changes periodically.

【0027】次に、前記第2のサンプルに対して、レー
ザビームの波長を532nmにして計算した結果を図3
に示す。図3(a)は窒化珪素膜の膜厚を50nmに固
定した場合の窒化酸化珪素膜(A−type)の膜厚依
存の計算結果を示し、図3(b)は窒化酸化珪素膜(A
−type)の膜厚を100nmに固定した場合の窒化
珪素膜の膜厚依存の計算結果を示している。また、計算
を行なう際に用いたパラメータについては表2に示す。
Next, the calculation result of the second sample with the wavelength of the laser beam set to 532 nm is shown in FIG.
Shown in FIG. 3A shows a calculation result depending on the thickness of the silicon nitride oxide film (A-type) when the thickness of the silicon nitride film is fixed to 50 nm, and FIG.
The graph shows a calculation result depending on the thickness of the silicon nitride film when the thickness of (type) is fixed to 100 nm. Table 2 shows the parameters used in the calculation.

【0028】[0028]

【表2】 [Table 2]

【0029】図3(a)より、同じレーザビームの照射
エネルギーであっても窒化酸化珪素膜(A−type)
の膜厚を変化させることによって、非晶質珪素膜に対す
る反射率が周期的に変化していることが分かる。また、
図3(b)より、窒化珪素膜の膜厚を変化させることに
よって、非晶質珪素膜に対する反射率が周期的に変化し
ていることが分かる。
FIG. 3A shows that the silicon nitride oxide film (A-type) is formed even with the same laser beam irradiation energy.
It can be seen that the reflectance of the amorphous silicon film changes periodically by changing the thickness of the film. Also,
FIG. 3B shows that the reflectance of the amorphous silicon film is periodically changed by changing the thickness of the silicon nitride film.

【0030】つまり、基板の裏面側からレーザビームを
照射する場合、屈折率の異なる複数の下地絶縁膜のう
ち、少なくとも1層の下地絶縁膜の膜厚を変化させるこ
とによって、前記非晶質珪素膜に対する前記レーザビー
ムの実効的な照射強度を変化させることが出来ることが
わかる。さらに、前記非晶質珪素膜に対する反射率の周
期的な変化はレーザビームの波長を変えても現れること
が分かる。但し、反射率の変化の周期はレーザビームの
波長、下地絶縁膜の膜厚等によって異なる。
That is, when irradiating a laser beam from the back surface side of the substrate, the thickness of the amorphous silicon is changed by changing the thickness of at least one of the plurality of underlying insulating films having different refractive indexes. It can be seen that the effective irradiation intensity of the laser beam on the film can be changed. Further, it can be seen that the periodic change in the reflectance with respect to the amorphous silicon film appears even when the wavelength of the laser beam is changed. However, the period of the change in the reflectance varies depending on the wavelength of the laser beam, the thickness of the base insulating film, and the like.

【0031】次に、合成石英ガラス基板上に下層窒化酸
化珪素膜を形成し、前記下層窒化酸化珪素膜上に膜厚1
00nmの窒化酸化珪素膜(A−type)を形成し、
前記窒化酸化珪素膜(A−type)上に膜厚55nm
の非晶質珪素膜を形成する第3のサンプルを用いて、シ
ミュレーションを行なう。なお、下層窒化酸化珪素膜と
は、窒化酸化珪素膜(A−type)や窒化酸化珪素膜
(B−type)と差別化するために用いており、この
シミュレーションにおいて下層窒化酸化珪素膜の組成比
を変えることで、前記下層窒化酸化珪素膜の屈折率を変
えている。このような第3のサンプルに対し、基板の裏
面側から波長308nmのレーザビームを照射したとき
の非晶質珪素膜に対する反射率を図10(a)に示す。
図10(a)より、前記下層窒化酸化珪素膜の屈折率の
変化に伴って、非晶質珪素膜に対する反射率も変化して
いることがわかる。
Next, a lower silicon nitride oxide film is formed on the synthetic quartz glass substrate, and a film thickness of 1 is formed on the lower silicon nitride oxide film.
Forming a silicon nitride oxide film (A-type) of 00 nm;
55 nm thick on the silicon nitride oxide film (A-type)
A simulation is performed using a third sample forming the amorphous silicon film of FIG. Note that the lower silicon nitride oxide film is used for differentiating it from the silicon nitride oxide film (A-type) and the silicon nitride oxide film (B-type), and in this simulation, the composition ratio of the lower silicon nitride oxide film is used. Is changed, the refractive index of the lower silicon nitride oxide film is changed. FIG. 10A shows the reflectance of the third sample with respect to the amorphous silicon film when irradiated with a laser beam having a wavelength of 308 nm from the back side of the substrate.
FIG. 10A shows that the reflectance of the lower silicon nitride oxide film with respect to the amorphous silicon film changes as the refractive index of the lower silicon nitride oxide film changes.

【0032】一方、合成石英ガラス基板上に膜厚100
nmの窒化酸化珪素膜(A−type)を形成し、前記
窒化酸化珪素膜(A−type)上に膜厚55nmの非
晶質珪素膜を形成する第4のサンプルに、波長308n
mのレーザビームを照射したときの非晶質半導体膜に対
する反射率は、図2(b)の窒化珪素膜の膜厚が0nm
の場合を読み取れば、42.5%であることが分かる。
つまり、下層窒化酸化珪素膜の組成比における窒素の割
合を増やして、前記下層窒化酸化珪素膜の膜質を窒化酸
化珪素膜(A−type)に近付けると、非晶質珪素膜
に対するレーザビームの反射率は、下地絶縁膜を下層窒
化酸化珪素膜と窒化酸化珪素膜(A−type)の積層
にした場合と、窒化酸化珪素膜(A−type)のみの
場合と同程度になる。つまり、屈折率が近い下地絶縁膜
を積層にして、前記下地絶縁膜のうちの1層に段差を設
けて膜厚に段階をつけても、半導体膜におけるレーザビ
ームの強度分布が生じず、積層にした意味があまりない
ことがわかる。
On the other hand, a film thickness of 100
A fourth sample in which a silicon oxynitride film (A-type) having a thickness of 55 nm is formed and an amorphous silicon film having a thickness of 55 nm is formed on the silicon oxynitride film (A-type), has a wavelength of 308 nm.
The reflectance of the amorphous semiconductor film when irradiated with a laser beam of m is 0 nm when the thickness of the silicon nitride film in FIG.
In the case of reading the above case, it can be seen that it is 42.5%.
In other words, when the proportion of nitrogen in the composition ratio of the lower silicon oxynitride film is increased to make the film quality of the lower silicon oxynitride film closer to the silicon oxynitride film (A-type), the reflection of the laser beam on the amorphous silicon film is reduced. The rate is substantially the same as the case where the base insulating film is a stack of the lower silicon nitride oxide film and the silicon nitride oxide film (A-type) and the case where only the silicon nitride oxide film (A-type) is used. In other words, even if a base insulating film having a similar refractive index is stacked and a step is provided to one of the base insulating films to provide a step, the intensity distribution of the laser beam in the semiconductor film does not occur, and It turns out that there is not much meaning.

【0033】続いて、第3のサンプルに波長532nm
のレーザビームを基板の裏面側から照射し、下層窒化酸
化珪素膜の組成比を変えることで、前記下層窒化酸化珪
素膜の屈折率を変化させ、非晶質珪素膜に対する反射率
を変化させている。その結果を図10(b)に示す。一
方、前記第4のサンプルに波長532nmのレーザビー
ムを照射したときの非晶質半導体膜に対する反射率は、
図3(b)の窒化珪素膜膜厚が0nmのところから読み
取れば、10%であることが分かる。波長532nmの
レーザビームの場合でも、下層窒化酸化珪素膜の組成比
を変化させて、前記下層窒化酸化珪素膜の膜質を窒化酸
化珪素膜(A−type)に近付けると、非晶質珪素膜
に対する反射率は下地絶縁膜を下層窒化酸化珪素膜と窒
化酸化珪素膜(A−type)の積層にした場合と、窒
化酸化珪素膜(A−type)のみの場合と同程度にな
る。つまり、波長532nmのレーザビームを用いた場
合でも、屈折率が近い下地絶縁膜を積層にして、前記下
地絶縁膜のうちの1層に段差を設けて膜厚に段階をつけ
ても、非晶質珪素膜においてレーザビームの実効的な強
度分布が生じず、積層にした意味があまりないことがわ
かる。
Subsequently, a wavelength of 532 nm was added to the third sample.
Is irradiated from the back side of the substrate to change the composition ratio of the lower silicon oxynitride film, thereby changing the refractive index of the lower silicon oxynitride film and changing the reflectance with respect to the amorphous silicon film. I have. The result is shown in FIG. On the other hand, when the fourth sample is irradiated with a laser beam having a wavelength of 532 nm, the reflectance with respect to the amorphous semiconductor film is:
Reading from the place where the thickness of the silicon nitride film in FIG. 3B is 0 nm, it can be seen that it is 10%. Even in the case of a laser beam having a wavelength of 532 nm, when the composition of the lower silicon nitride oxide film is changed so that the film quality of the lower silicon nitride oxide film approaches the silicon nitride oxide film (A-type), the amorphous silicon The reflectance is almost the same as the case where the base insulating film is a stack of the lower silicon nitride oxide film and the silicon nitride oxide film (A-type) and the case where only the silicon nitride oxide film (A-type) is used. In other words, even when a laser beam having a wavelength of 532 nm is used, even when a base insulating film having a similar refractive index is laminated and one of the base insulating films is provided with a step to give a step to the film thickness, It can be seen that no effective intensity distribution of the laser beam is generated in the porous silicon film, and that the lamination is not meaningful.

【0034】また、表2より、窒化酸化珪素膜(A−t
ype)、コーニング社製1737基板、および合成石
英ガラス基板は波長532nmに対する屈折率が同程度
になっている。そこで、基板として1737ガラス基板
や合成石英ガラス基板を用い、前記基板上に段差を設け
て膜厚に段階をつけた窒化酸化珪素膜(A−type)
を形成し、前記窒化酸化珪素膜(A−type)上に非
晶質珪素膜を形成し、前記基板の裏面側からレーザビー
ムを照射する。しかしながら、前記窒化酸化珪素膜(A
−type)に設けた段差よりも前記基板の表面の凹凸
の方が粗いため、前記基板の裏面側からレーザビームを
照射しても、前記非晶質珪素膜において実効的なレーザ
ビームの強度分布がほとんど生じない。つまり、用いる
レーザビームの波長に対して、基板上に成膜する下地絶
縁膜は、前記基板と同程度の屈折率では意味がなく、前
記基板とは屈折率の異なるものにする必要があることが
わかる。
From Table 2, it can be seen that the silicon nitride oxide film (At
ype), a Corning 1737 substrate, and a synthetic quartz glass substrate have approximately the same refractive index for a wavelength of 532 nm. Thus, a silicon nitride oxide film (A-type) in which a 1737 glass substrate or a synthetic quartz glass substrate is used as a substrate and a step is provided on the substrate to give a graded film thickness.
Is formed, an amorphous silicon film is formed on the silicon nitride oxide film (A-type), and a laser beam is irradiated from the back side of the substrate. However, the silicon nitride oxide film (A
(Type), the unevenness on the surface of the substrate is coarser than the step provided in step (type). Therefore, even when the laser beam is irradiated from the back side of the substrate, an effective laser beam intensity distribution in the amorphous silicon film is obtained. Hardly occurs. That is, for the wavelength of the laser beam to be used, it is meaningless that the base insulating film formed on the substrate has the same refractive index as the substrate and has a different refractive index from the substrate. I understand.

【0035】このように、非晶質半導体膜に対する反射
率が変化するのは、積層した複数の下地絶縁膜の薄膜の
干渉効果によるものであり、積層した複数の下地絶縁膜
の膜厚と屈折率の組み合わせで、任意のレーザビームの
強度分布を得ることができる。以上のことから、本発明
は、複数の下地絶縁膜を用い、かつ、前記複数の下地絶
縁膜のうち少なくとも1層は段差を設けて膜厚に段階を
付けることによって、大粒径で、しかも位置制御された
結晶粒を有する結晶質半導体膜を形成することを可能と
する。但し、複数の下地絶縁膜は屈折率の異なる少なく
とも2種類の絶縁膜を用いるものとし、レーザビームの
照射は基板の裏面側から、または基板の表面側と裏面側
の両側から行なうものとする。
As described above, the change in the reflectance with respect to the amorphous semiconductor film is caused by the interference effect of the thin films of the plurality of stacked base insulating films. By combining the rates, an arbitrary laser beam intensity distribution can be obtained. In view of the above, the present invention provides a large grain size by using a plurality of base insulating films, and providing at least one of the plurality of base insulating films with steps to provide a step to the film thickness. It is possible to form a crystalline semiconductor film having position-controlled crystal grains. However, it is assumed that at least two types of insulating films having different refractive indices are used for the plurality of base insulating films, and the laser beam irradiation is performed from the back side of the substrate or from both the front side and the back side of the substrate.

【0036】[0036]

【発明の実施の形態】[実施形態1]本実施形態を図4
を用いて説明する。図4(a)において基板1001に
はバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラ
スなどの無アルカリガラス基板や合成石英ガラス基板を
用いる。例えば、コーニング社製の7059ガラスや1
737ガラスなどを好適に用いることが出来る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS [Embodiment 1] FIG.
This will be described with reference to FIG. In FIG. 4A, an alkali-free glass substrate such as barium borosilicate glass or aluminoborosilicate glass or a synthetic quartz glass substrate is used as a substrate 1001. For example, Corning 7059 glass or 1
737 glass or the like can be preferably used.

【0037】前記基板1001の上に第1の下地絶縁膜
1002を公知の手段(LPCVD法、プラズマCVD
法等)により窒化珪素膜、酸化窒化珪素膜(組成比Si
=32%、O=27%、N=24%、H=17%)など
で形成する。本実施形態では、プラズマCVD法を用
い、窒化珪素膜を50nm形成する。
A first base insulating film 1002 is formed on the substrate 1001 by a known means (LPCVD, plasma CVD, etc.).
Silicon nitride film, silicon oxynitride film (composition ratio Si
= 32%, O = 27%, N = 24%, H = 17%). In this embodiment, a silicon nitride film is formed to a thickness of 50 nm by a plasma CVD method.

【0038】この上に前記第1の下地絶縁膜1002と
屈折率の異なる第2の下地絶縁膜1003を公知の手段
(LPCVD法、プラズマCVD法等)により酸化珪素
膜、酸化窒化珪素膜などで形成する。本実施形態では、
プラズマCVD法を用い、酸化窒化珪素膜(組成比Si
=32%、O=59%、N=7%、H=2%)を130
〜150nm形成する。
A second base insulating film 1003 having a refractive index different from that of the first base insulating film 1002 is formed thereon by a known means (LPCVD, plasma CVD, etc.) using a silicon oxide film, a silicon oxynitride film, or the like. Form. In this embodiment,
Using a plasma CVD method, a silicon oxynitride film (composition ratio Si
= 32%, O = 59%, N = 7%, H = 2%)
To 150 nm.

【0039】第2の下地絶縁膜1003を形成した後フ
ォトリソグラフィーの技術を用いレジストマスクを形成
し、不要な部分をエッチングして、膜厚が130〜15
0nmの部分と78〜98nmの部分を有する第3の下
地絶縁膜1004を得る(図4(b))。前記エッチン
グにはフッ素系のガスを用いたドライエッチング法を用
いても良いし、フッ素系の水溶液を用いたウエットエッ
チング法を用いても良い。前記ウエットエッチング法を
選択する場合には、例えば、フッ化水素アンモニウム
(NH4HF2)を7.13%とフッ化アンモニウム(N
4F)を15.4%含む混合液(ステラケミファ社
製、商品名LAL500)でエッチングしても良い。
After the formation of the second base insulating film 1003, a resist mask is formed by using a photolithography technique, and unnecessary portions are etched to have a thickness of 130 to 15 nm.
A third base insulating film 1004 having a portion of 0 nm and a portion of 78 to 98 nm is obtained (FIG. 4B). For the etching, a dry etching method using a fluorine-based gas may be used, or a wet etching method using a fluorine-based aqueous solution may be used. When the wet etching method is selected, for example, 7.13% of ammonium hydrogen fluoride (NH 4 HF 2 ) and ammonium fluoride (N
H 4 F) may be etched with a mixed solution containing 15.4% (LAL500, manufactured by Stella Chemifa).

【0040】前記第3の下地絶縁膜1004を2段階の
膜厚にするのは、半導体膜に対するレーザビームの実効
的な強度分布を形成するためである。図2(a)におい
て周期的に現れる非晶質珪素膜に対する反射率の最大値
62.5%程度に相当する膜厚が130〜150nmで
あり、前記非晶質珪素膜に対する最小値22.7%程度
に相当する膜厚が78〜98nmとなっている。既に述
べたように、前記非晶質珪素膜に対する反射率は周期性
を持っているので、前記非晶質珪素膜に対する反射率の
最大値程度と最小値程度に相当する膜厚であれば、前述
の膜厚に限らない。但し、前記第3の下地絶縁膜100
4の2段階の膜厚の差は、この後に形成される非晶質半
導体膜の膜厚より小さい方が望ましい。また、第2の下
地絶縁膜1004の段差における側壁の角度は、基板1
001に対して、5°以上85°未満(好ましくは30
°〜60°)となるようにテーパー状にエッチングして
この上に積層させる膜のステップカバレージを確保する
のが望ましい。
The reason why the thickness of the third base insulating film 1004 is set to two levels is to form an effective intensity distribution of the laser beam with respect to the semiconductor film. In FIG. 2A, the film thickness corresponding to the maximum value of about 62.5% of the reflectance for the amorphous silicon film which periodically appears is 130 to 150 nm, and the minimum value for the amorphous silicon film is 22.7. % Is 78 to 98 nm. As already described, since the reflectance with respect to the amorphous silicon film has periodicity, if the film thickness corresponds to about the maximum value and the minimum value of the reflectance with respect to the amorphous silicon film, The thickness is not limited to the above. However, the third base insulating film 100
It is preferable that the difference between the two thicknesses of the four steps is smaller than the thickness of the amorphous semiconductor film formed thereafter. The angle of the side wall at the step of the second base insulating film 1004 is
001 to 5 ° or more and less than 85 ° (preferably 30 °
(.Degree. To 60.degree.) Is preferably tapered so as to secure the step coverage of the film to be laminated thereon.

【0041】図4(b)に示す非晶質半導体膜1005
を、プラズマCVD法やスパッタ法などの公知の方法で
25〜200nm(好ましくは30〜100nm)の厚
さに、段差を持つ第3の下地絶縁膜1004に沿って形
成する。本実施形態では非晶質珪素膜を55nmの膜厚
で形成する。但し、前記非晶質半導体膜としては、非晶
質半導体膜や微結晶半導体膜があり、非晶質珪素ゲルマ
ニウム膜などの非晶質構造を有する化合物半導体膜を適
用しても良い。
The amorphous semiconductor film 1005 shown in FIG.
Is formed to a thickness of 25 to 200 nm (preferably 30 to 100 nm) along a third base insulating film 1004 having a step by a known method such as a plasma CVD method or a sputtering method. In this embodiment, the amorphous silicon film is formed with a thickness of 55 nm. However, as the amorphous semiconductor film, there are an amorphous semiconductor film and a microcrystalline semiconductor film, and a compound semiconductor film having an amorphous structure such as an amorphous silicon germanium film may be used.

【0042】図4(c)は裏面側からレーザビームを照
射する結晶化工程を説明する図であり、図4(d)では
基板の表面側と裏面側の両側からレーザビームを照射す
る結晶化工程を説明する図である。本発明においては、
いずれかの方法を用いることとする。レーザアニール法
による結晶化は、まず非晶質半導体膜が含有する水素を
放出させておくことが望ましく、400〜500℃で窒
素雰囲気に1時間程度曝して、含有する水素量を5atom
%以下にしておくと良い。これにより、膜の耐レーザ性
が著しく向上する。
FIG. 4 (c) is a view for explaining a crystallization step of irradiating a laser beam from the back side, and FIG. 4 (d) is a crystallization step of irradiating the laser beam from both the front side and the back side of the substrate. It is a figure explaining a process. In the present invention,
Either method will be used. In the crystallization by the laser annealing method, it is desirable that hydrogen contained in the amorphous semiconductor film is first released, and is exposed to a nitrogen atmosphere at 400 to 500 ° C. for about one hour to reduce the amount of hydrogen contained to 5 atom.
% Or less. This significantly improves the laser resistance of the film.

【0043】レーザアニール法において用いるレーザ発
振器について説明する。エキシマレーザは大出力で、現
状で300Hz程度の高繰り返しのパルスを発振出来る
ため、良く用いられている。また、パルス発振のエキシ
マレーザだけでなく、連続発振のエキシマレーザや、A
rレーザ、YAGレーザ、YVO4レーザ、YLFレー
ザ等も用いることが出来る。
The laser oscillator used in the laser annealing method will be described. Excimer lasers are widely used because they have high output and can oscillate high repetition pulses of about 300 Hz at present. In addition to a pulse oscillation excimer laser, a continuous oscillation excimer laser,
An r laser, a YAG laser, a YVO 4 laser, a YLF laser, or the like can also be used.

【0044】前述のいずれかのレーザ発振器を用いて、
図4(c)または(d)のいずれかの照射方法で前記非
晶質半導体膜の結晶化を行なう。既に述べたように、第
3の下地絶縁膜1004の膜厚が2段階になっているた
め、裏面側からレーザビームが照射されると、前記非晶
質半導体膜1005に対する前記レーザビームの反射率
は領域Aでは22.7%程度、領域Bでは62.5%程
度になっており、レーザビームの実効的な強度が異なっ
ている。
Using one of the laser oscillators described above,
The amorphous semiconductor film is crystallized by any one of the irradiation methods shown in FIGS. As described above, since the thickness of the third base insulating film 1004 has two stages, when the laser beam is irradiated from the back surface side, the reflectance of the amorphous semiconductor film 1005 with respect to the amorphous semiconductor film 1005 is reduced. Is about 22.7% in the area A and about 62.5% in the area B, and the effective intensities of the laser beams are different.

【0045】さらに、図4(c)または図4(d)の第
3の下地絶縁膜1004における段差端(領域Aと領域
Bの境界)は、熱の逃げる場所として、直下の下地絶
縁膜と横方向に存在する下地絶縁膜の両方があるた
め、他の場所と比較して早く冷める。そのため、最初に
温度の下がる前記第2の下地絶縁膜における段差端上の
半導体膜から固相化が始まり、結晶核1006が発生す
る。この結晶核が結晶成長の中心となり、温度が高く溶
融状態の領域Aまたは領域Bに向かって結晶成長が進行
する。但し、領域Aの方が領域Bよりレーザビームの吸
収率が高いため、結晶核は1007で示す方向へ成長す
るので、領域Aの半導体膜にはより大粒径の結晶粒が形
成される。このようにして、大粒径で、位置制御された
結晶粒を持つ結晶質半導体膜を形成することができる。
(図4(e))
Further, the step edge (the boundary between the region A and the region B) in the third base insulating film 1004 in FIG. 4C or FIG. Since both the base insulating films exist in the lateral direction, they cool faster than in other places. Therefore, solidification starts from the semiconductor film on the step edge of the second base insulating film, which first drops in temperature, and crystal nuclei 1006 are generated. The crystal nucleus becomes the center of the crystal growth, and the crystal growth proceeds toward the region A or the region B where the temperature is high and in the molten state. However, since the region A has a higher laser beam absorptivity than the region B, the crystal nucleus grows in the direction indicated by 1007, so that a larger crystal grain is formed in the semiconductor film in the region A. In this manner, a crystalline semiconductor film having a large grain size and having position-controlled crystal grains can be formed.
(FIG. 4 (e))

【0046】レーザビームを照射した後、前記結晶質半
導体膜は、3〜100%の水素を含む雰囲気中で300
〜450℃の加熱処理、あるいは、プラズマによって生
成された水素を含む雰囲気中で200〜450℃の加熱
処理によって、残留する欠陥を中和することができる。
このようにして作製された結晶質半導体膜の領域Aをチ
ャネル形成領域として、TFTを作製することにより、
前記TFTの電気的特性を向上させることができる。
After the irradiation with the laser beam, the crystalline semiconductor film is formed in an atmosphere containing 3 to 100% hydrogen.
The remaining defects can be neutralized by a heat treatment at 450 to 450 ° C. or a heat treatment at 200 to 450 ° C. in an atmosphere containing hydrogen generated by plasma.
By using the region A of the crystalline semiconductor film thus manufactured as a channel formation region to manufacture a TFT,
The electrical characteristics of the TFT can be improved.

【0047】[実施形態2]本実施形態を図5を用いて
説明する。図5(a)において基板1001にはバリウ
ムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどの
無アルカリガラス基板や合成石英ガラス基板を用いる。
例えば、コーニング社製の7059ガラスや1737ガ
ラスなどを好適に用いることが出来る。
[Embodiment 2] This embodiment will be described with reference to FIG. In FIG. 5A, an alkali-free glass substrate such as barium borosilicate glass or aluminoborosilicate glass or a synthetic quartz glass substrate is used as a substrate 1001.
For example, 7059 glass or 1737 glass manufactured by Corning Incorporated can be suitably used.

【0048】前記基板1001の上に第1の下地絶縁膜
1009を公知の手段(LPCVD法、プラズマCVD
法等)により窒化珪素膜、酸化窒化珪素膜(組成比Si
=32%、O=27%、N=24%、H=17%)など
で形成する。本実施形態では、プラズマCVD法を用
い、窒化珪素膜を55〜85nm形成する。
A first base insulating film 1009 is formed on the substrate 1001 by a known means (LPCVD, plasma CVD, etc.).
Silicon nitride film, silicon oxynitride film (composition ratio Si
= 32%, O = 27%, N = 24%, H = 17%). In this embodiment, a silicon nitride film is formed to a thickness of 55 to 85 nm by a plasma CVD method.

【0049】前記第1の下地絶縁膜1009を形成した
後フォトリソグラフィーの技術を用いレジストマスクを
形成し、不要な部分をエッチングして、膜厚が55〜8
5nmの部分と25〜45nmの部分を有する第2の下
地絶縁膜1010を得る(図5(b))。前記エッチン
グにはフッ素系のガスを用いたドライエッチング法を用
いても良いし、フッ素系の水溶液を用いたウエットエッ
チング法を用いても良い。前記ウエットエッチング法を
選択する場合には、例えば、フッ化水素アンモニウム
(NH4HF2)を7.13%とフッ化アンモニウム(N
4F)を15.4%含む混合液(ステラケミファ社
製、商品名LAL500)でエッチングしても良い。
After the formation of the first base insulating film 1009, a resist mask is formed by using a photolithography technique, and unnecessary portions are etched to have a film thickness of 55-8.
A second base insulating film 1010 having a portion of 5 nm and a portion of 25 to 45 nm is obtained (FIG. 5B). For the etching, a dry etching method using a fluorine-based gas may be used, or a wet etching method using a fluorine-based aqueous solution may be used. When the wet etching method is selected, for example, 7.13% of ammonium hydrogen fluoride (NH 4 HF 2 ) and ammonium fluoride (N
H 4 F) may be etched with a mixed solution containing 15.4% (LAL500, manufactured by Stella Chemifa).

【0050】この上に前記第2の下地絶縁膜1010と
屈折率の異なる第3の下地絶縁膜1011を公知の手段
(LPCVD法、またはプラズマCVD法等)により酸
化珪素膜、酸化窒化珪素膜などで形成する。本実施形態
では、プラズマCVD法を用い、酸化窒化珪素膜(組成
比Si=32%、O=59%、N=7%、H=2%)を
100nm形成する。
A third base insulating film 1011 having a refractive index different from that of the second base insulating film 1010 is formed thereon by a known means (LPCVD, plasma CVD, or the like), such as a silicon oxide film or a silicon oxynitride film. Formed. In this embodiment, a 100-nm-thick silicon oxynitride film (composition ratio: Si = 32%, O = 59%, N = 7%, H = 2%) is formed by a plasma CVD method.

【0051】前記第2の下地絶縁膜1010を2段階の
膜厚にしているのは、半導体膜に対するレーザビームの
実効的な強度分布を形成するためである。図2(b)に
おいて周期的に現れる非晶質珪素膜に対する反射率の最
大値42.5%程度に相当する膜厚が55〜85nmで
あり、前記非晶質珪素膜に対する最小値20%程度に相
当する膜厚が25〜45nmとなっている。既に述べた
ように、前記非晶質珪素膜に対する反射率は周期性を持
っているので、前記非晶質珪素膜に対する反射率の最大
値程度と最小値程度に相当する膜厚であれば、前述の膜
厚に限らない。但し、前記第2の下地絶縁膜1010の
2段階の膜厚の差は、この後に形成される非晶質半導体
膜の膜厚より小さい方が望ましい。また、第2の下地絶
縁膜1010の段差における側壁の角度は、基板100
1に対して、5°以上85°未満(好ましくは30°〜
60°)となるようにテーパー状にエッチングしてこの
上に積層させる膜のステップカバレージを確保するのが
望ましい。
The reason why the thickness of the second base insulating film 1010 is set to two levels is to form an effective intensity distribution of the laser beam with respect to the semiconductor film. In FIG. 2B, the film thickness corresponding to the maximum value of about 42.5% of the reflectance for the amorphous silicon film which periodically appears is 55 to 85 nm, and the minimum value of about 20% for the amorphous silicon film is shown. Is 25 to 45 nm. As already described, since the reflectance with respect to the amorphous silicon film has periodicity, if the film thickness corresponds to about the maximum value and the minimum value of the reflectance with respect to the amorphous silicon film, The thickness is not limited to the above. However, it is preferable that the difference between the thicknesses of the second base insulating film 1010 in the two stages be smaller than the thickness of the amorphous semiconductor film formed thereafter. The angle of the side wall at the step of the second base insulating film 1010 is
1 to 5 ° or more and less than 85 ° (preferably 30 ° to
(60 °) is desirably etched in a tapered shape to secure the step coverage of the film laminated thereon.

【0052】図5(b)に示す非晶質半導体膜1012
を、プラズマCVD法やスパッタ法などの公知の方法で
25〜200nm(好ましくは30〜100nm)の厚
さに第3の下地絶縁膜1011に沿って形成する。本実
施形態では、非晶質珪素膜を55nm形成する。但し、
前記非晶質半導体膜としては、非晶質半導体膜や微結晶
半導体膜があり、非晶質珪素ゲルマニウム膜などの非晶
質構造を有する化合物半導体膜を適用しても良い。
The amorphous semiconductor film 1012 shown in FIG.
Is formed along the third base insulating film 1011 to a thickness of 25 to 200 nm (preferably 30 to 100 nm) by a known method such as a plasma CVD method or a sputtering method. In this embodiment, an amorphous silicon film is formed to a thickness of 55 nm. However,
As the amorphous semiconductor film, there are an amorphous semiconductor film and a microcrystalline semiconductor film, and a compound semiconductor film having an amorphous structure such as an amorphous silicon germanium film may be used.

【0053】図5(c)は裏面側からレーザビームを照
射する結晶化工程を説明する図であり、図5(d)では
基板の表面側と裏面側の両側からレーザビームを照射す
る結晶化工程を説明する図である。本発明においては、
いずれかの方法を用いることとする。レーザアニール法
による結晶化は、まず非晶質半導体膜が含有する水素を
放出させておくことが望ましく、400〜500℃で窒
素雰囲気に1時間程度曝して、含有する水素量を5atom
%以下にしておくと良い。これにより、膜の耐レーザ性
が著しく向上する。
FIG. 5C is a view for explaining a crystallization step of irradiating a laser beam from the back side, and FIG. 5D is a crystallization step of irradiating the laser beam from both the front side and the back side of the substrate. It is a figure explaining a process. In the present invention,
Either method will be used. In the crystallization by the laser annealing method, it is desirable that hydrogen contained in the amorphous semiconductor film is first released, and is exposed to a nitrogen atmosphere at 400 to 500 ° C. for about one hour to reduce the amount of hydrogen contained to 5 atom.
% Or less. This significantly improves the laser resistance of the film.

【0054】レーザアニール法において用いるレーザ発
振器について説明する。エキシマレーザは大出力で、現
状で300Hz程度の高繰り返しのパルスを発振出来る
ため、良く用いられている。また、パルス発振のエキシ
マレーザだけでなく、連続発振のエキシマレーザや、A
rレーザ、YAGレーザ、YVO4レーザ、YLFレー
ザ等も用いることが出来る。
The laser oscillator used in the laser annealing method will be described. Excimer lasers are widely used because they have high output and can oscillate high repetition pulses of about 300 Hz at present. In addition to a pulse oscillation excimer laser, a continuous oscillation excimer laser,
An r laser, a YAG laser, a YVO 4 laser, a YLF laser, or the like can also be used.

【0055】前述のいずれかのレーザ発振器を用いて、
図5(c)または(d)のいずれかの照射方法で非晶質
半導体膜の結晶化を行なう。既に述べたように、第2の
下地絶縁膜1010の膜厚が2段階になっているため、
裏面側からレーザビームが照射されると、前記非晶質半
導体膜1012に対する前記レーザビームの反射率は領
域Aでは20%程度、領域Bでは42.5%程度になっ
ており、レーザビームの実効的な強度が異なっている。
Using any of the laser oscillators described above,
The amorphous semiconductor film is crystallized by the irradiation method shown in FIG. 5C or 5D. As described above, since the thickness of the second base insulating film 1010 has two levels,
When the laser beam is irradiated from the back side, the reflectivity of the laser beam with respect to the amorphous semiconductor film 1012 is about 20% in the area A and about 42.5% in the area B. Strength is different.

【0056】さらに、図5(c)または図5(d)の第
2の下地絶縁膜1010における段差端(領域Aと領域
Bの境界)は、熱の逃げる場所として、直下の下地絶
縁膜と横方向に存在する下地絶縁膜の両方があるた
め、他の場所と比較して早く冷める。そのため、最初に
温度の下がる前記第2の下地絶縁膜における段差端上の
半導体膜から固相化が始まり、結晶核1006が発生す
る。この結晶核が結晶成長の中心となり、温度が高く溶
融状態の領域Aまたは領域Bに向かって結晶成長が進行
する。但し、領域Aの方が領域Bよりレーザビームの吸
収率が高いため、結晶核は1007で示す方向へ成長す
るので、領域Aの半導体膜にはより大粒径の結晶粒が形
成される。このようにして、大粒径で、位置制御された
結晶粒を持つ結晶質半導体膜を形成することができる。
(図5(e))
Further, the step edge (the boundary between the region A and the region B) in the second base insulating film 1010 in FIG. 5C or FIG. Since both the base insulating films exist in the lateral direction, they cool faster than in other places. Therefore, solidification starts from the semiconductor film on the step edge of the second base insulating film, which first drops in temperature, and crystal nuclei 1006 are generated. The crystal nucleus becomes the center of the crystal growth, and the crystal growth proceeds toward the region A or the region B where the temperature is high and in the molten state. However, since the region A has a higher laser beam absorptivity than the region B, the crystal nucleus grows in the direction indicated by 1007, so that a larger crystal grain is formed in the semiconductor film in the region A. In this manner, a crystalline semiconductor film having a large grain size and having position-controlled crystal grains can be formed.
(FIG. 5 (e))

【0057】レーザビームを照射した後、前記結晶質半
導体膜は、3〜100%の水素を含む雰囲気中で300
〜450℃の加熱処理、あるいは、プラズマによって生
成された水素を含む雰囲気中で200〜450℃の加熱
処理によって、残留する欠陥を中和することができる。
このようにして作製された結晶質半導体膜の領域Aをチ
ャネル形成領域として、TFTを作製することにより、
前記TFTの電気的特性を向上させることができる。
After the irradiation with the laser beam, the crystalline semiconductor film is placed in an atmosphere containing 3 to 100% hydrogen.
The remaining defects can be neutralized by a heat treatment at 450 to 450 ° C. or a heat treatment at 200 to 450 ° C. in an atmosphere containing hydrogen generated by plasma.
By using the region A of the crystalline semiconductor film thus manufactured as a channel formation region to manufacture a TFT,
The electrical characteristics of the TFT can be improved.

【0058】[実施形態3]本実施形態を図6を用いて
説明する。図6(a)において基板1001にはバリウ
ムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどの
無アルカリガラス基板や合成石英ガラス基板を用いる。
例えば、コーニング社製の7059ガラスや1737ガ
ラスなどを好適に用いることが出来る。
[Embodiment 3] This embodiment will be described with reference to FIG. In FIG. 6A, an alkali-free glass substrate such as barium borosilicate glass or aluminoborosilicate glass or a synthetic quartz glass substrate is used as a substrate 1001.
For example, 7059 glass or 1737 glass manufactured by Corning Incorporated can be suitably used.

【0059】前記基板1001の上に第1の下地絶縁膜
1016を公知の手段(LPCVD法、プラズマCVD
法等)により窒化珪素膜、酸化窒化珪素膜(組成比Si
=32%、O=27%、N=24%、H=17%)など
で形成する。本実施形態では、プラズマCVD法を用
い、窒化珪素膜を50nm形成する。
A first base insulating film 1016 is formed on the substrate 1001 by a known means (LPCVD, plasma CVD, etc.).
Silicon nitride film, silicon oxynitride film (composition ratio Si
= 32%, O = 27%, N = 24%, H = 17%). In this embodiment, a silicon nitride film is formed to a thickness of 50 nm by a plasma CVD method.

【0060】この上に前記第1の下地絶縁膜1016と
屈折率の異なる第2の下地絶縁膜1017を公知の手段
(LPCVD法、またはプラズマCVD法等)により酸
化珪素膜、酸化窒化珪素膜などで形成する。本実施形態
では、プラズマCVD法を用い、酸化窒化珪素膜(組成
比Si=32%、O=59%、N=7%、H=2%)を
78〜98nm形成する。
A second base insulating film 1017 having a refractive index different from that of the first base insulating film 1016 is formed thereon by a known means (LPCVD method, plasma CVD method, or the like), such as a silicon oxide film or a silicon oxynitride film. Formed. In this embodiment, a silicon oxynitride film (composition ratio: Si = 32%, O = 59%, N = 7%, H = 2%) is formed to a thickness of 78 to 98 nm by a plasma CVD method.

【0061】第2の下地絶縁膜1017を形成した後フ
ォトリソグラフィーの技術を用いレジストマスクを形成
し、不要な部分をエッチングして、膜厚が25〜45n
mの部分と78〜98nmの部分を有する第3の下地絶
縁膜1018を得る(図6(b))。前記エッチングに
はフッ素系のガスを用いたドライエッチング法を用いて
も良いし、フッ素系の水溶液を用いたウエットエッチン
グ法を用いても良い。前記ウエットエッチング法を選択
する場合には、例えば、フッ化水素アンモニウム(NH
4HF2)を7.13%とフッ化アンモニウム(NH
4F)を15.4%含む混合液(ステラケミファ社製、
商品名LAL500)でエッチングしても良い。
After forming the second base insulating film 1017, a resist mask is formed by photolithography, and unnecessary portions are etched to have a thickness of 25 to 45 n.
A third base insulating film 1018 having a portion of m and a portion of 78 to 98 nm is obtained (FIG. 6B). For the etching, a dry etching method using a fluorine-based gas may be used, or a wet etching method using a fluorine-based aqueous solution may be used. When the wet etching method is selected, for example, ammonium hydrogen fluoride (NH
4 HF 2 ) with ammonium fluoride (NH)
4 F) a mixture containing 15.4% (Stella Chemifa Co.,
Etching may be performed using LAL500 (trade name).

【0062】前記第3の下地絶縁膜1018を2段階の
膜厚にするのは、半導体膜に対するレーザビームの実効
的な強度分布を形成するためである。図2(a)におい
て周期的に現れる非晶質珪素膜に対する反射率の最大値
62.5%程度に相当する膜厚が25〜45nmであ
り、前記非晶質珪素膜に対する最小値22.7%程度に
相当する膜厚が78〜98nmとなっている。既に述べ
たように、前記非晶質珪素膜に対する反射率は周期性を
持っているので、前記非晶質珪素膜に対する反射率の最
大値程度と最小値程度に相当する膜厚であれば、前述の
膜厚に限らない。但し、前記第3の下地絶縁膜1018
の2段階の膜厚の差は、この後に形成される非晶質半導
体膜の膜厚より小さい方が望ましい。また、第3の下地
絶縁膜1018の段差における側壁の角度は、基板10
01に対して、5°以上85°未満(好ましくは30°
〜60°)となるようにテーパー状にエッチングしてこ
の上に積層させる膜のステップカバレージを確保するの
が望ましい。
The reason why the thickness of the third base insulating film 1018 is set to two levels is to form an effective intensity distribution of the laser beam with respect to the semiconductor film. In FIG. 2A, the film thickness corresponding to the maximum value of about 62.5% of the reflectance for the amorphous silicon film which periodically appears is 25 to 45 nm, and the minimum value for the amorphous silicon film is 22.7. % Is 78 to 98 nm. As already described, since the reflectance with respect to the amorphous silicon film has periodicity, if the film thickness corresponds to about the maximum value and the minimum value of the reflectance with respect to the amorphous silicon film, The thickness is not limited to the above. However, the third base insulating film 1018
It is desirable that the difference between the two thicknesses be smaller than the thickness of the amorphous semiconductor film formed thereafter. The angle of the side wall at the step of the third base insulating film 1018 is
01 to 5 ° or more and less than 85 ° (preferably 30 °
(.About.60 [deg.]), It is desirable to secure the step coverage of the film laminated thereon by etching in a taper shape.

【0063】図6(b)に示す非晶質半導体膜1019
を、プラズマCVD法やスパッタ法などの公知の方法で
25〜200nm(好ましくは30〜100nm)の厚
さに、段差を持つ第3の下地絶縁膜1018に沿って形
成する。本実施形態では非晶質珪素膜を55nm形成す
る。但し、前記非晶質半導体膜としては、非晶質半導体
膜や微結晶半導体膜があり、非晶質珪素ゲルマニウム膜
などの非晶質構造を有する化合物半導体膜を適用しても
良い。
The amorphous semiconductor film 1019 shown in FIG.
Is formed to a thickness of 25 to 200 nm (preferably 30 to 100 nm) along a third base insulating film 1018 having a step by a known method such as a plasma CVD method or a sputtering method. In this embodiment, an amorphous silicon film is formed to a thickness of 55 nm. However, as the amorphous semiconductor film, there are an amorphous semiconductor film and a microcrystalline semiconductor film, and a compound semiconductor film having an amorphous structure such as an amorphous silicon germanium film may be used.

【0064】図6(c)は裏面側からレーザビームを照
射する結晶化工程を説明する図であり、図6(d)では
基板の表面側と裏面側の両側からレーザビームを照射す
る結晶化工程を説明する図である。本発明においては、
いずれかの方法を用いることとする。レーザアニール法
による結晶化は、まず非晶質半導体膜が含有する水素を
放出させておくことが望ましく、400〜500℃で窒
素雰囲気に1時間程度曝して、含有する水素量を5atom
%以下にしておくと良い。これにより、膜の耐レーザ性
が著しく向上する。
FIG. 6 (c) is a view for explaining a crystallization step of irradiating a laser beam from the back side, and FIG. 6 (d) is a crystallization step of irradiating the laser beam from both the front side and the back side of the substrate. It is a figure explaining a process. In the present invention,
Either method will be used. In the crystallization by the laser annealing method, it is desirable that hydrogen contained in the amorphous semiconductor film is first released, and is exposed to a nitrogen atmosphere at 400 to 500 ° C. for about one hour to reduce the amount of hydrogen contained to 5 atom.
% Or less. This significantly improves the laser resistance of the film.

【0065】レーザアニール法において用いるレーザ発
振器について説明する。エキシマレーザは大出力で、現
状で300Hz程度の高繰り返しのパルスを発振出来る
ため、良く用いられている。また、パルス発振のエキシ
マレーザだけでなく、連続発振のエキシマレーザや、A
rレーザ、YAGレーザ、YVO4レーザ、YLFレー
ザ等も用いることが出来る。
A laser oscillator used in the laser annealing method will be described. Excimer lasers are widely used because they have high output and can oscillate high repetition pulses of about 300 Hz at present. In addition to a pulse oscillation excimer laser, a continuous oscillation excimer laser,
An r laser, a YAG laser, a YVO 4 laser, a YLF laser, or the like can also be used.

【0066】前述のいずれかのレーザ発振器を用いて、
図6(c)または(d)のいずれかの照射方法で前記非
晶質半導体膜の結晶化を行なう。既に述べたように、第
3の下地絶縁膜1018の膜厚が2段階になっているた
め、裏面側からレーザビームが照射されると、前記非晶
質半導体膜1019対する前記レーザビームの反射率は
領域Aでは22.7%程度、領域Bでは62.5%程度
になっており、レーザビームの実効的な強度が異なって
いる。
Using any of the laser oscillators described above,
The amorphous semiconductor film is crystallized by any one of the irradiation methods shown in FIGS. 6C and 6D. As described above, since the thickness of the third base insulating film 1018 has two levels, when a laser beam is irradiated from the back surface side, the reflectance of the amorphous semiconductor film 1019 with respect to the amorphous semiconductor film 1019 is reduced. Is about 22.7% in the area A and about 62.5% in the area B, and the effective intensities of the laser beams are different.

【0067】さらに、図6(c)または図6(d)の第
3の下地絶縁膜1018における段差端(領域Aと領域
Bの境界)は、熱の逃げる場所として、直下の下地絶
縁膜と横方向に存在する下地絶縁膜の両方があるた
め、他の場所と比較して早く冷める。そのため、最初に
温度の下がる前記第3の下地絶縁膜における段差端上の
半導体膜から固相化が始まり、結晶核1006が発生す
る。この結晶核が結晶成長の中心となり、温度が高く溶
融状態の領域Aまたは領域Bに向かって結晶成長が進行
する。但し、領域Aの方が領域Bよりレーザビームの吸
収率が高いため、結晶核は1007で示す方向へ成長す
るので、領域Aの半導体膜にはより大粒径の結晶粒が形
成される。このようにして、大粒径で、位置制御された
結晶粒を持つ結晶質半導体膜を形成することができる。
(図6(e))
Further, the step edge (the boundary between the region A and the region B) in the third base insulating film 1018 in FIG. 6C or FIG. Since both the base insulating films exist in the lateral direction, they cool faster than in other places. Therefore, solidification starts from the semiconductor film on the step edge of the third base insulating film, which first drops in temperature, and crystal nuclei 1006 are generated. The crystal nucleus becomes the center of the crystal growth, and the crystal growth proceeds toward the region A or the region B where the temperature is high and in the molten state. However, since the region A has a higher laser beam absorptivity than the region B, the crystal nucleus grows in the direction indicated by 1007, so that a larger crystal grain is formed in the semiconductor film in the region A. In this manner, a crystalline semiconductor film having a large grain size and having position-controlled crystal grains can be formed.
(FIG. 6 (e))

【0068】レーザビームを照射した後、前記結晶質半
導体膜は、3〜100%の水素を含む雰囲気中で300
〜450℃の加熱処理、あるいは、プラズマによって生
成された水素を含む雰囲気中で200〜450℃の加熱
処理によって、残留する欠陥を中和することができる。
このようにして作製された結晶質半導体膜の領域Aをチ
ャネル形成領域として、TFTを作製することにより、
前記TFTの電気的特性を向上させることができる。
After the irradiation with the laser beam, the crystalline semiconductor film is placed in an atmosphere containing 3 to 100% of hydrogen.
The remaining defects can be neutralized by a heat treatment at 450 to 450 ° C. or a heat treatment at 200 to 450 ° C. in an atmosphere containing hydrogen generated by plasma.
By using the region A of the crystalline semiconductor film thus manufactured as a channel formation region to manufacture a TFT,
The electrical characteristics of the TFT can be improved.

【0069】[0069]

【実施例】[実施例1]ここでは、本発明のシミュレー
ション結果について図7〜8を用いて説明する。
[Embodiment 1] Here, a simulation result of the present invention will be described with reference to FIGS.

【0070】図7(a)において基板1001にはバリ
ウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなど
の無アルカリガラス基板や合成石英ガラス基板を用い
る。本実施例では合成石英ガラス基板を用いている。
In FIG. 7A, a non-alkali glass substrate such as barium borosilicate glass or aluminoborosilicate glass or a synthetic quartz glass substrate is used as the substrate 1001. In this embodiment, a synthetic quartz glass substrate is used.

【0071】前記基板1001の上に第1の下地絶縁膜
1023を公知の手段(LPCVD法、プラズマCVD
法等)により窒化珪素膜、酸化窒化珪素膜などで形成す
る。本実施例では、プラズマCVD法を用い、窒化珪素
膜を50nm形成した。
A first base insulating film 1023 is formed on the substrate 1001 by a known means (LPCVD, plasma CVD, etc.).
A silicon nitride film, a silicon oxynitride film, or the like. In this embodiment, a silicon nitride film is formed to a thickness of 50 nm by a plasma CVD method.

【0072】前記第1の下地絶縁膜1023上に前記第
1の下地絶縁膜と屈折率の異なる第2の下地絶縁膜10
24を公知の手段(LPCVD法、またはプラズマCV
D法等)により酸化窒化珪素膜などで形成する。本実施
例では、プラズマCVD法を用い、酸化窒化珪素膜(組
成比Si=32%、O=59%、N=7%、H=2%)
を140nm形成した。
The second base insulating film 10 having a different refractive index from that of the first base insulating film 1023 is formed on the first base insulating film 1023.
24 by a known means (LPCVD method or plasma CV
D method or the like) to form a silicon oxynitride film or the like. In this embodiment, a silicon oxynitride film (composition ratio: Si = 32%, O = 59%, N = 7%, H = 2%) is used by a plasma CVD method.
Of 140 nm.

【0073】前記第2の下地絶縁膜1024を形成した
後フォトリソグラフィーの技術を用いレジストマスクを
形成し、不要な部分をエッチングして、膜厚が140n
mの部分と88nmの部分を有する第3の下地絶縁膜1
025を得る(図7(b))。前記エッチングにはフッ
素系のガスを用いたドライエッチング法を用いても良い
し、フッ素系の水溶液を用いたウエットエッチング法を
用いても良い。前記ウエットエッチング法を選択する場
合には、例えば、フッ化水素アンモニウム(NH 4
2)を7.13%とフッ化アンモニウム(NH4F)を
15.4%含む混合液(ステラケミファ社製、商品名L
AL500)でエッチングしても良い。
The second base insulating film 1024 was formed.
After that, a resist mask is formed using photolithography technology.
Formed and etched unnecessary parts to a thickness of 140n
Third underlying insulating film 1 having a portion of m and a portion of 88 nm
025 (FIG. 7 (b)). For the etching,
Dry etching method using elemental gas may be used
And a wet etching method using a fluorine-based aqueous solution
May be used. Where to choose the wet etching method
In this case, for example, ammonium hydrogen fluoride (NH FourH
FTwo) And ammonium fluoride (NH)FourF)
Liquid mixture containing 15.4% (trade name L, manufactured by Stella Chemifa)
(AL500).

【0074】前記第3の下地絶縁膜1025を2段階の
膜厚にするのは、半導体膜に対するレーザビームの実効
的な強度分布を形成するためである。図2(a)におい
て周期的に現れる非晶質珪素膜に対する反射率の最大値
62.5%に相当する膜厚が140nmであり、前記非
晶質珪素膜に対する最小値22.7%に相当する膜厚が
88nmとなっている。既に述べたように、前記非晶質
珪素膜に対する反射率は周期性を持っているので、前記
非晶質珪素膜に対する反射率の最大値程度と最小値程度
に相当する膜厚であれば、前述の膜厚に限らない。但
し、前記第3の下地絶縁膜1025の2段階の膜厚の差
は、この後に形成される半導体膜の膜厚より小さい方が
望ましい。また、第3の下地絶縁膜1025の段差にお
ける側壁の角度は、基板1001に対して、5°以上8
5°未満(好ましくは30°〜60°)となるようにテ
ーパー状にエッチングしてこの上に積層させる膜のステ
ップカバレージを確保する。
The reason why the thickness of the third base insulating film 1025 is set to two levels is to form an effective intensity distribution of the laser beam with respect to the semiconductor film. In FIG. 2A, the film thickness that corresponds to the maximum value of 62.5% of the reflectance for the amorphous silicon film that periodically appears is 140 nm, and corresponds to the minimum value of 22.7% for the amorphous silicon film. The film thickness to be formed is 88 nm. As already described, since the reflectance with respect to the amorphous silicon film has periodicity, if the film thickness corresponds to about the maximum value and the minimum value of the reflectance with respect to the amorphous silicon film, The thickness is not limited to the above. However, it is desirable that the difference between the thicknesses of the third base insulating film 1025 in the two stages be smaller than the thickness of the semiconductor film formed thereafter. The angle of the side wall of the step of the third base insulating film 1025 with respect to the substrate 1001 is 5 ° or more and 8 ° or more.
Etching is performed in a tapered shape so as to be less than 5 ° (preferably 30 ° to 60 °) to secure the step coverage of the film to be laminated thereon.

【0075】図7(b)に示す非晶質半導体膜1026
を、プラズマCVD法やスパッタ法などの公知の方法で
25〜200nm(好ましくは30〜100nm)の厚
さに段差を持つ第3の下地絶縁膜1025に沿って形成
する。本実施例では、プラズマCVD法を用い、非晶質
珪素膜を50nm形成する。前記非晶質半導体膜として
は、非晶質半導体膜や微結晶半導体膜があり、非晶質珪
素ゲルマニウム膜などの非晶質構造を有する化合物半導
体膜を適用しても良い。
The amorphous semiconductor film 1026 shown in FIG.
Is formed along a third base insulating film 1025 having a step with a thickness of 25 to 200 nm (preferably 30 to 100 nm) by a known method such as a plasma CVD method or a sputtering method. In this embodiment, an amorphous silicon film is formed to a thickness of 50 nm by a plasma CVD method. As the amorphous semiconductor film, there are an amorphous semiconductor film and a microcrystalline semiconductor film, and a compound semiconductor film having an amorphous structure such as an amorphous silicon germanium film may be used.

【0076】図7(c)は裏面側からレーザビームを照
射する結晶化工程を説明する図である。本発明において
は、基板の裏面側からの照射、または基板の表面側と裏
面側の両側からの照射のいずれかの方法を用いるが、本
実施例では、基板の裏面側から照射した。レーザアニー
ル法による結晶化は、まず非晶質半導体膜が含有する水
素を放出させておくことが望ましく、400〜500℃
で窒素雰囲気に1時間程度曝して、含有する水素量を5
atom%以下にしておくと良い。これにより、膜の耐レー
ザ性が著しく向上する。
FIG. 7C is a view for explaining a crystallization step of irradiating a laser beam from the back side. In the present invention, either the irradiation from the back side of the substrate or the irradiation from both the front side and the back side of the substrate is used. In this embodiment, the irradiation is performed from the back side of the substrate. In the crystallization by the laser annealing method, it is preferable that hydrogen contained in the amorphous semiconductor film is first released, and 400 to 500 ° C.
Exposure to nitrogen atmosphere for about 1 hour at
It is good to keep it below atom%. This significantly improves the laser resistance of the film.

【0077】レーザアニール法において用いるレーザ発
振器について説明する。エキシマレーザは大出力で、現
状で300Hz程度の高繰り返しのパルスを発振出来る
ため、良く用いられている。また、パルス発振のエキシ
マレーザだけでなく、連続発振のエキシマレーザや、A
rレーザ、YAGレーザ、YVO4レーザ、YLFレー
ザ等も用いることが出来る。
The laser oscillator used in the laser annealing method will be described. Excimer lasers are widely used because they have high output and can oscillate high repetition pulses of about 300 Hz at present. In addition to a pulse oscillation excimer laser, a continuous oscillation excimer laser,
An r laser, a YAG laser, a YVO 4 laser, a YLF laser, or the like can also be used.

【0078】本実施例ではエキシマレーザ(波長308
nm、パルス幅30ns)を用いて、図7(c)の照射
方法で非晶質珪素膜の結晶化を行なった。既に述べたよ
うに、第3の下地絶縁膜1025の膜厚が2段階になっ
ているため、裏面側からレーザビームが照射されると、
非晶質珪素膜に対する前記レーザビームの反射率は領域
Aでは22.7%程度、領域Bでは62.5%程度にな
っており、レーザビームの実効的な強度が異なってい
る。
In this embodiment, an excimer laser (wavelength 308) is used.
nm and a pulse width of 30 ns), the amorphous silicon film was crystallized by the irradiation method shown in FIG. As described above, since the thickness of the third base insulating film 1025 has two stages, when the back surface side is irradiated with a laser beam,
The reflectance of the laser beam with respect to the amorphous silicon film is about 22.7% in the area A and about 62.5% in the area B, and the effective intensities of the laser beam are different.

【0079】さらに、図7(c)の第3の下地絶縁膜1
025における段差端(領域Aと領域Bの境界)は、熱
の逃げる場所として、直下の下地絶縁膜と横方向に
存在する下地絶縁膜の両方があるため、他の場所と比較
して早く冷める。そのため、最初に温度の下がる前記第
3の下地絶縁膜1025における段差端から固相化が始
まり、結晶核1006が発生する。この結晶核が結晶成
長の中心となり、温度が高く溶融状態の領域Aまたは領
域Bに向かって結晶成長が進行する。但し、領域Aの方
が領域Bよりレーザビームの吸収率が高いため、結晶核
は1007で示す方向へ成長するので、領域Aの半導体
膜にはより大粒径の結晶粒が形成される。このようにし
て、大粒径で、位置制御された結晶粒を持つ結晶質半導
体膜を形成することができる。
Further, the third base insulating film 1 shown in FIG.
The step edge at 025 (the boundary between the region A and the region B) cools faster than other places because there is both a base insulating film immediately below and a base insulating film existing in the lateral direction as a place where heat escapes. . Therefore, solidification starts from the step edge of the third base insulating film 1025 where the temperature first decreases, and a crystal nucleus 1006 is generated. The crystal nucleus becomes the center of the crystal growth, and the crystal growth proceeds toward the region A or the region B where the temperature is high and in the molten state. However, since the region A has a higher laser beam absorptivity than the region B, the crystal nucleus grows in the direction indicated by 1007, so that a larger crystal grain is formed in the semiconductor film in the region A. In this manner, a crystalline semiconductor film having a large grain size and having position-controlled crystal grains can be formed.

【0080】比較のため、合成石英ガラス基板上に窒化
酸化珪素膜(A−type)を形成し、前記窒化酸化珪
素膜(A−type)に膜厚55nmの非晶質珪素膜を
形成したサンプルに対して、シミュレーションを行い、
固相化開始時間の比較を図8に示す。但し、窒化酸化珪
素膜(A−type)の膜厚は本実施例で既に示したよ
うに、88nmと140nmの2段階の膜厚を持つ。図
8は下地段差端(図7(c)の領域Aと領域Bの境界)
から領域Aへの距離と固相開始時間との関係を示してい
る。図8から、例え段差を有する下地膜を用いても、下
地膜が1層である場合より、本発明の構成での結晶化
は、レーザビームの照射後の半導体膜の固相化がゆっく
り進むので、大粒形の結晶粒を得ることができることが
わかる。
For comparison, a sample in which a silicon nitride oxide film (A-type) was formed on a synthetic quartz glass substrate and an amorphous silicon film having a thickness of 55 nm was formed on the silicon nitride oxide film (A-type) was used. For the simulation,
FIG. 8 shows a comparison of the solidification start time. However, the thickness of the silicon nitride oxide film (A-type) has two levels of 88 nm and 140 nm as already described in this embodiment. FIG. 8 shows the lower edge of the base (the boundary between the area A and the area B in FIG. 7C).
2 shows the relationship between the distance from to the region A and the solid phase start time. As shown in FIG. 8, even when a base film having a step is used, in the crystallization in the structure of the present invention, solidification of the semiconductor film after laser beam irradiation progresses more slowly than when the base film is a single layer. Therefore, it can be seen that large crystal grains can be obtained.

【0081】レーザビームを照射した後、前記結晶質半
導体膜は、3〜100%の水素を含む雰囲気中で300
〜450℃の加熱処理、あるいは、プラズマによって生
成された水素を含む雰囲気中で200〜450℃の加熱
処理によって、残留する欠陥を中和することができる。
このようにして作製された結晶質半導体膜の領域Aをチ
ャネル形成領域として、TFTを作製することにより、
前記TFTの電気的特性を向上させることができる。
After the irradiation with the laser beam, the crystalline semiconductor film is placed in an atmosphere containing 3 to 100% of hydrogen.
The remaining defects can be neutralized by a heat treatment at 450 to 450 ° C. or a heat treatment at 200 to 450 ° C. in an atmosphere containing hydrogen generated by plasma.
By using the region A of the crystalline semiconductor film thus manufactured as a channel formation region to manufacture a TFT,
The electrical characteristics of the TFT can be improved.

【0082】[実施例2]ここでは、本発明の構成を用
い、非晶質珪素膜を熱処理によって部分的に結晶化させ
たのち、レーザアニールを行なう方法について説明す
る。図9(a)において基板1001にはバリウムホウ
ケイ酸ガラスやアルミノホウケイ酸ガラスなどの無アル
カリガラス基板や合成石英ガラス基板を用いる。本実施
例では合成石英ガラス基板を用いている。
[Embodiment 2] Here, a method of performing laser annealing after partially crystallizing an amorphous silicon film by heat treatment using the structure of the present invention will be described. In FIG. 9A, an alkali-free glass substrate such as barium borosilicate glass or aluminoborosilicate glass or a synthetic quartz glass substrate is used as a substrate 1001. In this embodiment, a synthetic quartz glass substrate is used.

【0083】前記基板1001の上に第1の下地絶縁膜
1028を公知の手段(LPCVD法、またはプラズマ
CVD法等)により窒化珪素膜、酸化窒化珪素膜などで
形成する。本実施例では、プラズマCVD法を用い、窒
化珪素膜を50nm形成した。
A first base insulating film 1028 is formed on the substrate 1001 by a known means (LPCVD, plasma CVD, or the like) using a silicon nitride film, a silicon oxynitride film, or the like. In this embodiment, a silicon nitride film is formed to a thickness of 50 nm by a plasma CVD method.

【0084】この上に前記第1の下地絶縁膜1028と
屈折率の異なる第2の下地絶縁膜1029を公知の手段
(LPCVD法、プラズマCVD法等)により酸化窒化
珪素膜などで形成する。本実施例では、プラズマCVD
法を用い、酸化窒化珪素膜(組成比Si=32%、O=
59%、N=7%、H=2%)を140nm形成した。
On this, a second base insulating film 1029 having a different refractive index from the first base insulating film 1028 is formed of a silicon oxynitride film or the like by a known means (LPCVD, plasma CVD, or the like). In this embodiment, the plasma CVD
Silicon oxynitride film (composition ratio Si = 32%, O =
(59%, N = 7%, H = 2%) was formed to a thickness of 140 nm.

【0085】前記第2の下地絶縁膜1029を形成した
後フォトリソグラフィーの技術を用いレジストマスクを
形成し、不要な部分をエッチングして、膜厚が140n
mの部分と88nmの部分を有する第3の下地絶縁膜1
030を得る(図9(b))。前記エッチングにはフッ
素系のガスを用いたドライエッチング法を用いても良い
し、フッ素系の水溶液を用いたウエットエッチング法を
用いても良い。前記ウエットエッチング法を選択する場
合には、例えば、フッ化水素アンモニウム(NH4
2)を7.13%とフッ化アンモニウム(NH4F)を
15.4%含む混合液(ステラケミファ社製、商品名L
AL500)でエッチングしても良い。
After forming the second base insulating film 1029, a resist mask is formed by photolithography, and unnecessary portions are etched to a thickness of 140 nm.
Third underlying insulating film 1 having a portion of m and a portion of 88 nm
030 (FIG. 9B). For the etching, a dry etching method using a fluorine-based gas may be used, or a wet etching method using a fluorine-based aqueous solution may be used. When the wet etching method is selected, for example, ammonium hydrogen fluoride (NH 4 H
F 2 ) containing 7.13% of ammonium fluoride (NH 4 F) and 15.4% of ammonium fluoride (NH 4 F) (trade name L, manufactured by Stella Chemifa KK)
(AL500).

【0086】前記第3の下地絶縁膜1030を2段階の
膜厚にするのは、半導体膜に対するレーザビームの実効
的な強度分布を形成するためである。図2(a)におい
て周期的に現れる非晶質珪素膜に対する反射率の最大値
62.5%に相当する膜厚が140nmであり、前記非
晶質珪素膜に対する最小値22.7%に相当する膜厚が
88nmとなっている。既に述べたように、前記非晶質
珪素膜に対する反射率は周期性を持っているので、前記
非晶質珪素膜に対する反射率の最大値程度と最小値程度
に相当する膜厚であれば、前述の膜厚に限らない。但
し、前記第3の下地絶縁膜1030の2段階の膜厚の差
は、この後に形成される半導体膜の膜厚より小さい方が
望ましい。また、第3の下地絶縁膜1030の段差にお
ける側壁の角度は、基板1001に対して、5°以上8
5°未満(好ましくは30°〜60°)となるようにテ
ーパー状にエッチングしてこの上に積層させる膜のステ
ップカバレージを確保する。
The reason why the thickness of the third base insulating film 1030 is set to two levels is to form an effective intensity distribution of the laser beam with respect to the semiconductor film. In FIG. 2A, the film thickness that corresponds to the maximum value of 62.5% of the reflectance for the amorphous silicon film that periodically appears is 140 nm, and corresponds to the minimum value of 22.7% for the amorphous silicon film. The film thickness to be formed is 88 nm. As already described, since the reflectance with respect to the amorphous silicon film has periodicity, if the film thickness corresponds to about the maximum value and the minimum value of the reflectance with respect to the amorphous silicon film, The thickness is not limited to the above. However, it is preferable that the difference between the thicknesses of the third base insulating film 1030 in the two stages be smaller than the thickness of the semiconductor film formed thereafter. The angle of the side wall at the step of the third base insulating film 1030 with respect to the substrate 1001 is 5 ° or more and 8 ° or more.
Etching is performed in a tapered shape so as to be less than 5 ° (preferably 30 ° to 60 °) to secure the step coverage of the film to be laminated thereon.

【0087】図9(b)に示す非晶質半導体膜1031
を、プラズマCVD法やスパッタ法などの公知の方法で
25〜200nm(好ましくは30〜100nm)の厚
さに段差を持つ第3の下地絶縁膜1030に沿って形成
する。本実施例では、プラズマCVD法を用い、非晶質
珪素膜を50nm形成する。前記非晶質半導体膜として
は、非晶質半導体膜や微結晶半導体膜があり、非晶質珪
素ゲルマニウム膜などの非晶質構造を有する化合物半導
体膜を適用しても良い。
The amorphous semiconductor film 1031 shown in FIG.
Is formed along a third base insulating film 1030 having a step with a thickness of 25 to 200 nm (preferably 30 to 100 nm) by a known method such as a plasma CVD method or a sputtering method. In this embodiment, an amorphous silicon film is formed to a thickness of 50 nm by a plasma CVD method. As the amorphous semiconductor film, there are an amorphous semiconductor film and a microcrystalline semiconductor film, and a compound semiconductor film having an amorphous structure such as an amorphous silicon germanium film may be used.

【0088】次に、特開平7−183540号公報に記
載されている方法により、前記非晶質珪素膜を部分的に
結晶化させる。ここで、前記方法を簡単に説明する。ま
ず、非晶質半導体膜にニッケルまたは、パラジウム、ま
たは鉛等の元素を微量に添加する。添加の方法は、プラ
ズマ処理法や蒸着法、イオン注入法、スパッタ法、溶液
塗布法等を利用すればよい。前記添加の後、例えば55
0℃の窒素雰囲気に4時間、非晶質半導体膜を置くと、
電気的特性の良好な結晶質半導体膜が得られる。結晶化
に最適な加熱温度や加熱時間等は、前記元素の添加量
や、非晶質半導体膜の状態による。例えば、前記溶液塗
布法を適用し、溶液に酢酸ニッケル溶液を用いるなら、
重量換算で濃度10ppmのものを5ml、スピンコー
ト法により膜上全面に塗布して金属含有層1032を形
成する。(図9(b))次に、基板に対し、温度500
℃の窒素雰囲気に1時間、更に連続的に、温度550℃
の窒素雰囲気に4時間の加熱を行って、部分的に結晶化
した第1の結晶質珪素膜1033を得る。(図9
(c))
Next, the amorphous silicon film is partially crystallized by a method described in JP-A-7-183540. Here, the method will be briefly described. First, a small amount of an element such as nickel, palladium, or lead is added to an amorphous semiconductor film. As a method of addition, a plasma treatment method, an evaporation method, an ion implantation method, a sputtering method, a solution coating method, or the like may be used. After the addition, for example, 55
When the amorphous semiconductor film is placed in a nitrogen atmosphere at 0 ° C. for 4 hours,
A crystalline semiconductor film with good electric characteristics can be obtained. The optimum heating temperature and heating time for crystallization depend on the amount of the element added and the state of the amorphous semiconductor film. For example, if the solution coating method is applied and a nickel acetate solution is used for the solution,
A metal-containing layer 1032 is formed by applying 5 ml of a solution having a concentration of 10 ppm in terms of weight on the entire surface of the film by spin coating. (FIG. 9B) Next, the substrate was heated to a temperature of 500 ° C.
550 ° C for 1 hour in nitrogen atmosphere at ℃
Is performed for 4 hours in a nitrogen atmosphere to obtain a first crystalline silicon film 1033 partially crystallized. (FIG. 9
(C))

【0089】図9(d)は裏面側からレーザビームを照
射する結晶化工程を説明する図である。本発明において
は、基板の裏面側からの照射、または基板の表面側と裏
面側の両側からの照射のいずれかの方法を用いるが、本
実施例では、基板の裏面側から照射した。レーザアニー
ル法による結晶化は、まず非晶質半導体膜が含有する水
素を放出させておくことが望ましく、400〜500℃
で窒素雰囲気に1時間程度曝して、含有する水素量を5
atom%以下にしておくと良い。これにより、膜の耐レー
ザ性が著しく向上する。
FIG. 9D illustrates a crystallization step of irradiating a laser beam from the back side. In the present invention, either the irradiation from the back side of the substrate or the irradiation from both the front side and the back side of the substrate is used. In this embodiment, the irradiation is performed from the back side of the substrate. In the crystallization by the laser annealing method, it is preferable that hydrogen contained in the amorphous semiconductor film is first released, and 400 to 500 ° C.
Exposure to nitrogen atmosphere for about 1 hour at
It is good to keep it below atom%. This significantly improves the laser resistance of the film.

【0090】レーザアニール法において用いるレーザ発
振器について説明する。エキシマレーザは大出力で、現
状で300Hz程度の高繰り返しのパルスを発振出来る
ため、良く用いられている。また、パルス発振のエキシ
マレーザだけでなく、連続発振のエキシマレーザや、A
rレーザ、YAGレーザ、YVO4レーザ、YLFレー
ザ等も用いることが出来る。
The laser oscillator used in the laser annealing method will be described. Excimer lasers are widely used because they have high output and can oscillate high repetition pulses of about 300 Hz at present. In addition to a pulse oscillation excimer laser, a continuous oscillation excimer laser,
An r laser, a YAG laser, a YVO 4 laser, a YLF laser, or the like can also be used.

【0091】本実施例ではエキシマレーザ(波長308
nm、パルス幅30ns)を用いて、図9(d)の照射
方法で非晶質珪素膜の結晶化を行なった。既に述べたよ
うに、第3の下地絶縁膜1030の膜厚が2段階になっ
ているため、裏面側からレーザビームが照射されると、
前記レーザビームの反射率は領域Aでは22.7%程
度、領域Bでは62.5%程度になっており、前記第1
の結晶質珪素膜1033に対するレーザビームの実効的
な強度が異なっている。
In this embodiment, an excimer laser (wavelength 308) is used.
nm, and a pulse width of 30 ns), the amorphous silicon film was crystallized by the irradiation method shown in FIG. 9D. As described above, since the thickness of the third base insulating film 1030 has two stages, when the back surface side is irradiated with a laser beam,
The reflectivity of the laser beam is about 22.7% in the area A and about 62.5% in the area B.
The effective intensity of the laser beam with respect to the crystalline silicon film 1033 is different.

【0092】さらに、図9(d)の第3の下地絶縁膜1
030における段差端(領域Aと領域Bの境界)は、熱
の逃げる場所として、直下の下地絶縁膜と横方向に
存在する下地絶縁膜の両方があるため、他の場所と比較
して早く冷める。そのため、最初に温度の下がる前記第
3の下地絶縁膜1030における段差端から半導体膜の
固相化が始まり、結晶核1006が発生する。この結晶
核が結晶成長の中心となり、温度が高く溶融状態の領域
Aまたは領域Bに向かって結晶成長が進行する。但し、
領域Aの方が領域Bよりレーザビームの吸収率が高いた
め、結晶核は1007で示す方向へ成長するので、領域
Aの半導体膜にはより大粒径の結晶粒が形成される。こ
のようにして、大粒径で、位置制御された結晶粒を持つ
結晶質半導体膜を形成することができる。
Further, the third base insulating film 1 shown in FIG.
The step edge at 030 (the boundary between the region A and the region B) cools faster than other places because there is both a base insulating film immediately below and a base insulating film present in the lateral direction as a place where heat escapes. . Therefore, solidification of the semiconductor film starts from the step edge of the third base insulating film 1030 where the temperature first decreases, and a crystal nucleus 1006 is generated. The crystal nucleus becomes the center of the crystal growth, and the crystal growth proceeds toward the region A or the region B where the temperature is high and in the molten state. However,
Since the region A has a higher laser beam absorptivity than the region B, the crystal nucleus grows in the direction indicated by 1007, so that a larger crystal grain is formed in the semiconductor film in the region A. In this manner, a crystalline semiconductor film having a large grain size and having position-controlled crystal grains can be formed.

【0093】レーザビームを照射した後、前記結晶質半
導体膜は、3〜100%の水素を含む雰囲気中で300
〜450℃の加熱処理、あるいは、プラズマによって生
成された水素を含む雰囲気中で200〜450℃の加熱
処理によって、残留する欠陥を中和することができる。
このようにして作製された結晶質半導体膜の領域Aをチ
ャネル形成領域として、TFTを作製することにより、
前記TFTの電気的特性を向上させることができる。
After the irradiation with the laser beam, the crystalline semiconductor film is placed in an atmosphere containing 3 to 100% of hydrogen.
The remaining defects can be neutralized by a heat treatment at 450 to 450 ° C. or a heat treatment at 200 to 450 ° C. in an atmosphere containing hydrogen generated by plasma.
By using the region A of the crystalline semiconductor film thus manufactured as a channel formation region to manufacture a TFT,
The electrical characteristics of the TFT can be improved.

【0094】[実施例3]ここでは、同一基板上に画素
部と、画素部の周辺に設ける駆動回路のTFT(nチャ
ネル型TFT及びpチャネル型TFT)を同時に作製す
る方法について詳細に図11〜図13を用いて説明す
る。
[Embodiment 3] Here, a method for simultaneously manufacturing a pixel portion and TFTs (n-channel TFT and p-channel TFT) of a driving circuit provided around the pixel portion on the same substrate is described in detail with reference to FIG. This will be described with reference to FIG.

【0095】図11(A)において基板1001にはバ
リウムホウケイ酸ガラスやアルミノホウケイ酸ガラスな
どの無アルカリガラス基板や合成石英ガラス基板を用い
る。本実施例では合成石英ガラス基板を用いている。
In FIG. 11A, a non-alkali glass substrate such as barium borosilicate glass or aluminoborosilicate glass or a synthetic quartz glass substrate is used as a substrate 1001. In this embodiment, a synthetic quartz glass substrate is used.

【0096】前記基板1001の上に第1の下地絶縁膜
100aを公知の手段(LPCVD法、プラズマCVD
法等)により窒化珪素膜、酸化窒化珪素膜などで形成す
る。本実施例では、プラズマCVD法を用い、窒化珪素
膜を50nm形成した。
A first base insulating film 100a is formed on the substrate 1001 by a known means (LPCVD, plasma CVD, etc.).
A silicon nitride film, a silicon oxynitride film, or the like. In this embodiment, a silicon nitride film is formed to a thickness of 50 nm by a plasma CVD method.

【0097】この上に前記第1の下地絶縁膜と屈折率の
異なる第2の下地絶縁膜100bを公知の手段(LPC
VD法、プラズマCVD法等)により酸化窒化珪素膜な
どで形成する。本実施例では、プラズマCVD法を用
い、酸化窒化珪素膜(組成比Si=32%、O=59
%、N=7%、H=2%)を140nm形成した。
On this, a second base insulating film 100b having a different refractive index from the first base insulating film is formed by a known means (LPC).
VD method, plasma CVD method, or the like) to form a silicon oxynitride film or the like. In this embodiment, a silicon oxynitride film (composition ratio: Si = 32%, O = 59) is used by a plasma CVD method.
%, N = 7%, H = 2%).

【0098】前記第2の下地絶縁膜を形成した後フォト
リソグラフィーの技術を用いレジストマスクを形成し、
不要な部分をエッチングして、膜厚が140nmの部分
と88nmの部分を有する第3の下地絶縁膜100cを
得る(図11(B))。前記エッチングにはフッ素系の
ガスを用いたドライエッチング法を用いても良いし、フ
ッ素系の水溶液を用いたウエットエッチング法を用いて
も良い。前記ウエットエッチング法を選択する場合に
は、例えば、フッ化水素アンモニウム(NH4HF2)を
7.13%とフッ化アンモニウム(NH4F)を15.
4%含む混合液(ステラケミファ社製、商品名LAL5
00)でエッチングしても良い。
After forming the second base insulating film, a resist mask is formed by using a photolithography technique.
Unnecessary portions are etched to obtain a third base insulating film 100c having a portion with a thickness of 140 nm and a portion with a thickness of 88 nm (FIG. 11B). For the etching, a dry etching method using a fluorine-based gas may be used, or a wet etching method using a fluorine-based aqueous solution may be used. When the wet etching method is selected, for example, 7.13% of ammonium hydrogen fluoride (NH 4 HF 2 ) and 15.3% of ammonium fluoride (NH 4 F) are used.
Liquid mixture containing 4% (trade name LAL5 manufactured by Stella Chemifa)
00).

【0099】前記第3の下地絶縁膜100cを2段階の
膜厚にするのは、半導体膜に対するレーザビームの実効
的な強度分布を形成するためである。図2(a)におい
て周期的に現れる非晶質珪素膜に対する反射率の最大値
62.5%に相当する膜厚が140nmであり、前記非
晶質珪素膜に対する最小値22.7%に相当する膜厚が
88nmとなっている。既に述べたように、前記非晶質
珪素膜に対する反射率は周期性を持っているので、前記
非晶質珪素膜に対する反射率の最大値程度と最小値程度
に相当する膜厚であれば、前述の膜厚に限らない。但
し、前記第3の下地絶縁膜100bの2段階の膜厚の差
は、この後に形成される半導体膜の膜厚より小さい方が
望ましい。また、第3の下地絶縁膜100bの段差にお
ける側壁の角度は、基板1001に対して、5°以上8
5°未満(好ましくは30°〜60°)となるようにテ
ーパー状にエッチングしてこの上に積層させる膜のステ
ップカバレージを確保する。
The reason why the thickness of the third base insulating film 100c is set to two levels is to form an effective intensity distribution of the laser beam with respect to the semiconductor film. In FIG. 2A, the film thickness that corresponds to the maximum value of 62.5% of the reflectance for the amorphous silicon film that periodically appears is 140 nm, and corresponds to the minimum value of 22.7% for the amorphous silicon film. The film thickness to be formed is 88 nm. As already described, since the reflectance with respect to the amorphous silicon film has periodicity, if the film thickness corresponds to about the maximum value and the minimum value of the reflectance with respect to the amorphous silicon film, The thickness is not limited to the above. However, it is preferable that the difference between the thicknesses of the third base insulating film 100b in the two stages is smaller than the thickness of the semiconductor film formed thereafter. Further, the angle of the side wall at the step of the third base insulating film 100b is not less than 5 ° and 8 ° with respect to the substrate 1001.
Etching is performed in a tapered shape so as to be less than 5 ° (preferably 30 ° to 60 °) to secure the step coverage of the film to be laminated thereon.

【0100】図11(C)に示す非晶質半導体膜101
を、プラズマCVD法やスパッタ法などの公知の方法で
25〜200nm(好ましくは30〜100nm)の厚
さに段差を持つ第3の下地絶縁膜100cに沿って形成
する。本実施例では、プラズマCVD法を用い、非晶質
珪素膜を50nm形成する。前記非晶質半導体膜として
は、非晶質半導体膜や微結晶半導体膜があり、非晶質珪
素ゲルマニウム膜などの非晶質構造を有する化合物半導
体膜を適用しても良い。
The amorphous semiconductor film 101 shown in FIG.
Is formed along the third base insulating film 100c having a step with a thickness of 25 to 200 nm (preferably 30 to 100 nm) by a known method such as a plasma CVD method or a sputtering method. In this embodiment, an amorphous silicon film is formed to a thickness of 50 nm by a plasma CVD method. As the amorphous semiconductor film, there are an amorphous semiconductor film and a microcrystalline semiconductor film, and a compound semiconductor film having an amorphous structure such as an amorphous silicon germanium film may be used.

【0101】図11(C)は裏面側からレーザビームを
照射する結晶化工程を説明する図である。本発明におい
ては、基板の裏面側からの照射、または基板の表面側と
裏面側の両側からの照射のいずれかの方法を用いるが、
本実施例では、基板の裏面側から照射した。レーザアニ
ール法による結晶化は、まず非晶質半導体膜が含有する
水素を放出させておくことが望ましく、400〜500
℃で窒素雰囲気に1時間程度曝して、含有する水素量を
5atom%以下にしておくと良い。これにより、膜の耐レ
ーザ性が著しく向上する。
FIG. 11C is a view for explaining a crystallization step of irradiating a laser beam from the back side. In the present invention, either of the irradiation from the back side of the substrate or the irradiation from both sides of the front side and the back side of the substrate is used,
In this embodiment, the irradiation is performed from the back side of the substrate. In the crystallization by the laser annealing method, first, it is desirable to release hydrogen contained in the amorphous semiconductor film, and 400 to 500
Exposure to a nitrogen atmosphere at a temperature of about 1 hour for about 1 hour to reduce the amount of hydrogen contained to 5 atom% or less. This significantly improves the laser resistance of the film.

【0102】レーザアニール法において用いるレーザ発
振器について説明する。エキシマレーザは大出力で、現
状で300Hz程度の高繰り返しのパルスを発振出来る
ため、良く用いられている。また、パルス発振のエキシ
マレーザだけでなく、連続発振のエキシマレーザや、A
rレーザ、YAGレーザ、YVO4レーザ、YLFレー
ザ等も用いることが出来る。
A laser oscillator used in the laser annealing method will be described. Excimer lasers are widely used because they have high output and can oscillate high repetition pulses of about 300 Hz at present. In addition to a pulse oscillation excimer laser, a continuous oscillation excimer laser,
An r laser, a YAG laser, a YVO 4 laser, a YLF laser, or the like can also be used.

【0103】本実施例ではエキシマレーザ(波長308
nm、パルス幅30ns)を用いて、図11(C)の照
射方法で非晶質珪素膜の結晶化を行なった。既に述べた
ように、第3の下地絶縁膜100cの膜厚が2段階にな
っているため、裏面側からレーザビームが照射される
と、非晶質半導体膜に対する前記レーザビームの反射率
は領域Aでは62.5%程度、領域Bでは22.7%程
度になっており、レーザビームの実効的な強度が異なっ
ている。
In this embodiment, an excimer laser (wavelength 308) is used.
nm, and a pulse width of 30 ns), the amorphous silicon film was crystallized by the irradiation method shown in FIG. As described above, since the thickness of the third base insulating film 100c has two steps, when the laser beam is irradiated from the back surface side, the reflectance of the amorphous semiconductor film with respect to the amorphous A is about 62.5%, and area B is about 22.7%, and the effective intensities of the laser beams are different.

【0104】さらに、図11(C)の第3の下地絶縁膜
における段差端は、熱の逃げる場所として、直下の下
地絶縁膜と横方向に存在する下地絶縁膜の両方がある
ため、他の場所と比較して早く冷める。そのため、最初
に温度の下がる前記第3の下地絶縁膜100cにおける
段差端上の半導体膜から固相化が始まり、結晶の核が発
生する。この核が結晶成長の中心となり、温度が高く溶
融状態の領域に向かって結晶成長が進行する。このよう
にして、大粒径で、位置制御された結晶粒を持つ結晶質
半導体膜を形成することができる。
Further, since the step edge in the third base insulating film in FIG. 11C has both the base insulating film immediately below and the base insulating film existing in the lateral direction as a place for escaping heat, another step is taken. Cool faster than in place. Therefore, solidification starts from the semiconductor film on the step edge of the third base insulating film 100c where the temperature first decreases, and crystal nuclei are generated. This nucleus becomes the center of crystal growth, and crystal growth proceeds toward a region where the temperature is high and in a molten state. In this manner, a crystalline semiconductor film having a large grain size and having position-controlled crystal grains can be formed.

【0105】レーザビームを照射した後、結晶質半導体
膜をフォトリソグラフィー法を用いたパターニング処理
によって、半導体層102〜106を形成した。
After the laser beam irradiation, semiconductor layers 102 to 106 were formed by patterning the crystalline semiconductor film using photolithography.

【0106】また、半導体層102〜106を形成した
後、TFTのしきい値を制御するために微量な不純物元
素(ボロンまたはリン)のドーピングを行ってもよい。
After the formation of the semiconductor layers 102 to 106, a slight amount of impurity element (boron or phosphorus) may be doped in order to control the threshold value of the TFT.

【0107】次いで、半導体層102〜106を覆うゲ
ート絶縁膜107を形成する。ゲート絶縁膜107はプ
ラズマCVD法またはスパッタ法を用い、厚さを40〜
150nmとして珪素を含む絶縁膜で形成する。本実施
例では、プラズマCVD法により110nmの厚さで酸
化窒化珪素膜(組成比Si=32%、O=59%、N=
7%、H=2%)で形成した。勿論、ゲート絶縁膜は酸
化窒化珪素膜に限定されるものでなく、他の珪素を含む
絶縁膜を単層または積層構造として用いても良い。
Next, a gate insulating film 107 covering the semiconductor layers 102 to 106 is formed. The gate insulating film 107 has a thickness of 40 to 40
The insulating film containing silicon is formed to have a thickness of 150 nm. In this embodiment, a silicon oxynitride film (composition ratio: Si = 32%, O = 59%, N =
7%, H = 2%). Needless to say, the gate insulating film is not limited to the silicon oxynitride film, and another insulating film containing silicon may be used as a single layer or a stacked structure.

【0108】また、酸化珪素膜を用いる場合には、プラ
ズマCVD法でTEOS(Tetraethyl Orthosilicate)
とO2とを混合し、反応圧力40Pa、基板温度300
〜400℃とし、高周波(13.56MHz)電力密度
0.5〜0.8W/cm2で放電させて形成することが
できる。このようにして作製される酸化珪素膜は、その
後400〜500℃の熱アニールによりゲート絶縁膜と
して良好な電気的特性を得ることができる。
When a silicon oxide film is used, TEOS (Tetraethyl Orthosilicate) is formed by a plasma CVD method.
And O 2 , a reaction pressure of 40 Pa and a substrate temperature of 300
It can be formed by discharging at a high-frequency (13.56 MHz) power density of 0.5 to 0.8 W / cm 2 . The silicon oxide film thus manufactured can obtain good electrical characteristics as a gate insulating film by subsequent thermal annealing at 400 to 500 ° C.

【0109】次いで、図11(D)に示すように、ゲー
ト絶縁膜107上に膜厚20〜100nmの第1の導電
膜108と、膜厚100〜400nmの第2の導電膜1
09とを積層形成する。本実施例では、膜厚30nmの
TaN膜からなる第1の導電膜408と、膜厚370n
mのW膜からなる第2の導電膜109を積層形成した。
TaN膜はスパッタ法で形成し、Taのターゲットを用
い、窒素を含む雰囲気内でスパッタした。また、W膜
は、Wのターゲットを用いたスパッタ法で形成した。そ
の他に6フッ化タングステン(WF6)を用いる熱CV
D法で形成することもできる。いずれにしてもゲート電
極として使用するためには低抵抗化を図る必要があり、
W膜の抵抗率は20μΩcm以下にすることが望まし
い。W膜は結晶粒を大きくすることで低抵抗率化を図る
ことができるが、W膜中に酸素などの不純物元素が多い
場合には結晶化が阻害され高抵抗化する。従って、本実
施例では、高純度のW(純度99.9999%)のター
ゲットを用いたスパッタ法で、さらに成膜時に気相中か
らの不純物の混入がないように十分配慮してW膜を形成
することにより、抵抗率9〜20μΩcmを実現するこ
とができた。
Then, as shown in FIG. 11D, a first conductive film 108 having a thickness of 20 to 100 nm and a second conductive film 1 having a thickness of 100 to 400 nm are formed on the gate insulating film 107.
09 is laminated. In this embodiment, a first conductive film 408 made of a TaN film having a thickness of 30 nm and a
A second conductive film 109 made of a m-type W film was formed by lamination.
The TaN film was formed by a sputtering method, and was sputtered using a Ta target in an atmosphere containing nitrogen. The W film was formed by a sputtering method using a W target. In addition, thermal CV using tungsten hexafluoride (WF 6 )
It can also be formed by Method D. In any case, it is necessary to lower the resistance in order to use it as a gate electrode,
It is desirable that the resistivity of the W film be 20 μΩcm or less. The resistivity of the W film can be reduced by enlarging the crystal grains. However, when the W film contains many impurity elements such as oxygen, the crystallization is inhibited and the resistance is increased. Therefore, in this embodiment, the W film is formed by a sputtering method using a high-purity W (purity of 99.9999%) target, and further taking care not to mix impurities from the gas phase during film formation. By forming, a resistivity of 9 to 20 μΩcm could be realized.

【0110】なお、本実施例では、第1の導電膜108
をTaN、第2の導電膜109をWとしたが、特に限定
されず、いずれもTa、W、Ti、Mo、Al、Cu、
Cr、Ndから選ばれた元素、または前記元素を主成分
とする合金材料若しくは化合物材料で形成してもよい。
また、リン等の不純物元素をドーピングした結晶質珪素
膜に代表される半導体膜を用いてもよい。また、AgP
dCu合金を用いてもよい。また、第1の導電膜をタン
タル(Ta)膜で形成し、第2の導電膜をW膜とする組
み合わせ、第1の導電膜を窒化チタン(TiN)膜で形
成し、第2の導電膜をW膜とする組み合わせ、第1の導
電膜を窒化タンタル(TaN)膜で形成し、第2の導電
膜をAl膜とする組み合わせ、第1の導電膜を窒化タン
タル(TaN)膜で形成し、第2の導電膜をCu膜とす
る組み合わせとしてもよい。
In this embodiment, the first conductive film 108
Is TaN and the second conductive film 109 is W, but there is no particular limitation, and any of Ta, W, Ti, Mo, Al, Cu,
It may be formed of an element selected from Cr and Nd, or an alloy material or a compound material containing the element as a main component.
Alternatively, a semiconductor film typified by a crystalline silicon film doped with an impurity element such as phosphorus may be used. AgP
A dCu alloy may be used. A first conductive film formed of a tantalum (Ta) film, a second conductive film formed of a W film, a first conductive film formed of a titanium nitride (TiN) film, and a second conductive film formed of a titanium nitride (TiN) film; Are combined with a W film, the first conductive film is formed of a tantalum nitride (TaN) film, and the second conductive film is formed of an Al film, and the first conductive film is formed of a tantalum nitride (TaN) film. Alternatively, a combination of the second conductive film and the Cu film may be used.

【0111】次に、フォトリソグラフィー法を用いてレ
ジストからなるマスク110〜115を形成し、電極及
び配線を形成するための第1のエッチング処理を行な
う。第1のエッチング処理では第1及び第2のエッチン
グ条件で行なう。本実施例では第1のエッチング条件と
して、ICP(Inductively Coupled Plasma:誘導結合
型プラズマ)エッチング法を用い、エッチング用ガスに
CF4とCl2とO2とを用い、それぞれのガス流量比を
25/25/10(sccm)とし、1Paの圧力でコ
イル型の電極に500WのRF(13.56MHz)電力を投入
してプラズマを生成してエッチングを行った。ここで
は、松下電器産業(株)製のICPを用いたドライエッ
チング装置(Model E645−□ICP)を用いた。
基板側(試料ステージ)にも150WのRF(13.56MH
z)電力を投入し、実質的に負の自己バイアス電圧を印
加する。この第1のエッチング条件によりW膜をエッチ
ングして第1の導電層の端部をテーパー形状とする。
Next, masks 110 to 115 made of resist are formed by photolithography, and a first etching process for forming electrodes and wirings is performed. The first etching process is performed under the first and second etching conditions. In this embodiment, as the first etching condition, an ICP (Inductively Coupled Plasma) etching method is used, CF 4 , Cl 2, and O 2 are used as etching gases, and the respective gas flow ratios are 25. / 25/10 (sccm), RF power (13.56 MHz) of 500 W was applied to the coil-type electrode at a pressure of 1 Pa to generate plasma, and etching was performed. Here, a dry etching apparatus (Model E645- □ ICP) using ICP manufactured by Matsushita Electric Industrial Co., Ltd. was used.
150W RF (13.56MH) also on the substrate side (sample stage)
z) Turn on the power and apply a substantially negative self-bias voltage. The W film is etched under the first etching conditions to make the end of the first conductive layer tapered.

【0112】この後、レジストからなるマスク110〜
115を除去せずに第2のエッチング条件に変え、エッ
チング用ガスにCF4とCl2とを用い、それぞれのガス
流量比を30/30(sccm)とし、1Paの圧力で
コイル型の電極に500WのRF(13.56MHz)電力を投
入してプラズマを生成して約30秒程度のエッチングを
行った。基板側(試料ステージ)にも20WのRF(1
3.56MHz)電力を投入し、実質的に負の自己バイアス電
圧を印加する。CF4とCl2を混合した第2のエッチン
グ条件ではW膜及びTaN膜とも同程度にエッチングさ
れる。なお、ゲート絶縁膜上に残渣を残すことなくエッ
チングするためには、10〜20%程度の割合でエッチ
ング時間を増加させると良い。
Then, a mask 110 made of resist is formed.
The second etching condition was changed without removing 115, CF 4 and Cl 2 were used as etching gases, the respective gas flow ratios were 30/30 (sccm), and the pressure was 1 Pa to form a coil-type electrode. RF (13.56 MHz) power of 500 W was supplied to generate plasma, and etching was performed for about 30 seconds. 20W RF (1) on the substrate side (sample stage)
3.56MHz) Power is applied and a substantially negative self-bias voltage is applied. Under the second etching condition in which CF 4 and Cl 2 are mixed, the W film and the TaN film are etched to the same extent. Note that in order to perform etching without leaving a residue on the gate insulating film, the etching time is preferably increased by about 10 to 20%.

【0113】上記第1のエッチング処理では、レジスト
からなるマスクの形状を適したものとすることにより、
基板側に印加するバイアス電圧の効果により第1の導電
層及び第2の導電層の端部がテーパー形状となる。この
テーパー部の角度は15〜45°となる。こうして、第
1のエッチング処理により第1の導電層と第2の導電層
から成る第1の形状の導電層117〜122(第1の導
電層117a〜122aと第2の導電層117b〜12
2b)を形成する。116はゲート絶縁膜であり、第1
の形状の導電層117〜122で覆われない領域は20
〜50nm程度エッチングされ薄くなった領域が形成さ
れる。
In the first etching process, the shape of the mask made of resist is made appropriate so that
The ends of the first conductive layer and the second conductive layer are tapered due to the effect of the bias voltage applied to the substrate side. The angle of the tapered portion is 15 to 45 °. Thus, by the first etching process, the first shape conductive layers 117 to 122 (the first conductive layers 117 a to 122 a and the second conductive layers 117 b to 117 b) each including the first conductive layer and the second conductive layer are formed.
2b) is formed. Reference numeral 116 denotes a gate insulating film,
The region not covered with the conductive layers 117 to 122 having the shape of
A region which is etched and thinned by about 50 nm is formed.

【0114】そして、レジストからなるマスクを除去せ
ずに第1のドーピング処理を行い、半導体層にn型を付
与する不純物元素を添加する。(図12(A))ドーピ
ング処理はイオンドープ法、若しくはイオン注入法で行
なえば良い。イオンドープ法の条件はドーズ量を1×1
13〜5×1015atoms/cm2とし、加速電圧を
60〜100keVとして行なう。本実施例ではドーズ
量を1.5×1015atoms/cm2とし、加速電圧
を80keVとして行った。n型を付与する不純物元素
として15族に属する元素、典型的にはリン(P)また
は砒素(As)を用いるが、ここではリン(P)を用い
た。この場合、導電層117〜121がn型を付与する
不純物元素に対するマスクとなり、自己整合的に高濃度
不純物領域123〜127が形成される。高濃度不純物
領域123〜127には1×10 20〜1×1021ato
ms/cm3の濃度範囲でn型を付与する不純物元素を
添加する。
Then, the resist mask is removed.
First doping processing without adding an n-type semiconductor layer.
The added impurity element is added. (FIG. 12 (A)) Dopi
Is performed by ion doping or ion implantation.
Good. The condition of the ion doping method is that the dose amount is 1 × 1.
013~ 5 × 10Fifteenatoms / cmTwoAnd the acceleration voltage
The operation is performed at 60 to 100 keV. In this embodiment, the dose
1.5 × 10Fifteenatoms / cmTwoAnd the accelerating voltage
Was performed at 80 keV. Impurity element imparting n-type
As an element belonging to the 15th group, typically phosphorus (P) or
Uses arsenic (As), but here uses phosphorus (P)
Was. In this case, the conductive layers 117 to 121 impart n-type.
A mask for impurity elements, self-aligned high concentration
Impurity regions 123 to 127 are formed. High concentration impurities
1 × 10 for areas 123 to 127 20~ 1 × 10twenty oneato
ms / cmThreeImpurity element that imparts n-type in the concentration range of
Added.

【0115】次いで、レジストからなるマスクを除去せ
ずに第2のエッチング処理を行なう。ここでは、エッチ
ングガスにCF4とCl2とO2とを用い、W膜を選択的
にエッチングする。この時、第2のエッチング処理によ
り第1の導電層128b〜133bを形成する。一方、
第2の導電層117a〜122aは、ほとんどエッチン
グされず、第2の導電層128a〜133aを形成す
る。次いで、第2のドーピング処理を行って図12
(B)の状態を得る。ドーピングは第2の導電層117
a〜122aを不純物元素に対するマスクとして用い、
第1の導電層のテーパー部下方の半導体層に不純物元素
が添加されるようにドーピングする。こうして、第1の
導電層と重なる不純物領域134〜138を形成する。
この不純物領域へ添加されたリン(P)の濃度は、第1
の導電層のテーパー部の膜厚に従って緩やかな濃度勾配
を有している。なお、第1の導電層のテーパー部と重な
る半導体層において、第1の導電層のテーパー部の端部
から内側に向かって若干、不純物濃度が低くなっている
ものの、ほぼ同程度の濃度である。また、第1の不純物
領域123〜127にも不純物元素が添加され、不純物
領域139〜143を形成する。
Next, a second etching process is performed without removing the resist mask. Here, the W film is selectively etched using CF 4 , Cl 2 and O 2 as an etching gas. At this time, the first conductive layers 128b to 133b are formed by the second etching process. on the other hand,
The second conductive layers 117a to 122a are hardly etched to form second conductive layers 128a to 133a. Next, a second doping process is performed to
(B) state is obtained. Doping is performed on the second conductive layer 117
a to 122a are used as masks for impurity elements,
The semiconductor layer below the tapered portion of the first conductive layer is doped so that an impurity element is added. Thus, impurity regions 134 to 138 overlapping with the first conductive layer are formed.
The concentration of phosphorus (P) added to this impurity region is the first
Has a gentle concentration gradient according to the thickness of the tapered portion of the conductive layer. Note that in the semiconductor layer overlapping with the tapered portion of the first conductive layer, the impurity concentration is slightly reduced from the end of the tapered portion of the first conductive layer toward the inside, but is approximately the same. . Further, an impurity element is also added to the first impurity regions 123 to 127 to form impurity regions 139 to 143.

【0116】次いで、レジストからなるマスクを除去せ
ずに第3のエッチング処理を行なう。この第3のエッチ
ング処理では第1の導電層のテーパー部を部分的にエッ
チングして、半導体層と重なる領域を縮小するために行
われる。第3のエッチングは、エッチングガスにCHF
3を用い、反応性イオンエッチング法(RIE法)を用
いて行なう。第3のエッチングにより、第1の導電層1
44〜149が形成される。この時、同時に絶縁膜11
6もエッチングされて、絶縁膜150a〜150e、1
51が形成される。
Next, a third etching process is performed without removing the resist mask. In the third etching treatment, the tapered portion of the first conductive layer is partially etched to reduce a region overlapping with the semiconductor layer. The third etching uses CHF as an etching gas.
3 using a reactive ion etching method (RIE method). By the third etching, the first conductive layer 1
44 to 149 are formed. At this time, the insulating film 11
6 are also etched to form insulating films 150a to 150e, 1
51 are formed.

【0117】上記第3のエッチングによって、第1の導
電層144〜148と重ならない不純物領域(LDD領
域)134a〜138aが形成される。なお、不純物領
域(GOLD領域)134b〜138bは、第1の導電
層144〜148と重なったままである。
By the third etching, impurity regions (LDD regions) 134a to 138a which do not overlap with the first conductive layers 144 to 148 are formed. Note that the impurity regions (GOLD regions) 134b to 138b are still overlapped with the first conductive layers 144 to 148.

【0118】このようにすることで、本実施例は、第1
の導電層144〜148と重なる不純物領域(GOLD
領域)134b〜138bにおける不純物濃度と、第1
の導電層144〜148と重ならない不純物領域(LD
D領域)134a〜138aにおける不純物濃度との差
を小さくすることができ、信頼性を向上させることがで
きる。
In this manner, the present embodiment provides the first
Region (GOLD) overlapping conductive layers 144 to 148 of
Regions) 134b to 138b and the first
Impurity regions that do not overlap with the conductive layers 144 to 148 (LD
The difference from the impurity concentration in the D regions 134a to 138a can be reduced, and the reliability can be improved.

【0119】次いで、レジストからなるマスクを除去し
た後、新たにレジストからなるマスク152〜154を
形成して第3のドーピング処理を行なう。この第3のド
ーピング処理により、pチャネル型TFTの活性層とな
る半導体層に前記一導電型とは逆の導電型を付与する不
純物元素が添加された不純物領域155〜160を形成
する。第2の導電層128a〜132aを不純物元素に
対するマスクとして用い、p型を付与する不純物元素を
添加して自己整合的に不純物領域を形成する。本実施例
では、不純物領域155〜160はジボラン(B26
を用いたイオンドープ法で形成する。この第3のドーピ
ング処理の際には、nチャネル型TFTを形成する半導
体層はレジストからなるマスク152〜154で覆われ
ている。第1のドーピング処理及び第2のドーピング処
理によって、不純物領域155〜160にはそれぞれ異
なる濃度でリンが添加されているが、そのいずれの領域
においてもp型を付与する不純物元素の濃度を2×10
20〜2×1021atoms/cm3となるようにドーピング処理
することにより、pチャネル型TFTのソース領域およ
びドレイン領域として機能するために何ら問題は生じな
い。本実施例では、pチャネル型TFTの活性層となる
半導体層の一部が露呈しているため、不純物元素(ボロ
ン)を添加しやすい利点を有している。
Next, after removing the resist mask, new masks 152 to 154 are formed and a third doping process is performed. By the third doping process, impurity regions 155 to 160 are formed in a semiconductor layer serving as an active layer of a p-channel TFT, in which an impurity element imparting a conductivity type opposite to the one conductivity type is added. Using the second conductive layers 128a to 132a as a mask for the impurity element, an impurity element imparting p-type is added to form an impurity region in a self-aligned manner. In this embodiment, the impurity regions 155 to 160 are formed of diborane (B 2 H 6 ).
It is formed by an ion doping method using In the third doping process, the semiconductor layers forming the n-channel TFT are covered with resist masks 152 to 154. Phosphorus is added at different concentrations to the impurity regions 155 to 160 by the first doping process and the second doping process, but the concentration of the impurity element imparting p-type is set to 2 × in each of the regions. 10
By performing the doping treatment so as to have a concentration of 20 to 2 × 10 21 atoms / cm 3 , no problem occurs because the p-channel TFT functions as a source region and a drain region. In this embodiment, since a part of the semiconductor layer serving as the active layer of the p-channel TFT is exposed, there is an advantage that an impurity element (boron) can be easily added.

【0120】以上までの工程でそれぞれの半導体層に不
純物領域が形成される。
Through the above steps, impurity regions are formed in the respective semiconductor layers.

【0121】次いで、レジストからなるマスク152〜
154を除去して第1の層間絶縁膜161を形成する。
この第1の層間絶縁膜161としては、プラズマCVD
法またはスパッタ法を用い、厚さを100〜200nm
として珪素を含む絶縁膜で形成する。本実施例では、プ
ラズマCVD法により膜厚150nmの酸化窒化珪素膜
を形成した。勿論、第1の層間絶縁膜161は酸化窒化
珪素膜に限定されるものでなく、他の珪素を含む絶縁膜
を単層または積層構造として用いても良い。
Next, a mask 152 made of resist is used.
154 is removed to form a first interlayer insulating film 161.
The first interlayer insulating film 161 is formed by plasma CVD.
Thickness of 100 to 200 nm by using a sputtering method or a sputtering method
As an insulating film containing silicon. In this embodiment, a silicon oxynitride film with a thickness of 150 nm is formed by a plasma CVD method. Needless to say, the first interlayer insulating film 161 is not limited to the silicon oxynitride film, and another insulating film containing silicon may be used as a single layer or a stacked structure.

【0122】次いで、図13(B)に示すように、それ
ぞれの半導体層に添加された不純物元素を活性化処理す
る工程を行なう。この活性化工程はファーネスアニール
炉を用いる熱アニール法で行なう。熱アニール法として
は、酸素濃度が1ppm以下、好ましくは0.1ppm
以下の窒素雰囲気中で400〜700℃、代表的には5
00〜550℃で行なえばよく、本実施例では550
℃、4時間の熱処理で活性化処理を行った。なお、熱ア
ニール法の他に、レーザアニール法、またはラピッドサ
ーマルアニール法(RTA法)を適用することができ
る。
Next, as shown in FIG. 13B, a step of activating the impurity element added to each semiconductor layer is performed. This activation step is performed by a thermal annealing method using a furnace annealing furnace. As the thermal annealing method, the oxygen concentration is 1 ppm or less, preferably 0.1 ppm
400 to 700 ° C, typically 5 in the following nitrogen atmosphere
The temperature may be set at 00 to 550 ° C.
The activation treatment was performed by a heat treatment at 4 ° C. for 4 hours. Note that, other than the thermal annealing method, a laser annealing method or a rapid thermal annealing method (RTA method) can be applied.

【0123】なお、本実施例では、上記活性化処理と同
時に、結晶化の際に触媒として使用したニッケルが高濃
度のリンを含む不純物領域139、141、142、1
55、158にゲッタリングされ、主にチャネル形成領
域となる半導体層中のニッケル濃度が低減される。この
ようにして作製したチャネル形成領域を有するTFTは
オフ電流値が下がり、結晶性が良いことから高い電界効
果移動度が得られ、良好な電気的特性を達成することが
できる。
In this embodiment, at the same time as the activation treatment, nickel used as a catalyst during crystallization is doped with impurity regions 139, 141, 142, and 1 containing high-concentration phosphorus.
The nickel concentration in the semiconductor layer which is gettered at 55 and 158 and mainly becomes a channel formation region is reduced. A TFT having a channel formation region manufactured in this manner has a low off-state current and high crystallinity; thus, high field-effect mobility can be obtained and favorable electric characteristics can be achieved.

【0124】また、第1の層間絶縁膜を形成する前に活
性化処理を行っても良い。ただし、用いた配線材料が熱
に弱い場合には、本実施例のように配線等を保護するた
め層間絶縁膜(珪素を主成分とする絶縁膜、例えば窒化
珪素膜)を形成した後で活性化処理を行なうことが好ま
しい。
The activation process may be performed before forming the first interlayer insulating film. However, when the wiring material used is weak to heat, an active layer is formed after an interlayer insulating film (an insulating film containing silicon as a main component, for example, a silicon nitride film) is formed to protect the wiring and the like as in this embodiment. It is preferable to carry out a chemical treatment.

【0125】さらに、3〜100%の水素を含む雰囲気
中で、300〜550℃で1〜12時間の熱処理を行
い、半導体層を水素化する工程を行う。本実施例では水
素を約3%の含む窒素雰囲気中で410℃、1時間の熱
処理を行った。この工程は層間絶縁膜に含まれる水素に
より半導体層のダングリングボンドを終端する工程であ
る。水素化の他の手段として、プラズマ水素化(プラズ
マにより励起された水素を用いる)を行っても良い。
Further, a heat treatment is performed at 300 to 550 ° C. for 1 to 12 hours in an atmosphere containing 3 to 100% of hydrogen to hydrogenate the semiconductor layer. In this embodiment, heat treatment was performed at 410 ° C. for one hour in a nitrogen atmosphere containing about 3% of hydrogen. In this step, dangling bonds in the semiconductor layer are terminated by hydrogen contained in the interlayer insulating film. As another means of hydrogenation, plasma hydrogenation (using hydrogen excited by plasma) may be performed.

【0126】また、活性化処理としてレーザアニール法
を用いる場合には、上記水素化を行った後、エキシマレ
ーザやYAGレーザ等のレーザビームを照射することが
望ましい。
In the case where a laser annealing method is used as the activation treatment, it is desirable to irradiate a laser beam such as an excimer laser or a YAG laser after the hydrogenation.

【0127】次いで、第1の層間絶縁膜161上に無機
絶縁膜材料または有機絶縁物材料から成る第2の層間絶
縁膜162を形成する。本実施例では、膜厚1.6μm
のアクリル樹脂膜を形成したが、粘度が10〜1000
cp、好ましくは40〜200cpのものを用い、表面
に凸凹が形成されるものを用いた。また、第2の層間絶
縁膜162として表面が平坦化する膜を用いてもよい。
Next, a second interlayer insulating film 162 made of an inorganic insulating material or an organic insulating material is formed on the first interlayer insulating film 161. In this embodiment, the film thickness is 1.6 μm
Was formed, but the viscosity was 10 to 1000
cp, preferably 40 to 200 cp, and those having irregularities on the surface were used. Alternatively, a film whose surface is planarized may be used as the second interlayer insulating film 162.

【0128】本実施例では、鏡面反射を防ぐため、表面
に凸凹が形成される第2の層間絶縁膜を形成することに
よって画素電極の表面に凸凹を形成した。また、画素電
極の表面に凹凸を持たせて光散乱性を図るため、画素電
極の下方の領域に凸部を形成してもよい。その場合、凸
部の形成は、TFTの形成と同じフォトマスクで行なう
ことができるため、工程数の増加なく形成することがで
きる。なお、この凸部は配線及びTFT部以外の画素部
領域の基板上に適宜設ければよい。こうして、凸部を覆
う絶縁膜の表面に形成された凸凹に沿って画素電極の表
面に凸凹が形成される。
In the present embodiment, in order to prevent specular reflection, the second interlayer insulating film having the unevenness formed on the surface is formed to form the unevenness on the surface of the pixel electrode. In addition, a projection may be formed in a region below the pixel electrode in order to obtain light scattering by providing unevenness on the surface of the pixel electrode. In that case, the projection can be formed using the same photomask as that for forming the TFT, so that the projection can be formed without increasing the number of steps. Note that the protrusions may be appropriately provided on the substrate in the pixel portion region other than the wiring and the TFT portion. Thus, irregularities are formed on the surface of the pixel electrode along irregularities formed on the surface of the insulating film covering the convex portions.

【0129】そして、駆動回路において、各不純物領域
とそれぞれ電気的に接続する配線163〜167を形成
する。なお、これらの配線は、膜厚50nmのTi膜
と、膜厚500nmの合金膜(AlとTiとの合金膜)
との積層膜をパターニングして形成する。
Then, in the driving circuit, wirings 163 to 167 electrically connected to the respective impurity regions are formed. Note that these wirings are made of a 50 nm-thick Ti film and a 500 nm-thick alloy film (an alloy film of Al and Ti).
Is formed by patterning the laminated film.

【0130】また、画素部においては、画素電極17
0、ゲート配線169、接続電極168を形成する。
(図13(C))この接続電極168によりソース配線
(143bと149の積層)は、画素TFTと電気的な
接続が形成される。また、ゲート配線169は、画素T
FTのゲート電極と電気的な接続が形成される。また、
画素電極170は、画素TFTのドレイン領域と電気的
な接続が形成され、さらに保持容量を形成する一方の電
極として機能する半導体層158と電気的な接続が形成
される。また、画素電極170としては、AlまたはA
gを主成分とする膜、またはそれらの積層膜等の反射性
の優れた材料を用いることが望ましい。
In the pixel portion, the pixel electrode 17
0, a gate wiring 169, and a connection electrode 168 are formed.
(FIG. 13C) With this connection electrode 168, the source wiring (the lamination of 143b and 149) is electrically connected to the pixel TFT. The gate wiring 169 is connected to the pixel T
An electrical connection is formed with the gate electrode of the FT. Also,
The pixel electrode 170 is electrically connected to the drain region of the pixel TFT, and is also electrically connected to the semiconductor layer 158 that functions as one electrode forming a storage capacitor. Further, as the pixel electrode 170, Al or A
It is desirable to use a material having excellent reflectivity, such as a film containing g as a main component or a stacked film thereof.

【0131】以上の様にして、nチャネル型TFT50
1とpチャネル型TFT502からなるCMOS回路、
及びnチャネル型TFT503を有する駆動回路506
と、画素TFT504、保持容量505とを有する画素
部507を同一基板上に形成することができる。こうし
て、アクティブマトリクス基板が完成する。
As described above, the n-channel TFT 50
1 and a CMOS circuit comprising a p-channel TFT 502;
And driving circuit 506 having n-channel TFT 503
And a pixel portion 507 having a pixel TFT 504 and a storage capacitor 505 can be formed over the same substrate. Thus, an active matrix substrate is completed.

【0132】駆動回路506のnチャネル型TFT50
1はチャネル形成領域171、ゲート電極の一部を構成
する第1の導電層144と重なる低濃度不純物領域13
4b(GOLD領域)、ゲート電極の外側に形成される
低濃度不純物領域134a(LDD領域)とソース領域
またはドレイン領域として機能する高濃度不純物領域1
39を有している。このnチャネル型TFT501と電
極166で接続してCMOS回路を形成するpチャネル
型TFT502にはチャネル形成領域172、ゲート電
極と重なる不純物領域157、ゲート電極の外側に形成
される不純物領域156、ソース領域またはドレイン領
域として機能する高濃度不純物領域155を有してい
る。また、nチャネル型TFT503にはチャネル形成
領域173、ゲート電極の一部を構成する第1の導電層
146と重なる低濃度不純物領域136b(GOLD領
域)、ゲート電極の外側に形成される低濃度不純物領域
137a(LDD領域)とソース領域またはドレイン領
域として機能する高濃度不純物領域141を有してい
る。
The n-channel TFT 50 of the driving circuit 506
Reference numeral 1 denotes a low concentration impurity region 13 which overlaps with the channel formation region 171 and the first conductive layer 144 forming a part of the gate electrode.
4b (GOLD region), a low concentration impurity region 134a (LDD region) formed outside the gate electrode, and a high concentration impurity region 1 functioning as a source region or a drain region.
39. The p-channel TFT 502 connected to the n-channel TFT 501 by the electrode 166 to form a CMOS circuit has a channel formation region 172, an impurity region 157 overlapping with the gate electrode, an impurity region 156 formed outside the gate electrode, and a source region. Alternatively, the semiconductor device includes a high-concentration impurity region 155 functioning as a drain region. The n-channel TFT 503 includes a channel formation region 173, a low-concentration impurity region 136b (GOLD region) overlapping with the first conductive layer 146 forming a part of the gate electrode, and a low-concentration impurity formed outside the gate electrode. It has a region 137a (LDD region) and a high-concentration impurity region 141 functioning as a source region or a drain region.

【0133】画素部の画素TFT504にはチャネル形
成領域174、ゲート電極の一部を構成する第1の導電
層147と重なる低濃度不純物領域137b(GOLD
領域)、ゲート電極の外側に形成される低濃度不純物領
域137a(LDD領域)とソース領域またはドレイン
領域として機能する高濃度不純物領域142を有してい
る。また、保持容量505の一方の電極として機能する
半導体層158〜160には、それぞれp型を付与する
不純物元素が添加されている。保持容量505は、絶縁
膜151を誘電体として、電極(148と132bの積
層)と、半導体層158〜160とで形成している。
In the pixel TFT 504 in the pixel portion, a channel forming region 174 and a low-concentration impurity region 137b (GOLD) overlapping the first conductive layer 147 forming a part of the gate electrode are provided.
Region), a low-concentration impurity region 137a (LDD region) formed outside the gate electrode, and a high-concentration impurity region 142 functioning as a source region or a drain region. The semiconductor layers 158 to 160 functioning as one electrode of the storage capacitor 505 are each doped with an impurity element imparting p-type. The storage capacitor 505 is formed using electrodes (a laminate of 148 and 132b) and semiconductor layers 158 to 160 using the insulating film 151 as a dielectric.

【0134】また、本実施例の画素構造は、ブラックマ
トリクスを用いることなく、画素電極間の隙間が遮光さ
れるように、画素電極の端部をソース配線と重なるよう
に配置形成する。
In the pixel structure of this embodiment, the end of the pixel electrode is formed so as to overlap with the source wiring so that the gap between the pixel electrodes is shielded from light without using a black matrix.

【0135】本実施例で作製するアクティブマトリクス
基板の画素部の上面図を図14に示す。なお、図11〜
図13に対応する部分には同じ符号を用いている。図1
3中の鎖線A−A’は図14中の鎖線A―A’で切断し
た断面図に対応している。また、図13中の鎖線B−
B’は図14中の鎖線B―B’で切断した断面図に対応
している。
FIG. 14 is a top view of a pixel portion of an active matrix substrate manufactured in this embodiment. In addition, FIG.
The same reference numerals are used for portions corresponding to FIG. Figure 1
The dashed line AA ′ in 3 corresponds to the cross-sectional view taken along the dashed line AA ′ in FIG. Further, a dashed line B- in FIG.
B ′ corresponds to a cross-sectional view taken along a chain line BB ′ in FIG.

【0136】また、本実施例で示す工程に従えば、アク
ティブマトリクス基板の作製に必要なフォトマスクの数
を5枚とすることができる。その結果、工程を短縮し、
製造コストの低減及び歩留まりの向上に寄与することが
できる。
In addition, according to the steps described in this embodiment, the number of photomasks required for manufacturing the active matrix substrate can be reduced to five. As a result, the process is shortened,
This can contribute to reduction in manufacturing cost and improvement in yield.

【0137】[実施例4]本実施例では、実施例3で作
製したアクティブマトリクス基板から、反射型液晶表示
装置を作製する工程を以下に説明する。説明には図15
を用いる。
[Embodiment 4] In this embodiment, a process of manufacturing a reflective liquid crystal display device from the active matrix substrate manufactured in Embodiment 3 will be described below. Figure 15 for explanation
Is used.

【0138】まず、実施例3に従い、図13(c)の状
態のアクティブマトリクス基板を得た後、図13(c)
のアクティブマトリクス基板上、少なくとも画素電極1
70上に配向膜470を形成しラビング処理を行なう。
なお、本実施例では配向膜470を形成する前に、アク
リル樹脂膜等の有機樹脂膜をパターニングすることによ
って基板間隔を保持するための柱状のスペーサ(図示し
ない)を所望の位置に形成した。また、柱状のスペーサ
に代えて、球状のスペーサを基板全面に散布してもよ
い。
First, according to the third embodiment, after obtaining the active matrix substrate in the state of FIG.
At least the pixel electrode 1 on the active matrix substrate
An alignment film 470 is formed on 70 and a rubbing process is performed.
In this embodiment, before forming the alignment film 470, a columnar spacer (not shown) for maintaining a substrate interval was formed at a desired position by patterning an organic resin film such as an acrylic resin film. Instead of the columnar spacers, spherical spacers may be spread over the entire surface of the substrate.

【0139】次いで、対向基板471を用意する。次い
で、対向基板471上に着色層472、473、平坦化
膜474を形成する。赤色の着色層472と青色の着色
層473とを重ねて、遮光部を形成する。また、赤色の
着色層と緑色の着色層とを一部重ねて、遮光部を形成し
てもよい。
Next, a counter substrate 471 is prepared. Next, coloring layers 472 and 473 and a planarizing film 474 are formed over the counter substrate 471. The red coloring layer 472 and the blue coloring layer 473 are overlapped to form a light-shielding portion. Alternatively, the light-blocking portion may be formed by partially overlapping the red coloring layer and the green coloring layer.

【0140】本実施例では、実施例3に示す基板を用い
ている。従って、実施例3の画素部の上面図を示す図1
4では、少なくともゲート配線169と画素電極170
の間隙と、ゲート配線169と接続電極168の間隙
と、接続電極168と画素電極170の間隙を遮光する
必要がある。本実施例では、それらの遮光すべき位置に
着色層の積層からなる遮光部が重なるように各着色層を
配置して、対向基板を貼り合わせた。
In this embodiment, the substrate shown in Embodiment 3 is used. Therefore, FIG. 1 shows a top view of the pixel portion of the third embodiment.
4, at least the gate wiring 169 and the pixel electrode 170
, The gap between the gate wiring 169 and the connection electrode 168, and the gap between the connection electrode 168 and the pixel electrode 170 need to be shielded from light. In this embodiment, the colored layers are arranged such that the light-shielding portion formed of the colored layers is overlapped at the positions where the light is to be shielded, and the opposing substrates are bonded to each other.

【0141】このように、ブラックマスク等の遮光層を
形成することなく、各画素間の隙間を着色層の積層から
なる遮光部で遮光することによって工程数の低減を可能
とした。
As described above, the number of steps can be reduced by shielding the gap between each pixel with the light-shielding portion composed of the colored layers without forming a light-shielding layer such as a black mask.

【0142】次いで、平坦化膜474上に透明導電膜か
らなる対向電極475を少なくとも画素部に形成し、対
向基板の全面に配向膜476を形成し、ラビング処理を
施した。
Next, a counter electrode 475 made of a transparent conductive film was formed on at least the pixel portion on the flattening film 474, an alignment film 476 was formed on the entire surface of the counter substrate, and rubbing treatment was performed.

【0143】そして、画素部と駆動回路が形成されたア
クティブマトリクス基板と対向基板とをシール材477
で貼り合わせる。シール材477にはフィラーが混入さ
れていて、このフィラーと柱状スペーサによって均一な
間隔を持って2枚の基板が貼り合わせられる。その後、
両基板の間に液晶材料478を注入し、封止剤(図示せ
ず)によって完全に封止する。液晶材料478には公知
の液晶材料を用いれば良い。このようにして図15に示
す反射型液晶表示装置が完成する。そして、必要があれ
ば、アクティブマトリクス基板または対向基板を所望の
形状に分断する。さらに、対向基板のみに偏光板(図示
しない)を貼りつけた。そして、公知の技術を用いてF
PCを貼りつけた。
Then, the active matrix substrate on which the pixel portion and the driving circuit are formed and the opposing substrate are sealed with a sealing material 477.
Paste in. A filler is mixed in the sealing material 477, and the two substrates are bonded to each other at a uniform interval by the filler and the columnar spacer. afterwards,
A liquid crystal material 478 is injected between the two substrates, and completely sealed with a sealant (not shown). A known liquid crystal material may be used for the liquid crystal material 478. Thus, the reflection type liquid crystal display device shown in FIG. 15 is completed. Then, if necessary, the active matrix substrate or the opposing substrate is cut into a desired shape. Further, a polarizing plate (not shown) was attached only to the counter substrate. Then, using a known technique, F
PC was pasted.

【0144】以上のようにして作製される液晶表示パネ
ルは各種電子機器の表示部として用いることができる。
The liquid crystal display panel manufactured as described above can be used as a display section of various electronic devices.

【0145】[実施例5]本発明を実施して形成された
CMOS回路や画素部は様々な電気光学装置(アクティ
ブマトリクス型液晶ディスプレイ、アクティブマトリク
ス型ECディスプレイ、アクティブマトリクス型ELデ
ィスプレイ)に用いることが出来る。即ち、それら電気
光学装置を表示部に組み込んだ電子機器全てに本発明を
実施出来る。
[Embodiment 5] A CMOS circuit and a pixel portion formed by implementing the present invention are used for various electro-optical devices (active matrix liquid crystal display, active matrix EC display, active matrix EL display). Can be done. That is, the present invention can be applied to all electronic devices in which the electro-optical device is incorporated in the display unit.

【0146】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、プロジェクター(リア型またはフ
ロント型)、ヘッドマウントディスプレイ(ゴーグル型
ディスプレイ)、カーナビゲーション、カーステレオ、
パーソナルコンピュータ、携帯情報端末(モバイルコン
ピュータ、携帯電話または電子書籍等)などが挙げられ
る。それらの一例を図16、図17及び図18に示す。
Such electronic devices include a video camera, digital camera, projector (rear or front type), head mounted display (goggle type display), car navigation, car stereo,
Examples include a personal computer and a portable information terminal (a mobile computer, a mobile phone, an electronic book, or the like). Examples of these are shown in FIGS. 16, 17 and 18.

【0147】図16(A)はパーソナルコンピュータで
あり、本体3001、画像入力部3002、表示部30
03、キーボード3004等を含む。本発明を画像入力
部3002、表示部3003やその他の信号制御回路に
適用することが出来る。
FIG. 16A shows a personal computer, which includes a main body 3001, an image input section 3002, and a display section 30.
03, a keyboard 3004 and the like. The present invention can be applied to the image input unit 3002, the display unit 3003, and other signal control circuits.

【0148】図16(B)はビデオカメラであり、本体
3101、表示部3102、音声入力部3103、操作
スイッチ3104、バッテリー3105、受像部310
6等を含む。本発明を表示部3102やその他の信号制
御回路に適用することが出来る。
FIG. 16B shows a video camera, which includes a main body 3101, a display portion 3102, an audio input portion 3103, operation switches 3104, a battery 3105, and an image receiving portion 310.
6 and so on. The present invention can be applied to the display portion 3102 and other signal control circuits.

【0149】図16(C)はモバイルコンピュータ(モ
ービルコンピュータ)であり、本体3201、カメラ部
3202、受像部3203、操作スイッチ3204、表
示部3205等を含む。本発明は表示部3205やその
他の信号制御回路に適用出来る。
FIG. 16C shows a mobile computer (mobile computer) which includes a main body 3201, a camera section 3202, an image receiving section 3203, operation switches 3204, a display section 3205, and the like. The present invention can be applied to the display portion 3205 and other signal control circuits.

【0150】図16(D)はゴーグル型ディスプレイで
あり、本体3301、表示部3302、アーム部330
3等を含む。本発明は表示部3302やその他の信号制
御回路に適用することが出来る。
FIG. 16D shows a goggle type display, which comprises a main body 3301, a display section 3302, and an arm section 330.
3 and so on. The present invention can be applied to the display portion 3302 and other signal control circuits.

【0151】図16(E)はプログラムを記録した記録
媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであ
り、本体3401、表示部3402、スピーカ部340
3、記録媒体3404、操作スイッチ3405等を含
む。なお、このプレーヤーは記録媒体としてDVD(D
igtial Versatile Disc)、CD
等を用い、音楽鑑賞や映画鑑賞やゲームやインターネッ
トを行なうことが出来る。本発明は表示部3402やそ
の他の信号制御回路に適用することが出来る。
FIG. 16E shows a player that uses a recording medium (hereinafter, referred to as a recording medium) on which a program is recorded, and includes a main body 3401, a display portion 3402, and a speaker portion 340.
3, a recording medium 3404, an operation switch 3405, and the like. This player uses a DVD (D
digital Versatile Disc), CD
And the like, it is possible to perform music appreciation, movie appreciation, games, and the Internet. The present invention can be applied to the display portion 3402 and other signal control circuits.

【0152】図16(F)はデジタルカメラであり、本
体3501、表示部3502、接眼部3503、操作ス
イッチ3504、受像部(図示しない)等を含む。本願
発明を表示部3502やその他の信号制御回路に適用す
ることが出来る。
FIG. 16F shows a digital camera, which includes a main body 3501, a display section 3502, an eyepiece section 3503, operation switches 3504, an image receiving section (not shown), and the like. The present invention can be applied to the display portion 3502 and other signal control circuits.

【0153】図17(A)はフロント型プロジェクター
であり、投射装置3601、スクリーン3602等を含
む。本発明は投射装置3601の一部を構成する液晶表
示装置3808やその他の信号制御回路に適用すること
が出来る。
FIG. 17A shows a front type projector, which includes a projection device 3601, a screen 3602, and the like. The present invention can be applied to the liquid crystal display device 3808 constituting a part of the projection device 3601 and other signal control circuits.

【0154】図17(B)はリア型プロジェクターであ
り、本体3701、投射装置3702、ミラー370
3、スクリーン3704等を含む。本発明は投射装置3
702の一部を構成する液晶表示装置3808やその他
の信号制御回路に適用することが出来る。
FIG. 17B shows a rear type projector, which includes a main body 3701, a projection device 3702, and a mirror 370.
3, including a screen 3704 and the like. The present invention provides a projection device 3
The present invention can be applied to the liquid crystal display device 3808 which constitutes a part of the signal control circuit 702 and other signal control circuits.

【0155】なお、図17(C)は、図17(A)及び
図17(B)中における投射装置3601、3702の
構造の一例を示した図である。投射装置3601、37
02は、光源光学系3801、ミラー3802、380
4〜3806、ダイクロイックミラー3803、プリズ
ム3807、液晶表示装置3808、位相差板380
9、投射光学系3810で構成される。投射光学系38
10は、投射レンズを含む光学系で構成される。本実施
例は三板式の例を示したが、特に限定されず、例えば単
板式であってもよい。また、図17(C)中において矢
印で示した光路に実施者が適宜、光学レンズや、偏光機
能を有するフィルムや、位相差を調節するためのフィル
ム、IRフィルム等の光学系を設けてもよい。
FIG. 17C is a diagram showing an example of the structure of the projection devices 3601 and 3702 in FIGS. 17A and 17B. Projection devices 3601, 37
02 denotes a light source optical system 3801, mirrors 3802, 380
4 to 3806, dichroic mirror 3803, prism 3807, liquid crystal display device 3808, retardation plate 380
9. It is composed of a projection optical system 3810. Projection optical system 38
Reference numeral 10 denotes an optical system including a projection lens. In the present embodiment, an example of a three-plate type is shown, but there is no particular limitation, and for example, a single-plate type may be used. Further, the practitioner may appropriately provide an optical system such as an optical lens, a film having a polarizing function, a film for adjusting a phase difference, and an IR film in the optical path indicated by the arrow in FIG. Good.

【0156】また、図17(D)は、図17(C)中に
おける光源光学系3801の構造の一例を示した図であ
る。本実施例では、光源光学系3801は、リフレクタ
ー3811、光源3812、レンズアレイ3813、3
814、偏光変換素子3815、集光レンズ3816で
構成される。なお、図17(D)に示した光源光学系は
一例であって特に限定されない。例えば、光源光学系に
実施者が適宜、光学レンズや、偏光機能を有するフィル
ムや、位相差を調節するフィルム、IRフィルム等の光
学系を設けてもよい。
FIG. 17D is a diagram showing an example of the structure of the light source optical system 3801 in FIG. 17C. In this embodiment, the light source optical system 3801 includes a reflector 3811, a light source 3812, a lens array 3813,
814, a polarization conversion element 3815, and a condenser lens 3816. Note that the light source optical system shown in FIG. 17D is an example and is not particularly limited. For example, a practitioner may appropriately provide an optical system such as an optical lens, a film having a polarizing function, a film for adjusting a phase difference, and an IR film in the light source optical system.

【0157】ただし、図17に示したプロジェクターに
おいては、透過型の電気光学装置を用いた場合を示して
おり、反射型の電気光学装置での適用例は図示していな
い。
However, in the projector shown in FIG. 17, a case in which a transmissive electro-optical device is used is shown, and an application example in a reflective electro-optical device is not shown.

【0158】図18(A)は携帯電話であり、本体39
01、音声出力部3902、音声入力部3903、表示
部3904、操作スイッチ3905、アンテナ3906
等を含む。本願発明を音声出力部3902、音声入力部
3903、表示部3904やその他の信号制御回路に適
用することが出来る。
FIG. 18A shows a mobile phone, and the main body 39 is provided.
01, audio output unit 3902, audio input unit 3903, display unit 3904, operation switch 3905, antenna 3906
And so on. The present invention can be applied to the audio output unit 3902, the audio input unit 3903, the display unit 3904, and other signal control circuits.

【0159】図18(B)は携帯書籍(電子書籍)であ
り、本体4001、表示部4002、4003、記憶媒
体4004、操作スイッチ4005、アンテナ4006
等を含む。本発明は表示部4002、4003やその他
の信号回路に適用することが出来る。
FIG. 18B shows a portable book (electronic book), which includes a main body 4001, display portions 4002 and 4003, a storage medium 4004, operation switches 4005, and an antenna 4006.
And so on. The present invention can be applied to the display portions 4002 and 4003 and other signal circuits.

【0160】図18(C)はディスプレイであり、本体
4101、支持台4102、表示部4103等を含む。
本発明は表示部4103に適用することが出来る。本発
明のディスプレイは特に大画面化した場合において有利
であり、対角10インチ以上(特に30インチ以上)の
ディスプレイには有利である。
FIG. 18C shows a display, which includes a main body 4101, a support 4102, a display portion 4103, and the like.
The present invention can be applied to the display portion 4103. The display of the present invention is particularly advantageous when the screen is enlarged, and is advantageous for a display having a diagonal of 10 inches or more (particularly 30 inches or more).

【0161】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に適用することが可能であ
る。また、本実施例の電子機器は実施例1〜4のどのよ
うな組み合わせからなる構成を用いても実現することが
出来る
As described above, the applicable range of the present invention is extremely wide, and can be applied to electronic devices in all fields. Further, the electronic apparatus according to the present embodiment can be realized by using any combination of the configurations of the first to fourth embodiments.

【0162】[0162]

【発明の効果】本発明の構成を採用することにより、以
下に示すような基本的有意性を得ることが出来る。 (a)従来のTFTの作製プロセスに完全に適合した、
簡単な構造である。 (b)下地絶縁膜の膜厚と屈折率は、簡単に、かつ精密
に制御することが可能である。そのため、レーザビーム
の強度分布も、精密に位置制御しやすい。 (c)スリットなどの位置決めのために、レーザ照射装
置に特別なミクロンオーダーでの精密な位置決め技術は
不要であり、通常のレーザ照射装置をそのまま利用でき
る。 (d)以上の利点を満たした上で、位置制御した大粒径
の結晶粒を作製できる方法である。
By adopting the configuration of the present invention, the following basic significance can be obtained. (A) fully compatible with conventional TFT fabrication processes,
It has a simple structure. (B) The thickness and refractive index of the base insulating film can be easily and precisely controlled. Therefore, it is easy to precisely control the position of the intensity distribution of the laser beam. (C) For the positioning of the slit and the like, the laser irradiation device does not require a special precise positioning technique on the order of microns, and a normal laser irradiation device can be used as it is. (D) This method is capable of producing a crystal grain having a large grain size whose position is controlled while satisfying the above advantages.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(A)本発明者らが特願平11−351060
号で開示した発明の一例を示す図。 (B)(A)の各点における温度履歴を示す図。
BRIEF DESCRIPTION OF THE DRAWINGS (A) The inventors have filed Japanese Patent Application No. 11-35060.
Showing an example of the invention disclosed in Japanese Patent No. (B) The figure which shows the temperature history in each point of (A).

【図2】(a)窒化珪素膜の膜厚を固定し窒化酸化珪素
膜(A−type)の膜厚を変化させて、第2のサンプ
ルに対し、基板の裏面側から波長308nmのレーザビ
ームを照射したときの非晶質珪素膜に対する反射率と吸
収率を示す図。 (b)窒化酸化珪素膜(A−type)の膜厚を固定し
窒化珪素膜の膜厚を変化させて、第2のサンプルに対
し、基板の裏面側から波長308nmのレーザビームを
照射したときの非晶質珪素膜に対する反射率と吸収率を
示す図。
FIG. 2A shows a laser beam having a wavelength of 308 nm with respect to a second sample from the back surface side of a substrate, with the thickness of a silicon nitride film fixed and the thickness of a silicon nitride oxide film (A-type) changed. FIG. 4 is a graph showing a reflectance and an absorptance with respect to an amorphous silicon film when irradiation is performed. (B) When the thickness of the silicon nitride oxide film (A-type) is fixed and the thickness of the silicon nitride film is changed, and the second sample is irradiated with a laser beam having a wavelength of 308 nm from the back surface of the substrate. FIG. 4 is a diagram showing a reflectance and an absorptivity for an amorphous silicon film of FIG.

【図3】 (a)窒化珪素膜の膜厚を固定し窒化酸化珪
素膜(A−type)の膜厚を変化させて、第2のサン
プルに対し、基板の裏面側から波長532nmのレーザ
ビームを照射したときの非晶質珪素膜に対する反射率と
吸収率を示す図。 (b)窒化酸化珪素膜(A−type)の膜厚を固定し
窒化珪素膜の膜厚を変化させて、第2のサンプルに対
し、基板の裏面側から波長532nmのレーザビームを
照射したときの非晶質珪素膜に対する反射率と吸収率を
示す図。
FIG. 3A shows a laser beam having a wavelength of 532 nm with respect to a second sample from the back surface side of a substrate by fixing the thickness of a silicon nitride film and changing the thickness of a silicon nitride oxide film (A-type). FIG. 4 is a graph showing a reflectance and an absorptance with respect to an amorphous silicon film when irradiation is performed. (B) When the thickness of the silicon nitride oxide film (A-type) is fixed and the thickness of the silicon nitride film is changed, and the second sample is irradiated with a laser beam having a wavelength of 532 nm from the back surface of the substrate. FIG. 4 is a diagram showing a reflectance and an absorptivity for an amorphous silicon film of FIG.

【図4】 本発明が開示する下地膜形成とレーザビーム
の照射の例を示す図。
FIG. 4 is a diagram showing an example of formation of a base film and irradiation of a laser beam disclosed in the present invention.

【図5】 本発明が開示する下地膜形成とレーザビーム
の照射の例を示す図。
FIG. 5 is a diagram showing an example of formation of a base film and irradiation of a laser beam disclosed in the present invention.

【図6】 本発明が開示する下地膜形成とレーザビーム
の照射の例を示す図。
FIG. 6 is a diagram showing an example of formation of a base film and irradiation of a laser beam disclosed in the present invention.

【図7】 本発明が開示する下地膜形成とレーザビーム
の照射の例を示す図。
FIG. 7 is a view showing an example of formation of a base film and irradiation of a laser beam disclosed in the present invention.

【図8】 本発明が開示する構成と特願平11−351
060号で開示した発明の一例における固相結晶化開始
時間の比較を示す図。
FIG. 8 shows a configuration disclosed in the present invention and Japanese Patent Application No. 11-351.
060 is a diagram showing a comparison of solid-phase crystallization start times in an example of the invention disclosed in Japanese Patent No. 060.

【図9】 本発明が開示する下地膜形成とレーザビーム
の照射の例を示す図。
FIG. 9 illustrates an example of formation of a base film and irradiation of a laser beam disclosed in the present invention.

【図10】(a)下層窒化酸化珪素膜の屈折率を変化さ
せ、第3のサンプルに対し、基板の裏面側から波長30
8nmのレーザビームを照射したときの非晶質珪素膜に
対する反射率と吸収率を示す図。 (b)下層窒化酸化珪素膜の屈折率を変化させ、第3の
サンプルに対し、、基板の裏面側から波長532nmの
レーザビームを照射したときの非晶質珪素膜に対する反
射率と吸収率を示す図。
FIG. 10A shows how to change the refractive index of the lower silicon nitride oxide film to obtain a wavelength of 30 nm from the back side of the substrate with respect to the third sample.
FIG. 7 is a graph showing the reflectance and the absorptance of an amorphous silicon film when irradiated with an 8 nm laser beam. (B) changing the refractive index of the lower silicon oxynitride film, and irradiating the third sample with a laser beam having a wavelength of 532 nm from the back side of the substrate to obtain a reflectance and an absorptivity for the amorphous silicon film; FIG.

【図11】 画素TFT、駆動回路のTFTの作製工程
を示す断面図。
FIG. 11 is a cross-sectional view illustrating a manufacturing process of a pixel TFT and a TFT of a driver circuit.

【図12】 画素TFT、駆動回路のTFTの作製工程
を示す断面図。
FIG. 12 is a cross-sectional view illustrating a manufacturing process of a pixel TFT and a TFT of a driver circuit.

【図13】 画素TFT、駆動回路のTFTの作製工程
を示す断面図。
FIG. 13 is a cross-sectional view illustrating a manufacturing process of a pixel TFT and a TFT of a driver circuit.

【図14】 画素部の画素を示す上面図。FIG. 14 is a top view illustrating pixels in a pixel portion.

【図15】 アクティブマトリクス型液晶表示装置の作
製工程を示す断面図。
FIG. 15 is a cross-sectional view illustrating a manufacturing process of an active matrix liquid crystal display device.

【図16】 半導体装置の例を示す図。FIG. 16 illustrates an example of a semiconductor device.

【図17】 半導体装置の例を示す図。FIG. 17 illustrates an example of a semiconductor device.

【図18】 半導体装置の例を示す図。FIG. 18 illustrates an example of a semiconductor device.

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F052 AA02 BA15 BB01 BB02 BB07 DA02 DA03 DB03 DB07 JA01 5F110 AA01 AA25 BB02 BB04 CC02 DD02 DD03 DD13 DD14 DD15 DD17 DD21 EE01 EE02 EE03 EE04 EE06 EE09 EE14 EE23 EE44 EE45 FF02 FF03 FF04 FF09 FF28 FF30 FF36 GG01 GG02 GG13 GG25 GG32 GG43 GG45 HJ01 HJ04 HJ12 HJ13 HJ23 HL02 HL03 HL06 HL11 HM07 HM15 NN03 NN04 NN22 NN23 NN24 NN27 NN34 NN35 NN44 NN73 NN78 PP01 PP03 PP04 PP07 PP10 PP13 PP23 PP29 PP31 PP34 PP35 PP40 QQ11 QQ24 QQ25 QQ28  ──────────────────────────────────────────────────続 き Continued on the front page F-term (reference) FF28 FF30 FF36 GG01 GG02 GG13 GG25 GG32 GG43 GG45 HJ01 HJ04 HJ12 HJ13 HJ23 HL02 HL03 HL06 HL11 HM07 HM15 NN03 NN04 NN22 NN23 NN24 NN27 NN34 NN35 NN44 QNPP PPPPNPPNPPPP

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 透光性を有する基板上に前記基板とは屈
折率の異なる第1の下地絶縁膜を形成する工程と、前記
第1の下地絶縁膜上に前記第1の下地絶縁膜とは屈折率
の異なる第2の下地絶縁膜を形成する工程と、前記第2
の下地絶縁膜を部分的にエッチングして複数の凹部を形
成する工程と、前記複数の凹部が形成された前記第2の
下地絶縁膜上に非晶質半導体膜を形成する工程と、前記
非晶質半導体膜にレーザビームを前記基板の裏面側また
は前記基板の表面側と裏面側の両側から照射して結晶質
半導体膜を形成する工程と、前記凹部上に形成された前
記結晶質半導体膜をチャネル形成領域としてTFTを形
成する工程と、を有することを特徴とする半導体装置の
作製方法。
A step of forming a first base insulating film having a refractive index different from that of the substrate on a substrate having a light transmitting property; and forming the first base insulating film on the first base insulating film. Forming a second base insulating film having a different refractive index;
Forming a plurality of recesses by partially etching the base insulating film of (a), forming an amorphous semiconductor film on the second base insulating film in which the plurality of recesses are formed, and Irradiating the crystalline semiconductor film with a laser beam from the back side of the substrate or from both the front side and the back side of the substrate to form a crystalline semiconductor film; and the crystalline semiconductor film formed on the concave portion. Forming a TFT using the semiconductor device as a channel formation region.
【請求項2】 透光性を有する基板上に前記基板とは屈
折率の異なる第1の下地絶縁膜を形成する工程と、前記
第1の下地絶縁膜上に前記第1の下地絶縁膜とは屈折率
の異なる第2の下地絶縁膜を形成する工程と、前記第2
の下地絶縁膜を部分的にエッチングして複数の凸部を形
成する工程と、前記複数の凸部が形成された前記第2の
下地絶縁膜上に非晶質半導体膜を形成する工程と、前記
非晶質半導体膜にレーザビームを前記基板の裏面側また
は前記基板の表面側と裏面側の両側から照射して結晶質
半導体膜を形成する工程と、前記凸部上に形成された前
記結晶質半導体膜をチャネル形成領域としてTFTを形
成する工程と、を有することを特徴とする半導体装置の
作製方法。
A step of forming a first base insulating film having a refractive index different from that of the substrate on a light-transmitting substrate; and forming the first base insulating film on the first base insulating film. Forming a second base insulating film having a different refractive index;
Forming a plurality of protrusions by partially etching the base insulating film of (a), and forming an amorphous semiconductor film on the second base insulating film on which the plurality of protrusions are formed; Irradiating the amorphous semiconductor film with a laser beam from the back side of the substrate or from both the front side and the back side of the substrate to form a crystalline semiconductor film; and forming the crystalline semiconductor film on the convex portion. Forming a TFT using the high-quality semiconductor film as a channel formation region.
【請求項3】 透光性を有する基板上に前記基板とは屈
折率の異なる第1の下地絶縁膜を形成する工程と、前記
第1の下地絶縁膜を部分的にエッチングして複数の凹部
を形成する工程と、前記複数の凹部が形成された前記第
1の下地絶縁膜上に前記第1の下地絶縁膜とは屈折率の
異なる第2の下地絶縁膜を形成する工程と、前記第2の
下地絶縁膜上に非晶質半導体膜を形成する工程と、前記
非晶質半導体膜にレーザビームを前記基板の裏面側また
は前記基板の表面側と裏面側の両側から照射して結晶質
半導体膜を形成する工程と、前記凹部上に形成された前
記結晶質半導体膜をチャネル形成領域としてTFTを形
成する工程と、を有することを特徴とする半導体装置の
作製方法。
3. A step of forming a first base insulating film having a refractive index different from that of the substrate on a substrate having a light transmitting property, and forming a plurality of recesses by partially etching the first base insulating film. Forming a second base insulating film having a refractive index different from that of the first base insulating film on the first base insulating film in which the plurality of recesses are formed; Forming an amorphous semiconductor film on the base insulating film, and irradiating the amorphous semiconductor film with a laser beam from the back side of the substrate or from both the front side and the back side of the substrate. A method for manufacturing a semiconductor device, comprising: forming a semiconductor film; and forming a TFT using the crystalline semiconductor film formed over the concave portion as a channel formation region.
【請求項4】 透光性を有する基板上に前記基板とは屈
折率の異なる第1の下地絶縁膜を形成する工程と、前記
第1の下地絶縁膜を部分的にエッチングして複数の凸部
を形成する工程と、前記複数の凸部が形成された前記第
1の下地絶縁膜上に前記第1の下地絶縁膜とは屈折率の
異なる第2の下地絶縁膜を形成する工程と、前記第2の
下地絶縁膜上に非晶質半導体膜を形成する工程と、前記
非晶質半導体膜にレーザビームを前記基板の裏面側また
は前記基板の表面側と裏面側の両側から照射して結晶質
半導体膜を形成する工程と、前記凸部上に形成された前
記結晶質半導体膜をチャネル形成領域としてTFTを形
成する工程と、を有することを特徴とする半導体装置の
作製方法。
4. A step of forming a first base insulating film having a refractive index different from that of the substrate on a light-transmitting substrate, and forming a plurality of convex portions by partially etching the first base insulating film. Forming a portion, and forming a second base insulating film having a different refractive index from the first base insulating film on the first base insulating film on which the plurality of protrusions are formed; Forming an amorphous semiconductor film on the second base insulating film; and irradiating the amorphous semiconductor film with a laser beam from the back side of the substrate or from both the front side and the back side of the substrate. A method for manufacturing a semiconductor device, comprising: a step of forming a crystalline semiconductor film; and a step of forming a TFT using the crystalline semiconductor film formed over the projection as a channel formation region.
【請求項5】 請求項1乃至4のいずれか一項におい
て、前記半導体装置は、液晶表示装置またはEL表示装
置であることを特徴とする半導体装置の作製方法。
5. The method for manufacturing a semiconductor device according to claim 1, wherein the semiconductor device is a liquid crystal display device or an EL display device.
【請求項6】 請求項1乃至4のいずれか一項におい
て、前記半導体装置は、携帯電話、ビデオカメラ、デジ
タルカメラ、プロジェクター、ゴーグル型ディスプレ
イ、パーソナルコンピュータ、DVDプレーヤー、電子
書籍、または携帯型情報端末であることを特徴とする半
導体装置の作製方法。
6. The semiconductor device according to claim 1, wherein the semiconductor device is a mobile phone, a video camera, a digital camera, a projector, a goggle display, a personal computer, a DVD player, an electronic book, or portable information. A method for manufacturing a semiconductor device, which is a terminal.
【請求項7】 透光性を有する基板上に前記基板とは屈
折率の異なる第1の下地絶縁膜を形成させ、前記第1の
下地絶縁膜上に前記第1の下地絶縁膜とは屈折率が異な
り、かつ複数の凹部を有する第2の下地絶縁膜を形成さ
せ、前記第2の下地絶縁膜上に非晶質半導体膜を形成さ
せ、前記非晶質半導体膜にレーザビームを照射して結晶
質半導体膜を形成させ、前記凹部上の前記結晶質半導体
膜をTFTのチャネル形成領域としたことを特徴とする
半導体装置。
7. A first base insulating film having a refractive index different from that of the substrate is formed over a substrate having a light-transmitting property, and the first base insulating film is refracted on the first base insulating film. Forming a second base insulating film having a different ratio and a plurality of concave portions, forming an amorphous semiconductor film on the second base insulating film, and irradiating the amorphous semiconductor film with a laser beam. A semiconductor device, wherein a crystalline semiconductor film is formed by the above method, and the crystalline semiconductor film on the concave portion is used as a channel formation region of a TFT.
【請求項8】 透光性を有する基板上に前記基板とは屈
折率の異なる第1の下地絶縁膜を形成させ、前記第1の
下地絶縁膜上に前記第1の下地絶縁膜とは屈折率が異な
り、かつ複数の凸部を有する第2の下地絶縁膜を形成さ
せ、前記第2の下地絶縁膜上に非晶質半導体膜を形成さ
せ、前記非晶質半導体膜にレーザビームを照射して結晶
質半導体膜を形成させ、前記凸部上の前記結晶質半導体
膜をTFTのチャネル形成領域としたことを特徴とする
半導体装置。
8. A first base insulating film having a refractive index different from that of the substrate is formed on a light-transmitting substrate, and the first base insulating film is refracted on the first base insulating film. Forming a second base insulating film having a different ratio and a plurality of convex portions, forming an amorphous semiconductor film on the second base insulating film, and irradiating the amorphous semiconductor film with a laser beam; Forming a crystalline semiconductor film, and forming the crystalline semiconductor film on the convex portion as a channel formation region of a TFT.
【請求項9】 透光性を有する基板上に前記基板とは屈
折率が異なり、かつ複数の凹部を有する第1の下地絶縁
膜を形成させ、前記第1の下地絶縁膜上に前記第1の下
地絶縁膜とは屈折率が異なる第2の下地絶縁膜を形成さ
せ、前記第2の下地絶縁膜上に非晶質半導体膜を形成さ
せ、前記非晶質半導体膜にレーザビームを照射して結晶
質半導体膜を形成させ、前記凹部上の前記結晶質半導体
膜をTFTのチャネル形成領域としたことを特徴とする
半導体装置。
9. A first base insulating film having a different refractive index from the substrate and having a plurality of concave portions is formed on a substrate having a light transmitting property, and the first base insulating film is formed on the first base insulating film. Forming a second base insulating film having a different refractive index from that of the base insulating film, forming an amorphous semiconductor film on the second base insulating film, and irradiating the amorphous semiconductor film with a laser beam. A semiconductor device, wherein a crystalline semiconductor film is formed by the above method, and the crystalline semiconductor film on the concave portion is used as a channel formation region of a TFT.
【請求項10】 透光性を有する基板上に前記基板とは
屈折率が異なり、かつ複数の凸部を有する第1の下地絶
縁膜を形成させ、前記第1の下地絶縁膜上に前記第1の
下地絶縁膜とは屈折率が異なる第2の下地絶縁膜を形成
させ、前記第2の下地絶縁膜上に非晶質半導体膜を形成
させ、前記非晶質半導体膜にレーザビームを照射して結
晶質半導体膜を形成させ、前記凸部上の前記結晶質半導
体膜をTFTのチャネル形成領域としたことを特徴とす
る半導体装置。
10. A first base insulating film having a refractive index different from that of the substrate and having a plurality of projections is formed on a substrate having a light transmitting property, and the first base insulating film is formed on the first base insulating film. Forming a second base insulating film having a refractive index different from that of the first base insulating film, forming an amorphous semiconductor film on the second base insulating film, and irradiating the amorphous semiconductor film with a laser beam; Forming a crystalline semiconductor film, and forming the crystalline semiconductor film on the convex portion as a channel formation region of a TFT.
【請求項11】 請求項7乃至10のいずれか一項に於
いて、前記半導体装置は、液晶表示装置またはEL表示
装置であることを特徴とする半導体装置。
11. The semiconductor device according to claim 7, wherein the semiconductor device is a liquid crystal display device or an EL display device.
【請求項12】 請求項7乃至10のいずれか一項に於
いて、前記半導体装置は、携帯電話、ビデオカメラ、デ
ジタルカメラ、プロジェクター、ゴーグル型ディスプレ
イ、パーソナルコンピュータ、DVDプレーヤー、電子
書籍、または携帯型情報端末であることを特徴とする半
導体装置。
12. The semiconductor device according to claim 7, wherein the semiconductor device is a mobile phone, a video camera, a digital camera, a projector, a goggle type display, a personal computer, a DVD player, an electronic book, or a mobile phone. A semiconductor device characterized by being a type information terminal.
JP2001135737A 2000-05-12 2001-05-07 Method for manufacturing semiconductor device Expired - Fee Related JP4683761B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001135737A JP4683761B2 (en) 2000-05-12 2001-05-07 Method for manufacturing semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-139844 2000-05-12
JP2000139844 2000-05-12
JP2001135737A JP4683761B2 (en) 2000-05-12 2001-05-07 Method for manufacturing semiconductor device

Publications (3)

Publication Number Publication Date
JP2002033330A true JP2002033330A (en) 2002-01-31
JP2002033330A5 JP2002033330A5 (en) 2008-05-22
JP4683761B2 JP4683761B2 (en) 2011-05-18

Family

ID=26591758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001135737A Expired - Fee Related JP4683761B2 (en) 2000-05-12 2001-05-07 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP4683761B2 (en)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003257864A (en) * 2001-12-28 2003-09-12 Semiconductor Energy Lab Co Ltd Semiconductor device and production system thereof
JP2003297751A (en) * 2002-01-28 2003-10-17 Semiconductor Energy Lab Co Ltd Semiconductor device and method for forming semiconductor device
JP2003330388A (en) * 2002-05-15 2003-11-19 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacturing method
JP2004006726A (en) * 2002-03-26 2004-01-08 Semiconductor Energy Lab Co Ltd Semiconductor display and its manufacturing process
JP2004088084A (en) * 2002-06-25 2004-03-18 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
US7238965B2 (en) 2003-04-17 2007-07-03 Samsung Sdi Co., Ltd. Thin film transistor and method for fabricating the same with step formed at certain layer
JP2008153262A (en) * 2006-12-14 2008-07-03 Mitsubishi Electric Corp Thin-film semiconductor device and its fabrication process
US7615384B2 (en) 2002-03-26 2009-11-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and method of manufacturing the same
US7705357B2 (en) 2002-03-05 2010-04-27 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with channel region in recess
US7737506B2 (en) 2002-01-28 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7749818B2 (en) 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7795734B2 (en) 2002-01-28 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7863621B2 (en) 2005-09-07 2011-01-04 Samsung Mobile Display Co., Ltd. Thin film transistor
JP2011151382A (en) * 2009-12-21 2011-08-04 Semiconductor Energy Lab Co Ltd Thin-film transistor, and method of manufacturing the same
WO2013080248A1 (en) * 2011-11-29 2013-06-06 パナソニック株式会社 Thin film transistor array manufacturing method, thin film transistor array and display device
JP2022070880A (en) * 2011-10-21 2022-05-13 株式会社半導体エネルギー研究所 Semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6331108A (en) * 1986-07-25 1988-02-09 Citizen Watch Co Ltd Manufacture of soi (silicon on insulator) element
JPH03286519A (en) * 1990-04-02 1991-12-17 Seiko Epson Corp Manufacture of semiconductor device
JPH07249779A (en) * 1994-03-11 1995-09-26 Semiconductor Energy Lab Co Ltd Fabrication of semiconductor device
JPH08293464A (en) * 1995-04-20 1996-11-05 Sharp Corp Manufacture of semiconductor substrate and semiconductor device
JP2001127305A (en) * 1999-08-18 2001-05-11 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method therefor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6331108A (en) * 1986-07-25 1988-02-09 Citizen Watch Co Ltd Manufacture of soi (silicon on insulator) element
JPH03286519A (en) * 1990-04-02 1991-12-17 Seiko Epson Corp Manufacture of semiconductor device
JPH07249779A (en) * 1994-03-11 1995-09-26 Semiconductor Energy Lab Co Ltd Fabrication of semiconductor device
JPH08293464A (en) * 1995-04-20 1996-11-05 Sharp Corp Manufacture of semiconductor substrate and semiconductor device
JP2001127305A (en) * 1999-08-18 2001-05-11 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method therefor

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003257864A (en) * 2001-12-28 2003-09-12 Semiconductor Energy Lab Co Ltd Semiconductor device and production system thereof
JP4627135B2 (en) * 2001-12-28 2011-02-09 株式会社半導体エネルギー研究所 Semiconductor device production method
JP2003297751A (en) * 2002-01-28 2003-10-17 Semiconductor Energy Lab Co Ltd Semiconductor device and method for forming semiconductor device
US7795734B2 (en) 2002-01-28 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7749818B2 (en) 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7737506B2 (en) 2002-01-28 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7705357B2 (en) 2002-03-05 2010-04-27 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with channel region in recess
KR100979926B1 (en) 2002-03-05 2010-09-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor element and semiconductor device using the same
US7615384B2 (en) 2002-03-26 2009-11-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and method of manufacturing the same
JP2004006726A (en) * 2002-03-26 2004-01-08 Semiconductor Energy Lab Co Ltd Semiconductor display and its manufacturing process
US7453101B2 (en) 2002-05-15 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with organic compound layer
JP2003330388A (en) * 2002-05-15 2003-11-19 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacturing method
JP2004088084A (en) * 2002-06-25 2004-03-18 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
JP4503246B2 (en) * 2002-06-25 2010-07-14 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
US7674659B2 (en) 2003-04-17 2010-03-09 Samsung Mobile Display Co., Ltd. Method for fabricating a thin film transistor
US7238965B2 (en) 2003-04-17 2007-07-03 Samsung Sdi Co., Ltd. Thin film transistor and method for fabricating the same with step formed at certain layer
US7863621B2 (en) 2005-09-07 2011-01-04 Samsung Mobile Display Co., Ltd. Thin film transistor
JP2008153262A (en) * 2006-12-14 2008-07-03 Mitsubishi Electric Corp Thin-film semiconductor device and its fabrication process
JP2011151382A (en) * 2009-12-21 2011-08-04 Semiconductor Energy Lab Co Ltd Thin-film transistor, and method of manufacturing the same
JP2022070880A (en) * 2011-10-21 2022-05-13 株式会社半導体エネルギー研究所 Semiconductor device
WO2013080248A1 (en) * 2011-11-29 2013-06-06 パナソニック株式会社 Thin film transistor array manufacturing method, thin film transistor array and display device
US8530900B2 (en) 2011-11-29 2013-09-10 Panasonic Corporation Method for selectively forming crystalline silicon layer regions above gate electrodes

Also Published As

Publication number Publication date
JP4683761B2 (en) 2011-05-18

Similar Documents

Publication Publication Date Title
US7510915B2 (en) Semiconductor device and method of fabricating thereof
JP6709873B2 (en) Display panel, electronic device
US6489222B2 (en) Method of manufacturing a semiconductor device
US7498212B2 (en) Laser annealing method and semiconductor device fabricating method
TWI272666B (en) Semiconductor device and method of manufacturing the same
US7078321B2 (en) Semiconductor device and method of manufacturing the same
US7759181B2 (en) Method of manufacturing a semiconductor device
TWI390811B (en) Laser irradiation method and method for manufacturing crystalline semiconductor film
JP2003051446A (en) Method of manufacturing semiconductor device
US6727124B2 (en) Method of manufacturing a TFT using a catalytic element to promote crystallization of a semiconductor film and gettering the catalytic element
JP4683761B2 (en) Method for manufacturing semiconductor device
JP4780860B2 (en) Method for manufacturing semiconductor device
US7141823B2 (en) Thin film transistor semiconductor device
JP2002057344A (en) Method of manufacturing semiconductor device
JP4397599B2 (en) Method for manufacturing semiconductor device
JP4986337B2 (en) Method for manufacturing semiconductor device
JP4683691B2 (en) Method for manufacturing semiconductor device
JP2003257864A (en) Semiconductor device and production system thereof
JP2002353237A (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080404

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees