JP2002023708A - Driving circuit, display device and driving method - Google Patents

Driving circuit, display device and driving method

Info

Publication number
JP2002023708A
JP2002023708A JP2000209116A JP2000209116A JP2002023708A JP 2002023708 A JP2002023708 A JP 2002023708A JP 2000209116 A JP2000209116 A JP 2000209116A JP 2000209116 A JP2000209116 A JP 2000209116A JP 2002023708 A JP2002023708 A JP 2002023708A
Authority
JP
Japan
Prior art keywords
potential
image signal
switching element
semiconductor switching
channel transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000209116A
Other languages
Japanese (ja)
Inventor
Hideya Kawashima
秀弥 河島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000209116A priority Critical patent/JP2002023708A/en
Publication of JP2002023708A publication Critical patent/JP2002023708A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To solve such problem that it is needed to add a potential modulating circuit or the like to peripheral circuits in order to reduce the driving power and the scale of circuits is made large in a display device in which a display material such as liquid crystal is alternatively driven by using an active matrix having switching elements and pixel electrodes in a matrix shape. SOLUTION: This driving circuit is provided with a semiconductor switching element having C-MOS (complementary metal-oxide semiconductor) structure which receives the feeding of power from a picture signal wiring and which samples the potential of a picture signal and capacitances provided among respective gate electrodes of the P-channel transistor and the N-channel transistor of the semiconductor switching element having the C-MOS structure and the picture signal wiring.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はC−MOS構成の薄
膜トランジスタ(以下TFTと呼ぶ)等のスイッチング
素子を用いサンプル・ホールド回路を構成し、前記のス
イッチング素子と画素電極とをマトリクス状に有するア
クティブマトリクスを用いて、液晶などの表示材料を交
流駆動して画像表示を行う表示装置の駆動方法に関し
て、駆動電力の低減及び駆動回路の簡略化を目的とした
駆動回路、表示装置、表示装置の駆動方法等に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention comprises a sample-and-hold circuit using a switching element such as a thin film transistor (hereinafter referred to as a TFT) having a C-MOS structure, and an active circuit having the switching element and pixel electrodes in a matrix. Regarding a method for driving a display device that performs image display by alternating current driving a display material such as a liquid crystal using a matrix, a drive circuit, a display device, and a drive of the display device for the purpose of reducing drive power and simplifying the drive circuit Method etc.

【0002】[0002]

【従来の技術】従来、液晶表示装置においては、駆動電
圧及び駆動回路の消費電力の低減を目的として、対向反
転駆動、シンクロゲート駆動、容量結合駆動等の駆動方
法が考案されてきた。
2. Description of the Related Art Conventionally, in a liquid crystal display device, driving methods such as opposing inversion driving, synchro gate driving, and capacitive coupling driving have been devised for the purpose of reducing the driving voltage and the power consumption of a driving circuit.

【0003】以下に、一例として従来の技術による液晶
表示装置等に用いられる駆動回路による、対向反転駆動
方法について説明する。
[0003] Hereinafter, as an example, an opposing inversion driving method using a driving circuit used in a conventional liquid crystal display device or the like will be described.

【0004】図3は従来の対向反転駆動方法の駆動波形
のタイミングを示すものである。また、図4はTFTと
画素電極とがマトリクス状に配置された画像表示部分の
等価回路である。図3において、1は画素電極TFTの
ゲート電極に印加される電圧波形、2は画素電極TFT
の画像信号配線に印加される電圧波形、3は画素電極と
の間に液晶材料を保持する為の対向電極に印加される電
圧波形である。ただし図3(a)はn番目のフィール
ド、図3(b)はn+1番目フィールド(n:正整数)
の場合の波形をそれぞれ示すが、ここにおいては図3
(a)を参照して説明を行う。図4において4は画素電
極TFTのゲート電極、5は画像信号配線、6は対向電
極、7は画素電極を示している。また、図示しないが、
それぞれの画像信号配線5には、画像信号を入力するた
めの入力信号配線と、その信号をサンプリングするため
の半導体スイッチング素子とが設けられている。
FIG. 3 shows timings of driving waveforms in the conventional opposing inversion driving method. FIG. 4 is an equivalent circuit of an image display portion in which TFTs and pixel electrodes are arranged in a matrix. In FIG. 3, reference numeral 1 denotes a voltage waveform applied to the gate electrode of the pixel electrode TFT, and 2 denotes a pixel electrode TFT.
Is a voltage waveform applied to the image signal line, and 3 is a voltage waveform applied to the counter electrode for holding the liquid crystal material between the pixel electrode and the pixel electrode. However, FIG. 3A shows the n-th field, and FIG. 3B shows the (n + 1) -th field (n: positive integer)
The waveforms in the case of FIG.
Description will be made with reference to FIG. In FIG. 4, reference numeral 4 denotes a gate electrode of a pixel electrode TFT, 5 denotes an image signal wiring, 6 denotes a counter electrode, and 7 denotes a pixel electrode. Although not shown,
Each image signal wiring 5 is provided with an input signal wiring for inputting an image signal and a semiconductor switching element for sampling the signal.

【0005】以上のように構成された液晶表示装置につ
いて、以下にその動作について説明する。
The operation of the liquid crystal display device configured as described above will be described below.

【0006】まず、画像信号配線5に印加された電圧波
形2は、画素電極TFT4のゲート電極4に印加される
電圧1がハイレベル、即ちTFTがオン状態になったと
きに画素電極7に伝達される。その後前記ゲート電極4
に印加される電圧1ががロウレベル、即ちTFTがオフ
状態になった瞬間に対向電極6の電位を変化させる。こ
の動作により画素電極7が保持している信号電圧3は変
化する。このときの画素電極電位の変化量3をΔV*と
し、画素電極と対向電極間の液晶容量をClc,画素T
FTのゲート電極と画素電極間の浮遊容量をCgd,対
向電極電圧の変化量をΔVcomとすると、ΔV*は以
下の式で表せる。
First, the voltage waveform 2 applied to the image signal wiring 5 is transmitted to the pixel electrode 7 when the voltage 1 applied to the gate electrode 4 of the pixel electrode TFT 4 is at a high level, that is, when the TFT is turned on. Is done. Then, the gate electrode 4
Changes the potential of the counter electrode 6 at the moment when the voltage 1 applied to the TFT is at a low level, that is, when the TFT is turned off. By this operation, the signal voltage 3 held by the pixel electrode 7 changes. The amount of change 3 in the pixel electrode potential at this time is ΔV *, the liquid crystal capacitance between the pixel electrode and the counter electrode is Clc, and the pixel T
Assuming that the stray capacitance between the gate electrode and the pixel electrode of the FT is Cgd and the amount of change in the counter electrode voltage is ΔVcom, ΔV * can be expressed by the following equation.

【0007】[0007]

【数1】 ΔV*={Clc/(Clc+Cgd)}×ΔVcom (1) このように、対向電極6の電位を変化させることにより
画像信号電圧は実効的にΔV*だけ高く液晶材料に印加
させる事が出来る。これは、駆動回路を構成する場合
に、画像信号電圧をΔV*分低い振幅で入力する事が出
来ることを意味し、この分だけ駆動電力の低減を実現す
ることができる。
ΔV * = {Clc / (Clc + Cgd)} × ΔVcom (1) As described above, by changing the potential of the counter electrode 6, the image signal voltage is effectively applied to the liquid crystal material by ΔV *. Can be done. This means that the image signal voltage can be input at a lower amplitude of ΔV * when the driving circuit is configured, and the driving power can be reduced by that much.

【0008】また、シンクロゲート駆動、容量結合駆動
方法を用いた場合においても、画素電極に保持容量を設
け、保持容量電極を変化させたり、画素TFTがオフ期
間にゲート電極電位を変化させることにより駆動電圧の
低下を促し、駆動電力の低減を図っている。
In the case where the synchro gate drive and the capacitive coupling drive method are used, a storage capacitor is provided in the pixel electrode and the storage capacitor electrode is changed, or the gate electrode potential is changed during the off period of the pixel TFT. The driving voltage is reduced, and the driving power is reduced.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、上記の
従来例の構成では、対向電極を変化させたり、TFTゲ
ートがオフ期間にゲート電極を変化させたりするため
に、液晶表示装置を駆動するための、画像表示部分の外
部に設けられた周辺回路に電位変調回路を追加する必要
があり、回路規模が大きくなるという問題点を有してい
た。
However, in the above-mentioned conventional configuration, the liquid crystal display device is driven in order to change the counter electrode or change the gate electrode during the off period of the TFT gate. In addition, it is necessary to add a potential modulation circuit to a peripheral circuit provided outside the image display portion, and there is a problem that the circuit scale becomes large.

【0010】本発明は上記従来の問題点を解決し、通常
の駆動回路と同様の構成で駆動電圧の低減を図ることが
可能な駆動回路、表示装置およびその駆動方法を得るこ
とを目的とする。
An object of the present invention is to solve the above-mentioned conventional problems and to provide a drive circuit, a display device, and a method of driving the same which can reduce the drive voltage with the same configuration as a normal drive circuit. .

【0011】[0011]

【課題を解決するための手段】上記の目的を達成するた
めに、第1の本発明(請求項1に対応)は、所定の入力
信号の給電を受け、前記入力信号の電位をサンプリング
して画像信号の電位として画像信号配線に出力するC―
MOS構成の半導体スイッチング素子と、前記C−MO
S構成の半導体スイッチング素子のPチャネルトランジ
スタおよびNチャネルトランジスタのそれぞれのゲート
電極と前記画像信号配線との間にそれぞれ設けられた容
量とを備えたことを特徴とする駆動回路である。
In order to achieve the above object, a first aspect of the present invention (corresponding to claim 1) is to receive power supply of a predetermined input signal and sample the potential of the input signal. C—output to the image signal wiring as the potential of the image signal
A MOS switching semiconductor switching element, and the C-MO
A drive circuit comprising: a capacitor provided between a gate electrode of each of a P-channel transistor and an N-channel transistor of a semiconductor switching element having an S configuration and the image signal wiring.

【0012】また、第2の本発明(請求項2に対応)
は、第1の本発明の駆動回路と、前記画像信号配線と互
いに交差して、複数の格子領域を形成する走査信号配線
と、前記複数の格子領域上にマトリックス状に配置され
た、前記走査信号配線と前記画像信号配線とからの給電
を受ける半導体スイッチング素子と、前記複数の格子領
域上にマトリックス状に配置された、前記半導体スイッ
チング素子を介して、前記画像信号配線から供給される
信号を表示材料に印加するための画素電極と、前記画素
電極と対向して前記表示材料を保持する対向電極とを備
え、前記画素電極に印加される信号の電位と前記対向電
極の電位との差は、前記所定の入力信号の電位と前記対
向電極の電位との差より大きいことを特徴とする表示装
置である。
Further, the second invention (corresponding to claim 2)
A driving circuit according to the first aspect of the present invention, a scanning signal wiring intersecting with the image signal wiring to form a plurality of grid areas, and the scanning circuit arranged in a matrix on the plurality of grid areas. A semiconductor switching element receiving power supply from a signal wiring and the image signal wiring; and a signal supplied from the image signal wiring via the semiconductor switching elements arranged in a matrix on the plurality of lattice regions. A pixel electrode for applying to the display material, and a counter electrode for holding the display material facing the pixel electrode, wherein a difference between a potential of a signal applied to the pixel electrode and a potential of the counter electrode is: And a potential difference between the potential of the predetermined input signal and a potential of the counter electrode.

【0013】また、第3の本発明(請求項3に対応)
は、第2の本発明の表示装置の駆動方法であって、前記
C−MOS構成の半導体スイッチング素子のPチャネル
トランジスタおよびNチャネルトランジスタのそれぞれ
のゲート電極の電位を、それぞれ独立したタイミングで
変化させることにより、前記画像信号の電位を変化させ
て前記画素電極に信号を印加する工程を備えたことを特
徴とする表示装置の駆動方法である。
Further, the third invention (corresponding to claim 3)
Is a driving method of a display device according to the second aspect of the present invention, wherein the potentials of the gate electrodes of the P-channel transistor and the N-channel transistor of the semiconductor switching element having the C-MOS configuration are changed at independent timings. And a step of applying a signal to the pixel electrode by changing a potential of the image signal.

【0014】また、第4の本発明(請求項4に対応)
は、前記C−MOS構成の半導体スイッチング素子のP
チャネルトランジスタとNチャネルトランジスタとは、
同時にはオン状態にならないことを特徴とする上記本発
明である。
A fourth aspect of the present invention (corresponding to claim 4)
Is P of the semiconductor switching element having the C-MOS configuration.
The channel transistor and the N-channel transistor
The present invention is characterized in that they are not turned on at the same time.

【0015】また、第5の本発明(請求項5に対応)
は、前記C−MOS構成の半導体スイッチング素子に入
力される画像信号の電圧の極性は、表示画面の1フィー
ルド毎もしくは1走査線毎に反転することを特徴とする
上記本発明である。
Further, a fifth aspect of the present invention (corresponding to claim 5)
The present invention is characterized in that the polarity of the voltage of the image signal input to the semiconductor switching element having the C-MOS configuration is inverted every field or every scanning line of the display screen.

【0016】また、第6の本発明(請求項6に対応)
は、前記画像信号の電圧の絶対値は、前記極性毎に異な
ることを特徴とする上記本発明である。
A sixth aspect of the present invention (corresponding to claim 6)
According to the present invention, the absolute value of the voltage of the image signal is different for each polarity.

【0017】また、第7の本発明(請求項7に対応)
は、前記C−MOS構成の半導体スイッチング素子のP
チャネルトランジスタがオン期間の前記画像信号の電位
をVs +、前記C−MOS構成の半導体スイッチング素
子のNチャネルトランジスタがオン期間の前記画像信号
の電位をVs-とすると、前記画像信号の電位Vs+が印
加される場合は、前記対向電極に対する前記画素電極の
電位が高く、前記画像信号の電位Vs-が印加される場
合は、前記対向電極に対する前記画素電極の間の電位が
低いことを特徴とする上記本発明である。
Further, a seventh aspect of the present invention (corresponding to claim 7)
Is P of the semiconductor switching element having the C-MOS configuration.
The potential of the image signal when the channel transistor is on
To Vs +Semiconductor switching element having the C-MOS configuration
The image signal when the child N-channel transistor is on
Potential of Vs-Then, the potential Vs of the image signal+Mark
When the pixel electrode is added,
The potential is high, and the potential Vs of the image signal is high.-Where is applied
The potential between the pixel electrode and the counter electrode is
The present invention is characterized in that it is low.

【0018】また、第8の本発明(請求項8に対応)
は、前記対向電極の電位は一定であることを特徴とする
上記本発明である。
The eighth invention (corresponding to claim 8)
In the above invention, the potential of the counter electrode is constant.

【0019】また、第9の本発明(請求項9に対応)
は、第2から第8のいずれかの本発明の全部または一部
の手段の全部または一部の機能をコンピュータにより実
行させるためのプログラムおよび/またはデータを担持
した媒体であって、コンピュータにより処理可能なこと
を特徴とする媒体である。
The ninth aspect of the present invention (corresponding to claim 9)
Is a medium which carries a program and / or data for causing a computer to execute all or a part of the functions of all or part of any of the second to eighth aspects of the present invention. A medium characterized by what is possible.

【0020】また、第10の本発明(請求項10に対
応)は、第2から第8のいずれかの本発明の全部または
一部の手段の全部または一部の機能をコンピュータによ
り実行させるためのプログラムおよび/またはデータで
あることを特徴とする情報集合体である。
A tenth aspect of the present invention (corresponding to claim 10) is to cause a computer to execute all or a part of the functions of all or part of the second to eighth aspects of the present invention. , And / or data.

【0021】[0021]

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0022】(実施の形態)図1に、本発明の実施の形
態による駆動回路および表示装置である、TFTアクテ
ィブマトリックス駆動LCDの表示要素の電気的等価回
路を示す。各表示要素は走査信号配線8、画像信号配線
9の交点にTFT10を有し、画像信号配線9には、C
−MOS構成をしたNチャネルTFT11およびPチャ
ネルTFT12が接続され、NチャネルTFTゲート配
線14とPチャネルTFTゲート配線15とにそれぞれ
印加される電圧が独立に変化することによって、外部入
力画像信号配線13より入力された画像信号をスイッチ
動作的にサンプリングする。TFT10には寄生容量と
して1本の画像信号配線上の全ての画素TFTのゲート
電極との総和である画素TFTゲート・ソース間容量C
gs16と、画素TFTのゲート電極と画素電極間の寄
生容量Cgd20とがある。
(Embodiment) FIG. 1 shows an electric equivalent circuit of a display element of a TFT active matrix drive LCD which is a drive circuit and a display device according to an embodiment of the present invention. Each display element has a TFT 10 at the intersection of the scanning signal wiring 8 and the image signal wiring 9.
The N-channel TFT 11 and the P-channel TFT 12 having the MOS structure are connected, and the voltages applied to the N-channel TFT gate wiring 14 and the P-channel TFT gate wiring 15 are independently changed, so that the external input image signal wiring 13 The input image signal is sampled in a switch operation. The TFT 10 has a capacitance C between the gate and the source of the pixel TFT, which is the sum of the parasitic capacitance and the gate electrode of all the pixel TFTs on one image signal line as a parasitic capacitance.
gs16 and a parasitic capacitance Cgd20 between the gate electrode and the pixel electrode of the pixel TFT.

【0023】さらに意図的に形成された容量として、P
チャネルTFTゲート・ソース間容量Cgsp17とN
チャネルTFTゲート・ソース間容量Cgsn18及び
液晶容量Clc19がある。なお、PチャネルTFTゲ
ート・ソース間容量Cgsp17、NチャネルTFTゲ
ート・ソース間容量Cgsn18、液晶容量Clc19
を具体的に構成するためには、2層の導電体電極間の誘
電体薄膜による容量形成方法や、液晶材料の誘電率で決
定されるコンデンサなどが用いられる。
Further, as a capacitor formed intentionally, P
Channel TFT gate-source capacitance Cgsp17 and N
There is a channel TFT gate-source capacitance Cgsn18 and a liquid crystal capacitance Clc19. The P-channel TFT gate-source capacitance Cgsp17, the N-channel TFT gate-source capacitance Cgsn18, the liquid crystal capacitance Clc19.
In order to specifically configure the method, a method of forming a capacitance using a dielectric thin film between two conductive electrodes, a capacitor determined by the dielectric constant of a liquid crystal material, and the like are used.

【0024】上記の各要素電極には、外部からの駆動電
圧として、走査信号配線8には走査信号Vgを、外部入
力画像信号配線13には画像信号電圧Vsigを、C−
MOS構成のNチャネルTFTゲート配線14には選択
信号VgnPチャネルTFTゲート配線15には選択信
号Vgpを、そして液晶容量Clc19の対向電極30
には、設計事項として定められる一定の電圧をそれぞれ
印加する。上記した寄生ないしは意図的に形成した各種
の容量を介した駆動電圧の影響は、画像信号配線9、及
び画素電極31に現れる。
Each of the above-mentioned element electrodes is provided with a scanning signal Vg on the scanning signal wiring 8, an image signal voltage Vsig on the external input image signal wiring 13, and C-
The selection signal Vgn is applied to the N-channel TFT gate wiring 15 of the MOS structure, the selection signal Vgp is applied to the P-channel TFT gate wiring 15, and the counter electrode 30 of the liquid crystal capacitor Clc19.
, A constant voltage determined as a design item is applied. The influence of the drive voltage via the parasitic or intentionally formed various capacitors appears on the image signal wiring 9 and the pixel electrode 31.

【0025】上記のように構成された、本発明の実施の
形態による駆動回路および表示装置であるTFTアクテ
ィブマトリクス駆動LCDについて、以下、その動作を
図面を参照しながら説明するとともに、これにより、本
発明の駆動方法について説明を行う。
The operation of the TFT active matrix drive LCD, which is the drive circuit and the display device according to the embodiment of the present invention configured as described above, will be described below with reference to the drawings. The driving method of the present invention will be described.

【0026】まず、図2はあるフィールド目及び前記あ
るフィールド目の次のフィールド目の走査信号線8、N
チャネルTFTゲート配線14、PチャネルTFTゲー
ト配線15、及び画素電極31に印加される電圧波形の
タイミングを示したものである。外部入力画像信号配線
13にはVs+及びVs-電圧がフィールド毎に極性を反
転しながら印加されている。
First, FIG. 2 shows the scanning signal lines 8 and N of a certain field and the next field of the certain field.
The timing of the voltage waveform applied to the channel TFT gate wiring 14, the P-channel TFT gate wiring 15, and the pixel electrode 31 is shown. The Vs + and Vs - voltages are applied to the external input image signal wiring 13 while reversing the polarity for each field.

【0027】走査信号配線8に印加される波形21のハ
イレベル電圧をVgH、ロウレベル電圧をVgLとする
と、画素TFT10のゲート電極にVgHが印加されて
いる状態、即ち画素TFT10がオン状態の時は、Nチ
ャネルTFTゲート電圧波形22またはPチャネルゲー
ト電圧波形23により、外部入力信号配線13の電圧が
サンプリングされた信号が、画像信号配線9に印加さ
れ、画素TFT10を経て画素電極31に電圧Vs+
たはVs-で印加される。
Assuming that the high level voltage of the waveform 21 applied to the scanning signal wiring 8 is VgH and the low level voltage is VgL, the state where VgH is applied to the gate electrode of the pixel TFT 10, that is, when the pixel TFT 10 is on, A signal obtained by sampling the voltage of the external input signal line 13 is applied to the image signal line 9 by the N-channel TFT gate voltage waveform 22 or the P-channel gate voltage waveform 23, and the voltage Vs + is applied to the pixel electrode 31 via the pixel TFT 10. or Vs - applied at.

【0028】次に、画像信号の各フィールド毎に動作を
説明する。
Next, the operation will be described for each field of the image signal.

【0029】まず、あるフィールド目(n番目とする)
の期間においては、外部入力信号配線13に電圧Vs+
の信号が入力される。この信号をサンプリングして画像
信号配線9に伝達するタイミングにおいて、C−MOS
構成のスイッチング回路のPチャネルTFT12のゲー
ト電圧がロウレベルVpL、即ちオン状態になり、Nチ
ャネルTFT11のゲート電圧がロウレベルVnL、即
ちオフ状態となることにより、この期間の画素電極31
の電圧24はVs+になる。次に、PチャネルTFT1
2のゲート電圧がハイレベル、即ちオフ状態になった瞬
間に、各種の容量の影響で(Vs++ΔVp)の電圧に
上がる。
First, a certain field (the n-th field)
In the period, the voltage Vs +
Is input. At the timing when this signal is sampled and transmitted to the image signal wiring 9, the C-MOS
The gate voltage of the P-channel TFT 12 of the switching circuit having the configuration is at the low level VpL, that is, the on state, and the gate voltage of the N-channel TFT 11 is at the low level VnL, that is, the off state.
Voltage 24 becomes Vs + . Next, a P-channel TFT 1
At the moment when the gate voltage of No. 2 is at a high level, that is, in the off state, the voltage rises to (Vs + + ΔVp) due to various capacitances.

【0030】この時の電圧ΔVpは以下の式で表せる。The voltage ΔVp at this time can be expressed by the following equation.

【0031】[0031]

【数2】 ΔVp={Cgsp/(Cgsp+Cgs)}×(VpH−VpL) (2) 次に、前記n番目のフィールド目の走査信号配線8に印
加される電圧がロウレベルVgL、即ちオフ状態になっ
た瞬間にも、画素TFT10の寄生容量等の影響により
ΔVlcだけ電圧は下がる。
ΔVp = {Cgsp / (Cgsp + Cgs)} × (VpH−VpL) (2) Next, the voltage applied to the scan signal wiring 8 of the n-th field is the low level VgL, that is, the off state. Instantaneously, the voltage drops by ΔVlc due to the influence of the parasitic capacitance of the pixel TFT 10 and the like.

【0032】この時の電圧ΔVlcは以下の式で表せ
る。
The voltage ΔVlc at this time can be expressed by the following equation.

【0033】[0033]

【数3】 ΔVlc={Cgd/(Clc+Cgd)}×(VpH−VpL) (3) したがって、上記式(1)〜(3)より、奇数フィール
ド目の走査においては、外部よりVs+で入力された信
号電圧が、画素電極31には電圧(Vs++ΔVp−Δ
Vlc)として印加され、次のフィールドまで画素TF
T10の液晶容量に保持される。
ΔVlc = {Cgd / (Clc + Cgd)} × (VpH−VpL) (3) Therefore, according to the above equations (1) to (3), in the scan of the odd-numbered field, an external input is made at Vs +. The signal voltage applied to the pixel electrode 31 is a voltage (Vs + + ΔVp−Δ).
Vlc) and the pixel TF until the next field
It is held in the liquid crystal capacitance of T10.

【0034】次に、前記あるフィールド目の次のフィー
ルド目の走査においては、上記と同様に外部入力信号配
線13に電圧Vs-の信号が入力される。この信号をサ
ンプリングして画像信号配線9に伝達するタイミングに
おいて、C−MOS構成のスイッチング回路のNチャネ
ルTFT11電圧のゲート電圧はハイレベルVnH、即
ちオン状態になり、PチャネルTFT12のゲート電圧
はハイレベルVpH、即ちオフ状態となることにより、
この期間の画像信号配線9の電圧は、Vs-になる。
Next, in the next field th scanning of said certain th field, the voltage Vs to the external input signal lines 13 in the same manner as described above - signal is input. At the timing when this signal is sampled and transmitted to the image signal wiring 9, the gate voltage of the N-channel TFT 11 of the switching circuit having the C-MOS configuration is at the high level VnH, that is, the ON state, and the gate voltage of the P-channel TFT 12 is at the high level. Level VpH, that is, by being turned off,
Image voltage of the signal line 9 of this period, Vs - to become.

【0035】次に、NチャネルTFTのゲート電圧がロ
ウレベル即ちオフ状態になった瞬間に各種の容量の影響
で(Vs-−ΔVn)の電圧に下がる。
Next, at the moment when the gate voltage of the N-channel TFT goes to a low level, that is, the off state, the voltage drops to (Vs -- ΔVn) due to the influence of various capacitances.

【0036】この時のΔVn電圧は以下の式で表せる。The ΔVn voltage at this time can be expressed by the following equation.

【0037】[0037]

【数4】 ΔVn={Cgsn/(Cgsn+Cgs)}×(VnH−VnL) (4) 次に、前記(n+1番目)のフィールドの走査信号配線
8に印加される電圧がロウレベルVgL、即ちオフ状態
になった瞬間にも、画素TFT10の寄生容量等の影響
により前記のΔVlcだけ電圧が下がる。
ΔVn = {Cgsn / (Cgsn + Cgs)} × (VnH−VnL) (4) Next, the voltage applied to the scanning signal wiring 8 in the (n + 1) th field is at the low level VgL, that is, in the off state. Even at the moment, the voltage drops by ΔVlc due to the influence of the parasitic capacitance of the pixel TFT 10 and the like.

【0038】以上のように、(n+1)フィールド目の
走査においては、外部よりVs−で入力された信号電圧
が、画素電極31に電圧(Vs-−ΔVn−ΔVlc)
にて印加され、次のフィールドまで画素TFT10の液
晶容量に保持される。
As described above, in the scanning of the (n + 1) th field, the signal voltage input from the outside at Vs− is applied to the pixel electrode 31 by the voltage (Vs −ΔVn−ΔVlc).
And is held in the liquid crystal capacitance of the pixel TFT 10 until the next field.

【0039】即ち、外部から入力された振幅が|Vs+
−Vs-|の交流信号は、画素電極31に|Vs+−Vs
-+ΔVp+ΔVn|の電圧に増幅されて印加すること
が出来る。
That is, when the amplitude inputted from the outside is | Vs +
−Vs | is applied to the pixel electrode 31 by | Vs + −Vs
+ Vp + ΔVn | can be amplified and applied.

【0040】以上のように本発明の実施の形態によれ
ば、表示装置内に構成した駆動回路である、外部入力信
号をサンプリングする為のC−MOS構成のスイッチン
グ素子のPチャネルNチャネル各々のゲート電極と画像
信号配線間に容量を設け、極性反転されたVs+信号が
外部から入力された場合にはPチャネルTFTを動作さ
せ、Vs-信号が入力された場合にはNチャネルTFT
を独立に動作させる事により、表示装置を駆動するため
の外部周辺回路に電位変調回路を追加する必要なく、表
示装置の外部から入力された振幅が|Vs+−Vs-|の
交流信号を、画素電極に対し、|Vs+−Vs-+ΔVp
+ΔVn|の電圧に増幅して印加することが出来る。
As described above, according to the embodiment of the present invention, each of the P-channel and N-channel of the switching element of the C-MOS configuration for sampling the external input signal, which is the driving circuit formed in the display device, is used. provided a capacitor between the gate electrode and the image signal lines to operate the P-channel TFT when the polarity inverted Vs + signal is input from the outside, Vs - when the signal is input N-channel TFT
By operating the independently without the need to add a potential modulation circuit to an external peripheral circuit for driving the display device, the amplitude inputted from an external display device is | Vs + -Vs - | AC signal, | Vs + −Vs + ΔVp
+ ΔVn | can be amplified and applied.

【0041】なお、実施の形態においては、Pチャネル
TFTゲート・ソース間容量Cgsp17とNチャネル
TFTゲート・ソース間容量Cgsn18は、意図的に
形成された容量として説明を行ったが、これは各TFT
に寄生する容量としても良い。また、画素TFT10の
ドレイン側に液晶容量に印加された電圧を保持する為に
蓄積容量を設けても良い。さらに蓄積容量のTFTドレ
インとの対向側の電圧は、一定のレベルであれば任意で
良い。また、スイッチング素子はTFTに限らず、C−
MOS構成を有した半導体スイッチング素子であればよ
い。
In the embodiment, the P-channel TFT gate-source capacitance Cgsp17 and the N-channel TFT gate-source capacitance Cgsn18 have been described as intentionally formed capacitances.
May be used as a parasitic capacitance. Further, a storage capacitor may be provided on the drain side of the pixel TFT 10 to hold the voltage applied to the liquid crystal capacitor. Further, the voltage of the storage capacitor on the side opposite to the TFT drain may be arbitrary as long as it is at a certain level. Also, the switching element is not limited to the TFT,
Any semiconductor switching element having a MOS configuration may be used.

【0042】また、本発明の駆動回路、表示装置および
駆動方法は、実施の形態においては液晶表示装置に対し
て用いられるとして説明を行ったが、これに限定する必
要はなく、他にプラズマディスプレイ、EL(エレクト
ロルミネッセンス)ディスプレイ等に対し用いてもよ
い。
Although the drive circuit, the display device, and the drive method of the present invention have been described as being used for a liquid crystal display device in the embodiment, the present invention is not limited to this. , EL (electroluminescence) display and the like.

【0043】また、上記の説明においては、本発明の実
施の形態における駆動回路、表示装置および表示装置の
駆動方法について説明を行ったが、本発明は、上述した
本発明の全部または一部の手段の全部または一部の機能
をコンピュータにより実行させるためのプログラムおよ
び/またはデータを担持した媒体であり、コンピュータ
により読み取り可能且つ、読み取られた前記プログラム
および/またはデータが前記コンピュータと協動して前
記機能を実行する媒体として実現してもよい。
In the above description, the driving circuit, the display device, and the driving method of the display device according to the embodiment of the present invention have been described. However, the present invention relates to all or a part of the present invention. A medium that carries a program and / or data for causing a computer to execute all or a part of the function of the means. The medium is readable by a computer, and the program and / or data read therefrom cooperate with the computer. It may be realized as a medium for executing the above functions.

【0044】また、本発明は、上述した本発明の全部ま
たは一部の手段の全部または一部の機能をコンピュータ
により実行させるためのプログラムおよび/またはデー
タであり、前記コンピュータと協動して前記機能を実行
することを特徴とする情報集合体として実現してもよ
い。
The present invention also relates to a program and / or data for causing a computer to execute all or a part of the functions of all or part of the above-described means of the present invention. It may be realized as an information aggregate that performs a function.

【0045】また、上記において、データとは、データ
構造、データフォーマット、データの種類などを含む。
また、媒体とは、ROM等の記録媒体、インターネット
等の伝送媒体、光・電波・音波等の伝送媒体を含む。ま
た、担持した媒体とは、例えば、プログラムおよび/ま
たはデータを記録した記録媒体、やプログラムおよび/
またはデータを伝送する伝送媒体等をふくむ。
In the above description, data includes a data structure, a data format, a type of data, and the like.
The medium includes a recording medium such as a ROM, a transmission medium such as the Internet, and a transmission medium such as light, radio waves, and sound waves. Further, the carried medium is, for example, a recording medium on which a program and / or data is recorded, or a program and / or
Or, include a transmission medium for transmitting data.

【0046】さらに、コンピュータにより処理可能と
は、例えば、ROMなどの記録媒体の場合であれば、コ
ンピュータにより読みとり可能であることであり、伝送
媒体の場合であれば、伝送対象となるプログラムおよび
/またはデータが伝送の結果として、コンピュータによ
り取り扱えることであることを含み、情報集合体とは、
例えば、プログラムおよび/またはデータ等のソフトウ
エアを含むものである。
Further, the fact that the program can be processed by a computer means that the program can be read by a computer in the case of a recording medium such as a ROM, and the program and / or program to be transmitted in the case of a transmission medium. Or that the data can be handled by a computer as a result of transmission,
For example, it includes software such as a program and / or data.

【0047】したがって、以上説明した様に、本発明の
構成は、ソフトウェア的に実現しても良いし、ハードウ
ェア的に実現しても良い。
Therefore, as described above, the configuration of the present invention may be realized by software or hardware.

【0048】[0048]

【発明の効果】以上のように本発明は、表示装置内に外
部入力信号をサンプリングする為のC−MOS構成のス
イッチング素子のPチャネルNチャネル各々のゲート電
極と画像信号配線間に容量を設け、外部から入力される
極性反転された信号に応じてPチャネルトランジスタと
Nチャネルトランジスタとを独立に動作させる事によ
り、液晶表示装置を駆動するための周辺回路に電位変調
回路を追加する必要なく、画像信号出力回路の低消費電
力化が図れる。
As described above, according to the present invention, a capacitor is provided between the gate electrode of each of the P-channel and N-channel of the switching element of the C-MOS structure for sampling the external input signal in the display device and the image signal wiring. By independently operating the P-channel transistor and the N-channel transistor in response to a polarity-inverted signal input from the outside, there is no need to add a potential modulation circuit to a peripheral circuit for driving the liquid crystal display device. Power consumption of the image signal output circuit can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態におけるTFTアクティブ
マトリクス駆動LCDの表示要素の電気的等価回路図
FIG. 1 is an electrical equivalent circuit diagram of a display element of a TFT active matrix drive LCD according to an embodiment of the present invention.

【図2】本発明実施の形態における駆動波形のタイミン
グの説明のための図
FIG. 2 is a diagram for explaining timing of a driving waveform according to the embodiment of the present invention.

【図3】従来の対向反転駆動方法の駆動波形のタイミン
グの説明のための図
FIG. 3 is a diagram for explaining timings of driving waveforms in a conventional opposing inversion driving method.

【図4】従来のTFTと画素電極がマトリクス状に配置
された画像表示部分の等価回路図
FIG. 4 is an equivalent circuit diagram of a conventional image display portion in which TFTs and pixel electrodes are arranged in a matrix.

【符号の説明】[Explanation of symbols]

1 画素電極TFTのゲート電極に印加される電圧波形 2 画素電極TFTの画像信号配線に印加される電圧波
形 3 画素電極との間に液晶材料を保持する為の対向電極
に印加される電圧波形 4 画素電極TFTのゲート電極 5 画像信号配線 6 対向電極 7 画素電極 8 走査信号配線 9 画像信号配線 10 TFT 11 NチャネルTFT 12 PチャネルTFT 13 外部入力信号配線 14 NチャネルTFTゲート配線 15 PチャネルTFTゲート配線 16 画素TFTゲート・ソース間容量Cgs 17 PチャネルTFTゲート・ソース間容量Cgsp 18 NチャネルTFTゲート・ソース間容量Cgsn 19 液晶容量Clc 20 画素TFTのゲート電極と画素電極間の寄生容量
をCgd 21 走査信号配線8に印加される波形 22 NチャネルTFTゲート電圧波形 23 Pチャネルゲート電圧波形 24 画素電極の電圧 30 対向電極 31 画素電極
1 voltage waveform applied to the gate electrode of the pixel electrode TFT 2 voltage waveform applied to the image signal wiring of the pixel electrode TFT 3 voltage waveform applied to the counter electrode for holding the liquid crystal material between the pixel electrode and the TFT 4 Gate electrode of pixel electrode TFT 5 Image signal wiring 6 Counter electrode 7 Pixel electrode 8 Scanning signal wiring 9 Image signal wiring 10 TFT 11 N-channel TFT 12 P-channel TFT 13 External input signal wiring 14 N-channel TFT gate wiring 15 P-channel TFT gate Wiring 16 Pixel TFT gate-source capacitance Cgs 17 P-channel TFT gate-source capacitance Cgsp 18 N-channel TFT gate-source capacitance Cgsn 19 Liquid crystal capacitance Clc 20 Parasitic capacitance between the gate electrode and the pixel electrode of the pixel TFT is Cgd 21 Waveform applied to scanning signal wiring 8 22 N Channel TFT gate voltage waveform 23 P-channel gate voltage waveform 24 Voltage of pixel electrode 30 Counter electrode 31 Pixel electrode

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H093 NA16 NA32 NA33 NC09 NC11 NC18 NC34 ND38 ND42 5C006 AC09 BB16 BC13 BF11 BF37 FA46 FA47 5C080 AA05 AA06 AA10 BB05 DD26 EE19 EE29 FF11 JJ02 JJ03 JJ04  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 2H093 NA16 NA32 NA33 NC09 NC11 NC18 NC34 ND38 ND42 5C006 AC09 BB16 BC13 BF11 BF37 FA46 FA47 5C080 AA05 AA06 AA10 BB05 DD26 EE19 EE29 FF11 JJ02 JJ03 JJ04 JJ04

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 所定の入力信号の給電を受け、前記入力
信号の電位をサンプリングして画像信号の電位として画
像信号配線に出力するC―MOS構成の半導体 スイッチング素子と、前記C−MOS構成の半導体スイ
ッチング素子のPチャネルトランジスタおよびNチャネ
ルトランジスタのそれぞれのゲート電極と前記画像信号
配線との間にそれぞれ設けられた容量とを備えたことを
特徴とする駆動回路。
1. A semiconductor switching element having a C-MOS configuration for receiving a power supply of a predetermined input signal, sampling a potential of the input signal, and outputting the sampled potential as an image signal potential to an image signal wiring; A drive circuit comprising: a capacitor provided between each gate electrode of a P-channel transistor and an N-channel transistor of a semiconductor switching element and the image signal wiring.
【請求項2】 請求項1に記載の駆動回路と、 前記画像信号配線と互いに交差して、複数の格子領域を
形成する走査信号配線と、 前記複数の格子領域上にマトリックス状に配置された、
前記走査信号配線と前記画像信号配線とからの給電を受
ける半導体スイッチング素子と、 前記複数の格子領域上にマトリックス状に配置された、
前記半導体スイッチング素子を介して、前記画像信号配
線から供給される信号を表示材料に印加するための画素
電極と、 前記画素電極と対向して前記表示材料を保持する対向電
極とを備え、 前記画素電極に印加される信号の電位と前記対向電極の
電位との差は、前記所定の入力信号の電位と前記対向電
極の電位との差より大きいことを特徴とする表示装置。
2. The drive circuit according to claim 1, further comprising: a scanning signal line that crosses the image signal lines to form a plurality of grid regions; and a plurality of scanning signal lines arranged in a matrix on the plurality of grid regions. ,
A semiconductor switching element receiving power from the scanning signal wiring and the image signal wiring, and arranged in a matrix on the plurality of lattice areas;
A pixel electrode for applying a signal supplied from the image signal wiring to a display material through the semiconductor switching element; and a counter electrode that holds the display material in opposition to the pixel electrode. A display device, wherein a difference between a potential of a signal applied to an electrode and a potential of the counter electrode is larger than a difference between a potential of the predetermined input signal and a potential of the counter electrode.
【請求項3】 請求項2に記載の表示装置の駆動方法で
あって、 前記C−MOS構成の半導体スイッチング素子のPチャ
ネルトランジスタおよびNチャネルトランジスタのそれ
ぞれのゲート電極の電位を、それぞれ独立したタイミン
グで変化させることにより、前記画像信号の電位を変化
させて前記画素電極に信号を印加する工程を備えたこと
を特徴とする表示装置の駆動方法。
3. The method of driving a display device according to claim 2, wherein the potentials of the gate electrodes of the P-channel transistor and the N-channel transistor of the semiconductor switching element having the C-MOS configuration are set at independent timings. And changing the potential of the image signal to apply a signal to the pixel electrode.
【請求項4】 前記C−MOS構成の半導体スイッチン
グ素子のPチャネルトランジスタとNチャネルトランジ
スタとは、同時にはオン状態にならないことを特徴とす
る請求項3に記載の駆動回路の駆動方法。
4. The driving method according to claim 3, wherein the P-channel transistor and the N-channel transistor of the semiconductor switching element having the C-MOS configuration are not simultaneously turned on.
【請求項5】 前記C−MOS構成の半導体スイッチン
グ素子に入力される画像信号の電圧の極性は、表示画面
の1フィールド毎もしくは1走査線毎に反転することを
特徴とする請求項4または5に記載の駆動回路の駆動方
法。
5. The display device according to claim 4, wherein the polarity of the voltage of the image signal input to the semiconductor switching element having the C-MOS configuration is inverted for each field or each scanning line of the display screen. 3. The driving method of the driving circuit according to 1.,
【請求項6】 前記画像信号の電圧の絶対値は、前記極
性毎に異なることを特徴とする請求項5に記載の駆動回
路の駆動方法。
6. The driving method according to claim 5, wherein the absolute value of the voltage of the image signal is different for each of the polarities.
【請求項7】 前記C−MOS構成の半導体スイッチン
グ素子のPチャネルトランジスタがオン期間の前記画像
信号の電位をVs+、 前記C−MOS構成の半導体スイッチング素子のNチャ
ネルトランジスタがオン期間の前記画像信号の電位をV
-とすると、 前記画像信号の電位Vs+が印加される場合は、前記対
向電極に対する前記画素電極の電位が高く、 前記画像信号の電位Vs-が印加される場合は、前記対
向電極に対する前記画素電極の間の電位が低いことを特
徴とする請求項6に記載の表示装置の駆動方法。
7. The potential of the image signal when the P-channel transistor of the semiconductor switching element having the C-MOS configuration is on is Vs + , and the image when the N-channel transistor of the semiconductor switching element having the C-MOS configuration is on. Signal potential is V
s - When, if the image signal potential Vs + is applied, the potential of the pixel electrode with respect to the counter electrode is high, the potential of the image signal Vs - If is applied, the relative to the counter electrode 7. The method according to claim 6, wherein a potential between the pixel electrodes is low.
【請求項8】 前記対向電極の電位は一定であることを
特徴とする請求項3に記載の表示装置の駆動方法。
8. The method according to claim 3, wherein the potential of the counter electrode is constant.
【請求項9】 請求項2から8のいずれかに記載の本発
明の全部または一部の手段の全部または一部の機能をコ
ンピュータにより実行させるためのプログラムおよび/
またはデータを担持した媒体であって、コンピュータに
より処理可能なことを特徴とする媒体。
9. A program and / or a program for causing a computer to execute all or a part of the functions of all or part of the present invention according to any one of claims 2 to 8.
Alternatively, a medium that carries data and can be processed by a computer.
【請求項10】 請求項2から8のいずれかに記載の本
発明の全部または一部の手段の全部または一部の機能を
コンピュータにより実行させるためのプログラムおよび
/またはデータであることを特徴とする情報集合体。
10. A program and / or data for causing a computer to execute all or a part of the functions of all or a part of the present invention according to any one of claims 2 to 8. Information aggregate to do.
JP2000209116A 2000-07-10 2000-07-10 Driving circuit, display device and driving method Pending JP2002023708A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000209116A JP2002023708A (en) 2000-07-10 2000-07-10 Driving circuit, display device and driving method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000209116A JP2002023708A (en) 2000-07-10 2000-07-10 Driving circuit, display device and driving method

Publications (1)

Publication Number Publication Date
JP2002023708A true JP2002023708A (en) 2002-01-25

Family

ID=18705575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000209116A Pending JP2002023708A (en) 2000-07-10 2000-07-10 Driving circuit, display device and driving method

Country Status (1)

Country Link
JP (1) JP2002023708A (en)

Similar Documents

Publication Publication Date Title
US10950323B2 (en) Shift register unit, control method thereof, gate driving device, display device
US7330180B2 (en) Circuit and method for driving a capacitive load, and display device provided with a circuit for driving a capacitive load
KR100759974B1 (en) A liquid crystal display apparatus and a driving method thereof
JP2997356B2 (en) Driving method of liquid crystal display device
TWI254909B (en) Display device and driving circuit for the same, display method
JP2002041001A (en) Picture display device and driving method thereof
JP2001282205A (en) Active matrix type liquid crystal display device and method for driving the same
JPH09134152A (en) Liquid-crystal display device
US20060119560A1 (en) Clock generating circuit and a display device having the same
JPS62218943A (en) Liquid crystal display device
CN100388330C (en) Display device
US8581814B2 (en) Method for driving pixels of a display panel
JP3147104B2 (en) Active matrix type liquid crystal display device and driving method thereof
US11087706B2 (en) Display driving circuit having source auxiliary circuit and gate auxiliary circuit and driving method thereof, display panel and display device
JP2002014322A (en) Dot-reverse type active matrix liquid crystal display device
JPH05303354A (en) Active matrix substrate
JP4022990B2 (en) Active matrix type liquid crystal display device
JPH1039277A (en) Liquid crystal display device, and driving method therefor
EP1540634B1 (en) Active matrix display device
JP2001343945A (en) Planar display device
US8018416B2 (en) Driving circuit with output control circuit and liquid crystal display using same
JP2007206469A (en) Liquid crystal display device
JP2002023708A (en) Driving circuit, display device and driving method
JP3968925B2 (en) Display drive device
KR100640047B1 (en) Liquid Crystal Display Device