JP2002016026A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device

Info

Publication number
JP2002016026A
JP2002016026A JP2000198472A JP2000198472A JP2002016026A JP 2002016026 A JP2002016026 A JP 2002016026A JP 2000198472 A JP2000198472 A JP 2000198472A JP 2000198472 A JP2000198472 A JP 2000198472A JP 2002016026 A JP2002016026 A JP 2002016026A
Authority
JP
Japan
Prior art keywords
group
film
polishing
slurry
particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000198472A
Other languages
Japanese (ja)
Other versions
JP3910785B2 (en
JP2002016026A5 (en
Inventor
Fukugaku Minami
学 南幅
Hiroyuki Yano
博之 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000198472A priority Critical patent/JP3910785B2/en
Publication of JP2002016026A publication Critical patent/JP2002016026A/en
Publication of JP2002016026A5 publication Critical patent/JP2002016026A5/ja
Application granted granted Critical
Publication of JP3910785B2 publication Critical patent/JP3910785B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

PROBLEM TO BE SOLVED: To protect Cu damascene wiring against erosion. SOLUTION: Slurry contains potassium persulfate as an oxidizing agent, potassium dodecyl benzenesulfonate as an surface-active agent, and silica as abrasive particles and pH controlled to 8 by adding potassium hydroxide, and an unwanted Cu film 5 located outside a wiring groove 3 is removed through a CMP method by the use of the slurry.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、CMP(Chemical
Mechanical Polishing)工程を有する半導体装置の製
造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention
The present invention relates to a method for manufacturing a semiconductor device having a mechanical polishing process.

【0002】[0002]

【従来の技術】近年、LSIの高速化(素子の動作スピ
ードの向上)に伴い、チップ内の回路−回路間を繋ぐ、
長距離配線(グローバル配線)のRC遅延の改善が課題
となっている。
2. Description of the Related Art In recent years, with the increase in the speed of LSIs (improvement of the operation speed of elements), circuits between circuits in a chip are connected.
Improvement of RC delay of long-distance wiring (global wiring) has been an issue.

【0003】また、配線の信頼性向上も重要な改善項目
となっており、これまで多く使用されている配線材料で
あるAl(ρ:3μΩcm、mp:660℃)よりも低抵抗かつ高
融点の配線材料が望まれている。
Further, improvement of wiring reliability is also an important improvement item, and has a lower resistance and a higher melting point than Al (ρ: 3 μΩcm, mp: 660 ° C.), which is a wiring material that has been widely used so far. Wiring materials are desired.

【0004】この種の配線材料として期待されているの
が、Cu(ρ:1.8μΩcm、mp:1083℃)である。Cuを
配線材料として使用する場合、(1)CuのRIE(Re
active Ion Etching)加工が困難であること、(2)C
uの拡散を防止するために配線の四面をバリアメタルで
囲む必要があること、(3)工程数を削減するためにデ
ュアルダマシンプロセスを採用する必要があることな
ど、種々の理由により、CMPの導入は必須である。
[0004] Cu (ρ: 1.8 µΩcm, mp: 1083 ° C) is expected as this type of wiring material. When Cu is used as a wiring material, (1) RIE (Re
active Ion Etching) Difficulty of processing, (2) C
Due to various reasons, for example, it is necessary to surround the four surfaces of the wiring with barrier metal to prevent the diffusion of u, and (3) it is necessary to adopt a dual damascene process to reduce the number of steps. Introduction is mandatory.

【0005】しかし、従来のCu−CMPは、グローバ
ル配線のように配線断面積が大きい配線(幅が広く、か
つ深い埋め込み配線)の加工は大変苦手としている。す
なわち、グローバル配線等の配線を形成する場合、除去
すべきCuの量が多く(例えばCu膜厚に関して600
nm)、大きなエロージョン(=ディッシング+シニン
グ)が生じてしまう。その結果、配線断面積に大きなロ
スが発生し、低抵抗のCuを用いても配線抵抗が上昇す
るという問題が起こる。この問題から分かるように、C
u−CMPの最大の課題の一つは、如何にエロージョン
を抑制するかにある。
However, the conventional Cu-CMP is very difficult to process a wiring having a large wiring cross-sectional area (a wide and deep buried wiring) such as a global wiring. That is, when wiring such as global wiring is formed, the amount of Cu to be removed is large (for example, 600
nm), and large erosion (= dishing + thinning) occurs. As a result, a large loss occurs in the wiring cross-sectional area, and there is a problem that the wiring resistance is increased even if low-resistance Cu is used. As can be seen from this problem, C
One of the biggest problems of u-CMP is how to suppress erosion.

【0006】通常、Cu−CMPを行う場合、研磨粒子
だけではCuを削ることが難しいので、Cuと錯体を形
成する、スラリーに対して不溶性(不溶性錯体)の錯体
を形成する錯化剤と、Cu表面を酸化する酸化剤とを利
用している。
Usually, when performing Cu-CMP, it is difficult to remove Cu only with abrasive particles. Therefore, a complexing agent that forms a complex with Cu and forms a complex insoluble in slurry (insoluble complex), An oxidizing agent that oxidizes the Cu surface is used.

【0007】すなわち、酸化剤でCu表面を酸化し、研
磨粒子による研磨が容易なCu酸化物を形成するととも
に、錯化剤でCu表面にCuの錯体(保護膜)を形成
し、Cu表面の過剰酸化を防止する。上記錯体はスラリ
ー中で不溶性のものである。このような酸化物および保
護膜を形成することと、それらを研磨粒子で削ることを
繰り返すことで、Cuの研磨を進めていく。このため、
CMP特性は保護膜の性質によって決定されることが多
い。
That is, the Cu surface is oxidized with an oxidizing agent to form a Cu oxide which can be easily polished by abrasive particles, and a complexing agent forms a Cu complex (protective film) on the Cu surface with a complexing agent. Prevents excessive oxidation. The complex is insoluble in the slurry. By repeatedly forming such an oxide and a protective film and shaving them with abrasive particles, the polishing of Cu proceeds. For this reason,
The CMP characteristics are often determined by the properties of the protective film.

【0008】一般に、エロージョンを小さく抑えるため
の保護膜をデザインする場合、主に(1)研磨速度の荷
重依存性を大きくすること、(2)研磨速度の研磨粒子
濃度依存性を小さくすることの2点に注目してスラリー
開発が行われる。
In general, when designing a protective film for suppressing erosion, it is mainly necessary to (1) increase the load dependency of the polishing rate and (2) reduce the polishing particle concentration dependency of the polishing rate. Slurry development will be conducted focusing on two points.

【0009】すなわち、(1)に注目したスラリー開発
は、凹凸のある構造に対し、高荷重の加わる凸部を速や
かに平らにし、凹部を低荷重で研磨速度が遅い状態でC
uの研磨を行っていけば、エロージョンを小さくできる
観点からのものであり、(2)に注目したスラリー開発
は、どんなスラリーでもエロージョンは少なからず生じ
るので、凹部に研磨粒子が溜まってくると、低荷重にも
かかわらずCuの研磨速度が上昇し、エロージョンが拡
大してしまうことを防止する観点からのものである。よ
って、(1)と(2)の基本特性をおさえていくことは
重要である。
That is, in the development of the slurry focused on (1), in the case of a structure having irregularities, a convex portion to which a high load is applied is quickly flattened, and a concave portion is formed under a low load and a polishing rate is low.
If the polishing of u is performed, the erosion can be reduced. From the viewpoint of (2), the development of the slurry focuses on any slurry. This is from the viewpoint of preventing the polishing rate of Cu from increasing despite the low load, and preventing the erosion from expanding. Therefore, it is important to control the basic characteristics of (1) and (2).

【0010】例えば、従来のスラリーとして、酸化剤と
して過硫酸アンモニウム、錯化剤としてキナルジン酸、
研磨粒子としてアルミナを含むものを用い、Cu−CM
Pを行った場合、以下のような研磨特性を示す。
For example, as a conventional slurry, ammonium persulfate as an oxidizing agent, quinaldic acid as a complexing agent,
Using abrasive particles containing alumina, Cu-CM
When P is performed, the following polishing characteristics are exhibited.

【0011】研磨速度の荷重依存性は図8に示すよう
に、使用時の研磨荷重が300g/cm2 で研磨速度は
440nm/min、低荷重になるにつれて研磨速度
は、研磨荷重が200g/cm2 で353nm/mi
n、研磨荷重が100g/cm2 で245nm/min
といった具合に減少していく。
As shown in FIG. 8, the load dependency of the polishing rate is as shown in FIG. 8, and the polishing rate during use is 300 g / cm 2 and the polishing rate is 440 nm / min. 353 nm / mi at 2
n, 245 nm / min when the polishing load is 100 g / cm 2
And so on.

【0012】一方、研磨速度の粒子濃度依存性は図9に
示すように、研磨荷重が300g/cm2 の条件で、粒
子濃度が0%で100nm/min、粒子濃度が0.5
%で440nm/min、粒子濃度が1%で420nm
/minとなっており、粒子濃度が0.1%以上で研磨
速度は飽和する。
On the other hand, as shown in FIG. 9, the dependence of the polishing rate on the particle concentration is 100 nm / min at a particle concentration of 0% and 0.5% under a polishing load of 300 g / cm 2.
% At 440 nm / min and particle concentration at 1% at 420 nm
/ Min, and the polishing rate is saturated when the particle concentration is 0.1% or more.

【0013】このような研磨特性を有するスラリーを用
いて、例えば幅100μmのCu配線を形成すると、図
10に示すように、ジャストポリッシュではエロージョ
ンを20nm程度に抑えられるが、ジャストポリッシュ
に対してオーバーポリッシュを30%、60%と加えて
いくと、エロージョンはそれぞれ100nm、180n
mと拡大していく。これは、低荷重時(100g/cm
2 )の研磨速度(245nm/min)が速いからであ
る。
When a Cu wiring having a width of, for example, 100 μm is formed by using a slurry having such polishing characteristics, erosion can be suppressed to about 20 nm by just polishing as shown in FIG. When the polish is added to 30% and 60%, the erosion becomes 100nm and 180n respectively.
m. This is at low load (100 g / cm
This is because the polishing rate (245 nm / min) of 2 ) is high.

【0014】半導体装置の製造時のプロセスマージンを
考慮すると、30%のオーバーポリッシュでエロージョ
ンを50nm以下に制御する必要がある。これは、従来
のCu−CMPでは到達することが困難な値である。
In consideration of a process margin in manufacturing a semiconductor device, it is necessary to control erosion to 50 nm or less with 30% overpolishing. This is a value that is difficult to reach with conventional Cu-CMP.

【0015】ところで、Al配線としては、従来よりR
IEで形成する凸型配線が多く使用されていたが、近
年、CMPで形成するダマシン配線が期待されている。
その理由は、凸型配線からダマシン配線に変えるだけ
で、工程数の削減、信頼性の向上および歩留まりの向上
というメリットが得られるかである。そのため、Al−
CMPの確立も一方では望まれている。
By the way, as the Al wiring, R
Although a convex wiring formed by IE has been widely used, a damascene wiring formed by CMP is expected in recent years.
The reason is that merely changing from the convex wiring to the damascene wiring can provide the advantages of reducing the number of processes, improving reliability, and improving the yield. Therefore, Al-
On the other hand, establishment of CMP is also desired.

【0016】しかし、Al−CMPには以下のような問
題がある。まず、AlはCuよりもコロージョン(腐
食)が発生し易いという問題がある。さらに、AlはC
uよりも柔らかいために、キズ(スクラッチ)が生じ易
いという問題がある。Al−CMPを確立するために、
これらの問題を解決することに加えて、Cu−CMPと
同様にエロージョンを抑制する技術を開発しなければな
らい。すなわち、Al−CMPは、Cu−CMPよりも
技術的なハードルが高いといえる。
However, Al-CMP has the following problems. First, Al has a problem that corrosion (corrosion) occurs more easily than Cu. Further, Al is C
Since it is softer than u, there is a problem that a scratch (scratch) is easily generated. To establish Al-CMP,
In addition to solving these problems, a technique for suppressing erosion as in Cu-CMP must be developed. That is, it can be said that Al-CMP has a higher technical hurdle than Cu-CMP.

【0017】[0017]

【発明が解決しようとする課題】上述の如く、従来のメ
タルCMPを用いてダマシン配線を形成する場合、特に
グローバル配線を形成する場合、必要なレベルまでエロ
ージョンを小さくすることが困難であるという問題があ
った。
As described above, it is difficult to reduce the erosion to a required level when a conventional metal CMP is used to form a damascene wiring, particularly when a global wiring is formed. was there.

【0018】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、低エロージョンのメタ
ルCMPを実現できるCMP工程を有する半導体装置の
製造方法を提供することにある。
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a method of manufacturing a semiconductor device having a CMP process capable of realizing low erosion metal CMP.

【0019】[0019]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。すなわち、本発明に係る半導体装置の
製造方法は、表面に溝を有する絶縁膜上に、前記溝を埋
め込むように、金属を主成分とする導電膜を堆積する工
程と、前記導電膜の表面に前記金属と錯体を形成する化
合物と、界面活性剤と、研磨粒子とを含むスラリーを用
いたCMP法により、前記溝の外の前記導電膜を除去す
る工程とを有するものである。
SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, typical ones are briefly described as follows. That is, a method for manufacturing a semiconductor device according to the present invention includes the steps of: depositing a conductive film containing a metal as a main component on an insulating film having a groove on the surface so as to fill the groove; A step of removing the conductive film outside the groove by a CMP method using a slurry containing a compound that forms a complex with the metal, a surfactant, and abrasive particles.

【0020】このような構成であれば、従来スラリー中
に存在しない界面活性剤の影響で、導電膜のエロージョ
ンを効果的に抑制できるようになる。界面活性剤による
エロージョン抑制効果の詳細なメカニズムは明らかでは
ないが、界面活性剤による導電膜の表面へのパッシベー
ト効果が関与していると考えられる。
With such a configuration, the erosion of the conductive film can be effectively suppressed due to the effect of a surfactant which does not exist in the conventional slurry. Although the detailed mechanism of the erosion suppression effect by the surfactant is not clear, it is considered that the passivation effect on the surface of the conductive film by the surfactant is involved.

【0021】本発明の上記ならびにその他の目的と新規
な特徴は、本明細書の記載および添付図面によって明ら
かになるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0022】[0022]

【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態(以下、実施形態という)を説明する。
Embodiments of the present invention (hereinafter, referred to as embodiments) will be described below with reference to the drawings.

【0023】(第1の実施形態)図1は、本発明の第1
の実施形態に係るCuダマシン配線の形成方法を示す工
程断面図である。上記Cuダマシン配線は、例えばDR
AMや高速ロジックLSIに用いるものである。
(First Embodiment) FIG. 1 shows a first embodiment of the present invention.
FIG. 9 is a process cross-sectional view illustrating the method of forming the Cu damascene wiring according to the embodiment. The Cu damascene wiring is, for example, DR
It is used for AM and high-speed logic LSI.

【0024】まず、図1(a)に示すように、シリコン
基板1上にSiO2 系の層間絶縁膜2を堆積し、次に層
間絶縁膜2の表面に深さ400nmの配線溝3を形成
し、次にスパッタリング法により厚さ30nmのTaN
ライナー膜4を堆積し、続いてスパッタリング法を用い
てシード層としての厚さ50nmのCu膜を形成し、さ
らにメッキ法を用いて配線本体としての厚さ400nm
のCu膜を形成し、合計膜厚が450nmのCu膜5を
TaNライナー膜4上に形成する。
First, as shown in FIG. 1A, an SiO 2 -based interlayer insulating film 2 is deposited on a silicon substrate 1, and then a wiring groove 3 having a depth of 400 nm is formed on the surface of the interlayer insulating film 2. And then a 30 nm thick TaN
A liner film 4 is deposited, a Cu film having a thickness of 50 nm is formed as a seed layer by using a sputtering method, and a Cu film having a thickness of 400 nm is formed as a wiring body by using a plating method.
Is formed, and a Cu film 5 having a total thickness of 450 nm is formed on the TaN liner film 4.

【0025】次に図1(b)に示すように、配線溝3の
外部の不要なCu膜5を本発明のCu−CMP用のスラ
リーを用いたCMP法により除去する(ファーストポリ
ッシング)。本実施形態では、2ステップのCMP(フ
ァーストポリッシング+セカンドポリッシング)で不要
なCu膜5等の膜を除去する。その理由はエロージョン
を極力小さくするためであり、ファーストポリッシング
ではTaNライナー膜4できちんと研磨を止めることも
重要である。
Next, as shown in FIG. 1B, the unnecessary Cu film 5 outside the wiring groove 3 is removed by the CMP method using the slurry for Cu-CMP of the present invention (first polishing). In the present embodiment, unnecessary films such as the Cu film 5 are removed by two-step CMP (first polishing + second polishing). The reason is to reduce erosion as much as possible, and it is also important to stop polishing with the TaN liner film 4 properly in the first polishing.

【0026】ここでは、本発明のCu−CMP用のスラ
リーとして、酸化剤として過硫酸カリウム、錯化剤とし
てドデシルベンゼンスルホン酸カリウム、研磨粒子とし
てシリカをそれぞれ含み、スラリーpHを水酸化カリウ
ム(pH調整剤)により8に制御したものを使用する。
Here, the slurry for Cu-CMP of the present invention contains potassium persulfate as an oxidizing agent, potassium dodecylbenzenesulfonate as a complexing agent, and silica as abrasive particles, and the slurry is adjusted to potassium hydroxide (pH (Control agent) is used.

【0027】研磨粒子としてシリカを用いた理由は、第
1に、上記スラリー成分(酸化剤、錯化剤、pH調整
剤)を含むスラリー溶液中ではシリカが安定分散するこ
と、第2に、TaNライナー膜4に対する研磨力が小さ
いからである。
The reason for using silica as abrasive particles is that, first, silica is stably dispersed in a slurry solution containing the above slurry components (oxidizing agent, complexing agent, pH adjuster). Second, TaN This is because the polishing force for the liner film 4 is small.

【0028】図2および図3に、上記本発明のスラリー
を用いた場合のCu研磨速度の研磨荷重依存性および研
磨粒子濃度依存性をそれぞれ示す。これらの図から、本
発明のCu−CMPは、従来のCu−CMP(図8、図
9)に比べて、使用開始時の研磨荷重(=300g/c
2 )の研磨速度が50nm/minと遅いが、研磨荷
重が高くなると急激に研磨速度が速くなり、またCu研
磨速度の研磨粒子濃度依存性に関しては小さいことが分
かる。このような研磨特性となった理由は、ドデシルベ
ンゼンスルホン酸カリウムのCu表面へのパッシベート
効果によるものと考えられる。
FIGS. 2 and 3 show the dependence of the polishing rate on the polishing load and the concentration of the abrasive particles when the slurry of the present invention is used, respectively. From these figures, it can be seen that the polishing load (= 300 g / c) at the start of use of the Cu-CMP of the present invention is higher than that of the conventional Cu-CMP (FIGS. 8 and 9).
It can be seen that the polishing rate of m 2 ) is as low as 50 nm / min, but the polishing rate sharply increases as the polishing load increases, and the dependence of the Cu polishing rate on the abrasive particle concentration is small. It is considered that the reason for such polishing characteristics is due to the passivation effect of potassium dodecylbenzenesulfonate on the Cu surface.

【0029】上記本発明のスラリーを用いた場合の研磨
条件は、例えば研磨パッドがIC1000、研磨荷重
(DF):300g/cm2 、トップリング(TR)回
転数:100rpm、ターンテーブル(TT)回転数:
100rpmである。
The polishing conditions when the slurry of the present invention is used are, for example, a polishing pad of IC1000, a polishing load (DF) of 300 g / cm 2 , a top ring (TR) rotation speed of 100 rpm, and a turntable (TT) rotation. number:
100 rpm.

【0030】この場合、研磨初期は基板上に凹凸がある
ため、凸部の研磨荷重は設定値(300g/cm2 )よ
りも高くなる。本実施形態では、Cu配線のライン幅と
Cu配線間のスペース幅との比(ライン&スペース)を
1、言い換えれば配線パターン密度を50%とする(図
には簡単のためには配線1本分の領域しか示していな
い)。この場合、実質的には600g/cm2 程度の研
磨荷重が加わっていると予想される。このときの研磨速
度は約300nm/minであるため、1分程度の研磨
時間で基板上の凹凸は消滅する。
In this case, since the substrate has irregularities in the initial stage of polishing, the polishing load of the convex portion becomes higher than the set value (300 g / cm 2 ). In the present embodiment, the ratio (line & space) between the line width of the Cu wiring and the space width between the Cu wirings is 1, in other words, the wiring pattern density is 50%. Minute area). In this case, it is expected that a polishing load of about 600 g / cm 2 is substantially applied. Since the polishing rate at this time is about 300 nm / min, the irregularities on the substrate disappear in a polishing time of about 1 minute.

【0031】残りのCu膜厚は150nmである。基板
上がフラットになると、研磨荷重は300g/cm2
なるため、Cuの研磨速度は50nm/minとなる。
したがって、3分間研磨を行うとCu膜5の不要部分の
大半を削ることができる。
The remaining Cu film thickness is 150 nm. When the substrate is flat, the polishing load is 300 g / cm 2, and the polishing rate of Cu is 50 nm / min.
Therefore, if the polishing is performed for three minutes, most of the unnecessary portion of the Cu film 5 can be removed.

【0032】しかし、本実施形態では、プロセスマージ
ンを見越し、オーバーポリッシュを行う。この場合、図
4に示すように、エロージョンが若干生じるものの、オ
ーバーポリッシュ時のCu配線部のCu膜5への研磨荷
重が設定値の300g/cm 2 よりも小さくなるので、
研磨速度はさらに遅くなり、エロージョンを小さく抑え
られる。
However, in this embodiment, the process merge
In anticipation of over-polishing. In this case, the figure
As shown in Fig. 4, although some erosion occurs,
Load on the Cu film 5 of the Cu wiring part during bar polishing
Weight is the set value of 300 g / cm TwoSmaller than
Polishing rate is even slower, keeping erosion small
Can be

【0033】また、TaNライナー膜4の研磨速度もド
デシルベンゼンスルホン酸カリウムが含まれていること
によって、それが添加されていない場合に比べて1/5
(2nm/min)に抑えられ、TaNライナー膜4で
しっかりと研磨を停止することができる。
Also, the polishing rate of the TaN liner film 4 is 1/5 that of the case where potassium dodecylbenzenesulfonate is not contained because of containing potassium dodecylbenzenesulfonate.
(2 nm / min), and the polishing can be stopped firmly by the TaN liner film 4.

【0034】最後に、図1(c)に示すように、配線溝
3の外部の不要なTaNライナー膜4およびファースト
ポリッシングで取り残した不要なCu膜4をCMP法に
より除去する(セカンドポリッシュ)。
Finally, as shown in FIG. 1C, the unnecessary TaN liner film 4 outside the wiring groove 3 and the unnecessary Cu film 4 left by the first polishing are removed by the CMP method (second polishing).

【0035】セカンドポリッシュでは、Cu膜5、Ta
Nライナー膜4および層間絶縁膜2の研磨速度をそれぞ
れ20nm/minに制御できるスラリー、例えば酸化
剤として過酸化水素、錯化剤としてキノリン酸、研磨粒
子としてシリカを含んだものを使用する。
In the second polish, the Cu film 5, Ta
A slurry capable of controlling the polishing rate of each of the N liner film 4 and the interlayer insulating film 2 to 20 nm / min, for example, a slurry containing hydrogen peroxide as an oxidizing agent, quinolinic acid as a complexing agent, and silica as abrasive particles is used.

【0036】上記スラリーを用いた場合の研磨条件は、
例えば研磨パッド:Politex−Pad、DF:3
00g/cm2 、TR回転数:50rpm、TT回転
数:50rpm、研磨時間:60秒である。
The polishing conditions when using the above slurry are as follows:
For example, polishing pad: Politex-Pad, DF: 3
00 g / cm 2 , TR rotation speed: 50 rpm, TT rotation speed: 50 rpm, polishing time: 60 seconds.

【0037】以上述べた本実施形態のCuダマシン配線
の形成方法によれば、仕上がったCuダマシン配線のエ
ロージョンを、例えば配線幅100μmで30nm程度
という小さい値にできることを確認した。
According to the method for forming a Cu damascene wiring of the present embodiment described above, it was confirmed that the erosion of the finished Cu damascene wiring can be made as small as about 30 nm with a wiring width of 100 μm, for example.

【0038】(第2の実施形態)次に本発明の第2の実
施形態に係るCuダマシン配線の形成方法について説明
する。上記Cuダマシン配線は、例えばDRAMや高速
ロジックLSIに用いるものである。なお、本形成方法
の工程断面図は、第1の実施例のそれと同じなので、図
1を参照しながら説明する。
(Second Embodiment) Next, a method for forming a Cu damascene wiring according to a second embodiment of the present invention will be described. The Cu damascene wiring is used for, for example, a DRAM or a high-speed logic LSI. The cross-sectional view of the process of the present forming method is the same as that of the first embodiment, and therefore will be described with reference to FIG.

【0039】本実施形態が第1の本実施形態と異なる点
は、SiO2 系の層間絶縁膜ではなく、有機成分を含む
層間絶縁膜(有機系の層間絶縁膜)を用いることにあ
る。この種の層間絶縁膜は、SiO2 系の層間絶縁膜に
比べて、機械的強度が弱い。
This embodiment differs from the first embodiment in that an interlayer insulating film containing an organic component (organic interlayer insulating film) is used instead of an SiO 2 -based interlayer insulating film. This kind of interlayer insulating film has lower mechanical strength than an SiO 2 based interlayer insulating film.

【0040】使用する層間絶縁膜の種類が変わった結
果、CMPに使用するスラリーも第1の実施形態とは変
わる。具体的には、ファーストポリッシングでは、酸化
剤として過硫酸アンモニウム、錯化剤としてキナルジン
酸、界面活性剤としてドデシルベンゼンスルホン酸カリ
ウム、研磨粒子としてシリカ85%、アルミナ15%の
混合粒子を含み、スラリーpHを水酸化カリウムにより
8.5に制御したスラリーを用いる。
As a result of changing the type of interlayer insulating film used, the slurry used for CMP also differs from that of the first embodiment. Specifically, the first polishing includes ammonium persulfate as an oxidizing agent, quinaldic acid as a complexing agent, potassium dodecylbenzenesulfonate as a surfactant, 85% silica as abrasive particles, and 15% alumina mixed particles. Is adjusted to 8.5 with potassium hydroxide.

【0041】ここで、混合粒子は、第1の研磨粒子(こ
こでは一次粒径が20nmのシリカ)の表面および内部
に第2の研磨粒子(ここではアルミナ)の微結晶が点在
してなる一つの粒子である。本実施形態の場合、この一
つの混合粒子を構成するシリコンおよびアルミナの割合
がそれぞれ85%および15%となっている。このよう
な混合粒子は、フュームド法で形成することができる。
Here, the mixed particles consist of fine particles of second abrasive particles (here, alumina) scattered on the surface and inside of the first abrasive particles (here, silica having a primary particle size of 20 nm). One particle. In the case of the present embodiment, the proportions of silicon and alumina constituting one mixed particle are 85% and 15%, respectively. Such mixed particles can be formed by a fumed method.

【0042】研磨粒子として混合粒子を用いる理由は以
下の通りである。
The reason for using the mixed particles as the abrasive particles is as follows.

【0043】上記スラリーpHの場合、シリカはマイナ
スに帯電し、プラスに帯電しているCu膜5と良くなじ
む。そのため、図1(b)の工程で、ファーストポリッ
シングの終了時に、Cu膜5および有機系の層間絶縁膜
5が被研磨基体として共存した状態になると、研磨速度
の粒子濃度依存性の高い、有機系の層間絶縁膜5におい
てエロージョンが大きくなってしまう。
In the case of the above slurry pH, the silica is negatively charged, and is compatible with the positively charged Cu film 5. Therefore, if the Cu film 5 and the organic interlayer insulating film 5 coexist as a substrate to be polished at the end of the first polishing in the step of FIG. Erosion increases in the system interlayer insulating film 5.

【0044】そこで、本実施形態では、マイナスに帯電
したシリカの周りにプラスに帯電したアルミナが局所的
に存在する、全体としてはほぼ中性の混合粒子を研磨粒
子として用いることで、シリカが有機系の層間絶縁膜5
になじみ過ぎることを防止でき、その結果として有機系
の層間絶縁膜5におけるエロージョンの抑制できるよう
になる。
Therefore, in the present embodiment, silica particles that are positively charged are locally present around the negatively charged silica, and generally neutral mixed particles are used as abrasive particles. System interlayer insulating film 5
It is possible to prevent excessive bleeding, and as a result, erosion in the organic interlayer insulating film 5 can be suppressed.

【0045】図5および図6に、上記本発明のスラリー
を用いた本実施形態のCMPのCu研磨速度の研磨荷重
依存性およびCu研磨速度の研磨粒子濃度依存性をそれ
ぞれ示す。
FIGS. 5 and 6 show the dependency of the Cu polishing rate on the polishing load and the dependency of the Cu polishing rate on the abrasive particle concentration in the CMP of this embodiment using the slurry of the present invention.

【0046】図5から、本実施形態のCu−CMPでは
過硫酸アンモニウムを含むスラリーを使用しているた
め、第1の実施形態に比べて(図2、図3)、Cu研磨
速度は速くなっているが、エロージョンの観点から重要
だと考えられる、DF:100g/cm2 以下の研磨荷
重領域においては研磨速度十分に遅くなっていることが
分かる。
As shown in FIG. 5, the Cu-CMP of this embodiment uses a slurry containing ammonium persulfate, so that the Cu polishing rate is higher than that of the first embodiment (FIGS. 2 and 3). However, it can be seen that the polishing rate is sufficiently slow in a polishing load region of DF: 100 g / cm 2 or less, which is considered important from the viewpoint of erosion.

【0047】また、従来のCu−CMP(図8、図9)
に比べて、使用開始時の研磨荷重(=300g/c
2 )のCu研磨速度は50nm/minと遅いが、研
磨荷重が高くなると急激にCu研磨速度が速くなり、ま
たCu研磨速度の研磨粒子濃度依存性に関しては小さい
ことが分かる。このような研磨特性となった理由は、ド
デシルベンゼンスルホン酸カリウムのCu表面へのパッ
シベート効果によるものと考えられる。
Further, a conventional Cu-CMP (FIGS. 8 and 9)
Polishing load at the start of use (= 300 g / c)
It can be seen that the Cu polishing rate of m 2 ) is as low as 50 nm / min, but the Cu polishing rate sharply increases as the polishing load increases, and the dependence of the Cu polishing rate on the abrasive particle concentration is small. It is considered that the reason for such polishing characteristics is due to the passivation effect of potassium dodecylbenzenesulfonate on the Cu surface.

【0048】また、図6から、スラリー中の粒子種類は
変わっても、粒子濃度が上昇し、Cu研磨速度が急増す
ることはないことが分かる。さらに、TaNライナー膜
4の研磨速度は、第1の実施形態と同様に2nm/mi
nと十分低いことも分かっている。
FIG. 6 shows that, even if the type of particles in the slurry is changed, the particle concentration increases and the Cu polishing rate does not increase rapidly. Further, the polishing rate of the TaN liner film 4 is 2 nm / mi as in the first embodiment.
It is also known that n is sufficiently low.

【0049】上記本発明のスラリーを用いた場合の研磨
条件は、例えばDF:300g/cm2 、TR回転数:
100rpm、TT回転数:100rpm、研磨時間:
150秒である。
The polishing conditions when using the slurry of the present invention are, for example, DF: 300 g / cm 2 , TR rotation speed:
100 rpm, TT rotation speed: 100 rpm, polishing time:
150 seconds.

【0050】次に図1(c)に示すように、第1の実施
形態と同様にシリカ系のスラリーを用いて、研磨時間:
60秒のセカンドポリッシングを行い、配線溝3の外部
の不要なTaNライナー膜4およびファーストポリッシ
ングで取り残した不要なCu膜4を除去する。
Next, as shown in FIG. 1C, a polishing time was calculated using a silica-based slurry as in the first embodiment.
The second polishing for 60 seconds is performed to remove the unnecessary TaN liner film 4 outside the wiring groove 3 and the unnecessary Cu film 4 left by the first polishing.

【0051】以上述べた本実施形態のCuダマシン配線
の形成方法によれば、第1の実施形態と同様に、仕上が
ったCuダマシン配線のエロージョンを、例えば配線幅
100μmで30nm程度という小さい値にできること
を確認した。さらに、有機系の層間絶縁膜を使用してい
るが、スクラッチおよび膜剥がれ等の問題も起こらなか
った。
According to the above-described method for forming a Cu damascene wiring of the present embodiment, similarly to the first embodiment, the erosion of the finished Cu damascene wiring can be made as small as about 30 nm with a wiring width of 100 μm, for example. It was confirmed. Further, although an organic interlayer insulating film was used, no problems such as scratching and film peeling occurred.

【0052】(第3の実施形態)次に本発明の第3の実
施形態に係るCuダマシン配線の形成方法について説明
する。上記Cuダマシン配線は、例えばDRAMや高速
ロジックLSIに用いるものである。なお、本形成方法
の工程断面図は、第1の実施例のそれと同じなので、図
1を参照しながら説明する。
(Third Embodiment) Next, a method of forming a Cu damascene wiring according to a third embodiment of the present invention will be described. The Cu damascene wiring is used for, for example, a DRAM or a high-speed logic LSI. The cross-sectional view of the process of the present forming method is the same as that of the first embodiment, and therefore will be described with reference to FIG.

【0053】本実施形態が第2の実施形態と異なる点
は、セカンドポリッシングでも本発明のスラリーを使用
することにある。具体的には、酸化剤として過酸化水
素、錯化剤としてキノリン酸、界面活性剤としてドデシ
ルベンゼンスルホン酸カリウム、研磨粒子としてシリカ
とPMMAの複合型粒子を含むスラリーを用いる。複合
型粒子は、PMMAの(一次粒径200nm)の表面に
シリカ(一次粒径20nm)を官能基やファンデルワー
ス力を利用して意図的に吸着させ、PMMAとシリカと
が一体化したものである。ただし、CMPを行っている
最中にはPMMAとシリカとの複合型粒子の多くは分離
してしまう。また、シリカは吸着を容易にするためにコ
ロイダルシリカが好ましい。
This embodiment is different from the second embodiment in that the slurry of the present invention is used in the second polishing. Specifically, a slurry containing hydrogen peroxide as an oxidizing agent, quinolinic acid as a complexing agent, potassium dodecylbenzenesulfonate as a surfactant, and composite particles of silica and PMMA as abrasive particles is used. The composite particles are obtained by intentionally adsorbing silica (primary particle diameter: 20 nm) on the surface of PMMA (primary particle diameter: 200 nm) using a functional group or van der Waals force, and integrating PMMA and silica. It is. However, during the CMP, many of the composite particles of PMMA and silica are separated. In addition, colloidal silica is preferably used for facilitating adsorption.

【0054】上記本発明のスラリーを用いた場合の研磨
条件は、例えば研磨パッド:Politex−Pad、
DF:300g/cm2 、TR回転数:50rpm、T
T回転数:50rpm、研磨時間:40秒である。
The polishing conditions when the slurry of the present invention is used include, for example, a polishing pad: Politex-Pad,
DF: 300 g / cm2, TR rotation speed: 50 rpm, T
T rotation speed: 50 rpm, polishing time: 40 seconds.

【0055】本発明のスラリーをセカンドポリッシング
時に用いたときの効果は、第1に、ドデシルベンゼンス
ルホン酸カリウムによるCu膜5の表面へのパッシベー
ト効果によって、Cu膜5のエロージョンを抑制できる
こと、第2に、ドデシルベンゼンスルホン酸カリウムの
分散効果によって、研磨時に発生する削りクズの凝集を
抑制でき、Cu膜5のスクラッチを抑制できること、そ
して第3に、複合型粒子を構成する有機系粒子であるP
MMAによるダメージ吸収効果による、有機系の層間絶
縁膜2が受けるダメージを抑制できることである。
The effect of using the slurry of the present invention at the time of second polishing is as follows. First, the erosion of the Cu film 5 can be suppressed by the passivation effect on the surface of the Cu film 5 by potassium dodecylbenzenesulfonate. In addition, due to the dispersing effect of potassium dodecylbenzenesulfonate, the aggregation of shavings generated during polishing can be suppressed, and the scratches of the Cu film 5 can be suppressed. Third, the organic particles constituting the composite particles, P
The reason is that the damage to the organic interlayer insulating film 2 due to the damage absorption effect of the MMA can be suppressed.

【0056】また、有機系の層間絶縁膜は疎水性を有す
る場合がほとんどであるが、本実施形態の場合にはドデ
シルベンゼンスルホン酸カリウムによって親水化される
ために、水およびスラリーに対し、摩擦の小さな研磨が
可能となり、その結果としてスクラッチを抑制すること
ができる。
In most cases, the organic interlayer insulating film has hydrophobicity. However, in the case of the present embodiment, the organic interlayer insulating film is hydrophilized by potassium dodecylbenzenesulfonate. Is possible, and as a result, scratches can be suppressed.

【0057】(第4の実施形態)図7は、本発明の第4
の実施形態に係るAlダマシン配線の形成方法を示す工
程断面図である。上記Alダマシン配線は、例えばDR
AMや高速ロジックLSIに用いるものである。
(Fourth Embodiment) FIG. 7 shows a fourth embodiment of the present invention.
FIG. 7 is a process cross-sectional view illustrating the method for forming the Al damascene wiring according to the embodiment. The Al damascene wiring is, for example, DR
It is used for AM and high-speed logic LSI.

【0058】まず、図7(a)に示すように、シリコン
基板11上にSiO2 系の層間絶縁膜12を堆積し、次
に層間絶縁膜12の表面に深さ300nmの配線溝13
を形成し、次に厚さ15nmのNbライナー膜14、厚
さ600nmのAl(Cu含有量:0.5at%)膜15
をスパッタリング法により連続的に順次形成し、その後
Al膜15に対して350℃のリフロー処理を施す。こ
のようなAl膜15のスパッタリング成膜およびリフロ
ー処理により、ボイドや段切れ等が無い、良好な埋め込
み形状を有するAl膜15を形成することが可能とな
る。
First, as shown in FIG. 7A, an SiO 2 -based interlayer insulating film 12 is deposited on a silicon substrate 11, and then a wiring groove 13 having a depth of 300 nm is formed on the surface of the interlayer insulating film 12.
Then, a 15 nm thick Nb liner film 14 and a 600 nm thick Al (Cu content: 0.5 at%) film 15 are formed.
Are successively formed sequentially by a sputtering method, and thereafter, the Al film 15 is subjected to a reflow treatment at 350 ° C. By the sputtering film formation and the reflow treatment of the Al film 15, it is possible to form the Al film 15 having a good buried shape without any voids or steps.

【0059】次に図7(b)に示すように、配線溝13
の外部の不要なAl膜15を本発明のAl−CMP用の
スラリーを用いたCMP法により除去する(ファースト
ポリッシング)。
Next, as shown in FIG.
Unnecessary Al film 15 outside is removed by the CMP method using the slurry for Al-CMP of the present invention (first polishing).

【0060】ここでは、本発明のAl−CMP用のスラ
リーとして、酸化剤として過硫酸アンモニウム、錯化剤
キナルジン酸、界面活性剤としてドデシルベンゼンスル
ホン酸カリウム、研磨粒子としてアルミナをそれぞれ含
み、スラリーpHを5に制御したものを使用する。Al
−CMPの場合、Alを削っている最中にスラリー中に
Alの酸化物および水酸化物が生じる。このような生成
物はCu−CMPの場合にも生じるがその量は少ない。
Here, the slurry for Al-CMP of the present invention contains ammonium persulfate as an oxidizing agent, quinaldic acid as a complexing agent, potassium dodecylbenzenesulfonate as a surfactant, and alumina as abrasive particles. Use the one controlled to 5. Al
-In the case of CMP, oxides and hydroxides of Al are generated in the slurry during the removal of Al. Such products also occur in the case of Cu-CMP, but in small amounts.

【0061】界面活性剤としてドデシルベンゼンスルホ
ン酸カリウムを用いた理由は、第1に、ドデシルベンゼ
ンスルホン酸カリウムが被研磨基体(Al膜15)に吸
着し、これによりエロージョンの抑制、ならびにスクラ
ッチおよびコロージョンの低減を実現できること、第2
に、ドデシルベンゼンスルホン酸カリウムはスラリー成
分と研磨パッドとの相互作用を高める効果があり、これ
により研磨速度を速めることが期待できるからである。
また、Nbライナー膜15についても、ドデシルベンゼ
ンスルホン酸カリウムの効果によって、研磨速度が1n
m/minと十分に遅くすることができた。
The reason for using potassium dodecylbenzenesulfonate as a surfactant is that, first, potassium dodecylbenzenesulfonate is adsorbed on the substrate to be polished (Al film 15), thereby suppressing erosion and preventing scratches and corrosion. That the reduction of
In addition, potassium dodecylbenzenesulfonate has an effect of increasing the interaction between the slurry component and the polishing pad, and thereby it can be expected that the polishing rate is increased.
Also, the polishing rate of the Nb liner film 15 is 1n due to the effect of potassium dodecylbenzenesulfonate.
m / min, which was sufficiently low.

【0062】上記本発明のスラリーを用いた場合の研磨
条件は、例えば研磨パッド:IC1000、DF:30
0g/cm2 、TR回転数:120rpm、TT回転
数:100rpm、研磨時間:3分である。
The polishing conditions when using the slurry of the present invention are, for example, polishing pad: IC1000, DF: 30.
0 g / cm 2 , TR rotation speed: 120 rpm, TT rotation speed: 100 rpm, polishing time: 3 minutes.

【0063】最後に、図7(c)に示すように、配線溝
3の外部の不要なTaNライナー膜14およびファース
トポリッシングで取り残した不要なAl膜15を、第1
の実施形態と同様のセカンドポリッシュにより除去す
る。研磨時間は例えば100秒とする。
Finally, as shown in FIG. 7C, the unnecessary TaN liner film 14 outside the wiring groove 3 and the unnecessary Al film 15 left by the first polishing are removed by the first polishing.
Is removed by the same second polish as in the first embodiment. The polishing time is, for example, 100 seconds.

【0064】以上述べた本実施形態のAlダマシン配線
の形成方法によれば、従来のAl−CMPでは困難であ
ったコロージョンやスクラッチを抑制でき、さらに仕上
がったAlダマシン配線のエロージョンを、例えば配線
幅50μmで50nm程度という小さいな値にできるこ
とを確認した。すなわち、従来のAl−CMPでは困難
であった完成度の高いAlダマシン配線を形成すること
ができる。
According to the above-described method for forming an Al damascene wiring of the present embodiment, it is possible to suppress the corrosion and scratching that have been difficult with conventional Al-CMP, and to further reduce the erosion of the finished Al damascene wiring by, for example, the wiring width. It was confirmed that a small value of about 50 nm can be obtained at 50 μm. That is, it is possible to form an Al damascene wiring having a high degree of perfection, which has been difficult with conventional Al-CMP.

【0065】以上、本発明の実施形態について説明した
が、本発明はこれらの実施形態に限定されるものではな
い。例えば、研磨時の荷重、トップリングおよびターン
テーブルの回転数は適宜変更可能である。
Although the embodiments of the present invention have been described above, the present invention is not limited to these embodiments. For example, the load at the time of polishing and the number of rotations of the top ring and the turntable can be appropriately changed.

【0066】また、研磨粒子となり得る物質は、上記実
施形態で述べたものを含めて、Al、Cu、Si、C
r、Ce、Ti、CおよびFeからなる元素群から選ば
れた少なくとも一つの元素を主成分とする酸化物、炭化
物もしくは窒化物、または前記元素群から選ばれた少な
くとも二つの元素の混合物もしくは混晶物からなる無機
粒子があげられる。
The substances that can become abrasive particles include Al, Cu, Si, and C, including those described in the above embodiment.
oxides, carbides or nitrides containing at least one element selected from the group consisting of r, Ce, Ti, C and Fe, or a mixture or mixture of at least two elements selected from the group of elements And inorganic particles composed of crystalline materials.

【0067】酸化剤としては、過硫酸カリウム、過硫酸
アンモニウム、過酸化水素の他に、硝酸第二鉄、オゾ
ン、硝酸アンモニウムセリウムなどが使用可能である。
As the oxidizing agent, in addition to potassium persulfate, ammonium persulfate and hydrogen peroxide, ferric nitrate, ozone, cerium ammonium nitrate and the like can be used.

【0068】また、錯化剤となり得る化合物は、上記実
施形態で述べたものを含めて、芳香環または複素環の環
内または環外に、官能基としてN基、SH基、NH
2 基、CH3 基、COOH基、OH基、NO2 基および
Cl基の少なくとも一つを含むものがあげられる。
Compounds that can serve as complexing agents include N-group, SH-group, and NH-group as functional groups inside or outside of aromatic or heterocyclic ring, including those described in the above embodiment.
Those containing at least one of two groups, a CH 3 group, a COOH group, an OH group, a NO 2 group and a Cl group are exemplified.

【0069】上記錯化剤により形成されるCu等の金属
の錯体は、好ましくはスラリー中で不溶性を有するも
の、より好ましくはスラリー中かつ水中で不溶性を有す
るものである。水中で不溶性であることが好ましい理由
は、CMP後の洗浄工程で洗い流すことが容易になるか
らである。
The metal complex such as Cu formed by the complexing agent is preferably one having insolubility in the slurry, more preferably one having insolubility in the slurry and in water. The reason why it is preferably insoluble in water is that it is easy to wash off in a washing step after CMP.

【0070】また、上記実施形態では、ライン&スペー
スが1の場合について説明したが、実プロセスでは配線
幅の異なる複数のダマシン配線を同一レイヤーの層間絶
縁膜中に形成することがある。このような場合、本発明
のスラリーを用いたCMPにより配線溝外の余剰な金属
膜を除去すれば、エロージョンのばらつきを効果的に抑
制することができる。さらに配線密度が異なる複数のダ
マシン配線の領域を同一レイヤーの層間絶縁膜中に形成
する場合にも同様な効果が得られる。また、上記実施形
態ではいわゆるシングルダマシン配線の場合について説
明したが、本発明はデュアルダマシン配線にも適用でき
る。さらにまた、本発明は配線以外にも、例えばダマシ
ンゲート型MOSトランジスタのメタルゲート電極のC
MP工程にも適用できる。
In the above embodiment, the case where the number of lines and spaces is 1 has been described. However, in an actual process, a plurality of damascene wirings having different wiring widths may be formed in the same layer of the interlayer insulating film. In such a case, if the excess metal film outside the wiring groove is removed by CMP using the slurry of the present invention, variation in erosion can be effectively suppressed. Similar effects can be obtained when a plurality of damascene wiring regions having different wiring densities are formed in the same layer of the interlayer insulating film. In the above embodiment, the case of so-called single damascene wiring has been described. However, the present invention can be applied to dual damascene wiring. Further, the present invention is not limited to the wiring, for example, the metal gate electrode C of a damascene gate type MOS transistor.
It can also be applied to the MP process.

【0071】さらに、上実施形態では、Cu膜、Al
膜、TaN膜、Nb膜のCMPについて述べたが、被研
磨膜となり得る膜は、上記実施形態で述べたものを含め
て、Cu、Al、W、Ti、Mo、Nb、Ta、Agお
よびVからなる元素群から選ばれた金属からなる単層も
しくは積層の金属膜、または前記元素群から選ばれた少
なくとも一つの元素を主成分とする合金、窒化物、ホウ
化物もしくは酸化物からなる膜があげられる。
Furthermore, in the above embodiment, the Cu film, the Al
Although the CMP of the film, the TaN film and the Nb film has been described, the films that can be polished include Cu, Al, W, Ti, Mo, Nb, Ta, Ag, and V, including those described in the above embodiment. A single-layer or laminated metal film made of a metal selected from the element group consisting of, or an alloy, a nitride, a boride or an oxide containing at least one element selected from the element group as a main component, can give.

【0072】さらにまた、上記実施形態には種々の段階
の発明が含まれており、開示される複数の構成要件にお
ける適宜な組み合わせにより種々の発明が抽出され得
る。例えば、実施形態に示される全構成要件から幾つか
の構成要件が削除されても、発明の効果の欄で述べられ
ている効果が得られる場合には、この構成要件が削除さ
れた構成が発明として抽出され得る。その他、本発明の
要旨を逸脱しない範囲で、種々変形して実施できる。
Furthermore, the above embodiments include inventions at various stages, and various inventions can be extracted by appropriately combining a plurality of disclosed constituent features. For example, even if some constituent elements are deleted from all the constituent elements shown in the embodiment, if the effects described in the section of the effect of the invention can be obtained, the structure from which the constituent elements are deleted is the invention. Can be extracted as In addition, various modifications can be made without departing from the scope of the present invention.

【0073】[0073]

【発明の効果】以上詳説したように本発明によれば、界
面活性剤を添加したスラリーを用いることにより、導電
膜のエロージョンを効果的に抑制できるCMP工程を有
する半導体装置の製造方法を実現できるようになる。
As described in detail above, according to the present invention, a method of manufacturing a semiconductor device having a CMP step capable of effectively suppressing erosion of a conductive film can be realized by using a slurry to which a surfactant is added. Become like

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態に係るCuダマシン配
線の形成方法を示す工程断面図
FIG. 1 is a process cross-sectional view showing a method for forming a Cu damascene wiring according to a first embodiment of the present invention.

【図2】本発明のスラリーを用いた場合のCu研磨速度
と研磨荷重との関係を示す図
FIG. 2 is a diagram showing a relationship between a Cu polishing rate and a polishing load when the slurry of the present invention is used.

【図3】本発明のスラリーを用いた場合のCu研磨速度
と研磨粒子濃度との関係を示す図
FIG. 3 is a diagram showing the relationship between the polishing rate of Cu and the concentration of abrasive particles when the slurry of the present invention is used.

【図4】本発明のスラリーを用いた場合のCuエロージ
ョンとオーバーポリッシングとの関係を示す図
FIG. 4 is a diagram showing the relationship between Cu erosion and overpolishing when using the slurry of the present invention.

【図5】本発明の他のスラリーを用いた場合のCu研磨
速度と研磨荷重との関係を示す図
FIG. 5 is a diagram showing a relationship between a Cu polishing rate and a polishing load when another slurry of the present invention is used.

【図6】本発明の他のスラリーを用いた場合のCu研磨
速度と研磨粒子濃度との関係を示す図
FIG. 6 is a diagram showing a relationship between a Cu polishing rate and a polishing particle concentration when another slurry of the present invention is used.

【図7】本発明の第4の実施形態に係るAlダマシン配
線の形成方法を示す工程断面図
FIG. 7 is a process cross-sectional view illustrating a method for forming an Al damascene wiring according to a fourth embodiment of the present invention.

【図8】従来のスラリーを用いた場合のCu研磨速度と
研磨荷重との関係を示す図
FIG. 8 is a diagram showing a relationship between a Cu polishing rate and a polishing load when a conventional slurry is used.

【図9】従来のスラリーを用いた場合のCu研磨速度と
研磨粒子濃度との関係を示す図
FIG. 9 is a diagram showing the relationship between the polishing rate of Cu and the concentration of abrasive particles when a conventional slurry is used.

【図10】本発明のスラリーを用いた場合のCuエロー
ジョンとオーバーポリッシングとの関係を示す図
FIG. 10 is a diagram showing the relationship between Cu erosion and overpolishing when using the slurry of the present invention.

【符号の説明】[Explanation of symbols]

1…シリコン基板 2…層間絶縁膜 3…配線溝 4…TaNライナー膜 5…Cu膜(配線) 11…シリコン基板 12…層間絶縁膜 13…配線溝 14…Nbライナー膜 15…Al膜(配線) REFERENCE SIGNS LIST 1 silicon substrate 2 interlayer insulating film 3 wiring groove 4 TaN liner film 5 Cu film (wiring) 11 silicon substrate 12 interlayer insulating film 13 wiring groove 14 Nb liner film 15 Al film (wiring)

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F033 HH07 HH09 HH11 HH14 HH18 HH19 HH20 HH21 HH32 MM01 MM02 MM12 PP15 PP27 QQ48 QQ50 QQ73 QQ75 RR04 RR21 VV16 VV17 XX01 5F043 AA24 AA26 BB16 BB18 BB28 DD16 FF07 GG02  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5F033 HH07 HH09 HH11 HH14 HH18 HH19 HH20 HH21 HH32 MM01 MM02 MM12 PP15 PP27 QQ48 QQ50 QQ73 QQ75 RR04 RR21 VV16 VV17 XX01 5F043 AA16 BB16 BB16 DD

Claims (16)

【特許請求の範囲】[Claims] 【請求項1】表面に溝を有する絶縁膜上に、前記溝を埋
め込むように、金属を主成分とする導電膜を堆積する工
程と、 前記導電膜の表面に前記金属と錯体を形成する化合物
と、界面活性剤と、研磨粒子とを含むスラリーを用いた
CMP法により、前記溝の外の前記導電膜を除去する工
程とを有することを特徴とする半導体装置の製造方法。
1. A step of depositing a conductive film containing a metal as a main component on an insulating film having a groove on the surface so as to fill the groove, and a compound forming a complex with the metal on the surface of the conductive film. And a step of removing the conductive film outside the groove by a CMP method using a slurry containing a surfactant and abrasive particles.
【請求項2】前記錯体は、前記スラリー中において不溶
性のもの、または前記スラリー中かつ水中において不溶
性のものであることを特徴とする請求項1に記載の半導
体装置の製造方法。
2. The method according to claim 1, wherein the complex is insoluble in the slurry or insoluble in the slurry and in water.
【請求項3】前記化合物は、芳香環または複素環の環内
または環外に、官能基としてN基、SH基、NH2 基、
CH3 基、COOH基、OH基、NO2 基およびCl基
の少なくとも一つを含むことを特徴とする請求項2に記
載の半導体装置の製造方法。
3. The compound according to claim 1, wherein the compound has a functional group, such as an N group, an SH group, an NH 2 group, inside or outside an aromatic ring or a heterocyclic ring.
CH 3 group, COOH group, a method of manufacturing a semiconductor device according to claim 2, characterized in that it comprises at least one OH group, NO 2 group and Cl groups.
【請求項4】前記化合物は、カルボキシル基を有するア
ミンであることを特徴とする請求項3に記載の半導体装
置の製造方法。
4. The method according to claim 3, wherein the compound is an amine having a carboxyl group.
【請求項5】前記化合物は、キナルジン酸であることを
特徴とする請求項4に記載の半導体装置の製造方法。
5. The method according to claim 4, wherein the compound is quinaldic acid.
【請求項6】前記導電膜は、Cu、Al、W、Ti、M
o、Nb、Ta、AgおよびVからなる元素群から選ば
れた金属からなる単層もしくは積層の金属膜、または前
記元素群から選ばれた少なくとも一つの元素を主成分と
する合金、窒化物、ホウ化物もしくは酸化物からなる膜
であることを特徴とする請求項1に記載の半導体装置の
製造方法。
6. The conductive film is made of Cu, Al, W, Ti, M
a single-layer or multilayer metal film made of a metal selected from the element group consisting of o, Nb, Ta, Ag, and V, or an alloy or nitride containing as a main component at least one element selected from the element group; 2. The method according to claim 1, wherein the film is a film made of a boride or an oxide.
【請求項7】前記界面活性剤は、アニオン系界面活性剤
であることを特徴とする請求項1に記載の半導体装置の
製造方法。
7. The method according to claim 1, wherein the surfactant is an anionic surfactant.
【請求項8】前記界面活性剤は、芳香環を含むことを特
徴とする請求項7に記載の半導体装置の製造方法。
8. The method according to claim 7, wherein the surfactant contains an aromatic ring.
【請求項9】前記界面活性剤は、アルキルベンゼンスル
ホン酸であることを特徴とする請求項8に記載の半導体
装置の製造方法。
9. The method according to claim 8, wherein the surfactant is an alkylbenzene sulfonic acid.
【請求項10】前記界面活性剤は、ドデシルベンゼンス
ルホン酸であることを特徴とする請求項9に記載の半導
体装置の製造方法。
10. The method according to claim 9, wherein the surfactant is dodecylbenzenesulfonic acid.
【請求項11】前記スラリーは、酸化剤をさらに含むこ
とを特徴とする請求項1に記載の半導体装置の製造方
法。
11. The method according to claim 1, wherein the slurry further contains an oxidizing agent.
【請求項12】前記酸化剤は、過硫酸カリウム、過硫酸
アンモニウム、過酸化水素、硝酸第二鉄、オゾンまたは
硝酸アンモニウムセリウムを含むことを特徴とする請求
項11に記載の半導体装置の製造方法。
12. The method according to claim 11, wherein said oxidizing agent includes potassium persulfate, ammonium persulfate, hydrogen peroxide, ferric nitrate, ozone, or cerium ammonium nitrate.
【請求項13】前記研磨粒子は、Al、Cu、Si、C
r、Ce、Ti、CおよびFeからなる元素群から選ば
れた少なくとも一つの元素を主成分とする酸化物、炭化
物もしくは窒化物、または前記元素群から選ばれた少な
くとも二つの元素の混合物もしくは混晶物からなる無機
粒子であることを特徴とする請求項1に記載の半導体装
置の製造方法。
13. The polishing particles according to claim 1, wherein the abrasive particles are Al, Cu, Si, C
oxides, carbides or nitrides containing at least one element selected from the group consisting of r, Ce, Ti, C and Fe, or a mixture or a mixture of at least two elements selected from the group of elements 2. The method according to claim 1, wherein the particles are inorganic particles made of a crystalline material.
【請求項14】前記研磨粒子は、有機質の粒子であるこ
とを特徴とする請求項1に記載の半導体装置の製造方
法。
14. The method according to claim 1, wherein the polishing particles are organic particles.
【請求項15】前記研磨粒子は、無機粒子と有機粒子と
が一体化した複合型粒子であることを特徴とする請求項
1に記載の半導体装置の製造方法。
15. The method of manufacturing a semiconductor device according to claim 1, wherein the polishing particles are composite particles in which inorganic particles and organic particles are integrated.
【請求項16】前記導電膜を堆積する工程は、絶縁膜上
にライナー膜を形成した後に行い、前記導電膜を除去す
る工程は、前記配線溝の外の前記導電膜の除去を前記ラ
イナー膜が露出した時点で停止する工程を含むことを特
徴とする請求項1に記載の半導体装置の製造方法。
16. The method according to claim 16, wherein the step of depositing the conductive film is performed after forming a liner film on the insulating film, and the step of removing the conductive film comprises removing the conductive film outside the wiring groove. 2. The method according to claim 1, further comprising the step of stopping when the semiconductor device is exposed.
JP2000198472A 2000-06-30 2000-06-30 Chemical mechanical polishing slurry and semiconductor device manufacturing method Expired - Lifetime JP3910785B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000198472A JP3910785B2 (en) 2000-06-30 2000-06-30 Chemical mechanical polishing slurry and semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000198472A JP3910785B2 (en) 2000-06-30 2000-06-30 Chemical mechanical polishing slurry and semiconductor device manufacturing method

Publications (3)

Publication Number Publication Date
JP2002016026A true JP2002016026A (en) 2002-01-18
JP2002016026A5 JP2002016026A5 (en) 2005-06-16
JP3910785B2 JP3910785B2 (en) 2007-04-25

Family

ID=18696633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000198472A Expired - Lifetime JP3910785B2 (en) 2000-06-30 2000-06-30 Chemical mechanical polishing slurry and semiconductor device manufacturing method

Country Status (1)

Country Link
JP (1) JP3910785B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4791037B2 (en) * 2002-07-19 2011-10-12 キャボット マイクロエレクトロニクス コーポレイション Polishing composition containing conductive polymer
US8188602B2 (en) 2002-06-10 2012-05-29 Fujitsu Semiconductor Limited Semiconductor device having multilevel copper wiring layers and its manufacture method
JP2012174924A (en) * 2011-02-22 2012-09-10 Toppan Tdk Label Co Ltd Chemical mechanical polishing liquid

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8188602B2 (en) 2002-06-10 2012-05-29 Fujitsu Semiconductor Limited Semiconductor device having multilevel copper wiring layers and its manufacture method
JP4791037B2 (en) * 2002-07-19 2011-10-12 キャボット マイクロエレクトロニクス コーポレイション Polishing composition containing conductive polymer
JP2012174924A (en) * 2011-02-22 2012-09-10 Toppan Tdk Label Co Ltd Chemical mechanical polishing liquid

Also Published As

Publication number Publication date
JP3910785B2 (en) 2007-04-25

Similar Documents

Publication Publication Date Title
US5897375A (en) Chemical mechanical polishing (CMP) slurry for copper and method of use in integrated circuit manufacture
US6001730A (en) Chemical mechanical polishing (CMP) slurry for polishing copper interconnects which use tantalum-based barrier layers
US6692546B2 (en) Chemical mechanical polishing compositions for metal and associated materials and method of using same
US7029373B2 (en) Chemical mechanical polishing compositions for metal and associated materials and method of using same
TW480661B (en) Planarized copper cleaning for reduced defects
US7183212B2 (en) Polishing method, metallization fabrication method, method for manufacturing semiconductor device and semiconductor device
US6896590B2 (en) CMP slurry and method for manufacturing a semiconductor device
US20070232068A1 (en) Slurry for touch-up CMP and method of manufacturing semiconductor device
JP2004534377A (en) A viscous protective overlay layer for planarizing integrated circuits
US6995090B2 (en) Polishing slurry for use in CMP of SiC series compound, polishing method, and method of manufacturing semiconductor device
KR100369762B1 (en) Slurry for using cmp and cmp method
US9163314B2 (en) CMP slurry composition for tungsten
EP0931118A1 (en) Composition and method for polishing a composite comprising titanium
JP2004511916A (en) Slurry for chemical mechanical polishing of copper damascene structure
JP2004193377A (en) Method for manufacturing semiconductor device
JP2002155268A (en) Slurry for chemical and mechanical polishing and method for producing semiconductor device
JP3910785B2 (en) Chemical mechanical polishing slurry and semiconductor device manufacturing method
JP2004363524A (en) Method of forming buried wiring and semiconductor device
TWI772679B (en) A planarization method of semiconductor device and a chemical mechanical polishing slurry composition
US7052620B2 (en) Polishing slurry for aluminum-based metal, and method of manufacturing semiconductor device
JP2002016024A (en) Guide ring and cmp device
JP2003197572A (en) Composition for polishing
TW589678B (en) Chemical mechanical polishing process for non-dishing at narrow lines in Cu process
JP2002246390A (en) Method of manufacturing semiconductor integrated circuit device
JPH10256214A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040924

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060919

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070125

R151 Written notification of patent or utility model registration

Ref document number: 3910785

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100202

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110202

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120202

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120202

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130202

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140202

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term