JP2002007214A - 情報処理装置および不揮発性記憶装置の書き換え制御方法 - Google Patents
情報処理装置および不揮発性記憶装置の書き換え制御方法Info
- Publication number
- JP2002007214A JP2002007214A JP2000192757A JP2000192757A JP2002007214A JP 2002007214 A JP2002007214 A JP 2002007214A JP 2000192757 A JP2000192757 A JP 2000192757A JP 2000192757 A JP2000192757 A JP 2000192757A JP 2002007214 A JP2002007214 A JP 2002007214A
- Authority
- JP
- Japan
- Prior art keywords
- rewriting
- access
- software
- storage device
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
- G06F13/4239—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with asynchronous protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
- Stored Programmes (AREA)
Abstract
書き換えを阻止できるようにし、セキュリティーレベル
の向上を図る。 【解決手段】ROM書き換えプログラムは、一連のRO
M書き換え処理の中で、制御レジスタ152内のライト
プロテクトビットWPを“1”に書き換えるアクセスを
実行し、フラッシュBIOS−ROM18のライトプロ
テクトを解除する。このとき、SMI発生回路153か
らCPU11にSMI信号が発行される。このSMI信
号に応答して、割り込みハンドラが起動される。割り込
みハンドラは、ROM書き換えプログラムによるアクセ
スが正当なものであるか否かの認証を行い、正当なアク
セスではないと判定した場合には、書き換えを阻止する
ために、制御レジスタ152内のライトプロテクトビッ
トWPを“0”に書き換えるアクセスを実行し、フラッ
シュBIOS−ROM18のライトプロテクトを再設定
する。
Description
ータなどの情報処理装置およびその情報処理装置で使用
される不揮発性記憶装置の書き換え制御方法に関する。
可能なノートブックタイプのパーソナルコンピュータ
(PC)が種々開発されている。この種のPCに於いて
は、BIOS(Basic Input Output
System)を新しいバージョンにアップグレード
するというBIOSアップデートを行えるようにするた
めに、BIOSはフラッシュメモリなどの電気的に書き
換え可能な不揮発性メモリに格納されている。
なBIOSファイルおよびBIOS更新用システムプロ
グラムを収めたフロッピー(登録商標)ディスク(F
D)をPCに装填した状態でPCをパワーオンし、FD
からBIOS更新用システムプログラムを起動すること
によって行われる。また、最近では、オペレーティング
システムの動作環境下で動作する専用のアプリケーショ
ンを実行することによって、BIOSの更新を行う方法
も考えられている。この方法により、FDからシステム
を起動する必要が無くなるので、フロッピーディスクド
ライブ(FDD)が装備されていない、いわゆるFDD
レスのPCにおいても、容易にBIOSをアップデート
することが可能となる。
き換え手順はPCのプラットフォーム毎に個々に規定さ
れるものではあるが、その書き換え手順は基本的には公
開されている場合が多い。このため、その書き換え手順
を実行するプログラムを作成して実行させることによ
り、誰でも容易に不揮発性メモリの中身を変更すること
ができる。
モリの書き換え手順が正しい限りにおいてはその書き換
えを阻止することは困難である。したがって、もし悪意
を持つ人がそのような書き換えプログラムを作成してそ
れをインターネット等を通じてウィルスとして配布する
と、そのウィルスを実行したPCの不揮発性メモリが不
正に書き換えられてしまうという事態を招く危険があ
る。
であり、ソフトウェアによる不揮発性記憶装置の不正な
書き換えを阻止できるようにし、十分にセキュリティー
レベルの高い情報処理装置および不揮発性記憶装置の書
き換え制御方法を提供することを目的とする。
め、本発明は、不揮発性記憶装置の記憶内容を書き換え
可能な情報処理装置であって、CPUと、前記不揮発性
記憶装置の書き換えに必要な所定のハードウェアに対す
る、ソフトウェアからのアクセスに応答して、前記CP
Uに割り込み信号を発生する割り込み信号発生手段と、
前記割り込み信号発生手段からの割り込み信号の発生を
契機に前記CPUによって起動され、前記ソフトウェア
によるアクセスが不当なものである場合、前記不揮発性
記憶装置の書き換えを禁止する書き換え制御手段とを具
備することを特徴とする。
装置の書き換えに必要な所定のハードウェアに対する、
ソフトウェアからのアクセスが発生すると、その時点で
CPUに対して割り込み信号が自動的に発行される。そ
して、CPUの割り込み処理の中で書き換え制御手段が
起動され、正当なアクセスである場合には不揮発性記憶
装置の書き換えがその時点で禁止される。このように、
不揮発性記憶装置に対する書き換え処理手順が開始され
たときに、専用の割り込み信号を発行して書き換え制御
手段を起動するという仕組みを用いることにより、不揮
発性記憶装置に対する不正な書き換えを阻止できるよう
になり、セキュリティーレベルの向上を図ることが可能
となる。
であるか否かの検出方法としては、例えば正当なソフト
ウェア(例えば、当該情報処理装置の製造メーカから配
布されたソフトウェアなど)については書き換え処理と
は直接関係しない所定の手順を事前に行うようにしてお
き、その手順が割り込み信号発生前にすでに行われてい
るかどうかを調べるという方法を利用することができ
る。これにより、簡単でかつ正確に、ソフトウェアによ
るアクセスが正当なものであるか不当なものであるかを
判定することができる。
るのを防止するために、割り込み信号のマスクを禁止す
るためのマスク禁止手段を設けることが好ましい。
記憶装置の内容が誤って書き換えられてしまうという事
態の発生を防止するために、不揮発性記憶装置の書き換
え動作を行うアクセス制御手段にはライトプロテクト機
能を設けておくことが好ましい。この場合、ソフトウェ
アによってライトプロテクト機能が解除されたことを契
機に割り込み信号を発生し、そして不正なアクセスであ
る場合には、再度ライトプロテクトの設定を行って不正
な書き換えを阻止するという制御を利用することができ
る。
施形態を説明する。図1には、本発明の一実施形態に係
わるコンピュータシステムの構成が示されている。この
コンピュータシステムはバッテリ駆動可能なノートブッ
クタイプのパーソナルコンピュータ(PC)であり、こ
のPC本体には、図示のように、プロセッサバス1、P
CIバス2、ISAバス3、CPU11、ホスト−PC
Iブリッジ12、主メモリ13、表示コントローラ1
4、PCI−ISAブリッジ15、I/Oコントローラ
16、通信コントローラ17、フラッシュBIOS−R
OM18、およびEEPROM19などが設けられてい
る。
ためのものであり、主メモリ13にロードされるオペレ
ーティングシステム(OS)及びROM書き換えプログ
ラムなどを実行する。ROM書き換えプログラムはフラ
ッシュBIOS−ROM18を書き換えるためのソフト
ウェアである。このROM書き換えプログラムはOSの
動作環境下で動作するように構成された一種のアプリケ
ーションプログラムであり、BIOS更新は、OSの動
作環境下で実行することができる。
みSMI(SMI;System Management Interrup
t)をサポートするものが利用される。即ち、CPU1
1はオペレーティングシステムやアプリケーション等を
実行するための通常動作モードに加え、システム管理モ
ード(SMM;System Managementm
ode)と称されるシステム管理機能を実現するための
動作モードを有している。
Management Interrupt)がCPU11に発行された
時、CPU11の動作モードは、通常動作モード(リア
ルモード、プロテクトモード、または仮想86モード)
から、SMMにスイッチされる。SMMでは、SMRA
M131上のシステム管理プログラムが実行される。シ
ステム管理プログラムは、SMM−BIOSとしてフラ
ッシュBIOS−ROM18に予め記憶されているもの
であり、システム起動時にフラッシュBIOS−ROM
18からSMRAM131にコピーされる。本実施形態
においては、システム管理プログラムの一つとして、不
正なROM書き換え処理の実行を阻止するための割り込
みハンドラが用意されている。この割り込みハンドラ
は、CPU11がSMMにスイッチしたときに実行され
る割り込み処理プログラムである。フラッシュBIOS
−ROM18の書き換えに必要なPCI−ISAブリッ
ジ15内の所定のハードウェアがソフトウェアによって
アクセスされると、SMIがCPU11に発行され、こ
れにより割り込みハンドラが起動される。システム起動
中においては、SMRAM131にコピーされた割り込
みハンドラの内容を書き換えることはできない。
ス1とPCIバス2を双方向で接続するブリッジ装置で
あり、ここには主メモリ13をアクセス制御するための
メモリコントロール機能も内蔵されている。表示コント
ローラ14は本PCのディスプレイモニタとして使用さ
れるLCDや外部CRTを制御する。
ス2とISAバス3とをつなぐブリッジであり、PCI
バス2のバスマスタとして動作することができる。この
PCI−ISAブリッジ15には、フラッシュBIOS
−ROM18の書き換えに必要な動作を実行するための
回路および前述のSMIを発生するための回路などが含
まれている。
は、図示のように、フラッシュROM制御回路151、
制御レジスタ152、SMI発生回路153、マスクレ
ジスタ154、およびマスク禁止回路155などが設け
られている。フラッシュROM制御回路151は、制御
レジスタ152に設定されるソフトウェアからのコマン
ドに従ってフラッシュBIOS−ROM18のリード/
消去/ライト動作を制御する。フラッシュBIOS−R
OM18の書き換えは、フラッシュBIOS−ROM1
8の内容を一旦消去し、その後、必要なプログラムファ
イルをフラッシュBIOS−ROM18に書き込むこと
によって行われる。フラッシュROM制御回路151に
よるフラッシュBIOS−ROM18の消去/ライト動
作は、制御レジスタ152内のライトプロテクトビット
WPによって許可又は禁止される。ライトプロテクトビ
ットWP=“0”にセットすることにより、フラッシュ
ROM制御回路151によるフラッシュBIOS−RO
M18の消去およびライト動作の実行は禁止される。R
OM書き換えプログラムによるROM書き換え手順の中
には、ライトプロテクトビットWP=“1”にして、ラ
イトプロテクトを解除する処理が予め含まれている。
トビットWPが“1”に書き換えられた時、それを要因
としてSMI信号を発生する。マスクレジスタ154
は、制御レジスタ152と同じく、CPU11がリード
/ライト可能なレジスタであり、SMI信号の発生を許
可または禁止するためのマスクデータを保持する。マス
ク禁止回路155はSMI信号のマスクを禁止するため
のものであり、このマスク禁止回路155がソフトウェ
アによってアクティブ状態に設定されると、以降は、S
MI信号の発生を禁止するためのマスクデータをマスク
レジスタ154に書き込むことはできなくなる。
て用いられるHDD161などのIDEデバイスを制御
するためのバスマスタIDEコントローラを内蔵してい
る。バスマスタIDEコントローラは、HDD161と
主メモリ13との間のデータ転送のためにバスマスタと
して動作することができる。また、I/Oコントローラ
16は、DVDドライブやCD−ROMドライブを制御
することもできる。
を介してインターネット上の計算機と通信するためのも
のであり、モデムやISDNカードによって実現されて
いる。BIOS更新を行う場合には、通信コントローラ
17は、バージョンアップされた新たな更新BIOSフ
ァイルおよびROM書き換えプログラムをインターネッ
ト上のWEBサーバからダウンロードするために用いら
れる。ダウンロードされた更新BIOSファイルはHD
D161に保存される。
したようにシステムBIOSを記憶するためのものであ
り、ソフトウェアによるBIOS更新を可能とするため
に電気的に書き換え可能な不揮発性メモリであるフラッ
シュメモリ(フラッシュEEPROM)によって実現さ
れている。システムBIOSは、PCのパワーオン時や
再起動時に実行されるPOST(PowerON Se
lf Test)ルーチン、各種I/Oデバイスを制御
するためのデバイスドライバ群、システム環境を設定す
るためのBIOSセットアップルーチンなどを体系化し
たものであり、PC内のハードウェアを直接制御するた
めに用いられる。また、このフラッシュBIOS−RO
M18には、前述のSMM−BIOSも含まれている。
のセキュリティー管理に必要な情報が記憶されている。
このEEPROM19に対するリード/消去/ライト動
作の制御もフラッシュROM制御回路151によって行
うことができる。
ュリティー)本実施形態のシステムにおいては、フラッ
シュROM書き換えに関するセキュリティー機能とし
て、以下の5つの機能が実装されている。
OM18の書き換えに対しては、その書き換え手順の中
の特定の処理により専用の割り込み(SMI)を発生さ
せる仕組みを使い、割り込みハンドラの中で、フラッシ
ュROM書き換えを手順に従って実行してもフラッシュ
ROM書き換えが失敗するように書き換え処理を阻止す
る機能 (2) フラッシュROM書き換え手順の中の特定の処
理により発生する専用の割り込み(SMI)は、フラッ
シュROM書き換えを行おうとしている時点ではマスク
できないようにする機能 (3) フラッシュROM書き換えを行おうとしている
時点では、割り込みハンドラ自体を書き換えできないよ
うにする機能 (4) 割り込みハンドラの中で実行するフラッシュR
OM書き換え阻害処理は、それに悪意の書き換え者が気
が付いて排除しようとしても排除できないようにする機
能 (5) 適正なフラッシュROM書き換えに対しては、
割り込みハンドラの中で、フラッシュROM書き換え阻
害処理は行わず、正しくフラッシュBIOS−ROM1
8の書き換えを実行できるようにする機能 (フラッシュROM書き換え制御処理#1)次に、図2
のフローチャートを参照して、フラッシュROM書き換
え制御処理の手順について具体的に説明する。
M書き換え処理の中で、制御レジスタ152内のライト
プロテクトビットWPを“1”に書き換えるハードウェ
アアクセスを実行し、フラッシュBIOS−ROM18
のライトプロテクトを解除する(ステップS101)。
このとき、SMI発生回路153からCPU11にSM
I信号が発行される。このSMI信号に応答して、実行
中のROM書き換えプログラムが中断され、割り込みハ
ンドラに制御が移される。
グラムによるアクセスが正当なものであるか否かの認証
を行い(ステップS201)、正当な書き換えのための
アクセスであるかどうかを判定する(ステップS20
2)。この認証は、例えば、割り込まれたプログラムの
プロセス名をチェックして当該PCの製造メーカから配
布されたソフトウェアであるか否かを判定したり、ある
いは正当なソフトウェアについては書き換え処理とは直
接関係しない所定の手順をライトプロテクト解除前に事
前に行うようにしておき、その手順がSMI発生前にす
でに行われているかどうかを調べる、ことなどによって
行うことができる。
あると判定された場合には、割り込みハンドラは、SM
Mからの復帰命令(RSM)を実行して、ROM書き換
えプログラムに即座に制御を戻す。ROM書き換えプロ
グラムは、フラッシュROM制御回路151にコマンド
を発行し、フラッシュBIOS−ROM18の内容を書
き換えるための処理(フラッシュBIOS−ROM18
の消去、書き込み)を実行する(ステップS102)。
これにより、フラッシュBIOS−ROM18の内容は
正常に更新される。
セスではないと判定された場合には、割り込みハンドラ
は、制御レジスタ152内のライトプロテクトビットW
Pを“0”に書き換えるアクセスを実行し、フラッシュ
BIOS−ROM18のライトプロテクトを再設定する
(ステップS203)。この後、割り込みハンドラは、
SMMからの復帰命令(RSM)を実行して、ROM書
き換えプログラムに制御を戻す。ROM書き換えプログ
ラムは、フラッシュBIOS−ROM18の内容を書き
換えるための処理(フラッシュBIOS−ROM18の
消去、書き込み)を実行するが(ステップS102)、
ライトプロテクトがなされているので、フラッシュBI
OS−ROM18の内容を書き換えることはできない。
つまり、不正なROM書き換えプログラムは、フラッシ
ュROM書き換えのための正しい処理を順次行っている
にも関わらず、専用の割り込み発生とそれによる割り込
みハンドラの処理により、狙い通りにフラッシュROM
書き換えを完遂することができない。
ロテクトを再び解除したとしても、その場合には、再び
割り込みハンドラによってライトプロテクトが再設定さ
れるので、ROM書き換えは失敗する。
セスではないと判定された場合、ライトプロテクトを再
設定するだけでなく、不正な書き換えプログラムが実行
されている旨の警告メッセージをディスプレイモニタに
画面表示して、使用者に注意を促すようにしても良い。
2)次に、図3のフローチャートを参照して、フラッシ
ュROM書き換え制御処理の第2の手順について説明す
る。ここでは、予め決められた特定のレジスタに対する
ライトアクセスが行われているか否かによってプログラ
ム認証が行われる。
ップS101のライトプロテクト解除処理を行う前に、
予め決められた認証用のレジスタ内の所定ビット(認証
フラグ)を“1”に設定する(ステップS111)。こ
の認証用レジスタは本PC固有のスペシャルレジスタで
あり、そのI/Oアドレスおよびアクセス手順は秘密化
されている。不正なROM書き換えプログラムは、認証
フラグを“1”に設定せずに、ステップS101のライ
トプロテクト解除処理を行う。
I発生回路153からCPU11にSMI信号が発行さ
れる。このSMI信号に応答して、ROM書き換えプロ
グラムから割り込みハンドラに制御が移される。割り込
みハンドラは、認証フラグをチェックすることによっ
て、ROM書き換えプログラムによるアクセスが正当な
ものであるか否かの認証を行い(ステップS201)、
正当なアクセスであるかどうかを判定する(ステップS
202)。
ROM書き換えのための正当なアクセスであると判定さ
れる。割り込みハンドラは、SMMからの復帰命令(R
SM)を実行して、ROM書き換えプログラムに制御を
戻す。ROM書き換えプログラムは、フラッシュBIO
S−ROM18の内容を書き換えるための処理(フラッ
シュBIOS−ROM18の消去、書き込み)を実行す
る(ステップS102)。これにより、フラッシュBI
OS−ROM18の内容は正常に更新される。
M書き換えのための不正アクセスであると判定される。
この場合、割り込みハンドラは、制御レジスタ152内
のライトプロテクトビットWPを“0”に書き換えるア
クセスを実行し、フラッシュBIOS−ROM18のラ
イトプロテクトを再設定する(ステップS203)。こ
の後、割り込みハンドラは、SMMからの復帰命令(R
SM)を実行して、ROM書き換えプログラムに制御を
戻す。ROM書き換えプログラムは、フラッシュBIO
S−ROM18の内容を書き換えるための処理(フラッ
シュBIOS−ROM18の消去、書き込み)を実行す
るが(ステップS102)、ライトプロテクトがなされ
ているので、フラッシュBIOS−ROM18の内容を
書き換えることはできない。
3)次に、図4のフローチャートを参照して、フラッシ
ュROM書き換え制御処理の第3の手順について説明す
る。ここでは、ライトプロテクトの再設定によって不正
なフラッシュROM書き換えを阻止するのではなく、シ
ステムをシャットダウンすることによって阻止するとい
う手法を用いる。
動される割り込みハンドラは、図3と同様の手法でRO
M書き換えプログラムによるアクセスが正当なものであ
るか否かの認証を行い(ステップS201)、正当なア
クセスであるかどうかを判定する(ステップS20
2)。ROM書き換えのための正当なアクセスであると
判定された場合は、割り込みハンドラは、SMMからの
復帰命令(RSM)を実行するが、ROM書き換えのた
めの不正アクセスであると判定された場合には、その時
点でシステム電源を強制的にオフさせることなどによっ
てシステムをシャットダウンする(ステップS20
3)。これにより、もはや不正なフラッシュROM書き
換えは実行できなくなる。
ユーザに警告を発して、ライトプロテクトのみを行う
か、安全性確保のためにシャットダウンを行うかをユー
ザに選択させるようにしても良い。
マスク禁止を行うための機能について説明する。上述の
ように、本実施形態のセキュリティー機能は、SMIを
用いて実現されている。このため、SMIがマスクされ
るという妨害を受けると、セキュリティー機能が正常に
働かなくなる。これを避けるため、システムBIOSの
POSTルーチンは、図5に示すように、POST処理
の中でマスク禁止回路155を制御して、SMIのマス
クを禁止する。
ミングは、ライトプロテクト解除時ではなく、図6に示
すように、例えばライトプロテクト解除後に行われるフ
ラッシュROM制御回路151に対する最初の段階のI
/Oアクセス時であってもよい。すなわち、フラッシュ
ROM制御回路151に実際の消去動作を実行させるた
めにはソフトウェアによって制御レジスタ等に対する何
らかのI/Oアクセスが逐次実行されることになるの
で、消去動作が実行される前の所定のI/Oアクセスを
トリガに例えばI/OトラップSMIを発生し、これに
よって割り込みハンドラを起動させることもできる。
正なフラッシュROM書き換え処理を阻止するための制
御処理について説明したが、本実施形態の仕組みは、フ
ラッシュBIOS−ROM18の書き換えのみならず、
重要なプログラムやデータが記録されている保護記憶領
域、例えばEEPROM19、ハードディスク161内
の特定記憶領域等の書き換えに対しても適用することが
できる。この様子を図7に示す。
き換えに必要な一連の処理手順を開始すると、その特定
の手順で行われるハードウェアへのアクセスに応答して
前述のSMIなどのハードウェア割り込み信号が発生さ
れ、これによって割り込みハンドラが起動される。割り
込みハンドラは、プログラム認証を行い、不正な書き換
えであればそれを阻止する処理を実行する。
は、ROM書き換え用ハードウェアへの特定アクセスに
より専用割り込みを発生させる仕組みを用いることによ
り、セキュリティ制御を適正な時点で実行させることが
でき、十分にセキュリティーレベルの高いシステムを実
現することが可能となる。なお、SMIに限らず、他の
ハードウェア割り込みを利用し、OS上で動作するユー
ティリティなどを割り込みハンドラとして起動させるよ
うにしてもよい。
るものではなく、実施段階ではその要旨を逸脱しない範
囲で種々に変形することが可能である。更に、上記実施
形態には種々の段階の発明が含まれており、開示される
複数の構成要件における適宜な組み合わせにより種々の
発明が抽出され得る。例えば、実施形態に示される全構
成要件から幾つかの構成要件が削除されても、発明が解
決しようとする課題の欄で述べた課題が解決でき、発明
の効果の欄で述べられている効果が得られる場合には、
この構成要件が削除された構成が発明として抽出され得
る。
ソフトウェアによる不揮発性記憶装置の不正な書き換え
を阻止できるようになり、十分にセキュリティーレベル
を確保することが可能となる。
ムの構成を示すブロック図。
ROM書き換え制御処理の手順を示すフローチャート。
ROM書き換え制御処理の第2の手順を示すフローチャ
ート。
ROM書き換え制御処理の第2の手順を示すフローチャ
ート。
理の手順を示すフローチャート。
ンドラ起動処理の他の例を示す図。
ンドラの機能拡張の一例を説明するための図。
Claims (10)
- 【請求項1】 不揮発性記憶装置の記憶内容を書き換え
可能な情報処理装置であって、 CPUと、 前記不揮発性記憶装置の書き換えに必要な所定のハード
ウェアに対する、ソフトウェアからのアクセスに応答し
て、前記CPUに割り込み信号を発生する割り込み信号
発生手段と、 前記割り込み信号発生手段からの割り込み信号の発生を
契機に前記CPUによって起動され、前記ソフトウェア
によるアクセスが不当なものである場合、前記不揮発性
記憶装置の書き換えを禁止する書き換え制御手段とを具
備することを特徴とする情報処理装置。 - 【請求項2】 前記書き換え制御手段は、 前記ハードウェアに対するアクセスに先立って実行すべ
き所定の手順が前記ソフトウェアによってすでに実行さ
れているか否かを判別する手段を含み、その判別結果に
応じて前記ソフトウェアによるアクセスが不当なもので
あるか否かを検出することを特徴とする請求項1記載の
情報処理装置。 - 【請求項3】 前記割り込み信号のマスクを禁止するた
めのマスク禁止手段をさらに具備することを特徴とする
請求項1記載の情報処理装置。 - 【請求項4】 前記不揮発性記憶装置の書き換えを禁止
するためのライトプロテクト機能を有し、前記ライトプ
ロテクト機能の設定が解除されている場合、ソフトウェ
アからのアクセスに応答して前記不揮発性記憶装置の書
き換えに必要な動作を実行するアクセス制御手段をさら
に具備し、 前記割り込み信号発生手段は、前記アクセス制御手段に
対してライトプロテクトを解除するためのアクセスがソ
フトウェアによって行われたとき、それに応答して前記
割り込み信号を発生することを特徴とする請求項1記載
の情報処理装置。 - 【請求項5】 前記書き換え制御手段は、前記ソフトウ
ェアによる前記ライトプロテクトを解除するためのアク
セスが不当なものである場合、前記ソフトウェアによる
前記不揮発性記憶装置の書き換えを阻害するために前記
アクセス制御手段をアクセスして、ライトプロテクトを
再設定する手段を含むことを特徴とする請求項4記載の
情報処理装置。 - 【請求項6】 前記書き換え制御手段は、前記ソフトウ
ェアによるアクセスが不当なものである場合、前記ソフ
トウェアによる前記不揮発性記憶装置の書き換えを阻害
するために前記情報処理装置をシャットダウンする手段
を含むことを特徴とする請求項1記載の情報処理装置。 - 【請求項7】 前記不揮発性記憶装置には、前記情報処
理装置のハードウェア制御のためのBIOSプログラム
が格納されていることを特徴とする請求項1記載の情報
処理装置。 - 【請求項8】 不揮発性メモリに格納されているBIO
Sプログラムをオペレーティングシステムの動作環境下
で書き換え可能な情報処理装置であって、 CPUと、 前記不揮発性メモリの書き換え動作を実行するアクセス
制御手段と、 前記オペレーティングシステム上で動作するソフトウェ
アからの前記アクセス制御手段に対する所定のアクセス
に応答して、前記CPUに割り込み信号を発生する割り
込み信号発生手段とを具備し、 前記CPUは、前記割り込み信号によって割り込み処理
を実行し、その割り込み処理の中で、前記ソフトウェア
による前記アクセス制御手段に対するアクセスが不当な
ものであるか否かを検出し、不当なものである場合、前
記不揮発性メモリの書き換えを禁止するための処理を行
うことを特徴とする情報処理装置。 - 【請求項9】 情報処理装置内で使用される不揮発性記
憶装置の記憶内容の書き換えを制御するための書き換え
制御方法であって、 前記情報処理装置内のCPUによって実行されるソフト
ウェアが前記不揮発性記憶装置の書き換えに必要な前記
情報処理装置内の所定のハードウェアにアクセスしたと
き、そのアクセスに応答して前記CPUに割り込み信号
を発生するステップと、 前記割り込み信号の発生を契機に前記CPUによって起
動される割り込み処理の中で、前記ソフトウェアによる
アクセスが不当なものであるか否かを検出し、不当なも
のである場合、前記不揮発性記憶装置の書き換えを禁止
するための処理を実行するステップとを具備することを
特徴とする書き換え制御方法。 - 【請求項10】 前記不揮発性記憶装置には、前記情報
処理装置のハードウェア制御のためのBIOSプログラ
ムが格納されていることを特徴とする請求項9記載の書
き換え制御方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000192757A JP3561211B2 (ja) | 2000-06-27 | 2000-06-27 | 情報処理装置および不揮発性記憶装置の書き換え制御方法 |
US09/887,101 US6651150B2 (en) | 2000-06-27 | 2001-06-25 | Data-processing apparatus and method of controlling the rewriting of a nonvolatile storage device |
TW090115417A TW548549B (en) | 2000-06-27 | 2001-06-26 | Data-processing apparatus and method of controlling the rewriting of a nonvolatile storage device |
CN01121833.9A CN1288572C (zh) | 2000-06-27 | 2001-06-27 | 数据处理装置与控制非易失性存储设备重写的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000192757A JP3561211B2 (ja) | 2000-06-27 | 2000-06-27 | 情報処理装置および不揮発性記憶装置の書き換え制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002007214A true JP2002007214A (ja) | 2002-01-11 |
JP3561211B2 JP3561211B2 (ja) | 2004-09-02 |
Family
ID=18691841
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000192757A Expired - Fee Related JP3561211B2 (ja) | 2000-06-27 | 2000-06-27 | 情報処理装置および不揮発性記憶装置の書き換え制御方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6651150B2 (ja) |
JP (1) | JP3561211B2 (ja) |
CN (1) | CN1288572C (ja) |
TW (1) | TW548549B (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005515517A (ja) * | 2001-05-10 | 2005-05-26 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | パーソナルコンピュータの記憶位置用外部ロッキング機構 |
JP2007164652A (ja) * | 2005-12-16 | 2007-06-28 | Hitachi Software Eng Co Ltd | 利用者端末における二次記憶装置の管理方法および利用者端末 |
US7367062B2 (en) | 2002-12-04 | 2008-04-29 | Samsung Electronics Co., Ltd. | Method for BIOS security of computer system |
JP2008523494A (ja) * | 2005-02-09 | 2008-07-03 | レノボ・シンガポール・プライベート・リミテッド | 情報更新方法、プログラム、情報処理装置 |
JP2010033576A (ja) * | 2008-07-30 | 2010-02-12 | Pegatron Corp | バイオスの更新を行う電子機器及び方法 |
JP2013537335A (ja) * | 2010-09-30 | 2013-09-30 | インテル・コーポレーション | サービスプロセッサコンプレックスにおけるデータストア用のデマンドベースのusbプロキシ |
JP2013537343A (ja) * | 2010-09-22 | 2013-09-30 | インテル・コーポレーション | プラットフォーム・ファームウェア・アーマリング技術 |
US10515655B2 (en) | 2014-12-04 | 2019-12-24 | Microsoft Technology Licensing, Llc | Emotion type classification for interactive dialog system |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7069431B2 (en) * | 2001-07-31 | 2006-06-27 | Lenovo ( Singapore) Pte Ltd. | Recovery of a BIOS image |
EP1357454A1 (en) * | 2002-04-23 | 2003-10-29 | Hewlett-Packard Company | Data processing system and method with protected BIOS |
KR20040000290A (ko) | 2002-06-24 | 2004-01-03 | 엘지전자 주식회사 | 고밀도 광디스크의 멀티 경로 데이터 스트림 관리방법 |
US20040153601A1 (en) * | 2003-02-04 | 2004-08-05 | Blankenagel John A. | General purpose lines for memory write protection |
JP4153802B2 (ja) * | 2003-02-07 | 2008-09-24 | 株式会社ルネサステクノロジ | 記憶装置 |
JP2004287541A (ja) * | 2003-03-19 | 2004-10-14 | Matsushita Electric Ind Co Ltd | 不揮発性メモリのアクセス制御システム |
JP2004302516A (ja) * | 2003-03-28 | 2004-10-28 | Ntt Docomo Inc | 端末装置およびプログラム |
US7620301B2 (en) | 2003-04-04 | 2009-11-17 | Lg Electronics Inc. | System and method for resuming playback |
US7146512B2 (en) * | 2003-06-30 | 2006-12-05 | Intel Corporation | Method of activating management mode through a network for monitoring a hardware entity and transmitting the monitored information through the network |
US7281103B2 (en) * | 2003-10-01 | 2007-10-09 | Kabushiki Kaisha Toshiba | Microcomputer with a security function for accessing a program storage memory |
JP2005235071A (ja) * | 2004-02-23 | 2005-09-02 | Nec Corp | 情報処理装置、情報処理方法、プログラム及び記録媒体 |
CN100369009C (zh) * | 2004-12-30 | 2008-02-13 | 英业达股份有限公司 | 使用系统管理中断信号的监控系统及方法 |
JP2007219851A (ja) * | 2006-02-16 | 2007-08-30 | Fujitsu Ltd | 半導体メモリ |
US8347348B2 (en) * | 2008-03-31 | 2013-01-01 | Lenovo (Singapore) Pte. Ltd. | Apparatus, system, and method for pre-boot policy modification |
US8495354B2 (en) * | 2008-09-24 | 2013-07-23 | Hewlett-Packard Development Company, L.P. | Apparatus for determining during a power-on sequence, a value to be written to a first register in a secure area and the same value to a second register in non-secure area, which during a protected mode, the value is compared such that if it is equal, enabling writing to a memory |
JP5335634B2 (ja) * | 2009-09-29 | 2013-11-06 | レノボ・シンガポール・プライベート・リミテッド | システム管理モードの特権レベルを保護するコンピュータ |
US20140274305A1 (en) * | 2013-03-15 | 2014-09-18 | Wms Gaming, Inc. | Smi for electronic gaming machine security and stability |
CN105718277B (zh) * | 2014-12-05 | 2020-04-10 | 中国长城科技集团股份有限公司 | 一种bios更新的保护方法、装置和系统 |
CN106033520B (zh) * | 2015-03-17 | 2019-03-08 | 联想(北京)有限公司 | 一种数据处理方法及装置 |
US10013387B2 (en) | 2015-06-11 | 2018-07-03 | Cisco Technology, Inc. | Method or apparatus for flexible firmware image management in microserver |
US10430361B1 (en) | 2015-12-17 | 2019-10-01 | Cru Acquisition Group, Llc | Combination write blocker |
JP6373888B2 (ja) * | 2016-03-01 | 2018-08-15 | 株式会社東芝 | 情報処理装置及び制御方法 |
US11461490B1 (en) | 2020-09-23 | 2022-10-04 | Cru Data Security Group, Llc | Systems, methods, and devices for conditionally allowing processes to alter data on a storage device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6078520A (en) * | 1993-04-08 | 2000-06-20 | Hitachi, Ltd. | Flash memory control method and information processing system therewith |
US6148384A (en) * | 1998-06-02 | 2000-11-14 | Adaptec, Inc. | Decoupled serial memory access with passkey protected memory areas |
JP3968876B2 (ja) | 1998-06-26 | 2007-08-29 | 株式会社デンソー | 電子制御装置 |
US6785713B1 (en) * | 2000-05-08 | 2004-08-31 | Citrix Systems, Inc. | Method and apparatus for communicating among a network of servers utilizing a transport mechanism |
US6711690B2 (en) * | 2001-09-17 | 2004-03-23 | International Business Machines Corporation | Secure write blocking circuit and method for preventing unauthorized write access to nonvolatile memory |
-
2000
- 2000-06-27 JP JP2000192757A patent/JP3561211B2/ja not_active Expired - Fee Related
-
2001
- 2001-06-25 US US09/887,101 patent/US6651150B2/en not_active Expired - Lifetime
- 2001-06-26 TW TW090115417A patent/TW548549B/zh not_active IP Right Cessation
- 2001-06-27 CN CN01121833.9A patent/CN1288572C/zh not_active Expired - Lifetime
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005515517A (ja) * | 2001-05-10 | 2005-05-26 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | パーソナルコンピュータの記憶位置用外部ロッキング機構 |
US7367062B2 (en) | 2002-12-04 | 2008-04-29 | Samsung Electronics Co., Ltd. | Method for BIOS security of computer system |
JP2008523494A (ja) * | 2005-02-09 | 2008-07-03 | レノボ・シンガポール・プライベート・リミテッド | 情報更新方法、プログラム、情報処理装置 |
JP4728343B2 (ja) * | 2005-02-09 | 2011-07-20 | レノボ・シンガポール・プライベート・リミテッド | 情報更新方法、プログラム、情報処理装置 |
JP2007164652A (ja) * | 2005-12-16 | 2007-06-28 | Hitachi Software Eng Co Ltd | 利用者端末における二次記憶装置の管理方法および利用者端末 |
JP4671418B2 (ja) * | 2005-12-16 | 2011-04-20 | 株式会社日立ソリューションズ | 利用者端末における二次記憶装置の管理方法および利用者端末 |
JP2010033576A (ja) * | 2008-07-30 | 2010-02-12 | Pegatron Corp | バイオスの更新を行う電子機器及び方法 |
JP2013537343A (ja) * | 2010-09-22 | 2013-09-30 | インテル・コーポレーション | プラットフォーム・ファームウェア・アーマリング技術 |
JP2015057722A (ja) * | 2010-09-22 | 2015-03-26 | インテル・コーポレーション | プラットフォーム・ファームウェア・アーマリング技術 |
JP2013537335A (ja) * | 2010-09-30 | 2013-09-30 | インテル・コーポレーション | サービスプロセッサコンプレックスにおけるデータストア用のデマンドベースのusbプロキシ |
US8965749B2 (en) | 2010-09-30 | 2015-02-24 | Intel Corporation | Demand based USB proxy for data stores in service processor complex |
US10515655B2 (en) | 2014-12-04 | 2019-12-24 | Microsoft Technology Licensing, Llc | Emotion type classification for interactive dialog system |
Also Published As
Publication number | Publication date |
---|---|
JP3561211B2 (ja) | 2004-09-02 |
CN1330324A (zh) | 2002-01-09 |
TW548549B (en) | 2003-08-21 |
US6651150B2 (en) | 2003-11-18 |
US20010056518A1 (en) | 2001-12-27 |
CN1288572C (zh) | 2006-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3561211B2 (ja) | 情報処理装置および不揮発性記憶装置の書き換え制御方法 | |
US6085299A (en) | Secure updating of non-volatile memory | |
US7107460B2 (en) | Method and system for securing enablement access to a data security device | |
US5944821A (en) | Secure software registration and integrity assessment in a computer system | |
KR100648533B1 (ko) | 시스템 바이오스를 플래쉬하는 바이러스 감염방지 및 하드웨어 독립 방법 | |
TWI607376B (zh) | 用於處理改變依照統一可延伸韌體介面計算裝置中之系統安全資料庫及韌體儲存區請求的系統及方法 | |
JP4793733B2 (ja) | 高インテグリティファームウェア | |
JP4486288B2 (ja) | コンピュータにおいてトラステッドコア初期化プロセスを安全に実行するためのプログラム、方法、メモリコントローラ、装置及びコンピュータ | |
TWI648652B (zh) | 修復受危害之系統啓動碼之技術 | |
JP6054908B2 (ja) | 変数セットを修復する方法、コンピュータ・プログラムおよびコンピュータ | |
US7308576B2 (en) | Authenticated code module | |
JP5335634B2 (ja) | システム管理モードの特権レベルを保護するコンピュータ | |
CN103718165A (zh) | Bios闪存攻击保护和通知 | |
JP2008522298A (ja) | コンピュータに信頼可能な実行環境を構築する方法 | |
JP2007249933A (ja) | データ処理装置内コンテンツへのアクセス管理 | |
JP2011527777A (ja) | 安全な起動メカニズムを備えたコンピュータシステム | |
EP2962243A1 (en) | A method for software anti-rollback recovery | |
JP2007304954A (ja) | メモリ保護機能を有するコンピュータシステム | |
KR20040048664A (ko) | 컴퓨터 시스템의 바이오스 보안 유지방법 | |
US20090300307A1 (en) | Protection and security provisioning using on-the-fly virtualization | |
JP2009223787A (ja) | 情報処理装置及び方法、並びにプログラム | |
KR101013419B1 (ko) | 시스템 보호 장치 및 방법 | |
US20040083379A1 (en) | Data processing system and method | |
JP2018036695A (ja) | 情報処理監視装置、情報処理監視方法、監視プログラム、記録媒体及び情報処理装置 | |
WO2024078159A1 (zh) | 完整性度量方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040309 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040430 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040525 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040527 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 3561211 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090604 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090604 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110604 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120604 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120604 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 9 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 Free format text: JAPANESE INTERMEDIATE CODE: R313121 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |