JP2002007112A - 剰余演算計算方法および剰余演算計算装置 - Google Patents
剰余演算計算方法および剰余演算計算装置Info
- Publication number
- JP2002007112A JP2002007112A JP2000185198A JP2000185198A JP2002007112A JP 2002007112 A JP2002007112 A JP 2002007112A JP 2000185198 A JP2000185198 A JP 2000185198A JP 2000185198 A JP2000185198 A JP 2000185198A JP 2002007112 A JP2002007112 A JP 2002007112A
- Authority
- JP
- Japan
- Prior art keywords
- multiplication
- remainder
- bits
- calculation
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Abstract
(57)【要約】
【課題】 長いビット長の剰余演算をより高速で行なう
ことが可能な剰余演算計算装置の実現を課題とする。 【解決手段】 剰余演算を行う剰余演算計算装置におい
て、演算の中間結果において冗長表現の除算値を生成す
る計算手段を設ける。さらに、冗長剰余乗算ループはＲ
ＡＭ１〜７、レジスタ８〜２０、乗算器２１〜２３、加
算器２４〜２６を組み合わせた回路により並列演算が可
能になる。
ことが可能な剰余演算計算装置の実現を課題とする。 【解決手段】 剰余演算を行う剰余演算計算装置におい
て、演算の中間結果において冗長表現の除算値を生成す
る計算手段を設ける。さらに、冗長剰余乗算ループはＲ
ＡＭ１〜７、レジスタ８〜２０、乗算器２１〜２３、加
算器２４〜２６を組み合わせた回路により並列演算が可
能になる。
Description
【０００１】
【発明の属する技術分野】本発明は、剰余演算計算方法
および剰余演算計算装置に関し、特に長いビット長の剰
余演算を高速で演算可能な剰余演算計算方法および剰余
演算計算装置に関する。
および剰余演算計算装置に関し、特に長いビット長の剰
余演算を高速で演算可能な剰余演算計算方法および剰余
演算計算装置に関する。
【０００２】
【従来の技術】長いビット長の剰余乗算・除算を実現す
る方法としては、モンゴメリ法が用いられることが多
い。モンゴメリのアルゴリズムは、剰余の法Ｎ（Ｎ＞
１）と、剰余の法Ｎと互いに素である基数Ｒ（Ｒ＞Ｎ）
を用いると、被剰余数ＴからＴＲ-1ｍｏｄ Ｎの計算が
基数Ｒによる除算のみで行えることを利用して、Ｎによ
る除算を用いることなく剰余計算を行うアルゴリズムで
ある。ここでＮ、Ｎ´、Ｒ、Ｒ-1およびＴは整数であ
り、被剰余数Ｔは０≦Ｔ＜Ｒ＊Ｎ、Ｒ-1は剰余の法Ｎの
上での基数Ｒの逆数であり、Ｒ＊Ｒ-1−Ｎ＊Ｎ´＝１
（０≦Ｒ-1＜Ｎ、０≦Ｎ´＜Ｒ）の関係を満たす。さら
に、この基数Ｒに２のべき乗数を使用した場合、基数Ｒ
による除算をシフト操作に置き換えることができるた
め、ＴからＴＲ-1ｍｏｄ Ｎの計算が高速に処理でき
る。
る方法としては、モンゴメリ法が用いられることが多
い。モンゴメリのアルゴリズムは、剰余の法Ｎ（Ｎ＞
１）と、剰余の法Ｎと互いに素である基数Ｒ（Ｒ＞Ｎ）
を用いると、被剰余数ＴからＴＲ-1ｍｏｄ Ｎの計算が
基数Ｒによる除算のみで行えることを利用して、Ｎによ
る除算を用いることなく剰余計算を行うアルゴリズムで
ある。ここでＮ、Ｎ´、Ｒ、Ｒ-1およびＴは整数であ
り、被剰余数Ｔは０≦Ｔ＜Ｒ＊Ｎ、Ｒ-1は剰余の法Ｎの
上での基数Ｒの逆数であり、Ｒ＊Ｒ-1−Ｎ＊Ｎ´＝１
（０≦Ｒ-1＜Ｎ、０≦Ｎ´＜Ｒ）の関係を満たす。さら
に、この基数Ｒに２のべき乗数を使用した場合、基数Ｒ
による除算をシフト操作に置き換えることができるた
め、ＴからＴＲ-1ｍｏｄ Ｎの計算が高速に処理でき
る。
【０００３】しかし、この計算方法を用いた場合、除算
を行う必要は無いものの、一回の単位剰余乗算あたりに
３回の算術的乗算が必要である。また、モンゴメリ法で
は、その計算の準備段階でユークリッドの互除法を用い
て“整数一次結合”の数式を準備しておく必要があり、
この部分で多倍長の除算が必要となる。（“整数一次結
合”については、“数論アルゴリズムと楕円暗号理論入
門”（ＩＳＢＮ４＿４３１＿７０７２７＿１のＰ２０に
示されている。） モンゴメリ法を用いて剰余べき乗演算を行った場合、単
位乗算がビット長の１＋ｆ（ｅ）倍必要である。ここで
ｆ（ｅ）はべき乗演算がＭe である場合に２進数で示さ
れるｅの各桁のうち“１”である桁数を示す関数であ
る。このため、合計の乗算回数はビット長をｂｉｔｌｅ
ｎで表すと、 ３＊ｂｉｔｌｅｎ＊（１＋ｆ（ｅ）） ＝３＊ｂｉｔｌｅｎ＋３＊ｆ（ｅ）＊ｂｉｔｌｅｎ となる。本発明を用いた場合、演算器の大きさはやや大
きくなるものの、演算量は ２＊ｂｉｔｌｅｎ＋ｆ（ｅ）＊ｂｉｔｌｅｎ＋α となる。詳細な計算量の算出は後述する詳細説明で述べ
る。また、計算過程を並列化することが可能であり、並
列化によってスピード重視型のＬＳＩを作成した場合計
算速度を３〜６倍程度にすることが可能である。
を行う必要は無いものの、一回の単位剰余乗算あたりに
３回の算術的乗算が必要である。また、モンゴメリ法で
は、その計算の準備段階でユークリッドの互除法を用い
て“整数一次結合”の数式を準備しておく必要があり、
この部分で多倍長の除算が必要となる。（“整数一次結
合”については、“数論アルゴリズムと楕円暗号理論入
門”（ＩＳＢＮ４＿４３１＿７０７２７＿１のＰ２０に
示されている。） モンゴメリ法を用いて剰余べき乗演算を行った場合、単
位乗算がビット長の１＋ｆ（ｅ）倍必要である。ここで
ｆ（ｅ）はべき乗演算がＭe である場合に２進数で示さ
れるｅの各桁のうち“１”である桁数を示す関数であ
る。このため、合計の乗算回数はビット長をｂｉｔｌｅ
ｎで表すと、 ３＊ｂｉｔｌｅｎ＊（１＋ｆ（ｅ）） ＝３＊ｂｉｔｌｅｎ＋３＊ｆ（ｅ）＊ｂｉｔｌｅｎ となる。本発明を用いた場合、演算器の大きさはやや大
きくなるものの、演算量は ２＊ｂｉｔｌｅｎ＋ｆ（ｅ）＊ｂｉｔｌｅｎ＋α となる。詳細な計算量の算出は後述する詳細説明で述べ
る。また、計算過程を並列化することが可能であり、並
列化によってスピード重視型のＬＳＩを作成した場合計
算速度を３〜６倍程度にすることが可能である。
【０００４】
【発明が解決しようとする課題】上述のごとく、従来の
モンゴメリ法を用いた剰余演算計算方法および剰余演算
計算装置においては、除算を行う必要は無いものの、一
回の単位剰余乗算あたりに３回の算術的乗算が必要であ
り、このために演算の高速化に限界があった。本発明
は、比較的簡単な構成でこの問題を解決して、長いビッ
ト長の剰余演算をより高速に行なうことが可能な剰余演
算計算方法および剰余演算計算装置の実現を課題とす
る。
モンゴメリ法を用いた剰余演算計算方法および剰余演算
計算装置においては、除算を行う必要は無いものの、一
回の単位剰余乗算あたりに３回の算術的乗算が必要であ
り、このために演算の高速化に限界があった。本発明
は、比較的簡単な構成でこの問題を解決して、長いビッ
ト長の剰余演算をより高速に行なうことが可能な剰余演
算計算方法および剰余演算計算装置の実現を課題とす
る。
【０００５】
【課題を解決するための手段】上記課題を達成するた
め、本発明は、剰余演算を行う計算方法において、演算
の中間結果で冗長表現の除算値を生成する計算過程をと
ることを特徴とする。また、ビット数の長い剰余乗算Ｖ
ｒ＝Ｖａ＊Ｖｂ（ｍｏｄ ｐ）（Ｖｒ：Ｎ＋Ｍビット、
Ｖａ：Ｎビット、Ｖｂ：Ｍビット）を行う計算方法にお
いて、ＶａをＮ＝Ｎ１（ｂｉｔ／Ｗｏｒｄ）＊Ｎ２（Ｗ
ｏｒｄ）、ＶｂをＭ＝Ｍ１（ｂｉｔ／Ｗｏｒｄ）＊Ｍ２
（Ｗｏｒｄ）に分割して扱い、乗算をＮ１、Ｍ１ビット
の部分乗算を用いた乗加算で実現する場合に、Ｖａ＊２
M1*n（ｍｏｄ ｐ）を満足する冗長表現の値を用いて行
うことを特徴とする。
め、本発明は、剰余演算を行う計算方法において、演算
の中間結果で冗長表現の除算値を生成する計算過程をと
ることを特徴とする。また、ビット数の長い剰余乗算Ｖ
ｒ＝Ｖａ＊Ｖｂ（ｍｏｄ ｐ）（Ｖｒ：Ｎ＋Ｍビット、
Ｖａ：Ｎビット、Ｖｂ：Ｍビット）を行う計算方法にお
いて、ＶａをＮ＝Ｎ１（ｂｉｔ／Ｗｏｒｄ）＊Ｎ２（Ｗ
ｏｒｄ）、ＶｂをＭ＝Ｍ１（ｂｉｔ／Ｗｏｒｄ）＊Ｍ２
（Ｗｏｒｄ）に分割して扱い、乗算をＮ１、Ｍ１ビット
の部分乗算を用いた乗加算で実現する場合に、Ｖａ＊２
M1*n（ｍｏｄ ｐ）を満足する冗長表現の値を用いて行
うことを特徴とする。
【０００６】さらに、剰余演算を行う剰余演算計算装置
において、演算の中間結果で冗長表現の除算値を生成す
る計算手段を有することを特徴とする。さらに、ビット
数の長い剰余乗算Ｖｒ＝Ｖａ＊Ｖｂ（ｍｏｄ ｐ）（Ｖ
ｒ：Ｎ＋Ｍビット、Ｖａ：Ｎビット、Ｖｂ：Ｍビット）
を行う剰余演算計算装置において、ＶａをＮ＝Ｎ１（ｂ
ｉｔ／Ｗｏｒｄ）＊Ｎ２（Ｗｏｒｄ）、ＶｂをＭ＝Ｍ１
（ｂｉｔ／Ｗｏｒｄ）＊Ｍ２（Ｗｏｒｄ）に分割して扱
い、乗算をＮ１、Ｍ１ビットの部分乗算を用いた乗加算
で実現する計算手段と、Ｖａ＊２M1*n（ｍｏｄｐ）を満
足する冗長表現の値を用いて行う計算手段とを具備する
ことを特徴とする。これらにより、演算の中間過程で冗
長表現を許容して、高速な剰余演算が可能な剰余演算計
算方法および剰余演算計算装置を実現することができ
る。
において、演算の中間結果で冗長表現の除算値を生成す
る計算手段を有することを特徴とする。さらに、ビット
数の長い剰余乗算Ｖｒ＝Ｖａ＊Ｖｂ（ｍｏｄ ｐ）（Ｖ
ｒ：Ｎ＋Ｍビット、Ｖａ：Ｎビット、Ｖｂ：Ｍビット）
を行う剰余演算計算装置において、ＶａをＮ＝Ｎ１（ｂ
ｉｔ／Ｗｏｒｄ）＊Ｎ２（Ｗｏｒｄ）、ＶｂをＭ＝Ｍ１
（ｂｉｔ／Ｗｏｒｄ）＊Ｍ２（Ｗｏｒｄ）に分割して扱
い、乗算をＮ１、Ｍ１ビットの部分乗算を用いた乗加算
で実現する計算手段と、Ｖａ＊２M1*n（ｍｏｄｐ）を満
足する冗長表現の値を用いて行う計算手段とを具備する
ことを特徴とする。これらにより、演算の中間過程で冗
長表現を許容して、高速な剰余演算が可能な剰余演算計
算方法および剰余演算計算装置を実現することができ
る。
【０００７】
【発明の実施の形態】以下、本発明にかかる計算方法お
よび計算装置を添付図面を参照にして詳細に説明する。
よび計算装置を添付図面を参照にして詳細に説明する。
【０００８】以後の表記では、ハードウェア記述言語で
あるＶｅｒｉｌｏｇにおける数値の表記方法を説明のた
めに使用する。すなわち、 １）ｎビットの値Ｖを示す場合は、Ｖ［ｎ−１：０］と
記す。すなわち、ｎ−１がＭＳＢで０がＬＳＢである。 ２）数値の途中の１ビットを示す場合はＶ［ｉ］と記述
する。 ３）数値の途中の数ビット（ｊ）を示す場合はＶ［ｉ：
ｊ］と記述する。 ４）数値の分割・連結には｛｝を用いて記述する。すな
わち、 Ｖｔ［ｉ＋ｊ−１：０］＝｛Ｖ１［ｉ−１：０］，Ｖ２
［ｊ−１：０］｝ は、Ｖ１、Ｖ２の値を連結してＶｔに代入することを示
す。
あるＶｅｒｉｌｏｇにおける数値の表記方法を説明のた
めに使用する。すなわち、 １）ｎビットの値Ｖを示す場合は、Ｖ［ｎ−１：０］と
記す。すなわち、ｎ−１がＭＳＢで０がＬＳＢである。 ２）数値の途中の１ビットを示す場合はＶ［ｉ］と記述
する。 ３）数値の途中の数ビット（ｊ）を示す場合はＶ［ｉ：
ｊ］と記述する。 ４）数値の分割・連結には｛｝を用いて記述する。すな
わち、 Ｖｔ［ｉ＋ｊ−１：０］＝｛Ｖ１［ｉ−１：０］，Ｖ２
［ｊ−１：０］｝ は、Ｖ１、Ｖ２の値を連結してＶｔに代入することを示
す。
【０００９】今、計算結果を求めたい乗算を （式１）
【００１０】Ｖｒ［Ｎ＋Ｍ−１：０］＝Ｖａ［Ｎ−１：
０］＊Ｖｂ［Ｍ−１：０］ とする。また、 （式２）
０］＊Ｖｂ［Ｍ−１：０］ とする。また、 （式２）
【００１１】Ｎ＝ｎ１＊ｎ２ Ｍ＝ｍ１＊ｍ２ に因数分解できるものとする。すると、Ｖｂは以下の式
のように、要素Ｖｂ０、Ｖｂ１、Ｖｂ２、…Ｖｂ（ｍ２
−１）に分解することができる。 （式３）
のように、要素Ｖｂ０、Ｖｂ１、Ｖｂ２、…Ｖｂ（ｍ２
−１）に分解することができる。 （式３）
【００１２】Ｖｂ［Ｍ−１：０］＝｛Ｖｂ（ｍ２−１）
［Ｍ−１：Ｍ−ｍ１］，… Ｖｂ２［３＊ｍ１−１：２＊ｍ１］， Ｖｂ１［２＊ｍ１−１：ｍ１］，Ｖｂ０［ｍ１−１：
０］｝ 式（１）の乗算の右辺に（式３）を用いて、 （式４・１）
［Ｍ−１：Ｍ−ｍ１］，… Ｖｂ２［３＊ｍ１−１：２＊ｍ１］， Ｖｂ１［２＊ｍ１−１：ｍ１］，Ｖｂ０［ｍ１−１：
０］｝ 式（１）の乗算の右辺に（式３）を用いて、 （式４・１）
【００１３】Ｖａ＊Ｖｂ［Ｍ−１：０］＝Ｖａ［Ｎ−
１：０］ ＊｛Ｖｂ（ｍ２−１）［Ｍ−１：Ｍ−ｍ１］，… Ｖｂ２［３＊ｍ１−１：２＊ｍ１］， Ｖｂ１［２＊ｍ１−１：ｍ１］，Ｖｂ０［ｍ１−１：
０］｝ と変形することができる。これは、 （式４・２）
１：０］ ＊｛Ｖｂ（ｍ２−１）［Ｍ−１：Ｍ−ｍ１］，… Ｖｂ２［３＊ｍ１−１：２＊ｍ１］， Ｖｂ１［２＊ｍ１−１：ｍ１］，Ｖｂ０［ｍ１−１：
０］｝ と変形することができる。これは、 （式４・２）
【００１４】Ｖａ＊Ｖｂ［Ｍ−１：０］＝Ｖａ＊Ｖｂ０
＋Ｖａ＊Ｖｂ１＊（２＾ｍ１）＋Ｖａ＊Ｖｂ２＊（２＾
（２＊ｍ１））…＋Ｖａ＊Ｖｂ（ｍ２−１）＊（２＾
（Ｍ−ｍ１）） である。ところで、実際には計算したい値は、「算術乗
算」ではなく「剰余乗算」である。 （式５）
＋Ｖａ＊Ｖｂ１＊（２＾ｍ１）＋Ｖａ＊Ｖｂ２＊（２＾
（２＊ｍ１））…＋Ｖａ＊Ｖｂ（ｍ２−１）＊（２＾
（Ｍ−ｍ１）） である。ところで、実際には計算したい値は、「算術乗
算」ではなく「剰余乗算」である。 （式５）
【００１５】Ｖａ０’＝Ｖａ（ｍｏｄ ｐ） Ｖａ１’＝Ｖａ＊（２＾ｍ１）（ｍｏｄ ｐ） Ｖａ２’＝Ｖａ＊（２＾（２＊ｍ１））（ｍｏｄ ｐ） Ｖａ３’＝Ｖａ＊（２＾（３＊ｍ１））（ｍｏｄ ｐ） ： ： Ｖａ（ｍ２−１）’＝Ｖａ（ｍ１−１）＊（２＾（Ｍ−
ｍ１））（ｍｏｄ ｐ） が成立すると、 （式６）
ｍ１））（ｍｏｄ ｐ） が成立すると、 （式６）
【００１６】 Ｖａ＊Ｖｂ（ｍｏｄ ｐ） ＝Ｖａ＊Ｖｂ０＋Ｖａ＊Ｖｂ１＊（２＾ｍ１） ＋Ｖａ＊Ｖｂ２＊（２＾（２＊ｍ１））＋…… ＋Ｖａ＊Ｖｂ（ｍ２−１）＊（２＾（Ｍ−ｍ１））（ｍｏｄ ｐ） ＝Ｖａ０’＊Ｖｂ０＋Ｖａ１’＊Ｖｂ１＋Ｖａ２’＊Ｖｂ２＋…… ＋Ｖａ（ｍ２−１）’＊Ｖｂ（ｍ２−１）（ｍｏｄ ｐ） が成り立つ。
【００１７】上に示すＶａ０’、Ｖａ１’、…Ｖａ（ｍ
２−１）’は、ｐを法としてＶａ、Ｖａ＊（２＾ｎ）、
…Ｖａ＊（２＾（Ｍ−ｍ１））に合同な値である。（こ
の記述は、“数論アルゴリズムと楕円暗号理論入門”
（ＩＳＢＮ４＿４３１＿７０７２７＿１）のＰ２５から
説明されている“合同式”に記述されている。）数学的
に上記の関係が成り立つことは明白であるが、実際のハ
ードウェアを設計する場合は演算長に注意する必要があ
る。本案では、Ｖａ０’、Ｖａ１’、…Ｖａ（ｍ２−
１）’の値については値を取りうる範囲として０以上ｐ
＊ｋ未満の範囲の値とする。（ただし、ｋは正の小さな
整数。）
２−１）’は、ｐを法としてＶａ、Ｖａ＊（２＾ｎ）、
…Ｖａ＊（２＾（Ｍ−ｍ１））に合同な値である。（こ
の記述は、“数論アルゴリズムと楕円暗号理論入門”
（ＩＳＢＮ４＿４３１＿７０７２７＿１）のＰ２５から
説明されている“合同式”に記述されている。）数学的
に上記の関係が成り立つことは明白であるが、実際のハ
ードウェアを設計する場合は演算長に注意する必要があ
る。本案では、Ｖａ０’、Ｖａ１’、…Ｖａ（ｍ２−
１）’の値については値を取りうる範囲として０以上ｐ
＊ｋ未満の範囲の値とする。（ただし、ｋは正の小さな
整数。）
【００１８】通常、剰余の値を用いる場合、値の取りう
る範囲は０以上ｐ未満とすることが多いが、このような
正確な値を計算するためには多くの計算量を必要とす
る。本案では取りうる値に対しての制限をゆるめ、冗長
な値の使用を容認することにより、剰余数Ｖａ０’、Ｖ
ａ１’、…Ｖａ（ｍ２−１）’をより少ない計算量で求
めることを特徴とする。（この特徴により、“冗長表
現”という一文が挿入されている。） これより後しばらくは、上に示す値を計算する方法につ
いて記述する。（式５）により、
る範囲は０以上ｐ未満とすることが多いが、このような
正確な値を計算するためには多くの計算量を必要とす
る。本案では取りうる値に対しての制限をゆるめ、冗長
な値の使用を容認することにより、剰余数Ｖａ０’、Ｖ
ａ１’、…Ｖａ（ｍ２−１）’をより少ない計算量で求
めることを特徴とする。（この特徴により、“冗長表
現”という一文が挿入されている。） これより後しばらくは、上に示す値を計算する方法につ
いて記述する。（式５）により、
【００１９】 Ｖａ０’＝Ｖａ（ｍｏｄ ｐ） Ｖａ１’＝Ｖａ＊（２＾ｎ）（ｍｏｄ ｐ） Ｖａ２’＝Ｖａ＊（２＾（２＊ｎ））（ｍｏｄ ｐ） Ｖａ３’＝Ｖａ＊（２＾（３＊ｎ））（ｍｏｄ ｐ） ……… Ｖａ（ｍ１）’＝Ｖａ（ｍ−１）＊（２＾（Ｎ−ｎ））
（ｍｏｄ ｐ） である。（ただし、０≦Ｖａ０’、Ｖａ１’、…Ｖａ
（ｍ−１）’＜ｐ＊ｋ）これは、 （式７）
（ｍｏｄ ｐ） である。（ただし、０≦Ｖａ０’、Ｖａ１’、…Ｖａ
（ｍ−１）’＜ｐ＊ｋ）これは、 （式７）
【００２０】Ｖａ０’＝Ｖａ（ｍｏｄ ｐ） Ｖａ１’＝Ｖａ０’＊（２＾ｎ）（ｍｏｄ ｐ） Ｖａ２’＝Ｖａ１’＊（２＾ｎ）（ｍｏｄ ｐ） Ｖａ３’＝Ｖａ２’＊（２＾ｎ）（ｍｏｄ ｐ） ……… Ｖａ（ｍ−１）’＝Ｖａ（ｍ−２）’＊（２＾ｎ）（ｍ
ｏｄ ｐ） が成り立つ。つまり、値の範囲が０以上ｐ＊ｋ未満のＶ
ａ（ｔ−１）’の値が用意され、その値に対して前記範
囲内の値Ｖａｔ’を計算する方法を提示することが出来
れば、順次Ｖａｔ’を計算できることになる。 （式８）
ｏｄ ｐ） が成り立つ。つまり、値の範囲が０以上ｐ＊ｋ未満のＶ
ａ（ｔ−１）’の値が用意され、その値に対して前記範
囲内の値Ｖａｔ’を計算する方法を提示することが出来
れば、順次Ｖａｔ’を計算できることになる。 （式８）
【００２１】ｔｍｐ０＝Ｖａ０’＊（２＾ｎ） として （式９）
【００２２】Ｖａ１’＝ｔｍｐ０−［ｔｍｐ０／ｐ］＊
ｐ （但しこの式の［］は除算の後の小数点以下切り捨てを
意味する）である。Ｖａｔ’の値の範囲は０以上ｐ＊ｋ
未満であるため、（式９）のｔｍｐ０／ｐの解は近似計
算値であっても構わない。この近似除算に対する制限と
しては、値の範囲の制限から正確な値に対して０〜ｋ−
１のオフセットまでを許すというものである。
ｐ （但しこの式の［］は除算の後の小数点以下切り捨てを
意味する）である。Ｖａｔ’の値の範囲は０以上ｐ＊ｋ
未満であるため、（式９）のｔｍｐ０／ｐの解は近似計
算値であっても構わない。この近似除算に対する制限と
しては、値の範囲の制限から正確な値に対して０〜ｋ−
１のオフセットまでを許すというものである。
【００２３】ｔｍｐ０，ｐのビット長は（式１０）のよ
うになっているはずである。（但し、ｂｋ＝ｌｏｇ２
（ｋ）を切り上げた値） （式１０）
うになっているはずである。（但し、ｂｋ＝ｌｏｇ２
（ｋ）を切り上げた値） （式１０）
【００２４】ｔｍｐ０＝ｔｍｐ０［Ｎ＋ｎ＋ｂｋ−１：
０］ Ｐ＝Ｐ［Ｎ−１：０］ 以下、近似値計算の算出手段について述べる上記の値そ
のままを使用すると、冗長になるため、全く違う変数を
以下では便宜的に使用する。除算を （式１１）
０］ Ｐ＝Ｐ［Ｎ−１：０］ 以下、近似値計算の算出手段について述べる上記の値そ
のままを使用すると、冗長になるため、全く違う変数を
以下では便宜的に使用する。除算を （式１１）
【００２５】ｄ＝ｘ／ｙ とする。ただしｘ＝ｘ［α＋β＋γ−１：０］、ｙ＝ｘ
［β＋γ−１：０］とすると、
［β＋γ−１：０］とすると、
【００２６】ｄ＝ｄ［α−１：０］ 上記の除算そのものを行う場合、ビット数が長いため計
算することが困難である。そこで、 （式１２）
算することが困難である。そこで、 （式１２）
【００２７】ｆ（ｘ［α＋β＋γ−１：γ］）／ｇ（ｘ
［β＋γ−１：γ］） のような計算式で求めることが望ましい。この値は、図
１に示すようなｘ、ｙのＬＳＢ側γビット分以外の値を
表す。関数ｆ（）、ｇ（）の処理に必要な計算量が多い
ことは望ましくない。近似値自身の制限としては、次の
ようになることが望ましい。 （式１２）
［β＋γ−１：γ］） のような計算式で求めることが望ましい。この値は、図
１に示すようなｘ、ｙのＬＳＢ側γビット分以外の値を
表す。関数ｆ（）、ｇ（）の処理に必要な計算量が多い
ことは望ましくない。近似値自身の制限としては、次の
ようになることが望ましい。 （式１２）
【００２８】ｘ／ｙ≦ｆ（ｘ［α＋β＋γ−１：γ］）
／ｇ（ｙ［β＋γ−１：γ］） この式を単純に実現する式が以下に示す式である。 （式１３）
／ｇ（ｙ［β＋γ−１：γ］） この式を単純に実現する式が以下に示す式である。 （式１３）
【００２９】ｆ（ｘ［α＋β＋γ−１：γ］）／ｇ（ｙ
［β＋γ−１：γ］）＝ｘ［α＋β＋γ−１：γ］／
（ｙ［β＋γ−１：γ］＋１） （式１２）の条件が満足されているかを確認するため
に、（式１３）とｘ／ｙの差を計算する。 （式１４）
［β＋γ−１：γ］）＝ｘ［α＋β＋γ−１：γ］／
（ｙ［β＋γ−１：γ］＋１） （式１２）の条件が満足されているかを確認するため
に、（式１３）とｘ／ｙの差を計算する。 （式１４）
【００３０】 ｘ／ｙ−ｘ［α＋β＋γ−１：γ］／（ｙ［β＋γ−１：γ］＋１） ＝ｘ［α＋β＋γ−１：０］／ｙ［β＋γ−１：０］ −ｘ［α＋β＋γ−１：γ］／（ｙ［β＋γ−１：γ］＋１） ＝｛ｘ［α＋β＋γ−１：γ］，ｘ［γ−１：０］｝ ／｛ｙ［β＋γ−１：γ］，ｙ［γ−１：０］｝ −ｘ［α＋β＋γ−１：γ］／（ｙ［β＋γ−１：γ］＋１） ＝（ｘ［α＋β＋γ−１：γ］＊（２＾γ）＋ｘ［γ−１：０］） ／（ｙ［β＋γ−１：γ］＊（２＾γ）＋ｙ［γ−１：０］） −ｘ［α＋β＋γ−１：γ］／（ｙ［β＋γ−１：γ］＋１） ここで、
【００３１】ｘＨ＝ｘ［α＋β＋γ−１：γ」 ｘＬ＝ｘ［γ−１：０］ ｙＨ＝ｙ［β＋γ−１：γ］ ｙＬ＝ｙ［γ−１：０］ として
【００３２】 ＝（ｘＨ＊（２＾γ）＋ｘＬ）／（ｙＨ＊（２＾γ）＋ｙＬ） −ｘＨ／（ｙＨ＋１） ＝（（ｘＨ＊（２＾γ）＋ｘＬ）＊（ｙＨ＋１） −ｘＨ＊（ｙＨ＊（２＾γ）＋ｙＬ）） ／（（ｙＨ＊（２＾γ）＋ｙＬ）＊（ｙＨ＋１）） ＝（（ｘＨ＊ｙＨ＊（２＾γ）＋ｘＨ＊（２＾γ）＋ｘＬ＊ｙＨ＋ｘＬ） −（ｘＨ＊ｙＨ＊（２＾γ）＋ｘＨ＊ｙＬ）） ／（（ｙＨ＊（２＾γ）＋ｙＬ）＊（ｙＨ＋１）） ＝（ｘＨ＊（２＾γ）−ｘＨ＊ｙＬ＋ｘＬ＊ｙＨ＋ｘＬ） ／（（ｙＨ＊（２＾γ）＋ｙＬ）＊（ｙＨ＋１）） ＝（ｘＨ＊（（２＾γ）−ｙＬ）＋ｘＬ＊（ｙＨ＋１）） ／（（ｙＨ＊（２＾γ）＋ｙＬ）＊（ｙＨ＋１）） ＝（ｘＨ＊（（２＾γ）−ｙＬ）） ／（（ｙＨ＊（２＾γ）＋ｙＬ）＊（ｙＨ＋１）） ＋ｘＬ／（ｙＨ＊（２＾γ）＋ｙＬ） となる。ここで（２＾γ）−ｙＬ＞０であるため、１項
目、２項目の双方とも正である。ゆえに（式１３）を満
足していると確認できる。
目、２項目の双方とも正である。ゆえに（式１３）を満
足していると確認できる。
【００３３】どの程度の誤差が期待値として算出される
かも、上記の式から確認することが可能である。以下に
１項目、２項目について各々算出する。 （式１５）
かも、上記の式から確認することが可能である。以下に
１項目、２項目について各々算出する。 （式１５）
【００３４】（ｘＨ＊（（２＾γ）−ｙＬ））／（（ｙ
Ｈ＊（２＾γ）＋ｙＬ）＊（ｙＨ＋１）） については、（（２＾γ）−ｙＬ）の大きさと、ｘＨ／
（（ｙＨ＊（２＾γ）＋ｙＬ）＊（ｙＨ＋１））の部分
の比率が問題となる。 （式１６）
Ｈ＊（２＾γ）＋ｙＬ）＊（ｙＨ＋１）） については、（（２＾γ）−ｙＬ）の大きさと、ｘＨ／
（（ｙＨ＊（２＾γ）＋ｙＬ）＊（ｙＨ＋１））の部分
の比率が問題となる。 （式１６）
【００３５】ｘＬ／（ｙＨ＊（２＾γ）＋ｙＬ） この式については、大きな値になることがないため、誤
差の支配的要素ではない。誤差の値がある一定以上大き
いことは好ましくない。以上の（式８）、（式９）、
（式１０）で用いているｋ、ｂｋ（＝ｌｏｇ２（ｋ））
を各々４、２とすると、β≧αでない限りこの制限を満
足できないことが計算できる。この場合、除算で求める
係数は２＊（ｎ＋ｂｋ）ビットの値を（ｎ＋ｂｋ）ビッ
トの値で割ることで算出される。
差の支配的要素ではない。誤差の値がある一定以上大き
いことは好ましくない。以上の（式８）、（式９）、
（式１０）で用いているｋ、ｂｋ（＝ｌｏｇ２（ｋ））
を各々４、２とすると、β≧αでない限りこの制限を満
足できないことが計算できる。この場合、除算で求める
係数は２＊（ｎ＋ｂｋ）ビットの値を（ｎ＋ｂｋ）ビッ
トの値で割ることで算出される。
【００３６】近似式として（式１３）を使用する場合
に、ｙの係数が固定であることを利用して、予め計算を
しておいた値を利用することにより、除算の換わりに乗
算を用いることが可能である。 （式１３）
に、ｙの係数が固定であることを利用して、予め計算を
しておいた値を利用することにより、除算の換わりに乗
算を用いることが可能である。 （式１３）
【００３７】ｆ（ｘ［α＋β＋γ−１：γ］）／ｇ（ｙ
［β＋γ−１：γ］）＝ｘ［α＋β＋γ−１：γ］／
（ｙ［β＋γ−１：γ］＋１） （式１７）
［β＋γ−１：γ］）＝ｘ［α＋β＋γ−１：γ］／
（ｙ［β＋γ−１：γ］＋１） （式１７）
【００３８】ｙｄｉｖ＝（２＾（α＋β））／（ｙ［β
＋γ−１：γ］＋１） を予め計算しておいた後に （式１８）
＋γ−１：γ］＋１） を予め計算しておいた後に （式１８）
【００３９】ｄ’＝（ｘ［α＋β＋γ−１：γ］＊ｙｄ
ｉｖ）／（２＾（α＋β）） という計算を順次利用することが可能である。この場合
でも、β≧αとすることにより最終的な誤差は２ｂｉｔ
以内（＋３を最大とする誤差）となる。以上で、近似計
算の算出手段についての説明を終了する。以上に述べた
方法により、（式５）、（式６）、（式７）で説明した
Ｖａ０’〜Ｖａ（ｍ２−１）’を計算することが出来る
ようになった。この値を用いて、剰余乗算を行うと（式
５）より
ｉｖ）／（２＾（α＋β）） という計算を順次利用することが可能である。この場合
でも、β≧αとすることにより最終的な誤差は２ｂｉｔ
以内（＋３を最大とする誤差）となる。以上で、近似計
算の算出手段についての説明を終了する。以上に述べた
方法により、（式５）、（式６）、（式７）で説明した
Ｖａ０’〜Ｖａ（ｍ２−１）’を計算することが出来る
ようになった。この値を用いて、剰余乗算を行うと（式
５）より
【００４０】Ｖａ０’＝Ｖａ（ｍｏｄ ｐ） Ｖａ１’＝Ｖａ＊（２＾ｍ１）（ｍｏｄ ｐ） Ｖａ２’＝Ｖａ＊（２＾（２＊ｍ１））（ｍｏｄ ｐ） Ｖａ３’＝Ｖａ＊（２＾（３＊ｍ１））（ｍｏｄ ｐ） …… Ｖａ（ｍ２−１）’＝Ｖａ（ｍ２−１）＊（２＾（Ｍ−
ｍ１））（ｍｏｄ ｐ） 但し、ｋ＝４と上で定義したために０≦Ｖａｔ’＜４＊
ｐである。この場合、（式６）の答のＶａ＊Ｖｂ（ｍｏ
ｄ ｐ）は （式６）
ｍ１））（ｍｏｄ ｐ） 但し、ｋ＝４と上で定義したために０≦Ｖａｔ’＜４＊
ｐである。この場合、（式６）の答のＶａ＊Ｖｂ（ｍｏ
ｄ ｐ）は （式６）
【００４１】 Ｖａ＊Ｖｂ（ｍｏｄ ｐ） ＝Ｖａ＊Ｖｂ０＋Ｖａ＊Ｖｂ１＊（２＾ｍ１） ＋Ｖａ＊Ｖｂ２＊（２＾（２＊ｍ１））＋…… ＋Ｖａ＊Ｖｂ（ｍ２−１）＊（２＾（Ｍ−ｍ１））（ｍｏｄ ｐ） ＝Ｖａ０’＊Ｖｂ０＋Ｖａ１’＊Ｖｂ１＋Ｖａ２’＊Ｖｂ２＋…… ＋Ｖａ（ｍ２−１）’＊Ｖｂ（ｍ２−１）（ｍｏｄ ｐ） ここで、０≦Ｖａｔ’＊Ｖｂｔ＜４＊ｐ＊（２＾ｍ１）
であるため、 （式２０）
であるため、 （式２０）
【００４２】０≦Ｖｒ＝Ｖａ＊Ｖｂ＜４＊ｍ２＊ｐ＊
（２＾ｍ１） となる。この値を、再度０≦Ｖａ＊Ｖｂ＜４＊ｐ以内に
するためには、ここまでに述べた近似値を使う方法を複
数回適用する方法や、事前に求めてある２＾（Ｎ＋ｎ）
（ｍｏｄ ｐ）を用いる方法がある。これは、
（２＾ｍ１） となる。この値を、再度０≦Ｖａ＊Ｖｂ＜４＊ｐ以内に
するためには、ここまでに述べた近似値を使う方法を複
数回適用する方法や、事前に求めてある２＾（Ｎ＋ｎ）
（ｍｏｄ ｐ）を用いる方法がある。これは、
【００４３】Ｖｒ＝Ｖｒ［ｌｏｇ２（４）＋１ｏｇ２
（ｍ＊ｐ）＋ｎ−１：０］＝Ｖｒ［ｌｏｇ２（ｍ）＋Ｎ
＋ｎ＋１：０］ であるため、最初はＮ＋ｎビット以上の部分を丸めるた
めに２＾（Ｎ＋ｎ）（ｍｏｄ ｐ）を計算すると良いた
めである。近似値を求める計算にもある程度の演算が必
要であるため、それを削除することが可能になる。計算
量を少なく保つためには、以下に述べる（式２１）に示
される値のＶｒ［ｌ２ｍ＋Ｎ＋ｎ＋１：Ｎ＋ｎ］がｎビ
ット以内に収まっていることが望ましいことが予測され
る。 （式２１）
（ｍ＊ｐ）＋ｎ−１：０］＝Ｖｒ［ｌｏｇ２（ｍ）＋Ｎ
＋ｎ＋１：０］ であるため、最初はＮ＋ｎビット以上の部分を丸めるた
めに２＾（Ｎ＋ｎ）（ｍｏｄ ｐ）を計算すると良いた
めである。近似値を求める計算にもある程度の演算が必
要であるため、それを削除することが可能になる。計算
量を少なく保つためには、以下に述べる（式２１）に示
される値のＶｒ［ｌ２ｍ＋Ｎ＋ｎ＋１：Ｎ＋ｎ］がｎビ
ット以内に収まっていることが望ましいことが予測され
る。 （式２１）
【００４４】ｌｏｇ２（ｍ）＝ｌ２ｍとして Ｖｒ［ｌ２ｍ＋Ｎ＋ｎ＋１：０］＝｛Ｖｒ［ｌ２ｍ＋Ｎ
＋ｎ＋１：Ｎ＋ｎ］，Ｖｒ［Ｎ＋ｎ−１：０］｝＝Ｖｒ
［ｌ２ｍ＋Ｎ＋ｎ＋１：Ｎ＋ｎ］＊（２＾（Ｎ＋ｎ））
＋Ｖｒ［Ｎ＋ｎ−１：０］ （式２１−１）
＋ｎ＋１：Ｎ＋ｎ］，Ｖｒ［Ｎ＋ｎ−１：０］｝＝Ｖｒ
［ｌ２ｍ＋Ｎ＋ｎ＋１：Ｎ＋ｎ］＊（２＾（Ｎ＋ｎ））
＋Ｖｒ［Ｎ＋ｎ−１：０］ （式２１−１）
【００４５】Ｖｒ［ｌ２ｍ＋Ｎ＋ｎ＋１：０］＝Ｖｒ
［ｌ２ｍ＋Ｎ＋ｎ＋１：Ｎ＋ｎ］＊（２＾（Ｎ＋ｎ）
（ｍｏｄ ｐ））＋Ｖｒ［Ｎ＋ｎ−１：０］ この（式２１−１）まで変形すると、Ｖｒ［ｌ２ｍ＋Ｎ
＋ｎ＋１：Ｎ＋ｎ］がｎビット未満と仮定して、ビット
長はＮ＋ｎ＋１ビット以下になる。この後に先に述べた
近似値を使用した丸め演算を行うことでＮ＋２ビット以
下にできる。
［ｌ２ｍ＋Ｎ＋ｎ＋１：Ｎ＋ｎ］＊（２＾（Ｎ＋ｎ）
（ｍｏｄ ｐ））＋Ｖｒ［Ｎ＋ｎ−１：０］ この（式２１−１）まで変形すると、Ｖｒ［ｌ２ｍ＋Ｎ
＋ｎ＋１：Ｎ＋ｎ］がｎビット未満と仮定して、ビット
長はＮ＋ｎ＋１ビット以下になる。この後に先に述べた
近似値を使用した丸め演算を行うことでＮ＋２ビット以
下にできる。
【００４６】図２（ａ）〜図２（ｄ）にそって、この間
の数値のビット長の推移と最終的に冗長表現を許す形で
の丸め演算を適用すると、Ｎ＋２ビット以下となること
を説明する。冗長表現を許容する形で、部分積を加算し
た結果の値（Ｖｒ）のビット長を図２（ａ）に示す。さ
らに、図２（ｂ）にビット長を示すような定数２N+n
（ｍｏｄ ｐ）を用意しておく。ＶｒのＬＳＢ側Ｎ＋ｎ
ビット部分よりも上の部分（ＶｒＨ）とこの定数を乗じ
た値、ＶｒＨ＊２N+n （ｍｏｄ ｐ）のビット長は図２
（ｃ）のようになる。この乗じた値とＬＳＢ側の値の和
のビット長（最大でもＮ＋ｎ＋１ビット）を図２（ｄ）
に示す。この値に対して、冗長表現を許す形での丸め演
算を再度適用すると、Ｎ＋２ビット以下の値になる。以
上で、乗算についての説明を終了する。
の数値のビット長の推移と最終的に冗長表現を許す形で
の丸め演算を適用すると、Ｎ＋２ビット以下となること
を説明する。冗長表現を許容する形で、部分積を加算し
た結果の値（Ｖｒ）のビット長を図２（ａ）に示す。さ
らに、図２（ｂ）にビット長を示すような定数２N+n
（ｍｏｄ ｐ）を用意しておく。ＶｒのＬＳＢ側Ｎ＋ｎ
ビット部分よりも上の部分（ＶｒＨ）とこの定数を乗じ
た値、ＶｒＨ＊２N+n （ｍｏｄ ｐ）のビット長は図２
（ｃ）のようになる。この乗じた値とＬＳＢ側の値の和
のビット長（最大でもＮ＋ｎ＋１ビット）を図２（ｄ）
に示す。この値に対して、冗長表現を許す形での丸め演
算を再度適用すると、Ｎ＋２ビット以下の値になる。以
上で、乗算についての説明を終了する。
【００４７】以後では、べき乗についての説明を行う求
めるべき値を
めるべき値を
【００４８】Ｍe （ｍｏｄ ｐ）とする。ただしＭ＝Ｍ
［Ｎ−１：０］、ｅ＝ｅ［Ｎ−１：０］、ｐ＝ｐ［Ｎ−
１：０］とする。べき乗の部分を単純に展開した全体の
式を示す。ただしＭｋ＝Ｍｋ［Ｎ−１：０］、Ｍｅ＝Ｍ
ｅ［Ｎ−１：０］
［Ｎ−１：０］、ｅ＝ｅ［Ｎ−１：０］、ｐ＝ｐ［Ｎ−
１：０］とする。べき乗の部分を単純に展開した全体の
式を示す。ただしＭｋ＝Ｍｋ［Ｎ−１：０］、Ｍｅ＝Ｍ
ｅ［Ｎ−１：０］
【００４９】 冗長表現を許容した場合の計算式は
【００５０】Ｍｋ＝Ｍｋ［Ｎ＋１：０］ Ｍｋ’＝Ｍｋ’［Ｎ＋１：０］ Ｍｅ＝Ｍｅ［Ｎ＋１：０］ Ｍｋｎ＝Ｍｋ’［Ｎ＋ｎ１＋ｌ２ｎ２＋１：０］ Ｍｅｎ＝Ｍｅｎ［Ｎ＋ｎ１＋ｌ２ｎ２＋１：０］ ｄ＝ｄ［ｎ１＋１：０］ （ｎ１＋２ｂｉｔｓ ｖａ
ｌｕｅ） ｐｈ＝ｐｈ［ｎ１＋１：０］ ＝（１＜＜（２＊（ｎｌ＋２）））／ｐ［Ｎ−１：Ｎ−
ｎ１−３］ ｎｐ＝ｎｐ［Ｎ−１：０］ ＝（１＜＜（Ｎ＋ｎ１））（ｍｏｄ ｐ） ／／値の初期化
ｌｕｅ） ｐｈ＝ｐｈ［ｎ１＋１：０］ ＝（１＜＜（２＊（ｎｌ＋２）））／ｐ［Ｎ−１：Ｎ−
ｎ１−３］ ｎｐ＝ｎｐ［Ｎ−１：０］ ＝（１＜＜（Ｎ＋ｎ１））（ｍｏｄ ｐ） ／／値の初期化
【００５１】Ｍｋ＝Ｍ Ｍｅ＝ｅ［０］？Ｍ：１ ｐｈ＝（１＜＜（２＊（ｎ１＋２）））／ｐ［Ｎ−１：
Ｎ−ｎ１−３］ ｎｐ＝（１＜＜（Ｎ＋ｎ１））（ｍｏｄ ｐ） ／／べき乗ループ
Ｎ−ｎ１−３］ ｎｐ＝（１＜＜（Ｎ＋ｎ１））（ｍｏｄ ｐ） ／／べき乗ループ
【００５２】
【００５３】 ｆｏｒ（ｊ＝０；ｊ＜Ｎ＋１；ｊ＝ｊ＋ｎ１） ｛ ｄ＝（Ｍｋ’［Ｎ＋１：Ｎ−ｎ１］＊ｐｈ）＞＞（ｎ１＋２） Ｍｋｎ＝Ｍｋｎ＋Ｍｋ’＊Ｍｋ［ｊ＋ｎ１−１：ｊ］ ｉｆ（ｅ［ｋ］） Ｍｅｎ＝Ｍｅｎ＋Ｍｋ’＊Ｍｅ［ｊ＋ｎ１−１：ｊ］ Ｍｋ’＝（Ｍｋ’＜＜ｎ１）−ｐ＊ｄ ｝ ／／上位、冗長部分の剰余演算 ／／上位の部分の剰余計算
【００５４】 Ｍｋｎ＝Ｍｋｎ［Ｎ＋ｎ１−１：０］ ＋Ｍｋｎ［Ｎ＋ｎ１＋ｌ２ｎ２＋１：０］＊ｎｐ ｉｆ（ｅ［ｋ］） Ｍｅｎ＝Ｍｅｎ［Ｎ＋ｎ１−１：０］ ＋Ｍｅｎ［Ｎ＋ｎ１＋ｌ２ｎ２＋１：０］＊ｎｐ ／／下位の部分は冗長剰余演算を適用
【００５５】 ｄ＝（Ｍｋｎ［Ｎ＋ｎ１＋１：Ｎ］＊ｐｈ）＞＞（ｎ１＋２） Ｍｋ＝Ｍｋｎ−ｐ＊ｄ ｉｆ（ｅ［ｋ］） ｛ ｄ＝（Ｍｅｎ［Ｎ＋ｎ１＋１：Ｎ］＊ｐｈ）＞＞（ｎ１＋２） Ｍｅ＝Ｍｅｎ−ｐ＊ｄ ｝ ｝
【００５６】冗長剰余乗算ループの部分を単位演算に更
に展開する。 （元の数式）
に展開する。 （元の数式）
【００５７】 ｆｏｒ（ｊ＝０；ｊ＜Ｎ＋１；ｊ＝ｊ＋ｎ１） ｛ ｄ＝（Ｍｋ’［Ｎ＋ｎ１＋１：Ｎ］＊ｐｈ）＞＞（ｎ１＋１） Ｍｋｎ＝Ｍｋｎ＋Ｍｋ’＊Ｍｋ［ｊ＋ｎ１−１：ｊ］ ｉｆ（ｅ［ｋ］） Ｍｅｎ＝Ｍｅｎ＋Ｍｋ’＊Ｍｅ［ｊ＋ｎ１−１：ｊ］ Ｍｋ’＝（Ｍｋ’＜＜ｎ１）−ｐ＊ｄ ｝ （展開後）
【００５８】 ｆｏｒ（ｊ＝０；ｊ＜Ｎ＋１；ｊ＝ｊ＋ｎ１） ｛ ｄ＝（（（Ｍｋ’［Ｎ＋１：Ｎ］＊ｐｈ）＜＜ｎ１） ＋（（Ｍｋ’［Ｎ−１：Ｎ−ｎ１］＊ｐｈ）））＞＞（ｎ１＋１） ／／乗加算 ２回 ｆｏｒ（ｉ＝０；ｉ＜Ｎ１＋１；ｉ＝ｉ＋ｎｌ） ／／乗加算 Ｎ２＋１回（＃１） Ｍｋｎ［ｉ＋２＊ｎ１−１：ｉ］ ＝Ｍｋｎ［ｉ＋２＊ｎ１−１：ｉ］ ＋Ｍｋ’［ｉ＋ｎ１−１：ｉ］＊Ｍｋ［ｊ＋ｎ１−１：ｊ］ ｉｆ（ｅ［ｋ］） ｆｏｒ（ｉ＝０；ｉ＜Ｎ１＋１；ｉ＝ｉ＋ｎ１） ／／乗加算 Ｎ２＋１回（＃２） Ｍｅｎ［ｉ＋２＊ｎ１−１：ｉ］ ＝Ｍｅｎ［ｉ＋２＊ｎ１−１：ｉ］ ＋Ｍｋ’［ｉ＋ｎ１−１：ｉ］＊Ｍｅ［ｊ＋ｎ１−１：ｊ］ ｆｏｒ（ｉ＝０；ｉ＜Ｎ１＋１；ｉ＝ｉ＋ｎ１） ／／乗加算 Ｎ２＋１回（＃３） Ｍｋ’［ｉ＋２＊ｎ１−１：ｉ］ ＝Ｍｋ’［ｉ＋ｎ１−１：ｉ−ｎ１］−ｐ［ｉ＋ｎ１−１：ｉ］＊ｄ ｝ （内部ループをまとめる）
【００５９】 ｆｏｒ（ｊ＝０；ｊ＜Ｎ＋１；ｊ＝ｊ＋ｎ１） ｛ ｄ＝（（（Ｍｋ’［Ｎ＋１：Ｎ］＊ｐｈ）＜＜ｎ１） ＋（（Ｍｋ’［Ｎ−１：Ｎ−ｎ１］＊ｐｈ）））＞＞（ｎ１＋１） ／／乗加算 ２回 ｆｏｒ（ｉ＝０；ｉ＜Ｎ１＋１；ｉ＝ｉ＋ｎ１） ／／乗加算 Ｎ２＋１回（＃１） ｛ Ｍｋｎ［ｉ＋２＊ｎ１−１：ｉ］ ＝Ｍｋｎ［ｉ＋２＊ｎ１−１：ｉ］ ＋Ｍｋ’［ｉ＋ｎ１−１：ｉ］＊Ｍｋ［ｊ＋ｎ１−１：ｊ］ ／／＃１ ｉｆ（ｅ［ｋ］） Ｍｅｎ［ｉ＋２＊ｎ１−１：ｉ］ ＝Ｍｅｎ［ｉ＋２＊ｎ１−１：ｉ］ ＋Ｍｋ’［ｉ＋ｎ１−１：ｉ］＊Ｍｅ［ｊ＋ｎ１−１：ｊ］ ／／＃２ Ｍｋ’［ｉ＋２＊ｎ１−１：ｉ］ ＝Ｍｋ’［ｉ＋ｎ１−１：ｉ−ｎ１］−ｐ［ｉ＋ｎ１−１：ｉ］＊ｄ ／／＃３ ｝ ｝
【００６０】 （展開後） ／／上位、冗長部分の剰余演算 ／／上位の部分の剰余計算
【００６１】 ｆｏｒ（ｉ＝０；ｉ＜Ｎ１＋１；ｉ＝ｉ＋ｎ１） ／／乗加算 Ｎ２＋１回（＃４） Ｍｋｎ［ｉ＋２＊ｎ１−１：ｉ］ ＝Ｍｋｎ［ｉ＋２＊ｎ１−１：ｉ］＋ Ｍｋｎ［Ｎ＋ｎ１＋ｌ２ｎ２＋１：０］＊ｎｐ［ｉ＋ｎ１−１：ｉ］ ｉｆ（ｅ［ｋ］） ｆｏｒ（ｉ＝０；ｉ＜Ｎ１＋１；ｉ＝ｉ＋ｎ１） ／／乗加算 Ｎ２＋１回（＃５） Ｍｅｎ［ｉ＋２＊ｎ１−１：ｉ］ ＝Ｍｅｎ［ｉ＋２＊ｎ１−１：ｉ］＋ Ｍｅｎ［Ｎ＋ｎ１＋ｌ２ｎ２＋１：０］＊ｎｐ［ｉ＋ｎ１−１：ｉ］ ／／下位の部分は冗長剰余演算を適用
【００６２】 ｄ＝（Ｍｋｎ［Ｎ＋ｎ１＋１：Ｎ−ｎ１］＊ｐｈ）＞＞（２＊ｎ１＋１） ／／乗算 ２回 ｆｏｒ（ｉ＝０；ｉ＜Ｎ１＋１；ｉ＝ｉ＋ｎ１） ／／乗加算 Ｎ２＋１回（＃６） Ｍｋ［ｉ＋２＊ｎ１−１：ｉ］ ＝Ｍｋｎ［ｉ＋２＊ｎ１−１：ｉ］−ｐ［ｉ＋ｎ１−１：ｉ］＊ｄ ｉｆ（ｅ［ｋ］） ｛ ｄ＝（Ｍｅｎ［Ｎ＋ｎ１＋１：Ｎ−ｎ１］＊ｐｈ）＞＞（２＊ｎ１＋１） ／／乗算 ２回 ｆｏｒ（ｉ＝０；ｉ＜Ｎ１＋１；ｉ＝ｉ＋ｎ１） ／／乗加算 Ｎ２＋１回（＃７） Ｍｅ［ｉ＋２＊ｎ１−１：ｉ］ ＝Ｍｅｎ［ｉ＋２＊ｎ１−１：ｉ］−ｐ［ｉ＋ｎ１−１：ｉ］＊ｄ ｝ となる。
【００６３】ここで、＃１、＃２、＃３と＃４、＃５と
＃６、＃７では計算結果に依存性が無いため独立した演
算装置（乗加算器）を配置することが可能である。さら
に、＃１、＃２、＃３では同一の値Ｍｋ’に対する演算
処理を行っているため、データを一つのメモリに配置
し、シングルポートで読んだ値を並列演算器に送ること
が可能である。
＃６、＃７では計算結果に依存性が無いため独立した演
算装置（乗加算器）を配置することが可能である。さら
に、＃１、＃２、＃３では同一の値Ｍｋ’に対する演算
処理を行っているため、データを一つのメモリに配置
し、シングルポートで読んだ値を並列演算器に送ること
が可能である。
【００６４】例として、＃１、＃２、＃３を並列実行さ
せるハードウェアの例を図３のブロック図に示した。図
３において、符号１〜符号７はＲＡＭ、符号８〜符号２
０はレジスタ、符号２１〜符号２３は乗算器、符号２４
〜符号２６は加算器である。また、このハードウェアに
対して、上記の“内部ループをまとめた”動作の処理内
容を図４の動作チャートに示す。この例では、チャート
を簡便に記述する都合上、Ｎが４Ｗｏｒｄで実装可能な
例について示している。全体のビット長や、動作チャー
トで扱っている値について列挙する。
せるハードウェアの例を図３のブロック図に示した。図
３において、符号１〜符号７はＲＡＭ、符号８〜符号２
０はレジスタ、符号２１〜符号２３は乗算器、符号２４
〜符号２６は加算器である。また、このハードウェアに
対して、上記の“内部ループをまとめた”動作の処理内
容を図４の動作チャートに示す。この例では、チャート
を簡便に記述する都合上、Ｎが４Ｗｏｒｄで実装可能な
例について示している。全体のビット長や、動作チャー
トで扱っている値について列挙する。
【００６５】Ｎ：全体のビット長：６４ｂｉｔ ｎ１：１Ｗｏｒｄのビット長：１６ｂｉｔ ｎ２：最終的な解のワード長：４Ｗｏｒｄ＊Ｎ（＝６４
ｂｉｔ）＝ｎ１（１６ｂｉｔ／ｗｏｒｄ）＊ｎ２（４ｗ
ｏｒｄ） Ｍｋ：６６ｂｉｔ（＝６４＋２ｂｉｔ） 表記上はＷｏｒｄ単位で位置を表現する。（下の式の右
の項） （ビットポジション）Ｍｋ［１５：０］＝（ワードポジ
ション）Ｍｋ［０］ （ビットポジション）Ｍｋ［３１：１６］＝（ワードポ
ジション）Ｍｋ［１］ （ビットポジション）Ｍｋ［４７：３２］＝（ワードポ
ジション）Ｍｋ［２］ （ビットポジション）Ｍｋ［６３：４８］＝（ワードポ
ジション）Ｍｋ［３］ （ビットポジション）Ｍｋ［６５：６４］＝（ワードポ
ジション）Ｍｋ［４］ Ｍｋ’：６６ｂｉｔ表現はＭｋと同じ Ｍｅ：６６ｂｉｔ表現はＭｋと同じ Ｍｋｎ：８４ｂｉｔ程度、表現はＭｋと同じ（Ｍｋｎ
［０」〜Ｍｋｎ［５］） Ｍｅｎ：８４ｂｉｔ程度、表現はＭｋｎと同じ ｄ：１８ｂｉｔ、単一データで処理 ｐｈ：１８ｂｉｔ、単一データで処理 ｎｐ：６４ｂｉｔ、表現はＭｋｎと同じ（ｎｐ［０］〜
ｎｐ［３］）
ｂｉｔ）＝ｎ１（１６ｂｉｔ／ｗｏｒｄ）＊ｎ２（４ｗ
ｏｒｄ） Ｍｋ：６６ｂｉｔ（＝６４＋２ｂｉｔ） 表記上はＷｏｒｄ単位で位置を表現する。（下の式の右
の項） （ビットポジション）Ｍｋ［１５：０］＝（ワードポジ
ション）Ｍｋ［０］ （ビットポジション）Ｍｋ［３１：１６］＝（ワードポ
ジション）Ｍｋ［１］ （ビットポジション）Ｍｋ［４７：３２］＝（ワードポ
ジション）Ｍｋ［２］ （ビットポジション）Ｍｋ［６３：４８］＝（ワードポ
ジション）Ｍｋ［３］ （ビットポジション）Ｍｋ［６５：６４］＝（ワードポ
ジション）Ｍｋ［４］ Ｍｋ’：６６ｂｉｔ表現はＭｋと同じ Ｍｅ：６６ｂｉｔ表現はＭｋと同じ Ｍｋｎ：８４ｂｉｔ程度、表現はＭｋと同じ（Ｍｋｎ
［０」〜Ｍｋｎ［５］） Ｍｅｎ：８４ｂｉｔ程度、表現はＭｋｎと同じ ｄ：１８ｂｉｔ、単一データで処理 ｐｈ：１８ｂｉｔ、単一データで処理 ｎｐ：６４ｂｉｔ、表現はＭｋｎと同じ（ｎｐ［０］〜
ｎｐ［３］）
【００６６】図４のチャートに示した例では、最も内側
のループの部分のみを示している。最も長い演算は、Ａ
ｄｄｅｒ２の６回の加算であるが、値を伝送させる都合
などにより合計１０サイクルを必要としている。本来、
このループを更に５回まわす必要があるが、各々の演算
装置を占有している期間からパイプラインの動作をオー
バラップさせ、実際に必要とするクロック数を削滅する
ことが可能である。
のループの部分のみを示している。最も長い演算は、Ａ
ｄｄｅｒ２の６回の加算であるが、値を伝送させる都合
などにより合計１０サイクルを必要としている。本来、
このループを更に５回まわす必要があるが、各々の演算
装置を占有している期間からパイプラインの動作をオー
バラップさせ、実際に必要とするクロック数を削滅する
ことが可能である。
【００６７】ここで、従来例（モンゴメリ法）と本案に
ついて計算量を試算する。（実際には、全体をパイプラ
イン動作させる都合上、結果は多少異なる値となるが誤
差の範囲内である。） Ｍ、ｅ、ｐの大きさを２０４８ビット、単位演算の長さ
（ｎ１）を３２ビットとすると、メモリ上には６４ｗｏ
ｒｄの長さ（ｎ２）となる（２０４８＝３２＊６４）。
ついて計算量を試算する。（実際には、全体をパイプラ
イン動作させる都合上、結果は多少異なる値となるが誤
差の範囲内である。） Ｍ、ｅ、ｐの大きさを２０４８ビット、単位演算の長さ
（ｎ１）を３２ビットとすると、メモリ上には６４ｗｏ
ｒｄの長さ（ｎ２）となる（２０４８＝３２＊６４）。
【００６８】モンゴメリ法では、単位演算を３＊ｎ２2
＊ｎ１＊ｎ２＊（１＋ｆ（ｅ））必要とする。これは、
３＊６４＊６４＊２０４８＊（１＋ｆ（ｅ））＝２５１
６５８２４＊（１＋ｆ（ｅ））≒２５．１７＊Ｅ６＊
（１＋ｆ（ｅ））である。本案では、（２＊（ｎ２＋
１）2 ＋３＊（ｎ２＋１））＋（（ｎ２＋１）2 ＋３＊
（ｎ２＋１））ｆ（ｅ）＝１７７０４９６０＋９０５２
１６０＊ｆ（ｅ）≒１７．７０＊Ｅ６＋９．０５＊ｆ
（ｅ）となり、モンゴメリ法は本案と単純な計算量で比
較して約１．４２〜１．８４倍の計算量を必要とする。
また、モンゴメリ法では演算手順の途中の値が次の値に
影響を与えるため、演算器を並列に配置することは困難
であるが、本案では前ぺージで示す通り単位演算を並列
化させることが可能である。演算器を３つ並列に動作さ
せた場合、演算時間は９０６２４００程度になり、並列
化困難なモンゴメリ法と比較した場合２．７〜５．４倍
の演算速度を得ることが可能である。
＊ｎ１＊ｎ２＊（１＋ｆ（ｅ））必要とする。これは、
３＊６４＊６４＊２０４８＊（１＋ｆ（ｅ））＝２５１
６５８２４＊（１＋ｆ（ｅ））≒２５．１７＊Ｅ６＊
（１＋ｆ（ｅ））である。本案では、（２＊（ｎ２＋
１）2 ＋３＊（ｎ２＋１））＋（（ｎ２＋１）2 ＋３＊
（ｎ２＋１））ｆ（ｅ）＝１７７０４９６０＋９０５２
１６０＊ｆ（ｅ）≒１７．７０＊Ｅ６＋９．０５＊ｆ
（ｅ）となり、モンゴメリ法は本案と単純な計算量で比
較して約１．４２〜１．８４倍の計算量を必要とする。
また、モンゴメリ法では演算手順の途中の値が次の値に
影響を与えるため、演算器を並列に配置することは困難
であるが、本案では前ぺージで示す通り単位演算を並列
化させることが可能である。演算器を３つ並列に動作さ
せた場合、演算時間は９０６２４００程度になり、並列
化困難なモンゴメリ法と比較した場合２．７〜５．４倍
の演算速度を得ることが可能である。
【００６９】本案では、冗長形式のデータを扱う都合
上、乗算器の大きさをｎ１＊（ｎ１＋２）としなくては
ならないが、モンゴメリ法で必要とするｎ１＊ｎ１の乗
算器と比較した場合回路１の増加は（３４−２）／３２
≒６％強となる。このデメリットと比較した場合でも、
必要とする単位演算の回数の違いや並列化可能な特徴に
よるメリットは大きいものである。
上、乗算器の大きさをｎ１＊（ｎ１＋２）としなくては
ならないが、モンゴメリ法で必要とするｎ１＊ｎ１の乗
算器と比較した場合回路１の増加は（３４−２）／３２
≒６％強となる。このデメリットと比較した場合でも、
必要とする単位演算の回数の違いや並列化可能な特徴に
よるメリットは大きいものである。
【００７０】
【発明の効果】以上説明したように本発明の請求項１の
発明は、剰余演算を行う計算方法において、演算の中間
結果で冗長表現の除算値を生成する計算過程をとること
を特徴とする。このように演算の中間過程で冗長表現を
許すことによって、ビット数の長い剰余演算を高速化す
ることが可能な剰余演算計算方法を実現することができ
る。
発明は、剰余演算を行う計算方法において、演算の中間
結果で冗長表現の除算値を生成する計算過程をとること
を特徴とする。このように演算の中間過程で冗長表現を
許すことによって、ビット数の長い剰余演算を高速化す
ることが可能な剰余演算計算方法を実現することができ
る。
【００７１】本発明の請求項２の発明は、ビット数の長
い剰余乗算Ｖｒ＝Ｖａ＊Ｖｂ（ｍｏｄ ｐ）（Ｖｒ：Ｎ
＋Ｍビット、Ｖａ：Ｎビット、Ｖｂ：Ｍビット）を行う
際に、ＶａをＮ＝Ｎ１（ｂｉｔ／Ｗｏｒｄ）＊Ｎ２（Ｗ
ｏｒｄ）、ＶｂをＭ＝Ｍ１（ｂｉｔ／Ｗｏｒｄ）＊Ｍ２
（Ｗｏｒｄ）に分割して扱い、乗算をＮ１、Ｍ１ビット
の部分乗算を用いた乗加算で実現する場合に、Ｖａ＊２
M1*n（ｍｏｄ ｐ）を満足する冗長表現の値を前記冗長
表現の除算値を生成する計算過程を用いて行うことを特
徴とする。これにより、ビット数の長い剰余乗算を高速
化することが可能な剰余演算計算方法を実現することが
できる。
い剰余乗算Ｖｒ＝Ｖａ＊Ｖｂ（ｍｏｄ ｐ）（Ｖｒ：Ｎ
＋Ｍビット、Ｖａ：Ｎビット、Ｖｂ：Ｍビット）を行う
際に、ＶａをＮ＝Ｎ１（ｂｉｔ／Ｗｏｒｄ）＊Ｎ２（Ｗ
ｏｒｄ）、ＶｂをＭ＝Ｍ１（ｂｉｔ／Ｗｏｒｄ）＊Ｍ２
（Ｗｏｒｄ）に分割して扱い、乗算をＮ１、Ｍ１ビット
の部分乗算を用いた乗加算で実現する場合に、Ｖａ＊２
M1*n（ｍｏｄ ｐ）を満足する冗長表現の値を前記冗長
表現の除算値を生成する計算過程を用いて行うことを特
徴とする。これにより、ビット数の長い剰余乗算を高速
化することが可能な剰余演算計算方法を実現することが
できる。
【００７２】本発明の請求項３の発明は、剰余乗算の単
位演算に必要な、冗長表現の値を算出するための計算過
程を有することを特徴とする。これにより、剰余乗算の
単位演算を高速化し、並列演算を用いてビット数の長い
剰余乗算を一層高速化することが可能な剰余演算計算方
法を実現することができる。
位演算に必要な、冗長表現の値を算出するための計算過
程を有することを特徴とする。これにより、剰余乗算の
単位演算を高速化し、並列演算を用いてビット数の長い
剰余乗算を一層高速化することが可能な剰余演算計算方
法を実現することができる。
【００７３】本発明の請求項４の発明は、請求項２に記
載の剰余乗算の計算方法を用いて剰余べき演算を実現す
ることを特徴とする。これにより、ビット数の長い剰余
べき演算を高速化することが可能な剰余演算計算方法を
実現することができる。
載の剰余乗算の計算方法を用いて剰余べき演算を実現す
ることを特徴とする。これにより、ビット数の長い剰余
べき演算を高速化することが可能な剰余演算計算方法を
実現することができる。
【００７４】本発明の請求項５の発明は、ビット数の長
い剰余乗算Ｖｒ＝Ｖａ＊Ｖｂ（ｍｏｄ ｐ）（Ｖｒ：Ｎ
＋Ｍビット、Ｖａ：Ｎビット、Ｖｂ：Ｍビット）を行う
計算方法において、ＶａをＮ＝Ｎ１（ｂｉｔ／Ｗｏｒ
ｄ）＊Ｎ２（Ｗｏｒｄ）、ＶｂをＭ＝Ｍ１（ｂｉｔ／Ｗ
ｏｒｄ）＊Ｍ２（Ｗｏｒｄ）に分割して扱い、乗算をＮ
１、Ｍ１ビットの部分乗算を用いた乗加算で実現する場
合に、Ｖａ＊２M1*n（ｍｏｄ ｐ）を満足する冗長表現
の値を用いて行うことを特徴とする。これにより、ビッ
ト数の長い剰余乗算を高速化することが可能な剰余演算
計算方法を実現することができる。
い剰余乗算Ｖｒ＝Ｖａ＊Ｖｂ（ｍｏｄ ｐ）（Ｖｒ：Ｎ
＋Ｍビット、Ｖａ：Ｎビット、Ｖｂ：Ｍビット）を行う
計算方法において、ＶａをＮ＝Ｎ１（ｂｉｔ／Ｗｏｒ
ｄ）＊Ｎ２（Ｗｏｒｄ）、ＶｂをＭ＝Ｍ１（ｂｉｔ／Ｗ
ｏｒｄ）＊Ｍ２（Ｗｏｒｄ）に分割して扱い、乗算をＮ
１、Ｍ１ビットの部分乗算を用いた乗加算で実現する場
合に、Ｖａ＊２M1*n（ｍｏｄ ｐ）を満足する冗長表現
の値を用いて行うことを特徴とする。これにより、ビッ
ト数の長い剰余乗算を高速化することが可能な剰余演算
計算方法を実現することができる。
【００７５】本発明の請求項６の発明は、請求項５に記
載の剰余乗算の計算方法を用いて剰余べき演算を実現す
ることを特徴とする。これにより、ビット数の長い剰余
べき演算を高速化することが可能な剰余演算計算方法を
実現することができる。
載の剰余乗算の計算方法を用いて剰余べき演算を実現す
ることを特徴とする。これにより、ビット数の長い剰余
べき演算を高速化することが可能な剰余演算計算方法を
実現することができる。
【００７６】本発明の請求項７の発明は、剰余演算を行
う剰余演算計算装置において、演算の中間結果において
冗長表現の除算値を生成する計算手段を有することを特
徴とする。このように演算の中間過程で冗長表現を許す
ことによって、ビット数の長い剰余演算を高速化するこ
とが可能な剰余演算計算装置を実現することができる。
う剰余演算計算装置において、演算の中間結果において
冗長表現の除算値を生成する計算手段を有することを特
徴とする。このように演算の中間過程で冗長表現を許す
ことによって、ビット数の長い剰余演算を高速化するこ
とが可能な剰余演算計算装置を実現することができる。
【００７７】本発明の請求項８の発明は、ビット数の長
い剰余乗算Ｖｒ＝Ｖａ＊Ｖｂ（ｍｏｄ ｐ）（Ｖｒ：Ｎ
＋Ｍビット、Ｖａ：Ｎビット、Ｖｂ：Ｍビット）を行う
剰余演算計算装置において、ＶａをＮ＝Ｎ１（ｂｉｔ／
Ｗｏｒｄ）＊Ｎ２（Ｗｏｒｄ）、ＶｂをＭ＝Ｍ１（ｂｉ
ｔ／Ｗｏｒｄ）＊Ｍ２（Ｗｏｒｄ）に分割して扱い、乗
算をＮ１、Ｍ１ビットの部分乗算を用いた乗加算で実現
する計算手段と、Ｖａ＊２M1*n（ｍｏｄ ｐ）を満足す
る冗長表現の値を計算する際に用いられる請求項７に記
載の前記冗長表現の除算値を生成する計算手段とを具備
することを特徴とする。これにより、ビット数の長い剰
余乗算を高速化することが可能な剰余演算計算装置を実
現することができる。
い剰余乗算Ｖｒ＝Ｖａ＊Ｖｂ（ｍｏｄ ｐ）（Ｖｒ：Ｎ
＋Ｍビット、Ｖａ：Ｎビット、Ｖｂ：Ｍビット）を行う
剰余演算計算装置において、ＶａをＮ＝Ｎ１（ｂｉｔ／
Ｗｏｒｄ）＊Ｎ２（Ｗｏｒｄ）、ＶｂをＭ＝Ｍ１（ｂｉ
ｔ／Ｗｏｒｄ）＊Ｍ２（Ｗｏｒｄ）に分割して扱い、乗
算をＮ１、Ｍ１ビットの部分乗算を用いた乗加算で実現
する計算手段と、Ｖａ＊２M1*n（ｍｏｄ ｐ）を満足す
る冗長表現の値を計算する際に用いられる請求項７に記
載の前記冗長表現の除算値を生成する計算手段とを具備
することを特徴とする。これにより、ビット数の長い剰
余乗算を高速化することが可能な剰余演算計算装置を実
現することができる。
【００７８】本発明の請求項９の発明は、剰余演算計算
装置が、剰余乗算の単位演算に必要な、冗長表現の値を
算出するための計算手段を有することを特徴とする。こ
れにより、剰余乗算の単位演算を高速化し、並列演算を
用いてビット数の長い剰余乗算を一層高速化することが
可能な剰余演算計算装置を実現することができる。
装置が、剰余乗算の単位演算に必要な、冗長表現の値を
算出するための計算手段を有することを特徴とする。こ
れにより、剰余乗算の単位演算を高速化し、並列演算を
用いてビット数の長い剰余乗算を一層高速化することが
可能な剰余演算計算装置を実現することができる。
【００７９】本発明の請求項１０の発明は、剰余演算計
算装置において、請求項８に記載の剰余乗算の計算手段
を用いて剰余べき演算を実現することを特徴とする。こ
れにより、ビット数の長い剰余べき演算を高速化するこ
とが可能な剰余演算計算装置を実現することができる。
算装置において、請求項８に記載の剰余乗算の計算手段
を用いて剰余べき演算を実現することを特徴とする。こ
れにより、ビット数の長い剰余べき演算を高速化するこ
とが可能な剰余演算計算装置を実現することができる。
【００８０】本発明の請求項１１の発明は、ビット数の
長い剰余乗算Ｖｒ＝Ｖａ＊Ｖｂ（ｍｏｄ ｐ）（Ｖｒ：
Ｎ＋Ｍビット、Ｖａ：Ｎビット、Ｖｂ：Ｍビット）を行
う剰余演算計算装置において、ＶａをＮ＝Ｎ１（ｂｉｔ
／Ｗｏｒｄ）＊Ｎ２（Ｗｏｒｄ）、ＶｂをＭ＝Ｍ１（ｂ
ｉｔ／Ｗｏｒｄ）＊Ｍ２（Ｗｏｒｄ）に分割して扱い、
乗算をＮ１、Ｍ１ビットの部分乗算を用いた乗加算で実
現する計算手段と、Ｖａ＊２M1*n（ｍｏｄ ｐ）を満足
する冗長表現の値を用いて行う計算手段とを具備するこ
とを特徴とする。これにより、ビット数の長い剰余乗算
を高速化することが可能な剰余演算計算装置を実現する
ことができる。
長い剰余乗算Ｖｒ＝Ｖａ＊Ｖｂ（ｍｏｄ ｐ）（Ｖｒ：
Ｎ＋Ｍビット、Ｖａ：Ｎビット、Ｖｂ：Ｍビット）を行
う剰余演算計算装置において、ＶａをＮ＝Ｎ１（ｂｉｔ
／Ｗｏｒｄ）＊Ｎ２（Ｗｏｒｄ）、ＶｂをＭ＝Ｍ１（ｂ
ｉｔ／Ｗｏｒｄ）＊Ｍ２（Ｗｏｒｄ）に分割して扱い、
乗算をＮ１、Ｍ１ビットの部分乗算を用いた乗加算で実
現する計算手段と、Ｖａ＊２M1*n（ｍｏｄ ｐ）を満足
する冗長表現の値を用いて行う計算手段とを具備するこ
とを特徴とする。これにより、ビット数の長い剰余乗算
を高速化することが可能な剰余演算計算装置を実現する
ことができる。
【００８１】本発明の請求項１２の発明は、剰余演算計
算装置において、請求項１１に記載の剰余乗算の計算手
段を用いて剰余べき演算を実現することを特徴とする。
これにより、ビット数の長い剰余べき演算を高速化する
ことが可能な剰余演算計算装置を実現することができ
る。
算装置において、請求項１１に記載の剰余乗算の計算手
段を用いて剰余べき演算を実現することを特徴とする。
これにより、ビット数の長い剰余べき演算を高速化する
ことが可能な剰余演算計算装置を実現することができ
る。
【図１】本発明での除算の近似計算における主要ビット
数を示す説明図。
数を示す説明図。
【図２】本発明での近似値を用いた乗算の丸め計算にお
ける主要ビット数の変化を示す説明図。
ける主要ビット数の変化を示す説明図。
【図３】本発明での冗長剰余演算ループ中の並列演算の
ハードウェアの例を示すブロック図。
ハードウェアの例を示すブロック図。
【図４】図３のハードウェアにおいての内部ループをま
とめた動作の処理内容を示す図表。
とめた動作の処理内容を示す図表。
１〜７…ＲＡＭ、８〜２０…レジスタ、２１〜２３…乗
算器、２４〜２６…加算器。
算器、２４〜２６…加算器。
Claims (12)
- 【請求項１】 剰余演算を行う計算方法において、演算
の中間結果で冗長表現の除算値を生成する計算過程をと
ることを特徴とする剰余演算計算方法。 - 【請求項２】 ビット数の長い剰余乗算Ｖｒ＝Ｖａ＊Ｖ
ｂ（ｍｏｄ ｐ）（Ｖｒ：Ｎ＋Ｍビット、Ｖａ：Ｎビッ
ト、Ｖｂ：Ｍビット）を行う際に、 ＶａをＮ＝Ｎ１（ｂｉｔ／Ｗｏｒｄ）＊Ｎ２（Ｗｏｒ
ｄ）、ＶｂをＭ＝Ｍ１（ｂｉｔ／Ｗｏｒｄ）＊Ｍ２（Ｗ
ｏｒｄ）に分割して扱い、乗算をＮ１、Ｍ１ビットの部
分乗算を用いた乗加算で実現する場合に、Ｖａ＊２M1*n
（ｍｏｄ ｐ）を満足する冗長表現の値を前記冗長表現
の除算値を生成する計算過程を用いて行うことを特徴と
する請求項１に記載の剰余演算計算方法。 - 【請求項３】 剰余乗算の単位演算に必要な、冗長表現
の値を算出するための計算過程を有することを特徴とす
る請求項１に記載の剰余演算計算方法。 - 【請求項４】 請求項２に記載の剰余乗算の計算方法を
用いて剰余べき演算を実現することを特徴とする剰余演
算計算方法。 - 【請求項５】 ビット数の長い剰余乗算Ｖｒ＝Ｖａ＊Ｖ
ｂ（ｍｏｄ ｐ）（Ｖｒ：Ｎ＋Ｍビット、Ｖａ：Ｎビッ
ト、Ｖｂ：Ｍビット）を行う計算方法において、 ＶａをＮ＝Ｎ１（ｂｉｔ／Ｗｏｒｄ）＊Ｎ２（Ｗｏｒ
ｄ）、ＶｂをＭ＝Ｍ１（ｂｉｔ／Ｗｏｒｄ）＊Ｍ２（Ｗ
ｏｒｄ）に分割して扱い、乗算をＮ１、Ｍ１ビットの部
分乗算を用いた乗加算で実現する場合に、Ｖａ＊２M1*n
（ｍｏｄ ｐ）を満足する冗長表現の値を用いて行うこ
とを特徴とする剰余乗算計算方法。 - 【請求項６】 請求項５に記載の剰余乗算の計算方法を
用いて剰余べき演算を実現することを特徴とする剰余演
算計算方法。 - 【請求項７】 剰余演算を行う剰余演算計算装置におい
て、演算の中間結果で冗長表現の除算値を生成する計算
手段を有することを特徴とする剰余演算計算装置。 - 【請求項８】 ビット数の長い剰余乗算Ｖｒ＝Ｖａ＊Ｖ
ｂ（ｍｏｄ ｐ）（Ｖｒ：Ｎ＋Ｍビット、Ｖａ：Ｎビッ
ト、Ｖｂ：Ｍビット）を行う剰余演算計算装置におい
て、 ＶａをＮ＝Ｎ１（ｂｉｔ／Ｗｏｒｄ）＊Ｎ２（Ｗｏｒ
ｄ）、ＶｂをＭ＝Ｍ１（ｂｉｔ／Ｗｏｒｄ）＊Ｍ２（Ｗ
ｏｒｄ）に分割して扱い、乗算をＮ１、Ｍ１ビットの部
分乗算を用いた乗加算で実現する計算手段と、 Ｖａ＊２M1*n（ｍｏｄ ｐ）を満足する冗長表現の値を
計算する際に用いられる請求項７に記載の前記冗長表現
の除算値を生成する計算手段とを具備することを特徴と
する剰余演算計算装置。 - 【請求項９】 剰余乗算の単位演算に必要な、冗長表現
の値を算出するための計算手段を有することを特徴とす
る請求項７に記載の剰余演算計算装置。 - 【請求項１０】 請求項８に記載の剰余乗算の計算手段
を用いて剰余べき演算を実現することを特徴とする剰余
演算計算装置。 - 【請求項１１】 ビット数の長い剰余乗算Ｖｒ＝Ｖａ＊
Ｖｂ（ｍｏｄ ｐ）（Ｖｒ：Ｎ＋Ｍビット、Ｖａ：Ｎビ
ット、Ｖｂ：Ｍビット）を行う剰余演算計算装置におい
て、 ＶａをＮ＝Ｎ１（ｂｉｔ／Ｗｏｒｄ）＊Ｎ２（Ｗｏｒ
ｄ）、ＶｂをＭ＝Ｍ１（ｂｉｔ／Ｗｏｒｄ）＊Ｍ２（Ｗ
ｏｒｄ）に分割して扱い、乗算をＮ１、Ｍ１ビットの部
分乗算を用いた乗加算で実現する計算手段と、 Ｖａ＊２M1*n（ｍｏｄ ｐ）を満足する冗長表現の値を
用いて行う計算手段とを具備することを特徴とする剰余
演算計算装置。 - 【請求項１２】 請求項１１に記載の剰余乗算の計算手
段を用いて剰余べき演算を実現することを特徴とする剰
余演算計算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000185198A JP2002007112A (ja) | 2000-06-20 | 2000-06-20 | 剰余演算計算方法および剰余演算計算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000185198A JP2002007112A (ja) | 2000-06-20 | 2000-06-20 | 剰余演算計算方法および剰余演算計算装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002007112A true JP2002007112A (ja) | 2002-01-11 |
Family
ID=18685551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000185198A Abandoned JP2002007112A (ja) | 2000-06-20 | 2000-06-20 | 剰余演算計算方法および剰余演算計算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002007112A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005013243A1 (ja) * | 2003-07-31 | 2005-02-10 | Fujitsu Limited | モンゴメリ乗算剰余における変換パラメータの計算装置、方法およびそのプログラム |
| JP2005122141A (ja) * | 2003-10-15 | 2005-05-12 | Microsoft Corp | モンゴメリ乗算におけるｓｉｍｄ命令の使用 |
| US7111032B2 (en) | 2002-03-19 | 2006-09-19 | Oki Electric Industry Co., Ltd. | Residue computing device |
| US7472154B2 (en) | 2002-11-11 | 2008-12-30 | Oki Electric Industry Co., Ltd. | Multiplication remainder calculator |
| JP2010091913A (ja) * | 2008-10-10 | 2010-04-22 | Renesas Technology Corp | データ処理装置 |
| JP2010164721A (ja) * | 2009-01-15 | 2010-07-29 | Sharp Corp | モンゴメリ乗算のための演算回路及び暗号回路 |
| CN113761822A (zh) * | 2020-06-04 | 2021-12-07 | 熵码科技股份有限公司 | 采用迭代计算的模数运算电路 |
-
2000
- 2000-06-20 JP JP2000185198A patent/JP2002007112A/ja not_active Abandoned
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7111032B2 (en) | 2002-03-19 | 2006-09-19 | Oki Electric Industry Co., Ltd. | Residue computing device |
| US7472154B2 (en) | 2002-11-11 | 2008-12-30 | Oki Electric Industry Co., Ltd. | Multiplication remainder calculator |
| WO2005013243A1 (ja) * | 2003-07-31 | 2005-02-10 | Fujitsu Limited | モンゴメリ乗算剰余における変換パラメータの計算装置、方法およびそのプログラム |
| JPWO2005013243A1 (ja) * | 2003-07-31 | 2006-09-28 | 富士通株式会社 | モンゴメリ乗算剰余における変換パラメータの計算装置、方法およびそのプログラム |
| US7792893B2 (en) | 2003-07-31 | 2010-09-07 | Fujitsu Limited | Device and method for calculating conversion parameter of montgomery modular multiplication and program therefor |
| JP4616169B2 (ja) * | 2003-07-31 | 2011-01-19 | 富士通株式会社 | モンゴメリ乗算剰余における変換パラメータの計算装置、方法およびそのプログラム |
| JP2005122141A (ja) * | 2003-10-15 | 2005-05-12 | Microsoft Corp | モンゴメリ乗算におけるｓｉｍｄ命令の使用 |
| JP4662744B2 (ja) * | 2003-10-15 | 2011-03-30 | マイクロソフト コーポレーション | モンゴメリ乗算におけるｓｉｍｄ命令の使用 |
| JP2010091913A (ja) * | 2008-10-10 | 2010-04-22 | Renesas Technology Corp | データ処理装置 |
| JP2010164721A (ja) * | 2009-01-15 | 2010-07-29 | Sharp Corp | モンゴメリ乗算のための演算回路及び暗号回路 |
| CN113761822A (zh) * | 2020-06-04 | 2021-12-07 | 熵码科技股份有限公司 | 采用迭代计算的模数运算电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Okada et al. | Implementation of Elliptic Curve Cryptographic Coprocessor over GF (2 m) on an FPGA | |
| US6760742B1 (en) | Multi-dimensional galois field multiplier | |
| US7904498B2 (en) | Modular multiplication processing apparatus | |
| Ding et al. | High-speed ECC processor over NIST prime fields applied with Toom–Cook multiplication | |
| JP2004534266A (ja) | ハードウェアにおいて算術演算を効率的に行う方法および装置 | |
| JP2011520404A (ja) | プログラム可能なプロセッサにおける随意選択的なガロア域計算の実行 | |
| JP2002007112A (ja) | 剰余演算計算方法および剰余演算計算装置 | |
| US7480691B2 (en) | Arithmetic device for multiple precision arithmetic for Montgomery multiplication residue arithmetic | |
| US6957243B2 (en) | Block-serial finite field multipliers | |
| KR100322739B1 (ko) | 유한체연산방법및그장치 | |
| Hasan | Double-basis multiplicative inversion over GF (2/sup m/) | |
| JP2004519017A (ja) | 係数乗算するための方法および装置 | |
| US6662201B1 (en) | Modular arithmetic apparatus and method having high-speed base conversion function | |
| JP2004227344A (ja) | 乗算器及び暗号回路 | |
| JP2001051832A (ja) | 乗算剰余演算方法および乗算剰余回路 | |
| JP3823107B2 (ja) | 有限体での基底変換方法及び基底変換装置 | |
| JP2001034167A (ja) | 演算装置及び暗号処理装置 | |
| Sandoval et al. | Novel algorithms and hardware architectures for montgomery multiplication over GF (p) | |
| JP2004227248A (ja) | 演算装置及び演算方法 | |
| WO2003096182A1 (en) | “emod” a fast modulus calculation for computer systems | |
| Pinckney et al. | Public key cryptography | |
| KR100438456B1 (ko) | 유한필드상의 디지트 시리얼 시스톨릭 곱셈기 | |
| Lórencz et al. | Subtraction-free almost Montgomery inverse algorithm | |
| KR100395511B1 (ko) | 유한체 상에서의 병렬 입출력 승산기의 설계 방법 | |
| Kiran et al. | A Scalable Approach to Performing Multiplication and Matrix Dot-Products in Unary |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20061005 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061212 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20080227 |