JP2002005684A - Arithmetic processor for a/d converter output value, and display processor for numerical value display using the processor - Google Patents

Arithmetic processor for a/d converter output value, and display processor for numerical value display using the processor

Info

Publication number
JP2002005684A
JP2002005684A JP2000185592A JP2000185592A JP2002005684A JP 2002005684 A JP2002005684 A JP 2002005684A JP 2000185592 A JP2000185592 A JP 2000185592A JP 2000185592 A JP2000185592 A JP 2000185592A JP 2002005684 A JP2002005684 A JP 2002005684A
Authority
JP
Japan
Prior art keywords
converter
value
display
resolution
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000185592A
Other languages
Japanese (ja)
Inventor
Tomohiro Mase
智広 間瀬
Yoshiyuki Matsunaga
義之 松永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Industrial Devices SUNX Co Ltd
Panasonic Life Solutions Asahi Co Ltd
Original Assignee
Asahi National Lighting Co Ltd
Sunx Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi National Lighting Co Ltd, Sunx Ltd filed Critical Asahi National Lighting Co Ltd
Priority to JP2000185592A priority Critical patent/JP2002005684A/en
Publication of JP2002005684A publication Critical patent/JP2002005684A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To obtain a resolution of not lower than a resolution proper to an A/D converter by arithmetically processing output values of the A/D converter by the use of microcomputer. SOLUTION: A CPU 5 arithmetically processes and outputs, by adding output values of a plurality of the number of times outputted at prescribed time intervals from the A/D converter 3 and dividing the added value by a value smaller than the number of times, whereby a resolution obtained the arithmetic output value is improved more than the resolution which is proper to the A/D converter 3. In particular, the processor is useful as the display processor for adapting and displaying to the numerical value display, having a resolution larger than the resolution proper to the A/D converter 3.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、A/Dコンバータ
出力値の演算処理装置及び同装置を用いた数値表示器用
表示処理装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an arithmetic processing device for an A / D converter output value and a display processing device for a numerical display using the same.

【0002】[0002]

【従来の技術】アナログ量をA/Dコンバータによりデ
ジタル値に変換してから数値表示器に表示しようとする
場合、数値表示器に表示させたい数値範囲がA/Dコン
バータの分解能を超えるものであれば、数値表示器に表
示させたい数値範囲をカバーできない。例えば、数値表
示器に表示させたい数値範囲を0〜1406とした場
合、A/Dコンバータに10ビットの分解能のものを用
いると、A/Dコンバータの出力値範囲は0〜1023
となるため、数値表示器に表示させたい数値範囲をカバ
ーできない。そこで、一般的にはA/Dコンバータに高
分解能、例えば12ビットの分解能のものを求めること
になる。12ビットのA/Dコンバータであれば分解能
は4096であり、すなわち0〜4095の出力値範囲
があるため、数値表示器に表示させたい数値範囲をカバ
ーできることになる。また、他の手法としては10ビッ
トのA/Dコンバータを2個並列的に使用することが紹
介されている。この場合には、分解能を2047にでき
るため、数値表示器に表示させたい数値範囲をカバーで
きることになる。
2. Description of the Related Art When an analog value is converted into a digital value by an A / D converter and then displayed on a numerical display, the numerical range desired to be displayed on the numerical display exceeds the resolution of the A / D converter. If it is, it cannot cover the numerical range to be displayed on the numerical display. For example, if the numerical value range to be displayed on the numerical value display is 0 to 1406, and the A / D converter has a resolution of 10 bits, the output value range of the A / D converter is 0 to 1023.
Therefore, the numerical value range to be displayed on the numerical value display cannot be covered. Therefore, generally, an A / D converter having a high resolution, for example, a 12-bit resolution is required. In the case of a 12-bit A / D converter, the resolution is 4096, that is, since there is an output value range of 0 to 4095, it is possible to cover the numerical range to be displayed on the numerical display. As another method, the use of two 10-bit A / D converters in parallel is introduced. In this case, since the resolution can be set to 2047, it is possible to cover a numerical range to be displayed on the numerical display.

【0003】[0003]

【発明が解決しようとする課題】しかし、前記手法では
分解能が固定的である。また、近年の電子機器には必ず
と言っていい程マイコンが内蔵され、マイコンにより種
々の機能を達成している。そして、前記のようにA/D
コンバータを使用することが前提であれば、装置の小型
化や低価格化のためにA/Dコンバータを内蔵したマイ
コンを使用する場合が多い。しかし、マイコンに内蔵さ
れたA/Dコンバータは低ビットのものは品種が多い
し、安価であるが、高ビットのA/Dコンバータを内蔵
したマイコンは品種が少なく、高価である。従って、本
発明はこのような実状も鑑み、A/Dコンバータの出力
値をマイコンを利用して演算処理することによりA/D
コンバータ固有の分解能以上の分解能を得ようとするこ
とを目的とし、殊に、数値表示器に表示させたい数値範
囲がA/Dコンバータの分解能を超えるような場合に、
数値表示器に表示させたい数値範囲をカバーすることを
目的としている。
However, in the above method, the resolution is fixed. In recent years, electronic devices are almost always equipped with microcomputers, which achieve various functions. And A / D as described above
If it is assumed that a converter is used, a microcomputer incorporating an A / D converter is often used to reduce the size and cost of the device. However, A / D converters built in microcomputers have many kinds of low-bit A / D converters and are inexpensive, whereas microcomputers with built-in high-bit A / D converters have few kinds and are expensive. Therefore, in the present invention, in consideration of such a situation, the output value of the A / D converter is arithmetically processed by using a microcomputer, and thereby the A / D conversion is performed.
The purpose is to obtain a resolution higher than the resolution inherent in the converter, especially when the numerical range to be displayed on the numerical display exceeds the resolution of the A / D converter.
The purpose is to cover the range of numerical values to be displayed on the numerical display.

【0004】[0004]

【課題を解決するための手段】請求項に示した通りであ
る。
Means for solving the problems are as described in the claims.

【0005】[0005]

【発明の実施の形態】次に、本発明の実施形態を説明す
るが、それはあくまで本発明に基づいて採択された例示
的な実施形態であり、本発明をその実施形態に特有な事
項に基づいて限定解釈してはならず、本発明の技術的範
囲は、請求項に示した事項さらにはその事項と実質的に
等価である事項に基づいて定めなければならない。
BEST MODE FOR CARRYING OUT THE INVENTION Next, an embodiment of the present invention will be described. However, this is merely an exemplary embodiment adopted based on the present invention, and the present invention will be described based on matters unique to the embodiment. Therefore, the technical scope of the present invention should be determined based on the matters stated in the claims and matters substantially equivalent to the matters.

【0006】図1は回路ブロック図を示し、流体圧セン
サなどのセンサ1から出力されるアナログ量はアンプ2
で増幅されてから、A/Dコンバータ3に入力される。
ここに示されるマイコン4は、心臓部であるCPU5の
他に前記A/Dコンバータ3とデコーダ6を内蔵してい
る。そして、前記アナログ量は、A/Dコンバータ3に
よりデジタル値に変換されて出力され、この出力値はC
PU5により演算処理される。さらに、CPU5による
演算処理出力はデコーダ6を介して変換処理され、7セ
グメントタイプの数値表示器7にて圧力値などとして数
値表示される。
FIG. 1 shows a circuit block diagram. An analog quantity output from a sensor 1 such as a fluid pressure sensor is represented by an amplifier 2.
And then input to the A / D converter 3.
The microcomputer 4 shown here incorporates the A / D converter 3 and the decoder 6 in addition to the CPU 5 which is the heart. The analog value is converted into a digital value by the A / D converter 3 and output.
The arithmetic processing is performed by the PU5. Further, the output of the arithmetic processing by the CPU 5 is converted through a decoder 6 and numerically displayed as a pressure value or the like on a 7-segment type numerical display 7.

【0007】ここで、CPU5はA/Dコンバータ3か
ら所定の時間間隔で出力される複数回の出力値を加算す
るとともに、この加算値を前記回数よりも小さい値で除
算して演算処理出力することにより、この演算出力値に
よる分解能をA/Dコンバータ3固有の分解能よりも向
上させていることを特徴としている。
Here, the CPU 5 adds a plurality of output values output from the A / D converter 3 at predetermined time intervals, divides the added value by a value smaller than the above-mentioned number, and outputs the result. This is characterized in that the resolution based on the calculated output value is improved more than the resolution inherent in the A / D converter 3.

【0008】この装置は殊に、A/Dコンバータ3固有
の分解能より大きな分解能を備えた数値表示器7に適合
表示させるための表示処理装置として有用であって、C
PU5はA/Dコンバータ3から所定の時間間隔で出力
される複数回の出力値を加算するとともに、この加算値
を前記回数よりも小さい値で除算して演算処理出力する
ことにより、この演算出力値による分解能をA/Dコン
バータ3固有の分解能よりも向上させて、数値表示器7
に表示させたい数値範囲以上の分解能を得て、数値表示
器7に表示させるものであることを特徴としている。
This device is particularly useful as a display processing device for adaptively displaying a numerical value display 7 having a resolution larger than the resolution inherent in the A / D converter 3.
The PU 5 adds a plurality of output values output from the A / D converter 3 at a predetermined time interval, divides the added value by a value smaller than the number of times, and outputs the result by a calculation process. The resolution based on the value is improved over the resolution inherent in the A / D converter 3 and the numerical display 7
Is obtained by obtaining a resolution higher than the numerical value range to be displayed on the numerical display 7.

【0009】図2に示した機能ブロック図も参照してよ
り具体的に説明すれば、A/Dコンバータ3として10
ビットタイプのものを用い、A/Dコンバータ3から所
定の時間間隔で出力される11回の出力値を加算すると
ともに、この加算値を前記回数よりも小さい値である8
で除算して演算処理出力することにより、この演算出力
値による分解能を1407とし、A/Dコンバータ3固
有の分解能である1024よりも向上させている。
More specifically, referring to the functional block diagram shown in FIG.
Using a bit-type one, 11 output values output from the A / D converter 3 at predetermined time intervals are added, and this added value is a value smaller than the number of times 8
, And outputs the result of the arithmetic processing, the resolution based on the arithmetic output value is set to 1407, which is higher than the resolution 1024 inherent to the A / D converter 3.

【0010】さらに具体的に説明すれば、アンプ2から
出力されるアナログ電圧は0〜5Vの範囲であり、か
つ、時間経過とともに揺らいでいるのが普通である。こ
の電圧はA/Dコンバータ3に入力されて所定の時間間
隔で変換処理されて、所定の時間間隔で出力され、その
出力値として0〜1023の1024段階の分解能を得
ている。A/Dコンバータ3の出力は逐次CPU5に入
力されており、CPU5は所定の時間間隔で入力される
11回分の入力値を加算して8で除算して演算処理出力
しており、この演算出力値として0〜1406の140
7段階の分解能を得ている。
[0010] More specifically, the analog voltage output from the amplifier 2 is in the range of 0 to 5 V, and usually fluctuates with the passage of time. This voltage is input to the A / D converter 3, converted at predetermined time intervals, output at predetermined time intervals, and has 1024 levels of resolution from 0 to 1023 as its output value. The output of the A / D converter 3 is sequentially input to the CPU 5, and the CPU 5 adds 11 input values input at predetermined time intervals, divides by 8, and outputs an arithmetic processing. 140 from 0 to 1406 as the value
Seven levels of resolution are obtained.

【0011】CPU5に入力される11回分の入力値が
すべてA/Dコンバータ3の最大出力値である1023
の場合、これらを加算すると11253となる。そし
て、11253を8で除算すれば1406(小数点以下
は切り捨て処理)となり、この数値がCPU5の演算出
力最大値になる。CPU5に入力される11回分の入力
値に応じて、CPU5はこのような演算処理を行うよう
プログラム化されており、CPU5の演算出力値として
前記のように0〜1406の1407段階の数値範囲を
得ている。
[0011] The input values of 11 times input to the CPU 5 are all the maximum output values of the A / D converter 3 1023.
In the case of, the sum is 11253. Then, if 11253 is divided by 8, it becomes 1406 (the fractional part is rounded down), and this numerical value becomes the maximum value of the calculation output of the CPU 5. The CPU 5 is programmed to perform such arithmetic processing in accordance with the eleven input values input to the CPU 5, and as the arithmetic output value of the CPU 5, the numerical range of 1407 levels from 0 to 1406 is used as described above. It has gained.

【0012】次に示す表1は、CPU5が11回分のA
/Dコンバータ3の出力値を加算して8で除算して演算
出力する演算処理の一部を示している。なお、表1に示
す「演算出力値」は、11回分の和を8で割った値の小
数点以下を切り捨て処理したものである。
The following Table 1 shows that the CPU 5 executes the A
3 shows a part of the arithmetic processing for adding the output value of the / D converter 3 and dividing by 8 to output the arithmetic result. Note that the “calculated output value” shown in Table 1 is a value obtained by dividing the sum of 11 times by 8 and rounding down the value after the decimal point.

【表1】 この表1のように、11回分のA/Dコンバータ3の出
力値を演算処理することにより、「演算出力値」として
0から11さらには前記した演算出力最大値である14
06までの数値範囲が数値飛びなく得られる。そして、
CPU5から出力された演算出力値はデコーダ6により
数値表示器7に適合させる信号に変換処理されて、数値
表示器7に表示圧力値として表示される。なお、この表
1のように、A/Dコンバータ3の出力値は時間経過に
応じて揺らいでいるのが普通であり、11回分のA/D
コンバータ3の出力値をもとに前記のように演算処理す
ることはセンサ1が検出した流体圧などを平均値的に捕
捉する上でも有用である。
[Table 1] As shown in Table 1, the output values of the A / D converter 3 for the eleventh time are subjected to arithmetic processing, thereby obtaining “operation output values” from 0 to 11 and the maximum value of the above-mentioned operation output of 14.
A numerical range up to 06 can be obtained without skipping numerical values. And
The operation output value output from the CPU 5 is converted by the decoder 6 into a signal adapted to the numerical display 7 and displayed on the numerical display 7 as a display pressure value. As shown in Table 1, the output value of the A / D converter 3 normally fluctuates with the passage of time.
The above-described arithmetic processing based on the output value of the converter 3 is also useful in capturing the fluid pressure and the like detected by the sensor 1 as an average value.

【0013】数値表示器7は例えばマイナス(−)符号
も表示可能な「3と1/2桁」タイプのものであり、−
1999〜0〜1999の範囲を表示可能である。しか
し、大抵はこの範囲全部を使用する必要はなく、表示さ
せたい数値範囲としては、例えば基本の1000段階
に、表示余裕の100段階と使用場所に応じた大気圧補
正用の100段階などを付加して、例えば1200段階
とする。なお、単位はkPa(キロパスカル)とし、数
値表示器7にある3個の小数点はいずれも点灯表示させ
ない。
The numerical display 7 is of a "3 and 1/2 digit" type which can also display, for example, a minus (-) sign.
A range from 1999 to 0 to 1999 can be displayed. However, in most cases, it is not necessary to use the entire range, and as the numerical range to be displayed, for example, 100 steps of display margin and 100 steps of atmospheric pressure correction according to the place of use are added to the basic 1000 steps. Then, for example, there are 1200 steps. The unit is kPa (kilopascal), and none of the three decimal points on the numerical value display 7 are lit.

【0014】そうすると、A/Dコンバータ3の出力値
である1024段階より数値表示器7に表示させたい数
値範囲が大きくなり、数値表示器7に表示させたい数値
範囲をカバーできなくなる。本発明は、このような場合
の表示処理装置としてとりわけ有益であり、CPU5が
前記のように演算処理出力することにより、この演算出
力値による分解能をA/Dコンバータ3固有の分解能で
ある1024段階よりも向上させて1407段階とし、
数値表示器7に表示させたい数値範囲以上の分解能を得
ており、数値表示器7に表示させたい範囲を充足でき
る。なお、前述のようにCPU5の演算出力値として0
〜1406までの数値範囲が数値飛びなく得られること
に対応して、数値表示器7の最下桁(一の位)の数値ま
で数値飛びなく得られ、ユーザーに違和感を与えること
がない。
Then, the numerical value range to be displayed on the numerical value display 7 becomes larger than the 1024 steps which are the output values of the A / D converter 3, and the numerical value range to be displayed on the numerical value display 7 cannot be covered. The present invention is particularly useful as a display processing device in such a case. When the CPU 5 outputs the calculation processing as described above, the resolution based on the calculation output value is 1024 steps, which is the resolution unique to the A / D converter 3. To 1407 stages,
The resolution higher than the numerical range to be displayed on the numerical display 7 is obtained, and the range to be displayed on the numerical display 7 can be satisfied. As described above, the calculation output value of the CPU 5 is 0.
Corresponding to the fact that the numerical range from 1406 to 1406 can be obtained without skipping numerical values, the numerical value of the lowest digit (one digit) of the numerical display 7 can be obtained without skipping numerical values, and the user does not feel uncomfortable.

【0015】図3は、他の実施形態による機能ブロック
図を示し、100.0kPa〜−100.0kPaを最
下桁の数値まで数値飛びなく表示するためのものであ
る。この場合、図1に示す数値表示器7の3個の小数点
のうち符号aで示す小数点のみを点灯表示する。この場
合、表示に2001段階の分解能が必要で、表示余裕や
大気圧補正などを考慮するとさらに200段階が最低限
必要になり、A/Dコンバータ3固有の分解能である1
024段階では全く足りなくなってしまう。
FIG. 3 is a functional block diagram according to another embodiment for displaying 100.0 kPa to -100.0 kPa up to the lowest digit without skipping. In this case, only the decimal point indicated by the symbol a among the three decimal points of the numerical value display 7 shown in FIG. In this case, a resolution of 2001 levels is required for display, and a minimum of 200 levels is required in consideration of display margin and atmospheric pressure correction, which is a resolution inherent to the A / D converter 3.
At the stage of 024, it is completely insufficient.

【0016】そこで、CPU5がA/Dコンバータ3か
ら所定の時間間隔で出力される11回の出力値を加算す
るとともに、この加算値を前記回数よりも小さい値であ
る4で除算するように、プログラムを変更して演算処理
出力させることにより、この演算出力値による分解能を
2814とし、A/Dコンバータ3固有の分解能である
1024よりも向上させるとよい。このように、表示し
たい数値範囲に応じてプログラムを変更するだけでCP
U5の演算処理により分解能を向上できるため、自由度
が大きいものである。
Therefore, the CPU 5 adds the eleven output values output from the A / D converter 3 at predetermined time intervals, and divides the added value by 4, which is a value smaller than the above number. By changing the program to output the arithmetic processing, the resolution based on the arithmetic output value may be set to 2814, and may be improved from 1024, which is the specific resolution of the A / D converter 3. In this way, just changing the program according to the numerical range you want to display
Since the resolution can be improved by the arithmetic processing of U5, the degree of freedom is large.

【0017】なお、以上述べた実施形態において、CP
U5の機能として数値表示器7に検出圧力を表示するた
めの機能だけを述べたが、これに留まらず検出圧力に応
じて制御信号を生成出力して図外のアクチュエータなど
を制御する機能などをCPU5に担持させてもよく、そ
のような場合こそ、本発明のようにA/Dコンバータ3
固有の分解能以上の分解能を得るのにCPU5を利用し
て演算処理することはあえて別部品を必要としない利点
がある。また、念のため述べると、以上述べた分解能の
向上は厳密な意味での分解能向上ではなく、数値表示器
7に適合表示させるためにCPU5により段階数を増加
したという意味での分解能向上であり、極めて厳密な表
示とか制御機能を必要とする場合以外の大抵の用途にお
いて、産業上有益な利用が図れるものである。
In the embodiment described above, the CP
As the function of U5, only the function for displaying the detected pressure on the numerical display 7 has been described. However, the function for generating and outputting a control signal in accordance with the detected pressure to control an actuator (not shown) or the like is also described. The A / D converter 3 may be carried by the CPU 5, and in such a case, the A / D converter
Performing arithmetic processing using the CPU 5 to obtain a resolution higher than the intrinsic resolution has the advantage that no separate component is required. Also, just in case, the improvement of the resolution described above is not an improvement in the resolution in a strict sense, but an improvement in the resolution in the sense that the number of steps is increased by the CPU 5 in order to display the data on the numerical display 7 appropriately. In most applications other than those requiring extremely strict display and control functions, industrially useful use can be achieved.

【0018】このように本実施形態によれば、A/Dコ
ンバータ3の出力値をマイコン4(CPU5)を利用し
て演算処理することによりA/Dコンバータ3固有の分
解能以上の分解能が得られ、殊に、数値表示器7に表示
させたい数値範囲がA/Dコンバータ3の分解能を超え
るような場合に、数値表示器7に表示させたい数値範囲
を自由度よくカバーすることができる。
As described above, according to this embodiment, the output value of the A / D converter 3 is subjected to arithmetic processing using the microcomputer 4 (CPU 5), whereby a resolution higher than the resolution inherent in the A / D converter 3 can be obtained. In particular, when the numerical range to be displayed on the numerical display 7 exceeds the resolution of the A / D converter 3, the numerical range to be displayed on the numerical display 7 can be covered with a high degree of freedom.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態を示す回路ブロック図FIG. 1 is a circuit block diagram showing an embodiment of the present invention.

【図2】本発明の実施形態を示す機能ブロック図FIG. 2 is a functional block diagram showing an embodiment of the present invention.

【図3】本発明の他の実施形態を示す機能ブロック図FIG. 3 is a functional block diagram showing another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

3 A/Dコンバータ 4 マイコン 5 CPU 7 数値表示器 3 A / D converter 4 Microcomputer 5 CPU 7 Numerical display

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 A/Dコンバータに取り込んだアナログ
量をデジタル値に変換して出力し、この出力値をCPU
により演算処理する装置であって、CPUはA/Dコン
バータから出力される複数回の出力値を加算するととも
に、この加算値を前記回数よりも小さい値で除算して演
算処理出力することにより、この演算出力値による分解
能をA/Dコンバータ固有の分解能よりも向上させたA
/Dコンバータ出力値の演算処理装置。
An analog amount taken into an A / D converter is converted into a digital value and output, and the output value is output to a CPU.
A CPU that adds a plurality of output values output from the A / D converter, divides the added value by a value smaller than the number of times, and outputs the result by arithmetic processing. A that improves the resolution based on the calculated output value over the resolution inherent in the A / D converter
Arithmetic processing unit for / D converter output value.
【請求項2】 A/Dコンバータに取り込んだアナログ
量をデジタル値に変換して出力し、この出力値をCPU
により演算処理し、さらにこの演算出力値をデコーダを
介してA/Dコンバータ固有の分解能より大きな分解能
を備えた数値表示器に適合表示させるための表示処理装
置であって、CPUはA/Dコンバータから出力される
複数回の出力値を加算するとともに、この加算値を前記
回数よりも小さい値で除算して演算処理出力することに
より、この演算出力値による分解能をA/Dコンバータ
固有の分解能よりも向上させて、数値表示器に表示させ
たい数値範囲以上の分解能を得て、数値表示器に表示さ
せるものである数値表示器用表示処理装置。
2. An analog amount taken into an A / D converter is converted into a digital value and output.
And a display processing device for displaying the calculated output value via a decoder on a numerical display having a resolution greater than the resolution inherent in the A / D converter. The output value output from the A / D converter is added, and the addition value is divided by a value smaller than the number of times, and the result is subjected to arithmetic processing output. A display processing device for a numerical display, wherein a resolution higher than a numerical range desired to be displayed on the numerical display is obtained by improving the numerical display and the numerical display is displayed.
JP2000185592A 2000-06-21 2000-06-21 Arithmetic processor for a/d converter output value, and display processor for numerical value display using the processor Pending JP2002005684A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000185592A JP2002005684A (en) 2000-06-21 2000-06-21 Arithmetic processor for a/d converter output value, and display processor for numerical value display using the processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000185592A JP2002005684A (en) 2000-06-21 2000-06-21 Arithmetic processor for a/d converter output value, and display processor for numerical value display using the processor

Publications (1)

Publication Number Publication Date
JP2002005684A true JP2002005684A (en) 2002-01-09

Family

ID=18685898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000185592A Pending JP2002005684A (en) 2000-06-21 2000-06-21 Arithmetic processor for a/d converter output value, and display processor for numerical value display using the processor

Country Status (1)

Country Link
JP (1) JP2002005684A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101388668A (en) * 2007-09-11 2009-03-18 三星电子株式会社 Pseudo-multiple sampling methods, systems and devices for analog-to-digital conversion

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101388668A (en) * 2007-09-11 2009-03-18 三星电子株式会社 Pseudo-multiple sampling methods, systems and devices for analog-to-digital conversion
JP2009071826A (en) * 2007-09-11 2009-04-02 Samsung Electronics Co Ltd Analog-to-digital conversion method, analog-to-digital converter, and image sensing method

Similar Documents

Publication Publication Date Title
JPH1055262A (en) Shift circuit
US10122373B2 (en) Analog to digital converter
JP2002005684A (en) Arithmetic processor for a/d converter output value, and display processor for numerical value display using the processor
JP2008257407A (en) Logarithmic computing unit and logarithmic computing method
JP2738870B2 (en) Indicating instrument control circuit
JP4658821B2 (en) Bezier curve generation circuit
JP2606443B2 (en) Voice recognition device
JP3385808B2 (en) Coordinate input device
KR100261581B1 (en) Color correction circuit and flat panel display apparatus having the same
KR100512174B1 (en) Apparatus and method for converting power-type elements into polynomial type in galois field
JPH1131976A (en) Parallel-serial converting circuit and digital signal processing circuit
JPS60195597A (en) Voice signal processing system
JP3185009B2 (en) PCM signal average value calculation circuit
JP4142143B2 (en) Data correction device
JPH04284027A (en) A/d converter
JP2009246590A (en) A/d conversion circuit
JPH0795643A (en) Button depression information recognition circuit for key telephone system
JPH06266424A (en) Programmable controller
JP2002132495A (en) Exponential transformation method and apparatus
JPH04125788A (en) N-ary analog subtraction circuit
JPS58189735A (en) Numerical arithmetic device
JPH1141467A (en) Filter processor
JPS6355628A (en) Residue calculating circuit
JPH0748637B2 (en) Digital signal processor
JPS6285329A (en) Floating point arithmetic unit

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040427

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040907