JP2001527206A - 集積回路及び構造にパルス状強電流を負荷するための方法及び装置 - Google Patents

集積回路及び構造にパルス状強電流を負荷するための方法及び装置

Info

Publication number
JP2001527206A
JP2001527206A JP2000511077A JP2000511077A JP2001527206A JP 2001527206 A JP2001527206 A JP 2001527206A JP 2000511077 A JP2000511077 A JP 2000511077A JP 2000511077 A JP2000511077 A JP 2000511077A JP 2001527206 A JP2001527206 A JP 2001527206A
Authority
JP
Japan
Prior art keywords
reference electrode
pulse
substrate
integrated circuit
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000511077A
Other languages
English (en)
Inventor
ジエセール,ホルスト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Publication of JP2001527206A publication Critical patent/JP2001527206A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/001Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing
    • G01R31/002Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing where the device under test is an electronic circuit

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 本発明の目的は、集積回路及び個別構造( DUC−被検査デバイス)の静電感度を数量化し、強電流パラメータを取り出すための手段を提供することである。この目的のために、本発明は極めて特殊な周辺条件のもとで DUCに強電流パルスを注入するための方法及び装置を提供する。被検査回路が組み込まれた基板( 8)は所定の間隔(1)に配置された基準電極(3)とともにコンデンサを構成する。このコンデンサは電流回路に関係し、負荷パラメータを決定し、通常空気からなる誘電体を有する。本発明に係る方法は、機械的性質と材質で決まる、全系を通じてほぼ一定な固有インピーダンスを特徴とする。多数の回路を有する半導体基板スライス(ウェハ)一式を基板として使用するができる。

Description

【発明の詳細な説明】
【0001】 本発明は集積回路及び構造にパルス状強電流を負荷するための方法及び装置に
関する。
【0002】 集積回路の主な故障原因は静電放電(ESD = Electrostatic Discharge )であ
る。その場合放電電流が集積回路を流れる。これとの境界をつけにくい電気過負
荷(EOS = Electrical Overstress )とともに、静電放電はフィールド故障の約
50%の原因である。ESD の電荷発生源として外部容量例えば人体(Human Body)
又は内部に集積回路があるユニット自体(Charged Device帯電デバイス)が問題
になる。帯電は摩擦(摩擦電気)又は静電界での誘導及び接触によって起こる。
【0003】 集積回路の保護のために、その入力と出力に保護構造が使用される。この保護
構造は一方では回路の機能に影響してはならず、他方では放電の場合に強電流を
安全な通路で回路の中心部の周囲へ又は回路の中心部から遅滞なく導き出し、そ
の際電圧を回路の内部(例えばゲート酸化物)にとって危険のない値に制限しな
ければならない。このような保護対策を構成するために、関連する電流及び時間
領域でのこの構造の挙動を正確に知ることが不可欠である。
【0004】 さらに工業製品の認定のために、実際に現れる様々な種類の静電負荷を考慮し
て、このような保護対策の効果を検証し、数量化しなければならない。認定はハ
ウジングタイプごとに別個に行わなければならない。このために特性負荷モデル
、例えば人体モデル(HBM)及び帯電デバイスモデル(CDM)とその派生モデルが
規定された。これらはおおむね電流範囲と時間領域が相違する。人体モデルは1,
5 k 直列抵抗及び100 pF容量と定められているので、10 ns以内に約0,66 A/kVの
バイアス電圧に上昇して集積回路の2つの接続端子を流れる二重指数関数状の電
流曲線を有する。これに対して CDM放電の容量はもっぱらユニット自体又はその
導電性構成部分によりその環境に対して規定される。ピン数の増加(>300 )に
よるチップ及びハウジングの面積の増加とともに、またハウジングの厚みの減少
とともに、この容量が増加する。チップをプラスチックハウジングに押し込んだ
後接続端子を切断するときに脅威が始まり、これをプリント回路板に取付けても
終わらない。自動化の増大によって、帯電デバイスモデルによる負荷の可能性も
増加する。回路の個々の接続端子による電荷やりとりによるほかに、CDM は接続
インダクタンスと火花抵抗だけで制限される数アンペアに及ぶ極めて強い電流に
ナノ秒の何分の1かで到達するのが特徴である。
【0005】 強い電流に基づき、保護構造と給電線に数十ボルトの電圧降下が生じることが
あり、保護構造が十分に迅速に応答しても、ますます薄くなるゲート酸化物にと
って脅威となる。ゲート酸化物及びpn接合とその保護及び複合給電バス系統との
導通間隔が減少するにつれて、高い電流強度の極度に短いパルスによる CDMの脅
威が一層大きくなる。
【0006】 静電負荷限度の数量表示はこれまで種々の負荷モデルを装備した ESDテスタで
行われている。保護素子と集積構造の強電流領域の特性決定は、通常線路の放電
によって生じる方形パルスを保護素子の2つの接続端子に印加して行うことがで
きる。
【0007】 CDMによる集積回路のESD負荷試験はこれまで放電接点の種類、ユニット・マウ
ントの種類及び帯電方式が相違するテスタで行われている。重要な相関問題がテ
スト方法の標準化の大きな障害であったし、今なおそうである。その原因は極め
て短いパルスの場合に集積回路、そのハウジング、テストアダプタ及びテスタ自
体の間に起こる複雑な相互作用である。この相互作用は一方で放電電流に、他方
では回路に対する放電電流の作用に影響する。重要な問題はこのように急激な個
々の電流上昇(<100 ps)に対してパルス測定技術が不十分なことである。
【0008】 公知のCDMテスタはおおむね次のように区別される。
【0009】 1)接点なし、ソケットなし(non-contact, non-socketed (nn)) 帯電したユニットは接地した導電性の台上の後方位置にある。負荷のために、
接地した低インダクタンス電極をユニットの負荷すべき接続端子に当接する。次
に電界強度及び点弧条件に応じて火花又は金属接触により放電を行う。しかしこ
の方法は1 kVを超えるバイアス電圧の場合、電流曲線の再現性が不良であること
を示す。また直立する( DIL)極めて小さな又はそり返った接続端子の場合は接
触が不確実である。機械電気式ばね接点により別の不確実が現れる。機械的位置
決めのため緩慢なテスト手順しかできない。利用可能なパルス測定技術の不十分
な帯域幅が別の問題を生じる。放電電流の測定のために必要な敏感な高周波ケー
ブルや接続線はテスト中の頻繁な再位置決めにより早期に老化し、テスト結果を
ゆがめる。
【0010】 2)接点あり、ソケットなし(contact, non-socketed (cn)) 帯電したユニットは接地した導電性の台上の後方位置にある。開いた継電器で
帯電したユニットとテスタのフレームとを接続する。負荷のために継電器を閉じ
る。しかしこの方法では、継電器とそのインダクタンスにより小振幅の緩慢な放
電しか生じない。この方法は1 kVを超えるバイアス電圧で火花放電の場合、電流
曲線の再現性が不良であることを示す。またごく小さな又はそり返った接続端子
の場合は接触が不確実である。機械的位置決のため緩慢なテスト手順しかできな
い。この方法の測定技術は“nn”型に条件付きでしか転用できない。
【0011】 3)接点なし、ソケットあり(non-contact, socketed (ns)) ユニットは試験台の中にあり、場合によっては接続端子の間隔を大きくするた
めにテストアダプタ、プリント回路板の上にある。そこにあるすべての線路を含
む全試験台は、テストシステムに対して帯電している。負荷のために大気条件の
もとで2個の接点を近づけて接続端子を接触させる。ユニットの後方にある台及
びボードの容量(バックグラウンド容量)がこの接続端子から放電される。この
方法では線路と線路成端抵抗の複合系が複合放電電流波形を決定し、集積回路に
関して予想外の効果をもたらすことがある。有意義なパルス測定法がないので同
じ又は別のタイプの他の系に転用することはすこぶる難しく又は全く不可能であ
る。またバックグラウンド容量が故障電圧及び物理的故障サインに影響し、蓄積
されるエネルギーを増加することが欠点である。
【0012】 4)接点あり、ソケットあり(contact, socketed (cs)) ユニットは試験台の中にあり、場合によっては接続端子の間隔を大きくするた
めにテストアダプタ、プリント回路板の上に載っている。そこにあるすべての線
路を含む全試験台がテスト系に対して帯電している。負荷のために単数個又は複
数個の継電器を介して接続端子が接触され、ユニットの後方にある台及びボード
の容量(バックグラウンド容量)がこの接続端子から放電される。この方法の欠
点は前記の“ns"型の欠点と同様である。
【0013】 マウントのないテストシステムでは電界に誘導された帯電も可能である。その
場合ユニットの下の電極の電位が帯電のために引き上げられ、接地電極との接触
が最初に短時間行われる。その後、電極の電位が再び引下げられ、接地電極との
接触が再開される。その場合ユニットはこのサイクルの間に交代する極性で通常
2回負荷される。
【0014】 もう一つの公知の方法は、日本で慣用の「小コンデンサモデル」(Small Cap-
acitor Model(SCM))に関するものである。その場合充電された10 pFコンデンサ
が、負荷すべきユニット接続端子と接触させられる。再現性と転用の可能性はこ
の場合も実際の構造に大いに左右される。
【0015】 これまで紹介したすべてのテストシステムはもっぱらハウジング入りの集積回
路及びモジュールに負荷する。スライス平面(ウェハ平面)で直接テストするた
めに使用する場合は±20μmの精度で尖端の位置決めをしなければならない。実 際の構造ではおおむねシリコン基板とこれから絶縁された基板ベースの間に容量
が形成され、従って集積回路の基板の下側に移動電荷がある。しかしこれはソケ
ットなしの CDMにより負荷されるインハウス装置の電荷分布と対照的である。こ
の場合は移動電荷がチップ表面の金属膜とハウジングの金属部分にある。
【0016】 紹介したテストシステムの利点と欠点は特に再現性と転用の可能性に関して相
補的である。既存のシステムに基づく重大な改善は考えられない。なぜなら主に
実用的見地からフィールド故障の再現に狙いを置いたアプローチには、相互に移
行可能な、物理的に明確な定義がないからである。
【0017】 集積構造の特性決定のために使用される超高速方形パルス発生器が H.Gies-er
, M.Haunschild「集積構造の超高速伝送線路パルシングと帯電デバイスモデル」
米国フェニックス、EOS/ ESDシンポジウム会議録、1996年、85頁以下で詳しく論
及されている。この装置は伝送線路法による方形パルス発生器であって、持続時
間3,5 nsないし11,5 ns のパルスを発生し、高周波技術で慣用の時間領域反射率
計法(TDR)により2つの接続端子から集積構造に入力する。
【0018】 往路と帰路の電圧パルスの数値の重なりによって被検査集積構造の電圧及び電
流負荷が算定される。
【0019】 本発明の根底にあるのは、ハウジング付き及びなしの集積回路一式にウェハ平
面で極めて短い強電流パルスを比較可能かつ再現可能なように負荷し、CDM の代
表的な故障機構を考慮してその負荷容量を数量化することを可能にする、集積回
路及び構造にパルス状強電流を負荷するための方法及び装置を示す課題である。
【0020】 負荷印加の前後の電気的欠陥基準の監視が大きな改造なしで可能でなければな
らない。またこの方法によって全認定手続きの効率と物理的に基礎づけられた重
要性を高めなければならない。個別の、校正しにくい細部の解決策に代わって、
先行技術に対応する手ごろなコストの、大幅に標準化された部品とシステムを使
用できるようにしなければならない。
【0021】 この課題は請求項1に記載の装置及び請求項18に記載の方法の特徴によって
解決される。特に有利な実施態様が従属請求項の主題である。
【0022】 集積回路及び個別構造(DUT-“Device under Test"[被検査デバイス])の静
電感度の数量化及び強電流パラメータの抽出のために、明確に規定された周辺条
件のもとで強電流パルスを一方の接続端子から DUTに注入することができる方法
及び装置を提案する。被検査回路が組み込まれた基板は所定の間隔にある基準電
極とともに1つのコンデンサを構成する。このコンデンサは実際の回路に関係し
、負荷パラメータを決定する。その誘電体は通常空気からなる。
【0023】 この方法は全テストシステムでほぼ一定な、機械的性質と材質で決まる固有イ
ンピーダンス(特性インピーダンス)が特徴である。基板として、多数の回路を
有する半導体基板(ウェハ)一式を使用することもできる。
【0024】 わずかなバラツキでパルスを発生する、十分な電気強度(例えば1 kV)及び短
いスイッチ時間(例えば300 ps)の素子(継電器、半導体スイッチ)を使用する
ことが好ましい。また部品に到達し、部品から反射されるパルスの現場測定の可
能性を設けることもできる。さらに容量結合式電流インジェクタを2個の接続端
子をもつインジェクタと簡単に交換することにより、又は別の接触電極を基準電
極のマウントに挿入することによって、集積構造の電流電圧特性を強電流領域に
至るまで決定することができる。この方法と装置によって静電負荷モデル「帯電
デバイスモデル」(CDM )の故障機構とパルス領域がアドレス指定される。この
場合負荷は実際上ほとんどユニット自体及びユニットと外界の間で数ナノ秒以内
にやりとりされる電荷だけで決まる。
【0025】 次に図1ないし6に基づき実施例について本発明に係る装置及び本発明に係る
方法を説明する。
【0026】 負荷される集積回路の接続端子へのパルス注入のための本発明装置の一例を図
1に示す。装置は所定の間隔 1で基板8の上にセットされた基準電極3からなる。
基板マウントは支持板10とその上にある絶縁体 9からなる。基板マウントはx、
y及びz方向に調整可能であり、360 °回転することができる。また装置は針状
の接触電極7及び基準電極と接触電極のためのベース4を具備する。基準電極3と
基板8の間にスぺーサ2を設けることができる。
【0027】 集積回路8の容量は集積回路と基準電極3の間及び集積回路と電極とみなされる
基板ベース10の間の部分容量の和で決まる。誘電体 9の厚さと誘電定数は、下側
の部分容量の寄与が無視し得るほど小さいように設定されている。基準電極の面
は最大限テストされる集積回路の寸法を三方で少なくとも高さ 1の数倍だけ超過
するものとする。高さ 1は先行技術に従って垂直に校正されたステップモータ操
作式のマニピュレータもしくは基板ベースにより又は絶縁中間片を有する校正済
のマイクロメータねじで調整することができる。例えば基準電極と基板表面の間
隔は0,5 mmである。基板マウントとして、厚さ5 mmのポリエチレンの誘電体が上
に載ったウェハプローバの金属板を使用することができる。基準電極の面積は被
検査回路の大きさに応じて100ないし1000 mm2である。
【0028】 間隔を変えることができるので、集積回路の容量に従って認定することが可能
になる。
【0029】 また細いピン又は形状安定な薄い縁板を集積回路の寸法の外側で基板 8の上に
又は基板の厚さだけ補正して絶縁体9に載置することによって、一定の高さ1が確
定される。基準電極 3はインジェクタのベース 4に固定され、一方インジェクタ
のベースはスライス自動検査装置の市販のマニピュレータに固定することができ
る。その場合構造の機械的精度と耐振性が使用上十分であることは、集積回路の
容量とボンディングの確実な定常性の前提である。
【0030】 マウントとして真空マウントを使用することもできる。この真空マウントの穴
は基準電極と集積回路の間にある部分容量に影響しない。マウントの部分容量の
寄与は前述のように無視できるほど小さいからである。
【0031】 固有インピーダンスを整合した集積回路のボンディングは、一端が針、円錐台
又は半球として形成された導体7 によって行われる。導体7は誘電体6及びインジ
ェクタのベース 4とともに、全系の固有インピーダンスに対応する線路を構成す
る。標準化された高周波接続素子 5がボンディングの他方の端部にあり、パルス
インジェクタを強電流パルス線に接続する。50Ωパルス線を使用した伝送線路法
によるパルス発生装置を使用すれば、パルス発生装置、パルス線及びインジェク
タからなる全系を50Ωの固有インピーダンスに同調させることができる。それに
よって集積回路の接続端子に至るまで厳密に確定された条件が成立するから、パ
ルス波形への影響は極めて小さい。
【0032】 顕微鏡又は自動パターン認識システムによって集積回路の夫々の端子領域(パ
ッド)に調整することができるように、ボンディングを基準電極の切欠部に通さ
なければならない。
【0033】 本方法では例えばまず基板上の負荷すべき集積回路を捜し出す。次に回転及び
x、y、z方向の移動により基準電極を集積回路の上で粗調整する。最後に基準
電極の間隔の細密調整と接続パッドの上の接触電極の細密調整を行う。ボンディ
ングの後に回路に電流パルスを負荷する。
【0034】 また図2の平面図には2個ある集積回路11の端子領域12が示されている。さら
にこの図で負荷される回路が基準電極 3でほぼ完全に覆われていることが分かる
。基準電極 3の面が集積回路11の面を三方で両者の間隔の多数倍だけ張り出すこ
とによって、周縁容量の影響が減少される。
【0035】 また合計 2個の接続パッドに接触するために、別の接触電極13を使用すること
ができる位置を破線で示した。このようにして例えば強電流特性の決定(図5を
参照)のために接地接触が行われる。この別の接触電極は基準電極の開口14に通
される。
【0036】 図3は本発明に係る装置の使用例を示す。集積回路( DUT)のパルス負荷のた
めの図示の系は方形パルス発生器101、伝送線路102、容量結合式電流インジェク
タ103及び基板マウント104からなる。DUT はこの場合3つの並進軸と1つの回転軸
を有する 基板及びユニットマウント104の上に固定されている(尺度に従わずに
図示した)。
【0037】 パルス発生は先行技術により同軸継電器か又は半導体スイッチで再現性をもっ
て行うことができる。そのために所定の固有インピーダンスを有する帯電した同
軸線を放電する。多重反射を抑制するために十分な電気強度の同軸減衰素子 204
をパルス線に組み入れる。発生器を使用するときは、線路の電源側を成端する。
【0038】 図4は本発明に係る装置の拡張した使用例を示す。図示の系はさらに負荷の監
視のためのパルス測定装置105と制御コンピュータ106を有する。制御コンピュー
タはシステム制御、データ処理及びデータの蓄積の役割を果たす。
【0039】 最後に図5は 2個の接続端子を有する素子の強電流特性の決定のための実施例
を示す。伝送線路方式による方形パルス発生器( 201、202、203)、多重パルスの
抑制のための減衰素子204、パルス線205及び207、パルス測定装置( 206、211、21
2、213)、制御コンピュータ214、パルスインジェクタ215、切換継電器208及び漏
れ電流測定装置209及び210を有する。
【0040】 第2の、場合によっては第3の接触舌片を基準電極に任意に挿入することによ
って、個々の集積素子(トランジスタ、ダイオード、ゲート酸化物)の負荷と特
性決定が可能になる(図5を参照)。
【0041】 自由選択可能なボンディングの前提は、少なくとも横に±20μmで的確に電動 又は手動により移動することができる手動又は電動操作式の 360°回転可能な基
板マウントである。垂直運動はマニピュレータ又は基板ベース(基板マウント)
のいずれかで行うことができる。代案として、接触電極を基準電極の中央に設け
た場合は、マウントの回転能力を廃止することができる。この場合は回転しなく
ても自由選択可能なボンディングが可能である。
【0042】 選択によっては系に時間領域反射率測定の原理によるパルス測定装置を補設す
ることができる(図4、5を参照)。そのために負荷パルスを導く線路にパルス
入力部から大きな間隔で、十分な電気強度のパルス出力素子 107を取付ける。パ
ルス出力素子 107はまずパルス電力の小部分をオシロスコープに取り出す。パル
ス出力部と集積回路へのパルス入力部との間の線路のパルス通過時間の 2倍だけ
遅れて、集積回路から反射された波がオシロスコープに入る。この波が往路の波
と重ならないために、パルス持続時間は伝送線路のこの部分の通過時間の 2倍よ
り短くなければならない。最後に、制御コンピュータ 106での数値の分離及び重
なりによって DUTの電圧と電流を算定することができる。いずれにしてもこの測
定に基づき系の状態の連続的監視と簡単な校正が接点の開放又は短絡の発生によ
り可能になる。
【0043】 ひずみに関するパルスの品質は主としてケーブルの品質、特に減衰不良と接合
部の定在波比で決まる。ケーブルは電気強度の観点からも選択しなければならな
い。但し短時間のパルスの場合はその直流電気強度を何倍も超えてよい。
【0044】 パルス伝導性の部品は広帯域走査オシロスコープで検査して、特性を決定する
ことができる。
【0045】 また効率の向上のために、負荷印加の前後に電気欠陥基準を決定しなければな
らない。このために代案として、ファンクショナルテスタに接続したニードルボ
ードを入れることができる。選択によっては、2 個の接続端子をもつ個別素子及
びその他の構造の特性決定の際に負荷と漏れ電流測定との切換えができるように
、高周波切換継電器208をパルス経路に挿入することができる。
【0046】 本発明に係る方法を適用するために、図6の装置を使用することもできる。こ
の装置は、凹陥部を有し、その中に一定の厚さの誘電材料302がある基準電極303
からなる。この誘電材料の上に集積回路301が配置される。この回路の端子領域3
05の1つがインジェクタ304の接触電極と接触する。その場合基準電極も同じくイ
ンジェクタと電気的に接触する。基板に対して一定の間隔への基準電極の調整は
、本例ではこのようにスぺーサとしての誘電体302によって行われる。
【0047】 本発明に係る装置及び本発明に係る方法は完全な又は分割された半導体スライ
ス(ウェハ)の上の集積回路の比較可能なかつ再現性ある強電流負荷を可能にす
る。
【0048】 パルスの発生から入力に至る全系の所定の固有インピーダンスを設定すること
が可能であるから、負荷パルスは厳密に確定されており、従って負荷される集積
回路にだけ関係する。
【0049】 CDM放電に成り立つ集積回路の部分容量の比率がほぼ維持される。
【0050】 集積回路の接続パッドを介して入力することによって、そり返った又は小さす
ぎる接続端子による問題が回避される。パッドの接触圧痕の視覚検査により負荷
の実施の後の接触品質を判断することができる。
【0051】 ウェハ平面で回路を検査することが可能であるから、ハウジングの成形プラス
チック材料やハウジングとマウントの間にあって容量を減少する空隙の抑制しに
くい寄生的影響が回避される。
【0052】 本装置は既存の系、例えば自動検査装置に問題なく使用することができる。
【0053】 本方法及び本装置はハウジング入りの集積回路の負荷にも適している。この場
合は基準電極がハウジングの誘電体に完全に接触されられる。こうしてハウジン
グの誘電体は基準電極と集積回路の間に設けられた誘電体をなす(空気の代わり
に)。この場合の前提は、ハウジングの誘電体が基準電極とユニット接続端子及
び集積回路とを絶縁することである。
【図面の簡単な説明】
【図1】本発明に係る装置の一例の横断面図である。
【図2】図1の装置の平面図である。
【図3】本発明に係る装置の使用例の図である。
【図4】本発明に係る装置の第2の使用例の図である。
【図5】本発明に係る装置の第3の使用例の図である。
【図6】本発明に係る方法を実施することができる別の装置の一例の横断面図
(a)及び平面図(b)である。
【符号の説明】
3 基準電極 4 ベース 7 接触電極 8 基板 9 マウント 10 マウント 11 集積回路及び構造 12 端子領域
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2G003 AA01 AA02 AA04 AA07 AB05 AC00 AE00 AE06 AE09 AG01 AG03 AG04 AG05 AG08 AG12 AG16 AG20 AH01 2G032 AB08 AD01 AD08 AE04 AF04 AG09 AJ04 AK01 AK03 AL03 AL07 AL11

Claims (26)

    【特許請求の範囲】
  1. 【請求項1】負荷される単数個又は複数個の集積回路及び構造(11)を含む基
    板(8)を受けるためのマウント(9、10)と、パルスインジェクタとを備え、パ ルスインジェクタが −マウント(9、10)に挿入された基板(8)の表面に対して所定の間隔で平行に セットすることができる平坦な面を有する基準電極(3)、 −集積回路及び構造(11)の端子領域(12)に接触するのための接触電極(7) 及び −接触電極及び基準電極のためのベース(4) を有する集積回路及び構造にパルス状強電流を負荷するための装置であって、接
    触電極(7)が基準電極の平坦な面に設けた切欠部又は開口を貫いて突出し、か つ平坦な面が負荷される夫々の集積回路(11)を少なくともほぼ完全に覆うこと
    ができるような大きさに選定されている装置。
  2. 【請求項2】基準電極(3)の平坦な面が、負荷される夫々の集積回路(11)か ら横に、少なくともこの面と基板表面の間隔に相当する間隔だけ張出すことを特
    徴とする請求項1に記載の装置。
  3. 【請求項3】切欠部又は開口が、集積回路の端子領域(12)に対する接触電極
    (7)の光学的調整が基準電極(3)を通してできるような、かつ基準電極と集積
    回路の間にある部分容量に影響しないような大きさを有することを特徴とする請
    求項1に記載の装置。
  4. 【請求項4】マウント(9、10)が絶縁板からなることを特徴とする請求項1な
    いし3のいずれか1つに記載の装置。
  5. 【請求項5】マウント(9、10)が誘電材料(9)を上に載せた金属板(10)で あることを特徴とする請求項1ないし3のいずれか1つに記載の装置。
  6. 【請求項6】マウント(9、10)を回転装置で 360°回転することができること
    を特徴とする請求項1ないし5のいずれか1つに記載の装置。
  7. 【請求項7】ステップモータ操作式のマニピュレータにより基準電極(3)を 基板(8)の表面に対して調整することができることを特徴とする請求項1ない し6のいずれか1つに記載の装置。
  8. 【請求項8】ステップモータ操作式の基板マウントにより基準電極(3)を基 板(8)の表面に対して調整することができることを特徴とする請求項1ないし 6のいずれか1つに記載の装置。
  9. 【請求項9】接触電極(7)が基準電極(3)の平坦な面の中央に設けられてい
    ることを特徴とする請求項1ないし8のいずれか1つに記載の装置。
  10. 【請求項10】接触電極(7)が針状、半球状、円錐状又は円錐台状の形状を 有することを特徴とする請求項1ないし9のいずれか1つに記載の装置。
  11. 【請求項11】基準電極(3)が同軸パルス線又は標準化された高周波接続素 子(5)の外部導体に、接触電極(7)が内部導体に接続されていることを特徴と
    する請求項1ないし10のいずれか1つに記載の装置。
  12. 【請求項12】接触電極(7)が全系の固有インピーダンスに相当する固有イ ンピーダンスを有する横導波層、特に条導体又は同軸線を介して高周波接続素子
    (5)に接続されていることを特徴とする請求項11に記載の装置。
  13. 【請求項13】別の接触電極(13)のためのマウントが基準電極(3)に設け られ、固定した後基準電極と導電結合され、基準電極の平坦な面に設けた別の開
    口(14)から突出することを特徴とする請求項1ないし12のいずれか1つに記
    載の装置。
  14. 【請求項14】負荷するために接続されたパルス発生装置(201、202、203)と 特性曲線の測定のための装置(209、 210)とを切換えることができる高周波切換
    素子(208)が設けられていることを特徴とする請求項13に記載の装置。
  15. 【請求項15】基準電極及び接触電極が伝送線路法に従って動作するパルス発
    生装置(201、202、203)に接続されていることを特徴とする請求項1ないし14
    のいずれか1つに記載の装置。
  16. 【請求項16】パルス発生装置の負荷パルスを導く線路が、パルス入力部から
    間隔をおいて高い電気強度のパルス出力素子(107、 206)を有し、時間領域反射
    率測定を行うためにパルス出力素子がパルス電力の小部分をオシロスコープ(10
    5、 213)に取り出すことを特徴とする請求項15に記載の装置。
  17. 【請求項17】パルス発生装置がパルスの発生のために同軸継電器又は半導体
    スイッチを装備することを特徴とする請求項15又は16に記載の装置。
  18. 【請求項18】下記の方法段階、即ち −単数個又は複数個の負荷される集積回路又は構造(11、301)を有する基板の
    表面に対して所定の間隔で平行な平坦な面を有する基準電極(3、 303)を、基
    準電極の平坦な面が基板の夫々負荷される集積回路又は構造を少なくともほ ぼ
    完全に覆うように調整し、 −負荷される集積回路又は構造の端子領域(12、305)に対して接触電極(7)を 調整し、 −負荷される集積回路又は構造の端子領域に接触電極を接触し、 −接触電極に所定の短い強力な電流パルスを送る という諸段階を有する集積回路及び構造にパルス状強電流を負荷するための方法
  19. 【請求項19】基準電極(3、303)の平坦な面が基板の夫々の被集積回路(11、 301)の少なくとも三方で、基準電極と基板表面の間隔より大きい間隔だけ横に
    張出すことを特徴とする請求項18に記載の方法。
  20. 【請求項20】基板が誘電材料(9)を上に載せた金属板(10)からなるマウ ント(9、10)の上に載置され、基準電極、基板及びマウントからなる系の容量に
    対してマウントがもたらす容量の寄与が無視し得るほど小さいように、誘電材料
    (9)の厚さと誘電定数を設定することを特徴とする請求項18又は19に記載 の方法。
  21. 【請求項21】基準電極(3、303)と基板表面の間に任意の誘電体(302)を置
    くことを特徴とする請求項18ないし20のいずれか1つに記載の方法。
  22. 【請求項22】接触電極(7)の調整が基準電極(3)の切欠部又は開口を通し
    て、顕微鏡又は電子映像認識システムによって行われることを特徴とする請求項
    18ないし21のいずれか1つに記載の方法。
  23. 【請求項23】接触電極に送るためのパルスの発生が伝送線路法による電流パ
    ルスで行われることを特徴とする請求項18ないし22のいずれか1つに記載の
    方法。
  24. 【請求項24】ウェハプローバを使用して同じ基板の上の複数個の集積回路を
    逐次接触し、同じ又は異なる負荷レベルで負荷することを特徴とする請求項18
    ないし23のいずれか1つに記載の方法。
  25. 【請求項25】負荷の後に集積回路のボンディングのために、ファンクショナ
    ルテスターに接続されたニードルボードを進入させることを特徴とする請求項1
    8ないし24のいずれか1つに記載の方法。
  26. 【請求項26】集積回路の正確な位置が識別されたならば、直ちに現存するCA
    D データベースに基づいて自動的に接触電極の調整が行われることを特徴とする
    請求項18ないし25のいずれか1つに記載の方法。
JP2000511077A 1997-09-11 1998-08-11 集積回路及び構造にパルス状強電流を負荷するための方法及び装置 Pending JP2001527206A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19739923.1 1997-09-11
DE19739923A DE19739923C2 (de) 1997-09-11 1997-09-11 Verfahren und Vorrichtung zur gepulsten Hochstrombelastung integrierter Schaltungen und Strukturen
PCT/DE1998/002391 WO1999013349A1 (de) 1997-09-11 1998-08-11 Verfahren und vorrichtung zur gepulsten hochstrombelastung integrierter schaltungen und strukturen

Publications (1)

Publication Number Publication Date
JP2001527206A true JP2001527206A (ja) 2001-12-25

Family

ID=7842005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000511077A Pending JP2001527206A (ja) 1997-09-11 1998-08-11 集積回路及び構造にパルス状強電流を負荷するための方法及び装置

Country Status (5)

Country Link
US (1) US6512362B1 (ja)
EP (1) EP1012613B1 (ja)
JP (1) JP2001527206A (ja)
DE (2) DE19739923C2 (ja)
WO (1) WO1999013349A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007309706A (ja) * 2006-05-16 2007-11-29 Fujitsu Ltd 電子デバイスの静電破壊評価方法、装置およびプログラム

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19944246B4 (de) * 1999-09-15 2005-07-07 Siemens Ag Charakterisierung des EOS/ESD-Verhaltens von ICs
US20010056340A1 (en) * 2000-06-26 2001-12-27 Gorin Igor Anatoly CDM simulator for testing electrical devices
JP4121870B2 (ja) 2003-02-25 2008-07-23 株式会社 東京ウエルズ ワーク測定装置
DE102005024030B4 (de) * 2005-05-25 2008-04-10 Technische Universität Chemnitz Verfahren zum Testen von Halbleiterstrukturen
US7733107B1 (en) 2006-09-11 2010-06-08 Barth Jon E Charged device model contact plate
US20090075012A1 (en) * 2007-09-13 2009-03-19 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
DE102016226261A1 (de) 2016-12-28 2018-06-28 Leoni Kabel Gmbh Adaptiervorrichtung, Halteklammer und Verfahren zum Positionieren eines Leiterpaares eines zu messenden Kabels
CN111289800B (zh) * 2020-03-05 2022-04-26 国网安徽省电力有限公司 一种基于广义回归神经网络的小电阻振动监测方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0390872A (ja) * 1989-09-01 1991-04-16 Toshiba Corp 半導体装置
US5132612A (en) * 1991-03-14 1992-07-21 The United States Of America As Represented By The Secretary Of The Air Force Apparatus for electrostatic discharge (ESD) stress/testing
US5410254A (en) * 1993-03-04 1995-04-25 Lsi Logic Corporation Method for optimizing the structure of a transistor to withstand electrostatic discharge
US5594358A (en) * 1993-09-02 1997-01-14 Matsushita Electric Industrial Co., Ltd. Radio frequency probe and probe card including a signal needle and grounding needle coupled to a microstrip transmission line
KR100248569B1 (ko) * 1993-12-22 2000-03-15 히가시 데쓰로 프로우브장치
US5519327A (en) * 1994-06-10 1996-05-21 Vlsi Technology, Inc. Pulse circuit using a transmission line
US5506515A (en) * 1994-07-20 1996-04-09 Cascade Microtech, Inc. High-frequency probe tip assembly
JPH0894703A (ja) * 1994-09-20 1996-04-12 Mitsubishi Electric Corp 半導体電気的特性測定装置
US5528137A (en) * 1995-01-24 1996-06-18 International Business Machines Corporation Network sensitive pulse generator
KR100375177B1 (ko) * 1995-05-19 2003-05-09 마츠시타 덴끼 산교 가부시키가이샤 반도체 장치의 검사방법
US5804977A (en) * 1997-04-23 1998-09-08 Consiglio; Rosario J. Transmission line pulser discharge circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007309706A (ja) * 2006-05-16 2007-11-29 Fujitsu Ltd 電子デバイスの静電破壊評価方法、装置およびプログラム
JP4706555B2 (ja) * 2006-05-16 2011-06-22 富士通株式会社 電子デバイスの静電破壊評価方法、装置およびプログラム

Also Published As

Publication number Publication date
US6512362B1 (en) 2003-01-28
EP1012613A1 (de) 2000-06-28
DE19739923C2 (de) 2002-02-28
DE59803929D1 (de) 2002-05-29
DE19739923A1 (de) 1999-03-25
WO1999013349A1 (de) 1999-03-18
EP1012613B1 (de) 2002-04-24

Similar Documents

Publication Publication Date Title
US8278936B2 (en) Test circuits and current pulse generator for simulating an electrostatic discharge
US6429674B1 (en) Pulse circuit
US20100117674A1 (en) Systems and methods for charged device model electrostatic discharge testing
JP2001527206A (ja) 集積回路及び構造にパルス状強電流を負荷するための方法及び装置
JPH06213966A (ja) 回路基板の検査方法および装置
US6798212B2 (en) Time domain reflectometer probe having a built-in reference ground point
US8026736B2 (en) Water-level charged device model for electrostatic discharge test methods, and apparatus using same
US7733107B1 (en) Charged device model contact plate
US20180067156A1 (en) Electrostatic discharge testing system and methods
Grund et al. Delivering IEC 61000-4-2 current pulses through transmission lines at 100 and 330 ohm system impedances
Weber et al. Correlation limits between capacitively coupled transmission line pulsing (CC-TLP) and CDM for a large chip-on-flex assembly
Shinde et al. ESD to the display inducing currents measured using a substitution PC board
Wolf et al. Investigating the CDM susceptibility of IC’s at package and wafer level by capacitive coupled TLP
JP2003028921A (ja) 静電破壊試験方法及び試験装置
Doerr et al. Electrical characterisation of a power SO-package in the context of electrostatic discharge
Gieser et al. Survey on very fast TLP and ultra fast repetitive pulsing for characterization in the CDM-domain
Simicic et al. Wafer-Level LICCDM Device Testing
JP3371817B2 (ja) ペンシル型プローブユニット
Jack et al. WCDM2—Wafer-level charged device model testing with high repeatability
US11782083B2 (en) Relay pogo charged device model tester using electrostatic discharge method and structure for repeatable charged device model testing
CN221148846U (zh) 芯片测试装置
Jack et al. Investigation of current flow during wafer-level CDM using real-time probing
TWI580980B (zh) 半導體測試裝置的電力長度測定方法、校準晶圓的導電性區域的方法
JP2627992B2 (ja) 半導体デバイスの静電破壊試験装置
US20230236238A1 (en) Field Collapse Pulser