JP2001526791A - 波形表キャッシュを有するｐｃオーディオシステム - Google Patents

Abstract

(57)【要約】 記載されたＰＣオーディオ回路は、中央プロセッサ、システムメモリ、およびシステムバスを含んでいるタイプのホストパーソナルコンピュータとインターフェイスし、それにオーディオ増強を与える。ＰＣオーディオ回路は、波形表データを処理し、複数の音声に対してデジタルオーディオ信号を生成するためのデジタル信号プロセッサ（ＤＳＰ）を含んでいる。波形表データは、ホストコンピュータのシステムメモリに記憶され、ＤＳＰに必要とされたときに、ＰＣオーディオ回路と共に含まれた、より小さく低コストのキャッシュメモリに部分的に伝送される。ＤＳＰは、別の音声を処理する前に活性音声に対するデータサンプルの幾つかのフレームを処理する。この方法で処理することによって、システムバスの帯域幅の使用の割合が減少し、最大の許容可能なシステムバス呼出し時間に関する問題が緩和される。各活性音声に対して生成されたデジタルオーディオ信号は、キャッシュメモリにおいて累算される。全ての活性音声に対するデジタルオーディオ信号が累算されると、累算されたデータはキャッシュメモリから外部デジタル−アナログ変換器に伝送される。波形表データはシステムメモリに記憶されるので、キャッシュメモリは、従来技術によるＰＣオーディオ回路における局所メモリより小さく、廉価である。従って、記載されたＰＣオーディオ回路は、全体的に低いコストである。

Description

【発明の詳細な説明】 波形表キャッシュを有するＰＣオーディオシステム 発明の背景 発明の分野 本発明は、波形表音響シンセサイザのための波形表データがＰＣシステムメモ リによって供給されるＰＣオーディオシステムに関し、特に、波形音響シンセサ イザおよび波形表キャッシュを含み、波形表データにアクセスするＰＣシステム メモリとインターフェイスするＰＣオーディオシステムに関する。従来技術の説明 現在、幾つかのタイプのデジタル“シンセサイザ”、すなわち、音響デジタル 信号処理を通して音を生成する装置が入手可能である。現在の新型のデジタルシ ンセサイザは、波形表シンセサイザである。波形表シンセサイザは、波形表メモ リに記憶されたデジタル化された音の波形全体あるいはデジタル化された音の波 形の一部分のデジタル処理によって音を生成する。本明細書において参照文献と されているNorris氏等による米国特許出願第08/334,461号明細書“Digital Sign al Processor Architecture for Wavetable Audio Synthesizer”を参照された い。 波形表シンセサイザは、波形表メモリからデジタル−アナログ変換器（ＤＡＤ ）へ特定のデジタル化された波形を“再生”することによって音を生成する。波 形表データのアドレッシング速度は、アナログ出力の周波数あるいはピッチを制 御する。波形表データのビット幅は、生成される音の分解能に影響を及ぼす。例 えば、より良い分解能は、１６ビットの幅のデータ対８ビットの幅のデータで達 成されることができる。１６ビットのデジタルオーディオは、産業において標準 となりつつある。 パーソナルコンピュータにおいて波形表シンセサイザのアプリケーションが使 用されている。典型的に、パーソナルコンピュータは、限定されたオーディオ能 力だけを有して製造される。これらの限定された能力によってモノラルトーンが 生成され、それによって、警報あるいはその他の使用者警告信号等の種々の簡単 な機能に関して使用者に可聴信号を供給する。典型的なパーソナルコンピュータ システムは、マルチメディアおよびビデオゲームのアプリケーションに所望され た向上であるステレオの高品質のオーディオを提供する能力がなく、また、音楽 あるいは別の複合音を生成あるいは合成する内蔵の能力も有していない。音楽合 成能力は、使用者が外部インスツルメント上で使用されるコンピュータを通して 、あるいはアナログスピーカを通して、ならびにマルチメディア（ＣＤ−ＲＯＭ ）アプリケーションにおいて音を生成あるいは録音するために音楽構成アプリケ ーションの使用を所望したときに必要である。 加えて、使用者は、それらのコンピュータを通して録音あるいは再生する前に デジタルで録音される、および／またはデジタルソースで混合されるステレオ装 置、マイクロフォン、および非ＭＩＤＩ電気器具等の外部アナログ音ソースを使 用できる能力をしばしば所望する。これらの需要を満足させるために、幾つかの 付属製品が開発されてきた。ある１つのそのような製品のラインは、業界におい て音響カードと呼ばれている。これらの音響カードは、多数の集積回路を支持し ている回路ボードであり、多くの場合においてそれは波形表シンセサイザと、波 形表メモリと、コンピュータ製造業者によって設けられた拡張スロットに使用者 によって設置されるその他の関連した回路とを含んでいる。拡張スロットによっ てシステムバスへのインターフェイスが供給され、それによって、ホストプロセ ッサが音の生成にアクセスし、また、アプリケーションソフトウェアの制御の下 でボード上の機能を制御することが可能となる。典型的な音響カードはまた、キ ーボードおよびゲームのための操作棒等のＭＩＤＩ器具からの入力を受入れるた めのＭＩＤＩインターフェイスおよびゲームポートを供給する。 ある従来技術による音響カードは、Advanced Gravis and Forte社からウルト ラサウンドという名前で提供されたものである。この音響カードは、１つのチッ プ（“ＧＦ−１”）に波形表シンセサイザ、ＭＩＤＩおよびゲームインターフェ イス、ＤＭＡ制御およびアドリブ・サウンド・ブラスタ・コンパティビリティ論 理装置を組込む拡張スロットを実施したものである。このＡＳＩＣに加えて、ウ ルトラ音響カードは、波形表データのための搭載ＤＲＡＭ（１メガバイト）と、 アドレス解読チップと、アナログ入力と出力とをインターフェイスするための別 個のアナログ回路と、別個のプログラム可能ＩＳＡバスインターフェイスチップ と、割込みＰＡＬチップと、別個のデジタル−アナログ／アナログ−デジタル変 換チップとを含んでいる。本明細書において参照されているTravers氏等による 米国特許出願第072,838号明細書“Wave Table Synthesizer”を参照されたい。 搭載式音響カードメモリは、典型的に１／２乃至４メガバイトのサイズを有し 、音楽を合成するために使用された全ての波形表データを記憶する。１メガバイ ト毎に約２５．００ドルのコストがかかるので、音響カードメモリのコストは音 響カード全体のコストにおいて重要な要因である。それ故に、波形表データを供 給するためにＰＣシステムメモリを使用できれば、音響カードメモリの必要が除 去あるいは減少され、音響カードは廉価になる。 しかしながら、波形表データを記憶するためにＰＣシステムメモリを使用する 場合、幾つかのことが懸念される。それらの懸念の１つは、使用可能なＰＣシス テムメモリは限定されており、波形表データのために分ける余裕はないことであ る。しかしながら、これは将来の最新技術のＰＣにおいてはより大きいシステム メモリを含み、波形表データのために使用可能なスペースを有していることが期 待されるからそれほど懸念されることではない。別の懸念とは、システムメモリ を使用すると、従来技術のシンセサイザによって要求されたメモリへ多数回アク セスしなければならないことである。例えば、３２個の独立した音声（すなわち 、インスツルメント・サウンド）を合成することのできる従来技術のシンセサイ ザは、要求されたデータサンプルを検索するために２２．７マイクロ秒毎に３２ 回メモリをアクセスしなければならない。システムメモリに対してこの回数だけ アクセスが行われたとすると、許容不可能に高い割合のシステムバスの帯域幅が シンセサイザの動作のために使用され、従って別のＰＣ動作に使用できるバスの 帯域幅が小さくなる。 さらに別の懸念とは、シンセサイザがそれがシステムメモリから波形表データ を受取るよりも速く処理を行う（すなわち、システムの最大のバス待機時間より も速く）かもしれないことである。そのような状況は許容不可能であり、それは 、処理されたデータが間隙を有し、合成された音楽が演奏されたときに不所望な ポ ップ音（ｐｏｐ）が生じるかもしれないからである。 それ故に、システムメモリによって供給された波形表データから音楽を合成す るが、許容不可能な割合のバスの帯域幅を使用しないＰＣオーディオシステムが 必要とされている。さらに、少なくともデータを処理する速度と同じ速度でシス テムメモリからデータを得る（すなわち、最大のバス待機時間がＰＣオーディオ システムのデータ処理の速度より下、あるいは等しい）ＰＣオーディオシステム が必要とされている。 発明の概要 本発明のＰＣオーディオ回路は、中央処理装置、システムメモリ、およびシス テムバスを含んでいるタイプのホストパーソナルコンピュータとインターフェイ スし、それにオーディオ強調を行うように設計されている。ＰＣオーディオ回路 は、サイズおよびコストが著しく減少され、一度に波形表データ全体の一部分ず つを記憶するキャッシュメモリを含んでいる。代りに、全ての波形表データはホ ストＰＣのシステムメモリに記憶され、ＰＣオーディオ回路によって必要とされ たときに部分的にキャッシュメモリに移される。ＰＣオーディオ回路はデータを 処理し、音楽あるいは音響効果等のデジタルオーディオ信号を生成する。キャッ シュメモリはサイズおよびコストが減少されているので、ＰＣオーディオ回路は 従来技術のシステムよりも全体のコストが低くなる。 従来技術によるＰＣオーディオシステムとは異なり、本発明のＰＣオーディオ 回路は、次に指定された音声を処理する前に音声のためのデータサンプルの幾つ かのフレームを処理する。従って、所定の音声のための幾つかの波形表データサ ンプルが一度にシステムメモリから検索され、キャッシュメモリにおいて使用可 能にされ、それによって、要求されたメモリへのアクセスの全体的な回数ならび にシステムバスの帯域幅の使用の割合が減少する。また、この方法でデータサン プルを処理することによって、一定の並列処理動作が可能にされる。例えば、活 性音声のための複数のデータサンプルが処理されている間に、別のグループのデ ータサンプルがシステムメモリから検索され、キャッシュメモリ中での処理のた めに使用可能にされることができる。これによってデータを連続的に供給するこ とが確実にされ、また、最大の許容可能なシステムバスのアクセス待機時間に関 する問題が減少される。 本発明のＰＣオーディオ回路は一度に幾つかの波形表データサンプルを検索す るので、音声のデータサンプルはシステムメモリにおける１つのブロックで一緒 に組織化されることが好ましい。従って、連続したデータサンプルが要求された 場合、それらは、ブロックにおいてデータサンプルを通してインクレメントする システムメモリのページモードを使用してアクセスされることができる。システ ムメモリとＰＣオーディオ回路の間のバスはＰＣＩバスであることが好ましく、 それによって、ページモードを通してアクセスされたデータがバーストモードで ＰＣオーディオ回路に伝送されることができる。 好ましい実施形態において、本発明のＰＣオーディオ回路は、ＰＣＩバスイン ターフェイスブロックと、内部アドレスデータバスと、デジタル信号プロセッサ と、出力制御状態マシンと、内部バスアービタと、キャッシュメモリとを含んで いる。ＰＣオーディオ回路はモノリシックな集積回路上に形成されることができ 、キャッシュメモリを含んでいるか、あるいは集積回路の外部にキャッシュメモ リを有している。システムメモリ中のデータは、ＰＣＩバスを通り、ＰＣＩイン ターフェイスブロックを通り、内部バスを通り、キャッシュメモリ内に伝送され る。 デジタル信号プロセッサ（ＤＳＰ）は、キャッシュメモリ中のデータサンプル を、所望されたアナログオーディオ信号に変換するのに適切なデジタルオーディ オ信号に変換するために計算およびその他の処理を行う。ＤＳＰは、３２個まで の独立したデジタルオーディオ信号あるいは音声を４４．１ＫＨｚのフレーム速 度で生成するできることが好ましい。 ＤＳＰによって各音声に対して生成されたデジタルオーディオ信号は、それら が外部のデジタル−アナログ変換器（ＤＡＣ）に出力される用意ができるまで、 キャッシュメモリにおいて累算されるか、あるいは別個のキャッシュメモリにお いて累算されることができる。出力制御状態マシン（ＯＣＳＭ）は、４４．１Ｋ Ｈｚのサンプル速度でのキャッシュから外部ＤＡＣへの累算されたデータの伝送 を制御する。この内部バスアービタ（ＩＢＡ）は、ＯＣＳＭ、キャッシュ、ＰＣ Ｉインターフェイスブロック、およびＤＳＰを含んでいる内部バスをアクセスす る種々のブロック間のトラフィックを導くように動作する。内部バスは、ＰＣＩ 標準の一部分として設けられたクロックからのほとんどの論理と共に３３ＭＨｚ で動作する。 キャッシュは、約８乃至３２キロバイトの容量を有する低コストのＳＲＡＭで あることが好ましい。キャッシュにおける使用可能なメモリは、データサンプル 記憶装置、累算器記憶装置、およびＤＳＰのための汎用記憶装置に割当てられる ことができる。データサンプルはデータ列ＡおよびＢに記憶されることができ、 一方、ＤＳＰによって生成されたデジタルオーディオ信号は累算器列ＡおよびＢ に記憶されることができる。適切な実施形態において、データ列ＡおよびＢのそ れぞれは、３２個の音声のそれぞれに対して１６ビットのデータサンプルを６４ 個まで記憶し、一方、累算器列ＡおよびＢのそれぞれは、生成されたデータサン プルを３２個までの音声に対して累算する。生成されたデータサンプルは、６４ 個の１６ビットのデータサンプルとして累算器列ＡあるいはＢにおいて一緒に累 算される。 ＰＣＩインターフェイスブロックは、データサンプルでキャッシュを更新する 必要があるときに検出し、バスマスター要求を開始する。データサンプルが検索 されるシステムメモリ中のアドレスは、ＰＣＩインターフェイスブロックからＰ ＣＩアドレスバスに伝送される。ＰＣＩインターフェイスブロックの制御下で、 システムメモリから検索されたデータサンプルは、内部データバス上でキャッシ ュに伝送される。 ＰＣオーディオ回路の好ましい実施形態が始動する際、各活性音声に対して１ ２８個のデータサンプル（すなわち、データ列ＡおよびＢのそれぞれにおいて６ ４個のデータサンプル）がキャッシュに負荷される。一度、データ列ＡおよびＢ がデータで負荷されると、ＤＳＰは第１の活性音声に対して一方のデータ列にお けるデータサンプルを処理する。他方のデータ列はその時点では不活性である。 その後、ＤＳＰは、次の指定された活性音声に対してデータサンプルを処理する 。ＤＳＰがこれらのデータサンプルを処理したとき、ＤＳＰによって生成された ばかりのデータサンプルが累算器列の１つに累算される。このプロセスは全ての 活性音声が処理されるまで続行し、その後、一方の累算器列が切換えを行い、他 方の累算器列が生成されたデータサンプルを累算し、第１の累算器列における累 算 されたデータサンプルは外部ＤＡＣに出力されることができる。 一度、データ列における各活性音声に対するデータサンプルが処理されると、 ＰＣＩインターフェイスブロックは、システムメモリからの付加的なデータサン プルに対してＰＣＩバス上で要求を伝送する。システムメモリから検索されたデ ータサンプルは第１のデータ列に記憶され、それによって処理されたばかりのデ ータサンプル上に重ねて書込む。これらのデータサンプルが検索されている間、 ＤＳＰは他方の列においてデータサンプルを処理する。その後、データ列が切換 えを行い、プロセスが続行し、一度に６４個までのデータサンプルが処理される ことが可能になる。 ＤＳＰが元のオーディオ信号のアナログ−デジタル変換（記録）中に使用され たサンプリング周波数と同じ周波数でデータサンプルを処理し、ＤＳＰによって 生成されたオーディオ信号がアナログに変換されて演奏された場合、結果的に生 じたオーディオ信号は、データサンプルを生成するために使用された元のオーデ ィオ信号と同じように聞こえる。演奏されるオーディオ信号の周波数が記録周波 数と同じとき、その周波数比率（Ｆ_e）は１に等しい。Ｆ_e＞１である場合、生成 されたオーディオ信号はより高いピッチを有し、その後、信号が記録される。各 活性音声に対してＦ_e＝１である場合、最大の許容可能なＰＣＩバスの待機時間 は、４４．１ＫＨｚのフレーム速度でデータサンプルの６４フレームを処理する ためにかかる時間と等しい。しかしながら、１以上の活性音声に対してＦ_e＞１ である場合、最大の許容可能なＰＣＩバスの待機時間は減少され、それはＤＳＰ が音声毎のフレーム毎に１以上のデータサンプルを処理するからである。Ｆ_e＝ ２である場合、最大の許容可能なＰＣＩバスの待機時間の減少が問題になること がある。 Ｆ_e＞２の場合の待機時間の問題は、ＰＣオーディオ回路が処理されるデータ サンプルだけを検索し、ＤＳＰによってスキップされるデータサンプルは検索し ないようにすることによって回避されることができる。従って、データ列におい て検索され、記憶された全てのデータサンプルが処理される。この特徴は、活性 音声に対するＦ_e値をアクセスするためにＰＣＩインターフェイスブロック中に 手段を設けることによって実行され、その後、所定の音声のデータサンプルを検 索するための次のシステムメモリアドレスを現在のメモリアドレスおよびＦ_e値 に基づいて計算する。Ｆ_e＞１であるときに各活性音声のための選択サンプルを 検索することによって使用可能なＰＣＩ帯域幅が減少されるが、それはバースト モードがデータサンプルを伝送するために使用されることができないからである 。しかしながら、ＰＣオーディオ回路の帯域幅の使用の割合は、バーストモード が使用されているかどうかに関わらず許容可能であることが期待される。 図面の簡単な説明 本発明は、好ましい実施形態の以下の詳細な説明および別の実施形態が添付図 面に関連して検討された際により良く理解されることができる。 図１は、ホストコンピュータのシステムバスとインターフェイスされたときの 本発明のＰＣオーディオ回路のブロック図である。 図２は、本発明のキャッシュメモリにおいてどのようにメモリが割当てられる かを示している。 図３は、システムおよび内部バスとインターフェイスされたときの本発明のＰ ＣＩバスインターフェイスブロックのブロック図である。 図４は、内部バスとインターフェイスされたときの本発明の出力制御状態マシ ンのブロック図である。 実施例 Ｉ．ＰＣオーディオ回路の概要 以下の説明は、モノリシックな集積回路上に形成できるＰＣオーディオ回路の 好ましいおよび別の実施形態を説明する。ＰＣオーディオ回路は、中央処理装置 、システムメモリ、およびシステムバスを含む形式のホストパーソナルコンピュ ータとインターフェイスし、オーディオの強調を行うように設計されている。本 発明のＰＣオーディオ回路と従来技術のＰＣオーディオ回路の間の基本的な違い は、局所メモリのサイズが著しく減少され（例えば、８乃至３２キロバイト）、 一度に波形表データ全体の１部分だけを記憶できることである。代りに、全ての 波形表データ（例えば、１乃至４メガバイト）はホストＰＣのシステムメモリに 記憶され、ＰＣオーディオ回路によって必要とされたときにはキャッシュメモリ として知られている局所メモリに部分的に移される。ＰＣオーディオ回路はデー タを 使用し、音楽あるいは音響効果等のデジタルオーディオ信号を生成する。 本発明の従来技術において説明されたように、システムメモリが波形表データ を記憶するために使用され、それによって局所メモリのサイズが減少した場合、 ＰＣオーディオ回路のコスト全体が減少する。しかしながら、システムメモリを 使用すると以下のような問題が生じる。すなわち、（i）許容不可能な割合のシ ステムバスの帯域幅が使用され、(ii)ＰＣオーディオ回路がホストコンピュータ の最大のバス待機時間よりも速く波形表データを処理することである。本発明の ＰＣオーディオ回路は、これらの問題を緩和するように設計されている。 オーディオのための典型的なフレーム速度は４４．１ＫＨｚである。このフレ ーム速度において、各フレームは約２２．７マイクロ秒である。従って、もしも 従来技術のＰＣオーディオ回路がフレームの期間中に３２個の音声を生成する場 合、この短期間の間に３２回のデータのアクセスが行われなければならない。こ れは、データのアクセスが局所メモリに対して行われる場合には問題でない。し かしながら、システムメモリに対して多数のアクセスが行われた場合、バスの帯 域幅の使用およびバス待機時間が問題となる。 従来技術のシステムとは異なり、本発明のＰＣオーディオ回路は、次に指定さ れた音声の処理の前に１つの音声に対してデータサンプルの幾つかのフレームを 処理する。従って、所定の音声に対する幾つかの波形表データサンプルは一度に システムモリから検索されることができ、キャッシュメモリにおいて使用可能に され、それによって、要求されたメモリへのアクセスの全体の回数およびバスの 帯域幅の使用の割合が減少する。また、この方法でデータサンプルを処理するこ とによって、所定の並列処理動作が許容される。例えば、複数のデータサンプル が活性音声に対して処理されている間に、別のグループのデータサンプルは、シ ステムメモリから検索され、ＰＣオーディオ回路のキャッシュメモリにおける処 理のために使用可能にされることができる。これによって、データを連続的に供 給することが確実にされ、バスアクセス待機時間に関する問題が減少される。 本発明のＰＣオーディオ回路は一度に幾つかの波形表データサンプルを検索す ることができるので、音声のデータサンプルがシステムメモリの１ブロックにお いて一緒に組織化されることが好ましい。従って、連続したデータサンプルが要 求された場合、それらはブロックにおけるデータサンプルを通してインクレメン トするシステムメモリのページモード使用してアクセスされることができる。シ ステムメモリとＰＣオーディオ回路との間のバスがＰＣＩバス（すなわち、より 高性能のバス）である場合、ページモードを通してアクセスされたデータは、バ ーストモードで（すなわち、より速い速度で）ＰＣオーディオ回路に伝送される ことができる。バーストモードを使用すると、最大バス待機時間ならびに帯域幅 の使用の割合が減少される。 II．ＰＣオーディオ回路の構成 図１において、ＰＣオーディオ回路の好ましい構成が示されている。図示され ているように、ＰＣオーディオ回路10は、ＰＣＩバスインターフェイスブロック 12、内部アドレスデータバス14、デジタル信号プロセッサ16、出力制御状態マシ ン18、内部バスアービタ20、およびキャッシュメモリ22を含んでいる。データは 、ＰＣＩバス24からＰＣＩインターフェイスブロック12を通り、内部バス14を通 ってキャッシュ22に渡される。キャッシュ22を含んでいるＰＣオーディオ回路10 は、モノリシックな集積回路上に形成されることができる。図１における破線で 描かれた箱形は、そのような集積回路の好ましい外周を表している。その代りに 、キャッシュ22が回路の外側にあってもよい。 デジタル信号プロセッサ（ＤＳＰ）16は、本明細書において参照文献とされて いるNorris氏等による米国特許出願第08/334,461号明細書において開示された波 形表シンセサイザＤＳＰに類似したデータで動作する。換言すると、本発明のＤ ＳＰ16は、所望されたアナログオーディオ信号に変換するのに適切なデジタルオ ーディオ信号に未処理の波形表データを翻訳するために計算およびその他の処理 を行う。ＤＳＰ16は、ＲＯＭコード26に記憶された指令から動作し、４４．１Ｋ Ｈｚのフレーム速度で３２個までの独立したデジタルオーディオ信号あるいは音 声を生成できることが好ましい。しかしながら、上述の特許出願明細書に開示さ れた波形表シンセサイザとは異なり、本発明のＤＳＰ16は、１フレーム当りの音 声毎にデータサンプルを１つ処理するというよりも、むしろ音声毎に波形表デー タサンプルの幾つかのフレームを処理する。ＤＳＰ16の詳細は当業者によって処 理される当業者レベルのものである。 ＤＳＰ16によって各音声に対して生成されたデジタルオーディオ信号は、それ らがポート28において外部オーディオデジタ−アナログ変換器（ＤＡＣ）に出力 される用意ができるまで、キャッシュ22において、あるいは別個のキャッシュメ モリにおいて累算されることができる。出力制御状態マシン（ＯＣＳＭ）18は、 累算されたデータをキャッシュ22から外部ＤＡＣへ４４．１ＫＨｚのサンプル速 度で伝送するように動作する。ＯＣＳＭ18は、それ自身の１６．９３４４ＭＨｚ のクロック30を使用し、サンプル速度との同期を確実にする。内部バスアービタ （ＩＢＡ）20は、ＯＣＳＭ18、キャッシュ22、ＰＣＩインターフェイスブロック （ＰＣＩ Ｉ／Ｆブロック）12およびＤＳＰ16を含んでいる内部バス14をアクセ スする種々のブロック間のトラフィックを導くように動作する。内部バス14は、 ＰＣＩ標準の一部分として設けられたクロック32からの論理の大半と共に３３Ｍ Ｈｚで動作する。 内部バス：内部バス14は、３２ビットのデータバスと１６ビットのアドレスバ スを有している。内部バスのアドレスマップは以下のようである。 ＰＣＩバス：ＰＣＩバスは、標準ＰＣＩプラグおよび演奏回路を通して２５６ Ｉ／Ｏ（バイト幅）のアドレスのブロックを割当てられる。これらのアドレス は、以下のようにシステムの中央処理装置によって使用される。 波形表キャッシュＲＡＭ：キャッシュ22は、約８乃至３２キロバイトの容量を 有する低コストのＳＲＡＭであることが好ましい。キャッシュ22において使用可 能なメモリは、データサンプル記憶装置、累算器記憶装置、およびＤＳＰ16のた めの汎用記憶装置に割当てられることができる。図２は、使用可能なメモリがデ ータサンプル記憶装置と累算器記憶装置との間でどのように適切に割当てられる かを示している。データサンプルはデータ列“Ａ”および“Ｂ”中に記憶される ことができ、一方、ＤＳＰ16によって生成された（データサンプルによって生成 された）デジタルオーディオ信号は累算器列“Ａ”および“Ｂ”に記憶されるこ とができる。図２を参照されたい。データ列ＡおよびＢは、３２個の音声のそれ ぞれに対して１６ビットのデータサンプルを６４個までそれぞれ記憶することが できる。累算器列ＡおよびＢはそれぞれ、生成されたデータサンプルを３２個ま での音声に対して累算することができる。生成されたデータサンプルは、１組の １６ビットのデータサンプルとして列ＡあるいはＢにおいて一緒に累算される。 １つの組においてデータサンプルは６４個まで存在できる。 データ列ＡおよびＢは、合わせて８キロバイトまで記憶することができ、一方 、累算器列ＡおよびＢは、合わせて２５６バイトまで記憶することができる。付 加的なメモリは、汎用ＤＳＰ記憶装置のためのキャッシュ22中に設けられること が できる。 音声のための２つのデータ列の一方が、データがシステムメモリから検索され たときにデータサンプルを記憶するために使用され、他方のデータ列が、データ サンプルをＤＳＰ16に供給することが好ましい。従って、データ列Ａがデータサ ンプルをＤＳＰ16に供給した場合、データ列Ｂはシステムメモリから検索された データサンプルを記憶する。データ列Ｂは、ＤＳＰ16によって処理される次の組 のデータサンプルで満たされ、ＤＳＰがデータ列Ａにおいてデータサンプルの処 理を終了する前に満たされなければならない。そうでなければ、生成されたデジ タルオーディオ信号において不所望な間隙（ギャップ）が生じる。データ列Ａに おける全てのデータサンプルが処理されたとき、データ列ＡおよびＢは切換えら れ、ＤＳＰ16はデータ列Ｂに記憶されたデータサンプルを処理し、システムメモ リから検索されたデータサンプルはデータ列Ａにおいて記憶される。このプロセ スは、ＤＳＰ16がデータサンプルを処理する限り続行する。 同様に、累算器列の一方が累算されたデータサンプルを外部ＤＡＣに供給する ために使用され、他方の累算器列がＤＳＰ16によって生成されたデータサンプル を累算するために使用される。従って、累算器列Ａが累算されたデータサンプル を供給した場合、累算器列Ｂはデータサンプルを累算する。全ての活性音声に対 して生成されたデータサンプルは、累算器列Ａにおける全てのデータサンプルが 外部ＤＡＣに伝送される前に累算器列Ｂにおいて累算されなければならない。そ うでなければ、アナログ信号において間隙が生じてしまう。累算器列Ａにおける 全てのデータサンプルが外部ＤＡＣに伝送されたとき、累算器列ＡおよびＢは切 換えられ、データ列Ｂにおいて累算されたデータサンプルは外部ＤＡＣに伝送さ れ、生成されたデータサンプルはデータ列Ａにおいて累算される。本発明の全体 の動作はさらに以下に説明される。 本発明の適切な波形表キャッシュのためのアドレスマップは以下のようなもの である。 ＰＣＩインターフェイス：図３において、ＰＣＩインターフェイスブロック12 のブロック図が示されている。ＰＣＩインターフェイスブロック12は、ＰＣＩイ ンターフェイス制御装置34、バッファ36および38、内部バスアドレスレジスタ40 およびＰＣＩ Ｉ／Ｆブロックレジスタ42を含んでいる。図示されているように 、ＰＣＩ制御装置34は、ＰＣＩアドレスバス、バッファ36および38、内部バスア ドレスレジスタ40およびＰＣＩ Ｉ／Ｆブロックレジスタ42に接続されている。 バッファ36は、ＰＣＩデータバス、ＰＣＩ制御装置34、内部バスアドレスレジス タ40および内部データバスに接続し、一方、バッファ38は、ＰＣＩアドレスバス 、ＰＣＩ制御装置34およびＰＣＩ Ｉ／Ｆブロックレジスタ42に接続している。 内部バスアドレスレジスタ40は、ＰＣＩ制御装置34、内部アドレスバス、内部デ ータバスおよびバッファ36に接続している。最後に、ＰＣＩ Ｉ／Ｆブロックレ ジスタ42は、バッファ38、ＰＣＩ制御装置34、内部データバスおよび内部アドレ スバスに接続されている。 ＰＣＩ Ｉ／Ｆブロックレジスタ42は、どの音声がキャッシュに記憶されるた めに付加的なデータサンプルを要求しているかおよびデータサンプルを得るため のシステムメモリにおけるアドレスを示す状態およびアドレス情報を含んでいる 。これらのレジスタの詳細な説明は、内部バスのための上述のアドレスマップに おいて説明されている。内部バスアドレスレジスタ40は、内部バス上でＰＣオー ディオ回路レジスタをアクセスするためにシステム中央処理装置によって使用さ れる。例えば、中央処理装置は、波形表データの記憶位置を示すシステムメモリ アドレスを書込むためにＰＣＩ Ｉ／Ｆブロックレジスタにアクセスする必要が あることもある。内部バスアドレスレジスタ40はまた、システムメモリからの波 形表データサンプルが記憶されるキャッシュ22のアドレスもまた記憶する。上述 のＩ／Ｏアドレス表において説明されているように、中央処理装置は、そのアド レスをバッファ36を介して内部バスアドレスレジスタ40に書込むことによって内 部バス上のレジスタをアクセスする。特定のレジスタへの読取りあるいは書込み アクセスは、上述の表において特定されたポートを通して与えられる。 ＰＣＩ Ｉ／Ｆブロックレジスタ42において記憶された状態情報に基づいて、 ＰＣＩインターフェイス制御装置34は、データサンプルによりキャッシュ22を更 新する必要があるときを検出し、バスマスター要求を開始する。ＰＣＩインター フェイス制御装置34の制御下で、データサンプルが検索されるシステムメモリに おけるアドレスは、ＰＣＩインターフェイスブロックレジスタ42からバッファ38 を通してＰＣＩアドレスバスに伝送される。システムメモリから検索されたデー タサンプルは、ＰＣＩデータバス上でバッファ36に伝送される。ＰＣＩインター フェイス制御装置34の制御下で、バッファ36におけるデータサンプルは、内部デ ータバス上でキャッシュ22に伝送される。データサンプルを記憶するためのキャ ッシュ22におけるアドレスは、内部バスアドレスレジスタ40中に含まれ、内部ア ドレスバス上で伝送される。ＰＣＩインターフェイスブロック12は、一度に１以 上の活性音声に対してデータサンプルを要求することができる。 ＰＣＩ制御装置34は、どの音声が更新されるか、列ＡおよびＢのどちらが更新 されるか、および列のどの３２ビットのワードが更新されるかを決定することに よってデータサンプルを記憶するためのキャッシュアドレスを計算する。ＰＣＩ 制御装置34は、各音声に対して１個ずつの割合で３２個の５ビットのカウンタを 含んでおり、それによって、列におけるどのサンプルが次にＰＣＩインターフェ イスブロック12によって更新されるかを決定する。ＰＣＩインターフェイスブロ ックレジスタ42は、各音声に対して１個ずつの割合で３２個の１ビットのトグル レジスタを含んでおり、それによって、各音声が現在どの列を使用しているかを 示す。これらのレジスタは、列がＰＣＩインターフェイスブロック12によって満 たされる毎に切換えられる。ＰＣＩ制御装置34は、計算されたキャッシュアドレ スを内部バスアドレスレジスタ40に記憶し、それらがいつ内部アドレスバス上に 出力されるのかを制御する。ＰＣＩインターフェイスブロック12の構成の詳細は 、当業者によって所有された技術の水準以内にある。 出力状態制御マシン（ＯＣＳＭ）：図４において、ＯＣＳＭ18のブロック図が示 されている。図示されているように、ＯＣＳＭ18は、バッファを有する制御ブロ ック46、アドレス解読および制御ブロック48、７ビットのカウンタ50、および２ ２．６６マイクロ秒のタイマ54を含んでいる。図示されているように、制御ブロ ック46は、内部アドレスおよびデータバス、アドレス解読および制御ブロック48 、７ビットのカウンタ50、およびＦＩＦＯ52に接続されている。アドレス解読お よび制御ブロック48は、内部アドレスバス、制御ブロック46、７ビットのカウン タ50、およびタイマ54に接続されている。７ビットのカウンタ50は、アドレス解 読および制御ブロック48、制御ブロック46、およびＦＩＦＯ52に接続されている 。７ビットのカウンタは、内部バスのための上述のアドレスマップにおいて説明 され、ＯＣＳＭサンプルカウントレジスタとして呼ばれる。ＦＩＦＯ52は２個の データサンプルを記憶することができ、その一方は最上部位置に、他方は底部位 置に記憶し、また、制御ブロック46、７ビットのカウンタ50、タイマ54、および 外部ＤＡＣに接続されている。タイマ54は、アドレス解読および制御ブロック48 、ＦＩＦＯ52、およびクロック発生機30に接続している。 ＤＳＰ16は、その制御レジスタに書込むことによってＯＣＳＭ18をエネーブル にする。一度、ＯＣＳＭ18がエネーブルにされると、制御ブロック46の制御下で ２個のデータサンプルが、内部データバス上でキャッシュ22における累算器列か ら制御ブロック46におけるバッファを通ってＦＩＦＯ52に伝送される。タイマ54 によって示されたように、２２．６６マイクロ秒毎に、ＦＩＦＯ52は底部位置に おけるデータサンプルを上部位置に移し、それによってそれが外部ＤＡＣに出力 されることができるようにする。以前に上部位置にあったデータサンプルは廃棄 される。同時に、別のデータサンプルがキャッシュ22から検索され、ＦＩＦＯ52 の底部位置に記憶され、アドレス解読および制御ブロック48の制御下で７ビット のカウンタ50がインクレメントされる。アドレス解読および制御ブロック48は、 ７ビットのカウンタ50からのキャッシュ22から検索されるデータサンプルのアド レスと、内部アドレスバス上に供給されたキャッシュアドレス情報とを計算する 。これらの計算されたアドレスは制御ブロック46に送られ、そこにおいて、それ らはキャッシュ22から特定のデータサンプルを要求するために使用される。ＯＣ ＳＭ18の構成の詳細は、当業者によって所有された技術レベル内にある。ＤＳＰ 16は、次のグループのデータサンプルの累算を開始する時間がいつであるかを決 定するためにカウンタ50のビット７を監視することができる。 内部バスアービタ：内部バスアービタ20は、バス要求に対して固定された優先 順位を有する簡単なアービタであり、それらのバス要求は、（i）（優先順位が 最も低い）ＤＳＰ16、（ii）（優先順位が中間の）ＰＣＩバスインターフェイス ブロック12、（iii）（優先順位が最も高い）ＯＣＳＭ18から出される。アービ タ20は、最も高い優先順位を有している要求装置にバスがアクセスすることを承 認し、その点において、その装置はアドレスバスおよび読取りあるいは書込み信 号のいずれかの駆動を自由に行わせる。アクセスが読取りである場合、優先順位 の高い装置はデータバスからのデータを捕捉あるいは使用し、アクセスが書込み である場合、優先順位の高い装置はデータバスを駆動させる。アービタ20の構成 の詳細は、当業者によって所有されている技術レベル内にある。 III．ＰＣオーディオシステム動作 ＰＣオーディオ回路10の好ましい実施形態の始動において、各活性音声に対し て１２８個のデータサンプル（データ列ＡおよびＢのそれぞれにおいて６４個の データサンプル）がキャッシュ22に負荷される。３２個の活性音声があると仮定 すると、これは要求されたメモリにとって最悪のケースである。 （３２音声）（１２８個のサンプル／音声）（２バイト／サンプル） ＝８キロバイト 加えて、キャッシュ22は、それぞれが６４個のデータサンプルの容量を有してい る累算器列ＡおよびＢを要求する。従って、付加的に要求されたメモリは、 （２列）（６４個のサンプル／列）（２バイト／サンプル） ＝２５６バイト 上述のように、付加的なメモリは、汎用ＤＳＰの動作のために設けられることも ある。 一度、データ列ＡおよびＢがデータで負荷されると、ＤＳＰ16は、第１の活性 音声（例えば音声０等）に対してデータ列の１つにおいてデータサンプルを処理 する。別のデータ列はその時点では不活性である。その後、ＤＳＰ16は、次の指 定された活性音声（例えば音声１等）に対してデータサンプルを処理する。ＤＳ Ｐ16がこれらのデータサンプルを処理するとき、ＤＳＰ16によって生成されたば かりのデータサンプルが累算器列の一方において累算される。このプロセスは全 ての活性音声が処理されるまで続行し、その後、累算器列は切換えられ、他方の 累算器列が生成されたデータサンプルを累算し、一方、第１の累算器列における 累算されたデータサンプルは外部ＤＡＣに出力されることができる。 また、一度第１のデータ列における各活性音声に対するデータサンプルが処理 されると、ＰＣＩインターフェイスブロック12がシステムメモリからの付加的な データサンプルに対してＰＣＩバス上で要求を送る。システムメモリから検索さ れたデータサンプルは第１のデータ列に記憶され、それによって処理されたばか りのデータサンプル上に書込む。これらの付加的なデータサンプルが検索されて いる間、ＤＳＰ16は他方の列においてデータサンプルを処理する。その後、デー タ列は切換えられ、プロセスが続行し、一度に６４個までのデータサンプルが処 理される。 元のオーディオ信号のアナログ−デジタル変換（記録）中に使用されたサンプ リング周波数と同じ周波数でＤＳＰ16がデータサンプルを処理し、その後、ＤＳ Ｐによって生成されたオーディオ信号がアナログに変換されて演奏された場合、 結果的に生じた信号は、データサンプルを生成するために使用された元のオーデ ィオ信号と同じように（すなわち、同じ周波数で）聞こえる。演奏されるオーデ ィオ信号の周波数が記録周波数と同じとき、その周波数比（Ｆ_e）は１に等しい 。 例えば、ピアノの中央ハの音調（中央ハ＝４４０Ｈｚ）が記録され、Ｆ_e＝１で ある場合、生成あるいは演奏されたオーディオ信号は、記録された信号と同じ周 波数であり、同じように聞こえる。Ｆ_e＞１である場合、生成されたオーディオ 信号はより速いピッチを有している。Ｆ_e＝４である場合、生成されたオーディ オ信号は、記録されたサンプリング周波数よりも２オクターブ高い。 各活性音声に対してＦ_e＝１である場合、最大の許容可能なＰＣＩバス待機時 間は、４４．１ＫＨｚのフレーム速度でデータサンプルの６４個のフレームを処 理するのにかかる時間と等しい。 ６４フレーム×１／４４１００秒＝１．４５ミリ秒 しかしながら、１以上の活性音声に対してＦ_e＞１である場合、最大の許容可 能なＰＣＩバス待機時間は減少され、それは、ＤＳＰ16は１フレーム当りの音声 毎に１以上のデータサンプルを処理するからである。換言すると、特定の音声に 対するデータ列におけるデータサンプルは、Ｆ_e＝１である場合にはより速く消 費される。例えば、Ｆ_e＝２である場合、ＤＳＰ16はデータ列において１データ サンプルおきにスキップする。Ｆ_e＞２である場合、最大の許容可能なＰＣＩバ ス待機時間の減少が問題になる。 Ｆ_e＞２である場合の待機時間の問題は、ＰＣオーディオ回路10が処理される データサンプルだけを検索し、ＤＳＰ16によってスキップされるデータサンプル を検索しないようにすることによって避けられる。従って、キャッシュ22のデー タ列において検索され、記憶された全てのデータサンプルが処理される。この特 徴は、活性音声のためのＦ_e値をアクセスするためにＰＣＩインターフェイスブ ロック12に手段を設け、その後、所定の音声のためのデータを検索するための次 のシステムメモリアドレスを現在のシステムメモリアドレスおよびＦ_e値に基づ いて計算することによって実行される。例えば、所定の活性音声に対してＦ_e＝ ４である場合、次のシステムメモリアドレス＝現在のアドレス＋４である。この 特徴の実施の詳細は、当業者の有する技術レベル内にある。 Ｆ_e＞１である場合、各活性音声に対して選択データサンプルを検索すると、 使用可能な帯域幅が減少し、それは、バーストモードがデータサンプルの伝送に は使用できないからである。しかしながら、これは問題を生じる原因になるとは 考えられない。 ＰＣＩバスがバーストモードであるとき、それは典型的に６０ナノ秒／３２ビ ットで動作し、要求される帯域幅は、 （３２個の音声）（１／４４０００）（６０ナノ秒／２個の音声） ＝４．３％である。（注意：２個の音声＝３２ビット） ４．３％の帯域幅の使用は許容可能である。ＰＣＩバスがバーストモードでない 場合、それは典型的に４倍遅く動作し、帯域幅の使用は１７％である。１７％の 帯域幅の使用もまた許容可能である。 それ故、本発明は、目的を実行し、本明細書に記載された最終目的および利点 、ならびに開示された内容から明らかな目的および利点を得るために十分に適合 される。本発明の好ましい実施形態が開示の目的で説明されているが、本明細書 に記載されたそのような実施形態に対する多数の変更および修正が当業者には明 らかであり、本発明の意図および以下の請求の範囲の技術的範囲内に含まれてい る。

【手続補正書】特許法第１８４条の８第１項 【提出日】平成８年１１月１１日（１９９６．１１．１１） 【補正内容】 請求の範囲 １．中央処理装置と、波形表データを記憶するシステムメモリと、システムバス とを含んでいるタイプのホストパーソナルコンピュータにオーディオ増強を与え るデジタル波形表オーディオシンセサイザシステムにおいて、 内部アドレスデータバス(14)と、 前記システムバスにインターフェイスを提供し、前記システムメモリからの波 形表データに対する要求を導くシステムバスインターフェイス(12)と、 デジタルオーディオ信号を生成し、別の活性音声に対して波形表データサンプ ルを処理する前に、各活性音声に対してキャッシュメモリからの複数の波形表デ ータサンプルを処理するデジタル信号プロセッサ(16)と、 前記システムメモリから要求された波形表データを記憶し、前記デジタル信号 プロセッサによって生成されたオーディオ信号を累算するキャッシュメモリ(22) と、 前記キャッシュメモリにおいて累算されたデジタルオーディオ信号の出力を制 御する出力制御回路(18)とを具備しているデジタル波形表オーディオシンセサイ ザシステム。 ２．さらに、内部バスアービタ(20)を含んでいる請求項１記載のデジタル波形表 オーディオシンセサイザシステム。 ３．さらに、クロック回路(30,32)を含んでいる請求項１記載のデジタル波形表 オーディオシンセサイザシステム。 ４．さらに、前記デジタル信号プロセッサに対する指令を記憶するデジタル信号 プロセッサメモリ(26)を含んでいる請求項１記載のデジタル波形表オーディオシ ンセサイザシステム。 ５．前記システムはモノリシック集積回路(10)上に形成されている請求項１記載 のデジタル波形表オーディオシンセサイザシステム。 ６．さらに、内部バスアービタ(14)を含んでいる請求項５記載のデジタル波形表 オーディオシンセサイザシステム。 ７．さらに、クロック回路(30,32)を含んでいる請求項５記載のデジタル波形表 オーディオシンセサイザ。 ８．さらに、前記デジタル信号プロセッサに対する指令を記憶するデジタル信号 プロセッサメモリ(26)を含んでいる請求項５記載のデジタル波形表オーディオシ ンセサイザ。 ９．前記モノリシック集積回路(10)上に形成された前記システムは前記キャッシ ュメモリを含んでおらず、 前記システムバスインターフェイス(12)は前記システムメモリからの波形表デ ータに対する要求が前記モノリシック集積回路の外部のキャッシュメモリに記憶 されるように直接導き、 前記デジタル信号プロセッサ(16)は前記外部キャッシュメモリからの波形表デ ータサンプルを処理し、前記外部キャッシュメモリにおいて前記生成されたデジ タルオーディオ信号を累算し、 前記出力制御回路(18)は前記外部キャッシュメモリにおいて累算されたデジタ ルオーディオ信号の出力を制御する請求項５記載のデジタル波形表オーディオシ ンセサイザ。 １０．さらに、内部バスアービタ(20)を含んでいる請求項９記載のデジタル波形 表オーディオシンセサイザ。 １１．さらに、クロック回路(30,32)を含んでいる請求項９記載のデジタル波形 表オーディオシンセサイザ。 １２．さらに、前記デジタル信号プロセッサに対する指令を記憶するデジタル信 号プロセッサメモリ(12)を含んでいる請求項９記載のデジタル波形表オーディオ シンセサイザ。 １３．中央処理装置と、波形表データが記憶されるシステムメモリと、システム バスとを含んでいるタイプのホストパーソナルコンピュータにオーディオ増強を 与え、デジタルオーディオ信号を生成するためのデジタル信号プロセッサ(16)と 、キャッシュメモリ(22)とを含んでいるデジタル波形表オーディオシンセサイザ システムにより波形表データを処理する方法において、 （ａ）前記デジタル信号プロセッサを使用して、複数の活性音声から指定され た１つの活性音声に対して複数の波形表データサンプルを処理し、それによって デジタルオーディオ信号を生成し、そこにおいて前記波形表データサンプルは前 記キャッシュメモリの第１のセクションから供給されており、 （ｂ）前記キャッシュメモリの第２のセクションにおいて前記生成されたデジ タルオーディオ信号を累算し、 （ｃ）別の活性音声を指定し、 （ｄ）前記複数の活性音声のそれぞれに対する波形表データサンプルをシステ ムメモリから周期的に要求および受信し、受取られた前記データサンプルを前記 キャッシュメモリの前記第１のセクションに記憶し、それによって、前記デジタ ル信号プロセッサによって処理される波形表データの連続的な供給を確保し、 （ｅ）ステップ（ａ）乃至（ｄ）を所望された回数だけ反復するステップを含 んでいる方法。 １４．各活性音声に対する波形表データは波形表データサンプルの１つのブロッ クとしてシステムメモリに配置される請求項１３記載の方法。 １５．前記要求された波形表データサンプルはバーストモードで前記システムメ モリから前記デジタル波形表オーディオシンセサイザに伝送される請求項１４記 載の方法。 １６．前記キャッシュメモリの前記第１のセクションは第１の列および第２の列 を含み、前記第１の列は直接波形表データサンプルを前記デジタル信号プロセッ サに供給し、前記第２の列は直接前記システムメモリから波形表データサンプル を受取る請求項１３記載の方法。 １７．さらに、前記デジタル信号プロセッサが前記第１の列において前記波形表 データの処理を完了する毎に前記第１および第２の列を切換えるステップを含ん でいる請求項１６記載の方法。 １８．前記キャッシュメモリの前記第２のセクションは第１の列および第２の列 を含み、前記第１の列は前記生成されたデジタルオーディオ信号の生成されたと きの指定された数を累算し、前記第２の列は出力される用意ができている累算さ れたデジタルオーディオ信号を記憶する請求項１３記載の方法。 １９．さらに、前記指定された数の生成されたデジタルオーディオ信号の累算が 完了する毎に第１および第２の列を切換えるステップを含んでいる請求項１８記 載の方法。 ２０．さらに、前記第２の列における前記累算されたデジタルオーディオ信号を 出力するステップを有している請求項１６記載の方法。 ２１．ステップ（ｄ）において、１以上の活性音声のための波形表データは一度 に要求されることができる請求項１３記載の方法。 ２２．連続した波形表データサンプルをステップ（ｄ）においてシステムメモリ から要求および検索することによって前記デジタル信号プロセッサが各指定され た音声に対してより高いピッチを有しているデジタルオーディオ信号を生成する ことができ、それは周期的な間隔でデータサンプルを排除する請求項１３記載の 方法。 ２３．中央処理装置と、波形表データが記憶されるシステムメモリと、システム バスとを含んでいるタイプのホストパーソナルコンピュータにオーディオ増強を 与え、デジタルオーディオ信号を生成するためのデジタル信号プロセッサ(16)と 、第１および第２のキャッシュメモリ(22)とを含んでいるデジタル波形表オーデ ィオシンセサイザシステムにより波形表データを処理する方法において、 （ａ）前記デジタル信号プロセッサを使用して、複数の活性音声から指定され た１つの活性音声に対して複数の波形表データサンプルを処理し、それによって デジタルオーディオ信号を生成し、そこにおいて前記波形表データサンプルは前 記第１のキャッシュメモリから供給され、 （ｂ）前記第２のキャッシュメモリにおいて前記生成されたデジタルオーディ オ信号を累算し、 （ｃ）別の活性音声を指定し、 （ｄ）前記複数の活性音声のそれぞれに対する波形表データサンプルをシステ ムメモリから周期的に要求および検索し、受取られた前記データサンプルを前記 第１のキャッシュメモリに記憶し、それによって、前記デジタル信号プロセッサ によって処理される波形表データの連続的な供給を確保し、 （ｅ）ステップ（ａ）乃至（ｄ）を所望された回数だけ反復するステップを含 んでいる方法。 ２４．各活性音声に対する波形表データは波形表データサンプルの１つのブロッ クとしてシステムメモリに配置される請求項２３記載の方法。 ２５．前記要求された波形表データサンプルはバーストモードで前記システムメ モリから前記デジタル波形表オーディオシンセサイザに伝送される請求項２４記 載の方法。 ２６．前記第１のキャッシュメモリは第１の列および第２の列を含み、前記第１ の列は直接波形表データサンプルを前記デジタル信号プロセッサに供給し、前記 第２の列は直接前記システムメモリから波形表データサンプルを受取る請求項２ ３記載の方法。 ２７．さらに、前記デジタル信号プロセッサが前記第１の列において前記波形表 データの処理を完了する毎に前記第１および第２の列を切換えるステップを含ん でいる請求項２６記載の方法。 ２８．前記第２のキャッシュメモリは第１の列および第２の列を含み、前記第１ の列は前記生成されたデジタルオーディオ信号の生成されたときの指定された数 を累算し、前記第２の列は出力される用意ができている累算されたデジタルオー ディオ信号を記憶する請求項２３記載の方法。 ２９．さらに、前記指定された数の生成されたデジタルオーディオ信号の累算が 完了する毎に第１および第２の列を切換えるステップを含んでいる請求項２８記 載の方法。 ３０．さらに、前記第２の列における前記累算されたデジタルオーディオ信号を 出力するステップを具備している請求項２８記載の方法。 ３１．ステップ（ｄ）において、１以上の活性音声のための波形表データは一度 に要求されることができる請求項２３記載の方法。 ３２．波形表データサンプルのシーケンスをステップ（ｄ）においてシステムメ モリから要求および検索することによって前記デジタル信号プロセッサが各指定 された音声に対してより高いピッチを有しているデジタルオーディオ信号を生成 することができ、それは周期的な間隔でデータサンプルを排除する請求項２３記 載の方法。

───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 ０８／３６３，４８５ (32)優先日 平成６年12月23日(1994．12．23) (33)優先権主張国 米国（ＵＳ） (31)優先権主張番号 ０８／５１１，０８５ (32)優先日 平成７年８月４日(1995．8．4) (33)優先権主張国 米国（ＵＳ） (31)優先権主張番号 ０８／５１１，１２４ (32)優先日 平成７年８月４日(1995．8．4) (33)優先権主張国 米国（ＵＳ） (31)優先権主張番号 ０８／５１１，４２１ (32)優先日 平成７年８月４日(1995．8．4) (33)優先権主張国 米国（ＵＳ） (31)優先権主張番号 ０８／５１１，４２７ (32)優先日 平成７年８月４日(1995．8．4) (33)優先権主張国 米国（ＵＳ） (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，Ｍ Ｃ，ＮＬ，ＰＴ，ＳＥ)，ＪＰ，ＫＲ 【要約の続き】 グ変換器に伝送される。波形表データはシステムメモリ に記憶されるので、キャッシュメモリは、従来技術によ るＰＣオーディオ回路における局所メモリより小さく、 廉価である。従って、記載されたＰＣオーディオ回路 は、全体的に低いコストである。

Claims (1)

1. 【特許請求の範囲】 １．中央処理装置と、波形表データを記憶するシステムメモリと、システムバス とを含んでいるタイプのホストパーソナルコンピュータにオーディオ増強を提供 するデジタル波形表オーディオシンセサイザシステムにおいて、 内部アドレスデータバスと、 前記システムバスにインターフェイスを提供し、前記システムメモリからの波 形表データに対する要求を導くシステムバスインターフェイスと、 デジタルオーディオ信号を生成し、別の活性音声に対して波形表データサンプ ルを処理する前に、各活性音声に対してキャッシュメモリからの複数の波形表デ ータサンプルを処理するデジタル信号プロセッサと、 前記システムメモリから要求された波形表データを記憶し、前記デジタル信号 プロセッサによって生成されたオーディオ信号を累算するキャッシュメモリと、 前記キャッシュメモリにおいて累算されたデジタルオーディオ信号の出力を制 御する出力制御回路とを具備しているデジタル波形表オーディオシンセサイザシ ステム。 ２．さらに、内部バスアービタを含んでいる請求項１記載のデジタル波形表オー ディオシンセサイザシステム。 ３．さらに、クロック回路を含んでいる請求項１記載のデジタル波形表オーディ オシンセサイザシステム。 ４．さらに、前記デジタル信号プロセッサに対する指令を記憶するデジタル信号 プロセッサメモリを含んでいる請求項１記載のデジタル波形表オーディオシンセ サイザシステム。 ５．中央処理装置と、波形表データを記憶するシステムメモリと、システムバス とを含んでいるタイプのホストパーソナルコンピュータにオーディオ増強を提供 するデジタル波形表オーディオシンセサイザシステムにおいて、 内部アドレスデータバスと、 前記システムバスにインターフェイスを提供し、前記システムメモリからの波 形表データに対する要求を導くシステムバスインターフェイスと、 別の活性音声に対して波形表データサンプルを処理する前に、各活性音声に対 してキャッシュメモリからの複数の波形表データサンプルを処理してデジタルオ ーディオ信号を生成するデジタル信号プロセッサ手段と、 前記システムメモリから要求された波形表データを記憶し、前記デジタル信号 プロセッサによって生成されたオーディオ信号を累算するキャッシュメモリと、 前記キャッシュメモリにおいて累算されたデジタルオーディオ信号の出力を制 御する出力制御回路手段とを具備しているデジタル波形表オーディオシンセサイ ザシステム。 ６．さらに、前記内部アドレスデータバスへの要求を優先順位付けする内部バス アービタ手段を含んでいる請求項５記載のデジタル波形表オーディオシンセサイ ザシステム。 ７．さらに、前記システムの計時動作のための手段を含んでいる請求項５記載の デジタル波形表オーディオシンセサイザシステム。 ８．さらに、前記デジタル信号プロセッサに対する指令を記憶するデジタル信号 プロセッサメモリを含んでいる請求項１記載のデジタル波形表オーディオシンセ サイザシステム。 ９．中央処理装置と、波形表データを記憶するシステムメモリと、システムバス とを含んでいるタイプのホストパーソナルコンピュータにオーディオ増強を提供 するモノリシック集積回路において、 内部アドレスデータバスと、 前記システムバスにインターフェイスを提供し、前記システムメモリからの波 形表データに対する要求を導くシステムバスインターフェイスと、 別の活性音声に対して波形表データサンプルを処理する前に、各活性音声に対 してキャッシュメモリからの複数の波形表データサンプルを処理してデジタルオ ーディオ信号を生成するデジタル信号プロセッサと、 前記システムメモリから要求された波形表データを記憶し、前記デジタル信号 プロセッサによって生成されたオーディオ信号を累算するキャッシュメモリと、 前記キャッシュメモリにおいて累算されたデジタルオーディオ信号の出力を制 御する出力制御回路とを具備しているモノリシック集積回路。 １０．さらに、内部バスアービタを含んでいる請求項９記載のモノリシック集積 回路。 １１．さらに、クロック回路を含んでいる請求項９記載のモノリシック集積回路 。 １２．さらに、前記デジタル信号プロセッサに対する指令を記憶するデジタル信 号プロセッサメモリを含んでいる請求項９記載のモノリシック集積回路。 １３．中央処理装置と、波形表データを記憶するシステムメモリと、システムバ スとを含んでいるタイプのホストパーソナルコンピュータにオーディオ増強を提 供するモノリシック集積回路において、 内部アドレスデータバスと、 前記システムバスにインターフェイスを提供し、前記モノリシック集積回路の 外部のキャッシュメモリに記憶される前記システムメモリからの波形表データに 対する要求を導くシステムバスインターフェイスと、 別の活性音声に対して波形表データサンプルを処理する前に、各活性音声に対 して前記外部キャッシュメモリからの複数の波形表データサンプルを処理してデ ジタルオーディオ信号を生成し、前記生成されたデジタルオーディオ信号は前記 外部キャッシュメモリにおいて累算されるデジタル信号プロセッサと、 前記外部キャッシュメモリにおいて累算されたデジタルオーディオ信号の出力 を制御する出力制御回路とを具備しているモノリシック集積回路。 １４．さらに、内部バスアービタを含んでいる請求項１３記載のモノリシック集 積回路。 １５．さらに、クロック回路を含んでいる請求項１３記載のモノリシック集積回 路。 １６．さらに、前記デジタル信号プロセッサに対する指令を記憶するデジタル信 号プロセッサメモリを含んでいる請求項１３記載のモノリシック集積回路。 １７．中央処理装置と、波形表データが記憶されるシステムメモリと、システム バスとを含んでいるタイプのホストパーソナルコンピュータにオーディオ増強を 提供し、デジタルオーディオ信号を生成するためのデジタル信号プロセッサと、 キャッシュメモリとを含んでいるデジタル波形表オーディオシンセサイザシステ ムで波形表データを処理する方法において、 （ａ）前記デジタル信号プロセッサを使用して、複数の活性音声から指定され た１つの活性音声に対して複数の波形表データサンプルを処理し、それによって デジタルオーディオ信号を生成し、そこにおいて前記波形表データサンプルは前 記キャッシュメモリの第１のセクションから供給されており、 （ｂ）前記キャッシュメモリの第２のセクションにおいて前記生成されたデジ タルオーディオ信号を累算し、 （ｃ）別の活性音声を指定し、 （ｄ）前記複数の活性音声のそれぞれに対する波形表データサンプルをシステ ムメモリから周期的に要求および検索し、受取られた前記データサンプルを前記 キャッシュメモリの前記第１のセクションに記憶し、それによって、前記デジタ ル信号プロセッサによって処理される波形表データの連続的な供給を確実にし、 （ｅ）ステップ（ａ）乃至（ｄ）を所望された回数だけ反復するステップを含 んでいる方法。 １８．各活性音声に対する波形表データは波形表データサンプルの１つのブロッ クとしてシステムメモリに配置される請求項１７記載の方法。 １９．前記要求された波形表データサンプルはバーストモードで前記システムメ モリから前記デジタル波形表オーディオシンセサイザに伝送される請求項１８記 載の方法。 ２０．前記キャッシュメモリの前記第１のセクションは第１の列および第２の列 を含み、前記第１の列は直接波形表データサンプルを前記デジタル信号プロセッ サに供給し、前記第２の列は直接前記システムメモリから波形表データサンプル を受取る請求項１７記載の方法。 ２１．さらに、前記デジタル信号プロセッサが前記第１の列において前記波形表 データの処理を完了する毎に前記第１および第２の列をトグルで切換えるステッ プを含んでいる請求項２０記載の方法。 ２２．前記キャッシュメモリの前記第２のセクションは第１の列および第２の列 を含み、前記第１の列は前記生成されたデジタルオーディオ信号の生成されたと きの指定された数を累算し、前記第２の列は出力される用意ができている累算さ れたデジタルオーディオ信号を記憶する請求項１７記載の方法。 ２３．さらに、前記指定された数の生成されたデジタルオーディオ信号の累算が 完了する毎に第１および第２の列をトグルで切換えるステップを含んでいる請求 項２２記載の方法。 ２４．さらに、前記第２の列における前記累算されたデジタルオーディオ信号を 出力するステップを具備している請求項２２記載の方法。 ２５．ステップ（ｄ）において、１以上の活性音声のための波形表データは一度 に要求されることができる請求項１７記載の方法。 ２６．連続した波形表データサンプルをステップ（ｄ）においてシステムメモリ から要求および検索することによって前記デジタル信号プロセッサが各指定され た音声に対してより高いピッチを有しているデジタルオーディオ信号を生成する ことができ、それは周期的な間隔でデータサンプルを排除する請求項１７記載の 方法。 ２７．中央処理装置と、波形表データが記憶されるシステムメモリと、システム バスとを含んでいるタイプのホストパーソナルコンピュータにオーディオ増強を 提供し、デジタルオーディオ信号を生成するためのデジタル信号プロセッサと、 第１および第２のキャッシュメモリとを含んでいるデジタル波形表オーディオシ ンセサイザシステムで波形表データを処理する方法において、 （ａ）前記デジタル信号プロセッサを使用して、複数の活性音声から指定され た１つの活性音声に対して複数の波形表データサンプルを処理し、それによって デジタルオーディオ信号を生成し、そこにおいて前記波形表データサンプルは前 記第１のキャッシュメモリから供給されており、 （ｂ）前記第２のキャッシュメモリにおいて前記生成されたデジタルオーディ オ信号を累算し、 （ｃ）別の活性音声を指定し、 （ｄ）前記複数の活性音声のそれぞれに対する波形表データサンプルをシステ ムメモリから周期的に要求および検索し、受取られた前記データサンプルを前記 第１のキャッシュメモリに記憶し、それによって、前記デジタル信号プロセッサ によって処理される波形表データの連続的な供給を確実にし、 （ｅ）ステップ（ａ）乃至（ｄ）を所望された回数だけ反復するステップを含 んでいる方法。 ２８．各活性音声に対する波形表データは波形表データサンプルの１つのブロッ クとしてシステムメモリに配置される請求項２７記載の方法。 ２９．前記要求された波形表データサンプルはバーストモードで前記システムメ モリから前記デジタル波形表オーディオシンセサイザに伝送される請求項２８記 載の方法。 ３０．前記第１のキャッシュメモリは第１の列および第２の列を含み、前記第１ の列は直接波形表データサンプルを前記デジタル信号プロセッサに供給し、前記 第２の列は直接前記システムメモリから波形表データサンプルを受取る請求項２ ７記載の方法。 ３１．さらに、前記デジタル信号プロセッサが前記第１の列において前記波形表 データの処理を完了する毎に前記第１および第２の列をトグルで切換えるステッ プを含んでいる請求項３０記載の方法。 ３２．前記第２のキャッシュメモリは第１の列および第２の列を含み、前記第１ の列は前記生成されたデジタルオーディオ信号の生成されたときの指定された数 を累算し、前記第２の列は出力される用意ができている累算されたデジタルオー ディオ信号を記憶する請求項２７記載の方法。 ３３．さらに、前記指定された数の生成されたデジタルオーディオ信号の累算が 完了する毎に第１および第２の列をトグルで切換えるステップを含んでいる請求 項３２記載の方法。 ３４．さらに、前記第２の列における前記累算されたデジタルオーディオ信号を 出力するステップを具備している請求項３２記載の方法。 ３５．ステップ（ｄ）において、１以上の活性音声のための波形表データは一度 に要求されることができる請求項２７記載の方法。 ３６．連続した波形表データサンプルをステップ（ｄ）においてシステムメモリ から要求および検索することによって前記デジタル信号プロセッサが各指定され た音声に対してより高いピッチを有しているデジタルオーディオ信号を生成する ことができ、それは周期的な間隔でデータサンプルを排除する請求項２７記載の 方法。