JP2001518661A - マルチプロセッサｖｍｅバックプレーンバスの強力パーティション作成法 - Google Patents

Abstract

(57)【要約】 【課題】 ＶＨＭバスが供され、ＶＨＭバスに欠陥の保有が維持されるマルチプロセッサ適用の強力パーティションにし、欠陥の耐力を向上し、ＶＨＭバスに接続される一つのカードの検出欠陥を配置させるように、メッセージパスのメカニズムを実行するにある。 【解決手段】 ソフトウエアの実行がＶＭＥカードによって供される入手の容易な欠陥を利用するメッセージパスのインタ・モジュールに支持され、各ＶＭＥカードの大メモリの一部がメッセージパスのメカニズムに支持されるように初段に配置され、メッセージバッファのアクセスがそのバッファ自体ではなくモジュールの読取りだけに抑止される。エラー検出あるいは重複の同期チェックが欠陥の保有及び他のＶＭＥカードへの伝播が抑制するようにデータ流れメッセージのエンド部に付与される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】

本発明はＶＭＥバスシステム、特にマルチプロセッサのアプリケーションを機
能的にパーティション作成してＶＭＥバスの耐故障性を向上させる方法に関する
。

【０００２】

【従来の技術】

ディジタルコンピュータシステムの使用は飛行制御等の重要な飛行業務には極
めて汎用のことになっている。このような場合重要なことは、正しいセマンティ
ックを与えるのみならず耐故障性も与えることである。

【０００３】 技術進歩に伴い、航空電子業界は新たな設計概念を開発し、その結果高度に統
合されたソフトウエア制御によるディジタル航空電子工学が確立された。この新
たな方法は統合モジュラー航空電子工学（ＩＭＡ）と呼ばれ、これまでの航空電
子工学に比べ高いレベルの再使用可能性及び費用有効性が得られる方法が紹介さ
れている（１９９１年１１月メリーランド州アナポリスにあるアエロナティカル
ラディオ インコーポレーテッドから出版された″Ｄｅｓｉｇｎ Ｇｕｉｄｅ
ｆｏｒ Ｉｎｔｅｇｒａｔｅｄ Ｍｏｄｕｌａｒ Ａｖｉｏｎｉｃｓ″、ＡＲ
ＩＮＣ ｒｅｐｏｒｔ６５参照）。ＩＭＡ法により、航空電子の環境部及び機能
部を建築する際標準化された建築ブロックをパーティション作成し使用できる。
強力な機能別パーティション作成により、一体化、妥当性検査及びＦＡＡ認証が
容易になる。建築ブロックが大量生産され、スペアの必要性が低く認証コストも
低いので、ＩＭＡガイドラインに従って、開発及び保守両方のコストが削減する
と考えられる。

【０００４】 バックプレーンバスはＩＭＡで最も重要の構成要素の一である。多くのバック
プレーンバス設計が提案されているが、その内一部だけが実際に使用されている
。バックプレーンバスの選択は、性能、信頼性、耐故障性のような多くの設計・
工学要素により考慮してなる。このような問題は、商業用ジェット飛行機のある
レベルの安全性及び軍用機の高い信頼性を確保するには極めて重要であるが、バ
ス及び関連するライン交換可能なモジュール（カード）の費用も大きな問題とな
る。

【０００５】 現在入手できる、信頼できるバックプレーンバスシステムの大半は極めて高価
であり、ＡＲＩＮＣ ６５９のような極めて少数のベンダーから供給されている
（メリーランド州アナポリスのアエロナティカル ラディオ インコーポレーテ
ッドから出版された１９９３年１２月付の″Ｂａｃｋｐｌａｎｅ Ｄａｔａ Ｂ
ｕｓ″ＡＲＩＮＣ Ｓｐｅｃｉｆｉｃａｔｉｏｎ６５９参照）。従って所定のレ
ベルの信頼性を有し、ＩＭＡ設計法に準拠する使い勝っての良いバスシステムが
望まられている。ＶＭＥバスシステムは厳格に定義され広く汎用され得る主候補
である（１９８８年３月、ニューヨーク州ニューヨークにある電気電子工学学会
から出版された“汎用性の高いバックプレーンバスのＩＥＥＥ標準”参照）。更
にＶＭＥバスボード及びベンダーの選択幅が広がるので、競争により低廉化が図
られ、サポートも連続的にできる。またＶＭＥバスはオープンアーキテクチャで
あり、多くのベンダーのボードを容易に一体化し得る。この特徴によりＶＭＥバ
スが統合航空電子にとって理想的な選択肢となる。

【０００６】 ＶＭＥバスにより、多くの設計及びプロセッサに対し、マルチ処理、拡張及び
適合が可能になる。ＶＭＥバスのデータ転送速度は平行データ転送を用いると４
０Ｍｂ／ｓｅｃ以上である。一方ＶＭＥバスは転送されたデータに対し誤差検出
若しくは補正ビットを含まない。ＶＭＥバスは非同期であり非マルチプレックス
処理なので、データ転送を調整するためにクロックを使用していない。データは
インターロックされたハンドシェーキング信号を用いてサイクル速度がサイクル
内で最大に遅いモジュールパーティション作成により設定されるモジュール間を
通過される。ＶＭＥバスに非同期プロトコルを用いると、各種ベンダーからの製
品を好適に一体化可能である。

【０００７】 ＶＭＥバスにより、共有メモリを用いてマルチ処理がサポートされる。不一貫
性を避け、共有メモリを更新するため、リード・モディファイ・ライトバスサイ
クルが使用される。リード・モディファイ・ライトバスサイクルにより共有メモ
リが更新され競争状態が防止される。ＶＭＥバスにはマスタ・スレーブア・キテ
クチャが使用される。モジュール（即ちカードまたはボード）はマスター若しく
はスレーブあるいは両方として機能するように設計可能である。マスターがデー
タを転送する前に、マスターはまず中央アービタを用いてバスを取得する必要が
ある。ＶＭＥバスは各種のベンダーからの製品の一体化の適合性、早いパラレル
データ転送及び多くのメーカによる広いサポートを供するが、ＶＭＥバスシステ
ムの耐故障性が極めて制限される。

【０００８】 ＶＭＥバスは特定の欠陥制御ライン上の欠陥を検出し、報知するために接続さ
れたすべてのモジュール（カードやボード）に左右される。従ってＶＭＥバスモ
ジュールは欠陥を検出するのにオンボードファームウエア診断を有するものと予
期される。データ転送時間はＶＭＥバスマスタ（即ち送信側）によりモニターさ
れる。受信側がメッセージを認めなければ、マスターはデータ転送をタイムアウ
トし再び送信する。一方バスにより転送されたデータに対し、誤差検出もしなけ
れば補正もしない。転送ラインまたはバス上の転送されたデータにもリダンダン
シ（冗長）もない。一般に内蔵テスト及び転送タイムアウトにより、永久欠陥の
みに対し欠陥範囲が限定される。マルチ処理のためＶＭＥバスにより使用される
共有メモリモジュールによって、モジュールが確実に結合され、欠陥は１モジュ
ールから他のモジュールへ伝播される。従って誤差は欠陥モジュール（カードや
ボード）内に保持できず、システム全体の動作を脅かす。

【０００９】 モジュールの強力なパーティションの作成はＶＭＥバスに欠けているＩＭＡ要
件の一である。共有メモリ機構を用いたＶＭＥバスでのマルチ処理のため、１モ
ジュールの欠陥によりメモリに書き込むことによって他の欠陥のないモジュール
にも誤差が引き起こされる。

【００１０】 ＶＭＥバスは特に欠陥を保持し故障から回復するため、その耐故障性を強化す
る必要があることが上述から明らかである。低コストはＶＭＥバスを用いるとき
重要な特徴であるが、コスト保持能力を高めても、現在入手可能なカードの設計
及びレイアウトの変更は避ける必要がある。ＶＭＥバスカードの設計変更により
、リエンジニアリング及び再妥当性検査が必要であり、製造コストが増加するの
みならず、変更を許容するベンダーの数が制限される。従ってカードの現在のハ
ードウエア設計を保持することは極めて望ましい。

【００１１】

【発明が解決しようとする課題】

従って本発明の１目的はＶＭＥバスシステムで機能性を高め不十分な耐故障性
を解決し、耐故障性を航空電子用途に適合させることにある。

【００１２】 本発明の別の目的はＶＭＥバスシステム動作を変更して転送されたデータの精
度を増加させ、ＩＭＡパーティション作成ガイドラインとの適合性を維持するこ
とにある。

【００１３】

【課題を解決するための手段】

ＶＭＥバスシステム内の欠陥保持性を改良することにより、本発明によれば、
インタ・モジュールデータ転送の妥当性検査を行う第１の工程と共有メモリを経
ての１モジュールから別のモジュールへの欠陥の伝播を抑止する第２の工程の二
工程からなる方法が提供される。ＶＭＥバスの費用上の有用性のため、ＶＭＥカ
ードのハードウエア実施が制限され、これにより有効なハードウエア解決が防止
されシステムの耐故障性が向上される。

【００１４】 本発明の図示した実施例において、誤差検出コード（例えばサイクリックリダ
ンダンシチェック）はデータ列の終わりに付される。このコードはｏｓのカーネ
ル内のメッセージ伝達モジュールにより発生され得る。ソフトウエアにより発生
される誤差検出コードにより、カードの再設計の必要がなくなる。誤差検出・補
正コードにより、バス上のデータ転送の効率が従って性能が低下されるので、ｏ
ｓのカーネルを経て転送データの長さに応じて付した誤差検出コードあるいは誤
差補正コードに動的に選択する事が可能である。受信側のモジュールはそのデー
タ受信の際処理し動作する前に、誤差検出・補正コードを用いてデータを妥当性
検査する。

【００１５】 耐故障性を増加するため、メッセージパスのメカニズムがＶＭＥモジュール（
カードあるいはボード）の既存するメモリ内で実行され、そこで１ＶＭＥボード
から他のＶＭＥボードへのデータ転送の妥当性検査が行われ、ＶＭＥバスに接続
される他のＶＭＥボードへ欠陥が伝播されることが防止される。この方法では、
ＶＭＥカードにより与えられる特徴を用いてメッセージに基づくインターモジュ
ール通信がサポートされ、更に誤差が検出され欠陥伝播が抑止される。

【００１６】 メッセージパスのメカニズムをサポートするため、ＶＭＥバスに接続される各
ＶＭＥボード内の大メッセージバッファは宣言され、これらのメッセージのみに
対し使用される。メッセージバッファはＶＭＥバスに接続される各モジュールの
単に全体的に視認できるメモリである。既存のＶＭＥ動作に比べ、バスに接続さ
れる他のＶＭＥボードはそれらの専用のメッセージバッファを除き他のボードの
メモリにアクセスすることが許容されない。更にメッセージバッファへのアクセ
スはそのバッファを所有しないボード（モジュール）に対しリードオンリに制限
される。このリードオンリ制限により欠陥伝播の可能性がなくなる。マスターボ
ードがスレーブへデータ伝達したいとき、マスターボードは単にスレーブへのメ
ッセージを書きマスターのメッセージバッファ内に入れる。スレーブはメッセー
ジが存在するとして報知され、マスターメモリからそのメッセージを読み、それ
に従って反応する。

【００１７】 特定のメッセージフォーマットは送信する対象データ、送信側ＩＤ、受信側Ｉ
Ｄ、誤差検出補正・コード、及びメッセージ特有ＩＤ（必要ならば）を含むよう
にされる。誤差検出及び補正のエンコーディングは情報の送信側により行われる
。スレーブ（受信側）はマスターのメッセージの内容をチェックしその後それに
応答する。受信側は次に送信側ＩＤ及び受信側ＩＤの妥当性検査を行うことによ
り、メッセージ内の対処する誤差を検出できる。更に伝達誤差はメッセージ内の
誤差検出補正・コード形式の情報リダンダンシを用いて検出され復旧できる。

【００１８】 同期は所定メッセージの送信側のメッセージバッファをポーリングするか、あ
るいはメッセージが指定アドレスの送信側により書かれると直ちにＶＭＥバスが
受信側を中断することにより得られる。メッセージＩＤは、受信側がメッセージ
を準備される前に読もうとする（これはＶＭＥバスはローカルバスより優先順位
が高いので可能）ときに生じる競争状態を解決するのに有用である。メッセージ
バッファは各種のボードに対しパーティション作成され、スレーブはそれらメッ
セージに対し固有のロケーションを指定される。採用されるアプリケーション実
行機構は設計者により決められる。

【００１９】 この技術を用いて、送信側の誤差が分離でき、受信側への伝播が防止される。
送信側の欠陥は発生されたメッセージを通してのみ受信側に影響を与える。メッ
セージ内の誤差は、データ内誤差、送信側ＩＤ、受信側ＩＤ、メッセージＩＤあ
るいはメッセージフォーマットのいずれかである。受信側はメッセージフォーマ
ット、誤差検出コード、送信側ＩＤ及び受信側ＩＤの妥当性検査によりメッセー
ジ本文内の誤差を検出可能にする必要がある。メッセージＩＤはチェックされ、
正しいメッセージシーケンスが保証される。受信側により検出されるメッセージ
内の誤差はメッセージ全体を無効にされ復旧アクションが取られる。

【００２０】 間違ったカードを読むことにより生じる受信側でのアドレス指定ミスあるいは
正しいカード内の間違ったアドレスにより、メッセージフォーマット及び送信側
ＩＤが影響を受ける。更にＶＭＥシステムの大アドレス空間でのカードのメッセ
ージバッファの配置が広く分布されるので、アドレス指定誤差により有用な大ア
ドレスが別の有効なアドレスに変化される。好適なハミング距離を維持すること
により、システムが１あるいはそれ以上のアドレスビットの永久あるいは一時的
故障に対しガードされる。従ってシステムは機能的にパーティション作成され、
欠陥は故障モジュール内に保持でき他のモジュールに影響を与えることはない。

【００２１】 メッセージパスのメカニズムは全体的にソフトウエアにより実行できる。ＶＭ
Ｅカード内のハードウエア変更制限によりソフトウエアの実行がより有用な別の
方法を可能にする。更に実際上カーネルサービスを拡張しメッセージ処理を含ま
せることにより市場で入手できない（ＣＯＴＳ）ＯＳを使用することが考えられ
る。

【００２２】 更にメッセージ内の誤差検出コードの発生及び妥当性検査はメッセージハンド
ラ内に含ませることができる。従って欠陥保持技術の適用可能性はローカルメモ
リのパーティション作成の可能性及びＶＭＥ大アドレス空間内のメッセージバッ
ファのマッピング可能性に左右される。

【００２３】 本発明の図示した実施の形態によれば、ＶＭＥバスはパーティション作成可能
であり、欠陥分離できＩＭＡ仕様を満足できる。誤差は提案されたメッセージ通
過プロトコルを用いて保持可能である。メッセージは送信側ＩＤ、受信側ＩＤ及
びメッセージのバージョン（ＩＤ）に対し検証可能である。更に誤差検出補正・
コードとしての情報リダンダンシはメッセージ内に与えられ、バスを経てデータ
伝達を検証可能である。

【００２４】

【発明の実施の形態】

図１はメッセージキュー（順番待ち）を用いてタスクが互いに通信を確立する
単一プロセッサシステムを示す。メッセージキューは単一方向のチャンネルの抽
出物であり、通常キューＩＤあるいはＱＩＤとして示される。２個の通信タスク
は同じＱＩＤを用いてメッセージを交換する。メッセージの配送は開放される通
信チャンネルの数によりいくつかのメッセージキュー１２を維持できるインター
タスク通信（ＩＴＣ）サービス１４（通常ｏｓカーネルのライブラリ機能の一部
）により処理される。ＩＴＣザービスはメッセージキューを互いに専用のアクセ
スのような同期問題を処理する。

【００２５】 図２は本発明のマルリプロセッサＶＭＥバス構成内でのメッセージパスのメカ
ニズムの実行状態を示す。故障したボード内に欠陥を保持するため、ＶＭＥバス
バックプレーンバスに対するインタープロセッサ通信（ＩＰＣ）がメッセージキ
ューを介して行われる。ＩＰＣデーモンはこれらのキューを維持することにより
充電される。ＩＰＣデーモンはインタープロセッサ通信を処理するため初期化の
際システムにより生成される独立したタスクである。各ボードは他のプロセッサ
ボードに対し送出するメッセージを残す全体的にアドレス指定可能なリードオン
リメモり（大メモりバッファ）としてそのメモりの一部を確保する。プロセッサ
ボードの各（送信側、受信側）順列に対して、送信側のメインメモリの大部内に
生成され、送信側ボード上で実行しているタスクにより、その特定の受信側へ送
られるメッセージを保持するプロセッサキューが存在する。受信側は他のプロセ
ッサにより所有される専用プロセッサキューに対しリードオンリ特権を有する。

【００２６】 例えばプロセッサ１上のタスクＡがプロセッサ２上のタスクＢへメッセージを
送る必要があるとき、プロセッサ１はプロセッサ１上のＩＴＣサービス２０とコ
ンタクトし、これによりＩＴＣサービス２０はターゲットキューが外部プロセッ
サに属することを認識する。従って送出対象のメッセージはＩＰＣデーモンキュ
ー２２内に挿入される。プロセッサ１上のＩＰＣデーモン２４はプロセッサ２と
関連するプロセッサキュー２６にバッファされたメッセージを付することにより
メッセージを処理する。次にプロセッサ２のＩＰＣデーモン３０はプロセッサ１
内で所持するメッセージを有することが報知される。この種の報知は受取人ボー
ド上のロケーションモニタ３２をヒットする態様で行われる。受信側ボードのロ
ケーションモニタを“ヒット”するため、プロセッサ１は特定のロケーションモ
ニタのアドレスをバスに荷する。ロケーションモニタはバス上のこののアドレス
を検出しロケーションモニタルーチンを起動する。ロケーションモニタルーチン
はメッセージ３４をＩＰＣデーモン３０へ送出し、プロセッサボード１で配達準
備されたメッセージが存在することを報知する。プロセッサ２上のＩＰＣデーモ
ン３０はボード１のプロセッサキュー２６からメッセージを入力し、良好な結果
を得た後ＩＰＣデーモン２４に対しプロセッサ１のことを報知する。このときプ
ロセッサ１のＩＰＣデーモン２４はそのプロセッサキュー２６からメッセージを
検出する。一方プロセッサ２上のＩＰＣデーモン３０は受信したメッセージをＩ
ＴＣ３６へ配送し、ＩＴＣ３６が最終的にタスクＢに接続されるメッセージキュ
ー３８（これはｏｓにより維持される標準メッセージキューである）内にこのメ
ッセージを保存する。ｏｓの一例としては、ＶＭＥカード（モジュール）に対し
入手容易で、ここではリアルタイムｏｓの一例として使用されるＶｘＷｏｒｋｓ
が挙げられよう。リアルタイムｏｓにより作動される他の好適な周知のキューも
本発明の範囲から離れる事なく採用できよう。

【００２７】 各プロセッサのＩＴＣは図１に沿って説明したように依然ローカルインタータ
スク通信を処理することは注目に値する。これはターゲット受信側が別のプロセ
ッサ上にいればＩＰＣとコンタクトをとる。２プロセッサ間に確立されるマルチ
通信セッションを存在させ得るが、この通信を伝送するものは２個のプロセッサ
キューのみであり、その各キューは各方向に対するものである。デーモンキュー
及びプロセッサキューのサイズは入手されるメモリの大きさおよび予期される通
信と伝送密度に左右される。

【００２８】 ＶＭＥバスの異なるプロセッサボード間に通信を確立するための耐故障性で、
且つ単一方向の通信プロトコルの動作は主な２フェーズ、即ち初期化フェーズ及
び定常状態フェーズを有している。

【００２９】 分配システムの開発システム内のインタープロセッサ通信活動（即ちこのタス
クはある種の送信側・受信側活動と関連している）すべてを深く知得しており、
プロセッサボード上でタスクが実行するものとする。この情報は初期化時に各ボ
ードにより読取られるボード特定のコンフィグレーションファイルに書き込まれ
る必要がある。各ボードのコンフィグレーションファイルの一部として、各イン
タータスク通信チャンネルに関する以下の情報が、即ち各受信側タスクと関連す
るキューの名前及び受信側タスクが実行されているボードＩＤが与えられる。

【００３０】 立ち上げの際各ボードはそのコンフィグレーションファイルを読み、それ自体
の大バッファを初期化する。大バッファはプロセッサキュー５０ａ−５０ｂ及び
メッセージを送出可能な他の各ボードに対する知得セル５２ａ−５２ｂを保持し
ている。図３は２個のボードＡ、Ｂの大バッファの一例である。プロセッサキュ
ー５０はメッセージを送信するために使用され、一方知得セル５２はメッセージ
が良好に着信したことを知得するために使用される。各ボードは正常動作中プロ
セッサキューのロケーション及び通信すると予期されるすべてのボードの了承セ
ルを十分に知っている必要がある。この情報の取得はデータ構造発生の方法及び
時に左右される。プロセッサキュー及び了承セルを生成する方法は２つある。こ
れらは実行時に生成され、これらのロケーションはそのときまで不知であり、ま
たこれらはコンパイル時に各ボードの大バッファ内の絶対メモリアドレスに対し
所定に配置される。

【００３１】 実行時に生成する第１の方法は相対的に多様性を持っており、容易に自動化さ
れる。一方この方法ではプロセッサキューのロケーション及びボードの初期化フ
ェーズでの知得セルに関する情報の交換が要求される。航空電子技術分野で使用
するときは、製品の予測性及び確実性を向上させるため静的方法が好ましい。こ
のため第２の方法は、各プロセッサキュー及び知得セルに対しメモリを手動で割
り当てるためにシステム設計者が余分に努力する要があり採用される。コンパイ
ル時にこの種の前以て行う割り当ての自動化を助けるユーティリティが本発明の
範囲から離れる事なく開発され実行される。

【００３２】 一度プロセッサキューが初期化されると、ボードは直ちに定常状態モード動作
へ移動する。以下に、上述したデータ構成を生成する第１の方法を適用する場合
のボード及びシステム全体が初期化される方法について説明する。この説明はリ
ダンダンシボードを有していないシステムを構成せしめるためになされる。

【００３３】 ダイナミックメモリの割当を行う初期化フェーズ 実行時にプロセッサキュー及び了承セルが動的に生成される場合、あるいはそ
のときまで物理的メモリロケーションが決定できないときでも、別の初期化機構
が実行される必要がある。図３を参照するにプロセッサキューのロケーションは
ＳＥＮＤテーブル（あ）５６と呼ばれるテーブル内に書かれ、このテーブルもま
たボードの自身大メッセージバッファ内に置かれる。ＳＮＤ−ＴＢＬには、各受
信側ボードに対するエントリ、各プロセッサキューの以下の情報、即ち受信側ボ
ードのＩＤ及び送信側ボードが受取側向けのメッセージを残すキューのアドレス
（送信側自身の大バッファの内のアドレス）が含まれている。例えばＳＮＤ−Ｔ
ＢＬ５６ａには受取側（受信側）ボード（即ちボードＢ）のＩＤを示すエントリ
“Ｂ，１００”及びメッセージをボードＢに対し残し検索するボードＡの大メッ
セージバッファ内の専用ボードＢのプロセッサキュー５０ａのアドレス“１００
”が含まれる。ＳＮＤ−ＴＢＬの目的はそのメッセージをピックアップ可能な各
受取人ボードに通知することである。

【００３４】 上述したように、各ボードもまたメッセージの受信が予期される各ボードと連
携される知得セル５２を生成する。ボードの大アドレス空間内にあるこれら知得
セルのメモリアドレスは知得テーブル（ＡＣＫ−ＴＢＬ）５４と呼ばれる全体的
にアクセス可能なテーブル内に書かれる。このテーブル内の各エントリは送信側
ボードのＩＤと、送信側が了承かどうかチェックするアドレス（受信側自身の大
バッファ内）とからなる。ＡＣＫ−ＴＢＬ５４ａはボードＢのＩＤを示すエント
リ“Ｂ，１５０”とボードＢ専用のボードＡの知得セル５２ａのアドレスロケー
ションとを有する。ＡＣＫ−ＴＢＬの目的は受信側ボードへ送ったメッセージに
対する知得を捜す各送信側ボードに報知する。

【００３５】 ＳＮＤ−ＴＢＬ及びＡＣＫ−ＴＢＬの両方はボードの初期化時に生成され、シ
ステムの動作を通して不変に維持される。両テーブルのロケーションは他のすべ
てのボードに対し周知にする必要がある。これを達成するために以下の２方法１
）、２）がある。 １）メモリアドレス（ＢＩＤ−ｘｘｘｘ）（ＢＩＤは所有者ボードのＩＤ である）での各ボードのＳＮＤ−ＴＢＬを生成し、このアドレスのｘ ｘｘｘ部分はすべての抑止に対し同一である。 ２）所有者ボードに対し好適なアドレスで両テーブルを作成し、他のすべ てのボードのコンフィグレーションファイルの一部としてこの情報を保存 する。

【００３６】 プロセッサキュー５０を作成し、送信テーブル５６及び知得テーブル（ＡＣＫ
−ＴＢＬ）５４の両方を作成した後、ボードは将来通信の確立が予期されるすべ
てのボードに対し報知する。この報知はロケーションモニタをこれらボード上で
ヒットする形態にできる。ボードは、今報知したすべてのボードからの応答を受
信するまで定常状態モードへ進むことはできない。ボードがある一のボードから
の確認応答を待つことにタイムアウトが生じると、ボードは故障しているものと
し、この場合システムは正常に動作することができず、システムオペレータによ
り補正アクションが要求される。

【００３７】 一方ボード、例えばボードＡがシステム初期化中ボードＢからボードが共にＳ
ＮＤ−ＴＢＬ及びＡＣＫ−ＴＢＬテーブル作成を完了したものとして報知される
と、両方のボードは互いに参照するＳＮＤ−ＴＢＬ及びＡＣＫ−ＴＢＬテーブル
のエントリを交換する。一度あるボードが通信の予期されるすべてのボードから
応答を得ると、このボードは定常状態の動作モードに進行できる。

【００３８】 定常状態動作フェーズ： 上述したように、ＶＭＥボード上の各モジュール（カード）あるいはプロセッ
サボードはバス上の他のすべてのボードに対しアクセス可能なリードオンリ大メ
ッセージバッファとしてオンボードメモリの一部を確保する。大メッセージバッ
ファの所有者はこのバッファに対し書き込み可能なボードのみである。各ボード
はメッセージを送ろうとしている他のボードの各々と関連するプロセッサキュー
を作成する。またメッセージを受信可能な各ボードに対する知得セルを作成する
。図３を参照するにキュー（Ａ，Ｂ）５０ａはそれ自身の大バッファ領域内にボ
ードＡにより作成されボードＡ，Ｂから送られたすべてのメッセージを処理する
キューを示す。Ａｃｋ（Ｂ，Ａ）５２ｂはボードＢがボードＡから好適に受信し
た最期のメッセージのＩＤを書く知得セルである。ボードＡからボードＢへメッ
セージを送るため、次の動作が遂行される。

【００３９】 ボードＡはキュー（Ａ，Ｂ）５０ａ内にボードＢへ送るメッセージを挿入し、
メッセージ待ちであることをボードＢに報知する。ボードＢはこのキューから実
際に取除することなくキュー（Ａ，Ｂ）から直接メッセージを読む。好適な伝送
では、ボードＢがメッセージＩＤをＡｃｋ（Ｂ，Ａ）５２ｂに書き込むことによ
りメッセージの受信を了承する。一方ボードＡは予期するＩＤを見つけるまでＡ
ｃｋ（Ｂ，Ａ）５２ｂ内に蓄えられた値をポーリングする。一度ボードＡが知得
セル内のメッセージＩＤを見つけると、キュー（Ａ，Ｂ）５０ａからメッセージ
を除去し、必要ならばボードＢへの別のメッセージ送信準備をする。

【００４０】 各ボードの大バッファは次のように構成される。 Ｔｙｐｅｄｅｆ ｓｔｒｕｃｔ｛ ／^★他の各ボードに対する１プロセッサキュー^★／ ＰｒｏｃｅｓｓｏｒＱｕｅ［ＮＵＭ ＢＯＡＲＤＳ−１］； ／^★他の各ボードに対する１知得セル^★／ ｝ＢｏａｒｄＧｌｏｂａｌＢｕｆｆｅｒ； 各ボードはメッセージを送る掻くボードに対する分離したＰｒｏｃｅｓｓｏｒＱ
ｕｅｕｅを維持し、且つメッセージ受信が予期される各ボードに対する知得セル
５２を維持する。例えばプロセッサ１のプロセッサキュー２６はプロセッサ２へ
メッセージを送信するためであり、プロセッサ２のプロセッサキュー４０はメッ
セージをプロセッサ１へ伝送するため指定される（図２参照）。

【００４１】 ＩＰＣデーモンの定常状態動作 図４〜図６はＶＭＥボードに接続される各ボード上のＩＰＣデーモンが周期的
に実行する３機能を示す。図４を参照するに、ＳＥＮＤ動作６０は送信ボードの
デーモンキューが空いているかどうかの決定から開始される（ステップ６２）。
空いていなければ、デーモンキューからの次のメッセージはステップ６４で受信
される。データが空いでいれば、ＳＥＮＤ手順は終了する。次のメッセージを受
信した後（ステップ６４）、メッセージは受信ボードと関連するプロセッサキュ
ー内に挿入される（ステップ６８）。プロセッサキューが満杯である場合（ステ
ップ６６）、ＩＰＣデーモンはデーモンキューの終わりに再びメッセージを挿入
する。ＩＰＣデーモンがメッセージを再び挿入する前にデーモンキューが満杯に
なること避けるため、デーモンキューでの実際のバッファ数より小さいものの初
期値を用いてカウントセマフォが使用される。ＩＴＣサービスはセマフォを減分
し、その後デーモンキュー内に新しいメッセージを挿入する。反対側ではＩＰＣ
デーモンは好適なプロセッサキュー内にメッセージを好適に移動した後、セマフ
ォを増分する。ステップ６８で一度好適なプロセッサキューに挿入されると、プ
ロセッサキューが１個のみのメッセージを有しているか否かを決定する。１個の
メッセージのみ存在するときは、受信側のロケーションモニタはヒットされ、タ
イムアウトクロックはリセットされる（ステップ７２）。各受取側のボードは新
しいメッセージがプロセッサキューの頭部に到着すると一度報知される必要があ
る。この報知はこの受取側ボードのロケーションモニタをヒットすることにより
行われる。ステップ７０で２以上のメッセージが存在すると、この手順は終了す
る。プロセッサキューでの１メッセージのチェック（ステップ７０）は実行され
、バスの使用が最適化される。２以上のメッセージがプロセッサキューに存在す
ると、これは受取人ボードは送信側ボードの知得セル内に知得メッセージをまだ
与えてないことを示している。安全な受信の知得がなければ、送信側はその待機
時間をタイムアウトする。知得チェックについては図５で説明する。

【００４２】 図５はメッセージを送信したが、知得されていない各ボードの報知（ＡＣＫ）
セルをチェックするＣＨＫ ＡＣＫルーチンのフローチャートを示す。受信側の
ＡＣＫセルが読取られ内部に知得メッセージが存在するかどうかが決定される。
知得されると（ステップ８６）、あるいは送信側の知得待時間がタイムアウトす
ると、メッセージはプロセッサキューから取り除かれる（ステップ８８）。知得
されず送信側がタイムアウトすると、受信側ボードに欠陥があることを示すこと
になる。一方送信側これからのメッセージを連続して送出し、同一の受信側へ送
信しようとする。このアクションの基本構成は受信側ボードが故障しておらず再
起動した可能性もあり、ＣＨＫ ＡＣＫルーチンの過去に一部失なわれているこ
ともあるが、これからのメッセージを依然受信可能であるからである。依然とし
て知得がなければ、受信側ボードは故障しているものと判断され、補正アクショ
ンが要求されよう。次にプロセッサキューはチェックされ（ステップ９０）、配
達すべきメッセージが未だ残っているか否かを決定される。キューが空なら、ル
ーチンは終了し、空でなければ各プロセッサキューに対し反復される（ステップ
８２）。プロセッサキューが空ではなければ、それぞれの受信側のロケーション
モニタは作動され、タイムアウトクロックがリセットされる（ステップ９２）。

【００４３】 図６は受信ルーチン１００を示す。受信ルーチンは受信側ボードのロケーショ
ンモニタ（ＬＭ）キューが空であるか否かを決定することからその動作が開始さ
れる（ステップ１０２）。ロケーションモニタキューが空なら、ルーチンは終了
する。ＬＭキューが空でなければ、次のＬＭ値が読まれる（ステップ１０４）。
この読取り動作はバスライン上で他のロケーションモニタのインターラプトがあ
ることをチェックすることにより行われる。次に受信側はメッセージが有効か否
かを決定する（ステッブ１０８）。メッセージが何らかの理由で無効であれば、
受信ルーチンは終了する。メッセージが有効ならメッセージは受信側内の標的タ
スクへ配送される（ステップ１０）。ターゲットマスクへの配送後受信側は送信
側が受信側からの知得セルから取ってくるための知得メッセージを発生する（ス
テップ１１２）。

【００４４】 図７はこれらルーチンの周期的な円形方法を示す。各サイクルではＳＥＮＤ機
能６０１はＮ回反復し、ここでＮは送信ボードのグローバルバッファ内のプロセ
ッサキューの数である。メッセージがプロセッサキュー全体に対し均等に分布さ
れるとき、Ｎ個のキューはそれぞれＩＰＣデーモン動作の各サイクル中平均で１
メッセージを得る。各ボードは反復してそのメッセージ６０を送信し、すべての
継続中の承認８０をチェックし、次に入るメッセージ１００を受信する。

【００４５】 ボードコンフィグレーションファイル 上述したように、各ボードは立上時（初期化時）にコンフィグレーションファ
イルをロードする。このファイルは以下のように構成されている。 ｔｙｐｅｄｅｆ ｓｔｒｕｃｔ｛ ＢｏａｒｄＩＤ ｍｙＩＤ ＢｏａｒｄＧｌｏｂａｌＢｕｆｆｅｒ ^★ｂｇｂ［ＮＵＭ ＢＯＡＲＤＳ］；
ＵＬＯＮＧ ^★ＬｏｃＭｏｎ［ＮＵＭ ＢＯＡＲＤＳ］； ｑｕｅｕｅ ｉｎｆｏ ｔｙｐｅ ＩＴＣｔａｂｌｅ［ＭＡＸ ＭＳＧ ＱＵＥＵＥＳ］； ｝Ｃｏｎｆｉｇｕｒａｔｉｏｎ Ｔａｂｌｅ；

【００４６】 上の‘ｍｙｉｄ’フィールドが特定のボードに指定されたボードＩＤを含む。
従って各ボードは立上られたとき直ちに識別番号を有する。‘ｂｇｂ’アレイは
バス上のすべてのプロセッサボードの大バッファへのポインタを含む。‘Ｌｏｃ
Ｍｏｎ’アレイはすべてのボードのロケーションモニタへのアドレスポインタを
含む。ＩＴＣｔａｂｌｅは実行しているアプリケーションで参照されるすべての
インタータスクメッセージキューに関する情報を保持している。インタープロセ
ッサメッセージを処理するＩＴＣサービス及びＩＰＣデーモン共にはこのＩＴＣ
ｔａｂｌｅを使用する。このテーブルの各エントリは以下のように構成される。 ｔｙｐｅｄｅｆ ｓｔｒｕｃｔ｛ Ｃｈａｒ ｎａｍｅ［ＭＡＸ Ｑ ＮＡＭＥ］； ＭＳＧ Ｑ ＩＤ ｑ ｉｄ ＢｏａｒｄＩＤ ｈｏｓｔＢｏａｒｄ； ｝ｑｕｅｎｅ ｉｎｆｏ ｔｙｐｅ；

【００４７】 各ＩＴＣメッセージキューに対し、‘ｎａｍｅ’はメッセージを送信ないしは
受信するため通信中のタスクにより使用されるキュー名を表す。‘ｑ ｉｄ’は
ＯＳによりこのキューに指定されるキューＩＤであり、実行時にのみ知得される
。最期に‘ｈｏｓｔＢｏａｒｄ’はこのメッセージキューが存在するボードＩＤ
である。

【００４８】 上述した図示の実施形態に従って構成可能なＶＭＥカードの一例はモトローラ
ＭＶＭＥ１６２１ＬＸを組み込んだコントローラである。このコントローラによ
り、モジュールのオンボードメモリのソフトウエア構成が可能な大アドレス指定
が可能となるため。ＶＭＥボードのローカルリソースのグローバルアドレス指定
を制御するのに使用可能なソフトウエア構成可能なマップデコーダがある。その
特徴により、他のカードによって使用されるアドレスが制限され得る。アドレス
の１６の最上位ビット（ＭＳＢ）を上書きし、他のカードからのアクセスをロー
カルメモリの６４ＫＢのみに制限するの使用可能な別のレジストリが存在する。
この６４ＫＢが含まれ、メモリバッファとして使用可能である。

【００４９】 悪カードから誤って他のカードの読取りを防止するため、各カードの最上位ビ
ットの異なる組み合わせが用いられ得、ハミング距離は１ビット以上である。従
って１伝達誤差以上が存在しなければ、カードは悪カードからの読取りが不可能
であることが保証される。カードの数が制限されているとき、〔ＩＥＥＥ標準（
１９８８年３月付でニューヨーク州、ニューヨークの電気電子工学学会により出
版された“汎用性の高いバックプレーンバスに対するＩＥＥＥ標準”、ｓｔｄ１
０１４−１９８７参照）によれば最大２２〕、カードアドレス間を少なくとも８
ビットの距離に、同時に最大８誤差を分離することが可能である。存在しないカ
ードからの読取りはＶＭＥバスによりタイムアウトされ検出され得る。アドレス
の最下位１６ビットの誤差はメッセージを有効にすることにより検出できる。送
信側メッセージバッファ内の別のロケーションからの読み取りは右のフォーマッ
トも正しいメッセージも含んでいないことを意味する。

【００５０】 インタータスク通信メッセージ： メッセージを受信すると予期する各タスクはＯＳのメッセージキューを生成し
、このキューをメッセージを受信するすべてのタスクと共有させる必要がある。
特定のタスクに向けられたすべてのメッセージは、これらのメッセージを読むこ
とのできるそのタスクからリアルタイムＯＳメッセージキュー内に保持される。
送信側のタスクはＩＴＣサービスを呼び、次にこのサービスは好適なキューに新
しいメッセージを挿入してチャージされる要がある。これらキューはＯＳのメッ
セージキューライブラリを用いて実行できる。インタータスクメッセージはＭＡ
Ｘ ＭＳＧ ＳＩＺＥを有していないキャラクタからなるアレイとして実行され
る自由フォーマットを有している（ＩＴＣサービスに対するインターフェースは
ＯＳのメッセージキューライブラリにより与えられものと同様である）。これは
メッセージの構造を中断する通信中のタスクまでである。

【００５１】 図２に沿って上述したように、ＩＴＣサービス２０はターゲットキュー３８が
他のプロセッサボード上に物理的に配置されていることを知ると、メッセージを
ＩＰＣデーモン２４へ中継する。ＩＴＣサービス２０とＩＰＣデーモン２４との
間の通信はデーモンキュー２２と呼ばれる特殊なメッセージキューにより確立さ
れる。ＩＴＣサービス２０はデーモンキュー２２内に出るすべてのメッセージを
残し、そこでメッセージはＩＰＣデーモン２４により後で処理される。デーモン
キュー２２は送信側タスクの優先順位に従ってメッセージを順序付するＯＳのＰ
ＯＳＩＸのメッセージキューとして実行される。各デーモンキューメッセージの
レイアウトは以下に示すＩＴＣｍｓｇクラスにより与えられる。 Ｔｙｐｅｄｅｆ ｓｔｒｕｃｔ｛ ／／Ｔｈｅ ｓｔｒｙｃｔｙｒｅ ｉｆ ｉｂｅ ｕｂｔｅｒ−ｔａｓｊ ｎｅ
ｓｓａｇｅ ＢｏａｒｄＩＤ ｒｅｃｅｉｖｅｒ； ／^★受信ボード^★／ ＵＩＮＴ ｔｓｋＰｒｉｏｒｉｔｙ； ／^★送信側タスクの優先順位^★／
Ｍｅｓｓａｇｅ ｍｓｇ； ｝ＩＴＣｍｓｇ； Ｔｙｐｅｄｅｆ ｓｔｒｕｃｔ｛ ｃｈａｒ Ｑｎａｍｅ［ＭＡＸ Ｑ ＮＡＭＥ］； ／^★ターゲットキュー
の名前^★／ ＵＣＨＡＲｔｅｘｔ［ＭＡＸ ＴＡＳＫ ＭＳＧ ＳＩＺＥ］；／^★メッセージ
の本文^★／ ＵＩＮＴ ｌｅｎｇｔｈ； ／^★メッセージ内の内のバイト数^★／
Ｉｎｔ ｍｓｇＰｒｉｏｒｉｔｙ： ／^★配送の優先順位^★／ ＵＮＩＴ ｃｈｅｃｋｓｕｍ； ／^★誤差検出コード^★／ ｝Ｍｅｓｓａｇｅ；

【００５２】 ＩＴＣサービス２０はインタータスクメッセージを‘ｔｅｘｔ’アレイにコピ
ーする。‘ｍｓｇＰｒｉｏｒｉｔｙ’フィールドは呼びタスクにより設定される
メッセージの優先順位を示している。この優先準位のみが受信中のタスクへの配
送に影響を与える、即ち高い‘ｍｓｇＰｒｉｏｒｉｔｙ’を有するメッセージは
受信中のキューの正面若しくはその近傍に挿入されることは留意する要がある。
一方これはこのメッセージを処理するシステムリソースの割り付けに何ら影響を
及ぼさない。

【００５３】 インタープロセッサメッセージ ＩＰＣデーモンはデーモンキュー内のＩＴＣサービスにより残されたメッセー
ジを処理しインタープロセッサ通信メッセージとしてこれらメッセージをフォー
マットする。各ＩＰＣメッセージはターゲットプロセッサボードと関連するプロ
セッサキュー２６内に保存される。プロセッサキューは別々に処理する必要があ
るから、ＯＳのメッセージキューとしては実行されない。各キューはＭＡＸ Ｐ
Ｑ ＭＳＧＳノードのアレイとして実行され、各ノードは１つのインタープロセ
ッサ通信メッセージバッファを表している。 ｔｙｐｅｄｅｆ ｓｔｒｕｃｔ｛ ＢｏａｒｄＩＤ ｓｅｎｄｅｒ，ｒｅｃｅｉｖｅｒ； ＩＰＣｎｏｄｅ ｎｏｄｅ［ＭＡＸ ＰＱ ＭＳＧＳ］；／^★静的に割り付けら
れたバッファ^★／ ＩＰＣｎｏｄｅ^★ｆｒｅｅ， ／^★フリーバッファのリスト^★／^★ ｈｅａｄ，／^★現在のキューの頭部のメッセージ^★／^★ ｔａｉｌ； ／^★現在のキューの尾部のメッセージ^★／ ｉｎｔ： ｎｕｍＭｓｇｓ； ／^★すべての優先順位値で^★／
ｕｎｓｉｇｎｅｄ ｌｏｎｇ ｔｉｍｅｓｔａｍｐ； ／^★知得をタイムアウト
するのに使用^★／ ｝ＰｒｏｃｅｓｓｏｒＱｕｅｕｅ；

【００５４】 図８を参照するに、プロセッサキュー２６のレイアウトが示される。一群のヘ
ッダ若しくは識別子１２２、１２４、１２６、１２８、１３０、１３２はキュー
の現ステータスに関するすべての情報を与える。例えば識別子１２２はメッセー
ジが現在キューの頭部にあることを示す情報を与え、識別子１２８はキューの尾
部にあるメッセージを示す。識別子１２４、１２６はそれぞれこのプロセッサキ
ューと関連する送信側及び受信側の通信中のボードに関する情報を与える。識別
子１３０はキュー内のバッファのリストを与え、識別子１３２はＱＩＤのサイズ
及びその中に含まれるメッセージの数に関する情報を与える。プロセッサキュー
２６はインタープロセッサ通信用の多数のＩＰＣコードあるいはバッファ１２０
ａ〜１２０ｆを含む。ＩＰＣノード１２０ｂは内部に含まれる情報を示すべく拡
大された。各ＩＰＣノードは送信側ボード１３６及び受信側ボード１３８に関す
る識別情報を含む。受信側ボードへ送られるメッセージはフィールド１４０内に
含まれ、ｍｓｇＩＤフィールド１３４は受信側ボードにより了承を書くのに使用
される。１個のＩＰＣノード（バッファ）内に十分な空きがない場合、次のフィ
ールド１４２により、このメッセージが次のメッセージとリンクされる。ＩＰＣ
ノード１２０ｄ〜１２０ｆはノード識別子１３０の下でグループ分けされる。簡
略化のため、フリーキューノード１２０ｄ〜１２０ｆはＬＩＦＯ（Ｌａｓｔ Ｉ
ｎ Ｆｉｒｓｔ Ｏｕｔ）スタックとして維持される。‘ｎｏｄｅ’アレイ内の
各素子は以下のように構造される。 ｔｙｐｅｄｅｆ ｓｔｒｕｃｔ｛ ／^★ＩＰＣメッセージキュー内の１ノードのレイアウト^★／ ＩＰＣｎｏｄｅ^★ｎｅｘｔ： ／ダブルリンク^★／ ＢｏａｒｄＩＤ ｓｅｎｄｅｒ，ｒｅｃｅｉｖｅｒ；／^★通信中のボード^★／ ＭＳＧＩＤ ‘ｍｓｇＩＤ；／^★知得に対し使用^★／ Ｍｅｓｓａｇｅ ｍｓｇ； ／^★インタータスクメッセージ^★／ ｝ＩＰＣｎｏｄｅ；

【００５５】 ‘ｍｓｇＩＤ’はこのボードから送られる各メッセージに対し増分される符号
なしの３２ビット整数値として実行可能であり、好適なユーティリティ機能はエ
ントリの挿入ないしはエントリをプロセッサキューから除去するの与えられる。

【００５６】 本発明はここに本発明を実施するために最良と考えられるモードとして開示し
た特定の実施形態に限定されることはなく、本発明は添付の請求項に定義される
ものを除き、本明細書に説明される特定の実施形態に限定されないことは理解さ
れよう。

【００５７】 以下の詳細な説明及び添付図面から本発明及びその多様の付随する利点が更に
十分に理解され明らかとなろう。

【図面の簡単な説明】

【図１】 図１は１プロセッサ内を通過するメッセージの通過状態を簡略に示す説明図で
ある。

【図２】 図２は本発明の図示の実施の形態によるマルチプロセッサＶＭＥバスシステム
内で実行されるメッセージパスのメカニズムの簡略説明図である。

【図３】 図３は本発明の図示の実施の形態による２つのＶＭＥバスボードの大メッセー
ジバッファの一例を示すブロック図である。

【図４】 図４はメッセージパスのメカニズムのＳＥＮＤ手順を示すフローチャートであ
る。

【図５】 図５はメッセージパスのメカニズムの知得チェック手順を示すフローチャート
である。

【図６】 図６はメッセージパスのメカニズムの受信手順を示すフローチャートである。

【図７】 図７は本発明の図示の実施の形態によるメッセージパスの手順を示すブロック
図である。

【図８】 図８は本発明の図示の実施の形態によるメッセージパスのメカニズム内のプロ
セッサの順番待ち状態を示すブロック図である。

【符号の説明】

１ プロセッサ ２ プロセッサ ２２ ＩＰＣデーモンキュー ２４ ＩＰＣデーモン ２６ プロセッサキュー ３０ ＩＰＣデーモン ３２ ロケーションモニタ ３４ メッセージ ３６ ＩＴＣ ３８ メッセージキュー ４０ プロセッサキュー ５０ａ、５０ｂ プロセッサキュー ５２ａ、５２ｂ 了承セル ５０ プロセッサキュー ５２ 了承セル ５４ 承認テーブル（ＡＣＫ−ＴＢＬ） ５６ ＳＥＮＤテーブル ５６ａ ＳＮＤ−ＴＢＬ ６０ メッセージ １００ ＲＥＣＥＩＶＥルーチン

【手続補正書】

【提出日】平成１２年６月１６日（２０００．６．１６）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】発明の名称

【補正方法】変更

【補正内容】

【発明の名称】 マルチプロセッサＶＭＥバックプレーンバスの強力パー
ティション作成法

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ) ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ， ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，Ｄ Ｋ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＧＨ，ＧＭ，ＨＵ ，ＩＤ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ， ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，Ｍ Ｄ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ， ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，Ｖ Ｎ，ＹＵ，ＺＷ (72)発明者 ツオウ，ジエフエリー エツクス. アメリカ合衆国 メリーランド州 21042, エリコツト シテイー，ポウル ミル ロード 3908 Ｆターム(参考） 5B045 BB12 BB32 BB42 JJ01 JJ13 JJ15 JJ37 KK07 5B083 AA04 BB01 CC02 CC03 CE01 DD13 GG04 5B098 AA10 GA04 GB13 GC16 JJ01 JJ03

Claims (5)

【特許請求の範囲】
1. 【請求項１】 読取りの大メッセージバッファとしてのＶＭＥバスに、ＶＭ
   Ｅバスに接続された他のＶＭＥボードと接続するように夫々メモリの一部を接続
   させる工程と、送信側ボードにおいて、送信側の大メッセージバッファに受信側
   に配置されたプロセッサキューを送信するようメッセージを配列し、プロセッサ
   キューのメッセージが存在する受信側ボードを報知し、受信側ボードからの送信
   メッセージの安定した受信を確認するよう時間外のクロックをリセットし、受信
   側ボードの大メッセージバッファにおける送信側に配置された知得セルを読取り
   、且つ知得が検出されたとき送信側ボード内で受信側のプロセッサキューからメ
   ッセージを転移する工程と、受信側ボードにおいて送信側ボード内で受信側のプ
   ロセッサキューからメッセージを検索し、検索されたメッセージが有効かを決定
   し、且つ有効なメッセージが検索されたとき受信側ボードの大メッセージバッフ
   ァに、送信側に配置された知得セル内の知得物を配置する工程とを包有した、Ｖ
   ＭＥバスに接続された多数のＶＭＥボードを有し、夫々メモリを有するＶＭＥバ
   ックプレインに欠陥を保有させると共に、メッセージパスのメカニズムがＶＭＥ
   ボードのメモリに一体化される方法。
2. 【請求項２】 更に他のＶＭＥボードのタスクに送出されるメッセージをフ
   ォーマット化する工程を包有し、このフォーマット化の工程には送信側ボードの
   独自情報が供され、受信側ボードの独自情報が供され、且つメッセージにエラー
   検出若しくは正確なコードが付加される工程が包有された請求項１の方法。
3. 【請求項３】 知得した情報を配置する工程は受信側ボード内で送信側に搭
   載された知得セル読取り、知得情報の検出時に送信側内で受信側のプロセッサキ
   ューからのメッセージを転移してなる請求項１の方法。
4. 【請求項４】 受信側でのメッセージの検索工程は受信側ボードのロケーシ
   ョンモニタの内容をチェックし、他のロケーションモニタの中断をチェックし、
   ロケーションモニタが存在するとき送信側ボードの、受信側のプロセッサキュー
   からのメッセージを検索してなる請求項１の方法。
5. 【請求項５】 受信側に搭載されたプロセッサキューに送出するメッセージ
   の配置工程は、送出すべきメッセージの一部を含む送信側ボード内でデーモンキ
   ューの存在を決定し、メッセージの送出があるときデーモンキューにおけるメッ
   セージを得、メッセージが満杯の送信側へのプロセッサキューの存在を決定し、
   プロセッサキューに空きがあるとき受信側へのプロセッサキューのメッセージを
   挿入し、プロセッサキューが受信側ボードの満杯になるよう作用するときデーモ
   ンキューにメッセージを再挿入してなる請求項１の方法。