JP2001512869A - インサーキット・プログラミングための障害の許容アーキテクチャ - Google Patents
インサーキット・プログラミングための障害の許容アーキテクチャInfo
- Publication number
- JP2001512869A JP2001512869A JP2000506583A JP2000506583A JP2001512869A JP 2001512869 A JP2001512869 A JP 2001512869A JP 2000506583 A JP2000506583 A JP 2000506583A JP 2000506583 A JP2000506583 A JP 2000506583A JP 2001512869 A JP2001512869 A JP 2001512869A
- Authority
- JP
- Japan
- Prior art keywords
- circuit programming
- remote host
- circuit
- code sequence
- timeout value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
- G06F11/1417—Boot up procedures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0748—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a remote unit communicating with a single-box computer node experiencing an error/fault
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0793—Remedial or corrective actions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
- G06F11/1443—Transmit or communication errors
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Debugging And Monitoring (AREA)
- Stored Programmes (AREA)
- Retry When Errors Occur (AREA)
Abstract
Description
Ltd.及び合衆国に対してはAlbert C. Sun, Chee H. Lee and Chang L. Chenに よって1996年10月28日に出願された"PROCESSOR WITH EMBEDDED IN-CIRC
UIT PROGRAM STRUCTURES"の国際出願番号PCT/US96/17302に関連 する。本願は、この先の出願をレファレンスによって含む。
al Co. Ltd.及び合衆国に対してはAlbert C. Sun, Chee H. Lee and Chang L. C
henによって1997年4月3日に出願された"IN-CIRCUIT PROGRAMMING ARCHITE
CTURE WITH ROM AND FLASH MEMORY"の国際出願番号PCT/US97/0562
2に関連する。本願は、この先の出願をレファレンスによって含む。
命令をストアするための不揮発性メモリを有するコンピュータシステムに関し、
特に、不揮発性メモリにストアされた一連の命令を更新し、変更するためのイン
サーキット・プログラミングのための障害の許容技術に関する。
回路に不揮発性メモリのアレイを含む集積回路のマイクロ制御装置が開発されて
いる。一連の命令は、デバイスの製造過程でプログラムされなければならず、更
新することができないリードオンリーメモリ(ROM)にストアされる。また、
一連の命令は、EPROMアレイにもストアされる。しかし、このアプローチは
、デバイスが回路に配置される前にEPROMアレイをプログラムするために、
特別のハードウェアを必要とする。他のシステムにおいては、EEPROMメモ
リが命令をストアするために用いられる。EEPROMは、EPROMより非常
に早くプログラムすることができ、素早く変更することができるるという利点を
有する。他のアプローチにおいて、フラッシュメモリが命令をストアするために
用いられる。これは、不揮発性メモリの高密度化及び高スピードの再プログラミ
ングを可能にする。デバイスが再プログラム可能な不揮発性メモリ、例えばEE
PROMまたはフラッシュメモリとマイクロ制御装置を結合すると、そのデバイ
スは、それが回路中にある限り、再プログラムされ、相互作用アルゴリズムに基
づいてインサーキット・プログラミングを可能にする。
ーク環境において非常に有用である。例えば、会社は、顧客に装置をサービスセ
ンターに運ぶように要求することなく、顧客の装置をサービスすることができる
。むしろ、会社は、インターネットや電話線のような通信チャネルを通して顧客
の装置のインサーキット・プログラミング能力を用いて、診断機能を実行するこ
とができる。このように、ソフトウェアの修正が顧客の装置へダウンロードされ
、そしてその装置は修正され、更新されたコードで再イネーブルされる。
・プログラミング・プロセスが10分間かかり、その時間中にデータ伝送エラー
や記録エラーがあるかもしれない。これらのエラーは、外部世界(ハンドシェー
キングコード)との通信を行なうコードがそれ自体インサーキット・プログラミ
ング中に変化するならば、特に問題である。このコードが破損されるなら、イン
サーキット・プログラミングモジュールがそれ自体をリセットしたり、外部世界
と通信したりすることなく残されることができる。
ログラミング・プロセスによって用いられるコードが正しくプログラムされなく
ても、インサーキット・プログラミング中に障害の許容度を与える方法である。
の方法及び装置を提供する。本発明は、コンピュータシステムのブートコードの
一部がインサーキット・プログラミングから保護されることを確実にすることに
よって動作する。その結果、コンピュータシステムのブートコードはインサーキ
ット・プログラミング中に破損されることがない。本発明は、インサーキット・
プログラミング・プロセスが進行しているとき不完全な値にセットされ、インサ
ーキット・プログラミング・プロセスが終了した後完全な値にセットされる、イ
ンサーキット・プログラミング状態を維持する。もし、システムがインサーキッ
ト・プログラミング中にリセットされると、システムはブートコードの保護され
た部分からブートするであろう。さもなければ、システムは、インサーキット・
プログラミング・プロセスによってプログラム可能である正規のブートコードを
ブートするであろう。本発明は、もし、インサーキット・プログラミング・プロ
セスがうまく終了するのに失敗したら、システムがそれ自体をリセットするウオ
ッチドッグタイマーと共に動作する。
あることを示して、インサーキット・プログラミング状態を不完全な値にセット
するステップ;インサーキット・プログラミング・プロセスを開始するステップ
;インサーキット・プログラミング・プロセスが終了したとき、インサーキット
・プログラミング・プロセスが完全であることを示して、インサーキット・プロ
グラミング状態を完全な値にセットするステップ;及びシステムのイニシャライ
ゼーション中に、もし、インサーキット・プログラミング状態が完全な値を有し
、第1のブートコードシーケンスがインサーキット・プログラミング・プロセス
によってプログラム可能であるならば、第1のブートコードシーケンスを実行し
、且つもし、インサーキット・プログラミング状態が不完全な値を有し、第2の
ブートコードシーケンスがインサーキット・プログラミング・プロセスから保護
されるならば、第2のブートコードシーケンスを実行するステプを有する、コン
ピュータシステムのインサーキット・プログラミング中にエラー回復を与える方
法として特徴付けられることができる。
、インサーキット・プログラミング・プロセスによってプログラムされるコード
の一部をテストするステップを含む。
ける遅延を検出するために、インサーキット・プログラミング・プロセスがモニ
ターされる。もし、その遅延が特定のタイムアウト値を超えるならば、インサー
キット・プログラミング・プロセスは再スタートされる。一つの実施形態におい
ては、モニターは、インサーキット・プログラミング・コードがダウンロードさ
れる離れたホストによって行なわれる。他の実施形態においては、モニターは、
インサーキット・プログラミング・システムに結合されたウオッチドッグタイマ
ーを用いて行なわれる。
・コードがダウンロードされる離れたホストのアドレスをストアするステップを
含む。
ケンス;前記プロセッサに結合された第2のブートコードシーケンス;前記プロ
セッサに結合されたインサーキット・プログラミングの状態インジケータ、前記
状態インジケータは、インサーキット・プログラミング中に不完全な値にセット
され、インサーキット・プログラミングが完全になった後、完全な値にセットさ
れる;且つ前記第1及び第2のブートコードシーケンスに結合され、コンピュー
タシステム・イニシャライゼーションのためのブートコードシーケンスを選択す
るためのセクター機構、前記セクター機構は、もし、インサーキット・プログラ
ミングの状態インジケータが完全な値にセットされるならば、第1のブートコー
ドシーケンスを選択し、もし、インサーキット・プログラミングの状態インジケ
ータが不完全な値にセットされるならば、第2のブートコードシーケンスを選択
する、コンピュータシステムのインサーキット・プログラミング中にエラー回復
を与えるための装置として特徴付けられることができる。
ける遅延を検出するために、進行中のインサーキットプログラムをモニターする
ステップ、及び前記遅延がタイムアウト値を越えたならば、インサーキット・プ
ログラミング・プロセスを再スタートするステップを有する、コンピュータシス
テムのインサーキット・プログラミング中にエラー回復を与えるための方法とし
て特徴付けられることができる。
ことができるように示され、特別な応用及びその要件のコンテクストに与えられ
る。好適な実施形態への種々の変更は、当業者に明らかであろう。また、ここに
定義された一般原理は、本発明の精神及び請求の範囲から逸脱することなく他の
実施形態及び応用に適用されよう。したがって、本発明は、ここに示された実施
形態に限定されることを意図しないが、ここに開示された原理及び特徴と一致す
る最も広い範囲に及ぶべきである。
システムの主な機能の幾つかの要素を示す。インサーキット・プログラミング・
システムは、不揮発性メモリ100、RAM108、CPU112、及び周辺機
器114を含む。インサーキット・プログラミング・システムは、またジャンプ
ブートベクター116、まるちぷれっくさ(MUX)110、ICP状態レジス
タ118、遠隔ホストアドレスレジスタ120及びICPウオッチドッグ122
を含む障害の許容を具現化する要素も含む。
ンフレーム計算システムを含む全ての形式の処理システムである。CPU112
は、CPU112によって実行されるコード及びデータを含むランダムアクセス
メモリであるRAM108に接続される。更に、CPU112は、MUX110
を介して不揮発性メモリ100に接続される。
形式のメモリで、フラッシュメモリ、EPROM、EEPROM、及びROMメ
モリを含む。不揮発性メモリ100は、ブートプログラム102、ユーティリテ
ィプログラム104、IPCハンドラー106、及びミニブートコード107を
含む。ブートプログラム102は、システムのハードウェアやソフトウェア資源
をイニシャライズするために、システム・イニシャライゼーション中に実行され
るプログラムの集合を含む。ブートプログラム102が、インサーキット・プロ
グラミング・プロセス中に変更されることができるプログラム可能なメモリにス
トアされる。また、不揮発性メモリ100は、システムの動作中にCPUに11
2によって実行されるプログラムを含むユーティリティプログラム104を含む
。また、ユーティリティプログラム104は、インサーキット・プログラミング
・プロセスによってプログラムされることができるメモリ内に含まれる。また、
不揮発性メモリ100は、システムのインサーキット・プログラミング機能を果
たし、インサーキット・プログラミング・プロセスによってプログラムされるこ
とができるメモリ内に含まれるICPハンドラー106を含む。
ト・プログラミング・プロセス中に変更されることができない保護されたメモリ
内に含まれるミニブートコード107を有する。ミニブートコード107は、ブ
ートプログラム102の同じ機能の多くを行なうシステム・イニシャライゼーシ
ョン命令の代わりのセットである。しかし、ミニブートコード107は、ブート
プログラム画は潜在的に破損され、使用することができないようにするインサー
キット・プログラミング・プロセス中にエラーがあるとき、アクションへ跳ぶの
みである。したがって、身にブートコード107は、正規のブートプログラムの
同じインサーキット・プログラミング・プロセス中に変更されることができない
メモリにストアされなければならない。本発明の一つの実施形態では、ミニブー
トコード107は、ブートプログラム102、ユーティリティプログラム104
及びICPハンドラー106がプログラム可能なフラッシュメモリにストアされ
ている間、マスクROMメモリにストアされる。
許容を容易にするハードウェア要素に接続される。CPU112は、IPC状況
レジスタ118からの制御入力ばかりでなく、不揮発性メモリ100及びジャン
プブートベクター116を入力として取りこむMUX110に接続されている。
MUX110は、ジャンプブートベクター116と不揮発性メモリ100間でC
PU112を選択的にスイッチし、ICP状況118の状態に依存する。もし、
ICP状況118がダーティであるなら、これは、前のインサーキット・プログ
ラミング動作が完了しなかったことを示しており、CPU112は、ミニブート
コード107に指示する、システム・イニシャライゼーション中にジャンプ命令
を入力としてブートベクター116へ取りこむ。一方、ICP118がクリーン
であるなら、これはインサーキット・プログラミング動作が進行中でないことを
示し、CPU112は、システム・イニシャライゼーション中に不揮発性メモリ
100の最初の位置を入力として取りこむ。更に、CPU112は、システムが
インサーキット・プログラミング中にリセットされる場合、遠隔ホストアドレス
のバックアップコピーを含む遠隔ホストアドレスレジスタ120に接続される。
また、CPU112は、読取り/書込みパス130及びリセットライン132を
介してICPウオッチドッグ122に接続される。ICPウオッチドッグ122
は、整合ロジック128ばかりでなくタイムアウト期間レジスタ126とタイマ
ー124を含む。タイムアウト期間レジスタ126とタイマー124は、読取り
/書込みパス130を介してCPU112によってイニシャライズされることが
できる。タイマー124の値がタイムアウト期間126と一致すると、整合ロジ
ック128は、リセット信号がCPU112へ供給するリセットライン123を
通って送られるようにする。一つの実施形態では、障害の許容を与える上述のハ
ードウェア要素は、インサーキット・プログラミング・プロセスから保護される
プログラム可能なメモリ素子を含む。
るシステムユーザと通信をするために用いられる入出力装置を含む周辺機器11
4に接続されている。周辺機器114は、周辺機器がインターネット134に結
合されるインターフェースも有する。インターネット134は、それ自身遠隔ホ
スト136、138及び140に接続される。遠隔ホスト138は、インターネ
ットを介してインサーキット・プログラミング・システムへダウンロードされる
べき、新しいバージョンのブート及びユーティリティプログラムを含むディスク
に接続される。
。CPU112は、周辺機器114を介してユーザ144と通信する。ユーザ1
44は、CPU112がインサーキット・プログラミング・プロセスを始めるI
CPハンドラー106を実行し始めるようにする。ICPハンドラー106は、
周辺機器114を会してインターネット134へ、及びインターネット134を
介して遠隔ホスト138へ接続がなされるようにする。その後、遠隔ホスト13
8は、ディスク142からインターネット134を介して不揮発性メモリ100
へデータをダウンローディングし始める。同じに、データ転送が開始され、IC
Pウオッチドッグ122内でタイムアウト期間が評価された値にセットされ、タ
イマー124が開始される。
、本発明の障害の許容特徴は作動されない。一方、インサーキット・プログラミ
ング・プロセスに過剰の遅延があると、タイマー124がタイムアウト期間12
6に最終的に一致し、リセット信号がリセットライン132を介してCPU11
2へ流れるようにする。これによって、CPU112がブートシーケンスを開始
する。もし、システムがインサーキット・プログラミング・プロセス中に再ブー
トされるなら、ICP状態レジスタ118はダーティ値にセットされる。これに
よって、MUX110は、CPU112がブートプログラム102の代わりにミ
ニブートコード107からブートするようにするCPU112へジャンプブート
ベクトル116を向けるようにする。もし、ICP状態118がクリーン値にセ
ットされるなら、これは、インサーキット・プログラミング・プロセスが完全で
あったことを意味し、MUX110は、CPU112がブートプログラム102
からブートするようにする。
値を先ず読取ることによってインサーキット・プログラミング・プロセスを再び
開始するようにし、そのために、どの遠隔ホストを接続するかを決定する。その
後、インサーキット・プログラミング・プロセスが再び開始する。
グラミング・システムのために障害の許容を与えるステップに含まれる動作のシ
ーケンスを詳細に示すフロチャートである。このフローチャートは5つの欄、即
ち、ユーザ144、ブートプログラム102、ユーティリティプログラム104
、ICPハンドラー106、及び遠隔ホスト144を有する。これらの欄のヘデ
ィングの下のボックスは、ユーザ144の銅さ、ブートプログラム102、ユー
ティリティプログラム104、ICPハンドラー、及び遠隔ホスト138をそれ
ぞれ示す。
れるステップ210において開始するか、或いはシステムは、システムがウオッ
チドッグタイマーによってセルフリセットされるステップ212において開始す
る。次に、システムは、システムがICP状態がダーティ値にセットされている
か否かを決定するステップ214へ続く。もし、そうなら、システムは、ステッ
プ218へ続く。もし、違うなら、システムはステップ216へ続く。
、プログラムメモリのデフォルト位置から第1の命令をフェッチする。その後、
システムはステップ220へ進む。ステップ220では、システムは、ブートプ
ログラム102を実行することによって、システムのハードウェア及びソフトウ
ェア資源を初期化する。次に、システムはステップ228へ進む。ステップ22
8では、システムは、要求されたユーティリティプログラムに対して必要なハー
ドウェアとソフトウェアを割り付ける。次に、システムは、ステップ230へ進
む。ステップ230では、システムは、インサーキット・プログラミングが発生
すべきであるか否かを決定する。もし、発生すべきでないならは、システムは、
ステップ232へ続く。もし、発生すべきならば、システムは、ステップ240
へ進む。ステップ232では、インサーキット・プログラミングは、目下のとこ
ろ必要とされず、システムは、停止するか否かを決定する。もし、そうなら、シ
ステムは、終了状態であるステップ234へ進む。もし、そうでないなら、シス
テムは、ステップ222へ進む。ステップ222では、システムは、用住される
ユーティリティプログラムを走らせる。その後、システムは、ステップ228へ
戻って、要求されるユーティリティプログラムのためのハードウェアとソフトウ
ェアを割り付ける。ステップ228において、システムは、割り付けるべき正し
いハードウェアとソフトウェアを決めるために、ユーザ144と相互作用するこ
とができることに留意すべきである。
あるかを決定された。レギュラーシステムのブートアップコードが破損されるこ
とが可能であるので、システムは、インサーキット・プログラミング・プロセス
によって変更されることができる保護されたメモリのデフォルト割付から第1の
命令をフェッチする。次に、システムは、ステップ224へ進む。ステップ22
4では、システムは、保護されたメモリ内の特定のエントリーを指定するブート
ベクトルへのジャンプ命令を実行する。次に、システムはステップ226へ進む
。ステップ226で、システムは、インサーキット・プログラミングのための支
障のシステム資源を初期化するイにブートコード107を実行する。次に、シス
テムはステップ223へ進む。ステップ223では、システムは、遠隔ホストア
ドレスレジスタ120から遠隔ホストアドレスを再ストアする。次に、システム
は、ステップ240へ進む。
がダウンロードされる遠隔ホストとのリンクを開始する。よって、ステップ24
2では、遠隔ホスト138はインサーキット・プログラミング・システムとリン
クする。次に、システムはステップ244へ進む。ステップ244では、システ
ムは遠隔ホストアドレスを遠隔ホストアドレスバッファ120へストアする。次
に、システムは、ステップ246へ進む。ステップ246では、システムは評価
されたタイムアウト値をタイムアウト期間レジスタ126へロードする。次に、
システムは、ステップ248へ進む。ステップ248で、システムは、ブートベ
クトルレジスタ116をセットして、ミニブートコード107の開始アドレスを
指定する。つにに、システムはステップ250へ進む。ステップ250では、シ
ステムは、ICP状態レジスタをインサーキット・プログラミングが現在アクテ
ィブであることを示す不完全状態へセットする。次に、システムは、ステップ2
52へ進む。ステップ252では、システムは転送されたバイトの数をゼロにセ
ットする。次に、システムはステップ254へ進む。ステップ254では、シス
テムは、新しいブート及び/又はユーティリティプログラムを不揮発性メモリ1
00へダウンロードするように続ける。
及び/又はユーティリティプログラムを供給する。次に、システムはステップ2
56へ進む。ステップ256では、システムは、ICPプロセスが終了したか否
かを判断する。もし、終了していないなら、システムはステップ258へ進む。
もし、終了しているなら、システムはステップ264へ進む。ステップ258で
は、ICPプロセスは停止しないで、システムは、転送されたバイトの数が転送
ブロックサイズに等しいか否かを聞く。もし、等しくないなら、システムは、よ
り多くのコードをダウンロードするためにステップ254へ戻る。もし、等しい
なら、システムはステップ260へ進む。ステップ260では、システムは、進
行しているブロックのインサーキット・プログラミング・コードの転送中に、性
能に基づいてタイムアウト値を再計算する。その後、システムはタイマー124
がリセットされるステップ262へ進む。次に、システムは転送されたバイトの
数がゼロにリセットされるステップ252へ戻る。
送が完全であり、タイマー124が停止される。次に、システムはステップ26
6へ進む。ステップ266では、システムはICP状態を完全な値にセットし、
インサーキット・プログラミングが完全であることを示す。その後、システムは
ステップ270へ進む。ステップ270では、インサーキット・プログラミング
・プロセスが完全であり、システムはリセットされる。
、タイムアウト期間によって支配される。このタイムアウト期間の間、データの
一定量が遠隔ホストからインサーキット・プログラミング・システムへ転送され
なければらない。一つの実施形態において、このタイムアウト期間は、遠隔ホス
トからプロセッサへ2回ダウンロードされ、2つのダウンロード値が互いに比較
され、その値がタイムアウト期間として使用される前に、その値がだだしクダウ
ンロードされることを保証する。他の実施形態において、タイムアウト期間はイ
ンサーキット・プログラミング・システムに永久にストアされ、ダウンロードさ
れた値が永久にストアされた値と比較され、ダウンロード値が少なくとも永久に
ストアされた値と同程度に大きいことを保証する。もし、大きくないなら、永久
にストアされた値が用いられる。
る。それらは、本発明を開示された正確な形状に限定されることを意図しない。
明らかに、多く変形や変更が所謂当業者には明らかであろう。本発明の範囲は、
請求項によって定義され、それらの均等物に及ぶことをイとしている。
容システムの主な機能の幾つかの要素を示す。
ムのための障害の許容を与える動作のシーケンスを示すフローチャートである。
ムのための障害の許容を与える動作のシーケンスを示すフローチャートである。
ムのための障害の許容を与える動作のシーケンスを示すフローチャートである。
Claims (42)
- 【請求項1】コンピュータシステムのインサーキット・プログラミング中に
エラー回復を与える方法であって、 インシステム・プログラミング・プロセスが進行中であることを示して、イン
サーキット・プログラミング状態を不完全な値にセットするステップ; 前記インサーキット・プログラミング・プロセスを開始するステップ; インサーキット・プログラミング・プロセスが終了したとき、インサーキット
・プログラミング・プロセスが完全であることを示して、インサーキット・プロ
グラミング状態を完全な値にセットするステップ;及び システム・イニシャライゼーション中に、もし、インサーキット・プログラミ
ング状態が完全な値を有し、第1のブートコードシーケンスがインサーキット・
プログラミング・プロセスによってプログラム可能であるならば、第1のブート
コードシーケンスを実行し、且つもし、インサーキット・プログラミング状態が
不完全な値を有し、第2のブートコードシーケンスがインサーキット・プログラ
ミング・プロセスから保護されるならば、第2のブートコードシーケンスを実行
するステップ を有することを特徴とする方法。 - 【請求項2】前記第1のブートコードシーケンスがインサーキット・プログ
ラミング・プロセスから保護され、特定のインサーキット・プログラミング・プ
ロセスを用いて、分離してプログラム可能であることを特徴とする請求項1に記
載の方法。 - 【請求項3】インサーキット・プログラミング・プロセスは、インサーキッ
ト・プログラミングによってロードされるコードの一区分をテストするステップ
を含むことを特徴とする請求項1に記載の方法。 - 【請求項4】インサーキット・プログラミング命令の伝送における遅延を検
出するため、インサーキット・プログラミング・プロセスをモニタするステップ
と、 もし、遅延がタイムアウト値を越えるなら、インサーキット・プログラミング
・プロセスを再び開始するステップ、 を有することを特徴とする請求項1に記載の方法。 - 【請求項5】インサーキット・プログラミング命令の伝送における遅延を検
出するため、インサーキット・プログラミング・プロセスをモニタするステップ
と、 もし、遅延がタイムアウト値を越えるなら、コンピュータシステムを再び初期
化し、インサーキット・プログラミング・プロセスを再び開始するステップ、 を有することを特徴とする請求項1に記載の方法。 - 【請求項6】インサーキット・プログラミング命令の伝送における遅延を検
出するため、インサーキット・プログラミング・プロセスをモニタするステップ
と、 もし、遅延がタイムアウト値を越えるなら、コンピュータシステムを再び初期
化し、インサーキット・プログラミング・プロセスを再び開始するステップを有
し、 タイムアウト値が遠隔ホストから2回ダウンロードされ、2つの値が互いに比
較されて、タイムアウト値が正しくダウンロードされたことを保証するために、
それらが一致していることを検証することを特徴とする請求項1に記載の方法。 - 【請求項7】インサーキット・プログラミング命令の伝送における遅延を検
出するため、インサーキット・プログラミング・プロセスをモニタするステップ
と、 もし、遅延がタイムアウト値を越えるなら、コンピュータシステムを再び初期
化し、インサーキット・プログラミング・プロセスを再び開始するステップを有
し、 第1のタイムアウト値が遠隔ホストからダウンロードされ、コンピュータシス
テムに永久にストアされた第2のタイムアウト値を比較され、第1のタイムアウ
ト値が少なくとも第2のタイムアウト値と同程度大きいことを保証し、もし、そ
うでないなら、タイムアウト値として第2のタイムアウトを使用することを特徴
とする請求項1に記載の方法。 - 【請求項8】第2のブートコードシーケンスを実行するステップは、第2の
ブートコードシーケンスの開始を指示するブートベクトルへのジャンプ命令を実
行するステップを有することを特徴とする請求項1に記載の方法。 - 【請求項9】インサーキット・プログラミング命令の伝送における遅延を検
出するため、インサーキット・プログラミング・プロセスをモニタするステップ
を有し、前記モニタするステップは、インサーキット・プログラミング・コード
が遠隔ホストからダウンロードされる遠隔ホストによって行なわれることを特徴
とする請求項1に記載の方法。 - 【請求項10】インサーキット・プログラミング命令の伝送における遅延を
検出するため、インサーキット・プログラミング・プロセスをモニタするステッ
プを有し 前記モニタするステップは、コンピュータシステムに接続されるウオッチドッグ
タイマーを用いて行なわれることを特徴とする請求項1に記載の方法。 - 【請求項11】前記コンピュータシステムは、遠隔ホストを介してインサー
キット・プログラミング・コードがダウンロードされる遠隔ホストに接続され、
インサーキット・プログラミング・コードの伝送のためのタイムアウト値を決定
するために、遠隔ホストを使用するステップを有することを特徴とする請求項1
に記載の方法。 - 【請求項12】インサーキット・プログラミング・コードの伝送のためのタ
イムアウト値を決定するために、コンピュータシステムを使用するステップを有
することを特徴とする請求項1に記載の方法。 - 【請求項13】データのプロセッサへの前のダウンロード中に、システム性
能に基づいてインサーキット・プログラミング・コードの伝送のためのタイムア
ウト値を決定するステップを有することを特徴とする請求項1に記載の方法。 - 【請求項14】前記コンピュータシステムは、デバイス制御装置であること
を特徴とする請求項1に記載の方法。 - 【請求項15】遠隔ホストからコンピュータネットワークを介してインサー
キット・プログラミング命令を受取るステップを有することを特徴とする請求項
1に記載の方法。 - 【請求項16】遠隔ホストからインターネットを介してインサーキット・プ
ログラミング命令を受取るステップを有することを特徴とする請求項1に記載の
方法。 - 【請求項17】インサーキット・プログラミング状態がインサーキット・プ
ログラミング・プロセスから保護されていることを特徴とする請求項1に記載の
方法。 - 【請求項18】遠隔ホストからインサーキット・プログラミング・コードが
ダウンロードされる遠隔ホストのアドレスをストアするステップを有することを
特徴とする請求項1に記載の方法。 - 【請求項19】遠隔ホストからインサーキット・プログラミング・コードが
ダウンロードされる遠隔ホストのアドレスをストアするステップを有し、前記ア
ドレスがインサーキット・プログラミング・プロセスから保護されることを特徴
とする請求項1に記載の方法。 - 【請求項20】コンピュータシステムのインサーキット・プログラミング中
にエラー回復を行なうための装置であって、 プロセッサと、 前記プロセッサに接続された第1のブートコードシーケンスと、 前記プロセッサに接続された第2のブートコードシーケンスと、 前記プロセッサに接続されたインサーキット・プログラミング状態インジケー
タと、前記状態インジケータは、インサーキット・プログラミング中に不完全な
値にセットされ、インサーキット・プログラミングが完全になった後完全な値に
セットされ、 前記第1のブートコードシーケンスと第2のブートコードシーケンスに接続さ
れ、コンピュータシステムの初期化のためブートコードシーケンスを選択するた
めのセレクター機構と、前記セレクター機構は、もし、インサーキット・プログ
ラミング状態インジケータが完全な値にセットされているなら、前記第1のブー
トコードシーケンスを選択し、且つ、もし、インサーキット・プログラミング状
態インジケータが不完全な値にセットされているなら、前記第2のブートコード
シーケンスを選択する を有することを特徴とする装置。 - 【請求項21】前記セレクター機構は、第1のブートコードシーケンスと第
2のブートコードシーケンスの間で選択するためのプロセッサに接続されたマル
チプレックサさを有することを特徴とする請求項20に記載の装置。 - 【請求項22】前記第1のブートコードシーケンスと第2のブートコードシ
ーケンスは同じメモリモジュール内に含まれることを特徴とする請求項20に記
載の装置。 - 【請求項23】前記第1のブートコードシーケンスは、インサーキット・プ
ログラミング・プロセスを介してプログラム可能であり、第2のブートコードシ
ーケンスはインサーキット・プログラミング・プロセスから保護されていること
を特徴とする請求項20に記載の装置。 - 【請求項24】前記第1のブートコードシーケンスは、フラッシュメモリ内
に存在し、前記第2のブートコードシーケンスは、リードオンリーメモリ内に存
在することを特徴とする請求項20に記載の装置。 - 【請求項25】前記インサーキット・プログラミング状態は、インサーキッ
ト・プログラミング・プロセスから保護されることを特徴とする請求項20に記
載の装置。 - 【請求項26】前記プロセッサに接続された遠隔ホストアドレスを有し、前
記遠隔ホストアドレスは、遠隔ホストからインサーキット・プログラミング・コ
ードがダウンロードされる遠隔ホストのネットワークアドレスを有することを特
徴とする請求項20に記載の装置。 - 【請求項27】前記プロセッサに接続された遠隔ホストアドレスを含み、前
記遠隔ホストアドレスは、遠隔ホストからインサーキット・プログラミング・コ
ードがダウンロードされるリモートホストのネットワークアドレスを含み、前記
遠隔ホストアドレスは、インサーキット・プログラミング・プロセスから保護さ
れるメモリに存在することを特徴とする請求項20に記載の装置。 - 【請求項28】前記プロセッサに接続されたネットワークインターフェース
を含み、前記インターフェースは、ネットワークを介してインサーキット・プロ
グラミング・コードがダウンロードされるネットワークに接続されていることを
特徴とする請求項20に記載の装置。 - 【請求項29】前記プロセッサに接続されたウオッチドッグを含み、前記ウ
オッチドッグは、インサーキット・プログラミング命令の伝送における遅延を検
出するために、インサーキット・プログラミング・プロセスをモニタすることを
特徴とする請求項20に記載の装置。 - 【請求項30】プロセッサに接続されたウオッチドッグタイマーを含み、前
記ウオッチドッグタイマーは、インサーキット・プログラミング命令の伝送にお
ける遅延を検出するために、インサーキット・プログラミング・プロセスをモニ
タし、且つ、前記ウオッチドッグタイマーは、もし、前記遅延がタイムアウト値
を越えるならば、インサーキット・プログラミング・プロセスが再び開始される
ようにすることを特徴とする請求項20に記載の装置。 - 【請求項31】プロセッサに接続されたウオッチドッグタイマーを含み、前
記ウオッチドッグタイマーは、インサーキット・プログラミング命令の伝送にお
ける遅延を検出するために、インサーキット・プログラミング・プロセスをモニ
タし、且つ、前記ウオッチドッグタイマーは、コンピュータシステムが再び初期
化されるようにし、且つもし、前記遅延がタイムアウト値を越えるならば、イン
サーキット・プログラミング・プロセスが再び開始されるようにすることを特徴
とする請求項20に記載の装置。 - 【請求項32】前記プロセッサは、遠隔ホストを介してインサーキット・プ
ログラミングドー度がダウンロードされる遠隔ホストに接続され、且つ前記遠隔
ホストは、インサーキット・プログラミング命令の伝送における遅延を検出する
ために、インサーキット・プログラミング・プロセスをモニタすることを特徴と
する請求項20に記載の装置。 - 【請求項33】前記プロセッサは、遠隔ホストを介してインサーキット・プ
ログラミング・コードがダウンロードされる遠隔ホストに接続され、且つ、前記
遠隔ホストは、インサーキット・プログラミング・コードの伝送のためのタイム
アウト値を決定することを特徴とする請求項20に記載の装置。 - 【請求項34】前記プロセッサは、インサーキット・プログラミング・コー
ドの伝送のためのタイムアウト値を決定することを特徴とする請求項20に記載
の装置。 - 【請求項35】データのプロセッサへの前のダウンロード中に、システム性
能に基づいて決定される前記装置に接続されたインサーキット・プログラミング
・コードの伝送のためのタイムアウト値を有することを特徴とする請求項20に
記載の装置。 - 【請求項36】コンピュータシステムのインサーキットプログラム中にエラ
ー回復を行なう方法であって、 遠隔ホストからインサーキット・プログラミング命令の伝送における遅延を検
出するために、インサーキット・プログラミング・プロセスをモニタするステッ
プと、 もし、前記遅延がタイムアウト値を越えるならばインサー気とプログラムプロ
セスを再び開始するステップ、 を有することを特徴とする方法。 - 【請求項37】もし、前記遅延がタイムアウト値を超えるならば、コンピュ
ータシステムを再び初期化するステップを有することを特徴とする請求項36に
記載の方法。 - 【請求項38】前記モニタするステップは、遠隔ホストからインサーキット
・プログラミング・コードがダウンロードされる遠隔ホストによって行なわれる
ことを特徴とする請求項36に記載の方法。 - 【請求項39】前記モニタするステップは、コンピュータシステムに接続さ
れたウオッチドッグタイマーを使用することによって行なわれることを特徴とす
る請求項36に記載の方法。 - 【請求項40】前記コンピュータシステムは、遠隔ホストを介してインサー
キット・プログラミング・コードがダウンロードされるリモートホストに接続さ
れ、且つ、インサーキット・プログラミング・コードの伝送のためのタイムアウ
ト値を決定するために前記遠隔ホストを用いるステップを有することを特徴とす
る請求項36に記載の方法。 - 【請求項41】インサーキット・プログラミング・コードの伝送のためのタ
イムアウト値を決定するためにコンピュータシステムを用いるステップを有する
ことを特徴とする請求項36に記載の方法。 - 【請求項42】データのプロセッサへの前のダウンロード中に、システム性
能に基づいてインサーキット・プログラミング・コードの伝送のためのタイムア
ウト値を決定するステップを有することを特徴とする請求項36に記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US1997/013848 WO1999008186A1 (en) | 1997-08-06 | 1997-08-06 | Fault-tolerant architecture for in-circuit programming |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004012001A Division JP4266839B2 (ja) | 2004-01-20 | 2004-01-20 | 統合型の再プログラム可能な、不揮発性メモリ及び統合型プロセッサを有する回路のインサーキット・プログラミング中にエラー回復を行なう方法 |
JP2007233332A Division JP4879124B2 (ja) | 2007-08-13 | 2007-08-13 | インサーキット・プログラミングのための障害の許容アーキテクチャ |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001512869A true JP2001512869A (ja) | 2001-08-28 |
JP2001512869A5 JP2001512869A5 (ja) | 2007-09-27 |
JP4136309B2 JP4136309B2 (ja) | 2008-08-20 |
Family
ID=22261400
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000506583A Expired - Lifetime JP4136309B2 (ja) | 1997-08-06 | 1997-08-06 | インサーキット・プログラミングための障害の許容アーキテクチャ |
Country Status (3)
Country | Link |
---|---|
EP (2) | EP1008042A4 (ja) |
JP (1) | JP4136309B2 (ja) |
WO (1) | WO1999008186A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014130585A (ja) * | 2012-12-27 | 2014-07-10 | General Electric Co <Ge> | ファームウェアアップグレードエラー検出および自動ロールバック |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6624761B2 (en) | 1998-12-11 | 2003-09-23 | Realtime Data, Llc | Content independent data compression method and system |
US6601104B1 (en) | 1999-03-11 | 2003-07-29 | Realtime Data Llc | System and methods for accelerated data storage and retrieval |
US6604158B1 (en) | 1999-03-11 | 2003-08-05 | Realtime Data, Llc | System and methods for accelerated data storage and retrieval |
FI991411A (fi) * | 1999-06-21 | 2000-12-22 | Nokia Networks Oy | Mikroprosessorin alkulatausohjelmiston päivittäminen |
SE516953C2 (sv) | 1999-09-22 | 2002-03-26 | Saab Ab | Datoranordning med säkerhetsfunktion |
US20010047473A1 (en) | 2000-02-03 | 2001-11-29 | Realtime Data, Llc | Systems and methods for computer initialization |
US9143546B2 (en) | 2000-10-03 | 2015-09-22 | Realtime Data Llc | System and method for data feed acceleration and encryption |
US8692695B2 (en) | 2000-10-03 | 2014-04-08 | Realtime Data, Llc | Methods for encoding and decoding data |
US7386046B2 (en) | 2001-02-13 | 2008-06-10 | Realtime Data Llc | Bandwidth sensitive data compression and decompression |
CN103440148B (zh) * | 2013-08-27 | 2017-04-12 | 无锡泛太科技有限公司 | 一种烧写多个单片机程序的装置及方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5897724A (ja) * | 1981-12-04 | 1983-06-10 | Mitsubishi Electric Corp | 初期プログラムロ−ド方法 |
US5247659A (en) * | 1988-10-06 | 1993-09-21 | International Computers Limited | Method for bootstrap loading in a data processing system comprising searching a plurality of program source devices for a bootstrap program if initial data indicating a bootstrap program source device fails a validity check |
US5388267A (en) * | 1991-05-29 | 1995-02-07 | Dell Usa, L.P. | Method and apparatus for updating and restoring system BIOS functions while maintaining BIOS integrity |
US5432927A (en) * | 1992-06-17 | 1995-07-11 | Eaton Corporation | Fail-safe EEPROM based rewritable boot system |
US5327531A (en) * | 1992-09-21 | 1994-07-05 | International Business Machines Corp. | Data processing system including corrupt flash ROM recovery |
-
1997
- 1997-08-06 WO PCT/US1997/013848 patent/WO1999008186A1/en active Application Filing
- 1997-08-06 JP JP2000506583A patent/JP4136309B2/ja not_active Expired - Lifetime
- 1997-08-06 EP EP97937140A patent/EP1008042A4/en not_active Ceased
- 1997-08-06 EP EP06019541A patent/EP1744244A3/en not_active Ceased
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014130585A (ja) * | 2012-12-27 | 2014-07-10 | General Electric Co <Ge> | ファームウェアアップグレードエラー検出および自動ロールバック |
Also Published As
Publication number | Publication date |
---|---|
WO1999008186A1 (en) | 1999-02-18 |
EP1008042A4 (en) | 2004-04-14 |
EP1744244A2 (en) | 2007-01-17 |
EP1744244A3 (en) | 2008-05-07 |
EP1008042A1 (en) | 2000-06-14 |
JP4136309B2 (ja) | 2008-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6401221B1 (en) | Fault-tolerant architecture for in-circuit programming | |
US5987605A (en) | Methods and apparatus for dual-boot memory selection, update, and recovery in a programmable device | |
JP4051091B2 (ja) | Romとフラッシュメモリーを有する回路内プログラミング構造 | |
US7093244B2 (en) | Method of remotely upgrading firmware in field-deployed devices | |
US5835695A (en) | Method for a primary BIOS ROM recovery in a dual BIOS ROM computer system | |
US7664923B2 (en) | Method and system for updating software | |
US6622246B1 (en) | Method and apparatus for booting and upgrading firmware | |
US7206971B2 (en) | Selectable and updatable computer boot memory | |
US20050273588A1 (en) | Bootstrap method and apparatus with plural interchangeable boot code images | |
US5925140A (en) | Apparatus and method for error free loading of a programmable non-volatile memory over a datalink | |
KR20070077463A (ko) | 컴퓨터 시스템 초기화 방법과 초기화 코드 로딩 방법 및dram 디바이스와 이를 포함하는 내장형 시스템 | |
EP1536332B1 (en) | Programmable configuration integrated circuit | |
JP2001512869A (ja) | インサーキット・プログラミングための障害の許容アーキテクチャ | |
WO2010025669A1 (en) | Updating firmware with multiple processors | |
US7194614B2 (en) | Boot swap method for multiple processor computer systems | |
US20020095619A1 (en) | Fault tolerant/redundant boot ROM reprogramming | |
EP1598747A2 (en) | Programmable configuration integrated circuit | |
EP3798831B1 (en) | Resilient upgradable boot loader with power reset | |
EP1536345A2 (en) | Programmable configuration integrated circuit | |
KR100860402B1 (ko) | 2단계 부트로더를 이용한 시스템 업그레이드 장치 및 방법 | |
JP2003263323A (ja) | ダウンロード装置及びダウンロード方法 | |
JP4879124B2 (ja) | インサーキット・プログラミングのための障害の許容アーキテクチャ | |
JP4266839B2 (ja) | 統合型の再プログラム可能な、不揮発性メモリ及び統合型プロセッサを有する回路のインサーキット・プログラミング中にエラー回復を行なう方法 | |
WO2021216046A1 (en) | Bios updates | |
WO1997009673A1 (en) | Transferring code to computer without accessing ram |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040120 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040322 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040701 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040811 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040818 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040921 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20041015 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070514 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070517 |
|
A524 | Written submission of copy of amendment under section 19 (pct) |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20070813 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071203 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071206 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071226 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080107 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080204 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080603 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |