JP2001501769A

JP2001501769A - Shielded field emission display

Info

Publication number: JP2001501769A
Application number: JP09540225A
Authority: JP
Inventors: ゾンギーシア; マイケルジェイウェストファル; ジョンケイリー; ジムジェイブラウニング
Original assignee: Micron Technology Inc
Current assignee: Micron Technology Inc
Priority date: 1996-05-03
Filing date: 1997-05-05
Publication date: 2001-02-06
Also published as: WO1997042644A1; EP0896730A1; KR20000010738A; ATE235739T1; AU2937297A; DE69720203D1; EP0896730B1; KR100424967B1; DE69720203T2

Abstract

A field emission display having emitters controlled by an integrated driving circuit. The field emission display includes a charge shield positioned above exposed areas of the substrate to protect driving circuitry integrated into the substrate. The charge shield is a conductive layer within an insulative layer covering the driving circuit. The charge shield is connected to ground or to a low reference potential to bleed away current within the insulative layer, thereby preventing drifting charges from affecting the electrical response of the integrated driving circuit. The charge shield also terminates electric fields within the insulative layer to reduce the effect on the integrated driving circuit of dynamic variations in surface charge. Electrical characteristics of the driving circuit thus remain constant, reducing variations in the current supplied to the emitters, thereby reducing variations in the intensity of light emitted by the display.

Description

【発明の詳細な説明】シールド電界放出ディスプレイ本発明は、Advanced Research Projects Agency(ARPA)によって授与された契約第DABT-63-93-C-0025号の下で政府の支援により行われたものである。政府は、この発明において特定の権利を有する。発明の分野本発明は、一般に電界放出ディスプレイ(field emission displays)に関し、より特定的には、電界放出ディスプレイにおける駆動回路構造に関する。発明の背景フラットパネルディスプレイは、コンピュータディスプレイを含む、種々のアプリケーションに幅広く用いられている。そのようなフラットパネルディスプレイに適する一つの型のデバイスは、電界放出ディスプレイである。電界放出ディスプレイは、一般に、ディスプレイ画面の下に概して平面（二次元）のエミッタを含む。放出パネルは、上部表面から突出している表面不連続のアレイを有している基板である。多くの場合、表面不連続は、円錐突出、または基板と一体になる“エミッタ”である。一般に、エミッタは、エミッタセットにおけるエミッタのベースが共有して接続されるエミッタセットにグループ分けされる。導電抽出グリッドは、エミッタの上に配置されかつ約３０Ｖ−１２０Ｖの電圧で駆動される。次いで、エミッタセットは、エミッタのベースとグラウンドとの間に電流路を供給することによって抽出グリッドからエミッタまで拡張する電界を発生するために選択的に起動される。電界に応答して、エミッタセットは、電子を放出する。ディスプレイ画面は、抽出グリッドの直ぐ上に取り付けられ、かつそれは、約１−２ｋＶにバイアスされたアノードを形成すべく透明導電材料で被覆される。アノードは、放出された電子を引き寄せて、電子に抽出グリッドを通過させる。カソードルミネッセンス層は、アノードを覆いかつそれらがアノードの１− ２ｋＶ電位に向かって移動するときに電子をインターセプト（阻止）すべく抽出グリッドに対向する。電子は、カソードルミネッセンス層に衝突してカソードルミネッセンス層に衝突場所で光を放出させる。次いで、放出された光は、それが観察者に対して可視であるアノード及びディスプレイ画面を通過する。放出された電子に応答して発生された光の輝度は、部分的に、電子がカソードルミネッセンス層に衝突するレートに依存し、それは、エミッタセットに電子を供給するために利用可能な電流の大きさに依存する。次いで、各エリアの輝度は、対応エミッタセットへの電流の流れを制御することによって制御することができる。それゆえに、エミッタセットへの電流の流れを選択的に制御することによって、ディスプレイの各エリアからの光は、制御することができかつ画像を生成することができる。それゆえに、エリアのそれぞれから放出された光は、絵の要素または“画素”の全てまたは一部になる。そのような電界放出ディスプレイにおける一つの問題は、エミッタへの電流の安定した制御であり、特に駆動回路がエミッタと同じ基板に集積されるところにある。そのような集積駆動回路は、エミッタをグラウンドに選択的に接続すべく外部信号によって駆動される電界効果トランジスタを一般に含む。そのようなトランジスタの高インピーダンスは、トランジスタの電流漏洩をほとんど許容しない。その結果、基板にまたは基板から漏洩している電流は、集積駆動回路によって拡散されない電荷累積をもたらしうる。そのような電荷累積は、電界放出ディスプレイのオペレーションに対して不利益な効果を有しうる。例えば、集積トランジスタがOFFであることを意図しているところで、チャージビルドアップは、電流にトランジスタチャネルを通ってブリードすることを許容すべくトランジスタのバイアシングに影響を及ぼしうる。トランジスタを通ってブリードするそのような電流は、エミッタに電子を供給しかつ光の不要な放出をもたらしうる。発明の目的及び概要電界放出ディスプレイは、基板の上部表面に複数のエミッタを有している基板から形成されたエミッタパネルを含む。絶縁層は、エミッタを取り囲みかつ抽出グリッドを支持する。抽出グリッドは、エミッタを取り囲みかつ抽出グリッドとエミッタとの間に電界を確立するためにグリッド電圧を供給する導電層である。エミッタと抽出グリッドとの間の電圧差（電位差）が十分に高いならば、結果として得られる電界は、エミッタに電子を放出させる。透明導電被覆によって覆われた透明プレートは、アノードを形成する。アノードは、エミッタの上に配置されかつそれに放出された電子を引き寄せさせるように１−２ｋVの大きさの正電圧がアノードに印加される。カソードルミネッセント層は、アノードに向かって移動する電子がカソードルミネッセント層に衝突するように透明導電アノードを覆う。それに応答して、カソードルミネッセント層は、観察者によって見られるべく透明プレートを通過する光を放出する。エミッタに対する電流の制御は、エミッタを担持する同じ基板に集積された駆動回路素子によって達成される。集積駆動回路素子は、基板に集積されかつ絶縁層によって覆われた複数のトランジスタを含む。電荷シールド(charge shield)は、駆動回路に対する保護障壁を供給すべく集積駆動回路の上の絶縁層を覆う。不活性化層は、電荷シールドを保護しかつ絶縁するために電荷シールドを覆う。電荷シールドは、グラウンドへ電荷をブリードするために不活性化層と絶縁層との間に導電接地プレーンを供給し、それゆえに、電荷が集積駆動回路素子に影響を及ぼことを防ぐ。更に、電荷シールドは、不活性化層内で電界を終結させる導電プレーンを形成する。電界を終結させることによって、電荷シールドは、さもなければ集積駆動回路素子に結合しうる表面電荷における過渡電荷(transient charges)の影響を低減する。図面の簡単な説明図１は、電荷シールドがない従来の電界放出ディスプレイの一部の断面における側面図である。図２は、図１の電界放出ディスプレイの一部の部分的に概略な、部分図である。図３は、電荷シールドを含む、本発明による電界放出ディスプレイの一部の断面における側面図である。実施例図１に示すように、通常の電界放出ディスプレイ１００の一部は、画面１０４の下にエミッティングパネル１０２のセクションを含む。エミッティングパネル１０２は、基板１０６の上部表面から上方に突出している一対のエミッタ１０８を有する単結晶のp−型シリコンの基板１０６の上に形成される。エミッタ１０８は、電界放出ディスプレイのための既知の電子エミッティング構造でありかつ通常の製造技術により製造される。当業者は、たった二つのエミッタ１０８が説明の明瞭化のために示されているが、エミッタ１０８の数は、２よりも一般的に多いということを理解するであろう。エミッタ１０８の下には、第１のｎ＋領域１１０がｎ−領域１１２内の基板１０６に形成される。ｎ領域１１０、１１２は、以下に説明するように、エミッタ１０８のベースへの電気的接続を許容する。誘電材料の絶縁層１１４は、基板１０６の上に被着される。絶縁層１１４は、対応するエミッタ１０８を取り囲む開口１１３を有して形成される。絶縁層１１４の上部表面は、導電抽出グリッド１１６を担持する。絶縁層１１４及び抽出グリッド１１は、既知の製造技術により形成される。不活性化層１２０は、抽出グリッド１１６を保護しかつ電気的に絶縁するために抽出グリッド１１６を覆う。不活性化層１２０内には、抽出グリッド電圧Ｖ_Gにグリッド１１６を接続する導電線１１８がある。一般的なように、画面１０４は、エミッタ１０８及びグリッド１１６の上にある。画面１０４は、アノード１５２を形成すべく導電性の透明材料で被覆された内側表面を有するガラスプレート１５０を含む。カソードルミネッセンス層１５４は、アノード１５２の露光表面を被覆する。オペレーションでは、抽出グリッド１１６は、約３０−１２０Ｖのグリッド電圧Ｖ_Gでバイアスされ、かつアノード５２は、１−２ｋＶのような、高電圧Ｖ_Aでバイアスされる。エミッタ１０８が、グラウンドのような、グリッド電圧よりもさらに低い電圧に接続されたならば、グリッド１１６とエミッタ１０８の間の電圧差（電位差）は、Fowler-Nordheim関係式によりエミッタ１０８に電子を放出させるべくエミッタ１０８と抽出グリッドの間に十分に強力な電界を発生する。放出された電子は、高アノード電圧Ｖ_Aにより引き寄せられかつアノード１５２に向かって移動してそこで電子がカソードルミネッセンス層１５４に衝突してカソードルミネッセンス層１５４に衝突した場所の回りで光を放出させる。放出された光は、観察者に対してそれが可視である透明なアノード１５２及びガラスプレート１５０を通過する。カソードルミネッセンス層１５４によって放出された光の強度は、エミッタ１０８によって放出される電子がカソードルミネッセンス層１５４に衝突するレートに依存する。エミッタ１０８が電子を放出するレートは、次いで、エミッタ１０８への電流の流れを制御することによって制御される。それゆえに、放出された光の強度は、エミッタ１０８への電流の流れを制御することによって制御することができる。エミッタ１０８への電流の流れは、基板１０６に集積された駆動回路１０９によって制御される。駆動回路１０９は、次いで、駆動回路１０９に対する更なる保護を供給すべく不活性化層１６４によって覆われる絶縁層１１４の下の基板１０６に組込まれる。不活性化層１６４は、通常的に形成される絶縁保護層である。以下に説明するように、エミッタ１０８の下のｎ＋領域１１０及びｎ−領域１１２は、エミッタ１０８への導電路を供給することに加えて、トランジスタドレーンも形成しそれゆえに駆動回路１０９の一部である。ｎ−領域１１２の右側には、基板１０６を覆っているポリ層１２３の一部が絶縁層１２２の上に配置された電界効果トランジスタ１２６のゲート１２５を形成すべく第２のｎ＋領域１２４に拡張する。トランジスタ１２６のドレーンは、ｎ−型領域１１０，１１２によって形成されかつエミッタ１０８のベースに直接接続される。トランジスタ１２６のソースは、第２のｎ＋領域１２４によって形成され、かつ抵抗のような、通常の電流制限回路素子（図示省略）に接続される。ゲート電圧は、絶縁層１１４に組込まれた導電線１２８及び導電バイア１３０を通ってゲート１２５に印加される。トランジスタ１２６及びエミッタ１０８に対する等価回路は、図２に示されている。図１に戻ると、導電線１２８は、第１のバイア１３０から第２のバイア１３２まで拡張して導電線１２８を第３のｎ＋領域１３４に接続する。ポリ層１２３の第２のセクションは、第３のｎ＋領域１３４から第４のｎ＋領域１３８まで拡張する。ゲート１２５を形成する第１の部分によるように、ポリ層１２３の第２のセクションは、絶縁層１３７の上に配置された第２の電界効果トランジスタ１４０のゲート１３６を形成する。第３のｎ＋領域１３４は、第２のトランジスタ１４０のソースでありかつ第４のｎ＋領域１３８は、ドレーンである。ｐ＋型材料の埋込分離領域１４９は、第１のトランジスタ１２６のソースが第２のトランジスタ１４０のソースから電気的に分離されるように第３のｎ＋領域１３４から第２のｎ＋領域１２４を電気的に分離する。第２のトランジスタ１４０のソースは、導電トレース１２８及びバイア１３０、１３２を通って第１のトランジスタ１２６のゲート１２５に電気的に接続される。トランジスタ１２６、１４０のカップリングは、図２の回路図において明らかであろう。再び図１に戻ると、外部的に供給されるロー(row)電圧Ｖ_Rは、導電バイア１４２及び第２の埋込線１４４を通って第２のトランジスタ１４０のゲート１３６に印加される。第２のトランジスタ１４０のトレーンである、第４のｎ＋領域１３８は、第３の埋込線１４６によって画像信号Ｖ_Iに接続される。図２から分かるように、ロー電圧Ｖ_Rが高い場合には、トランジスタ１４０は、ＯＮでありかつ画像信号Ｖ_Iを第１のトランジスタ１２６のゲートに供給する。次いで、エミッタ１０８へ流れる電流の大きさは、第２のトランジスタ１４０のドレーンに印加される画像信号Ｖ_Iの振幅に対応する。ロー電圧Ｖ_Rが低い場合には、第２のトランジスタ１４０は、ＯＦＦでありかつ初期的に転送された画像信号Ｖ_I電圧は、第２のと４０のソースに保持されて電圧を第１のトランジスタの１２６のゲートに連続的に印加させる。ゲート電圧が十分に高いならば、第１のトランジスタ１２６は、エミッタ１０８に電流を連続的に供給して、光を放出させる。ゲート電圧が低いならば、第１のトランジスタ１２６は、ＯＦＦでありかつ光は放出されない。それゆえに、ロー電圧Ｖ_Rが高い場合、光放出の強度は、画像信号Ｖ_Iによって制御される；そして、ロー電圧Ｖ_Rが低い場合、光は、ロー電圧Ｖ_Rが低くなる直前の画像信号Ｖ_Iの電圧に対応するレベルで放出される。一般的なアプリケーションでは、画像信号Ｖ_Iは、ビデオ画像信号のサンプルである。上記説明は、エミッタ１０８から放出された電子のトランジスタ１２６、１４０への可能な影響及び高アノード電圧Ｖ_Aの影響を考慮していない。エミッタ１０８から放出された電子は、不活性化層１６４に衝突しかつ不活性化層１６４を負に帯電することができる。不活性化層１６４の電子二次放出係数が電子衝突エネルギーに対するものよりも大きいならば、不活性化層は、正に帯電することができる。電子は、また、アノード１５２と抽出グリッド１１６の間の間隙またはアノード１５２の表面のいずれかにおいて粒子の電子衝突イオン化をもたらすこともできる。次いで、これらのイオンは、不活性化層１２０及び１６４上で収集されてそれを正に帯電させる。従って、電子は、不活性化層１６４上に電荷を直接的または間接的に蓄積させる。この電荷は、駆動回路１０９のオペレーションに影響を及ぼす電界を発生する。更に、電荷蓄積の結果として、電界Ｅ₁は、不活性化層１６４及び絶縁層１１４内で生成される。電界Ｅ₁は、絶縁層１１４を通して、自由電了またはイオン不純物のような、電荷の移動をもたらしうる。これらの電荷は、特に、金属層に覆われていない基板１０６の領域において、基板１０６へのまたはそれからの電荷漏洩をもたらしうる。例えば、バイア１３２によって覆われていないままの１３４における第３のｎ＋領域の一部は、絶縁層１１４を通して電荷浮遊に露出される。電界Ｅ₁は、トランジスタ１４０がＯＦＦであることを意図している場合に第３のｎ＋領域１３４において特に問題となる。この条件では、第２のトランジスタ１４０は、非常に高いインピーダンスを示す。その結果、第３のｎ＋領域１３４から電流を素早くブリードするための経路が存在しない。電流が第３のｎ＋領域１３４に漏洩するならば、第３のｎ＋領域１３４は、変化して、第１のトランジスタ１２６のゲート電圧を上昇させる。それに応じて、第１のトランジスタ１２６は、もはや真にＯＦＦではなく、ある電流をエミッタ１０８に流させて、それにより光を放出させる。第３のｎ＋領域１３４への電荷漏洩が不要な光放出をもたらさなくとも、ｎ＋領域１３４の電圧における結果として得られる増大は、有害でありうる。例えば、延長したオペレーションの間に、電圧は、集積されたコンポーネントのエージングまたは破損をもたらしうる。不活性化層１６４への表面電荷の更なる影響は、表面電荷が動的に変化する場合に生起される。ローカルエミッタセット１０８の起動による電子の増加のような、過渡条件は、表面電荷密度における動的変化をもたらしうる。表面電荷密度におけるそのような変化は、不活性化層１６４及び絶縁層１１４における電界変化をもたらし、それらは集積駆動回路に影響を及ぼす。それに応じて、トランジスタ１２６のゲートにおける電圧は、変化して、エミッタ１０８への電流の流れにおける変化をもたらす。本発明は、図３に示した電界放出ディスプレイ２００の部分で実施したように、絶縁層１１４における電界及び基板１０６への電荷漏洩の問題に取り組む。図３の多数の構成要素は、図１のディスプレイ１００の構成要素に直接対応しかつ同様に番号付けされている。例えば、画面１０４、抽出グリッド１１６、エミッタ１０８及び駆動回路１０９は、図１の通常のディスプレイのものと同一である。図３のディスプレイ２００は、不活性化層１６４と絶縁層１１４との間の電荷シールド１６２の使用において図１の従来技術のディスプレイ１００とは主に異なる。電荷シールド１６２は、絶縁層１１４の上に被着される、金属被覆層のような、導電材料から通常の集積回路製造技術により形成される。電荷シールド１６２の追加は、構成要素の相互接続を変えない。従って、図２の等価回路は、図１及び図３のディスプレイに同様に適用される。電荷シールド１６２は、グラウンドに接続されて不活性化層１６４上の表面電荷蓄積の下に連続グラウンドプレーンを供給する。電荷シールド１６２のグラウンドプレーンは、不活性化層１６４の表面上の電荷蓄積によってもたらされる電界Ｅ₂を終結する。それゆえに、電界Ｅ₂が高くても、基板１０６と電荷シールド１６２との間の絶縁層１１４の電界Ｅ₃は、非常に小さい。電荷シールド１６２が電界Ｅ₂をブロックするので、電界Ｅ₂によってもたらされた不活性化層１６４内の電荷浮遊は、グラウンドにブリードされる。電荷シールド１６２の下の絶縁層１１４内では、電荷移動は、電荷シールド１６２と基板１０６との間の電界Ｅ₃の低い強度により最小化される。電荷浮遊の影響を低減することに加えて、電荷シールド１６２は、また、電界Ｅ₂を終結することによって表面電荷における動的変化の影響も低減する。不活性化層１６４内の表面電荷における動的変化は、電界Ｅ₂だけに影響を及ぼし、絶縁層１１４の電界Ｅ₃は、実質的に影響を受けない。その結果、電界Ｅ₂における変化の影響は、駆動回路１０９ではなく、電荷シールド１６２のグラウンドプレーンに向けられる。上述したように、本発明の例示的実施例が説明のためにここに説明されたけれども、種々の変更が本発明の精神及び範疇から逸脱することなくなされうるということが理解できるであろう。例えば、エミッタ電流を制御するための種々の代替駆動回路が電荷シールド１６２の効果から利益を得るであろう。更に、好ましい実施例は、不活性化層１６４を含んで説明されたが、あるアプリケーションでは不活性化層１６４は、削除されうる。次いで、露光コンダクタは、表面上のあらゆる電荷の除去のための経路を供給する。また、電荷シールド１６２は、好ましい実施例ではグラウンドに接続されるように説明されたが、電荷シールド１６２は、また、異なる電圧にも接続されうる。従って、本発明は、請求の範囲によって示されたもの以外には限定されるものではない。This invention was made with Government support under Contract No. DABT-63-93-C-0025 awarded by the Advanced Research Projects Agency (ARPA). is there. The government has certain rights in this invention. FIELD OF THE INVENTION The present invention relates generally to field emission displays, and more particularly, to drive circuitry in field emission displays. Background of the Invention Flat panel displays are widely used in a variety of applications, including computer displays. One type of device suitable for such a flat panel display is a field emission display. Field emission displays generally include a generally planar (two-dimensional) emitter below the display screen. Emission panels are substrates having an array of surface discontinuities protruding from the top surface. Often, surface discontinuities are conical protrusions, or "emitters" that become integral with the substrate. Generally, the emitters are grouped into emitter sets to which the bases of the emitters in the emitter set are connected in common. The conductive extraction grid is located above the emitter and is driven at a voltage of about 30V-120V. The emitter set is then selectively activated to generate an electric field that extends from the extraction grid to the emitter by providing a current path between the base of the emitter and ground. In response to the electric field, the emitter set emits electrons. The display screen is mounted just above the extraction grid, and it is coated with a transparent conductive material to form an anode biased at about 1-2 kV. The anode attracts the emitted electrons and allows them to pass through the extraction grid. The cathodoluminescent layer covers the anode and faces the extraction grid to intercept electrons as they move toward the anode's 1-2 kV potential. The electrons collide with the cathodoluminescent layer causing the cathodoluminescent layer to emit light at the location of the collision. The emitted light then passes through the anode and the display screen where it is visible to the viewer. The brightness of the light generated in response to the emitted electrons depends, in part, on the rate at which the electrons impinge on the cathodoluminescent layer, which is the magnitude of the current available to supply the electrons to the emitter set. Depends on. The brightness of each area can then be controlled by controlling the current flow to the corresponding emitter set. Therefore, by selectively controlling the flow of current to the emitter set, the light from each area of the display can be controlled and produce an image. Thus, the light emitted from each of the areas becomes all or part of a picture element or "pixel". One problem in such a field emission display is the stable control of the current to the emitter, especially where the drive circuit is integrated on the same substrate as the emitter. Such integrated drive circuits generally include a field effect transistor driven by an external signal to selectively connect the emitter to ground. The high impedance of such a transistor allows very little current leakage of the transistor. As a result, current leaking into or out of the substrate can result in charge accumulation that is not diffused by the integrated drive circuit. Such charge accumulation can have a detrimental effect on the operation of the field emission display. For example, where the integrated transistor is intended to be OFF, charge buildup can affect transistor biasing to allow current to bleed through the transistor channel. Such current bleeding through the transistor can supply electrons to the emitter and cause unwanted emission of light. Objects and Summary of the Invention A field emission display includes an emitter panel formed from a substrate having a plurality of emitters on a top surface of the substrate. An insulating layer surrounds the emitter and supports the extraction grid. The extraction grid is a conductive layer surrounding the emitter and supplying a grid voltage to establish an electric field between the extraction grid and the emitter. If the voltage difference (potential difference) between the emitter and the extraction grid is high enough, the resulting electric field will cause the emitter to emit electrons. The transparent plate covered by the transparent conductive coating forms the anode. The anode is located above the emitter and a positive voltage of 1-2 kV is applied to the anode to attract the emitted electrons. The cathodoluminescent layer covers the transparent conductive anode such that electrons traveling toward the anode impinge on the cathodoluminescent layer. In response, the cathodoluminescent layer emits light that passes through the transparent plate to be viewed by an observer. Control of the current to the emitter is achieved by drive circuit elements integrated on the same substrate carrying the emitter. An integrated drive circuit element includes a plurality of transistors integrated on a substrate and covered by an insulating layer. A charge shield covers the insulating layer over the integrated drive circuit to provide a protective barrier for the drive circuit. The passivation layer covers the charge shield to protect and insulate the charge shield. The charge shield provides a conductive ground plane between the passivation layer and the insulating layer to bleed the charge to ground, thus preventing the charge from affecting integrated drive circuit elements. In addition, the charge shield forms a conductive plane that terminates the electric field in the passivation layer. By terminating the electric field, the charge shield reduces the effects of transient charges on surface charges that could otherwise couple to integrated drive circuit elements. BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a side view in cross section of a portion of a conventional field emission display without a charge shield. FIG. 2 is a partially schematic, partial view of a portion of the field emission display of FIG. FIG. 3 is a side view in cross section of a portion of a field emission display according to the present invention, including a charge shield. EXAMPLE As shown in FIG. 1, a portion of a typical field emission display 100 includes a section of an emitting panel 102 below a screen 104. The emitting panel 102 is formed on a single crystal p-type silicon substrate 106 having a pair of emitters 108 projecting upward from the upper surface of the substrate 106. Emitter 108 is a known electron emitting structure for a field emission display and is manufactured by conventional manufacturing techniques. One skilled in the art will appreciate that although only two emitters 108 are shown for clarity of explanation, the number of emitters 108 is generally greater than two. Under the emitter 108, a first n + region 110 is formed on the substrate 106 in the n- region 112. The n regions 110, 112 allow for electrical connection of the emitter 108 to the base, as described below. An insulating layer 114 of a dielectric material is deposited over the substrate 106. The insulating layer 114 is formed having an opening 113 surrounding the corresponding emitter 108. The upper surface of the insulating layer 114 carries a conductive extraction grid 116. The insulating layer 114 and the extraction grid 11 are formed by a known manufacturing technique. Passivation layer 120 covers extraction grid 116 to protect and electrically isolate extraction grid 116. The passivation layer 120, there is a conductive line 118 that connects the grid 116 to the extraction grid voltage V _G. As is typical, screen 104 is above emitter 108 and grid 116. Screen 104 includes a glass plate 150 having an inner surface coated with a conductive transparent material to form anode 152. The cathodoluminescent layer 154 covers the exposed surface of the anode 152. In operation, the extraction grid 116 is biased at a grid voltage V _G of about 30-120V, and the anode 52, such as 1-2KV, is biased at a high voltage V _A. If the emitter 108 is connected to a voltage lower than the grid voltage, such as ground, the voltage difference (potential difference) between the grid 116 and the emitter 108 causes electrons to be emitted to the emitter 108 by the Fowler-Nordheim relation. A sufficiently strong electric field is generated between the emitter 108 and the extraction grid to cause this. The emitted electrons are attracted by the high anode voltage _VA and move toward the anode 152 where they collide with the cathodoluminescent layer 154 and emit light around where it collided with the cathodoluminescent layer 154. The emitted light passes through the transparent anode 152 and the glass plate 150 where it is visible to the viewer. The intensity of the light emitted by the cathodoluminescent layer 154 depends on the rate at which electrons emitted by the emitter 108 strike the cathodoluminescent layer 154. The rate at which emitter 108 emits electrons is then controlled by controlling the flow of current to emitter 108. Therefore, the intensity of the emitted light can be controlled by controlling the current flow to the emitter 108. The flow of current to the emitter 108 is controlled by a drive circuit 109 integrated on the substrate 106. The drive circuit 109 is then incorporated into the substrate 106 under the insulating layer 114 covered by the passivation layer 164 to provide further protection for the drive circuit 109. The passivation layer 164 is a normally formed insulating protection layer. As described below, the n + region 110 and n− region 112 under the emitter 108, in addition to providing a conductive path to the emitter 108, also form a transistor drain, and thus are part of the driver circuit 109. is there. To the right of the n- region 112, a portion of the poly layer 123 covering the substrate 106 extends to a second n + region 124 to form a gate 125 of a field effect transistor 126 disposed on the insulating layer 122. I do. The drain of transistor 126 is formed by n-type regions 110, 112 and is connected directly to the base of emitter 108. The source of transistor 126 is formed by second n + region 124 and is connected to a normal current limiting circuit element (not shown), such as a resistor. A gate voltage is applied to gate 125 through conductive lines 128 and conductive vias 130 embedded in insulating layer 114. An equivalent circuit for the transistor 126 and the emitter 108 is shown in FIG. Returning to FIG. 1, conductive line 128 extends from first via 130 to second via 132 to connect conductive line 128 to third n + region 134. The second section of the poly layer 123 extends from the third n + region 134 to the fourth n + region 138. The second section of the poly layer 123 forms the gate 136 of the second field effect transistor 140 disposed on the insulating layer 137, as by the first part forming the gate 125. Third n + region 134 is the source of second transistor 140 and fourth n + region 138 is the drain. A buried isolation region 149 of p + type material electrically connects third n + region 134 to second n + region 124 such that the source of first transistor 126 is electrically isolated from the source of second transistor 140. To separate. The source of second transistor 140 is electrically connected to gate 125 of first transistor 126 through conductive trace 128 and vias 130,132. The coupling of transistors 126, 140 will be apparent in the circuit diagram of FIG. Returning to FIG. 1 again, an externally supplied row voltage V _R is applied to the gate 136 of the second transistor 140 through the conductive via 142 and the second buried line 144. A train of the second transistor 140, a fourth n + region 138 is connected to the image signal V _I by the third buried line 146. As it can be seen from Figure 2, when a low voltage V _R is high, transistor 14 0 supplies it and the image signal V _I is ON to the gate of the first transistor 126. Then, the magnitude of the current flowing to the emitter 108 corresponds to the amplitude of the image signal V _I applied to the drain of the second transistor 1 40. When the low voltage V _R is low, the second transistor 140 is OFF and the initially transferred image signal V _I voltage is held at the sources of the second and forty to reduce the voltage to the first. The voltage is continuously applied to the gate of 126 of the transistor. If the gate voltage is high enough, the first transistor 126 continuously supplies current to the emitter 108 to emit light. If the gate voltage is low, the first transistor 126 is off and no light is emitted. Therefore, when a low voltage V _R is high, the intensity of light emission is controlled by the image signal V _I; When low voltage V _R is low, the light, the image signal immediately before the low voltage V _R is lower It is released at a level corresponding to the voltage of V _I. In a typical application, the image signal V _I is the sample of the video image signal. The above description does not take into account the possible effects of the electrons emitted from the emitter 108 on the transistors 126, 140 and the effect of the high anode voltage _VA . The electrons emitted from the emitter 108 can collide with the passivation layer 164 and charge the passivation layer 164 negatively. If the electron secondary emission coefficient of passivation layer 164 is greater than for electron impact energy, passivation layer can be positively charged. Electrons can also cause electron impact ionization of particles at either the gap between anode 152 and extraction grid 116 or at the surface of anode 152. These ions are then collected on passivation layers 120 and 164, making it positively charged. Thus, the electrons cause the charge to accumulate directly or indirectly on passivation layer 164. This charge generates an electric field that affects the operation of the drive circuit 109. Furthermore, as a result of the charge accumulation, an electric field E ₁ is generated in the passivation layer 164 and the insulating layer 114. The electric field E ₁ can cause charge transfer, such as free charge or ionic impurities, through the insulating layer 114. These charges can result in charge leakage to and from the substrate 106, particularly in those areas of the substrate 106 that are not covered by the metal layer. For example, a portion of the third n + region at 134 that is left uncovered by via 132 is exposed to charge floating through insulating layer 114. Electric field E ₁ is particularly problematic in third n + region 134 when transistor 140 is intended to be off. Under this condition, the second transistor 140 has a very high impedance. As a result, there is no path for rapidly bleeding current from third n + region 134. If current leaks into the third n + region 134, the third n + region 134 changes to increase the gate voltage of the first transistor 126. In response, the first transistor 126 is no longer truly OFF, causing a current to flow through the emitter 108, thereby emitting light. Even though charge leakage to the third n + region 134 does not result in unwanted light emission, the resulting increase in voltage of the n + region 134 can be detrimental. For example, during extended operation, the voltage can cause aging or breakage of the integrated components. A further effect of surface charge on passivation layer 164 occurs when the surface charge changes dynamically. Transient conditions, such as an increase in electrons due to activation of the local emitter set 108, can result in dynamic changes in surface charge density. Such changes in surface charge density result in electric field changes in passivation layer 164 and insulation layer 114, which affect integrated drive circuits. Accordingly, the voltage at the gate of transistor 126 changes, resulting in a change in current flow to emitter 108. The present invention addresses the problem of electric fields in the insulating layer 114 and charge leakage to the substrate 106, as implemented in the portion of the field emission display 200 shown in FIG. The many components of FIG. 3 correspond directly to the components of display 100 of FIG. 1 and are similarly numbered. For example, the screen 104, the extraction grid 116, the emitter 108, and the driving circuit 109 are the same as those of the normal display of FIG. The display 200 of FIG. 3 differs primarily from the prior art display 100 of FIG. 1 in the use of a charge shield 162 between the passivation layer 164 and the insulating layer 114. The charge shield 162 is formed from a conductive material, such as a metallization layer, deposited over the insulating layer 114 by conventional integrated circuit manufacturing techniques. The addition of the charge shield 162 does not change the interconnection of the components. Thus, the equivalent circuit of FIG. 2 applies equally to the displays of FIGS. 1 and 3. The charge shield 162 is connected to ground to provide a continuous ground plane under the surface charge accumulation on the passivation layer 164. Ground plane of the charge shield 162 terminates the electric field E ₂ caused by charge accumulation on the surface of the passivation layer 164. Therefore, even if the electric field E ₂ is high, the electric field E ₃ of the insulating layer 114 between the substrate 106 and the charge shield 162 is very small. The charge shield 162 blocks the electric field E _2, charges floating in brought the passivation layer 164 by an electric field E ₂ is bleed to ground. In the insulating layer 114 beneath the charge shield 162, the charge transfer is minimized due to the low strength of the electric field E ₃ between the charge shield 162 and the substrate 106. In addition to reducing the influence of the charge floating charge shield 162 also reduces the influence of the dynamic changes in the surface charge by terminating the electric field E _2. Dynamic changes in the surface charge of the passivation layer 164 affects only the electric field E _2, the electric field E ₃ of the insulating layer 114 is substantially unaffected. As a result, the effect of the change in the electric field E ₂ is directed to the ground plane of the charge shield 162 instead of the drive circuit 109. As noted above, while exemplary embodiments of the invention have been described herein by way of illustration, it will be understood that various changes can be made without departing from the spirit and scope of the invention. For example, various alternative drive circuits for controlling the emitter current would benefit from the effect of the charge shield 162. Further, while the preferred embodiment has been described including passivation layer 164, in some applications passivation layer 164 may be omitted. The exposure conductor then provides a path for removal of any charge on the surface. Also, while the charge shield 162 has been described as being connected to ground in the preferred embodiment, the charge shield 162 may also be connected to different voltages. Accordingly, the invention is not limited except as by the appended claims.

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＫＥ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＧＨ，ＨＵ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，ＹＵ (72)発明者リージョンケイアメリカ合衆国アイダホ州 83642 メリディアンイーストボーゾイ 1065 (72)発明者ブラウニングジムジェイアメリカ合衆国アイダホ州 83706 ボイズイーストペンシルヴェニアドライブ 814────────────────────────────────────────────────── ─── Continuation of front page (81) Designated countries EP (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, L U, MC, NL, PT, SE), OA (BF, BJ, CF) , CG, CI, CM, GA, GN, ML, MR, NE, SN, TD, TG), AP (GH, KE, LS, MW, S D, SZ, UG), EA (AM, AZ, BY, KG, KZ , MD, RU, TJ, TM), AL, AM, AT, AU , BA, BB, BG, BR, BY, CA, CH, CN, CU, CZ, DE, DK, EE, ES, FI, GB, G E, GH, HU, IL, IS, JP, KE, KG, KP , KR, KZ, LC, LK, LR, LS, LT, LU, LV, MD, MG, MK, MN, MW, MX, NO, N Z, PL, PT, RO, RU, SD, SE, SG, SI , SK, TJ, TM, TR, TT, UA, UG, UZ, VN, YU (72) Inventor Lee John Kay United States Idaho 83642 Lidian East Borzoi 1065 (72) Inventor Browning Jim Jay United States Idaho 83706 Bo Is East Pennsylvania Dora Eve 814

Claims

[Claims] 1. An emitter carried on the substrate; Integrated electronic drive circuit in or on the substrate connected to activate the emitter ; Being disposed above and spaced apart from the emitter and the drive circuit; An anode arranged at an angle; A cathode covering a part of the anode between the anode and the emitter A luminescence layer; and A charge shield covering the drive circuit between the drive circuit and the anode A field emission display comprising: 2. The drive circuit and the power supply for electrically isolating the charge shield from the drive circuit. 2. The method according to claim 1, further comprising an insulating layer in the middle of the load shield. A field emission display as described. 3. A charge shield disposed between the charge shield and the cathode luminescence layer; Claims further comprising an insulating passivation layer overlying the load shield. The field emission display according to range 1. 4. 2. The method according to claim 1, wherein the charge shield is a layer of a conductive material. A field emission display as described. 5. The anode is connected to a first voltage, and the charge shield is connected to the first voltage. And electrically connected to a second voltage lower than the first voltage. 5. The field emission display according to range 4. 6. The charge shield between the charge shield and the cathodoluminescence layer The method according to claim 5, further comprising an insulating passivation layer overlapping with A field emission display as described. 7. In an integrated shield drive circuit to drive the emitter of a field emission display The display has a plurality of emitters and a grid, and the display is The integrated shield further comprising an anode over the emitter and the grid A drive circuit, A substrate of a first type of material; Over the section of the substrate to provide signals to the section of the substrate The conductive layer, the conductive layer having an exposed section therein to define an exposed section of the substrate. Including gaps; A layer of a second type of material in the substrate, wherein at least one of the layers of the second type is Part is in the exposure section of the substrate; An insulating layer covering the portion of the second type of layer in the exposure section; as well as The insulating layer overlying the exposed portion and the second layer Conductive charge shield electrically isolated from mold material An integrated shield drive circuit, comprising: 8. An insulator overlapping the charge shield between the charge shield and the anode The seal of claim 7, further comprising an edge passivation layer. Drive circuit. 9. A charge source for providing a first voltage to the anode; The layer is electrically connected to a second voltage that is less than or equal to the first voltage. 9. The shield drive circuit according to claim 8, wherein: 10. Maintain the charge shield and the section of the substrate at substantially the same voltage. Electrical contour extending between the charge shield and the section of the substrate 10. The shield driving circuit according to claim 9, further comprising: Road. 11. An integrated shield driving circuit for driving a field emission display, A display has a plurality of emitters and a grid, and the display is A grid and an anode spaced from the grid, wherein the grid is a grid electrode. The integrated shield drive circuit biased to pressure, A substrate of a first type of material; An integrated circuit device having a region of a second type of material in said substrate; At least a portion of the second type region is not covered with metal; An insulating layer covering the uncovered portion of the region of the second type; as well as Cover the insulating layer over the uncovered parts and To terminate the electric field induced in the insulating layer in response to the emitted electrons. Conductive layer connected to a voltage less than or equal to An integrated shield drive circuit, comprising: 12. Overlaps the charge shield between the charge shield and the anode The system according to claim 11, further comprising an insulating passivation layer. Circuit. 13. Maintain the charge shield and the section of the substrate at substantially the same voltage. Electrical contour extending between the charge shield and the section of the substrate 10. The shield driving circuit according to claim 9, further comprising: Road. 14． substrate; An anode disposed on and spaced from the substrate; An emitter carried by the substrate intermediate the substrate and the anode; A cathode covering a part of the anode between the anode and the emitter; -Dolescent layer; Covering a section of the substrate adjacent to the emitter; A conductive layer containing a gap therein to define an optical section; A doped layer in the substrate, wherein at least And some are within the exposure section of the substrate; Covering the portion of the doped layer in the exposure section An insulating layer; and Of the portion of the doped layer in the exposure section of the substrate A conductive charge shield overlying said insulating layer, said charge shield comprising Being electrically separated from the doped layer by an insulating layer. Field emission display. 15. The portion of the doped layer in the exposure section is an integrated transistor. 15. Field emission according to claim 14, characterized in that it is in the region of a transistor. display. 16. The charge shield is a layer of conductive material and the charge shield is grounded. 15. The field emission disk according to claim 14, wherein the field emission disk is connected to a diode. play. 17． The charge shield between the charge shield and the cathodoluminescent Claims further comprising an insulating passivation layer overlapping the 17. The field emission display according to 16. 18. It has an anode spaced from the emitting panel and the drive circuit element. Drive circuit can control the emitting panel in field emission displays Is a method of driving The drive circuit and the charge shield electrically separated from the anode; Placing a conductive charge shield between the anode and the driving circuit. A method comprising: