JP2001501349A - 3dグラフィックスにおける属性補間のための方法及び装置 - Google Patents

3dグラフィックスにおける属性補間のための方法及び装置

Info

Publication number
JP2001501349A
JP2001501349A JP11510711A JP51071199A JP2001501349A JP 2001501349 A JP2001501349 A JP 2001501349A JP 11510711 A JP11510711 A JP 11510711A JP 51071199 A JP51071199 A JP 51071199A JP 2001501349 A JP2001501349 A JP 2001501349A
Authority
JP
Japan
Prior art keywords
pixel
triangle
values
fragment
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11510711A
Other languages
English (en)
Other versions
JP4237271B2 (ja
Inventor
カール ヨゼフ ウッド
ダグラス ロバート ミラー パターソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JP2001501349A publication Critical patent/JP2001501349A/ja
Application granted granted Critical
Publication of JP4237271B2 publication Critical patent/JP4237271B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/003D [Three Dimensional] image rendering
    • G06T15/10Geometric effects

Abstract

(57)【要約】 画像処理方法及び装置が、三角形の画像プリミティブから構成される二次元ピクセル画像のレンダリングに関して説明される。画像平面にそれらを投影するのに先立って、各三角形は、三角形の個々の辺と一致する座標軸(s,t)とそれらの辺の間の頂点(V.0)と一致する原点(0,0)とを備える個々の二次元座標系によってパラメータ表示される。(s,t)座標系のパラメータ表示に関して適用される一般化補間関数が、この二次元座標系に関する三角形内の位置(P)におけるパラメータ値を決定する。これらのパラメータ値は、各頂点に関して記憶された曲面標準、即ちテクスチャ処理のような1つ以上の記憶された値からの寄与分を決定して、各ピクセルにおける属性値を与える。最終段階において、すべての三角形からのピクセル毎の属性値は、各ピクセルに関する出力カラーを共同で決定するために使用される。

Description

【発明の詳細な説明】 3Dグラフィックスにおける属性補間のための方法及び装置 技術分野 本発明は、多数の三角形の画像プリミティブから構成されるグラフィック画像 のレンダリングにおけるテクスチャ及びその他の属性を処理するための方法及び 装置に関するものであり、排他的ではないが、詳細には、それらの画像が全画像 を形成すべく組み立てられる一連の標準ピクセルブロック(タイル)として生成 されるようにした、タイルベースのレンダリング装置におけるそのような画像の レンダリングに関するものである。 背景技術 三次元(3D)グラフィックスにおける共通の演算は、三角形の頂点での値に 基づく三角形の画像プリミティブ内の様々な位置における属性値の計算である。 (タイルベースではない)フルスクリーンレンダリングに関して当該技法を使用 するグラフィックスシステムの具体例は、3DO社(The 3DO Company)の国際 特許出願WO96/36011号で提示されている。説明された当該システムにおいて、 アプリケーションプログラムは、各三角形の頂点が、3つの空間座標と、4つの カラー値(R,G,B及び混色ファクタA)と、二次元テクスチャマップに対す る2つの座標(u,v)とを有するようにして、三角形の画像プリミティブから モデル空間内のモデルを形成する。アプリケーションプログラムは、所望のテク スチャマップをテクスチャバッファにロードし、所望通りに当該モデルを変形さ せる。 前記モデルを画像平面に投影することは、(深度値に関する)等質性除数wを 生み、すべての空間頂点座標がそれによって除算され、仮想深度調節されたテク スチャ空間に対する等質化された空間座標(u/w,v/w)を与える。前記ア プリケーションプログラムは、その後、頂点毎のx/w,y/w,u/w,v/ w,及び1/wという表示を使用して、頂点命令リストを三角形エンジンに送付 する。このセットアップ手順は、三角形の3つの頂点における1/wの値に適用 されるwに関する値の範囲を最適化し、3つの1/wの値だけでなくu/w及び v/wの値をもブロック固定する。 このような従来のレンダリング処理は、各三角形を逐次処理するが、タイルベ ースのレンダリングは、スクリーンの所定の領域(タイル)に衝突するすべての 三角形を組み立て、これらをレンダリング処理し、タイルを逐次処理する。従っ て、タイルベースのレンダリングシステムは、現在処理されているすべての三角 形に関する属性(1つの三角形に関する属性だけではない)を維持しなければな らない。更に、属性の増分的な補間を使用する場合、このようなシステムは、各 三角形に関する中間結果が次のタイルのための開始値として使用されるように、 それらの中間結果をセーブして復元(restore)することが可能でなければならな い。属性に関するこのセーブと復元は、オフチップ属性メモリとオンチップ属性 処理との間のメモリ帯域幅に増大を導くものであり、オンチップキャッシュの使 用が役立つが、当該キャッシュは、現在処理されている三角形の合理的な小部分 に関して属性を保持することを可能にしなければならない。 いずれのスクリーンピクセルが各三角形内に存在するのかを決定するために、 補足的な制御値が、計算されて、三角形の属性と共に増分的に補間される。制御 値は、各辺に関して維持されるものであり、典型的には、1つの点から辺までの 再短距離の倍数である。アンチエイリアシング(anti-aliasing)を実行するシス テムは、それらの内部アンチエイリアシングアルゴリズムに適合させるべく、前 記倍数を統一して明示的に設定することになるが、内部−外部試験(I-O test ing)は、ピクセルがこの三角形内にあるか否かを決定すべく、制御値の符号のみ を要求する。このような制御値は、実際には、計算され、セーブされ、復元され て、補間されるべき補足的な属性である。 発明の開示 従って、本発明の目的は、排他的ではないが、詳細には、タイルベースのレン ダリング装置において、計算すべき属性の数を削減することである。 本発明に従って、画像平面上に投影すべき多数の三角形の画像プリミティブか らの二次元ピクセル画像をレンダリング処理する画像処理方法を提供し、この方 法において、三角形の頂点に関して保持された値から補間によって導出されるピ クセル毎の属性値が、この投影された三角形プリミティブ内の個々のピクセルの 上にマッピングされるようにした画像補間方法において、各三角形に関して、投 影に先立って、前記三角形は、この三角形の個々の辺と一致する座標軸(s,t )と前記辺の間の頂点と一致する原点とを備える個々の二次元座標系によってパ ラメータ表示され、投影の間に、一般化補間関数が、パラメータ表示座標系に関 して適用され、前記二次元座標系に関する前記三角形内の位置におけるパラメー タ値を決定し、投影に続いて、前記三角形内の位置における当該決定されたパラ メータ値は、各頂点における1つ以上の属性に関して記憶された値からの寄与分 を決定し、各ピクセルにおける属性値を与え、すべての三角形からの対応するピ クセル毎の属性値が、各ピクセルに関する出力カラーを共同で決定することを特 徴とする画像処理方法が提供されるのである。 後続する例示的な実施例の理解から明らかとなるように、プリミティブ毎のs 及びtによるパラメータ表示は、透視訂正(perspective-correctness)に関する 著しい利益を提供する。この三角形内の位置におけるパラメータ値の決定により 、三角形の頂点に関して記憶された様々な属性の適用が、かなり簡略化される。 好適には、上述の方法の一部として、ピクセルは、zがこのピクセルの深度値 であるようにして、透視訂正補間s/z,t/z及び1/zを使用して、このピ クセルの中心が三角形の内部又は外部にあるのかを決定するために試験可能であ る。この値zは視野空間に関する前記深度を好適に指定するが、(WO96/36011 号の等質性除数wと同様の)その他の深度関係の使用も可能である。ここでの特 殊な利益は、必要とされる変数のすべてが、パラメータ表示の演算から結果とし て生じるので、既に利用可能であるということである。 精度の向上のために、更には、辺をアンチエイリアシング処理するために、三 角形の内部又は外部の場所を決定する上述の試験は、好適には、前記ピクセル中 心の所定の距離内における多数のサンプル点の各々において更に実行可能である 。更に、(後で説明される)交差するプリミティブにおける問題を回避するため に、2つの三角形の交差によって定められる線は、好適には、前記多数のサンプ ル点 における深度の逆数1/zを使用して、各ピクセルにおいてアンチエイリアシン グ処理を受ける。前述と同じく、これもまた、必要とされる変数が既に利用可能 であるという利益を有する。 更に、本発明によれば、画像平面上に投影されるべき多数の三角形の画像プリ ミティブを定めるデータから二次元ピクセル画像をレンダリング処理するように 構成される画像処理装置であり、この三角形の頂点に関して保持された値からピ クセル毎の属性値を導出するために配される補間手段と、前記投影された三角形 プリミティブ内の個々のピクセルの上に前記ピクセル毎の属性値をマッピングす るために配されるデータ処理手段とを含む画像処理装置において、この画像処理 装置は、更に、投影に先立って、前記三角形プリミティブを定める前記データを 入力するために結合され、三角形の個々の辺と一致する座標軸(s,t)と前記 辺の問の頂点と一致する原点とを備える個々の二次元座標系によって各三角形を パラメータ表示するために配された計算手段と、前記二次元座標系に関する三角 形内の位置におけるパラメータ値を導出するために、各三角形に対して及びパラ メータ表示座標系に関して一般化補間関数を適用するように機能する投影手段と 、各ピクセルにおける属性値を与えるために、更にはすべての三角形からのピク セル毎の属性値を結合してピクセル毎のカラー値を出力するために、当該三角形 内の位置における前記決定されたパラメータ値から、各頂点における1つ以上の 属性に関する前記記憶された値からの寄与分を導出するように構成されたピクセ ルシェーディング手段とを更に含むことを特徴とする画像処理装置が提供される 。 このような装置は、各データスタックが、個々のピクセルに関連付けられて、 当該ピクセルに衝突する1つ以上の三角形のパラメータを指定する入力を保持す るようにして、多数のデータスタックを保持する記憶手段を更に有し、好適には 、前記ピクセルの外観に関して著しい影響を何も持たない如何なる三角形パラメ ータをスタックから排除する手段が設けられる。任意に、前記スタック入力の所 定数に達するまで、それらの個々の深度値によって決定される順序で記憶され、 更には、入力が処分又は候補が拒絶されるときのオーバーフローの問題を避ける ために、処分又は拒絶された候補スタック入力からのデータを現存するスタック 入力に選択的に転送する手段が設けられる。 図面の簡単な説明 ここで、本発明は、以下のような添付図面を実施例のみを参照して、説明され る。 第1図は、三角形の画像プリミティブのパラメータ表示を示し、 第2図は、ピクセルフィルタカーネルに衝突する三角形の画像プリミティブを 示し、 第3図は、本発明を具体化する画像処理システムのブロック概略図、 第4図は、半分のピクセルのスペーシンググリッド上のサンプル点の配列を示 し、 第5図は、第3図の前記システムに供給されるプリミティブデータの収集及び 前処理ルーチン生成データを示すフローチャート、 第6図は、第3図の前記システムの主要属性処理ステージの演算を概略的に示 し、 第7図は、第3図の前記システムにおける主要属性処理ステージのピクセルフ ラグメントサブシステムの演算を概略的に示し、 第8図は、第3図の前記システムの補助属性処理ステージの演算を概略的に示 している。 発明を実施するための最良の形態 第1図は、座標s及びtを有する三角形の内部の点における三角形の視野空間 平面の中におけるパラメータ表示を示している。以下に定められるような(s, t)は、重心計算に使用される形態(1-s-t,s,t)の重心座標に類似して いるが、明白であるように、本発明を具体化する属性補間技法におけるそれらの 使用は、多くのやり方で異なることが留意されるであろう。s軸はこの三角形の 頂点V.0及びV.1を介して走り、t軸は頂点V.0及びV.2を介して走り 、原点は頂点V.0に置かれ、頂点V.1は(s,t)=(1,0)にあり、頂 点V.2は(s,t)=(0,1)にある。後に言及されるように、辺0は頂点 V.0から頂点V.1に走るものであり、辺1は頂点V.1から頂点V.2に走 るも のであり、辺2は頂点V.2から頂点V.0に走るものである。 所定の点Pにおける透視訂正値(s,t)が与えられると、属性の訂正値Q[ P]は、以下の式から計算されることが可能である: Q[(s,t)]= Q[0]+s*(Q[1]−Q[0])+t*(Q[2]−Q[0]) テクスチャが透視訂正であることは、明らかに有益であり、透視訂正でないシ ェーディングも許容され得るが、良好なライティングモデルが現れる場合には、 透視訂正の無いことが特にハイライトにおいて顕著になる。透視訂正は、s及び tの代わりにs/z,t/z及び1/zを補間することによって達成される。1 /zを補間することは、単純にZを補間する事例ではない陰面除去透視訂正も行 う。 (s/z,t/z)及び1/zの開始値及びデルタ値は、スクリーンの如何な る点における三角形の視野空間頂点から計算される。以下の3つの事例は、視野 空間の中における三角形の平面の向き(orientation)に適合すべく最適化される : 事例C: Kc=OSx*OTy−OTx*OSy s/z=[+OTy*(xs/d−Ox/z) −OTx*(ys/d−Oy/z)/Kc t/z=[−OSy*(xs/d−Ox/z) +OSx*(ys/d−Oy/z)/Kc 事例B: Kb=OTx*OSz−OSx*OTz s/z=[−OTz*(xs/d−Ox/z) +OTx*(1−Oz/z)/Kb t/z=[+OSz*(xs/d−Ox/z) −OSx*(1−Oz/z)/Kb 事例A: Ka=OTz*OSy−OSz*OTy s/z=[−OTy*(1−Oz/z) +OTz*(ys/d−Oy/z)/Ka t/z=[+OSy*(1−oz/z) +OSx*(ys/d−Oy/z)/Ka s及びtを得るためにs/z及びt/zを1/zによって除算するコストは、 単一のテクスチャアドレスの透視訂正に匹敵するものであり、三角形毎に1つ以 上のテクスチャを使用することが、1/zによる余分な除算を必要とすることな く、透視訂正を残すことが留意される。 (s,t)を使用することは、内部一外部試験を簡略化する。視野空間三角形 頂点(O,S,T)に基づく(s,t)座標が与えられると、t座標の符号は、 三角形の平面をベクトルOSと一致する線に沿って2つに分割する。同様に、s 座標の符号は、当該平面をベクトルOTの一方の側に分割する。これは、3つの 辺のうちの2本に関するI-O試験を提供する。ベクトルS及びTの間の第3の 辺は、方程式s+t==1によって定義されるものであり、それ故に、I-O試 験がこの第3の辺に関して実行可能となる。s及びtは、直接に利用可能ではな いが、s/z,t/z及び1/zは、既に利用可能であり、1/zの符号が見る 人の前面の点に関して一定(負)であるので、s及びtの極性に基づく試験は、 s/z及びt/zを使用することが可能である。これを使用することで、第3の 試験は、s/z+t/z==1/zと書き直され、それらに関する変数は、既に 利用可能である。 クリッピングに関して、本アーキテクチャは、直接的なやり方で動作し、(s /z,t/z,1/z)がI-O試験に使用されるときに特殊なクリッピングア ルゴリズムを必要としない。クリッピングされた三角形を生成することは不要で あり、それに関連する属性を計算することも不要である。これは、スクリーン空 間頂点に基づくアーキテクチャに関してかなり有利である。 画像は、当該スクリーンの小さな領域(タイル)を逐次独立してレンダリング 処理することによってレンダリングされるのであり、その1つの実施例が第2図 に示されている。以下の実施例において、タイルは、8×8ピクセルという寸法 を有する。タイルをレンダリング処理するために、どの三角形がタイルに衝突す るかに関する初期の決定が行われる。第2図を参照すると、三角形は、それがレ ンダリングされたタイルに幾らかの視覚的効果を有する場合、即ちこの三角形が タイルに(TR.1として)オーバーラップするか又はオーバーラップしないも のが(TR.2として)レンダリングされるタイルに幾らかの視覚的効果を有す るほど十分に接近している場合に、タイルに衝突する。タイルのフットプリント FPは、三角形が視覚的効果を有すべき場合に、それがオーバーラップしなけれ ばならない領域である。アンチエイリアシングアルゴリズムの選択がタイルフッ トプリントを決定するが、8×8ピクセルのタイル及び9×9ピクセルのタイル フットプリントを与える場合には、このタイルエッジから2分の1ピクセルだけ 外側に延在するフットプリントによって、満足のいく結果が得られる。 制御機能として、いわゆる「マジック」ポイントが指定ざれる。このマジック ポイントは、ピクセルの中心と一致し、連続し増分的に補間されるパラメータの 絶対計算に使用され、三角形の境界決めボックスの内側且つスクリーン上にある ことが要求される。このマジックポイントは、タイルセグメンテーション手順に 関する三角形の一部として決定される。上述のように、三角形は、クリッピング される必要がないので、前記マジックポイントの計算は、全体がスクリーン上に あろうと部分的にスクリーン上にあろうと、すべての三角形に関して同じである 。頂点における値は、すべての三角形に関して不変のままでいる、つまり、いか なるときも新しい頂点即ち新しい三角形を生成する必要はない。 各スクリーン上の三角形は、曲面識別子(face identifier)として整数値を割 り当てられる。三角形がタイルに衝突する場合、前記曲面識別子は、このタイル に衝突する全ての三角形の曲面識別子を保持するタイルフラグメントスタックに 押し下げられる。このタイルフラグメントスタックが読み取られるとき、曲面識 別子は、その三角形の属性にアクセスするために使用される。各タイルフラグメ ントスタックは、タイルサイズのスクリーン領域に対応し、それらのタイルフラ グメントスタックは、集合的には、タイルフラグメントバッファを有する。各タ イルフラグメントスタックは、必要に応じてピクセルアドレスを生成するために 使用される前記タイルフラグメントバッファの中に(x,y)アドレスを有する 。タイルフラグメントは、曲面識別子及びスタック(x,y)アドレスから構成 される。タイルフラグメントスタックは、概念的にはタイルフラグメントのスタ ック であるが、実際には、それはスタック(x,y)アドレスに関連する曲面識別子 のスタックである。 それらのタイルは、独立して如何なる順序でレンダリングされることも可能で あるが、偶数番号の行を左から右に走査し、奇数番号の行を右から左に走査し、 対の行を頂部から底部に向かって走査するようにした、頂部左側からスタートす るジグザグのラスター走査順序でタイルフラグメントを読み取ることによって、 タイル間のコヒーレンスを利用することが好適である。リアルタイムの実施では 、十分な数のタイルがレンダリングされたとき、まだレンダリングされていない ピクセルを読み取ろうとすることを心配することなく、それらが読み取られ、表 示器に送られる。これは、前記レンダリングされたタイルを保持するためのFI FOバッファを必要とするが、フルスクリーンのフレームバッファのコストは回 避することになる。 本発明を具体化する画像処理装置が、別個に処理される主要属性及び補助属性 を備えた2ステージ装置を有し、第3図に示されている。各ステージは、それぞ れの属性バッファ14,16と連結されるプロセッサ10,12(各々にローカ ルキャッシュ10A,12Aを備える)を有し、主要属性プロセッサ10は、画 像を作り上げる三角形ポリゴンのインデックス付き曲面集合の形式でデータを入 力する入力部を有し、この主要属性は、三角形の頂点に関する3D(視野空間) 座標から構成される。第5図を参照して後で説明されるように、プロセッサ10 への供給に先立って、或いはその間に、導入ルーチンが、前記入力データに適用 され、幾らかの基礎計算を実行し、主要属性記憶部14又は(破線で示されたよ うに)補助属性記憶部16の適切な方に供給すべく三角形属性を分割する。 前記処理された主要属性データは、補助ステージに出力されるべく、データ及 び深度バッファ18に送られる。この補助ステージは、この一般化補間を受け取 り、それを種々の補助属性(例えば、マップ記憶部20からのテクスチャマッピ ング、カラーリング、曲面標準)の各々に適用し、フレームバッファに供給し、 そこからディスプレイに供給するのに適した出力ピクセル値を生成する。 主要属性バッファ14は、オフチップであり、そのマジックポイントにおいて 評価されるようにレンダリングされるべき各三角形に関するアンチエイリアシン グ及びZバッファに使用される増分的に補間された属性を保持する。主要属性キ ャッシュ10Aは、オンチップであり、タイル間にセーブされ復元されるように 現在レンダリングされている各三角形に関する増分的に補間された属性を保持す る。三角形からタイルへの変換手順は、幾つのタイルが各三角形によって衝突さ れるのかを指定するので、各三角形に関する基準カウントを維持することが可能 である。この基準カウントは、三角形がタイルの一部として処理される度に減少 する。この基準カウントがゼロに達すると、前記三角形の属性は、もはや必要と されず、キャッシュ10Aから消却される。タイルは、ラスター走査順序で読み 出されるので、背の高い三角形は、前記フレームを処理するのにかかる時間のか なり大きい割合で、前記キャッシュの中に残留する。ある状況では、その基準カ ウントがゼロではない場合でも、前記三角形の属性をキャッシュから消却する必 要があるかもしれない。増分的に補間された属性の現在の値をオフチップ属性バ ッファに戻すように書き込むことは不都合であるので、この属性が前記キャッシ ュによって次にリクエストされるときに、マジックポイントにおける値が与えら れると、最後に補間されたときのそれらの値を復元するようにした機構が設けら れる。 本アーキテクチャにおいて、前記マジックポイントにおける三角形パラメータ は、タイルの内部における各衝突したピクセルに関して値が生成されるまで、隣 接ピクセルをそこから他の隣接ピクセル等に増分的に補間されることが可能であ る。その後、この補間された値は、前記三角形によって衝突された次のタイルに おいて使用するために準備され、主要属性キャッシュに記憶される。その後、主 要属性キャッシュから検索される先行して増分的に補間された値は、現在のタイ ルの内部のピクセルで終端する通路に沿って増分的に補間され、その結果、増分 補間が、現在のタイル内の衝突したピクセルに対して進行する。ジグザグ走査シ ーケンスは、三角形によって衝突された現在のタイルが、先行するそのようなタ イルにしばしば水平方向に隣接して、常に近傍に位置するようであり、結果とし て、この通路に沿って移動して浪費される時間は、最小化される。増分補間は、 x及びyにおいて1つのピクセルステップを使用する。単純なシフトは、2つの ピクセルの累乗におけるステップを許容するものであり、タイルの寸法に対応す るステップを使用することは、タイルにおける第1ピクセルを捕捉するのにかか る時間を最小化するタイル探索モードを容易にする。これは、主要属性キャッシ ュ10Aから早期に消却された後に、補間された属性値を復元するために使用さ れる機構である。 値が各ピクセルにおいて増分的に補間されるので、それらは、いわゆるピクセ ルフラグメントを定める。前記三角形によって衝突されたピクセルフラグメント は、ピクセルフラグメントバッフアに送られ、それらは、そこで、受け入れられ る(結果として最終的な画像に寄与する)又は(それらが閉塞されることで)拒 絶される。前記三角形に衝突しないピクセルフラグメントは、拒絶される。この ピクセルフラグメントが受け入れられると、増分的に補間されたs/z及びt/ zの値は、s及びtを得るために1/zによって除算され、s及びtは、その後 、当該ピクセルフラグメントバッファに記憶される。1/zによる除算は、各ピ クセルフラグメントが増分補間によって形成される度に実施されなければならな い。 s及びtを得るための除算プロセスは、優先待ち行列(priority encorder)に よってスタートし、s/z,t/z及び1/zの整数値を浮動小数点数値に変換 する。次に、1/zの仮数部の上位ビットが、小さな(例えば512ワードの) ルックアップテーブルに送られ、z及びz2の粗い値を得る。このテーブルによ って供給されるzの値は、1/zの逆数のテイラー級数展開の第1項である。こ のテーブルによって供給されるz2の値は、1/zの仮数部の下位ビットによっ て乗算され、テイラー級数展開の第2項を得る。続いて、それらの第1項及び第 2項が、加算されて、z対15の分数ビットの仮数部を提示する。続いて、zの 仮数部が、s/z及びt/zの仮数部によって乗算され、s及びtの仮数部を提 示する。その後、s/z,t/z及び1/zの指数部が結合されて、s及びtの 指数部を得る。最後に、s及びtの整数値が、それらの仮数部をそれらの個々の 指数部に比例して上下に桁送りすることによって得られる。 1/z(zではない)の指数部及び仮数部は、ピクセルフラグメントバッファ の内使用される深度値の逆数を形成すべく一緒にパックされて、ピクセルフラグ メントの前から後への順序付けを決定する。この表示は、通常の整数表示よりも 好適である。何故なら、透視の効果が、浮動小数点仮数部の使用が原因で起こる 深度分解における変化によって反映されるからである。 更に第3図を参照して、補助属性バッファ16は、オフチップであり、陰面除 去の後まで必要とされない属性、即ち、例えば記憶部20に対するテクスチャマ ップアドレスであるテクスチャ処理及びシェーディング処理に必要とされる属性 を保持する。補助属性キャッシュ12Aは、オンチップであり、現在テクスチャ 処理及びシェーディングされている各三角形に対する属性を保持する。連続的な ピクセルフラグメントが前記ピクセルフラグメントバッファから読み取られるタ イルベースのレンダリング手段が、種々の三角形に適用されるので、キャッシュ は致命的である。 出力画像において所望の粒状度を達成するために、各ピクセルは、点ではなく 領域として考慮される。多数のI-O試験が、このピクセル領域の何分の1が三 角形によってカバーされるのかを決定すべく、当該ピクセル中心に接近する種々 のサンプリング点において実行される。多数のI-O試験の統合された結果は、 内部ビットベクトルと呼ばれ、このベクトル内のビットNは、N番目のサンプリ ング点における当該I-O試験の結果である。本アーキテクチャは、ピクセル毎 に32個のサンプリング点を使用する。ピクセル毎の8個のサンプリング点の基 本的なパターンは、4つの斜め方向の各々に並進されて、ピクセルフットプリン トをカバーする32個の点を提示する。第4図は、この32個のサンプリング点 のパターンの図面表示である。 本アーキテクチャは、ピクセル中心(マジックポイント)でのs/z,t/z 及び1/zの値を導出するために増分補間を使用する。増分補間デルタから導出 されたオフセット値をこのピクセル中心におけるs/z,t/z及び1/zの現 在の値に加算することは、各サンプリング点でのs/z,t/z及び1/zの値 を提供する。これらの値は、結合されて、各サンプリング点でのI-Oブールを 提示する。結果生じるブールは、連結されて、内部ビットベクトルを提示する。 この内部ビットベクトルの増分補間は、タイル間にセーブされ復元される追加の 値を必要としないことが留意される。サンプリング点における値は、32個のサ ンプリング点の位置の認識が与えられると、ピクセル中心における値及びそれに 関連する三角形毎(タイル毎)の増分補間デルタから得られる。 陰面除去に使用するために、前記ピクセルフラグメントバッファは、二重にバ ッファを設けられる。一方のバッファは、現在のタイルに衝突するそれらのすべ てのピクセルフラグメントを組み立てるものであり、最終的な画像に対し視覚的 に寄与すると予測されるものでもある。他方のバッファは、先行するタイルに関 して組み立てられたピクセルフラグメントを保持し、これらのものをテクスチャ 処理されシェーディングされるべく供給する。通例、拒絶される幾らかのピクセ ルフラグメントが原因によって、それから読み取られるものよりも多くのピクセ ルフラグメントが、ピクセルフラグメントバッファに提示されることになる。 このピクセルフラグメントバッファは、1つのタイルにおける各ピクセルに対 して1つのスタックであって、各スタックが多数のピクセルフラグメントを保持 するピクセルフラグメントスタックの二次元配列として配される。これらのピク セルフラグメントは、前記スタックにおける連続的なフラグメントがその視野原 点から単調に増大する深度を有するようにしてソートされる。1つのピクセルフ ラグメントが前記スタックに収容するように提示されるとき、その深度の逆数( 1/z)は、当該スタックにおける各フラグメントの深度の逆数と比較されなけ ればならず、しかも、これは、処理能力を維持すべく並列に実施されなければな らない。多数の深度の比較は、前記スタックの内容が比較器の配列の中にロード されることを要求し、当該スタックがそれらの新しい位置におけるフラグメント によって書き直されることをも要求するものであり、場合によって、当該提示さ れたフラグメントを収容し、先に当該スタックにあるフラグメントの1つを拒絶 する。前記スタックがオフチップメモリへの如何なるアクセスをも必要とせずに 全体としてオンチップで実行されるようにして、タイルベースのレンダリングを 命令するのがこの演算である。それらのピクセルフラグメントもまた、部分的に カバーするピクセルフラグメントから成る隣接するブロックが存在し、2つの完 全にカバーするピクセルフラグメントから成る隣接するブロックが後に続くよう に配される。これは、前記ピクセルをビューアによって観察されるようにモデル 化するものであり、部分的にカバーするピクセルフラグメントは、それらの背後 のフラグメントが部分的に現われることを許容し、完全にカバーするピクセルフ ラグメントは、それらの背後のあらゆるものを閉塞させる。2つの完全にカバー するピクセルフラグメントを記憶する理由は、以下で議論される。 フルピクセルフラグメント(full pixel fragment)は、その内部のフラグ(サ ンプル点毎のI-O試験の結果)のすべてが真であるピクセルフラグメントであ る。フルピクセルフラグメントの背後にある如何なるピクセルフラグメントが完 全に閉塞され、即ちこのフルピクセルフラグメントによって完全に覆い隠される ことになる。部分的なピクセルフラグメントは、その内部のフラグの幾つかが真 であるピクセルフラグメントである。このピクセルフラグメントバッファがリセ ットされるとき、部分的ピクセルフラグメントは、ヌルピクセルフラグメント(n ull pixel fragment)、即ちそれらの内部のフラグのいずれもが真でないピクセ ルフラグメントに置き換えられる。 更なるフラグメント分類は、前記三角形の一部がピクセルの内部にあり、より 正確には、当該部分がピクセルのフットプリントの内部にあることを説明するた めに、カーネル(kernel)によって三角形から生成される提示のピクセルフラグメ ントという分類である。提示のピクセルフラグメントは、フルピクセルフラグメ ント又は部分的ピクセルフラグメントのいずれかとして分類されるが、決してヌ ルピクセルフラグメントとして分類されない。この提示のピクセルフラグメント がフルピクセルフラグメントである場合、それは前記ピクセルフラグメントの中 心における深度値の逆数を基礎として前記スタックにおけるフルピクセルフラグ メントのすべてに対して比較される。その後、それは、以下の判定基準に従って スタックに挿入又は拒絶される: − 挿入判定基準1:前記提示のピクセルフラグメントが前記スタックにおける 如何なるフルピクセルフラグメントの前にあるならば、それは連続的なスタック 入力に関する深度の逆数において単調な減少を維持する如何なる位置においても 当該スタックの中に挿入される。 − 拒絶判定基準1:前記提示のピクセルフラグメントが前記スタックにおける 如何なるフルピクセルフラグメントの背後にある場合、それは完全に閉塞される ので拒絶される。 当該提示のピクセルフラグメントが部分的ピクセルフラグメントである場合、 それは前記スタックにおける部分的ピクセルフラグメントの全てに対して比較さ れ、当該ピクセルフラグメントの中心における深度値の逆数を基礎として当該ス タックにおける最も近いフルピクセルフラグメントに対しても比較される。その 後、それは、以下の判定基準に従って当該スタックの中に挿入又は拒絶される: − 拒絶判定基準2:前記提示のピクセルフラグメントが前記スタックにおける 最も近いフルピクセルフラグメントの背後にある場合、それは完全に閉塞される ので拒絶される。 − 拒絶判定基準3:前記提示のピクセルフラグメントが前記スタックにおける 最も近いフルピクセルフラグメントの前にあるが、当該スタックにおける部分的 ピクセルフラグメントの全ての背後にある場合、それは拒絶される。 − 挿入判定基準2:前記提示のピクセルフラグメントが前記スタックにおける 最も近いフルピクセルフラグメントの前にあり、その他の理由で拒絶されなかっ た場合、それは連続的なスタック入力に対する深度の逆数において単調な減少を 維持する如何なる位置においても当該スタックの中に挿入される。 − 拒絶判定基準4:提示のピクセルフラグメントが前記スタックに挿入され、 その後、その背後におけるそれらの部分的ピクセルフラグメント又はヌルピクセ ルフラグメントが、当該スタックに沿って再編成される場合、最も離れた部分的 ピクセルフラグメント又はヌルピクセルフラグメントが拒絶される。 上述の拒絶判定基準を適用すれば、部分的ピクセルフラグメントが拒絶される とき、最終的な画像に対するその視覚的な寄与は、失われることになる。その視 覚的な効果は、背景カラーが前景オブジェクト中に漏れ出し、しばしば当該オブ ジェクトの表面にマークとして現われることである。当該背景が暗くて、当該オ ブジェクトが明るい場合、それらのマークは、隙間又は穴のように見えることに なる。オーバーフロー補償は、この拒絶された部分的フラグメントが、この最も 離れた部分的フラグメントと共通の辺を共有し、当該拒絶されたフラグメントの 内部フラグを当該最も離れた部分的フラグメントのフラグに論理的に融合させる ものであると想定する。 起こり得る1つの問題は、三角形が交差するように指定される点で発生する。 1つの具体例として、各々が多数の三角形から構成される個々の身体の部位から 構成されるようにして、アニメーション処理される人物が考慮される。これらの 部位は、その後、各部位に異なった変換を施すことによって、関節結合される。 様々な部位の間に隙間を空けてしまうことを避けるために、モデルは、構成部位 が関節部で部分的に重なるようにして構成される。結果は、当該モデルが、2つ のオブジェクトの接合部に沿った共通の辺によって正確に嵌合する構成部からモ デル化されたように見える。部分的に重なる三角形からのフルピクセルフラグメ ントが、それらの中心における深度の逆数に従ってソートされる場合、ただ1つ のフラグメントだけが各ピクセルにおいて寄与することが可能であり、その結果 は、前記交差部に沿ったギザギザのエッジという外観であることになる。本アー キテクチャは、数多くのサンプリング点におけるI-O試験を評価することで、 三角形の辺においてアンチエイリアシングを実行するが、同様なやり方で交差部 をアンチエイリアシング処理することは実行可能でない。 しかしながら、I-O試験がs/z,t/z及び1/zを使用して実行される 場合、多数の深度値の逆数が利用可能である。2つの最も近いフルピクセルフラ グメントに関する多数の深度の逆数を比較して、その結果を前記内部フラグの順 序に対応する順序でビットベクトルの中にパックすれば、深度比較の当該ビット ベクトルとの当該内部フラグの組合せは、当該交差するフラグメントを、共通の 辺を共有する2つの相補的な部分的ピクセルフラグメントへと効果的に変換する ことになり、これによって、ギザギザの交差部を取り除き、それらを滑らかな接 合に置き換えるのである。 前記スタックにおける各フラグメントに関する多数の深度値の逆数を記憶する ことは、費用がかかり、従って交差補償は、見る者に最も近い2つのフルピクセ ルフラグメントにのみ適用されることが好適である。この最も近いフルピクセル フラグメントに関する深度の逆数を記憶することだけが必要である。提示のピク セルフラグメントが最も近いフルピクセルフラグメントに置き換わる場合、その 深度値の逆数は、それらのI-O試験から利用可能であり、従って、深度値の逆 数の2つの組が比較されるべく利用可能なのである。 すべての提示のピクセルフラグメントが処理された後、各スタックは、最も近 いピクセルフラグメントでスタートする前から後への順番で読み取られる。各ピ クセルフラグメントの可視のカバー範囲、即ち各フラグメントの可視の(閉塞さ れない)部分のカバー範囲を決定するために、アキュムレータが、先行して読み 取られたフラグメントの内部フラグから形成されるビットベクトルのビット方向 のOR、即ち現在のフラグメントの累積したカバー範囲を維持する。現在のフラ グメントの可視のカバー範囲は、その後、当該累積したカバー範囲の補数でその 内部フラグから形成されたビットベクトルをビット方向にAND処理することに よって得られる。当該可視のカバー範囲が得られた後、前記アキュムレータは、 次のフラグメントのために準備すべく更新される。結局、前記アキュムレータは 、すべてのものに関するビットベクトルを包含する。すべてのフラグメントが読 み取られてしまう前に、当該累積したカバー範囲が、すべてのものになる場合、 当該スタックにおける残りのフラグメントは、完全に閉塞されるので、不可視な ものとして処分される。 上述のことから、フルフラグメントの役割は、既に明白である。それらは、当 該スタックにおける全てのフラグメントが読み取られた後に、当該累積したカバ ー範囲が、全てのものになることを保証するのである。当該スタックの中に挿入 されたフラグメント中に1つのフルフラグメントもない場合には、当該スタック が初期化されるときにそこに配置されるフルフラグメントは、当該累積したカバ ー範囲がすべてのものでないならば、最終的なピクセルカラーに寄与することに なる。このような事例では、当該フルフラグメントは、高感度なデフォルト背景 カラーを提供すべく選択される属性を備えた特殊な三角形を参照して配される。 ピクセルのテクスチャ処理は、プロセッサとテクスチャメモリの間に多くのメ モリアクセスと高いメモリ帯域幅とを要求する。完全に閉塞されてしまったこと を見つけるためだけに、ピクセルフラグメントをテクスチャ処理することは無駄 である。本アーキテクチャは、完全に閉塞されたフラグメントを無視して、可視 のピクセルフラグメントのみをテクスチャ処理するものであり、テクスチャメモ リ(第3図の参照番号20)からのトラフィックを削減する。 本文において言及されるシェーディングは、従来的な(固定式の)シェーディ ングアルゴリズムだけでなく、プログラム可能なシェーディング及び手順テクス チャ処理をも含み、それらのすべては、ピクセル毎に実行される計算を包含する 。本アーキテクチャは、完全に閉塞されたフラグメントを無視して、可視のピク セ ルフラグメントのみをシェーディングするので、より多くの計算がピクセル毎に 実行され、これらの計算によって要求される属性を供給するために使用されるバ ッファへの不要なアクセスもまた回避される。 第5図から8図は、本アーキテクチャによって実施される上述の手順及び演算 を要約して、初期の受取り及び準備からピクセル値毎の出力までのデータの処理 を示す補足的なフローチャートである。 一般のデータ準備ルーチンは、第5図に示され、適当な供給源(例えばインタ ーネットを経由して入手されるVRMLデータファイル)からデータを入手する ようにして、501から始まる。当該データは、例えばテクスチャ及び/又は三 角形の頂点におけるカラー値、曲面標準などを指定する補助データで三角形の頂 点座標を位置付ける圧縮データファイルを有するインデックス付きの曲面集合の 形式とする。502において、前記圧縮データファイルは、拡張され、当該補助 属性データは、503において引き出され記憶される。502の拡張されたデー タからは、各三角形の視野空間頂点データが、(504において)読み取られ、 それらの三角形は、続いて、505において二次元スクリーン空間に投影される 。 タイルベースのレンダリングが使用されるので、走査変換が、506において 引き受けられ、各三角形を一連のタイルに変換する。当該スクリーンの縁におい てピクセルカーネルのフットプリントマージンにのみ現われる三角形に関するよ うな余分なデータは、507での除去演算によって取り除かれる。次に、508 において、識別子が各三角形に対して割り当てられ、三角形の1つ以上のフラグ メントを担持するタイルは、(509において)タイルバッファの中に挿入され る。 三角形に対する識別子の割当てに続いて、そのマジックポイントが、510に おいて選択され、当該ポイントに関しては、s/z,t/z及び1/zが、対応 する増分値(デルタ)の512での計算の前に、(511において)計算される 。これらの計算された値は、主要属性を有し、導入手順の最終ステージ513が 、それらを主要属性記憶部(第13図の参照番号14)の中にロードする。 主要属性の処理は、第6図及び第7図に示されている。第6図の頭部に示され たように、ステップ513でロードアップされた主要属性バッファ14に加えて 、 キャッシュメモリ10Aが、(509でロードアップされた)三角形フラグメン トを含むタイルに対するバッファ24で共に設けられる。キャッシュ10Aは、 外部バッファ14、24からロードアップされる高速ローカル(オンチップ)メ モリを提供するものであり、第1の演算601は、タイルバッファ24からキャ ッシユ10Aへのフラグメントの読取りである。次に、前記キャッシュからは、 s/z,t/z及び1/zの値が、602において、各サンプリング点に関して 計算される。603において、s/z,t/z及び1/zの値が、補間され、そ れらの結果は当該キャッシュに戻される。 補間中に、I-O試験が、604において、各サンプリング点に関して実行さ れ、それらが三角形の境界線の内部又は外部に位置するのかを決定し、これに続 いて、当該点における1/zの値が、対応して位置決めされる他の三角形からの サンプル点の値と比較され(605)、前記ピクセルに三角形の寄与が考慮され るか又は拒絶されるかを決定する(606)。当該1/zの比較が成功である場 合、前記ピクセルフラグメントは、607においてフルフラグメント又は部分的 フラグメントとして分類される。 当該プラグメントに対する1/zの値及び前記スタックにおけるその他のピク セルフラグメントの値、更には、当該スタックが既に一杯であるか否かに依存し て、当該ピクセルフラグメントの寄与が、当該スタックに追加される。当該スタ ックが既に一杯である場合、608での当該スタックに空間を作るという作業は 、オーバーフロー(概ね最も後部のフラグメントの排除)を生じることになり、 これがサンプル点をカバーせずに残る場合、前記オーバーフローは、一貫性を維 持すべく、補償609に問題の当該又は各サンプル点を新しい最後のフラグメン トのタイルに移動させることを要求する。当該オーバーフローの問題が解決され ると、最新のフラグメントが、適切な位置において(深度でソートされる入力で )当該スタックの中に挿入され(610)、1/zに対して記憶された値は、6 11で更新される。607に続いて、当該スタックがまだ満たされないことが明 らかになる場合、単純な空間形成演算612が実行され、新しいフラグメントよ りも大きな深度を有する入力を1つだけ下に移動させ、それに続いて、挿入(6 10)及び更新(611)が前と同様に進行する。 I-O試験から先への上記演算が先行している間に、603からの補間された データは、613における優先待ち行列から始まって、614における1/zに 関する逆数の計算(即ちzを復元すること)へと続く、更なる演算処理を受ける ことになる。zの値を用いることで、S及びtの値が、(s/z)*z及び(t /z)*zを計算することによって615において元に戻され、S及びtに関す る整数値は、616において確定される。これらの値は、その後、第7図の頭部 に示されるように、当該フラグメントと共にピクセルフラグメントバッファ26 に記憶される。 前記フラグメントバッファからは、ピクセルフラグメントの各スタックが、7 01において引き出され、当該フラグメントデータは、702において補助処理 部におけるキャッシュメモリ12Aに読み取られる。703において、前記三角 形フラグメントによるタイルの可視のカバー領域の範囲が計算され、当該フラグ メントスタックは、704において更新される。 各タイル(フラグメント)は、このフラグメントがすべてのサンプル点をカバ ーするか否かに従って、705においてフルフラグメント又は部分的フラグメン トとして分類される。部分的なものであるならば、このサンプル点に関する1/ zの値が、706において比較され、前記三角形による可視のカバー領域の範囲 は、707において修正される。フルフラグメントのための705からの修正さ れないカバー範囲、又は708においてフィルタに適用される707からの修正 されたカバー範囲を使用して、値αが得られる。709において、αは、補助属 性処理ステージにおけるピクセルシェーディングステージに出力される。 第8図の補助属性処理ステージは、第4図及び5図の主要属性ステージと同様 に、単独チップの上に設けられるものとして意図され、オンチップキャッシュ1 2Aは、前記準備されたタイルデータを主要ステージから入力するために設けら れ、補助属性は、インデックス付きの曲面集合の展開において503において引 き出される。図示されたように、各々異なる種類の属性は、801における各三 角形の頂点に関するテクスチャ空間座標(u,v)によって指定されるテクスチ ャ値から始まって、並列に処理される。これらは、テクスチャバッファ(マップ 記憶部)20と結合されるビットマップテクスチャ処理ステージ803に送られ る出力を備えるパラメータ表示座標系を使用して、(s,t)において補間(8 02)される。プロセッサ803からの出力は、ピクセルシェーディングステー ジ804に送られる。図示されたように、805において指定される頂点毎の垂 線もまた、806において同様に補間され、同様に、ピクセルカラーもまた、8 07において三角形の頂点に関して指定されて、808において補間される。そ の他の属性の一般的な事例は、809において示され(これらは、(s,t)に おいて評価されるものでもある810)、三角形毎の属性は、811において示 される。プロセッサ803の場合と同様に、806,808,810,及び81 1の出力は、先行して計算されたαの値と共に、シェーディング装置804に対 する入力を提供する。 前記シェーディング装置の出力は、812におけるシェーディングされたピク セルフラグメントに関するアキュムレータに進み、813におけるピクセルのガ ンマ補正がそれに続き、このシェーディングされたピクセルは、814において 出力される。ガンマ補正は、アンチエイリアシングのためのガンマ補正が、低輝 度において最も重要なので、ワークステーションにおいて一般に行われる場合の ように、表示ドライバに放置されない。カラー成分毎に通常の8ビットまで切り 捨て、その後ガンマ補正を施すことが、アンチエイリアシング処理される縁に沿 って著しい凹凸を与えることがわかったが、切捨て前にガンマ補正を実行するこ とが、滑らかな縁を復元する。 上記にて説明された(s,t)の技法は、深度バッファ入力のサイズを縮小す るので、多数のテクスチャ、手順テクスチャ及びプログラム可能なシェーディン グ装置の使用が、属性の不足によって妥協されず、それどころか、アンチエイリ アシングの能力が、テクスチャ処理及びシェーディングによって妥協されない。 補間すべき必要な属性の数は、s/z,t/z及び1/zの3つに減らされるの に対し、三角形の内部−外部(I-O)試験、深度バッファリング及び後続する 据置きテクスチャ処理及びシェーディングステージに対する欠点のないインター フェースを提供する。 本開示を読めば、その他の修正は、当業者にとって明らかとなるであろう。そ のような修正は、当該設計、製造及び画像処理装置とその機器及び構成部分との 使用において既に公知であり、既に説明された特徴の代わり又はそれに加えて使 用されるその他の特徴を含んでもよい。請求項は、本出願において特定の特徴の 組合せに明確に述べられるが、本出願の開示の範囲は、それが何れかの請求項に おいて現在請求されているのと同じ発明に関係するか、及びそれが本発明と同じ 技術的問題の何れか又はすべてを軽減するかを、本文において明示的又は暗示的 に開示された何らかの新規な特徴又は新規な特徴の組合せ、或いはそれらの何ら かの一般化を包含するものと理解されるべきである。本出願人は、ここに、新し い請求項が本出願又はそこから導出される如何なる更なる出願の遂行中に、その ような特徴及び/又はそのような特徴の組合せに対して明確化されることも可能 であると指摘する。

Claims (1)

  1. 【特許請求の範囲】 1.画像平面上に投影されるべき多数の三角形の画像プリミティブから二次元ピ クセル画像をレンダリング処理する画像処理方法であり、当該方法において 、三角形の頂点に関して保持された値からの補間によって導出されるピクセ ル毎の属性値が、前記投影された三角形プリミティブ内の個々のピクセル上 にマッピングされる画像処理方法において、各三角形に関して: 投影に先立って、前記三角形は、当該三角形の個々の辺と一致する座標軸 (s,t)と前記辺の間の頂点と一致する原点とを備える個々の二次元座標 系によってパラメータ表示され; 投影の間に、一般化補間関数が、パラメータ表示座標系に関して適用され 、前記二次元座標系に関する前記三角形内の位置におけるパラメータ値を決 定し; 投影に続いて、前記三角形内の位置における当該決定されたパラメータ値 は、各頂点における1つ以上の属性に関して記憶された値からの寄与分を決 定し、各ピクセルにおける属性値を与え; すべての三角形からの対応するピクセル毎の属性値が、各ピクセルに関す る出力カラーを共同で決定する ことを特徴とする画像処理方法。 2.ピクセルは、zは当該ピクセルの深度値である透視訂正補間s/z,t/z 及び1/zを使用して、当該ピクセルの中心が三角形の内部又は外部にあるの かを決定するために試験される請求項1に記載の方法。 3.場所が三角形の内部又は外部かを決定する前記試験が、前記ピクセル中心の 所定の距離内に多数のサンプル点の各々において更に実行されることを特徴と する請求項2に記載の方法。 4.2つの三角形の交差によって定められる線は、前記多数のサンプル点におけ る深度の逆数1/zを使用して、各ピクセルにおいてアンチエイリアシング処 理されることを特徴とする請求項3に記載の方法。 5.画像平面上に投影されるべき多数の三角形の画像プリミティブを定めるデー タから二次元ピクセル画像をレンダリング処理するように構成される画像処理 装置であり、前記三角形の頂点に関して保持された値からピクセル毎の属性値 を導出するために配される補間手段と、前記投影された三角形プリミティブ内 の個々のピクセルの上に前記ピクセル毎の属性値をマッピングするために配さ れるデータ処理手段とを包含する画像処理装置において、前記装置は更に: 投影に先立って、前記三角形プリミティブを定める前記データを入力する ために結合され、更に、当該三角形の各辺と一致する座標軸(s,t)と前 記辺の間の頂点と一致する原点とを備える個々の二次元座標系によって各三 角形をパラメータ表示するために配される計算手段と; 前記二次元座標系に関する三角形内の位置におけるパラメータ値を導出す るために、各三角形に対して且つ前記パラメータ表示座標系に関して一般化 補間関数を適用すべく機能する投影手段と; 各ピクセルにおける属性値を得るために、更にはすべての三角形からピク セル毎の属性値を結合してピクセル毎のカラー値を出力するために、当該三 角形内の位置における前記決定されたパラメータ値から、各頂点における1 つ以上の属性に関する前記記憶された値からの寄与分を導出すべく構成され るピクセルシェーディング手段と を更に有することを特徴とする画像処理装置。 6.各スタックが、個々のピクセルに関連付けられて、当該ピクセルに衝突する 1つ以上の三角形のパラメータを指定する入力を保持して、多数のデータスタ ックを保持する記憶手段を更に有する請求項5に記載の装置。 7.前記スタック入力の所定数に達するまで、それらの個々の深度値によって決 定される順序で記憶されることを特徴とする請求項6に記載の装置。 8.処分又は拒絶された候補スタック入力からのデータを現存するスタック入力 に選択的に転送する手段を更に含むことを特徴とする請求項7に記載の装置。
JP51071199A 1997-08-01 1998-07-16 3dグラフィックスにおける属性補間のための方法及び装置 Expired - Lifetime JP4237271B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GBGB9716251.5A GB9716251D0 (en) 1997-08-01 1997-08-01 Attribute interpolation in 3d graphics
GB9716251.5 1997-08-01
PCT/IB1998/001089 WO1999006957A1 (en) 1997-08-01 1998-07-16 Method and apparatus for attribute interpolation in 3d graphics

Publications (2)

Publication Number Publication Date
JP2001501349A true JP2001501349A (ja) 2001-01-30
JP4237271B2 JP4237271B2 (ja) 2009-03-11

Family

ID=10816803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51071199A Expired - Lifetime JP4237271B2 (ja) 1997-08-01 1998-07-16 3dグラフィックスにおける属性補間のための方法及び装置

Country Status (7)

Country Link
US (1) US6204856B1 (ja)
EP (1) EP0934574B1 (ja)
JP (1) JP4237271B2 (ja)
KR (1) KR100504421B1 (ja)
DE (1) DE69811849T2 (ja)
GB (1) GB9716251D0 (ja)
WO (1) WO1999006957A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007536668A (ja) * 2004-05-03 2007-12-13 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ グラフィックスをレンダリングするためのグラフィックスパイプライン
US7719544B2 (en) 2002-06-20 2010-05-18 Microsoft Corporation Systems and methods for providing controllable texture sampling
JP2012252725A (ja) * 2008-01-23 2012-12-20 Intel Corp グラフィック・パフォーマンス改善のための方法、装置およびコンピュータ・プログラム・プロダクト

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7768512B1 (en) * 1998-08-10 2010-08-03 Via Technologies, Inc. System and method for rasterizing primitives using direct interpolation
US6339428B1 (en) * 1999-07-16 2002-01-15 Ati International Srl Method and apparatus for compressed texture caching in a video graphics system
US6433788B1 (en) * 1999-07-30 2002-08-13 Ati International Srl Dual fragment-cache pixel processing circuit and method therefore
GB9921777D0 (en) 1999-09-16 1999-11-17 Koninkl Philips Electronics Nv Method and apparatus for handling translucency in 3d graphics
IL136430A0 (en) * 2000-05-29 2001-06-14 Zviaguina Natalia Ray tracing method and system for determining visible parts of surfaces of three-dimensional objects and their parameters of shading accounting for light and shadow volumes
US7123277B2 (en) 2001-05-09 2006-10-17 Clairvoyante, Inc. Conversion of a sub-pixel format data to another sub-pixel data format
US20030002729A1 (en) * 2001-06-14 2003-01-02 Wittenbrink Craig M. System for processing overlapping data
WO2003017136A1 (en) * 2001-08-16 2003-02-27 Etagon Israel Ltd. Using associative memory to perform database operations
US7636095B2 (en) * 2002-09-06 2009-12-22 Ati Technologies, Inc. Pixel delta interpolation method and apparatus
US7301537B2 (en) * 2002-12-20 2007-11-27 Telefonaktiebolaget Lm Ericsson (Publ) Graphics processing apparatus, methods and computer program products using minimum-depth occlusion culling and zig-zag traversal
US7075530B2 (en) * 2003-02-27 2006-07-11 International Business Machines Corporation Fast lighting processors
US8860737B2 (en) * 2003-10-29 2014-10-14 Nvidia Corporation Programmable graphics processor for multithreaded execution of programs
US8174531B1 (en) 2003-10-29 2012-05-08 Nvidia Corporation Programmable graphics processor for multithreaded execution of programs
US7836276B2 (en) * 2005-12-02 2010-11-16 Nvidia Corporation System and method for processing thread groups in a SIMD architecture
US7139003B1 (en) 2003-12-15 2006-11-21 Nvidia Corporation Methods of processing graphics data including reading and writing buffers
US7053893B1 (en) * 2003-12-15 2006-05-30 Nvidia Corporation Position conflict detection and avoidance in a programmable graphics processor using tile coverage data
US7053904B1 (en) * 2003-12-15 2006-05-30 Nvidia Corporation Position conflict detection and avoidance in a programmable graphics processor
US20070080963A1 (en) * 2004-01-06 2007-04-12 Koninklijke Philips Electronics N.V. Method of rendering graphical objects
GB0524804D0 (en) * 2005-12-05 2006-01-11 Falanx Microsystems As Method of and apparatus for processing graphics
US7434032B1 (en) 2005-12-13 2008-10-07 Nvidia Corporation Tracking register usage during multithreaded processing using a scoreboard having separate memory regions and storing sequential register size indicators
US9965886B2 (en) * 2006-12-04 2018-05-08 Arm Norway As Method of and apparatus for processing graphics
US7692654B1 (en) * 2006-12-08 2010-04-06 Nvidia Corporation Nondeterministic pixel location and identification in a raster unit of a graphics pipeline
FR2917211A1 (fr) * 2007-06-08 2008-12-12 St Microelectronics Sa Procede et dispositif de generation d'images graphiques
GB0900700D0 (en) * 2009-01-15 2009-03-04 Advanced Risc Mach Ltd Methods of and apparatus for processing graphics
JP2011128713A (ja) * 2009-12-15 2011-06-30 Toshiba Corp 画像処理装置および画像処理プログラム
KR101359661B1 (ko) * 2012-03-05 2014-02-10 한국과학기술원 삼각형 메쉬로 표현된 3차원 물체를 DoSurface 표현 방법으로 변환하는 시스템 및 그 방법
US9317948B2 (en) 2012-11-16 2016-04-19 Arm Limited Method of and apparatus for processing graphics
GB2506706B (en) * 2013-04-02 2014-09-03 Imagination Tech Ltd Tile-based graphics
US10204391B2 (en) 2013-06-04 2019-02-12 Arm Limited Method of and apparatus for processing graphics
US9569811B2 (en) * 2014-06-26 2017-02-14 Qualcomm Incorporated Rendering graphics to overlapping bins
GB2553744B (en) 2016-04-29 2018-09-05 Advanced Risc Mach Ltd Graphics processing systems
KR102608466B1 (ko) 2016-11-22 2023-12-01 삼성전자주식회사 영상 처리 방법 및 영상 처리 장치
US11653588B2 (en) 2018-10-26 2023-05-23 Deere & Company Yield map generation and control system
US11467605B2 (en) 2019-04-10 2022-10-11 Deere & Company Zonal machine control
US11178818B2 (en) 2018-10-26 2021-11-23 Deere & Company Harvesting machine control system with fill level processing based on yield data
US11957072B2 (en) 2020-02-06 2024-04-16 Deere & Company Pre-emergence weed detection and mitigation system
US11641800B2 (en) 2020-02-06 2023-05-09 Deere & Company Agricultural harvesting machine with pre-emergence weed detection and mitigation system
US11240961B2 (en) 2018-10-26 2022-02-08 Deere & Company Controlling a harvesting machine based on a geo-spatial representation indicating where the harvesting machine is likely to reach capacity
US11589509B2 (en) 2018-10-26 2023-02-28 Deere & Company Predictive machine characteristic map generation and control system
US11079725B2 (en) 2019-04-10 2021-08-03 Deere & Company Machine control using real-time model
US11672203B2 (en) 2018-10-26 2023-06-13 Deere & Company Predictive map generation and control
US11778945B2 (en) 2019-04-10 2023-10-10 Deere & Company Machine control using real-time model
US11234366B2 (en) 2019-04-10 2022-02-01 Deere & Company Image selection for machine control
US11477940B2 (en) 2020-03-26 2022-10-25 Deere & Company Mobile work machine control based on zone parameter modification
US11874669B2 (en) 2020-10-09 2024-01-16 Deere & Company Map generation and control system
US11711995B2 (en) 2020-10-09 2023-08-01 Deere & Company Machine control using a predictive map
US11825768B2 (en) 2020-10-09 2023-11-28 Deere & Company Machine control using a predictive map
US11946747B2 (en) 2020-10-09 2024-04-02 Deere & Company Crop constituent map generation and control system
US11889788B2 (en) 2020-10-09 2024-02-06 Deere & Company Predictive biomass map generation and control
US11474523B2 (en) 2020-10-09 2022-10-18 Deere & Company Machine control using a predictive speed map
US11675354B2 (en) 2020-10-09 2023-06-13 Deere & Company Machine control using a predictive map
US11727680B2 (en) 2020-10-09 2023-08-15 Deere & Company Predictive map generation based on seeding characteristics and control
US11650587B2 (en) 2020-10-09 2023-05-16 Deere & Company Predictive power map generation and control system
US11845449B2 (en) 2020-10-09 2023-12-19 Deere & Company Map generation and control system
US11849671B2 (en) 2020-10-09 2023-12-26 Deere & Company Crop state map generation and control system
US11635765B2 (en) 2020-10-09 2023-04-25 Deere & Company Crop state map generation and control system
US11592822B2 (en) 2020-10-09 2023-02-28 Deere & Company Machine control using a predictive map
US11871697B2 (en) 2020-10-09 2024-01-16 Deere & Company Crop moisture map generation and control system
US11864483B2 (en) 2020-10-09 2024-01-09 Deere & Company Predictive map generation and control system
US11849672B2 (en) 2020-10-09 2023-12-26 Deere & Company Machine control using a predictive map
US11895948B2 (en) 2020-10-09 2024-02-13 Deere & Company Predictive map generation and control based on soil properties
US11927459B2 (en) 2020-10-09 2024-03-12 Deere & Company Machine control using a predictive map
US11844311B2 (en) 2020-10-09 2023-12-19 Deere & Company Machine control using a predictive map
US11889787B2 (en) 2020-10-09 2024-02-06 Deere & Company Predictive speed map generation and control system
KR102253241B1 (ko) 2020-10-13 2021-05-20 (주)티에스엠 소결합금 전기 도금방법 및 도금시스템
CN115147579B (zh) * 2022-09-01 2022-12-13 芯动微电子科技(珠海)有限公司 一种扩展图块边界的分块渲染模式图形处理方法及系统

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0319165B1 (en) 1987-12-04 1995-10-18 EVANS & SUTHERLAND COMPUTER CORPORATION System for using barycentric coordinates as for polygon interpolation
US5361386A (en) 1987-12-04 1994-11-01 Evans & Sutherland Computer Corp. System for polygon interpolation using instantaneous values in a variable
CA1309198C (en) 1987-12-10 1992-10-20 Carlo J. Evangelisti Parallel rendering of smoothly shaded color triangles with anti-aliased edges for a three dimensional color display
US5097427A (en) * 1988-07-06 1992-03-17 Hewlett-Packard Company Texture mapping for computer graphics display controller system
US5224208A (en) * 1990-03-16 1993-06-29 Hewlett-Packard Company Gradient calculation for texture mapping
US5307450A (en) * 1991-02-19 1994-04-26 Silicon Graphics, Inc. Z-subdivision for improved texture mapping
US5377313A (en) 1992-01-29 1994-12-27 International Business Machines Corporation Computer graphics display method and system with shadow generation
US5684939A (en) * 1993-07-09 1997-11-04 Silicon Graphics, Inc. Antialiased imaging with improved pixel supersampling
GB9324638D0 (en) * 1993-12-01 1994-01-19 Philips Electronics Uk Ltd Image processing
US5798762A (en) 1995-05-10 1998-08-25 Cagent Technologies, Inc. Controlling a real-time rendering engine using a list-based control mechanism
US5852443A (en) * 1995-08-04 1998-12-22 Microsoft Corporation Method and system for memory decomposition in a graphics rendering system

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7719544B2 (en) 2002-06-20 2010-05-18 Microsoft Corporation Systems and methods for providing controllable texture sampling
JP2007536668A (ja) * 2004-05-03 2007-12-13 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ グラフィックスをレンダリングするためのグラフィックスパイプライン
US8059133B2 (en) 2004-05-03 2011-11-15 Trident Microsystems (Far East) Ltd. Graphics pipeline for rendering graphics
JP2012252725A (ja) * 2008-01-23 2012-12-20 Intel Corp グラフィック・パフォーマンス改善のための方法、装置およびコンピュータ・プログラム・プロダクト
US10373370B2 (en) 2008-01-23 2019-08-06 Intel Corporation Method, apparatus, and computer program product for improved graphics performance
US11222462B2 (en) 2008-01-23 2022-01-11 Intel Corporation Method, apparatus, and computer program product for improved graphics performance
US11361498B2 (en) 2008-01-23 2022-06-14 Intel Corporation Method, apparatus, and computer program product for improved graphics performance

Also Published As

Publication number Publication date
EP0934574A1 (en) 1999-08-11
GB9716251D0 (en) 1997-10-08
WO1999006957A1 (en) 1999-02-11
JP4237271B2 (ja) 2009-03-11
KR20000068684A (ko) 2000-11-25
DE69811849T2 (de) 2003-11-06
KR100504421B1 (ko) 2005-07-29
US6204856B1 (en) 2001-03-20
EP0934574B1 (en) 2003-03-05
DE69811849D1 (de) 2003-04-10

Similar Documents

Publication Publication Date Title
JP4237271B2 (ja) 3dグラフィックスにおける属性補間のための方法及び装置
US11657565B2 (en) Hidden culling in tile-based computer generated images
JP5185418B2 (ja) 透光性3dグラフィックをレンダリングする方法及び装置
KR970003325B1 (ko) 화소 영상 렌더링 방법 및 컴퓨터 그래픽 디스플레이 시스템
TWI448983B (zh) 三維物體之三維模型之顯現方法與系統
US6771264B1 (en) Method and apparatus for performing tangent space lighting and bump mapping in a deferred shading graphics processor
US6229553B1 (en) Deferred shading graphics pipeline processor
JP3203160B2 (ja) ボリューム・レンダリング装置及び方法
US6359619B1 (en) Method and apparatus for multi-phase rendering
KR20050030595A (ko) 화상 처리 장치 및 그 방법
US6577307B1 (en) Anti-aliasing for three-dimensional image without sorting polygons in depth order
JP2572515B2 (ja) 画素処理方法及び装置並びにグラフィックバッファ
JP2009517770A (ja) ディスプレースクリーン上に立体画像をレンダリングするコンピュータグラフィックスプロセッサならびにその方法
KR20050030569A (ko) 화상 처리 장치 및 그 방법
US6501481B1 (en) Attribute interpolation in 3D graphics
EP0727764A1 (en) 3D graphics apparatus
KR20010012841A (ko) 화상 처리 장치 및 화상 처리 방법
Pajarola et al. DMesh: Fast depth-image meshing and warping
Hormann et al. A quadrilateral rendering primitive
KR100256472B1 (ko) 사용자가 정의한 룸 및 윈도우를 이용하는 효율적인 렌더링
GB2350993A (en) Generation of mixed semitransparent and opaque objects on a computer display screen.
US5751290A (en) Three dimensional graphics system and method with correction to z buffer value errors
JP2004054634A (ja) 画像処理装置およびその方法
JP2006195939A (ja) シャドウ・シルエット・アンチエリアス回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080401

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080701

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080811

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081218

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111226

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111226

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111226

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111226

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121226

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121226

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131226

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term