JP2001326102A - Laminated semiconductor ceramic device and method of manufacturing the same - Google Patents
Laminated semiconductor ceramic device and method of manufacturing the sameInfo
- Publication number
- JP2001326102A JP2001326102A JP2000141705A JP2000141705A JP2001326102A JP 2001326102 A JP2001326102 A JP 2001326102A JP 2000141705 A JP2000141705 A JP 2000141705A JP 2000141705 A JP2000141705 A JP 2000141705A JP 2001326102 A JP2001326102 A JP 2001326102A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor ceramic
- laminated
- laminate
- internal electrode
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thermistors And Varistors (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は積層型半導体セラ
ミック素子およびその製造方法に関し、特にたとえば、
回路の過電流保護用として用いられる積層型半導体セラ
ミック素子およびその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer semiconductor ceramic device and a method of manufacturing the same, and more particularly to, for example,
The present invention relates to a multilayer semiconductor ceramic element used for overcurrent protection of a circuit and a method of manufacturing the same.
【０００２】[0002]
【従来の技術】チタン酸バリウム系半導体セラミック
は、常温では比抵抗が小さく、ある温度（キュリー温
度）を超えると急激に抵抗が上昇するという正の抵抗温
度特性（ＰＴＣ特性）を有しており、従来より温度制
御、電流制御、定温度発熱などの用途に広く用いられて
いる。中でも、回路用として用いられる過電流保護素子
では、小型で高耐圧を維持しながら、特に室温におい
て、より低抵抗化されていることが要望されている。2. Description of the Related Art Barium titanate-based semiconductor ceramics have a positive resistance-temperature characteristic (PTC characteristic) in which the specific resistance is small at normal temperature and the resistance rises sharply above a certain temperature (Curie temperature). It has been widely used for applications such as temperature control, current control, and constant temperature heat generation. In particular, overcurrent protection elements used for circuits are required to have a smaller resistance while maintaining a high withstand voltage, particularly at room temperature.
【０００３】このような要望に対応するものとして、た
とえば特開昭５７−６０８０２号公報には、積層型の半
導体セラミック素子が提案されている。この半導体セラ
ミック素子は、チタン酸バリウムを主成分とする半導体
セラミック層と、Ｐｔ−Ｐｄ合金からなる内部電極とを
交互に積層した基体を含み、これらの内部電極に接続さ
れた外部電極を形成したものである。この基体は、たと
えばセラミックグリーンシートと内部電極材料とを積層
したのち、一体焼成することによって作製される。この
ような積層構造を採用することにより、半導体セラミッ
ク素子全体としての内部電極の面積を大きくすることが
でき、室温における低抵抗化を図ることができるととも
に、素子自体の小型化も図ることができる。To meet such a demand, for example, Japanese Patent Laying-Open No. 57-60802 proposes a laminated semiconductor ceramic device. This semiconductor ceramic element includes a base body in which semiconductor ceramic layers containing barium titanate as a main component and internal electrodes made of a Pt-Pd alloy are alternately laminated, and external electrodes connected to these internal electrodes are formed. Things. This substrate is produced by, for example, laminating a ceramic green sheet and an internal electrode material and then firing them integrally. By employing such a laminated structure, the area of the internal electrode as the whole semiconductor ceramic element can be increased, the resistance at room temperature can be reduced, and the element itself can be reduced in size. .
【０００４】しかしながら、このような積層型半導体セ
ラミック素子では、内部電極の材料としてＰｔ−Ｐｄ合
金を用いているため、内部電極と半導体セラミック層と
の間でオーミック接触が得られにくく、オーミック接触
が得られない場合、室温における抵抗値が大幅に上昇す
るという問題がある。However, in such a laminated semiconductor ceramic device, since a Pt-Pd alloy is used as a material of the internal electrode, it is difficult to obtain an ohmic contact between the internal electrode and the semiconductor ceramic layer, and the ohmic contact is not obtained. If not, there is a problem that the resistance value at room temperature increases significantly.
【０００５】そこで、特開平６−１５１１０３号公報に
おいて、ＮｉまたはＮｉ含有合金のようなＮｉ系金属を
用いた積層型セラミック素子が提案されている。このよ
うなＮｉ系金属からなる内部電極は、半導体セラミック
層と良好なオーミック接触を示すため、室温における抵
抗値の上昇を防止することができる。Therefore, Japanese Patent Application Laid-Open No. 6-151103 proposes a multilayer ceramic element using a Ni-based metal such as Ni or an Ni-containing alloy. Since such an internal electrode made of a Ni-based metal shows good ohmic contact with the semiconductor ceramic layer, it is possible to prevent an increase in resistance at room temperature.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、内部電
極としてＮｉ系金属を用いた場合、通常の大気中におい
て焼成すると、Ｎｉ系金属が酸化してしまうため、還元
雰囲気中で焼成が行われる。ところが、還元雰囲気中で
焼成を行うと、半導体セラミック層のＰＴＣ特性が得ら
れないため、還元雰囲気中で焼成したのち、Ｎｉ系金属
が酸化されない程度の比較的低温で半導体セラミック層
の再酸化処理を行なう必要がある。しかしながら、この
ような方法で作製した積層型半導体セラミック素子で
は、温度変化による抵抗変化幅が２桁未満と小さくなっ
てしまうという問題がある。However, when a Ni-based metal is used as the internal electrode, firing in a normal atmosphere oxidizes the Ni-based metal, so that firing is performed in a reducing atmosphere. However, if firing is performed in a reducing atmosphere, the PTC characteristics of the semiconductor ceramic layer cannot be obtained. Therefore, after firing in a reducing atmosphere, the semiconductor ceramic layer is reoxidized at a relatively low temperature that does not oxidize the Ni-based metal. Need to be done. However, the multilayer semiconductor ceramic device manufactured by such a method has a problem that the resistance change width due to a temperature change is reduced to less than two digits.
【０００７】それゆえに、この発明の主たる目的は、半
導体セラミック層と内部電極との間にオーミック接触が
得られるとともに、小型で、室温における抵抗値が低
く、かつ温度変化による抵抗変化幅が十分な値を有する
積層型半導体セラミック素子と、その製造方法を提供す
ることである。Therefore, a main object of the present invention is to obtain an ohmic contact between a semiconductor ceramic layer and an internal electrode, to be small, to have a low resistance at room temperature, and to have a sufficient resistance change width due to a temperature change. It is an object of the present invention to provide a laminated semiconductor ceramic element having a high value and a method for manufacturing the same.
【０００８】[0008]
【課題を解決するための手段】この発明は、半導体セラ
ミック層とＮｉを含む内部電極とが交互に積層された基
体を含む正の抵抗温度特性を有する積層型半導体セラミ
ック素子の製造方法であって、セラミックグリーンシー
トとＮｉを含む内部電極材料層との積層体を還元雰囲気
中で焼成したのち、再酸化することにより基体を形成す
る工程を含み、積層体の焼成時に還元雰囲気をつくるた
めに導入される還元ガスの滞留時間が６０秒以下である
ことを特徴とする、積層型半導体セラミック素子の製造
方法である。また、この発明は、半導体セラミック層と
Ｎｉを含む内部電極とが交互に積層された基体を含む正
の抵抗温度特性を有する積層型半導体セラミック素子で
あって、上述の積層型半導体セラミック素子の製造方法
によって製造された、積層型半導体セラミック素子であ
る。SUMMARY OF THE INVENTION The present invention is a method of manufacturing a laminated semiconductor ceramic device having a positive resistance temperature characteristic, including a substrate in which a semiconductor ceramic layer and an internal electrode containing Ni are alternately laminated. A process of firing a laminate of ceramic green sheets and an internal electrode material layer containing Ni in a reducing atmosphere and then re-oxidizing to form a substrate. A residence time of the reducing gas to be applied is 60 seconds or less. According to another aspect of the present invention, there is provided a laminated semiconductor ceramic device having a positive resistance temperature characteristic including a substrate in which a semiconductor ceramic layer and an internal electrode containing Ni are alternately laminated. It is a laminated semiconductor ceramic element manufactured by the method.
【０００９】積層型半導体セラミック素子の内部電極の
材料としてＮｉ系金属を用いることにより、内部電極と
半導体セラミック層との間にオーミック接触を得ること
ができる。また、積層体の焼成時に導入される還元ガス
の滞留時間が積層型半導体セラミック素子の抵抗変化幅
に影響を及ぼすことを発見し、還元ガスの滞留時間を６
０秒以下とすることにより、温度変化による半導体セラ
ミック層の抵抗変化幅が３．５桁以上という大きい変化
幅を有する半導体セラミック層が得られることを見出し
た。さらに好ましくは、還元ガスの滞留時間を３０秒以
下とすることにより、温度変化による半導体セラミック
層の抵抗変化幅が４．０桁以上という極めて急峻な変化
幅を有する半導体セラミック層が得られることを見出し
た。なお、還元ガスとは、焼成時に還元雰囲気をつくる
ために導入されるガスのことであり、通常は窒素や水素
などのガスである。また、還元ガスの滞留時間とは、焼
成炉内の有効体積を導入される還元ガスの総量で除する
ことにより算出される時間である。By using a Ni-based metal as the material of the internal electrode of the laminated semiconductor ceramic element, an ohmic contact can be obtained between the internal electrode and the semiconductor ceramic layer. Further, they have found that the residence time of the reducing gas introduced during the firing of the laminate affects the resistance change width of the laminated semiconductor ceramic element,
It has been found that by setting the time to 0 second or less, a semiconductor ceramic layer having a large change width of 3.5 digits or more in resistance of the semiconductor ceramic layer due to temperature change can be obtained. More preferably, by setting the residence time of the reducing gas to 30 seconds or less, it is possible to obtain a semiconductor ceramic layer having a very steep change width of 4.0 digits or more in resistance change width of the semiconductor ceramic layer due to temperature change. I found it. Note that the reducing gas is a gas introduced to create a reducing atmosphere during firing, and is usually a gas such as nitrogen or hydrogen. The residence time of the reducing gas is a time calculated by dividing the effective volume in the firing furnace by the total amount of the introduced reducing gas.
【００１０】この発明の上述の目的，その他の目的，特
徴および利点は、図面を参照して行う以下の発明の実施
の形態の詳細な説明から一層明らかとなろう。The above and other objects, features and advantages of the present invention will become more apparent from the following detailed description of embodiments of the present invention with reference to the accompanying drawings.
【００１１】[0011]
【発明の実施の形態】図１は、この発明の積層型半導体
セラミック素子の一例を示す図解図である。積層型半導
体セラミック素子１０は、基体１２を含む。基体１２
は、半導体セラミック層１４と内部電極１６とを交互に
積層したものである。内部電極１６の隣接するものは、
互いに基体１２の反対側の側面に引き出される。そし
て、内部電極１６が引き出された基体１２の側面には、
外部電極１８，２０が形成される。したがって、基体１
２の対向側面に形成された外部電極１８，２０には、隣
接する内部電極１６が交互に接続される。FIG. 1 is an illustrative view showing one example of a laminated semiconductor ceramic device of the present invention. The multilayer semiconductor ceramic device 10 includes a base 12. Base 12
Is obtained by alternately laminating semiconductor ceramic layers 14 and internal electrodes 16. The adjacent one of the internal electrodes 16 is
The two are drawn out on opposite sides of the base 12. Then, on the side surface of the base 12 from which the internal electrodes 16 are drawn,
External electrodes 18 and 20 are formed. Therefore, the base 1
Adjacent internal electrodes 16 are alternately connected to the external electrodes 18 and 20 formed on the two opposing side surfaces.
【００１２】半導体セラミック層１４は、たとえばチタ
ン酸バリウム系半導体セラミック粉末を焼結させること
によって得られる。このチタン酸バリウム系半導体セラ
ミック材料において、必要に応じて、Ｂａの一部をＣ
ａ，Ｓｒ，Ｐｂなどで置換してもよく、またＴｉの一部
をＳｎ，Ｚｒなどで置換してもよい。また、このような
チタン酸バリウム系半導体セラミック材料中に含まれる
半導体化剤は、ドナー元素と呼ばれるものであるが、こ
のようなドナー元素としては、Ｌａ，Ｙ，Ｓｍ，Ｃｅ，
Ｄｙ，Ｇｄなどの希土類元素や、Ｎｂ，Ｔａ，Ｂｉ，Ｓ
ｂ，Ｗなどの遷移元素を用いることができる。さらに、
このようなチタン酸バリウム系半導体セラミック材料に
対して、必要に応じて、ＳｉＯ2 やＭｎなどを添加して
もよい。なお、チタン酸バリウム系半導体セラミック材
料のＢａサイト／Ｔｉサイト比や、焼結体の磁器粒径に
ついては、特段の限定をされるものではないが、Ｂａサ
イト／Ｔｉサイト比は、０．９９０以上、１．０１０以
下であることが好ましく、また、磁器粒径は平均で２μ
ｍ以下であることが好ましい。The semiconductor ceramic layer 14 is obtained, for example, by sintering a barium titanate-based semiconductor ceramic powder. In this barium titanate-based semiconductor ceramic material, if necessary, a part of Ba may be replaced with C.
a, Sr, Pb, or the like, or a part of Ti may be replaced with Sn, Zr, or the like. Further, the semiconducting agent contained in such a barium titanate-based semiconductor ceramic material is called a donor element. Examples of such a donor element include La, Y, Sm, Ce,
Rare earth elements such as Dy, Gd, Nb, Ta, Bi, S
Transition elements such as b and W can be used. further,
If necessary, SiO 2 or Mn may be added to such a barium titanate-based semiconductor ceramic material. The Ba site / Ti site ratio of the barium titanate-based semiconductor ceramic material and the porcelain particle size of the sintered body are not particularly limited, but the Ba site / Ti site ratio is 0.990. It is preferably at least 1.010 and the porcelain particle size is 2 μm on average.
m or less.
【００１３】また、内部電極１６に含まれる導電成分と
しては、Ｎｉ系金属、Ｍｏ系金属、Ｃｒ系金属、または
これらの合金を用いることができるが、半導体セラミッ
ク層１４との間で確実なオーミック接触を得ることがで
きるという点から、特にＮｉ系金属を用いることが好ま
しい。一方、外部電極１８，２０に含まれる導電成分と
しては、Ａｇ，Ｐｄ、またはこれらの合金などを用いる
ことができるが、内部電極１６の場合に比べると、その
金属の種類に関して、それほど限定されるものではな
い。As a conductive component contained in the internal electrode 16, a Ni-based metal, a Mo-based metal, a Cr-based metal, or an alloy thereof can be used. From the viewpoint that contact can be obtained, it is particularly preferable to use a Ni-based metal. On the other hand, Ag, Pd, an alloy thereof, or the like can be used as the conductive component included in the external electrodes 18 and 20, but the type of the metal is much less than that of the internal electrode 16. Not something.
【００１４】この積層型半導体セラミック素子１０を作
製するには、半導体セラミック材料で形成されたセラミ
ックグリーンシート上に内部電極材料を印刷し、このセ
ラミックグリーンシートを複数枚積層することにより、
積層体が得られる。この積層体を還元雰囲気中で焼成
し、さらに大気中において再酸化処理を行うことによっ
て基体１２が形成される。なお、焼成時の還元雰囲気を
つくるために、焼成炉内に窒素や水素などの還元ガスが
導入されるが、焼成炉内の還元ガスの滞留時間は６０秒
以下、さらに好ましくは３０秒以下となるように設定さ
れる。そして、得られた基体１２の端部に外部電極用材
料を塗布し、焼き付けることにより、外部電極１８，２
０が形成される。このようにして得られた積層型半導体
セラミック素子１０は、室温における抵抗値は低く、キ
ュリー温度を超えると急激に抵抗値が上昇するような正
の抵抗温度特性を有する素子となる。したがって、この
積層型半導体セラミック素子１０は、たとえば回路の過
電流保護用素子として用いることができる。In order to manufacture the laminated semiconductor ceramic device 10, an internal electrode material is printed on a ceramic green sheet formed of a semiconductor ceramic material, and a plurality of the ceramic green sheets are laminated.
A laminate is obtained. The laminate 12 is fired in a reducing atmosphere, and then re-oxidized in the air to form the base 12. In order to create a reducing atmosphere during firing, a reducing gas such as nitrogen or hydrogen is introduced into the firing furnace, and the residence time of the reducing gas in the firing furnace is 60 seconds or less, more preferably 30 seconds or less. Is set to Then, a material for an external electrode is applied to the end of the obtained base 12 and baked, so that the external electrodes 18 and 2 are coated.
0 is formed. The multilayer semiconductor ceramic device 10 thus obtained has a low resistance at room temperature, and has a positive resistance-temperature characteristic in which the resistance rapidly rises above the Curie temperature. Therefore, the laminated semiconductor ceramic element 10 can be used, for example, as a circuit overcurrent protection element.
【００１５】この積層型半導体セラミック素子１０で
は、焼成炉内における還元ガスの滞留時間を６０秒以下
とした還元雰囲気中で積層体を焼成し、再酸化処理をす
ることにより、室温における抵抗値が低く、しかも温度
変化による抵抗変化率が３．５桁以上の素子とすること
ができる。そのため、低抵抗で小型の積層型半導体セラ
ミック素子１０を得ることができる。また、内部電極材
料としてＮｉ系金属を用いることにより、内部電極１６
と半導体セラミック層１４との間にオーミック接触を得
ることができ、室温における抵抗値を低くすることがで
きる。In the laminated semiconductor ceramic device 10, the laminate is fired in a reducing atmosphere in which the residence time of the reducing gas in the firing furnace is 60 seconds or less, and re-oxidation treatment is performed. An element having a low resistance and a rate of change in resistance due to temperature change of 3.5 digits or more can be obtained. Therefore, a small-sized laminated semiconductor ceramic device 10 with low resistance can be obtained. Also, by using a Ni-based metal as the internal electrode material,
Ohmic contact can be obtained between the semiconductor layer and the semiconductor ceramic layer 14, and the resistance at room temperature can be reduced.
【００１６】[0016]
【実施例】出発原料として、ＢａＣＯ3 ，ＳｒＣＯ3 ，
ＴｉＯ2 および硝酸サマリウム溶液を用い、Ｂａ／Ｔｉ
＝１．００４、Ｓｍ／Ｔｉ＝０．００１２となるように
秤量し、純水およびＰＳＺ５Φの玉石を用いて５時間ボ
ールミルによる混合を行なった。次に、この混合液を蒸
発乾燥し、得られた混合粉を１０００〜１２００℃の温
度で２時間仮焼した。この仮焼粉に純水を加え、ＰＳＺ
５Φの玉石を用いて、５〜３０時間ボールミルによる粉
砕を行ない、蒸発乾燥して粉砕済み仮焼粉末を得た。こ
の粉砕済み仮焼粉末に、有機溶剤、有機バインダおよび
可塑剤などを添加して、セラミックスラリーとした。こ
のセラミックスラリーを用いて、ドクターブレード法に
より成形し、セラミックグリーンシートを得た。EXAMPLES As starting materials, BaCO 3 , SrCO 3 ,
Ba / Ti using TiO 2 and samarium nitrate solution
= 1.004 and Sm / Ti = 0.0012, and mixed by a ball mill for 5 hours using pure water and a cobblestone of PSZ5Φ. Next, this mixed solution was evaporated to dryness, and the obtained mixed powder was calcined at a temperature of 1000 to 1200 ° C. for 2 hours. Pure water is added to this calcined powder, and PSZ
Using a 5φ cobblestone, pulverization was performed by a ball mill for 5 to 30 hours, followed by evaporation and drying to obtain pulverized calcined powder. An organic solvent, an organic binder, a plasticizer, and the like were added to the ground calcined powder to obtain a ceramic slurry. This ceramic slurry was used to form a ceramic green sheet by a doctor blade method.
【００１７】そして、セラミックグリーンシートの特定
のものの上に、内部電極を形成するために、Ｎｉを含有
する導電性ペーストをスクリーン印刷し、図１に示すよ
うな構造が得られるように、導電性ペーストを印刷した
セラミックグリーンシートを積層し、その上下に導電性
ペーストを印刷していないセラミックグリーンシートを
積層した。これを加圧し、切断することによって、基体
となるべき積層体を得た。Then, a conductive paste containing Ni is screen-printed on a specific one of the ceramic green sheets to form internal electrodes, and the conductive paste is formed so as to obtain a structure as shown in FIG. Ceramic green sheets on which the paste was printed were laminated, and ceramic green sheets on which the conductive paste was not printed were laminated above and below the ceramic green sheets. This was pressed and cut to obtain a laminate to be a substrate.
【００１８】得られた積層体を、大気中で脱バインダ処
理したのち、水素／窒素＝３．３／１００の雰囲気で還
元焼成を行ない、焼結された基体を得た。なお、この還
元雰囲気を得るために導入される還元ガスは窒素と水素
であるが、そのガス総量を同時に１０Ｌ／分〜５０Ｌ／
分まで変化させた。さらに、導入される還元ガスの滞留
時間については、炉内の有効体積を還元ガスの総量で除
することによって算出した。そして、還元焼成後の基体
について、大気中において６００〜１０００℃で１時間
再酸化処理を施した。そののち、基体の両端部にオーミ
ック銀ペーストを塗布し、大気中で焼き付けることによ
り、外部電極を形成した積層型半導体セラミック素子を
得た。得られた積層型半導体セラミック素子は、概ね、
３．２ｍｍの長さ方向寸法、２．５ｍｍの幅方向寸法お
よび１．０ｍｍの厚み方向寸法を有するものであった。After the obtained laminate was subjected to a binder removal treatment in the air, reduction firing was performed in an atmosphere of hydrogen / nitrogen = 3.3 / 100 to obtain a sintered substrate. The reducing gas introduced to obtain this reducing atmosphere is nitrogen and hydrogen, and the total amount of the reducing gas is 10 L / min to 50 L / min.
Minutes. Furthermore, the residence time of the introduced reducing gas was calculated by dividing the effective volume in the furnace by the total amount of the reducing gas. Then, the substrate after reduction firing was subjected to a reoxidation treatment at 600 to 1000 ° C. for 1 hour in the air. Thereafter, an ohmic silver paste was applied to both ends of the base and baked in the air to obtain a laminated semiconductor ceramic element having external electrodes formed thereon. The obtained laminated semiconductor ceramic element is generally
It had a length dimension of 3.2 mm, a width dimension of 2.5 mm, and a thickness dimension of 1.0 mm.
【００１９】このようにして得られた各積層型半導体セ
ラミック素子の室温における抵抗値および温度変化によ
る抵抗変化幅を求めた。室温における抵抗値は、デジタ
ルボルトメータを用いて４端子法で測定することによっ
て求めた。また、温度変化による抵抗変化幅（桁）は、
室温から２５０℃までにおける最大抵抗値を最小抵抗値
で除し、その常用対数を求めることによって算出した。
そして、これらの評価結果を表１に示した。なお、表１
において、＊印を付した試料番号は、この発明の範囲外
のものであることを示す。The resistance value at room temperature and the resistance change width due to temperature change of each of the thus obtained multilayer semiconductor ceramic devices were determined. The resistance value at room temperature was determined by measuring with a four-terminal method using a digital voltmeter. The resistance change width (digit) due to temperature change is
It was calculated by dividing the maximum resistance value from room temperature to 250 ° C. by the minimum resistance value and obtaining the common logarithm.
Table 1 shows the evaluation results. Table 1
In the above, sample numbers marked with * indicate that they are outside the scope of the present invention.
【００２０】[0020]
【表１】 [Table 1]
【００２１】試料番号１，２，３，４からわかるよう
に、還元ガスの滞留時間が６０秒以下である積層型半導
体セラミック素子では、室温における抵抗値が０．２Ω
以下であり、温度変化による抵抗変化幅が３．５桁以上
の特性が得られている。この中でも、特に試料番号１，
２，３のように、還元ガスの滞留時間が３０秒以下であ
る積層型半導体セラミック素子では、室温における抵抗
値が０．２Ω以下であり、温度変化による抵抗変化幅が
４．０桁以上という極めて急峻なＰＴＣ特性が得られて
いる。As can be seen from Sample Nos. 1, 2, 3, and 4, the resistance value of the laminated semiconductor ceramic element having a reducing gas residence time of 60 seconds or less at room temperature is 0.2Ω.
That is, a characteristic in which the resistance change width due to the temperature change is 3.5 digits or more is obtained. Among them, especially sample number 1,
In the multilayer semiconductor ceramic element having a reducing gas residence time of 30 seconds or less as described in 2 and 3, the resistance at room temperature is 0.2Ω or less, and the resistance change width due to temperature change is 4.0 digits or more. Extremely steep PTC characteristics are obtained.
【００２２】それに対して、試料番号５，６のように、
還元ガスの滞留時間が６０秒を超えると、温度変化によ
る抵抗変化幅が３．５桁を下回ってしまう。On the other hand, as shown in sample numbers 5 and 6,
If the residence time of the reducing gas exceeds 60 seconds, the resistance change width due to the temperature change will be less than 3.5 digits.
【００２３】[0023]
【発明の効果】この発明によれば、室温における抵抗値
が０．２Ω以下と低く、温度変化による抵抗変化幅が
３．５桁以上という十分な抵抗変化幅を有し、回路の過
電流保護素子として好適な小型の積層型半導体セラミッ
ク素子を得ることができる。According to the present invention, the resistance value at room temperature is as low as 0.2Ω or less, and the resistance change width due to temperature change is 3.5 digits or more. It is possible to obtain a small laminated semiconductor ceramic element suitable as an element.
【図１】この発明の積層型半導体セラミック素子の一例
を示す図解図である。FIG. 1 is an illustrative view showing one example of a laminated semiconductor ceramic device of the present invention;
１０ 積層型半導体セラミック素子 １２ 基体 １４ 半導体セラミック層 １６ 内部電極 １８，２０ 外部電極 DESCRIPTION OF SYMBOLS 10 Laminated semiconductor ceramic element 12 Base 14 Semiconductor ceramic layer 16 Internal electrode 18, 20 External electrode
───────────────────────────────────────────────────── フロントページの続き (72)発明者 新見 秀明 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 Ｆターム(参考） 5E034 AA07 AB01 DA07 DC05 DE09 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Hideaki Niimi 2-26-10 Tenjin, Nagaokakyo-shi, Kyoto F-term in Murata Manufacturing Co., Ltd. (reference) 5E034 AA07 AB01 DA07 DC05 DE09
Claims (2)
極とが交互に積層された基体を含む正の抵抗温度特性を
有する積層型半導体セラミック素子の製造方法であっ
て、 セラミックグリーンシートとＮｉを含む内部電極材料層
との積層体を還元雰囲気中で焼成したのち、再酸化する
ことにより前記基体を形成する工程を含み、 前記積層体の焼成時に還元雰囲気をつくるために導入さ
れる還元ガスの滞留時間が６０秒以下であることを特徴
とする、積層型半導体セラミック素子の製造方法。1. A method for manufacturing a laminated semiconductor ceramic element having a positive resistance temperature characteristic and comprising a substrate in which a semiconductor ceramic layer and an internal electrode containing Ni are alternately laminated, comprising a ceramic green sheet and Ni. A step of firing the laminate with the internal electrode material layer in a reducing atmosphere and then re-oxidizing the base to form a base, and a stagnation of a reducing gas introduced to create a reducing atmosphere during the firing of the laminate. A method for manufacturing a laminated semiconductor ceramic device, wherein the time is 60 seconds or less.
極とが交互に積層された基体を含む正の抵抗温度特性を
有する積層型半導体セラミック素子であって、 請求項１に記載の積層型半導体セラミック素子の製造方
法によって製造された、積層型半導体セラミック素子。2. A multilayer semiconductor ceramic element having a positive resistance temperature characteristic including a substrate in which a semiconductor ceramic layer and an internal electrode containing Ni are alternately laminated, wherein the multilayer semiconductor ceramic according to claim 1. A multilayer semiconductor ceramic device manufactured by a device manufacturing method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000141705A JP2001326102A (en) | 2000-05-15 | 2000-05-15 | Laminated semiconductor ceramic device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000141705A JP2001326102A (en) | 2000-05-15 | 2000-05-15 | Laminated semiconductor ceramic device and method of manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001326102A true JP2001326102A (en) | 2001-11-22 |
Family
ID=18648785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000141705A Pending JP2001326102A (en) | 2000-05-15 | 2000-05-15 | Laminated semiconductor ceramic device and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001326102A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2016125520A1 (en) * | 2015-02-06 | 2017-09-14 | 株式会社村田製作所 | Semiconductor device and manufacturing method thereof |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05299202A (en) * | 1992-04-17 | 1993-11-12 | Meidensha Corp | Manufacture of ptc resistor |
| JPH05299289A (en) * | 1992-04-20 | 1993-11-12 | Matsushita Electric Ind Co Ltd | Manufacture of laminated ceramic capacitor |
| JPH06151103A (en) * | 1992-10-30 | 1994-05-31 | Murata Mfg Co Ltd | Laminated semiconductor porcelain composition |
| JPH08320188A (en) * | 1996-04-02 | 1996-12-03 | Taiyo Yuden Co Ltd | Fabrication method for ceramic electronic parts |
| JP2001076963A (en) * | 1999-06-30 | 2001-03-23 | Taiyo Yuden Co Ltd | Manufacture of laminated ceramic electronic component |
-
2000
- 2000-05-15 JP JP2000141705A patent/JP2001326102A/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05299202A (en) * | 1992-04-17 | 1993-11-12 | Meidensha Corp | Manufacture of ptc resistor |
| JPH05299289A (en) * | 1992-04-20 | 1993-11-12 | Matsushita Electric Ind Co Ltd | Manufacture of laminated ceramic capacitor |
| JPH06151103A (en) * | 1992-10-30 | 1994-05-31 | Murata Mfg Co Ltd | Laminated semiconductor porcelain composition |
| JPH08320188A (en) * | 1996-04-02 | 1996-12-03 | Taiyo Yuden Co Ltd | Fabrication method for ceramic electronic parts |
| JP2001076963A (en) * | 1999-06-30 | 2001-03-23 | Taiyo Yuden Co Ltd | Manufacture of laminated ceramic electronic component |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2016125520A1 (en) * | 2015-02-06 | 2017-09-14 | 株式会社村田製作所 | Semiconductor device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3812268B2 (en) | Multilayer semiconductor ceramic element | |
| JPH06302403A (en) | Lamination type semiconductor ceramic element | |
| KR100321915B1 (en) | Monolithic semiconducting ceramic electronic component | |
| JP3506056B2 (en) | MULTILAYER SEMICONDUCTOR CERAMIC ELEMENT HAVING POSITIVE RESISTANCE TEMPERATURE CHARACTERISTICS AND METHOD FOR PRODUCING MULTILAYER SEMICONDUCTOR CERAMIC ELEMENT HAVING POSITIVE RESISTANCE TEMPERATURE CHARACTERISTICS | |
| JPH0684608A (en) | Ceramic element | |
| JP4487439B2 (en) | Multilayer semiconductor ceramic element and method for manufacturing the same | |
| JPH06151103A (en) | Laminated semiconductor porcelain composition | |
| JP2727626B2 (en) | Ceramic capacitor and method of manufacturing the same | |
| JP3498211B2 (en) | Multilayer semiconductor ceramic electronic components | |
| JP2001326102A (en) | Laminated semiconductor ceramic device and method of manufacturing the same | |
| JPH0714702A (en) | Multilayer semiconductor ceramic having positive temperature-resistance characteristics | |
| JP2705221B2 (en) | Ceramic capacitor and method of manufacturing the same | |
| JP4144080B2 (en) | Multilayer semiconductor ceramic element | |
| JP2875936B2 (en) | Dielectric porcelain and porcelain capacitor | |
| JP4310452B2 (en) | Multilayer positive temperature coefficient thermistor and manufacturing method thereof | |
| JP4123666B2 (en) | Semiconductor ceramic powder and multilayer semiconductor ceramic electronic parts | |
| JP2697095B2 (en) | Ceramic capacitor and method of manufacturing the same | |
| JP3240689B2 (en) | Laminated semiconductor porcelain composition | |
| JP3289354B2 (en) | Laminated semiconductor porcelain with positive resistance temperature characteristics | |
| JP4492187B2 (en) | Multilayer positive temperature coefficient thermistor | |
| JPH05121204A (en) | Laminated semiconductor ceramic element | |
| JP2715529B2 (en) | Ceramic capacitor and method of manufacturing the same | |
| JP2773309B2 (en) | Ceramic capacitor and method of manufacturing the same | |
| JP2007048764A (en) | Stacked positive-characteristic thermistor and designing method thereof | |
| JP2646734B2 (en) | Ceramic capacitor and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070411 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090710 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090721 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090916 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100324 |