JP2001318724A - Voltage generation system, voltage generation circuit, voltage regulator and portable terminal equipment using them - Google Patents

Voltage generation system, voltage generation circuit, voltage regulator and portable terminal equipment using them

Info

Publication number
JP2001318724A
JP2001318724A JP2000138489A JP2000138489A JP2001318724A JP 2001318724 A JP2001318724 A JP 2001318724A JP 2000138489 A JP2000138489 A JP 2000138489A JP 2000138489 A JP2000138489 A JP 2000138489A JP 2001318724 A JP2001318724 A JP 2001318724A
Authority
JP
Japan
Prior art keywords
voltage
output
resistor
output terminal
constant potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000138489A
Other languages
Japanese (ja)
Other versions
JP3833440B2 (en
Inventor
Rei Yoshikawa
玲 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2000138489A priority Critical patent/JP3833440B2/en
Publication of JP2001318724A publication Critical patent/JP2001318724A/en
Application granted granted Critical
Publication of JP3833440B2 publication Critical patent/JP3833440B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To generate a voltage provided with the high-speed transition responsiveness of an output voltage and applicable to a system requiring large current supply capacity without sacrificing a stationary leakage current. SOLUTION: An output transistor and a high resistor are serially connected between power supply terminals and a constant-voltage-controlled output voltage is generated from a connection point to a load. In the voltage generation, a low input resistance constant voltage generation means for generating a constant voltage equal to the target value of the output voltage by low input resistance is provided, and when a difference is generated between the voltage of the low input resistance constant voltage generation means and the output voltage (or a divided voltage), the connection point and the low input resistance constant voltage generation means are connected by a switch.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、定電圧を出力する
IC化された電圧発生回路、ボルテージレギュレータ、
及びそれらを用いた携帯端末機器に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an IC-based voltage generating circuit for outputting a constant voltage, a voltage regulator,
And a mobile terminal device using the same.

【0002】[0002]

【従来の技術】従来から、負荷回路への基準電圧となる
定電圧を出力する電圧発生回路や、所定値に調整された
電圧を出力するボルテージレギュレータが、例えば携帯
端末機器の電源などに広く使用されている。
2. Description of the Related Art Conventionally, a voltage generating circuit for outputting a constant voltage serving as a reference voltage to a load circuit and a voltage regulator for outputting a voltage adjusted to a predetermined value have been widely used, for example, as a power supply for portable terminal equipment. Have been.

【0003】従来の、例えば半導体メモリの内部降圧に
用いる基準電圧を発生する基準電圧発生回路の一般的な
構成例を図11に示す。図11で、基準電圧発生回路1
10は、誤差増幅器1、P型の出力トランジスタQ1、
抵抗R1から構成されており、基準電圧発生源である内
部基準電圧回路8から内部基準電圧Vrefを電圧指令
値として受けるとともに、容量Cを含む負荷回路9に出
力電圧Voutを出力する。
FIG. 11 shows a general configuration example of a conventional reference voltage generating circuit for generating a reference voltage used for internal step-down of a semiconductor memory, for example. In FIG. 11, the reference voltage generation circuit 1
10 is an error amplifier 1, a P-type output transistor Q1,
It is configured by a resistor R1 and receives an internal reference voltage Vref as a voltage command value from an internal reference voltage circuit 8 as a reference voltage generation source, and outputs an output voltage Vout to a load circuit 9 including a capacitor C.

【0004】この出力トランジスタQ1のゲートは誤差
増幅器1の出力に接続され、ソースは電源端子へ、ドレ
インは抵抗R1を介してグランドに接地されると共に、
誤差増幅器1の非反転入力端子へ接続され、一方、出力
端子として負荷回路9に接続される。また、誤差増幅器
1の反転入力端子へは内部基準電圧回路8より内部基準
電圧Vrefが入力される。
The gate of the output transistor Q1 is connected to the output of the error amplifier 1, the source is connected to the power supply terminal, the drain is grounded to the ground via the resistor R1, and
It is connected to the non-inverting input terminal of the error amplifier 1 while being connected to the load circuit 9 as an output terminal. Further, the internal reference voltage Vref is input from the internal reference voltage circuit 8 to the inverting input terminal of the error amplifier 1.

【0005】この構成において出力トランジスタQ1の
ドレイン電圧Vq1dが誤差増幅器1によって内部基準
電圧Vrefと比較され、ドレイン電圧Vq1dすなわ
ち出力電圧Voutの変動に従って出力トランジスタQ
1のゲート電位を上下させ、トランジスタQ1のオン抵
抗を制御する事で出力電圧Voutを定電圧化するよう
にしている。即ち、Vout=Vref。
In this configuration, the error amplifier 1 compares the drain voltage Vq1d of the output transistor Q1 with the internal reference voltage Vref.
The output voltage Vout is made constant by raising and lowering the gate potential of the transistor 1 and controlling the on-resistance of the transistor Q1. That is, Vout = Vref.

【0006】一方、対ノイズ特性を改善した基準電圧発
生回路(特開平5−114291号公報)の構成を図1
2に示す。図12では、2種類の内部基準電圧Vref
1、Vref2を出力する内部基準電圧回路8’、基準
電圧発生回路120、容量Cを含む負荷回路9からな
り、基準電圧発生回路120は誤差増幅器1、2、駆動
能力の異なるP型出力トランジスタQ1、Q2と抵抗R
1から構成されている。内部基準電圧回路8’からは内
部基準電圧Vref2(=3.0V)とそれより少し低
い内部基準電圧Vref1(=2.7V)が出力され、
夫々誤差増幅器1及び2の反転入力端子に入力される。
出力トランジスタQ1のゲートは誤差増幅器1の出力
に、出力トランジスタQ2のゲートは誤差増幅器2の出
力に接続され、両トランジスタのソースは電源端子Vd
dに、ドレインは抵抗R1を介してグランドVssに接
地される。この時出力トランジスタQ2の電流駆動能力
は抵抗R1の電流の2倍程度に小さくされ、出力トラン
ジスタQ1の電流駆動能力は十分大きく設計されてい
る。また、両トランジスタQ1、Q2の共通ドレイン
は、本基準電圧発生回路120の出力端子として負荷回
路9が接続されると共に、誤差増幅器1及び2の非反転
入力端子に接続される。
On the other hand, the configuration of a reference voltage generating circuit (JP-A-5-114291) with improved noise immunity is shown in FIG.
It is shown in FIG. In FIG. 12, two types of internal reference voltages Vref
1, an internal reference voltage circuit 8 'for outputting Vref2, a reference voltage generation circuit 120, and a load circuit 9 including a capacitor C. The reference voltage generation circuit 120 includes error amplifiers 1 and 2, a P-type output transistor Q1 having different driving capabilities. , Q2 and resistor R
1 is comprised. The internal reference voltage circuit 8 'outputs an internal reference voltage Vref2 (= 3.0 V) and an internal reference voltage Vref1 (= 2.7 V) slightly lower than the internal reference voltage Vref2,
The signals are input to the inverting input terminals of the error amplifiers 1 and 2, respectively.
The gate of the output transistor Q1 is connected to the output of the error amplifier 1, the gate of the output transistor Q2 is connected to the output of the error amplifier 2, and the sources of both transistors are connected to the power supply terminal Vd.
At d, the drain is grounded to the ground Vss via the resistor R1. At this time, the current driving capability of the output transistor Q2 is reduced to about twice the current of the resistor R1, and the current driving capability of the output transistor Q1 is designed to be sufficiently large. The common drain of the transistors Q1 and Q2 is connected to the load circuit 9 as an output terminal of the reference voltage generating circuit 120 and to the non-inverting input terminals of the error amplifiers 1 and 2.

【0007】この構成によると、出力電圧が2.7Vに
達するまでは両出力トランジスタQ1,Q2を使って短
時間に出力電圧を引き上げ、2.7Vに達すると出力ト
ランジスタQ1がオフして出力トランジスタQ2のみで
出力を3.0Vまで引き上げる様に働く。
According to this configuration, the output voltage is raised in a short time by using both the output transistors Q1 and Q2 until the output voltage reaches 2.7V, and when the output voltage reaches 2.7V, the output transistor Q1 is turned off and the output transistor Q1 is turned off. Only Q2 works to raise the output to 3.0V.

【0008】このように、電源立ち上げ時には駆動能力
の大きなトランジスタを動作させて電流能力を確保し、
定常的には出力電圧を引き下げる能力と同程度に駆動能
力を抑えた出力トランジスタを用いて回路を動作させる
ことにより、ノイズなどにより出力電圧が過剰に変動し
ないようにしている。
As described above, when the power is turned on, a transistor having a large driving capability is operated to secure a current capability.
By operating the circuit using an output transistor whose driving ability is suppressed to the same level as the ability to constantly reduce the output voltage, the output voltage is prevented from excessively fluctuating due to noise or the like.

【0009】また、図13に、所定の電圧を出力するボ
ルテージレギュレータの構成例を示す(特許29538
87号明細書)。図13で、ボルテージレギュレータ1
30は、誤差増幅器1、2、P型トランジスタQ1、N
型トランジスタQ2、抵抗R1、抵抗R2、抵抗R3か
ら構成されている。
FIG. 13 shows a configuration example of a voltage regulator that outputs a predetermined voltage (Japanese Patent No. 29538).
87 specification). In FIG. 13, the voltage regulator 1
Reference numeral 30 denotes error amplifiers 1 and 2, P-type transistors Q1 and N
It comprises a type transistor Q2, a resistor R1, a resistor R2, and a resistor R3.

【0010】トランジスタQ1のゲートは誤差増幅器1
の出力に接続され、そのソースは電源端子Vddへ接続
され、ドレインは抵抗R1、R2、R3を直列に介して
グランドVssへ接続されると共に本ボルテージレギュ
レータ130の出力端子となる。また、誤差増幅器1の
反転入力端子には内部基準電圧Vrefが入力され、非
反転入力端子には抵抗R1と抵抗R2の接続点の分圧電
位を入力させている。一方N型トランジスタQ2のゲー
トは誤差増幅器2の出力に接続され、そのソースはグラ
ンドVssへ、ドレインは出力端子に接続されている。
また、誤差増幅器2の反転入力端子には内部基準電圧V
refが入力され、非反転入力端子には抵抗R2と抵抗
R3の接続点の分圧電位を入力させている。
The gate of the transistor Q1 is connected to the error amplifier 1
The source is connected to the power supply terminal Vdd, the drain is connected to the ground Vss via the resistors R1, R2, and R3 in series, and serves as the output terminal of the voltage regulator 130. The internal reference voltage Vref is input to the inverting input terminal of the error amplifier 1, and the divided potential at the connection point between the resistors R1 and R2 is input to the non-inverting input terminal. On the other hand, the gate of the N-type transistor Q2 is connected to the output of the error amplifier 2, the source is connected to the ground Vss, and the drain is connected to the output terminal.
The inverting input terminal of the error amplifier 2 has an internal reference voltage V
ref is input, and the non-inverting input terminal inputs the divided potential at the connection point between the resistors R2 and R3.

【0011】この構成によると、内部基準電圧Vref
と出力電圧Voutの関係は、 Vout=Vref*(R1/(R2+R3)+1) となり、出力電圧Voutを定電圧化している。
According to this configuration, the internal reference voltage Vref
And the output voltage Vout is as follows: Vout = Vref * (R1 / (R2 + R3) +1), and the output voltage Vout is constant.

【0012】また、定常状態においては誤差増幅器2に
は抵抗R2による電圧降下分VA(略数十mV)だけ低
い電圧が帰還されているため、N型トランジスタQ2は
カットオフ状態にある。ここで、出力端子が無負荷状態
で高温になった場合、P型トランジスタQ1のオフリー
ク電流が指数関数的に増加し出力電圧を上昇させる。こ
の時、誤差増幅器2へ帰還される電圧がΔVA上昇する
と、誤差増幅器2の出力がハイゲインになりN型トラン
ジスタQ2をオンさせて出力電圧の上昇を抑制する。こ
れにより、P型トランジスタQ1のオフリーク電流によ
る出力電圧の上昇を防止している。
In the steady state, a voltage lower by VA (approximately several tens mV) is fed back to the error amplifier 2 by the voltage drop of the resistor R2, so that the N-type transistor Q2 is in a cut-off state. Here, when the temperature of the output terminal becomes high with no load, the off-leakage current of the P-type transistor Q1 increases exponentially to increase the output voltage. At this time, if the voltage fed back to the error amplifier 2 rises by ΔVA, the output of the error amplifier 2 becomes high gain and turns on the N-type transistor Q2 to suppress the rise of the output voltage. This prevents an increase in output voltage due to off-leak current of P-type transistor Q1.

【0013】[0013]

【発明が解決しようとする課題】図11のような従来の
基準電圧発生回路110では出力トランジスタQ1のド
レインとグランドVss間に接続される抵抗R1に流れ
る電流は定常的な漏れ電流として全体の消費電流に影響
を与えるため、携帯端末機器等のシステムにおいては抵
抗R1は数MΩ〜数十MΩオーダーの値が選定されるの
が一般的である。また、出力トランジスタQ1の電流駆
動能力は、基準電圧発生回路110の立ち上がり特性を
向上することや、負荷回路9が必要とする電流供給能力
の最大値で決定されるため、大きな駆動能力が得られる
ように設計され、システムによっては数十mA〜数百m
Aのオーダーに達する。
In the conventional reference voltage generating circuit 110 shown in FIG. 11, the current flowing through the resistor R1 connected between the drain of the output transistor Q1 and the ground Vss is consumed as a steady leakage current. In general, a value of the order of several MΩ to several tens of MΩ is selected for the resistor R1 in a system such as a portable terminal device, because it affects the current. Further, the current driving capability of the output transistor Q1 is determined by improving the rising characteristics of the reference voltage generation circuit 110 and by the maximum value of the current supply capability required by the load circuit 9, so that a large driving capability can be obtained. And several tens of mA to several hundred m depending on the system.
The order of A is reached.

【0014】この様に定常的な消費電流を抑えること、
高い電流供給能力を維持すること、という二つの要求を
満たすために高抵抗値の抵抗R1と駆動能力の高い出力
トランジスタQ1を組合せる方法が従来から採られてき
ている。一方、基準電圧発生回路110の出力電圧配線
には配線容量が寄生し、また出力端子にはその性格上か
らノイズ成分除去のため負荷回路の一部として安定化容
量Cが接続される事も多い。
[0014] In this way, to suppress steady current consumption,
In order to satisfy the two requirements of maintaining a high current supply capability, a method of combining a resistor R1 having a high resistance value and an output transistor Q1 having a high driving capability has conventionally been adopted. On the other hand, a wiring capacitance is parasitic on the output voltage wiring of the reference voltage generating circuit 110, and a stabilizing capacitance C is often connected to the output terminal as a part of a load circuit for removing noise components due to its characteristics. .

【0015】ここで、以上の様なシステムにおいて、抵
抗R1と出力トランジスタQ1の電流駆動能力に大きな
差があることによって、出力端子に接続された容量Cに
より過渡応答性が著しく悪化するという問題を生じる。
Here, in the above system, there is a problem that the transient response is remarkably deteriorated due to the capacitance C connected to the output terminal due to the large difference between the current driving capability of the resistor R1 and the current driving capability of the output transistor Q1. Occurs.

【0016】すなわち、電源Vddに突発的なノイズが
重畳されたり、内部基準電圧Vrefに正ノイズが発生
したりすると、出力電圧Voutが規定値より高くな
る。また、負荷回路9の動作により出力電流が急激に減
少する際に、ドレイン電圧Vq1d-誤差増幅器1-出力
トランジスタQ1の制御ループの動作遅れによって出力
電圧Voutがオーバーシュートを起こす。この状態を
図14の一点鎖線で示している。この図14のように、
出力トランジスタQ1の高い駆動能力により容量Cに電
荷が充電され、一度このような電荷が充電されると、今
度は電荷を放電するパスが高抵抗値の抵抗R1しか存在
しないために、容量Cに充電された電荷により長時間に
わたり出力電圧Voutが高く維持されるという現象を
生じる。また、この様な出力電圧を上昇させる外的要因
が短い周期で加わると出力電圧Voutが恒常的に上昇
するという問題が生じる。
That is, when sudden noise is superimposed on the power supply Vdd or positive noise is generated in the internal reference voltage Vref, the output voltage Vout becomes higher than a specified value. In addition, when the output current sharply decreases due to the operation of the load circuit 9, the output voltage Vout overshoots due to the operation delay of the control loop of the drain voltage Vq1d, the error amplifier 1, and the output transistor Q1. This state is shown by the dashed line in FIG. As shown in FIG.
The charge is charged to the capacitor C by the high driving capability of the output transistor Q1, and once such charge is charged, the path for discharging the charge only has the resistor R1 having a high resistance value. A phenomenon occurs in which the output voltage Vout is kept high for a long time due to the charged electric charge. Further, when such an external factor for increasing the output voltage is applied in a short cycle, there is a problem that the output voltage Vout constantly increases.

【0017】これらの問題に対処すべく、図12(特開
平5−114291号公報)では、電流駆動能力の違う
出力トランジスタQ1,Q2を二つ用意し、基準電圧V
ref近くまでを両トランジスタで立ち上げ、定常的に
は高抵抗値の抵抗R1の2倍程度の駆動能力の低い出力
トランジスタQ2を使用することを提案している。しか
し、この構成では、内部基準電圧Vrefにのみノイズ
が重畳し、且つ出力電流が微小で出力トランジスタQ2
の駆動能力範囲で動作している場合には有効に働くもの
の、出力電流が大きく変動する様なシステムには対応不
可能である。
In order to deal with these problems, FIG. 12 (JP-A-5-114291) discloses two output transistors Q1 and Q2 having different current driving capabilities,
It is proposed that both transistors be started up to near ref, and that an output transistor Q2 having a low driving capability, which is about twice the resistance R1 of a high resistance value, be used constantly. However, in this configuration, noise is superimposed only on the internal reference voltage Vref, and the output current is small, and the output transistor Q2
Although it works effectively when operating in the range of driving capability described above, it cannot cope with a system in which the output current fluctuates greatly.

【0018】すなわち、図14に破線で示すように、出
力電流が駆動能力の低い出力トランジスタQ2の電流駆
動能力を超えて変動する場合には出力電圧が設定した閾
値幅まで変動する事を許容してしまい、駆動能力の高い
出力トランジスタQ1を導通させるから、負荷電流停止
時の出力電圧のオーバーシュートが発生する。従って、
変動量がこの範囲に達する状況においては出力電圧が上
昇したまま長時間戻らないという既存の問題を回避でき
ない。また、これを抑制するには結局、抵抗R1の電流
駆動能力を増して漏れ電流の増大を容認する、或いは出
力トランジスタの電流駆動能力を増やして電流を引いた
時の出力電圧の降下が下側の閾値を越えない程度に設定
する等の対策を採らざるを得ず、ノイズに対する効果も
消滅してしまう。
That is, as shown by the broken line in FIG. 14, when the output current fluctuates beyond the current driving capability of the output transistor Q2 having a low driving capability, the output voltage is allowed to fluctuate up to the set threshold width. As a result, the output transistor Q1 having a high driving capability is made conductive, so that an overshoot of the output voltage occurs when the load current stops. Therefore,
In the situation where the fluctuation amount reaches this range, the existing problem that the output voltage does not return for a long time while increasing cannot be avoided. In order to suppress this, after all, the current driving capability of the resistor R1 is increased to allow an increase in leakage current, or the current driving capability of the output transistor is increased to reduce the output voltage when the current is reduced. Therefore, it is inevitable to take measures such as setting the threshold value not to exceed the threshold value, and the effect on noise disappears.

【0019】また、従来から提案されている構成の基準
電圧発生回路、ボルテージレギュレータにおいては、出
力電流が微小な状態や無負荷状態で高温になった場合
に、出力トランジスタのオフリーク電流の増加によって
出力電圧が上昇するという問題があった。図13(特許
2953887号で提案された回路)では、このオフリ
ーク電流の発生に伴いある閾値を越えて出力が上昇した
場合に、出力トランジスタのドレイン、グランド間に抵
抗と並列に設けた逆導電チャネルのトランジスタをオン
させる事により回避しているが、これでは抵抗による閾
値幅までは出力電圧の上昇を許容するという問題が内在
する。
In a reference voltage generating circuit and a voltage regulator having conventionally proposed configurations, when the output current becomes high in a minute state or in a no-load state, the output transistor increases its off-leakage current to increase the output current. There was a problem that the voltage increased. In FIG. 13 (a circuit proposed in Japanese Patent No. 2953887), when the output rises beyond a certain threshold value due to the generation of the off-leakage current, a reverse conductive channel provided in parallel with a resistor between the drain and ground of the output transistor. However, there is an inherent problem that the output voltage can be increased up to the threshold width due to the resistance.

【0020】また、この図13の回路では、付加的な効
果として、出力電圧の過渡応答性については、閾値を越
えた段階で出力電圧の上昇を制限する事が可能であるの
で出力電圧の上昇を伴う過渡変動において一定の効力を
発揮する事が考えられるが、その効果は閾値幅の設定に
大きく左右される。
Further, in the circuit of FIG. 13, as an additional effect, the transient response of the output voltage can be limited at the stage when the output voltage exceeds the threshold value. It is conceivable that a certain effect is exerted in the transient fluctuation accompanied by the above, but the effect largely depends on the setting of the threshold width.

【0021】そこで、本発明は、定常的な漏れ電流を犠
牲にすることなく、大きな電流供給能力を要求されるシ
ステムに適用可能で且つ出力電圧の高速な過渡応答性を
有する電圧発生方式、電圧発生回路、ボルテージレギュ
レータ及びそれらを用いた携帯端末機器を提供すること
を目的とする。
Therefore, the present invention can be applied to a system that requires a large current supply capability without sacrificing a steady leakage current, and a voltage generation method and a voltage generation method having a high-speed transient response of an output voltage. It is an object to provide a generation circuit, a voltage regulator, and a portable terminal device using the same.

【0022】また、本発明の他の目的は閾値の設定に影
響されないオフリーク電流の影響による出力電圧の上昇
を回避可能な電圧発生方式、電圧発生回路、ボルテージ
レギュレータ及びそれらを用いた携帯端末機器を提供す
ることを目的とする。
Another object of the present invention is to provide a voltage generation method, a voltage generation circuit, a voltage regulator, and a portable terminal device using the same, which can avoid an increase in the output voltage due to the influence of off-leakage current which is not affected by the setting of the threshold value. The purpose is to provide.

【0023】[0023]

【課題を解決するための手段】本発明の請求項1記載の
電圧発生方式は、電源端子間に出力トランジスタと抵抗
とを直列接続し、その接続点から負荷へ出力するととも
に、その接続点の電圧またはこの電圧を分圧した電圧と
内部基準電圧とを誤差増幅して前記出力トランジスタの
ゲート電圧を制御し、定電圧化された出力電圧を発生す
るようにした電圧発生方式において、低入力抵抗で前記
出力電圧の目標値と等しい定電圧を発生する低入力抵抗
定電圧発生手段を設け、この低入力抵抗定電圧発生手段
の電圧と前記出力電圧とに差が生じたときに、前記接続
点と前記低入力抵抗定電圧発生手段出力とをスイッチに
より接続することを特徴とする。
According to the voltage generating method of the present invention, an output transistor and a resistor are connected in series between power supply terminals and output from the connection point to a load. In a voltage generation method in which a voltage or a voltage obtained by dividing the voltage and an internal reference voltage are error-amplified to control a gate voltage of the output transistor and generate a constant-voltage output voltage, a low input resistance A low input resistance constant voltage generating means for generating a constant voltage equal to the target value of the output voltage, and when there is a difference between the voltage of the low input resistance constant voltage generating means and the output voltage, the connection point And the output of the low input resistance constant voltage generating means is connected by a switch.

【0024】請求項1の電圧発生方式によれば、電源端
子間に出力トランジスタと抵抗とを直列接続し、その接
続点から負荷へ定電圧制御された出力電圧を発生する方
式において、低入力抵抗で前記出力電圧の目標値と等し
い定電圧を発生する低入力抵抗定電圧発生手段を設け、
この低入力抵抗定電圧発生手段の電圧と前記出力電圧
(または分圧した電圧)とに差が生じたときに、接続点
と低入力抵抗定電圧発生手段とをスイッチにより接続す
る。これにより、立ち上がり特性が高速で駆動能力に優
れ、且つ大きな容量接続時も負荷変動などによる過度特
性が良好な基準電圧発生回路を実現できる。
According to the voltage generation method of the first aspect, in the method of connecting an output transistor and a resistor in series between power supply terminals and generating an output voltage controlled at a constant voltage from the connection point to a load, a low input resistance A low input resistance constant voltage generating means for generating a constant voltage equal to the target value of the output voltage,
When there is a difference between the voltage of the low input resistance constant voltage generating means and the output voltage (or the divided voltage), the connection point and the low input resistance constant voltage generating means are connected by a switch. As a result, it is possible to realize a reference voltage generation circuit that has a fast rising characteristic, excellent driving capability, and excellent transient characteristics due to load fluctuation even when a large capacitance is connected.

【0025】また、定常時には高抵抗によって漏れ電流
を低減しているので消費電流の面でも有効に作用する。
Further, in a steady state, the leakage current is reduced by the high resistance, so that the current consumption is effectively exerted.

【0026】本発明の請求項2記載の電圧発生回路は、
第1電源端子Vddと出力端子間に接続された出力トラ
ンジスタQ1と、出力端子と第2電源端子Vss間に接
続された第1抵抗R1と、内部基準電圧Vrefが反転
入力に、出力端子電圧が非反転入力に入力され、出力が
出力トランジスタQ1のゲートに接続される第1誤差増
幅器1と、低入力抵抗で内部基準電圧と等しい定電圧の
定電位点を形成する低入力抵抗定電圧発生手段4と、出
力端子と定電位点との間に接続され、出力端子電圧と定
電位点電圧とに差が生じたときに、オンされるスイッチ
手段と、を有することを特徴とする。
According to a second aspect of the present invention, there is provided a voltage generating circuit comprising:
An output transistor Q1 connected between the first power supply terminal Vdd and the output terminal, a first resistor R1 connected between the output terminal and the second power supply terminal Vss, an internal reference voltage Vref to an inverting input, and an output terminal voltage A first error amplifier having an input connected to the non-inverting input and an output connected to the gate of the output transistor, and a low input resistance constant voltage generating means for forming a constant potential point having a low input resistance and a constant voltage equal to the internal reference voltage And a switch means connected between the output terminal and the constant potential point and turned on when a difference occurs between the output terminal voltage and the constant potential point voltage.

【0027】請求項2の電圧発生回路によれば、低入力
抵抗定電圧発生手段4を設け、出力電圧が上昇した場合
に、出力電位点を低入力抵抗定電圧発生手段に接続する
ことにより、立ち上がり特性が高速で駆動能力に優れ、
且つ大きな容量接続時も負荷変動などによる過度特性が
良好な基準電圧発生回路を実現できる。
According to the voltage generating circuit of the present invention, the low input resistance constant voltage generating means is provided, and when the output voltage rises, the output potential point is connected to the low input resistance constant voltage generating means. The startup characteristics are high speed and the driving capability is excellent,
In addition, even when a large capacitance is connected, it is possible to realize a reference voltage generating circuit having a good transient characteristic due to a load change or the like.

【0028】また、定常時には高抵抗によって漏れ電流
を低減しているので消費電流の面でも有効に作用する。
In a steady state, the leakage current is reduced by the high resistance, so that the current consumption can be effectively reduced.

【0029】また、出力変動の閾値を設ける必要がない
ため、設計が容易になるとともに、閾値の設定によって
過度特性がトレードオフされる要因を含まない。
Further, since it is not necessary to provide a threshold value for the output fluctuation, the design is facilitated, and the setting of the threshold value does not include a factor in which a transient characteristic is traded off.

【0030】本発明の請求項3記載の電圧発生回路は、
請求項2記載の電圧発生回路において、スイッチ手段
が、出力端子電圧と定電位点電圧とが入力される比較器
3と、この比較器の出力により駆動されるスイッチSW
1から構成されることを特徴とする。
According to a third aspect of the present invention, there is provided a voltage generating circuit comprising:
3. The voltage generating circuit according to claim 2, wherein the switch means includes a comparator to which an output terminal voltage and a constant potential point voltage are input, and a switch SW driven by an output of the comparator.
1 is constituted.

【0031】請求項3の電圧発生回路によれば、請求項
2の電圧発生回路により奏する効果のほか、スイッチ手
段を比較器3とスイッチSW1とで構成しているから、
誤差増幅器などの極く小さなオフセットを比較器にて吸
収して動作点を決めることができるので、より安定した
制御動作が可能になる。
According to the voltage generating circuit of the third aspect, in addition to the effect achieved by the voltage generating circuit of the second aspect, since the switch means is constituted by the comparator 3 and the switch SW1,
Since a very small offset such as an error amplifier can be absorbed by the comparator to determine the operating point, a more stable control operation can be performed.

【0032】本発明の請求項4記載の電圧発生回路は、
請求項3記載の電圧発生回路において、比較器の出力に
より駆動されるスイッチが、トランジスタスイッチQ3
であることを特徴とする。
According to a fourth aspect of the present invention, there is provided a voltage generating circuit comprising:
4. The voltage generating circuit according to claim 3, wherein the switch driven by the output of the comparator is a transistor switch Q3.
It is characterized by being.

【0033】請求項4の電圧発生回路によれば、請求項
3の電圧発生回路により奏する効果のほか、比較器出力
によりトランジスタスイッチQ3がオン・オフ制御さ
れ、そのオン抵抗は電圧降下上問題ない低抵抗であり、
またその寄生ダイオードD3の働きにより、順方向電圧
のオフセットを含むもののトランジスタスイッチQ3の
いずれの側で出力異常が発生しても収束させることが可
能であり、且つこのスイッチを含めモノリシック化に有
利である。
According to the voltage generating circuit of the fourth aspect, in addition to the effect achieved by the voltage generating circuit of the third aspect, the transistor switch Q3 is controlled to be turned on and off by the output of the comparator, and its on resistance has no problem in voltage drop. Low resistance,
By the action of the parasitic diode D3, even if an output abnormality occurs on any side of the transistor switch Q3, it is possible to converge even if an offset of the forward voltage is included, and it is advantageous for monolithic including this switch. is there.

【0034】本発明の請求項5記載の電圧発生回路は、
請求項2記載の電圧発生回路において、スイッチ手段
が、出力端子から定電位点に向けて導通するように設け
られたダイオードD1であることを特徴とする。
According to a fifth aspect of the present invention, there is provided a voltage generation circuit comprising:
In the voltage generating circuit according to the second aspect, the switch means is a diode D1 provided so as to conduct from the output terminal toward the constant potential point.

【0035】請求項5の電圧発生回路によれば、請求項
2の電圧発生回路により奏する効果のほか、スイッチ手
段が、出力端子から定電位点に向けて導通するようにダ
イオードD1が設けられているから、ダイオードの順方
向電圧分だけのオフセット分が残るけれども、スイッチ
手段がダイオードのみで構成されるため、回路構成が簡
単で、部品点数が少なくでき、またIC化したときの必
要面積を小さくすることができる。
According to the voltage generating circuit of the fifth aspect, in addition to the effect achieved by the voltage generating circuit of the second aspect, the diode D1 is provided so that the switch means conducts from the output terminal toward the constant potential point. Therefore, although an offset corresponding to the forward voltage of the diode remains, the switch means is composed of only the diode, so that the circuit configuration is simple, the number of parts can be reduced, and the required area when integrated into an IC is reduced. can do.

【0036】本発明の請求項6記載の電圧発生回路は、
請求項2記載の電圧発生回路において、スイッチ手段
が、逆並列接続されたダイオードD1,D2であること
を特徴とする。
According to the voltage generating circuit of the present invention,
The voltage generating circuit according to claim 2, wherein the switch means is diodes D1 and D2 connected in anti-parallel.

【0037】請求項6の電圧発生回路によれば、請求項
2の電圧発生回路により奏する効果のほか、スイッチ手
段が、出力端子と定電位点との間に逆並列のダイオード
が設けられているから、ダイオードの順方向電圧分だけ
のオフセット分が残るけれども、スイッチ手段がダイオ
ードのみで構成されるため、回路構成が簡単で、部品点
数が少なくでき、IC化したときの必要面積を小さくす
ることができる。また、スイッチ手段のいずれの側で出
力異常が発生しても、しかるべく速やかに収束させるこ
とが可能である。
According to the voltage generating circuit of the sixth aspect, in addition to the effect achieved by the voltage generating circuit of the second aspect, the switch means is provided with an anti-parallel diode between the output terminal and the constant potential point. Therefore, although the offset amount corresponding to the forward voltage of the diode remains, the switch means is composed only of the diode, so that the circuit configuration is simple, the number of parts can be reduced, and the required area when integrated into an IC is reduced. Can be. Further, even if an output abnormality occurs on any side of the switch means, it is possible to converge as quickly as possible.

【0038】本発明の請求項7記載の電圧発生回路は、
第1電源端子Vddと出力端子間に接続された出力トラ
ンジスタQ1と、出力端子と第2電源端子Vss間に接
続された第1抵抗R1と、内部基準電圧Vrefが反転
入力に、出力端子電圧が非反転入力に入力され、出力が
出力トランジスタのゲートに接続される第1誤差増幅器
1と、充電可能な電池またはコンデンサを含み、低入力
抵抗で内部基準電圧と等しい定電圧の定電位点を形成す
る低入力抵抗定電圧発生手段4と、出力端子と定電位点
との間に接続され、出力端子電圧と定電位点電圧とに差
が生じたときに、オンされるスイッチ手段と、を有する
ことを特徴とする。
According to a seventh aspect of the present invention, there is provided a voltage generation circuit comprising:
An output transistor Q1 connected between the first power supply terminal Vdd and the output terminal, a first resistor R1 connected between the output terminal and the second power supply terminal Vss, an internal reference voltage Vref to an inverting input, and an output terminal voltage A first error amplifier having an input connected to the non-inverting input and having an output connected to the gate of the output transistor, and a rechargeable battery or capacitor including a low input resistance and a constant potential point having a constant voltage equal to the internal reference voltage And a switch means connected between the output terminal and the constant potential point and turned on when a difference occurs between the output terminal voltage and the constant potential point voltage. It is characterized by the following.

【0039】請求項7の電圧発生回路によれば、請求項
2の電圧発生回路と同様の効果を奏するほか、さらに、
低入力抵抗定電圧発生手段を充電可能な電池またはコン
デンサで構成することにより、過剰電荷を吸収すること
ができる。特に、充電可能な電池の場合には、電池が吸
収した電荷により充電されるから、本来無駄に消費して
いた過剰電荷を電池のエネルギーとして再利用すること
ができ、省エネルギー化を図ることができる。
According to the voltage generating circuit of the seventh aspect, the same effect as that of the voltage generating circuit of the second aspect can be obtained.
By configuring the low input resistance constant voltage generating means with a chargeable battery or capacitor, excess charge can be absorbed. In particular, in the case of a rechargeable battery, the battery is charged by the charge absorbed by the battery, so that the excess charge that was originally wasted can be reused as battery energy, and energy saving can be achieved. .

【0040】本発明の請求項8記載の電圧発生回路は、
請求項7記載の電圧発生回路において、スイッチ手段
が、出力端子電圧と定電位点電圧とが入力される比較器
3と、この比較器の出力により駆動されるスイッチSW
1から構成されることを特徴とする。
According to the voltage generating circuit of the present invention,
8. The voltage generating circuit according to claim 7, wherein the switch means includes a comparator to which an output terminal voltage and a constant potential point voltage are input, and a switch SW driven by an output of the comparator.
1 is constituted.

【0041】本発明の請求項9記載の電圧発生回路は、
請求項8記載の電圧発生回路において、比較器の出力に
より駆動されるスイッチが、トランジスタスイッチQ3
であることを特徴とする。
According to a ninth aspect of the present invention, there is provided a voltage generation circuit comprising:
9. The voltage generating circuit according to claim 8, wherein the switch driven by the output of the comparator is a transistor switch Q3.
It is characterized by being.

【0042】本発明の請求項10記載の電圧発生回路
は、請求項7記載の電圧発生回路において、スイッチ手
段が、出力端子から定電位点に向けて導通するように設
けられたダイオードD1であることを特徴とする。
According to a tenth aspect of the present invention, in the voltage generating circuit of the seventh aspect, the switching means is a diode D1 provided to conduct from the output terminal toward the constant potential point. It is characterized by the following.

【0043】本発明の請求項11記載の電圧発生回路
は、請求項7記載の電圧発生回路において、スイッチ手
段が、逆並列接続されたダイオードD1,D2であるこ
とを特徴とする。
The voltage generating circuit according to claim 11 of the present invention is characterized in that, in the voltage generating circuit according to claim 7, the switch means is diodes D1 and D2 connected in anti-parallel.

【0044】請求項8,9,10,11,の電圧発生回
路によれば、請求項7の電圧発生回路と同様の効果を奏
するほか、請求項3〜6に記載したと同様の効果を奏す
ることができる。
According to the voltage generating circuits of the eighth, ninth, tenth, and eleventh aspects, the same effects as those of the voltage generating circuits of the seventh aspect and the same effects as those of the third to sixth aspects are exhibited. be able to.

【0045】本発明の請求項12記載の電圧発生回路
は、第1電源端子Vddと出力端子間に接続された第1
導電型出力トランジスタQ1と、出力端子と第2電源端
子Vss間に接続された第1抵抗R1と、内部基準電圧
Vrefが反転入力に、出力端子電圧が非反転入力に入
力され、出力が第1導電型出力トランジスタのゲートに
接続される第1誤差増幅器1と、第1電源端子Vddと
定電位点Vq2dとの間に接続された第2抵抗R2と、
定電位点Vq2dと第2電源端子Vss間に接続された
第2導電型トランジスタQ2と、内部基準電圧Vref
が反転入力に、定電位点電圧が非反転入力に入力され、
出力が第2導電型トランジスタのゲートに接続される第
2誤差増幅器2と、出力端子と定電位点との間に接続さ
れ、出力端子電圧と定電位点電圧とに差が生じたとき
に、オンされるスイッチ手段と、を有することを特徴と
する。
According to a twelfth aspect of the present invention, there is provided a voltage generation circuit comprising: a first power supply terminal connected between a first power supply terminal and an output terminal;
The conductivity type output transistor Q1, the first resistor R1 connected between the output terminal and the second power supply terminal Vss, the internal reference voltage Vref is input to the inverting input, the output terminal voltage is input to the non-inverting input, and the output is the first input. A first error amplifier 1 connected to the gate of the conductivity type output transistor, a second resistor R2 connected between the first power supply terminal Vdd and the constant potential point Vq2d,
A second conductivity type transistor Q2 connected between the constant potential point Vq2d and the second power supply terminal Vss, and an internal reference voltage Vref
Is input to the inverting input, the constant potential point voltage is input to the non-inverting input,
The second error amplifier 2 whose output is connected to the gate of the transistor of the second conductivity type, is connected between the output terminal and the constant potential point, and when a difference occurs between the output terminal voltage and the constant potential point voltage, Switch means to be turned on.

【0046】請求項12の電圧発生回路によれば、請求
項2と基本的な作用効果は同様であり、さらに、低入力
抵抗定電圧発生手段を、高抵抗値の抵抗,N型のトラン
ジスタ,第2の誤差増幅器で構成しているから、P型の
出力トランジスタ、高抵抗値の抵抗、第1の誤差増幅器
と、同じように回路を組めるから回路構成が容易であ
る。また、スイッチ手段の構成とも関係するが、通常の
電子回路手段で全ての回路を構成することができ、モノ
リシック化が容易である。
According to the voltage generating circuit of the twelfth aspect, the basic operation and effect are the same as those of the second aspect, and the low input resistance constant voltage generating means is replaced by a high resistance resistor, an N-type transistor, Since the circuit is composed of the second error amplifier, the circuit can be easily assembled in the same manner as the P-type output transistor, the high-resistance resistor, and the first error amplifier. Further, although it is related to the configuration of the switch means, all circuits can be configured by ordinary electronic circuit means, and it is easy to make it monolithic.

【0047】本発明の請求項13記載の電圧発生回路
は、請求項12記載の電圧発生回路において、スイッチ
手段が、出力端子電圧と定電位点電圧とが入力される比
較器3と、この比較器の出力により駆動されるスイッチ
SW1から構成されることを特徴とする。
According to a thirteenth aspect of the present invention, in the voltage generating circuit of the twelfth aspect, the switch means includes a comparator 3 to which an output terminal voltage and a constant potential point voltage are inputted, And a switch SW1 driven by the output of the container.

【0048】本発明の請求項14記載の電圧発生回路
は、請求項13記載の電圧発生回路において、比較器の
出力により駆動されるスイッチが、トランジスタスイッ
チQ3であることを特徴とする。
According to a fourteenth aspect of the present invention, in the voltage generating circuit according to the thirteenth aspect, the switch driven by the output of the comparator is a transistor switch Q3.

【0049】本発明の請求項15記載の電圧発生回路
は、請求項12記載の電圧発生回路において、スイッチ
手段が、出力端子から定電位点に向けて導通するように
設けられたダイオードD1であることを特徴とする。
A voltage generating circuit according to a fifteenth aspect of the present invention is the voltage generating circuit according to the twelfth aspect, wherein the switching means is a diode D1 provided so as to conduct from the output terminal toward the constant potential point. It is characterized by the following.

【0050】本発明の請求項16記載の電圧発生回路
は、請求項12記載の電圧発生回路において、スイッチ
手段が、逆並列接続されたダイオードであることを特徴
とする。
A voltage generating circuit according to a sixteenth aspect of the present invention is the voltage generating circuit according to the twelfth aspect, wherein the switching means is a diode connected in anti-parallel.

【0051】請求項13,14,15,16,の電圧発
生回路によれば、請求項12の電圧発生回路と同様の効
果を奏するほか、請求項3〜6に記載したと同様の効果
を奏することができる。
According to the voltage generating circuits of the thirteenth, fourteenth, fifteenth, and sixteenth aspects, the same effects as those of the third to sixth aspects can be obtained in addition to the effects of the voltage generating circuit of the twelfth aspect. be able to.

【0052】本発明の請求項17記載の電圧発生回路
は、第1電源端子Vddと出力端子間に接続された第1
導電型出力トランジスタQ1と、出力端子と第2電源端
子Vss間に接続された第1抵抗R1と、内部基準電圧
Vrefが反転入力に、出力端子電圧が非反転入力に入
力され、出力が第1導電型出力トランジスタのゲートに
接続される第1誤差増幅器1と、第1電源端子Vddと
定電位点Vq2dとの間に接続された第2抵抗R2と、
定電位点Vq2dと第2電源端子Vss間に接続された
第2導電型トランジスタQ2と、内部基準電圧Vref
がダイオードD3を介して反転入力に、定電位点電圧が
非反転入力に入力され、出力が第2導電型トランジスタ
のゲートに接続される第2誤差増幅器2と、出力端子と
定電位点との間に接続され、出力端子電圧と定電位点電
圧とに差が生じたときに、出力端子から定電位点に向け
て導通するように設けられたダイオードD1と、を有す
ることを特徴とする。
According to a seventeenth aspect of the present invention, there is provided a voltage generation circuit comprising: a first power supply terminal connected between a first power supply terminal and an output terminal;
The conductivity type output transistor Q1, the first resistor R1 connected between the output terminal and the second power supply terminal Vss, the internal reference voltage Vref is input to the inverting input, the output terminal voltage is input to the non-inverting input, and the output is the first input. A first error amplifier 1 connected to the gate of the conductivity type output transistor, a second resistor R2 connected between the first power supply terminal Vdd and the constant potential point Vq2d,
A second conductivity type transistor Q2 connected between the constant potential point Vq2d and the second power supply terminal Vss, and an internal reference voltage Vref
Is input to the inverting input via the diode D3, the constant potential point voltage is input to the non-inverting input, and the output is connected to the gate of the transistor of the second conductivity type. And a diode D1 connected between the output terminal and the constant potential point when a difference occurs between the output terminal voltage and the constant potential point voltage.

【0053】本発明の請求項18記載の電圧発生回路
は、第1電源端子Vddと出力端子間に接続された第1
導電型出力トランジスタQ1と、出力端子と第2電源端
子Vss間に接続された第1抵抗R1と、内部基準電圧
Vrefが反転入力に、出力端子電圧が非反転入力に入
力され、出力が第1導電型出力トランジスタのゲートに
接続される第1誤差増幅器1と、第1電源端子Vddと
定電位点Vq2dとの間に接続された第2抵抗R2と、
定電位点Vq2dと第2電源端子Vss間に接続された
第2導電型トランジスタQ2と、内部基準電圧Vref
がダイオードD3を介して反転入力に、定電位点電圧が
非反転入力に入力され、出力が第2導電型トランジスタ
のゲートに接続される第2誤差増幅器2と、出力端子と
定電位点との間に接続され、出力端子電圧と定電位点電
圧とに差が生じたときに、導通するように設けられた逆
並列接続されたダイオードD1,D2と、を有すること
を特徴とする。
The voltage generating circuit according to claim 18 of the present invention comprises a first power supply terminal Vdd connected between the first power supply terminal Vdd and the output terminal.
The conductivity type output transistor Q1, the first resistor R1 connected between the output terminal and the second power supply terminal Vss, the internal reference voltage Vref is input to the inverting input, the output terminal voltage is input to the non-inverting input, and the output is the first input. A first error amplifier 1 connected to the gate of the conductivity type output transistor, a second resistor R2 connected between the first power supply terminal Vdd and the constant potential point Vq2d,
A second conductivity type transistor Q2 connected between the constant potential point Vq2d and the second power supply terminal Vss, and an internal reference voltage Vref
Is input to the inverting input via the diode D3, the constant potential point voltage is input to the non-inverting input, and the output is connected to the gate of the transistor of the second conductivity type. And diodes D1 and D2 connected in anti-parallel and connected so as to conduct when a difference occurs between the output terminal voltage and the constant potential point voltage.

【0054】請求項17、18の電圧発生回路によれ
ば、スイッチ手段としてのダイオードD1の順方向電圧
Vf1による誤差成分をキャンセルするために、内部基
準電圧回路からの基準電圧Vrefの入力を、ダイオー
ドD3を介して第2誤差増幅器2の反転入力端子へ供給
している。これにより、出力トランジスタQ1のドレイ
ン電圧と、トランジスタQ2のドレイン電圧との電圧差
は、スイッチ手段としてのダイオードD1の順方向電圧
Vf1と等しく保たれることになるので、このダイオー
ドの順方向電圧による機能制限を無くすことができる。
According to the voltage generation circuit of the present invention, in order to cancel an error component due to the forward voltage Vf1 of the diode D1 as the switch means, the input of the reference voltage Vref from the internal reference voltage circuit is performed by the diode. The signal is supplied to the inverting input terminal of the second error amplifier 2 via D3. As a result, the voltage difference between the drain voltage of the output transistor Q1 and the drain voltage of the transistor Q2 is kept equal to the forward voltage Vf1 of the diode D1 as the switching means. Function restrictions can be eliminated.

【0055】このほか、請求項5或いは請求項6に記載
されたダイオードによる効果、即ち、スイッチ手段がダ
イオードのみで構成されるため、回路構成が簡単で、部
品点数が少なくでき、またIC化したときの必要面積を
小さくすることができる、或いは、スイッチ手段がダイ
オードのみで構成されるため、回路構成が簡単で、部品
点数が少なくでき、またIC化したときの必要面積を小
さくすることができる。スイッチ手段のいずれの側で出
力異常が発生しても、しかるべく速やかに収束させるこ
とが可能である、という効果を奏する。
In addition, the effect of the diode described in claim 5 or claim 6, that is, since the switch means is composed of only the diode, the circuit configuration is simple, the number of parts can be reduced, and the IC is realized. In this case, the required area can be reduced, or the switch means is composed of only diodes, so that the circuit configuration is simple, the number of parts can be reduced, and the required area in the case of an IC can be reduced. . Even if an output abnormality occurs on either side of the switch means, it is possible to converge as quickly as possible.

【0056】本発明の請求項19記載の電圧発生回路
は、第1電源端子Vddと出力端子間に接続された第1
導電型出力トランジスタQ1と、出力端子と第2電源端
子Vss間に接続された第1抵抗R1と、内部基準電圧
Vrefが反転入力に、出力端子電圧が非反転入力に入
力され、出力が第1導電型出力トランジスタのゲートに
接続される第1誤差増幅器1と、第1電源端子Vddと
定電位点Vq2dとの間に直列に接続された、ゲート抵
抗R2´、第2抵抗R2及び第1電源端子Vddから定
電位点Vq2dの方向に導通する第4ダイオードD4
と、ゲート抵抗R2´と第2抵抗R2の直列回路に並列
に接続され、ゲートがゲート抵抗R2´と第2抵抗R2
との接続点に接続された第1導電型トランジスタQ4
と、定電位点Vq2dと第2電源端子Vss間に接続さ
れた第2導電型トランジスタQ2と、内部基準電圧Vr
efが第3ダイオードD3を介して反転入力に、定電位
点電圧が非反転入力に入力され、出力が第2導電型トラ
ンジスタのゲートに接続される第2誤差増幅器2と、出
力端子と定電位点Vq2dとの間に接続され、出力端子
電圧と定電位点電圧とに差が生じたときに、出力端子か
ら定電位点Vq2dに向けて導通するように設けられた
第1ダイオードD1と、第2抵抗R2と第4ダイオード
D4の接続点と出力端子との間に接続され、第2抵抗R
2と第4ダイオードD4の接続点から出力端子に向けて
導通するように設けられた第2ダイオードD2と、を有
することを特徴とする。
According to a nineteenth aspect of the present invention, there is provided a voltage generation circuit comprising: a first power supply terminal connected between a first power supply terminal and an output terminal;
The conductivity type output transistor Q1, the first resistor R1 connected between the output terminal and the second power supply terminal Vss, the internal reference voltage Vref is input to the inverting input, the output terminal voltage is input to the non-inverting input, and the output is the first input. A first error amplifier 1 connected to the gate of the conductivity type output transistor; a gate resistor R2 ', a second resistor R2, and a first power supply connected in series between the first power supply terminal Vdd and the constant potential point Vq2d. A fourth diode D4 that conducts in the direction from the terminal Vdd to the constant potential point Vq2d
And a gate resistor R2 'and a second resistor R2, which are connected in parallel to a series circuit. The gate is connected to the gate resistor R2' and the second resistor R2.
Transistor Q4 connected to the connection point
A second conductivity type transistor Q2 connected between the constant potential point Vq2d and the second power supply terminal Vss;
ef is input to the inverting input via the third diode D3, the constant potential point voltage is input to the non-inverting input, and the output is connected to the gate of the transistor of the second conductivity type. A first diode D1 connected between the output terminal terminal and the constant potential point voltage and connected to the constant potential point Vq2d when a difference occurs between the output terminal voltage and the constant potential point voltage; The second resistor R2 is connected between a connection point between the second resistor R2 and the fourth diode D4 and the output terminal.
And a second diode D2 provided so as to conduct from the connection point of the second and fourth diodes D4 to the output terminal.

【0057】請求項19の電圧発生回路によれば、請求
項18の電圧発生回路と同様の効果を奏するほか、第1
ダイオードD1と第2ダイオードD2とを、第4ダイオ
ードD4を介して接続することで、定常時の第2ダイオ
ードD2の電位差を順方向電圧Vf1と等しくしている
から、ダイオードD2の順方向電圧による機能制限をも
無くすことができる。
According to the voltage generating circuit of the nineteenth aspect, the same effect as that of the voltage generating circuit of the eighteenth aspect can be obtained.
By connecting the diode D1 and the second diode D2 via the fourth diode D4, the potential difference of the second diode D2 in the steady state is made equal to the forward voltage Vf1, so that the forward voltage of the diode D2 is used. Function restrictions can be eliminated.

【0058】また、ゲート抵抗R2´と第2抵抗R2の
直列回路に並列に接続した第1導電型トランジスタQ4
のゲートを、ゲート抵抗R2´と第2抵抗R2との接続
点に接続することにより、出力電圧Voutが設定電圧
より一時的に降下した瞬間だけ第1導電型トランジスタ
Q4がオンするから、時間遅れなく出力電圧Voutの
降下を抑制することができる。
A first conductivity type transistor Q4 connected in parallel to a series circuit of a gate resistor R2 'and a second resistor R2.
Is connected to the connection point between the gate resistor R2 'and the second resistor R2, the first conductivity type transistor Q4 is turned on only at the moment when the output voltage Vout temporarily drops below the set voltage, so that the time delay occurs. Therefore, a drop in the output voltage Vout can be suppressed.

【0059】本発明の請求項20記載の電圧発生回路
は、第1電源端子Vddと出力端子間に接続された第1
導電型出力トランジスタQ1と、出力端子と第2電源端
子Vss間に接続された第1抵抗R1と、内部基準電圧
Vrefが反転入力に、出力端子電圧が非反転入力に入
力され、出力が第1導電型出力トランジスタのゲートに
接続される第1誤差増幅器1と、第1電源端子Vddと
定電位点Vq2dとの間に直列に接続された第2抵抗R
2及び第1電源端子Vddから定電位点Vq2dの方向
に導通する第4ダイオードD4と、第2抵抗R2に並列
に接続され、ゲートがゲート抵抗R4を介して第1電源
端子Vddに接続され、またゲートがゲートコンデンサ
C4を介して第2抵抗R2と第4ダイオードD4の接続
点に接続された第1導電型トランジスタQ4と、定電位
点Vq2dと第2電源端子Vss間に接続された第2導
電型トランジスタQ2と、内部基準電圧Vrefが第3
ダイオードD3を介して反転入力に、定電位点電圧が非
反転入力に入力され、出力が第2導電型トランジスタの
ゲートに接続される第2誤差増幅器2と、出力端子と定
電位点Vq2dとの間に接続され、出力端子電圧と定電
位点電圧とに差が生じたときに、出力端子から定電位点
Vq2dに向けて導通するように設けられた第1ダイオ
ードD1と、第2抵抗R2と第4ダイオードD4の接続
点と出力端子との間に接続され、第2抵抗R2と第4ダ
イオードD4の接続点から出力端子に向けて導通するよ
うに設けられた第2ダイオードD2と、を有することを
特徴とする。
According to a twentieth aspect of the present invention, there is provided a voltage generation circuit comprising: a first power supply terminal connected between a first power supply terminal and an output terminal;
The conductivity type output transistor Q1, the first resistor R1 connected between the output terminal and the second power supply terminal Vss, the internal reference voltage Vref is input to the inverting input, the output terminal voltage is input to the non-inverting input, and the output is the first input. A first error amplifier 1 connected to the gate of the conductivity type output transistor, and a second resistor R connected in series between the first power supply terminal Vdd and the constant potential point Vq2d.
A fourth diode D4 conducting in the direction from the second power supply terminal Vdd to the constant potential point Vq2d, and a second resistor R2 connected in parallel, a gate connected to the first power supply terminal Vdd via the gate resistor R4, Further, a first conductivity type transistor Q4 whose gate is connected to a connection point of the second resistor R2 and the fourth diode D4 via a gate capacitor C4, and a second transistor Q4 connected between the constant potential point Vq2d and the second power supply terminal Vss. The conductivity type transistor Q2 and the internal reference voltage Vref are the third
A second error amplifier 2 having a constant potential point voltage input to the non-inverting input and a non-inverting input via the diode D3 and an output connected to the gate of the second conductivity type transistor, and an output terminal connected to the constant potential point Vq2d. A first diode D1 connected between the output terminal and the constant-potential point voltage so as to conduct from the output terminal to the constant-potential point Vq2d, and a second resistor R2. A second diode D2 connected between the connection point of the fourth diode D4 and the output terminal, and provided so as to conduct from the connection point of the second resistor R2 and the fourth diode D4 toward the output terminal; It is characterized by the following.

【0060】請求項20の電圧発生回路によれば、請求
項18の電圧発生回路と同様の効果を奏するほか、第1
ダイオードD1と第2ダイオードD2とを、第4ダイオ
ードD4を介して接続することで、定常時の第2ダイオ
ードD2の電位差を順方向電圧Vf1と等しくしている
から、ダイオードD2の順方向電圧による機能制限をも
無くすことができる。
According to the voltage generating circuit of the twentieth aspect, the same effects as those of the voltage generating circuit of the eighteenth aspect can be obtained.
By connecting the diode D1 and the second diode D2 via the fourth diode D4, the potential difference of the second diode D2 in the steady state is made equal to the forward voltage Vf1, so that the forward voltage of the diode D2 is used. Function restrictions can be eliminated.

【0061】そして、第2抵抗R2と並列に接続した第
1導電型トランジスタQ4のゲートを、ゲート抵抗R
4、ゲートコンデンサC4を介して第1電源端子Vdd
と出力端子に接続することにより、電源電圧の変動の影
響を受けることなく、出力電圧Voutが設定電圧より
一時的に降下した瞬間だけ、さらに安定して第1導電型
トランジスタQ4がオンするから、時間遅れなく出力電
圧Voutの降下を抑制することができる。
Then, the gate of the first conductivity type transistor Q4 connected in parallel with the second resistor R2 is connected to the gate resistor R4.
4. The first power supply terminal Vdd via the gate capacitor C4
And the output terminal, the first conductivity type transistor Q4 is more stably turned on only at the moment when the output voltage Vout temporarily drops below the set voltage without being affected by the fluctuation of the power supply voltage. The drop of the output voltage Vout can be suppressed without time delay.

【0062】本発明の請求項21記載のボルテージレギ
ュレータは、第1電源端子Vddと出力端子間に接続さ
れた出力トランジスタQ1と、出力端子と第2電源端子
Vss間に直列接続された第1抵抗R11及び第2抵抗
R12と、内部基準電圧Vrefが反転入力に、第1抵
抗及び第2抵抗の接続点電圧が非反転入力に入力され、
出力が出力トランジスタのゲートに接続される第1誤差
増幅器1と、低入力抵抗で出力電圧目標値と等しい定電
圧の定電位点を形成する低入力抵抗定電圧発生手段と、
出力端子と定電位点との間に接続され、出力端子電圧と
定電位点電圧とに差が生じたときに、オンされるスイッ
チ手段と、を有することを特徴とする。
According to a voltage regulator of the present invention, an output transistor Q1 connected between a first power supply terminal Vdd and an output terminal, and a first resistor connected in series between the output terminal and the second power supply terminal Vss. R11 and the second resistor R12 and the internal reference voltage Vref are input to the inverting input, and the connection point voltage of the first and second resistors is input to the non-inverting input;
A first error amplifier having an output connected to the gate of the output transistor, a low input resistance constant voltage generating means for forming a constant potential point of a constant voltage equal to the output voltage target value with a low input resistance,
A switch connected between the output terminal and the constant potential point and turned on when a difference occurs between the output terminal voltage and the constant potential point voltage.

【0063】本発明の請求項22記載のボルテージレギ
ュレータは、請求項21記載のボルテージレギュレータ
において、スイッチ手段が、出力端子電圧と定電位点電
圧とが入力される比較器3と、この比較器の出力により
駆動されるスイッチSW1から構成されることを特徴と
する。
A voltage regulator according to a twenty-second aspect of the present invention is the voltage regulator according to the twenty-first aspect, wherein the switch means includes a comparator 3 to which an output terminal voltage and a constant potential point voltage are inputted, It is characterized by comprising a switch SW1 driven by an output.

【0064】本発明の請求項23記載のボルテージレギ
ュレータは、請求項22記載のボルテージレギュレータ
において、比較器の出力により駆動されるスイッチが、
トランジスタスイッチQ3であることを特徴とする。
A voltage regulator according to a twenty-third aspect of the present invention is the voltage regulator according to the twenty-second aspect, wherein the switch driven by the output of the comparator comprises:
It is a transistor switch Q3.

【0065】本発明の請求項24記載のボルテージレギ
ュレータは、請求項21記載のボルテージレギュレータ
において、スイッチ手段が、出力端子から定電位点に向
けて導通するように設けられたダイオードD1であるこ
とを特徴とする。
A voltage regulator according to a twenty-fourth aspect of the present invention is the voltage regulator according to the twenty-first aspect, wherein the switch means is a diode D1 provided so as to conduct from the output terminal toward the constant potential point. Features.

【0066】本発明の請求項25記載のボルテージレギ
ュレータは、請求項21記載のボルテージレギュレータ
において、スイッチ手段が、逆並列接続されたダイオー
ドD1,D2であることを特徴とする。
A voltage regulator according to a twenty-fifth aspect of the present invention is the voltage regulator according to the twenty-first aspect, wherein the switch means is diodes D1 and D2 connected in anti-parallel.

【0067】本発明の請求項26記載のボルテージレギ
ュレータは、第1電源端子Vddと出力端子間に接続さ
れた出力トランジスタQ1と、出力端子と第2電源端子
Vss間に直列接続された第1抵抗R11及び第2抵抗
R12と、内部基準電圧Vrefが反転入力に、第1抵
抗及び第2抵抗の接続点電圧が非反転入力に入力され、
出力が出力トランジスタのゲートに接続される第1誤差
増幅器1と、充電可能な電池またはコンデンサを含み、
低入力抵抗で内部基準電圧と等しい定電圧の定電位点を
形成する低入力抵抗定電圧発生手段と、出力端子と定電
位点との間に接続され、出力端子電圧と定電位点電圧と
に差が生じたときに、オンされるスイッチ手段と、を有
することを特徴とする。
A voltage regulator according to a twenty-sixth aspect of the present invention provides an output transistor Q1 connected between a first power supply terminal Vdd and an output terminal, and a first resistor connected in series between the output terminal and the second power supply terminal Vss. R11 and the second resistor R12 and the internal reference voltage Vref are input to the inverting input, and the connection point voltage of the first and second resistors is input to the non-inverting input;
A first error amplifier 1 having an output connected to the gate of the output transistor, and a rechargeable battery or capacitor;
A low input resistance constant voltage generating means for forming a constant potential point of a constant voltage equal to the internal reference voltage with a low input resistance, and connected between the output terminal and the constant potential point; Switch means that is turned on when a difference occurs.

【0068】本発明の請求項27記載のボルテージレギ
ュレータは、請求項26記載のボルテージレギュレータ
において、スイッチ手段が、出力端子電圧と定電位点電
圧とが入力される比較器3と、この比較器の出力により
駆動されるスイッチSW1から構成されることを特徴と
する。
According to a voltage regulator according to a twenty-seventh aspect of the present invention, in the voltage regulator according to the twenty-sixth aspect, the switch means includes: a comparator 3 to which an output terminal voltage and a constant potential point voltage are input; It is characterized by comprising a switch SW1 driven by an output.

【0069】本発明の請求項28記載のボルテージレギ
ュレータは、請求項27記載のボルテージレギュレータ
において、比較器の出力により駆動されるスイッチが、
トランジスタスイッチQ3であることを特徴とする。
A voltage regulator according to a twenty-eighth aspect of the present invention is the voltage regulator according to the twenty-seventh aspect, wherein the switch driven by the output of the comparator comprises:
It is a transistor switch Q3.

【0070】本発明の請求項29記載のボルテージレギ
ュレータは、請求項26記載のボルテージレギュレータ
において、スイッチ手段が、出力端子から定電位点に向
けて導通するように設けられたダイオードD1であるこ
とを特徴とする。
A voltage regulator according to a twenty-ninth aspect of the present invention is the voltage regulator according to the twenty-sixth aspect, wherein the switch means is a diode D1 provided so as to conduct from an output terminal toward a constant potential point. Features.

【0071】本発明の請求項30記載のボルテージレギ
ュレータは、請求項26記載のボルテージレギュレータ
において、スイッチ手段が、逆並列接続されたダイオー
ドD1,D2であることを特徴とする。
A voltage regulator according to claim 30 of the present invention is characterized in that, in the voltage regulator according to claim 26, the switch means is diodes D1 and D2 connected in anti-parallel.

【0072】本発明の請求項31記載のボルテージレギ
ュレータは、第1電源端子Vddと出力端子間に接続さ
れた第1導電型出力トランジスタQ1と、出力端子と第
2電源端子Vss間に直列接続された第1抵抗及び第2
抵抗と、内部基準電圧Vrefが反転入力に、第1抵抗
R11及び第2抵抗R12の接続点電圧が非反転入力に
入力され、出力が第1導電型出力トランジスタのゲート
に接続される第1誤差増幅器1と、第1電源端子Vdd
と第2電源端子Vss間に直列接続された第3抵抗R
2、第4抵抗R21及び第5抵抗R22と、第3抵抗及
び第4抵抗の接続点と第2電源端子Vss間に接続され
た第2導電型トランジスタQ2と、内部基準電圧Vre
fが反転入力に、第4抵抗及び第5抵抗の接続点電圧が
非反転入力に入力され、出力が第2導電型トランジスタ
のゲートに接続される第2誤差増幅器2と、出力端子と
定電位点となる第3抵抗及び第4抵抗の接続点との間に
接続され、出力端子電圧と定電位点電圧とに差が生じた
ときに、オンされるスイッチ手段と、を有することを特
徴とする。
A voltage regulator according to a thirty-first aspect of the present invention includes a first conductivity type output transistor Q1 connected between a first power supply terminal Vdd and an output terminal, and a series connection between the output terminal and a second power supply terminal Vss. The first resistor and the second
A first error in which the resistor and the internal reference voltage Vref are input to the inverting input, the node voltage of the first resistor R11 and the second resistor R12 is input to the non-inverting input, and the output is connected to the gate of the first conductivity type output transistor Amplifier 1 and first power supply terminal Vdd
A third resistor R connected in series between the power supply terminal Vss
2, a fourth resistance R21 and a fifth resistance R22, a second conductivity type transistor Q2 connected between a connection point of the third resistance and the fourth resistance and the second power supply terminal Vss, and an internal reference voltage Vre.
f is input to the inverting input, the connection point voltage of the fourth resistor and the fifth resistor is input to the non-inverting input, and the output is connected to the gate of the transistor of the second conductivity type. Switch means connected between the connection point of the third resistance and the fourth resistance, which is turned on when a difference occurs between the output terminal voltage and the constant potential point voltage. I do.

【0073】本発明の請求項32記載のボルテージレギ
ュレータは、請求項31記載のボルテージレギュレータ
において、スイッチ手段が、出力端子電圧と定電位点電
圧とが入力される比較器3と、この比較器の出力により
駆動されるスイッチSW1から構成されることを特徴と
する。
The voltage regulator according to claim 32 of the present invention is the voltage regulator according to claim 31, wherein the switch means comprises: a comparator 3 to which an output terminal voltage and a constant potential point voltage are input; It is characterized by comprising a switch SW1 driven by an output.

【0074】本発明の請求項33記載のボルテージレギ
ュレータは、請求項32記載のボルテージレギュレータ
において、比較器の出力により駆動されるスイッチが、
トランジスタスイッチQ3であることを特徴とする。
The voltage regulator according to claim 33 of the present invention is the voltage regulator according to claim 32, wherein the switch driven by the output of the comparator is:
It is a transistor switch Q3.

【0075】本発明の請求項34記載のボルテージレギ
ュレータは、請求項31記載のボルテージレギュレータ
において、スイッチ手段が、出力端子から定電位点に向
けて導通するように設けられたダイオードD1であるこ
とを特徴とする。
According to a voltage regulator according to a thirty-fourth aspect of the present invention, in the voltage regulator according to the thirty-first aspect, the switching means is a diode D1 provided so as to conduct from the output terminal toward the constant potential point. Features.

【0076】本発明の請求項35記載のボルテージレギ
ュレータは、請求項31記載のボルテージレギュレータ
において、スイッチ手段が、逆並列接続されたダイオー
ドD1,D2であることを特徴とする。
A voltage regulator according to a thirty-fifth aspect of the present invention is the voltage regulator according to the thirty-first aspect, wherein the switch means is diodes D1 and D2 connected in anti-parallel.

【0077】本発明の請求項36記載のボルテージレギ
ュレータは、第1電源端子Vddと出力端子間に接続さ
れた第1導電型出力トランジスタQ1と、出力端子と第
2電源端子Vss間に直列接続された第1抵抗R11及
び第2抵抗R12と、内部基準電圧Vrefが反転入力
に、第1抵抗及び第2抵抗の接続点電圧が非反転入力に
入力され、出力が第1導電型出力トランジスタのゲート
に接続される第1誤差増幅器1と、第1電源端子Vdd
と第2電源端子Vss間に直列接続された第3抵抗R
2、第4抵抗R21及び第5抵抗R22と、第3抵抗及
び第4抵抗の接続点と第2電源端子Vss間に接続され
た第2導電型トランジスタQ2と、内部基準電圧Vre
fがダイオードを介して反転入力に、第4抵抗及び第5
抵抗の接続点電圧が非反転入力に入力され、出力が第2
導電型トランジスタのゲートに接続される第2誤差増幅
器2と、出力端子と定電位点となる第3抵抗及び第4抵
抗の接続点との間に接続され、出力端子電圧と定電位点
電圧とに差が生じたときに、出力端子から定電位点に向
けて導通するように設けられたダイオードD1と、を有
することを特徴とする。
A voltage regulator according to a thirty-sixth aspect of the present invention includes a first conductivity type output transistor Q1 connected between a first power supply terminal Vdd and an output terminal, and a series connection between the output terminal and a second power supply terminal Vss. The first resistor R11 and the second resistor R12, the internal reference voltage Vref is input to the inverting input, the node voltage of the first resistor and the second resistor is input to the non-inverting input, and the output is the gate of the first conductivity type output transistor. A first error amplifier 1 connected to the first power supply terminal Vdd
A third resistor R connected in series between the power supply terminal Vss
2, a fourth resistance R21 and a fifth resistance R22, a second conductivity type transistor Q2 connected between a connection point of the third resistance and the fourth resistance and the second power supply terminal Vss, and an internal reference voltage Vre.
f is connected to the inverting input through a diode, and the fourth resistor and the fifth
The connection point voltage of the resistor is input to the non-inverting input, and the output is
A second error amplifier 2 connected to the gate of the conductivity type transistor, connected between the output terminal and a connection point of the third resistor and the fourth resistor serving as a constant potential point, and having an output terminal voltage and a constant potential point voltage. And a diode D1 provided so as to conduct from the output terminal toward the constant potential point when a difference occurs between the two.

【0078】本発明の請求項37記載のボルテージレギ
ュレータは、第1電源端子Vddと出力端子間に接続さ
れた第1導電型出力トランジスタQ1と、出力端子と第
2電源端子Vss間に直列接続された第1抵抗R11及
び第2抵抗R12と、内部基準電圧Vrefが反転入力
に、第1抵抗及び第2抵抗の接続点電圧が非反転入力に
入力され、出力が第1導電型出力トランジスタのゲート
に接続される第1誤差増幅器1と、第1電源端子Vdd
と第2電源端子Vss間に直列接続された第3抵抗R
2、第4抵抗R21及び第5抵抗R22と、第3抵抗及
び第4抵抗の接続点と第2電源端子Vss間に接続され
た第2導電型トランジスタQ2と、内部基準電圧Vre
fがダイオードを介して反転入力に、第4抵抗及び第5
抵抗の接続点電圧が非反転入力に入力され、出力が第2
導電型トランジスタのゲートに接続される第2誤差増幅
器2と、出力端子と定電位点となる第3抵抗及び第4抵
抗の接続点との間に接続され、出力端子電圧と定電位点
電圧とに差が生じたときに、導通するように設けられた
逆並列接続されたダイオードD1,D2と、を有するこ
とを特徴とする。
The voltage regulator according to claim 37 of the present invention is a first conductivity type output transistor Q1 connected between the first power supply terminal Vdd and the output terminal, and is connected in series between the output terminal and the second power supply terminal Vss. The first resistor R11 and the second resistor R12, the internal reference voltage Vref is input to the inverting input, the node voltage of the first resistor and the second resistor is input to the non-inverting input, and the output is the gate of the first conductivity type output transistor. A first error amplifier 1 connected to the first power supply terminal Vdd
A third resistor R connected in series between the power supply terminal Vss
2, a fourth resistance R21 and a fifth resistance R22, a second conductivity type transistor Q2 connected between a connection point of the third resistance and the fourth resistance and the second power supply terminal Vss, and an internal reference voltage Vre.
f is connected to the inverting input through a diode, and the fourth resistor and the fifth
The connection point voltage of the resistor is input to the non-inverting input, and the output is
A second error amplifier 2 connected to the gate of the conductivity type transistor, connected between the output terminal and a connection point of the third resistor and the fourth resistor serving as a constant potential point, and having an output terminal voltage and a constant potential point voltage. And diodes D1 and D2 connected in anti-parallel and provided so as to be conductive when a difference occurs between them.

【0079】本発明の請求項38記載のボルテージレギ
ュレータは、第1電源端子Vddと出力端子間に接続さ
れた第1導電型出力トランジスタQ1と、出力端子と第
2電源端子Vss間に直列接続された第1抵抗R11及
び第2抵抗R12と、内部基準電圧Vrefが反転入力
に、第1抵抗R11及び第2抵抗R12の接続点電圧が
非反転入力に入力され、出力が第1導電型出力トランジ
スタのゲートに接続される第1誤差増幅器1と、第1電
源端子Vddと定電位点Vq2dとの間に直列に接続さ
れた、ゲート抵抗R2´、第3抵抗R2及び第1電源端
子Vddから定電位点Vq2dの方向に導通する第4ダ
イオードD4と、ゲート抵抗R2´と第3抵抗R2の直
列回路に並列に接続され、ゲートがゲート抵抗R2´と
第3抵抗R2との接続点に接続された第1導電型トラン
ジスタQ4と、定電位点Vq2dと第2電源端子Vss
間に接続された第2導電型トランジスタQ2と、この第
2導電型トランジスタQ2に並列に接続された、直列の
第4抵抗R21及び第5抵抗R22と、内部基準電圧V
refが第3ダイオードD3を介して反転入力に、第4
抵抗及び第5抵抗の接続点電圧が非反転入力に入力さ
れ、出力が第2導電型トランジスタのゲートに接続され
る第2誤差増幅器2と、出力端子と定電位点Vq2dと
の間に接続され、出力端子電圧と定電位点電圧とに差が
生じたときに、出力端子から定電位点Vq2dに向けて
導通するように設けられた第1ダイオードD1と、第3
抵抗R2と第4ダイオードD4の接続点と出力端子との
間に接続され、第3抵抗R2と第4ダイオードD4の接
続点から出力端子に向けて導通するように設けられた第
2ダイオードD2と、を有することを特徴とする。
A voltage regulator according to a thirty-eighth aspect of the present invention includes a first conductivity type output transistor Q1 connected between a first power supply terminal Vdd and an output terminal, and a series connection between the output terminal and the second power supply terminal Vss. The first resistor R11 and the second resistor R12 and the internal reference voltage Vref are input to the inverting input, the voltage at the node between the first resistor R11 and the second resistor R12 is input to the non-inverting input, and the output is the first conductivity type output transistor. The first error amplifier 1 is connected to the gate of the first power supply terminal Vdd and the gate resistor R2 ', the third resistor R2 and the first power supply terminal Vdd connected in series between the first power supply terminal Vdd and the constant potential point Vq2d. A fourth diode D4, which conducts in the direction of the potential point Vq2d, is connected in parallel to a series circuit of a gate resistor R2 'and a third resistor R2, and the gate is connected to the gate resistor R2' and the third resistor R2. A first conductivity type transistor Q4 which is connected to the point, the constant potential point Vq2d and a second power supply terminal Vss
A second conductivity type transistor Q2 connected therebetween, a series fourth resistor R21 and a fifth resistor R22 connected in parallel to the second conductivity type transistor Q2, and an internal reference voltage V2.
ref is input to the inverting input via the third diode D3,
The voltage at the connection point between the resistor and the fifth resistor is input to the non-inverting input, and the output is connected between the output terminal and the constant potential point Vq2d, the second error amplifier 2 having an output connected to the gate of the second conductivity type transistor. A first diode D1 provided to conduct from the output terminal to the constant potential point Vq2d when a difference occurs between the output terminal voltage and the constant potential point voltage;
A second diode D2 connected between a connection point between the resistor R2 and the fourth diode D4 and the output terminal, and provided so as to conduct from the connection point between the third resistor R2 and the fourth diode D4 toward the output terminal; , Is characterized by having.

【0080】本発明の請求項39記載のボルテージレギ
ュレータは、第1電源端子Vddと出力端子間に接続さ
れた第1導電型出力トランジスタQ1と、出力端子と第
2電源端子Vss間に直列接続された第1抵抗R11及
び第2抵抗R12と、内部基準電圧Vrefが反転入力
に、第1抵抗R11及び第2抵抗R12の接続点電圧が
非反転入力に入力され、出力が第1導電型出力トランジ
スタのゲートに接続される第1誤差増幅器1と、第1電
源端子Vddと定電位点Vq2dとの間に直列に接続さ
れた第3抵抗R2及び第1電源端子Vddから定電位点
Vq2dの方向に導通する第4ダイオードD4と、第3
抵抗R2に並列に接続され、ゲートがゲート抵抗R4を
介して第1電源端子Vddに接続され、またゲートがゲ
ートコンデンサC4を介して第3抵抗R2と第4ダイオ
ードD4の接続点に接続された第1導電型トランジスタ
Q4と、定電位点Vq2dと第2電源端子Vss間に接
続された第2導電型トランジスタQ2と、この第2導電
型トランジスタQ2に並列に接続された、直列の第4抵
抗R21及び第5抵抗R22と、内部基準電圧Vref
が第3ダイオードD3を介して反転入力に、第4抵抗及
び第5抵抗の接続点電圧が非反転入力に入力され、出力
が第2導電型トランジスタのゲートに接続される第2誤
差増幅器2と、出力端子と定電位点Vq2dとの間に接
続され、出力端子電圧と定電位点電圧とに差が生じたと
きに、出力端子から定電位点Vq2dに向けて導通する
ように設けられた第1ダイオードD1と、第3抵抗R2
と第4ダイオードD4の接続点と出力端子との間に接続
され、第3抵抗R2と第4ダイオードD4の接続点から
出力端子に向けて導通するように設けられた第2ダイオ
ードD2と、を有することを特徴とする。
A voltage regulator according to a thirty-ninth aspect of the present invention includes a first conductivity type output transistor Q1 connected between a first power supply terminal Vdd and an output terminal, and a series connection between the output terminal and the second power supply terminal Vss. The first resistor R11 and the second resistor R12 and the internal reference voltage Vref are input to the inverting input, the voltage at the node between the first resistor R11 and the second resistor R12 is input to the non-inverting input, and the output is the first conductivity type output transistor. The first error amplifier 1 connected to the gate of the first power supply terminal, the third resistor R2 connected in series between the first power supply terminal Vdd and the constant potential point Vq2d, and the direction from the first power supply terminal Vdd to the constant potential point Vq2d. A fourth diode D4 that conducts;
The gate is connected to the first power supply terminal Vdd via the gate resistor R4, and the gate is connected to the connection point between the third resistor R2 and the fourth diode D4 via the gate capacitor C4. A first conductivity type transistor Q4, a second conductivity type transistor Q2 connected between the constant potential point Vq2d and the second power supply terminal Vss, and a fourth series resistor connected in parallel to the second conductivity type transistor Q2. R21 and the fifth resistor R22, and the internal reference voltage Vref
Are input to the inverting input via the third diode D3, the connection point voltage of the fourth resistor and the fifth resistor is input to the non-inverting input, and the output of the second error amplifier 2 is connected to the gate of the transistor of the second conductivity type. , Connected between the output terminal and the constant potential point Vq2d, and provided so as to conduct from the output terminal to the constant potential point Vq2d when a difference occurs between the output terminal voltage and the constant potential point voltage. One diode D1 and a third resistor R2
A second diode D2 connected between the connection point of the fourth diode D4 and the output terminal, and provided so as to conduct from the connection point of the third resistor R2 and the fourth diode D4 toward the output terminal. It is characterized by having.

【0081】請求項21〜39のボルテージレギュレー
タによれば、定常的には出力トランジスタのドレイン電
位は誤差増幅器によって内部基準電圧Vrefとの比較
により2つの高抵抗値の抵抗による分圧比に応じた値に
制御され、出力電圧が決定される。また、過渡現象にお
ける作用・効果は請求項2〜20の電圧発生回路と同様
なものである。このことから、請求項21〜39のボル
テージレギュレータは、請求項2〜20の基準電圧発生
回路と同様な効果を奏することができる。
According to the voltage regulators of claims 21 to 39, the drain potential of the output transistor is steadily set to a value corresponding to the voltage dividing ratio by the two high-resistance resistors by comparison with the internal reference voltage Vref by the error amplifier. And the output voltage is determined. The operation and effect of the transient phenomenon are the same as those of the voltage generating circuit according to claims 2 to 20. From this, the voltage regulators of claims 21 to 39 can achieve the same effects as the reference voltage generation circuits of claims 2 to 20.

【0082】本発明の請求項40記載の携帯端末機器
は、請求項2〜20記載の電圧発生回路、または請求項
21〜39記載のボルテージレギュレータを有すること
を特徴とする。
A portable terminal device according to claim 40 of the present invention is characterized by including the voltage generating circuit according to claims 2 to 20, or the voltage regulator according to claims 21 to 39.

【0083】請求項40の携帯端末機器は、内部の電源
装置として、請求項2〜20の電圧発生回路のいずれ
か、または請求項21〜39のボルテージレギュレータ
のいずれかを含んで構成されるから、立ち上がり特性が
高速で駆動能力に優れ、負荷変動などによる過度特性が
良好で、安定な電圧を発生でき、かつ消費電力の少ない
電源を確保することができる。
The portable terminal device according to claim 40 is configured to include any one of the voltage generating circuits according to claims 2 to 20 or any one of the voltage regulators according to claims 21 to 39 as an internal power supply device. In addition, it is possible to secure a power supply that has a fast rise characteristic, excellent driving capability, good transient characteristics due to load fluctuations, a stable voltage, and low power consumption.

【0084】[0084]

【発明の実施の形態】本発明の実施例について、図を参
照して説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described with reference to the drawings.

【0085】図1は本発明の第1の実施例に係る電圧発
生回路を基準電圧発生回路として示す図である。図1に
おいて、基準電圧発生回路10は、基準電圧発生源であ
る内部基準電圧回路8から内部基準電圧Vrefを電圧
指令値として受けるとともに、容量Cを含む負荷回路9
に出力電圧Voutを出力する。内部基準電圧回路8
は、電流容量は少ないが、正確な電圧を基準電圧として
出力するもので、例えばNチャンネルのデプレッション
型MOSトランジスタを電源側に、Nチャンネルのエン
ハンスメント型MOSトランジスタをグランド側にして
直列接続し、それぞれのゲートをその接続点に短絡した
トランジスタ回路で構成できる。また、その他、電源と
ダイオードでも構成することが可能である。負荷回路9
は、定電圧を必要とし、任意の時点で電力消費をするも
のであり、例えば半導体メモリなどが想定される。
FIG. 1 is a diagram showing a voltage generating circuit according to a first embodiment of the present invention as a reference voltage generating circuit. 1, reference voltage generating circuit 10 receives internal reference voltage Vref from internal reference voltage circuit 8 as a reference voltage generating source as a voltage command value, and includes load circuit 9 including capacitor C.
Outputs the output voltage Vout. Internal reference voltage circuit 8
Has a small current capacity, but outputs an accurate voltage as a reference voltage.For example, an N-channel depletion type MOS transistor is connected to a power supply side, and an N-channel enhancement type MOS transistor is connected to a ground side. Can be constituted by a transistor circuit in which the gate is short-circuited to the connection point. In addition, a power supply and a diode can be used. Load circuit 9
Requires a constant voltage and consumes power at an arbitrary time. For example, a semiconductor memory is assumed.

【0086】基準電圧発生回路10は、誤差増幅器1、
低入力抵抗定電圧発生手段4、比較器3、P型の出力ト
ランジスタQ1、抵抗R1、スイッチSW1から構成さ
れている。
The reference voltage generating circuit 10 includes the error amplifier 1,
It comprises a low input resistance constant voltage generating means 4, a comparator 3, a P-type output transistor Q1, a resistor R1, and a switch SW1.

【0087】出力トランジスタQ1は、基準電圧発生回
路10の立ち上がり特性を向上することや、負荷回路9
が必要とする電流供給能力を補償するため、その電流駆
動能力を大きく設定しており、また抵抗R1は定常的な
漏れ電流を少なくして全体の消費電力を低減するため
に、例えば数MΩ〜数十MΩオーダーの高抵抗値が選定
される。
The output transistor Q1 is used to improve the rising characteristics of the reference voltage
The current driving capability is set large to compensate for the current supply capability required by the resistor R1. The resistor R1 is, for example, several MΩ to reduce the steady leakage current and the overall power consumption. A high resistance value on the order of tens of MΩ is selected.

【0088】さて、出力トランジスタQ1のゲートは誤
差増幅器1の出力端子が接続され、そのソースは電源端
子Vddへ接続され、ドレインは抵抗R1を介してグラ
ンドVssに接地されると共に誤差増幅器1の非反転入
力端子に接続されている。また、出力トランジスタQ1
のドレインにはこの基準電圧発生回路10の出力端子と
して負荷回路9が接続される。誤差増幅回路1の反転入
力端子には内部基準電圧回路8により内部基準電圧Vr
efが入力される。
The output transistor Q1 has a gate connected to the output terminal of the error amplifier 1, a source connected to the power supply terminal Vdd, a drain grounded to the ground Vss via the resistor R1, and a non-connected terminal of the error amplifier 1. Connected to inverting input terminal. The output transistor Q1
The load circuit 9 is connected as an output terminal of the reference voltage generation circuit 10 to the drain of the reference voltage generation circuit 10. The internal reference voltage Vr is applied to the inverting input terminal of the error amplifier circuit 1 by the internal reference voltage circuit 8.
ef is input.

【0089】低入力抵抗定電圧発生手段4は、内部基準
電圧回路8の内部基準電圧Vrefと同じ電圧Vref
を出力するものであり、且つその出力側から見た入力抵
抗が低い値にされており、その出力端子は定電位点を形
成する。
The low input resistance constant voltage generating means 4 generates the same voltage Vref as the internal reference voltage Vref of the internal reference voltage circuit 8.
And the input resistance seen from the output side is set to a low value, and its output terminal forms a constant potential point.

【0090】この低入力抵抗定電圧発生手段4として
は、所定電圧Vrefに充電されている、充電可能な電
池またはコンデンサで構成することができる。この場
合、その容量に応じたチャージ供給能力を持つととも
に、電圧Vrefを出力し、この電圧Vrefより高い
電圧が供給されたときにはその電圧を所定電圧Vref
に収束させるように動作する。
The low input resistance constant voltage generating means 4 can be constituted by a rechargeable battery or capacitor charged to a predetermined voltage Vref. In this case, while having a charge supply capacity corresponding to the capacity, the voltage Vref is output, and when a voltage higher than the voltage Vref is supplied, the voltage is changed to a predetermined voltage Vref.
Operate to converge to

【0091】比較器3は、例えば演算増幅器などで構成
されており、低入力抵抗定電圧発生手段4の出力電圧V
refと出力トランジスタQ1のドレイン電圧Vq1d
を2つの入力端子に受け、両入力電圧Vref、Vq1
dを比較する。そして、両入力電圧Vref、Vq1d
間に差が生じたときに比較動作出力を発生し、スイッチ
SW1に指令信号を出す。なお、比較器3の動作を単方
向性、つまり出力トランジスタQ1のドレイン電位Vq
1dが低入力抵抗定電圧発生手段4の出力電圧Vref
より高いときだけ動作するようにしてもよく、この場合
でも目的は概ね達成することができる。
The comparator 3 is composed of, for example, an operational amplifier, and outputs the output voltage V of the low input resistance constant voltage generating means 4.
ref and the drain voltage Vq1d of the output transistor Q1
Are received at two input terminals, and both input voltages Vref, Vq1
Compare d. Then, both input voltages Vref, Vq1d
When a difference occurs, a comparison operation output is generated, and a command signal is output to the switch SW1. The operation of the comparator 3 is unidirectional, that is, the drain potential Vq of the output transistor Q1.
1d is the output voltage Vref of the low input resistance constant voltage generating means 4
It may only be activated when it is higher, in which case the objective can be largely achieved.

【0092】この低入力抵抗定電圧発生手段4の出力と
トランジスタQ1のドレインがスイッチSW1を介して
接続される。出力トランジスタQ1のドレイン電位Vq
1d、と低入力抵抗定電圧発生手段4の出力電圧Vre
fを比較器3に入力し、両電位に差が生じればスイッチ
SW1をオン状態に、電位差を生じなければオフ状態に
制御する。
The output of the low input resistance constant voltage generating means 4 is connected to the drain of the transistor Q1 via the switch SW1. Drain potential Vq of output transistor Q1
1d, and the output voltage Vre of the low input resistance constant voltage generating means 4
f is input to the comparator 3, and the switch SW1 is turned on if there is a difference between the two potentials, and is turned off if there is no potential difference.

【0093】ところで、CMOSモノリシックICで演
算増幅器を構成する場合に、その内部の差動増幅用トラ
ンジスタ等の特性に留意しつつ設計することにより、そ
のオフセット電圧の絶対ばらつきを低い値(例えば±1
0mV未満)に抑えることは容易である。低入力抵抗定
電圧発生手段(充電可能なバッテリー等)4の出力電圧
を基準電圧Vrefに高精度に選択できれば、本発明の
基準電圧発生回路10における調整手段は比較器3に軽
微なオフセット調整回路を加えるだけで十分である。即
ち、誤差増幅器1の誤差、及び低入力抵抗低電圧発生手
段2の誤差を含めて比較器3の誤差と見なせるから、こ
のオフセット電圧を補正するだけで、かなり高精度な調
整が可能である。
When an operational amplifier is composed of a CMOS monolithic IC, the absolute variation of the offset voltage can be reduced to a low value (for example, ± 1 by designing the operational amplifier while paying attention to the characteristics of the internal differential amplification transistor and the like.
(Less than 0 mV) is easy. If the output voltage of the low input resistance constant voltage generating means (a rechargeable battery or the like) 4 can be selected with high accuracy as the reference voltage Vref, the adjusting means in the reference voltage generating circuit 10 of the present invention will require the comparator 3 to have a slight offset adjusting circuit. Is enough. That is, since the error including the error of the error amplifier 1 and the error of the low input resistance and low voltage generating means 2 can be regarded as an error of the comparator 3, it is possible to perform a highly accurate adjustment only by correcting the offset voltage.

【0094】この様な構成において定常的には、トラン
ジスタQ1のドレイン電位Vq1dは、誤差増幅器1に
よって内部基準電圧Vrefとの比較によりそのゲート
電位を上下して出力トランジスタQ1のオン抵抗を調整
し、内部基準電圧Vrefと等しく定電圧化される。
In such a configuration, normally, the drain potential Vq1d of the transistor Q1 is raised and lowered by comparing the gate potential with the internal reference voltage Vref by the error amplifier 1 to adjust the on-resistance of the output transistor Q1. The constant voltage is set equal to the internal reference voltage Vref.

【0095】さて、出力電圧Vout即ちドレイン電位
Vq1dが降下した場合には、出力トランジスタQ1の
電流駆動能力が大きく設定されているから、誤差増幅器
1の作用により出力トランジスタQ1のオン抵抗が小さ
くなり、速やかにドレイン電位Vq1dは回復する。
When the output voltage Vout, that is, the drain potential Vq1d drops, the current driving capability of the output transistor Q1 is set to be large, and the ON resistance of the output transistor Q1 is reduced by the action of the error amplifier 1, The drain potential Vq1d recovers quickly.

【0096】逆に、電源Vddへの突発的なノイズの重
畳や、内部基準電圧Vrefへの正ノイズの発生、或い
は、負荷回路9の動作により出力電流が急激に減少する
際のドレイン電圧Vdq1-誤差増幅器1-出力トランジ
スタQ1の制御ループの動作遅れによるオーバーシュー
ト等により、また、無負荷時や高温度時に懸念される出
力トランジスタQ1のオフリーク電流などにより、出力
電圧Voutが規定値より高くなった場合には、抵抗R
1が高抵抗とされているから、抵抗R1を介しての電荷
の速やかな放電は期待できない。
Conversely, a sudden superposition of noise on the power supply Vdd, a generation of positive noise on the internal reference voltage Vref, or a drain voltage Vdq1− when the output current is rapidly reduced by the operation of the load circuit 9 The output voltage Vout becomes higher than a specified value due to an overshoot due to an operation delay of a control loop of the error amplifier 1-output transistor Q1 and an off-leak current of the output transistor Q1 which is concerned at no load or high temperature. In the case, the resistance R
Since 1 has a high resistance, rapid discharge of electric charges via the resistor R1 cannot be expected.

【0097】しかし、本発明では、出力電圧Voutの
上昇を比較器3により検出してスイッチSW1をオン状
態にすることにより、負荷容量Cに蓄積されている電荷
を、低入力抵抗定電圧発生手段4の低抵抗特性により吸
収させて、速やかに出力電圧Voutを所定値Vref
に収束させる。
However, according to the present invention, the increase in the output voltage Vout is detected by the comparator 3 and the switch SW1 is turned on, so that the electric charge accumulated in the load capacitance C is reduced by the low input resistance constant voltage generating means. 4, the output voltage Vout is quickly reduced to a predetermined value Vref.
To converge.

【0098】この間の動作状況を、図2の特性図に示し
ている。図2は横軸に時間を、縦軸に出力電圧(左目盛
り)、電流(右目盛り)を採っており、図中実線が本発
明回路による特性図である。なお、図中の一点鎖線と破
線が対比のために示した従来の回路の特性図である。
The operating state during this time is shown in the characteristic diagram of FIG. FIG. 2 shows time on the horizontal axis and output voltage (left scale) and current (right scale) on the vertical axis, and the solid line in the figure is a characteristic diagram according to the circuit of the present invention. It is to be noted that a dashed line and a broken line in the figure are characteristic diagrams of a conventional circuit shown for comparison.

【0099】図2の特性図を参照すると、最初は、負荷
電流をとっていないため出力電圧Voutは基準電圧V
refに等しい値(3V)にある。大きな負荷電流(約
30mA)をとると、その瞬間、出力電圧は降下しよう
とするが、ドレイン電圧Vq1d-誤差増幅器1-出力ト
ランジスタQ1の制御ループにより出力電圧Voutは
一定に保たれる。なお、負荷電流の流れている間、出力
電圧Voutが少し低い値に留まっているのは配線抵抗
等での電圧降下によるものである。
Referring to the characteristic diagram of FIG. 2, at first, since no load current is taken, the output voltage Vout is equal to the reference voltage Vout.
It is at a value (3V) equal to ref. When a large load current (about 30 mA) is taken, the output voltage tends to drop at that moment, but the output voltage Vout is kept constant by the control loop of the drain voltage Vq1d, the error amplifier 1 and the output transistor Q1. Note that the output voltage Vout remains at a slightly lower value while the load current is flowing due to a voltage drop due to wiring resistance or the like.

【0100】そして、負荷電流が無くなると、ドレイン
電圧Vq1dが上昇を始めるので、これを検出してドレ
イン電圧Vq1d-誤差増幅器1-出力トランジスタQ1
の制御ループにより出力電圧Voutを規定電圧Vre
fにしようとするが、その制御ループの遅れによって出
力電圧Voutがオーバーシュート(約3.1V)して
しまう。この出力電圧Voutがオーバーシュートする
ことは、本発明の基準電圧発生回路においても、従来回
路(図11)においても同様である。
When the load current disappears, the drain voltage Vq1d starts to rise. This is detected and the drain voltage Vq1d-the error amplifier 1-the output transistor Q1
The output voltage Vout to the specified voltage Vre
However, the output voltage Vout overshoots (about 3.1 V) due to the delay of the control loop. The overshoot of the output voltage Vout is the same in the reference voltage generating circuit of the present invention and in the conventional circuit (FIG. 11).

【0101】しかし、本発明においては、出力電圧Vo
ut即ちドレイン電圧Vq1dの電圧上昇を、比較器3
が検出し、スイッチ1を閉じる。これにより、負荷容量
Cに蓄積されている電荷がスイッチSW1を通って低入
力抵抗定電圧発生手段4に吸収され、図2に示されるよ
うに出力電圧Voutは速やかに規定電圧Vrefに復
帰する。これを従来回路(図11,図12)の特性と比
べると、その改善効果の大きいことが分かる。なお当然
のことではあるが、出力電圧Voutが規定電圧Vre
fに復帰すると、比較器3の検出出力が無くなるから、
スイッチSW1は開放される。
However, in the present invention, the output voltage Vo
ut, that is, the voltage rise of the drain voltage Vq1d,
Is detected, and the switch 1 is closed. As a result, the charge accumulated in the load capacitance C is absorbed by the low input resistance constant voltage generation means 4 through the switch SW1, and the output voltage Vout quickly returns to the specified voltage Vref as shown in FIG. When this is compared with the characteristics of the conventional circuits (FIGS. 11 and 12), it can be seen that the improvement effect is large. As a matter of course, the output voltage Vout is equal to the specified voltage Vre.
When returning to f, the detection output of the comparator 3 is lost.
The switch SW1 is opened.

【0102】このように、本実施例の基準電圧発生回路
によれば、低入力抵抗定電圧発生手段4を設け、出力電
圧Voutが上昇した場合に、出力電位点を低入力抵抗
定電圧発生手段に接続することにより、立ち上がり特性
が高速で駆動能力に優れ、且つ大きな容量接続時も負荷
変動などによる過度特性が良好な基準電圧発生回路を実
現できる。
As described above, according to the reference voltage generating circuit of this embodiment, the low input resistance constant voltage generating means 4 is provided, and when the output voltage Vout rises, the output potential point is set to the low input resistance constant voltage generating means. , A reference voltage generating circuit having a high rise characteristic, excellent driving capability, and excellent transient characteristics due to load fluctuation even when a large capacitance is connected can be realized.

【0103】また、定常時には高抵抗によって漏れ電流
を低減しているので消費電流の面でも有効に作用する。
In addition, since the leakage current is reduced by the high resistance in the steady state, the current consumption can be effectively reduced.

【0104】また、出力変動の閾値を設ける必要がない
ため、設計が容易になるとともに、閾値の設定によって
過度特性がトレードオフされる要因を含まない。
Further, since it is not necessary to provide a threshold value for the output fluctuation, the design becomes easy, and there is no factor in which the transient characteristics are traded off by setting the threshold value.

【0105】さらに、低入力抵抗定電圧発生手段4を充
電可能な電池またはコンデンサで構成することにより、
過剰電荷を吸収することができる。特に、充電可能な電
池の場合には、電池が吸収した電荷により充電されるか
ら、本来無駄に消費していた過剰電荷を電池のエネルギ
ーとして再利用することができ、省エネルギー化を図る
ことができる。また、出力電力が降下したとき、低入力
抵抗定電圧発生手段4の電池またはコンデンサから一時
的に電力を供給することができるから、供給電力は小さ
いが多少とも出力電圧の立ち上がりを早める補助作用を
果たすことができる。
Further, by configuring the low input resistance constant voltage generating means 4 with a rechargeable battery or capacitor,
Excess charge can be absorbed. In particular, in the case of a rechargeable battery, the battery is charged by the charge absorbed by the battery, so that the excess charge that was originally wasted can be reused as battery energy, and energy saving can be achieved. . Further, when the output power drops, the power can be temporarily supplied from the battery or the capacitor of the low input resistance constant voltage generating means 4, so that the supplied power is small, but the auxiliary action of accelerating the rise of the output voltage somewhat is provided. Can be fulfilled.

【0106】図3は、本発明の第2の実施例に係る基準
電圧発生回路を示す図である。この図3において、第1
実施例の図1とは、図1の低入力抵抗定電圧発生手段4
を、高抵抗値の抵抗R2,N型のトランジスタQ2,第
2の誤差増幅器2で構成している点で異なっている。そ
の他の構成は図1の実施例と同様であり、対応する構成
要素には同一の符号を付している。
FIG. 3 is a diagram showing a reference voltage generating circuit according to a second embodiment of the present invention. In FIG. 3, the first
1 is different from FIG. 1 of the embodiment in that the low input resistance constant voltage generating means 4 of FIG.
Is constituted by a high-resistance resistor R2, an N-type transistor Q2, and a second error amplifier 2. Other configurations are the same as those of the embodiment of FIG. 1, and corresponding components are denoted by the same reference numerals.

【0107】高抵抗値の抵抗R2とN型トランジスタQ
2とが、抵抗R2が電源端子Vdd側に、N型トランジ
スタQ2がグランドVss側になるように直列接続され
ている。このトランジスタQ2のゲートに誤差増幅器2
の出力端子が接続され、そのソースはグランドVssに
接地され、そのドレインは抵抗R2を介して電源端子へ
接続されると共に誤差増幅器2の非反転入力端子に接続
されている。また、誤差増幅器2の反転入力端子には内
部基準電圧回路により内部基準電圧Vrefが入力され
る。
A high-resistance resistor R2 and an N-type transistor Q
2 are connected in series such that the resistor R2 is on the power supply terminal Vdd side and the N-type transistor Q2 is on the ground Vss side. The error amplifier 2 is connected to the gate of the transistor Q2.
The output terminal of the error amplifier 2 is connected to the power supply terminal via the resistor R2, and the non-inverting input terminal of the error amplifier 2. The internal reference voltage Vref is input to the inverting input terminal of the error amplifier 2 by the internal reference voltage circuit.

【0108】このように、出力トランジスタQ1と抵抗
R1、及び抵抗R2とトランジスタQ2が、互いに逆極
性になるように構成され、かつ出力トランジスタQ1と
抵抗R1との接続点電位Vq1dは基準電圧Vrefと
等しくなるように制御され、また抵抗R2とトランジス
タQ2の接続点電位Vq2dも同じく基準電圧Vref
と等しくなるように制御される。そして、出力トランジ
スタQ1のドレインと、トランジスタQ2のドレインと
はスイッチSW1を介して接続され、各ドレイン電位V
q1d、Vq2dを比較器3に入力し、両ドレイン電位
に差が生じればスイッチSW1をオン状態に、電位差を
生じなければオフ状態に制御するように構成されてい
る。
As described above, the output transistor Q1 and the resistor R1 and the resistor R2 and the transistor Q2 are configured to have opposite polarities, and the connection point potential Vq1d between the output transistor Q1 and the resistor R1 is equal to the reference voltage Vref. It is controlled to be equal, and the connection point potential Vq2d between the resistor R2 and the transistor Q2 is also the same as the reference voltage Vref.
Is controlled to be equal to The drain of the output transistor Q1 and the drain of the transistor Q2 are connected via a switch SW1, and each drain potential V
q1d and Vq2d are input to the comparator 3, and the switch SW1 is turned on if there is a difference between the two drain potentials, and is turned off if there is no potential difference.

【0109】この様な構成において定常的にはトランジ
スタQ1、Q2の各ドレイン電位Vq1d、Vq2dは
誤差増幅器1、2によって内部基準電圧Vrefとの比
較によりそのゲート電位を上下して各トランジスタのオ
ン抵抗を調整し、内部基準電圧Vrefと等しく定電圧
化される。
In such a configuration, the drain potentials Vq1d and Vq2d of the transistors Q1 and Q2 are constantly raised and lowered by comparing their internal potentials Vref with the internal reference voltage Vref by the error amplifiers 1 and 2, and the on-resistance of each transistor is increased. Is adjusted to a constant voltage equal to the internal reference voltage Vref.

【0110】この実施例における、両トランジスタQ
1,Q2の各ドレイン電位Vq1d、Vq2dの、負荷
変動時等による過渡的な誤差増幅器の出力に対する各ト
ランジスタのドレイン電位Vq1d、Vq2dの応答特
性を図4に示す。トランジスタQ1のドレイン電位Vq
1dについては、図中実線で示すように、出力トランジ
スタQ1の大きな駆動能力により正方向の応答や電源投
入時、つまり電圧が目標値より低いときには、非常に高
速な立ち上がり特性を示す反面、負方向の応答に対して
は高抵抗値の抵抗R1を介しているため応答が遅れる。
また、トランジスタQ2のドレイン電位Vq2dでは、
正方向の応答あるいは、電源投入時においては高抵抗R
2を介しているため立ち上がりが遅いが、負方向の応
答、つまり高電圧から低電圧への応答には高速に反応す
るという特徴を有する。
In this embodiment, both transistors Q
FIG. 4 shows the response characteristics of the drain potentials Vq1d and Vq2d of the respective transistors to the output of the transient error amplifier due to a load change or the like of the drain potentials Vq1d and Vq2d of the transistors Q1 and Q2. Drain potential Vq of transistor Q1
As shown by the solid line in the figure, 1d shows a very fast rising characteristic when the response in the positive direction or power-on, that is, when the voltage is lower than the target value, due to the large driving ability of the output transistor Q1. Is delayed through the resistor R1 having a high resistance value.
Further, at the drain potential Vq2d of the transistor Q2,
Positive response or high resistance R
2, the rise is slow, but the response in the negative direction, that is, the response from a high voltage to a low voltage, is fast.

【0111】この図3の基準電圧発生回路でも、図1に
おけると同様に、比較器3とスイッチSW1を利用して
両ドレイン電位に差が生じた瞬間だけ短絡状態にするた
め、定常的な漏れ電流を高抵抗R1、R2により抑えな
がら、出力電圧の高速な収束性が必要とされる過渡状態
においては従来回路では不可能だった応答速度の緩慢な
部分を補完する事が可能となる。よって、大きな負荷容
量を接続する様なシステムにおいて負荷変動により過渡
的に充電された過剰な電荷を高速に充放電可能ならし
め、出力電圧の高速な収束性を得る事が出来る。
In the reference voltage generating circuit of FIG. 3, as in FIG. 1, the comparator 3 and the switch SW1 are used to short-circuit only at the moment when a difference occurs between the two drain potentials. In a transient state in which high-speed convergence of the output voltage is required, it is possible to compensate for a slow response portion, which was impossible in the conventional circuit, while suppressing the current by the high resistances R1 and R2. Therefore, in a system in which a large load capacity is connected, excess charge transiently charged due to load fluctuation can be charged and discharged at high speed, and high-speed convergence of output voltage can be obtained.

【0112】また、本実施例においても、出力端子の無
負荷状態や高温時に出力トランジスタQ1のオフリーク
電流が増加し、そのドレイン電位が上昇する様な場合に
は、オフリーク電流の増加分をスイッチSW1を介して
トランジスタQ2により引き込む事が可能なため出力電
圧は一定に保たれる。
Also in this embodiment, when the off-leak current of the output transistor Q1 increases when the output terminal is in a no-load state or at a high temperature, and the drain potential increases, the increase in the off-leak current is determined by the switch SW1. , The output voltage can be kept constant.

【0113】また、高抵抗値の抵抗R2,N型のトラン
ジスタQ2,第2の誤差増幅器2で低入力抵抗定電圧発
生手段4を構成するから、高抵抗値の抵抗R1,P型の
トランジスタQ1,第1の誤差増幅器1と同様に構成す
ることができ、回路構成が容易である。
Further, since the low input resistance constant voltage generating means 4 is constituted by the high resistance R2, the N type transistor Q2 and the second error amplifier 2, the high resistance R1 and the P type transistor Q1 are used. , And the first error amplifier 1, and the circuit configuration is easy.

【0114】図5は、本発明の第3の実施例に係る基準
電圧発生回路を示す図である。この図5において、第2
実施例の図3とは、図3のスイッチSW1を、P型トラ
ンジスタQ3としたものである。なお、D3は寄生ダイ
オードである。その他の構成は図3の第2実施例におけ
ると同様であり、対応する構成要素には同一の符号を付
している。
FIG. 5 is a diagram showing a reference voltage generating circuit according to a third embodiment of the present invention. In FIG. 5, the second
FIG. 3 of the embodiment differs from FIG. 3 in that the switch SW1 in FIG. 3 is replaced by a P-type transistor Q3. D3 is a parasitic diode. Other configurations are the same as those in the second embodiment in FIG. 3, and corresponding components are denoted by the same reference numerals.

【0115】図5において、出力変動を伴う過渡状態に
あって、出力トランジスタQ1のドレイン電位Vq1d
がトランジスタQ2のドレイン電位Vq2dに対して上
昇している状態ではトランジスタQ3を強くオンさせ、
負荷容量Cの蓄積電荷を高速に放電し、出力電圧Vou
tを正規の出力値Vrefに収束し得る。また、この構
成ではトランジスタQ3の寄生ダイオードD3を有する
から、その寄生ダイオードD3のオン電圧をVfとする
と、トランジスタQ2のドレイン電位Vq2dが出力ト
ランジスタQ1のVq1dより上昇した場合、即ちVq
2d>(Vq1d+Vf)の場合には、寄生ダイオード
D3の作用により、トランジスタQ2のドレイン電位V
q2dは時間遅れなく降下する。したがって、トランジ
スタQ3のいずれの側で出力異常が発生しても、収束さ
せることが可能である。
In FIG. 5, in a transient state involving output fluctuation, the drain potential Vq1d of the output transistor Q1 is shown.
Turns on the transistor Q3 strongly in a state where the voltage is rising with respect to the drain potential Vq2d of the transistor Q2,
The charge stored in the load capacitance C is discharged at high speed, and the output voltage Vou
t may converge to the regular output value Vref. Further, in this configuration, since the parasitic diode D3 of the transistor Q3 is provided, assuming that the ON voltage of the parasitic diode D3 is Vf, when the drain potential Vq2d of the transistor Q2 rises above Vq1d of the output transistor Q1, that is, Vq
If 2d> (Vq1d + Vf), the action of the parasitic diode D3 causes the drain potential V
q2d falls without a time delay. Therefore, even if an output abnormality occurs on any side of the transistor Q3, it is possible to converge.

【0116】この図5の第3の実施例に係る基準電圧発
生回路では、図3の第2実施例と同様の効果を奏するほ
か、さらに、低入力抵抗定電圧発生手段として、高抵抗
値の抵抗R2,N型のトランジスタQ2,第2の誤差増
幅器2で構成し、比較器3として差動増幅器を使用し、
スイッチ手段としてP型トランジスタQ3を使用するこ
とで、通常の電子回路手段で全ての回路を構成すること
ができ、モノリシック化が容易である。
The reference voltage generating circuit according to the third embodiment shown in FIG. 5 has the same effects as the second embodiment shown in FIG. 3, and further has a high resistance value as low input resistance constant voltage generating means. It comprises a resistor R2, an N-type transistor Q2, a second error amplifier 2, and a differential amplifier as a comparator 3,
By using the P-type transistor Q3 as the switching means, all circuits can be configured with ordinary electronic circuit means, and it is easy to make it monolithic.

【0117】図6は、本発明の第4の実施例に係る基準
電圧発生回路を示す図である。この図6において、第2
実施例の図3或いは第3実施例の図5とは、図3のスイ
ッチSW1、或いは図5のP型トランジスタQ3を、逆
並列ダイオードD1,D2としたものである。その他の
構成は図3の第2実施例におけると同様であり、対応す
る構成要素には同一の符号を付している。
FIG. 6 is a diagram showing a reference voltage generating circuit according to a fourth embodiment of the present invention. In FIG. 6, the second
FIG. 3 of the embodiment or FIG. 5 of the third embodiment is different from the switch SW1 of FIG. 3 or the P-type transistor Q3 of FIG. 5 in that antiparallel diodes D1 and D2 are used. Other configurations are the same as those in the second embodiment in FIG. 3, and corresponding components are denoted by the same reference numerals.

【0118】図6において、逆並列ダイオードD1,D
2は、できるだけ低い順方向電圧Vf1で立ち上がる特
性のダイオードを利用する。実際には順方向電圧が約
0.2V程度のものが利用できるから、この順方向電圧
の大きさが問題とならないような出力電圧の基準電圧発
生回路への適用が有効である。
In FIG. 6, antiparallel diodes D1, D
2 uses a diode having a characteristic of rising at a forward voltage Vf1 as low as possible. Actually, a voltage having a forward voltage of about 0.2 V can be used. Therefore, it is effective to apply an output voltage to a reference voltage generating circuit in which the magnitude of the forward voltage does not matter.

【0119】この図6では、出力変動を伴う過渡状態に
あって、出力トランジスタQ1のドレイン電位Vq1d
がトランジスタQ2のドレイン電位Vq2dに対して、
ダイオードD1の順方向電圧Vf1分以上上昇している
状態ではダイオードD1をオンさせ、負荷容量Cの蓄積
電荷を高速に放電し、出力電圧Voutを正規の出力値
Vrefに収束するように動作する。ただ、この場合、
ダイオードD1の順方向電圧分だけのオフセット分が残
ることとなる。この残ったオフセット分の電圧は抵抗R
1を介して放電されることになる。
In FIG. 6, in a transient state involving output fluctuation, the drain potential Vq1d of output transistor Q1 is shown.
With respect to the drain potential Vq2d of the transistor Q2,
In a state where the forward voltage Vf1 of the diode D1 has increased by the amount equal to or more than the forward voltage, the diode D1 is turned on to discharge the charge stored in the load capacitance C at a high speed, and to operate so that the output voltage Vout converges to the normal output value Vref. However, in this case,
An offset corresponding to the forward voltage of the diode D1 remains. The voltage of the remaining offset is the resistance R
1 will be discharged.

【0120】また、この構成ではダイオードD2が設け
られていることにより、そのオン電圧をVf1とする
と、トランジスタQ2のドレイン電位Vq2dが出力ト
ランジスタQ1のVq1dより上昇した場合、即ちVq
2d>(Vq1d+Vf1)の場合には、ダイオードD
2の作用により、トランジスタQ2のドレイン電位Vq
2dは時間遅れなく降下する。したがって、逆並列接続
されたダイオードD1,D2のいずれの側で出力異常が
発生しても、収束させることが可能である。
Further, in this configuration, since the diode D2 is provided, when the ON voltage is Vf1, the drain potential Vq2d of the transistor Q2 rises above the Vq1d of the output transistor Q1, that is, Vq
If 2d> (Vq1d + Vf1), the diode D
2, the drain potential Vq of the transistor Q2
2d descends without time delay. Therefore, even if an output abnormality occurs on either side of the diodes D1 and D2 connected in anti-parallel, it is possible to converge.

【0121】また、この図6の第4の実施例に係る基準
電圧発生回路の変形例として、ダイオードD2を削除
し、ダイオードD1のみをスイッチ素子として用いるこ
とができる。この場合にも、出力トランジスタQ1のド
レイン電圧Vq1d、即ち出力電圧Voutが高くなっ
たときに、急速にその電圧を降下させる基本的な機能は
有しており、本発明の目的は概ね達成することができ
る。
As a modification of the reference voltage generating circuit according to the fourth embodiment shown in FIG. 6, the diode D2 can be omitted and only the diode D1 can be used as a switching element. Also in this case, when the drain voltage Vq1d of the output transistor Q1, that is, the output voltage Vout becomes high, it has a basic function of rapidly lowering the voltage, and the object of the present invention is substantially achieved. Can be.

【0122】この図6の第4の実施例に係る基準電圧発
生回路では、図3の第2実施例と同様の効果を奏するほ
か、スイッチ手段がダイオードD1、D2またはダイオ
ードD1のみで構成されるため、回路構成が簡単で、部
品点数が少なくでき、またIC化したときの必要面積を
小さくすることができる。
In the reference voltage generating circuit according to the fourth embodiment shown in FIG. 6, the same effects as those of the second embodiment shown in FIG. 3 can be obtained, and the switch means is constituted only by diodes D1, D2 or D1. Therefore, the circuit configuration is simple, the number of components can be reduced, and the required area when the IC is formed can be reduced.

【0123】図7は、本発明の第5の実施例に係る基準
電圧発生回路70を示す図である。この図7において、
内部基準電圧回路8からの基準電圧Vrefの入力を、
ダイオードD3と抵抗R3を介して接地し、その分圧点
電位を第2誤差増幅器2の反転入力端子へ供給するよう
にしている。その他の構成は図6の第4実施例における
と同様であり、対応する構成要素には同一の符号を付し
ている。なお、抵抗R3は誤差増幅器2の内に含ませる
ことができる。
FIG. 7 is a diagram showing a reference voltage generating circuit 70 according to a fifth embodiment of the present invention. In this FIG.
The input of the reference voltage Vref from the internal reference voltage circuit 8 is
The diode D3 and the resistor R3 are grounded, and the potential at the divided point is supplied to the inverting input terminal of the second error amplifier 2. Other configurations are the same as those in the fourth embodiment of FIG. 6, and corresponding components are denoted by the same reference numerals. Note that the resistor R3 can be included in the error amplifier 2.

【0124】図7において、内部基準電圧回路8からの
基準電圧Vrefの入力を、ダイオードD3を介して第
2誤差増幅器2の反転入力端子へ供給している。これ
は、図6の第4実施例におけるダイオードD1の順方向
電圧Vf1による誤差成分をキャンセルするためのもの
である。一般に、CMOSモノリシックIC内で相対的
にペア性の取れた素子を形成することは容易であり、本
実施例回路においても、ダイオードD3の特性とダイオ
ードD1の特性を揃ったものとし、両ダイオードD1,
D3の順方向電圧をほぼ等しい値Vf1になるように設
定する。
In FIG. 7, the input of the reference voltage Vref from the internal reference voltage circuit 8 is supplied to the inverting input terminal of the second error amplifier 2 via the diode D3. This is for canceling an error component due to the forward voltage Vf1 of the diode D1 in the fourth embodiment of FIG. Generally, it is easy to form an element having a relatively paired property in a CMOS monolithic IC, and in the circuit of the present embodiment, it is assumed that the characteristics of the diode D3 and the diode D1 are the same, ,
The forward voltage of D3 is set to be substantially equal to Vf1.

【0125】これにより、第2誤差増幅器2の反転入力
端子へ供給される電圧は、基準電圧Vrefからダイオ
ードD3の順方向電圧Vf1を引いた電圧(=Vref
−Vf1)となる。従って、トランジスタQ2のドレイ
ン電圧Vq2dは、Vref−Vf1に制御されること
になる。
As a result, the voltage supplied to the inverting input terminal of the second error amplifier 2 is a voltage obtained by subtracting the forward voltage Vf1 of the diode D3 from the reference voltage Vref (= Vref).
−Vf1). Therefore, the drain voltage Vq2d of the transistor Q2 is controlled to Vref-Vf1.

【0126】この結果、出力トランジスタQ1のドレイ
ン電圧Vq1dとトランジスタQ2のドレイン電圧Vq
2dとの電圧差は、ダイオードD1の順方向電圧Vf1
と等しく保たれることになるので、ダイオードD1の順
方向電圧による機能制限を無くすことができる。
As a result, the drain voltage Vq1d of the output transistor Q1 and the drain voltage Vq
2d is equal to the forward voltage Vf1 of the diode D1.
Therefore, the function limitation due to the forward voltage of the diode D1 can be eliminated.

【0127】また、この実施例においても、ダイオード
D1と逆並列に接続されたダイオードD2を削除し、ダ
イオードD1のみをスイッチ素子として用いることがで
きる。この場合にも、出力トランジスタQ1のドレイン
電圧Vq1d、即ち出力電圧Voutが高くなったとき
に、急速にその電圧を降下させる基本的な機能は有して
おり、本発明の目的は概ね達成することができる。
Also in this embodiment, the diode D2 connected in anti-parallel with the diode D1 can be eliminated, and only the diode D1 can be used as a switch element. Also in this case, when the drain voltage Vq1d of the output transistor Q1, that is, the output voltage Vout becomes high, it has a basic function of rapidly lowering the voltage, and the object of the present invention is substantially achieved. Can be.

【0128】この図7の第5の実施例に係る基準電圧発
生回路では、図6の第4実施例と同様の効果を奏するほ
か、第2誤差増幅器2の反転入力端子へ供給される電圧
をダイオードD1の順方向電圧だけ降下させることで、
スイッチ手段としてのダイオードの順方向電圧の影響を
無くすことができ、出力電圧Voutの過電圧吸収をよ
り高精度に行うことができる。
The reference voltage generating circuit according to the fifth embodiment shown in FIG. 7 has the same effects as the fourth embodiment shown in FIG. By decreasing the forward voltage of the diode D1,
The influence of the forward voltage of the diode as the switching means can be eliminated, and the overvoltage absorption of the output voltage Vout can be performed with higher accuracy.

【0129】ところで、演算増幅器で構成される誤差増
幅器のオフセット電圧分の処理について、図1の第1実
施例で説明した。その考え方は、第2実施例以降の各実
施例においても同様である。ただ、スイッチ手段として
ダイオードを用いたり、調整手段を他に設けたくない場
合には、予めオフセット電圧の最大ばらつき分だけ誤差
増幅器2への帰還電圧を低く設定すればよい。具体的に
は、例えば、誤差増幅器2への帰還電圧を抵抗分圧など
の手段により調整することができる。この結果、定常的
にはトランジスタQ2のドレイン電圧Vq2dが出力ト
ランジスタQ1のドレイン電圧Vq1dよりわずかに高
く出力されるので本発明の目的は十分に達成できる。
The processing for the offset voltage of the error amplifier constituted by the operational amplifier has been described in the first embodiment of FIG. The concept is the same in each of the second and subsequent embodiments. However, when it is not desired to use a diode as the switching means or to provide another adjusting means, the feedback voltage to the error amplifier 2 may be set low in advance by the maximum variation of the offset voltage. Specifically, for example, the feedback voltage to the error amplifier 2 can be adjusted by means such as resistance voltage division. As a result, the drain voltage Vq2d of the transistor Q2 is constantly output slightly higher than the drain voltage Vq1d of the output transistor Q1, so that the object of the present invention can be sufficiently achieved.

【0130】以上のように、基準電圧発生回路につい
て、いくつかの実施例について具体的に説明したが、本
発明の基準電圧発生回路としては、これらに限ることな
く種々の実施回路を構成することができる。即ち、低入
力抵抗定電圧発生手段として、充電可能な電池またはコ
ンデンサで構成すること、高抵抗値の抵抗R2,N型の
トランジスタQ2,第2の誤差増幅器2で構成するこ
と、及び高抵抗値の抵抗R2,N型のトランジスタQ
2,第2の誤差増幅器2で構成し、第2の誤差増幅器2
の入力をダイオードを介して供給すること、等が選択で
きる。また、スイッチ手段として、スイッチと比較器で
構成すること、トランジスタスイッチと比較器で構成す
ること、単方向のダイオードで構成すること、及び逆並
列ダイオードで構成すること、等が選択できる。従っ
て、これらの構成を選択し組み合わせることにより、種
々の回路構成の基準電圧発生回路が形成できる。
As described above, the reference voltage generating circuit has been described in detail with reference to some embodiments. However, the reference voltage generating circuit according to the present invention is not limited to these embodiments, and may be implemented in various other circuits. Can be. That is, as a low input resistance constant voltage generating means, a rechargeable battery or a capacitor, a high resistance R2, an N type transistor Q2, a second error amplifier 2, and a high resistance Resistance R2, N-type transistor Q
2, the second error amplifier 2
Is supplied via a diode. The switch means can be selected from a switch and a comparator, a transistor switch and a comparator, a unidirectional diode, and an anti-parallel diode. Therefore, by selecting and combining these configurations, reference voltage generating circuits having various circuit configurations can be formed.

【0131】図8は、本発明の第6の実施例に係る基準
電圧発生回路80を示す図である。この図8において、
図7の第5の実施例と同様に、内部基準電圧回路8から
の基準電圧Vrefの入力を、第3ダイオードD3と抵
抗R3を介して接地し、その分圧点電位を第2誤差増幅
器2の反転入力端子へ供給している。これに加えて、図
8では、第1ダイオードD1と第2ダイオードD2と
を、単に逆並列に接続するのでなく、電源端子Vddか
らグランドVssの方向に導通する2つのダイオードを
直列接続した第4ダイオードD4を設けている。
FIG. 8 is a diagram showing a reference voltage generating circuit 80 according to a sixth embodiment of the present invention. In FIG. 8,
As in the fifth embodiment of FIG. 7, the input of the reference voltage Vref from the internal reference voltage circuit 8 is grounded via the third diode D3 and the resistor R3, and the potential at the voltage dividing point is applied to the second error amplifier 2. Is supplied to the inverting input terminal. In addition to this, in FIG. 8, instead of simply connecting the first diode D1 and the second diode D2 in anti-parallel, a fourth diode in which two diodes conducting in the direction from the power supply terminal Vdd to the ground Vss are connected in series. A diode D4 is provided.

【0132】さらに、第2抵抗R2にゲート抵抗R2´
を直列に接続するとともに、第2抵抗R2とゲート抵抗
R2´に並列にP型のトランジスタQ4を接続し、その
ゲートを第2抵抗R2とゲート抵抗R2´との直列接続
点に接続している。なお、ゲート抵抗R2´の抵抗値
は、第2抵抗R2の抵抗値よりもかなり小さく設定され
ており、第2抵抗R2にタップ端子を設けて構成しても
よい。これらの構成以外は、図7の第5の実施例におけ
ると同様であり、対応する構成要素には同一の符号を付
している。
Further, the gate resistance R2 'is added to the second resistance R2.
Are connected in series, a P-type transistor Q4 is connected in parallel with the second resistor R2 and the gate resistor R2 ', and the gate is connected to the series connection point of the second resistor R2 and the gate resistor R2'. . Note that the resistance value of the gate resistor R2 'is set to be considerably smaller than the resistance value of the second resistor R2, and the second resistor R2 may be provided with a tap terminal. Except for these components, the configuration is the same as that of the fifth embodiment of FIG. 7, and the corresponding components are denoted by the same reference numerals.

【0133】図8において、図7の第5の実施例におけ
ると同様に、内部基準電圧回路8からの基準電圧Vre
fの入力を、第3ダイオードD3を介して第2誤差増幅
器2の反転入力端子へ供給している。第2誤差増幅器2
の反転入力端子へ供給される電圧は、基準電圧Vref
から第3ダイオードD3の順方向電圧Vf1を引いた電
圧(=Vref−Vf1)となり、トランジスタQ2の
ドレイン電圧Vq2dは、Vref−Vf1に制御され
ることになる。この結果、出力トランジスタQ1のドレ
イン電圧Vq1dとトランジスタQ2のドレイン電圧V
q2dとの電圧差は、第1ダイオードD1の順方向電圧
Vf1と等しく保たれることになるので、ダイオードD
1の順方向電圧による機能制限を無くすことができる。
In FIG. 8, the reference voltage Vre from the internal reference voltage circuit 8 is the same as in the fifth embodiment shown in FIG.
The input of f is supplied to the inverting input terminal of the second error amplifier 2 via the third diode D3. 2nd error amplifier 2
Of the reference voltage Vref
Minus the forward voltage Vf1 of the third diode D3 (= Vref−Vf1), and the drain voltage Vq2d of the transistor Q2 is controlled to Vref−Vf1. As a result, the drain voltage Vq1d of the output transistor Q1 and the drain voltage Vq of the transistor Q2
q2d is maintained equal to the forward voltage Vf1 of the first diode D1.
It is possible to eliminate the functional limitation by the forward voltage of 1.

【0134】さらに、第4ダイオードD4(直列の2つ
のダイオード)を設けることにより、第4ダイオードD
4と第2抵抗R2との接続点の電圧は、トランジスタQ
2のドレイン電圧Vq2d(=Vref−Vf1)より
ダイオード2個分の順方向電圧2Vf1だけ高い電圧
(=Vref+Vf1)となる。この結果、第2ダイオ
ードD2の両端間の電圧は、その順方向電圧Vf1と等
しく保たれることになるので、ダイオードD2について
も、順方向電圧による機能制限を無くすることができ
る。
Further, by providing a fourth diode D4 (two diodes in series), the fourth diode D4 is provided.
4 and the second resistor R2 are connected to the transistor Q
2 becomes a voltage (= Vref + Vf1) higher than the drain voltage Vq2d (= Vref-Vf1) by two diodes of forward voltage 2Vf1. As a result, the voltage between both ends of the second diode D2 is kept equal to the forward voltage Vf1, so that the function limitation of the diode D2 due to the forward voltage can be eliminated.

【0135】一方、第2抵抗R2及びゲート抵抗R2´
に並列に接続されているP形トランジスタQ4は、その
ゲート電圧が通常状態においては電源電圧にごく近い値
になるように設定されている。従って、通常状態ではP
形トランジスタQ4はカットオフの状態にあり、N型ト
ランジスタQ2への経路は高抵抗値の第2抵抗R2のみ
が有効となっている。
On the other hand, the second resistor R2 and the gate resistor R2 '
Are set in such a manner that the gate voltage of the P-type transistor Q4 connected in parallel to the power supply voltage in a normal state is very close to the power supply voltage. Therefore, in the normal state, P
The transistor Q4 is in a cut-off state, and only the high-resistance second resistor R2 is effective on the path to the N-type transistor Q2.

【0136】この状態から、負荷電流が流れると、出力
電圧Voutが設定電圧より一時的に降下した瞬間だ
け、ゲート抵抗R2´での電圧降下がP形トランジスタ
Q4のスレッショールド電圧を超えるので、P形トラン
ジスタQ4がオンして出力電圧の降下を抑制するように
働く。この実施例の回路によれば、制御ループの遅れも
なく、出力電圧の降下も過上昇も起こさない、基準電圧
発生回路を構成することができる。
When a load current flows from this state, the voltage drop at the gate resistor R2 'exceeds the threshold voltage of the P-type transistor Q4 only at the moment when the output voltage Vout temporarily drops below the set voltage. The P-type transistor Q4 is turned on and works to suppress a drop in the output voltage. According to the circuit of this embodiment, it is possible to configure a reference voltage generation circuit that does not cause a delay in the control loop and does not cause a drop or an excessive rise in the output voltage.

【0137】図9は、本発明の第7の実施例に係る基準
電圧発生回路90を示す図である。この図9において、
図8の第6の実施例と異なる点は、高抵抗値の第2抵抗
R2と並列に接続されるP形トランジスタQ4のゲート
が、ゲート抵抗R4を介して第1電源端子Vddに接続
され、ゲートコンデンサC4を介して第2抵抗R2と第
4ダイオードD4の接続点に接続されている。つまり、
P形トランジスタQ4のゲート回路が、ゲート抵抗R4
とゲートコンデンサC4とでハイパスフィルタを構成し
ていることである。その他の事項は、図8の第6の実施
例と同じであり、対応する構成要素には同一の符号を付
している。
FIG. 9 is a diagram showing a reference voltage generating circuit 90 according to a seventh embodiment of the present invention. In FIG. 9,
The difference from the sixth embodiment of FIG. 8 is that the gate of the P-type transistor Q4 connected in parallel with the second resistor R2 having a high resistance value is connected to the first power supply terminal Vdd via the gate resistor R4. It is connected to a connection point between the second resistor R2 and the fourth diode D4 via the gate capacitor C4. That is,
The gate circuit of the P-type transistor Q4 has a gate resistance R4
And the gate capacitor C4 constitutes a high-pass filter. Other items are the same as those of the sixth embodiment shown in FIG. 8, and corresponding components are denoted by the same reference numerals.

【0138】図9において、P形トランジスタQ4のゲ
ート回路がハイパスフィルタを構成しているから、出力
電圧Voutが降下した瞬間、その降下が生じている分
だけゲート抵抗R4に電圧が印加され、P形トランジス
タQ4をオンさせる。図8の回路ではP形トランジスタ
Q4のゲート電圧が固定の分圧比で入力されるから、電
源電圧の変動に影響を受けてしまうが、この図9の第7
実施例ではそのような問題もなく、安定した動作がおこ
なわれる。
In FIG. 9, since the gate circuit of the P-type transistor Q4 forms a high-pass filter, when the output voltage Vout drops, a voltage is applied to the gate resistor R4 by the amount of the drop, and The transistor Q4 is turned on. In the circuit of FIG. 8, since the gate voltage of the P-type transistor Q4 is input at a fixed voltage dividing ratio, it is affected by the fluctuation of the power supply voltage.
In the embodiment, a stable operation is performed without such a problem.

【0139】図10は、本発明の第8の実施例に係るボ
ルテージレギュレータ100を示す図である。この図1
0において、出力トランジスタQ1と直列に接続される
抵抗が抵抗R11と抵抗R12との直列接続とされてお
り、その2つの抵抗の接続点から第1誤差増幅器1の非
反転入力端子にフィードバックしている。また、N型の
トランジスタQ2に並列に、抵抗R21と抵抗R22と
が直列接続され、その2つの抵抗の接続点から第2誤差
増幅器2の非反転入力端子にフィードバックしている。
ここで、抵抗R2,N型のトランジスタQ2、抵抗R2
1,抵抗R22、第2の誤差増幅器2が低入力抵抗定電
圧発生手段を構成し、また、トランジスタQ3,比較器
3がスイッチ手段を構成している。その他の点は図5の
第3実施例と同様であり、対応する構成要素には同一の
符号を付している。
FIG. 10 is a diagram showing a voltage regulator 100 according to an eighth embodiment of the present invention. This figure 1
At 0, a resistor connected in series with the output transistor Q1 is a series connection of the resistors R11 and R12, and a feedback point is fed back to the non-inverting input terminal of the first error amplifier 1 from a connection point between the two resistors. I have. Further, a resistor R21 and a resistor R22 are connected in series in parallel with the N-type transistor Q2, and the connection point of the two resistors is fed back to the non-inverting input terminal of the second error amplifier 2.
Here, a resistor R2, an N-type transistor Q2, a resistor R2
1, the resistor R22 and the second error amplifier 2 constitute low input resistance constant voltage generating means, and the transistor Q3 and the comparator 3 constitute switching means. The other points are the same as those of the third embodiment of FIG. 5, and the corresponding components are denoted by the same reference numerals.

【0140】このように、図10の第8の実施例に係る
ボルテージレギュレータ100では、誤差増幅器1の非
反転入力端子にトランジスタQ1のドレイン電位Vq1
dを高抵抗値の抵抗R11と抵抗R12により分圧して
帰還し、また同じく誤差増幅器2の非反転入力端子へト
ランジスタQ2のドレイン、グランド間に接続された高
抵抗値の抵抗R21と抵抗R22により、抵抗R11及
び抵抗R12と等しく分圧されたトランジスタQ2のド
レイン電位Vq2dを帰還させる。
As described above, in the voltage regulator 100 according to the eighth embodiment of FIG. 10, the drain potential Vq1 of the transistor Q1 is connected to the non-inverting input terminal of the error amplifier 1.
d is divided by a high-resistance resistor R11 and a high-resistance resistor R12 and fed back, and a high-resistance resistor R21 and a high-resistance resistor R22 connected between the drain of the transistor Q2 and the ground to the non-inverting input terminal of the error amplifier 2 as well. , The drain potential Vq2d of the transistor Q2 divided equally to the resistors R11 and R12 is fed back.

【0141】この様な構成において定常的にはトランジ
スタQ1、Q2の各ドレイン電位Vq1d、Vq2dは
誤差増幅器1及び2によって内部基準電圧Vrefとの
比較により抵抗R11、R12及びR21、R22によ
る分圧比に応じた値に制御される。すなわち本回路にお
いては Vq1d=Vref*(R11+R12)/R12 Vq2d=Vref*(R21+R22)/R22 Vout=Vq1d=Vq2d で出力電圧が決定されるボルテージ・レギュレータを成
す。
In such a configuration, the drain potentials Vq1d and Vq2d of the transistors Q1 and Q2 are constantly compared with the internal reference voltage Vref by the error amplifiers 1 and 2 to obtain the voltage dividing ratios of the resistors R11 and R12 and R21 and R22. It is controlled to a corresponding value. That is, in the present circuit, a voltage regulator whose output voltage is determined by Vq1d = Vref * (R11 + R12) / R12 Vq2d = Vref * (R21 + R22) / R22 Vout = Vq1d = Vq2d is formed.

【0142】本ボルテージレギュレータの過渡現象にお
ける効果は図5の第3実施例と同様である。
The effect of the present voltage regulator on transient phenomena is the same as that of the third embodiment shown in FIG.

【0143】また、この図10のボルテージレギュレー
タの回路構成は例示的なものであり、これに限ることな
く種々の実施回路を構成することができる。即ち、基準
電圧発生回路におけると同様に、低入力抵抗定電圧発生
手段として、充電可能な電池またはコンデンサで構成す
ること、高抵抗値の抵抗R2,R21,R22、N型の
トランジスタQ2,第2の誤差増幅器2で構成するこ
と、及び高抵抗値の抵抗R2,R21,R22、N型の
トランジスタQ2,第2の誤差増幅器2で構成し、第2
の誤差増幅器2の入力をダイオードを介して供給するこ
と、等が選択できる。また、スイッチ手段として、スイ
ッチと比較器で構成すること、トランジスタスイッチと
比較器で構成すること、単方向のダイオードで構成する
こと、及び逆並列ダイオードで構成すること、等が選択
できる。従って、これらの構成を選択し組み合わせるこ
とにより、種々の回路構成のボルテージレギュレータを
構成することができる。
The circuit configuration of the voltage regulator shown in FIG. 10 is merely an example, and the present invention is not limited to this, and various implementation circuits can be formed. That is, as in the case of the reference voltage generating circuit, the low input resistance constant voltage generating means is constituted by a rechargeable battery or a capacitor, the high resistance resistors R2, R21, R22, the N type transistor Q2, the second And the error amplifier 2 having a high resistance value, the resistors R2, R21, and R22 having a high resistance value, the N-type transistor Q2, and the second error amplifier 2;
Supply of the input of the error amplifier 2 through a diode. The switch means can be selected from a switch and a comparator, a transistor switch and a comparator, a unidirectional diode, and an anti-parallel diode. Therefore, by selecting and combining these configurations, voltage regulators having various circuit configurations can be configured.

【0144】さらに、図8,図9で、第6及び第7の実
施例として示した基準電圧発生回路80,90におけ
る、出力電圧Voutの降下を抑制する回路、を用いて
同様に、ボルテージレギュレータを構成することができ
る。
Further, in the reference voltage generating circuits 80 and 90 shown in FIGS. 8 and 9 as the sixth and seventh embodiments, circuits for suppressing the drop of the output voltage Vout are similarly used. Can be configured.

【0145】また、以上各実施例で説明した、基準電圧
発生回路、及びボルテージレギュレータは、携帯電話、
PHS、ノートパソコン、PDA、ディジタルカメラな
どの携帯端末機器に内蔵して、或いは外部から接続する
ことにより、その電源装置として利用する。これによ
り、携帯端末機器は、立ち上がり特性が高速で駆動能力
に優れ、負荷変動などによる過度特性が良好で、安定な
電圧を発生でき、かつ消費電力の少ない電源を確保する
ことができる。
The reference voltage generation circuit and the voltage regulator described in each of the above embodiments can be used in mobile phones,
It is used as a power supply device by being built in a portable terminal device such as a PHS, a notebook computer, a PDA, a digital camera, or connected from the outside. As a result, the portable terminal device can secure a power supply that has a fast start-up characteristic, excellent driving capability, good transient characteristics due to load fluctuation, a stable voltage generation, and low power consumption.

【0146】[0146]

【発明の効果】請求項1の電圧発生方式によれば、電源
端子間に出力トランジスタと抵抗とを直列接続し、その
接続点から負荷へ定電圧制御された出力電圧を発生する
方式において、低入力抵抗で前記出力電圧の目標値と等
しい定電圧を発生する低入力抵抗定電圧発生手段を設
け、この低入力抵抗定電圧発生手段の電圧と前記出力電
圧(または分圧した電圧)とに差が生じたときに、接続
点と低入力抵抗定電圧発生手段とをスイッチにより接続
する。これにより、立ち上がり特性が高速で駆動能力に
優れ、且つ大きな容量接続時も負荷変動などによる過度
特性が良好な基準電圧発生回路を実現できる。
According to the voltage generating method of the first aspect, the output transistor and the resistor are connected in series between the power supply terminals, and a constant voltage controlled output voltage is generated from the connection point to the load. A low input resistance constant voltage generating means for generating a constant voltage equal to the target value of the output voltage by an input resistance is provided, and a difference between the voltage of the low input resistance constant voltage generating means and the output voltage (or a divided voltage) is provided. Occurs, the connection point and the low input resistance constant voltage generating means are connected by a switch. As a result, it is possible to realize a reference voltage generation circuit that has a fast rising characteristic, excellent driving capability, and excellent transient characteristics due to load fluctuation even when a large capacitance is connected.

【0147】また、定常時には高抵抗によって漏れ電流
を低減しているので消費電流の面でも有効に作用する。
In addition, since the leakage current is reduced by the high resistance in the steady state, the current consumption can be effectively reduced.

【0148】請求項2の電圧発生回路によれば、低入力
抵抗定電圧発生手段を設け、出力電圧が上昇した場合
に、出力電位点を低入力抵抗定電圧発生手段に接続する
ことにより、立ち上がり特性が高速で駆動能力に優れ、
且つ大きな容量接続時も負荷変動などによる過度特性が
良好な基準電圧発生回路を実現できる。
According to the voltage generating circuit of the present invention, the low input resistance constant voltage generating means is provided, and when the output voltage rises, the output potential point is connected to the low input resistance constant voltage generating means, so that the rising is achieved. Characteristics are high speed and excellent driving ability,
In addition, even when a large capacitance is connected, it is possible to realize a reference voltage generating circuit having a good transient characteristic due to a load change or the like.

【0149】また、定常時には高抵抗によって漏れ電流
を低減しているので消費電流の面でも有効に作用する。
In the steady state, the leakage current is reduced by the high resistance, so that the current consumption is effectively reduced.

【0150】また、出力変動の閾値を設ける必要がない
ため、設計が容易になるとともに、閾値の設定によって
過度特性がトレードオフされる要因を含まない。
Further, since it is not necessary to provide a threshold value for the output fluctuation, the design becomes easy, and there is no factor in which the transient characteristic is traded off by setting the threshold value.

【0151】請求項3の電圧発生回路によれば、請求項
2の電圧発生回路により奏する効果のほか、スイッチ手
段を比較器とスイッチとで構成しているから、誤差増幅
器などの極く小さなオフセットを比較器にて吸収して動
作点を決めることができるので、より安定した制御動作
が可能になる。
According to the voltage generating circuit of the third aspect, in addition to the effect of the voltage generating circuit of the second aspect, since the switch means is constituted by the comparator and the switch, a very small offset such as an error amplifier is provided. Can be determined by the comparator to determine the operating point, so that a more stable control operation can be performed.

【0152】請求項4の電圧発生回路によれば、請求項
3の電圧発生回路により奏する効果のほか、比較器出力
によりトランジスタスイッチQ3がオン・オフ制御さ
れ、そのオン抵抗は電圧降下上問題ない低抵抗であり、
またその寄生ダイオードD3の働きにより順方向電圧の
オフセットを含むもののトランジスタスイッチQ3のい
ずれの側で出力異常が発生しても収束させることが可能
であり、且つこのスイッチを含めモノリシック化に有利
である。
According to the voltage generation circuit of the fourth aspect, in addition to the effect achieved by the voltage generation circuit of the third aspect, the transistor switch Q3 is controlled to be turned on and off by the output of the comparator, and the on resistance thereof has no problem in voltage drop. Low resistance,
Although the function of the parasitic diode D3 includes an offset of the forward voltage, even if an output abnormality occurs on any side of the transistor switch Q3, it is possible to converge, and it is advantageous for monolithic including this switch. .

【0153】請求項5の電圧発生回路によれば、請求項
2の電圧発生回路により奏する効果のほか、スイッチ手
段が、出力端子から定電位点に向けて導通するようにダ
イオードが設けられているから、ダイオードの順方向電
圧分だけのオフセット分が残るけれども、スイッチ手段
がダイオードのみで構成されるため、回路構成が簡単
で、部品点数が少なくでき、またIC化したときの必要
面積を小さくすることができる。
According to the voltage generating circuit of the fifth aspect, in addition to the effect achieved by the voltage generating circuit of the second aspect, a diode is provided so that the switch means conducts from the output terminal toward the constant potential point. Therefore, although the offset amount corresponding to the forward voltage of the diode remains, the switch means is composed of only the diode, so that the circuit configuration is simple, the number of parts can be reduced, and the required area when integrated into an IC is reduced. be able to.

【0154】請求項6の電圧発生回路によれば、請求項
2の電圧発生回路により奏する効果のほか、スイッチ手
段が、出力端子と定電位点との間に逆並列のダイオード
が設けられているから、ダイオードの順方向電圧分だけ
のオフセット分が残るけれども、スイッチ手段がダイオ
ードのみで構成されるため、回路構成が簡単で、部品点
数が少なくでき、IC化したときの必要面積を小さくす
ることができる。また、スイッチ手段のいずれの側で出
力異常が発生しても、速やかに吸収することができる。
According to the voltage generating circuit of the sixth aspect, in addition to the effect achieved by the voltage generating circuit of the second aspect, the switch means is provided with an anti-parallel diode between the output terminal and the constant potential point. Therefore, although the offset amount corresponding to the forward voltage of the diode remains, the switch means is composed only of the diode, so that the circuit configuration is simple, the number of parts can be reduced, and the required area when integrated into an IC is reduced. Can be. Also, even if an output abnormality occurs on either side of the switch means, it can be quickly absorbed.

【0155】請求項7の電圧発生回路によれば、請求項
2の電圧発生回路と同様の効果を奏するほか、さらに、
低入力抵抗定電圧発生手段を充電可能な電池またはコン
デンサで構成することにより、過剰電荷を吸収すること
ができる。特に、充電可能な電池の場合には、電池が吸
収した電荷により充電されるから、本来無駄に消費して
いた過剰電荷を電池のエネルギーとして再利用すること
ができ、省エネルギー化を図ることができる。
According to the voltage generating circuit of the seventh aspect, the same effect as that of the voltage generating circuit of the second aspect can be obtained.
By configuring the low input resistance constant voltage generating means with a chargeable battery or capacitor, excess charge can be absorbed. In particular, in the case of a rechargeable battery, the battery is charged by the charge absorbed by the battery, so that the excess charge that was originally wasted can be reused as battery energy, and energy saving can be achieved. .

【0156】請求項8,9,10,11,の電圧発生回
路によれば、請求項7の電圧発生回路と同様の効果を奏
するほか、請求項3〜6に記載したと同様の効果を奏す
ることができる。
According to the voltage generating circuits of the eighth, ninth, tenth, and eleventh aspects, the same effects as those of the third to sixth aspects can be obtained in addition to the effects of the voltage generating circuit of the seventh aspect. be able to.

【0157】請求項12の電圧発生回路によれば、請求
項2におけると基本的な作用効果は同様であり、さら
に、低入力抵抗定電圧発生手段を、高抵抗値の抵抗,N
型のトランジスタ,第2の誤差増幅器で構成しているか
ら、P型の出力トランジスタ、高抵抗値の抵抗、第1の
誤差増幅器と、同じように回路を組めるから回路構成が
容易である。また、スイッチ手段の構成とも関係する
が、通常の電子回路手段で全ての回路を構成することが
でき、モノリシック化が容易である。
According to the voltage generating circuit of the twelfth aspect, the basic operation and effect are the same as those of the second aspect, and the low input resistance constant voltage generating means is replaced by a high resistance resistance, N
Since the circuit is composed of the P-type output transistor, the high-resistance resistor, and the first error amplifier, the circuit configuration is easy because it is composed of the P-type transistor and the second error amplifier. Further, although it is related to the configuration of the switch means, all circuits can be configured by ordinary electronic circuit means, and it is easy to make it monolithic.

【0158】請求項13,14,15,16,の電圧発
生回路によれば、請求項12の電圧発生回路と同様の効
果を奏するほか、請求項3〜6に記載したと同様の効果
を奏することができる。
According to the voltage generating circuits of the thirteenth, fourteenth, fifteenth, and sixteenth aspects, the same effects as those of the third to sixth aspects can be obtained in addition to the effects of the voltage generating circuit of the twelfth aspect. be able to.

【0159】請求項17、18の電圧発生回路によれ
ば、スイッチ手段としてのダイオードの順方向電圧Vf
1による誤差成分をキャンセルするために、内部基準電
圧回路からの基準電圧Vrefの入力を、ダイオードを
介して第2誤差増幅器2の反転入力端子へ供給してい
る。これにより、出力トランジスタのドレイン電圧と、
トランジスタのドレイン電圧との電圧差は、スイッチ手
段としてのダイオードの順方向電圧Vf1と等しく保た
れることになるので、このダイオードの順方向電圧によ
る機能制限を無くすことができる。
According to the voltage generating circuits of the seventeenth and eighteenth aspects, the forward voltage Vf of the diode as the switch means is provided.
The input of the reference voltage Vref from the internal reference voltage circuit is supplied to the inverting input terminal of the second error amplifier 2 via a diode in order to cancel the error component due to 1. Thereby, the drain voltage of the output transistor and
Since the voltage difference from the drain voltage of the transistor is kept equal to the forward voltage Vf1 of the diode as the switching means, the function limitation due to the forward voltage of the diode can be eliminated.

【0160】このほか、請求項5或いは請求項6に記載
されたダイオードによる効果、即ち、スイッチ手段がダ
イオードのみで構成されるため、回路構成が簡単で、部
品点数が少なくでき、またIC化したときの必要面積を
小さくすることができる、或いは、スイッチ手段がダイ
オードのみで構成されるため、回路構成が簡単で、部品
点数が少なくでき、またIC化したときの必要面積を小
さくすることができる。スイッチ手段のいずれの側で出
力異常が発生しても、しかるべく速やかに収束させるこ
とが可能である、という効果を奏する。
In addition, the effect of the diode according to the fifth or sixth aspect, that is, since the switch means is composed of only the diode, the circuit configuration is simple, the number of parts can be reduced, and an IC is realized. In this case, the required area can be reduced, or the switch means is composed of only diodes, so that the circuit configuration is simple, the number of parts can be reduced, and the required area in the case of an IC can be reduced. . Even if an output abnormality occurs on either side of the switch means, it is possible to converge as quickly as possible.

【0161】請求項19の電圧発生回路によれば、請求
項18の電圧発生回路と同様の効果を奏するほか、第1
ダイオードD1と第2ダイオードD2とを、第4ダイオ
ードD4を介して接続することで、定常時の第2ダイオ
ードD2の電位差を順方向電圧Vf1と等しくしている
から、ダイオードD2の順方向電圧による機能制限をも
無くすことができる。
According to the voltage generating circuit of the nineteenth aspect, the same effects as those of the voltage generating circuit of the eighteenth aspect can be obtained.
By connecting the diode D1 and the second diode D2 via the fourth diode D4, the potential difference of the second diode D2 in the steady state is made equal to the forward voltage Vf1, so that the forward voltage of the diode D2 is used. Function restrictions can be eliminated.

【0162】また、ゲート抵抗R2´と第2抵抗R2の
直列回路に並列に接続した第1導電型トランジスタQ4
のゲートを、ゲート抵抗R2´と第2抵抗R2との接続
点に接続することにより、出力電圧Voutが設定電圧
より一時的に降下した瞬間だけ第1導電型トランジスタ
Q4がオンするから、時間遅れなく出力電圧Voutの
降下を抑制することができる。
A first conductivity type transistor Q4 connected in parallel to a series circuit of a gate resistor R2 'and a second resistor R2.
Is connected to the connection point between the gate resistor R2 'and the second resistor R2, the first conductivity type transistor Q4 is turned on only at the moment when the output voltage Vout temporarily drops below the set voltage, so that the time delay occurs. Therefore, a drop in the output voltage Vout can be suppressed.

【0163】請求項20の電圧発生回路によれば、請求
項18の電圧発生回路と同様の効果を奏するほか、第1
ダイオードD1と第2ダイオードD2とを、第4ダイオ
ードD4を介して接続することで、定常時の第2ダイオ
ードD2の電位差を順方向電圧Vf1と等しくしている
から、ダイオードD2の順方向電圧による機能制限をも
無くすことができる。
According to the voltage generating circuit of the twentieth aspect, the same effect as that of the voltage generating circuit of the eighteenth aspect can be obtained.
By connecting the diode D1 and the second diode D2 via the fourth diode D4, the potential difference of the second diode D2 in the steady state is made equal to the forward voltage Vf1, so that the forward voltage of the diode D2 is used. Function restrictions can be eliminated.

【0164】そして、第2抵抗R2と並列に接続した第
1導電型トランジスタQ4のゲートを、ゲート抵抗R
4、ゲートコンデンサC4を介して第1電源端子Vdd
と出力端子に接続することにより、電源電圧の変動の影
響を受けることなく、出力電圧Voutが設定電圧より
一時的に降下した瞬間だけ、さらに安定して第1導電型
トランジスタQ4がオンするから、時間遅れなく出力電
圧Voutの降下を抑制することができる。
The gate of the first conductivity type transistor Q4 connected in parallel with the second resistor R2 is connected to the gate resistor R4.
4. The first power supply terminal Vdd via the gate capacitor C4
And the output terminal, the first conductivity type transistor Q4 is more stably turned on only at the moment when the output voltage Vout temporarily drops below the set voltage without being affected by the fluctuation of the power supply voltage. The drop of the output voltage Vout can be suppressed without time delay.

【0165】請求項21〜39のボルテージレギュレー
タによれば、定常的には出力トランジスタのドレイン電
位は誤差増幅器によって内部基準電圧Vrefとの比較
により2つの高抵抗値の抵抗による分圧比に応じた値に
制御され、出力電圧が決定される。また、過渡現象にお
ける作用・効果は請求項2〜20の電圧発生回路と同様
なものである。このことから、請求項21〜39のボル
テージレギュレータは、請求項2〜20の基準電圧発生
回路と同様な効果を奏することができる。
According to the voltage regulator of the present invention, normally, the drain potential of the output transistor is compared with the internal reference voltage Vref by the error amplifier to a value corresponding to the voltage dividing ratio by the two high resistance resistors. And the output voltage is determined. The operation and effect of the transient phenomenon are the same as those of the voltage generating circuit according to claims 2 to 20. From this, the voltage regulators of claims 21 to 39 can achieve the same effects as the reference voltage generation circuits of claims 2 to 20.

【0166】請求項40の携帯端末機器は、内部の電源
装置として、請求項2〜20の電圧発生回路のいずれ
か、または請求項21〜39のボルテージレギュレータ
のいずれかを含んで構成されるから、立ち上がり特性が
高速で駆動能力に優れ、負荷変動などによる過度特性が
良好で、安定な電圧を発生でき、かつ消費電力の少ない
電源を確保することができる。
The portable terminal device according to claim 40 is configured to include any one of the voltage generating circuits according to claims 2 to 20 or any one of the voltage regulators according to claims 21 to 39 as an internal power supply device. In addition, it is possible to secure a power supply that has a fast rise characteristic, excellent driving capability, good transient characteristics due to load fluctuations, a stable voltage, and low power consumption.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例に係る基準電圧発生回路
を示す図。
FIG. 1 is a diagram showing a reference voltage generation circuit according to a first embodiment of the present invention.

【図2】本発明の基準電圧発生回路における動作状況を
示す、特性図。
FIG. 2 is a characteristic diagram showing an operation state in the reference voltage generation circuit of the present invention.

【図3】本発明の第2の実施例に係る基準電圧発生回路
を示す図。
FIG. 3 is a diagram showing a reference voltage generation circuit according to a second embodiment of the present invention.

【図4】図3の各トランジスタのドレイン電位応答特性
を示す図。
FIG. 4 is a diagram showing drain potential response characteristics of each transistor in FIG. 3;

【図5】本発明の第3の実施例に係る基準電圧発生回路
を示す図。
FIG. 5 is a diagram showing a reference voltage generation circuit according to a third embodiment of the present invention.

【図6】本発明の第4の実施例に係る基準電圧発生回路
を示す図。
FIG. 6 is a diagram showing a reference voltage generation circuit according to a fourth embodiment of the present invention.

【図7】本発明の第5の実施例に係る基準電圧発生回路
を示す図。
FIG. 7 is a diagram showing a reference voltage generation circuit according to a fifth embodiment of the present invention.

【図8】本発明の第6の実施例に係る基準電圧発生回路
を示す図。
FIG. 8 is a diagram showing a reference voltage generation circuit according to a sixth embodiment of the present invention.

【図9】本発明の第7の実施例に係る基準電圧発生回路
を示す図。
FIG. 9 is a diagram showing a reference voltage generation circuit according to a seventh embodiment of the present invention.

【図10】本発明の第8の実施例に係るボルテージレギ
ュレータの構成図。
FIG. 10 is a configuration diagram of a voltage regulator according to an eighth embodiment of the present invention.

【図11】従来の基準電圧発生回路の一般的な構成例を
示す図。
FIG. 11 is a diagram showing a general configuration example of a conventional reference voltage generation circuit.

【図12】従来の他の基準電圧発生回路の構成例を示す
図。
FIG. 12 is a diagram showing a configuration example of another conventional reference voltage generation circuit.

【図13】従来のボルテージレギュレータの構成例を示
す図。
FIG. 13 is a diagram showing a configuration example of a conventional voltage regulator.

【図14】従来の基準電圧発生回路における動作状況を
示す、特性図。
FIG. 14 is a characteristic diagram showing an operation state in a conventional reference voltage generation circuit.

【符号の説明】[Explanation of symbols]

Q1 P型出力トランジスタ Q2 N型トランジスタ Q3,Q4 P型トランジスタ R1〜R3 抵抗(高抵抗値) R11〜R22 抵抗(高抵抗値) D1〜D4 ダイオード C 負荷容量 1,2 誤差増幅器 3 比較器 4 低入力抵抗定電圧発生手段 8 内部基準電圧回路 9 負荷回路 10〜90 基準電圧回路 100 ボルテージレギュレータ Q1 P-type output transistor Q2 N-type transistor Q3, Q4 P-type transistor R1 to R3 Resistance (high resistance value) R11 to R22 Resistance (high resistance value) D1 to D4 Diode C Load capacitance 1,2 Error amplifier 3Comparator 4Low Input resistance constant voltage generating means 8 Internal reference voltage circuit 9 Load circuit 10 to 90 Reference voltage circuit 100 Voltage regulator

Claims (40)

【特許請求の範囲】[Claims] 【請求項1】 電源端子間に出力トランジスタと抵抗と
を直列接続し、その接続点から負荷へ出力するととも
に、その接続点の電圧またはこの電圧を分圧した電圧と
内部基準電圧とを誤差増幅して前記出力トランジスタの
ゲート電圧を制御し、定電圧化された出力電圧を発生す
るようにした電圧発生方式において、 低入力抵抗で前記出力電圧の目標値と等しい定電圧を発
生する低入力抵抗定電圧発生手段を設け、この低入力抵
抗定電圧発生手段の電圧と前記出力電圧とに差が生じた
ときに、前記接続点と前記低入力抵抗定電圧発生手段出
力とをスイッチにより接続することを特徴とする電圧発
生方式。
An output transistor and a resistor are connected in series between power supply terminals and output from the connection point to a load. The voltage at the connection point or a voltage obtained by dividing the voltage and an internal reference voltage are amplified by an error amplifier. Controlling the gate voltage of the output transistor to generate a constant voltage output voltage, wherein a low input resistance that generates a constant voltage equal to a target value of the output voltage with a low input resistance. Providing a constant voltage generating means, and connecting the connection point and the output of the low input resistance constant voltage generating means by a switch when a difference occurs between the voltage of the low input resistance constant voltage generating means and the output voltage. A voltage generation method characterized by the following.
【請求項2】 第1電源端子と出力端子間に接続された
出力トランジスタと、出力端子と第2電源端子間に接続
された第1抵抗と、内部基準電圧が反転入力に、出力端
子電圧が非反転入力に入力され、出力が出力トランジス
タのゲートに接続される第1誤差増幅器と、低入力抵抗
で内部基準電圧と等しい定電圧の定電位点を形成する低
入力抵抗定電圧発生手段と、出力端子と定電位点との間
に接続され、出力端子電圧と定電位点電圧とに差が生じ
たときに、オンされるスイッチ手段と、を有することを
特徴とする電圧発生回路。
2. An output transistor connected between a first power supply terminal and an output terminal, a first resistor connected between the output terminal and the second power supply terminal, an internal reference voltage applied to an inverting input, and an output terminal voltage applied to an output terminal. A first error amplifier input to the non-inverting input and having an output connected to the gate of the output transistor; low input resistance constant voltage generating means for forming a constant potential point of a constant voltage equal to the internal reference voltage with a low input resistance; Switch means connected between the output terminal and the constant potential point and turned on when a difference occurs between the output terminal voltage and the constant potential point voltage.
【請求項3】 請求項2記載の電圧発生回路において、
スイッチ手段が、出力端子電圧と定電位点電圧とが入力
される比較器と、この比較器の出力により駆動されるス
イッチから構成されることを特徴とする電圧発生回路。
3. The voltage generating circuit according to claim 2, wherein
A voltage generating circuit, wherein the switch means comprises a comparator to which an output terminal voltage and a constant potential point voltage are input, and a switch driven by an output of the comparator.
【請求項4】 請求項3記載の電圧発生回路において、
比較器の出力により駆動されるスイッチが、トランジス
タスイッチであることを特徴とする電圧発生回路。
4. The voltage generating circuit according to claim 3,
A switch which is driven by an output of the comparator is a transistor switch.
【請求項5】 請求項2記載の電圧発生回路において、
スイッチ手段が、出力端子から定電位点に向けて導通す
るように設けられたダイオードであることを特徴とする
電圧発生回路。
5. The voltage generating circuit according to claim 2,
A voltage generating circuit, wherein the switch means is a diode provided so as to conduct from an output terminal to a constant potential point.
【請求項6】 請求項2記載の電圧発生回路において、
スイッチ手段が、逆並列接続されたダイオードであるこ
とを特徴とする電圧発生回路。
6. The voltage generating circuit according to claim 2, wherein
A voltage generating circuit, wherein the switch means is a diode connected in anti-parallel.
【請求項7】 第1電源端子と出力端子間に接続された
出力トランジスタと、出力端子と第2電源端子間に接続
された第1抵抗と、内部基準電圧が反転入力に、出力端
子電圧が非反転入力に入力され、出力が出力トランジス
タのゲートに接続される第1誤差増幅器と、充電可能な
電池またはコンデンサを含み、低入力抵抗で内部基準電
圧と等しい定電圧の定電位点を形成する低入力抵抗定電
圧発生手段と、出力端子と定電位点との間に接続され、
出力端子電圧と定電位点電圧とに差が生じたときに、オ
ンされるスイッチ手段と、を有することを特徴とする電
圧発生回路。
7. An output transistor connected between a first power supply terminal and an output terminal, a first resistor connected between the output terminal and a second power supply terminal, an internal reference voltage applied to an inverting input, and an output terminal voltage applied to an output terminal. A first error amplifier input to the non-inverting input and having an output connected to the gate of the output transistor; and a rechargeable battery or capacitor, having a low input resistance and forming a constant potential point of a constant voltage equal to the internal reference voltage. Low input resistance constant voltage generating means, connected between the output terminal and the constant potential point,
A switching unit that is turned on when a difference occurs between the output terminal voltage and the constant potential point voltage.
【請求項8】 請求項7記載の電圧発生回路において、
スイッチ手段が、出力端子電圧と定電位点電圧とが入力
される比較器と、この比較器の出力により駆動されるス
イッチから構成されることを特徴とする電圧発生回路。
8. The voltage generating circuit according to claim 7, wherein
A voltage generating circuit, wherein the switch means comprises a comparator to which an output terminal voltage and a constant potential point voltage are input, and a switch driven by an output of the comparator.
【請求項9】 請求項8記載の電圧発生回路において、
比較器の出力により駆動されるスイッチが、トランジス
タスイッチであることを特徴とする電圧発生回路。
9. The voltage generating circuit according to claim 8,
A switch which is driven by an output of the comparator is a transistor switch.
【請求項10】 請求項7記載の電圧発生回路におい
て、スイッチ手段が、出力端子から定電位点に向けて導
通するように設けられたダイオードであることを特徴と
する電圧発生回路。
10. The voltage generation circuit according to claim 7, wherein the switch means is a diode provided so as to conduct from the output terminal to a constant potential point.
【請求項11】 請求項7記載の電圧発生回路におい
て、スイッチ手段が、逆並列接続されたダイオードであ
ることを特徴とする電圧発生回路。
11. The voltage generating circuit according to claim 7, wherein said switch means is a diode connected in anti-parallel.
【請求項12】 第1電源端子と出力端子間に接続され
た第1導電型出力トランジスタと、出力端子と第2電源
端子間に接続された第1抵抗と、内部基準電圧が反転入
力に、出力端子電圧が非反転入力に入力され、出力が第
1導電型出力トランジスタのゲートに接続される第1誤
差増幅器と、第1電源端子と定電位点との間に接続され
た第2抵抗と、定電位点と第2電源端子間に接続された
第2導電型トランジスタと、内部基準電圧が反転入力
に、定電位点電圧が非反転入力に入力され、出力が第2
導電型トランジスタのゲートに接続される第2誤差増幅
器と、出力端子と定電位点との間に接続され、出力端子
電圧と定電位点電圧とに差が生じたときに、オンされる
スイッチ手段と、を有することを特徴とする電圧発生回
路。
12. A first conductivity type output transistor connected between a first power supply terminal and an output terminal, a first resistor connected between the output terminal and the second power supply terminal, and an internal reference voltage connected to the inverted input. A first error amplifier having an output terminal voltage input to the non-inverting input and an output connected to the gate of the first conductivity type output transistor; a second resistor connected between the first power supply terminal and the constant potential point; A second conductivity type transistor connected between the constant potential point and the second power supply terminal, an internal reference voltage input to an inverting input, a constant potential point voltage input to a non-inverting input, and an output
A second error amplifier connected to the gate of the conductivity type transistor, and a switch connected between the output terminal and the constant potential point and turned on when a difference occurs between the output terminal voltage and the constant potential point voltage. And a voltage generation circuit comprising:
【請求項13】 請求項12記載の電圧発生回路におい
て、スイッチ手段が、出力端子電圧と定電位点電圧とが
入力される比較器と、この比較器の出力により駆動され
るスイッチから構成されることを特徴とする電圧発生回
路。
13. The voltage generating circuit according to claim 12, wherein the switch means includes a comparator to which an output terminal voltage and a constant potential point voltage are input, and a switch driven by an output of the comparator. A voltage generating circuit, characterized by:
【請求項14】 請求項13記載の電圧発生回路におい
て、比較器の出力により駆動されるスイッチが、トラン
ジスタスイッチであることを特徴とする電圧発生回路。
14. The voltage generation circuit according to claim 13, wherein the switch driven by the output of the comparator is a transistor switch.
【請求項15】 請求項12記載の電圧発生回路におい
て、スイッチ手段が、出力端子から定電位点に向けて導
通するように設けられたダイオードであることを特徴と
する電圧発生回路。
15. The voltage generating circuit according to claim 12, wherein the switch means is a diode provided so as to conduct from an output terminal to a constant potential point.
【請求項16】 請求項12記載の電圧発生回路におい
て、スイッチ手段が、逆並列接続されたダイオードであ
ることを特徴とする電圧発生回路。
16. The voltage generating circuit according to claim 12, wherein the switch means is a diode connected in anti-parallel.
【請求項17】 第1電源端子と出力端子間に接続され
た第1導電型出力トランジスタと、出力端子と第2電源
端子間に接続された第1抵抗と、内部基準電圧が反転入
力に、出力端子電圧が非反転入力に入力され、出力が第
1導電型出力トランジスタのゲートに接続される第1誤
差増幅器と、第1電源端子と定電位点との間に接続され
た第2抵抗と、定電位点と第2電源端子間に接続された
第2導電型トランジスタと、内部基準電圧がダイオード
を介して反転入力に、定電位点電圧が非反転入力に入力
され、出力が第2導電型トランジスタのゲートに接続さ
れる第2誤差増幅器と、出力端子と定電位点との間に接
続され、出力端子電圧と定電位点電圧とに差が生じたと
きに、出力端子から定電位点に向けて導通するように設
けられたダイオードと、を有することを特徴とする電圧
発生回路。
17. A first conductivity type output transistor connected between a first power supply terminal and an output terminal, a first resistor connected between the output terminal and the second power supply terminal, and an internal reference voltage connected to an inverting input. A first error amplifier having an output terminal voltage input to the non-inverting input and an output connected to the gate of the first conductivity type output transistor; a second resistor connected between the first power supply terminal and the constant potential point; A second conductivity type transistor connected between the constant potential point and the second power supply terminal, an internal reference voltage input to an inverting input via a diode, a constant potential point voltage input to a non-inverting input, and an output A second error amplifier connected to the gate of the type transistor, and connected between the output terminal and the constant potential point. When a difference occurs between the output terminal voltage and the constant potential point voltage, the output terminal connects to the constant potential point. Diode provided to conduct toward And a voltage generation circuit comprising:
【請求項18】 第1電源端子と出力端子間に接続され
た第1導電型出力トランジスタと、出力端子と第2電源
端子間に接続された第1抵抗と、内部基準電圧が反転入
力に、出力端子電圧が非反転入力に入力され、出力が第
1導電型出力トランジスタのゲートに接続される第1誤
差増幅器と、第1電源端子と定電位点との間に接続され
た第2抵抗と、定電位点と第2電源端子間に接続された
第2導電型トランジスタと、内部基準電圧がダイオード
を介して反転入力に、定電位点電圧が非反転入力に入力
され、出力が第2導電型トランジスタのゲートに接続さ
れる第2誤差増幅器と、出力端子と定電位点との間に接
続され、出力端子電圧と定電位点電圧とに差が生じたと
きに、導通するように設けられた逆並列接続されたダイ
オードと、を有することを特徴とする電圧発生回路。
18. A first conductivity type output transistor connected between a first power supply terminal and an output terminal, a first resistor connected between the output terminal and the second power supply terminal, and an internal reference voltage connected to the inverting input. A first error amplifier having an output terminal voltage input to the non-inverting input and an output connected to the gate of the first conductivity type output transistor; a second resistor connected between the first power supply terminal and the constant potential point; A second conductivity type transistor connected between the constant potential point and the second power supply terminal, an internal reference voltage input to an inverting input via a diode, a constant potential point voltage input to a non-inverting input, and an output A second error amplifier connected to the gate of the type transistor, connected between the output terminal and the constant potential point, and provided so as to conduct when a difference occurs between the output terminal voltage and the constant potential point voltage. And a diode connected in anti-parallel. A voltage generating circuit, characterized by:
【請求項19】 第1電源端子と出力端子間に接続され
た第1導電型出力トランジスタと、出力端子と第2電源
端子間に接続された第1抵抗と、内部基準電圧が反転入
力に、出力端子電圧が非反転入力に入力され、出力が第
1導電型出力トランジスタのゲートに接続される第1誤
差増幅器と、第1電源端子と定電位点との間に直列に接
続された、ゲート抵抗、第2抵抗R2及び第1電源端子
から定電位点の方向に導通する第4ダイオードと、ゲー
ト抵抗と第2抵抗の直列回路に並列に接続され、ゲート
がゲート抵抗と第2抵抗との接続点に接続された第1導
電型トランジスタと、定電位点と第2電源端子間に接続
された第2導電型トランジスタと、内部基準電圧が第3
ダイオードを介して反転入力に、定電位点電圧が非反転
入力に入力され、出力が第2導電型トランジスタのゲー
トに接続される第2誤差増幅器と、出力端子と定電位点
との間に接続され、出力端子電圧と定電位点電圧とに差
が生じたときに、出力端子から定電位点に向けて導通す
るように設けられた第1ダイオードと、第2抵抗と第4
ダイオードの接続点と出力端子との間に接続され、第2
抵抗と第4ダイオードの接続点から出力端子に向けて導
通するように設けられた第2ダイオードと、を有するこ
とを特徴とする電圧発生回路。
19. A first conductivity type output transistor connected between a first power supply terminal and an output terminal, a first resistor connected between the output terminal and the second power supply terminal, and an internal reference voltage connected to an inverting input. A first error amplifier having an output terminal voltage input to the non-inverting input and an output connected to the gate of the first conductivity type output transistor; and a gate connected in series between the first power supply terminal and the constant potential point. A resistor, a second resistor R2 and a fourth diode conducting in the direction of the constant potential point from the first power supply terminal, and a gate connected to the gate resistor and the second resistor in series with a series circuit of the gate resistor and the second resistor. A first conductivity type transistor connected to the connection point; a second conductivity type transistor connected between the constant potential point and the second power supply terminal;
A second error amplifier having a constant potential point voltage input to the non-inverting input and a non-inverting input via a diode, and an output connected to the gate of the second conductivity type transistor, connected between the output terminal and the constant potential point A first diode provided to conduct from the output terminal to the constant potential point when a difference occurs between the output terminal voltage and the constant potential point voltage;
The second connection is made between the connection point of the diode and the output terminal.
A voltage generating circuit, comprising: a second diode provided so as to conduct from a connection point between the resistor and the fourth diode toward an output terminal.
【請求項20】 第1電源端子と出力端子間に接続され
た第1導電型出力トランジスタと、出力端子と第2電源
端子間に接続された第1抵抗と、内部基準電圧が反転入
力に、出力端子電圧が非反転入力に入力され、出力が第
1導電型出力トランジスタのゲートに接続される第1誤
差増幅器と、第1電源端子と定電位点との間に直列に接
続された第2抵抗及び第1電源端子から定電位点の方向
に導通する第4ダイオードと、第2抵抗に並列に接続さ
れ、ゲートがゲート抵抗を介して第1電源端子に接続さ
れ、またゲートがゲートコンデンサを介して第2抵抗と
第4ダイオードの接続点に接続された第1導電型トラン
ジスタと、定電位点と第2電源端子間に接続された第2
導電型トランジスタと、内部基準電圧が第3ダイオード
を介して反転入力に、定電位点電圧が非反転入力に入力
され、出力が第2導電型トランジスタのゲートに接続さ
れる第2誤差増幅器と、出力端子と定電位点との間に接
続され、出力端子電圧と定電位点電圧とに差が生じたと
きに、出力端子から定電位点に向けて導通するように設
けられた第1ダイオードと、第2抵抗と第4ダイオード
の接続点と出力端子との間に接続され、第2抵抗と第4
ダイオードの接続点から出力端子に向けて導通するよう
に設けられた第2ダイオードと、を有することを特徴と
する電圧発生回路。
20. A first conductivity type output transistor connected between a first power supply terminal and an output terminal, a first resistor connected between the output terminal and the second power supply terminal, and an internal reference voltage connected to the inverted input. An output terminal voltage is input to the non-inverting input, an output is connected to the gate of the first conductivity type output transistor, and a second error amplifier is connected in series between the first power supply terminal and the constant potential point. A resistor and a fourth diode conducting in a direction from the first power supply terminal toward the constant potential point; a fourth diode connected in parallel with the second resistor; a gate connected to the first power supply terminal via a gate resistor; A first conductivity-type transistor connected to a connection point between the second resistor and the fourth diode via a second resistor connected between the constant potential point and the second power supply terminal;
A conductive type transistor, a second error amplifier having an internal reference voltage input to an inverting input via a third diode, a constant potential point voltage input to a non-inverting input, and an output connected to the gate of the second conductive type transistor; A first diode connected between the output terminal and the constant potential point, and provided to conduct from the output terminal toward the constant potential point when a difference occurs between the output terminal voltage and the constant potential point voltage; , The second resistor and the fourth diode are connected between a connection point of the second resistor and the fourth diode and the output terminal.
A second diode provided so as to conduct from a connection point of the diode to an output terminal.
【請求項21】 第1電源端子と出力端子間に接続され
た出力トランジスタと、出力端子と第2電源端子間に直
列接続された第1抵抗及び第2抵抗と、内部基準電圧が
反転入力に、第1抵抗及び第2抵抗の接続点電圧が非反
転入力に入力され、出力が出力トランジスタのゲートに
接続される第1誤差増幅器と、低入力抵抗で出力電圧目
標値と等しい定電圧の定電位点を形成する低入力抵抗定
電圧発生手段と、出力端子と定電位点との間に接続さ
れ、出力端子電圧と定電位点電圧とに差が生じたとき
に、オンされるスイッチ手段と、を有することを特徴と
するボルテージレギュレータ。
21. An output transistor connected between a first power supply terminal and an output terminal, a first resistor and a second resistor connected in series between the output terminal and the second power supply terminal, and an internal reference voltage connected to an inverting input. A first error amplifier having a non-inverting input to a connection point voltage of the first and second resistors, and an output connected to the gate of the output transistor; and a constant voltage constant having a low input resistance and equal to the output voltage target value. Low input resistance constant voltage generating means for forming a potential point, and switch means connected between the output terminal and the constant potential point and turned on when a difference occurs between the output terminal voltage and the constant potential point voltage. A voltage regulator comprising:
【請求項22】 請求項21記載のボルテージレギュレ
ータにおいて、スイッチ手段が、出力端子電圧と定電位
点電圧とが入力される比較器と、この比較器の出力によ
り駆動されるスイッチから構成されることを特徴とする
ボルテージレギュレータ。
22. The voltage regulator according to claim 21, wherein the switch means includes a comparator to which an output terminal voltage and a constant potential point voltage are input, and a switch driven by an output of the comparator. A voltage regulator characterized by the following.
【請求項23】 請求項22記載のボルテージレギュレ
ータにおいて、比較器の出力により駆動されるスイッチ
が、トランジスタスイッチであることを特徴とするボル
テージレギュレータ。
23. The voltage regulator according to claim 22, wherein the switch driven by the output of the comparator is a transistor switch.
【請求項24】 請求項21記載のボルテージレギュレ
ータにおいて、スイッチ手段が、出力端子から定電位点
に向けて導通するように設けられたダイオードであるこ
とを特徴とするボルテージレギュレータ。
24. The voltage regulator according to claim 21, wherein the switch means is a diode provided so as to conduct from an output terminal to a constant potential point.
【請求項25】 請求項21記載のボルテージレギュレ
ータにおいて、スイッチ手段が、逆並列接続されたダイ
オードであることを特徴とするボルテージレギュレー
タ。
25. The voltage regulator according to claim 21, wherein the switch means is a diode connected in anti-parallel.
【請求項26】 第1電源端子と出力端子間に接続され
た出力トランジスタと、出力端子と第2電源端子間に直
列接続された第1抵抗及び第2抵抗と、内部基準電圧が
反転入力に、第1抵抗及び第2抵抗の接続点電圧が非反
転入力に入力され、出力が出力トランジスタのゲートに
接続される第1誤差増幅器と、充電可能な電池またはコ
ンデンサを含み、低入力抵抗で内部基準電圧と等しい定
電圧の定電位点を形成する低入力抵抗定電圧発生手段
と、出力端子と定電位点との間に接続され、出力端子電
圧と定電位点電圧とに差が生じたときに、オンされるス
イッチ手段と、を有することを特徴とするボルテージレ
ギュレータ。
26. An output transistor connected between a first power supply terminal and an output terminal, a first resistor and a second resistor connected in series between the output terminal and the second power supply terminal, and an internal reference voltage connected to an inverting input. , A connection point voltage of the first resistor and the second resistor is input to a non-inverting input, and a first error amplifier whose output is connected to the gate of the output transistor; and a rechargeable battery or a capacitor. A low input resistance constant voltage generating means for forming a constant potential point of a constant voltage equal to the reference voltage, and a connection between the output terminal and the constant potential point, when a difference occurs between the output terminal voltage and the constant potential point voltage And a switch means to be turned on.
【請求項27】 請求項26記載のボルテージレギュレ
ータにおいて、スイッチ手段が、出力端子電圧と定電位
点電圧とが入力される比較器と、この比較器の出力によ
り駆動されるスイッチから構成されることを特徴とする
ボルテージレギュレータ。
27. The voltage regulator according to claim 26, wherein the switch means includes a comparator to which an output terminal voltage and a constant potential point voltage are input, and a switch driven by an output of the comparator. A voltage regulator characterized by the following.
【請求項28】 請求項27記載のボルテージレギュレ
ータにおいて、比較器の出力により駆動されるスイッチ
が、トランジスタスイッチであることを特徴とするボル
テージレギュレータ。
28. The voltage regulator according to claim 27, wherein the switch driven by the output of the comparator is a transistor switch.
【請求項29】 請求項26記載のボルテージレギュレ
ータにおいて、スイッチ手段が、出力端子から定電位点
に向けて導通するように設けられたダイオードであるこ
とを特徴とするボルテージレギュレータ。
29. The voltage regulator according to claim 26, wherein the switch means is a diode provided so as to conduct from an output terminal to a constant potential point.
【請求項30】 請求項26記載のボルテージレギュレ
ータにおいて、スイッチ手段が、逆並列接続されたダイ
オードであることを特徴とするボルテージレギュレー
タ。
30. The voltage regulator according to claim 26, wherein the switch means is a diode connected in anti-parallel.
【請求項31】 第1電源端子と出力端子間に接続され
た第1導電型出力トランジスタと、出力端子と第2電源
端子間に直列接続された第1抵抗及び第2抵抗と、内部
基準電圧が反転入力に、第1抵抗及び第2抵抗の接続点
電圧が非反転入力に入力され、出力が第1導電型出力ト
ランジスタのゲートに接続される第1誤差増幅器と、第
1電源端子と第2電源端子間に直列接続された第3抵
抗、第4抵抗及び第5抵抗と、第3抵抗及び第4抵抗の
接続点と第2電源端子間に接続された第2導電型トラン
ジスタと、内部基準電圧が反転入力に、第4抵抗及び第
5抵抗の接続点電圧が非反転入力に入力され、出力が第
2導電型トランジスタのゲートに接続される第2誤差増
幅器と、出力端子と定電位点となる第3抵抗及び第4抵
抗の接続点との間に接続され、出力端子電圧と定電位点
電圧とに差が生じたときに、オンされるスイッチ手段
と、を有することを特徴とするボルテージレギュレー
タ。
31. A first conductivity type output transistor connected between a first power supply terminal and an output terminal, a first resistance and a second resistance connected in series between the output terminal and the second power supply terminal, and an internal reference voltage. A first error amplifier having an inverting input, a connection point voltage of the first resistor and the second resistor input to a non-inverting input, and an output connected to the gate of the first conductivity type output transistor; a first power supply terminal; A third resistor, a fourth resistor, and a fifth resistor connected in series between the two power terminals; a second conductivity type transistor connected between a connection point of the third resistor and the fourth resistor and the second power terminal; A second error amplifier having a reference voltage input to the inverting input, a connection point voltage of the fourth resistor and the fifth resistor input to the non-inverting input, and an output connected to the gate of the second conductivity type transistor; Between the third resistor and the fourth resistor. A switching means that is turned on when a difference occurs between the output terminal voltage and the constant potential point voltage.
【請求項32】 請求項31記載のボルテージレギュレ
ータにおいて、スイッチ手段が、出力端子電圧と定電位
点電圧とが入力される比較器と、この比較器の出力によ
り駆動されるスイッチから構成されることを特徴とする
ボルテージレギュレータ。
32. The voltage regulator according to claim 31, wherein the switch means includes a comparator to which an output terminal voltage and a constant potential point voltage are input, and a switch driven by an output of the comparator. A voltage regulator characterized by the following.
【請求項33】 請求項32記載のボルテージレギュレ
ータにおいて、比較器の出力により駆動されるスイッチ
が、トランジスタスイッチであることを特徴とするボル
テージレギュレータ。
33. The voltage regulator according to claim 32, wherein the switch driven by the output of the comparator is a transistor switch.
【請求項34】 請求項31記載のボルテージレギュレ
ータにおいて、スイッチ手段が、出力端子から定電位点
に向けて導通するように設けられたダイオードであるこ
とを特徴とするボルテージレギュレータ。
34. The voltage regulator according to claim 31, wherein the switch means is a diode provided so as to conduct from an output terminal to a constant potential point.
【請求項35】 請求項31記載のボルテージレギュレ
ータにおいて、スイッチ手段が、逆並列接続されたダイ
オードであることを特徴とするボルテージレギュレー
タ。
35. The voltage regulator according to claim 31, wherein the switching means is a diode connected in anti-parallel.
【請求項36】 第1電源端子と出力端子間に接続され
た第1導電型出力トランジスタと、出力端子と第2電源
端子間に直列接続された第1抵抗及び第2抵抗と、内部
基準電圧が反転入力に、第1抵抗及び第2抵抗の接続点
電圧が非反転入力に入力され、出力が第1導電型出力ト
ランジスタのゲートに接続される第1誤差増幅器と、第
1電源端子と第2電源端子間に直列接続された第3抵
抗、第4抵抗及び第5抵抗と、第3抵抗及び第4抵抗の
接続点と第2電源端子間に接続された第2導電型トラン
ジスタと、内部基準電圧がダイオードを介して反転入力
に、第4抵抗及び第5抵抗の接続点電圧が非反転入力に
入力され、出力が第2導電型トランジスタのゲートに接
続される第2誤差増幅器と、出力端子と定電位点となる
第3抵抗及び第4抵抗の接続点との間に接続され、出力
端子電圧と定電位点電圧とに差が生じたときに、出力端
子から定電位点に向けて導通するように設けられたダイ
オードと、を有することを特徴とするボルテージレギュ
レータ。
36. A first conductivity type output transistor connected between a first power supply terminal and an output terminal, a first resistor and a second resistor connected in series between the output terminal and the second power supply terminal, and an internal reference voltage. A first error amplifier having an inverting input, a connection point voltage of the first resistor and the second resistor input to a non-inverting input, and an output connected to the gate of the first conductivity type output transistor; a first power supply terminal; A third resistor, a fourth resistor, and a fifth resistor connected in series between the two power terminals; a second conductivity type transistor connected between a connection point of the third resistor and the fourth resistor and the second power terminal; A second error amplifier having a reference voltage input to the inverting input via a diode, a connection point voltage of the fourth resistor and the fifth resistor to the non-inverting input, and an output connected to the gate of the second conductivity type transistor; Terminals and third and fourth resistors serving as constant potential points And a diode connected between the output terminal and the constant potential point when a difference occurs between the output terminal voltage and the constant potential point voltage. Features a voltage regulator.
【請求項37】 第1電源端子と出力端子間に接続され
た第1導電型出力トランジスタと、出力端子と第2電源
端子間に直列接続された第1抵抗及び第2抵抗と、内部
基準電圧が反転入力に、第1抵抗及び第2抵抗の接続点
電圧が非反転入力に入力され、出力が第1導電型出力ト
ランジスタのゲートに接続される第1誤差増幅器と、第
1電源端子と第2電源端子間に直列接続された第3抵
抗、第4抵抗及び第5抵抗と、第3抵抗及び第4抵抗の
接続点と第2電源端子間に接続された第2導電型トラン
ジスタと、内部基準電圧がダイオードを介して反転入力
に、第4抵抗及び第5抵抗の接続点電圧が非反転入力に
入力され、出力が第2導電型トランジスタのゲートに接
続される第2誤差増幅器と、出力端子と定電位点となる
第3抵抗及び第4抵抗の接続点との間に接続され、出力
端子電圧と定電位点電圧とに差が生じたときに、導通す
るように設けられた逆並列接続されたダイオードと、を
有することを特徴とするボルテージレギュレータ。
37. A first conductivity type output transistor connected between a first power supply terminal and an output terminal, a first resistor and a second resistor connected in series between the output terminal and the second power supply terminal, and an internal reference voltage. A first error amplifier having an inverting input, a connection point voltage of the first resistor and the second resistor input to a non-inverting input, and an output connected to the gate of the first conductivity type output transistor; a first power supply terminal; A third resistor, a fourth resistor, and a fifth resistor connected in series between the two power terminals; a second conductivity type transistor connected between a connection point of the third resistor and the fourth resistor and the second power terminal; A second error amplifier having a reference voltage input to the inverting input via a diode, a connection point voltage of the fourth resistor and the fifth resistor to the non-inverting input, and an output connected to the gate of the second conductivity type transistor; Terminals and third and fourth resistors serving as constant potential points And a diode connected in anti-parallel and provided to conduct when a difference occurs between the output terminal voltage and the constant potential point voltage. regulator.
【請求項38】 第1電源端子と出力端子間に接続され
た第1導電型出力トランジスタと、出力端子と第2電源
端子間に直列接続された第1抵抗及び第2抵抗と、内部
基準電圧が反転入力に、第1抵抗及び第2抵抗の接続点
電圧が非反転入力に入力され、出力が第1導電型出力ト
ランジスタのゲートに接続される第1誤差増幅器と、第
1電源端子と定電位点との間に直列に接続された、ゲー
ト抵抗、第3抵抗及び第1電源端子から定電位点の方向
に導通する第4ダイオードと、ゲート抵抗と第3抵抗の
直列回路に並列に接続され、ゲートがゲート抵抗と第3
抵抗との接続点に接続された第1導電型トランジスタ
と、定電位点と第2電源端子間に接続された第2導電型
トランジスタと、この第2導電型トランジスタに並列に
接続された、直列の第4抵抗及び第5抵抗と、内部基準
電圧Vrefが第3ダイオードを介して反転入力に、第
4抵抗及び第5抵抗の接続点電圧が非反転入力に入力さ
れ、出力が第2導電型トランジスタのゲートに接続され
る第2誤差増幅器と、出力端子と定電位点との間に接続
され、出力端子電圧と定電位点電圧とに差が生じたとき
に、出力端子から定電位点に向けて導通するように設け
られた第1ダイオードと、第3抵抗と第4ダイオードの
接続点と出力端子との間に接続され、第3抵抗と第4ダ
イオードの接続点から出力端子に向けて導通するように
設けられた第2ダイオードと、を有することを特徴とす
るボルテージレギュレータ。
38. A first conductivity type output transistor connected between a first power supply terminal and an output terminal, a first resistor and a second resistor connected in series between the output terminal and the second power supply terminal, and an internal reference voltage. Is connected to the inverting input, the voltage at the connection point of the first and second resistors is input to the non-inverting input, and the output is connected to the gate of the first conductivity type output transistor. A fourth diode connected in series between the potential point and the gate resistor, the third resistor, and the first power supply terminal in the direction of the constant potential point, and connected in parallel to a series circuit of the gate resistor and the third resistor; The gate is connected to the gate resistor and the third
A first conductivity type transistor connected to a connection point with the resistor, a second conductivity type transistor connected between the constant potential point and the second power supply terminal, and a series connected in parallel to the second conductivity type transistor , The internal reference voltage Vref is input to the inverting input via the third diode, the connection point voltage of the fourth and fifth resistors is input to the non-inverting input, and the output is the second conductive type. A second error amplifier connected to the gate of the transistor, connected between the output terminal and the constant potential point, and when a difference occurs between the output terminal voltage and the constant potential point voltage, the output terminal changes to the constant potential point. A first diode provided so as to conduct toward the output terminal, connected between a connection point of the third resistor and the fourth diode and the output terminal, and from the connection point of the third resistor and the fourth diode toward the output terminal. Second die provided to conduct Voltage regulator, characterized in that it comprises a chromatography de, a.
【請求項39】 第1電源端子と出力端子間に接続され
た第1導電型出力トランジスタと、出力端子と第2電源
端子間に直列接続された第1抵抗及び第2抵抗と、内部
基準電圧が反転入力に、第1抵抗及び第2抵抗の接続点
電圧が非反転入力に入力され、出力が第1導電型出力ト
ランジスタのゲートに接続される第1誤差増幅器と、第
1電源端子と定電位点との間に直列に接続された第3抵
抗及び第1電源端子から定電位点の方向に導通する第4
ダイオードと、第3抵抗に並列に接続され、ゲートがゲ
ート抵抗を介して第1電源端子に接続され、またゲート
がゲートコンデンサを介して第3抵抗と第4ダイオード
の接続点に接続された第1導電型トランジスタと、定電
位点と第2電源端子間に接続された第2導電型トランジ
スタと、この第2導電型トランジスタに並列に接続され
た、直列の第4抵抗及び第5抵抗と、内部基準電圧が第
3ダイオードを介して反転入力に、第4抵抗及び第5抵
抗の接続点電圧が非反転入力に入力され、出力が第2導
電型トランジスタのゲートに接続される第2誤差増幅器
と、出力端子と定電位点との間に接続され、出力端子電
圧と定電位点電圧とに差が生じたときに、出力端子から
定電位点に向けて導通するように設けられた第1ダイオ
ードと、第3抵抗と第4ダイオードの接続点と出力端子
との間に接続され、第3抵抗と第4ダイオードの接続点
から出力端子に向けて導通するように設けられた第2ダ
イオードと、を有することを特徴とするボルテージレギ
ュレータ。
39. A first conductivity type output transistor connected between a first power supply terminal and an output terminal, a first resistor and a second resistor connected in series between the output terminal and the second power supply terminal, and an internal reference voltage. Is connected to the inverting input, the voltage at the connection point of the first and second resistors is input to the non-inverting input, and the output is connected to the gate of the first conductivity type output transistor. A third resistor connected in series between the third power supply and the potential point and a fourth power supply connected in the direction of the constant potential point from the first power supply terminal;
A diode connected in parallel to the third resistor, a gate connected to the first power supply terminal via a gate resistor, and a gate connected to a connection point of the third resistor and the fourth diode via a gate capacitor. A first conductivity type transistor, a second conductivity type transistor connected between the constant potential point and the second power supply terminal, a fourth resistance and a fifth resistance connected in parallel to the second conductivity type transistor, A second error amplifier having an internal reference voltage input to the inverting input via the third diode, a connection point voltage of the fourth resistor and the fifth resistor to the non-inverting input, and an output connected to the gate of the second conductivity type transistor And a first terminal connected between the output terminal and the constant potential point, and provided to conduct from the output terminal to the constant potential point when a difference occurs between the output terminal voltage and the constant potential point voltage. Diode and third resistor A second diode connected between the connection point of the fourth diode and the output terminal, and provided so as to conduct from the connection point of the third resistor and the fourth diode toward the output terminal. Voltage regulator.
【請求項40】 電源装置として、請求項2〜20記載
の電圧発生回路、または請求項21〜39記載のボルテ
ージレギュレータを有することを特徴とする携帯端末機
器。
40. A portable terminal device comprising a voltage generating circuit according to claim 2 or a voltage regulator according to claim 21 to 39 as a power supply device.
JP2000138489A 2000-05-11 2000-05-11 Voltage generation circuit, voltage regulator, and portable terminal device using them Expired - Fee Related JP3833440B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000138489A JP3833440B2 (en) 2000-05-11 2000-05-11 Voltage generation circuit, voltage regulator, and portable terminal device using them

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000138489A JP3833440B2 (en) 2000-05-11 2000-05-11 Voltage generation circuit, voltage regulator, and portable terminal device using them

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006153937A Division JP4456091B2 (en) 2006-06-01 2006-06-01 Voltage generating circuit, voltage regulator, and portable terminal device using them

Publications (2)

Publication Number Publication Date
JP2001318724A true JP2001318724A (en) 2001-11-16
JP3833440B2 JP3833440B2 (en) 2006-10-11

Family

ID=18646086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000138489A Expired - Fee Related JP3833440B2 (en) 2000-05-11 2000-05-11 Voltage generation circuit, voltage regulator, and portable terminal device using them

Country Status (1)

Country Link
JP (1) JP3833440B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003005848A (en) * 2001-06-26 2003-01-08 Texas Instr Japan Ltd Regulator circuit
JP2007166298A (en) * 2005-12-14 2007-06-28 Rohm Co Ltd Voltage generating circuit and signal processing circuit utilizing the same
US7358709B2 (en) 2006-02-01 2008-04-15 Ricoh Company, Ltd. Constant voltage regulator for generating a low voltage output
JP2010211788A (en) * 2009-02-10 2010-09-24 Seiko Instruments Inc Voltage regulator
JP2010226028A (en) * 2009-03-25 2010-10-07 Denso Corp Device for driving of inductive load
JP2012010332A (en) * 2010-06-25 2012-01-12 Micrel Inc Load switch
CN109586558A (en) * 2018-11-28 2019-04-05 武汉精立电子技术有限公司 A kind of powered-down waveform compilation control system of power supply and method

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003005848A (en) * 2001-06-26 2003-01-08 Texas Instr Japan Ltd Regulator circuit
JP4742455B2 (en) * 2001-06-26 2011-08-10 日本テキサス・インスツルメンツ株式会社 Regulator circuit
JP2007166298A (en) * 2005-12-14 2007-06-28 Rohm Co Ltd Voltage generating circuit and signal processing circuit utilizing the same
JP4571070B2 (en) * 2005-12-14 2010-10-27 ローム株式会社 Voltage generation circuit and signal processing circuit using the same
US7358709B2 (en) 2006-02-01 2008-04-15 Ricoh Company, Ltd. Constant voltage regulator for generating a low voltage output
KR100832827B1 (en) 2006-02-01 2008-05-28 가부시키가이샤 리코 Constant voltage circuit
US7531994B2 (en) 2006-02-01 2009-05-12 Ricoh Company, Ltd. Constant voltage regulator for generating a low voltage output
JP2010211788A (en) * 2009-02-10 2010-09-24 Seiko Instruments Inc Voltage regulator
JP2010226028A (en) * 2009-03-25 2010-10-07 Denso Corp Device for driving of inductive load
JP2012010332A (en) * 2010-06-25 2012-01-12 Micrel Inc Load switch
CN109586558A (en) * 2018-11-28 2019-04-05 武汉精立电子技术有限公司 A kind of powered-down waveform compilation control system of power supply and method

Also Published As

Publication number Publication date
JP3833440B2 (en) 2006-10-11

Similar Documents

Publication Publication Date Title
US8866341B2 (en) Voltage regulator
US10416694B2 (en) Regulator circuit
US8129966B2 (en) Voltage regulator circuit and control method therefor
US7362081B1 (en) Low-dropout regulator
JP5467845B2 (en) Voltage regulator
US7855538B2 (en) Method for current sensing in switched DC-to-DC converters
CN103376814B (en) Linear voltage regulator
US7064532B1 (en) Voltage regulator
US8044653B2 (en) Low drop-out voltage regulator
US8665020B2 (en) Differential amplifier circuit that can change current flowing through a constant-current source according to load variation, and series regulator including the same
US20100213909A1 (en) Voltage regulator
WO2016022861A1 (en) Short-circuit protection for voltage regulators
US11614764B2 (en) Bandgap reference circuit
US10185338B1 (en) Digital low drop-out (LDO) voltage regulator with analog-assisted dynamic reference correction
JP2017126259A (en) Power supply unit
US7990207B2 (en) Constant voltage circuit, constant voltage supply system and constant voltage supply method
US9886052B2 (en) Voltage regulator
CN115777089A (en) Low dropout voltage regulator for low voltage applications
JP2005533421A (en) Capacitive feedback circuit
JP2001318724A (en) Voltage generation system, voltage generation circuit, voltage regulator and portable terminal equipment using them
CN110045777B (en) Reverse current prevention circuit and power supply circuit
JP5068631B2 (en) Constant voltage circuit
JP4456091B2 (en) Voltage generating circuit, voltage regulator, and portable terminal device using them
CN117280294A (en) Auxiliary circuit, chip system and device for LDO
US20230384813A1 (en) Low-dropout regulator circuit and control method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040721

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060411

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060718

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060719

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090728

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100728

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110728

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120728

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120728

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130728

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees