JP2001313420A - Iii nitride-based compound semiconductor light-emitting element - Google Patents

Iii nitride-based compound semiconductor light-emitting element

Info

Publication number
JP2001313420A
JP2001313420A JP2000131933A JP2000131933A JP2001313420A JP 2001313420 A JP2001313420 A JP 2001313420A JP 2000131933 A JP2000131933 A JP 2000131933A JP 2000131933 A JP2000131933 A JP 2000131933A JP 2001313420 A JP2001313420 A JP 2001313420A
Authority
JP
Japan
Prior art keywords
light emitting
layer
semiconductor
type
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000131933A
Other languages
Japanese (ja)
Inventor
Toshiya Kamimura
俊也 上村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2000131933A priority Critical patent/JP2001313420A/en
Priority to US09/845,336 priority patent/US7304325B2/en
Publication of JP2001313420A publication Critical patent/JP2001313420A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a light-emitting element, in which the light emitted from the side face of a semiconductor layer can be used effectively. SOLUTION: A semiconductor laminate which contains a light emitting layer is etched, its side face (a rise face) is exposed, and a reflection face which counterpoises the side face is formed inside the same chip.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明はIII族窒化物系化合物半
導体発光素子に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a group III nitride compound semiconductor light emitting device.

【0002】[0002]

【従来の技術】発光素子は、特開平11−273571
号公報に見られるように、マウントリードのカップ部内
にマウントされる。この発光素子には導電性ワイヤーが
連結され、さらに透光性樹脂からなる砲弾型の封止部材
により封止される。このように構成された発光装置は発
光素子チップの中心軸方向(法線方向)に光軸を有し、
発光素子から放出された光を砲弾型封止部材の先端半球
部(凸レンズ部)で光軸方向に集光している。しかしな
がら、当該先端半球部から外れた光は制御できないの
で、発光素子チップの横方向(中心軸方向から離れる方
向)の光を有効利用するため、カップ部の周壁をパラボ
ラ型としてこの周壁で横方向の光を光軸方向に反射させ
ている。
2. Description of the Related Art A light emitting device is disclosed in Japanese Patent Application Laid-Open No. 11-273571.
As shown in Japanese Patent Application Laid-Open Publication No. H11-260, the mounting lead is mounted in a cup portion of a mounting lead. A conductive wire is connected to the light-emitting element, and the light-emitting element is sealed with a shell-shaped sealing member made of a light-transmitting resin. The light emitting device thus configured has an optical axis in the central axis direction (normal direction) of the light emitting element chip,
The light emitted from the light emitting element is condensed in the optical axis direction by the tip hemisphere (convex lens) of the shell type sealing member. However, since the light deviating from the tip hemisphere cannot be controlled, in order to effectively use the light in the lateral direction (the direction away from the central axis direction) of the light emitting element chip, the peripheral wall of the cup portion is formed in a parabolic shape so that the lateral direction of the peripheral wall is Is reflected in the optical axis direction.

【0003】[0003]

【発明が解決しようとする課題】青〜緑色系の発光を奏
するIII族窒化物系化合物半導体発光素子は、赤色系の
発光素子に比べて、横方向へ放射される光の割合が多
い。横方向への光放出量が多いIII族窒化物系化合物半
導体発光素子において、かかる横方向の光を如何に利用
するかは発光装置の発光効率を向上する上で重大な問題
である。かかる見地から従来のカップの周壁反射面を見
てみると、通常の設計では、チップを保持する治具を逃
がすための空間として、チップとカップ周壁との間に2
00〜300μmのクリアランスを必要とする。これに
対し、チップに於ける半導体層の厚さは数μmでありか
つカップの高さも発光装置の設計上制限されている。し
たがって、横方向に放出された光のうち中心軸と垂直の
方向(真横方向)からほぼ10度の仰角の範囲にはいる
光しか当該カップの周壁反射面で反射できなかった。
A group III nitride compound semiconductor light-emitting device that emits blue-green light emits more light in the lateral direction than a red light-emitting device. In a group III nitride compound semiconductor light emitting device that emits a large amount of light in the lateral direction, how to use the light in the lateral direction is a serious problem in improving the luminous efficiency of the light emitting device. Looking at the reflection surface of the peripheral wall of the conventional cup from this point of view, in a normal design, a space between the chip and the peripheral wall of the cup is provided as a space for releasing a jig holding the chip.
A clearance of 00 to 300 μm is required. On the other hand, the thickness of the semiconductor layer in the chip is several μm, and the height of the cup is also limited by the design of the light emitting device. Therefore, of the light emitted in the horizontal direction, only the light falling within a range of an elevation angle of about 10 degrees from the direction perpendicular to the central axis (direct side direction) could be reflected by the peripheral wall reflecting surface of the cup.

【0004】[0004]

【課題を解決するための手段】この発明は半導体層の側
面から放出される光を有効に利用できる発光素子を提供
することを一つの目的とし、次なる構成のIII族窒化物
系化合物半導体発光素子を提案する。発光層を含む半導
体積層部と、該半導体積層部のエッチングにより形成さ
れた側面に対向して配置される反射面とが同一のチップ
内に備えられる、ことを特徴とするIII族窒化物系化合
物半導体発光素子。
SUMMARY OF THE INVENTION An object of the present invention is to provide a light emitting device capable of effectively utilizing light emitted from a side surface of a semiconductor layer. A device is proposed. A group III nitride-based compound, wherein a semiconductor laminated portion including a light-emitting layer and a reflection surface disposed opposite to a side surface formed by etching the semiconductor laminated portion are provided in the same chip, Semiconductor light emitting device.

【0005】このように構成されたIII族窒化物系化合
物半導体発光素子によれば、反射層が半導体積層部と同
一チップ内に形成されるので、両者の間隔を可及的に狭
くすることができる。これにより、半導体積層部から横
方向に放出される光のより多くを反射層で補足して中心
軸(光軸)方向へ反射させることができる。よって、光
の利用効率が向上する。したがって、少ない電力で大き
な輝度を達成する発光素子が得られることとなる。
According to the group III nitride compound semiconductor light emitting device having such a configuration, since the reflection layer is formed in the same chip as the semiconductor laminated portion, the interval between the two can be reduced as much as possible. it can. Thereby, more of the light emitted in the lateral direction from the semiconductor laminated portion can be captured by the reflective layer and reflected in the central axis (optical axis) direction. Therefore, light use efficiency is improved. Therefore, a light-emitting element that achieves high luminance with low power can be obtained.

【0006】III族窒化物系化合物半導体発光素子は絶
縁性のサファイア基板を用いるので、電極を形成するた
めに、p型半導体層、発光層及びn型半導体層の一部を
エッチングにより除去する。このエッチング工程を利用
すれば、特別な工程を付加することなく、発光層を含む
半導体積層部を形成することができる。この場合、当該
半導体積層部の側面(立ち面)はエッチングにより形成
されたものとなる。エッチングにより任意の形状(幅)
にn型半導体層を表出させることができるので、そこへ
適当な形成方法を選択して反射面を形成すれば、当該反
射面を半導体積層部の側面へ可及的に近接して形成でき
る。例えば、反射面の形成材料をn型台座電極と同一と
すれば、n型台座電極を蒸着するときにこの反射面も併
せて蒸着により形成することができるので、特別な工程
の付加を必要としない。即ち、エッチング工程とn型台
座電極の蒸着工程で使用するマスクを適宜変更するだけ
で、従来の工程に何ら本質的な変更を加えることなく、
この発明の発光素子は製造可能である。つまり、安価に
高出力の発光素子を提供することができる。
Since the group III nitride compound semiconductor light emitting device uses an insulating sapphire substrate, a part of the p-type semiconductor layer, the light-emitting layer and the n-type semiconductor layer is removed by etching in order to form electrodes. By using this etching step, a semiconductor laminated portion including a light emitting layer can be formed without adding a special step. In this case, the side surface (standing surface) of the semiconductor laminated portion is formed by etching. Any shape (width) by etching
Since the n-type semiconductor layer can be exposed to the surface, if a reflective surface is formed by selecting an appropriate formation method there, the reflective surface can be formed as close as possible to the side surface of the semiconductor laminated portion. . For example, if the material for forming the reflective surface is the same as that of the n-type pedestal electrode, the reflective surface can also be formed by vapor deposition when depositing the n-type pedestal electrode. do not do. That is, only by appropriately changing the mask used in the etching step and the evaporation step of the n-type pedestal electrode, without making any essential changes to the conventional steps,
The light emitting device of the present invention can be manufactured. That is, a high-power light-emitting element can be provided at low cost.

【0007】次に、この発明の要素について詳細に説明
する。半導体積層部は複数のIII族窒化物系化合物半導
体層を積層してなり、その中に発光層を含む。この明細
書において、III族窒化物系化合物半導体は一般式とし
てAlGaIn1−X−YN(0≦X≦1、0≦Y
≦1、0≦X+Y≦1)で表され、AlN、GaN及び
InNのいわゆる2元系、AlGa1−xN、Al
In1−xN及びGaIn1−xN(以上において0
<x<1)のいわゆる3元系を包含する。III族元素の
一部をボロン(B)、タリウム(Tl)等で置換しても
良く、また、窒素(N)の一部もリン(P)、ヒ素(A
s)、アンチモン(Sb)、ビスマス(Bi)等で置換
できる。III族窒化物系化合物半導体層は任意のドーパ
ントを含むものであっても良い。n型不純物として、S
i、Ge、Se、Te、C等を用いることができる。p
型不純物として、Mg、Zn、Be、Ca、Sr、Ba
等を用いることができる。なお、p型不純物をドープし
た後にIII族窒化物系化合物半導体を電子線照射、プラ
ズマ照射若しくは炉による加熱にさらすことも可能であ
る。III族窒化物系化合物半導体層の形成方法は特に限
定されないが、有機金属気相成長法(MOCVD法)の
ほか、周知の分子線結晶成長法(MBE法)、ハライド
気相成長法(HVPE法)、スパッタ法、イオンプレー
ティング法、電子シャワー法等によっても形成すること
ができる。なお、発光素子の構成としては、MIS接
合、PIN接合やpn接合を有したホモ構造、ヘテロ構
造若しくはダブルへテロ構造のものを用いることができ
る(これらの場合、発光に寄与する層を発光層とい
う)。発光層として量子井戸構造(単一量子井戸構造若
しくは多重量子井戸構造)を採用することもできる。
Next, the elements of the present invention will be described in detail. The semiconductor laminated portion is formed by laminating a plurality of group III nitride compound semiconductor layers, and includes a light emitting layer therein. In this specification, Al Group III nitride compound semiconductor as a general formula X Ga Y In 1-X- Y N (0 ≦ X ≦ 1,0 ≦ Y
≦ 1, 0 ≦ X + Y ≦ 1), a so-called binary system of AlN, GaN and InN, Al x Ga 1-x N, Al x
In 1-x N and Ga x In 1-x N (in the above, 0
<X <1). Some of the group III elements may be replaced with boron (B), thallium (Tl), etc., and some of nitrogen (N) may be replaced with phosphorus (P), arsenic (A
s), antimony (Sb), bismuth (Bi) and the like. The group III nitride compound semiconductor layer may contain any dopant. As an n-type impurity, S
i, Ge, Se, Te, C, etc. can be used. p
Mg, Zn, Be, Ca, Sr, Ba as type impurities
Etc. can be used. After doping with a p-type impurity, the group III nitride compound semiconductor can be exposed to electron beam irradiation, plasma irradiation, or heating by a furnace. The method of forming the group III nitride-based compound semiconductor layer is not particularly limited. In addition to metal organic chemical vapor deposition (MOCVD), well-known molecular beam crystal growth (MBE) and halide vapor deposition (HVPE) ), A sputtering method, an ion plating method, an electron shower method, or the like. Note that as a structure of the light emitting element, a homo structure, a hetero structure, or a double hetero structure having a MIS junction, a PIN junction, or a pn junction can be used. ). A quantum well structure (single quantum well structure or multiple quantum well structure) can be adopted as the light emitting layer.

【0008】複数のIII族窒化物系化合物半導体層の積
層体はn型台座電極形成面を表出するためにエッチング
される。このエッチング工程を利用してチップを全周に
わたり連続的に又は非連続的にエッチングして、側面
(立ち面)を形成する。側面を形成するためのエッチン
グ工程とn型台座電極形成面を形成するためのエッチン
グ工程とを別工程とすることもできる。両者を別工程と
したとき、側面を形成するためのエッチング深さ(第1
の深さ)はn型台座電極を形成するためのエッチング深
さ(第2の深さ)より深くすることが好ましい。これに
より、半導体積層部に対して反射面の下縁がより下方に
配置されるので、側面から下方に向けて放出された光を
も反射面で補足できる。このエッチング深さが浅いと、
半導体積層部の側面から放出される光のうち、下方に向
う成分は半導体層(n型半導体層)中に入射する。この
半導体層もIII族窒化物系化合物半導体で形成されてい
るので発光波長に対応するバンドギャップエネルギーを
有しているため、入射された光の多くは半導体材料に吸
収されることとなる。したがって、半導体積層部の側面
から放出される光をできるだけ多く反射層に直接入射し
て、光軸方向へ反射させることが好ましい。このような
エッチングは、アルゴン、塩素等のガスを用いたドライ
エッチングにより行われる。
A stacked body of a plurality of group III nitride compound semiconductor layers is etched to expose an n-type pedestal electrode forming surface. Using this etching process, the chip is etched continuously or discontinuously over the entire circumference to form side surfaces (standing surfaces). The etching step for forming the side surface and the etching step for forming the n-type pedestal electrode forming surface may be separate steps. When both processes are performed separately, the etching depth for forming the side surface (first
Is preferably larger than the etching depth (second depth) for forming the n-type pedestal electrode. Thus, since the lower edge of the reflection surface is disposed lower than the semiconductor lamination portion, the light emitted downward from the side surface can be supplemented by the reflection surface. If this etching depth is shallow,
Of the light emitted from the side surface of the semiconductor laminated portion, a component going downward enters the semiconductor layer (n-type semiconductor layer). Since this semiconductor layer is also formed of a group III nitride-based compound semiconductor and has a band gap energy corresponding to the emission wavelength, most of the incident light is absorbed by the semiconductor material. Therefore, it is preferable that the light emitted from the side surface of the semiconductor laminated portion be directly incident on the reflection layer as much as possible and reflected in the optical axis direction. Such etching is performed by dry etching using a gas such as argon or chlorine.

【0009】p型半導体上に形成される透光性の金属電
極はp型半導体の全域に形成されるのが望ましい。III
族窒化物系化合物半導体では一般的にp型半導体層の電
気抵抗が高いため、発光層へ均一に電流を注入し、充分
な発光を得るためである。透光性電極がp型コンタクト
層のエッジ部分まで形成されることにより有効発光部分
が半導体積層部の側面まで達する。その結果、側面から
の強い発光が得られる。透光性電極としては、例えばコ
バルトと金を含んでなる合金を用いることができる。コ
バルトの一部をニッケル(Ni)、鉄(Fe)、銅(Cu)、クロム
(Cr)、タンタル(Ta)、バナジウム(V)、マンガン(Mn)、
アルミニウム(Al)、銀(Ag)のうち少なくとも一種の元素
で置換し、金の一部をパラジウム(Pd)、イリジウム(I
r)、白金(Pt)のうち少なくとも1種の元素で置換するこ
とも可能である。透光性電極は、第1電極層としてコバ
ルトを0.5〜15nmの膜厚でp型コンタクト層の上
に積層し、当該コバルト層の上に第2電極層として金を
3.5〜25nmの膜厚で積層する。その後、熱処理に
より両者を合金化させる。熱処理後において、p型コン
タクト層の表面から深さ方向の元素分布は、CoよりもAu
が深く浸透した分布となる。ここに、熱処理は酸素を含
むガス中において行うことが好ましい。このとき、酸素
を含むガスとしては、O2、O3、CO、CO2、NO、N2O、N
O2、又は、H2Oの少なくとも1種又はこれらの混合ガス
を用いることができる。又は、O2、O3、CO、CO2、NO、N
2O、NO2、又は、H2Oの少なくとも1種と不活性ガスとの
混合ガス、又は、O2、O3、CO、CO2、NO、N2O、NO2、又
は、H2Oの混合ガスと不活性ガスとの混合ガスを用いる
ことができる。要するに酸素を含むガスは、酸素原子、
酸素原子を有する分子のガスの意味である。熱処理時の
雰囲気の圧力は、熱処理温度において、窒化ガリウム系
化合物半導体が熱分解しない圧力以上であれば良い。酸
素を含むガスは、O2ガスだけを用いた場合には、窒化ガ
リウム系化合物半導体の分解圧以上の圧力で導入すれば
良く、他の不活性ガスと混合した状態で用いた場合に
は、全ガスを窒化ガリウム系化合物半導体の分解圧以上
の圧力とし、O2ガスは全ガスに対して10-6程度以上の
割合を有しておれば十分である。要するに、酸素を含む
ガスは極微量存在すれば十分である。尚、酸素を含むガ
スの導入量の上限値は、p型低抵抗化及び電極合金化の
特性からは、特に、制限されるものではない。要は、製
造が可能である範囲まで使用できる。熱処理に関して
は、最も望ましくは、500〜600℃である。500
℃以上の温度で、抵抗率が完全に飽和した低抵抗のp型
窒化ガリウム系化合物半導体を得ることができる。又、
600℃以下の温度において、電極の合金化処理を良好
に行うことができる。又、望ましい温度範囲は、450
〜650℃である。詳しくは特願2000−92611
号(出願人整理番号990472、代理人整理番号:P0197)
を参照されたい。
It is desirable that the translucent metal electrode formed on the p-type semiconductor is formed over the entire area of the p-type semiconductor. III
In a group nitride-based compound semiconductor, the electric resistance of the p-type semiconductor layer is generally high, so that a current is uniformly injected into the light emitting layer to obtain sufficient light emission. By forming the translucent electrode up to the edge portion of the p-type contact layer, the effective light emitting portion reaches the side surface of the semiconductor laminated portion. As a result, strong light emission from the side is obtained. As the translucent electrode, for example, an alloy containing cobalt and gold can be used. Part of cobalt is nickel (Ni), iron (Fe), copper (Cu), chromium
(Cr), tantalum (Ta), vanadium (V), manganese (Mn),
Aluminum (Al), replaced with at least one element of silver (Ag), a part of gold palladium (Pd), iridium (I
r) and at least one element of platinum (Pt). The translucent electrode is formed by laminating cobalt with a thickness of 0.5 to 15 nm as a first electrode layer on a p-type contact layer, and then with gold of 3.5 to 25 nm as a second electrode layer on the cobalt layer. Are laminated with a film thickness of Then, both are alloyed by heat treatment. After the heat treatment, the element distribution in the depth direction from the surface of the p-type contact layer is Au more than Co.
Is deeply penetrated. Here, the heat treatment is preferably performed in a gas containing oxygen. At this time, the gas containing oxygen includes O 2 , O 3 , CO, CO 2 , NO, N 2 O, N
At least one kind of O 2 or H 2 O or a mixed gas thereof can be used. Or O 2 , O 3 , CO, CO 2 , NO, N
A mixed gas of at least one of 2 O, NO 2 or H 2 O and an inert gas, or O 2 , O 3 , CO, CO 2 , NO, N 2 O, NO 2 , or H 2 A mixed gas of a mixed gas of O and an inert gas can be used. In short, a gas containing oxygen is an oxygen atom,
It means a gas of a molecule having an oxygen atom. The pressure of the atmosphere during the heat treatment may be at least the pressure at which the gallium nitride-based compound semiconductor does not thermally decompose at the heat treatment temperature. The gas containing oxygen may be introduced at a pressure higher than the decomposition pressure of the gallium nitride-based compound semiconductor when only O 2 gas is used, and when used in a state mixed with another inert gas, It suffices that all gases have a pressure equal to or higher than the decomposition pressure of the gallium nitride-based compound semiconductor, and that the O 2 gas has a ratio of about 10 −6 or more to all gases. In short, it is sufficient that a very small amount of gas containing oxygen exists. It should be noted that the upper limit of the amount of the gas containing oxygen is not particularly limited from the characteristics of p-type resistance reduction and electrode alloying. In short, it can be used to the extent that it can be manufactured. Regarding the heat treatment, the temperature is most desirably 500 to 600 ° C. 500
At a temperature of not less than ° C., a low-resistance p-type gallium nitride-based compound semiconductor whose resistivity is completely saturated can be obtained. or,
At a temperature of 600 ° C. or lower, the alloying treatment of the electrode can be favorably performed. A desirable temperature range is 450
6650 ° C. For details, refer to Japanese Patent Application No. 2000-92611.
No. (Applicant Reference Number 990472, Agent Reference Number: P0197)
Please refer to.

【0010】この発明は、p型半導体上に形成される電
極が透光性でない場合にも適用される。p型半導体の電
気抵抗が低下し、p型半導体上にスポット的に電極を形
成した場合は、従来のGaAs等と同様にpn接合面全
体が発光領域となるがこの場合も多くの光が当該側面か
ら放出されるからである。
The present invention is also applied to a case where an electrode formed on a p-type semiconductor is not translucent. When the electric resistance of the p-type semiconductor is reduced and an electrode is formed in a spot on the p-type semiconductor, the entire pn junction surface becomes a light emitting region as in the case of conventional GaAs or the like. This is because they are emitted from the side.

【0011】半導体積層部の側面から放出された光のう
ちのより多くを反射出来るように反射層は当該側面に近
接して配置することが好ましい。また、反射層の膜厚は
厚い方が好ましい。本発明者の検討によれば、反射層と
当該側面との距離は0.1〜10μmとすることが好ま
しい。下限の値より短いと製造工程の精度如何によって
は反射層が側面と接触しこれを塞いでしまう惧れがあ
る。上限の値より大きいと発光素子として有効に動作し
ないエッチング領域の面積が不必要に大きくなる。反射
層と半導体積層部の側面との更に好ましい距離は0.2
〜7μmであり、更に更に好ましい距離は0.3〜5μ
mであり、最も好ましい距離は0.5〜4μmである。
反射層の膜厚の好ましい範囲は0.5〜30μmであ
る。この下限より薄いと側面から放出された光を有効に
反射することができなくなる。上限より厚いと製造する
のに時間がかかり、また、後工程において反射面が潰さ
れてしまう可能性がある。反射層の更に好ましい膜厚は
0.7〜15μmであり、更に更に好ましくは1.0〜
10μmであり、最も好ましくは1.5〜5μmであ
る。
It is preferable that the reflection layer is disposed close to the side surface of the semiconductor laminated portion so that more of the light emitted from the side surface can be reflected. The thickness of the reflective layer is preferably thick. According to the study of the present inventor, the distance between the reflective layer and the side surface is preferably 0.1 to 10 μm. If the length is shorter than the lower limit, the reflective layer may contact the side surface and block it, depending on the accuracy of the manufacturing process. If the value is larger than the upper limit, the area of the etching region that does not operate effectively as a light emitting element becomes unnecessarily large. The more preferable distance between the reflective layer and the side surface of the semiconductor laminated portion is 0.2
77 μm, and a still more preferable distance is 0.3 to 5 μm.
m, and the most preferable distance is 0.5 to 4 μm.
The preferred range of the thickness of the reflective layer is 0.5 to 30 μm. If the thickness is smaller than the lower limit, light emitted from the side surface cannot be effectively reflected. If the thickness is larger than the upper limit, it takes time to manufacture, and the reflective surface may be crushed in a later step. The film thickness of the reflective layer is more preferably 0.7 to 15 μm, and still more preferably 1.0 to 15 μm.
10 μm, most preferably 1.5 to 5 μm.

【0012】半導体積層部の側面から放出された光の有
効利用を図るため、反射面はこの光を光軸方向(チップ
の中心軸方向)へ反射させることが好ましい。勿論反射
の方向は要求される光学特性を満足するものであればこ
れに限定されることはない。反射面は半導体積層部の側
面に対向してかつ実質的な鏡面に形成されておればよ
く、その形成方法は特に限定されない。例えば、n型台
座電極を蒸着する際に反射面を有する反射部材を蒸着に
より形成すれば実質的な鏡面が得られるので、工数の無
用な増加を抑制できる。
In order to effectively use the light emitted from the side surface of the semiconductor laminated portion, it is preferable that the reflecting surface reflects the light in the direction of the optical axis (the direction of the central axis of the chip). Of course, the direction of reflection is not limited to this as long as the required optical characteristics are satisfied. The reflecting surface may be formed to be substantially a mirror surface facing the side surface of the semiconductor laminated portion, and the forming method is not particularly limited. For example, when a reflective member having a reflective surface is formed by vapor deposition when depositing an n-type pedestal electrode, a substantial mirror surface can be obtained, so that an unnecessary increase in man-hours can be suppressed.

【0013】上記反射面と同時に同一材料で形成される
n型台座電極に注目すれば、これにも半導体積層部の側
面に対向する面がある。したがって、n型台座電極にお
いて半導体積層部に対向する面を反射面(第2の反射
面)に形成して、当該側面から放出された光をこの反射
面で反射させて有効に利用することが好ましい。半導体
積層部とn型台座電極の反射面との距離は0.1〜10
μmとすることが好ましい。上記範囲の下限値は透光性
電極若しくはp型半導体層とn型台座電極との間に短絡
が生じることを防ぐ目的で規定される。上記範囲の上限
値は発光に寄与しない領域を不必要に増大させないため
である。半導体積層部とn型台座電極との距離の更に好
ましい値は0.2〜7μmであり、更に更に好ましい値
は0.3〜5μmであり、最も好ましい値は0.5〜4
μmである。
If attention is paid to the n-type pedestal electrode formed of the same material at the same time as the reflection surface, there is also a surface facing the side surface of the semiconductor laminated portion. Therefore, it is possible to form the surface of the n-type pedestal electrode facing the semiconductor laminated portion on the reflection surface (second reflection surface) and reflect the light emitted from the side surface on the reflection surface for effective use. preferable. The distance between the semiconductor laminated portion and the reflection surface of the n-type pedestal electrode is 0.1 to 10
It is preferably set to μm. The lower limit of the above range is defined for the purpose of preventing a short circuit from occurring between the translucent electrode or the p-type semiconductor layer and the n-type pedestal electrode. The upper limit of the above range is for not unnecessarily increasing a region that does not contribute to light emission. The more preferable value of the distance between the semiconductor laminated portion and the n-type pedestal electrode is 0.2 to 7 μm, the more preferable value is 0.3 to 5 μm, and the most preferable value is 0.5 to 4 μm.
μm.

【0014】カップ部の周壁反射面に比べて本発明の反
射面はより多くの横方向光を反射することができるの
で、本発明の発光素子をマウントしたものは従来のもの
に比較して同じ注入電力に対して約10%の光度アップ
が図れる。本発明の発光素子を用いれば、カップ部の周
壁反射面が不要になる場合がある。この場合にはマウン
トリードに当該カップ部を形成する必要が無くなる。し
たがって、マウントリードの構成が簡素になりその安価
な製造を可能とし、ひいては発光装置自体の製造コスト
を低減させる。本発明の発光素子は、その中に反射層が
作りこまれているので、SMDタイプのLED(プリン
ト基板の上に直接チップがマウントされるタイプ)にお
いて特に有効である。
Since the reflecting surface of the present invention can reflect more lateral light than the reflecting surface of the peripheral wall of the cup portion, the mounting of the light emitting element of the present invention is the same as that of the conventional one. The luminous intensity can be increased by about 10% with respect to the injected power. When the light emitting device of the present invention is used, the peripheral wall reflecting surface of the cup portion may not be required. In this case, it is not necessary to form the cup portion on the mount lead. Therefore, the structure of the mount lead is simplified, and its manufacture at low cost is possible, and the manufacturing cost of the light emitting device itself is reduced. The light emitting device of the present invention is particularly effective in an SMD type LED (a type in which a chip is directly mounted on a printed circuit board) because a reflective layer is formed therein.

【0015】[0015]

【実施例】以下、この発明の実施例について説明する。
実施例は発光ダイオードであり、そのIII族窒化物系化
合物半導体層の構成を図1に示す。
Embodiments of the present invention will be described below.
The embodiment is a light emitting diode, and FIG. 1 shows the structure of a group III nitride compound semiconductor layer.

【0016】 層 : 組成:ドーパント (膜厚) 透光性電極16 : Au(6nm)/Co(1.5nm) p型クラッド層 15: p−GaN:Mg (0.3μm) 発光層 14 : 超格子構造 量子井戸層 : In0.15Ga0.85N (3.5nm) バリア層 : GaN (3.5nm) 量子井戸層とバリア層の繰り返し数:1〜10 n型クラッド層 13 : n−GaN:Si (4μm) AlNバッファ層 12 : AlN (60nm) 基板 11 : サファイア(a面) (300μm)Layer: Composition: Dopant (thickness) Translucent electrode 16: Au (6 nm) / Co (1.5 nm) P-type clad layer 15: p-GaN: Mg (0.3 μm) Light-emitting layer 14: Superlattice structure Quantum well layer: In 0.15 Ga 0.85 N (3.5 nm) Barrier layer: GaN (3.5 nm) Number of repetition of quantum well layer and barrier layer: 1 to 10 n-type cladding layer 13: n-GaN: Si ( 4 μm) AlN buffer layer 12: AlN (60 nm) Substrate 11: sapphire (a-plane) (300 μm)

【0017】n型クラッド層13は発光層14側の低電
子濃度n-層とバッファ層12側の高電子濃度n+層と
からなる2層構造とすることができる。後者はn型コン
タクト層と呼ばれる。発光層14は超格子構造のものに
限定されない。発光素子の構成としてはシングルへテロ
型、ダブルへテロ型及びホモ接合型のものなどを用いる
ことができる。発光層14とp型クラッド層15との間
にマグネシウム等のアクセプタをドープしたバンドギャ
ップの広いIII族窒化物系化合物半導体層を介在させる
こともできる。これは発光層14中に注入された電子が
p型クラッド層15に拡散するのを防止するためであ
る。p型クラッド層15を発光層14側の低ホール濃度
p−層と電極側の高ホール濃度p+層とからなる2層構
造とすることができる。後者はp型コンタクト層と呼ば
れる。上記構成の発光ダイオードにおいて、各III族窒
化物系化合物半導体層は一般的な条件でMOCVDを実
行して形成する。
The n-type cladding layer 13 can have a two-layer structure including a low electron concentration n− layer on the light emitting layer 14 side and a high electron concentration n + layer on the buffer layer 12 side. The latter is called an n-type contact layer. The light emitting layer 14 is not limited to the super lattice structure. As a structure of the light emitting element, a single hetero type, a double hetero type, a homo junction type, or the like can be used. A wide band gap group III nitride compound semiconductor layer doped with an acceptor such as magnesium may be interposed between the light emitting layer 14 and the p-type cladding layer 15. This is to prevent the electrons injected into the light emitting layer 14 from diffusing into the p-type cladding layer 15. The p-type cladding layer 15 may have a two-layer structure including a low hole concentration p− layer on the light emitting layer 14 side and a high hole concentration p + layer on the electrode side. The latter is called a p-type contact layer. In the light emitting diode having the above structure, each group III nitride compound semiconductor layer is formed by performing MOCVD under general conditions.

【0018】次に、マスクを形成してp型クラッド層1
5、活性層14及びn型クラッド層13の一部を反応性
イオンエッチングにより除去し、n型台座電極18を形
成すべきn型台座電極形成面21を表出させる(図1参
照)。このn型台座電極形成面21と同時に光軸方向を
向いた発光面の全周に渡るエッチングを施して反射部材
形成面23を形成する。このエッチングにより半導体積
層部20が規定される。
Next, a mask is formed and the p-type cladding layer 1 is formed.
5. The active layer 14 and a part of the n-type cladding layer 13 are removed by reactive ion etching to expose the n-type pedestal electrode forming surface 21 on which the n-type pedestal electrode 18 is to be formed (see FIG. 1). At the same time as the n-type pedestal electrode forming surface 21, the entire surface of the light emitting surface facing the optical axis direction is etched to form the reflecting member forming surface 23. The semiconductor lamination portion 20 is defined by this etching.

【0019】ウエハの全面に、蒸着装置にて、Co(コ
バルト)層(1.5nm)とAu(金)層(6nm)を
順次積層する。次に、フォトレジストを一様に塗布し
て、フォトリソグラフィにより、n型台座電極形成面2
1及びその周囲からほぼ10μm幅の部分(クリアラン
ス領域25)でフォトレジストを除去して、エッチング
によりその部分の透光性電極形成材料を除去し、半導体
層を露出させる。その後、フォトレジストを除去する。
クリアランス領域25からn型台座電極形成面21の周
縁部にかけて絶縁性でかつ透光性の保護膜(酸化シリコ
ン、窒化シリコン、酸化チタン、酸化アルミニウム等)
を被覆することも出来る。形成方法にはスパッタ法或い
はCVD法を採用できる。次に、リフトオフ法により、
V(バナジウム)層(17.5nm)、Au層(1.5
μm)及びAl(アルミニウム)層(10nm)を順次
蒸着積層してp型台座電極19とする。
A Co (cobalt) layer (1.5 nm) and an Au (gold) layer (6 nm) are sequentially stacked on the entire surface of the wafer by a vapor deposition apparatus. Next, a photoresist is uniformly applied, and the n-type pedestal electrode forming surface 2 is formed by photolithography.
The photoresist is removed at a portion (clearance region 25) having a width of about 10 μm from 1 and its surroundings, and the light-transmissive electrode forming material at that portion is removed by etching to expose the semiconductor layer. After that, the photoresist is removed.
Insulating and transparent protective film (silicon oxide, silicon nitride, titanium oxide, aluminum oxide, etc.) from the clearance region 25 to the periphery of the n-type pedestal electrode forming surface 21.
Can also be coated. As a forming method, a sputtering method or a CVD method can be adopted. Next, by the lift-off method,
V (vanadium) layer (17.5 nm), Au layer (1.5
μm) and an Al (aluminum) layer (10 nm) are sequentially deposited and laminated to form a p-type pedestal electrode 19.

【0020】VとAlとからなるn型台座電極18も同
様にリフトオフ法により形成する。V/Al合金を蒸着
する際、蒸発源(材料源)に対してウエハ平面を傾斜さ
せかつこれを回転させる(スパッタ法を採用するとき
は、スパッタ源に対してウエハ平面を傾斜させかつこれ
を回転させる)ことにより、フォトレジスト40の開口
部においてV/Al合金は、図3に示すように、その周
面がテ−パ状になる。そしてこのテ−パ状側面を反射部
材30の反射層31及びn型台座電極18の第2の反射
面33とする。蒸発源に対するウエハ平面の傾斜角度を
変化させる(場合によっては蒸着中に当該傾斜角度を漸
次変化させる)ことにより、テ−パの傾斜を任意に調節
することができる。これにより、反射面による光の反射
角度を制御できることとなる。この実施例ではプラネタ
リー型のウエハ基板ホルダーを備えた蒸着装置を使用し
ている。
The n-type pedestal electrode 18 made of V and Al is similarly formed by a lift-off method. When depositing the V / Al alloy, the wafer plane is inclined with respect to the evaporation source (material source) and rotated (when the sputtering method is employed, the wafer plane is inclined with respect to the sputtering source and is rotated). As a result, the peripheral surface of the V / Al alloy at the opening of the photoresist 40 becomes tapered as shown in FIG. The tapered side surface is used as the reflection layer 31 of the reflection member 30 and the second reflection surface 33 of the n-type pedestal electrode 18. By changing the inclination angle of the wafer plane with respect to the evaporation source (in some cases, gradually changing the inclination angle during vapor deposition), the inclination of the taper can be arbitrarily adjusted. Thereby, the angle of reflection of light by the reflection surface can be controlled. In this embodiment, an evaporation apparatus provided with a planetary type wafer substrate holder is used.

【0021】上記のようにして得られたウエハを加熱炉
に入れ、炉内を1Pa以下にまで排気し、その後10数
PaまでOを供給する。そして、その状態で炉の温度
を550℃に設定して、4分間程度、熱処理する。これ
により、透光性電極16とp型台座電極17の合金化、
VとAlのn型台座電極18の合金化及びそれらとp型
半導体、n型半導体とのオーミック接合が形成される。
その後、ウエハを常法によりチップ毎に切り分ける。
The wafer thus obtained is placed in a heating furnace, the inside of the furnace is evacuated to 1 Pa or less, and then O 2 is supplied to 10 Pa or more. Then, in this state, the temperature of the furnace is set to 550 ° C., and the heat treatment is performed for about 4 minutes. Thereby, the translucent electrode 16 and the p-type pedestal electrode 17 are alloyed,
The alloying of the n-type pedestal electrode 18 of V and Al and the ohmic junction of these with the p-type semiconductor and the n-type semiconductor are formed.
Thereafter, the wafer is cut into chips by a conventional method.

【0022】このように構成された実施例の発光素子1
によれば、図4(A)に示すように、反射面31が半導
体積層部20の側面の近くに対向して配置されるので、
発光層14から横方向に放出された光のうちの角度αに
入る成分を反射面31で補足して、所望の方向へ反射さ
せることが可能となる。これに対し、従来例の発光素子
50にはかかる反射面が備えられていないので、発光層
54から横方向に放出された光はカップ部周壁55で反
射されることとなるが、発光素子51と周壁55との間
には大きな間隔があるので、横方向に放出された光のな
かでカップ部周壁55で反射されるものは極めて小さな
角度β(<<α)内に入る成分である。
The light emitting device 1 of the embodiment thus configured
According to the method, as shown in FIG. 4A, the reflection surface 31 is arranged near the side surface of the semiconductor laminated portion 20 so as to be opposed to each other.
Of the light emitted from the light emitting layer 14 in the lateral direction, a component falling within the angle α is captured by the reflecting surface 31 and can be reflected in a desired direction. On the other hand, since the light emitting element 50 of the conventional example is not provided with such a reflection surface, light emitted in the lateral direction from the light emitting layer 54 is reflected by the peripheral wall 55 of the cup portion. Since there is a large gap between the outer peripheral wall 55 and the peripheral wall 55, the light reflected in the cup peripheral wall 55 in the laterally emitted light is a component falling within an extremely small angle β (<< α).

【0023】図5に他の実施例の発光素子60を示す。
前の実施例の発光素子と同一の要素には同一の符号を附
して説明の重複を避ける。この実施例の発光素子60で
は、反射部材61がn型台座電極18から分離されてい
る。また、溝63は半導体積層部20の側面を出すため
にエッチングより形成される。この溝63はn型台座電
極形成面21と同一の工程で形成されることが好まし
い。半導体積層部20の側面に対向する反射部材61の
側面は反射面65に形成されている。なお、反射部材6
1の一部はp型半導体層の上に乗り上げているので、前
の実施例の反射部材より高く形成されている。これによ
り、半導体積層部20の側面から放出された光のうちの
より多くを反射面65で反射可能となる。
FIG. 5 shows a light emitting device 60 according to another embodiment.
The same elements as those of the light emitting element of the previous embodiment are denoted by the same reference numerals, and the description will not be repeated. In the light emitting device 60 of this embodiment, the reflection member 61 is separated from the n-type pedestal electrode 18. Further, the groove 63 is formed by etching to expose the side surface of the semiconductor laminated portion 20. The groove 63 is preferably formed in the same step as the n-type pedestal electrode forming surface 21. The side surface of the reflecting member 61 facing the side surface of the semiconductor laminated portion 20 is formed on the reflecting surface 65. The reflection member 6
Since a part of 1 is mounted on the p-type semiconductor layer, it is formed higher than the reflecting member of the previous embodiment. Thereby, more of the light emitted from the side surface of the semiconductor stacked unit 20 can be reflected by the reflection surface 65.

【0024】この反射部材61も前の実施例の反射部材
30と同様に、n型台座電極18と同一の工程で同一材
料を用いてリフトオフ法により形成される。このように
して得られた反射部材61は導電性を有するので、その
下のn型半導体層は同じ電位となる。即ち、この実施例
において透光性電極16で規定される有効発光領域のそ
れぞれの辺は、その限りにおいてn型側で同一電位とな
る。これにより、発光層14へ注入される電流密度の均
一化が図られ、当該導電性の反射部材(n型補助電極)
がないものに比べて高い均一発光を達成できる。
This reflecting member 61 is also formed by the lift-off method using the same material in the same process as the n-type pedestal electrode 18 in the same manner as the reflecting member 30 of the previous embodiment. Since the reflection member 61 thus obtained has conductivity, the underlying n-type semiconductor layer has the same potential. That is, in this embodiment, each side of the effective light emitting region defined by the translucent electrode 16 has the same potential on the n-type side as far as it is. Thereby, the current density injected into the light emitting layer 14 is made uniform, and the conductive reflecting member (n-type auxiliary electrode) is used.
High uniform light emission can be achieved as compared with those having no light emission.

【0025】この発明は、上記発明の実施の形態及び実
施例の説明に何ら限定されるものではない。特許請求の
範囲の記載を逸脱せず、当業者が容易に想到できる範囲
で種々の変形態様もこの発明に含まれる。
The present invention is not at all limited to the description of the above-described embodiments and examples. Various modifications are included in the present invention without departing from the scope of the claims and within the scope of those skilled in the art.

【0026】以下、次の事項を開示する。 11 III族窒化物系化合物半導体発光素子に設けられ
る反射面であって、発光層を含む半導体積層部と同一の
チップ内に備えられ、前記半導体積層部のエッチングに
より形成された側面に対向して配置される反射面。 12 前記反射面は前記半導体積層部の側面からの光を
発光素子の光軸方向へ反射させる、ことを特徴とする1
1に記載の反射面。 13 前記反射面と前記半導体積層部の側面との距離が
0.1〜10μmである、ことを特徴とする11又は1
2に記載の反射面。 14 前記反射面はn型台座電極と同一材料で形成され
ている、ことを特徴とする11〜13のいずれかに記載
の反射面。 15 前記半導体積層部の側面に対向する前記n型台座
電極の部分が第2の反射面を形成する、ことを特徴とす
る14に記載の反射面。 16 前記反射面は第1の深さにエッチングして形成さ
れたn型半導体層の上に形成され、前記第1の深さより
浅い第2の深さにエッチングして形成された前記n型半
導体層の上に前記n型台座電極は形成されている、こと
を特徴とする14又は15に記載の反射面。 17 前記反射面は前記n型台座電極と一体的に形成さ
れている、ことを特徴とする14〜16のいずれかに記
載の反射面。 21 発光層を含む半導体層積層部のエッチングにより
形成された側面に対向する部分が反射面とされたn型台
座電極が備えられ、前記側面から放出された光が前記反
射面により発光素子の光軸方向へ反射される、ことを特
徴とするIII族窒化物系化合物半導体発光素子。 22 III族窒化物系化合物半導体発光素子のn型台座
電極であって、発光層を含む半導体層積層部のエッチン
グにより形成された側面に対向する部分が反射面とさ
れ、前記側面から放出された光を前記反射面により発光
素子の光軸方向へ反射させる、ことを特徴とするn型台
座電極。 31 発光層を含む半導体積層部と、該半導体積層部の
立ち面に対向して配置される反射面とが同一のチップ内
に備えられる、ことを特徴とするIII族窒化物系化合物
半導体発光素子。 32 前記反射面は前記半導体積層部の側面からの光を
発光素子の光軸方向へ反射させる、ことを特徴とする3
1に記載のIII族窒化物系化合物半導体発光素子。 33 前記反射面と前記半導体積層部の側面との距離が
0.1〜10μmである、ことを特徴とする31又は3
2に記載のIII族窒化物系化合物半導体発光素子。 34 前記反射面はn型台座電極と同一材料で形成され
ている、ことを特徴とする31〜33のいずれかに記載
のIII族窒化物系化合物半導体発光素子。 35 前記半導体積層部の側面に対向する前記n型台座
電極の部分が第2の反射面を形成する、ことを特徴とす
る34に記載のIII族窒化物系化合物半導体発光素子。 36 前記反射面は第1の深さにエッチングして形成さ
れたn型半導体層の上に形成され、前記第1の深さより
浅い第2の深さにエッチングして形成された前記n型半
導体層の上に前記n型台座電極は形成されている、こと
を特徴とする34又は35に記載のIII族窒化物系化合
物半導体発光素子。 37 前記反射面は前記n型台座電極と一体的に形成さ
れている、ことを特徴とする34〜36のいずれかに記
載のIII族窒化物系化合物半導体発光素子。 41 基板上にn型半導体層、発光層及びp型半導体層
を積層して積層体を形成し、該積層体をエッチングして
反射部材形成面となる前記n型半導体層を表出させ、前
記積層体の前記エッチングにより形成された側面に対向
する面を反射面とした反射部材を前記反射部材形成面に
形成する、ことを特徴とするIII族窒化物系化合物半導
体発光素子の製造方法。 42 前記エッチング工程においてn型台座電極形成面
を併せて形成する、ことを特徴とする41に記載のIII
族窒化物系化合物半導体発光素子の製造方法。 43 前記反射部材とn型台座電極とを同時にかつ同一
の材料で形成する、ことを特徴とする42に記載のIII
族窒化物系化合物半導体発光素子の製造方法。 44 前記反射部材は、材料源に対してウエハを傾斜さ
せてかつウエハを回転しながらデポジットしたものであ
る、ことを特徴とする41〜43のいずれかに記載の製
造方法。 51 n型半導体層にn型台座電極と該n型台座電極か
ら分離されたn型補助電極とが備えられている、ことを
特徴とするIII族窒化物系化合物半導体発光素子。 52 前記n型補助電極は発光層を含む半導体積層部を
囲むように配置されている、ことを特徴とする51に記
載のIII族窒化物系化合物半導体発光素子。 53 前記n型補助電極は前記半導体積層部の角部で分
離されている、ことを特徴とする51又は52に記載の
III族窒化物系化合物半導体発光素子。
Hereinafter, the following items will be disclosed. 11 A reflective surface provided on the group III nitride compound semiconductor light emitting device, which is provided in the same chip as the semiconductor laminated portion including the light emitting layer and faces a side surface formed by etching the semiconductor laminated portion. Reflective surface to be placed. 12. The reflection surface reflects light from a side surface of the semiconductor laminated portion in an optical axis direction of a light emitting element.
2. The reflecting surface according to 1. 13. The distance between the reflecting surface and the side surface of the semiconductor laminated portion is 0.1 to 10 μm, wherein 11 or 1
3. The reflecting surface according to 2. 14. The reflection surface according to any one of items 11 to 13, wherein the reflection surface is formed of the same material as the n-type pedestal electrode. 15. The reflection surface according to claim 14, wherein a portion of the n-type pedestal electrode facing a side surface of the semiconductor laminated portion forms a second reflection surface. 16. The reflection surface is formed on an n-type semiconductor layer formed by etching to a first depth, and the n-type semiconductor formed by etching to a second depth shallower than the first depth. The reflection surface according to claim 14 or 15, wherein the n-type pedestal electrode is formed on a layer. 17. The reflection surface according to any one of 14 to 16, wherein the reflection surface is formed integrally with the n-type pedestal electrode. 21. An n-type pedestal electrode having a reflection surface at a portion opposed to a side surface formed by etching the semiconductor layer laminated portion including the light emitting layer, and light emitted from the side surface is emitted from a light emitting element by the reflection surface. A group III nitride compound semiconductor light-emitting device, which is reflected in an axial direction. 22 An n-type pedestal electrode of a group III nitride compound semiconductor light emitting device, a portion facing a side surface formed by etching of a semiconductor layer laminated portion including a light emitting layer is a reflection surface, and is emitted from the side surface. An n-type pedestal electrode, wherein light is reflected by the reflection surface in an optical axis direction of the light emitting element. 31. A group III nitride-based compound semiconductor light emitting device, wherein a semiconductor laminated portion including a light emitting layer and a reflection surface disposed opposite to a rising surface of the semiconductor laminated portion are provided in the same chip. . 32 The reflection surface reflects light from the side surface of the semiconductor laminated portion in the optical axis direction of the light emitting element.
2. The group III nitride compound semiconductor light emitting device according to item 1. 33, wherein the distance between the reflection surface and the side surface of the semiconductor laminated portion is 0.1 to 10 μm.
3. The group III nitride compound semiconductor light emitting device according to item 2. 34. The group III nitride compound semiconductor light emitting device according to any one of 31 to 33, wherein the reflection surface is formed of the same material as the n-type pedestal electrode. 35. The group III nitride compound semiconductor light-emitting device according to claim 34, wherein a portion of the n-type pedestal electrode facing a side surface of the semiconductor lamination portion forms a second reflection surface. 36. The reflecting surface is formed on an n-type semiconductor layer formed by etching to a first depth, and the n-type semiconductor formed by etching to a second depth shallower than the first depth. 36. The group III nitride compound semiconductor light emitting device according to claim 34 or 35, wherein the n-type pedestal electrode is formed on the layer. 37. The group III nitride-based compound semiconductor light emitting device according to any one of claims 34 to 36, wherein the reflection surface is formed integrally with the n-type pedestal electrode. 41, an n-type semiconductor layer, a light-emitting layer, and a p-type semiconductor layer are stacked on a substrate to form a laminate, and the laminate is etched to expose the n-type semiconductor layer to be a reflective member forming surface, A method for manufacturing a group III nitride compound semiconductor light emitting device, comprising: forming a reflecting member having a surface facing a side surface formed by the etching of the laminate as a reflecting surface on the reflecting member forming surface. 42. The III according to 41, wherein an n-type pedestal electrode forming surface is also formed in the etching step.
A method of manufacturing a group III nitride compound semiconductor light emitting device. 43. The III according to 42, wherein the reflecting member and the n-type pedestal electrode are formed simultaneously and with the same material.
A method of manufacturing a group III nitride compound semiconductor light emitting device. 44. The manufacturing method according to any one of 41 to 43, wherein the reflecting member is formed by depositing the wafer while rotating the wafer while tilting the wafer with respect to the material source. 51 A group III nitride-based compound semiconductor light emitting device, wherein an n-type pedestal electrode and an n-type auxiliary electrode separated from the n-type pedestal electrode are provided on an n-type semiconductor layer. 52. The group III nitride compound semiconductor light emitting device according to item 51, wherein the n-type auxiliary electrode is arranged so as to surround a semiconductor laminated portion including a light emitting layer. 53 The n-type auxiliary electrode according to 51 or 52, wherein the n-type auxiliary electrode is separated at a corner of the semiconductor laminated portion.
Group III nitride compound semiconductor light emitting device.

【0027】以上の説明では、III族窒化物系化合物半
導体発光素子を例に採り説明してきたが、発光素子チッ
プの側面から放出される光を有効に利用する観点から言
えば、半導体の材質はIII族窒化物系化合物に限定され
るものではない。したがって次の事項を開示する。 61 発光層を含む半導体積層部と、該半導体積層部の
エッチングにより形成された側面に対向して配置される
反射面とが同一のチップ内に備えられる、ことを特徴と
する半導体発光素子。 62 前記反射面は前記半導体積層部の側面からの光を
発光素子の光軸方向へ反射させる、ことを特徴とする6
1に記載の半導体発光素子。 63 前記反射面と前記半導体積層部の側面との距離が
0.1〜10μmである、ことを特徴とする61又は6
2に記載の半導体発光素子。 64 前記反射面はn型台座電極と同一材料で形成され
ている、ことを特徴とする61〜63のいずれかに記載
の半導体発光素子。 65 前記半導体積層部の側面に対向する前記n型台座
電極の部分が第2の反射面を形成する、ことを特徴とす
る64に記載の半導体発光素子。 66 前記反射面は第1の深さにエッチングして形成さ
れたn型半導体層の上に形成され、前記第1の深さより
浅い第2の深さにエッチングして形成された前記n型半
導体層の上に前記n型台座電極は形成されている、こと
を特徴とする64又は65に記載の半導体発光素子。 67 前記反射面は前記n型台座電極と一体的に形成さ
れている、ことを特徴とする64〜66のいずれかに記
載の半導体発光素子。
In the above description, the group III nitride compound semiconductor light emitting device has been described as an example. However, from the viewpoint of effectively utilizing the light emitted from the side surface of the light emitting device chip, the material of the semiconductor is as follows. It is not limited to group III nitride compounds. Therefore, the following matters are disclosed. 61 A semiconductor light emitting device, wherein a semiconductor laminated portion including a light emitting layer and a reflection surface arranged to face a side surface formed by etching the semiconductor laminated portion are provided in the same chip. 62 The reflection surface reflects light from the side surface of the semiconductor laminated portion in the optical axis direction of the light emitting element.
2. The semiconductor light emitting device according to 1. 63, wherein the distance between the reflection surface and the side surface of the semiconductor laminated portion is 0.1 to 10 μm.
3. The semiconductor light emitting device according to 2. 64. The semiconductor light emitting device according to any one of 61 to 63, wherein the reflection surface is formed of the same material as the n-type pedestal electrode. 65. The semiconductor light emitting device according to 64, wherein a portion of the n-type pedestal electrode facing a side surface of the semiconductor laminated portion forms a second reflection surface. 66, the reflective surface is formed on an n-type semiconductor layer formed by etching to a first depth, and the n-type semiconductor formed by etching to a second depth shallower than the first depth. 66. The semiconductor light emitting device according to 64 or 65, wherein the n-type pedestal electrode is formed on a layer. 67. The semiconductor light emitting device according to any one of 64 to 66, wherein the reflection surface is formed integrally with the n-type pedestal electrode.

【図面の簡単な説明】[Brief description of the drawings]

【図1】図1はこの発明の実施例の発光素子のIII族窒
化物系化合物半導体層の構成を示す断面図である。
FIG. 1 is a sectional view showing a configuration of a group III nitride compound semiconductor layer of a light emitting device according to an embodiment of the present invention.

【図2】図1は実施例の発光素子を示し、図1(A)は
平面図、図1(B)は(A)におけるA−A線断面図で
ある。
FIGS. 1A and 1B show a light-emitting element of an example, FIG. 1A is a plan view, and FIG. 1B is a cross-sectional view taken along line AA in FIG.

【図3】図3は反射部材の形成方法を示す断面図であ
る。
FIG. 3 is a sectional view showing a method of forming a reflection member.

【図4】図4は発光素子における半導体積層部と反射面
との関係を示し、(A)はこの発明の実施例における半
導体積層部と反射面との関係を示し、(B)は従来例に
おける発光素子とカップ部周壁との関係を示す。
FIGS. 4A and 4B show a relationship between a semiconductor laminated portion and a reflective surface in a light emitting element, FIG. 4A shows a relationship between a semiconductor laminated portion and a reflective surface in an embodiment of the present invention, and FIG. 5 shows the relationship between the light emitting element and the peripheral wall of the cup part.

【図5】図5はこの発明の他の実施例の発光素子を示
し、(A)は平面図、(B)は(A)におけるB−B線
断面図である。
5A and 5B show a light emitting device according to another embodiment of the present invention, wherein FIG. 5A is a plan view, and FIG. 5B is a sectional view taken along line BB in FIG.

【符号の説明】[Explanation of symbols]

1、50、60 発光素子 14 発光層 18 n型台座電極 20 半導体積層部 30、61 反射部材 31、33、65 反射面 1, 50, 60 Light-emitting element 14 Light-emitting layer 18 n-type pedestal electrode 20 Semiconductor laminated portion 30, 61 Reflecting member 31, 33, 65 Reflecting surface

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 発光層を含む半導体積層部と、 該半導体積層部のエッチングにより形成された側面に対
向して配置される反射面とが同一のチップ内に備えられ
る、ことを特徴とするIII族窒化物系化合物半導体発光
素子。
1. A semiconductor chip comprising: a semiconductor laminated portion including a light emitting layer; and a reflection surface disposed to face a side surface formed by etching the semiconductor laminated portion, in the same chip. Group III compound semiconductor light emitting device.
【請求項2】 前記反射面は前記半導体積層部の側面か
らの光を発光素子の光軸方向へ反射させる、ことを特徴
とする請求項1に記載のIII族窒化物系化合物半導体発
光素子。
2. The group III nitride compound semiconductor light emitting device according to claim 1, wherein the reflection surface reflects light from a side surface of the semiconductor laminated portion in an optical axis direction of the light emitting device.
【請求項3】 前記反射面と前記半導体積層部の側面と
の距離が0.1〜10μmである、ことを特徴とする請
求項1又は2に記載のIII族窒化物系化合物半導体発光
素子。
3. The group III nitride compound semiconductor light-emitting device according to claim 1, wherein a distance between the reflection surface and a side surface of the semiconductor laminated portion is 0.1 to 10 μm.
【請求項4】 前記反射面はn型台座電極と同一材料で
形成されている、ことを特徴とする請求項1〜3のいず
れかに記載のIII族窒化物系化合物半導体発光素子。
4. The group III nitride compound semiconductor light emitting device according to claim 1, wherein said reflection surface is formed of the same material as the n-type pedestal electrode.
【請求項5】 前記半導体積層部の側面に対向する前記
n型台座電極の部分が第2の反射面を形成する、ことを
特徴とする請求項4に記載のIII族窒化物系化合物半導
体発光素子。
5. The group III nitride compound semiconductor light emission according to claim 4, wherein a portion of said n-type pedestal electrode facing a side surface of said semiconductor laminated portion forms a second reflection surface. element.
【請求項6】 前記反射面は第1の深さにエッチングし
て形成されたn型半導体層の上に形成され、前記第1の
深さより浅い第2の深さにエッチングして形成された前
記n型半導体層の上に前記n型台座電極は形成されてい
る、ことを特徴とする請求項4又は5に記載のIII族窒
化物系化合物半導体発光素子。
6. The reflection surface is formed on an n-type semiconductor layer formed by etching to a first depth, and formed by etching to a second depth shallower than the first depth. The group III nitride compound semiconductor light emitting device according to claim 4, wherein the n-type pedestal electrode is formed on the n-type semiconductor layer.
【請求項7】 前記反射面は前記n型台座電極と一体的
に形成されている、ことを特徴とする請求項4〜6のい
ずれかに記載のIII族窒化物系化合物半導体発光素子。
7. The group III nitride compound semiconductor light emitting device according to claim 4, wherein said reflection surface is formed integrally with said n-type pedestal electrode.
JP2000131933A 2000-05-01 2000-05-01 Iii nitride-based compound semiconductor light-emitting element Withdrawn JP2001313420A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000131933A JP2001313420A (en) 2000-05-01 2000-05-01 Iii nitride-based compound semiconductor light-emitting element
US09/845,336 US7304325B2 (en) 2000-05-01 2001-05-01 Group III nitride compound semiconductor light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000131933A JP2001313420A (en) 2000-05-01 2000-05-01 Iii nitride-based compound semiconductor light-emitting element

Publications (1)

Publication Number Publication Date
JP2001313420A true JP2001313420A (en) 2001-11-09

Family

ID=18640738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000131933A Withdrawn JP2001313420A (en) 2000-05-01 2000-05-01 Iii nitride-based compound semiconductor light-emitting element

Country Status (1)

Country Link
JP (1) JP2001313420A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008034821A (en) 2006-06-28 2008-02-14 Nichia Chem Ind Ltd Semiconductor light-emitting element, and light-emitting apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008034821A (en) 2006-06-28 2008-02-14 Nichia Chem Ind Ltd Semiconductor light-emitting element, and light-emitting apparatus

Similar Documents

Publication Publication Date Title
US9219198B2 (en) Method for forming metal electrode, method for manufacturing semiconductor light emitting elements and nitride based compound semiconductor light emitting elements
JP5220984B2 (en) Top-emitting nitride-based light emitting device and method for manufacturing the same
US20020030201A1 (en) Group III nitride compound semiconductor light-emitting device
EP1810351B1 (en) Gan compound semiconductor light emitting element
US7023026B2 (en) Light emitting device of III-V group compound semiconductor and fabrication method therefor
US8679869B2 (en) Contact for a semiconductor light emitting device
US8981420B2 (en) Nitride semiconductor device
JP4592388B2 (en) III-V compound semiconductor light emitting device and method for manufacturing the same
US20090124030A1 (en) Nitride-Based Light-Emitting Device and Method of Manufacturing the Same
KR100773538B1 (en) Reflective electrode and compound semiconductor light emitting device including the same
KR100910964B1 (en) Ohmic electrode and method for forming the same
JP2001345480A (en) Iii nitride compound semiconductor element
JP2008103674A (en) Multilayer reflection film electrode and compound semiconductor light emitting device with same
JP2002368263A (en) Iii nitride compound semiconductor light-emitting device
JP2006156590A (en) Light emitting diode
US9196796B2 (en) Semiconductor light emitting diode having ohmic electrode structure and method of manufacturing the same
JP3807020B2 (en) Translucent electrode for light emitting semiconductor device and method for producing the same
US7304325B2 (en) Group III nitride compound semiconductor light-emitting device
KR100755649B1 (en) Gan-based semiconductor light emitting device and method of manufacturing the same
JP2004221112A (en) Oxide semiconductor light emitting element
JP2001332760A (en) Iii nitride compound semiconductor light emitting device
KR101534846B1 (en) fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods
JP2001313420A (en) Iii nitride-based compound semiconductor light-emitting element
WO2008084950A1 (en) Ohmic electrode and method for forming the same
US20230215985A1 (en) Light-emitting device and method for producing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070125

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20080728