JP2001309400A - Integrated circuit - Google Patents

Integrated circuit

Info

Publication number
JP2001309400A
JP2001309400A JP2000117841A JP2000117841A JP2001309400A JP 2001309400 A JP2001309400 A JP 2001309400A JP 2000117841 A JP2000117841 A JP 2000117841A JP 2000117841 A JP2000117841 A JP 2000117841A JP 2001309400 A JP2001309400 A JP 2001309400A
Authority
JP
Japan
Prior art keywords
signal
power supply
integrated circuit
circuit
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000117841A
Other languages
Japanese (ja)
Inventor
Yoshiyuki Nakamura
好行 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000117841A priority Critical patent/JP2001309400A/en
Publication of JP2001309400A publication Critical patent/JP2001309400A/en
Pending legal-status Critical Current

Links

Landscapes

  • Color Television Systems (AREA)
  • Processing Of Color Television Signals (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an integrated circuit to be used in the case of outputting a video signal such as a luminance signal, a chrominance signal or a composite signal to a video appliance. SOLUTION: The integrated circuit to be used in the case of outputting the video signal to the video appliance incorporates a negative power source generation means for generating a negative power source by using a supplied positive power source and has an output driver for outputting the video signal by DC combination energized by the positive power source and the negative power source.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、輝度信号、色信
号、或いはコンポジット信号などのビデオ信号をビデオ
機器に出力する場合に使用する集積回路に関する。
[0001] 1. Field of the Invention [0002] The present invention relates to an integrated circuit used for outputting a video signal such as a luminance signal, a chrominance signal, or a composite signal to a video device.

【0002】[0002]

【従来の技術】図5は、ビデオ信号VS1が入力され、
これを75Ω系のビデオ信号VS2としてテレビジョン
或いはビデオレコーダなどのビデオ機器20に出力する
単電源で動作する従来の出力ドライバ21の第一構成例
を示している。
2. Description of the Related Art FIG. 5 shows a configuration in which a video signal VS1 is input.
This shows a first configuration example of a conventional output driver 21 that operates with a single power supply that outputs this as a 75Ω video signal VS2 to a video device 20 such as a television or a video recorder.

【0003】トランジスタQ1のベースには、正電源V
CCとグランドGNDとの間で抵抗R1とR2で電圧分
割された分圧電圧が印加されると共に入力端子T1とT
2からビデオ信号VS1が入力されている。
The base of the transistor Q1 has a positive power supply V
A divided voltage divided by resistors R1 and R2 is applied between CC and ground GND, and input terminals T1 and T
2, a video signal VS1 is input.

【0004】トランジスタQ1のコレクタには正電源V
CCが印加され、そのエミッタは抵抗R3を介してグラ
ンドGNDに接続され、さらにこのエミッタからは抵抗
R4とカップリングコンデンサC1との直列回路を介し
て出力端子T3とT4にビデオ信号VS1に対応するビ
デオ信号VS2が出力される。
A positive power supply V is applied to the collector of the transistor Q1.
CC is applied, the emitter is connected to the ground GND via the resistor R3, and further from the emitter to the output terminals T3 and T4 via the series circuit of the resistor R4 and the coupling capacitor C1, corresponding to the video signal VS1. The video signal VS2 is output.

【0005】そして、抵抗R1、R2、及びトランジス
タQ1までは、集積回路化され得るが、抵抗R3はこの
集積回路に内蔵すると発熱が大きくなるので、一般的に
は外付けとなっている。
The resistors R1 and R2 and the transistor Q1 can be integrated into an integrated circuit. However, since the resistor R3 generates a large amount of heat when incorporated in the integrated circuit, it is generally externally mounted.

【0006】この場合、抵抗R4と抵抗R5とは75Ω
に設定され、カップリングコンデンサC1は470μF
〜1000μFに選定され、またエミッタ電流IEはA
級動作をさせているので20mA程度の電流が常時流れ
るよう設計され、一般的には抵抗R4とカップリングコ
ンデンサC1は大きいので外付けとされる。
In this case, the resistances of the resistors R4 and R5 are 75Ω.
And the coupling capacitor C1 is 470 μF
10001000 μF, and the emitter current IE is A
Class operation, a current of about 20 mA is designed to flow at all times. Generally, the resistor R4 and the coupling capacitor C1 are large and are externally mounted.

【0007】そして、出力ドライバ21の出力端子T3
とT4と、ビデオ機器20の入力端子T5とT6との間
は、接続ケーブル22で接続され、受信側の入力端子T
5とT6との間は入力抵抗として抵抗R5でターミネー
トされてビデオ信号VS2が入力されている。
The output terminal T3 of the output driver 21
And T4, and the input terminals T5 and T6 of the video device 20 are connected by a connection cable 22, and the input terminal T on the receiving side is connected.
Between 5 and T6, a video signal VS2 is inputted as being terminated by a resistor R5 as an input resistor.

【0008】このような構成により、ビデオ信号VS1
は、出力ドライバ21のカップリングコンデンサC1に
より直流成分がカットされ、必要に応じて増幅されて出
力インピーダンスが75Ωに設定されてビデオ信号VS
2として出力される。
With such a configuration, the video signal VS1
The DC signal is cut off by the coupling capacitor C1 of the output driver 21, amplified if necessary, the output impedance is set to 75Ω, and the video signal VS
Output as 2.

【0009】このように、単電源で動作する従来の出力
ドライバ21は、エミッタ電流IEが1系統当たり常時
20数mA程度流れているので、消費電力も1系統当た
り200mW位になっている。
As described above, in the conventional output driver 21 which operates with a single power supply, the emitter current IE always flows about 20 mA per system, so that the power consumption is about 200 mW per system.

【0010】そして、受信端と出力端との電位差のため
カップリングコンデンサC1で直流分をカットするが、
低域の信号を通過させなければならないので、ビデオ機
器20側でのサグの許容量で決まる470μF〜100
0μFという大きなコンデンサが必要になっている。
The DC component is cut by the coupling capacitor C1 due to the potential difference between the receiving end and the output end.
Since a low-frequency signal has to be passed, 470 μF to 100 determined by the allowable amount of sag on the video device 20 side
A large capacitor of 0 μF is required.

【0011】このように、消費電力が大きいので、全体
として集積回路化するのが難しいが、回路が簡単なので
比較的に低コストでできるメリットがあるので、この方
式の殆どは、デスクリートな部品で回路構成されてい
る。
As described above, since the power consumption is large, it is difficult to form an integrated circuit as a whole. However, since the circuit is simple, there is an advantage that it can be performed at a relatively low cost. The circuit is configured as follows.

【0012】この点を改良したのが、第二構成例として
図6に示すフイードバック方式の75Ωドライバである
が、この場合の出力ドライバ23は、入力端子T7とT
8、出力端子T9とT10とが配設され、入力端子T7
と出力端子T9との間に6dBのアンプQ2の非反転入
力端(+)、ドライバQ3、コンデンサC2、及び抵抗R
4(=75Ω)とがカスケードに接続されている。
An improvement in this point is a feedback type 75Ω driver shown in FIG. 6 as a second configuration example. In this case, the output driver 23 has input terminals T7 and T7.
8, output terminals T9 and T10 are provided, and input terminal T7
Between the non-inverting input terminal (+) of the amplifier Q2 of 6 dB, the driver Q3, the capacitor C2, and the resistor R
4 (= 75Ω) are connected in cascade.

【0013】そして、カップリングコンデンサC2と抵
抗R4との接続点から、コンデンサC3を介してアンプ
Q2の反転入力端(−)に負帰還され、入力端子T8と出
力端子T10とはグランドGNDとして接続され、出力
端子T9とT10との間にビデオ信号VS3を得てお
り、この場合もコンデンサC2とC3及び抵抗R4は一
般的に外付けとされる。
Then, a negative feedback is made from the connection point between the coupling capacitor C2 and the resistor R4 to the inverting input terminal (-) of the amplifier Q2 via the capacitor C3, and the input terminal T8 and the output terminal T10 are connected as the ground GND. Thus, a video signal VS3 is obtained between the output terminals T9 and T10. In this case, the capacitors C2 and C3 and the resistor R4 are generally externally connected.

【0014】このような構成によれば、消費電力は抑え
ることができるが、1系統当たりコンデンサC2とC3
の2個が必要であり、しかもコンデンサC3は22μF
程度であるが、コンデンサC2はサグを抑えるために相
変わらず220μF〜470μF程度のものが必要とな
る。しかし、現状では5ボルト位の単電源で使えるので
この方式の集積回路の採用は多い。
According to such a configuration, power consumption can be reduced, but the capacitors C2 and C3
Is required, and the capacitor C3 is 22 μF
However, the capacitor C2 still needs to be about 220 μF to 470 μF in order to suppress the sag. However, at present, since a single power supply of about 5 volts can be used, an integrated circuit of this type is often used.

【0015】また、第三の構成例としては、一般的に両
電源方式のドライバを使用することとなり、これらの欠
点はなくなるが、正負の電源を用意しなければならない
という問題があるので、コストと占有面積の点でフイー
ドバック方式と比べてそれほど有利とは言えないが、流
用できる正負の2つの電源がある場合には有効な方式で
ある。
In the third configuration example, a driver of a dual power supply system is generally used, and these disadvantages are eliminated. However, since there is a problem that a positive and negative power supply must be prepared, the cost is reduced. Although this is not so advantageous as compared with the feedback system in terms of the occupied area, it is an effective system when there are two positive and negative power supplies that can be used.

【0016】2電源を使うことで回路構成が簡単とな
り、また必要な端子がフイードバック方式に比べて1本
少ないので、この端子をガード用として用いることがで
き、出力系統間のクロストーク量を抑えることができ
る。
The use of two power supplies simplifies the circuit configuration and requires one less terminal than the feedback system, so this terminal can be used as a guard and the amount of crosstalk between output systems can be reduced. be able to.

【0017】この点は、輝度信号、色信号、コンポジッ
ト信号やコンポーネント信号と3系統の出力を要求され
るビデオ機器の信号ドライバとしてはパッケージが小さ
いとか電解コンデンサが少なくて済むという点で有利に
なる。
This point is advantageous in that a signal driver of a video device which requires three signals, a luminance signal, a chrominance signal, a composite signal and a component signal, requires a small package and a small number of electrolytic capacitors. .

【0018】[0018]

【発明が解決しようとする課題】しかしながら、以上の
第一構成例では、大きなカップリングコンデンサを必要
とし、消費電力が大きく、かつ集積回路化が難しいとい
う問題があり、第二の構成例では第一構成例に比べれば
小さいコンデンサで良いが2つのコンデンサを必要とす
る上に未だ大きなコンデンサを必要とするという問題が
あり、更に第三構成例では正負の2つの電源を用意しな
ければならないという問題がある。
However, in the above-mentioned first configuration example, there is a problem that a large coupling capacitor is required, power consumption is large, and it is difficult to form an integrated circuit. Compared to the configuration example, a small capacitor is sufficient, but there is a problem that two capacitors are required and a large capacitor is still required. Further, in the third configuration example, two positive and negative power supplies must be prepared. There's a problem.

【0019】[0019]

【課題を解決するための手段】本発明は、以上の課題を
解決するための集積回路の構成として、ビデオ信号をビ
デオ機器に出力する場合に使用する集積回路であって、
供給された正電源を用いて負電源を発生させる負電源発
生手段を内蔵し、該正電源と該負電源で付勢され直流結
合で前記ビデオ信号を出力する出力ドライバを有するよ
うにしたものである。
According to the present invention, there is provided an integrated circuit for use in outputting a video signal to a video device as a configuration of an integrated circuit for solving the above problems.
A negative power supply generating means for generating a negative power supply using the supplied positive power supply, and an output driver energized by the positive power supply and the negative power supply and outputting the video signal by DC coupling; is there.

【0020】本発明は、負電源発生手段を有しているの
で、正負の両電源がなくても正負の両電源があるときと
同じように簡単な回路構成を採用して出力ドライバを構
成することができ、しかもカップリングコンデンサが不
用なのでコストもほぼ集積回路のみでコストセーブとな
り、回路構成が簡単である分だけ集積回路が小さくで
き、このため基板占有面積も削減することができる。
Since the present invention has the negative power supply generating means, the output driver is constituted by adopting a simple circuit configuration as in the case where there is both the positive and negative power supplies without the use of the positive and negative power supplies. In addition, since no coupling capacitor is required, the cost can be substantially saved only by the integrated circuit, and the integrated circuit can be reduced in size by the simple circuit configuration, so that the area occupied by the substrate can be reduced.

【0021】[0021]

【発明の実施の形態】以下、本発明に係る集積回路の実
施の形態について図を用いて説明する。図1は本発明の
実施の1形態を略示的に示した全体構成図である。な
お、従来と同一の機能を有する構成要素には、理解を容
易にするために、同一の符号を付してその説明を省略す
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of an integrated circuit according to the present invention will be described below with reference to the drawings. FIG. 1 is an overall configuration diagram schematically showing one embodiment of the present invention. Note that components having the same functions as those in the related art are denoted by the same reference numerals for easy understanding, and description thereof is omitted.

【0022】集積回路25は、図1に示すように、大き
く分けて、端子16に供給される正電源VCCから電源
の供給を受けて負電源を生成する負電源発生手段として
機能するチャージポンプブースト回路26と、このチャ
ージポンプブースト回路26以外の回路部分である信号
ドライブ回路27とから構成されている。
As shown in FIG. 1, the integrated circuit 25 is roughly divided into a charge pump boost functioning as a negative power supply generating means for receiving a power supply from a positive power supply VCC supplied to the terminal 16 and generating a negative power supply. It comprises a circuit 26 and a signal drive circuit 27 which is a circuit part other than the charge pump boost circuit 26.

【0023】チャージポンプブースト回路26は、端子
16からの正電源VCCを用いて端子6,10,14に
示すグランドGNDに対して端子17に負電圧OUTを
発生させるものであるが、そのドライブ能力としては、
例えばドライバ1系統当たり10mA(ピーク)程度が
あり、この能力を大きなものにすれば同一出力で2個の
負荷をドライブすることもできる。
The charge pump boost circuit 26 uses the positive power supply VCC from the terminal 16 to generate a negative voltage OUT at the terminal 17 with respect to the ground GND shown at the terminals 6, 10, and 14. as,
For example, there is about 10 mA (peak) per driver system, and if this capability is increased, it is possible to drive two loads with the same output.

【0024】この場合に、この負電圧OUTは、図示し
ていないがそのまま負電源VEEとして端子7に出力す
る場合と、端子17に発生した負電圧OUTに対して後
述する構成を持つノイズ抑圧回路28でノイズ除去をし
てから端子7に出力する場合とがあるが、いずれの場合
もこの端子7における負電源VEEを内部の信号ドライ
ブ回路27で用いる。
In this case, although this negative voltage OUT is not shown, it is output as it is as a negative power supply VEE to the terminal 7, and a noise suppression circuit having a configuration described later for the negative voltage OUT generated at the terminal 17. In some cases, the noise is removed at 28 and then output to the terminal 7. In any case, the negative power supply VEE at the terminal 7 is used by the internal signal drive circuit 27.

【0025】チャージポンプブースト回路26は、正電
圧を負電圧に変換する過程で反転コンデンサC4などを
用いるが、このコンデンサC4は容量が小さい場合は無
極性で使用されるが、大容量となると電解コンデンサな
どの有極性のものを用いることがあり、この場合は端子
8にはC4+として正側、端子9にはC4−として負側
を外付けとし、これらのコンデンサは必要に応じて接続
する。
The charge pump boost circuit 26 uses an inverting capacitor C4 or the like in the process of converting a positive voltage to a negative voltage. When the capacitance is small, the capacitor C4 is used with no polarity. In some cases, a polar capacitor such as a capacitor is used. In this case, the terminal 8 is externally connected to the positive side as C4 +, and the terminal 9 is externally connected to the negative side as C4-. These capacitors are connected as necessary.

【0026】これら以外の回路は信号ドライブ回路27
であるが、この信号ドライブ回路27の入力端において
は、端子1には輝度信号Y−INが、端子5には色信号
C−INが、端子3にはコンポジット信号COMP−I
Nが、また制御信号として端子2のミュート信号MUT
Eと、端子4の増幅信号AMPがそれぞれ入力されてい
る。
The other circuits are the signal drive circuit 27
However, at the input end of the signal drive circuit 27, the terminal 1 receives the luminance signal Y-IN, the terminal 5 receives the chrominance signal C-IN, and the terminal 3 receives the composite signal COMP-I.
N is a mute signal MUT at terminal 2 as a control signal.
E and the amplified signal AMP at the terminal 4 are input.

【0027】また、信号ドライブ回路27の出力側にお
いては、端子15には輝度信号Y−OUTが、端子11
には色信号C−OUTが、端子13には輝度信号Y−I
Nと色信号C−INとを混合したコンポジット信号CO
MP−OUTがそれぞれ出力され、また制御信号として
コンポジット信号COMP−INと、輝度信号Y−IN
及び色信号C−INとを加算した加算信号Y/Cとを切
り替えるミックス信号YC−MIXがそれぞれ入力され
ている。
On the output side of the signal drive circuit 27, the terminal 15 receives the luminance signal Y-OUT and the terminal 11
The terminal 13 has a luminance signal Y-I.
A composite signal CO obtained by mixing N and the color signal C-IN
MP-OUT are output, and a composite signal COMP-IN and a luminance signal Y-IN are used as control signals.
And a mix signal YC-MIX for switching between an addition signal Y / C obtained by adding the color signal C-IN and the color signal C-IN.

【0028】端子1に入力された輝度信号Y−INは、
後述する入力フイルタ回路29でフイルタリングされ
て、ノーマルオープンである切替端の他端(○)に接地電
圧が印加されたスイッチSW1の切替端の一端(●)に印
加され、共通端を介して増幅器30に出力される。
The luminance signal Y-IN input to the terminal 1 is
The signal is filtered by an input filter circuit 29 described later, and is applied to one end (●) of the switching end of the switch SW1 in which the ground voltage is applied to the other end (○) of the normally open switching end, and is applied via the common end. Output to the amplifier 30.

【0029】高入力インピーダンスをもつ増幅器30は
正電源VCCとチャージポンプブースト回路26で生成
された負電源VEEとで付勢され、スイッチSW1の共
通端から得られた信号を例えば6dB増幅して、切替端
の一端(●)がスイッチSW1の共通端に接続されたスイ
ッチSW2の切替端の他端(○)に印加している。
The amplifier 30 having a high input impedance is energized by the positive power supply VCC and the negative power supply VEE generated by the charge pump boost circuit 26, and amplifies the signal obtained from the common terminal of the switch SW1 by, for example, 6 dB. One end (●) of the switching end is applied to the other end (○) of the switching end of the switch SW2 connected to the common end of the switch SW1.

【0030】スイッチSW2の共通端は、後述する出力
ドライバ31の入力端に印加され、正電源VCCとチャ
ージポンプブースト回路26で生成された負電源VEE
とで付勢された出力ドライバ31は、ここで負荷側のビ
デオ機器20と直流結合が可能なように輝度信号Y−I
Nを変換して端子15に輝度信号Y−OUTとして出力
する。
The common terminal of the switch SW2 is applied to an input terminal of an output driver 31, which will be described later, and has a positive power supply VCC and a negative power supply VEE generated by the charge pump boost circuit 26.
The output driver 31 energized at this time outputs the luminance signal Y-I so as to enable DC coupling with the video device 20 on the load side.
N is converted and output to a terminal 15 as a luminance signal Y-OUT.

【0031】端子5に入力された色信号C−INは、後
述する入力フイルタ回路29でフイルタリングされて、
切替端の他端(○)に接地電圧が印加されたスイッチSW
3の切替端の一端(●)に印加され、共通端を介して増幅
器32に出力される。
The color signal C-IN input to the terminal 5 is filtered by an input filter circuit 29 described later.
Switch SW with ground voltage applied to the other end (他 端) of the switching end
The signal is applied to one end (●) of the switching end of No. 3 and output to the amplifier 32 via the common end.

【0032】高入力インピーダンスをもつ増幅器32
は、正電源VCCとチャージポンプブースト回路26で
生成された負電源VEEとで付勢され、スイッチSW3
の共通端から得られた信号を例えば6dB増幅して、切
替端の一端(●)がスイッチSW3の共通端に接続された
スイッチSW4の切替端の他端(○)に印加している。
Amplifier 32 with high input impedance
Is energized by the positive power supply VCC and the negative power supply VEE generated by the charge pump boost circuit 26, and the switch SW3
The signal obtained from the common end of the switch SW3 is amplified, for example, by 6 dB, and one end (●) of the switch end is applied to the other end (○) of the switch end of the switch SW4 connected to the common end of the switch SW3.

【0033】スイッチSW4の共通端は、後述する出力
ドライバ33の入力端に印加され、正電源VCCとチャ
ージポンプブースト回路26で生成された負電源VEE
とで付勢された出力ドライバ33は、ここで負荷側のビ
デオ機器20と直流結合に適した信号に色信号C−IN
を変換して端子11に色信号C−OUTとして出力す
る。
A common terminal of the switch SW4 is applied to an input terminal of an output driver 33, which will be described later, and has a positive power supply VCC and a negative power supply VEE generated by the charge pump boost circuit 26.
The output driver 33 energized in the step (c) outputs a color signal C-IN to a signal suitable for DC coupling with the video device 20 on the load side.
And outputs it to the terminal 11 as a color signal C-OUT.

【0034】端子3に入力されたコンポジット信号CO
MP−INは、後述する入力フイルタ回路29でフイル
タリングされて、切替端の他端(○)に接地電圧が印加さ
れたスイッチSW5の切替端の一端(●)に印加され、共
通端を介して増幅器34に出力される。
The composite signal CO input to the terminal 3
The MP-IN is filtered by an input filter circuit 29 to be described later, applied to one end (●) of the switching end of the switch SW5 in which the ground voltage is applied to the other end (○) of the switching end, and is applied through the common end. Is output to the amplifier 34.

【0035】高入力インピーダンスをもつ増幅器34
は、正電源VCCとチャージポンプブースト回路26で
生成された負電源VEEとで付勢され、スイッチSW5
の共通端から得られた信号を例えば6dB増幅して切替
端の一端(●)がスイッチSW5の共通端に接続されたス
イッチSW6の切替端の他端(○)に印加している。
Amplifier 34 with high input impedance
Is energized by the positive power supply VCC and the negative power supply VEE generated by the charge pump boost circuit 26, and the switch SW5
The signal obtained from the common end of the switch SW6 is amplified by, for example, 6 dB, and one end (●) of the switch end is applied to the other end (○) of the switch end of the switch SW6 connected to the common end of the switch SW5.

【0036】スイッチSW6の共通端の信号は、スイッ
チSW7の切替端の一端(●)に印加され、スイッチSW
7の切替端の他端(○)にはスイッチSW2の共通端に得
られた輝度信号Y−INとスイッチSW4の共通端に得
られた色信号C−INとをMIX回路35で加算して得
た加算信号Y/Cが印加されている。
The signal at the common end of the switch SW6 is applied to one end (●) of the switching end of the switch SW7,
The MIX circuit 35 adds the luminance signal Y-IN obtained at the common end of the switch SW2 and the color signal C-IN obtained at the common end of the switch SW4 to the other end (他 端) of the switching end of No. 7. The obtained addition signal Y / C is applied.

【0037】この加算信号Y/Cは、後述する出力ドラ
イバ36の入力端に印加され、正電源VCCとチャージ
ポンプブースト回路26で生成された負電源VEEとで
付勢された出力ドライバ36は、ここで負荷側のビデオ
機器20と直流結合に適した信号にコンポジット信号C
OMP−INを変換して端子13にコンポジット信号C
OMP−OUTとして出力する。
The addition signal Y / C is applied to an input terminal of an output driver 36 described later, and the output driver 36 energized by the positive power supply VCC and the negative power supply VEE generated by the charge pump boost circuit 26 outputs Here, the composite signal C is converted into a signal suitable for DC coupling with the video equipment 20 on the load side.
OMP-IN is converted and the composite signal C
Output as OMP-OUT.

【0038】端子2に印加されるミュート信号MUTE
は、スイッチSW1、SW3、或いはSW5に印加さ
れ、これらのスイッチを例えば1本の制御線で切替制御
してこれらのスイッチの共通端子を接地したり、輝度信
号Y−IN、色信号C−IN、或いはコンポジット信号
COMP−INを通過させたりして、端子15,11,
13へこれらの信号を出力させるか否かの制御を行う。
Mute signal MUTE applied to terminal 2
Is applied to the switches SW1, SW3, or SW5, and these switches are switched and controlled by, for example, one control line to ground a common terminal of these switches, or to output a luminance signal Y-IN and a chrominance signal C-IN. , Or by passing the composite signal COMP-IN,
13 is controlled to output these signals.

【0039】これらのスイッチSW1、SW3、或いは
SW5がMUTE信号により切替端の他端(○)側に倒れ
ると、次段の回路は接地され輝度信号Y−IN、色信号
C−IN、或いはコンポジット信号COMP−INは、
ミュートされる。
When these switches SW1, SW3, or SW5 fall to the other end (○) of the switching terminal by the MUTE signal, the next stage circuit is grounded and the luminance signal Y-IN, the color signal C-IN, or the composite signal is output. The signal COMP-IN is
Muted.

【0040】端子4に印加される増幅信号AMPは、ス
イッチSW2、SW4、或いはSW6に印加され、これ
らのスイッチを例えば1本の制御線で切替制御してこれ
らのスイッチの共通端子を増幅器30,32,或いは3
4を通さずにそのままスルー信号として出力するか、或
いはこれらの増幅器を通して例えば6dB増幅して出力
するか否かの制御を行う。
The amplified signal AMP applied to the terminal 4 is applied to the switches SW2, SW4, or SW6, and these switches are switched and controlled by, for example, one control line, and the common terminal of these switches is connected to the amplifier 30, 32 or 3
Control is performed to determine whether the signal is output as a through signal without passing through it, or is amplified by, for example, 6 dB and output through these amplifiers.

【0041】入力レベルが大きく、出力レベルと同じな
ら、スルー信号として、つまり0dBにし、入力レベル
が小さいときは例えば6dB増幅して後段での信号処理
が容易になるようにする。
If the input level is high and the same as the output level, the signal is set as a through signal, that is, 0 dB. If the input level is low, the signal is amplified by, for example, 6 dB so that the signal processing in the subsequent stage becomes easy.

【0042】端子12に印加される制御信号としてのミ
ックス信号YC−MIXは、スイッチSW7の切替制御
を行うが、これはMIX回路35で生成された輝度信号
Y−INと色信号C−INとが加算された加算信号Y/
Cを出力するか、或いはコンポジット信号COMP−I
Nを出力するかの選択を行うが、ビデオカメラなどの信
号系を輝度信号Y−INと色信号C−INの2系統で処
理している機器のビデオ出力に対して有効である。
The mix signal YC-MIX as a control signal applied to the terminal 12 controls the switching of the switch SW7. The control signal includes a luminance signal Y-IN generated by the MIX circuit 35 and a color signal C-IN. Is added to the addition signal Y /
C or the composite signal COMP-I
Selection is made as to whether or not to output N. This is effective for video output of a device such as a video camera that processes a signal system with two systems of a luminance signal Y-IN and a chrominance signal C-IN.

【0043】集積回路25には、以上、説明したように
ノイズ除去のための入力フイルタ回路29、例えば6d
Bの増幅をする増幅器30,32,或いは34、或いは
輝度信号Y−INと色信号C−INとを加算するMIX
回路35などを内蔵すれば、周辺回路も取り込めて便利
である。
As described above, the integrated circuit 25 has an input filter circuit 29 for removing noise, for example, 6d.
Amplifier 30, 32, or 34 for amplifying B, or MIX for adding luminance signal Y-IN and color signal C-IN
If the circuit 35 and the like are built in, peripheral circuits can be taken in, which is convenient.

【0044】図1に示す入力フイルタ回路29は、ロー
パスフイルタとして構成されているもので、必要とする
帯域、除去する帯域とその能力が予め明確な場合が想定
される場合に内蔵する例として図1に掲げたものである
が、これらが不明確の場合は、図2に示すように外付け
とする。
The input filter circuit 29 shown in FIG. 1 is configured as a low-pass filter. Although they are listed in 1 above, if they are unclear, they will be externally attached as shown in FIG.

【0045】入力となるビデオ信号が最近のデジタル機
器のようにDA(デジタル/アナログ)コンバータ37の
出力の場合などは、必要とする帯域以外にサンプリング
クロックとその高調波の成分が乗って来たり、また入力
の信号ラインが長い場合にはノイズが重畳されてくる。
When the input video signal is the output of a DA (Digital / Analog) converter 37 like a recent digital device, the sampling clock and its harmonic components may be present in addition to the required band. If the input signal line is long, noise is superimposed.

【0046】これらの場合は、いずれも信号の質を低下
させるので、図2に示すように、一般的には入力フイル
タ回路29と同様なフイルタをローパスフイルタとして
構成される入力フイルタ回路38として、信号ドライブ
回路27の端子1、3,或いは5の前に挿入する。但
し、図2では端子1の場合のみ略示的に示してある。
In each of these cases, the quality of the signal is degraded. Therefore, as shown in FIG. 2, a filter similar to the input filter circuit 29 is generally used as an input filter circuit 38 configured as a low-pass filter. It is inserted before the terminal 1, 3, or 5 of the signal drive circuit 27. However, FIG. 2 schematically shows only the terminal 1.

【0047】この入力フイルタ回路38は、入出力端間
に抵抗R6とインダクタンスL1とが直列に接続され、
このインダクタンスL1の両端からグランドGNDに対
してコンデンサC4、C5で接続されて、ローパスフイ
ルタを構成している。
In the input filter circuit 38, a resistor R6 and an inductance L1 are connected in series between input and output terminals.
Both ends of the inductance L1 are connected to the ground GND by the capacitors C4 and C5 to form a low-pass filter.

【0048】出力ドライバ31,33,36は、いずれ
も供給される正電源VCCと、チャージポンプブースト
回路26で生成される負電源VEEとを用いて付勢さ
れ、これらはほぼ同様の構成を有するので、出力ドライ
バ31をベースに後段をも含めて説明する。
Each of the output drivers 31, 33, and 36 is energized by using the supplied positive power supply VCC and the negative power supply VEE generated by the charge pump boost circuit 26, and has substantially the same configuration. Therefore, the following description will be given based on the output driver 31 and the subsequent stages.

【0049】正電源VCCからは抵抗R7を介して、負
電源VEEからは定電流源CC1を介して、ベースが抵
抗R8を介して接地されたトランジスタQ4のコレクタ
とエミッタにそれぞれ接続されている。
The base is connected to the collector and the emitter of the transistor Q4, whose base is grounded via the resistor R8, via the resistor R7 from the positive power source VCC and the constant current source CC1 from the negative power source VEE.

【0050】さらに、ベースがトランジスタQ4のコレ
クタに接続されたトランジスタQ5のコレクタには正電
源VCCが、そのエミッタには定電流源CC2を介して
負電源VEEが印加されている。
Further, a positive power supply VCC is applied to the collector of the transistor Q5 whose base is connected to the collector of the transistor Q4, and a negative power supply VEE is applied to its emitter via a constant current source CC2.

【0051】また、正電源VCCと負電源VEEとの間
には、定電流回路CC3と、順方向に接続されたダイオ
ードD1と、順方向に接続されたダイオードD2と、定
電流回路CC4とが直列に接続されている。
A constant current circuit CC3, a diode D1 connected in the forward direction, a diode D2 connected in the forward direction, and a constant current circuit CC4 are provided between the positive power supply VCC and the negative power supply VEE. They are connected in series.

【0052】その上、正電源VCCと負電源VEEとの
間には、ベースが定電流回路CC3とダイオードD1と
の接続点に接続されたトランジスタQ6のコレクタとエ
ミッタと、ベースがダイオードD2と定電流回路CC4
との接続点に接続されたトランジスタQ6のエミッタと
コレクタとが直列に接続されている。
In addition, between the positive power supply VCC and the negative power supply VEE, the collector and the emitter of the transistor Q6 whose base is connected to the connection point between the constant current circuit CC3 and the diode D1, and the base are connected to the diode D2. Current circuit CC4
The emitter and the collector of the transistor Q6 connected to the connection point are connected in series.

【0053】トランジスタQ5とQ6のエミッタは、共
に端子15に接続され、インピーダンス整合のための7
5Ωの抵抗R4を介してビデオ機器20の入力端に接続
されている。
The emitters of the transistors Q5 and Q6 are both connected to the terminal 15 and are connected to a terminal 7 for impedance matching.
It is connected to the input terminal of the video device 20 via a 5Ω resistor R4.

【0054】以上の構成において、トランジスタQ4の
ベースには、輝度信号Y−INが入力され、出力の端子
15にはこの輝度信号Y−INに対応する輝度信号Y−
OUTが出力される。
In the above configuration, the luminance signal Y-IN is input to the base of the transistor Q4, and the luminance signal Y-IN corresponding to the luminance signal Y-IN is supplied to the output terminal 15.
OUT is output.

【0055】この場合、輝度信号Y−INのゼロ信号に
対応して、トランジスタQ4のベースはゼロ電位、トラ
ンジスタQ5のエミッタ電位もゼロ電位、トランジスタ
Q6とQ7のエミッタもゼロ電位となり、端子15には
ゼロ信号が出力されるので、このゼロ電位を動作点とし
て正負に変化する信号として輝度信号Y−OUTが出力
される。
In this case, in response to the zero signal of the luminance signal Y-IN, the base of the transistor Q4 is at zero potential, the emitter potential of the transistor Q5 is also zero potential, the emitters of the transistors Q6 and Q7 are also at zero potential. Outputs a zero signal, so that a luminance signal Y-OUT is output as a signal that changes to positive or negative with the zero potential as an operating point.

【0056】トランジスタQ4、Q5、Q6、Q7のベ
ースエミッタ間の電圧VBEや、ダイオードD1,D2
の順方向電圧VFを、定電流源CC1〜CC3の電流値
を制御することによって、トランジスタQ4のベースの
電位がゼロのときに出力の端子15の電位がゼロになる
ように調節することができる。
The voltage VBE between the base and the emitter of the transistors Q4, Q5, Q6, Q7 and the diodes D1, D2
Can be adjusted so that the potential at the output terminal 15 becomes zero when the potential at the base of the transistor Q4 is zero by controlling the current values of the constant current sources CC1 to CC3. .

【0057】一般的に、ビデオ信号の伝送には、75Ω
のインピーダンスを持った同軸ケーブルが使われるの
で、送出と受信のイピーダンスは75Ωにしてインピー
ダンスマッチングをとっている。
Generally, 75 Ω is used for transmitting a video signal.
Since a coaxial cable having an impedance of ?? is used, the impedance of transmission and reception is set to 75? And impedance matching is performed.

【0058】この75Ωというインピーダンスは非常に
低いのでカップリングコンデンサを使って信号を伝送す
ると低域の歪みが生じ、問題のない程度の品質にするに
は大きな容量のコンデンサが必要となるが、この歪みの
問題を根本的に解消するのがコンデンサを使わない直流
結合となる。
Since the impedance of 75 Ω is very low, if a signal is transmitted using a coupling capacitor, low-frequency distortion will occur, and a large-capacity capacitor is required to obtain a quality that does not cause any problem. The fundamental solution to the distortion problem is DC coupling without using capacitors.

【0059】そこで、正電源VCCしか供給されないの
に、このようにチャージポンプブースト回路26で負電
圧VEEを生成して2電源方式として動作させることに
より、ビデオ機器20との間を直流結合により接続でき
るようにして、インピーダンスマッチングを取りながら
歪みが発生しないようにすると共に集積回路25全体の
パッケージを小さくでき、パッケージもSOP( Small
Outline Package )にとどまらずSSOPでも可能であ
る。
Therefore, although only the positive power supply VCC is supplied, the negative voltage VEE is generated by the charge pump boost circuit 26 and operated as a dual power supply system, thereby connecting the video equipment 20 with the video equipment 20 by DC coupling. In this way, distortion can be prevented while impedance matching is performed, and the entire package of the integrated circuit 25 can be reduced in size.
It is also possible in SSOP as well as Outline Package).

【0060】チャージポンプブースト回路26は、内部
に発振回路を有しているので、この影響で負電源や信号
にノイズを与えることがあり、このノイズは一般的に電
源ラインに乗るので、図1に示すように、ノイズ抑圧回
路28をチャージポンプブースト回路26の出力端であ
る端子17と負電源VEEの端子7との間に接続してい
る。
Since the charge pump boost circuit 26 has an internal oscillation circuit, it may give a noise to a negative power supply or a signal due to this effect, and this noise generally gets on the power supply line. As shown in the figure, the noise suppression circuit 28 is connected between the terminal 17 which is the output terminal of the charge pump boost circuit 26 and the terminal 7 of the negative power supply VEE.

【0061】このノイズ抑圧回路28は、具体的には、
図4に示すように、端子17と端子7との間にローパス
フイルタとして構成されたノイズ抑圧回路28を挿入し
て構成する。
The noise suppression circuit 28 is, specifically,
As shown in FIG. 4, a noise suppression circuit 28 configured as a low-pass filter is inserted between the terminal 17 and the terminal 7.

【0062】このノイズ抑圧回路28は、端子17と端
子7との間に抵抗R9とインダクタンスL2とが直列に
接続され、この抵抗R9とインダクタンスL2の各両端
からグランドGNDに対してコンデンサC6、C7、C
8が接続され、更に端子7とグランドGNDとの間に電
解コンデンサC9が挿入されている。
In the noise suppressing circuit 28, a resistor R9 and an inductance L2 are connected in series between a terminal 17 and a terminal 7, and capacitors C6 and C7 are connected to ground GND from both ends of the resistor R9 and the inductance L2. , C
8, and an electrolytic capacitor C9 is inserted between the terminal 7 and the ground GND.

【0063】なお、本集積回路25には、チャージポン
プブースト回路26で生成された負電圧VEEの端子7
が引き出されているので、負電源がないビデオ機器で必
要に応じて使用することによりコストセーブ、基板占有
面積の削減ができるなどのメリットがある。
The integrated circuit 25 is connected to the terminal 7 of the negative voltage VEE generated by the charge pump boost circuit 26.
Therefore, there is an advantage that the cost can be saved and the area occupied by the substrate can be reduced by using the video equipment without a negative power supply as necessary.

【0064】また、本集積回路は、両電源を供給できる
回路系でも、ビデオバッフア回路が両電源用の回路構成
をしているので、問題なく使用することができ、この場
合の集積回路は通常の2電源で動作する増幅器と同じよ
うな働きをする。
In addition, the present integrated circuit can be used without any problem even in a circuit system capable of supplying a dual power supply, since the video buffer circuit has a circuit configuration for the dual power supply. It works like a dual-powered amplifier.

【0065】そして、集積回路25にチャージポンプブ
ースト回路26を内蔵しても半導体としてのコストは殆
ど変わりはなく、本集積回路は単電源システムでも両電
源システムでも使用できるメリットがある。
Even if the charge pump boost circuit 26 is incorporated in the integrated circuit 25, the cost as a semiconductor hardly changes, and the present integrated circuit has an advantage that it can be used in a single power supply system or a dual power supply system.

【0066】[0066]

【発明の効果】以上、説明したように、本発明に係る集
積回路によれば、負電源発生手段を有しているので、正
負の両電源がなくても正負の両電源があるときと同じよ
うに簡単な回路構成を採用してビデオ信号ドライバを構
成することができ、しかもカップリングコンデンサが不
用なのでコストもほぼ集積回路のみでコストセーブとな
り、回路構成が簡単である分だけ集積回路が小さくで
き、このため基板占有面積も削減することができる。
As described above, according to the integrated circuit of the present invention, since the integrated circuit has the negative power supply generating means, it is the same as the case where there is both the positive and negative power supplies without the both positive and negative power supplies. The video signal driver can be configured by adopting a simple circuit configuration as described above, and the cost is substantially reduced only by the integrated circuit because no coupling capacitor is required, and the integrated circuit is reduced in size by the simple circuit configuration. Therefore, the area occupied by the substrate can be reduced.

【0067】ゲーム機などはオーデイオの性能がそれほ
ど要求されないので単電源で構成され、機器も小型化が
進んでおり、また実装の集積度もあがっているので、小
さな部品の開発が望まれている中で、このようなビデオ
信号ドライバを搭載する小形の集積回路は要望に応えう
るものである。
Since a game machine or the like does not require much audio performance, it is constituted by a single power supply. The size of the device is also reduced, and the degree of integration of mounting is increasing. Therefore, the development of small parts is desired. Among them, a small-sized integrated circuit equipped with such a video signal driver can meet the demand.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る実施の形態を示すブロック図であ
る。
FIG. 1 is a block diagram showing an embodiment according to the present invention.

【図2】図1に示す入力フイルタ回路近傍の構成を示す
ブロック図である。
FIG. 2 is a block diagram showing a configuration near an input filter circuit shown in FIG. 1;

【図3】図1に示す出力ドライバ近傍の構成を示す回路
図である。
FIG. 3 is a circuit diagram showing a configuration near an output driver shown in FIG. 1;

【図4】図1に示すノイズ抑圧回路の構成を示す回路図
である。
FIG. 4 is a circuit diagram illustrating a configuration of a noise suppression circuit illustrated in FIG. 1;

【図5】従来の出力ドライバの近傍の構成を示す第一の
回路図である。
FIG. 5 is a first circuit diagram showing a configuration near a conventional output driver.

【図6】従来の出力ドライバの近傍の構成を示す第二の
回路図である。
FIG. 6 is a second circuit diagram showing a configuration near a conventional output driver.

【符号の説明】[Explanation of symbols]

20;ビデオ機器、21;出力ドライバ、22;接続ケ
ーブル、23;出力ドライバ、25;集積回路、26;
チャージポンプブースト回路、27;信号ドライブ回
路、28;ノイズ抑圧回路、29;入力フイルタ回路、
30;増幅器、31;出力ドライバ、32;増幅器、3
3;出力ドライバ、34;増幅器、35;MIX回路、
36;出力ドライバ、37;DAコンバータ、38;入
力フイルタ回路、Y−IN;輝度信号、C−IN;色信
号、COMP−IN;コンポジット信号、Y−OUT;
輝度信号、C−OUT;色信号、COMP−OUT;コ
ンポジット信号、MUTE;ミュート信号、YC−MI
X;ミックス信号、AMP;増幅信号、VEE;負電
源、VCC;正電源
20; video equipment, 21; output driver, 22; connection cable, 23; output driver, 25; integrated circuit, 26;
Charge pump boost circuit, 27; signal drive circuit, 28; noise suppression circuit, 29; input filter circuit,
30; amplifier, 31; output driver, 32; amplifier, 3
3; output driver; 34; amplifier; 35; MIX circuit;
36; output driver, 37; DA converter, 38; input filter circuit, Y-IN; luminance signal, C-IN; color signal, COMP-IN; composite signal, Y-OUT;
Luminance signal, C-OUT; color signal, COMP-OUT; composite signal, MUTE; mute signal, YC-MI
X: mix signal, AMP: amplified signal, VEE: negative power supply, VCC: positive power supply

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5C057 AA00 BA00 EA03 EA05 EA07 EL05 GA03 GC01 GF02 GF07 5C066 AA20 BA20 CA02 CA07 DA01 EC12 EE01 GA03 GA04 GA05 KA01 KB01 KC02 KE02 KG01 KH03 KL03 KL04 KL05 KL08 KL09 KL10 KN03 KN04 5F038 AC20 AV04 AV05 AZ03 BG05 BG06 BH19 CD14 DF01 DF03 DF17 EZ20  ──────────────────────────────────────────────────続 き Continued on the front page F-term (reference) AV04 AV05 AZ03 BG05 BG06 BH19 CD14 DF01 DF03 DF17 EZ20

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 ビデオ信号をビデオ機器に出力する場合
に使用する集積回路であって、 供給された正電源を用いて負電源を発生させる負電源発
生手段を内蔵し、該正電源と該負電源で付勢され直流結
合で前記ビデオ信号を出力する出力ドライバを有するこ
とを特徴とする集積回路。
An integrated circuit used for outputting a video signal to a video device, comprising a negative power supply generating means for generating a negative power supply using a supplied positive power supply, wherein the positive power supply and the negative power supply are connected to each other. An integrated circuit comprising an output driver energized by a power supply and outputting the video signal by DC coupling.
【請求項2】 前記負電源発生手段は、チャージポンプ
ブースト回路を用いて実現する請求項1に記載の集積回
路。
2. The integrated circuit according to claim 1, wherein said negative power supply generating means is realized using a charge pump boost circuit.
【請求項3】 輝度信号と色信号とが入力されこれらの
信号をミックスした加算信号を生成するMIX回路を具
備し、入力されたコンポジット信号と前記加算信号とを
切り替えて出力する請求項1に記載の集積回路。
3. A MIX circuit which receives a luminance signal and a chrominance signal and generates an addition signal obtained by mixing these signals, and switches and outputs the input composite signal and the addition signal. An integrated circuit as described.
【請求項4】 入力信号を増幅器で増幅した増幅信号
と、該入力信号をそのまま出力するスルー信号とを切替
えて出力する切替手段を具備する請求項1に記載の集積
回路。
4. The integrated circuit according to claim 1, further comprising switching means for switching and outputting an amplified signal obtained by amplifying the input signal by an amplifier and a through signal for outputting the input signal as it is.
【請求項5】 ビデオ信号が入力される入力フイルタ部
を内蔵又は外付けとして具備する請求項1に記載の集積
回路。
5. The integrated circuit according to claim 1, further comprising an internal or external input filter unit to which a video signal is input.
【請求項6】 前記チャージポンプブースト回路は、ノ
イズ抑圧のためのノイズ抑圧回路を前記チャージポンプ
ブースト回路の出力端と負電源端との間に挿入した請求
項2に記載の集積回路。
6. The integrated circuit according to claim 2, wherein the charge pump boost circuit includes a noise suppression circuit for suppressing noise between an output terminal of the charge pump boost circuit and a negative power supply terminal.
【請求項7】 前記チャージポンプブースト回路は、該
チャージポンプブースト回路の出力をそのまま負電源端
に出力した請求項2に記載の集積回路。
7. The integrated circuit according to claim 2, wherein the charge pump boost circuit directly outputs an output of the charge pump boost circuit to a negative power supply terminal.
JP2000117841A 2000-04-19 2000-04-19 Integrated circuit Pending JP2001309400A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000117841A JP2001309400A (en) 2000-04-19 2000-04-19 Integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000117841A JP2001309400A (en) 2000-04-19 2000-04-19 Integrated circuit

Publications (1)

Publication Number Publication Date
JP2001309400A true JP2001309400A (en) 2001-11-02

Family

ID=18629091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000117841A Pending JP2001309400A (en) 2000-04-19 2000-04-19 Integrated circuit

Country Status (1)

Country Link
JP (1) JP2001309400A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005151777A (en) * 2003-11-19 2005-06-09 Sanyo Electric Co Ltd Charge pumping circuit and amplifier
JP2005354814A (en) * 2004-06-11 2005-12-22 Matsushita Electric Ind Co Ltd Semiconductor integrated circuit
JP2007531419A (en) * 2004-07-29 2007-11-01 マキシム・インテグレイテッド・プロダクツ・インコーポレイテッド Single power supply direct drive amplifier
JP2008079132A (en) * 2006-09-22 2008-04-03 Asahi Kasei Electronics Co Ltd Video amplifier
WO2010032589A1 (en) 2008-09-17 2010-03-25 旭化成エレクトロニクス株式会社 Charge pump circuit and semiconductor integrated circuit
WO2012063494A1 (en) 2010-11-12 2012-05-18 旭化成エレクトロニクス株式会社 Charge pump circuit, method for controlling same, and semiconductor integrated circuit

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005151777A (en) * 2003-11-19 2005-06-09 Sanyo Electric Co Ltd Charge pumping circuit and amplifier
JP2005354814A (en) * 2004-06-11 2005-12-22 Matsushita Electric Ind Co Ltd Semiconductor integrated circuit
JP2007531419A (en) * 2004-07-29 2007-11-01 マキシム・インテグレイテッド・プロダクツ・インコーポレイテッド Single power supply direct drive amplifier
JP2008079132A (en) * 2006-09-22 2008-04-03 Asahi Kasei Electronics Co Ltd Video amplifier
WO2010032589A1 (en) 2008-09-17 2010-03-25 旭化成エレクトロニクス株式会社 Charge pump circuit and semiconductor integrated circuit
US8395437B2 (en) 2008-09-17 2013-03-12 Asahi Kasei Microdevices Corporation Charge pump circuit and semiconductor integrated circuit
WO2012063494A1 (en) 2010-11-12 2012-05-18 旭化成エレクトロニクス株式会社 Charge pump circuit, method for controlling same, and semiconductor integrated circuit
US8446213B2 (en) 2010-11-12 2013-05-21 Asahi Kasei Microdevices Corporation Charge pump circuit, control method thereof, and semiconductor integrated circuit

Similar Documents

Publication Publication Date Title
JP3292167B2 (en) Differential input interface
US5874858A (en) Amplifier system having a constant current regulating unit
JP2001309400A (en) Integrated circuit
US4146845A (en) Audio amplifier output circuit
US5266905A (en) Audio amplifier with amplified feedback
JPH0514054A (en) Signal generator
JP3883960B2 (en) Broadband driver circuit
JP3312911B2 (en) Coupling circuit
JP2564787Y2 (en) Power amplifier
JP3718894B2 (en) Output circuit
KR100559217B1 (en) Common input circuit of display device
JPH0537810A (en) Video output device
JPH0211067A (en) Video signal processing system
JP3019332B2 (en) Bright control circuit
JP2006270419A (en) Buffer amplifier for single power source, reference voltage supply circuit, and imaging apparatus
JPH1127786A (en) Power supply impedance conversion circuit
JPH0786909A (en) Output circuit for semiconductor integrated circuit
JP2723824B2 (en) ECL output circuit
JP3462579B2 (en) Amplifier circuit
US6175275B1 (en) Preamplifier with an adjustable bandwidth
JP3297993B2 (en) Input switching circuit
JP2568755B2 (en) Mute circuit
SU1185569A1 (en) Two-step power amplifier
KR960010488B1 (en) Caption signal generating circuit of tv receiver
JP3175157B2 (en) Semiconductor integrated circuit device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061026

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090611

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091110