JP2001308693A - Input circuit - Google Patents
Input circuitInfo
- Publication number
- JP2001308693A JP2001308693A JP2000125139A JP2000125139A JP2001308693A JP 2001308693 A JP2001308693 A JP 2001308693A JP 2000125139 A JP2000125139 A JP 2000125139A JP 2000125139 A JP2000125139 A JP 2000125139A JP 2001308693 A JP2001308693 A JP 2001308693A
- Authority
- JP
- Japan
- Prior art keywords
- input signal
- turned
- light receiving
- receiving element
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は半導体素子等による入力
回路における故障検知に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to fault detection in an input circuit using a semiconductor device or the like.
【０００２】[0002]
【従来の技術】図７に、従来の入力回路例を示す。同図
において、１はフォトカプラ、１１は発光素子、１２は
受光素子、４は抵抗である。この回路の入力信号として
は、ハイまたはロウ状態が入力され、ハイ入力時は、フ
ォトカプラ１の発光素子１１がオンすることにより発光
し、受光素子１２が受光してオンする。また、ロウ入力
時は、フォトカプラ１の発光素子１１はオフし、受光素
子１２はオフする。つまり、受光素子１２の出力によっ
て、入力信号のハイまたはロウを検知できる。2. Description of the Related Art FIG. 7 shows an example of a conventional input circuit. In the figure, 1 is a photocoupler, 11 is a light emitting element, 12 is a light receiving element, and 4 is a resistor. A high or low state is input as an input signal of this circuit. At the time of a high input, light is emitted when the light emitting element 11 of the photocoupler 1 is turned on, and the light receiving element 12 is received and turned on. When a row is input, the light emitting element 11 of the photocoupler 1 is turned off and the light receiving element 12 is turned off. That is, the output of the light receiving element 12 can detect the high or low of the input signal.
【０００３】[0003]
【発明が解決しようとする課題】一般に、この回路の素
子が故障する場合、オン状態で故障するのか、オフ状態
で故障するのかは特定することはできないため、フェー
ルセーフを確立させることがむつかしく、システムに致
命的な影響を与える事があった。In general, when an element of this circuit fails, it cannot be specified whether it fails in the ON state or the OFF state. Therefore, it is difficult to establish fail-safe. It could have fatal effects on the system.
【０００４】そのため、従来の入力回路における故障を
検知し、システムが危険な状態への誤作動を起こす事が
ないようにフェールセーフを確立させることは重要な課
題である。[0004] Therefore, it is important to detect a failure in the conventional input circuit and establish a fail-safe so that the system does not malfunction to a dangerous state.
【０００５】[0005]
【課題を解決するための手段】ハイまたはロウ状態の入
力信号を入力する入力回路において、前記入力信号によ
りオンオフする第１の半導体スイッチと、これと並列に
接続され、制御入力信号によりオンオフする第２の半導
体スイッチとを有し、この第２の半導体スイッチによっ
て前記入力信号に、任意の時間幅パルス信号を周期的に
重畳し、前記第１の半導体スイッチ出力によって、入力
回路の故障を検知するものである。In an input circuit for inputting an input signal in a high or low state, a first semiconductor switch which is turned on / off by the input signal, and a first semiconductor switch which is connected in parallel with the first semiconductor switch and turned on / off by a control input signal. And a second semiconductor switch. The second semiconductor switch periodically superimposes an arbitrary time width pulse signal on the input signal, and detects a failure of the input circuit by the output of the first semiconductor switch. Things.
【０００６】[0006]
【発明の実施の形態】図１に、本発明にかかる入力回路
の第１の実施例における回路ブロック図を、図４に、そ
の動作を説明するための波形図を示す。図１において、
１、２は半導体スイッチ、４は抵抗である。本実施例で
は第１の半導体スイッチとして発光素子１１と受光素子
１２とで構成されるフォトカプラ１を、第２の半導体ス
イッチとしてトランジスタ２を使用し、本発明と関係な
い構成部品については図中で省略している。なお、この
回路において、第１の半導体スイッチの受光素子１２が
オフ状態になる故障を起こした場合でも、システムは危
険な状態にはならないものと仮定する。FIG. 1 is a circuit block diagram of a first embodiment of an input circuit according to the present invention, and FIG. 4 is a waveform diagram for explaining the operation thereof. In FIG.
1 and 2 are semiconductor switches, and 4 is a resistor. In the present embodiment, a photocoupler 1 composed of a light emitting element 11 and a light receiving element 12 is used as a first semiconductor switch, and a transistor 2 is used as a second semiconductor switch. Is omitted. In this circuit, it is assumed that the system does not enter a dangerous state even if a failure occurs in which the light receiving element 12 of the first semiconductor switch is turned off.
【０００７】トランジスタ２のエミッタ側がグランドに
接続されている、図１における動作について、図４を用
いて説明する。同図において、入力信号４１はハイ
（Ｈ）またはロウ（Ｌ）の状態であり、トランジスタ２
は制御入力信号４２により周期Ｔのうちｔ１だけオン
（ｏｎ）する。このように、トランジスタ２により制御
入力信号を重畳させるので、入力信号４１が入力された
とき、出力は４３に示す波形となる。The operation in FIG. 1 in which the emitter side of the transistor 2 is connected to the ground will be described with reference to FIG. In the figure, the input signal 41 is in a high (H) or low (L) state, and the transistor 2
Are turned on by the control input signal 42 for t1 in the cycle T. As described above, since the control input signal is superimposed by the transistor 2, when the input signal 41 is input, the output has a waveform indicated by 43.
【０００８】つまり、この回路が正常に動作している時
は、入力信号がハイである場合トランジスタ２が制御入
力信号によりオンオフすることにより、トランジスタ２
がオンしているｔ１の期間は、入力波形はロウまで引き
下げられ、トランジスタ２がオフ（ｏｆｆ）しているＴ
−ｔ１の期間は、ハイのままである。また、入力信号が
ロウである場合、トランジスタ２のオンオフに関わらず
常にロウである。つまり、フォトカプラ１の発光素子１
１に伝わる信号は、トランジスタ２のオンオフにより入
力信号がハイである時は周期Ｔの波形となり、入力信号
がロウの時は常にロウとなるため、受光素子１２は、入
力信号がハイである時は周期Ｔでオンオフし、入力信号
がロウである時は常にオフとなる。In other words, when this circuit is operating normally, when the input signal is high, the transistor 2 is turned on / off by the control input signal, so that the transistor 2
During the period of t1, when the transistor 2 is turned on, the input waveform is pulled down to low, and the transistor 2 is turned off (off).
The period -t1 remains high. When the input signal is low, it is always low regardless of the on / off state of the transistor 2. That is, the light emitting element 1 of the photocoupler 1
The signal transmitted to 1 has a waveform of period T when the input signal is high due to the on / off of the transistor 2, and is always low when the input signal is low. Is turned on and off at a period T, and is always turned off when the input signal is low.
【０００９】いま、回路上の素子に故障が発生し、図４
中に示す時点で、フォトカプラ１の受光素子１２が常に
オン状態になる故障を起こした場合、受光素子１２のオ
ンオフは４４のように入力信号にかかわらずオンとな
る。受光素子１２がオンになるのは入力信号がハイの時
で、正常時受光素子１２は周期Ｔでオンオフする。つま
り、オンを保持し続けるのは正常な動作をしていない時
であり、受光素子１２のオンオフを監視する事により、
回路上に故障が起こったことを検知する事が可能であ
る。同様に、フォトカプラ１の受光素子１２が常にオフ
状態になる故障を起こした場合、受光素子１２は４５の
ように入力信号にかかわらずオフとなる。この時、受光
素子１２は入力信号に依存しておらず、素子の故障を検
知する事もできない。しかし、先の仮定で、この状態の
故障ではシステムは危険な状態にならないとしているの
で、素子のいずれの故障状態でも、フェールセーフが確
立されたシステムを構成する事が可能である。Now, a failure occurs in an element on the circuit, and FIG.
If a failure occurs in which the light receiving element 12 of the photocoupler 1 is always turned on at the time point shown in the middle, the light receiving element 12 is turned on regardless of the input signal as indicated by 44. The light receiving element 12 is turned on when the input signal is high, and the light receiving element 12 is turned on and off at a period T in a normal state. In other words, it is during normal operation that the ON state is maintained, and by monitoring the ON / OFF state of the light receiving element 12,
It is possible to detect that a failure has occurred on the circuit. Similarly, when a failure occurs in which the light receiving element 12 of the photocoupler 1 is always turned off, the light receiving element 12 is turned off irrespective of an input signal as indicated by 45. At this time, the light receiving element 12 does not depend on the input signal, and cannot detect a failure of the element. However, the above assumption assumes that a failure in this state does not cause the system to be in a dangerous state. Therefore, any failure state of an element can constitute a system in which fail-safe is established.
【００１０】図２に、本発明にかかる入力回路の第２の
実施例における回路ブロック図を、図５に、その動作を
説明するための波形図を示す。図２において、図１と同
一番号は同一物を示し、３はトランジスタ、５は抵抗、
６はダイオードである。本実施例では第１の半導体スイ
ッチとしてフォトカプラ１を、第２の半導体スイッチと
してトランジスタ３を使用し、本発明と関係ない構成部
品については図中で省略している。なお、この回路にお
いて、第１の半導体スイッチの受光素子１２がオン状態
になる故障を起こした場合でも、システムは危険な状態
にはならないものと仮定する。FIG. 2 is a circuit block diagram of a second embodiment of the input circuit according to the present invention, and FIG. 5 is a waveform diagram for explaining the operation thereof. 2, the same reference numerals as those in FIG. 1 denote the same components, 3 denotes a transistor, 5 denotes a resistor,
6 is a diode. In this embodiment, a photocoupler 1 is used as a first semiconductor switch, and a transistor 3 is used as a second semiconductor switch, and components not related to the present invention are omitted in the drawings. In this circuit, it is assumed that the system does not enter a dangerous state even when a failure occurs in which the light receiving element 12 of the first semiconductor switch is turned on.
【００１１】トランジスタ３のコレクタ側が電源と接続
されている図２における動作について、図５を用いて説
明する。同図において、入力信号５１はハイ（Ｈ）また
はロウ（Ｌ）の状態であり、トランジスタ３は制御入力
信号５２により周期Ｔのうち、期間ｔ２だけオン（ｏ
ｎ）する。このように、トランジスタ３により制御入力
信号を重畳させるので、入力信号５１が入力されたと
き、出力は５３に示す波形となる。The operation in FIG. 2 in which the collector side of the transistor 3 is connected to the power supply will be described with reference to FIG. In the figure, the input signal 51 is in a high (H) or low (L) state, and the transistor 3 is turned on (o) for the period t2 of the cycle T by the control input signal 52.
n). As described above, since the control input signal is superimposed by the transistor 3, when the input signal 51 is input, the output has a waveform 53.
【００１２】つまり、この回路が正常に動作している時
は、入力信号がロウである場合トランジスタ３が制御入
力信号によりオンオフすることにより、トランジスタ３
がオンしているｔ２の期間は、入力波形はハイまで引き
上げられ、トランジスタ３がオフ（ｏｆｆ）しているＴ
−ｔ２の期間は、ロウのままである。また、入力信号が
ハイである場合、トランジスタ３のオンオフに関わらず
常にハイである。つまり、フォトカプラ１の発光素子１
１に伝わる信号は、トランジスタ３のオンオフにより入
力信号がロウである時は周期Ｔの波形となり、入力信号
がハイの時は常にハイとなるため、受光素子１２は、入
力信号がロウである時は周期Ｔでオンオフし、入力信号
がハイである時は常にオンとなる。That is, when this circuit is operating normally, when the input signal is low, the transistor 3 is turned on / off by the control input signal, and the transistor 3
Is turned on, the input waveform is pulled up to the high level, and the transistor 3 is turned off.
The period -t2 remains at the low level. When the input signal is high, it is always high regardless of whether the transistor 3 is on or off. That is, the light emitting element 1 of the photocoupler 1
The signal transmitted to 1 has a waveform of a period T when the input signal is low due to the on / off of the transistor 3, and is always high when the input signal is high. Therefore, the light receiving element 12 operates when the input signal is low. Turns on and off at period T, and is always on when the input signal is high.
【００１３】いま、回路上の素子に故障が発生し、図５
中に示す時点で、フォトカプラ１の受光素子１２が常に
オフ状態になる故障を起こした場合、受光素子１２のオ
ンオフは５４のように入力信号にかかわらずオフとな
る。受光素子１２がオフになるのは入力信号がロウの時
で、正常時受光素子１２は周期Ｔでオンオフする。つま
り、オフを保持し続けるのは正常な動作をしていない時
であり、受光素子１２のオンオフを監視する事により、
回路上に故障が起こったことを検知する事が可能であ
る。同様に、フォトカプラ１の受光素子１２が常にオフ
状態になる故障を起こした場合、受光素子１２は５５の
ように入力信号にかかわらずオンとなる。この時、受光
素子１２は入力信号に依存しておらず、素子の故障を検
知する事もできない。しかし、先の仮定で、この状態の
故障ではシステムは危険な状態にならないとしているの
で、素子のいずれの故障状態でも、フェールセーフが確
立されたシステムを構成する事が可能である。Now, a failure occurs in an element on the circuit, and FIG.
If a failure occurs in which the light receiving element 12 of the photocoupler 1 is always turned off at the time shown in the middle, the light receiving element 12 is turned off regardless of the input signal as indicated by 54. The light receiving element 12 is turned off when the input signal is low, and the light receiving element 12 is turned on and off at a period T in a normal state. In other words, it is during normal operation that the off state is maintained, and by monitoring the on / off state of the light receiving element 12,
It is possible to detect that a failure has occurred on the circuit. Similarly, when a failure occurs in which the light receiving element 12 of the photocoupler 1 is always turned off, the light receiving element 12 is turned on regardless of an input signal as indicated by 55. At this time, the light receiving element 12 does not depend on the input signal, and cannot detect a failure of the element. However, the above assumption assumes that a failure in this state does not cause the system to be in a dangerous state. Therefore, any failure state of an element can constitute a system in which fail-safe is established.
【００１４】図３に、本発明にかかる入力回路の第３の
実施例における回路ブロック図を、図６に、その動作を
説明するための波形図を示す。本実施例では、第１の半
導体スイッチとしてフォトカプラ１を、第２、３の半導
体スイッチとしてトランジスタ２、３を使用している。
図３において、本発明と関係ない構成部品については図
中で省略している。FIG. 3 is a circuit block diagram of a third embodiment of the input circuit according to the present invention, and FIG. 6 is a waveform diagram for explaining the operation thereof. In this embodiment, the photocoupler 1 is used as the first semiconductor switch, and the transistors 2 and 3 are used as the second and third semiconductor switches.
In FIG. 3, components that are not relevant to the present invention are omitted in the figure.
【００１５】トランジスタ２のエミッタ側が接地され、
トランジスタ３のコレクタ側が電源と接続されている図
３における動作について、図６を用いて説明する。同図
において、入力信号６１はハイ（Ｈ）またはロウ（Ｌ）
の状態であり、トランジスタ２は制御入力信号６２によ
り周期Ｔのうち、ｔ１だけオン（ｏｎ）し、トランジス
タ３は制御入力信号６３により周期Ｔのうち、ｔ２だけ
オン（ｏｎ）する。この時、あらかじめｔ１とｔ２の位
相はずらしておき、トランジスタ２と３は同時にオンす
る事がないように選定する。The emitter side of the transistor 2 is grounded,
The operation in FIG. 3 in which the collector side of the transistor 3 is connected to the power supply will be described with reference to FIG. In the figure, an input signal 61 is high (H) or low (L).
In this state, the transistor 2 is turned on by the control input signal 62 for t1 in the cycle T, and the transistor 3 is turned on by t2 in the cycle T by the control input signal 63. At this time, the phases of t1 and t2 are shifted in advance, and the transistors 2 and 3 are selected so as not to be turned on at the same time.
【００１６】つまり、この回路が正常に動作している
時、入力信号がハイである場合トランジスタ２が制御入
力信号６２によりオンオフすることにより、トランジス
タ２がオンしているｔ１の期間は、入力波形はロウまで
引き下げられ、トランジスタ２がオフ（ｏｆｆ）してい
るＴ−ｔ１の期間は、ハイのままである。また、入力信
号がハイである場合、トランジスタ３のオンオフに関わ
らず常にハイである。一方、入力信号がロウである場合
トランジスタ３が制御入力信号６３によりオンオフする
ことにより、トランジスタ３がオンしているｔ２の期間
は、入力波形はハイまで引き上げられ、トランジスタ３
がオフ（ｏｆｆ）しているＴ−ｔ２の期間は、ロウのま
まである。また、入力信号がロウである場合、トランジ
スタ２のオンオフに関わらず常にロウである。That is, when this circuit is operating normally, when the input signal is high, the transistor 2 is turned on and off by the control input signal 62. Is pulled low, and remains high during T-t1 when transistor 2 is off. When the input signal is high, it is always high regardless of whether the transistor 3 is on or off. On the other hand, when the input signal is low, the transistor 3 is turned on / off by the control input signal 63, so that the input waveform is pulled up to high during the period t2 when the transistor 3 is on, and the transistor 3 is turned on.
Remain low during the period of T-t2 when is turned off. When the input signal is low, it is always low regardless of the on / off state of the transistor 2.
【００１７】これらから、フォトカプラ１の受光素子１
２のオンオフは６４のように、入力信号がハイである場
合、トランジスタ２のオンオフにより周期Ｔのパルス波
形となる。また、入力信号がロウである場合、トランジ
スタ３のオンオフにより周期Ｔのパルス波形となる。つ
まり、トランジスタ２および３のオンオフにより、入力
信号のハイ、ロウの状態に関わらず、受光素子１２は周
期Ｔでオンオフする。From these, the light receiving element 1 of the photocoupler 1
When the input signal is high, such as 64, a pulse waveform having a period T is obtained by turning on and off the transistor 2. When the input signal is low, a pulse waveform having a period T is obtained by turning on / off the transistor 3. That is, the light receiving element 12 is turned on and off at the cycle T regardless of the high or low state of the input signal by turning on and off the transistors 2 and 3.
【００１８】いま、回路上の素子に故障が発生し、図６
中に示す時点で、フォトカプラ１の受光素子１２がオン
状態になる故障を起こした場合、受光素子１２のオンオ
フは６５のように入力信号にかかわらずオンとなる。受
光素子１２がオンになるのは入力信号がハイの時で、正
常時受光素子１２は周期Ｔでオンオフする。つまり、オ
ンを保持し続けるのは正常な動作をしていない時であ
り、受光素子１２のオンオフを監視する事により回路上
に故障が起こったことを検知する事が可能である。ま
た、フォトカプラ１の受光素子１２がオフ状態になる故
障を起こした場合、受光素子１２のオンオフは６６のよ
うに入力信号にかかわらずオフである。受光素子１２が
オフになるのは入力信号がロウの時であり、正常時受光
素子１２は周期Ｔでオンオフしている。つまり、オフを
保持し続けるのは正常な動作をしていない時であり、受
光素子１２のオンオフを監視する事により回路上に故障
が起こったことを検知する事が可能である。これによ
り、この回路によれば故障状態に関わらず常に故障を検
知する事が可能であり、フェールセーフが確立されたシ
ステムを構成する事ができる。Now, a failure occurs in an element on the circuit, and FIG.
If a failure occurs in which the light receiving element 12 of the photocoupler 1 is turned on at the time shown in the middle, the light receiving element 12 is turned on regardless of the input signal as indicated by 65. The light receiving element 12 is turned on when the input signal is high, and the light receiving element 12 is turned on and off at a period T in a normal state. That is, the ON state is maintained when the normal operation is not performed, and it is possible to detect that a failure has occurred in the circuit by monitoring the ON / OFF state of the light receiving element 12. When a failure occurs in which the light receiving element 12 of the photocoupler 1 is turned off, the light receiving element 12 is turned off regardless of an input signal as indicated by 66. The light receiving element 12 is turned off when the input signal is low, and the light receiving element 12 is turned on and off at a period T in a normal state. In other words, the off state is maintained when a normal operation is not performed. By monitoring the on / off state of the light receiving element 12, it is possible to detect that a failure has occurred in the circuit. Thus, according to this circuit, it is possible to always detect a failure irrespective of the failure state, and it is possible to configure a system in which fail-safe is established.
【００１９】また、すべての実施例で、入力信号により
オンオフする第１の半導体スイッチにフォトカプラを、
制御入力信号によりオンオフする第２、３の半導体スイ
ッチにトランジスタを使用した場合について説明した
が、本発明の実施例はこれに限られるものではない。さ
らに、これらの回路をＣＰＵなどの入力回路として用い
たとき、入力回路とＣＰＵ間の回路にシステムに致命的
な影響を与える故障が生じても、それを検知することが
可能である。In all the embodiments, a photocoupler is used for the first semiconductor switch which is turned on / off by an input signal.
Although a case has been described where transistors are used for the second and third semiconductor switches that are turned on / off by a control input signal, the embodiment of the present invention is not limited to this. Further, when these circuits are used as an input circuit such as a CPU, even if a failure that has a fatal effect on the system occurs in a circuit between the input circuit and the CPU, it is possible to detect the failure.
【００２０】[0020]
【発明の効果】以上説明したように本発明にかかる入力
回路によれば、システムに致命的な影響を与える故障が
発生した時点で、故障を確実かつ速やかに検知でき、か
つフェールセーフが確立された保護が可能となって実用
上おおいに有用である。As described above, according to the input circuit of the present invention, when a failure that has a fatal effect on the system occurs, the failure can be reliably and promptly detected, and fail-safe is established. This is very useful in practice.
【図１】 本発明による第１の実施例を示した回路ブロ
ック図である。FIG. 1 is a circuit block diagram showing a first embodiment according to the present invention.
【図２】 本発明による第２の実施例を示した回路ブロ
ック図である。FIG. 2 is a circuit block diagram showing a second embodiment according to the present invention.
【図３】 本発明による第３の実施例を示した回路ブロ
ック図である。FIG. 3 is a circuit block diagram showing a third embodiment according to the present invention.
【図４】 本発明による第１の実施例の動作説明用波形
図である。FIG. 4 is a waveform chart for explaining the operation of the first embodiment according to the present invention.
【図５】 本発明による第２の実施例の動作説明用波形
図である。FIG. 5 is a waveform diagram for explaining the operation of the second embodiment according to the present invention.
【図６】 本発明による第３の実施例の動作説明用波形
図である。FIG. 6 is a waveform diagram for explaining the operation of the third embodiment according to the present invention.
【図７】 従来の実施例を示す回路ブロック図である。FIG. 7 is a circuit block diagram showing a conventional example.
１ フォトカプラ ２、３ トランジスタ ４、５ 抵抗 ６ ダイオード １１ 発光素子 １２ 受光素子 DESCRIPTION OF SYMBOLS 1 Photocoupler 2, 3 Transistor 4, 5 Resistance 6 Diode 11 Light emitting element 12 Light receiving element
Claims (1)
る入力回路において、前記入力信号によりオンオフする
第１の半導体スイッチと、これと並列に接続され、制御
入力信号によりオンオフする第２の半導体スイッチとを
有し、この第２の半導体スイッチによって前記入力信号
に、任意の時間幅パルス信号を周期的に重畳し、前記第
１の半導体スイッチ出力によって、入力回路の故障を検
知することを特徴とした入力回路。1. An input circuit for inputting an input signal in a high or low state, a first semiconductor switch turned on / off by the input signal, and a second semiconductor switch connected in parallel with the first semiconductor switch and turned on / off by a control input signal The second semiconductor switch periodically superimposes an arbitrary time width pulse signal on the input signal, and detects a failure of the input circuit by the output of the first semiconductor switch. Input circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000125139A JP4285887B2 (en) | 2000-04-26 | 2000-04-26 | Input circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000125139A JP4285887B2 (en) | 2000-04-26 | 2000-04-26 | Input circuit |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001308693A true JP2001308693A (en) | 2001-11-02 |
| JP2001308693A5 JP2001308693A5 (en) | 2006-10-19 |
| JP4285887B2 JP4285887B2 (en) | 2009-06-24 |
Family
ID=18635145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000125139A Expired - Fee Related JP4285887B2 (en) | 2000-04-26 | 2000-04-26 | Input circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4285887B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013055471A (en) * | 2011-09-02 | 2013-03-21 | Toshiba Mitsubishi-Electric Industrial System Corp | Device for checking insulated circuit for soundness |
-
2000
- 2000-04-26 JP JP2000125139A patent/JP4285887B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013055471A (en) * | 2011-09-02 | 2013-03-21 | Toshiba Mitsubishi-Electric Industrial System Corp | Device for checking insulated circuit for soundness |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4285887B2 (en) | 2009-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100213845B1 (en) | Power supply monitor circuit | |
| CN111009878A (en) | Multi-output short-circuit protection circuit | |
| JPH03207218A (en) | Protective power controller | |
| US7369392B2 (en) | Circuit for preventing simultaneous on operations | |
| JP2001308693A (en) | Input circuit | |
| US8120266B2 (en) | Driving circuit for driving a load | |
| JP2005033678A (en) | Gate drive circuit | |
| KR101025535B1 (en) | Switch control circuit for short circuit fault protection | |
| US4740686A (en) | Optical sensor circuitry | |
| JP2000354322A (en) | Protection relay | |
| JP6229842B2 (en) | Overvoltage protection circuit | |
| KR100290525B1 (en) | Disconnection Detection Device of Parallel Wiring Thermo Module | |
| JP2003219631A (en) | Method for detecting fault of voltage driven semiconductor element | |
| JPH1118291A (en) | Overvoltage protection device | |
| JP2004254388A (en) | Power supply detecting circuit | |
| JP3704560B2 (en) | Multi-axis projector | |
| JP4910098B2 (en) | Disconnection detection circuit | |
| JP2003304145A (en) | Bi-directional dc electronic switch device | |
| JP2554589B2 (en) | Power supply circuit | |
| JPS6335131A (en) | Voltage detecting circuit | |
| KR850001958Y1 (en) | The operating display appliance of the fire sensor | |
| KR0138962B1 (en) | Board cutting circuit | |
| KR20140117332A (en) | Over Current Protection Apparatus | |
| JPH09266625A (en) | Transmission circuit | |
| KR940007687Y1 (en) | Controller security device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060901 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061108 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090324 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090324 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130403 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140403 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |