JP2001308668A - Variable attenuation circuit - Google Patents

Variable attenuation circuit

Info

Publication number
JP2001308668A
JP2001308668A JP2000126207A JP2000126207A JP2001308668A JP 2001308668 A JP2001308668 A JP 2001308668A JP 2000126207 A JP2000126207 A JP 2000126207A JP 2000126207 A JP2000126207 A JP 2000126207A JP 2001308668 A JP2001308668 A JP 2001308668A
Authority
JP
Japan
Prior art keywords
transistor
emitter
resistor
switch
output terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000126207A
Other languages
Japanese (ja)
Inventor
Mariko Okuyama
真理子 奥山
Yutaka Yamaguchi
裕 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000126207A priority Critical patent/JP2001308668A/en
Publication of JP2001308668A publication Critical patent/JP2001308668A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a variable attenuation circuit suitable for high frequency signals, which can be fabricated into IC and can set a big signal attenuation ratio by turning on/off of a switch using transistors. SOLUTION: The circuit comprises a first resistance connected between an input terminal and an output terminal, a second resistance with one end connected to the output terminal and the other and grounded to the earth, a base-biased transistor equipped with a collector connected to a power supply terminal and an emitter connected to the output terminal via capacitance and is connected to the input terminal, and a power supply with one end connected to the emitter via the switch and the other end grounded to the earth.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は移動体通信などのよ
うに入力レベルの範囲が広い装置に用いられる可変減衰
回路に関し、特に、入力レベルが変動しても安定したレ
ベルで出力する可変減衰回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a variable attenuation circuit used in a device having a wide input level range such as mobile communication, and more particularly, to a variable attenuation circuit which outputs a stable level even if the input level fluctuates. It is about.

【0002】[0002]

【従来の技術】従来、無線LANまたは移動体通信など
のように入力レベルの範囲が広いまたは入力レベルの変
動が大きい装置には、入力レベルが変動しても安定した
動作が行えるような出力レベルを得るために、スイッチ
のON/OFFにより信号の減衰量を切り替えることが
できる高周波対応の可変減衰回路が必要である。
2. Description of the Related Art Conventionally, in a device such as a wireless LAN or a mobile communication having a wide input level range or a large input level fluctuation, an output level capable of performing a stable operation even if the input level fluctuates. In order to obtain the above, a variable attenuation circuit for high frequency that can switch the amount of signal attenuation by turning on / off a switch is required.

【0003】従来の可変減衰回路の例として、通過ロス
が小さく減衰量の比(以下、減衰量比という)を大きく
とることができる、PINダイオードを用いた可変減衰
回路を図5に示す。図5に示すように、入力INと出力
OUTの間に接続された抵抗201と一端が出力OUT
に接続され他端が接地された抵抗202とで減衰回路を
構成し、また、容量203とPINダイオード204と
容量205とを直列に接続し、これを減衰回路の抵抗2
01と平行になるように接続する。さらに、PINダイ
オード204の両端にはインダクタンス206及び20
7が接続され、このインダクタンス206及び207の
間にスイッチ208とコントロール電圧209が接続さ
れている。
As an example of a conventional variable attenuator, FIG. 5 shows a variable attenuator using a PIN diode, which has a small passing loss and a large attenuation ratio (hereinafter referred to as an attenuation ratio). As shown in FIG. 5, a resistor 201 connected between the input IN and the output OUT and one end of the resistor 201 are connected to the output OUT.
And a resistor 202 having the other end grounded. A capacitor 203, a PIN diode 204, and a capacitor 205 are connected in series with each other.
01 and parallel. Further, inductances 206 and 20 are provided at both ends of the PIN diode 204.
The switch 208 and the control voltage 209 are connected between the inductances 206 and 207.

【0004】スイッチ208がOFFの場合は、PIN
ダイオード204には電圧がかからないためオープンと
なり、入力INと出力OUTの間は抵抗201及び20
2で構成される減衰回路となる。よって、入力された信
号は抵抗201及び202によって決まる減衰率の減衰
を受けて出力される。また、スイッチ208がONの場
合には、コントロール電圧209によってPINダイオ
ード204に電圧がかかり、PINダイオード204内
の内部抵抗(図示せず)が抵抗201より十分小さくな
るので入力信号はPINダイオード204を通過し、入
力した信号がそのまま出力される。したがって、スイッ
チ208を操作するだけで、信号の減衰量を切り替える
ことができる。
When the switch 208 is OFF, the PIN
Since no voltage is applied to the diode 204, the diode 204 is opened, and the resistors 201 and 20 are connected between the input IN and the output OUT.
2 becomes an attenuation circuit. Therefore, the input signal is output after being attenuated at an attenuation rate determined by the resistors 201 and 202. When the switch 208 is ON, a voltage is applied to the PIN diode 204 by the control voltage 209, and an internal resistance (not shown) in the PIN diode 204 becomes sufficiently smaller than the resistance 201. The input signal passes through and is output as it is. Therefore, the signal attenuation can be switched simply by operating the switch 208.

【0005】[0005]

【発明が解決しようとする課題】しかし、IC化するこ
とによって、可変減衰回路に通常のシリコンバイポーラ
プロセスによるPNダイオードを用いた場合には、PN
ダイオードの接合容量が大きいために高周波で十分な減
衰量比をとることができない。また、高周波の信号がコ
ントロール電圧209側へ流れないようにするために
は、ハイインピーダンスとなる大きなインダクタンス2
06及び207が必要となり、これがIC内に搭載でき
ないという問題がある。
However, when an IC is used, when a PN diode using a normal silicon bipolar process is used for the variable attenuation circuit, the PN
Since the junction capacitance of the diode is large, a sufficient attenuation ratio cannot be obtained at a high frequency. In order to prevent a high-frequency signal from flowing to the control voltage 209 side, a large inductance 2 which becomes a high impedance is used.
06 and 207 are required, which cannot be mounted in an IC.

【0006】本発明は、上記の従来技術の問題を解決す
るためになされたものであって、その目的とするところ
は、トランジスタを用いることで容易にIC化ができ、
スイッチのON/OFFによる信号の減衰量比を大きく
とることができる、高周波信号に適した可変減衰回路を
提供することにある。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems of the prior art, and an object of the present invention is to make it possible to easily make an IC by using a transistor.
An object of the present invention is to provide a variable attenuation circuit suitable for a high-frequency signal, which can increase a signal attenuation ratio by ON / OFF of a switch.

【0007】[0007]

【課題を解決するための手段】上記目的を達成するため
に本発明にかかる可変減衰回路は、入力端子と出力端子
の間に接続された第1の抵抗と、一端が出力端子に接続
され他端が接地されている第2の抵抗と、コレクタが電
源供給端子に接続され、エミッタが容量を介して出力端
子に接続され、ベースがバイアスされ、かつ入力端子に
接続されたトランジスタと、一端がスイッチを介してエ
ミッタに接続され他端が接地された電流源とを有するこ
とを特徴とする。このように構成することにより、容易
にIC化でき、また、大きな減衰量比を得ることができ
る。
In order to achieve the above object, a variable attenuation circuit according to the present invention comprises a first resistor connected between an input terminal and an output terminal, and a first resistor connected at one end to an output terminal. A second resistor having a grounded end, a collector connected to the power supply terminal, an emitter connected to the output terminal via the capacitor, a base biased, and a transistor connected to the input terminal; A current source connected to the emitter via the switch and having the other end grounded. With this configuration, an IC can be easily formed, and a large attenuation ratio can be obtained.

【0008】また、入力端子と出力端子の間に接続され
た第1の抵抗と、一端が出力端子に接続され他端が第1
の容量の一端に接続されている第2の抵抗と、コレクタ
が第1の電源供給端子に接続され、エミッタが第2の容
量を介して出力端子に接続され、ベースがバイアスさ
れ、かつ入力端子に接続された第1のトランジスタと、
一端は第1のスイッチを介してエミッタに接続され他端
は接地された第1の電流源と、コレクタが第2の電源供
給端子に接続され、エミッタが第1の容量の他端に接続
され、ベースがバイアスされ、かつ第3の容量を介して
接地されている第2のトランジスタと、一端が第2のス
イッチを介して第2のトランジスタのエミッタに接続さ
れ他端は接地された第2の電流源とを有することを特徴
とする。このように構成することにより、容易にIC化
でき、また、大きな減衰量比を得ることができる。
A first resistor connected between the input terminal and the output terminal; one end connected to the output terminal and the other end connected to the first terminal;
A second resistor connected to one end of the capacitor, a collector connected to the first power supply terminal, an emitter connected to the output terminal via the second capacitor, a base biased, and an input terminal A first transistor connected to
One end is connected to the emitter via the first switch, the other end is connected to the grounded first current source, the collector is connected to the second power supply terminal, and the emitter is connected to the other end of the first capacitor. A second transistor whose base is biased and grounded via a third capacitor, and a second transistor having one end connected to the emitter of the second transistor via a second switch and the other end grounded. And a current source. With this configuration, an IC can be easily formed, and a large attenuation ratio can be obtained.

【0009】また、入力端子と出力端子の間に接続され
た第1の抵抗と、一端が出力端子に接続され他端が第1
の容量の一端に接続された第2の抵抗と、コレクタが電
源供給端子に接続され、エミッタが第2の容量を介して
出力端子に接続され、ベースがバイアスされ、かつ入力
端子に接続されている第1のトランジスタと、コレクタ
が電源供給端子に接続され、エミッタが第1の容量の他
端に接続され、ベースがバイアスされ、かつ第3の容量
を介して接地されている第2のトランジスタと、コレク
タが第1のトランジスタのエミッタに接続され、ベース
がコントロール電圧入力端子に接続された第3のトラン
ジスタと、コレクタが第2のトランジスタのエミッタに
接続され、エミッタが第3のトランジスタのエミッタに
接続された第4のトランジスタと、一端が第4のトラン
ジスタのベースに接続され他端が接地された参照電圧源
と、一端が第3のトランジスタのエミッタに接続される
とともに第4のトランジスタのエミッタに接続され他端
が接地された電流源とを有することを特徴とする。この
ように構成することにより、第3のトランジスタに入力
されたコントロール電圧の電圧値を切り替えることで減
衰量を容易に切り替えることができる。
A first resistor connected between the input terminal and the output terminal; one end connected to the output terminal and the other end connected to the first terminal;
A second resistor connected to one end of the capacitor, a collector connected to the power supply terminal, an emitter connected to the output terminal via the second capacitor, a base biased, and connected to the input terminal. A first transistor having a collector connected to the power supply terminal, an emitter connected to the other end of the first capacitor, a base biased, and grounded via the third capacitor. A third transistor having a collector connected to the emitter of the first transistor, a base connected to the control voltage input terminal, a collector connected to the emitter of the second transistor, and an emitter connected to the emitter of the third transistor , A reference voltage source having one end connected to the base of the fourth transistor and the other end grounded, and one end connected to the third transistor. The other end is connected to the emitter of the fourth transistor is connected to the emitter of the transistor is characterized in that it has a current source that is grounded. With this configuration, the amount of attenuation can be easily switched by switching the voltage value of the control voltage input to the third transistor.

【0010】[0010]

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図1は、本発明の第1の実施の形
態にかかる可変減衰回路の構成を示す図である。本実施
の形態における可変減衰回路は、図1に示すように、信
号の入力端子INと出力端子OUTの間に抵抗101と
抵抗102とからなる減衰回路が接続され、この減衰回
路にスイッチの切り替えで信号経路を切り替えることの
できるバイパス回路が接続されることによって構成され
ている。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram illustrating the configuration of the variable attenuation circuit according to the first embodiment of the present invention. In the variable attenuator according to the present embodiment, as shown in FIG. 1, an attenuator comprising a resistor 101 and a resistor 102 is connected between an input terminal IN and an output terminal OUT of a signal. And a bypass circuit capable of switching the signal path is connected.

【0011】このバイパス回路は、トランジスタ104
とスイッチ106と電流源107とを含んで構成され、
このトランジスタ104のコレクタは電源供給端子10
8に、エミッタは容量105を介して出力端子OUTに
それぞれ接続されている。さらに、ベースは抵抗103
を介してバイアス電圧端子109に接続されるとともに
入力端子INに接続されている。また、電流源107
は、スイッチ106を介してエミッタに接続されてい
る。
This bypass circuit includes a transistor 104
And a switch 106 and a current source 107,
The collector of the transistor 104 is connected to the power supply terminal 10.
8, the emitter is connected to the output terminal OUT via the capacitor 105. Furthermore, the base is a resistor 103
Are connected to the bias voltage terminal 109 and to the input terminal IN. The current source 107
Are connected to the emitter via a switch 106.

【0012】次に、図面を参照してこの可変減衰回路の
動作を説明する。この可変減衰回路は、スイッチ106
をON/OFFすることによって信号の減衰量を切り替
えているので、それぞれの場合について動作を説明す
る。
Next, the operation of the variable attenuation circuit will be described with reference to the drawings. This variable attenuator circuit includes a switch 106
Is turned on / off to switch the signal attenuation, and the operation in each case will be described.

【0013】[スイッチがOFFの場合]スイッチ10
6がOFFであるとき、トランジスタ104のベースに
はバイアス電圧端子109からトランジスタを動作させ
るために必要なベース電位VBIASが供給されているが、
エミッタが接地されていないので、トランジスタ104
には電流が流れない。したがって、トランジスタ104
のベース電位及びa点の電位はVBIASとなる。この場
合、入力端子INと出力端子OUTの間は抵抗101及
び抵抗102からなる減衰回路のみとなる。ここで、抵
抗101及び抵抗102の抵抗値をそれぞれR1 及びR
2 とし、入力端子INの電圧振幅をPVIN とすると、出
力端子OUTの電圧振幅PVOUTは、PVOUT={R2
(R1+R2)}×PVINとなる。
[When switch is OFF] Switch 10
When the transistor 6 is OFF, the base of the transistor 104 is supplied with the base potential V BIAS necessary for operating the transistor from the bias voltage terminal 109.
Since the emitter is not grounded, transistor 104
No current flows through. Therefore, transistor 104
And the potential at point a becomes V BIAS . In this case, between the input terminal IN and the output terminal OUT, there is only an attenuation circuit including the resistors 101 and 102. Here, the resistance values of the resistor 101 and the resistor 102 are R 1 and R
2, and the voltage amplitude at the input terminal IN is P VIN , the voltage amplitude P VOUT at the output terminal OUT is P VOUT = {R 2 /
(R 1 + R 2 )} × P VIN

【0014】[スイッチがONの場合]スイッチ106
がONであるとき、トランジスタ104に電流が流れ
る。よって、入力端子INから入力された入力信号の一
部は抵抗101を介して、残りはトランジスタ104を
介して出力されるが、抵抗101に対して抵抗値が小さ
いトランジスタ104を介して出力される信号の方が多
くなる。このとき、トランジスタ104のエミッタと出
力端子OUTとの間には容量105が挿入されており、
DC成分はカットされる。
[When the Switch is ON] Switch 106
Is ON, a current flows through the transistor 104. Therefore, part of the input signal input from the input terminal IN is output through the transistor 101 and the rest is output through the transistor 104, but is output through the transistor 104 having a smaller resistance value than the resistor 101. There are more signals. At this time, a capacitor 105 is inserted between the emitter of the transistor 104 and the output terminal OUT,
DC components are cut.

【0015】トランジスタ104を介した信号と抵抗1
01を介した信号とは、信号の合流点で合成される。こ
こで、この回路はエミッタフォロアとなっているので電
圧利得≒1であり、さらに、信号を合成したときの位相
ずれによる合成ロスをαとするとPVOUT=PVIN−αと
なり、合成ロスαはPVINに対して十分小さいので、出
力端子OUTの電圧振幅PVOUTは、PVOUT≒PVIN とな
る。
Signal via transistor 104 and resistance 1
The signal via 01 is synthesized at the junction of the signals. Here, since this circuit is an emitter follower, the voltage gain is ≒ 1, and if the combined loss due to the phase shift when combining the signals is α, then P VOUT = P VIN −α, and the combined loss α is Since the voltage amplitude is sufficiently smaller than P VIN , the voltage amplitude P VOUT of the output terminal OUT becomes P VOUT VINP VIN .

【0016】図2は、スイッチ106を切り替えたとき
の出力信号の電圧振幅の様子を示している。図2におい
て、縦軸は出力端子OUTにおける信号の電圧振幅P
VOUTを示しており、横軸はスイッチ106のON/OF
Fのタイミングを示している。上述したとおり、スイッ
チ106がOFFの場合は信号がトランジスタ104を
通らないので、出力信号の電圧振幅はPVOUT={R2
(R1+R2)}×PVINとなり、スイッチ106がON
の場合は出力信号の電圧振幅はPVOUT≒PVIN となる。
このように、スイッチ106を切り替えることによって
出力信号の電圧振幅を変化させることができ、さらに、
大きな減衰量比をとることができる。
FIG. 2 shows the voltage amplitude of the output signal when the switch 106 is switched. In FIG. 2, the vertical axis represents the voltage amplitude P of the signal at the output terminal OUT.
VOUT is shown, and the horizontal axis is ON / OF of the switch 106.
The timing of F is shown. As described above, since the signal does not pass through the transistor 104 when the switch 106 is OFF, the voltage amplitude of the output signal is P VOUT = {R 2 /
(R 1 + R 2 )} × P VIN and switch 106 is turned on
In this case, the voltage amplitude of the output signal is P VOUT ≒ P VIN .
As described above, by switching the switch 106, the voltage amplitude of the output signal can be changed.
A large attenuation ratio can be obtained.

【0017】次に、本発明の他の実施の形態を図面を参
照して説明する。ここで、第2の実施形態を説明する前
に、参考例として、第1の実施形態の構成に加えて抵抗
102についてもスイッチによって切り替えることがで
きるようにした可変減衰回路について、図3を参照して
説明する。
Next, another embodiment of the present invention will be described with reference to the drawings. Here, before describing the second embodiment, as a reference example, see FIG. 3 for a variable attenuation circuit in which the resistor 102 can be switched by a switch in addition to the configuration of the first embodiment. I will explain.

【0018】図3の可変減衰回路では、図1に示した回
路の抵抗102に、容量110を介してトランジスタ1
11のエミッタが接続される。また、トランジスタ11
1のエミッタには、スイッチ112を介して電流源11
3も接続される。トランジスタ111のコレクタは、電
源供給端子117に接続されており、ベースは、抵抗1
14を介してバイアス電圧端子116に接続されるとと
もに容量115を介して接地されている。
In the variable attenuation circuit shown in FIG. 3, the transistor 1 is connected to the resistor 102 of the circuit shown in FIG.
Eleven emitters are connected. Also, the transistor 11
1 is connected to a current source 11 via a switch 112.
3 is also connected. The collector of the transistor 111 is connected to the power supply terminal 117, and the base is connected to the resistor 1
14 is connected to the bias voltage terminal 116 and grounded via the capacitor 115.

【0019】次に、この可変減衰回路に関し、スイッチ
106及びスイッチ112の切り替えによる2つの場合
について動作を説明する。
Next, the operation of the variable attenuation circuit in two cases by switching the switch 106 and the switch 112 will be described.

【0020】[スイッチ106がOFF、スイッチ11
2がONの場合]スイッチ106がOFFなので、トラ
ンジスタ104のエミッタが接地されず、トランジスタ
104には電流が流れない。したがって、入力信号は抵
抗101を経由する。また、スイッチ112はONなの
で、トランジスタ111のエミッタは接地される。よっ
て、抵抗114を介してベースがバイアスされたトラン
ジスタ111には電流が流れ、抵抗102は接地され
る。この場合、入力端子INと出力端子OUTの間は抵
抗101及び抵抗102からなる減衰回路のみとなり、
出力端子OUTの電圧振幅PVOUTは、PVOUT={R2
(R1+R2)}×PVINとなる。
[Switch 106 is OFF, switch 11
2 is ON] Since the switch 106 is OFF, the emitter of the transistor 104 is not grounded, and no current flows through the transistor 104. Therefore, the input signal passes through the resistor 101. Further, since the switch 112 is ON, the emitter of the transistor 111 is grounded. Therefore, a current flows through the transistor 111 whose base is biased via the resistor 114, and the resistor 102 is grounded. In this case, between the input terminal IN and the output terminal OUT, there is only an attenuation circuit including the resistors 101 and 102,
The voltage amplitude P VOUT of the output terminal OUT is P VOUT = {R 2 /
(R 1 + R 2 )} × P VIN

【0021】[スイッチ106がON、スイッチ112
がOFFの場合]スイッチ106はONなので、トラン
ジスタ104には電流が流れる。よって、入力端子IN
から入力された入力信号の一部は抵抗101を介して、
残りはトランジスタ104を介して出力される。また、
スイッチ112はOFFなので、トランジスタ111に
は電流が流れず、抵抗102は接地されないのでオープ
ンとなる。
[Switch 106 is ON, switch 112
Is OFF] Since the switch 106 is ON, a current flows through the transistor 104. Therefore, the input terminal IN
A part of the input signal input from the
The rest is output via the transistor 104. Also,
Since the switch 112 is OFF, no current flows through the transistor 111, and the resistor 102 is not grounded, so that it is open.

【0022】したがって、トランジスタ104を経由し
た信号と抵抗101を経由した信号とは、信号の合流点
で合成されて出力端子OUTから出力される。信号の合
成を行ったときの合成ロスはPVIN に対して十分小さい
ので、出力端子OUTの電圧振幅PVOUTは、PVOUT≒P
VIN となる。このように、スイッチ106及びスイッチ
112を切り替えることによって出力信号の電圧振幅を
変化させることができる。
Therefore, the signal passing through the transistor 104 and the signal passing through the resistor 101 are combined at the junction of the signal and output from the output terminal OUT. Since the combined loss when the signals are combined is sufficiently smaller than P VIN , the voltage amplitude P VOUT of the output terminal OUT is P VOUT ≒ P
It becomes VIN . Thus, by switching the switches 106 and 112, the voltage amplitude of the output signal can be changed.

【0023】次に、第2の実施の形態として、上述した
参考例におけるスイッチ106及びスイッチ112を具
体的な実用例で示したものを図面を参照して説明する。
図4は、本発明の第2の実施の形態にかかる可変減衰回
路の構成を示す図である。本実施の形態における可変減
衰回路は、図4に示すように、信号の入力端子INと出
力端子OUTの間に抵抗101と抵抗102とからなる
減衰回路が接続され、この減衰回路に信号経路を切り替
えることのできるバイパス回路が接続されることによっ
て構成されている。
Next, as a second embodiment, a specific practical example of the switch 106 and the switch 112 in the above-described reference example will be described with reference to the drawings.
FIG. 4 is a diagram illustrating a configuration of a variable attenuation circuit according to a second embodiment of the present invention. In the variable attenuation circuit according to the present embodiment, as shown in FIG. 4, an attenuation circuit including a resistor 101 and a resistor 102 is connected between a signal input terminal IN and an output terminal OUT, and a signal path is connected to the attenuation circuit. It is configured by connecting a switchable bypass circuit.

【0024】このバイパス回路はトランジスタ104を
含んで構成されており、このトランジスタ104のコレ
クタは電源供給端子108に、エミッタは容量105を
介して出力端子OUTにそれぞれ接続されている。さら
に、ベースは抵抗103を介して電源供給端子108に
接続されるとともに入力端子INに接続されている。ま
た、抵抗102には、容量110を介してトランジスタ
111のエミッタが接続される。トランジスタ111の
コレクタは、電源供給端子117に接続されており、ベ
ースは、抵抗114を介してバイアス電圧端子116に
接続されるとともに容量115を介して接地されてい
る。
The bypass circuit includes a transistor 104. The transistor 104 has a collector connected to the power supply terminal 108 and an emitter connected to the output terminal OUT via the capacitor 105. Further, the base is connected to the power supply terminal 108 via the resistor 103 and to the input terminal IN. The emitter of the transistor 111 is connected to the resistor 102 via the capacitor 110. The collector of the transistor 111 is connected to a power supply terminal 117, and the base is connected to a bias voltage terminal 116 via a resistor 114 and grounded via a capacitor 115.

【0025】トランジスタ104のエミッタにはトラン
ジスタ118のコレクタが接続されており、トランジス
タ118のベースにはコントロール電圧端子119が接
続されている。また、トランジスタ111のエミッタに
はトランジスタ120のコレクタが接続されており、ト
ランジスタ120のベースには参照電圧源121が接続
されている。そして、トランジスタ118のエミッタ及
びトランジスタ120のエミッタには、電流源122が
接続されている。
The collector of the transistor 118 is connected to the emitter of the transistor 104, and the control voltage terminal 119 is connected to the base of the transistor 118. The collector of the transistor 120 is connected to the emitter of the transistor 111, and the reference voltage source 121 is connected to the base of the transistor 120. The current source 122 is connected to the emitter of the transistor 118 and the emitter of the transistor 120.

【0026】次に、図面を参照してこの可変減衰回路の
動作を説明する。この可変減衰回路では、参照電圧源1
21の電圧値Vref に対してコントロール電圧端子11
9から入力される電圧値VCONTを変化させることで信号
の減衰量を切り替えているので、それぞれの場合につい
て動作を説明する。
Next, the operation of the variable attenuation circuit will be described with reference to the drawings. In this variable attenuation circuit, the reference voltage source 1
Control voltage terminal 11 against 21 the voltage value V ref of
Since the amount of signal attenuation is switched by changing the voltage value V CONT input from No. 9, the operation will be described in each case.

【0027】[VCONT<Vref の場合]VCONTの値がV
ref の値よりも小さいときには、トランジスタ118は
OFFとなり、トランジスタ120はONとなる。トラ
ンジスタ118がOFFなのでトランジスタ104もO
FFになり、入力信号は抵抗101を経由する。また、
トランジスタ120がONなのでトランジスタ111も
ONとなり、抵抗102はアナログ的に接地される。よ
って、入力端子INと出力端子OUTの間は抵抗101
及び抵抗102からなる減衰回路のみとなり、出力端子
OUTの電圧振幅PVOUTは、PVOUT={R2/(R1+R
2)}×PVINとなる。
[When V CONT <V ref ] When the value of V CONT is V
When the value is smaller than the value of ref , the transistor 118 is turned off and the transistor 120 is turned on. Since transistor 118 is OFF, transistor 104 is also O
It becomes an FF, and the input signal passes through the resistor 101. Also,
Since the transistor 120 is ON, the transistor 111 is also ON, and the resistor 102 is grounded in an analog manner. Therefore, a resistor 101 is connected between the input terminal IN and the output terminal OUT.
And an attenuation circuit consisting of the resistor 102, and the voltage amplitude P VOUT of the output terminal OUT is P VOUT = PR 2 / (R 1 + R
2 )} × P VIN .

【0028】[VCONT>Vref の場合]VCONTの値がV
ref の値よりも大きいときには、トランジスタ118は
ONとなり、トランジスタ120はOFFとなる。トラ
ンジスタ118がONなのでトランジスタ104もON
になり、入力信号の一部は抵抗101を介して、残りは
トランジスタ104を介して出力される。また、トラン
ジスタ120がOFFなのでトランジスタ111もOF
Fとなり、抵抗102は接地されずオープンとなる。し
たがって、トランジスタ104を介した信号と抵抗10
1を介した信号とは、信号の合流点で合成されて出力さ
れる。このときの合成ロスはPVIN に対して十分小さい
ので、出力端子OUTの電圧振幅PVOUTは、PVOUT≒P
VIN となる。したがって、参照電圧源121の電圧値V
ref に対してコントロール電圧端子119から入力され
る電圧値VCONTを変化させることで信号の減衰量を容易
に切り替えることができる。
[When V CONT > V ref ] When the value of V CONT is V
When the value is larger than the value of ref , the transistor 118 is turned on and the transistor 120 is turned off. Since transistor 118 is ON, transistor 104 is also ON
, And part of the input signal is output via the resistor 101 and the rest is output via the transistor 104. Further, since the transistor 120 is OFF, the transistor 111 is also turned off.
F, the resistor 102 is opened without being grounded. Therefore, the signal via the transistor 104 and the resistance 10
The signal via 1 is synthesized and output at the junction of the signals. Since the combined loss at this time is sufficiently smaller than P VIN , the voltage amplitude P VOUT of the output terminal OUT is P VOUT ≒ P
It becomes VIN . Therefore, the voltage value V of the reference voltage source 121
By changing the voltage value V CONT input from the control voltage terminal 119 with respect to ref , the amount of signal attenuation can be easily switched.

【0029】[0029]

【発明の効果】本発明によれば、回路が抵抗とトランジ
スタで構成されているため、高周波信号に適した可変減
衰回路のIC化が容易にできる。また、第1及び第2の
抵抗の抵抗値によって減衰量が決められるので、大きな
減衰量比を得ることができる。
According to the present invention, since the circuit is composed of a resistor and a transistor, it is easy to make a variable attenuation circuit suitable for high-frequency signals into an IC. Further, since the amount of attenuation is determined by the resistance values of the first and second resistors, a large attenuation amount ratio can be obtained.

【0030】また、第1及び第2の抵抗からなり入出力
端子間に設けられた減衰回路と、コントロール電圧入力
端子と、参照電圧源とを有し、コントロール電圧の電圧
値により減衰量を切り替えるようにしたので、スイッチ
を用いることなく、コントロール電圧によって容易に減
衰量を切り替えることができる。
Further, the control circuit includes an attenuating circuit comprising first and second resistors and provided between the input and output terminals, a control voltage input terminal, and a reference voltage source, and switches the amount of attenuation according to the voltage value of the control voltage. With this configuration, the amount of attenuation can be easily switched by the control voltage without using a switch.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の第1の実施の形態にかかる可変減衰
回路の構成を示す図である。
FIG. 1 is a diagram showing a configuration of a variable attenuation circuit according to a first embodiment of the present invention.

【図2】 本発明の第1の実施の形態においてスイッチ
の操作による出力電圧信号の振幅の変化を示す図であ
る。
FIG. 2 is a diagram showing a change in amplitude of an output voltage signal due to operation of a switch in the first embodiment of the present invention.

【図3】 本発明の第2の実施の形態にかかる可変減衰
回路の構成を示す図である。
FIG. 3 is a diagram illustrating a configuration of a variable attenuation circuit according to a second embodiment of the present invention.

【図4】 本発明の第3の実施の形態にかかる可変減衰
回路の構成を示す図である。
FIG. 4 is a diagram illustrating a configuration of a variable attenuation circuit according to a third embodiment of the present invention.

【図5】 従来の可変減衰回路の構成例を示す図であ
る。
FIG. 5 is a diagram illustrating a configuration example of a conventional variable attenuation circuit.

【符号の説明】[Explanation of symbols]

101,102,105…抵抗、103…バイアス電圧
入力端子、104…電源供給端子、106…トランジス
タ、107…容量、108…スイッチ、109…電流
源。
101, 102, 105: resistor, 103: bias voltage input terminal, 104: power supply terminal, 106: transistor, 107: capacitance, 108: switch, 109: current source.

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5J026 AA00 5J098 AA02 AC05 AC09 AC10 AC13 AC19 AC27 AD15 AD17 AD26 EA09 5J100 AA03 AA25 BA02 BB01 BB09 BB11 BB15 BB21 BC03 CA01 CA11 CA18 CA21 CA23 EA02 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5J026 AA00 5J098 AA02 AC05 AC09 AC10 AC13 AC19 AC27 AD15 AD17 AD26 EA09 5J100 AA03 AA25 BA02 BB01 BB09 BB11 BB15 BB21 BC03 CA01 CA11 CA18 CA21 CA23 EA02

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 入力端子と出力端子の間に接続された第
1の抵抗と、 一端が前記出力端子に接続され他端が接地されている第
2の抵抗と、 コレクタが電源供給端子に接続され、エミッタが容量を
介して前記出力端子に接続され、ベースがバイアスさ
れ、かつ前記入力端子に接続されたトランジスタと、 一端がスイッチを介して前記エミッタに接続され他端が
接地された電流源とを有することを特徴とする可変減衰
回路。
1. A first resistor connected between an input terminal and an output terminal, a second resistor having one end connected to the output terminal and the other end grounded, and a collector connected to a power supply terminal. A transistor having an emitter connected to the output terminal via a capacitor, a base biased, and connected to the input terminal; and a current source having one end connected to the emitter via a switch and the other end grounded. And a variable attenuation circuit.
【請求項2】 入力端子と出力端子の間に接続された第
1の抵抗と、 一端が前記出力端子に接続され他端が第1の容量の一端
に接続されている第2の抵抗と、 コレクタが第1の電源供給端子に接続され、エミッタが
第2の容量を介して前記出力端子に接続され、ベースが
バイアスされ、かつ前記入力端子に接続された第1のト
ランジスタと、 一端が第1のスイッチを介して前記エミッタに接続され
他端が接地された第1の電流源と、 コレクタが第2の電源供給端子に接続され、エミッタが
前記第1の容量の他端に接続され、ベースがバイアスさ
れ、かつ第3の容量を介して接地されている第2のトラ
ンジスタと、 一端が第2のスイッチを介して前記第2のトランジスタ
のエミッタに接続され他端が接地された第2の電流源と
を有することを特徴とする可変減衰回路。
A first resistor connected between the input terminal and the output terminal; a second resistor having one end connected to the output terminal and the other end connected to one end of the first capacitor; A first transistor having a collector connected to the first power supply terminal, an emitter connected to the output terminal via a second capacitor, a base biased, and a first transistor connected to the input terminal; A first current source connected to the emitter via one switch and the other end grounded; a collector connected to a second power supply terminal; an emitter connected to the other end of the first capacitor; A second transistor whose base is biased and grounded via a third capacitor; and a second transistor having one end connected to the emitter of the second transistor via a second switch and the other end grounded. Having a current source Variable attenuation circuit to butterflies.
【請求項3】 入力端子と出力端子の間に接続された第
1の抵抗と、 一端が前記出力端子に接続され他端が第1の容量の一端
に接続された第2の抵抗と、 コレクタが電源供給端子に接続され、エミッタが第2の
容量を介して前記出力端子に接続され、ベースがバイア
スされ、かつ前記入力端子に接続されている第1のトラ
ンジスタと、 コレクタが前記電源供給端子に接続され、エミッタが前
記第1の容量の他端に接続され、ベースがバイアスさ
れ、かつ第3の容量を介して接地されている第2のトラ
ンジスタと、 コレクタが前記第1のトランジスタのエミッタに接続さ
れ、ベースがコントロール電圧入力端子に接続された第
3のトランジスタと、 コレクタが前記第2のトランジスタのエミッタに接続さ
れ、エミッタが前記第3のトランジスタのエミッタに接
続された第4のトランジスタと、 一端が前記第4のトランジスタのベースに接続され他端
が接地された参照電圧源と、 一端が前記第3のトランジスタのエミッタに接続される
とともに第4のトランジスタのエミッタに接続され他端
が接地された電流源とを有することを特徴とする可変減
衰回路。
3. A first resistor connected between an input terminal and an output terminal, a second resistor having one end connected to the output terminal and the other end connected to one end of a first capacitor, and a collector. Is connected to the power supply terminal, the emitter is connected to the output terminal via the second capacitor, the base is biased, and the first transistor is connected to the input terminal; and the collector is the power supply terminal. A second transistor having an emitter connected to the other end of the first capacitor, a base biased, and grounded through a third capacitor, and a collector connected to the emitter of the first transistor. A third transistor having a base connected to the control voltage input terminal, a collector connected to the emitter of the second transistor, and an emitter connected to the third transistor. A fourth transistor connected to the emitter of the fourth transistor, a reference voltage source having one end connected to the base of the fourth transistor and the other end grounded, one end connected to the emitter of the third transistor, A current source connected to the emitter of the fourth transistor and having the other end grounded.
JP2000126207A 2000-04-26 2000-04-26 Variable attenuation circuit Pending JP2001308668A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000126207A JP2001308668A (en) 2000-04-26 2000-04-26 Variable attenuation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000126207A JP2001308668A (en) 2000-04-26 2000-04-26 Variable attenuation circuit

Publications (1)

Publication Number Publication Date
JP2001308668A true JP2001308668A (en) 2001-11-02

Family

ID=18636028

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000126207A Pending JP2001308668A (en) 2000-04-26 2000-04-26 Variable attenuation circuit

Country Status (1)

Country Link
JP (1) JP2001308668A (en)

Similar Documents

Publication Publication Date Title
JP2004534470A (en) Low noise amplifier circuit
JP2004534470A5 (en)
US6683511B2 (en) Controllable attenuator
JP2007014036A (en) Low voltage amplifier
US7667541B2 (en) Amplifier circuit and wireless communication device
US6310508B1 (en) High frequency switch
US6987422B2 (en) Equal phase multiple gain state amplifier
JP2008271202A (en) Low noise amplifier circuit with gain switching
US6093981A (en) Switching of a capacitor on a mutually exclusive selected one of a plurality of integrated amplifiers
JP2001308668A (en) Variable attenuation circuit
JP2606165B2 (en) Impedance matching circuit
JP3225527B2 (en) Delay circuit
JPH11346125A (en) Srpp circuit
US9407220B1 (en) Digitally controlled variable transductance stage for microwave mixers and amplifiers
JPH10126215A (en) Variable attenuator
RU2053592C1 (en) Amplifier
KR20020089226A (en) A voltage controlled oscillator using complimentary transistors
US6535064B2 (en) Current-feedback amplifier exhibiting reduced distortion
JP3617377B2 (en) Input switching type amplifier and frequency switching type oscillator using the same
JPH0572129B2 (en)
JP2003283269A (en) Differential amplifier
JP3461540B2 (en) Memory cell
JP3589437B2 (en) Power amplifier
FI87029C (en) Broadband active RF circuit
JPH06224692A (en) Method and circuit for obtaining impedance, and impedance circuit

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031208

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040106