JP2001308396A - Peltier element drive circuit - Google Patents

Peltier element drive circuit

Info

Publication number
JP2001308396A
JP2001308396A JP2000123127A JP2000123127A JP2001308396A JP 2001308396 A JP2001308396 A JP 2001308396A JP 2000123127 A JP2000123127 A JP 2000123127A JP 2000123127 A JP2000123127 A JP 2000123127A JP 2001308396 A JP2001308396 A JP 2001308396A
Authority
JP
Japan
Prior art keywords
voltage
circuit
polarity
terminal
amplifier circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000123127A
Other languages
Japanese (ja)
Inventor
Katsuhiko Hakomori
克彦 箱守
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2000123127A priority Critical patent/JP2001308396A/en
Publication of JP2001308396A publication Critical patent/JP2001308396A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Semiconductor Lasers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a Peltier element drive circuit for controlling the temperature of a laser diode, which is smaller with less noise. SOLUTION: Two totem pole circuits are provided where constant-current source electrodes of first-polarity active element and second-polarity active element are connected between a high-voltage side constant voltage terminal and a low-voltage side constant voltage terminal, one being earth. A Peltier element is provided between the connection points of constant-current electrode, and the direction and value of electric current of the Peltier element is controlled based on the fact whether an input voltage is higher/lower than a half of the voltage of high-voltage side constant voltage terminal and low-voltage side constant voltage terminal.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、光通信において電
気信号を光信号に変換するレーザ・ダイオードの発振波
長を一定に制御するペルチェ素子に電流を供給するペル
チェ素子駆動回路に係り、特に、実質的に単一電源でペ
ルチェ素子を駆動することが可能で、且つ、発生する雑
音レベルが低いペルチェ素子駆動回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a Peltier device driving circuit for supplying a current to a Peltier device for controlling an oscillation wavelength of a laser diode for converting an electric signal into an optical signal in an optical communication to be constant. The present invention relates to a Peltier element driving circuit capable of driving a Peltier element with a single power supply and generating a low noise level.

【0002】日本においては、おおよそ1965年に実
用化の緒についた電気信号によるデジタル伝送方式は、
おおよそ1980年頃にアナログ伝送方式にとって代わ
って帰還回線を構成する主要な伝送方式になった。
[0002] In Japan, a digital transmission method using electric signals, which was put into practical use in about 1965,
Around 1980, the analog transmission system became the main transmission system constituting a return line.

【0003】一方、光信号によるデジタル伝送方式は、
電気信号によるデジタル伝送方式が主要な伝送方式とし
ての地位を確保したのと同じ頃に実用化の緒につき、1
980年代の後半には帰還回線における主要な伝送方式
の座を占めるようになった。
On the other hand, a digital transmission method using an optical signal is as follows.
At the same time that the digital transmission method using electric signals secured its position as the main transmission method,
In the latter half of the 980s, it became the dominant transmission system on the return line.

【0004】本来、光ファイバ・ケーブルは広帯域であ
るので、電気・光変換素子や光・電気変換素子の高速化
とあいまって、光デジタル伝送方式は大容量伝送システ
ムに好適な方式として成長してきたが、単一波長伝送に
よる大容量化は限界に近づきつつある。
[0004] Since optical fiber cables are originally broadband, the optical digital transmission system has grown as a system suitable for a large-capacity transmission system in combination with an increase in the speed of an electric-optical conversion element or an optical-electrical conversion element. However, capacity increase by single wavelength transmission is approaching its limit.

【0005】一方、マルチメディア時代の到来、特に、
最近のインターネットの急速な普及に伴ってより一層大
容量な光デジタル伝送方式の実現が急務となっている。
On the other hand, with the arrival of the multimedia age,
With the recent rapid spread of the Internet, there is an urgent need to realize an optical digital transmission system having an even larger capacity.

【0006】かねてより、1本の光ファイバ・ケーブル
で単一の波長の光信号を伝送する単一波長伝送方式と、
1本の光ファイバ・ケーブルに複数の波長の光信号を多
重化して伝送を行なう波長多重伝送方式の双方の開発が
並行して行なわれてきたが、上記のような背景の下、伝
送需要の急激な伸長に対処するために波長多重伝送方式
(一般に,「WDM方式」と呼ばれる。「WDM」は
「Wavelength DivisionMultplexing 」の頭文字をとっ
た略語である。)の本格的な実用化に拍車がかかってい
る。
A single-wavelength transmission system for transmitting a single-wavelength optical signal over a single optical fiber cable;
The development of the wavelength division multiplexing transmission system for multiplexing and transmitting optical signals of a plurality of wavelengths on one optical fiber cable has been carried out in parallel. In order to cope with the rapid expansion, the wavelength multiplex transmission system (generally called “WDM system”. “WDM” is an abbreviation that stands for “Wavelength Division Multplexing”). It depends.

【0007】しかも、所要伝送容量の急増に対処するた
めに、約1,500ナノ・メートル(「ナノ」は10-9
である。)近傍の波長域において、約0.5ナノ・メー
トルのオーダーの波長間隔で波長多重する必要がある。
Furthermore, in order to cope with a sudden increase in required transmission capacity, about 1,500 nanometers (“nano” is 10 −9)
It is. ) It is necessary to multiplex wavelengths at wavelength intervals on the order of about 0.5 nanometers in a nearby wavelength range.

【0008】ところで、一般にレーザ・ダイオードの発
振波長は温度によって変わるという特性があり、その温
度係数は約0.1ナノ・メートル/℃である。
[0008] In general, the oscillation wavelength of a laser diode has the characteristic of changing with temperature, and its temperature coefficient is about 0.1 nanometer / ° C.

【0009】従って、約0.5ナノ・メートルのオーダ
ーの波長間隔で波長多重する場合には、レーザ・ダイオ
ード・チップの温度を1℃程度の変動に抑圧する必要が
ある。
Therefore, when wavelength multiplexing is performed at wavelength intervals on the order of about 0.5 nanometer, it is necessary to suppress the temperature of the laser diode chip to a fluctuation of about 1 ° C.

【0010】上記程度にレーザ・ダイオードの温度制御
をするために、ペルチェ素子の吸熱側の電極に接してい
るセラミック板にレーザ・ダイオードのチップを接着し
て同一のパッケージにハウジングし、ペルチェ素子に流
す電流の方向と電流値によってレーザ・ダイオードの温
度を制御するのが通常である。そして、ペルチェ素子に
流す電流はアンペアのオーダーが必要になる。
In order to control the temperature of the laser diode to the extent described above, the chip of the laser diode is bonded to a ceramic plate that is in contact with the electrode on the heat absorption side of the Peltier element and is housed in the same package. Usually, the temperature of the laser diode is controlled by the direction and value of the flowing current. The current flowing through the Peltier device needs to be on the order of amperes.

【0011】従って、ペルチェ素子に電流を供給する駆
動回路の大型化という問題と、ペルチェ素子自体と駆動
回路からの雑音の発生という問題が生ずる恐れがある。
この意味で、小型化が可能で、発生する雑音レベルが低
いペルチェ素子駆動回路の実用化が重要である。
Therefore, there is a possibility that a problem arises in that a drive circuit for supplying a current to the Peltier element becomes large and that noise is generated from the Peltier element itself and the drive circuit.
In this sense, it is important to commercialize a Peltier device drive circuit that can be reduced in size and generates a low noise level.

【0012】[0012]

【従来の技術】図7は、従来のペルチェ素子駆動回路
(その1)で、駆動パルスのデューティ比を制御するこ
とによってペルチェ素子の吸熱及び発熱を制御する、パ
ルス幅変調(よく「PWM」方式と呼ばれる。「PW
M」は「Pulse Width Modulationの頭文字による略語で
ある。)方式の構成の概略を示している。
2. Description of the Related Art FIG. 7 shows a conventional Peltier device driving circuit (part 1) in which a pulse width modulation (often referred to as a "PWM" system) controls heat absorption and heat generation of a Peltier device by controlling a duty ratio of a driving pulse. "PW
"M" is an abbreviation of "Pulse Width Modulation".

【0013】図7において、1はペルチェ素子、2はペ
ルチェ素子に直列に接続される抵抗、101は駆動パル
スの論理レベルを反転するインバータ、102乃至10
5は、例えば、供給されるパルスの論理レベルが“1”
の時に開放になり、供給されるパルスの論理レベルが
“0”の時に短絡になるスイッチである。
In FIG. 7, 1 is a Peltier element, 2 is a resistor connected in series with the Peltier element, 101 is an inverter for inverting the logic level of the drive pulse, and 102 to 10
5 is, for example, the logic level of the supplied pulse is “1”
The switch is opened when the logic level is "0" and short-circuited when the logic level of the supplied pulse is "0".

【0014】スイッチの動作を上記のように定義すれ
ば、図7は、該駆動パルスの論理レベルが“1”の時を
示している。即ち、駆動パルスの論理レベルが“1”で
あればインバータ101の出力の論理レベルは“0”で
あるから、スイッチ103及び104が短絡になり、ス
イッチ102及び105が開放になるので、この時には
図7において細い実線の矢印で示している方向にペルチ
ェ電流が流れる。
If the operation of the switch is defined as above, FIG. 7 shows a case where the logic level of the drive pulse is "1". That is, if the logical level of the drive pulse is "1", the logical level of the output of the inverter 101 is "0", so that the switches 103 and 104 are short-circuited and the switches 102 and 105 are open. In FIG. 7, a Peltier current flows in a direction indicated by a thin solid line arrow.

【0015】一方、該駆動パルスの論理レベルが“0”
になると、インバータ101の出力の論理レベルが
“1”になるから、スイッチ102及び105が短絡に
なり、スイッチ103及び104が開放になって、図7
において細い実線の矢印で示している方向とは逆方向に
ペルチェ電流が流れる。
On the other hand, the logic level of the drive pulse is "0".
7, the logical level of the output of the inverter 101 becomes “1”, so that the switches 102 and 105 are short-circuited, and the switches 103 and 104 are opened.
, A Peltier current flows in a direction opposite to the direction indicated by the thin solid arrow.

【0016】ペルチェ素子は、ビスマス・テルルを基本
材料とするP型半導体とN型半導体を金属電極を介して
接合して構成されている。そして、N型半導体からP型
半導体側に電流を流すと、P型半導体とN型半導体の接
合部では電子のエネルギー・レベルが高い状態から低い
状態に遷移して周囲の結晶格子の振動エネルギーを吸収
するので吸熱量が増加して温度を低下させる。
The Peltier element is formed by joining a P-type semiconductor and a N-type semiconductor, which are basically made of bismuth tellurium, via metal electrodes. When a current flows from the N-type semiconductor to the P-type semiconductor, at the junction between the P-type semiconductor and the N-type semiconductor, the energy level of electrons transitions from a high state to a low state, and the vibration energy of the surrounding crystal lattice is reduced. Absorption increases the amount of heat absorbed and lowers the temperature.

【0017】一方、P型半導体からN型半導体側に電流
を流すと、該接合部では電子のエネルギー・レベルが低
い状態から高い状態に遷移して周囲の結晶格子に振動エ
ネルギーを供給するので吸熱量が減少して温度を上昇さ
せる。
On the other hand, when a current flows from the P-type semiconductor to the N-type semiconductor side, the energy level of electrons transitions from a low state to a high state at the junction and supplies vibration energy to the surrounding crystal lattice, so that the energy is absorbed. The amount of heat decreases and the temperature rises.

【0018】従って、上記の如く該駆動パルスによって
ペルチェ素子1の電流の方向を制御する方式によれば、
該駆動パルスのデューティ比が50%の時には吸熱量の
増減がバランスして、該接合部の温度変化がなく、該駆
動パルスのデューティ比を50%より増減させると、該
接合部の温度は該増減に応じて上昇又は下降する。
Therefore, according to the method of controlling the direction of the current of the Peltier element 1 by the drive pulse as described above,
When the duty ratio of the drive pulse is 50%, the increase / decrease in the amount of absorbed heat is balanced, and there is no change in the temperature of the junction. When the duty ratio of the drive pulse is increased / decreased from 50%, the temperature of the junction becomes the same. It rises or falls according to the increase or decrease.

【0019】ペルチェ素子の上記特性を使用して、該駆
動パルスのデューティ比を温度センサ又はレーザ・ダイ
オードの発振波長センサの出力によって制御することに
よって、レーザ・ダイオードの発振波長を安定化するこ
とができる。
By using the above characteristics of the Peltier element to stabilize the oscillation wavelength of the laser diode by controlling the duty ratio of the driving pulse by the output of the temperature sensor or the oscillation wavelength sensor of the laser diode. it can.

【0020】しかも、ペルチェ素子駆動回路を単一電源
の回路にすることが容易である。
Moreover, it is easy to make the Peltier element drive circuit a single power supply circuit.

【0021】図9は、従来のペルチェ素子駆動回路(そ
の2)で、直流の入力電圧によってペルチェ電流を制御
する方式の概要を示している。
FIG. 9 schematically shows a method of controlling a Peltier current by a DC input voltage in a conventional Peltier device driving circuit (No. 2).

【0022】図9において、1はペルチェ素子、2はペ
ルチェ素子1に直列に接続される抵抗、101は入力さ
れる信号の論理レベルを反転するインバータ、106は
入力電圧の値を判定して論理レベル“1”又は“0”の
信号を出力する電圧判定回路、107及び108は該入
力電圧の値によって電流を制御される電流源、109及
び110は、例えば、供給される信号の論理レベルが
“1”の時に開放になり、供給される信号の論理レベル
が“0”の時に短絡になるスイッチである。
In FIG. 9, 1 is a Peltier element, 2 is a resistor connected in series to the Peltier element 1, 101 is an inverter for inverting the logic level of an input signal, and 106 is a logic for judging the value of the input voltage. A voltage determination circuit that outputs a signal of level “1” or “0”, 107 and 108 are current sources whose current is controlled by the value of the input voltage, and 109 and 110 are, for example, logic levels of supplied signals. This switch is opened when the signal is “1” and short-circuited when the logic level of the supplied signal is “0”.

【0023】スイッチの動作を上記のように定義すれ
ば、図9は、電圧判定回路106の出力の論理レベルが
“1”の時を示している。即ち、電圧判定回路106の
出力の論理レベルが“1”であればインバータ101の
出力の論理レベルは“0”であるから、スイッチ110
が短絡になり、スイッチ109が開放になるので、この
時には図9において細い実線の矢印で示している方向に
ペルチェ電流が流れる。
If the operation of the switch is defined as described above, FIG. 9 shows a case where the logic level of the output of the voltage judgment circuit 106 is "1". That is, if the logic level of the output of the voltage determination circuit 106 is “1”, the logic level of the output of the inverter 101 is “0”.
Is short-circuited, and the switch 109 is opened. At this time, a Peltier current flows in the direction indicated by the thin solid arrow in FIG.

【0024】一方、電圧判定回路106の出力の論理レ
ベルがが“0”になると、インバータ101の出力の論
理レベルが“1”になるから、スイッチ109が短絡に
なり、スイッチ110が開放になって、図7において細
い実線の矢印で示している方向とは逆方向にペルチェ電
流が流れる。
On the other hand, when the logic level of the output of the voltage judgment circuit 106 becomes "0", the logic level of the output of the inverter 101 becomes "1", so that the switch 109 is short-circuited and the switch 110 is opened. Therefore, the Peltier current flows in the direction opposite to the direction shown by the thin solid line arrow in FIG.

【0025】従って、該入力電圧が所定の電圧より高い
か低いかによってスイッチ109又は110の一方を短
絡にして、該入力電圧の値によって電流源107又は1
08の電流を制御することによってペルチェ素子の吸熱
量を制御することができる。
Therefore, depending on whether the input voltage is higher or lower than a predetermined voltage, one of the switches 109 or 110 is short-circuited, and the current source 107 or 1 is switched depending on the value of the input voltage.
By controlling the current 08, the amount of heat absorbed by the Peltier element can be controlled.

【0026】そして、該入力電圧の値を温度センサ又は
レーザ・ダイオードの発振波長センサの出力によって制
御することによって、レーザ・ダイオードの発振波長を
安定化することができる。
Then, the oscillation wavelength of the laser diode can be stabilized by controlling the value of the input voltage by the output of the temperature sensor or the oscillation wavelength sensor of the laser diode.

【0027】しかも、直流電圧によってペルチェ電流を
制御するので、ペルチェ素子駆動回路が発生する雑音レ
ベルが低いという利点を有する。
Further, since the Peltier current is controlled by the DC voltage, there is an advantage that the noise level generated by the Peltier element driving circuit is low.

【0028】[0028]

【発明が解決しようとする課題】しかし、図7の構成に
も図9の構成にも問題がある。
However, both the configuration of FIG. 7 and the configuration of FIG. 9 have problems.

【0029】まず、図7の構成の問題点は、パルス駆動
によってアンペアのオーダー電流をスイッチングするた
めに、発生する雑音のレベルが非常に高いということで
ある。即ち、ペルチェ素子駆動回路が発生する雑音が光
変換をすべきデータを処理する回路に漏れ込むとデータ
の符号誤りの原因になる恐れが生じ、レーザ・ダイオー
ドの駆動回路に漏れ込むとレーザ・ダイオードの発振出
力が該雑音によって変調されて、やはり、符号誤りの原
因になる恐れが生ずる。特に、電界吸収型光変調器にお
いては雑音の影響が大きい。
First, the problem with the configuration shown in FIG. 7 is that the level of noise generated is extremely high because an ampere-order current is switched by pulse driving. That is, if the noise generated by the Peltier element driving circuit leaks into the circuit for processing data to be converted into light, it may cause a code error in the data. Is modulated by the noise, again causing a code error. In particular, the effect of noise is large in an electroabsorption optical modulator.

【0030】図8は、電界吸収型変調器におけるペルチ
ェ素子による温度制御の概要を示す図である。
FIG. 8 is a diagram showing an outline of temperature control by a Peltier element in the electro-absorption modulator.

【0031】図8において、121はペルチェ素子を内
蔵する電界吸収型変調器のモジュール、122は電界吸
収型変調器を構成する半導体チップ、123は半導体チ
ップ122内に形成されている電界吸収効果を有するダ
イオード、124は半導体チップ122内に形成されて
いるレーザ・ダイオード、125はペルチェ素子で、半
導体チップ122はモノ・リシックであり、ペルチェ素
子125の吸熱側電極に接合されているセラミック基板
上にダイ・ボンディングされている。
In FIG. 8, reference numeral 121 denotes a module of an electro-absorption modulator incorporating a Peltier element, 122 denotes a semiconductor chip constituting the electro-absorption modulator, and 123 denotes an electro-absorption effect formed in the semiconductor chip 122. Diode, 124 is a laser diode formed in the semiconductor chip 122, 125 is a Peltier element, the semiconductor chip 122 is monolithic, and is mounted on a ceramic substrate joined to the heat absorbing side electrode of the Peltier element 125. Die bonded.

【0032】又、127は光変換すべきデータを処理す
る変調信号源、128はレーザ・ダイオードに駆動電流
を供給するレーザ・ダイオード駆動電流源(図では「L
D駆動電流源」と略記している。「LD」は「Laser Di
ode 」の頭文字による略語である。)である。
Reference numeral 127 denotes a modulation signal source for processing data to be optically converted, and 128 denotes a laser diode drive current source ("L" in the figure) for supplying a drive current to the laser diode.
D drive current source ". "LD" stands for "Laser Di
ode is an abbreviation for the acronym. ).

【0033】上記構成の電界吸収型変調器における変調
動作は以下のようなものである。
The modulation operation in the electro-absorption modulator having the above configuration is as follows.

【0034】即ち、レーザ・ダイオード124にはレー
ザ・ダイオード駆動電流源128によって直流駆動され
ており、電界吸収効果を有するダイオード123に対し
てバルク内の導波路を介して直流光を供給している。
That is, the laser diode 124 is DC-driven by a laser diode drive current source 128, and supplies DC light to the diode 123 having an electric absorption effect via a waveguide in a bulk. .

【0035】一方、逆バイアス素子である電界吸収効果
を有するダイオード123には変調信号源127から光
変換すべきデータが供給されており、電界吸収効果を有
するダイオード123は該データの論理レベルに応じて
レーザ・ダイオード124から供給される該直流光の波
長をシフトすることによって強度変調を行なっている。
On the other hand, data to be optically converted is supplied from the modulation signal source 127 to the diode 123 having an electric field absorption effect, which is a reverse bias element, and the diode 123 having the electric field absorption effect according to the logic level of the data. The intensity modulation is performed by shifting the wavelength of the DC light supplied from the laser diode 124.

【0036】従って、電界吸収効果を有するダイオード
123は印加される電界に極めて敏感であり、ペルチェ
電流のスイッチングによる雑音によって誤変調即ち符号
誤りや変調波形の劣化を生じさせる恐れがある。この他
にも、ペルチェ素子駆動回路から変調信号源127やレ
ーザ・ダイオード駆動電流源128にペルチェ電流のス
イッチングによる雑音が漏れ込むことによって符号誤り
が生ずる恐れがある。
Therefore, the diode 123 having the electric field absorption effect is extremely sensitive to an applied electric field, and may cause erroneous modulation, that is, a code error or deterioration of a modulation waveform, due to noise due to Peltier current switching. In addition, there is a possibility that a code error may occur due to leakage of noise due to Peltier current switching from the Peltier element driving circuit to the modulation signal source 127 or the laser diode driving current source 128.

【0037】次いで、図9の構成の場合、ペルチェ素子
1を抵抗2を介してアースに接続して使用するには、正
の電源VCCと負の電源VEEの2つの電源が必要になる。
何回も説明しているように、ペルチェ素子の駆動電流は
アンペアのオーダーであるので、2つの電源を必要とす
ることはペルチェ素子駆動回路の大型化を意味する。
Next, in the case of the configuration shown in FIG. 9, in order to use the Peltier element 1 connected to the ground via the resistor 2, two power supplies of a positive power supply V CC and a negative power supply V EE are required. .
As described many times, the drive current of the Peltier element is on the order of amperes, so that the need for two power supplies means an increase in the size of the Peltier element drive circuit.

【0038】尚、負電源VEEの代わりにアースとし、ペ
ルチェ素子1と抵抗2の接続先の電圧を(1/2)VCC
とすれば単一電源化できるかに見えるが、(1/2)V
CCを発生する回路もペルチェ電流を流し込んだり流し出
したりすることが可能な1つの電源で構成する必要があ
り、結局2電源の回路になる。
[0038] Incidentally, the ground instead of the negative power supply V EE, the voltage of the connection destination of the Peltier element 1 and the resistor 2 (1/2) V CC
It seems that a single power supply can be used, but (1/2) V
The circuit that generates CC also needs to be configured with one power supply capable of flowing in and out of the Peltier current, and eventually becomes a circuit of two power supplies.

【0039】本発明は、かかる問題点に鑑み、ペルチェ
素子駆動回路に係り、特に、単一電源でペルチェ素子を
駆動することが可能で、且つ、発生する雑音レベルが低
い単一電源ペルチェ素子駆動回路を提供することを目的
とする。
In view of the above problems, the present invention relates to a Peltier device driving circuit, and more particularly, to a Peltier device driving device capable of driving a Peltier device with a single power source and generating a low noise level. It is intended to provide a circuit.

【0040】[0040]

【課題を解決するための手段】第一の発明は、正電源
(電圧=VCC)とアースとの間に、第一の極性の能動素
子と第二の極性の能動素子の定電流特性を有する端子を
接続した2つのトーテム・ポール回路を構成し、定電流
特性を有する端子の接続点間にペルチェ素子を配置し、
入力電圧として直流電圧を供給し、入力電圧が(1/
2)VCCに等しい時には、2つのトーテム・ポール回路
を構成する4つの能動素子を遮断状態にし、入力電圧が
(1/2)VCCより高い時には、第一のトーテム・ポー
ル回路の正電源側の第一の極性の能動素子と第二のトー
テム・ポール回路のアース側の第二の極性の能動素子を
導通状態にし、第二のトーテム・ポール回路の正電源側
の第一の極性の能動素子と第一のトーテム・ポール回路
のアース側の第二の極性の能動素子を遮断状態にし、入
力電圧が(1/2)VCCより低い時には、第一のトーテ
ム・ポール回路のアース側の第二の極性の能動素子と第
二のトーテム・ポール回路の正電源側の第一の極性の能
動素子を導通状態にし、第一のトーテム・ポール回路の
正電源側の第一の極性の能動素子と第二のトーテム・ポ
ール回路のアース側の第二の極性の能動素子を遮断状態
にするペルチェ素子駆動回路の構成である。
SUMMARY OF THE INVENTION The first invention, between a positive power supply (voltage = V CC) and ground, a constant current characteristic of the first polarity of the active element and the second polarity of the active device Configuring two totem-pole circuits connected to terminals having a Peltier element between the connection points of the terminals having constant current characteristics,
DC voltage is supplied as the input voltage, and the input voltage is (1 /
2) When it is equal to V CC , the four active elements constituting the two totem pole circuits are turned off. When the input voltage is higher than (() V CC , the positive power supply of the first totem pole circuit is turned off. The first polarity active element on the ground side of the second totem pole circuit and the second polarity active element on the ground side of the second totem pole circuit are made conductive, and the first polarity active element on the positive power supply side of the second totem pole circuit is turned on. the second polarity of the active element of the active element and the ground side of the first totem pole circuit interrupting state, when the input voltage is lower than (1/2) V CC is the ground side of the first totem pole circuit The second active element of the second polarity and the active element of the first polarity on the positive power supply side of the second totem-pole circuit are made conductive, and the first polarity active element on the positive power supply side of the first totem-pole circuit is turned on. Ground for active element and second totem pole circuit The configuration of the Peltier element driving circuit for the second polarity of the active element of the cut-off state.

【0041】第一の発明によれば、入力電圧が(1/
2)VCCに等しい時には、2つのトーテム・ポール回路
を構成する4つの能動素子を遮断状態にし、入力電圧が
(1/2)VCCより高い時には、第一のトーテム・ポー
ル回路の正電源側の第一の極性の能動素子と第二のトー
テム・ポール回路のアース側の第二の極性の能動素子を
導通状態にし、入力電圧が(1/2)VCCより低い時に
は、第一のトーテム・ポール回路のアース側の第二の極
性の能動素子と第二のトーテム・ポール回路の正電源側
の第一の極性の能動素子を導通状態にする。
According to the first aspect, the input voltage becomes (1 /
2) When it is equal to V CC , the four active elements constituting the two totem pole circuits are turned off. When the input voltage is higher than (() V CC , the positive power supply of the first totem pole circuit is turned off. The active element of the first polarity on the side and the active element of the second polarity on the ground side of the second totem pole circuit are made conductive, and when the input voltage is lower than (1/2) V CC , The second polarity active element on the ground side of the totem pole circuit and the first polarity active element on the positive power supply side of the second totem pole circuit are brought into conduction.

【0042】従って、2つのトーテム・ポール回路の定
電流特性を有する能動素子の接続点間に配置されたペル
チェ素子には、入力電圧が(1/2)VCCに等しい時に
は電流を流さず、入力電圧が(1/2)VCCより高い時
には第一のトーテム・ポール回路の正電源側の第一の極
性の能動素子から第二のトーテム・ポール回路のアース
側の第二の極性の能動素子に向けて電流を流し、入力電
圧が(1/2)VCCより低い時には第二のトーテム・ポ
ール回路の正電源側の第一の極性の能動素子から第一の
トーテム・ポール回路のアース側の第二の極性の能動素
子に向けて電流を流すことができる。即ち、入力電圧が
(1/2)VCCより高いか低いかによってペルチェ素子
に異なる方向の電流を流すことができ、ペルチェ素子の
吸収熱を制御することができる。
Therefore, when the input voltage is equal to (1/2) V CC , no current flows through the Peltier element disposed between the connection points of the active elements having the constant current characteristics of the two totem-pole circuits. When the input voltage is higher than (1/2) V CC, the active element of the first polarity on the positive power supply side of the first totem pole circuit is activated from the active element of the second polarity on the ground side of the second totem pole circuit. A current flows to the element, and when the input voltage is lower than (1/2) V CC , the active element having the first polarity on the positive power supply side of the second totem-pole circuit is grounded to the first totem-pole circuit. A current can flow toward the active element of the second polarity on the side. That is, currents in different directions can flow through the Peltier element depending on whether the input voltage is higher or lower than (1/2) V CC, and the heat absorbed by the Peltier element can be controlled.

【0043】第二の発明は、第一の発明において、上記
ペルチェ素子に直列に抵抗を挿入し、該抵抗の端子電圧
を取り出して基準電圧との第一の差電圧を生成し、該第
一の差電圧と入力電圧との第二の差電圧を生成し、該第
二の差電圧が(1/2)VCCより高いか低いかによっ
て、上記と同様にペルチェ素子の電流を制御するペルチ
ェ素子駆動回路の構成である。
According to a second aspect, in the first aspect, a resistor is inserted in series with the Peltier element, a terminal voltage of the resistor is taken out, a first difference voltage from a reference voltage is generated, and A Peltier that controls the current of the Peltier element in the same manner as described above, depending on whether the second difference voltage is higher or lower than (1 /) V CC , 5 shows a configuration of an element driving circuit.

【0044】第二の発明によれば、第一の発明のペルチ
ェ素子駆動回路を構成する構成要素の特性のばらつきや
経時変化があっても、該ばらつきや経時変化の影響が相
殺される。従って、第一の発明のペルチェ素子駆動回路
を構成する構成要素の特性のばらつきや経時変化があっ
てもペルチェ素子の電流を安定化することができる。
According to the second aspect, even if there is a variation or a change with time of the characteristics of the components constituting the Peltier device driving circuit of the first aspect, the influence of the variation or the change with time is offset. Therefore, the current of the Peltier device can be stabilized even if the characteristics of the components constituting the Peltier device drive circuit of the first invention vary or change with time.

【0045】[0045]

【発明の実施の形態】以降、本発明の複数の実施の形態
について図面を用いて詳細に説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a plurality of embodiments of the present invention will be described in detail with reference to the drawings.

【0046】図1は、本発明の第一の実施の形態であ
る。
FIG. 1 shows a first embodiment of the present invention.

【0047】図1において、1は、ペルチェ素子、2
は、抵抗である。
In FIG. 1, 1 is a Peltier element, 2
Is a resistance.

【0048】3乃至6は、入力電圧と(1/2)VCC
の差電圧に応じた電圧を生成する帰還増幅回路を構成す
る演算増幅回路、7は、(1/2)VCCを発生する増幅
器を構成する演算増幅回路、8及び9は、正電源の電圧
CCを1/2に分圧する分圧回路を構成する抵抗、10
乃至13は、演算増幅回路3と共に帰還増幅回路を構成
する抵抗、14及び15は、演算増幅回路4と共に帰還
増幅回路を構成する抵抗、16乃至19は、演算増幅回
路5と共に帰還増幅回路を構成する抵抗、20及び21
は、演算増幅回路6と共に帰還増幅回路を構成する抵抗
である。そして、演算増幅回路3乃至7及び抵抗8乃至
21によって、入力電圧の値に応じた出力電圧を生成す
る電圧弁別部を構成する。
Reference numerals 3 to 6 denote operational amplifier circuits constituting a feedback amplifier circuit for generating a voltage corresponding to the difference voltage between the input voltage and (1/2) V CC, and 7 denotes (1/2) V CC The operational amplifier circuits constituting the generated amplifier, 8 and 9 are resistors and 10 which constitute a voltage dividing circuit for dividing the voltage V CC of the positive power supply by half.
Reference numerals 13 to 13 denote resistors constituting a feedback amplifier circuit together with the operational amplifier circuit 3, 14 and 15 denote resistors constituting a feedback amplifier circuit together with the operational amplifier circuit 4, and 16 to 19 constitute a feedback amplifier circuit together with the operational amplifier circuit 5. Resistance, 20 and 21
Is a resistor that constitutes a feedback amplifier circuit together with the operational amplifier circuit 6. Then, the operational amplifier circuits 3 to 7 and the resistors 8 to 21 constitute a voltage discriminator that generates an output voltage according to the value of the input voltage.

【0049】22及び23は、PNP接合型トランジス
タ、24及び25は、NPN接合型トランジスタ、30
及び31は、それぞれ、PNP接合型トランジスタ22
及び23の電流を決定する抵抗、32及び33は、それ
ぞれ、NPN接合型トランジスタ24及び25の電流を
決定する抵抗である。
Reference numerals 22 and 23 denote PNP junction transistors, 24 and 25 denote NPN junction transistors, 30
And 31 are PNP junction type transistors 22
, And 23 are resistors for determining the current of the NPN junction type transistors 24 and 25, respectively.

【0050】ここで、PNP接合型トランジスタ22と
NPN接合型トランジスタ24のコレクタ端子同士が接
続され、PNP接合型トランジスタのエミッタ端子が抵
抗30を介して正電源に接続され、NPN接合型トラン
ジスタ24のエミッタ端子が抵抗32を介してアースに
接続されているので、PNP接合型トランジスタ22と
NPN接合型トランジスタ24は正電源とアースの間で
1つのトーテム・ポール回路を構成している。同様に、
PNP接合型トランジスタ23とNPN接合型トランジ
スタ25は正電源とアースの間でもう1つのトーテム・
ポール回路を構成している。そして、2つのトーテム・
ポール回路によってペルチェ素子に対する電流駆動部を
構成している。
Here, the collector terminals of the PNP junction type transistor 22 and the NPN junction type transistor 24 are connected to each other, the emitter terminal of the PNP junction type transistor is connected to the positive power supply via the resistor 30, and the NPN junction type transistor 24 Since the emitter terminal is connected to the ground via the resistor 32, the PNP junction transistor 22 and the NPN junction transistor 24 form one totem pole circuit between the positive power supply and the ground. Similarly,
PNP-junction transistor 23 and NPN-junction transistor 25 connect another totem between the positive power supply and ground.
A pole circuit is configured. And two totems
A current driver for the Peltier element is constituted by the pole circuit.

【0051】図1の構成において、入力電圧は、抵抗1
0を介して演算増幅回路3を中心とする帰還増幅回路の
非反転入力端子に供給されると共に、抵抗18を介して
演算増幅回路3を中心とする帰還増幅回路の反転入力端
子に供給される。
In the configuration of FIG. 1, the input voltage is
It is supplied to the non-inverting input terminal of the feedback amplifier circuit centered on the operational amplifier circuit 3 via 0 and to the inverting input terminal of the feedback amplifier circuit centered on the operational amplifier circuit 3 via the resistor 18. .

【0052】演算増幅回路3を中心とする帰還増幅回路
の出力は、抵抗14を介して演算増幅回路4を中心とす
る帰還増幅回路の反転入力端子に供給され、演算増幅回
路5を中心とする帰還増幅回路の出力は、抵抗20を介
して演算増幅回路4を中心とする帰還増幅回路の反転入
力端子に供給される。
The output of the feedback amplifier circuit centering on the operational amplifier circuit 3 is supplied to the inverting input terminal of the feedback amplifier circuit centering on the operational amplifier circuit 4 via the resistor 14, and the operational amplifier circuit 5 is centered. The output of the feedback amplifier circuit is supplied via a resistor 20 to an inverting input terminal of the feedback amplifier circuit centered on the operational amplifier circuit 4.

【0053】又、演算増幅回路7は、出力端子を反転入
力端子に直結するボルテージ・フォロワとなっており、
該ボルテージ・フォロワからは安定な(1/2)VCC
得られる。
The operational amplifier circuit 7 is a voltage follower that directly connects the output terminal to the inverting input terminal.
A stable (1/2) V CC is obtained from the voltage follower.

【0054】該ボルテージ・フォロワの出力は、抵抗1
2を介して演算増幅回路3を中心とする帰還増幅回路の
反転入力端子に、抵抗16を介して演算増幅回路5を中
心とする帰還増幅回路の非反転入力端子に、演算増幅回
路4を中心とする帰還増幅回路と演算増幅回路6を中心
とする帰還増幅回路の非反転入力端子に供給される。
The output of the voltage follower is a resistor 1
2 is connected to the inverting input terminal of the feedback amplifier circuit centering on the operational amplifier circuit 3 via the resistor 16, and the non-inverting input terminal of the feedback amplifier circuit centering on the operational amplifier circuit 5 is connected via the resistor 16 to the operational amplifier circuit 4. And the non-inverting input terminal of the feedback amplifier circuit centering on the operational amplifier circuit 6 and the feedback amplifier circuit.

【0055】ここで、アルファベットRに各々の抵抗の
符号を付して当該符号を有する抵抗の抵抗値とする時
(例えば、R10は抵抗10の抵抗値である。)、R11
10=R13/R12、R17/R16=R18/R19に設定する
ことにより、演算増幅回路3を中心とする帰還増幅回路
と演算増幅回路5を中心とする帰還増幅回路は、それぞ
れ、(入力電圧−(1/2)VCC)×(R13/R12)、
及び、((1/2)VCC−入力電圧)×(R19/R18
を出力する。ここで、(R13/R12)=(R19/R18
に設定しておくことにより、演算増幅回路3を中心とす
る帰還増幅回路と演算増幅回路5を中心とする帰還増幅
回路から対称な電圧を得ることができる。尚、演算増幅
回路3を中心とする帰還増幅回路の出力電圧をV3 、演
算増幅回路5を中心とする帰還増幅回路の出力電圧をV
5 とし、(R13/R12)=(R19/R18)=Gとする。
[0055] Here, when the resistance value of the resistor having the code by reference numeral of each resistor in alphabetical R (e.g., R 10 is the resistance of resistor 10.), R 11 /
By setting the R 10 = R 13 / R 12 , R 17 / R 16 = R 18 / R 19, a feedback amplifier circuit having a center and a feedback amplifier circuit around an operational amplifier circuit 3 an operational amplifier circuit 5 , And (input voltage − ()) V cc ) × (R 13 / R 12 ), respectively.
And ((1/2) V CC -input voltage) × (R 19 / R 18 )
Is output. Here, (R 13 / R 12 ) = (R 19 / R 18 )
, A symmetrical voltage can be obtained from the feedback amplifier circuit centered on the operational amplifier circuit 3 and the feedback amplifier circuit centered on the operational amplifier circuit 5. The output voltage of the feedback amplifier circuit centered on the operational amplifier circuit 3 is V 3 , and the output voltage of the feedback amplifier circuit centered on the operational amplifier circuit 5 is V 3
5, and (R 13 / R 12 ) = (R 19 / R 18 ) = G.

【0056】一方、R15/R14=1、R21/R20=1に
設定することにより、演算増幅回路4を中心とする帰還
増幅回路は2×(1/2)VCC−V3 =VCC−V3 を出
力し、演算増幅回路6を中心とする帰還増幅回路は、2
×(1/2)VCC−V3 =V CC−V3 を出力する。尚、
演算増幅回路4を中心とする帰還増幅回路の出力電圧を
4 、演算増幅回路6を中心とする帰還増幅回路の出力
電圧をV6 とする。
On the other hand, RFifteen/ R14= 1, Rtwenty one/ R20= 1
By setting, the feedback centering on the operational amplifier circuit 4
Amplifier circuit is 2 × (1/2) VCC-VThree= VCC-VThreeOut
The feedback amplifier circuit centering on the operational amplifier circuit 6
× (1/2) VCC-VThree= V CC-VThreeIs output. still,
The output voltage of the feedback amplifier circuit centered on the operational amplifier circuit 4
VFourThe output of the feedback amplifier circuit centered on the operational amplifier circuit 6
Voltage to V6And

【0057】そして、演算増幅回路3を中心とする帰還
増幅回路の出力はNPN接合型トランジスタ25のベー
ス端子に、演算増幅回路5を中心とする帰還増幅回路の
出力はNPN接合型トランジスタ24のベース端子に、
演算増幅回路4を中心とする帰還増幅回路の出力はPN
P接合型トランジスタ22のベース端子に、演算増幅回
路6を中心とする帰還増幅回路の出力はPNP接合型ト
ランジスタ23のベース端子に供給される。
The output of the feedback amplifier circuit centering on the operational amplifier circuit 3 is connected to the base terminal of the NPN junction transistor 25, and the output of the feedback amplifier circuit centering on the operational amplifier circuit 5 is connected to the base terminal of the NPN junction transistor 24. To the terminal
The output of the feedback amplifier circuit centering on the operational amplifier circuit 4 is PN
The output of the feedback amplification circuit centering on the operational amplifier circuit 6 is supplied to the base terminal of the P-junction transistor 23 and the base terminal of the P-junction transistor 23.

【0058】さて、入力電圧が(1/2)VCCに等しい
場合について考える。
Now, consider the case where the input voltage is equal to (1/2) V CC .

【0059】この場合には、上記により、V3 =0がN
PN接合型トランジスタ25のベース端子に、V5 =0
がNPN接合型トランジスタ24のベース端子に供給さ
れ、V4 =VCCがPNP接合型トランジスタ22のベー
ス端子に、V6 =VCCがPNP接合型トランジスタ23
のベース端子に供給される。
In this case, according to the above, V 3 = 0 becomes N
V 5 = 0 at the base terminal of the PN junction transistor 25
Is supplied to the base terminal of the NPN junction type transistor 24, V 4 = V CC is supplied to the base terminal of the PNP junction type transistor 22, and V 6 = V CC is supplied to the base terminal of the PNP junction type transistor 23.
Is supplied to the base terminal of

【0060】従って、入力電圧が(1/2)VCCに等し
い場合には、図1における2つのトーテム・ポール回路
を構成する4つのトランジスタは全て遮断状態になり、
ペルチェ素子にも電流が流れない。
Therefore, when the input voltage is equal to (1/2) V CC , all the four transistors constituting the two totem pole circuits in FIG. 1 are turned off,
No current flows through the Peltier element.

【0061】次に、入力電圧が(1/2)VCCより高い
場合について考える。
Next, consider the case where the input voltage is higher than (1/2) V CC .

【0062】この場合には、V3 =G(入力電圧−(1
/2)VCC)であるからV3 は正の電圧になり、V5
G((1/2)VCC−入力電圧)であるからV5 は負の
電圧になる。
In this case, V 3 = G (input voltage− (1
/ 2) Since V CC ), V 3 becomes a positive voltage, and V 5 =
G - because it is ((1/2) V CC input voltage) V 5 becomes a negative voltage.

【0063】又、V4 =VCC−G(入力電圧−(1/
2)VCC)、V6 =VCC+G(入力電圧−(1/2)V
CC)となる。
V 4 = V CC -G (input voltage- (1/1 /
2) V CC), V 6 = V CC + G ( input voltage - (1/2) V
CC ).

【0064】従って、V4 がベース端子に供給されるP
NP接合型トランジスタ22とV3がベース端子に供給
されるNPN接合型トランジスタ25は導通することが
でき、V5 がベース端子に供給されるNPN接合型トラ
ンジスタ24とV6 がベース端子に供給されるPNP接
合型トランジスタ23は遮断状態となる。
Therefore, V 4 is supplied to the base terminal P
NPN junction type transistor 25 NP junction transistor 22 and V 3 is supplied to the base terminal can be conductive, NPN junction type transistor 24 and V 6 which V 5 is supplied to the base terminal is supplied to the base terminal PNP junction type transistor 23 is turned off.

【0065】ここで、PNP接合型トランジスタ22と
NPN接合型トランジスタ25が導通状態の時のベース
・エミッタ間電圧が等しいものとすれば、R30=R33
設定することにより、PNP接合型トランジスタ22の
電流とNPN接合型トランジスタ25の電流を等しくす
ることができ、この電流がペルチェ素子を図1の左側か
ら右側に流れる。
Here, assuming that the base-emitter voltage when the PNP junction type transistor 22 and the NPN junction type transistor 25 are conductive is equal, by setting R 30 = R 33 , the PNP junction type transistor is set. The current of 22 and the current of NPN junction transistor 25 can be made equal, and this current flows through the Peltier element from left to right in FIG.

【0066】最後に入力電圧が(1/2)VCCより低い
場合について考える。
Finally, consider the case where the input voltage is lower than (1/2) V CC .

【0067】この場合には、V3 =G(入力電圧−(1
/2)VCC)であるからV3 は負の電圧になり、V5
G((1/2)VCC−入力電圧)であるからV5 は正の
電圧になる。
In this case, V 3 = G (input voltage− (1
/ 2) Since V cc ), V 3 becomes a negative voltage, and V 5 =
G - because it is ((1/2) V CC input voltage) V 5 becomes a positive voltage.

【0068】又、V4 =VCC+G((1/2)VCC−入
力電圧)、V6 =VCC−G((1/2)VCC−入力電
圧)となる。
Further, V 4 = V CC + G ((1 /) V CC -input voltage) and V 6 = V CC -G ((1 /) V CC -input voltage).

【0069】従って、V4 がベース端子に供給されるP
NP接合型トランジスタ22とV3がベース端子に供給
されるNPN接合型トランジスタ25は遮断状態にな
り、V 5 がベース端子に供給されるNPN接合型トラン
ジスタ24とV6 がベース端子に供給されるPNP接合
型トランジスタ23が導通可能になる。
Therefore, VFourIs supplied to the base terminal
NP junction type transistor 22 and VThreeSupplied to the base terminal
NPN junction type transistor 25 is turned off.
And V FiveNPN junction type transformer supplied to the base terminal
Register 24 and V6PNP junction supplied to base terminal
The type transistor 23 becomes conductive.

【0070】ここで、PNP接合型トランジスタ23と
NPN接合型トランジスタ24が導通状態の時のベース
・エミッタ間電圧が等しいものとすれば、R31=R32
設定することにより、PNP接合型トランジスタ23の
電流とNPN接合型トランジスタ24の電流を等しくす
ることができ、この電流がペルチェ素子を図1の右側か
ら左側に流れる。
Here, assuming that the base-emitter voltage when the PNP junction type transistor 23 and the NPN junction type transistor 24 are conductive is equal, by setting R 31 = R 32 , the PNP junction type transistor is set. 23 and the current of the NPN junction type transistor 24 can be made equal, and this current flows through the Peltier element from the right side to the left side in FIG.

【0071】従って、図1の構成によって、入力電圧と
(1/2)VCCの大小関係によってペルチェ素子に流す
電流の方向を制御することができ、且つ、入力電圧と
(1/2)VCCの差電圧に応じた電流をペルチェ素子に
流すことができ、ペルチェ素子の吸熱量を制御すること
ができる。
Therefore, with the configuration of FIG. 1, the direction of the current flowing through the Peltier element can be controlled according to the magnitude relationship between the input voltage and (1/2) V CC , and the input voltage and (1/2) V CC A current corresponding to the difference voltage of CC can be passed through the Peltier element, and the amount of heat absorbed by the Peltier element can be controlled.

【0072】図1の構成では、ペルチェ素子にアンペア
・オーダーの電流を供給する2つのトーテム・ポール回
路は単一電源でよく、ペルチェ素子駆動回路を小型化す
ることができる。
In the configuration shown in FIG. 1, the two totem-pole circuits for supplying a current on the order of amperes to the Peltier element need only be a single power supply, and the Peltier element drive circuit can be downsized.

【0073】又、入力電圧としては直流電圧を供給する
ので、他からの誘導雑音を抑圧することにより、発生す
る雑音は抵抗及び演算増幅回路における熱雑音に限ら
れ、雑音レベルを低レベルに抑圧することが可能であ
る。
Since a DC voltage is supplied as an input voltage, induced noise from other sources is suppressed, so that generated noise is limited to thermal noise in a resistor and an operational amplifier circuit, and the noise level is suppressed to a low level. It is possible to

【0074】尚、図1の構成における演算増幅回路3と
演算増幅回路5は負の電圧を出力するために2電源を必
要とするが、これは、負荷電流が小さい電子回路用の通
常の電源でよいのでペルチェ素子駆動回路の小型化を阻
害するものではなく、図1の構成は実質的に単一電源の
ペルチェ素子駆動回路であるといえる。
The operational amplifier circuit 3 and the operational amplifier circuit 5 in the configuration of FIG. 1 require two power supplies to output a negative voltage. This is because a normal power supply for an electronic circuit having a small load current is used. This does not hinder miniaturization of the Peltier element driving circuit, and the configuration of FIG. 1 can be said to be a Peltier element driving circuit with a substantially single power supply.

【0075】ところで、接合型トランジスタは、ベース
・エミッタ間に所定の電圧が印加されないと導通できな
い。この電圧は、シリコンを使用した接合型トランジス
タにおいては約0.7ボルトである。従って、図1の構
成における電圧弁別部の電圧利得が1ならば、(1/
2)VCCの上下0.7ボルトは入力電圧が変化してもペ
ルチェ電流が変化しない不感帯となる。しかし、該電圧
弁別部の電圧利得を1より十分に大きく設定することに
より、入力電圧に対する該不感帯の幅を十分小さくでき
る。
By the way, the junction transistor cannot conduct unless a predetermined voltage is applied between the base and the emitter. This voltage is about 0.7 volt for a junction transistor using silicon. Therefore, if the voltage gain of the voltage discriminating unit in the configuration of FIG.
2) 0.7 volts above and below V CC is a dead zone where the Peltier current does not change even if the input voltage changes. However, by setting the voltage gain of the voltage discriminator sufficiently larger than 1, the width of the dead zone with respect to the input voltage can be made sufficiently small.

【0076】図2は、図1の構成における入力電圧とペ
ルチェ電流の関係であり、特に入力電圧が(1/2)V
CCの近傍にある場合を図示したもので、入力電圧に対す
る不感帯の幅が電圧弁別部の電圧利得によることを示し
ている。
FIG. 2 shows the relationship between the input voltage and the Peltier current in the configuration of FIG. 1. In particular, when the input voltage is (1/2) V
The figure shows a case where the voltage is in the vicinity of the CC , and shows that the width of the dead zone with respect to the input voltage depends on the voltage gain of the voltage discriminator.

【0077】図3は、本発明の第二の実施の形態であ
る。
FIG. 3 shows a second embodiment of the present invention.

【0078】図3において、1は、ペルチェ素子、2
は、抵抗である。
In FIG. 3, 1 is a Peltier element, 2
Is a resistance.

【0079】3乃至6は、入力電圧と(1/2)VCC
の差電圧に応じた電圧を生成する帰還増幅回路を構成す
る演算増幅回路、7は、(1/2)VCCを発生する増幅
器を構成する演算増幅回路、8及び9は、正電源の電圧
CCを1/2に分圧する分圧回路を構成する抵抗、10
乃至13は、演算増幅回路3と共に帰還増幅回路を構成
する抵抗、14及び15は、演算増幅回路4と共に帰還
増幅回路を構成する抵抗、16乃至19は、演算増幅回
路5と共に帰還増幅回路を構成する抵抗、20及び21
は、演算増幅回路6と共に帰還増幅回路を構成する抵抗
である。そして、演算増幅回路3乃至7及び抵抗8乃至
21によって、入力電圧の値に応じた出力電圧を生成す
る電圧弁別部を構成する。
Reference numerals 3 to 6 denote operational amplifier circuits which constitute a feedback amplifier circuit for generating a voltage corresponding to the difference voltage between the input voltage and (1/2) V CC, and 7 denotes (1/2) V CC The operational amplifier circuits constituting the generated amplifier, 8 and 9 are resistors and 10 which constitute a voltage dividing circuit for dividing the voltage V CC of the positive power supply by half.
Reference numerals 13 to 13 denote resistors constituting a feedback amplifier circuit together with the operational amplifier circuit 3, 14 and 15 denote resistors constituting a feedback amplifier circuit together with the operational amplifier circuit 4, and 16 to 19 constitute a feedback amplifier circuit together with the operational amplifier circuit 5. Resistance, 20 and 21
Is a resistor that constitutes a feedback amplifier circuit together with the operational amplifier circuit 6. Then, the operational amplifier circuits 3 to 7 and the resistors 8 to 21 constitute a voltage discriminator that generates an output voltage according to the value of the input voltage.

【0080】26及び27は、Pチャネル型電界効果ト
ランジスタ、28及び29は、Nチャネル型電界効果ト
ランジスタ、30及び31は、それぞれ、Pチャネル型
電界効果トランジスタ26及び27の電流を決定する抵
抗、32及び33は、それぞれ、Nチャネル型電界効果
トランジスタ28及び29の電流を決定する抵抗であ
る。
Reference numerals 26 and 27 denote P-channel field-effect transistors, reference numerals 28 and 29 denote N-channel field-effect transistors, reference numerals 30 and 31 denote resistors for determining the currents of the P-channel field-effect transistors 26 and 27, respectively. 32 and 33 are resistors that determine the current of the N-channel field effect transistors 28 and 29, respectively.

【0081】ここで、Pチャネル型電界効果トランジス
タ26とNチャネル型電界効果トランジスタ28のドレ
イン端子同士が接続され、Pチャネル型電界効果トラン
ジスタ26のソース端子が抵抗30を介して正電源に接
続され、Nチャネル型電界効果トランジスタ28のソー
ス端子が抵抗32を介してアースに接続されているの
で、Pチャネル型電界効果トランジスタ26とNチャネ
ル型電界効果トランジスタ28は正電源とアースの間で
1つのトーテム・ポール回路を構成している。同様に、
Pチャネル型電界効果トランジスタ27とNチャネル型
電界効果トランジスタ29は正電源とアースの間でもう
1つのトーテム・ポール回路を構成している。そして、
2つのトーテム・ポール回路によってペルチェ素子に対
する電流駆動部を構成している。
Here, the drain terminals of the P-channel field-effect transistor 26 and the N-channel field-effect transistor 28 are connected to each other, and the source terminal of the P-channel field-effect transistor 26 is connected to the positive power supply via the resistor 30. , The source terminal of the N-channel field effect transistor 28 is connected to the ground via the resistor 32, so that the P-channel field-effect transistor 26 and the N-channel It constitutes a totem pole circuit. Similarly,
The P-channel field-effect transistor 27 and the N-channel field-effect transistor 29 constitute another totem-pole circuit between the positive power supply and the ground. And
A current driver for the Peltier element is constituted by the two totem pole circuits.

【0082】図3の構成において、電圧弁別部の構成は
図1の構成における電圧弁別部の構成と全く同じである
ので、構成及び動作の説明は省略する。
In the configuration of FIG. 3, the configuration of the voltage discriminating section is exactly the same as the configuration of the voltage discriminating section in the configuration of FIG. 1, so that the description of the configuration and operation will be omitted.

【0083】又、電流駆動部も、PNP接合型トランジ
スタをPチャネル型電界効果トランジスタに置換し、N
PN接合型トランジスタをNチャネル型電界効果トラン
ジスタに置換したもので、図1の構成との違いは入力電
圧に対するペルチェ電流の不感帯がゲート・ソース間の
スレショルド電圧で決まることだけである。従って、電
流駆動部の構成と動作についても詳細な説明は省略す
る。
In the current driver, the PNP junction type transistor is replaced with a P-channel type field effect transistor.
The PN junction type transistor is replaced by an N-channel type field effect transistor. The difference from the configuration of FIG. 1 is that the dead zone of the Peltier current with respect to the input voltage is determined by the threshold voltage between the gate and the source. Therefore, a detailed description of the configuration and operation of the current driver is also omitted.

【0084】図4は、本発明の第三の実施の形態で、図
1の構成に対して負帰還をかけてペルチェ電流の安定化
を図る構成である。
FIG. 4 shows a third embodiment of the present invention, in which negative feedback is applied to the configuration of FIG. 1 to stabilize the Peltier current.

【0085】図4において、1は、ペルチェ素子、2
は、抵抗である。
In FIG. 4, 1 is a Peltier element, 2
Is a resistance.

【0086】3乃至6は、入力電圧と(1/2)VCC
の差電圧に応じた電圧を生成する帰還増幅回路を構成す
る演算増幅回路、7は、(1/2)VCCを発生する増幅
器を構成する演算増幅回路、8及び9は、正電源の電圧
CCを1/2に分圧する分圧回路を構成する抵抗、10
乃至13は、演算増幅回路3と共に帰還増幅回路を構成
する抵抗、14及び15は、演算増幅回路4と共に帰還
増幅回路を構成する抵抗、16乃至19は、演算増幅回
路5と共に帰還増幅回路を構成する抵抗、20及び21
は、演算増幅回路6と共に帰還増幅回路を構成する抵抗
である。そして、演算増幅回路3乃至7及び抵抗8乃至
21によって、入力電圧の値に応じた出力電圧を生成す
る電圧弁別部を構成する。
Reference numerals 3 to 6 denote operational amplifier circuits which constitute a feedback amplifier circuit for generating a voltage corresponding to the difference voltage between the input voltage and (1/2) V CC, and 7 denotes (1/2) V CC The operational amplifier circuits constituting the generated amplifier, 8 and 9 are resistors and 10 which constitute a voltage dividing circuit for dividing the voltage V CC of the positive power supply by half.
Reference numerals 13 to 13 denote resistors constituting a feedback amplifier circuit together with the operational amplifier circuit 3, 14 and 15 denote resistors constituting a feedback amplifier circuit together with the operational amplifier circuit 4, and 16 to 19 constitute a feedback amplifier circuit together with the operational amplifier circuit 5. Resistance, 20 and 21
Is a resistor that constitutes a feedback amplifier circuit together with the operational amplifier circuit 6. Then, the operational amplifier circuits 3 to 7 and the resistors 8 to 21 constitute a voltage discriminator that generates an output voltage according to the value of the input voltage.

【0087】22及び23は、PNP接合型トランジス
タ、24及び25は、NPN接合型トランジスタ、30
及び31は、それぞれ、PNP接合型トランジスタ22
及び23の電流を決定する抵抗、32及び33は、それ
ぞれ、NPN接合型トランジスタ24及び25の電流を
決定する抵抗である。
Reference numerals 22 and 23 denote PNP junction transistors, 24 and 25 denote NPN junction transistors, 30
And 31 are PNP junction type transistors 22
, And 23 are resistors for determining the current of the NPN junction type transistors 24 and 25, respectively.

【0088】ここで、PNP接合型トランジスタ22と
NPN接合型トランジスタ24のコレクタ端子同士が接
続され、PNP接合型トランジスタのエミッタ端子が抵
抗30を介して正電源に接続され、NPN接合型トラン
ジスタ24のエミッタ端子が抵抗32を介してアースに
接続されているので、PNP接合型トランジスタ22と
NPN接合型トランジスタ24は正電源とアースの間で
1つのトーテム・ポール回路を構成している。同様に、
PNP接合型トランジスタ23とNPN接合型トランジ
スタ25は正電源とアースの間でもう1つのトーテム・
ポール回路を構成している。そして、2つのトーテム・
ポール回路によってペルチェ素子に対する電流駆動部を
構成している。
Here, the collector terminals of the PNP junction type transistor 22 and the NPN junction type transistor 24 are connected to each other, the emitter terminal of the PNP junction type transistor is connected to the positive power supply via the resistor 30, and the NPN junction type transistor 24 Since the emitter terminal is connected to the ground via the resistor 32, the PNP junction transistor 22 and the NPN junction transistor 24 form one totem pole circuit between the positive power supply and the ground. Similarly,
PNP-junction transistor 23 and NPN-junction transistor 25 connect another totem between the positive power supply and ground.
A pole circuit is configured. And two totems
A current driver for the Peltier element is constituted by the pole circuit.

【0089】又、34乃至36は、演算増幅回路、37
乃至45は抵抗で、帰還回路部を構成している。
Reference numerals 34 to 36 denote operational amplifier circuits, 37
Reference numerals 45 denote resistors, which constitute a feedback circuit unit.

【0090】この内、演算増幅回路34と抵抗37乃至
40によって構成される帰還増幅回路はペルチェ素子と
直列の抵抗2の端子電圧を取り出すために配置されてい
る。従って、R37/R38=R39/R40に設定している。
Among them, the feedback amplifier circuit constituted by the operational amplifier circuit 34 and the resistors 37 to 40 is arranged to extract the terminal voltage of the resistor 2 in series with the Peltier element. Therefore, R 37 / R 38 = R 39 / R 40 is set.

【0091】ボルテージ・フォロワを構成する演算増幅
回路35は、入力電圧が(1/2)VCCに等しい時の抵
抗2の端子電圧即ち基準電圧は0であるので、抵抗2の
端子電圧と基準電圧の差電圧を求めるためと、該差電圧
の極性を反転させるためにに配置されている。
[0091] operational amplifier 35 constituting a voltage follower, a terminal voltage or a reference voltage of the resistor 2 when the input voltage is equal to (1/2) V CC is 0, the terminal voltage of the resistor 2 and the reference It is arranged for obtaining a voltage difference between the voltages and for inverting the polarity of the voltage difference.

【0092】更に、演算増幅回路36と抵抗42乃至4
5によってなる帰還増幅回路は、入力電圧と該差電圧の
差電圧を求めるために配置されている。従って、R42
43=R44/R45に設定している。
Further, the operational amplifier circuit 36 and the resistors 42 to 4
The feedback amplifier circuit 5 is provided for obtaining a difference voltage between the input voltage and the difference voltage. Therefore, R 42 /
R 43 = R 44 / R 45 is set.

【0093】図4の構成は、図1の構成に帰還回路部を
付加したものである。従って、電圧弁別部と電流駆動部
の構成と動作については省略し、帰還回路部についての
み説明する。
The configuration of FIG. 4 is obtained by adding a feedback circuit to the configuration of FIG. Therefore, the configuration and operation of the voltage discriminator and the current driver are omitted, and only the feedback circuit will be described.

【0094】帰還回路部においては、演算増幅回路34
を中心とする帰還増幅回路の電圧利得の絶対値が1に設
定されているので、ペルチェ素子と直列の抵抗2の端子
電圧を取り出すことができ、演算増幅回路34を中心と
する帰還増幅回路の出力をボルテージ・フォロワを構成
する演算増幅回路35の反転入力端子に供給する。
In the feedback circuit section, the operational amplifier circuit 34
Since the absolute value of the voltage gain of the feedback amplifying circuit centered at is set to 1, the terminal voltage of the resistor 2 in series with the Peltier element can be taken out, and the feedback amplifying circuit centered on the operational amplifier circuit 34 The output is supplied to an inverting input terminal of an operational amplifier 35 constituting a voltage follower.

【0095】ボルテージ・フォロワを構成する演算増幅
回路35の非反転入力端子には基準電圧としてのアース
電圧が供給されているので、ボルテージ・フォロワを構
成する演算増幅回路35は抵抗2の端子電圧の変動を捉
えて極性を反転して出力する。
Since the ground voltage as a reference voltage is supplied to the non-inverting input terminal of the operational amplifier circuit 35 constituting the voltage follower, the operational amplifier circuit 35 constituting the voltage follower is connected to the terminal voltage of the resistor 2. It catches the fluctuation and inverts the polarity and outputs it.

【0096】抵抗2の端子電圧の変動を捉えたボルテー
ジ・フォロワを構成する演算増幅回路35の出力電圧を
演算増幅回路36を中心として構成され電圧利得の絶対
値が1に設定された帰還増幅回路の非反転入力端子に供
給し、入力電圧を演算増幅回路36を中心として構成さ
れ電圧利得の絶対値が1に設定された帰還増幅回路の反
転入力端子に供給するので、演算増幅回路36を中心と
した帰還増幅回路の出力は入力電圧とボルテージ・フォ
ロワを構成する演算増幅回路35の出力の差電圧にな
り、しかも、演算増幅回路36を中心とした帰還増幅回
路の出力は抵抗2の端子電圧の変化とは逆方向に変化す
る電圧となる。
A feedback amplifying circuit in which the output voltage of the operational amplifying circuit 35 constituting a voltage follower that captures the fluctuation of the terminal voltage of the resistor 2 is centered on the operational amplifying circuit 36 and the absolute value of the voltage gain is set to 1. And the input voltage is supplied to the inverting input terminal of a feedback amplifier circuit configured around the operational amplifier circuit 36 and having the absolute value of the voltage gain set to 1, so that the operational amplifier circuit 36 is The output of the feedback amplifier circuit is the difference voltage between the input voltage and the output of the operational amplifier circuit 35 forming the voltage follower, and the output of the feedback amplifier circuit centering on the operational amplifier circuit 36 is the terminal voltage of the resistor 2. Is a voltage that changes in the opposite direction to the change in

【0097】つまり、図1の構成に対して帰還回路部を
付加することによって、ペルチェ素子や電圧弁別部、電
流駆動部を構成する素子の特性のばらつき及び経時変化
によるペルチェ電流の変化を抑圧し、ペルチェ電流を安
定化することができる。
That is, by adding a feedback circuit unit to the configuration shown in FIG. 1, variations in the characteristics of the elements constituting the Peltier element, the voltage discriminating unit, and the current driving unit and changes in the Peltier current due to aging are suppressed. , The Peltier current can be stabilized.

【0098】図5は、図4の構成の等価回路で、上記説
明を解析的に示すためのものである。
FIG. 5 is an equivalent circuit of the configuration shown in FIG. 4 for analyzing the above description analytically.

【0099】図5において、1はペルチェ素子、2はペ
ルチェ素子に直列に配置された抵抗、131は減算回
路、132は前方向増幅回路(図では単に「G」とだけ
示している。)、133はペルチェ素子のドライバ、1
34は所謂β回路(図では単に「β」とだけ示してい
る。)である。
In FIG. 5, 1 is a Peltier element, 2 is a resistor arranged in series with the Peltier element, 131 is a subtraction circuit, 132 is a forward amplification circuit (in the figure, simply indicated as "G"), 133 is a Peltier device driver, 1
Reference numeral 34 denotes a so-called β circuit (only “β” is shown in the figure).

【0100】そして、減算回路131とβ回路134が
図4構成の帰還回路部に対応し、前方向増幅回路132
が図4の構成の電圧弁別部に対応し、ドライバ133が
図4の構成の電流駆動部に対応する。
The subtraction circuit 131 and the β circuit 134 correspond to the feedback circuit of FIG.
4 corresponds to the voltage discriminating unit of the configuration of FIG. 4, and the driver 133 corresponds to the current driving unit of the configuration of FIG.

【0101】ペルチェ電流をIP とし、抵抗2の端子電
圧をVO とし、入力電圧をVI とし、前方向増幅回路の
利得をGとし、β回路の伝達係数をβとし、抵抗2の抵
抗値をR2 とすると、 VO =G(VI −βVO ) 且つ VO =IP 2 であるから、G≫1が成り立つ範囲で IO /VI ≒1/(βR2 ) を得る。即ち、入力電圧から一義的にペルチェ電流を決
めることができる。
The Peltier current is I P , the terminal voltage of the resistor 2 is V O , the input voltage is V I , the gain of the forward amplifier is G, the transmission coefficient of the β circuit is β, and the resistance of the resistor 2 is Assuming that the value is R 2 , V O = G (V I −βV O ) and V O = I P R 2 , so that I O / V I ≒ 1 / (βR 2 ) is obtained within the range where G≫1 holds. obtain. That is, the Peltier current can be uniquely determined from the input voltage.

【0102】図6は、本発明の第四の実施の形態で、図
3の構成に対して負帰還をかけてペルチェ電流の安定化
を図る構成である。
FIG. 6 shows a fourth embodiment of the present invention in which negative feedback is applied to the configuration of FIG. 3 to stabilize the Peltier current.

【0103】図6において、1は、ペルチェ素子、2
は、抵抗である。
In FIG. 6, 1 is a Peltier element, 2
Is a resistance.

【0104】3乃至6は、入力電圧と(1/2)VCC
の差電圧に応じた電圧を生成する帰還増幅回路を構成す
る演算増幅回路、7は、(1/2)VCCを発生する増幅
器を構成する演算増幅回路、8及び9は、正電源の電圧
CCを1/2に分圧する分圧回路を構成する抵抗、10
乃至13は、演算増幅回路3と共に帰還増幅回路を構成
する抵抗、14及び15は、演算増幅回路4と共に帰還
増幅回路を構成する抵抗、16乃至19は、演算増幅回
路5と共に帰還増幅回路を構成する抵抗、20及び21
は、演算増幅回路6と共に帰還増幅回路を構成する抵抗
である。そして、演算増幅回路3乃至7及び抵抗8乃至
21によって、入力電圧の値に応じた出力電圧を生成す
る電圧弁別部を構成する。
Reference numerals 3 to 6 denote operational amplifier circuits constituting a feedback amplifier circuit for generating a voltage corresponding to a difference voltage between the input voltage and (1/2) V CC, and 7 denotes (1/2) V CC The operational amplifier circuits constituting the generated amplifier, 8 and 9 are resistors and 10 which constitute a voltage dividing circuit for dividing the voltage V CC of the positive power supply by half.
Reference numerals 13 to 13 denote resistors constituting a feedback amplifier circuit together with the operational amplifier circuit 3, 14 and 15 denote resistors constituting a feedback amplifier circuit together with the operational amplifier circuit 4, and 16 to 19 constitute a feedback amplifier circuit together with the operational amplifier circuit 5. Resistance, 20 and 21
Is a resistor that constitutes a feedback amplifier circuit together with the operational amplifier circuit 6. Then, the operational amplifier circuits 3 to 7 and the resistors 8 to 21 constitute a voltage discriminator that generates an output voltage according to the value of the input voltage.

【0105】26及び27は、Pチャネル型電界効果ト
ランジスタ、28及び29は、Nチャネル型電界効果ト
ランジスタ、30及び31は、それぞれ、Pチャネル型
電界効果トランジスタ26及び27の電流を決定する抵
抗、32及び33は、それぞれ、Nチャネル型電界効果
トランジスタ28及び29の電流を決定する抵抗であ
る。
26 and 27 are P-channel field-effect transistors, 28 and 29 are N-channel field-effect transistors, 30 and 31 are resistors for determining the currents of the P-channel field-effect transistors 26 and 27, respectively. 32 and 33 are resistors that determine the current of the N-channel field effect transistors 28 and 29, respectively.

【0106】ここで、Pチャネル型電界効果トランジス
タ26とNチャネル型電界効果トランジスタ28のドレ
イン端子同士が接続され、Pチャネル型電界効果トラン
ジスタ26のソース端子が抵抗30を介して正電源に接
続され、Nチャネル型電界効果トランジスタ28のソー
ス端子が抵抗32を介してアースに接続されているの
で、Pチャネル型電界効果トランジスタ26とNチャネ
ル型電界効果トランジスタ28は正電源とアースの間で
1つのトーテム・ポール回路を構成している。同様に、
Pチャネル型電界効果トランジスタ27とNチャネル型
電界効果トランジスタ29は正電源とアースの間でもう
1つのトーテム・ポール回路を構成している。そして、
2つのトーテム・ポール回路によってペルチェ素子に対
する電流駆動部を構成している。
Here, the drain terminals of the P-channel field-effect transistor 26 and the N-channel field-effect transistor 28 are connected to each other, and the source terminal of the P-channel field-effect transistor 26 is connected to the positive power supply via the resistor 30. , The source terminal of the N-channel field effect transistor 28 is connected to the ground via the resistor 32, so that the P-channel field-effect transistor 26 and the N-channel It constitutes a totem pole circuit. Similarly,
The P-channel field-effect transistor 27 and the N-channel field-effect transistor 29 constitute another totem-pole circuit between the positive power supply and the ground. And
A current driver for the Peltier element is constituted by the two totem pole circuits.

【0107】又、34乃至36は、演算増幅回路、37
乃至45は抵抗で、帰還回路部を構成している。
Reference numerals 34 to 36 denote operational amplifier circuits;
Reference numerals 45 denote resistors, which constitute a feedback circuit unit.

【0108】この内、演算増幅回路34と抵抗37乃至
40によって構成される帰還増幅回路はペルチェ素子と
直列の抵抗2の端子電圧を取り出すために配置されてい
る。従って、抵抗37乃至40の抵抗値をそれぞれ
37、R38、R39、R40とするとR37/R38=R39/R
40に設定している。
Among them, the feedback amplifier circuit constituted by the operational amplifier circuit 34 and the resistors 37 to 40 is arranged to extract the terminal voltage of the resistor 2 in series with the Peltier element. Therefore, assuming that the resistance values of the resistors 37 to 40 are R 37 , R 38 , R 39 , and R 40 , respectively, R 37 / R 38 = R 39 / R
Set to 40 .

【0109】ボルテージ・フォロワを構成する演算増幅
回路35は、入力電圧が(1/2)VCCに等しい時の抵
抗2の端子電圧即ち基準電圧は0であるので、抵抗2の
端子電圧と基準電圧の差電圧を求めるためと、該差電圧
の極性を反転させるために配置されている。
Since the terminal voltage of the resistor 2 when the input voltage is equal to (1/2) V CC, that is, the reference voltage is 0, the operational amplifier circuit 35 constituting the voltage follower is connected to the terminal voltage of the resistor 2 and the reference voltage. It is provided for obtaining a voltage difference between the voltages and for inverting the polarity of the difference voltage.

【0110】更に、演算増幅回路36と抵抗42乃至4
5によってなる帰還増幅回路は、入力電圧と該差電圧の
差電圧を求めるために配置されている。従って、R42
43=R44/R45に設定している。
Further, the operational amplifier circuit 36 and the resistors 42 to 4
The feedback amplifier circuit 5 is provided for obtaining a difference voltage between the input voltage and the difference voltage. Therefore, R 42 /
R 43 = R 44 / R 45 is set.

【0111】このように、図6の構成は図4の構成と本
質的に同じであるので、これ以上詳細な説明は割愛す
る。
As described above, the configuration of FIG. 6 is essentially the same as the configuration of FIG. 4, and therefore a further detailed description will be omitted.

【0112】さて、図1と図3の構成の違い及び図4と
図6の構成の違いは、図1及び図4の構成が電流駆動部
に接合型トランジスタを使用しているのに対して、図3
及び図6の構成が電流駆動部に電界効果トランジスタを
使用している点だけであるが、接合型トランジスタと電
界効果トランジスタを一般化しておきたい。
The difference between the configurations shown in FIGS. 1 and 3 and between FIGS. 4 and 6 is that the configuration shown in FIGS. 1 and 4 uses a junction transistor in the current driver. , FIG.
6 only uses a field-effect transistor for the current driver, but it is desirable to generalize the junction-type transistor and the field-effect transistor.

【0113】PNP接合型トランジスタとPチャネル型
電界効果トランジスタはホール(正孔)の移動によって
トランジスタ効果を実現するもので、性質的に対応す
る。即ち、PNP接合型トランジスタの制御電極である
ベースの電位が高くなってエミッタ電極との間の電位差
が小さくなるとPNP接合型トランジスタは遮断状態に
なり、ベース電極とエミッタ電極間の電位差が所定以上
になるとPNP接合型トランジスタは導通状態になるの
に対して、Pチャネル型電界効果トランジスタの制御電
極であるゲートの電位が高くなってソース電極との間の
電位差が小さくなるとPチャネル型電界効果トランジス
タは遮断状態になり、ゲート電極とソースタ電極間の電
位差が所定以上になるとPチャネル型電界効果トランジ
スタは導通状態になる。
The PNP junction type transistor and the P-channel type field effect transistor realize the transistor effect by moving holes (holes), and correspond in nature. That is, when the potential of the base, which is the control electrode of the PNP junction type transistor, increases and the potential difference between the base electrode and the emitter electrode decreases, the PNP junction type transistor is turned off, and the potential difference between the base electrode and the emitter electrode exceeds a predetermined level. When this happens, the PNP junction transistor becomes conductive, whereas when the potential of the gate, which is the control electrode of the P-channel field-effect transistor, increases and the potential difference between the gate and the source electrode decreases, the P-channel field-effect transistor turns on. The P-channel field-effect transistor is turned on when the potential difference between the gate electrode and the source electrode becomes more than a predetermined value.

【0114】そして、PNP接合型トランジスタのコレ
クタ電極とPチャネル型電界効果トランジスタのドレイ
ン電極は共に外部から見ると定電流源に見え、PNP接
合型トランジスタのエミッタ電極とPチャネル型電界効
果トランジスタのソース電極は外部から見ると定電圧源
に見える。
When viewed from the outside, the collector electrode of the PNP junction transistor and the drain electrode of the P-channel field effect transistor both appear as a constant current source, and the emitter electrode of the PNP junction transistor and the source of the P-channel field effect transistor. The electrode looks like a constant voltage source when viewed from the outside.

【0115】一方、NPN接合型トランジスタとNチャ
ネル型電界効果トランジスタは電子の移動によってトラ
ンジスタ効果を実現するもので、性質的に対応する。即
ち、NPN接合型トランジスタの制御電極であるベース
の電位が低くなってエミッタ電極との間の電位差が小さ
くなるとNPN接合型トランジスタは遮断状態になり、
ベース電極とエミッタ電極間の電位差が所定以上になる
とNPN接合型トランジスタは導通状態になるのに対し
て、Nチャネル型電界効果トランジスタの制御電極であ
るゲートの電位が低くなってソース電極との間の電位差
が小さくなるとNチャネル型電界効果トランジスタは遮
断状態になり、ゲート電極とソースタ電極間の電位差が
所定以上になるとNチャネル型電界効果トランジスタは
導通状態になる。
On the other hand, the NPN junction type transistor and the N-channel type field effect transistor realize the transistor effect by the movement of electrons, and correspond in nature. That is, when the potential of the base, which is the control electrode of the NPN junction type transistor, decreases and the potential difference between the base electrode and the emitter electrode decreases, the NPN junction type transistor is cut off,
When the potential difference between the base electrode and the emitter electrode exceeds a predetermined value, the NPN junction type transistor becomes conductive, whereas the potential of the gate, which is the control electrode of the N-channel type field effect transistor, becomes lower and the potential between the gate and the source electrode becomes lower. When the potential difference between the gate electrode and the source electrode becomes smaller than a predetermined value, the N-channel field-effect transistor is turned off.

【0116】そして、NPN接合型トランジスタのコレ
クタ電極とNチャネル型電界効果トランジスタのドレイ
ン電極は共に外部から見ると定電流源に見え、NPN接
合型トランジスタのエミッタ電極とNチャネル型電界効
果トランジスタのソース電極は外部から見ると定電圧源
に見える。
The collector electrode of the NPN junction type transistor and the drain electrode of the N channel type field effect transistor both appear as a constant current source when viewed from the outside, and the emitter electrode of the NPN junction type transistor and the source of the N channel type field effect transistor. The electrode looks like a constant voltage source when viewed from the outside.

【0117】従って、接合型トランジスタも電界効果ト
ランジスタも、制御電極、定電流源電極及び定電圧電極
の3電極を有する能動素子ということができる。そし
て、正孔の移動を利用するか、電子の移動を利用するか
ということで、接合型トランジスタにも電界効果トラン
ジスタにも第一の極性の能動素子と第二の極性の能動素
子がある。
Therefore, it can be said that both the junction type transistor and the field effect transistor are active elements having three electrodes of the control electrode, the constant current source electrode and the constant voltage electrode. Then, depending on whether to use the movement of holes or the movement of electrons, both the junction type transistor and the field effect transistor have an active element of the first polarity and an active element of the second polarity.

【0118】上記のように一般化すると、例えば、図1
の構成は正電源(電圧=VCC)とアースとの間に、第一
の極性の能動素子と第二の極性の能動素子の定電流源電
極を接続した2つのトーテム・ポール回路を構成し、定
電流電極の接続点間にペルチェ素子を配置し、入力電圧
が(1/2)VCCに等しい時には、2つのトーテム・ポ
ール回路を構成する4つの能動素子を遮断状態にし、入
力電圧が(1/2)VCCより高い時には、第一のトーテ
ム・ポール回路の正電源側の第一の極性の能動素子と第
二のトーテム・ポール回路のアース側の第二の極性の能
動素子を導通可能にし、第二のトーテム・ポール回路の
正電源側の第一の極性の能動素子と第一のトーテム・ポ
ール回路のアース側の第二の極性の能動素子を遮断状態
にし、入力電圧が(1/2)VCCより低い時には、第一
のトーテム・ポール回路のアース側の第二の極性の能動
素子と第二のトーテム・ポール回路の正電源側の第一の
極性の能動素子を導通可能にし、第一のトーテム・ポー
ル回路の正電源側の第一の極性の能動素子と第二のトー
テム・ポール回路のアース側の第二の極性の能動素子を
遮断状態にするペルチェ素子駆動回路の構成であるとい
える。
When generalized as described above, for example, FIG.
The configuration between the positive supply (voltage = V CC) and ground, constitutes a first polarity of the active elements two totem-pole circuit connected to the constant current source electrode of the second polarity of the active device A Peltier element is arranged between the connection points of the constant current electrodes, and when the input voltage is equal to (1/2) V CC , the four active elements forming the two totem pole circuits are cut off, and the input voltage is reduced. When the voltage is higher than (1/2) V CC , the first polarity active element on the positive power supply side of the first totem pole circuit and the second polarity active element on the ground side of the second totem pole circuit are connected. The second totem-pole circuit has a first polarity active element on the positive power supply side and a first totem-pole circuit has a second polarity active element on the ground side in a cutoff state. When the voltage is lower than (1/2) V CC , the first totem port The active element of the second polarity on the ground side of the ground circuit and the active element of the first polarity on the positive power supply side of the second totem pole circuit are made conductive, and the positive power supply side of the first totem pole circuit is turned on. It can be said that this is a configuration of a Peltier element drive circuit that turns off the active element of the first polarity and the active element of the second polarity on the ground side of the second totem-pole circuit.

【0119】尚、上記では「正電源(電圧=VCC)とア
ースとの間に、第一の極性の能動素子と第二の極性の能
動素子の定電流源電極を接続した2つのトーテム・ポー
ル回路を構成」すると記載しているが、「アースと負電
源(電圧=−VEE)との間に、第一の極性の能動素子と
第二の極性の能動素子の定電流源電極を接続した2つの
トーテム・ポール回路を構成」しても、トーテム・ポー
ル回路中の電位関係が同じである。
[0119] In the above between ground and the "positive supply (voltage = V CC), 2 single totem-connected constant current source electrode of the first polarity of the active element and the second polarity of the active device However, it is described that “a pole circuit is configured”. However, “the constant current source electrodes of the active element of the first polarity and the active element of the second polarity are connected between the ground and the negative power supply (voltage = −V EE ). Even if "two connected totem-pole circuits are configured", the potential relationship in the totem-pole circuit is the same.

【0120】ただ、この場合には、「入力電圧が(−1
/2)VEEより高い時には、第一のトーテム・ポール回
路の正電源側の第一の極性の能動素子と第二のトーテム
・ポール回路のアース側の第二の極性の能動素子を導通
可能にし、第二のトーテム・ポール回路の正電源側の第
一の極性の能動素子と第一のトーテム・ポール回路のア
ース側の第二の極性の能動素子を遮断状態にし、入力電
圧が(−1/2)VEEより低い時には、第一のトーテム
・ポール回路のアース側の第二の極性の能動素子と第二
のトーテム・ポール回路の正電源側の第一の極性の能動
素子を導通可能にし、第一のトーテム・ポール回路の正
電源側の第一の極性の能動素子と第二のトーテム・ポー
ル回路のアース側の第二の極性の能動素子を遮断状態に
する」ように構成する必要がある。
However, in this case, "the input voltage is (-1)
/ 2) When the voltage is higher than V EE, a first polarity active element on the positive power supply side of the first totem pole circuit and a second polarity active element on the ground side of the second totem pole circuit can be conducted. The active element of the first polarity on the positive power supply side of the second totem-pole circuit and the active element of the second polarity on the ground side of the first totem-pole circuit are turned off, and the input voltage becomes (− 1/2) when the lower V EE, conducting a first polarity of the active element of the positive power supply side of the ground side of the second polarity of the active element and a second totem pole circuit of the first totem pole circuit Enable the active element of the first polarity on the positive power supply side of the first totem-pole circuit and the active element of the second polarity on the ground side of the second totem-pole circuit. '' There is a need to.

【0121】従って、図1の構成を更に一般化すると、
一方がアースである高圧側定電圧端子と低圧側定電圧端
子との間に、第一の極性の能動素子と第二の極性の能動
素子の定電流源電極を接続した2つのトーテム・ポール
回路を構成し、定電流源電極の接続点間にペルチェ素子
を配置し、入力電圧が高圧側定電圧端子と低圧側定電圧
端子の電圧の1/2に等しい時には、2つのトーテム・
ポール回路を構成する4つの能動素子を遮断状態にし、
入力電圧が高圧側定電圧端子と低圧側定電圧端子の電圧
の1/2より高い時には、第一のトーテム・ポール回路
の正電源側の第一の極性の能動素子と第二のトーテム・
ポール回路のアース側の第二の極性の能動素子を導通可
能にし、第二のトーテム・ポール回路の正電源側の第一
の極性の能動素子と第一のトーテム・ポール回路のアー
ス側の第二の極性の能動素子を遮断状態にし、入力電圧
が高圧側定電圧端子と低圧側定電圧端子の電圧の1/2
より低い時には、第一のトーテム・ポール回路のアース
側の第二の極性の能動素子と第二のトーテム・ポール回
路の正電源側の第一の極性の能動素子を導通可能にし、
第一のトーテム・ポール回路の正電源側の第一の極性の
能動素子と第二のトーテム・ポール回路のアース側の第
二の極性の能動素子を遮断状態にするペルチェ素子駆動
回路の構成であるといえる。
Therefore, when the configuration of FIG. 1 is further generalized,
Two totem pole circuits in which the constant current source electrodes of the active element of the first polarity and the active element of the second polarity are connected between the high voltage side constant voltage terminal and the low voltage side constant voltage terminal, one of which is ground. And a Peltier element is arranged between the connection points of the constant current source electrodes. When the input voltage is equal to one half of the voltage of the high-side constant voltage terminal and the low-side constant voltage terminal, two totems
The four active elements that constitute the pole circuit are turned off,
When the input voltage is higher than 電 圧 of the voltage of the high-side constant voltage terminal and the low-side constant voltage terminal, the active element of the first polarity on the positive power supply side of the first totem pole circuit and the second totem pole
The second polarity active element on the ground side of the pole circuit is made conductive, and the first polarity active element on the positive power supply side of the second totem pole circuit and the first polarity active element on the ground side of the first totem pole circuit. The active element having two polarities is turned off, and the input voltage is 1 / of the voltage of the high-voltage side constant voltage terminal and the low-voltage side constant voltage terminal.
When lower, the active element of the second polarity on the ground side of the first totem-pole circuit and the active element of the first polarity on the positive power supply side of the second totem-pole circuit are made conductive,
A Peltier device drive circuit that cuts off a first polarity active element on the positive power supply side of the first totem pole circuit and a second polarity active element on the ground side of the second totem pole circuit. It can be said that there is.

【0122】[0122]

【発明の効果】第一の発明によれば、2つのトーテム・
ポール回路の定電流特性を有する能動素子の接続点間に
配置されたペルチェ素子には、入力電圧が高圧側定電圧
端子の電圧と低圧合定電圧端子の電圧の1/2に等しい
時には電流を流さず、入力電圧が高圧側定電圧端子の電
圧と低圧合定電圧端子の電圧の1/2より高い時には第
一のトーテム・ポール回路の正電源側の第一の極性の能
動素子から第二のトーテム・ポール回路のアース側の第
二の極性の能動素子に向けて電流を流し、入力電圧が高
圧側定電圧端子の電圧と低圧合定電圧端子の電圧の1/
2より低い時には第二のトーテム・ポール回路の正電源
側の第一の極性の能動素子から第一のトーテム・ポール
回路のアース側の第二の極性の能動素子に向けて電流を
流すことができる。即ち、入力電圧が高圧側定電圧端子
の電圧と低圧合定電圧端子の電圧の1/2より高いか低
いかによってペルチェ素子に異なる方向の電流を流すこ
とができ、ペルチェ素子の吸収熱を制御することができ
る。
According to the first invention, two totems
When the input voltage is equal to half the voltage of the high-side constant voltage terminal and the voltage of the low-side constant voltage terminal, the Peltier element arranged between the connection points of the active elements having the constant current characteristic of the pole circuit When the input voltage is higher than one half of the voltage of the high-side constant voltage terminal and the voltage of the low-side constant voltage terminal without flowing, the first totem pole circuit from the active element of the first polarity on the positive power supply side to the second A current to the active element of the second polarity on the earth side of the totem pole circuit of the above, and the input voltage is 1 / the voltage of the high voltage side constant voltage terminal and the voltage of the low voltage constant voltage terminal.
When the voltage is lower than 2, a current can flow from the first polarity active element on the positive power supply side of the second totem-pole circuit to the second polarity active element on the ground side of the first totem-pole circuit. it can. That is, currents in different directions can flow through the Peltier element depending on whether the input voltage is higher or lower than 1/2 of the voltage of the high-side constant voltage terminal and the voltage of the low-voltage combined constant terminal, and the absorption heat of the Peltier element is controlled. can do.

【0123】第二の発明によれば、第一の発明のペルチ
ェ素子駆動回路を構成する構成要素の特性のばらつきや
経時変化があっても、該ばらつきや経時変化の影響が相
殺される。従って、第一の発明のペルチェ素子駆動回路
を構成する構成要素の特性のばらつきや経時変化があっ
てもペルチェ素子の電流を安定化することができる。
According to the second aspect of the present invention, even if the characteristics of the components constituting the Peltier device driving circuit of the first aspect of the present invention vary or change over time, the influence of the variation or change over time is offset. Therefore, the current of the Peltier device can be stabilized even if the characteristics of the components constituting the Peltier device drive circuit of the first invention vary or change with time.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の第一の実施の形態。FIG. 1 shows a first embodiment of the present invention.

【図2】 図1の構成における入力電圧とペルチェ電流
の関係。
FIG. 2 shows a relationship between an input voltage and a Peltier current in the configuration of FIG.

【図3】 本発明の第二の実施の形態。FIG. 3 shows a second embodiment of the present invention.

【図4】 本発明の第三の実施の形態。FIG. 4 shows a third embodiment of the present invention.

【図5】 図4の構成の等価回路。FIG. 5 is an equivalent circuit of the configuration of FIG.

【図6】 本発明の第四の実施の形態。FIG. 6 shows a fourth embodiment of the present invention.

【図7】 従来のペルチェ素子駆動回路(その1)。FIG. 7 shows a conventional Peltier device driving circuit (No. 1).

【図8】 電界吸収型変調器におけるペルチェ素子によ
る温度制御の概要を示す図。
FIG. 8 is a diagram showing an outline of temperature control by a Peltier element in the electro-absorption modulator.

【図9】 従来のペルチェ素子駆動回路(その2)。FIG. 9 shows a conventional Peltier device driving circuit (No. 2).

【符号の説明】[Explanation of symbols]

1 ペルチェ素子 2 抵抗 3〜7 演算増幅回路 8〜21 抵抗 22、23 PNP接合型トランジスタ 24、25 NPN接合型トランジスタ 26、27 Pチャネル型電界効果トランジスタ 28、29 Nチャネル型電界効果トランジスタ 30〜33 抵抗 34〜36 演算増幅回路 37〜45 抵抗 DESCRIPTION OF SYMBOLS 1 Peltier element 2 Resistance 3-7 Operational amplifier circuit 8-21 Resistance 22,23 PNP junction type transistor 24,25 NPN junction type transistor 26,27 P channel type field effect transistor 28,29 N channel type field effect transistor 30-33 Resistance 34-36 Operational amplifier circuit 37-45 Resistance

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 一方がアースである高圧側定電圧端子と
低圧側定電圧端子との間に、第一の極性の能動素子と第
二の極性の能動素子の定電流源電極を接続した2つのト
ーテム・ポール回路を構成し、該定電流源電極の接続点
間にペルチェ素子を配置し、 入力電圧が高圧側定電圧端子と低圧側定電圧端子の電圧
の1/2に等しい時には、2つのトーテム・ポール回路
を構成する4つの能動素子を遮断状態にし、 入力電圧が高圧側定電圧端子と低圧側定電圧端子の電圧
の1/2より高い時には、第一のトーテム・ポール回路
の正電源側の第一の極性の能動素子と第二のトーテム・
ポール回路のアース側の第二の極性の能動素子を導通可
能にし、 入力電圧が高圧側定電圧端子と低圧側定電圧端子の電圧
の1/2より低い時には、第一のトーテム・ポール回路
のアース側の第二の極性の能動素子と第二のトーテム・
ポール回路の正電源側の第一の極性の能動素子を導通可
能にすることを特徴とするペルチェ素子駆動回路。
A constant current source electrode of an active element having a first polarity and a constant current source electrode of an active element having a second polarity are connected between a high voltage side constant voltage terminal and a low voltage side constant voltage terminal, one of which is ground. Two totem pole circuits are arranged, and a Peltier element is arranged between the connection points of the constant current source electrodes. When the input voltage is equal to one half of the voltage of the high voltage side constant voltage terminal and the low voltage side constant voltage terminal, 2 When the four active elements constituting the two totem-pole circuits are cut off, and the input voltage is higher than half the voltage of the high-side constant voltage terminal and the low-side constant voltage terminal, the positive of the first totem-pole circuit The active element of the first polarity on the power supply side and the second totem
The active element of the second polarity on the ground side of the pole circuit is made conductive, and when the input voltage is lower than half the voltage of the high-side constant voltage terminal and the low-side constant voltage terminal, the first totem-pole circuit A second polarity active element on the ground side and a second totem
A Peltier device drive circuit, wherein an active device having a first polarity on a positive power supply side of a pole circuit is made conductive.
【請求項2】 請求項1記載のペルチェ素子駆動回路に
対して、 上記ペルチェ素子に直列に抵抗を挿入し、 該抵抗の端子電圧を取り出して基準電圧との第一の差電
圧を生成し、 該第一の差電圧と入力電圧との第二の差電圧を生成し、 該第二の差電圧が高圧側定電圧端子と低圧側定電圧端子
の電圧の1/2より高いか低いかによって、上記と同様
にペルチェ素子の電流を制御する構成を付加することを
特徴とするペルチェ素子駆動回路。
2. The Peltier device driving circuit according to claim 1, wherein a resistor is inserted in series with the Peltier device, a terminal voltage of the resistor is taken out, and a first difference voltage from a reference voltage is generated. Generating a second difference voltage between the first difference voltage and the input voltage; determining whether the second difference voltage is higher or lower than 1/2 of the voltage of the high-side constant voltage terminal and the low-side constant voltage terminal; A Peltier element driving circuit, wherein a configuration for controlling the current of the Peltier element is added in the same manner as described above.
JP2000123127A 2000-04-24 2000-04-24 Peltier element drive circuit Withdrawn JP2001308396A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000123127A JP2001308396A (en) 2000-04-24 2000-04-24 Peltier element drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000123127A JP2001308396A (en) 2000-04-24 2000-04-24 Peltier element drive circuit

Publications (1)

Publication Number Publication Date
JP2001308396A true JP2001308396A (en) 2001-11-02

Family

ID=18633490

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000123127A Withdrawn JP2001308396A (en) 2000-04-24 2000-04-24 Peltier element drive circuit

Country Status (1)

Country Link
JP (1) JP2001308396A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007149904A (en) * 2005-11-28 2007-06-14 Shimadzu Corp Wavelength conversion laser temperature control circuit
JP2016129873A (en) * 2015-01-14 2016-07-21 三菱電機株式会社 Peltier element driver and peltier element driving method
EP3309894A3 (en) * 2016-10-14 2018-07-04 Optimum Battery Co., Ltd. Cooling and heating system

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007149904A (en) * 2005-11-28 2007-06-14 Shimadzu Corp Wavelength conversion laser temperature control circuit
JP4715469B2 (en) * 2005-11-28 2011-07-06 株式会社島津製作所 Wavelength conversion laser temperature control circuit
JP2016129873A (en) * 2015-01-14 2016-07-21 三菱電機株式会社 Peltier element driver and peltier element driving method
EP3309894A3 (en) * 2016-10-14 2018-07-04 Optimum Battery Co., Ltd. Cooling and heating system

Similar Documents

Publication Publication Date Title
KR100432327B1 (en) Reverse level shift circuit and power semiconductor device
JPH1140840A (en) Light receiver
JP4566692B2 (en) LIGHT EMITTING DIODE DRIVING DEVICE AND OPTICAL TRANSMISSION DEVICE HAVING THE SAME
JPH06152027A (en) Semiconductor laser drive circuit
KR100649467B1 (en) Driving circuit of laser diode
JPH02188020A (en) Photocoupler circuit and the circuit for driving semiconductor element for electric power
JP3394371B2 (en) Insulated transmission device
US20130195133A1 (en) Driver circuit for laser diode outputting pre-emphasized signal
US4837523A (en) High slew rate linear amplifier
JP2001308396A (en) Peltier element drive circuit
US6765942B2 (en) Optoelectronic circuit and control circuit
US7629567B2 (en) Light receiving circuit having two switched photodiodes
US5249074A (en) Bipolar junction transistor combined with an optical modulator
JP3709358B2 (en) Optical modulator drive circuit
JP3488088B2 (en) Light emitting diode drive circuit
JP2626593B2 (en) Drive circuit of laser module with electronic cooling
JP3837372B2 (en) Semiconductor relay
JP2002344065A (en) Laser diode module and temperature-adjusting device thereof
JP2002290168A (en) Optical receiver
JPH0149026B2 (en)
JPH05152662A (en) Semiconductor light emitting device driving circuit
JP2005210558A (en) Optical current/voltage conversion circuit
JP2004304708A (en) Photocurrent/voltage conversion circuit
JP2002064242A (en) Method and circuit for driving laser diode
JPH1154784A (en) Semiconductor relay

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070703