JP2001307993A - Resist pattern formation method - Google Patents
Resist pattern formation methodInfo
- Publication number
- JP2001307993A JP2001307993A JP2000125572A JP2000125572A JP2001307993A JP 2001307993 A JP2001307993 A JP 2001307993A JP 2000125572 A JP2000125572 A JP 2000125572A JP 2000125572 A JP2000125572 A JP 2000125572A JP 2001307993 A JP2001307993 A JP 2001307993A
- Authority
- JP
- Japan
- Prior art keywords
- resist pattern
- pattern
- photoresist
- resist
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体製造工程に
おけるレジストパターンの形成方法に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a resist pattern in a semiconductor manufacturing process.
【０００２】[0002]
【従来の技術】従来、半導体製造工程において微細パタ
ーンを形成する技術として、サーマルフローによるレジ
ストパターン形成方法がある。サーマルフローとは、フ
ォトリソグラフィ工程で基板上に形成したレジストパタ
ーンを構成するレジスト材が、ある温度に加熱されたと
きに熱で変形して流れ、このレジストパターンが拡大す
る現象をいう。2. Description of the Related Art Conventionally, as a technique for forming a fine pattern in a semiconductor manufacturing process, there is a method of forming a resist pattern by a thermal flow. The thermal flow is a phenomenon in which a resist material forming a resist pattern formed on a substrate in a photolithography process is deformed by heat when heated to a certain temperature, flows, and the resist pattern expands.
【０００３】例えば、直径０．１μｍ程度のホールパタ
ーンや、幅０．１μｍ程度のスリットパターンを形成す
る場合、サーマルフローを用いて次のような工程でレジ
ストパターンを形成していた。For example, when forming a hole pattern having a diameter of about 0.1 μm or a slit pattern having a width of about 0.1 μm, a resist pattern is formed by the following steps using a thermal flow.
【０００４】（１） シリコン基板上に化学増幅型ポジ
レジスト材を一様に塗布する。 （２） 直径０．２５μｍ程度のホールや、幅０．３５
μｍ程度のスリットが形成された回路パターンマスクを
介して、レジスト材の表面をＫｒＦエキシマレーザで露
光する。(1) A chemically amplified positive resist material is uniformly applied on a silicon substrate. (2) A hole having a diameter of about 0.25 μm or a width of 0.35
The surface of the resist material is exposed with a KrF excimer laser through a circuit pattern mask having a slit of about μm.
【０００５】（３） レジスト材をアルカリ現像液で現
像し、露光された部分のレジスト材を除去する。これに
より、直径０．２５μｍ程度のホールや、幅０．３５μ
ｍ程度のスリットを有するレジストパターンが形成され
る。 （４） レジストパターンが形成されたシリコン基板を
ホットプレート上に乗せ、温度１２０〜１６０℃で９０
秒程度加熱する。(3) The resist material is developed with an alkali developer to remove the exposed portion of the resist material. Thereby, a hole having a diameter of about 0.25 μm and a width of 0.35 μm
A resist pattern having about m slits is formed. (4) Place the silicon substrate on which the resist pattern has been formed on a hot plate,
Heat for about a second.
【０００６】（５） 加熱処理により、レジスト材が溶
けて変形し、レジストパターンが外側に拡大する。これ
により、ホールの直径やスリットの幅が縮小し、直径
０．１μｍ程度のホールパターンや、幅０．１μｍ程度
の微細なスリットパターンが形成される。(5) The heat treatment melts and deforms the resist material, and the resist pattern expands outward. Thereby, the diameter of the hole and the width of the slit are reduced, and a hole pattern with a diameter of about 0.1 μm and a fine slit pattern with a width of about 0.1 μm are formed.
【０００７】[0007]
【発明が解決しようとする課題】しかしながら、従来の
サーマルフローによるレジストパターン形成方法では、
次のような課題があった。However, in the conventional method of forming a resist pattern by thermal flow,
There were the following issues.
【０００８】（ｉ） 加熱処理によるパターンの微細化
は、レジスト材の熱による変形を利用しているので、加
熱温度と加熱時間に影響され、目的のパターン寸法精度
を得ることが難しかった。 （ii） レジストパターンの形状、寸法、密度等によっ
てサーマルフローによる変形の状態が異なり、所望の設
計パターンからの寸法差や形状差が生じる。 （iii) 加熱処理に用いるホットプレートの温度分布の
差により、サーマルフローによる変形の程度が異なり、
均一な微細パターンを得ることが困難となりパターン寸
法精度が劣化することがあった。(I) Since the pattern miniaturization by the heat treatment utilizes the deformation of the resist material due to heat, it is difficult to obtain the target pattern dimensional accuracy due to the influence of the heating temperature and the heating time. (Ii) The state of deformation due to the thermal flow differs depending on the shape, size, density, etc. of the resist pattern, resulting in a dimensional difference or a shape difference from a desired design pattern. (Iii) The degree of deformation due to thermal flow differs due to the difference in the temperature distribution of the hot plate used for the heat treatment.
In some cases, it was difficult to obtain a uniform fine pattern, and the pattern dimensional accuracy was sometimes deteriorated.
【０００９】本発明は、前記従来技術が持っていた課題
を解決し、精度良く微細なパターンを形成することがで
きるレジストパターン形成方法を提供するものである。An object of the present invention is to provide a method of forming a resist pattern which can solve the problems of the prior art and can form a fine pattern with high accuracy.
【００１０】[0010]
【課題を解決するための手段】前記課題を解決するため
に、本発明の内の第１の発明は、レジストパターン形成
方法において、半導体基板上にフォトレジストを塗布す
る塗布処理と、前記半導体基板上に塗布されたフォトレ
ジスト表面に所定のパターンが描かれたフォトマスクを
介してレーザ光を当てて露光する露光処理と、前記露光
されたフォトレジストを現像して前記半導体基板上に前
記所定のパターンと同一形状の第１のレジストパターン
を形成する現像処理と、前記半導体基板上に形成された
第１のレジストパターン表面に所定量の光エネルギを照
射することにより、該第１のレジストパターンを構成す
るフォトレジストの溶融温度を低下させる照射処理と、
前記照射処理の施された半導体基板を所定時間だけ所定
の温度に加熱することにより、前記第１のレジストパタ
ーンを熱によって変形させてパターン間隔が縮小された
第２のレジストパターンを形成する加熱処理とを行うよ
うにしている。According to a first aspect of the present invention, there is provided a resist pattern forming method, comprising: applying a photoresist on a semiconductor substrate; An exposure process of irradiating a laser beam through a photomask in which a predetermined pattern is drawn on the surface of the photoresist applied thereon, and developing the exposed photoresist to develop the predetermined photoresist on the semiconductor substrate. A developing process for forming a first resist pattern having the same shape as the pattern; and irradiating a predetermined amount of light energy to the surface of the first resist pattern formed on the semiconductor substrate, thereby forming the first resist pattern. Irradiation treatment to lower the melting temperature of the constituent photoresist,
A heating process of heating the irradiated semiconductor substrate to a predetermined temperature for a predetermined time to deform the first resist pattern by heat to form a second resist pattern having a reduced pattern interval; And try to do.
【００１１】第１の発明によれば、以上のようにレジス
トパターン形成方法を構成したので、次のような作用が
行われる。According to the first invention, since the method for forming a resist pattern is configured as described above, the following operation is performed.
【００１２】塗布処理によって半導体基板上にフォトレ
ジストを塗布され、露光処理によって所定のパターンが
描かれたフォトマスクを介してこのフォトレジストに、
レーザ光が照射される。現像処理によって露光されたフ
ォトレジストが現像され、第１のレジストパターンが形
成される。照射処理によって、第１のレジストパターン
に所定量の光エネルギが照射され、フォトレジストの溶
融温度が低下させられる。加熱処理によって半導体基板
が所定時間だけ所定の温度に加熱されると、第１のレジ
ストパターンが変形して、パターン間隔が縮小された第
２のレジストパターンが形成される。A photoresist is applied on a semiconductor substrate by a coating process, and the photoresist is applied to the photoresist through a photomask on which a predetermined pattern is drawn by an exposure process.
Laser light is applied. The photoresist exposed by the developing process is developed to form a first resist pattern. The irradiation process irradiates the first resist pattern with a predetermined amount of light energy to lower the melting temperature of the photoresist. When the semiconductor substrate is heated to a predetermined temperature for a predetermined time by the heat treatment, the first resist pattern is deformed, and a second resist pattern having a reduced pattern interval is formed.
【００１３】第２の発明は、第１の発明の照射処理にお
いて、第１のレジストパターンの特定箇所の溶融温度を
低下させるために、遮光性のマスクを介して選択的に光
エネルギを照射するようにしている。According to a second aspect of the present invention, in the irradiation treatment of the first aspect, light energy is selectively irradiated through a light-shielding mask in order to lower a melting temperature of a specific portion of the first resist pattern. Like that.
【００１４】第３の発明は、第１または第２の発明の照
射処理において、加熱処理時の半導体基板の温度分布に
起因するパターン間隔の縮小率のばらつきを補正するた
めに、第１のレジストパターン各部に対する光エネルギ
の照射量を加減し、該第１のレジストパターン各部の溶
融温度を制御するようにしている。According to a third aspect of the present invention, in the irradiation processing of the first or second aspect, the first resist is used to correct a variation in a reduction rate of a pattern interval caused by a temperature distribution of the semiconductor substrate during the heat treatment. The amount of light energy applied to each part of the pattern is adjusted to control the melting temperature of each part of the first resist pattern.
【００１５】第４の発明は、レジストパターン形成方法
において、半導体基板上に第１のフォトレジストを塗布
する第１の塗布処理と、前記第１のフォトレジストの表
面に該第１のフォトレジストよりも溶融温度の高い第２
のフォトレジストを塗布する第２の塗布処理と、前記半
導体基板上に塗布されたフォトレジスト表面に所定のパ
ターンが描かれたフォトマスクを介してレーザ光を当て
て露光する露光処理と、前記露光されたフォトレジスト
を現像して前記半導体基板上に前記所定のパターンと同
一形状の第１のレジストパターンを形成する現像処理
と、前記現像処理の施された半導体基板を所定時間だけ
所定の温度に加熱することにより、前記第１のレジスト
パターンを熱によって変形させてパターン間隔が縮小さ
れた第２のレジストパターンを形成する加熱処理とを行
うようにしている。According to a fourth aspect of the present invention, in the method for forming a resist pattern, a first coating process of coating a first photoresist on a semiconductor substrate, and a step of applying a first photoresist on the surface of the first photoresist. Also has a high melting temperature
A second coating process of applying a photoresist, an exposure process of exposing the surface of the photoresist applied on the semiconductor substrate to a laser beam through a photomask in which a predetermined pattern is drawn, and the exposing process. Developing the developed photoresist to form a first resist pattern having the same shape as the predetermined pattern on the semiconductor substrate, and bringing the semiconductor substrate subjected to the development processing to a predetermined temperature for a predetermined time. By performing heating, the first resist pattern is deformed by heat to form a second resist pattern having a reduced pattern interval.
【００１６】第４の発明によれば、次のような作用が行
われる。第１及び第２の塗布処理により、半導体基板上
に溶融温度の低い第１のフォトレジストと溶融温度の高
い第２のフォトレジストが順次塗布される。露光処理に
より、所定のパターンが描かれたフォトマスクを介し
て、フォトレジストにレーザ光が照射され、現像処理に
よってフォトレジストが現像されて第１のレジストパタ
ーンが形成される。加熱処理によって半導体基板が所定
時間だけ所定の温度に加熱されると、第１のレジストパ
ターンが変形して、パターン間隔が縮小された第２のレ
ジストパターンが形成される。According to the fourth aspect, the following operation is performed. By the first and second coating processes, a first photoresist having a low melting temperature and a second photoresist having a high melting temperature are sequentially applied onto the semiconductor substrate. The photoresist is irradiated with laser light through a photomask on which a predetermined pattern is drawn by the exposure process, and the photoresist is developed by the development process to form a first resist pattern. When the semiconductor substrate is heated to a predetermined temperature for a predetermined time by the heat treatment, the first resist pattern is deformed, and a second resist pattern having a reduced pattern interval is formed.
【００１７】第５の発明は、第１〜第４の発明の露光処
理において、所定のパターンの外側に加熱処理で第１の
レジストパターンが熱変形したときに消滅する程度の寸
法のダミーパターンを配置したフォトマスクを用いるよ
うにしている。According to a fifth aspect of the present invention, in the exposure processing of the first to fourth aspects of the present invention, a dummy pattern having a size such that the dummy pattern disappears when the first resist pattern is thermally deformed by heat treatment outside the predetermined pattern. The arranged photomask is used.
【００１８】第６の発明は、第１〜第４の発明の露光処
理において、フォトマスクとしてハーフトーン位相シフ
トマスクを用いるようにしている。According to a sixth aspect of the present invention, in the exposure processing according to the first to fourth aspects, a halftone phase shift mask is used as a photomask.
【００１９】第７の発明は、レジストパターン形成方法
において、半導体基板上にフォトレジストを塗布する塗
布処理と、前記半導体基板上に塗布されたフォトレジス
ト表面に所定のパターンが描かれたフォトマスクを介し
てレーザ光を当てて露光する露光処理と、前記露光され
たフォトレジストを現像して前記半導体基板上に前記所
定のパターンと同一形状の第１のレジストパターンを形
成する現像処理と、前記照射処理の施された半導体基板
を所定時間だけ所定の温度に加熱することにより、前記
第１のレジストパターンの表面を溶融し、平滑化した表
面を有する第２のレジストパターンを形成する加熱処理
とを行うようにしている。According to a seventh aspect of the present invention, in the method for forming a resist pattern, a coating process of applying a photoresist on a semiconductor substrate, and a photomask having a predetermined pattern drawn on a surface of the photoresist applied on the semiconductor substrate. An exposure process of exposing the substrate to a laser beam through exposure, a development process of developing the exposed photoresist to form a first resist pattern having the same shape as the predetermined pattern on the semiconductor substrate, and the irradiation Heating the treated semiconductor substrate to a predetermined temperature for a predetermined time to melt the surface of the first resist pattern and form a second resist pattern having a smoothed surface. I'm trying to do it.
【００２０】第７の発明では、次のような作用が行われ
る。塗布処理により、半導体基板上にフォトレジストが
塗布され、露光処理により、所定のパターンが描かれた
フォトマスクを介して、このフォトレジストにレーザ光
が照射される。現像処理によってフォトレジストが現像
されて第１のレジストパターンが形成され、加熱処理に
よって半導体基板が所定時間だけ所定の温度に加熱され
ると、第１のレジストパターンの表面が溶融して平滑化
した表面を有する第２のレジストパターンが形成され
る。In the seventh aspect, the following operation is performed. A photoresist is applied to the semiconductor substrate by the coating process, and the photoresist is irradiated with laser light via a photomask on which a predetermined pattern is drawn by the exposure process. The first resist pattern is formed by developing the photoresist by the development process, and when the semiconductor substrate is heated to a predetermined temperature for a predetermined time by the heat treatment, the surface of the first resist pattern is melted and smoothed. A second resist pattern having a surface is formed.
【００２１】第８の発明は、第１〜第７の発明の塗布処
置において、位置合わせマーク形成箇所に予め透明膜を
形成し、該透明膜上にフォトレジストを塗布することに
より、該位置合わせマーク形成箇所のフォトレジストを
他の箇所よりも薄く塗布するようにしている。これによ
り、位置合わせマーク形成箇所のフォトレジストの加熱
処理による変形量が少なくなり、精密な位置合わせマー
クを有するレジストパターンが形成される。According to an eighth aspect of the present invention, in the coating treatment according to the first to seventh aspects, a transparent film is formed in advance at a position where an alignment mark is to be formed, and a photoresist is applied on the transparent film to thereby perform the alignment. The photoresist at the mark formation location is applied thinner than the other locations. Thus, the amount of deformation of the photoresist at the position where the alignment mark is formed due to the heat treatment is reduced, and a resist pattern having a precise alignment mark is formed.
【００２２】[0022]
【発明の実施の形態】（第１の実施形態）図１（１）〜
（６）は、本発明の第１の実施形態を示すレジストパタ
ーン形成方法の工程図である。以下、この図１（１）〜
（６）に従って、半導体製造過程におけるレジストパタ
ーン形成方法を説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS (First Embodiment) FIGS.
(6) is a process diagram of a method for forming a resist pattern according to the first embodiment of the present invention. Hereinafter, FIG.
According to (6), a method of forming a resist pattern in a semiconductor manufacturing process will be described.
【００２３】（１） 工程１ 半導体基板（例えば、シリコン基板）１上に、フォトレ
ジスト（例えば、化学増幅型ポジレジスト材、以下、単
に「レジスト材」という）２を一様に塗布する。このと
き、シリコン基板１の表面に回路パターンが既に形成さ
れてるか否かは関係ない。(1) Step 1 A photoresist (for example, a chemically amplified positive resist material, hereinafter simply referred to as a “resist material”) 2 is uniformly applied on a semiconductor substrate (for example, a silicon substrate) 1. At this time, it does not matter whether or not a circuit pattern has already been formed on the surface of the silicon substrate 1.
【００２４】（２） 工程２ シリコン基板１上に塗布されたレジスト材２の表面に、
フォトマスク（例えば、回路パターンマスク）３を介し
てＫｒＦエキシマレーザを露光する。この回路パターン
マスク３には、ＫｒＦエキシマレーザの波長（２４８ｎ
ｍ）に基づく限界寸法である直径０．２５μｍ程度のホ
ールや、幅０．３５μｍ程度のスリットを含む回路パタ
ーンが形成されている。(2) Step 2 On the surface of the resist material 2 applied on the silicon substrate 1,
A KrF excimer laser is exposed through a photomask (for example, a circuit pattern mask) 3. The circuit pattern mask 3 has a wavelength of KrF excimer laser (248 n
A circuit pattern including a hole having a diameter of about 0.25 μm, which is a critical dimension based on m), and a slit having a width of about 0.35 μm, is formed.
【００２５】（３） 工程３ 露光が行われたシリコン基板１上のレジスト材２を、ア
ルカリ現像液で現像する。これにより、レーザで露光さ
れた部分のレジスト材２が除去され、露光が行われなか
った部分のレジスト材２が残り、回路パターンマスク３
と同一形状で、直径０．２５μｍ程度のホールや、幅
０．３５μｍ程度のスリットを有するレジストパターン
２ａが形成される。(3) Step 3 The resist material 2 on the exposed silicon substrate 1 is developed with an alkali developing solution. As a result, the portion of the resist material 2 that has been exposed by the laser is removed, the portion of the resist material 2 that has not been exposed remains, and the circuit pattern mask 3
A resist pattern 2a having the same shape as above and having holes having a diameter of about 0.25 μm and slits having a width of about 0.35 μm is formed.
【００２６】（４） 工程４ 現像によって形成されたシリコン基板１上のレジストパ
ターン２ａの表面に、照射マスク４を介して工程２と同
様のレーザを照射する。ここで、照射マスク４は、後述
する工程６における加熱処理によって、レジストパター
ン２ａを熱によって変形させてパターン間隔を縮小させ
たい箇所にのみ、レーザを照射するための遮光マスクで
ある。また、レーザの照射エネルギは、レジスト材２の
材質や厚さによって最適値が異なるが、例えば１００Ｊ
／ｍ２程度である。(4) Step 4 The surface of the resist pattern 2 a on the silicon substrate 1 formed by the development is irradiated with the same laser as in step 2 via the irradiation mask 4. Here, the irradiation mask 4 is a light-shielding mask for irradiating a laser only to a portion where the resist pattern 2a is to be deformed by heat to reduce a pattern interval by a heat treatment in Step 6 described later. The optimum value of the laser irradiation energy varies depending on the material and thickness of the resist material 2.
/ M 2 .
【００２７】（５） 工程５ 工程４と同様に、補正マスク５を介してレジストパター
ン２ａにレーザを照射する。ここで、補正マスク５は、
工程６における加熱処理におけるシリコン基板１の温度
分布を補正するための遮光マスクである。加熱処理にお
いて、例えば、シリコン基板１の中央部の温度が周辺部
に比べて高くなる場合、周辺部のレジストパターン２ａ
の溶解温度を低下させるために、レーザを追加して照射
するために用いられる。(5) Step 5 As in step 4, the resist pattern 2a is irradiated with laser through the correction mask 5. Here, the correction mask 5
This is a light-shielding mask for correcting the temperature distribution of the silicon substrate 1 in the heat treatment in Step 6. In the heat treatment, for example, when the temperature of the central portion of the silicon substrate 1 is higher than that of the peripheral portion, the resist pattern 2a in the peripheral portion
Is used to additionally irradiate a laser in order to lower the melting temperature.
【００２８】（６） 工程６ 工程４，５でレジストパターン２ａにレーザの照射が行
われたシリコン基板１を、ホットプレート６に載せ、所
定時間（例えば、６０秒）だけ所定の温度（例えば、１
３０〜１４０℃）に加熱する。これにより、レジストパ
ターン２ａが熱によって溶解して変形し、回路パターン
マスク３のパターンとは異なるレジストパターン２ｂが
形成される。(6) Step 6 The silicon substrate 1 on which the resist pattern 2a has been irradiated with the laser in Steps 4 and 5 is placed on a hot plate 6 and is heated at a predetermined temperature (for example, 60 seconds) for a predetermined time (for example, 60 seconds). 1
(30-140 ° C). As a result, the resist pattern 2a is melted and deformed by heat, and a resist pattern 2b different from the pattern of the circuit pattern mask 3 is formed.
【００２９】この時、工程４，５で照射されたレーザの
エネルギが多いほど、レジスト材２の溶解温度が低下
し、熱による変形量が大きくなる。即ち、レジストパタ
ーン２ａを構成するレジスト材２が溶けて流れ、パター
ン間隔が縮小される。これにより、工程４においてレー
ザが照射された箇所のホールの直径やスリットの幅が縮
小し、直径０．１μｍ程度のホールパターンや、幅０．
１μｍ程度の微細なスリットパターンが形成される。ま
た、レーザが照射されていない箇所のパターンはほとん
ど変形せず、レジストパターン２ａと同様のパターンと
なる。At this time, as the energy of the laser irradiated in steps 4 and 5 increases, the melting temperature of the resist material 2 decreases and the amount of deformation due to heat increases. That is, the resist material 2 constituting the resist pattern 2a melts and flows, and the pattern interval is reduced. As a result, the diameter of the hole and the width of the slit at the position irradiated with the laser in Step 4 are reduced, and a hole pattern having a diameter of about 0.1 μm and a width of 0.1 mm are obtained.
A fine slit pattern of about 1 μm is formed. Further, the pattern of the portion not irradiated with the laser hardly deforms, and becomes a pattern similar to the resist pattern 2a.
【００３０】以上のように、この第１の実施形態のレジ
ストパターン形成方法は、工程４，５において、レジス
トパターン２ａにレーザを照射することにより、工程６
における加熱処理の温度を低下することができる。これ
により、温度設定の精度を高くすることが可能になり、
変形後のレジストパターン２ｂの寸法精度を高くするこ
とができる。As described above, in the method of forming a resist pattern according to the first embodiment, in steps 4 and 5, the resist pattern 2a is irradiated with laser in step 6
, The temperature of the heat treatment can be lowered. This makes it possible to increase the accuracy of temperature setting,
The dimensional accuracy of the deformed resist pattern 2b can be increased.
【００３１】また、工程４において、現像後のレジスト
パターン２ａ中の微細なパターンを形成したい箇所にの
み、選択的にレーザを照射するようにしているので、任
意の箇所に微細なパターンを形成することができる。更
に、工程５において、ホットプレート６等による加熱温
度の温度分布を補正するために、部分的にレーザを照射
してレジスト材２の溶融温度を低下させるようにしてい
る。これにより、工程６における加熱温度の不均一を補
正し、寸法精度の良いレジストパターン２ｂを形成する
ことができる。In the step 4, since the laser is selectively irradiated only on the portion where the fine pattern is to be formed in the developed resist pattern 2a, the fine pattern is formed on an arbitrary portion. be able to. Further, in step 5, in order to correct the temperature distribution of the heating temperature by the hot plate 6 or the like, the laser is partially irradiated to lower the melting temperature of the resist material 2. Thereby, the unevenness of the heating temperature in the step 6 can be corrected, and the resist pattern 2b with good dimensional accuracy can be formed.
【００３２】（第２の実施形態）図２（１）〜（５）
は、本発明の第２の実施形態を示すレジストパターン形
成方法の工程図であり、図１中の要素と共通の要素には
共通の符号が付されている。以下、この図２（１）〜
（５）に従って、半導体製造過程におけるレジストパタ
ーン形成方法を説明する。(Second Embodiment) FIGS. 2 (1) to 2 (5)
FIG. 6 is a process diagram of a method of forming a resist pattern according to a second embodiment of the present invention, wherein components common to those in FIG. 1 are denoted by common reference numerals. Hereinafter, FIG.
According to (5), a method of forming a resist pattern in a semiconductor manufacturing process will be described.
【００３３】（１） 工程１１ シリコン基板１上に、比較的溶融温度の低いレジスト材
１１を一様に塗布する。このとき、シリコン基板１の表
面に既に回路パターンが形成されてるか否かは関係な
い。(1) Step 11 A resist material 11 having a relatively low melting temperature is uniformly applied on the silicon substrate 1. At this time, it does not matter whether or not a circuit pattern has already been formed on the surface of the silicon substrate 1.
【００３４】（２） 工程１２ レジスト材１１の表面に、比較的溶融温度の高いレジス
ト材１２を一様に塗布する。更に、レジスト材１２の表
面に、レジスト材１１と同様に比較的溶融温度の低いレ
ジスト材１３を一様に塗布する。これにより、レジスト
材１１，１２，１３による積層レジスト膜１０が形成さ
れる。(2) Step 12 The resist material 12 having a relatively high melting temperature is uniformly applied to the surface of the resist material 11. Further, a resist material 13 having a relatively low melting temperature is applied uniformly on the surface of the resist material 12 similarly to the resist material 11. As a result, the laminated resist film 10 made of the resist materials 11, 12, and 13 is formed.
【００３５】（３） 工程１３ シリコン基板１上に形成された積層レジスト膜１０の表
面に、直径０．２５μｍ程度のホールや、幅０．３５μ
ｍ程度のスリットを含む回路パターンが形成された回路
パターンマスク３を介して、ＫｒＦエキシマレーザを露
光する。(3) Step 13 A hole having a diameter of about 0.25 μm and a width of about 0.35 μm are formed on the surface of the laminated resist film 10 formed on the silicon substrate 1.
A KrF excimer laser is exposed through a circuit pattern mask 3 on which a circuit pattern including a slit of about m is formed.
【００３６】（４） 工程１４ 露光が行われたシリコン基板１上の積層レジスト膜１０
を、アルカリ現像液で現像する。これにより、レーザで
露光された部分の積層レジスト膜１０が除去され、露光
が行われなかった部分の積層レジスト膜１０が残り、回
路パターンマスク３と同一形状で、直径０．２５μｍ程
度のホールや、幅０．３５μｍ程度のスリットを有する
レジストパターン１０ａが形成される。(4) Step 14 The laminated resist film 10 on the exposed silicon substrate 1
Is developed with an alkali developing solution. As a result, the portion of the laminated resist film 10 that has been exposed to the laser is removed, and the portion of the laminated resist film 10 that has not been exposed remains, leaving holes or holes having the same shape as the circuit pattern mask 3 and a diameter of about 0.25 μm. A resist pattern 10a having a slit having a width of about 0.35 μm is formed.
【００３７】（５） 工程１５ レジストパターン１０ａが形成されたシリコン基板１
を、ホットプレート６に載せ、所定時間（例えば、９０
秒）だけ所定の温度（例えば、１２０〜１６０℃）に加
熱する。これにより、レジストパターン１０ａが熱によ
って溶解して変形し、直径０．１μｍ程度のホールパタ
ーンや、幅０．１μｍ程度の微細なスリットパターンを
有するレジストパターン１０ｂが形成される。(5) Step 15 Silicon substrate 1 on which resist pattern 10a is formed
Is placed on the hot plate 6 for a predetermined time (for example, 90
(Seconds) to a predetermined temperature (for example, 120 to 160 ° C.). As a result, the resist pattern 10a is melted and deformed by heat to form a resist pattern 10b having a hole pattern with a diameter of about 0.1 μm or a fine slit pattern with a width of about 0.1 μm.
【００３８】以上のように、この第２の実施形態のレジ
ストパターン形成方法は、工程１１，１２において、比
較的溶融温度の低いレジスト材１１，１３によって、比
較的溶融温度の高いレジスト材１２を挟んだ構造の積層
レジスト膜１０を形成する。更に、工程１３，１４にお
いて、この積層レジスト膜１０によるレジストパターン
１０ａを形成している。これにより、工程１５において
加熱処理を行ったときに、レジストパターン１０ａが均
一に熱変形し、精度良く微細なレジストパターン１０ｂ
を形成することができる。As described above, in the resist pattern forming method according to the second embodiment, in the steps 11 and 12, the resist material 12 having a relatively high melting temperature is used to form the resist material 12 having a relatively high melting temperature. A laminated resist film 10 having a sandwiched structure is formed. Further, in steps 13 and 14, a resist pattern 10a of the laminated resist film 10 is formed. Thereby, when the heat treatment is performed in step 15, the resist pattern 10a is uniformly thermally deformed, and the fine resist pattern 10b is precisely formed.
Can be formed.
【００３９】（第３の実施形態）図３は、本発明の第３
の実施形態を示す回路パターンマスクの一例の平面図で
ある。この回路パターンマスク２０は、例えば図１
（２）中の回路パターンマスク３に代えて用いられるも
ので、斜線を付した部分が遮光領域を示している。この
回路パターンマスク２０において、１辺が数μｍで独立
した比較的大きな素子パターン２１の外周には、０．２
μｍ程度の間隔を隔てて、これを囲むように幅が０．２
μｍ程度の複数のダミーパターン２１ａが設けられてい
る。(Third Embodiment) FIG. 3 shows a third embodiment of the present invention.
It is a top view of an example of the circuit pattern mask which shows the embodiment. The circuit pattern mask 20 is, for example, as shown in FIG.
It is used in place of the circuit pattern mask 3 in (2), and the shaded portions indicate light-shielding regions. In the circuit pattern mask 20, the outer periphery of a relatively large element pattern 21, each side of which is several μm, is 0.2
At a distance of about μm, a width of 0.2
A plurality of dummy patterns 21a of about μm are provided.
【００４０】一方、密集して設けられた１辺が１μｍ程
度の複数の素子パターン２２の周囲には、０．２μｍ程
度の間隔を隔てて、これらを囲むように幅が０．２μｍ
程度のダミーパターン２２ａが設けられている。これら
のダミーパターン２１ａ，２２ａは、図１（６）の工程
６における熱処理で、溶融したレジストパターン２ａの
レジスト材２によって埋められてしまう程度の寸法に設
定されている。On the other hand, a plurality of densely provided element patterns 22 each having a side of about 1 μm are spaced apart by about 0.2 μm and have a width of 0.2 μm surrounding them.
The dummy patterns 22a of the order are provided. These dummy patterns 21a and 22a are set to such dimensions that they can be filled with the resist material 2 of the melted resist pattern 2a by the heat treatment in step 6 of FIG.
【００４１】このような回路パターンマスク２０を用い
てシリコン基板１上のレジスト材２にレーザを露光し、
これを現像して素子パターン２１，２２及びダミーパタ
ーン２１ａ，２２ａを有するレジストパターン２ａを形
成する。更に、レジストパターン２ａが形成されたシリ
コン基板１を加熱処理する。これにより、レジストパタ
ーン２ａを構成するレジスト材２が溶融する。素子パタ
ーン２１，２２とダミーパターン２１ａ，２２ｂの間に
存在するレジスト材２の一部は、この素子パターン２
１，２２及びダミーパターン２１ａ，２２ｂに分かれて
流れ込む。The resist material 2 on the silicon substrate 1 is exposed to laser by using such a circuit pattern mask 20,
This is developed to form a resist pattern 2a having element patterns 21, 22 and dummy patterns 21a, 22a. Further, the silicon substrate 1 on which the resist pattern 2a is formed is subjected to a heat treatment. Thereby, the resist material 2 forming the resist pattern 2a is melted. Part of the resist material 2 existing between the element patterns 21 and 22 and the dummy patterns 21a and 22b is
1 and 22 and the dummy patterns 21a and 22b.
【００４２】以上のように、この第３の実施形態の回路
パターンマスク２０は、素子パターン２１，２２の周囲
に、ダミーパターン２１ａ，２２ｂを設けているので、
形成されたレジストパターン２ａを加熱処理したとき
に、この素子パターン２１，２２へ流れ込むレジスト材
２の量を限定することができる。これにより、加熱処理
による素子パターン２１，２２の微細化の精度を向上す
ることができる。As described above, in the circuit pattern mask 20 of the third embodiment, since the dummy patterns 21a and 22b are provided around the element patterns 21 and 22,
When the formed resist pattern 2a is heated, the amount of the resist material 2 flowing into the element patterns 21 and 22 can be limited. Thereby, the precision of miniaturization of the element patterns 21 and 22 by the heat treatment can be improved.
【００４３】また、ダミーパターン２１ａ，２２ａは、
流れ込んだレジスト材２によって埋められてしまう程度
の寸法に設定しているので、加熱処理後のレジストパタ
ーン２ｂに、ダミーパターン２１ａ，２２ａが残ること
がない。The dummy patterns 21a and 22a are
Since the dimensions are set so as to be buried by the flowing resist material 2, the dummy patterns 21a and 22a do not remain in the resist pattern 2b after the heat treatment.
【００４４】（第４の実施形態）第４の実施形態では、
例えば図１（２）中の回路パターンマスク３に代えて、
ハーフトーン位相シフトマスクを用いる。図４は、本発
明の第４の実施形態において、ハーフトーン位相シフト
マスクを用いて露光処理を行ったときに得られるレジス
トパターン２ｘの一例を示す平面図である。図４中の斜
線を付した部分は、露光処理においてレーザが照射され
ていない部分を示す。(Fourth Embodiment) In the fourth embodiment,
For example, instead of the circuit pattern mask 3 in FIG.
A halftone phase shift mask is used. FIG. 4 is a plan view showing an example of a resist pattern 2x obtained when performing exposure processing using a halftone phase shift mask in the fourth embodiment of the present invention. The hatched portions in FIG. 4 indicate portions that have not been irradiated with laser in the exposure processing.
【００４５】この図４に示すように、所望する素子パタ
ーン２ｙの周囲に、一定の距離を隔ててセカンドピーク
によるディンプルパターン２ｚが形成される。従って、
このようなレジストパターン２ｘを加熱処理すると、素
子パターン２ｙとディンプルパターン２ｚの間に存在す
るレジスト材２の一部が、この素子パターン２ｙ及びデ
ィンプルパターン２ｚに分かれて流れ込む。そして、デ
ィンプルパターン２ｚはレジスト材２で埋められ、加熱
処理後のレジストパターン２ｂに、このディンプルパタ
ーン２ｚが残ることがない。As shown in FIG. 4, a dimple pattern 2z with a second peak is formed around a desired element pattern 2y at a predetermined distance. Therefore,
When such a resist pattern 2x is subjected to a heat treatment, a part of the resist material 2 present between the element pattern 2y and the dimple pattern 2z flows into the element pattern 2y and the dimple pattern 2z separately. Then, the dimple pattern 2z is filled with the resist material 2, and the dimple pattern 2z does not remain in the resist pattern 2b after the heat treatment.
【００４６】以上のように、この第４の実施形態は、露
光処理において、回路パターンマスクとしてハーフトー
ン位相シフトマスクを用いているので、目的の素子パタ
ーン２ｙの周囲にディンプルパターン２ｚを形成するこ
とができる。これにより、第３の実施形態のように予め
ダミーパターンを設ける必要なしに、この第３の実施形
態と同様の利点を得ることができる。As described above, in the fourth embodiment, since the halftone phase shift mask is used as the circuit pattern mask in the exposure processing, the dimple pattern 2z is formed around the target element pattern 2y. Can be. Accordingly, the same advantages as in the third embodiment can be obtained without having to provide a dummy pattern in advance as in the third embodiment.
【００４７】（第５の実施形態）図５は、本発明の第５
の実施形態を示す位置合わせマークの一例の断面図であ
る。この図５に示すように、予め位置合わせ用の下地マ
ーク１ａが形成されているシリコン基板１において、こ
の下地マーク１ａ部分を覆うようにシリコン酸化膜等の
透明膜１ｂを形成する。これに表面が平らになるよう
に、レジスト材２を塗布する。この後の露光、現像、加
熱処理等は、例えば、第１の実施形態で説明したとおり
である。(Fifth Embodiment) FIG. 5 shows a fifth embodiment of the present invention.
It is sectional drawing of an example of the alignment mark which shows embodiment. As shown in FIG. 5, a transparent film 1b such as a silicon oxide film is formed on a silicon substrate 1 on which a base mark 1a for alignment is formed in advance so as to cover the base mark 1a. Then, a resist material 2 is applied so that the surface becomes flat. The subsequent exposure, development, heat treatment, and the like are, for example, as described in the first embodiment.
【００４８】下地マーク１ａ部分の上に塗布された位置
合わせマーク用のレジストパターンの厚さは、透明膜１
ｂの厚さだけ薄くなるので、加熱処理において溶融する
レジスト材の量が少なく、レジストパターンの変形がほ
とんど生じない。これにより、精密な位置合わせマーク
を形成することができる。The thickness of the resist pattern for the alignment mark applied on the base mark 1a is the same as that of the transparent film 1.
Since the thickness becomes smaller by the thickness b, the amount of the resist material melted in the heat treatment is small, and the resist pattern is hardly deformed. Thereby, a precise alignment mark can be formed.
【００４９】なお、本発明は、上記実施形態に限定され
ず、種々の変形が可能である。この変形例としては、例
えば、次の（ａ）〜（ｊ）のようなものがある。 （ａ） 図１のレジストパターン形成方法では、工程４
において照射マスク４を用いて微細化を必要とする箇所
に選択的にレーザを照射するようにしているが、全体を
微細化する場合には、照射マスク４を使用する必要はな
い。工程６の加熱処理を低温度で行うために、レジスト
パターンの全面にレーザを照射する場合にも、照射マス
ク４を使用する必要はない。Note that the present invention is not limited to the above embodiment, and various modifications are possible. For example, there are the following modifications (a) to (j). (A) In the resist pattern forming method of FIG.
In the above, the irradiation mask 4 is used to selectively irradiate a laser to a portion that requires miniaturization. However, when miniaturizing the whole, the irradiation mask 4 does not need to be used. Since the heat treatment in step 6 is performed at a low temperature, the irradiation mask 4 does not need to be used even when the entire surface of the resist pattern is irradiated with laser.
【００５０】（ｂ） 図１のレジストパターン形成方法
では、工程５において補正マスク５を用いて工程６の加
熱処理の温度分布の不均一を補正するようにしている
が、この加熱処理で均一な温度分布が得られるのであれ
ば、この工程５の処理は不要である。(B) In the method of forming a resist pattern shown in FIG. 1, the non-uniformity of the temperature distribution in the heat treatment in the step 6 is corrected by using the correction mask 5 in the step 5, but the heat treatment makes the temperature distribution uniform. If the temperature distribution can be obtained, the process of step 5 is unnecessary.
【００５１】（ｃ） 図２のレジストパターン形成方法
では、レジストパターン１０ａの形成後、このレジスト
パターン１０ａに対するレーザの照射を行っていない
が、図１と同様に、微細パターンに対する選択的なレー
ザ照射と、加熱処理の温度分布補正のためのレーザ照射
を行うようにしても良い。これにより、更に精密なレジ
ストパターン１０ｂを形成することが可能となる。(C) In the method of forming a resist pattern shown in FIG. 2, after the formation of the resist pattern 10a, the resist pattern 10a is not irradiated with a laser beam. Alternatively, laser irradiation for correcting the temperature distribution in the heat treatment may be performed. This makes it possible to form a more precise resist pattern 10b.
【００５２】（ｄ） 図３では、素子パターン２１，２
２に対するダミーパターン２１ａ，２２ａの構成例を示
したが、ホール、ダマシン（配線パターン）、トレンチ
（素子分離パターン）、位置合わせマーク等のパターン
に対しても同様に適用可能である。(D) In FIG. 3, the element patterns 21 and
Although the configuration examples of the dummy patterns 21a and 22a for No. 2 have been described, the present invention can be similarly applied to patterns such as holes, damascenes (wiring patterns), trenches (element isolation patterns), and alignment marks.
【００５３】（ｅ） 図３のダミーパターン２１ａ，２
２ａは、矩形または線形となっているが、形状はこれに
限定されない。即ち、加熱処理の後のレジストパターン
が、所望の形状寸法となるように、ダミーパターンの形
状を設定すれば良い。 （ｆ） 図４の素子パターン２ｙは円形となっている
が、形状はこれに限定されない。(E) Dummy patterns 21a, 21a of FIG.
2a is rectangular or linear, but the shape is not limited to this. That is, the shape of the dummy pattern may be set so that the resist pattern after the heat treatment has a desired shape and size. (F) Although the element pattern 2y in FIG. 4 is circular, the shape is not limited to this.
【００５４】（ｇ） 例えば図２（５）の工程１６で
は、微細なレジストパターン１０ｂを形成するために、
レジストパターン１０ａが溶融して間隙が狭くなるよう
な加熱処理を行っているが、間隙を狭くする必要が無い
場合でも、レジストパターン１０ａの表面の凹凸を無く
して滑らかにするための加熱処理を行うようにしても良
い。これにより、微細化に伴う光学コントラストの低下
によってレジストパターン１０ａに生じたエッジラフネ
スや、定在波によるフリンジを整形して滑らかなレジス
トパターンを形成することができる。この場合の加熱温
度は、表面だけを溶融すれば良いので、工程１６よりも
低い温度で良い。(G) For example, in step 16 of FIG. 2 (5), in order to form a fine resist pattern 10b,
Although the heat treatment is performed so that the resist pattern 10a is melted and the gap becomes narrower, even when it is not necessary to make the gap narrower, the heat treatment is performed to eliminate the unevenness on the surface of the resist pattern 10a and smooth the resist pattern 10a. You may do it. Thereby, a smooth resist pattern can be formed by shaping the edge roughness generated in the resist pattern 10a due to the decrease in the optical contrast accompanying the miniaturization and the fringe due to the standing wave. The heating temperature in this case may be lower than that in step 16 because only the surface needs to be melted.
【００５５】（ｈ） サーマルフローにおけるレジスト
パターンの寸法精度の向上について説明したが、これに
限定するものではない。例えば、ドライエッチングやイ
オン注入用のレジストパターンのレジスト耐性を向上す
るためのキュア処理や、その他の目的でレジストを熱処
理する場合にも同様に適用できる。(H) Although the improvement of the dimensional accuracy of the resist pattern in the thermal flow has been described, the present invention is not limited to this. For example, the present invention can be similarly applied to a curing process for improving resist resistance of a resist pattern for dry etching or ion implantation, or a case where a resist is heat-treated for another purpose.
【００５６】（ｉ） 半導体リソグラフィ工程における
適用例を示したが、シリコンやガリウム・砒素等に限ら
ず、マスク材料や液晶基板用のガラス材料類などにも適
用できる。 （ｊ） レジスト材２は、露光された箇所が除去される
ポジ型のものを説明したが、露光された箇所が残るネガ
型のものでも、同様に適用可能である。(I) Although the application example in the semiconductor lithography process has been described, the invention is not limited to silicon, gallium, arsenic and the like, but can be applied to mask materials and glass materials for liquid crystal substrates. (J) As the resist material 2, a positive type in which exposed portions are removed has been described, but a negative type in which exposed portions remain can be similarly applied.
【００５７】[0057]
【発明の効果】以上詳細に説明したように、第１の発明
によれば、第１のレジストパターンに光エネルギを照射
して、フォトレジストの溶融温度を低下させる照射処理
を行っている。これにより、加熱処理によって容易にパ
ターン間隔を縮小して、寸法精度の良い微細な第２のレ
ジストパターンを形成することができる。As described above in detail, according to the first aspect, the first resist pattern is irradiated with light energy to reduce the melting temperature of the photoresist. Accordingly, the pattern interval can be easily reduced by the heat treatment, and a fine second resist pattern with good dimensional accuracy can be formed.
【００５８】第２の発明によれば、第１の発明の照射処
理において、遮光性のマスクの介して選択的に光エネル
ギを照射するようにしている。これにより、部分的に微
細パターンを有する第２のレジストパターンを形成する
ことができる。According to the second invention, in the irradiation processing of the first invention, light energy is selectively irradiated through a light-shielding mask. As a result, a second resist pattern partially having a fine pattern can be formed.
【００５９】第３の発明によれば、第１または第２の発
明の照射処理において、加熱処理時の温度分布を補正す
るために、第１のレジストパターン各部に対する光エネ
ルギの照射量を加減するようにしている。これにより、
加熱処理時の温度分布に影響されずに、寸法精度の良い
微細な第２のレジストパターンを形成することができ
る。According to the third invention, in the irradiation processing of the first or second invention, the amount of light energy irradiation to each part of the first resist pattern is adjusted in order to correct the temperature distribution during the heating processing. Like that. This allows
A fine second resist pattern with high dimensional accuracy can be formed without being affected by the temperature distribution during the heat treatment.
【００６０】第４の発明によれば、第１及び第２の塗布
処理によって、半導体基板上に溶融温度の低い第１のフ
ォトレジストと、溶融温度の高い第２のフォトレジスト
を順次塗布している。これにより、加熱処理において第
１のレジストパターンが均一に熱変形し、寸法精度が良
く微細な第２のレジストパターンを得ることができる。According to the fourth aspect, the first photoresist having a low melting temperature and the second photoresist having a high melting temperature are sequentially applied onto the semiconductor substrate by the first and second coating processes. I have. Thereby, the first resist pattern is uniformly thermally deformed in the heat treatment, and a fine second resist pattern with good dimensional accuracy can be obtained.
【００６１】第５の発明によれば、第１〜第４の発明の
露光処理において、所定のパターンの外側に加熱処理で
第１のレジストパターンが熱変形したときに消滅する程
度の寸法のダミーパターンを配置したフォトマスクを用
いている。これにより、第１のレジストパターンの熱に
よる変形量が制約され、第２のレジストパターンを設計
どおりに容易に形成することが可能になる。According to the fifth aspect of the present invention, in the exposure processing of the first to fourth aspects of the present invention, a dummy having a size such that it disappears when the first resist pattern is thermally deformed by heat treatment outside the predetermined pattern. A photomask on which patterns are arranged is used. Accordingly, the amount of deformation of the first resist pattern due to heat is restricted, and the second resist pattern can be easily formed as designed.
【００６２】第６の発明によれば、第１〜第４の発明の
露光処理において、ハーフトーン位相シフトマスクを用
いている。これにより、予めダミーパターンを配置せず
に、このダミーパターンと同様の働きをするディンプル
パターンが形成され、第５の発明と同様の効果が得られ
る。According to the sixth invention, in the exposure processing of the first to fourth inventions, a halftone phase shift mask is used. As a result, a dimple pattern having the same function as the dummy pattern is formed without previously arranging the dummy pattern, and the same effect as in the fifth invention can be obtained.
【００６３】第７の発明によれば、加熱処理において、
第１のレジストパターンの表面を平滑化して第２のレジ
ストパターンを形成するようにしている。これにより、
凹凸のない滑らかな寸法精度の良いレジストパターンが
得られる。According to the seventh invention, in the heat treatment,
The surface of the first resist pattern is smoothed to form a second resist pattern. This allows
A smooth resist pattern with good dimensional accuracy without unevenness can be obtained.
【００６４】第８の発明によれば、第１〜第７の発明の
塗布処理において、位置合わせマーク形成箇所のフォト
レジストを他の箇所よりも薄く塗布するようにしてい
る。これにより、位置合わせマーク形成箇所のフォトレ
ジストの加熱処理による変形量が少なくなり、精密な位
置合わせマークを有するレジストパターンが得られる。According to the eighth invention, in the coating processing of the first to seventh inventions, the photoresist at the position where the alignment mark is formed is applied thinner than the other portions. Thus, the amount of deformation of the photoresist at the position where the alignment mark is formed due to the heat treatment is reduced, and a resist pattern having a precise alignment mark is obtained.
【図１】本発明の第１の実施形態を示すレジストパター
ン形成方法の工程図である。FIG. 1 is a process chart of a resist pattern forming method according to a first embodiment of the present invention.
【図２】本発明の第２の実施形態を示すレジストパター
ン形成方法の工程図である。FIG. 2 is a process chart of a method for forming a resist pattern according to a second embodiment of the present invention.
【図３】本発明の第３の実施形態を示す回路パターンマ
スクの一例の平面図である。FIG. 3 is a plan view of an example of a circuit pattern mask according to a third embodiment of the present invention.
【図４】本発明の第４の実施形態において、ハーフトー
ン位相シフトマスクを用いて露光処理を行ったときに得
られるレジストパターン２ｘの一例を示す平面図であ
る。FIG. 4 is a plan view illustrating an example of a resist pattern 2x obtained when performing exposure processing using a halftone phase shift mask in a fourth embodiment of the present invention.
【図５】本発明の第５の実施形態を示す位置合わせマー
クの一例の断面図である。FIG. 5 is a cross-sectional view illustrating an example of an alignment mark according to a fifth embodiment of the present invention.
１ シリコン基板 ２，１１，１２，１３ レジスト材 ２ａ，２ｂ，２ｘ，１０ａ，１０ｂ レジストパター
ン ２ｙ，２１，２２ 素子パターン ２ｚ ディンプルパターン ３，２０ 回路パターンマスク ４ 照射マスク ５ 補正マスク ６ ホットプレート １０ 積層レジスト材 ２１ａ，２２ａ ダミーパターンDESCRIPTION OF SYMBOLS 1 Silicon substrate 2,11,12,13 Resist material 2a, 2b, 2x, 10a, 10b Resist pattern 2y, 21,22 Element pattern 2z Dimple pattern 3,20 Circuit pattern mask 4 Irradiation mask 5 Correction mask 6 Hot plate 10 Lamination Resist material 21a, 22a Dummy pattern
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/30 ５１５Ｂ Ｆターム(参考） 2H025 AA02 AA03 AB16 AD01 AD03 BJ08 CB59 DA13 FA29 FA30 FA33 2H096 AA25 BA01 BA09 EA04 HA01 HA03 HA05 KA02 KA07 KA30 2H097 AA03 BA10 BB01 CA17 EA01 GA45 HB03 JA02 LA10 5F046 AA25 CA03 CB17 DA02 DA26 LA18 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification code FI Theme coat ゛ (Reference) H01L 21/30 515B F-term (Reference) 2H025 AA02 AA03 AB16 AD01 AD03 BJ08 CB59 DA13 FA29 FA30 FA33 2H096 AA25 BA01 BA09 EA04 HA01 HA03 HA05 KA02 KA07 KA30 2H097 AA03 BA10 BB01 CA17 EA01 GA45 HB03 JA02 LA10 5F046 AA25 CA03 CB17 DA02 DA26 LA18
Claims (8)
る塗布処理と、 前記半導体基板上に塗布されたフォトレジスト表面に所
定のパターンが描かれたフォトマスクを介してレーザ光
を当てて露光する露光処理と、 前記露光されたフォトレジストを現像して前記半導体基
板上に前記所定のパターンと同一形状の第１のレジスト
パターンを形成する現像処理と、 前記半導体基板上に形成された第１のレジストパターン
表面に所定量の光エネルギを照射することにより、該第
１のレジストパターンを構成するフォトレジストの溶融
温度を低下させる照射処理と、 前記照射処理の施された半導体基板を所定時間だけ所定
の温度に加熱することにより、前記第１のレジストパタ
ーンを熱によって変形させてパターン間隔が縮小された
第２のレジストパターンを形成する加熱処理とを、 行うことを特徴とするレジストパターン形成方法。1. A coating process for applying a photoresist on a semiconductor substrate, and an exposure for exposing the surface of the photoresist applied on the semiconductor substrate to a laser beam through a photomask in which a predetermined pattern is drawn. A developing process of developing the exposed photoresist to form a first resist pattern having the same shape as the predetermined pattern on the semiconductor substrate; a first resist formed on the semiconductor substrate Irradiating the pattern surface with a predetermined amount of light energy to lower the melting temperature of the photoresist constituting the first resist pattern; and irradiating the irradiated semiconductor substrate for a predetermined time for a predetermined time. A second resist in which the first resist pattern is deformed by heat to reduce the pattern interval by heating to a temperature; And a heating process for forming a turn, the resist pattern forming method, which comprises carrying out.
ターンの特定箇所の溶融温度を低下させるために、遮光
性のマスクを介して選択的に前記光エネルギを照射する
ことを特徴とする請求項１記載のレジストパターン形成
方法。2. The irradiation process according to claim 1, wherein the light energy is selectively irradiated via a light-shielding mask in order to lower a melting temperature of a specific portion of the first resist pattern. Item 4. The method for forming a resist pattern according to Item 1.
の前記半導体基板の温度分布に起因する前記パターン間
隔の縮小率のばらつきを補正するために、前記第１のレ
ジストパターン各部に対する前記光エネルギの照射量を
加減し、該第１のレジストパターン各部の溶融温度を制
御することを特徴とする請求項１または２記載のレジス
トパターン形成方法。3. The method according to claim 1, wherein, in the irradiating process, the light energy of the first resist pattern is adjusted with respect to each part of the first resist pattern in order to correct a variation in a reduction ratio of the pattern interval due to a temperature distribution of the semiconductor substrate during the heating process. 3. The method according to claim 1, wherein the amount of irradiation is adjusted to control the melting temperature of each part of the first resist pattern.
塗布する第１の塗布処理と、 前記第１のフォトレジストの表面に該第１のフォトレジ
ストよりも溶融温度の高い第２のフォトレジストを塗布
する第２の塗布処理と、 前記半導体基板上に塗布されたフォトレジスト表面に所
定のパターンが描かれたフォトマスクを介してレーザ光
を当てて露光する露光処理と、 前記露光されたフォトレジストを現像して前記半導体基
板上に前記所定のパターンと同一形状の第１のレジスト
パターンを形成する現像処理と、 前記現像処理の施された半導体基板を所定時間だけ所定
の温度に加熱することにより、前記第１のレジストパタ
ーンを熱によって変形させてパターン間隔が縮小された
第２のレジストパターンを形成する加熱処理とを、 行うことを特徴とするレジストパターン形成方法。4. A first coating process for coating a first photoresist on a semiconductor substrate, and a second photoresist having a higher melting temperature than the first photoresist on a surface of the first photoresist. A second coating process of applying a laser beam through a photomask in which a predetermined pattern is drawn on a surface of the photoresist applied on the semiconductor substrate; and an exposing process of exposing the exposed photo. Developing a resist to form a first resist pattern having the same shape as the predetermined pattern on the semiconductor substrate, and heating the semiconductor substrate subjected to the development processing to a predetermined temperature for a predetermined time; A heat treatment for forming a second resist pattern having a reduced pattern interval by thermally deforming the first resist pattern. A resist pattern forming method according to.
ーンの外側に前記加熱処理で前記第１のレジストパター
ンが熱変形したときに消滅する程度の寸法のダミーパタ
ーンを配置したフォトマスクを用いることを特徴とする
請求項１、２、３または４記載のレジストパターン形成
方法。5. The method according to claim 5, wherein in the exposing process, a photomask having a dummy pattern arranged so as to disappear when the first resist pattern is thermally deformed by the heating process is arranged outside the predetermined pattern. 5. The method for forming a resist pattern according to claim 1, 2, 3, or 4.
ハーフトーン位相シフトマスクを用いることを特徴とす
る請求項１、２、３または４記載のレジストパターン形
成方法。6. A photomask in the exposure processing,
5. The method according to claim 1, wherein a halftone phase shift mask is used.
る塗布処理と、 前記半導体基板上に塗布されたフォトレジスト表面に所
定のパターンが描かれたフォトマスクを介してレーザ光
を当てて露光する露光処理と、 前記露光されたフォトレジストを現像して前記半導体基
板上に前記所定のパターンと同一形状の第１のレジスト
パターンを形成する現像処理と、 前記照射処理の施された半導体基板を所定時間だけ所定
の温度に加熱することにより、前記第１のレジストパタ
ーンの表面を溶融して平滑化した表面を有する第２のレ
ジストパターンを形成する加熱処理とを、 行うことを特徴とするレジストパターン形成方法。7. A coating process for applying a photoresist on a semiconductor substrate, and an exposure for exposing the surface of the photoresist applied on the semiconductor substrate to a laser beam through a photomask in which a predetermined pattern is drawn. Processing, developing the exposed photoresist to form a first resist pattern having the same shape as the predetermined pattern on the semiconductor substrate, and maintaining the irradiated semiconductor substrate for a predetermined time. Heat treatment to form a second resist pattern having a surface smoothed by melting and smoothing the surface of the first resist pattern only by heating to a predetermined temperature. Method.
ク形成箇所に予め透明膜を形成し、該透明膜上に前記フ
ォトレジストを塗布することにより、該位置合わせマー
ク形成箇所のフォトレジストを他の箇所よりも薄く塗布
するようにしたことを特徴とする請求項１乃至７のいず
れか１つに記載したレジストパターン形成方法。8. In the applying step, a transparent film is formed in advance at a position where the alignment mark is to be formed, and the photoresist is applied onto the transparent film so that the photoresist at the position where the alignment mark is to be formed is moved to another position. 8. The method according to claim 1, wherein the resist pattern is applied thinner.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000125572A JP4308407B2 (en) | 2000-04-26 | 2000-04-26 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000125572A JP4308407B2 (en) | 2000-04-26 | 2000-04-26 | Manufacturing method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001307993A true JP2001307993A (en) | 2001-11-02 |
| JP4308407B2 JP4308407B2 (en) | 2009-08-05 |
Family
ID=18635503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000125572A Expired - Fee Related JP4308407B2 (en) | 2000-04-26 | 2000-04-26 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4308407B2 (en) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6900141B2 (en) | 2003-09-12 | 2005-05-31 | Oki Electric Industry Co., Ltd. | Method of forming a resist pattern and fabricating tapered features |
| JP2006196545A (en) * | 2005-01-11 | 2006-07-27 | Toshiba Corp | Method of manufacturing semiconductor device |
| JP2006216697A (en) * | 2005-02-02 | 2006-08-17 | Oki Electric Ind Co Ltd | Method of forming photoresist pattern, method of manufacturing diffraction grating, and method of manufacturing semiconductor device |
| US7361454B2 (en) * | 2003-10-15 | 2008-04-22 | Kabushiki Kaisha Toshiba | Method of forming contact hole and method of manufacturing semiconductor device |
| JP2008159690A (en) * | 2006-12-21 | 2008-07-10 | Tokyo Electron Ltd | Method and system for treating substrate, and computer-readable recording medium with program stored therein |
| JP2010034192A (en) * | 2008-07-28 | 2010-02-12 | Tokyo Electron Ltd | Correction method of circuit pattern and its device |
| JP2010171039A (en) * | 2009-01-20 | 2010-08-05 | Toshiba Corp | Method of manufacturing semiconductor device |
| WO2013100955A1 (en) * | 2011-12-28 | 2013-07-04 | Intel Corporation | Annealing a sacrificial layer |
| CN103207527A (en) * | 2012-01-16 | 2013-07-17 | 昆山允升吉光电科技有限公司 | An exposure treatment method for a mask plate |
| US9224602B2 (en) | 2011-12-29 | 2015-12-29 | Intel Corporation | Sub-second annealing lithography techniques |
| JP2016213438A (en) * | 2015-04-30 | 2016-12-15 | 東京エレクトロン株式会社 | Substrate processing method, substrate processing apparatus, and substrate processing system |
-
2000
- 2000-04-26 JP JP2000125572A patent/JP4308407B2/en not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6900141B2 (en) | 2003-09-12 | 2005-05-31 | Oki Electric Industry Co., Ltd. | Method of forming a resist pattern and fabricating tapered features |
| US7361454B2 (en) * | 2003-10-15 | 2008-04-22 | Kabushiki Kaisha Toshiba | Method of forming contact hole and method of manufacturing semiconductor device |
| JP2006196545A (en) * | 2005-01-11 | 2006-07-27 | Toshiba Corp | Method of manufacturing semiconductor device |
| JP2006216697A (en) * | 2005-02-02 | 2006-08-17 | Oki Electric Ind Co Ltd | Method of forming photoresist pattern, method of manufacturing diffraction grating, and method of manufacturing semiconductor device |
| JP4659473B2 (en) * | 2005-02-02 | 2011-03-30 | Ｏｋｉセミコンダクタ株式会社 | Photoresist pattern forming method, diffraction grating manufacturing method, and semiconductor device manufacturing method |
| JP2008159690A (en) * | 2006-12-21 | 2008-07-10 | Tokyo Electron Ltd | Method and system for treating substrate, and computer-readable recording medium with program stored therein |
| JP2010034192A (en) * | 2008-07-28 | 2010-02-12 | Tokyo Electron Ltd | Correction method of circuit pattern and its device |
| JP2010171039A (en) * | 2009-01-20 | 2010-08-05 | Toshiba Corp | Method of manufacturing semiconductor device |
| WO2013100955A1 (en) * | 2011-12-28 | 2013-07-04 | Intel Corporation | Annealing a sacrificial layer |
| US9224602B2 (en) | 2011-12-29 | 2015-12-29 | Intel Corporation | Sub-second annealing lithography techniques |
| CN103207527A (en) * | 2012-01-16 | 2013-07-17 | 昆山允升吉光电科技有限公司 | An exposure treatment method for a mask plate |
| JP2016213438A (en) * | 2015-04-30 | 2016-12-15 | 東京エレクトロン株式会社 | Substrate processing method, substrate processing apparatus, and substrate processing system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4308407B2 (en) | 2009-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0037708B1 (en) | Method of forming patterns | |
| JP2001307993A (en) | Resist pattern formation method | |
| KR100324440B1 (en) | Photomask forming method and heat treatment equipment capable of forming a photomask of high dimensional accuracy | |
| US4988609A (en) | Method of forming micro patterns | |
| JPH08240902A (en) | Manufacture of phase-shifting photomask to be used in optical lithography and phase-shifting photomask | |
| KR100291331B1 (en) | Apparatus for fabricating semiconductor device and method for forming pattern of semiconductor device | |
| JP2001326153A (en) | Method of forming resist pattern | |
| KR100465067B1 (en) | Photo mask, method of manufacturing the same and method of forming a photosensitive film pattern of using the same | |
| KR20080061999A (en) | Photo mask for improving wafer pattern cd uniformity and manufacturing method therefor | |
| TWI638243B (en) | Baking method | |
| JP6538592B2 (en) | Pattern formation method | |
| JPS59141230A (en) | Formation of pattern | |
| JPS62245251A (en) | Resist pattern forming method | |
| JP5580546B2 (en) | Resist pattern forming method | |
| JP2000182940A (en) | Method of forming resist pattern | |
| JP2002237440A (en) | Resist pattern forming method and fine pattern forming method | |
| KR100702121B1 (en) | Method for adjusting size of photomask pattern | |
| TW200300961A (en) | Multiple photolithographic exposures with different clear patterns | |
| KR0126878B1 (en) | Half tone mask fabrication method using cr mask | |
| TWI284251B (en) | Reticle and method for manufacturing semiconductor device using the same | |
| JPS6156867B2 (en) | ||
| KR101143621B1 (en) | Method of e-beam exposure on photo mask | |
| JP2617923B2 (en) | Pattern formation method | |
| KR0141156B1 (en) | Mask repair method | |
| KR20060053065A (en) | Methods of forming fine patterns using a compensation through light irradiation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060825 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081119 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090113 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090311 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090323 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090407 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090501 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140515 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |