JP2001306384A - 情報記憶領域の管理方法 - Google Patents
情報記憶領域の管理方法Info
- Publication number
- JP2001306384A JP2001306384A JP2000125585A JP2000125585A JP2001306384A JP 2001306384 A JP2001306384 A JP 2001306384A JP 2000125585 A JP2000125585 A JP 2000125585A JP 2000125585 A JP2000125585 A JP 2000125585A JP 2001306384 A JP2001306384 A JP 2001306384A
- Authority
- JP
- Japan
- Prior art keywords
- page
- data
- memory
- rewrites
- rewriting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 不揮発性メモリへの書き換え回数を均一化
し、一部領域に集中するのを避ける。 【解決手段】 メモリを数バイト毎のブロック単位（ペ
ージ単位）で管理し、ページ毎に書き換え回数を累積す
ることで各ページの書き換え回数を均一化し、動的に割
り振る仮想ページ番号と実アドレスとを関連付けるメモ
リ・アロケーション・テーブル（ＭＡＴ）を揮発性メモ
リ（ＲＡＭ）上に生成することで、ＭＡＴを格納したメ
モリへの書き換えが集中するのを避けるようにしたもの
である。
し、一部領域に集中するのを避ける。 【解決手段】 メモリを数バイト毎のブロック単位（ペ
ージ単位）で管理し、ページ毎に書き換え回数を累積す
ることで各ページの書き換え回数を均一化し、動的に割
り振る仮想ページ番号と実アドレスとを関連付けるメモ
リ・アロケーション・テーブル（ＭＡＴ）を揮発性メモ
リ（ＲＡＭ）上に生成することで、ＭＡＴを格納したメ
モリへの書き換えが集中するのを避けるようにしたもの
である。
Description
【０００１】
【発明の属する技術分野】本発明はＩＣカードのような
携帯可能な情報処理装置に使用される不揮発性メモリを
有するＩＣモジュールにおける記憶装置の情報記憶領域
の管理方法に関する。
携帯可能な情報処理装置に使用される不揮発性メモリを
有するＩＣモジュールにおける記憶装置の情報記憶領域
の管理方法に関する。
【０００２】
【従来の技術】まず、ＩＣモジュールが装填される例と
して、ＩＣカードの機能について説明すると、図６に示
すように、リーダ／ライタ１からＩＣカード２に対して
コマンド（命令）を送信し、これを受信したＩＣカード
は、命令を解釈して書き込み／読み出し等の処理を実行
し、処理結果をレスポンスとしてリーダ／ライタ１へ返
すようになっている。
して、ＩＣカードの機能について説明すると、図６に示
すように、リーダ／ライタ１からＩＣカード２に対して
コマンド（命令）を送信し、これを受信したＩＣカード
は、命令を解釈して書き込み／読み出し等の処理を実行
し、処理結果をレスポンスとしてリーダ／ライタ１へ返
すようになっている。
【０００３】図７に示すように、ＩＣカード２は、ＣＰ
Ｕ１１、ＲＡＭ１２、ＲＯＭ１３、不揮発性メモリ１４
を有しており、ＲＯＭ１２に記憶されているプログラム
をＣＰＵ１１に読み込んでリーダ／ライタ１から送信さ
れる命令をＩ／Ｏポートを通して受信すると、命令とと
もに送信されたデータを読み込み、不揮発性メモリ１４
内に格納されているデータを読み出して処理し、データ
更新してＩ／Ｏポートを通してリーダ／ライタ１に対し
てレスポンスを出力する。
Ｕ１１、ＲＡＭ１２、ＲＯＭ１３、不揮発性メモリ１４
を有しており、ＲＯＭ１２に記憶されているプログラム
をＣＰＵ１１に読み込んでリーダ／ライタ１から送信さ
れる命令をＩ／Ｏポートを通して受信すると、命令とと
もに送信されたデータを読み込み、不揮発性メモリ１４
内に格納されているデータを読み出して処理し、データ
更新してＩ／Ｏポートを通してリーダ／ライタ１に対し
てレスポンスを出力する。
【０００４】データを格納する不揮発性メモリは、メモ
リ領域の確保と開放を繰り返し実行することで、メモリ
空き領域を再利用しており、一般的には、ファイル・ア
ロケーション・テーブル（ＦＡＴ）をメモリ上に格納し
てファイルの管理を行っている。
リ領域の確保と開放を繰り返し実行することで、メモリ
空き領域を再利用しており、一般的には、ファイル・ア
ロケーション・テーブル（ＦＡＴ）をメモリ上に格納し
てファイルの管理を行っている。
【０００５】
【発明が解決しようとする課題】ところで、不揮発性メ
モリに格納されているデータを書き換える時に新しいペ
ージが必要になった場合は、同時にＦＡＴを更新する必
要があり、ＦＡＴを格納したメモリ領域の書き換えが頻
繁に行われる。例えば、特定データＡを１００回書き換
え、さらに別のデータＢを１００回書き換えた場合、Ｆ
ＡＴは最大で２００回書き換わることになり、ＦＡＴを
格納しているメモリ領域に書き換えが集中してしまう。
ＩＣカードにおいては物理的に保証されている書き換え
耐久数、例えば、１０万回のような回数があるが、通常
の使用においてはそれ程頻繁には書き換えは生じないの
で問題はない。しかし、ＩＣカードが普及して頻繁に使
われるようになると、ＦＡＴを格納しているメモリ領域
に書き換えが集中するため、書き換え耐久数を超えて更
新対象のメモリ・エリアのデータが異常な値となり、デ
ータとしての価値が失われ、更新前のデータも失われる
場合が考えられる。
モリに格納されているデータを書き換える時に新しいペ
ージが必要になった場合は、同時にＦＡＴを更新する必
要があり、ＦＡＴを格納したメモリ領域の書き換えが頻
繁に行われる。例えば、特定データＡを１００回書き換
え、さらに別のデータＢを１００回書き換えた場合、Ｆ
ＡＴは最大で２００回書き換わることになり、ＦＡＴを
格納しているメモリ領域に書き換えが集中してしまう。
ＩＣカードにおいては物理的に保証されている書き換え
耐久数、例えば、１０万回のような回数があるが、通常
の使用においてはそれ程頻繁には書き換えは生じないの
で問題はない。しかし、ＩＣカードが普及して頻繁に使
われるようになると、ＦＡＴを格納しているメモリ領域
に書き換えが集中するため、書き換え耐久数を超えて更
新対象のメモリ・エリアのデータが異常な値となり、デ
ータとしての価値が失われ、更新前のデータも失われる
場合が考えられる。
【０００６】本発明は上記課題を解決するためのもので
あり、不揮発性メモリへの書き換え回数を均一化し、一
部領域に集中するのを避けることを目的とする。
あり、不揮発性メモリへの書き換え回数を均一化し、一
部領域に集中するのを避けることを目的とする。
【０００７】
【課題を解決するための手段】本発明は、不揮発性メモ
リをブロック単位（ページ）で管理して各ページに少な
くとも仮想ページ番号、仮想ページの更新回数、ページ
毎のデータ書き換え累積回数回数を付加し、メモリの初
期化時に、仮想ページ番号と実アドレスとを関連付ける
メモリ・アロケーション・テーブル（ＭＡＴ）を揮発性
メモリ上に生成することで、ＭＡＴを格納したメモリへ
の書き換えが集中するのを避けるようにし、データ読み
出し時は、仮想ページの更新回数の最も大きい値のペー
ジを検索して最新のデータを読み出し、データ書き換え
時は、メモリ空き領域リストの中からデータ書き換え累
積回数が最も少ない未使用ページを検知してデータ書き
換えを行うことで、各ページの書き換え回数を均一化す
るようにしたことを特徴とする。
リをブロック単位（ページ）で管理して各ページに少な
くとも仮想ページ番号、仮想ページの更新回数、ページ
毎のデータ書き換え累積回数回数を付加し、メモリの初
期化時に、仮想ページ番号と実アドレスとを関連付ける
メモリ・アロケーション・テーブル（ＭＡＴ）を揮発性
メモリ上に生成することで、ＭＡＴを格納したメモリへ
の書き換えが集中するのを避けるようにし、データ読み
出し時は、仮想ページの更新回数の最も大きい値のペー
ジを検索して最新のデータを読み出し、データ書き換え
時は、メモリ空き領域リストの中からデータ書き換え累
積回数が最も少ない未使用ページを検知してデータ書き
換えを行うことで、各ページの書き換え回数を均一化す
るようにしたことを特徴とする。
【０００８】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。
て説明する。
【０００９】本発明は、図６、図７で説明したＩＣカー
ド等に装填されるＩＣモジュールに使用される不揮発性
メモリの記憶領域の管理方法であり、メモリを数バイト
毎のブロック単位（以下、ページ）で管理し、ページ毎
に書き換え回数を累積して各ページの書き換え回数を均
一化し、動的に割り振る仮想ページ番号と実アドレスと
を関連付けるメモリ・アロケーション・テーブル（ＭＡ
Ｔ）を揮発性メモリ（ＲＡＭ）上に生成することで、Ｍ
ＡＴを格納したメモリへの書き換えが集中するのを避け
るようにしたものである。
ド等に装填されるＩＣモジュールに使用される不揮発性
メモリの記憶領域の管理方法であり、メモリを数バイト
毎のブロック単位（以下、ページ）で管理し、ページ毎
に書き換え回数を累積して各ページの書き換え回数を均
一化し、動的に割り振る仮想ページ番号と実アドレスと
を関連付けるメモリ・アロケーション・テーブル（ＭＡ
Ｔ）を揮発性メモリ（ＲＡＭ）上に生成することで、Ｍ
ＡＴを格納したメモリへの書き換えが集中するのを避け
るようにしたものである。
【００１０】図１は不揮発性メモリにおけるページのデ
ータ構造を説明する図、図２は仮想ページ番号、メモリ
・アロケーション・テーブル（ＭＡＴ）、空き領域リス
ト（ＦＡＬ）、実アドレスの関係を説明する図、図３は
メモリアクセス前のＭＡＴ、ＦＡＬの初期化手順を説明
する図である。図１において、各ページにはデータ本体
以外に、仮想ページ番号（ｖＰ）、仮想ページの更新回
数ｖＰＣ（同じ仮想ページ番号を持つページが存在した
時、この値が大きい方を最新と判断する）、１ページ内
に収まらないデータを格納した際、続きのデータを格納
する仮想ページ番号（ＮｖＰ）、このページの書き換え
累積回数（ＷｒＣ）、ページ全体（ただしＷｒＣを含ま
ない）の正当性を確認するためのブロック・チェック・
コード（ＢＣＣ）が付加されている。なお、ｖＰＣ、Ｗ
ｒＣはそれぞれ更新回数、書き換え累積回数を計数する
カウンタの計数値である。そして、データを読み出す際
には、ｖＰＣの最も大きい値のページを検索して最新の
データを読み出し、データを更新する際には、ＷｒＣの
最も小さい値のページを検索して書き換え回数の最も少
ないページを用いて書き換えることにより、各ページの
書き換え回数を均一化する。
ータ構造を説明する図、図２は仮想ページ番号、メモリ
・アロケーション・テーブル（ＭＡＴ）、空き領域リス
ト（ＦＡＬ）、実アドレスの関係を説明する図、図３は
メモリアクセス前のＭＡＴ、ＦＡＬの初期化手順を説明
する図である。図１において、各ページにはデータ本体
以外に、仮想ページ番号（ｖＰ）、仮想ページの更新回
数ｖＰＣ（同じ仮想ページ番号を持つページが存在した
時、この値が大きい方を最新と判断する）、１ページ内
に収まらないデータを格納した際、続きのデータを格納
する仮想ページ番号（ＮｖＰ）、このページの書き換え
累積回数（ＷｒＣ）、ページ全体（ただしＷｒＣを含ま
ない）の正当性を確認するためのブロック・チェック・
コード（ＢＣＣ）が付加されている。なお、ｖＰＣ、Ｗ
ｒＣはそれぞれ更新回数、書き換え累積回数を計数する
カウンタの計数値である。そして、データを読み出す際
には、ｖＰＣの最も大きい値のページを検索して最新の
データを読み出し、データを更新する際には、ＷｒＣの
最も小さい値のページを検索して書き換え回数の最も少
ないページを用いて書き換えることにより、各ページの
書き換え回数を均一化する。
【００１１】図２において、メモリアクセス（読み出し
／書き込み）開始前に、メモリ・アロケーション・テー
ブル（ＭＡＴ）と空き領域リスト（ＦＡＬ）をＲＡＭ上
に作成し、同様にＲＡＭ上において１ページ目から順に
１、２、３……のように仮想ページ番号ｖＰを展開す
る。図では実メモリ７ページ分が示されており、それぞ
れデータ以外にｖＰ、ｖＰＣ、ＮｖＰ、ＢＣＣ、ＷｒＣ
が付されている。なお、仮想ページ番号ｖＰが「００」
の場合は初期状態（未使用領域）である。そして、仮想
ページ番号ｖＰと実メモリのアドレスはＭＡＴで関連付
けられ、ここでは、仮想ページ番号ｖＰ１〜３がＭＡＴ
により、それぞれ先頭アドレス８１００、８０８０、８
０Ｃ０のページに対応している。仮想ページ番号ｖＰ４
〜７は未使用領域としてＦＡＬに入っていて、ＦＡＬは
ＷｒＣの小さい順にソートされている。図示の例ではｖ
Ｐ４、ｖＰ５が書き換え回数０、ｖＰ５〜ｖＰ７が書き
換え回数１である。このようにソートしておけばＷｒＣ
の小さいページの検索を迅速に行うことができる。
／書き込み）開始前に、メモリ・アロケーション・テー
ブル（ＭＡＴ）と空き領域リスト（ＦＡＬ）をＲＡＭ上
に作成し、同様にＲＡＭ上において１ページ目から順に
１、２、３……のように仮想ページ番号ｖＰを展開す
る。図では実メモリ７ページ分が示されており、それぞ
れデータ以外にｖＰ、ｖＰＣ、ＮｖＰ、ＢＣＣ、ＷｒＣ
が付されている。なお、仮想ページ番号ｖＰが「００」
の場合は初期状態（未使用領域）である。そして、仮想
ページ番号ｖＰと実メモリのアドレスはＭＡＴで関連付
けられ、ここでは、仮想ページ番号ｖＰ１〜３がＭＡＴ
により、それぞれ先頭アドレス８１００、８０８０、８
０Ｃ０のページに対応している。仮想ページ番号ｖＰ４
〜７は未使用領域としてＦＡＬに入っていて、ＦＡＬは
ＷｒＣの小さい順にソートされている。図示の例ではｖ
Ｐ４、ｖＰ５が書き換え回数０、ｖＰ５〜ｖＰ７が書き
換え回数１である。このようにソートしておけばＷｒＣ
の小さいページの検索を迅速に行うことができる。
【００１２】次に、図３によりメモリアクセス前のＭＡ
Ｔ、ＦＡＬをＲＡＭ上に作成する初期化について説明す
る。初期化はＩＣカードを活性化するときに１回だけ行
われる処理である。まず、初期値アドレス（ここでは８
０００ｈ）をＣｕｒとし（ステップＳ１）、仮想ページ
番号ｖＰが「００」か否かみてＣｕｒのページが初期状
態（未使用領域）か否か判断する（ステップＳ２）。ｖ
Ｐが「００」であればそのＣｕｒのページは初期状態で
あるので空き領域リスト（ＦＡＬ）に追加する（ステッ
プＳ３）。ｖＰが「００」でなければ使用されていたペ
ージであるので、ブロック・チェック・コード（ＢＣ
Ｃ）を確認する（ステップＳ４）。ＢＣＣが異常であれ
ば空き領域リスト（ＦＡＬ）に追加し、ＢＣＣが正常で
あれば、ＭＡＴの更新処理を行う。すなわち、ＭＡＴ
［Ｃｕｒ．ｖＰ］（ＭＡＴの中にあるページ）が初期状
態（ＭＡＴの中にＣｕｒのｖＰが無い）か否か判断し
（ステップＳ５）、ＭＡＴの中に既にＣｕｒと同じ仮想
番号ｖＰのものが入っていれば、更新回数ｖＰＣを比較
してどちらが新しいか否かを判断する（ステップＳ
６）。ＭＡＴ［Ｃｕｒ．ｖＰ］（すでにＭＡＴの中にあ
ったページ）の更新回数が小さいと、このページのデー
タは古いと判断してＭＡＴ［Ｃｕｒ．ｖＰ］のページを
ＦＡＬに追加する（ステップＳ７）。ＭＡＴ［Ｃｕｒ．
ｖＰ］の更新回数の方が大きいか同じであれば、Ｃｕｒ
のページの方が古いのでＦＡＬに追加する。そして、ス
テップＳ５においてＭＡＴ［Ｃｕｒ．ｖＰ］が初期状
態、あるいはステップＳ７においてすでにＭＡＴの中に
あったページをＦＡＬに追加したときは、Ｃｕｒのペー
ジをＭＡＴ［Ｃｕｒ．ｖＰ］に追加し（ステップＳ
８）、次いで、Ｃｕｒのアドレスにページサイズ分を追
加したアドレスをＣｕｒとする更新処理を行う（ステッ
プＳ９）。そして、Ｃｕｒが最終ページに達しているか
否か判断し（ステップＳ１０）、最終ページに達してい
なければステップＳ２に戻って同様の処理を繰り返し、
Ｃｕｒが最終ページに達していれば処理は終了する。こ
うして、全ページについてＭＡＴ、ＦＡＬによりｖＰと
対応付けが行われる。
Ｔ、ＦＡＬをＲＡＭ上に作成する初期化について説明す
る。初期化はＩＣカードを活性化するときに１回だけ行
われる処理である。まず、初期値アドレス（ここでは８
０００ｈ）をＣｕｒとし（ステップＳ１）、仮想ページ
番号ｖＰが「００」か否かみてＣｕｒのページが初期状
態（未使用領域）か否か判断する（ステップＳ２）。ｖ
Ｐが「００」であればそのＣｕｒのページは初期状態で
あるので空き領域リスト（ＦＡＬ）に追加する（ステッ
プＳ３）。ｖＰが「００」でなければ使用されていたペ
ージであるので、ブロック・チェック・コード（ＢＣ
Ｃ）を確認する（ステップＳ４）。ＢＣＣが異常であれ
ば空き領域リスト（ＦＡＬ）に追加し、ＢＣＣが正常で
あれば、ＭＡＴの更新処理を行う。すなわち、ＭＡＴ
［Ｃｕｒ．ｖＰ］（ＭＡＴの中にあるページ）が初期状
態（ＭＡＴの中にＣｕｒのｖＰが無い）か否か判断し
（ステップＳ５）、ＭＡＴの中に既にＣｕｒと同じ仮想
番号ｖＰのものが入っていれば、更新回数ｖＰＣを比較
してどちらが新しいか否かを判断する（ステップＳ
６）。ＭＡＴ［Ｃｕｒ．ｖＰ］（すでにＭＡＴの中にあ
ったページ）の更新回数が小さいと、このページのデー
タは古いと判断してＭＡＴ［Ｃｕｒ．ｖＰ］のページを
ＦＡＬに追加する（ステップＳ７）。ＭＡＴ［Ｃｕｒ．
ｖＰ］の更新回数の方が大きいか同じであれば、Ｃｕｒ
のページの方が古いのでＦＡＬに追加する。そして、ス
テップＳ５においてＭＡＴ［Ｃｕｒ．ｖＰ］が初期状
態、あるいはステップＳ７においてすでにＭＡＴの中に
あったページをＦＡＬに追加したときは、Ｃｕｒのペー
ジをＭＡＴ［Ｃｕｒ．ｖＰ］に追加し（ステップＳ
８）、次いで、Ｃｕｒのアドレスにページサイズ分を追
加したアドレスをＣｕｒとする更新処理を行う（ステッ
プＳ９）。そして、Ｃｕｒが最終ページに達しているか
否か判断し（ステップＳ１０）、最終ページに達してい
なければステップＳ２に戻って同様の処理を繰り返し、
Ｃｕｒが最終ページに達していれば処理は終了する。こ
うして、全ページについてＭＡＴ、ＦＡＬによりｖＰと
対応付けが行われる。
【００１３】次に、データの読み出し／書き込み処理に
ついて説明する。 〔データの読み出し〕 （１）仮想ページ番号とページ先頭からのオフセット値
を指定する。 （２）ＭＡＴを参照し、実際のアドレスのベースアドレ
スを取得し、このベースアドレス値にオフセット値を加
算することで実アドレスを算出して指定した仮想ページ
番号に対応するページのデータを読みだす。 〔データの書き込み〕 ＦＡＬを参照し、ＷｒＣによりその中で書き込み回数
の最も少ない空きページを検知する。 検知した空きページの仮想ページ番号を指定した仮想
ページ番号（元の仮想ページ番号）に変更し、続きのデ
ータを格納した仮想ページ番号も変更する。そして、元
の仮想ページ番号を参照して、更新回数ｖＰＣに１を加
算して新しいページ（検索した空きページ）に記録し、
新しいページ自身の書き換え累積回数ＷｒＣに１を加え
て記録し、最後にＢＣＣを更新してメモリに書き込む。 上記の書き込みが成功した時点で、当該仮想ページ
番号のＭＡＴ情報を新しいページの情報で更新する。 古いページを書き換え累積回数に応じてＦＡＬに登録
する。 上記のステップで検索した空きページ（ｐＡ）の書
き換え累積回数が、ある一定の値に達していた場合、使
用中領域のうち、書き換え回数がより少ないページ（ｐ
Ｂ）を探しだし、ｐＢの内容をｐＡにコピーする。この
とき、ｐＡ書き換え累積回数と更新回数に１を加算す
る。ｐＢは空きページとして上記のステップで利用さ
れる。
ついて説明する。 〔データの読み出し〕 （１）仮想ページ番号とページ先頭からのオフセット値
を指定する。 （２）ＭＡＴを参照し、実際のアドレスのベースアドレ
スを取得し、このベースアドレス値にオフセット値を加
算することで実アドレスを算出して指定した仮想ページ
番号に対応するページのデータを読みだす。 〔データの書き込み〕 ＦＡＬを参照し、ＷｒＣによりその中で書き込み回数
の最も少ない空きページを検知する。 検知した空きページの仮想ページ番号を指定した仮想
ページ番号（元の仮想ページ番号）に変更し、続きのデ
ータを格納した仮想ページ番号も変更する。そして、元
の仮想ページ番号を参照して、更新回数ｖＰＣに１を加
算して新しいページ（検索した空きページ）に記録し、
新しいページ自身の書き換え累積回数ＷｒＣに１を加え
て記録し、最後にＢＣＣを更新してメモリに書き込む。 上記の書き込みが成功した時点で、当該仮想ページ
番号のＭＡＴ情報を新しいページの情報で更新する。 古いページを書き換え累積回数に応じてＦＡＬに登録
する。 上記のステップで検索した空きページ（ｐＡ）の書
き換え累積回数が、ある一定の値に達していた場合、使
用中領域のうち、書き換え回数がより少ないページ（ｐ
Ｂ）を探しだし、ｐＢの内容をｐＡにコピーする。この
とき、ｐＡ書き換え累積回数と更新回数に１を加算す
る。ｐＢは空きページとして上記のステップで利用さ
れる。
【００１４】次に図４、図５によりデータの書き換えの
例について説明する。図４は図２を初期状態として、上
記〔データの書き込み〕の手順に沿って、ｖＰ２だけ書
き換えた状態を示し、図５は続いて図４からｖＰ１を書
き換えた状態を示している。図２ではｖＰ２はアドレス
８０８０のページに対応し、このデータを書き換える場
合、上記〔データの書き込み〕のステップにより、書
き込み回数の最も少ない仮想ページ番号ｖＰ４（アドレ
ス８１Ｃ０）の空きページを検知する。次いで、ステッ
プにより仮想ページ番号「００」を「０２」に変更
し、ｖＰＣに１を加算して「０１」とし、ＮｖＰを「Ｆ
Ｆ」から「０３」に変更し、累積回数ＷｒＣ「０００
０」を「０００１」とし、ＢＣＣを更新して書き込む。
次いで、ステップによりｖＰ２のアドレスを８１Ｃ０
とし、ｖＰ４〜ｖＰ７をＷｒＣの小さい順にソートして
ＦＡＬに登録し、図４の状態となる。
例について説明する。図４は図２を初期状態として、上
記〔データの書き込み〕の手順に沿って、ｖＰ２だけ書
き換えた状態を示し、図５は続いて図４からｖＰ１を書
き換えた状態を示している。図２ではｖＰ２はアドレス
８０８０のページに対応し、このデータを書き換える場
合、上記〔データの書き込み〕のステップにより、書
き込み回数の最も少ない仮想ページ番号ｖＰ４（アドレ
ス８１Ｃ０）の空きページを検知する。次いで、ステッ
プにより仮想ページ番号「００」を「０２」に変更
し、ｖＰＣに１を加算して「０１」とし、ＮｖＰを「Ｆ
Ｆ」から「０３」に変更し、累積回数ＷｒＣ「０００
０」を「０００１」とし、ＢＣＣを更新して書き込む。
次いで、ステップによりｖＰ２のアドレスを８１Ｃ０
とし、ｖＰ４〜ｖＰ７をＷｒＣの小さい順にソートして
ＦＡＬに登録し、図４の状態となる。
【００１５】続いてｖＰ１を書き換えた図５を参照する
と、上記ステップにより、書き込み回数の最も少ない
仮想ページ番号ｖＰ４（アドレス８１８０）の空きペー
ジを検知する。次いで、ステップにより仮想ページ番
号「００」を「０１」に変更し、元のｖＰＣに１を加算
して「０２」とし、ＮｖＰ「ＦＦ」は変更せず、累積回
数ＷｒＣ「００００」を「０００１」とし、ＢＣＣを更
新して書き込む。次いで、ステップによりｖＰ１のア
ドレスを８１８０とし、ｖＰ４〜ｖＰ７をＷｒＣの小さ
い順にソートしてＦＡＬに登録して図５の状態となる。
と、上記ステップにより、書き込み回数の最も少ない
仮想ページ番号ｖＰ４（アドレス８１８０）の空きペー
ジを検知する。次いで、ステップにより仮想ページ番
号「００」を「０１」に変更し、元のｖＰＣに１を加算
して「０２」とし、ＮｖＰ「ＦＦ」は変更せず、累積回
数ＷｒＣ「００００」を「０００１」とし、ＢＣＣを更
新して書き込む。次いで、ステップによりｖＰ１のア
ドレスを８１８０とし、ｖＰ４〜ｖＰ７をＷｒＣの小さ
い順にソートしてＦＡＬに登録して図５の状態となる。
【００１６】
【発明の効果】以上のように本発明によれば、メモリア
クセス前にＭＡＴとＦＡＬをＲＡＭ上に作成するため、
ＭＡＴ、ＦＡＬ更新のためのメモリ書き換えが発生せ
ず、書き込み累積回数が少ない順に書き込むため、書き
込み回数をページ毎に均一化することができる。
クセス前にＭＡＴとＦＡＬをＲＡＭ上に作成するため、
ＭＡＴ、ＦＡＬ更新のためのメモリ書き換えが発生せ
ず、書き込み累積回数が少ない順に書き込むため、書き
込み回数をページ毎に均一化することができる。
【図１】 不揮発性メモリにおけるページのデータ構造
を説明する図である。
を説明する図である。
【図２】 仮想ページ番号、ＭＡＴ、ＦＡＬ、実アドレ
スの関係を説明する図である。
スの関係を説明する図である。
【図３】 ＭＡＴ、ＦＡＬの初期化手順を説明する図で
ある。
ある。
【図４】 図２の状況から仮想ページ番号ｖＰ２を更新
した後の状態を示す図である。
した後の状態を示す図である。
【図５】 図４の状況から仮想ページ番号ｖＰ１を更新
した後の状態を示す図である。
した後の状態を示す図である。
【図６】 リーダ／ライタとＩＣカードの通信を説明す
る図である。
る図である。
【図７】 ＩＣカードの構成を説明する図である。
１…リーダ／ライタ、２…ＩＣカード、１１…ＣＰＵ、
１２…ＲＡＭ、１３…ＲＯＭ、１４…不揮発性メモリ、
ＭＡＴ…メモリ・アロケーション・テーブル、ＦＡＬ…
空き領域リスト。
１２…ＲＡＭ、１３…ＲＯＭ、１４…不揮発性メモリ、
ＭＡＴ…メモリ・アロケーション・テーブル、ＦＡＬ…
空き領域リスト。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B025 AD01 AD04 AD05 AE01 AE08 5B060 AA06 AA09 AA14 CA11 MM02 5B082 CA01 CA08 EA01 JA08 5L106 AA10 CC37
Claims (5)
- 【請求項１】 不揮発性メモリをブロック単位（ペー
ジ）で管理して各ページに少なくとも仮想ページ番号、
仮想ページの更新回数、ページ毎のデータ書き換え累積
回数を付加し、メモリの初期化時に、仮想ページ番号と
実アドレスとを関連付けるメモリ・アロケーション・テ
ーブル、データ書き換え累積回数が少ない順にソートし
たメモリ空き領域リストを揮発性メモリ上に生成するよ
うにしたことを特徴とする情報記憶領域の管理方法。 - 【請求項２】 データ読み出し時は、仮想ページの更新
回数の最も大きい値のページを検索して最新のデータを
読み出し、データ書き換え時は、メモリ空き領域リスト
の中からデータ書き換え累積回数が最も少ない未使用ペ
ージを検知してデータ書き換えを行うことを特徴とする
請求項１記載の情報記憶領域の管理方法。 - 【請求項３】 さらに各ページにブロック・チェック・
コードが付加され、ブロック・チェック・コードが正常
のときメモリへのデータ書き換えを行うことを特徴とす
る請求項２記載の情報記憶領域の管理方法。 - 【請求項４】 データ書き換えを行った時、メモリ・ア
ロケーション・テーブルの仮想ページの情報を更新する
ことを特徴とする請求項１記載の情報記憶領域の管理方
法。 - 【請求項５】 メモリ空き領域リストの中から検知され
たデータ書き換え累積回数が最も少ない未使用ページの
書き換え累積回数が所定値に達しているとき、メモリ使
用領域のうち、書き換え累積回数が前記所定値より少な
い使用ページを検索し、前記使用ページの内容を前記未
使用ページにコピーし、前記使用ページを未使用ページ
としてデータ書き換えに利用することを特徴とする請求
項２記載の情報記憶領域の管理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000125585A JP2001306384A (ja) | 2000-04-26 | 2000-04-26 | 情報記憶領域の管理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000125585A JP2001306384A (ja) | 2000-04-26 | 2000-04-26 | 情報記憶領域の管理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001306384A true JP2001306384A (ja) | 2001-11-02 |
Family
ID=18635513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000125585A Pending JP2001306384A (ja) | 2000-04-26 | 2000-04-26 | 情報記憶領域の管理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001306384A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100390817C (zh) * | 2003-06-10 | 2008-05-28 | 大唐微电子技术有限公司 | 动态逻辑分区并控制访问权限的ic智能卡及其实现方法 |
| US7451266B2 (en) | 2003-04-10 | 2008-11-11 | Renesas Technology Corp. | Nonvolatile memory wear leveling by data replacement processing |
-
2000
- 2000-04-26 JP JP2000125585A patent/JP2001306384A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7451266B2 (en) | 2003-04-10 | 2008-11-11 | Renesas Technology Corp. | Nonvolatile memory wear leveling by data replacement processing |
| CN100390817C (zh) * | 2003-06-10 | 2008-05-28 | 大唐微电子技术有限公司 | 动态逻辑分区并控制访问权限的ic智能卡及其实现方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7009896B2 (en) | Apparatus and method for managing bad blocks in a flash memory | |
| KR100380955B1 (ko) | 파일 시스템, 데이터 관리 방법 및 기록 매체 | |
| US8954649B2 (en) | Garbage collection in storage devices based on flash memories | |
| US8667213B2 (en) | Flash management techniques | |
| US11782632B2 (en) | Selective erasure of data in a SSD | |
| JP5367159B2 (ja) | Ｂｉｏｓイメージマネージャ | |
| KR100849446B1 (ko) | 기억 장치, 메모리 관리 장치, 메모리 관리 방법, 및 컴퓨터-판독가능한 기록 매체 | |
| US20070016719A1 (en) | Memory device including nonvolatile memory and memory controller | |
| JPH07191892A (ja) | フラッシュ消去可能なプログラマブル・リードオンリメモリを用いてファイルシステムをマネージする方法及びシステム | |
| WO2006107095A1 (ja) | 計算機システム、メモリ管理方法、およびそのプログラム | |
| JPH08195093A (ja) | 不揮発性メモリのファイル管理装置 | |
| EP0439920A2 (en) | System and method for memory management in a microcomputer | |
| US20070005929A1 (en) | Method, system, and article of manufacture for sector mapping in a flash device | |
| KR20030036133A (ko) | 고속 데이터 액세스를 유지하면서 ｒａｍ 크기를감소시키는 방법 및 장치 | |
| JP5057887B2 (ja) | データ更新装置及びデータ更新方法及びデータ更新プログラム | |
| US7167964B1 (en) | Memory defragmentation in chipcards | |
| JP2001306384A (ja) | 情報記憶領域の管理方法 | |
| EP2267725A1 (en) | Memory device for managing the recovery of a non volatile memory | |
| JP2000030375A (ja) | データ処理システム、アクセス装置及び記録媒体 | |
| JPH0778485A (ja) | 不揮発性半導体記憶装置とデータ書換／読出方法 | |
| JP2001084180A (ja) | ファイル管理装置 | |
| JP2828354B2 (ja) | データベース管理装置 | |
| JP4423849B2 (ja) | データ保護システム、データ保護プログラム及びデータ保護方法 | |
| JP3978720B2 (ja) | データ記憶方法 | |
| US11150940B2 (en) | System and method for recording transaction associated with a page-oriented non-volatile memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090904 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091027 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091120 |