JP2001298957A - Power supply and starting method for the power supply - Google Patents

Power supply and starting method for the power supply

Info

Publication number
JP2001298957A
JP2001298957A JP2000112575A JP2000112575A JP2001298957A JP 2001298957 A JP2001298957 A JP 2001298957A JP 2000112575 A JP2000112575 A JP 2000112575A JP 2000112575 A JP2000112575 A JP 2000112575A JP 2001298957 A JP2001298957 A JP 2001298957A
Authority
JP
Japan
Prior art keywords
voltage
power supply
time
load
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000112575A
Other languages
Japanese (ja)
Inventor
Ryuji Yamada
隆二 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2000112575A priority Critical patent/JP2001298957A/en
Publication of JP2001298957A publication Critical patent/JP2001298957A/en
Pending legal-status Critical Current

Links

Landscapes

  • Circuit Arrangements For Discharge Lamps (AREA)
  • Inverter Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To suppress the overshoot of load voltage when staring a power supply which includes an alternating-current power circuit, a pulse number control circuit that pulse-number-modulation-controls the AC power circuit, and a reactor that comprises a resonance circuit together with the capacitive component of a load supplied with power from the AC power circuit. SOLUTION: At t1 when a certain time has passed after the issuance of an operation command from the pulse number control circuit, the voltage Vs of an AC voltage source is reduced to a predetermined value. At t2 when a certain time has thereafter passed, the voltage is returned to the original value. This operation allows the overshoot of load voltage VL to be reduced to an insignificant amount, so that the risk of damage to a load due to overvoltage can be circumvented.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は電源装置及び電源装
置の起動方法に関し、特に誘導加熱器や放電管等を負荷
とし、インバータと共振回路との組み合わせにより負荷
に規定の電力を供給する共振形インバータ装置及びその
起動方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply device and a method of starting the power supply device, and more particularly to a resonance type in which a specified power is supplied to a load by a combination of an inverter and a resonance circuit using an induction heater, a discharge tube and the like as a load. The present invention relates to an inverter device and a method of starting the same.

【0002】[0002]

【従来の技術】従来方式の回路構成が図8に示されてい
る。同図に示されているように、従来の回路は、インバ
ータ等を用いた交流電圧源1と、リアクトル2と、容量
性負荷3と、パルス密度制御制御回路4とを含んで構成
されている。容量性負荷3は、例えば、抵抗成分Rと、
キャパシタンス成分Cとの並列回路になっているものと
する。このとき、リアクトル2及び容量性負荷3のキャ
パシタンス成分Cにより共振回路が構成される。したが
って、LC共振現象により、電圧源1よりも高い電圧を
負荷に与えることができる。
2. Description of the Related Art FIG. 8 shows a circuit configuration of a conventional system. As shown in FIG. 1, the conventional circuit includes an AC voltage source 1 using an inverter or the like, a reactor 2, a capacitive load 3, and a pulse density control control circuit 4. . The capacitive load 3 includes, for example, a resistance component R,
It is assumed that a parallel circuit is formed with the capacitance component C. At this time, a resonance circuit is formed by the capacitance component C of the reactor 2 and the capacitive load 3. Therefore, a voltage higher than that of the voltage source 1 can be applied to the load by the LC resonance phenomenon.

【0003】このような構成において、交流電圧源の周
波数を共振回路の共振周波数よりも低く設定すると、そ
の動作波形である図9に示されているように、電源電圧
sに対して電源電流Isは遅れ位相となる。さらに負荷
電圧VLは電源電流Isに対して遅れ位相となり、その値
は電源電圧Vsよりも大きくなる。電源電圧Vsの値、電
圧源の周波数、共振周波数を適当な値に選ぶことで、負
荷電圧VL及び負荷電力を適当な値に設定することがで
きる。
In such a configuration, setting lower than the resonance frequency of the resonance circuit the frequency of the AC voltage source, as shown in FIG. 9 is an operation waveform, the power supply current to the power supply voltage V s I s is the lag phase. Furthermore the load voltage V L becomes delayed phase with respect to the power source current I s, the value is greater than the power supply voltage V s. Value of the supply voltage V s, by selecting the frequency of the voltage source, the resonant frequency to an appropriate value, it is possible to set the load voltage V L and the load power to a suitable value.

【0004】放電管等を負荷とした場合、安定した動作
をさせるために負荷電圧VLのピーク値を一定とするの
が望ましい場合がある。すなわち、放電管は、放電状態
と非放電状態とのいずれか一方の状態になり、その中間
の状態は存在しない。したがって、このような場合に負
荷電力を制御するには、いわゆるパルス密度変調(pulse
density modulation;PDM)という制御方式が用いら
れる。このパルス密度変調制御方式は、運転中は電源電
圧Vs及び運転周波数を一定として負荷電圧VLを一定と
する一方、与えられる電力指令に従って運転と停止とを
頻繁に繰り返し、一定時間内における運転期間と停止期
間の時比率を制御することで平均電力を制御する方式で
ある。すなわち、図10に示されているように、連続運
転時にその電力がP1となるインバータについて、平均
電力をP2にしたい場合には、PDM信号をインバータ
の運転・停止指令として与えることによって、電圧源1
の運転及び停止を頻繁に繰り返せば良い。このPDM信
号の1周期内において、インバータ出力電力が等間隔の
パルスによって構成されていなくても、1周期あたりの
パルス数が一定、つまりパルス密度が一定であれば、平
均電力P2を得ることができるのである。このように、
インバータについて運転状態及び停止状態を交互に繰り
返すように制御することで、平均電力を所望の値にする
ことができる。なお、同図には、インバータ出力電圧、
インバータ出力電流及びインバータ瞬時電力の各波形も
示されている。
When a discharge tube or the like is used as a load, it may be desirable to keep the peak value of the load voltage VL constant in order to perform stable operation. That is, the discharge tube is in one of a discharge state and a non-discharge state, and there is no intermediate state. Therefore, to control the load power in such a case, the so-called pulse density modulation (pulse density modulation) is used.
A control method called density modulation (PDM) is used. The pulse density modulation control scheme is in operation while the constant load voltage V L supply voltage V s and the operating frequency is constant, frequently repeated the operation in accordance with given power command stops and, operating in a predetermined time This is a method of controlling the average power by controlling the duty ratio between the period and the stop period. That is, as shown in FIG. 10, when it is desired to set the average power to P2 for an inverter whose power becomes P1 during continuous operation, the PDM signal is given as an inverter operation / stop command, thereby providing a voltage source. 1
It is only necessary to frequently repeat the operation and stop of. In one cycle of this PDM signal, even if the inverter output power is not composed of equally-spaced pulses, the average power P2 can be obtained if the number of pulses per cycle is constant, that is, if the pulse density is constant. You can. in this way,
The average power can be set to a desired value by controlling the inverter to alternately repeat the operation state and the stop state. Note that the figure shows the inverter output voltage,
The waveforms of the inverter output current and the inverter instantaneous power are also shown.

【0005】[0005]

【発明が解決しようとする課題】上述した従来の回路に
おいては、起動時の負荷電圧VLのピーク値が、定常状
態のそれよりも大きくなる、いわゆるオーバーシュート
が発生することがある。その波形例が図11(a)に示
されている。このオーバーシュートは、以下の原理によ
って発生する。
In the above-mentioned conventional circuit, a so-called overshoot may occur in which the peak value of the load voltage VL at the time of startup becomes larger than that in the steady state. FIG. 11A shows an example of the waveform. This overshoot occurs according to the following principle.

【0006】いま、電源電圧Vsがそのゼロクロスタイ
ミングにおいて起動するとする。ここで電源電流Is
初期電流、負荷電圧VLの初期電圧はともに零である。
一方、図9に示されている定常状態においては、電源電
圧Vsゼロクロスの瞬間において電流Isは−Is0、負荷
電圧VLは−VL0なる瞬時値をもっている。したがっ
て、起動時の回路は定常状態の回路と、図12に示され
ている初期電流Is0、初期電圧VL0の過渡状態を示す回
路との重ね合わせとみなすことができる。負荷電圧VL
の定常項VL1、過渡項VL2はそれぞれ図11(b)に示
されているようになる。定常項VL1の周波数は電源周波
数であり、過渡項VL2の周波数は共振周波数である。定
常項VL1と過渡項VL2とは互いに周波数が異なるため、
両者の波形が加算される場合と打ち消し合う場合とがあ
る。あるタイミングで双方のピーク又はその付近が重な
った場合、負荷電圧VLの振幅は大きくなりオーバーシ
ュートを生じる。この重なり合いは何度も発生するが、
過渡項VL2は減衰波形であるので、通常は第1回目の重
なり合いのみが問題となる。
[0006] Now, the power supply voltage V s is started at the zero-cross timing. Wherein the initial current of the power supply current I s, the initial voltage of the load voltage V L are both zero.
On the other hand, in the steady state shown in FIG. 9, the current I s at the instant of the power supply voltage V s zero crossing -I s0, the load voltage V L has an instantaneous value that becomes -V L0. Accordingly, the circuit of the startup can be regarded as the circuit in a steady state, the initial current I s0 shown in Figure 12, the superposition of the circuit indicating the transient state of the initial voltage V L0. Load voltage V L
The steady term V L1 and the transient term V L2 are as shown in FIG. The frequency of the stationary term V L1 is the power supply frequency, and the frequency of the transient term V L2 is the resonance frequency. Since the stationary term VL1 and the transient term VL2 have different frequencies,
There are a case where both waveforms are added and a case where they cancel each other. If both peaks or their vicinity overlap at a certain timing, the amplitude of the load voltage VL increases and overshoot occurs. This overlap occurs many times,
Since the transient term V L2 is an attenuated waveform, usually only the first overlap is a problem.

【0007】このオーバーシュートにより、本来意図し
た電圧よりも高い電圧が負荷に加えられることになり、
過電圧により負荷に損傷を与える場合がある。オーバー
シュートを防止するためには、電源電圧を低い値から徐
々に立上げる、いわゆるソフトスタートを用いるのが一
般的である。しかしながら、パルス密度変調を用いる際
には、条件によってはソフトスタートが終了しないうち
に1回の運転期間が終了してしまい、所望の出力が得ら
れなくなるという欠点がある。
[0007] Due to this overshoot, a voltage higher than the originally intended voltage is applied to the load.
Overvoltage may damage the load. In order to prevent overshoot, it is common to use a so-called soft start in which the power supply voltage is gradually raised from a low value. However, when using pulse density modulation, there is a disadvantage that one operation period ends before soft start ends depending on conditions, and a desired output cannot be obtained.

【0008】本発明は上述した従来技術の欠点を解決す
るためになされたものであり、その目的は起動時のオー
バーシュートを有効に抑止することのできる電源装置及
び電源装置の起動方法を提供することである。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned drawbacks of the prior art, and an object of the present invention is to provide a power supply apparatus and a method of starting the power supply apparatus, which can effectively suppress overshoot at the time of startup. That is.

【0009】[0009]

【課題を解決するための手段】本発明による電源装置
は、交流電源回路と、前記交流電源回路をパルス密度変
調制御するパルス密度制御回路と、前記交流電源回路に
よって電力が与えられる負荷の容量成分と共に共振回路
を構成するリアクトルとを含む電源装置であって、前記
交流電源回路の起動過渡時においてその起動時点から予
め定められた期間経過後の第1の時刻から所定時間経過
後の第2の時刻までの間に前記負荷に与える電圧値を低
下させる電圧制御回路を含むことを特徴とする。また、
前記電圧制御回路は、前記負荷に与えられる電圧のピー
ク値が最小になるように、前記第1の時刻及び前記第2
の時刻並びに低下させる前記電圧値が決定されているこ
とを特徴とする。
A power supply according to the present invention comprises an AC power supply circuit, a pulse density control circuit for performing pulse density modulation control of the AC power supply circuit, and a capacitive component of a load to which power is supplied by the AC power supply circuit. A reactor constituting a resonance circuit together with the reactor, wherein a second time after a predetermined time elapses from a first time after a predetermined period elapses from a time when the AC power circuit is started during a time when the AC power circuit is started. A voltage control circuit for reducing a voltage value applied to the load before time is included. Also,
The voltage control circuit may control the first time and the second time so that a peak value of a voltage applied to the load is minimized.
And the voltage value to be lowered is determined.

【0010】本発明による電源装置の起動方法は、交流
電源回路と、前記交流電源回路をパルス密度変調制御す
るパルス密度制御回路と、前記交流電源回路によって電
力が与えられる負荷の容量成分と共に共振回路を構成す
るリアクトルとを含む電源装置の起動方法であって、前
記交流電源回路の起動過渡時においてその起動時点から
予め定められた期間経過後の第1の時刻において前記負
荷に与える電圧値をより低い第1の電圧値に設定するス
テップと、前記第1の時刻から所定時間経過後の第2の
時刻において前記第1の電圧値より高い第2の電圧値に
設定するステップとを含むことを特徴とする。また、前
記第1の時刻及び前記第2の時刻並びに前記第1の電圧
値は、前記負荷に与えられる電圧のピーク値が最小にな
るように、決定されていることを特徴とする。
A method of starting a power supply device according to the present invention includes an AC power supply circuit, a pulse density control circuit for performing pulse density modulation control of the AC power supply circuit, and a resonance circuit together with a capacitive component of a load to which power is supplied by the AC power supply circuit. A power supply device including a reactor, wherein a voltage value applied to the load at a first time after a predetermined period elapses from a time when the AC power supply circuit is started during the time when the AC power supply circuit is started is changed. Setting a first voltage value to be lower, and setting a second voltage value higher than the first voltage value at a second time after a lapse of a predetermined time from the first time. Features. Further, the first time, the second time, and the first voltage value are determined so that a peak value of a voltage applied to the load is minimized.

【0011】要するに、交流電圧源にリアクトルとコン
デンサの直列回路からなる、いわゆる共振回路を接続し
た回路において、第1の規定電圧で前記電圧源を起動し
たのち第1の規定電圧よりも低い第2の規定電圧まで一
旦電圧を低減し、その後第2の規定電圧よりも高い第3
の規定電圧で運転するので、上述した負荷電圧のオーバ
ーシュートを抑止することができるのである。この場
合、オーバーシュートの発生するタイミングは上述した
原理により電源周波数と共振周波数から容易に予測でき
るので、オーバーシュートの発生するタイミングに合わ
せて電源電圧を絞り、電圧の上昇を抑制するのである。
In short, in a circuit in which a so-called resonance circuit comprising a series circuit of a reactor and a capacitor is connected to an AC voltage source, the second voltage lower than the first specified voltage after the voltage source is started at the first specified voltage. The voltage is temporarily reduced to the specified voltage, and then the third voltage is higher than the second specified voltage.
, The overshoot of the load voltage described above can be suppressed. In this case, since the timing at which the overshoot occurs can be easily predicted from the power supply frequency and the resonance frequency according to the above-described principle, the power supply voltage is narrowed in accordance with the timing at which the overshoot occurs, and the rise of the voltage is suppressed.

【0012】[0012]

【発明の実施の形態】次に、図面を参照して本発明の実
施の形態について説明する。なお、以下の説明において
参照する各図では、他の図と同等部分は同一符号によっ
て示されている。図1は本発明による電源装置の実施の
一形態を示すブロック図である。同図において、本装置
が従来のものと異なる点は、電圧制御回路5を追加した
点である。インバータ構成を採用した場合、電圧源1
は、図2に示されているように、三角波110を発生す
る三角波発生回路11と、この三角波110と電圧制御
回路5からの電圧指令50とを比較する比較回路12
と、この比較回路12の比較出力120に応じてスイッ
チングパルス130を生成するパルス分配回路13と、
与えられたスイッチングパルス130に応じてオンオフ
動作するトランジスタ等のスイッチング素子によって構
成され負荷に与えるインバータ出力電圧140の極性を
制御するスイッチング回路14とを含んで構成されてい
る。
Next, an embodiment of the present invention will be described with reference to the drawings. In the drawings referred to in the following description, the same parts as those in the other drawings are denoted by the same reference numerals. FIG. 1 is a block diagram showing an embodiment of a power supply device according to the present invention. In this figure, the present device differs from the conventional device in that a voltage control circuit 5 is added. When the inverter configuration is adopted, the voltage source 1
As shown in FIG. 2, a triangular wave generating circuit 11 for generating a triangular wave 110 and a comparing circuit 12 for comparing the triangular wave 110 with a voltage command 50 from the voltage control circuit 5
A pulse distribution circuit 13 that generates a switching pulse 130 in accordance with a comparison output 120 of the comparison circuit 12,
And a switching circuit configured to control the polarity of an inverter output voltage 140 to be applied to a load.

【0013】電圧制御回路5は、パルス密度制御回路4
から運転指令が出されてから一定時間後t1において電
圧指令50の電圧レベルを所定の値まで下げ、さらに所
定の時間が経過したt2において再び電圧レベルをもと
の値に戻す動作をする。図3は、図2の各部の動作を示
す波形図である。同図に示されているように、電圧指令
50は、動作開始時刻t0から所定時間経過後の時刻t
1において電圧レベルが低下し、更に所定時間経過後の
時刻t2において再び元の電圧レベルに戻っている。
The voltage control circuit 5 includes a pulse density control circuit 4
After a predetermined time from the issuance of the operation command, the voltage level of the voltage command 50 is reduced to a predetermined value at a time t1, and the voltage level is returned to the original value again at a time t2 after a predetermined time has elapsed. FIG. 3 is a waveform chart showing the operation of each unit in FIG. As shown in the figure, the voltage command 50 is set at a time t after a predetermined time has elapsed from the operation start time t0.
At 1, the voltage level decreases, and further returns to the original voltage level at time t <b> 2 after a lapse of a predetermined time.

【0014】本例では、時刻t1からt2までの間は、
通常の電圧レベルV100に対して80%の電圧レベルV
80まで低下させるものとする。これにより、三角波11
0との比較結果である比較出力120は、時刻t1から
t2までの期間において、パルス幅が狭くなる。この比
較出力120は、パルス分配回路13に入力され、スイ
ッチングパルス130が出力される。このスイッチング
パルス130によって、スイッチング回路14を構成す
る各スイッチング素子がオンオフされることにより、イ
ンバータとしての動作が行われることになる。このと
き、インバータ出力電圧140は、時刻t1から時刻t
2までの間、パルス幅が狭くなる。
In this example, between time t1 and t2,
80% voltage level V with respect to normal voltage level V 100
Shall be reduced to 80 . Thereby, the triangular wave 11
The pulse width of the comparison output 120, which is the result of comparison with 0, becomes narrow during the period from time t1 to t2. The comparison output 120 is input to the pulse distribution circuit 13, and a switching pulse 130 is output. The switching pulse 130 turns on and off each of the switching elements constituting the switching circuit 14, whereby the operation as an inverter is performed. At this time, inverter output voltage 140 changes from time t1 to time t.
Up to 2, the pulse width becomes narrow.

【0015】すなわち、図4(a)に示されているよう
にスイッチS1及びS4をオン、スイッチS2及びS3
をオフにする状態と、同図(b)に示されているように
スイッチS1及びS4をオフ、スイッチS2及びS3を
オンにする状態とが交互に表れるように各スイッチS1
〜S4のオンオフタイミングを制御すれば、周知のイン
バータ動作が得られる。この(a)又は(b)の状態
が、図3中のインバータ出力電圧140の波形が「+
E」又は「−E」である期間に相当する。
That is, as shown in FIG. 4A, the switches S1 and S4 are turned on, and the switches S2 and S3 are turned on.
Is turned off, and the switches S1 and S4 are turned off and the switches S2 and S3 are turned on as shown in FIG.
By controlling the on / off timing of steps S4 to S4, a known inverter operation can be obtained. This state (a) or (b) indicates that the waveform of the inverter output voltage 140 in FIG.
E "or" -E ".

【0016】これに対し、図3中のインバータ出力電圧
140の波形が0Vである期間は、各スイッチS1〜S
4が図4(c)又は(d)の状態となる。すなわち、こ
れら図4(c)又は(d)の状態においては、負荷側か
ら見ると、インバータ出力の両端子がショートとなる。
これにより、0Vの期間を作り出しているのである。こ
の図3に示されているように、電圧指令50を低下させ
るように変化させた場合の負荷電圧の波形が図5に示さ
れている。同図に示されているように、パルス密度制御
回路4から運転指令が出されてから一定時間後t1にお
いて交流電圧源1の電圧Vsを所定の値まで下げ、さら
に所定の時間が経過したt2において再び電圧をもとの
値に戻す動作をする。以上のような動作により、同図に
示されているように、負荷電圧VLのオーバーシュート
を、問題にならない大きさまで減少させることができる
ので、負荷の過電圧による損傷の危険性を回避できる。
On the other hand, during the period when the waveform of the inverter output voltage 140 in FIG.
4 is in the state of FIG. 4 (c) or (d). That is, in the state of FIG. 4C or 4D, when viewed from the load side, both terminals of the inverter output are short-circuited.
Thus, a period of 0 V is created. As shown in FIG. 3, the waveform of the load voltage when the voltage command 50 is changed so as to decrease is shown in FIG. As shown in the figure, lower the voltage V s of the AC voltage source 1 at a predetermined time after t1 from the operation command is issued from the pulse density control circuit 4 to a predetermined value, it has elapsed further predetermined time At t2, the voltage is returned to the original value again. By the operation as described above, as shown in the figure, the overshoot of the load voltage VL can be reduced to a level that does not cause a problem, so that the risk of damage due to the overvoltage of the load can be avoided.

【0017】このような電圧の制御は交流電圧源1にイ
ンバータを用いる場合には、上述したようなパルス幅制
御等により実現できる。電圧源がインバータではなく、
発電機、リニアアンプ等の可変電圧源である場合には、
その電圧設定を電圧制御回路5の出力に応じてオンオフ
制御すれば良い。ところで、時刻t1及びt2並びに電
圧レベル値は予めセットしておく。ただし、交流電圧源
1の周波数を変える場合はそれに応じて最適な値に切り
替えるものとする。図6及び図7には、本発明者による
シミュレーション結果が示されている。これらの図にお
いては、交流電源電圧のピーク値が1000V、その周
波数が1400Hz、リアクトルのインダクタンスが1
00μH、負荷のキャパシタンスが100μF、負荷の
抵抗値が20Ω、定常時の負荷電圧のピーク値が435
0Vであるものとする。そして、本発明者は、電圧下げ
開始点を0.5〜2.0サイクルの間において0.5刻
みで変化させ、電圧下げ時間幅を1.0〜2.5サイク
ルの間において0.5刻みで変化させ、電源電圧の振幅
比を0.8(電圧レベルが20%低下)〜0.2(電圧
レベルが80%低下)の間において0.2刻みで変化さ
せたとき、電圧ピーク値に対して時刻t1,t2並びに
電圧振幅比をどのように変化させればオーバーシュート
の値が低減されるか、が示されている。なお、オーバー
シュートの値は、1.000に近いほど小さな値であ
る。
In the case where an inverter is used as the AC voltage source 1, such voltage control can be realized by the above-described pulse width control or the like. If the voltage source is not an inverter,
If it is a variable voltage source such as a generator or linear amplifier,
The voltage setting may be controlled on / off according to the output of the voltage control circuit 5. By the way, the times t1 and t2 and the voltage level value are set in advance. However, when the frequency of the AC voltage source 1 is changed, the frequency is switched to an optimum value accordingly. 6 and 7 show simulation results by the present inventor. In these figures, the peak value of the AC power supply voltage is 1000 V, the frequency is 1400 Hz, and the inductance of the reactor is 1
00 μH, load capacitance 100 μF, load resistance value 20 Ω, peak load voltage at steady state 435
It is assumed that the voltage is 0V. Then, the inventor changes the voltage drop starting point in 0.5 steps between 0.5 and 2.0 cycles, and sets the voltage drop time width to 0.5 between 1.0 and 2.5 cycles. When the amplitude ratio of the power supply voltage is changed at intervals of 0.2 between 0.8 (voltage level is reduced by 20%) and 0.2 (voltage level is reduced by 80%), the voltage peak value is obtained. In contrast, how the times t1 and t2 and the voltage amplitude ratio are changed to reduce the overshoot value is shown. The value of the overshoot is smaller as the value is closer to 1.000.

【0018】以上のようにシミュレーションを行った結
果、同図中に示されている☆印の場合に、オーバーシュ
ートが1.002であり、最も低減されていることにな
る。この場合、時刻t1は起動開始から1.071m
s、時刻t2は起動開始から2.143msであり、
0.4すなわち60%の電圧レベル低下となる。以上の
ような動作により、図5に示されているように、負荷電
圧のオーバーシュートを、問題にならない大きさまで減
少させることができるので、負荷の過電圧による損傷の
危険性を回避できるのである。
As a result of performing the simulation as described above, the overshoot is 1.002 in the case of the symbol “☆” shown in FIG. In this case, time t1 is 1.071 m from the start of activation.
s, time t2 is 2.143 ms from the start of activation,
The voltage level is reduced by 0.4, that is, 60%. By the above-described operation, as shown in FIG. 5, the overshoot of the load voltage can be reduced to a level that does not cause a problem, so that the risk of damage due to the overvoltage of the load can be avoided.

【0019】ところで、上記の時刻t1以前の電圧レベ
ルと時刻t2以降の電圧レベルとは必ずしも一致する必
要はない。本発明者がシミュレーション結果を分析した
結果によると、上記の時刻t2及び低下した電圧レベル
とがオーバーシュートに大きく影響すると考えられるの
で、電圧レベル低下期間の後、それより高いレベルまで
上昇させれば、元の電圧レベルに戻さなくても、オーバ
ーシュート自体を抑止することについては影響ないと思
われる。
Incidentally, the voltage level before time t1 and the voltage level after time t2 do not necessarily have to match. According to the analysis result of the simulation by the inventor, the time t2 and the lowered voltage level are considered to have a large effect on the overshoot. Therefore, after the voltage level reduction period, if the voltage level is raised to a higher level, Even if it does not return to the original voltage level, it seems that there is no effect on suppressing the overshoot itself.

【0020】この場合、最終的な電圧値(起動完了後の
電圧値)は負荷に与える電力によって決まり、変えるこ
とはできないので、最終的な電圧値よりも高い電圧値で
起動しておき、元の電圧レベルに戻さずに最終的な電圧
値まで上昇させれば、オーバーシュート自体を抑止でき
る。なお、以上説明した電源装置は、交流電源回路と、
この交流電源回路をパルス密度変調制御するパルス密度
制御回路と、交流電源回路によって電力が与えられる負
荷の容量成分と共に共振回路を構成するリアクトルとを
含む電源装置であり、交流電源回路の起動過渡時におい
てその起動時点から予め定められた期間経過後の第1の
時刻において負荷に与える電圧値をより低い第1の電圧
値に設定するステップと、上記第1の時刻から所定時間
経過後の第2の時刻において上記第1の電圧値より高い
第2の電圧値に設定するステップとを含む起動方法が実
現されていることになる。そして、上記第1の時刻及び
上記第2の時刻並びに上記第1の電圧値は、上記負荷に
与えられる電圧のピーク値が最小になるように、決定さ
れているのである。
In this case, the final voltage value (the voltage value after the start-up is completed) is determined by the power supplied to the load and cannot be changed. If the voltage is raised to the final voltage value without returning to the above voltage level, the overshoot itself can be suppressed. The power supply device described above includes an AC power supply circuit,
A power supply device including a pulse density control circuit for performing pulse density modulation control of the AC power supply circuit, and a reactor constituting a resonance circuit together with a capacitive component of a load supplied with power by the AC power supply circuit. Setting a voltage value applied to the load to a lower first voltage value at a first time after a lapse of a predetermined period from the activation time, and a second voltage after a lapse of a predetermined time from the first time. At a time of the second voltage value is set to a second voltage value higher than the first voltage value. The first time, the second time, and the first voltage value are determined so that the peak value of the voltage applied to the load is minimized.

【0021】[0021]

【発明の効果】以上説明したように本発明は、交流電源
回路の起動過渡時においてその起動時点から予め定めら
れた期間経過後の第1の時刻において負荷に与える電圧
値をより低い第1の電圧値に設定し、さらに所定時間経
過後の第2の時刻において上記第1の電圧値より高い第
2の電圧値に設定することにより、電源装置起動時の負
荷電圧のオーバーシュートを有効に抑止できるという効
果がある。
As described above, according to the present invention, at the time of starting transition of the AC power supply circuit, the voltage value applied to the load at the first time after the elapse of a predetermined period from the starting point is reduced. By setting the voltage value and setting the voltage value to a second voltage value higher than the first voltage value at a second time after a lapse of a predetermined time, overshoot of the load voltage at the time of starting the power supply device is effectively suppressed. There is an effect that can be.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による電源装置の実施の一形態を示すブ
ロック図である。
FIG. 1 is a block diagram showing an embodiment of a power supply device according to the present invention.

【図2】図1中の電圧源の構成例を示すブロック図であ
る。
FIG. 2 is a block diagram showing a configuration example of a voltage source in FIG.

【図3】図2中の各部の動作を示す図である。FIG. 3 is a diagram illustrating the operation of each unit in FIG. 2;

【図4】図2中のスイッチング回路の制御状態を示す図
である。
FIG. 4 is a diagram illustrating a control state of a switching circuit in FIG. 2;

【図5】図1の電源装置の起動時における負荷電圧を示
す波形図である。
FIG. 5 is a waveform diagram showing a load voltage when the power supply device of FIG. 1 is activated.

【図6】図3中の時刻t1及びt2並びに低下させるべ
き電圧レベルのシミュレーション結果を示す図である。
6 is a diagram showing simulation results of times t1 and t2 in FIG. 3 and a voltage level to be reduced.

【図7】図3中の時刻t1及びt2並びに低下させるべ
き電圧レベルのシミュレーション結果を示す図であり、
図6の続き部分である。
FIG. 7 is a diagram showing simulation results of times t1 and t2 in FIG. 3 and a voltage level to be reduced;
It is a continuation part of FIG.

【図8】従来の電源装置の構成を示すブロック図であ
る。
FIG. 8 is a block diagram showing a configuration of a conventional power supply device.

【図9】図8の回路の動作を示す波形図である。FIG. 9 is a waveform chart showing the operation of the circuit of FIG.

【図10】一般的なパルス密度変調制御方式の動作を示
す波形図である。
FIG. 10 is a waveform chart showing an operation of a general pulse density modulation control method.

【図11】(a)はオーバーシュートが発生する負荷電
圧の波形図、(b)は負荷電圧の定常項及び過渡項を示
す波形図である。
11A is a waveform diagram of a load voltage at which an overshoot occurs, and FIG. 11B is a waveform diagram showing a steady term and a transient term of the load voltage.

【図12】図8の回路の過渡状態における動作を示す図
である。
12 is a diagram illustrating an operation of the circuit of FIG. 8 in a transient state.

【符号の説明】[Explanation of symbols]

1 交流電圧源 2 リアクトル 3 負荷 4 パルス密度制御回路 5 電圧制御回路 DESCRIPTION OF SYMBOLS 1 AC voltage source 2 Reactor 3 Load 4 Pulse density control circuit 5 Voltage control circuit

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 交流電源回路と、前記交流電源回路をパ
ルス密度変調制御するパルス密度制御回路と、前記交流
電源回路によって電力が与えられる負荷の容量成分と共
に共振回路を構成するリアクトルとを含む電源装置であ
って、前記交流電源回路の起動過渡時においてその起動
時点から予め定められた期間経過後の第1の時刻から所
定時間経過後の第2の時刻までの間に前記負荷に与える
電圧値を低下させる電圧制御回路を含むことを特徴とす
る電源装置。
1. A power supply including an AC power supply circuit, a pulse density control circuit for performing pulse density modulation control of the AC power supply circuit, and a reactor forming a resonance circuit together with a capacitive component of a load supplied with power by the AC power supply circuit. A voltage value to be applied to the load during a transition of activation of the AC power supply circuit from a first time after a lapse of a predetermined period from a start time to a second time after a lapse of a predetermined time from the activation time. A power supply device, comprising: a voltage control circuit that reduces the power consumption.
【請求項2】 前記電圧制御回路は、前記負荷に与えら
れる電圧のピーク値が最小になるように、前記第1の時
刻及び前記第2の時刻並びに低下させる前記電圧値が決
定されていることを特徴とする請求項1記載の電源装
置。
2. The voltage control circuit according to claim 1, wherein the first time, the second time, and the voltage value to be reduced are determined so that a peak value of a voltage applied to the load is minimized. The power supply device according to claim 1, wherein:
【請求項3】 交流電源回路と、前記交流電源回路をパ
ルス密度変調制御するパルス密度制御回路と、前記交流
電源回路によって電力が与えられる負荷の容量成分と共
に共振回路を構成するリアクトルとを含む電源装置の起
動方法であって、前記交流電源回路の起動過渡時におい
てその起動時点から予め定められた期間経過後の第1の
時刻において前記負荷に与える電圧値をより低い第1の
電圧値に設定するステップと、前記第1の時刻から所定
時間経過後の第2の時刻において前記第1の電圧値より
高い第2の電圧値に設定するステップとを含むことを特
徴とする電源装置の起動方法。
3. A power supply including an AC power supply circuit, a pulse density control circuit for performing pulse density modulation control of the AC power supply circuit, and a reactor constituting a resonance circuit together with a capacitive component of a load supplied with power by the AC power supply circuit. A method of activating a device, wherein a voltage value applied to the load is set to a lower first voltage value at a first time after a lapse of a predetermined period from a time of activation of the AC power supply circuit during a transition of activation of the AC power supply circuit. Starting the power supply device at a second time higher than the first voltage at a second time after a lapse of a predetermined time from the first time. .
【請求項4】 前記第1の時刻及び前記第2の時刻並び
に前記第1の電圧値は、前記負荷に与えられる電圧のピ
ーク値が最小になるように、決定されていることを特徴
とする請求項3記載の電源装置の起動方法。
4. The method according to claim 1, wherein the first time, the second time, and the first voltage value are determined such that a peak value of a voltage applied to the load is minimized. A method for activating a power supply device according to claim 3.
JP2000112575A 2000-04-13 2000-04-13 Power supply and starting method for the power supply Pending JP2001298957A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000112575A JP2001298957A (en) 2000-04-13 2000-04-13 Power supply and starting method for the power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000112575A JP2001298957A (en) 2000-04-13 2000-04-13 Power supply and starting method for the power supply

Publications (1)

Publication Number Publication Date
JP2001298957A true JP2001298957A (en) 2001-10-26

Family

ID=18624716

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000112575A Pending JP2001298957A (en) 2000-04-13 2000-04-13 Power supply and starting method for the power supply

Country Status (1)

Country Link
JP (1) JP2001298957A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015053255A (en) * 2012-10-15 2015-03-19 アイリスオーヤマ株式会社 Electromagnetic cooker
WO2017175722A1 (en) * 2016-04-07 2017-10-12 株式会社デンソー Power supply apparatus
JP2017192282A (en) * 2016-04-07 2017-10-19 株式会社デンソー Power source device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015053255A (en) * 2012-10-15 2015-03-19 アイリスオーヤマ株式会社 Electromagnetic cooker
WO2017175722A1 (en) * 2016-04-07 2017-10-12 株式会社デンソー Power supply apparatus
JP2017192282A (en) * 2016-04-07 2017-10-19 株式会社デンソー Power source device

Similar Documents

Publication Publication Date Title
JP4096538B2 (en) Driving circuit for high-intensity discharge lamp
JP3628955B2 (en) Power supply device and power supply device control method
JP2008300361A (en) Apparatus and method for driving high-luminance discharge lamp
TWI271021B (en) PWM switching regulator
JP2004296119A (en) Device for lighting discharge lamp
JP2003324944A (en) Power source circuit
US5065072A (en) Power supply circuit for an arc lamp, in particular for a motor vehicle headlight
JP2001298957A (en) Power supply and starting method for the power supply
JPH0964710A (en) Piezoelectric transformer drive circuit
US20100007284A1 (en) Device for driving a gas discharge lamp
US7982406B2 (en) Active lamp current crest factor control
JP3269460B2 (en) Piezoelectric transformer drive circuit and drive method
KR100276019B1 (en) High voltage power supply for magnetron
US7375480B2 (en) Method and device for the production of two-channel or multi-channel pulse-width modulated rectangular pulses
JP2924509B2 (en) Induction heating cooker
JP3257017B2 (en) Induction heating cooker
JP3394273B2 (en) Induction heating cooker
JP2004260958A (en) Power supply for driving gate
JP2002199720A (en) Resonance-type power supply circuit
JP3314399B2 (en) Discharge lamp lighting device
JPH0330291A (en) Inverter device
JPH05205893A (en) Lighting device for electric discharge lamp
JP3314483B2 (en) Induction heating cooker
JPH09266673A (en) Dc power device
JP2003217885A (en) Discharge lamp lighting device

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20031209

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20040210

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051011

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060221