JP2001291728A - Packaging method using polyamide film process - Google Patents
Packaging method using polyamide film processInfo
- Publication number
- JP2001291728A JP2001291728A JP2000107206A JP2000107206A JP2001291728A JP 2001291728 A JP2001291728 A JP 2001291728A JP 2000107206 A JP2000107206 A JP 2000107206A JP 2000107206 A JP2000107206 A JP 2000107206A JP 2001291728 A JP2001291728 A JP 2001291728A
- Authority
- JP
- Japan
- Prior art keywords
- glass substrate
- metal layer
- film
- conductive metal
- polyamide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Abstract
Description
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【０００１】[0001]
【発明の属する技術分野】本発明は、感光性ポリアミド
膜工程を用いたパッケージ方法に関するものである。よ
り特定すると本発明は、大型ガラス基板、薄膜、黄灯
（ｙｅｌｌｏｗ ｌｉｇｈｔ）およびエッチングを用い
た、基板へのシート薄膜のボンディングの形成、および
その表面への受動装置の結合の集積化技術に関するもの
である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a packaging method using a photosensitive polyamide film process. More specifically, the present invention relates to the integration of the bonding of a sheet thin film to a substrate using large glass substrates, thin films, yellow light and etching, and the coupling of passive devices to the surface. It is.
【０００２】[0002]
【従来の技術】印刷回路を集積したテープボンディング
（ｔａｐｅ ａｕｔｏｍａｔｅｄ ｂｏｎｄｉｎｇ：Ｔ
ＡＢ）の一般的な製造方法は、新しいソフト基板のテー
プ上に銅箔およびフォトレジストをコーティングするこ
とにより回路を印刷し、エッチング後にチップをゴール
ドバンプおよび銅コネクティングワイヤで一度に接続す
ることにより完成させることである。パッケージ方法
は、チップをテープ上に載せることによりなされる。こ
のテープ材料は、一般的な写真フィルムと同様のもので
ある。従来のワイヤボンディングとは異なって、ＴＡＢ
技術はよりわずかな領域しか占有せず、より優れた電気
的特性を提供する。それゆえに、これは電子部品パッケ
ージの分野においてより強い潜在力を持つ。2. Description of the Related Art Tape automated bonding: T
The general manufacturing method of AB) is completed by printing a circuit by coating copper foil and photoresist on a tape of a new soft substrate, and connecting the chip at once with gold bumps and copper connecting wires after etching. It is to make it. The packaging method is performed by mounting a chip on a tape. This tape material is similar to a general photographic film. Unlike conventional wire bonding, TAB
The technology occupies less area and provides better electrical properties. Therefore, it has a stronger potential in the field of electronic component packaging.
【０００３】ＴＡＢ技術において、集積回路（ＩＣ）は
ゴールドバンプおよび銅コネクティングワイヤが直接結
合し接着されたソフト回路板に結合している。ＴＡＢ回
路基板の一端は、一般的にはアウタリードと呼ばれてい
る。これは、その動作を制御するため液晶表示器（ＬＣ
Ｄ）のガラスパネルなどの応用デバイスに結合される。
ＴＦＴ−ＬＣＤの大量生産については、パッケージ工程
としては主としてＴＡＢが用いられている。ＴＡＢパッ
ケージにおけるインナーリードボンディング工程は、一
般的に、専門のテープ製造業者によってデザイン、製
造、および試験されるため、製造コストが高くなる。In TAB technology, an integrated circuit (IC) is bonded to a soft circuit board to which gold bumps and copper connecting wires are directly bonded and adhered. One end of the TAB circuit board is generally called an outer lead. This is because a liquid crystal display (LC
D) is coupled to an application device such as a glass panel.
For mass production of TFT-LCD, TAB is mainly used as a packaging process. The inner lead bonding process in a TAB package is typically designed, manufactured, and tested by specialized tape manufacturers, which increases manufacturing costs.
【０００４】[0004]
【発明が解決しようとする課題】すなわち本発明の目的
は、第三または第四世代のＴＦＴ−ＬＣＤ工場を基本に
して設計および建設でき、ＴＡＢ用の装置に追加して投
資する必要がなく、製造コストを大幅に低減できる、感
光性ポリアミド膜工程を用いた新しいパッケージ工程を
提供することである。That is, an object of the present invention is to design and build a TFT-LCD factory of the third or fourth generation without the need to invest in additional equipment for TAB. An object of the present invention is to provide a new packaging process using a photosensitive polyamide film process, which can significantly reduce manufacturing costs.
【０００５】[0005]
【課題を解決するための手段】従って本発明は、ガラス
基板を供給する段階、該ガラス基板上にスピンコート膜
をコートし、硬化して、均一な薄膜層を形成する段階、
該スピンコート膜上にパターンを形成し、スパッタリン
グまたはめっきによって導電性金属層を形成し、該導電
性金属層をエッチングしてシートボンディングを形成す
る段階、該導電性金属層上に大規模集積回路および受動
装置を供給する段階、該導電性金属層上に保護層を積層
する段階、および該ガラス基板と該スピンコート膜を分
離する段階を含む、スピンコート膜工程を用いたパッケ
ージ方法である。Accordingly, the present invention comprises a step of providing a glass substrate, a step of coating a glass substrate with a spin coat film and curing the same to form a uniform thin film layer;
Forming a pattern on the spin-coated film, forming a conductive metal layer by sputtering or plating, and etching the conductive metal layer to form a sheet bond; a large-scale integrated circuit on the conductive metal layer And a step of supplying a passive device, a step of laminating a protective layer on the conductive metal layer, and a step of separating the spin coat film from the glass substrate.
【０００６】さらに本発明は、該ガラス基板は、適切な
熱膨張係数を持つ他のステンレス鋼材料によって置き換
えられる、前記方法である。Further, the present invention is the above method, wherein the glass substrate is replaced by another stainless steel material having an appropriate coefficient of thermal expansion.
【０００７】さらに本発明は、該スピンコート膜はポリ
アミド膜である、前記方法である。Further, the present invention is the above method, wherein the spin coat film is a polyamide film.
【０００８】さらに本発明は、該導電性金属層は、銅ま
たは金からなる、前記方法である。Further, the present invention is the above method, wherein the conductive metal layer is made of copper or gold.
【０００９】さらに本発明は、該保護層は、ポリアミ
ド、ポリエステル、およびはんだマスクよりなる群より
選択される任意の組み合わせの材料からなる、前記方法
である。Further, the present invention is the above-mentioned method, wherein the protective layer is made of any combination of materials selected from the group consisting of polyamide, polyester, and solder mask.
【００１０】さらに本発明は、ガラス基板を供給する段
階、該ガラス基板上にポリアミド膜をコートし、硬化し
て、均一な薄膜層を形成する段階、該ポリアミド膜上に
パターンを形成し、スパッタリングまたはめっきによっ
て導電性金属層を形成し、該導電性金属層をエッチング
してシートボンディングを形成する段階、該導電性金属
層上に大規模集積回路および受動装置を供給する段階、
該導電性金属層上に保護層を積層する段階、および該ガ
ラス基板と該ポリアミド膜を分離する段階を含む、ポリ
アミド膜工程を用いたパッケージ方法である。The present invention further provides a step of supplying a glass substrate, a step of coating and curing a polyamide film on the glass substrate to form a uniform thin film layer, and forming a pattern on the polyamide film by sputtering. Or forming a conductive metal layer by plating, etching the conductive metal layer to form a sheet bond, supplying a large-scale integrated circuit and a passive device on the conductive metal layer,
A packaging method using a polyamide film process, comprising a step of laminating a protective layer on the conductive metal layer and a step of separating the polyamide film from the glass substrate.
【００１１】さらに本発明は、該ガラス基板は、適切な
熱膨張係数を持つ他のステンレス鋼材料によって置き換
えられる、前記方法である。Further, the present invention is the above-mentioned method, wherein the glass substrate is replaced by another stainless steel material having an appropriate coefficient of thermal expansion.
【００１２】さらに本発明は、該導電性金属層は、銅ま
たは金からなる、前記方法である。Further, the present invention is the above method, wherein the conductive metal layer is made of copper or gold.
【００１３】さらに本発明は、該保護層は、ポリアミ
ド、ポリエステル、およびはんだマスクよりなる群より
選択される任意の組み合わせの材料からなる、前記方法
である。Further, the present invention is the above-mentioned method, wherein the protective layer is made of any combination of materials selected from the group consisting of polyamide, polyester, and solder mask.
【００１４】さらに本発明は、デバイスとガラス基板
を、該ガラス基板とポリアミド膜との熱膨張係数の違い
により、それぞれ分離することを特徴とする、ガラス基
板をベースとするポリアミド膜工程を用いたパッケージ
方法である。Further, the present invention uses a polyamide film process based on a glass substrate, characterized in that the device and the glass substrate are separated from each other by a difference in thermal expansion coefficient between the glass substrate and the polyamide film. It is a packaging method.
【００１５】[0015]
【発明の実施の形態】本発明によるＩＣおよび受動装置
のパッケージ構造の側面図を図１に示す。大型ガラス基
板１０は、ベースとして用いられている。感光性ポリア
ミド膜２０は該ガラス基板上にスピンコーティングされ
る。露光、現像、および焼付工程後、シート基板が形成
される。導電性金属層３０をめっきし、感光性ポリアミ
ド膜２０と強い結合を形成する。その上にパターンを形
成した後、該導電性金属層３０上に適当なコンタクトウ
ィンドウをあけて、保護層６０を積層する。ＩＣチップ
４０およびキャパシタ、レジスタ等の受動装置５０はパ
ッケージされ、これらのコンタクトウィンドウに接着
し、該導電性金属層３０と結合することでパッケージを
完了する。最終的に、パッケージされたデバイスはガラ
ス基板１０から分離される。これは該ガラス基板と該感
光性ポリアミド膜２０とは熱膨張係数（ＣＴＥ）が異な
ることを利用したものである。ここで図中、５２は錫オ
イントメント、５４は異方性導電性接着である。FIG. 1 is a side view of a package structure of an IC and a passive device according to the present invention. The large glass substrate 10 is used as a base. The photosensitive polyamide film 20 is spin-coated on the glass substrate. After the exposure, development, and printing steps, a sheet substrate is formed. The conductive metal layer 30 is plated to form a strong bond with the photosensitive polyamide film 20. After forming a pattern thereon, an appropriate contact window is opened on the conductive metal layer 30, and a protective layer 60 is laminated. The IC chip 40 and the passive devices 50 such as capacitors and resistors are packaged, adhered to these contact windows, and combined with the conductive metal layer 30 to complete the package. Finally, the packaged device is separated from the glass substrate 10. This is based on the fact that the glass substrate and the photosensitive polyamide film 20 have different coefficients of thermal expansion (CTE). Here, in the drawing, reference numeral 52 denotes a tin ornament, and reference numeral 54 denotes an anisotropic conductive adhesive.
【００１６】本発明のパッケージ方法は、現在の第三お
よび第四世代のＴＦＴ−ＬＣＤ工場の装置を基本として
いる。大型ガラス基板１０を図２に示す。該ガラス基板
１０は、適切な熱膨張係数をもった他の材料で置き換え
ることができる。ＴＦＴ−ＬＣＤ工場において利用でき
る装置に従えば、該大型ガラス基板１０は好ましい材料
である。ここで基板は、完全に平坦なステンレス鋼また
はセラミックからなる群より選択することもできる。The packaging method of the present invention is based on the current third and fourth generation TFT-LCD factory equipment. The large glass substrate 10 is shown in FIG. The glass substrate 10 can be replaced with another material having a suitable coefficient of thermal expansion. According to the equipment available in a TFT-LCD factory, the large glass substrate 10 is a preferred material. Here, the substrate can also be selected from the group consisting of perfectly flat stainless steel or ceramic.
【００１７】図３を参照すると、スピンチャックのよう
な回転支持体１２によって支持された水平プラットフォ
ーム上に、該ガラス基板１０を載せる。該ガラス基板は
減圧吸引またはその他の方法によって該プラットフォー
ムに固定され、高速回転を実施する。次にスピンコート
膜層２０をスピンコーティングによって塗布することに
より、それは平坦な分離膜になる。Referring to FIG. 3, the glass substrate 10 is placed on a horizontal platform supported by a rotating support 12 such as a spin chuck. The glass substrate is fixed to the platform by vacuum suction or other method and performs high speed rotation. Next, by applying the spin coat film layer 20 by spin coating, it becomes a flat separation film.
【００１８】該スピンコート膜層は、感光性ポリアミド
膜であり得る。該ガラス基板１０を回転することによっ
て、該ガラス基板１０上に均一なポリアミド膜が形成さ
れ、これを硬化およびベークする。この段階は、ポリア
ミド供給システム、スピンモーター、およびボールのコ
ンビネーションによって達成される（図には示さな
い）。その回転スピードは数千ｒｐｍである。[0018] The spin coat film layer may be a photosensitive polyamide film. By rotating the glass substrate 10, a uniform polyamide film is formed on the glass substrate 10, which is cured and baked. This step is achieved by a combination of a polyamide feed system, a spin motor and a ball (not shown). Its rotation speed is several thousand rpm.
【００１９】図４を参照すると、パターンは該ポリアミ
ド膜上に形成され、該導電性金属層３０はスパッタリン
グまたはめっきによって被膜される。該導電性金属層３
０はその上にパターンに従ってエッチングされる。該導
電性金属層３０は、例えば銅（Ｃｕ）、または金（Ａ
ｕ）のような導電性材料からなり、シートボンディング
基板を形成する。Referring to FIG. 4, a pattern is formed on the polyamide film, and the conductive metal layer 30 is coated by sputtering or plating. The conductive metal layer 3
0 is etched on it according to the pattern. The conductive metal layer 30 is made of, for example, copper (Cu) or gold (A
The sheet bonding substrate is formed of a conductive material such as u).
【００２０】図５および６を参照すると、保護層６０
は、ＩＣおよび受動装置をその後に接着するための適切
なコンタクトウィンドウを持つ導電性金属層３０上に積
層される。該保護層６０は絶縁材料からなり、例えばポ
リアミド、ポリエステル、またははんだマスクである。
所望のＩＣチップ４０および受動装置５０が選択され
て、該導電性金属層３０上に載せられる。該受動装置
は、ＳＭＴ（ｓｕｒｆａｃｅｍｏｕｎｔｉｎｇ ｔｅｃ
ｈｎｏｌｏｇｙ）を用いて該導電性金属層上の適切な位
置に結合され、ここで接着するために錫オイントメント
（ｔｉｎ ｏｉｎｔｍｅｎｔ）５２がデバイスに供給さ
れる。次にフリップチップ結合を行い、該ＩＣチップ４
０および該導電性金属層３０の結合を完了する。異方性
導電性接着（ＡＣＡ）５４は、該ＩＣチップ４０を結合
し保護するのに有用である。この段階は、手動制御また
は自動機械装置によって実行することができる。Referring to FIGS. 5 and 6, a protective layer 60 is provided.
Is laminated on a conductive metal layer 30 having suitable contact windows for subsequent bonding of ICs and passive devices. The protective layer 60 is made of an insulating material, for example, polyamide, polyester, or a solder mask.
A desired IC chip 40 and passive device 50 are selected and mounted on the conductive metal layer 30. The passive device has an SMT (surface mounting tec).
Using a holology, the conductive metal layer is bonded to the appropriate location, where a tin tintment 52 is provided to the device for bonding. Next, flip chip bonding is performed, and the IC chip 4
0 and the bonding of the conductive metal layer 30 are completed. Anisotropic conductive adhesive (ACA) 54 is useful for bonding and protecting the IC chip 40. This step can be performed by manual control or automatic mechanical equipment.
【００２１】また前記ポリアミド膜を形成する段階にお
いて、ポリアミド膜は上述のスピンコートによるものだ
けでなく、その他の塗布方法によっても形成することが
できる。その際、その他の工程は上述と同様の方法が用
いられる。In the step of forming the polyamide film, the polyamide film can be formed not only by the above-described spin coating but also by another coating method. At this time, other steps are performed in the same manner as described above.
【００２２】本発明は以上によって説明されるが、多く
の方法において様々に変更できることは明白である。こ
のような多様性は、本発明の意図と範囲から逸脱してい
るとはみなされず、当業者にとって明白な全てのこのよ
うな変更は、請求項の範囲内に含まれるものと解すべき
である。While the invention has been described above, it will be apparent that it can be varied in many ways. Such variations are not deemed to depart from the spirit and scope of the present invention, and all such modifications that are obvious to those skilled in the art are to be construed as falling within the scope of the appended claims. .
【００２３】[0023]
【発明の効果】以上より、本発明によると、現在の第三
または第四世代のＴＦＴ−ＬＣＤ工場が所有している装
置を用いて、膜またはテープ状の基板を形成する、すな
わち膜上のフリップチップまたはテープ上のフリップチ
ップを形成するパッケージ技術を実施することが可能で
ある。また本発明は、第三および第四世代の大型ガラス
基板、薄膜、黄灯、およびエッチングを使用して、従来
技術とは異なるＴＡＢを製造し、シートボンディングを
実行することができる。このプロセスは第三および第四
世代ＴＦＴ−ＬＣＤ工場の装置を基本としているため、
追加のＴＡＢ装置に投資する必要がない。このように、
本発明は製造コストを削減することができる。As described above, according to the present invention, a film or a tape-like substrate is formed using an apparatus owned by a current third or fourth generation TFT-LCD factory, that is, a film-like substrate is formed. It is possible to implement packaging technology to form flip chips or flip chips on tape. The present invention can also use third and fourth generation large glass substrates, thin films, yellow lights, and etching to manufacture TABs different from the prior art and perform sheet bonding. Since this process is based on the equipment of the third and fourth generation TFT-LCD factory,
There is no need to invest in additional TAB equipment. in this way,
The present invention can reduce manufacturing costs.
【図１】本発明によるＩＣおよび受動装置のパッケージ
構造の側面図である。FIG. 1 is a side view of a package structure of an IC and a passive device according to the present invention.
【図２】本発明において使用される大型ガラス基板の模
式図である。FIG. 2 is a schematic view of a large glass substrate used in the present invention.
【図３】適切な焼付および硬化後の、大型ガラス基板上
にスピンコーティングされた感光性ポリアミド膜の模式
図である。FIG. 3 is a schematic diagram of a photosensitive polyamide film spin-coated on a large glass substrate after appropriate baking and curing.
【図４】本発明による、露光および現像された後のパタ
ーンで形成され、スパッタリングまたはプレーティング
によって被膜された導電性金属層をエッチングして形成
された感光性ポリアミド膜の模式図である。FIG. 4 is a schematic view of a photosensitive polyamide film formed by etching a conductive metal layer formed in a pattern after being exposed and developed and coated by sputtering or plating according to the present invention.
【図５】本発明によるシート基板上ににパッケージング
されたＩＣの模式図である。FIG. 5 is a schematic diagram of an IC packaged on a sheet substrate according to the present invention.
【図６】本発明によるシート基板に結合した受動装置の
模式図である。FIG. 6 is a schematic diagram of a passive device coupled to a sheet substrate according to the present invention.
１０ ガラス基板 １２ 回転支持体 ２０ 感光性ポリアミド膜 ２０ａ スピンコート膜 ３０ 導電性金属層 ４０ 集積回路（ＩＣ） ５０ 受動装置 ５２ 錫オイントメント ５４ 異方性導電性接着（ＡＣＡ） ６０ 保護層 REFERENCE SIGNS LIST 10 glass substrate 12 rotating support 20 photosensitive polyamide film 20 a spin coating film 30 conductive metal layer 40 integrated circuit (IC) 50 passive device 52 tin tint 54 anisotropic conductive adhesive (ACA) 60 protective layer
Claims (10)
て、均一な薄膜層を形成する段階、 該スピンコート膜上にパターンを形成し、スパッタリン
グまたはめっきによって導電性金属層を形成し、該導電
性金属層をエッチングしてシートボンディングを形成す
る段階、 該導電性金属層上に大規模集積回路および受動装置を供
給する段階、 該導電性金属層上に保護層を積層する段階、および該ガ
ラス基板と該スピンコート膜を分離する段階を含む、ス
ピンコート膜工程を用いたパッケージ方法。A step of providing a glass substrate, a step of coating a spin coat film on the glass substrate, and curing to form a uniform thin film layer; a step of forming a pattern on the spin coat film; Forming a conductive metal layer by plating and etching the conductive metal layer to form sheet bonding; supplying a large-scale integrated circuit and a passive device on the conductive metal layer; A packaging method using a spin coat film process, comprising a step of laminating a protective layer thereon and a step of separating the glass substrate and the spin coat film.
つ他のステンレス鋼材料によって置き換えられる、請求
項１に記載の方法。2. The method of claim 1, wherein said glass substrate is replaced by another stainless steel material having a suitable coefficient of thermal expansion.
る、請求項１または２に記載の方法。3. The method according to claim 1, wherein the spin-coated film is a polyamide film.
る、請求項１〜３のいずれか一項に記載の方法。4. The method according to claim 1, wherein the conductive metal layer is made of copper or gold.
ル、およびはんだマスクよりなる群より選択される任意
の組み合わせの材料からなる、請求項１〜４のいずれか
一項に記載の方法。5. The method according to claim 1, wherein the protective layer is made of any combination of materials selected from the group consisting of polyamide, polyester, and solder mask.
均一な薄膜層を形成する段階、 該ポリアミド膜上にパターンを形成し、スパッタリング
またはめっきによって導電性金属層を形成し、該導電性
金属層をエッチングしてシートボンディングを形成する
段階、 該導電性金属層上に大規模集積回路および受動装置を供
給する段階、 該導電性金属層上に保護層を積層する段階、および該ガ
ラス基板と該ポリアミド膜を分離する段階を含む、ポリ
アミド膜工程を用いたパッケージ方法。6. A step of supplying a glass substrate, coating and curing a polyamide film on the glass substrate,
Forming a uniform thin film layer, forming a pattern on the polyamide film, forming a conductive metal layer by sputtering or plating, and etching the conductive metal layer to form a sheet bond; Providing a large scale integrated circuit and a passive device on a metal layer, laminating a protective layer on the conductive metal layer, and separating the glass substrate and the polyamide film. Had the package way.
つ他のステンレス鋼材料によって置き換えられる、請求
項６に記載の方法。7. The method of claim 6, wherein said glass substrate is replaced by another stainless steel material having a suitable coefficient of thermal expansion.
る、請求項６または７に記載の方法。8. The method according to claim 6, wherein the conductive metal layer is made of copper or gold.
ル、およびはんだマスクよりなる群より選択される任意
の組み合わせの材料からなる、請求項６〜８のいずれか
一項に記載の方法。9. The method according to claim 6, wherein the protective layer is made of any combination of materials selected from the group consisting of polyamide, polyester, and solder mask.
板とポリアミド膜との熱膨張係数の違いによりそれぞれ
分離することを特徴とする、ガラス基板をベースとする
ポリアミド膜工程を用いたパッケージ方法。10. A packaging method using a glass substrate-based polyamide film process, wherein the device and the glass substrate are separated from each other by a difference in thermal expansion coefficient between the glass substrate and the polyamide film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000107206A JP2001291728A (en) | 2000-04-07 | 2000-04-07 | Packaging method using polyamide film process |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000107206A JP2001291728A (en) | 2000-04-07 | 2000-04-07 | Packaging method using polyamide film process |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001291728A true JP2001291728A (en) | 2001-10-19 |
Family
ID=18620230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000107206A Withdrawn JP2001291728A (en) | 2000-04-07 | 2000-04-07 | Packaging method using polyamide film process |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001291728A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2015050089A1 (en) * | 2013-10-04 | 2017-03-09 | アクロン ポリマー システムズ，インク． | Polyamide solution, polyamide film, laminated composite material, display element, optical element, illumination element or sensor element, and method for producing the same |
| KR20190066224A (en) * | 2017-12-05 | 2019-06-13 | 재단법인 오송첨단의료산업진흥재단 | Method of detaching a thin film electrode using thermal expansion coefficient |
| KR20210034376A (en) * | 2019-09-20 | 2021-03-30 | 재단법인대구경북과학기술원 | Manufacturing method for electronic device |
-
2000
- 2000-04-07 JP JP2000107206A patent/JP2001291728A/en not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2015050089A1 (en) * | 2013-10-04 | 2017-03-09 | アクロン ポリマー システムズ，インク． | Polyamide solution, polyamide film, laminated composite material, display element, optical element, illumination element or sensor element, and method for producing the same |
| US9873763B2 (en) | 2013-10-04 | 2018-01-23 | Akron Polymer Systems, Inc. | Solution of aromatic polyamide for manufacturing display element, optical element, illumination element or sensor element |
| KR20190066224A (en) * | 2017-12-05 | 2019-06-13 | 재단법인 오송첨단의료산업진흥재단 | Method of detaching a thin film electrode using thermal expansion coefficient |
| KR102013283B1 (en) * | 2017-12-05 | 2019-08-22 | 재단법인 오송첨단의료산업진흥재단 | Method of detaching a thin film electrode using thermal expansion coefficient |
| KR20210034376A (en) * | 2019-09-20 | 2021-03-30 | 재단법인대구경북과학기술원 | Manufacturing method for electronic device |
| KR102271268B1 (en) * | 2019-09-20 | 2021-06-30 | 재단법인대구경북과학기술원 | Manufacturing method for electronic device |
| US11367647B2 (en) | 2019-09-20 | 2022-06-21 | Daegu Gyeongbuk Institute Of Science And Technology | Method of manufacturing electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100694251B1 (en) | Printed Circuit Board and Method of Producing the Same | |
| KR100607407B1 (en) | COF Flexible Printed Wiring Board and Method of Producing the Wiring Board | |
| KR100785176B1 (en) | Structure combining an ic integrated and a carrier, and method of manufacturing such structure | |
| US7382042B2 (en) | COF flexible printed wiring board and method of producing the wiring board | |
| JP4058443B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2008300881A (en) | Member for circuit board and manufacturing method for electronic component mounting circuit board using the same | |
| JP2001291728A (en) | Packaging method using polyamide film process | |
| JP4211350B2 (en) | Multilayer circuit board member and method for manufacturing multilayer circuit board | |
| KR100906542B1 (en) | Structure combining an ic integrated and a carrier, and method of manufacturing such structure | |
| JPH05198933A (en) | Solder pattern transfer film and its manufacture | |
| JPH11354591A (en) | Semiconductor carrier and its manufacture | |
| US7351608B1 (en) | Method of precisely aligning components in flexible integrated circuit module | |
| JP2008243899A (en) | Circuit board and manufacturing method thereof | |
| JP2002124527A (en) | Method for manufacturing chip electronic component and method for manufacturing dummy wafer used therefor | |
| JP4075652B2 (en) | Manufacturing method of semiconductor device | |
| KR20050014714A (en) | High reliability chip scale package | |
| JP4345464B2 (en) | Method for manufacturing circuit board member to which electronic component is bonded | |
| JP4211413B2 (en) | Circuit board components | |
| KR100445296B1 (en) | Flip Chip On Film And The Fabricating Method Thereof | |
| JP2004265913A (en) | Circuit board member and method of manufacturing circuit board | |
| JP2005175445A (en) | Member for circuit board and method of manufacturing member for circuit board | |
| JP2003258406A (en) | Circuit board member and method of manufacturing circuit board | |
| JPH1093007A (en) | Tape carrier for tab | |
| JP2007123474A (en) | Method for manufacturing circuit board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070703 |