JP2001284762A - Electronic circuit device - Google Patents
Electronic circuit deviceInfo
- Publication number
- JP2001284762A JP2001284762A JP2000094869A JP2000094869A JP2001284762A JP 2001284762 A JP2001284762 A JP 2001284762A JP 2000094869 A JP2000094869 A JP 2000094869A JP 2000094869 A JP2000094869 A JP 2000094869A JP 2001284762 A JP2001284762 A JP 2001284762A
- Authority
- JP
- Japan
- Prior art keywords
- circuit device
- electronic circuit
- thick
- resistor
- film printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【0001】[0001]
【発明の属する技術分野】この発明は電子回路装置に関
し、さらに詳しくは、セラミック基板上に電界効果トラ
ンジスタ(以下、FETという)と抵抗素子とが実装さ
れた電子回路装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic circuit device, and more particularly, to an electronic circuit device in which a field effect transistor (hereinafter referred to as FET) and a resistance element are mounted on a ceramic substrate.
【0002】[0002]
【従来の技術】従来の電子回路装置としては、図4に示
すように負荷であるFET1へ流れる電流をモニタする
ためシャント抵抗2を備える構成のものがある。このよ
うな電子回路装置では、図4に示すような半導体リレー
システムをプリント配線基板上へ実装していた。同図中
符号3は、半導体集積回路(IC)を示している。この
ようにハイブリッドIC基板を組む場合は、FET1は
ベアチップで実装され、シャント抵抗2は図5に示すよ
うにチップタイプのパッケージがプリント配線基板上に
実装されていている。2. Description of the Related Art As a conventional electronic circuit device, there is an electronic circuit device having a shunt resistor 2 for monitoring a current flowing to a load FET 1 as shown in FIG. In such an electronic circuit device, a semiconductor relay system as shown in FIG. 4 is mounted on a printed wiring board. In the figure, reference numeral 3 indicates a semiconductor integrated circuit (IC). When a hybrid IC substrate is assembled in this manner, the FET 1 is mounted on a bare chip, and the shunt resistor 2 is mounted on a printed wiring board in a chip type package as shown in FIG.
【0003】また、シャント抵抗2は、FET1の近傍
に配置されることが好ましいが、発熱性を有するためF
ET1から比較的離れた位置に配置されている。シャン
ト抵抗2の実装方法は、図4に示すように、プリント配
線基板4上にパターン形成された配線5、6間を跨ぐよ
うに配置して、シャント抵抗2の端子7、8を配線5、
6に半田9を用いて接続、固定している。The shunt resistor 2 is preferably arranged near the FET 1, but has a heat generation property,
It is arranged at a position relatively distant from ET1. As shown in FIG. 4, the mounting method of the shunt resistor 2 is such that the terminals 7 and 8 of the shunt resistor 2 are arranged so as to straddle between the wirings 5 and 6 patterned on the printed wiring board 4.
6 is connected and fixed using solder 9.
【0004】[0004]
【発明が解決しようとする課題】しかしながら、このよ
うな従来の電子回路装置では、許容電力が大きくなる
と、シャント抵抗2のパッケージも大きくなるため、実
装に要する面積も大きくなり、プリント配線基板も大型
になるためコスト高になるという問題点があった。However, in such a conventional electronic circuit device, when the allowable power becomes large, the package of the shunt resistor 2 becomes large, so that the area required for mounting becomes large and the printed wiring board becomes large. Therefore, there is a problem that the cost increases.
【0005】また、このようなシャント抵抗2を実装す
るには、図5に示すように半田付けを行っているが、プ
リント配線基板4上の配線5、6のパターンとの位置ず
れによって抵抗値が大きくずれてしまうという問題点が
あった。In order to mount such a shunt resistor 2, soldering is performed as shown in FIG. 5, but the resistance value is shifted due to a misalignment with the patterns of the wirings 5 and 6 on the printed wiring board 4. However, there is a problem that the position is greatly shifted.
【0006】さらに、シャント抵抗2自体は、例えば1
0mΩで±10%程度の精度をもっているが、半田付け
時の付け方によって大きく値がずれてしまうという問題
があった。Further, the shunt resistor 2 itself is, for example, 1
Although it has an accuracy of about ± 10% at 0 mΩ, there is a problem that the value is largely shifted depending on the method of soldering.
【0007】そこで、本発明は、実装面積の縮小化と低
コスト化を図ることのできる電子回路装置を提供するこ
とを目的としている。Accordingly, an object of the present invention is to provide an electronic circuit device capable of reducing the mounting area and reducing the cost.
【0008】[0008]
【課題を解決するための手段】請求項1記載の発明は、
セラミック基板上に、負荷へ流れる電流をモニターする
ためのシャント抵抗が実装された電子回路装置であっ
て、前記シャント抵抗は、厚膜印刷抵抗であることを特
徴としている。According to the first aspect of the present invention,
An electronic circuit device in which a shunt resistor for monitoring a current flowing to a load is mounted on a ceramic substrate, wherein the shunt resistor is a thick-film printed resistor.
【0009】このような構成の請求項1記載の発明で
は、シャント抵抗を厚膜印刷してなる厚膜印刷抵抗とし
たことにより、実装面積の縮小化を図ることが可能とな
る。また、厚膜印刷抵抗を用いたことにより、半田付け
が不要となり半田付け時の位置ずれに起因する抵抗値の
大きなずれの発生を回避することができる。According to the first aspect of the present invention, the shunt resistor is a thick-film printed resistor formed by thick-film printing, so that the mounting area can be reduced. In addition, the use of the thick-film printed resistor eliminates the need for soldering, thereby avoiding the occurrence of a large resistance value shift due to a positional shift during soldering.
【0010】また、請求項2記載の発明は、請求項1記
載の電子回路装置であって、前記厚膜印刷抵抗が前記セ
ラミック基板上に形成された配線パターン間に跨って印
刷され、該配線パターン上の前記厚膜印刷抵抗の上にイ
ンピーダンスの低い導電性材料層が積層されていること
を特徴としている。According to a second aspect of the present invention, there is provided the electronic circuit device according to the first aspect, wherein the thick-film printed resistor is printed across a wiring pattern formed on the ceramic substrate, and A conductive material layer having low impedance is laminated on the thick-film printed resistor on the pattern.
【0011】したがって、請求項2記載の発明では、請
求項1記載の発明の作用に加えて、配線パターンと厚膜
印刷抵抗と低インピーダンスの導電性材料層の三層構造
をとることで、例えばレーザートリミングなどの抵抗値
調整処理を行った場合に最小限のトリミング誤差を達成
することができる。Therefore, according to the second aspect of the present invention, in addition to the operation of the first aspect of the invention, a three-layer structure of a wiring pattern, a thick-film printed resistor, and a low-impedance conductive material layer is employed, for example. A minimum trimming error can be achieved when resistance adjustment processing such as laser trimming is performed.
【0012】さらに、請求項3記載の発明は、請求項1
又は請求項2に記載の電子回路装置であって、前記厚膜
印刷抵抗がPd−Agからなり、配線パターンがPt−
Agからなり、前記導電性材料層がCuからなることを
特徴としている。Further, the invention according to claim 3 is the invention according to claim 1.
3. The electronic circuit device according to claim 2, wherein the thick-film printing resistor is made of Pd-Ag, and the wiring pattern is made of Pt-Ag.
The conductive material layer is made of Ag, and the conductive material layer is made of Cu.
【0013】したがって、請求項3記載の発明では、請
求項1及び請求項2に記載の発明の作用に加えて、配線
パターンの低インピーダンスな導電性材料であるため、
抵抗設定値をより精度の高いものにすることができる。Therefore, according to the third aspect of the present invention, in addition to the effects of the first and second aspects of the present invention, since the wiring pattern is a low impedance conductive material,
The resistance setting value can be made more accurate.
【0014】また、請求項4記載の発明は、請求項1乃
至請求項3のいずれかに記載の電子回路装置であって、
前記厚膜印刷抵抗は、サーモビアを介して前記セラミッ
ク基板の裏面側に設けられたヒートシンク構造へ熱伝達
を行うことを特徴とする。According to a fourth aspect of the present invention, there is provided the electronic circuit device according to any one of the first to third aspects, wherein:
The thick-film printing resistor transfers heat to a heat sink structure provided on a back surface side of the ceramic substrate via a thermovia.
【0015】したがって、請求項4記載の発明では、請
求項1〜請求項3に記載の発明の作用に加えて、セラミ
ック基板の裏面側に設けられたヒートシンク構造に厚膜
印刷抵抗がサーモビアを介して良好な熱伝達が行われる
ため、厚膜印刷抵抗の放熱性を高め、温度の影響を受け
易い弱電部品と厚膜印刷抵抗との配置距離を縮小するこ
とができる。このように、弱電部品から厚膜印刷抵抗ま
での配線パターンの長さを短く設定できるため、電力の
ロスを低く抑えることができる。Therefore, according to the fourth aspect of the present invention, in addition to the functions of the first to third aspects of the present invention, the thick-film printed resistor is connected to the heat sink structure provided on the back surface side of the ceramic substrate via the thermovia. As a result, the heat dissipation of the thick-film printed resistor can be enhanced, and the distance between the weak-electric component, which is easily affected by temperature, and the thick-film printed resistor can be reduced. As described above, since the length of the wiring pattern from the weak electrical component to the thick-film printed resistor can be set short, the power loss can be suppressed low.
【0016】さらに、請求項5記載の発明は、請求項1
乃至請求項4のいずれかに記載の電子回路装置であっ
て、前記負荷は、前記セラミック基板にベアチップ実装
された電界効果トランジスタ(FET)であることを特
徴としている。Further, the invention according to claim 5 is the invention according to claim 1.
5. The electronic circuit device according to claim 4, wherein the load is a field effect transistor (FET) mounted on the ceramic substrate with a bare chip. 6.
【0017】したがって、請求項5記載の発明では、請
求項1〜請求項4に記載の発明の作用に加えて、FET
と厚膜印刷抵抗であるシャント抵抗との距離を縮めるこ
とができるため、実装面積の縮小とモニタ電流の測定精
度を高める作用がある。Therefore, according to the fifth aspect of the present invention, in addition to the functions of the first to fourth aspects of the present invention, an FET is provided.
Since the distance between the shunt resistor and the thick-film printed resistor can be reduced, the mounting area can be reduced and the measurement accuracy of the monitor current can be improved.
【0018】[0018]
【発明の実施の形態】以下、本発明に係る電子回路装置
の詳細を図面に示す実施形態に基づいて説明する。図1
は本実施形態の電子回路装置の一例を示す平面図、図2
は図1の一部を拡大した要部平面図、図3は本実施形態
の要部断面図である。DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an electronic circuit device according to the present invention will be described in detail based on an embodiment shown in the drawings. FIG.
FIG. 2 is a plan view showing an example of the electronic circuit device of the present embodiment, and FIG.
1 is a plan view of a main part in which a part of FIG. 1 is enlarged, and FIG. 3 is a cross-sectional view of the main part of the present embodiment.
【0019】本実施形態の電子回路装置10では、図1
及び図2に示すように、例えばアルミナ系セラミック、
ガラス系セラミックなどのセラミック材料でなる矩形状
のセラミック基板11上に所定パターンの配線12〜1
6が形成されている。この配線12〜16は、インピー
ダンスの低い白金−銀(Pt−Ag)を印刷法にてセラ
ミック基板11の表面に形成されている。In the electronic circuit device 10 of this embodiment, FIG.
And as shown in FIG. 2, for example, an alumina-based ceramic,
Wirings 12 to 1 of a predetermined pattern are formed on a rectangular ceramic substrate 11 made of a ceramic material such as a glass ceramic.
6 are formed. The wirings 12 to 16 are formed on the surface of the ceramic substrate 11 by printing platinum-silver (Pt-Ag) having a low impedance by a printing method.
【0020】本実施形態では、図1及び図2に示すよう
に、FET17と厚膜印刷抵抗18とが近傍に配置され
ている。なお、厚膜印刷抵抗18は、互いに対向して配
置、形成された配線12、13間を跨ぐように、パラジ
ウム−銀(Pd−Ag)を印刷法により形成されてい
る。また、厚膜印刷抵抗18の上には、同じく印刷法に
よってインピーダンスの低い導電性材料層としての銅
(Cu)層19が積層されている。In this embodiment, as shown in FIGS. 1 and 2, the FET 17 and the thick-film printed resistor 18 are arranged in the vicinity. The thick-film printed resistor 18 is formed by printing palladium-silver (Pd-Ag) so as to straddle between the wirings 12 and 13 which are arranged and formed to face each other. Further, a copper (Cu) layer 19 as a conductive material layer having a low impedance is laminated on the thick film printed resistor 18 by the printing method.
【0021】なお、本実施形態の電子回路装置10で
は、セラミック基板11上に、例えばドライバIC、過
熱遮断回路内蔵FET、温度センサICなどの比較的発
熱量の小さい電子部品や、シャント抵抗以外の抵抗素
子、リレー素子(メカニカルリレーを含む)、容量素子
などの比較的発熱量の大きい発熱性部品が実装されてい
る。なお、図中符号20は、リレーを示している。In the electronic circuit device 10 of the present embodiment, on the ceramic substrate 11, for example, electronic components having a relatively small calorific value such as a driver IC, a FET with a built-in overheat cutoff circuit, and a temperature sensor IC, and components other than the shunt resistor are provided. A heat-generating component such as a resistance element, a relay element (including a mechanical relay), and a capacitance element that generates a relatively large amount of heat is mounted. In addition, the code | symbol 20 in a figure has shown the relay.
【0022】また、セラミック基板11には、図3に示
すように、厚膜印刷抵抗18が跨ぐ配線12、13のう
ち少なくとも一方の配線12と接続して裏面側へ至るサ
ーモビア21が形成されており、厚膜印刷抵抗18で発
生した熱を効率的に放熱フィン22へ伝達する機能を有
している。As shown in FIG. 3, a thermovia 21 is formed on the ceramic substrate 11 so as to be connected to at least one of the wirings 12, 13 over which the thick-film printed resistor 18 straddles and to reach the back side. Also, it has a function of efficiently transmitting the heat generated by the thick-film printing resistor 18 to the radiation fins 22.
【0023】このような本実施形態では、シャント抵抗
を厚膜印刷してなる厚膜印刷抵抗18としたことによ
り、実装面積の縮小化を図ることが可能となる。また、
このように厚膜印刷抵抗18を用いたことにより、従来
のような半田付けが不要となり半田付け時の位置ずれに
起因する抵抗値の大きなずれの発生を防ぐことができ
る。In this embodiment, since the shunt resistor is a thick film printed resistor 18 formed by printing a thick film, the mounting area can be reduced. Also,
The use of the thick-film printed resistor 18 eliminates the need for soldering as in the related art, and prevents a large shift in resistance value due to a positional shift during soldering.
【0024】また、本実施形態では、配線12、13と
厚膜印刷抵抗18と銅層19の三層構造をとることで、
例えばレーザートリミングなどの抵抗値の調整処理を行
った場合に最小限のトリミング誤差を達成することがで
きる。また、本実施形態で用いた配線12、13も低イ
ンピーダンスな導電性材料(Pt−Ag)であるため、
抵抗設定値をより精度の高いものにすることができる。In the present embodiment, a three-layer structure of the wirings 12 and 13, the thick film printed resistor 18 and the copper layer 19 is adopted.
For example, a minimum trimming error can be achieved when a resistance adjustment process such as laser trimming is performed. Further, since the wirings 12 and 13 used in the present embodiment are also low-impedance conductive materials (Pt-Ag),
The resistance setting value can be made more accurate.
【0025】さらに、本実施形態では、セラミック基板
11の裏面側に設けられたヒートシンク構造としての放
熱フィン22に厚膜印刷抵抗18がサーモビア21を介
して良好な熱伝達が行われるため、厚膜印刷抵抗18の
放熱性を高め、温度の影響を受け易いFET17などの
弱電部品と厚膜印刷抵抗との配置距離を縮小することが
できる。このように、弱電部品から厚膜印刷抵抗までの
配線パターンの長さを短く設定できるため、電力のロス
を低く抑えることができる。Further, in the present embodiment, since the thick-film printed resistor 18 conducts good heat transfer through the thermo-via 21 to the radiating fins 22 as a heat sink structure provided on the back side of the ceramic substrate 11, The heat radiation of the printed resistor 18 can be improved, and the distance between the weak film component such as the FET 17 and the thick film printed resistor that are easily affected by the temperature can be reduced. As described above, since the length of the wiring pattern from the weak electrical component to the thick-film printed resistor can be set short, the power loss can be suppressed low.
【0026】また、FETと厚膜印刷抵抗であるシャン
ト抵抗との距離を縮めることができるため、実装面積の
縮小とモニタ電流の測定精度を高めることができる。Further, since the distance between the FET and the shunt resistor, which is a thick-film printed resistor, can be reduced, the mounting area can be reduced and the monitor current measurement accuracy can be increased.
【0027】このように、本実施形態の電子回路装置1
0では、シャント抵抗として厚膜印刷抵抗18を採用し
たことにより、実装面積の縮小と低コスト化を図ること
ができ、ヒートシンク構造の採用により厚膜印刷抵抗1
8で発生した熱を直ちに放熱フィン22で放熱させるこ
とができる。このため、電子回路装置10における熱的
悪影響を大幅に抑制することができる。As described above, the electronic circuit device 1 of the present embodiment
0, the thick-film printed resistor 18 can be used as the shunt resistor, so that the mounting area can be reduced and the cost can be reduced.
8 can be immediately radiated by the radiation fins 22. For this reason, the thermal adverse effect in the electronic circuit device 10 can be significantly suppressed.
【0028】以上、実施形態について説明したが、本発
明はこれに限定されるものではなく、構成の要旨に付随
する各種の変更が可能である。例えば、上記した実施形
態では、本発明を厚膜印刷抵抗18をFET17の近傍
に配置する場合に適用して説明した他の弱電部品の近傍
に配置する場合に適用することも勿論可能である。ま
た、厚膜印刷抵抗18の上に、低インピーダンス導電性
材料として銅層19を積層したが、他の低インピーダン
ス導電性材料を用いることも勿論可能である。Although the embodiments have been described above, the present invention is not limited to these embodiments, and various changes accompanying the gist of the configuration are possible. For example, in the above-described embodiment, the present invention can be applied to a case where the thick film printed resistor 18 is arranged near the FET 17 and is arranged near another weak electric component as described above. Further, the copper layer 19 is laminated on the thick-film printed resistor 18 as a low-impedance conductive material, but it is of course possible to use another low-impedance conductive material.
【0029】[0029]
【発明の効果】以上の説明から明らかなように、請求項
1記載の発明によれば、シャント抵抗を厚膜印刷してな
る厚膜印刷抵抗としたことにより、実装面積を縮小化で
きる。また、請求項1記載の発明によれば、厚膜印刷抵
抗を用いたことにより、半田付けが不要となり半田付け
時の位置ずれに起因する抵抗値の大きなずれの発生を回
避する効果がある。As is apparent from the above description, according to the first aspect of the present invention, the shunt resistor is a thick-film printed resistor formed by thick-film printing, so that the mounting area can be reduced. According to the first aspect of the present invention, the use of the thick-film printed resistor eliminates the need for soldering, and has the effect of avoiding the occurrence of a large resistance value shift due to a positional shift during soldering.
【0030】請求項2記載の発明によれば、請求項1記
載の発明の効果に加えて、配線パターンと厚膜印刷抵抗
と低インピーダンスの導電性材料層の三層構造をとるこ
とで、例えばレーザートリミングなどの抵抗値調整処理
を行った場合に最小限のトリミング誤差を達成すること
ができる。According to the second aspect of the present invention, in addition to the effect of the first aspect of the present invention, for example, by adopting a three-layer structure of a wiring pattern, a thick-film printed resistor, and a low-impedance conductive material layer, A minimum trimming error can be achieved when resistance adjustment processing such as laser trimming is performed.
【0031】請求項3記載の発明によれば、請求項1及
び請求項2に記載の発明の効果に加えて、配線パターン
の低インピーダンスな導電性材料であるため、抵抗設定
値をより精度の高くする効果がある。According to the third aspect of the present invention, in addition to the effects of the first and second aspects of the present invention, since the wiring pattern is made of a low-impedance conductive material, the resistance set value can be more precisely adjusted. It has the effect of raising it.
【0032】請求項4記載の発明によれば、請求項1〜
請求項3に記載の発明の効果に加えて、セラミック基板
の裏面側に設けられたヒートシンク構造に厚膜印刷抵抗
がサーモビアを介して良好な熱伝達が行われるため、厚
膜印刷抵抗の放熱性を高め、温度の影響を受け易い弱電
部品と厚膜印刷抵抗との配置距離を縮小することができ
る。このように、弱電部品から厚膜印刷抵抗までの配線
パターンの長さが短く設定できるため、電力のロスを低
く抑える効果がある。According to the invention described in claim 4, claims 1 to 1 are provided.
In addition to the effect of the third aspect of the present invention, the heat sink structure provided on the back surface side of the ceramic substrate performs good heat transfer with the thick film printed resistor through the thermovia, so that the heat dissipation of the thick film printed resistor is achieved. And the arrangement distance between the weak electric component which is easily affected by the temperature and the thick-film printing resistor can be reduced. As described above, since the length of the wiring pattern from the weak electric component to the thick-film printed resistor can be set short, there is an effect of suppressing the power loss.
【0033】請求項5記載の発明によれば、請求項1〜
請求項4に記載の発明の効果に加えて、FETと厚膜印
刷抵抗であるシャント抵抗との距離を縮めることができ
るため、実装面積の縮小とモニタ電流の測定精度を高め
る効果がある。According to the invention described in claim 5, claims 1 to 5
In addition to the effect of the fourth aspect of the present invention, the distance between the FET and the shunt resistor, which is a thick-film printed resistor, can be reduced, so that the mounting area can be reduced and the monitor current measurement accuracy can be increased.
【図1】本発明に係る電子回路装置の一実施形態を示す
平面図である。FIG. 1 is a plan view showing an embodiment of an electronic circuit device according to the present invention.
【図2】図1に示す電気回路装置の一部を拡大した要部
平面図である。FIG. 2 is an enlarged plan view of a main part of the electric circuit device shown in FIG. 1;
【図3】実施形態の要部断面図である。FIG. 3 is a sectional view of a main part of the embodiment.
【図4】電子回路装置に搭載される半導体リレーシステ
ムを示す等価回路図である。FIG. 4 is an equivalent circuit diagram showing a semiconductor relay system mounted on the electronic circuit device.
【図5】従来の電子回路装置におけるシャント抵抗の実
装構造を示す断面図である。FIG. 5 is a cross-sectional view illustrating a mounting structure of a shunt resistor in a conventional electronic circuit device.
10 電子回路装置 11 セラミック基板 12、13 配線 17 FET 18 厚膜印刷抵抗 19 銅層 21 サーモビア 22 放熱フィン REFERENCE SIGNS LIST 10 electronic circuit device 11 ceramic substrate 12, 13 wiring 17 FET 18 thick film printed resistor 19 copper layer 21 thermovia 22 radiating fin
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 3/34 H05K 3/34 7/20 7/20 F (72)発明者 伊東 宏明 静岡県湖西市鷲津2464−48 矢崎部品株式 会社内 (72)発明者 神谷 茂 静岡県榛原郡榛原町布引原206−1 矢崎 部品株式会社内 (72)発明者 新居 敏彦 京都府京都市中京区御池通烏丸東入一筋目 仲保利町191番地の4 上原ビル3階 ニ チコン株式会社内 (72)発明者 山本 貴之 京都府京都市中京区御池通烏丸東入一筋目 仲保利町191番地の4 上原ビル3階 ニ チコン株式会社内 (72)発明者 村山 修一 京都府京都市中京区御池通烏丸東入一筋目 仲保利町191番地の4 上原ビル3階 ニ チコン株式会社内 Fターム(参考) 4E351 AA01 AA07 BB01 BB05 BB23 BB24 BB31 BB35 DD04 DD05 DD20 DD22 GG06 GG20 5E028 AA04 BA07 BB01 GA02 5E033 AA23 BA01 BB09 BG02 BH03 5E319 AA03 AA07 AB05 AC04 CC22 5E322 AA01 FA04 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H05K 3/34 H05K 3/34 7/20 7/20 F (72) Inventor Hiroaki Ito Washizu, Kosai City, Shizuoka Prefecture 2464-48 Yazaki Parts Co., Ltd. (72) Inventor Shigeru Kamiya 206-1 Nunobikihara, Haibara-cho, Haibara-gun, Shizuoka Prefecture Yazaki Parts Co., Ltd. (72) Inventor Toshihiko Arai Nichicon Co., Ltd. (72) Inventor Takayuki Yamamoto 4th Uehara Bldg. 3rd floor, Nichicon Co., Ltd. 72) Inventor Shuichi Murayama First floor of Uehara Bldg. 3F, 191 Nakaboricho, Ichidori-Karasuma Higashi-iri, Nakagyo-ku, Kyoto-shi, Kyoto Pref. ) 4E351 AA01 AA07 BB01 BB05 BB23 BB24 BB31 BB35 DD04 DD05 DD20 DD22 GG06 GG20 5E028 AA04 BA07 BB01 GA02 5E033 AA23 BA01 BB09 BG02 BH03 5E319 AA03 AA07 AB05 AC04 CC22 5E322 AA01 FA04
Claims (5)
をモニターするためのシャント抵抗が実装された電子回
路装置であって、 前記シャント抵抗は、厚膜印刷抵抗であることを特徴と
する電子回路装置。1. An electronic circuit device having a shunt resistor for monitoring a current flowing to a load mounted on a ceramic substrate, wherein the shunt resistor is a thick-film printed resistor. apparatus.
配線パターン間に跨って印刷され、該配線パターン上の
前記厚膜印刷抵抗の上にインピーダンスの低い導電性材
料層が積層されていることを特徴とする電子回路装置。2. The electronic circuit device according to claim 1, wherein the thick-film printed resistor is printed across a wiring pattern formed on the ceramic substrate, and the thick-film printed resistor on the wiring pattern is provided. An electronic circuit device, wherein a conductive material layer having a low impedance is laminated on the substrate.
装置であって、 前記厚膜印刷抵抗がPd−Agからなり、前記配線パタ
ーンがPt−Agからなり、前記導電性材料層がCuか
らなることを特徴とする電子回路装置。3. The electronic circuit device according to claim 1, wherein the thick-film printed resistance is made of Pd-Ag, the wiring pattern is made of Pt-Ag, and the conductive material layer is made of Pt-Ag. An electronic circuit device comprising Cu.
の電子回路装置であって、 前記厚膜印刷抵抗は、サーモビアを介して前記セラミッ
ク基板の裏面側に設けられたヒートシンク構造へ熱伝達
を行うことを特徴とする電子回路装置。4. The electronic circuit device according to claim 1, wherein the thick-film printed resistor is connected to a heat sink structure provided on a back side of the ceramic substrate via a thermovia. An electronic circuit device that performs transmission.
の電子回路装置であって、 前記負荷は、前記セラミック基板にベアチップ実装され
た電界効果トランジスタであることを特徴とする電子回
路装置。5. The electronic circuit device according to claim 1, wherein the load is a field effect transistor mounted on the ceramic substrate with a bare chip. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000094869A JP2001284762A (en) | 2000-03-30 | 2000-03-30 | Electronic circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000094869A JP2001284762A (en) | 2000-03-30 | 2000-03-30 | Electronic circuit device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001284762A true JP2001284762A (en) | 2001-10-12 |
Family
ID=18609842
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000094869A Pending JP2001284762A (en) | 2000-03-30 | 2000-03-30 | Electronic circuit device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001284762A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004077899A1 (en) * | 2003-02-26 | 2004-09-10 | Murata Manufacturing Co., Ltd. | Ceramic circuit board and conductive paste used therefor |
CN111284331A (en) * | 2018-12-07 | 2020-06-16 | 瑷司柏电子股份有限公司 | Motor control device with built-in shunt resistor and power transistor |
-
2000
- 2000-03-30 JP JP2000094869A patent/JP2001284762A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004077899A1 (en) * | 2003-02-26 | 2004-09-10 | Murata Manufacturing Co., Ltd. | Ceramic circuit board and conductive paste used therefor |
CN111284331A (en) * | 2018-12-07 | 2020-06-16 | 瑷司柏电子股份有限公司 | Motor control device with built-in shunt resistor and power transistor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5106519B2 (en) | Thermally conductive substrate and electronic component mounting method thereof | |
JPH033290A (en) | Thermal shunt for electronic circuit assembly and manufacture thereof | |
US8878305B2 (en) | Integrated power module for multi-device parallel operation | |
EP2086296B1 (en) | Printed circuit board and method of manufacturing the same | |
JP2003188565A (en) | Heat dissipation structure of surface mount electronic component | |
JP5456843B2 (en) | Power supply | |
JP2001168476A (en) | Radiation structure on circuit substrate | |
JP2001284762A (en) | Electronic circuit device | |
JP2005191378A (en) | Heat radiation structure in printed board | |
JP2003303702A (en) | Temperature sensing element and circuit board having the same | |
JP3715190B2 (en) | Heat dissipation structure of electronic equipment | |
WO2018168504A1 (en) | Component mounting body and electronic device | |
JP4712948B2 (en) | Semiconductor device | |
JP2005332918A (en) | Electronic apparatus | |
JP2006237299A (en) | Wiring board | |
JP2008042052A (en) | Circuit board | |
JP2011114019A (en) | Circuit module, and method of mounting the same | |
JP2003318579A (en) | Heat radiation method for fet with heat sink plate | |
US20040055782A1 (en) | Surface-mounting type electronic circuit unit having no melting of solder attaching electric part thereto | |
JPH07321423A (en) | Circuit board | |
KR101089840B1 (en) | Circuit board module and manufacturing method for the same | |
JP2004241416A (en) | Electronic circuit unit and its manufacturing method | |
JP2002094196A (en) | Electronic part heat dissipating structure of printed wiring board | |
JP2010040569A (en) | Electronic component module | |
JP2009158799A (en) | Method for checking fixing state of electronic parts such as printed-circuit board, semiconductor device, and semiconductor element on printed-circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051228 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060131 |