JP2001281324A - Code generator - Google Patents

Code generator

Info

Publication number
JP2001281324A
JP2001281324A JP2000136480A JP2000136480A JP2001281324A JP 2001281324 A JP2001281324 A JP 2001281324A JP 2000136480 A JP2000136480 A JP 2000136480A JP 2000136480 A JP2000136480 A JP 2000136480A JP 2001281324 A JP2001281324 A JP 2001281324A
Authority
JP
Japan
Prior art keywords
code
shift register
code generator
generator
coder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000136480A
Other languages
Japanese (ja)
Inventor
Yukio Yokoi
行雄 横井
Mutsuo Haneda
睦雄 羽田
Toshihiro Kawazoe
利洋 川添
Nobunori Tsuda
伸啓 津田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Radio Co Ltd
Original Assignee
Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Radio Co Ltd filed Critical Japan Radio Co Ltd
Priority to JP2000136480A priority Critical patent/JP2001281324A/en
Publication of JP2001281324A publication Critical patent/JP2001281324A/en
Pending legal-status Critical Current

Links

Landscapes

  • Position Fixing By Use Of Radio Waves (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a code generator capable of generating a WAAS code at the same time without changing any generation method based on a conventional C/A code generator so as to realize a common-use reception between the C/A code and the WAAS code. SOLUTION: This C/A code generator is constituted of a pair of a G1 coder and a G2 coder generating a M-series code. This C/A code generator consists of a G1 shift resistor constructed of 10 bit shift registers, a G2 shift register constructed of 10 bit shift registers, and a phase selector using outputs from the respective shift registers of the G2 shift register and a GND signal, which are 11 signals in total as inputs, and selecting two outputs so as to output the sum using the two outputs as divisors.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、全世界的衛星航法
システム(Global Positioning S
ystem、略してGPS)における位置計測用受信機
に関する。
The present invention relates to a global satellite navigation system (Global Positioning System).
The present invention relates to a receiver for position measurement in a system (abbreviated as GPS).

【0002】[0002]

【従来の技術】図3に従来技術によるC/Aコードの発
生方法を示し、説明を行う。図3に示すC/Aコード発
生器は、GLOVAL POSITIONING SY
STEM(voll)に提案されているものである。図
3において、G1ジェネレータ201、G2ジェネレー
タ202は、M系列符号発生器であり、シフトレジスタ
の複数段から出力について2と法とする加算を行い、そ
の出力をG1シフトレジスタ205とG2シフトレジス
タ206の入力としている。初期化回路104は、信号
X1を入力として、G1シフトレジスタ205及びG2
シフトレジスタ206を初期状態、すなわち、レジスタ
各段の値を“1”の状態にする。また、C/Aコードで
は、前記シフトレジスタ308及びシフトレジスタ30
9の各段の値が全て”l”のときコードエポックが出力
され、コードエポックは50bpsの航法データと同期
している。
2. Description of the Related Art FIG. 3 shows a method of generating a C / A code according to the prior art, which will be described. The C / A code generator shown in FIG. 3 is a GLOVAL POSITIONING SY
This is proposed in STEM (vol). 3, a G1 generator 201 and a G2 generator 202 are M-sequence code generators, perform addition modulo 2 on outputs from a plurality of stages of the shift register, and output the G1 shift register 205 and the G2 shift register 206. And input. The initialization circuit 104 receives the signal X1 as an input, and sets the G1 shift register 205 and G2
The shift register 206 is set to an initial state, that is, the value of each stage of the register is set to “1”. In the C / A code, the shift register 308 and the shift register 30
When the value of each stage of 9 is "1", a code epoch is output, and the code epoch is synchronized with the navigation data of 50 bps.

【0003】GPSシステムにおけるC/Aコードは、
1対のM系列の2を法とする和により得られるGOLD
符合であり、それぞれ複数個の衛星に対応するC/Aコ
ードは、G2ジェネレータ202の位相シフト量をそれ
ぞれ変えたコードと、G1コードとの2を法とする和を
とることにより得ている。G2ジェネレータ202にお
ける位相のシフト量を変化させるために、フェーズセレ
クタ203において、G2シフトレジスタ206の各段
からの2信号、S1、S2をとり同2信号の2を法とす
る和をとる方法を採っている。
The C / A code in the GPS system is
GOLD obtained by the sum modulo 2 of a pair of M sequences
The C / A code corresponding to each of the plurality of satellites is obtained by taking the sum of the code obtained by changing the phase shift amount of the G2 generator 202 and the G1 code modulo 2. In order to change the amount of phase shift in the G2 generator 202, the phase selector 203 takes two signals S1 and S2 from each stage of the G2 shift register 206 and takes a sum modulo 2 of the two signals. I am taking it.

【0004】図4、図5は、RTCA/DO−229A
において、WAAS信号とGPSのC/Aコードの両方
を発生させるように構成されたコード発生器を示してい
る。図4のコード発生器は、G2コーダ302の遅延値
G2DELAYをカウンター305の入力とし、同遅延
値経過後、ゲート306を解除し、コードクロック回路
303からのクロックにしたがってG2コーダ302が
動作するように構成したものである。
FIGS. 4 and 5 show RTCA / DO-229A.
1 shows a code generator configured to generate both a WAAS signal and a GPS C / A code. The code generator of FIG. 4 uses the delay value G2DELAY of the G2 coder 302 as an input to the counter 305, and after the lapse of the delay value, releases the gate 306 so that the G2 coder 302 operates according to the clock from the code clock circuit 303. It is what was constituted.

【0005】一方、図5のコード発生器は、図4におけ
るG2DELAY値経過後のG2シフトレジスタ309
の状態値を直接データバスを経由して初期設定レジスタ
307に保持し、直接G2シフトレジスタ309に書き
込むように構成したものである。
On the other hand, the code generator shown in FIG. 5 uses the G2 shift register 309 after the G2 DELAY value shown in FIG.
Is held in the initial setting register 307 directly via the data bus, and is written directly to the G2 shift register 309.

【0006】図4、図5に示すコード発生器は、図3に
示すフェーズセレクタ203を用いたC/Aコード発生
器と違い、G2シフトレジスタ309のシフト位相量を
変化させることにより、C/Aコード、WAASコード
のいづれをも発生させているものである。また、このコ
ード発生器では、GPSのC/Aコード、WAASコー
ドを得るのに、G1コーダ301、G2コーダ302そ
れぞれの最終段の2を法とする和をとりコードを生成し
ている。これは、図3に示す従来のC/Aコードを発生
させる方法、すなわち、G2ジェネレータ202の各段
からの2信号S1、S2の2を法とする和と取ることに
よりWAASコードが生成できないことに起因する。
The code generators shown in FIGS. 4 and 5 differ from the C / A code generator using the phase selector 203 shown in FIG. 3 by changing the shift phase amount of the G2 shift register 309. Both the A code and the WAAS code are generated. In addition, in this code generator, in order to obtain a GPS C / A code and a WAAS code, the G1 coder 301 and the G2 coder 302 each take a sum modulo 2 at the last stage to generate a code. This means that the WAAS code cannot be generated by taking the conventional C / A code generation method shown in FIG. 3, that is, taking the sum of two signals S1 and S2 from each stage of the G2 generator 202 modulo 2. caused by.

【0007】GPSコード及びWAASコードが受信で
きる共用受信機を実現するために、図4、または、図5
に示すコード発生器を使用すると、図3に示す従来のコ
ード発生器が使用できなくなる。すなわち、従来のC/
Aコード発生方法を変更しなければならないという問題
があった。
To realize a shared receiver capable of receiving GPS codes and WAAS codes, FIG. 4 or FIG.
When the code generator shown in FIG. 3 is used, the conventional code generator shown in FIG. 3 cannot be used. That is, the conventional C /
There is a problem that the method of generating the A code must be changed.

【0008】[0008]

【発明が解決しようとする課題】本発明は、C/Aコー
ド、WAASコードの共用受信を実現するために、従来
のC/Aコード発生器による発生方法を変更せずに、W
AASコードをも同時に発生できるコード発生器を提供
することを目的とする。
SUMMARY OF THE INVENTION According to the present invention, in order to realize shared reception of a C / A code and a WAAS code, the W / C code generation method is changed without changing a conventional C / A code generator.
An object of the present invention is to provide a code generator capable of simultaneously generating an AAS code.

【0009】[0009]

【課題を解決するための手段】かかる目的を達成するた
めに、本発明のコード発生器は、1対のM系列符合発生
G1コーダおよびG2コーダから構成されたC/Aコー
ド発生器において、10bitシフトレジスタで構成さ
れたG1シフトレジスタとG2シフトレジスタと、前記
G2シフトレジスタの各シフトレジスタからの出力およ
びGND信号の計11信号を入力とし、2出力を選択し
て2を法とする和を出力するフェーズセレクタとを具備
することを特徴とする。また、本発明のコード発生器
は、C/Aコード、WAASコードいずれのコードをも
選択、出力することを特徴とする。また、本発明のGP
S受信機は、前記コード発生器は、具備することを特徴
とする。
In order to achieve the above object, a code generator according to the present invention comprises a 10-bit C / A code generator comprising a pair of M-sequence code generation G1 coder and G2 coder. A G1 shift register and a G2 shift register, each of which is constituted by a shift register, and an output from each shift register of the G2 shift register and a total of 11 signals of a GND signal. And a phase selector for outputting. Further, the code generator of the present invention is characterized by selecting and outputting any of the C / A code and the WAAS code. In addition, the GP of the present invention
The S receiver is characterized in that the code generator is provided.

【0010】[0010]

【発明の実施の形態】以下において、図1を用いて、本
発明の詳細を説明する。図1において、G1コーダ10
1、G2コーダ102は、それぞれ図3におけるG1ジ
ェネレータ201、コードクロック発生器は103、図
4、図5に示すコードクロック発生器303と同じ機能
を有するものである。G1初期設定レジスタ106およ
びG2初期設定レジスタ107は10bitの並列レジ
スタであり、データバスからのデータを保持し、セット
アップ信号に同期して、そのデータはG1コーダ101
およびG2コーダ102内の各レジスタに同時に設定さ
れる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The details of the present invention will be described below with reference to FIG. In FIG. 1, a G1 coder 10
1. The G1 coder 102 and the G2 coder 102 have the same functions as the G1 generator 201 and the code clock generator 103 shown in FIG. 3 and the code clock generator 303 shown in FIGS. 4 and 5, respectively. The G1 initial setting register 106 and the G2 initial setting register 107 are 10-bit parallel registers, hold data from the data bus, and synchronize the data with the setup signal to transfer the data to the G1 coder 101.
And in each register in the G2 coder 102 at the same time.

【0011】フェーズセレクタ108は、G2レジスタ
105の各段の値および、GNDに接続された信号の計
11信号を入力とし、2信号S1、S2を選択し、同2
信号の2を法とする和を出力するか、または1つの信号
を選択し出力する構成となっている。また、フェーズセ
レクタ108は、GPS衛星のC/Aコードを受信する
場合は、2信号S1,S2を選択し2を法とする和をと
ることにより所望のC/Aコードを選択することができ
る。
The phase selector 108 receives the value of each stage of the G2 register 105 and a total of 11 signals connected to GND, and selects two signals S1 and S2.
It is configured to output the sum of the signals modulo 2, or to select and output one signal. When the C / A code of the GPS satellite is received, the phase selector 108 can select a desired C / A code by selecting the two signals S1 and S2 and taking the sum modulo 2. .

【0012】一方、WAASコードの場合は、G2レジ
スタ105の第10段の出力を選択して出力することに
より得ることができる。本実施例においては、WAAS
コードを選択した場合には、信号S1、S2として、G
2レジスタ105の第10段の出力とGNDに接続して
いる端子を選択し、2を法とする和を取ることにより等
価的に第10段の出力を選択していることを実現してい
る。すなわち、上記に示すフェーズセレクタ108を具
備することにより、C/Aコードは、図3に示す従来方
法で発生させることができるという利点があると同時
に、G2レジスタ105の最終段の信号を選択できるよ
うにすることにより、位相をシフトさせることによりW
AASコードを発生させることができるという利点があ
る。
On the other hand, in the case of a WAAS code, it can be obtained by selecting and outputting the output of the tenth stage of the G2 register 105. In this embodiment, WAAS
When the code is selected, G is used as the signals S1 and S2.
By selecting the output of the tenth stage of the 2 register 105 and the terminal connected to GND and taking the sum modulo 2, it is realized that the output of the tenth stage is equivalently selected. . That is, the provision of the phase selector 108 described above has an advantage that the C / A code can be generated by the conventional method shown in FIG. 3, and at the same time, the signal of the last stage of the G2 register 105 can be selected. By shifting the phase, W
There is an advantage that an AAS code can be generated.

【0013】次に、コードジェネレータの動作について
説明を行う。G1シフトレジスタ104およびG2シフ
トレジスタ105はそれぞれデータバス109を経由し
て、ある時刻におけるシフトレジスタの状態をそれぞれ
初期設定レジスタ106、G2初期設定レジスタ107
に保持する。当該時刻の直前において、G1シフトレジ
スタ104にG1初期設定レジスタ106に保持された
値を、G2シフトレジスタ105にG2初期設定レジス
タ107に保持された値をセットアップ信号に同期して
シフトレジスタの動作が始まる状態を設定し、コードク
ロック回路103からのコードクロックにしたがった状
態で遷移し、所望の位相を持ったコードが出力される。
図2に上記の動作シーケンスを示す。
Next, the operation of the code generator will be described. The G1 shift register 104 and the G2 shift register 105 change the state of the shift register at a certain time via the data bus 109, respectively, into the initial setting register 106 and the G2 initial setting register 107.
To hold. Immediately before this time, the operation of the shift register is synchronized with the value held in the G1 initialization register 106 in the G1 shift register 104 and the value held in the G2 initialization register 107 in the G2 shift register 105 in synchronization with the setup signal. A start state is set, and a transition is made in accordance with the code clock from the code clock circuit 103, and a code having a desired phase is output.
FIG. 2 shows the above operation sequence.

【0014】このように、G1シフトレジスタ104お
よびG2シフトレジスタ105に所望の状態を設定で
き、かつその状態から動作させることができるから、例
えば、市街地等の衛星信号が中断しやすい地域において
も、中断経過した時間より推定したコード状態を、G1
シフトレジスタ104およびG2シフトレジスタ105
に設定することにより、短時間で衛星信号を捕捉するこ
とができる。また、WAASコードの発生も、G2シフ
トレジスタ105に、G1シフトレジスタ104に対し
て、所望の位相状態を設定することにより実現できる。
As described above, a desired state can be set in the G1 shift register 104 and the G2 shift register 105 and the operation can be started from that state. For example, even in an area such as an urban area where satellite signals are easily interrupted, The code state estimated from the elapsed time of the interruption is represented by G1
Shift register 104 and G2 shift register 105
, Satellite signals can be captured in a short time. The generation of the WAAS code can be realized by setting a desired phase state in the G2 shift register 105 and the G1 shift register 104.

【0015】[0015]

【発明の効果】本発明にかかるコード発生器では、C/
Aコードを従来のC/Aコード発生方法を変えることな
く発生させることができかつ、WAASコードをも出力
することができ、GPS、WAAS信号をいづれをも受
信できる共用受信機を実現することができる。
According to the code generator of the present invention, C /
An A code can be generated without changing the conventional C / A code generation method, a WAAS code can be output, and a shared receiver capable of receiving both GPS and WAAS signals can be realized. it can.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明のコード発生器を示す図である。FIG. 1 is a diagram showing a code generator of the present invention.

【図2】 コード発生期の状態遷移を示す図である。FIG. 2 is a diagram showing a state transition in a code generation period.

【図3】 従来のC/Aコード発生器を示す図である。FIG. 3 is a diagram showing a conventional C / A code generator.

【図4】 従来のC/Aコード、WAASコード発生器
を示す図である。
FIG. 4 is a diagram showing a conventional C / A code and WAAS code generator.

【図5】 従来のC/Aコード、WAASコード発生器
を示す図である。
FIG. 5 is a diagram showing a conventional C / A code and WAAS code generator.

【符号の説明】[Explanation of symbols]

101 G1コーダ 102 G2コーダ 103 コードクロック発生器 104 G1シフトレジスタ 105 G2シフトレジスタ 106 G1初期設定レジスタ 107 G2初期設定レジスタ 108 フェーズセレクタ 109 データバス 201 G1ジェネレータ 202 G2ジェネレータ 203 フェーズセレクター 204 初期化回路 205 G1シフトレジスタ 206 G2シフトレジスタ 301 G1コーダ 302 G2コーダ 303 コードクロック発生器 304 初期化回路 305 カウンター 306 ゲート 307 G2初期設定レジスタ 308 G1シフトレジスタ 309 G2シフトレジスタ 101 G1 coder 102 G2 coder 103 Code clock generator 104 G1 shift register 105 G2 shift register 106 G1 initial setting register 107 G2 initial setting register 108 Phase selector 109 Data bus 201 G1 generator 202 G2 generator 203 Phase selector 204 Initializing circuit 205 G1 Shift register 206 G2 shift register 301 G1 coder 302 G2 coder 303 code clock generator 304 initialization circuit 305 counter 306 gate 307 G2 initialization register 308 G1 shift register 309 G2 shift register

フロントページの続き (72)発明者 津田 伸啓 東京都三鷹市下連雀五丁目1番1号 日本 無線株式会社内 Fターム(参考) 5J049 AA18 AA21 CB05 5J062 AA02 CC07 DD05 DD15 5K022 EE02 Continuation of the front page (72) Inventor Nobuhiro Tsuda 5-1-1 Shimorenjaku, Mitaka-shi, Tokyo F-term in Japan Radio Co., Ltd. (reference) 5J049 AA18 AA21 CB05 5J062 AA02 CC07 DD05 DD15 5K022 EE02

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】1対のM系列符合発生G1コーダおよびG
2コーダから構成されたC/Aコード発生器において、
10bitシフトレジスタで構成されたG1シフトレジ
スタとG2シフトレジスタと、前記G2シフトレジスタ
の各シフトレジスタからの出力およびGND信号の計1
1信号を入力とし、2出力を選択して2を法とする和を
出力するフェーズセレクタとを具備することを特徴とす
るコード発生器。
1. A pair of M-sequence code generation G1 coder and G
In a C / A code generator composed of two coders,
A G1 shift register and a G2 shift register each composed of a 10-bit shift register, and a total of one of an output from each shift register of the G2 shift register and a GND signal.
A phase selector which receives one signal, selects two outputs, and outputs a sum modulo 2.
【請求項2】 請求項1に記載するコード発生器におい
て、C/Aコード、WAASコードいずれのコードをも
選択、出力することを特徴とするコード発生器。
2. The code generator according to claim 1, wherein any of a C / A code and a WAAS code is selected and output.
【請求項3】 請求項2に記載されたコード発生器を具
備したことを特徴とするGPS受信機。
3. A GPS receiver comprising the code generator according to claim 2.
JP2000136480A 2000-03-31 2000-03-31 Code generator Pending JP2001281324A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000136480A JP2001281324A (en) 2000-03-31 2000-03-31 Code generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000136480A JP2001281324A (en) 2000-03-31 2000-03-31 Code generator

Publications (1)

Publication Number Publication Date
JP2001281324A true JP2001281324A (en) 2001-10-10

Family

ID=18644412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000136480A Pending JP2001281324A (en) 2000-03-31 2000-03-31 Code generator

Country Status (1)

Country Link
JP (1) JP2001281324A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10347455A1 (en) * 2003-10-13 2005-05-12 Infineon Technologies Ag Pseudo-random number generator for a stream cipher
CN113391331A (en) * 2021-06-23 2021-09-14 湖南国科微电子股份有限公司 Ranging code acquisition method and device, electronic equipment and storage medium

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10347455A1 (en) * 2003-10-13 2005-05-12 Infineon Technologies Ag Pseudo-random number generator for a stream cipher
US7480687B2 (en) 2003-10-13 2009-01-20 Infineon Technologies Ag Pseudorandom number generator for a stream cipher
DE10347455B4 (en) * 2003-10-13 2010-08-26 Infineon Technologies Ag Pseudo-random number generator for a stream cipher
CN113391331A (en) * 2021-06-23 2021-09-14 湖南国科微电子股份有限公司 Ranging code acquisition method and device, electronic equipment and storage medium
CN113391331B (en) * 2021-06-23 2022-12-09 湖南国科微电子股份有限公司 Ranging code acquisition method and device, electronic equipment and storage medium

Similar Documents

Publication Publication Date Title
KR100995542B1 (en) Performing a correlation in reception of a spread spectrum signal
JPH05188129A (en) Reciever of two-channel wide-area position judging system and operating method thereof
JPH02223243A (en) Differential developed spectrum data encoder, data correlator, method of encoding developed spectrum signal and method of correlating data signal
JP2002290282A (en) Correlation and demodulation circuit for a receiver for signals modulated with specific code
JP2016006429A (en) GNSS signal processor
US6016121A (en) Multiple frequency GPS receive operation using single frequency sequencing
US20070160117A1 (en) Satellite signal receiver apparatus and satellite signal reception method
US7706431B2 (en) System and method for providing optimized receiver architectures for combined pilot and data signal tracking
EP1595336A2 (en) Serial radio frequency to baseband interface with programmable clock
JP2001281324A (en) Code generator
JP2004201005A (en) General-purpose prn code generation circuit and general-purpose receiver for positioning
JP2002290154A (en) Numerically controlled oscillator in particular for radio-frequency signal receiver
US5068872A (en) Apparatus and method for short cycling sequences of a p-code generator
US7667627B2 (en) Memory code generator
US6647054B1 (en) Multiple mask arrangement for jumping in pseudo-noise sequences
JP3499460B2 (en) Spreading code generating circuit and spreading code generating method
JP7150396B2 (en) CODE GENERATOR AND SPREAD SPECTRUM SIGNAL RECEIVING SYSTEM
JP2005333456A (en) Spread spectrum signal receiver
JP3287946B2 (en) GPS receiver
CN113391331B (en) Ranging code acquisition method and device, electronic equipment and storage medium
JP2001264407A (en) Propagation delay detecting method and gps receiver applying the method
JP2968036B2 (en) Serial data transfer method and device
JP2001281319A (en) Gps receiver
JPH0817378B2 (en) Block synchronization method
EP1828922A1 (en) Processing a data word in a plurality of processing cycles