JP2001273250A

JP2001273250A - Ｐｃカード及び接続ケーブル

Info

Publication number: JP2001273250A
Application number: JP2000087791A
Authority: JP
Inventors: Shigemitsu Suganuma; 重光菅沼
Original assignee: Fujitsu Media Devices Ltd
Current assignee: Fujitsu Media Devices Ltd
Priority date: 2000-03-28
Filing date: 2000-03-28
Publication date: 2001-10-05

Abstract

(57)【要約】【課題】ノートパソコンに使用されるＡＴＡ／ＡＴＡＰ
Ｉ規格対応のＰＣカードに関し、ＤＭＡＲＱ信号及びＤ
ＭＡＣＫ＃信号がバックコネクタにピン配置されないも
のであっても、Ｕltra ＤＭＡ転送を行うことができる
ようにする。【解決手段】３２ピンのバックコネクタ２０２のＩＯＣ
Ｓ１６＃信号ピンをＤＭＡＲＱ信号ピンとして転用する
と共に、ＤＭＡ転送時にはバックコネクタ２０２のＣＳ
１＃信号ピンをＤＭＡＣＫ＃信号ピンとして使用する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ノートパソコン
（ノート型パーソナルコンピュータ）に使用されるＡＴ
Ａ（AT Attachment）／ＡＴＡＰＩ（AT Attachment Pac
ket Interface）規格対応のＰＣ（Personal Computer）
カード、及び、ＡＴＡ／ＡＴＡＰＩ規格対応のＰＣカー
ドとＡＴＡ／ＡＴＡＰＩデバイスとを接続する接続ケー
ブルに関する。

【０００２】ノートパソコンでは、外部に周辺機器とし
てＨＤＤ（Hard Disk Drive）や、ＣＤ−ＲＯＭ（Compa
ct Disc Read Only Memory）ドライブ等を接続する場
合、これらをＰＣカードやパラレルポートやＵＳＢ（Un
iversal Serial Bus）経由で接続することになる。そし
て、ＰＣカードを用いる場合には、インタフェース規格
として、ＳＣＳＩ（Small Computer System Interfac
e）規格か、ＡＴＡ／ＡＴＡＰＩ規格が使用される。

【０００３】ここに、ＰＣカードの外形は、フレームキ
ットと呼ばれる外装によってカードの形状を成してい
る。フレームキットは、主にコネクタメーカによって市
場に供給され、ＰＣカードべンダは、特殊な場合を除い
て、既製品を使用しているのが現状であり、ＡＴＡ／Ａ
ＴＡＰＩインタフェースＰＣカードも例外ではない。

【０００４】

【従来の技術】従来、ＰＣカード及び接続ケーブルとし
て、図１０に示すようなものが市販されている。図１０
中、１００はＡＴＡ／ＡＴＡＰＩインタフェースＰＣカ
ード、１０１はＡＴＡ／ＡＴＡＰＩインタフェースＰＣ
カード１００に実装されている３２ピンのバックコネク
タである。なお、ＡＴＡ／ＡＴＡＰＩインタフェースＰ
Ｃカード１００は、その一部分を示している。

【０００５】また、１０２はＡＴＡ／ＡＴＡＰＩインタ
フェースＰＣカード１００とＡＴＡ／ＡＴＡＰＩデバイ
ス（図示せず）とを接続する接続ケーブルであり、１０
３はＡＴＡ／ＡＴＡＰＩインタフェースＰＣカード１０
０のバックコネクタ１０１に接続する３２ピンのＰＣカ
ード側コネクタ、１０４はＡＴＡ／ＡＴＡＰＩデバイス
のコネクタと接続するＡＴＡ／ＡＴＡＰＩデバイス側コ
ネクタ、１０５は信号線である。

【０００６】表１はＡＴＡ／ＡＴＡＰＩインタフェース
ＰＣカード１００のバックコネクタ１０１のピン配列使
用の一例を示し、表２はＡＴＡ／ＡＴＡＰＩデバイスの
コネクタのピン配列使用の一例を示している。

【０００７】

【表１】

【０００８】

【表２】

【０００９】なお、ＲＥＳＥＴ＃はリセット信号、ＣＳ
１＃、ＣＳ０＃はホストがコマンドブロックレジスタを
選択するためのチップセレクト信号、ＤＩＯＲ＃はリー
ドストローブ信号であり、ＣＳ１＃信号、ＣＳ０＃信号
がアクティブの場合、この信号がアクティブ（Ｌレベ
ル）の時に、レジスタ内のデータがデータバス上に出力
され、ホストはＤＩＯＲ＃信号の立ち上がりエッジでデ
ータを読み取る。

【００１０】また、ＤＩＯＷ＃はライトストローブ信号
であり、ＣＳ１＃信号、ＣＳ０＃信号がアクティブの
時、この信号の立ち上がりエッジでデータバス上のデー
タがＡＴＡ／ＡＴＡＰＩデバイス内のレジスタに書き込
まれる。

【００１１】また、ＤＡ２〜ＤＡ０はＡＴＡ／ＡＴＡＰ
ＩインタフェースＰＣカードからＡＴＡ／ＡＴＡＰＩデ
バイスへのアドレス信号、ＤＤ１５〜ＤＤ０はデータ信
号、ＩＯＣＳ１６＃はＩ／ＯスレーブがＣＰＵ又はバス
マスタに対して１６ビット幅であることを知らせる信号
である。但し、ＩＯＣＳ１６＃は、ＡＴＡ−３ではオブ
サリート（Obsolete）になり、ＡＴＡ／ＡＴＡＰＩ−４
からはリザーブ（Reserved）と定義された。

【００１２】また、ＩＯＲＤＹはバスが使用可能である
ことをホストに示す信号、ＩＮＴＲＱはＡＴＡ／ＡＴＡ
ＰＩデバイスからの割り込み信号であり、ＧＮＤは接地
を意味している。

【００１３】また、この例では、使用されないが、ＤＭ
ＡＲＱはＤＭＡ転送時にデータ転送可能であることを示
すために、ＡＴＡ／ＡＴＡＰＩデバイスがセットするＤ
ＭＡリクエスト信号、ＤＭＡＣＫ＃は、ＤＭＡ転送時、
ＤＭＡＲＱ信号に応答して、データを受け取るか、ある
いは、転送するデータを用意できたことを示すためにホ
ストが使用するＤＭＡアクノリッジ信号である。

【００１４】

【発明が解決しようとする課題】ところで、パソコン本
体内蔵のＡＴＡ／ＡＴＡＰＩインタフェースは、従来の
ＰＩＯ（Programmed Input/Output）転送方式に代わ
り、ＤＭＡ（Direct MemoryAccess）転送方式が主流に
なりつつある。ＰＩＯ転送方式は、プロセッサがＡＴＡ
／ＡＴＡＰＩデバイスにアクセスしてデータを転送する
方式であり、ＤＭＡ転送方式は、ＡＴＡ／ＡＴＡＰＩデ
バイスが直接メモリにデータを転送する方式である。

【００１５】また、昨今のパソコンでは、ＩＳＡ（Indu
strial Standard Architecture）バスに代わり、ＰＣＩ
（Peripheral Component Interface）バスが主流となっ
たため、ＰＩＯ転送では、ＡＴＡ／ＡＴＡＰＩコントロ
ーラがプロトコル変換を行うＰＩＯ−ＰＩＯ転送が行わ
れ、ＤＭＡ転送では、ＡＴＡ／ＡＴＡＰＩデバイスから
ＡＴＡ／ＡＴＡＰＩコントローラにＤＭＡ転送し、ＡＴ
Ａ／ＡＴＡＰＩコントローラからバスマスタ転送するＢ
usＭaster−ＤＭＡ転送が行われている。

【００１６】ところで、１９９５年に、それまでＩＳＡ
バスを技術的なベースとしていたＰＣカードに、「ＰＣ
ＩＬocal Ｂus Ｓpecification Ｒevision ２.１」を
ベースとしたＣardＢus が定義された。これにより、１
６ビットＰＣカードでは、最大８ＭＢ／sec だった転送
速度が１３３ＭＢ／sec まで高められた。また、ＡＴＡ
／ＡＴＡＰＩ−４規格では、最大１６.６ＭＢ／sec の
ＰＩＯモード４、マルチワードＤＭＡモード２が定義さ
れており、従来の１６ビットＰＣカードでは、ボトムネ
ックであった。

【００１７】そこで、例えば、図１０に示すようなＡＴ
Ａ／ＡＴＡＰＩインタフェースＰＣカード１００が作ら
れるようになったが、１６ビットＰＣカード時代から製
品化がなされていたこともあり、ＰＩＯ転送のみに対応
するように構成されている。すなわち、従来との互換性
のために３２ピンのバックコネクタ１０１が相変わらず
使用されており、ＤＭＡ転送関連のＤＭＡＲＱ信号線、
ＤＭＡＣＫ＃信号線が省かれており、これがＤＭＡ転送
を阻害していた。

【００１８】ここに、ＣardＢus によりＰＩＯ転送を行
う場合、システム側のＰＣＩバスとＰＣカードとの間に
カードバスブリッジ（CardBus Bridge）が介在すること
になり、Ｉ／Ｏポートにアクセスした場合は、ＡＴＡバ
スのアクセス速度にカードバスブリッジの遅延時間及び
プロセッサの処理時間が合わされ、これがバスボトムネ
ックとなり、約５ＭＢ／sec の転送速度しか得られず、
満足の行く転送速度が得られないという問題点があっ
た。

【００１９】そこで、バスマスタ−ＰＩＯ転送が用いら
れるようになった。これは、システムとＡＴＡ／ＡＴＡ
ＰＩコントローラとの間のデータ転送をバスマスタ転送
方式で行い、ＡＴＡ／ＡＴＡＰＩコントローラとＡＴＡ
／ＡＴＡＰＩデバイスとの間のデータ転送をＰＩＯ転送
方式で行うものである。バスマスタ−ＰＩＯ転送を行う
と、ＡＴＡ／ＡＴＡＰＩコントローラからメモリに対し
ての転送になるが、メモリへのアクセスのためバースト
転送が可能となる。また、ＡＴＡ／ＡＴＡＰＩデバイス
へのアクセスとメモリへのデータ転送が非同期に行われ
るため、先程のバスボトムネックを回避することができ
る。

【００２０】しかし、バスマスタ−ＰＩＯ転送方式で
は、ＡＴＡ／ＡＴＡＰＩ−４から規格化されたＵltra
ＤＭＡ／３３（Ｕltra ＤＭＡモード２）の高速転送
（３３.３ＭＢ／sec）に対応することができない。ここ
に、ＰＩＯモード４であっても、１６.６ＭＢ／sec の
最大転送速度を確保することができた。これは、マルチ
ワードＤＭＡモード２と同一の転送速度であるが、ＰＩ
Ｏ転送方式においては、ＰＩＯモード４以上の転送モー
ドは定義されておらず、これを乗り越えるためには、Ｕ
ltra ＤＭＡ／３３への移行が必須である。

【００２１】本発明は、かかる点に鑑み、ＤＭＡＲＱ信
号及びＤＭＡＣＫ＃信号がバックコネクタにピン配置さ
れないものであっても、Ｕltra ＤＭＡ転送を行うこと
ができるようにしたＰＣカード、及び、このようなＰＣ
カードとともに使用する接続ケーブルを提供することを
目的とする。

【００２２】

【課題を解決するための手段】本発明のＰＣカードは、
接続ケーブルを介してＡＴＡ／ＡＴＡＰＩデバイスが接
続され、ＤＭＡＲＱ信号及びＤＭＡＣＫ＃信号がバック
コネクタにピン配置されず、ＰＩＯ転送用とされたＰＣ
カードにおいて、バックコネクタの信号ピンをＰＩＯ転
送及びＤＭＡ転送可能に使用する信号転送手段を備えて
いるというものである。

【００２３】本発明のＰＣカードによれば、ＤＭＡＲＱ
信号及びＤＭＡＣＫ＃信号がバックコネクタにピン配置
されないものであっても、バックコネクタの信号ピンを
ＰＩＯ転送及びＤＭＡ転送可能に使用する信号転送手段
を備えているので、ＵltraＤＭＡデータ転送を行うこと
ができる。

【００２４】本発明の接続ケーブルは、ＤＭＡＲＱ信
号及びＤＭＡＣＫ＃信号がバックコネクタにピン配置さ
れないＡＴＡ／ＡＴＡＰＩ規格対応のＰＣカードとＡＴ
Ａ／ＡＴＡＰＩデバイスとを接続する接続ケーブルであ
って、ＰＣカードのバックコネクタに接続するＰＣカー
ド側コネクタと、ＡＴＡ／ＡＴＡＰＩデバイスのコネク
タに接続するＡＴＡ／ＡＴＡＰＩデバイス側コネクタ
と、ＰＣカード側コネクタとＡＴＡ／ＡＴＡＰＩデバイ
ス側コネクタとの間をＰＩＯ転送及びＤＭＡ転送可能に
接続する信号転送手段を備えているというものである。

【００２５】本発明の接続ケーブルによれば、ＰＣカー
ド側コネクタとＡＴＡ／ＡＴＡＰＩデバイス側コネクタ
との間をＰＩＯ転送及びＤＭＡ転送可能に接続する信号
転送手段を備えているので、本発明のＰＣカードとＡＴ
Ａ／ＡＴＡＰＩデバイスとをＰＩＯ転送及びＤＭＡ転送
可能に接続することができる。

【００２６】

【発明の実施の形態】以下、図１〜図９を参照して、本
発明の第１実施形態〜第３実施形態について説明する。

【００２７】本発明のＰＣカード及び接続ケーブルの第
１実施形態・・図１〜図３図１は本発明のＰＣカード及
び接続ケーブルの第１実施形態を示す回路図であり、図
１中、２００は本発明のＰＣカードの第１実施形態であ
るＡＴＡ／ＡＴＡＰＩインタフェースＰＣカード、２０
１は本発明の接続ケーブルの第１実施形態である３２−
３６ピン・ケーブルである。なお、本発明のＰＣカード
の第１実施形態であるＡＴＡ／ＡＴＡＰＩインタフェー
スＰＣカード２００は、その一部分を示している。

【００２８】本発明のＰＣカードの第１実施形態である
ＡＴＡ／ＡＴＡＰＩインタフェースＰＣカード２００に
おいて、２０２は図１０に示すバックコネクタ１０１と
同様に構成された３２ピンのバックコネクタであり、バ
ックコネクタ２０２のＩＯＣＳ１６＃信号ピンは、ＤＭ
ＡＲＱ信号ピンとして転用されている。

【００２９】また、２０３はＩＯＣＳ１６＃ピンに入力
されるＤＭＡＲＱ信号に制御され、ＰＩＯ転送時にはＣ
Ｓ１＃信号をバックコネクタ２０２のＣＳ１＃ピンに転
送し、ＤＭＡ転送時にはＤＭＡＣＫ＃信号をバックコネ
クタ２０２のＣＳ１＃ピンに転送する信号選択手段であ
り、回路構成については後述する。

【００３０】また、本発明の接続ケーブルの第１実施形
態である３２−３６ピン・ケーブル２０１において、２
０４は図１０に示すＰＣカード側コネクタ１０３と同様
に構成された３２ピンのＰＣカード側コネクタ、２０５
は図１０に示すＡＴＡ／ＡＴＡＰＩデバイス側コネクタ
１０４と同様に構成された３６ピンのＡＴＡ／ＡＴＡＰ
Ｉデバイス側コネクタ、２０６は信号線である。

【００３１】また、２０７はＰＩＯ転送時にはＣＳ１＃
信号線上のＣＳ１＃信号をＡＴＡ／ＡＴＡＰＩデバイス
側コネクタ２０５のＣＳ１＃ピンに転送し、ＤＭＡ転送
時にはＣＳ１＃信号線上のＤＭＡＣＫ＃信号をＡＴＡ／
ＡＴＡＰＩデバイス側コネクタ２０５のＤＭＡＣＫ＃信
号ピンに転送する信号分配手段であり、回路構成につい
ては後述する。なお、ＩＯＣＳ１６＃信号線は、ＤＭＡ
ＲＱ信号線として転用されている。

【００３２】図２は信号選択手段２０３の構成を示す回
路図であり、図２中、２０８はＤＭＡＲＱ信号により活
性、非活性が制御されるスリーステートバッファであ
り、入力端子をＣＳ１＃信号線に接続され、出力端子を
バックコネクタ２０２のＣＳ１＃信号ピンに接続されて
いる。

【００３３】また、２０９はＤＭＡＲＱ信号を反転する
インバータ、２１０はインバータ２０９の出力により活
性、非活性が制御されるスリーステートバッファであ
り、入力端子をＤＭＡＣＫ＃信号線に接続され、出力端
子をバックコネクタ２０２のＣＳ１＃信号ピンに接続さ
れている。

【００３４】図３は信号分配手段２０７の構成を示す回
路図であり、図３中、２１１はＤＭＡＲＱ信号により活
性、非活性が制御されるスリーステイトバッファであ
り、入力端子をＣＳ１＃信号線に接続され、出力端子を
ＡＴＡ／ＡＴＡＰＩデバイス側コネクタ２０５のＣＳ１
＃信号ピンに接続されている。

【００３５】また、２１２はＤＭＡＲＱ信号を反転する
インバータ、２１３はインバータ２１２の出力により活
性、非活性が制御されるスリーステイトバッファであ
り、入力端子をＣＳ１＃信号線に接続され、出力端子を
ＡＴＡ／ＡＴＡＰＩデバイス側コネクタ２０５のＤＭＡ
ＣＫ＃信号ピンに接続されている。

【００３６】また、２１４はＤＭＡ転送時にＡＴＡ／Ａ
ＴＡＰＩデバイス側コネクタ２０５のＣＳ１＃信号ピン
をＨレベル（ネゲート）とするための抵抗、２１５はＰ
ＩＯ転送時にＡＴＡ／ＡＴＡＰＩデバイス側コネクタ２
０５のＤＭＡＣＫ＃信号ピンをＨレベル（ネゲート）と
するための抵抗である。

【００３７】なお、本発明のＰＣカード及び接続ケーブ
ルの第１実施形態においては、ＤＩＯＲ＃信号ピンは、
ＨＤＭＡＲＤＹ＃信号ピン及びＨＳＴＲＯＢＥ信号ピン
としても使用される。ＨＤＭＡＲＤＹ＃は、ホストがＵ
ltra ＤＭＡでのデータを受け取る用意ができたことを
ＡＴＡ／ＡＴＡＰＩデバイスに示すために用いる信号で
あり、ＨＳＴＲＯＢＥは、Ｕltra ＤＭＡでホストがデ
ータを送るときに駆動するストローブ信号である。

【００３８】また、ＩＯＲＤＹ信号ピンは、ＤＤＭＡＲ
ＤＹ信号ピン及びＤＳＴＲＯＢＥ信号ピンとしても使用
される。ＤＤＭＡＲＤＹは、ＡＴＡ／ＡＴＡＰＩデバイ
スがＵltra ＤＭＡでのデータを受け取る用意ができた
ことをホストに示すために用いる信号であり、ＤＳＴＲ
ＯＢＥは、Ｕltra ＤＭＡでＡＴＡ／ＡＴＡＰＩデバイ
スがデータを送るときに駆動するストローブ信号であ
る。また、ＤＩＯＷ＃信号ピンは、ＳＴＯＰ信号ピンと
しても使用される。ＳＴＯＰはＵltra ＤＭＡバースト
終了時にホストに使用される信号である。

【００３９】このように構成された本発明のＰＣカード
及び接続ケーブルの第１実施形態においては、ＡＴＡ／
ＡＴＡＰＩデバイスから出力されるＤＭＡＲＱ信号＝Ｌ
レベル（ネゲート）の場合には、信号選択手段２０３に
おいては、スリーステイトバッファ２０８＝活性状態、
インバータ２０９の出力＝Ｈレベル、スリーステイトバ
ッファ２１０＝非活性状態となり、ＣＳ１＃信号のバッ
クコネクタ２０２のＣＳ１＃信号ピンへの転送が可能と
なる。

【００４０】また、信号分配手段２０７においては、ス
リーステイトバッファ２１１＝活性状態、インバータ２
１２の出力＝Ｈレベル、スリーステイトバッファ２１３
＝非活性状態となり、ＣＳ１＃信号のＡＴＡ／ＡＴＡＰ
Ｉデバイス側コネクタ２０５のＣＳ１＃信号ピンへの転
送が可能となる。したがって、ＤＭＡＲＱ信号＝Ｌレベ
ル（ネゲート）とされる場合には、ＰＩＯ転送を行うこ
とができる。

【００４１】これに対して、ＡＴＡ／ＡＴＡＰＩデバイ
スから出力されるＤＭＡＲＱ信号＝Ｈレベル（アサー
ト）の場合には、信号選択手段２０３においては、スリ
ーステイトバッファ２０８＝非活性状態、インバータ２
０９の出力＝Ｌレベル、スリーステイトバッファ２１０
＝活性状態となり、ＤＭＡＣＫ＃信号のバックコネクタ
２０２のＣＳ１＃信号ピンへの転送が可能となる。

【００４２】また、信号分配手段２０７においては、ス
リーステイトバッファ２１１＝非活性状態、インバータ
２１２の出力＝Ｌレベル、スリーステイトバッファ２１
３＝活性状態となり、ＣＳ１＃信号のＡＴＡ／ＡＴＡＰ
Ｉデバイス側コネクタ２０５のＤＭＡＣＫ＃信号ピンへ
の転送が可能となる。したがって、ＤＭＡＲＱ信号＝Ｈ
レベル（アサート）とされる場合には、ＤＭＡ転送を行
うことができる。

【００４３】このように、本発明のＰＣカードの第１実
施形態のＡＴＡ／ＡＴＡＰＩインタフェースＰＣカード
２００によれば、仕様上、ＰＩＯ転送用とされたバック
コネクタ２０２を備えるものであっても、ＩＯＣＳ１６
＃信号ピンをＤＭＡＲＱ信号ピンに転用すると共に、Ａ
ＴＡ／ＡＴＡＰＩデバイスからＤＭＡ転送要求が発生し
た時は、バックコネクタ２０２のＣＳ１＃信号ピンをＤ
ＭＡＣＫ＃信号ピンとして使用する信号選択手段２０３
を備えているので、ＤＭＡ転送に必要なＤＭＡＲＱ信号
及びＤＭＡＣＫ＃信号の転送を行うことができる。した
がって、本発明の接続ケーブルの第１実施形態である３
２−３６ピン・ケーブル２０１とともに使用する場合に
は、Ｕltra ＤＭＡ転送を行うことができる。

【００４４】なお、本発明のＰＣカード及び接続ケーブ
ルの第１実施形態においては、バックコネクタ２０２の
ＣＳ１＃信号ピンをＤＭＡＣＫ＃信号ピンとして兼用
し、接続ケーブル２０１をこれに対応するように構成し
た場合について説明したが、ＤＭＡ転送時には、ＣＳ１
＃信号のほかに、ＣＳ０＃信号、ＤＡ２信号、ＤＡ１信
号、ＤＡ０信号も使用しないので、バックコネクタ２０
２のＣＳ０＃信号ピン、ＤＡ２信号ピン、ＤＡ１信号ピ
ン、ＤＡ０信号ピンのいずれかをＤＭＡＣＫ＃信号ピン
として使用するように構成し、接続ケーブル２０１をこ
れに対応するように構成しても良い。

【００４５】本発明のＰＣカード及び接続ケーブルの第
２実施形態・・図４〜図７図４は本発明のＰＣカード及
び接続ケーブルの第２実施形態を示す回路図であり、図
４中、３００は本発明のＰＣカードの第２実施形態であ
るＡＴＡ／ＡＴＡＰＩインタフェースＰＣカード、３０
１は本発明の接続ケーブルの第２実施形態である３２−
３６ピン・ケーブルである。なお、本発明のＰＣカード
の第２実施形態であるＡＴＡ／ＡＴＡＰＩインタフェー
スＰＣカード３００は、その一部分を示している。

【００４６】本発明のＰＣカードの第２実施形態である
ＡＴＡ／ＡＴＡＰＩインタフェースＰＣカード３００に
おいて、３０２は図１０に示すバックコネクタ１０１と
同様に構成された３２ピンのバックコネクタであり、バ
ックコネクタ３０２のＩＯＣＳ１６＃信号ピンは、ＤＭ
ＡＲＱ信号ピンとして転用されている。

【００４７】また、３０３はＩＯＣＳ１６＃ピンに入力
されるＤＭＡＲＱ信号に制御され、ＰＩＯ転送時にはＣ
Ｓ１＃信号をバックコネクタ３０２のＣＳ１＃ピンに転
送し、ＤＭＡ転送時にはＤＭＡＣＫ＃信号をバックコネ
クタ３０２のＣＳ１＃ピンに転送する信号選択手段であ
り、回路構成については後述する。

【００４８】また、本発明の接続ケーブルの第２実施形
態である３２−３６ピン・ケーブル３０１において、３
０４は図１０に示すＰＣカード側コネクタ１０３と同様
に構成された３２ピンのＰＣカード側コネクタ、３０５
は図１０に示すＡＴＡ／ＡＴＡＰＩデバイス側コネクタ
１０４と同様に構成された３６ピンのＡＴＡ／ＡＴＡＰ
Ｉデバイス側コネクタ、３０６は信号線である。

【００４９】また、３０７はＰＩＯ転送時にはＣＳ１＃
信号線上のＣＳ１＃信号をＡＴＡ／ＡＴＡＰＩデバイス
側コネクタ３０５のＣＳ１＃ピンに転送し、ＤＭＡ転送
時にはＣＳ１＃信号線上のＤＭＡＣＫ＃信号をＡＴＡ／
ＡＴＡＰＩデバイス側コネクタ３０５のＤＭＡＣＫ＃信
号ピンに転送する信号分配手段であり、回路構成につい
ては後述する。なお、ＩＯＣＳ１６＃信号線は、ＤＭＡ
ＲＱ信号線として転用されている。

【００５０】図５は信号選択手段３０３の構成を示す回
路図であり、図５中、３０８はＤＭＡＲＱ信号を反転す
るインバータ、３０９はプリセット端子（ＰＲ）及びク
リア端子（ＣＬＲ）付きのＤフリップフロップ、３１０
はＤフリップフロップ３０９の正相出力Ｑにより活性、
非活性が制御されるスリーステイトバッファであり、入
力端子をＣＳ１＃信号線に接続され、出力端子をバック
コネクタ３０２のＣＳ１＃信号ピンに接続されている。

【００５１】また、３１１はＤフリップフロップ３０９
の逆相出力Ｑ＃により活性、非活性が制御されるスリー
ステイトバッファであり、入力端子をＤＭＡＣＫ＃信号
線に接続され、出力端子をバックコネクタ３０２のＣＳ
１＃信号ピンに接続されている。

【００５２】図６は信号分配手段３０７の構成を示す図
であり、図６中、３１２はＤＭＡＲＱ信号を反転するイ
ンバータ、３１３はプリセット端子（ＰＲ）及びクリア
端子（ＣＬＲ）付きのＤフリップフロップ、３１４はＤ
フリップフロップ３１３の正相出力Ｑにより活性、非活
性が制御されるスリーステイトバッファ、３１５はＤフ
リップフロップ３１３の逆相出力Ｑ＃により活性、非活
性が制御されるスリーステイトバッファである。

【００５３】また、３１６はＤＭＡ転送時にＡＴＡ／Ａ
ＴＡＰＩデバイス側コネクタ３０５のＣＳ１＃信号ピン
をＨレベル（ネゲート）とするための抵抗、３１７はＰ
ＩＯ転送時にＡＴＡ／ＡＴＡＰＩデバイス側コネクタ３
０５のＤＭＡＣＫ＃信号ピンをＨレベル（ネゲート）と
するための抵抗である。

【００５４】ここに、スリーステイトバッファ３１４
は、入力端子をＣＳ１＃信号線に接続され、出力端子を
ＡＴＡ／ＡＴＡＰＩデバイス側コネクタ３０５のＣＳ１
＃信号ピンに接続されており、スリーステイトバッファ
３１５は、入力端子をＣＳ１＃信号線に接続され、出力
端子をＡＴＡ／ＡＴＡＰＩデバイス側コネクタ３０５の
ＤＭＡＣＫ＃信号ピンに接続されている。

【００５５】なお、本発明のＰＣカード及び接続ケーブ
ルの第２実施形態においても、ＤＩＯＲ＃信号ピンはＨ
ＤＭＡＲＤＹ＃信号ピン及びＨＳＴＲＯＢＥ信号ピンと
しても使用され、ＩＯＲＤＹ信号ピンはＤＤＭＡＲＤＹ
信号ピン及びＤＳＴＲＯＢＥ信号ピンとしても使用さ
れ、ＤＩＯＷ＃信号ピンはＳＴＯＰ信号ピンとしても使
用される。

【００５６】図７は本発明のＰＣカード及び接続ケーブ
ルの第２実施形態の動作を説明するためのタイミングチ
ャートであり、図７ＡはＤＭＡＲＱ信号、図７ＢはＤＭ
ＡＣＫ＃信号、図７ＣはＤフリップフロップ３０９、３
１３のリセット端子の電位、図７ＤはＤフリップフロッ
プ３０９、３１３の正相出力Ｑ、図７ＥはＤフリップフ
ロップ３０９、３１３の逆相出力Ｑ＃、図７Ｆはスリー
ステイトバッファ３１０、３１４の状態、図７Ｇはスリ
ーステイトバッファ３１１、３１５の状態、図７ＨはＤ
ＩＯＲ＃信号／ＤＩＯＷ＃信号、図７ＩはＤＤ１５信号
〜ＤＤ０信号を示している。

【００５７】すなわち、本発明のＰＣカード及び接続ケ
ーブルの第２実施形態においては、ＤＭＡＲＱ信号がＬ
レベル（ネゲート）からＨレベル（アサート）に変化す
ると、信号選択手段３０３においては、インバータ３０
８の出力はＨレベルからＬレベルに変化し、Ｄフリップ
フロップ３０９のプリセット端子ＰＲの電位は、Ｈレベ
ルからＬレベルに変化する。

【００５８】この結果、Ｄフリップフロップ３０９はプ
リセットされ、正相出力Ｑ＝Ｈレベル、逆相出力Ｑ＃＝
Ｌレベルとなり、スリーステイトバッファ３１０＝非活
性状態、スリーステイトバッファ３１１＝活性状態とな
り、ＤＭＡＣＫ＃信号のバックコネクタ３０２のＣＳ１
＃信号ピンへの転送が可能となる。

【００５９】また、信号分配手段３０７においては、イ
ンバータ３１２の出力はＨレベルからＬレベルに変化
し、Ｄフリップフロップ３１３のプリセット端子ＰＲの
電位は、ＨレベルからＬレベルに変化する。

【００６０】この結果、Ｄフリップフロップ３１３はプ
リセットされ、正相出力Ｑ＝Ｈレベル、逆相出力Ｑ＃＝
Ｌレベルとなり、スリーステイトバッファ３１４＝非活
性状態、スリーステイトバッファ３１５＝活性状態とな
り、ＣＳ１＃信号のＡＴＡ／ＡＴＡＰＩデバイス側コネ
クタ３０５のＤＭＡＣＫ＃信号ピンへの転送が可能とな
る。したがって、ＤＭＡＲＱ信号がＬレベル（ネゲー
ト）からＨレベル（アサート）に変化すると、ＤＭＡ転
送を行うことができる。

【００６１】その後、ＤＭＡＲＱ信号がＨレベル（アサ
ート）からＬレベル（ネゲート）に変化すると、信号選
択手段３０３においては、インバータ３０８の出力はＬ
レベルからＨレベルに変化し、Ｄフリップフロップ３０
９のプリセット端子ＰＲの電位は、ＬレベルからＨレベ
ルに変化する。この場合、Ｄフリップフロップ３０９の
正相出力Ｑ及び逆相出力Ｑ＃は変化しない。

【００６２】また、信号分配手段３０７においては、イ
ンバータ３１２の出力はＬレベルからＨレベルに変化
し、Ｄフリップフロップ３１３のプリセット端子ＰＲの
電位は、ＬレベルからＨレベルに変化する。この場合、
Ｄフリップフロップ３１３の正相出力Ｑ及び逆相出力Ｑ
＃は変化しない。

【００６３】そして、その後、ＤＭＡＣＫ＃信号がＬレ
ベル（アサート）からＨレベル（ネゲート）に変化する
と、Ｄフリップフロップ３０９においては、正相出力Ｑ
＝Ｌレベル、逆相出力Ｑ＃＝Ｈレベルとなり、スリース
テイトバッファ３１０＝活性状態、スリーステイトバッ
ファ３１１＝非活性状態となり、ＣＳ１＃信号のバック
コネクタ３０２のＣＳ１＃信号ピンへの転送が可能とな
る。

【００６４】また、信号分配手段３０７においては、正
相出力Ｑ＝Ｌレベル、逆相出力Ｑ＃＝Ｈレベルとなり、
スリーステイトバッファ３１４＝活性状態、スリーステ
イトバッファ３１５＝非活性状態となり、ＣＳ１＃信号
のＡＴＡ／ＡＴＡＰＩデバイス側コネクタ３０５のＣＳ
１＃信号ピンへの転送が可能となる。したがって、ＤＭ
ＡＲＱ信号がＨレベル（アサート）からＬレベル（ネゲ
ート）に変化し、更に、ＤＭＡＣＫ＃信号がＬレベル
（アサート）からＨレベル（ネゲート）に変化すると、
ＰＩＯ転送を行うことができる。

【００６５】このように、本発明のＰＣカードの第２実
施形態のＡＴＡ／ＡＴＡＰＩインタフェースＰＣカード
３００によれば、仕様上、ＰＩＯ転送用とされたバック
コネクタ３０２を備えるものであっても、ＩＯＣＳ１６
＃信号ピンをＤＭＡＲＱ信号ピンに転用すると共に、Ａ
ＴＡ／ＡＴＡＰＩデバイスからＤＭＡ転送要求が発生し
た時は、バックコネクタ３０２のＣＳ１＃信号ピンをＤ
ＭＡＣＫ＃信号ピンとして使用する信号選択手段３０３
を備えているので、ＤＭＡ転送に必要なＤＭＡＲＱ信号
及びＤＭＡＣＫ＃信号の転送を行うことができる。した
がって、本発明の接続ケーブルの第２実施形態である３
２−３６ピン・ケーブル３０１とともに使用する場合に
は、Ｕltra ＤＭＡ転送を行うことができる。

【００６６】また、ＤＭＡＲＱ信号がＨレベル（アサー
ト）からＬレベル（ネゲート）に変化しても、ＤＭＡＣ
Ｋ＃信号がＬレベル（アサート）からＨレベル（ネゲー
ト）に変化するまでは、信号選択手段３０３は、ＤＭＡ
ＣＫ＃信号をバックコネクタ３０２のＣＳ１＃信号ピン
に転送することができると共に、信号分配手段３０７
は、ＤＭＡＣＫ＃信号をＡＴＡ／ＡＴＡＰＩデバイス側
バックコネクタ３０５のＤＭＡＣＫ＃信号ピンに転送す
ることができるので、ＤＭＡＣＫ＃信号のアサートから
ネゲートへの変化を監視しているＡＴＡ／ＡＴＡＰＩデ
バイスを使用する場合には、良好なタイミング調停を図
ることができる。

【００６７】なお、本発明のＰＣカード及び接続ケーブ
ルの第２実施形態においては、バックコネクタ３０２の
ＣＳ１＃信号ピンをＤＭＡＣＫ＃信号ピンとして兼用
し、接続ケーブル３０１をこれに対応するように構成し
た場合について説明したが、ＤＭＡ転送時には、ＣＳ１
＃信号のほかに、ＣＳ０＃信号、ＤＡ２信号、ＤＡ１信
号、ＤＡ０信号も使用しないので、バックコネクタ３０
２のＣＳ０＃信号ピン、ＤＡ２信号ピン、ＤＡ１信号ピ
ン、ＤＡ０信号ピンのいずれかをＤＭＡＣＫ＃信号ピン
として使用するように構成し、接続ケーブル３０１をこ
れに対応するように構成しても良い。

【００６８】本発明のＰＣカード及び接続ケーブルの第
３実施形態・・図８、図９図８は本発明のＰＣカード及
び接続ケーブルの第３実施形態を示す回路図であり、図
８中、４００は本発明のＰＣカードの第３実施形態であ
るＡＴＡ／ＡＴＡＰＩインタフェースＰＣカード、４０
１は本発明の接続ケーブルの第３実施形態である３２−
３６ピン・ケーブルである。なお、本発明のＰＣカード
の第４実施形態であるＡＴＡ／ＡＴＡＰＩインタフェー
スＰＣカード４００は、その一部分を示している。

【００６９】本発明のＰＣカードの第３実施形態である
ＡＴＡ／ＡＴＡＰＩインタフェースＰＣカード４００に
おいて、４０２は図１０に示すバックコネクタ１０１と
同様に構成された３２ピンのバックコネクタであり、バ
ックコネクタ４０２のＩＯＣＳ１６＃信号ピンは、ＤＭ
ＡＲＱ信号ピンとして転用されている。

【００７０】また、４０３はＩＯＣＳ１６＃ピンに入力
されるＤＭＡＲＱ信号に制御され、ＰＩＯ転送時にはＤ
Ａ２信号をバックコネクタ４０２のＤＡ２信号ピンに転
送し、ＤＭＡ転送時にはＤＭＡＣＫ＃信号をバックコネ
クタ４０２のＤＡ２信号ピンに転送する信号選択手段で
あり、回路構成については後述する。

【００７１】また、本発明の接続ケーブルの第３実施形
態である３２−３６ピン・ケーブル４０１において、４
０４は図１０に示すＰＣカード側コネクタ１０３と同様
に構成された３２ピンのＰＣカード側コネクタ、４０５
は図１０に示すＡＴＡ／ＡＴＡＰＩデバイス側コネクタ
１０４と同様に構成された３６ピンのＡＴＡ／ＡＴＡＰ
Ｉデバイス側コネクタ、４０６は信号線である。

【００７２】本発明の接続ケーブルの第３実施形態であ
る３２−３６ピン・ケーブル４０１においては、ＤＡ２
信号線は、ＡＴＡ／ＡＴＡＰＩデバイス側コネクタ４０
５のＤＡ２信号ピン及びＤＭＡＣＫ＃信号ピンに接続さ
れており、ＩＯＣＳ１６＃信号線は、ＤＭＡＲＱ信号線
として転用されている。

【００７３】図９は信号選択手段４０３の構成を示す回
路図であり、図９中、４０７はＤＭＡＲＱ信号を反転す
るインバータ、４０８はプリセット端子（ＰＲ）及びク
リア端子（ＣＬＲ）付きのＤフリップフロップ、４０９
はＤフリップフロップ４０８の正相出力Ｑにより活性、
非活性が制御されるスリーステイトバッファであり、入
力端子をＣＳ１＃信号線に接続され、出力端子をバック
コネクタ４０２のＤＡ２信号ピンに接続されている。

【００７４】また、４１０はＤフリップフロップ４０８
の逆相出力Ｑ＃により活性、非活性が制御されるスリー
ステイトバッファであり、入力端子をＤＭＡＣＫ＃信号
線に接続され、出力端子をバックコネクタ４０２のＤＡ
２信号ピンに接続されている。

【００７５】なお、本発明のＰＣカード及び接続ケーブ
ルの第３実施形態においても、ＤＩＯＲ＃信号ピンはＨ
ＤＭＡＲＤＹ＃信号ピン及びＨＳＴＲＯＢＥ信号ピンと
しても使用され、ＩＯＲＤＹ信号ピンはＤＤＭＡＲＤＹ
信号ピン及びＤＳＴＲＯＢＥ信号ピンとしても使用さ
れ、ＤＩＯＷ＃信号ピンはＳＴＯＰ信号ピンとしても使
用される。

【００７６】このように構成された本発明のＰＣカード
及び接続ケーブルの第３実施形態においては、ＤＭＡＲ
Ｑ信号がＬレベル（ネゲート）からＨレベル（アサー
ト）に変化すると、信号選択手段４０３においては、イ
ンバータ４０７の出力はＨレベルからＬレベルに変化
し、Ｄフリップフロップ４０８のプリセット端子ＰＲの
電位は、ＨレベルからＬレベルに変化する。

【００７７】この結果、Ｄフリップフロップ４０８はプ
リセットされ、正相出力Ｑ＝Ｈレベル、逆相出力Ｑ＃＝
Ｌレベルとなり、スリーステイトバッファ４０９＝非活
性状態、スリーステイトバッファ４１０＝活性状態とな
り、ＤＭＡＣＫ＃信号のバックコネクタ４０２のＣＳ１
＃信号ピンへの転送が可能となる。

【００７８】したがって、ＤＭＡＲＱ信号がＬレベル
（ネゲート）からＨレベル（アサート）に変化すると、
ＤＭＡ転送を行うことができる。なお、この場合、ＤＭ
ＡＣＫ＃信号がＡＴＡ／ＡＴＡＰＩデバイスのＤＡ２信
号ピンにも転送されてしまうが、ＤＭＡ転送時に、ＤＡ
２信号はネゲートにしなければならないという規約は存
在しないので、問題は生じない。

【００７９】その後、ＤＭＡＲＱ信号がＨレベル（アサ
ート）からＬレベル（ネゲート）に変化すると、信号選
択手段４０３においては、インバータ４０７の出力はＬ
レベルからＨレベルに変化し、Ｄフリップフロップ４０
８のプリセット端子ＰＲの電位は、ＬレベルからＨレベ
ルに変化する。この場合、Ｄフリップフロップ４０８の
正相出力Ｑ及び逆相出力Ｑ＃は変化しない。

【００８０】そして、その後、ＤＭＡＣＫ＃信号がＬレ
ベル（アサート）からＨレベル（ネゲート）に変化する
と、Ｄフリップフロップ４０８においては、正相出力Ｑ
＝Ｌレベル、逆相出力Ｑ＃＝Ｈレベルとなり、スリース
テイトバッファ４０９＝活性状態、スリーステイトバッ
ファ４１０＝非活性状態となり、ＣＳ１＃信号のバック
コネクタ４０２のＣＳ１＃信号ピンへの転送が可能とな
る。

【００８１】したがって、ＤＭＡＲＱ信号がＨレベル
（アサート）からＬレベル（ネゲート）に変化し、更
に、ＤＭＡＣＫ＃信号がＬレベル（アサート）からＨレ
ベル（ネゲート）に変化すると、ＰＩＯ転送を行うこと
ができる。

【００８２】このように、本発明のＰＣカードの第３実
施形態のＡＴＡ／ＡＴＡＰＩインタフェースＰＣカード
４００によれば、仕様上、ＰＩＯ転送用とされたバック
コネクタ４０２を備えるものであっても、ＩＯＣＳ１６
＃信号ピンをＤＭＡＲＱ信号ピンに転用すると共に、Ａ
ＴＡ／ＡＴＡＰＩデバイスからＤＭＡ転送要求が発生し
た時は、バックコネクタ４０２のＤＡ２信号ピンをＤＭ
ＡＣＫ＃信号ピンとして使用する信号選択手段４０３を
備えているので、ＤＭＡ転送に必要なＤＭＡＲＱ信号及
びＤＭＡＣＫ＃信号の転送を行うことができる。したが
って、本発明の接続ケーブルの第３実施形態である３２
−３６ピン・ケーブル４０１とともに使用する場合に
は、Ｕltra ＤＭＡデータ転送を行うことができる。

【００８３】また、ＤＭＡＲＱ信号がＨレベル（アサー
ト）からＬレベル（ネゲート）に変化しても、ＤＭＡＣ
Ｋ＃信号がＬレベル（アサート）からＨレベル（ネゲー
ト）に変化するまでは、信号選択手段４０３は、ＤＭＡ
ＣＫ＃信号をバックコネクタ４０２のＣＳ１＃信号ピン
に転送することができるので、ＤＭＡＣＫ＃信号のアサ
ートからネゲートへの変化を監視しているＡＴＡ／ＡＴ
ＡＰＩデバイスを使用する場合には、良好なタイミング
調停を図ることができる。

【００８４】なお、本発明のＰＣカード及び接続ケーブ
ルの第３実施形態においては、バックコネクタ４０２の
ＤＡ２信号ピンをＤＭＡＣＫ＃信号ピンとして使用する
ようにした場合について説明したが、ＤＭＡ転送時、Ｄ
Ａ２信号のほかに、ＤＡ１信号及びＤＡ０信号について
も、ネゲートにしなければならないという規約は存在し
ないので、バックコネクタ４０２のＤＡ１信号ピン及び
ＤＡ０信号ピンのいずれかをＤＭＡＣＫ＃信号ピンとし
て使用するように構成し、接続ケーブル４０１をこれに
対応するように構成しても良い。

【００８５】

【発明の効果】以上のように、本発明のＰＣカードによ
れば、ＤＭＡＲＱ信号及びＤＭＡＣＫ＃信号がバックコ
ネクタにピン配置されないものであっても、バックコネ
クタの信号ピンをＰＩＯ転送及びＤＭＡ転送可能に使用
する信号転送手段を備えるという構成を採用したので、
Ｕltra ＤＭＡデータ転送を行うことができる。

【００８６】また、本発明の接続ケーブルによれば、Ｐ
Ｃカード側コネクタとＡＴＡ／ＡＴＡＰＩデバイス側コ
ネクタとの間をＰＩＯ転送及びＤＭＡ転送可能に接続す
る信号転送手段を備えるという構成を採用したことによ
り、本発明のＰＣカードとＡＴＡ／ＡＴＡＰＩデバイス
とをＰＩＯ転送及びＤＭＡ転送可能に接続することがで
きる。

【図面の簡単な説明】

【図１】本発明のＰＣカード及び接続ケーブルの第１実
施形態を示す回路図である。

【図２】本発明のＰＣカードの第１実施形態であるＡＴ
Ａ／ＡＴＡＰＩインタフェースＰＣカードが備える信号
選択手段の構成を示す回路図である。

【図３】本発明の接続ケーブルの第１実施形態である３
２−３６ピン・ケーブルが備える信号分配手段の構成を
示す回路図である。

【図４】本発明のＰＣカード及び接続ケーブルの第２実
施形態を示す回路図である。

【図５】本発明のＰＣカードの第２実施形態であるＡＴ
Ａ／ＡＴＡＰＩインタフェースＰＣカードが備える信号
選択手段の構成を示す回路図である。

【図６】本発明の接続ケーブルの第２実施形態である３
２−３６ピン・ケーブルが備える信号分配手段の構成を
示す回路図である。

【図７】本発明のＰＣカード及び接続ケーブルの第２実
施形態の動作を説明するためのタイミングチャートであ
る。

【図８】本発明のＰＣカード及び接続ケーブルの第３実
施形態を示す回路図である。

【図９】本発明のＰＣカードの第３実施形態であるＡＴ
Ａ／ＡＴＡＰＩインタフェースＰＣカードが備える信号
選択手段の構成を示す回路図である。

【図１０】従来のＰＣカード及び接続ケーブルの一例を
示す回路図である。

【符号の説明】

（図１）２００本発明のＰＣカードの第１実施形態（ＡＴＡ／
ＡＴＡＰＩインタフェースＰＣカード）２０１本発明の接続ケーブルの第１実施形態（３２−
３６ピン・ケーブル）２０２バックコネクタ２０３信号選択手段２０４ＰＣカード側コネクタ２０５ＡＴＡ／ＡＴＡＰＩデバイス側コネクタ２０６信号線２０７信号分配手段（図４）３００本発明のＰＣカードの第２実施形態（ＡＴＡ／
ＡＴＡＰＩインタフェースＰＣカード）３０１本発明の接続ケーブルの第２実施形態（３２−
３６ピン・ケーブル）３０２バックコネクタ３０３信号選択手段３０４ＰＣカード側コネクタ３０５ＡＴＡ／ＡＴＡＰＩデバイス側コネクタ３０６信号線３０７信号分配手段（図８）４００本発明のＰＣカードの第３実施形態（ＡＴＡ／
ＡＴＡＰＩインタフェースＰＣカード）４０１本発明の接続ケーブルの第３実施形態（３２−
３６ピン・ケーブル）４０２バックコネクタ４０３信号選択手段４０４ＰＣカード側コネクタ４０５ＡＴＡ／ＡＴＡＰＩデバイス側コネクタ４０６信号線（図１０）１００ＡＴＡ／ＡＴＡＰＩインタフェースＰＣカード１０１バックコネクタ１０２接続ケーブル１０３ＰＣカード側コネクタ１０４ＡＴＡ／ＡＴＡＰＩデバイス側コネクタ１０５信号線

Claims

【特許請求の範囲】

【請求項１】接続ケーブルを介してＡＴＡ／ＡＴＡＰＩ
デバイスが接続され、ＤＭＡＲＱ信号及びＤＭＡＣＫ＃
信号がバックコネクタにピン配置されず、ＰＩＯ転送用
とされたＰＣカードにおいて、前記バックコネクタの信号ピンをＰＩＯ転送及びＤＭＡ
転送可能に使用する信号転送手段を備えていることを特
徴とするＰＣカード。
【請求項２】前記信号転送手段は、前記バックコネクタ
のＩＯＣＳ１６＃信号ピンをＤＭＡＲＱ信号ピンとして
転用すると共に、前記バックコネクタのＣＳ１＃信号ピ
ン、ＣＳ０＃信号ピン、ＤＡ２信号ピン、ＤＡ１信号ピ
ン及びＤＡ０信号ピンのいずれかの信号ピンをＤＭＡＣ
Ｋ＃信号ピンとしても使用することができるようにする
ものであることを特徴とする請求項１記載のＰＣカー
ド。
【請求項３】ＤＭＡＲＱ信号及びＤＭＡＣＫ＃信号がバ
ックコネクタにピン配置されないＡＴＡ／ＡＴＡＰＩ規
格対応のＰＣカードとＡＴＡ／ＡＴＡＰＩデバイスとを
接続する接続ケーブルであって、前記ＰＣカードのバックコネクタに接続するＰＣカード
側コネクタと、前記ＡＴＡ／ＡＴＡＰＩデバイスのコネ
クタに接続するＡＴＡ／ＡＴＡＰＩデバイス側コネクタ
と、前記ＰＣカード側コネクタと前記ＡＴＡ／ＡＴＡＰ
Ｉデバイス側コネクタとの間をＰＩＯ転送及びＤＭＡ転
送可能に接続する信号転送手段を備えていることを特徴
とする接続ケーブル。