JP2001272968A - Display system and electric appliance - Google Patents

Display system and electric appliance

Info

Publication number
JP2001272968A
JP2001272968A JP2001009174A JP2001009174A JP2001272968A JP 2001272968 A JP2001272968 A JP 2001272968A JP 2001009174 A JP2001009174 A JP 2001009174A JP 2001009174 A JP2001009174 A JP 2001009174A JP 2001272968 A JP2001272968 A JP 2001272968A
Authority
JP
Japan
Prior art keywords
film
tft
signal
display
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001009174A
Other languages
Japanese (ja)
Other versions
JP4801260B2 (en
JP2001272968A5 (en
Inventor
Shunpei Yamazaki
舜平 山崎
Jun Koyama
潤 小山
Noriko Shibata
典子 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001009174A priority Critical patent/JP4801260B2/en
Publication of JP2001272968A publication Critical patent/JP2001272968A/en
Publication of JP2001272968A5 publication Critical patent/JP2001272968A5/ja
Application granted granted Critical
Publication of JP4801260B2 publication Critical patent/JP4801260B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a display system adjusting emission luminance of light emitting elements included in a light emitting device in accordance with sur rounding information. SOLUTION: In this system, a sensor 2011 detects surrounding information as an electric signal and a CPU 2013 converts the signal into a correction signal for correcting emission luminance of EL(electroluminescent) elements based on preliminarily set comparison data. When this correction signal is inputted to a voltage varying unit 2010, the unit 2010 applies a prescribed correction potential to the EL elements. Thus, emission luminance of the EL elements 2003 is controlled in this display system.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、周囲の情報に応じ
て輝度調節が可能である表示システム及び電気器具に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display system and an electric appliance capable of adjusting brightness according to surrounding information.

【0002】[0002]

【従来の技術】近年、有機EL材料のEL(Electro Lum
inescence)現象(蛍光及び燐光を含む)を利用した自発
光型の素子としてEL素子を用いた表示装置(以下、E
L表示装置という)の開発が進んでいる。なお、ここで
いうEL素子は、OLED(Organic Light emitting De
vice)ともよばれている。EL表示装置は自発光型であ
るため、液晶表示装置のようなバックライトが不要であ
り、さらに視野角が広いため、屋外で使用する携帯型機
器の表示部として有望視されている。
2. Description of the Related Art In recent years, an organic EL material EL (Electro Lum) has been developed.
display device using an EL element as a self-luminous element utilizing the phenomenon (including fluorescence and phosphorescence).
L display device) is being developed. The EL element referred to here is an OLED (Organic Light Emitting Light).
vice). Since the EL display device is a self-luminous type, it does not require a backlight like a liquid crystal display device and has a wide viewing angle, so that it is promising as a display portion of a portable device used outdoors.

【0003】EL表示装置にはパッシブ型(単純マトリ
クス型)とアクティブ型(アクティブマトリクス型)の
二種類があり、どちらも盛んに開発が行われている。特
に現在はアクティブマトリクス型EL表示装置が注目さ
れている。また、EL素子の発光層となる有機材料は低
分子系(モノマー系)有機EL材料と高分子系(ポリマ
ー系)有機EL材料とに分けられ、両者ともに盛んに研
究されている。
There are two types of EL display devices, a passive type (simple matrix type) and an active type (active matrix type), and both are being actively developed. In particular, an active matrix type EL display device has attracted attention at present. In addition, organic materials to be light emitting layers of EL elements are classified into low-molecular (monomer) organic EL materials and high-molecular (polymer) organic EL materials, and both are being actively studied.

【0004】EL素子は、EL(Electro Luminescenc
e:電場を加えることで発生するルミネッセンス)が得
られる有機EL材料を含む層(以下、EL層と記す)
と、陽極と、陰極とを有する。有機EL材料におけるル
ミネッセンスには、一重項励起状態から基底状態に戻る
際の発光(蛍光)と三重項励起状態から基底状態に戻る
際の発光(リン光)とがある。本発明のEL表示装置に
は、どちらの有機EL材料を有するEL素子を用いるこ
とも可能である。
The EL element is an EL (Electro Luminescenc).
e: a layer containing an organic EL material from which luminescence generated by applying an electric field is obtained (hereinafter, referred to as an EL layer)
, An anode, and a cathode. Luminescence in an organic EL material includes light emission (fluorescence) when returning from a singlet excited state to a ground state and light emission (phosphorescence) when returning from a triplet excited state to a ground state. In the EL display device of the present invention, it is possible to use an EL element containing either organic EL material.

【0005】[0005]

【発明が解決しようとする課題】これまでのEL表示装
置や半導体ダイオードといった発光装置において、発光
装置に含まれる発光素子の発光輝度を発光装置の周囲の
情報に応じて調節する機能を設けているものはない。
In a conventional light emitting device such as an EL display device or a semiconductor diode, there is provided a function of adjusting the light emission luminance of a light emitting element included in the light emitting device according to information around the light emitting device. There is nothing.

【0006】そこで、本発明では、発光装置としてEL
表示装置を例に取り、EL表示装置の周囲の環境情報
や、EL表示装置を使用する人の生体情報に対応させて
EL表示装置の輝度調節を可能にするものを表示システ
ムとし、表示システム及び表示システムを用いた電気器
具を提供する。
Therefore, in the present invention, the light emitting device is an EL device.
Taking a display device as an example, a display system that enables brightness adjustment of the EL display device in correspondence with environmental information around the EL display device and biological information of a person who uses the EL display device is referred to as a display system. Provided is an appliance using a display system.

【0007】[0007]

【課題を解決するための手段】本発明は、前記課題を解
決することを目的とする。なお、EL表示装置におい
て、陰極、EL層、及び陽極からなるEL素子の発光輝
度は、EL素子を流れる電流量による調節が可能である
が、EL素子を流れる電流量は、EL素子の電位を変え
ることで制御が可能である。そこで、本発明では、以下
に示す表示システムを用いる。
SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems. Note that in the EL display device, the emission luminance of the EL element including the cathode, the EL layer, and the anode can be adjusted by the amount of current flowing through the EL element. However, the amount of current flowing through the EL element depends on the potential of the EL element. Control is possible by changing. Therefore, the present invention uses the following display system.

【0008】まず、EL表示装置の周囲の情報が、フォ
トダイオード、CdS光導電性素子といった受光素子及
びCCD(charge coupled device)、CMOSセンサ
ーを含むセンサーにより情報信号として検知される。次
にセンサーが、この情報信号を電気信号としてCPU
(Central Processing Unit)に入力すると、この電気
信号は、CPUによってEL素子の発光輝度を調節する
ためにかける電位を制御する信号に変換される。なお、
本明細書中では、CPUにより変換され出力される信号
を補正信号と呼ぶ。また、この補正信号が電圧可変器に
入力されることによりEL素子のTFTに接続されてい
ない側の電極の電位が制御される。なお、本明細書中で
は、ここで制御される電位を補正電位と呼ぶ。
First, information around the EL display device is detected as an information signal by a light receiving element such as a photodiode, a CdS photoconductive element, and a sensor including a CCD (charge coupled device) and a CMOS sensor. Next, the sensor converts this information signal into an electric signal
(Central Processing Unit), this electric signal is converted by the CPU into a signal for controlling the potential applied to adjust the light emission luminance of the EL element. In addition,
In this specification, a signal converted and output by the CPU is called a correction signal. Further, by inputting the correction signal to the voltage variable device, the potential of the electrode of the EL element which is not connected to the TFT is controlled. Note that, in this specification, the potential controlled here is referred to as a correction potential.

【0009】上記表示システムを用いることでEL素子
を流れる電流量を制御して、周囲の情報に応じた輝度調
節を行うEL表示ディスプレイ、すなわち電気器具が提
供できる。なお、本明細書中において周囲の情報とは、
EL表示装置における周囲の環境情報や、EL表示装置
を使用する人の生体情報のことをいう。さらに周囲の環
境情報とは、明るさ(可視光や赤外光の光量)や温度や
湿度といった情報をさし、使用する人の生体情報とは、
使用者の目の充血度、脈拍、血圧、体温または瞳孔の開
き度合いといった情報のことをいう。
By using the above display system, it is possible to provide an EL display, that is, an electric appliance that controls the amount of current flowing through the EL element and adjusts the luminance according to the surrounding information. In this specification, the surrounding information is
This refers to surrounding environmental information in the EL display device and biological information of a person who uses the EL display device. Furthermore, the surrounding environment information refers to information such as brightness (the amount of visible light or infrared light), temperature, and humidity.
It refers to information such as the degree of redness, pulse, blood pressure, body temperature, or degree of pupil opening of the user.

【0010】本発明は、デジタル駆動方式の場合には、
EL素子に接続された電圧可変器で周囲の情報に応じた
補正電位を印加してEL素子にかかる電位差を制御して
所望の輝度を得ることができる。一方、アナログ駆動方
式の場合には、EL素子に接続された前記電圧可変器で
周囲の情報に応じた補正電位を印加してEL素子にかか
る電位差を制御し、制御された電位差に対して最適なコ
ントラストが得られるようにアナログ信号の電位を制御
すれば所望の輝度を得ることができる。これらの方法を
行うことで、デジタル方式およびアナログ方式のいずれ
においても実施が可能である。なお、前記センサーは、
前記EL表示装置と一体形成されていてもよい。
According to the present invention, in the case of a digital drive system,
By applying a correction potential according to the surrounding information by a voltage variable device connected to the EL element, a potential difference applied to the EL element can be controlled to obtain a desired luminance. On the other hand, in the case of the analog drive system, the voltage variable device connected to the EL element applies a correction potential according to the surrounding information to control the potential difference applied to the EL element. A desired luminance can be obtained by controlling the potential of the analog signal so as to obtain a high contrast. By performing these methods, the present invention can be implemented in either a digital system or an analog system. The sensor is
It may be formed integrally with the EL display device.

【0011】EL素子に流れる電流量を制御する電流制
御用TFTは、EL素子を発光させるために、電流制御
用TFTの駆動を制御するスイッチング用TFTよりも
比較的多くの電流を流す。なおTFTの駆動を制御する
とは、TFTが有するゲート電極に印加される電圧を制
御することで、そのTFTをオン状態またはオフ状態に
することを意味する。本発明において周囲の情報に対応
させて発光輝度を低く表示したい場合には、電流制御用
TFTには、少ない電流を流すこととなる。
The current controlling TFT for controlling the amount of current flowing through the EL element allows a relatively large amount of current to flow to make the EL element emit light, compared to the switching TFT for controlling the driving of the current controlling TFT. Note that controlling the driving of a TFT means that the TFT is turned on or off by controlling a voltage applied to a gate electrode included in the TFT. In the present invention, when it is desired to display a low light emission luminance in accordance with surrounding information, a small amount of current flows through the current control TFT.

【0012】[0012]

【発明の実施の形態】図1に本発明における情報対応型
EL表示装置の概略構成図を示す。なお、本実施の形態
においては、デジタル駆動の時分割階調方式を用いた場
合を説明する。図1において、2001はスイッチング
素子として機能するTFT(以下、スイッチング用TF
T、2002はEL素子2003に供給する電流を制御
するための素子(電流制御素子)として機能するTFT
(以下、電流制御用TFTまたはEL駆動TFTとい
う)、2004はコンデンサ(保持容量または、補助容
量という)である。スイッチング用TFT2001はゲ
ート線2005及びソース線(データ線)2006に接
続されている。また、電流制御用TFT2002のドレ
インはEL素子2003に、ソースは電源供給線200
7に接続されている。
FIG. 1 is a schematic diagram showing the configuration of an information-enabled EL display device according to the present invention. In this embodiment, a case where a digitally driven time-division gray scale method is used will be described. In FIG. 1, reference numeral 2001 denotes a TFT functioning as a switching element (hereinafter referred to as a switching TF).
T and 2002 are TFTs functioning as elements (current control elements) for controlling the current supplied to the EL element 2003
(Hereinafter, referred to as a current control TFT or an EL drive TFT), and 2004 is a capacitor (referred to as a storage capacitor or an auxiliary capacitor). The switching TFT 2001 is connected to a gate line 2005 and a source line (data line) 2006. The drain of the current controlling TFT 2002 is connected to the EL element 2003, and the source is connected to the power supply line 200.
7 is connected.

【0013】ゲート線2005が選択されるとスイッチ
ング用TFT2001のゲートが開き、ソース線200
6のデータ信号がコンデンサ2004に蓄積され、電流
制御用TFT2002のゲートが開く。そして、スイッ
チング用TFT2001のゲートが閉じた後、コンデン
サ2004に蓄積された電荷によって電流制御用TFT
2002のゲートは開いたままとなり、その間、EL素
子2003が発光する。このEL素子2003の発光量
は流れる電流量により変化する。
When the gate line 2005 is selected, the gate of the switching TFT 2001 is opened, and the source line 200 is opened.
6 is stored in the capacitor 2004, and the gate of the current controlling TFT 2002 is opened. After the gate of the switching TFT 2001 is closed, the electric charge stored in the capacitor 2004 causes the current controlling TFT 2001 to close.
The gate of 2002 remains open, during which time the EL element 2003 emits light. The amount of light emitted from the EL element 2003 changes depending on the amount of current flowing.

【0014】また、この時流れる電流量は、電源供給線
に印加される電位(本明細書中ではこれをEL駆動電位
という)と電圧可変器2010に入力される補正信号に
より制御される電位(本明細書中では、これを補正電位
という)との電位差に制御される。なお、本実施例にお
いてEL駆動電位は、一定の電位に保たれている。ま
た、電圧可変器2010は、EL駆動電源2009から
の電圧を正もしくは負の値に変えることができ、これに
より補正電位を制御することが可能である。
The amount of current flowing at this time is controlled by a potential applied to the power supply line (this is referred to as an EL drive potential in this specification) and a potential controlled by a correction signal input to the voltage variable device 2010 ( In this specification, this is controlled to a potential difference from the correction potential. In this embodiment, the EL drive potential is maintained at a constant potential. Further, the voltage variable device 2010 can change the voltage from the EL drive power supply 2009 to a positive or negative value, and thereby can control the correction potential.

【0015】本発明のデジタル駆動の階調表示におい
て、ソース線2006から入力されるデータ信号によっ
て電流制御用TFT2002のゲートが開または閉にな
る。なお、本明細書中において、EL素子のTFTに接
続されている一方の電極を画素電極とよび、他方の電極
を対向電極と呼ぶ。スイッチ2015が入ると電圧可変
器2010に制御される補正電位が対向電極に印加され
る。画素電極に印加されるEL駆動電位は、一定である
ので、補正電位を制御することにより補正電位に基づく
電流がEL素子を流れ、EL素子2003を所望の輝度
に発光させることができる。
In the digital drive gray scale display of the present invention, the gate of the current control TFT 2002 is opened or closed by a data signal input from the source line 2006. Note that in this specification, one electrode connected to a TFT of an EL element is called a pixel electrode, and the other electrode is called a counter electrode. When the switch 2015 is turned on, a correction potential controlled by the voltage variable device 2010 is applied to the counter electrode. Since the EL driving potential applied to the pixel electrode is constant, a current based on the correction potential flows through the EL element by controlling the correction potential, and the EL element 2003 can emit light with a desired luminance.

【0016】電圧可変器2010によって印加される補
正電位は、以下のように決定される。まず、センサー2
011が周囲の情報をアナログ信号として検出し、得ら
れたアナログ信号をA/D変換器2012によりデジタ
ル信号に変換する。このデジタル信号は、CPU201
3において変換される。CPU2013は、入力された
信号に対して、あらかじめ設定しておいた比較データに
基づきEL素子の発光輝度を補正するための補正信号に
変換する。CPU2013に変換された補正信号は、D
/A変換器2014に入力され再びアナログの補正信号
に変換される。この補正信号が電圧可変器に入力される
ことにより、電圧可変器2010が所定の補正電位を印
加する。
The correction potential applied by the voltage changer 2010 is determined as follows. First, sensor 2
011 detects surrounding information as an analog signal, and converts the obtained analog signal into a digital signal by the A / D converter 2012. This digital signal is transmitted to the CPU 201
3 is converted. The CPU 2013 converts the input signal into a correction signal for correcting the emission luminance of the EL element based on preset comparison data. The correction signal converted by the CPU 2013 is D
The signal is input to the / A converter 2014 and converted again into an analog correction signal. When the correction signal is input to the voltage variable device, the voltage variable device 2010 applies a predetermined correction potential.

【0017】以上のように、アクティブマトリクス型E
L表示装置にセンサー2011を取り付け、センサー2
011が検知した周囲の情報信号をもとに電圧可変器2
010で補正電位を変化させ、EL素子の発光輝度の調
節ができる点が本発明の最大の特徴である。この表示シ
ステムを用いたEL表示ディスプレイは、周囲の情報に
応じてEL表示装置の発光輝度を調節することができ
る。
As described above, the active matrix type E
Attach the sensor 2011 to the L display device,
011 based on the surrounding information signal detected
The greatest feature of the present invention is that the correction potential can be changed at 010 to adjust the emission luminance of the EL element. An EL display using this display system can adjust the light emission luminance of the EL display device according to surrounding information.

【0018】次に本発明に用いたアクティブマトリクス
型EL表示装置の概略ブロック図を図2に示す。図2
(A)のアクティブマトリクス型EL表示装置は、基板
上に形成されたTFTによって画素部101、画素部の
周辺に配置されたデータ信号側駆動回路102及びゲー
ト信号側駆動回路103を有している。さらに、画素部
に入力されるデジタルデータ信号を形成する時分割階調
データ信号発生回路113を有している。
Next, FIG. 2 shows a schematic block diagram of an active matrix type EL display device used in the present invention. FIG.
The active matrix EL display device in FIG. 1A includes a pixel portion 101 formed by TFTs formed over a substrate, a data signal side driving circuit 102 and a gate signal side driving circuit 103 arranged around the pixel portion. . Further, a time-division grayscale data signal generating circuit 113 for forming a digital data signal input to the pixel portion is provided.

【0019】画素部101には、マトリクス状に複数の
画素104が配列される。画素104の拡大図を図2
(B)に示す。画素中には、スイッチング用TFT10
5および電流制御用TFT108が配置されている。ス
イッチング用TFT105のソース領域は、デジタルデ
ータ信号を入力するデータ配線(ソース配線)107に
接続されている。
In the pixel section 101, a plurality of pixels 104 are arranged in a matrix. FIG. 2 is an enlarged view of the pixel 104.
It is shown in (B). The switching TFT 10 is included in the pixel.
5 and a current control TFT 108 are arranged. The source region of the switching TFT 105 is connected to a data wiring (source wiring) 107 for inputting a digital data signal.

【0020】また、108は電流制御用TFTであり、
そのゲート電極はスイッチング用TFT105のドレイ
ン領域に接続される。そして、電流制御用TFT108
のソース領域は電源供給線110に接続され、ドレイン
領域はEL素子109に接続される。また、EL素子1
09は、電流制御用TFT108に接続された陽極(画
素電極)とEL層を挟んで陽極に対向して設けられた陰
極(対向電極)とでなり、陰極は、電圧可変器111に
接続されている。
Reference numeral 108 denotes a current controlling TFT.
The gate electrode is connected to the drain region of the switching TFT 105. Then, the current control TFT 108
Are connected to the power supply line 110, and the drain region is connected to the EL element 109. EL element 1
Reference numeral 09 denotes an anode (pixel electrode) connected to the current control TFT 108 and a cathode (opposite electrode) provided opposite the anode with the EL layer interposed therebetween. The cathode is connected to the voltage variable device 111. I have.

【0021】なお、スイッチング用TFT105は、n
チャネル型TFTでもpチャネル型TFTでもよい。ま
た、本実施の形態において、電流制御用TFT108
が、nチャネル型TFTである場合には、電流制御用T
FT108のドレイン部はEL素子109の陰極に接続
され、電流制御用TFT108が、pチャネル型TFT
である場合には、電流制御用TFT108のドレイン部
はEL素子109の陽極に接続される構造が好ましい。
しかし、電流制御用TFT108が、nチャネル型TF
Tである場合、電流制御用TFT108のソース部がE
L素子109の陽極に接続され、電流制御用TFT10
8が、pチャネル型TFTである場合、電流制御用TF
T108のソース部がEL素子109の陰極に接続され
る構造でもよい。
The switching TFT 105 has n
A channel TFT or a p-channel TFT may be used. In the present embodiment, the current controlling TFT 108
Is an n-channel TFT, the current control T
The drain of the FT 108 is connected to the cathode of the EL element 109, and the current controlling TFT 108 is a p-channel TFT.
In this case, it is preferable that the drain of the current controlling TFT 108 is connected to the anode of the EL element 109.
However, the current control TFT 108 is an n-channel TF
If T, the source of the current control TFT 108 is E
The current control TFT 10 connected to the anode of the L element 109
8 is a p-channel TFT, the current control TF
A structure in which the source of T108 is connected to the cathode of the EL element 109 may be employed.

【0022】さらに、電流制御用TFT108のドレイ
ン領域と、EL素子109が有する陽極(画素電極)と
の間に抵抗体(図示せず)を設けても良い。抵抗体を設
けることによって、電流制御用TFTからEL素子へ供
給される電流量を制御し、電流制御用TFTの特性のバ
ラツキによる影響を防ぐことが可能になる。抵抗体は電
流制御用TFT108のオン抵抗よりも十分に大きい抵
抗値を示す素子であれば良いため構造等に限定はない。
Further, a resistor (not shown) may be provided between the drain region of the current control TFT 108 and the anode (pixel electrode) of the EL element 109. By providing the resistor, it is possible to control the amount of current supplied from the current control TFT to the EL element, thereby preventing the influence of the variation in the characteristics of the current control TFT. The structure of the resistor is not limited, as long as the resistor has a resistance value sufficiently larger than the ON resistance of the current control TFT 108.

【0023】コンデンサ112は、スイッチング用TF
T105が非選択状態(オフ状態)にある時、電流制御
用TFT108のゲート電圧を保持するために設けられ
ている。また、コンデンサ112はスイッチング用TF
T105のドレイン領域と電源供給線110とに接続さ
れている。
The capacitor 112 includes a switching TF
It is provided to hold the gate voltage of the current control TFT 108 when T105 is in a non-selected state (off state). The capacitor 112 is a switching TF.
It is connected to the drain region of T105 and the power supply line 110.

【0024】次に、データ信号側駆動回路102は基本
的にシフトレジスタ102a、ラッチ1(102b)、ラ
ッチ2(102c)を有している。また、シフトレジス
タ102aにはクロックパルス(CK)及びスタートパ
ルス(SP)が入力され、ラッチ1(102b)にはデ
ジタルデータ信号(Digital Data Signals)が入力さ
れ、ラッチ2(102c)にはラッチ信号(Latch Signa
ls)が入力される。なお、図2(A)においてデータ信
号側駆動回路102は1つだけ設けられているが、本発
明においてデータ信号側駆動回路は2つあってもよい。
Next, the data signal side driving circuit 102 basically has a shift register 102a, a latch 1 (102b), and a latch 2 (102c). A clock pulse (CK) and a start pulse (SP) are input to the shift register 102a, a digital data signal (Digital Data Signals) is input to the latch 1 (102b), and a latch signal is input to the latch 2 (102c). (Latch Signa
ls) is entered. Although only one data signal side driving circuit 102 is provided in FIG. 2A, two data signal side driving circuits may be provided in the present invention.

【0025】また、ゲート信号側駆動回路103は、シ
フトレジスタ、バッファ等(いずれも図示せず)を有し
ている。なお、図2(A)においてゲート信号側駆動回
路103は2つ設けられているが、本発明においてゲー
ト信号側駆動回路は1つであってもよい。
Further, the gate signal side driving circuit 103 has a shift register, a buffer and the like (neither is shown). Note that although two gate signal side driver circuits 103 are provided in FIG. 2A, one gate signal side driver circuit may be provided in the present invention.

【0026】時分割階調データ信号発生回路113(S
PC;Serial-to-Parallel Conversion Circuit)で
は、アナログ信号又はデジタル信号でなるビデオ信号
(画像情報を含む信号)を、時分割階調を行うためのデ
ジタルデータ信号に変換すると共に、時分割階調表示を
行うために必要なタイミングパルス等を発生させ、画素
部に入力する。
The time division gray scale data signal generating circuit 113 (S
In a PC (Serial-to-Parallel Conversion Circuit), a video signal (a signal including image information) composed of an analog signal or a digital signal is converted into a digital data signal for performing a time-division gray scale, and a time-division gray scale is used. A timing pulse or the like necessary for display is generated and input to the pixel portion.

【0027】なお、時分割階調データ信号発生回路11
3には、1フレーム期間をnビット(nは2以上の整
数)の階調に対応した複数のサブフレーム期間に分割す
る手段と、それら複数のサブフレーム期間においてアド
レス期間及びサステイン期間を選択する手段と、そのサ
ステイン期間をTs1:Ts2:Ts3:…:Ts(n-
1):Ts(n)=20:2-1:2-2:…:2-(n-2):2
-(n-1)となるように設定する手段とが含まれる。
The time-division gradation data signal generation circuit 11
In No. 3, means for dividing one frame period into a plurality of sub-frame periods corresponding to n-bit (n is an integer of 2 or more) gradations, and an address period and a sustain period are selected in the plurality of sub-frame periods. The means and the sustain period are represented by Ts1: Ts2: Ts3: ...: Ts (n-
1): Ts (n) = 2 0 : 2 -1 : 2 -2 : ...: 2- (n-2) : 2
-(n-1) .

【0028】この時分割階調データ信号発生回路113
は、本発明のEL表示装置の外部に設けられても良い
し、一体形成しても良い。EL表示装置の外部に設けら
れる場合、そこで形成されたデジタルデータ信号が本発
明のEL表示装置に入力される構成となる。その場合、
そこで形成されたデジタルデータ信号が本発明のEL表
示装置に入力される構成となる。この場合、本発明のE
L表示装置をディスプレイとして有する電気器具は、本
発明のEL表示装置と時分割階調データ信号発生回路を
別の部品として含むことになる。
This time-division gradation data signal generating circuit 113
May be provided outside the EL display device of the present invention, or may be integrally formed. When provided outside the EL display device, the digital data signal formed there is input to the EL display device of the present invention. In that case,
The digital data signal thus formed is input to the EL display device of the present invention. In this case, the E of the present invention
An electric appliance having the L display device as a display includes the EL display device of the present invention and the time-division grayscale data signal generation circuit as separate components.

【0029】また、時分割階調データ信号発生回路11
3をICチップなどの形で本発明のEL表示装置に実装
しても良い。その場合、そのICチップで形成されたデ
ジタルデータ信号が本発明のEL表示装置に入力される
構成となる。この場合、本発明のEL表示装置をディス
プレイとして有する電気器具は、時分割階調データ信号
発生回路を含むICチップを実装した本発明のEL表示
装置を部品として含むことになる。
The time-division gradation data signal generation circuit 11
3 may be mounted on the EL display device of the present invention in the form of an IC chip or the like. In that case, a digital data signal formed by the IC chip is input to the EL display device of the present invention. In this case, an electric appliance having the EL display device of the present invention as a display includes the EL display device of the present invention mounted with an IC chip including a time-division grayscale data signal generation circuit as a component.

【0030】また最終的には、時分割階調データ信号発
生回路113を画素部101、データ信号側駆動回路1
02及びゲート信号側駆動回路103と同一の基板上に
TFTでもって形成しうる。この場合、EL表示装置に
画像情報を含むビデオ信号を入力すれば全て基板上で処
理することができる。勿論、この場合の時分割階調デー
タ信号発生回路は本発明で用いるポリシリコン膜を活性
層とするTFTで形成することが望ましい。また、この
場合、本発明のEL表示装置をディスプレイとして有す
る電気器具は、時分割階調データ信号発生回路がEL表
示装置自体に内蔵されており、電気器具の小型化を図る
ことが可能である。
Finally, the time-division grayscale data signal generating circuit 113 is finally connected to the pixel section 101 and the data signal side driving circuit 1.
02 and the gate signal side drive circuit 103 can be formed using TFTs on the same substrate. In this case, if a video signal including image information is input to the EL display device, all the signals can be processed on the substrate. Needless to say, the time-division grayscale data signal generating circuit in this case is desirably formed by a TFT having a polysilicon film as an active layer used in the present invention. In this case, in the electric appliance having the EL display device of the present invention as a display, the time-division grayscale data signal generation circuit is built in the EL display device itself, so that the electric appliance can be downsized. .

【0031】次に時分割階調表示について、図2及び図
3を用いて説明する。ここではnビットデジタル駆動方
式により2n階調のフルカラー表示を行う場合について
説明する。
Next, the time division gray scale display will be described with reference to FIGS. Here, a case where full color display of 2 n gradations is performed by an n-bit digital driving method will be described.

【0032】まず、図3に示すように1フレーム期間を
n個のサブフレーム期間(SF1〜SFn)に分割す
る。なお、画素部の全ての画素が1つの画像を表示する
期間を1フレーム期間と呼ぶ。通常のELディスプレイ
では発振周波数は60Hz以上、即ち1秒間に60以上
のフレーム期間が設けられており、1秒間に60以上の
画像が表示されている。1秒間に表示される画像の数が
60より少なくなると、視覚的にフリッカ等の画像のち
らつきが目立ち始める。また、1フレーム期間をさらに
複数に分割した期間をサブフレーム期間と呼ぶ。階調数
が多くなるにつれて1フレーム期間の分割数も増え、駆
動回路を高い周波数で駆動しなければならない。
First, as shown in FIG. 3, one frame period is divided into n sub-frame periods (SF1 to SFn). Note that a period in which all the pixels in the pixel portion display one image is referred to as one frame period. In a normal EL display, the oscillation frequency is 60 Hz or more, that is, 60 or more frame periods are provided per second, and 60 or more images are displayed per second. When the number of images displayed per second becomes less than 60, flickering of the image such as flicker starts to be noticeable visually. Further, a period obtained by further dividing one frame period is referred to as a sub-frame period. As the number of gradations increases, the number of divisions in one frame period also increases, and the driving circuit must be driven at a high frequency.

【0033】1つのサブフレーム期間はアドレス期間
(Ta)とサステイン期間(Ts)とに分けられる。ア
ドレス期間とは、1サブフレーム期間中、全画素にデー
タを入力するのに要する時間であり、サステイン期間
(点灯期間とも呼ぶ)とは、EL素子を発光させる期間
を示している。
One subframe period is divided into an address period (Ta) and a sustain period (Ts). The address period is a time required to input data to all pixels in one subframe period, and the sustain period (also called a lighting period) indicates a period during which the EL element emits light.

【0034】n個のサブフレーム期間(SF1〜SF
n)がそれぞれ有するアドレス期間(Ta1〜Tan)
の長さは全て一定である。SF1〜SFnがそれぞれ有
するサステイン期間(Ts)をそれぞれTs1〜Tsn
とする。
The n sub-frame periods (SF1 to SF)
n) address periods (Ta1 to Tan) respectively
Are all constant in length. The sustain periods (Ts) of SF1 to SFn are represented by Ts1 to Tsn, respectively.
And

【0035】サステイン期間の長さは、Ts1:Ts
2:Ts3:…:Ts(n−1):Tsn=20
-1:2-2:…:2-(n-2):2-(n-1)となるように設定
する。但し、SF1〜SFnを出現させる順序はどのよ
うにしても良い。このサステイン期間の組み合わせで2
n階調のうち所望の階調表示を行うことができる。
The length of the sustain period is Ts1: Ts
2: Ts3:...: Ts (n-1): Tsn = 2 0 :
2 -1 : 2 -2 : ...: 2- (n-2) : 2- (n-1) However, SF1 to SFn may appear in any order. The combination of this sustain period is 2
Desired gradation display can be performed among n gradations.

【0036】補正電位とEL駆動電位との電位差でEL
素子に流れる電流量が決まり、EL素子の発光輝度が制
御される。つまり、EL素子の発光輝度を調節するため
には、補正電位を調節すればよい。
The potential difference between the correction potential and the EL drive potential is used to determine EL.
The amount of current flowing through the element is determined, and the emission luminance of the EL element is controlled. That is, in order to adjust the emission luminance of the EL element, the correction potential may be adjusted.

【0037】ここで、本実施形態について詳細に説明す
る。まず、電源供給線110は、一定のEL駆動電位に
保たれており、ゲート配線106にゲート信号を入力し
て、ゲート配線106に接続されているスイッチング用
TFT105全てをON状態にする。
Here, the present embodiment will be described in detail. First, the power supply line 110 is maintained at a constant EL drive potential, inputs a gate signal to the gate wiring 106, and turns on all the switching TFTs 105 connected to the gate wiring 106.

【0038】スイッチング用TFT105をON状態に
した後、またはON状態にするのと同時にスイッチング
用TFT105のソース領域に「0」または「1」の情
報を有するデジタルデータ信号を入力していく。
After the switching TFT 105 is turned on or at the same time as the switching TFT 105 is turned on, a digital data signal having information “0” or “1” is input to the source region of the switching TFT 105.

【0039】デジタルデータ信号がスイッチング用TF
T105のソース領域に入力されると、電流制御用TF
T108のゲート電極に接続されたコンデンサ112に
デジタルデータ信号が入力され保持される。全ての画素
にデジタルデータ信号が入力されるまでの期間がアドレ
ス期間である。
The digital data signal is a switching TF
When input to the source region of T105, the current control TF
The digital data signal is input to and held in the capacitor 112 connected to the gate electrode of T108. A period until a digital data signal is input to all pixels is an address period.

【0040】アドレス期間が終了したら、スイッチング
用TFTがオフ状態になり、コンデンサ112において
保持されたデジタルデータ信号が、電流制御用TFT1
08のゲート電極に入力される。
When the address period ends, the switching TFT is turned off, and the digital data signal held in the capacitor 112 is output to the current control TFT 1.
08 is input to the gate electrode.

【0041】なお、EL素子の陽極に印加される電位は
陰極に印加される電位よりも高いことがより望ましい。
本実施の形態では陽極を画素電極として電源供給線に接
続しており、陰極を電圧可変器に接続している。そのた
めEL駆動電位は補正電位よりも高いことが望ましい。
逆に、陰極を画素電極として電源供給線に接続し、陽極
を電圧可変器に接続した場合、EL駆動電位は補正電位
よりも低いことが望ましい。
It is more desirable that the potential applied to the anode of the EL element be higher than the potential applied to the cathode.
In this embodiment, the anode is connected to a power supply line as a pixel electrode, and the cathode is connected to a voltage variable device. Therefore, it is desirable that the EL drive potential is higher than the correction potential.
Conversely, when the cathode is connected to a power supply line as a pixel electrode and the anode is connected to a voltage variable device, it is desirable that the EL drive potential is lower than the correction potential.

【0042】本発明では、補正電位は、センサーが検知
した周囲の情報信号をもとに電圧可変器を通して制御さ
れている。例えばEL表示装置の周囲の明るさに関する
環境情報がフォトダイオードに検知され、検知された信
号がCPUによってEL素子の発光輝度を調節するため
の補正信号に変換されたとき、この信号が電圧可変器に
入力されるとそれに応じた補正電位が印加され、補正電
位が変わる。これによりEL駆動電位と補正電位の電位
差が変わり、EL素子の発光輝度を変えることができ
る。本実施の形態において、デジタルデータ信号が
「0」の情報を有していた場合、電流制御用TFT10
8はオフ状態となり、電源供給線110に印加されてい
るEL駆動電位はEL素子109が有する陽極(画素電
極)に印加されない。
In the present invention, the correction potential is controlled through the voltage variable device based on the surrounding information signal detected by the sensor. For example, when environmental information relating to the brightness around the EL display device is detected by the photodiode, and the detected signal is converted into a correction signal for adjusting the emission luminance of the EL element by the CPU, the signal is converted to a voltage variable device. , A corresponding correction potential is applied, and the correction potential changes. As a result, the potential difference between the EL drive potential and the correction potential changes, and the light emission luminance of the EL element can be changed. In the present embodiment, when the digital data signal has information of “0”, the current control TFT 10
8 is turned off, and the EL drive potential applied to the power supply line 110 is not applied to the anode (pixel electrode) of the EL element 109.

【0043】逆に、「1」の情報を有していた場合、電
流制御用TFT108はオン状態となり、電源供給線1
10に印加されているEL駆動電位は、EL素子109
が有する陽極(画素電極)に印加される。
Conversely, when the information has the information “1”, the current control TFT 108 is turned on, and the power supply line 1
EL driving potential applied to the EL element 109
Is applied to the anode (pixel electrode) of the pixel.

【0044】その結果、「0」の情報を有するデジタル
データ信号が印加された画素が有するEL素子109は
発光しない。そして「1」の情報を有するデジタルデー
タ信号が印加された画素が有するEL素子109は発光
する。発光が終了するまでの期間がサステイン期間であ
る。
As a result, the EL element 109 of the pixel to which the digital data signal having the information “0” is applied does not emit light. Then, the EL element 109 included in the pixel to which the digital data signal having the information “1” is applied emits light. A period until the light emission ends is a sustain period.

【0045】EL素子を発光させる(画素を点灯させ
る)期間はTs1〜Tsnまでのいずれかの期間であ
る。ここではTsnの期間、所定の画素を点灯させたと
する。
The period in which the EL element emits light (the pixel is turned on) is any one of Ts1 to Tsn. Here, it is assumed that a predetermined pixel is turned on during a period of Tsn.

【0046】次に、再びアドレス期間に入り、全画素に
データ信号を入力したらサステイン期間に入る。このと
きはTs1〜Ts(n−1)のいずれかの期間がサステ
イン期間となる。ここではTs(n−1)の期間、所定
の画素を点灯させたとする。
Next, the address period is entered again, and after the data signals are inputted to all the pixels, the sustain period is entered. At this time, any of the periods Ts1 to Ts (n-1) is the sustain period. Here, it is assumed that a predetermined pixel is turned on during a period of Ts (n-1).

【0047】以下、残りのn−2個のサブフレームにつ
いて同様の動作を繰り返し、順次Ts(n−2)、Ts
(n−3)…Ts1とサステイン期間を設定し、それぞ
れのサブフレームで所定の画素を点灯させたとする。
Thereafter, the same operation is repeated for the remaining n-2 subframes, and Ts (n-2), Ts
(N-3)... It is assumed that Ts1 and a sustain period are set, and a predetermined pixel is turned on in each subframe.

【0048】n個のサブフレーム期間が出現したら1フ
レーム期間を終えたことになる。このとき、画素が点灯
していたサステイン期間、言い換えると「1」の情報を
有するデジタルデータ信号が画素に印加された後、画素
が点灯する期間の長さを積算することによって、その画
素の階調がきまる。例えば、n=8のとき、全部のサス
テイン期間で画素が発光した場合の輝度を100%とす
ると、Ts1とTs2において画素が発光した場合には
75%の輝度が表現でき、Ts3とTs5とTs8を選
択した場合には16%の輝度が表現できる。
When n sub-frame periods appear, one frame period has ended. At this time, after a digital data signal having information of “1” is applied to the pixel during a sustain period during which the pixel is lit, the length of the period during which the pixel is lit is integrated, thereby calculating the floor of the pixel. The tone is determined. For example, when n = 8, if the luminance when the pixel emits light in all sustain periods is 100%, when the pixel emits light in Ts1 and Ts2, 75% luminance can be expressed, and Ts3, Ts5, and Ts8. If is selected, 16% luminance can be expressed.

【0049】なお、本発明において図1に示すスイッチ
2015は、アドレス期間には、オフ状態になり、サス
テイン期間には、オン状態になる。
In the present invention, the switch 2015 shown in FIG. 1 is turned off during the address period and turned on during the sustain period.

【0050】次に、本発明のアクティブマトリクス型E
L表示装置について、断面構造の概略を図4に示す。
Next, the active matrix type E of the present invention
FIG. 4 schematically shows a cross-sectional structure of the L display device.

【0051】図4において、11は基板、12は下地と
なる絶縁膜(以下、下地膜という)である。基板11と
しては透光性基板、代表的にはガラス基板、石英基板、
ガラスセラミックス基板、又は結晶化ガラス基板を用い
ることができる。但し、作製プロセス中の最高処理温度
に耐えるものでなくてはならない。
In FIG. 4, reference numeral 11 denotes a substrate, and 12 denotes an insulating film serving as a base (hereinafter, referred to as a base film). As the substrate 11, a translucent substrate, typically, a glass substrate, a quartz substrate,
A glass ceramic substrate or a crystallized glass substrate can be used. However, it must withstand the maximum processing temperature during the manufacturing process.

【0052】また、下地膜12は特に可動イオンを含む
基板や導電性を有する基板を用いる場合に有効である
が、石英基板には設けなくても構わない。下地膜12と
しては、珪素(シリコン)を含む絶縁膜を用いれば良
い。なお、本明細書において「珪素を含む絶縁膜」と
は、具体的には酸化珪素膜、窒化珪素膜若しくは窒化酸
化珪素膜(SiOxNy:x、yは任意の整数、で示さ
れる)など珪素に対して酸素若しくは窒素を所定の割合
で含ませた絶縁膜を指す。
The base film 12 is particularly effective when a substrate containing mobile ions or a substrate having conductivity is used. However, the base film 12 need not be provided on a quartz substrate. As the base film 12, an insulating film containing silicon (silicon) may be used. Note that, in this specification, the “insulating film containing silicon” refers specifically to silicon such as a silicon oxide film, a silicon nitride film, or a silicon nitride oxide film (SiOxNy: x and y are arbitrary integers). On the other hand, it refers to an insulating film containing oxygen or nitrogen at a predetermined ratio.

【0053】201はスイッチング用TFTであり、n
チャネル型TFTで形成されているが、スイッチング用
TFTは、pチャネル型としてもよい。また、202は
電流制御用TFTであり、図4は、電流制御用TFT2
02がpチャネル型TFTで形成された場合を示してい
る。この場合は、電流制御用TFTのドレインは、EL
素子の陽極に接続されている。
Reference numeral 201 denotes a switching TFT, and n
Although formed by a channel type TFT, the switching TFT may be a p-channel type. Reference numeral 202 denotes a current control TFT, and FIG.
02 shows a case formed of a p-channel TFT. In this case, the drain of the current controlling TFT is EL
Connected to the anode of the device.

【0054】ただし、本発明において、スイッチング用
TFTをnチャネル型TFTに電流制御用TFTをpチ
ャネル型TFTに限定する必要はなく、この逆、又は両
方にpチャネル型TFTまたは、nチャネル型TFTを
用いることも可能である。
However, in the present invention, it is not necessary to limit the switching TFT to an n-channel TFT and the current control TFT to a p-channel TFT, and vice versa. Can also be used.

【0055】スイッチング用TFT201は、ソース領
域13、ドレイン領域14、LDD領域15a〜15d、
高濃度不純物領域16及びチャネル形成領域17a、1
7bを含む活性層、ゲート絶縁膜18、ゲート電極19
a、19b、第1層間絶縁膜20、ソース線21並びにド
レイン線22を有して形成される。なお、ゲート絶縁膜
18又は第1層間絶縁膜20は基板上の全TFTに共通
であっても良いし、回路又は素子に応じて異ならせても
良い。
The switching TFT 201 includes a source region 13, a drain region 14, LDD regions 15a to 15d,
High concentration impurity region 16 and channel forming regions 17a, 1
Active layer including 7b, gate insulating film 18, gate electrode 19
a, 19b, a first interlayer insulating film 20, a source line 21, and a drain line 22. Note that the gate insulating film 18 or the first interlayer insulating film 20 may be common to all TFTs on the substrate, or may be different depending on the circuit or element.

【0056】また、図4に示すスイッチング用TFT2
01はゲート電極19a、19bが電気的に接続されてお
り、いわゆるダブルゲート構造となっている。勿論、ダ
ブルゲート構造だけでなく、トリプルゲート構造などい
わゆるマルチゲート構造(直列に接続された二つ以上の
チャネル形成領域を有する活性層を含む構造)であって
も良い。
The switching TFT 2 shown in FIG.
Reference numeral 01 denotes a so-called double gate structure in which the gate electrodes 19a and 19b are electrically connected. Of course, not only a double gate structure but also a so-called multi-gate structure (a structure including an active layer having two or more channel forming regions connected in series) such as a triple gate structure may be used.

【0057】マルチゲート構造はオフ電流を低減する上
で極めて有効であり、スイッチング用TFTのオフ電流
を十分に低くすれば、それだけ図2(B)に示すコンデ
ンサ112に必要な容量を小さくすることができる。即
ち、コンデンサ112の専有面積を小さくすることがで
きるので、マルチゲート構造とすることはEL素子10
9の有効発光面積を広げる上でも有効である。
The multi-gate structure is extremely effective in reducing the off-state current. If the off-state current of the switching TFT is sufficiently reduced, the capacitance required for the capacitor 112 shown in FIG. Can be. That is, since the area occupied by the capacitor 112 can be reduced, the multi-gate structure is
9 is also effective in increasing the effective light emitting area.

【0058】さらに、スイッチング用TFT201にお
いては、LDD領域15a〜15dは、ゲート絶縁膜18
を挟んでゲート電極19a、19bと重ならないように設
ける。このような構造はオフ電流を低減する上で非常に
効果的である。また、LDD領域15a〜15dの長さ
(幅)は0.5〜3.5μm、代表的には2.0〜2.
5μmとすれば良い。
Further, in the switching TFT 201, the LDD regions 15a to 15d
Are provided so as not to overlap with the gate electrodes 19a and 19b. Such a structure is very effective in reducing off-state current. The length (width) of the LDD regions 15a to 15d is 0.5 to 3.5 μm, typically 2.0 to 2.0 μm.
The thickness may be set to 5 μm.

【0059】なお、チャネル形成領域とLDD領域との
間にオフセット領域(チャネル形成領域と同一組成の半
導体層でなり、ゲート電圧が印加されない領域)を設け
ることはオフ電流を下げる上でさらに好ましい。また、
二つ以上のゲート電極を有するマルチゲート構造の場
合、チャネル形成領域の間に設けられた分離領域16
(ソース領域又はドレイン領域と同一の濃度で同一の不
純物元素が添加された領域)がオフ電流の低減に効果的
である。
It is more preferable to provide an offset region (a region made of a semiconductor layer having the same composition as the channel forming region and to which no gate voltage is applied) between the channel forming region and the LDD region from the viewpoint of reducing the off-state current. Also,
In the case of a multi-gate structure having two or more gate electrodes, an isolation region 16 provided between channel formation regions
(A region where the same impurity element is added at the same concentration as the source region or the drain region) is effective in reducing off-state current.

【0060】次に、電流制御用TFT202は、ソース
領域26、ドレイン領域27、チャネル形成領域29、
ゲート絶縁膜18、ゲート電極30、第1層間絶縁膜2
0、ソース線31並びにドレイン線32を有して形成さ
れる。なお、ゲート電極30はシングルゲート構造とな
っているが、マルチゲート構造であっても良い。
Next, the current controlling TFT 202 includes a source region 26, a drain region 27, a channel forming region 29,
Gate insulating film 18, gate electrode 30, first interlayer insulating film 2
0, a source line 31 and a drain line 32. The gate electrode 30 has a single gate structure, but may have a multi-gate structure.

【0061】図2(B)に示すように、スイッチング用
TFTのドレインは電流制御用TFTのゲートに接続さ
れている。具体的には図4の電流制御用TFT202の
ゲート電極30はスイッチング用TFT201のドレイ
ン領域14とドレイン配線(接続配線とも言える)22
を介して電気的に接続されている。また、ソース配線3
1は図2(B)の電源供給線110に接続される。
As shown in FIG. 2B, the drain of the switching TFT is connected to the gate of the current controlling TFT. Specifically, the gate electrode 30 of the current control TFT 202 in FIG. 4 is connected to the drain region 14 and the drain wiring (also referred to as connection wiring) 22 of the switching TFT 201.
Are electrically connected via Also, the source wiring 3
1 is connected to the power supply line 110 of FIG.

【0062】また、流しうる電流量を多くするという観
点から見れば、電流制御用TFT202の活性層(特に
チャネル形成領域)の膜厚を厚くする(好ましくは50
〜100nm、さらに好ましくは60〜80nm)こと
も有効である。逆に、スイッチング用TFT201の場
合はオフ電流を小さくするという観点から見れば、活性
層(特にチャネル形成領域)の膜厚を薄くする(好まし
くは20〜50nm、さらに好ましくは25〜40n
m)ことも有効である。
Further, from the viewpoint of increasing the amount of current that can flow, the thickness of the active layer (particularly, the channel formation region) of the current controlling TFT 202 is increased (preferably 50).
To 100 nm, more preferably 60 to 80 nm). Conversely, in the case of the switching TFT 201, from the viewpoint of reducing the off current, the thickness of the active layer (particularly, the channel formation region) is reduced (preferably 20 to 50 nm, more preferably 25 to 40 n).
m) is also effective.

【0063】以上は画素内に設けられたTFTの構造に
ついて説明したが、このとき同時に駆動回路も形成され
る。図4には駆動回路を形成する基本単位となるCMO
S回路が図示されている。
While the structure of the TFT provided in the pixel has been described above, a driving circuit is also formed at this time. FIG. 4 shows a CMO as a basic unit for forming a driving circuit.
The S circuit is shown.

【0064】図4においては極力動作速度を落とさない
ようにしつつホットキャリア注入を低減させる構造を有
するTFTをCMOS回路のnチャネル型TFT204
として用いる。なお、ここでいう駆動回路としては、図
2に示したデータ信号駆動回路102、ゲート信号駆動
回路103を指す。勿論、他の論理回路(レベルシフ
タ、A/Dコンバータ、信号分割回路等)を形成するこ
とも可能である。
In FIG. 4, a TFT having a structure for reducing hot carrier injection while keeping the operation speed as low as possible is replaced with an n-channel TFT 204 of a CMOS circuit.
Used as Note that the driving circuit here refers to the data signal driving circuit 102 and the gate signal driving circuit 103 illustrated in FIG. Of course, other logic circuits (such as a level shifter, an A / D converter, and a signal dividing circuit) can be formed.

【0065】nチャネル型TFT204の活性層は、ソ
ース領域35、ドレイン領域36、LDD領域37及び
チャネル形成領域38を含み、LDD領域37はゲート
絶縁膜18を挟んでゲート電極39と重なっている。本
明細書中では、このLDD領域37をLov領域ともい
う。
The active layer of the n-channel type TFT 204 includes a source region 35, a drain region 36, an LDD region 37, and a channel forming region 38. The LDD region 37 overlaps the gate electrode 39 with the gate insulating film 18 interposed. In this specification, the LDD region 37 is also called a Lov region.

【0066】nチャネル型TFT204のドレイン領域
側のみにLDD領域37を形成しているのは、動作速度
を落とさないための配慮である。また、このnチャネル
型TFT204はオフ電流値をあまり気にする必要はな
く、それよりも動作速度を重視した方が良い。従って、
LDD領域37は完全にゲート電極に重ねてしまい、極
力抵抗成分を少なくすることが望ましい。即ち、いわゆ
るオフセットはなくした方がよい。
The reason why the LDD region 37 is formed only on the drain region side of the n-channel type TFT 204 is to avoid lowering the operation speed. Further, the n-channel TFT 204 does not need to care much about the off-current value, and it is better to give much importance to the operation speed. Therefore,
The LDD region 37 completely overlaps the gate electrode, and it is desirable to reduce the resistance component as much as possible. That is, it is better to eliminate the so-called offset.

【0067】また、CMOS回路のpチャネル型TFT
205は、ホットキャリア注入による劣化が殆ど気にな
らないので、特にLDD領域を設けなくても良い。従っ
て活性層はソース領域40、ドレイン領域41及びチャ
ネル形成領域42を含み、その上にはゲート絶縁膜18
とゲート電極43が設けられる。勿論、nチャネル型T
FT204と同様にLDD領域を設け、ホットキャリア
対策を講じることも可能である。
Further, a p-channel type TFT of a CMOS circuit
In the case of 205, since the deterioration due to hot carrier injection is hardly noticed, it is not necessary to particularly provide an LDD region. Therefore, the active layer includes the source region 40, the drain region 41, and the channel forming region 42, and the gate insulating film 18
And a gate electrode 43 are provided. Of course, n-channel type T
It is also possible to provide an LDD region similarly to the FT 204 and take measures against hot carriers.

【0068】また、nチャネル型TFT204及びpチ
ャネル型TFT205はそれぞれ第1層間絶縁膜20に
覆われ、ソース配線44、45が形成される。また、ド
レイン配線46によって両者は電気的に接続される。
The n-channel TFT 204 and the p-channel TFT 205 are covered with the first interlayer insulating film 20, respectively, and the source wirings 44 and 45 are formed. Both are electrically connected by the drain wiring 46.

【0069】次に、47は第1パッシベーション膜であ
り、膜厚は10nm〜1μm(好ましくは200〜50
0nm)とすれば良い。材料としては、珪素を含む絶縁
膜(特に窒化酸化珪素膜又は窒化珪素膜が好ましい)を
用いることができる。このパッシベーション膜47は形
成されたTFTをアルカリ金属や水分から保護する役割
をもつ。最終的にTFTの上方に設けられるEL層には
ナトリウム等のアルカリ金属が含まれている。即ち、第
1パッシベーション膜47はこれらのアルカリ金属(可
動イオン)をTFT側に侵入させない保護層としても働
く。
Next, reference numeral 47 denotes a first passivation film having a thickness of 10 nm to 1 μm (preferably 200 to 50 μm).
0 nm). As a material, an insulating film containing silicon (in particular, a silicon nitride oxide film or a silicon nitride film is preferable) can be used. This passivation film 47 has a role of protecting the formed TFT from alkali metals and moisture. The EL layer finally provided above the TFT contains an alkali metal such as sodium. That is, the first passivation film 47 also functions as a protective layer that prevents these alkali metals (mobile ions) from entering the TFT side.

【0070】また、48は第2層間絶縁膜であり、TF
Tによってできる段差の平坦化を行う平坦化膜としての
機能を有する。第2層間絶縁膜48としては、有機樹脂
膜が好ましく、ポリイミド、ポリアミド、アクリル、B
CB(ベンゾシクロブテン)等を用いると良い。これら
の有機樹脂膜は良好な平坦面を形成しやすく、比誘電率
が低いという利点を有する。EL層は凹凸に非常に敏感
であるため、TFTによる段差は第2層間絶縁膜で殆ど
吸収してしまうことが望ましい。また、ゲート配線やデ
ータ配線とEL素子の陰極との間に形成される寄生容量
を低減する上で、比誘電率の低い材料を厚く設けておく
ことが望ましい。従って、膜厚は0.5〜5μm(好ま
しくは1.5〜2.5μm)が好ましい。
Reference numeral 48 denotes a second interlayer insulating film, TF
It has a function as a flattening film for flattening a step formed by T. As the second interlayer insulating film 48, an organic resin film is preferable, and polyimide, polyamide, acrylic, B
It is preferable to use CB (benzocyclobutene) or the like. These organic resin films have an advantage that a good flat surface is easily formed and the relative dielectric constant is low. Since the EL layer is very sensitive to irregularities, it is desirable that the step due to the TFT is almost completely absorbed by the second interlayer insulating film. In order to reduce the parasitic capacitance formed between the gate wiring or data wiring and the cathode of the EL element, it is desirable to provide a thick material having a low relative dielectric constant. Therefore, the film thickness is preferably 0.5 to 5 μm (preferably 1.5 to 2.5 μm).

【0071】また、49は透明導電膜でなる画素電極
(EL素子の陽極)であり、第2層間絶縁膜48及び第
1パッシベーション膜47にコンタクトホール(開孔)
を開けた後、形成された開孔部において電流制御用TF
T202のドレイン配線32に接続されるように形成さ
れる。なお、図4のように画素電極49とドレイン領域
27とが直接接続されないようにしておくと、EL層の
アルカリ金属が画素電極を経由して活性層へ侵入するこ
とを防ぐことができる。
Reference numeral 49 denotes a pixel electrode (anode of an EL element) made of a transparent conductive film, and a contact hole (opening) is formed in the second interlayer insulating film 48 and the first passivation film 47.
After opening, the current control TF
It is formed so as to be connected to the drain wiring 32 of T202. When the pixel electrode 49 and the drain region 27 are not directly connected as shown in FIG. 4, it is possible to prevent the alkali metal of the EL layer from invading the active layer via the pixel electrode.

【0072】画素電極49の上には酸化珪素膜、窒化酸
化珪素膜または有機樹脂膜でなる第3層間絶縁膜50が
0.3〜1μmの厚さに設けられる。この第3層間絶縁
膜50は画素電極49の上にエッチングにより開口部が
設けられ、その開口部の縁はテーパー形状となるように
エッチングする。テーパーの角度は10〜60°(好ま
しくは30〜50°)とすると良い。
On the pixel electrode 49, a third interlayer insulating film 50 made of a silicon oxide film, a silicon nitride oxide film or an organic resin film is provided with a thickness of 0.3 to 1 μm. The third interlayer insulating film 50 has an opening formed on the pixel electrode 49 by etching, and the edge of the opening is etched so as to have a tapered shape. The angle of the taper is preferably 10 to 60 ° (preferably 30 to 50 °).

【0073】第3層間絶縁膜50の上にはEL層51が
設けられる。EL層51は単層又は積層構造で用いられ
るが、積層構造で用いた方が発光効率は良い。一般的に
は画素電極上に正孔注入層/正孔輸送層/発光層/電子
輸送層の順に形成されるが、正孔輸送層/発光層/電子
輸送層、または正孔注入層/正孔輸送層/発光層/電子
輸送層/電子注入層のような構造でも良い。本発明では
公知のいずれの構造を用いても良いし、EL層に対して
蛍光性色素等をドーピングしても良い。
An EL layer 51 is provided on the third interlayer insulating film 50. Although the EL layer 51 is used in a single layer or a laminated structure, the luminous efficiency is better when used in a laminated structure. Generally, a hole injection layer / a hole transport layer / a light emitting layer / an electron transport layer are formed in this order on a pixel electrode. A structure such as a hole transport layer / light emitting layer / electron transport layer / electron injection layer may be used. In the present invention, any known structure may be used, and the EL layer may be doped with a fluorescent dye or the like.

【0074】有機EL材料としては、例えば、以下の米
国特許又は公開公報に開示された材料を用いることがで
きる。米国特許第4,356,429号、 米国特許第
4,539,507号、 米国特許第4,720,43
2号、 米国特許第4,769,292号、 米国特許
第4,885,211号、 米国特許第4,950,9
50号、 米国特許第5,059,861号、 米国特
許第5,047,687号、 米国特許第5,073,
446号、 米国特許第5,059,862号、 米国
特許第5,061,617号、 米国特許第5,15
1,629号、米国特許第5,294,869号、 米
国特許第5,294,870号、特開平10−1895
25号公報、 特開平8−241048号公報、特開平
8−78159号公報。
As the organic EL material, for example, the materials disclosed in the following US patents or publications can be used. U.S. Patent No. 4,356,429, U.S. Patent No. 4,539,507, U.S. Patent No. 4,720,43
No. 2, U.S. Pat. No. 4,769,292; U.S. Pat. No. 4,885,211; U.S. Pat. No. 4,950,9
No. 50, U.S. Pat. No. 5,059,861, U.S. Pat. No. 5,047,687, U.S. Pat.
No. 446, U.S. Pat. No. 5,059,862, U.S. Pat. No. 5,061,617, U.S. Pat.
No. 1,629, U.S. Pat. No. 5,294,869, U.S. Pat. No. 5,294,870, JP-A-10-1895
No. 25, JP-A-8-241048 and JP-A-8-78159.

【0075】なお、EL表示装置には大きく分けて四つ
のカラー化表示方式があり、R(赤)G(緑)B(青)
に対応した三種類のEL素子を形成する方式、白色発光
のEL素子とカラーフィルターを組み合わせた方式、青
色又は青緑発光のEL素子と蛍光体(蛍光性の色変換
層:CCM)とを組み合わせた方式、陰極(対向電極)
に透明電極を使用してRGBに対応したEL素子を重ね
る方式がある。
The EL display device can be roughly divided into four color display methods, R (red), G (green), B (blue).
A method of forming three kinds of EL elements corresponding to the above, a method of combining a white light emitting EL element and a color filter, and a combination of a blue or blue-green light emitting EL element and a phosphor (fluorescent color conversion layer: CCM) Method, cathode (counter electrode)
There is a method in which a transparent electrode is used to overlap EL elements corresponding to RGB.

【0076】図4の構造はRGBに対応した三種類のE
L素子を形成する方式を用いた場合の例である。なお、
図4には一つの画素しか図示していないが、同一構造の
画素が赤、緑又は青のそれぞれの色に対応して形成さ
れ、これによりカラー表示を行うことができる。
FIG. 4 shows three types of E corresponding to RGB.
This is an example in which a method of forming an L element is used. In addition,
Although only one pixel is shown in FIG. 4, pixels having the same structure are formed corresponding to the respective colors of red, green and blue, whereby color display can be performed.

【0077】本発明は発光方式に関わらず実施すること
が可能であり、上記四つの全ての方式を本発明に用いる
ことができる。しかし、蛍光体はELに比べて応答速度
が遅く残光が問題となりうるので、蛍光体を用いない方
式が望ましい。また、発光輝度を落とす要因となるカラ
ーフィルターもなるべく使わない方が望ましいと言え
る。
The present invention can be carried out irrespective of the light emitting method, and all the above four methods can be used in the present invention. However, since the fluorescent substance has a slow response speed as compared with the EL and may cause a problem of afterglow, a method using no fluorescent substance is desirable. In addition, it can be said that it is desirable not to use a color filter, which causes a reduction in light emission luminance, as much as possible.

【0078】EL層51の上にはEL素子の陰極52が
設けられる。陰極52としては、仕事関数の小さいマグ
ネシウム(Mg)、リチウム(Li)若しくはカルシウ
ム(Ca)を含む材料を用いる。好ましくはMgAg
(MgとAgをMg:Ag=10:1で混合した材料)
でなる電極を用いれば良い。他にもMgAgAl電極、
LiAl電極、また、LiFAl電極が挙げられる。
The cathode 52 of the EL element is provided on the EL layer 51. As the cathode 52, a material containing magnesium (Mg), lithium (Li), or calcium (Ca) having a small work function is used. Preferably MgAg
(Material in which Mg and Ag are mixed at Mg: Ag = 10: 1)
May be used. In addition, MgAgAl electrode,
A LiAl electrode and a LiFAl electrode are mentioned.

【0079】陰極52はEL層51を形成した後、大気
解放しないで連続的に形成することが望ましい。陰極5
2とEL層51との界面状態はEL素子の発光効率に大
きく影響するからである。なお、本明細書中では、画素
電極(陽極)、EL層及び陰極で形成される発光素子を
EL素子と呼ぶ。
After forming the EL layer 51, the cathode 52 is desirably formed continuously without opening to the atmosphere. Cathode 5
This is because the interface state between 2 and the EL layer 51 greatly affects the luminous efficiency of the EL element. Note that in this specification, a light-emitting element formed by a pixel electrode (anode), an EL layer, and a cathode is referred to as an EL element.

【0080】EL層51と陰極52とでなる積層体は、
各画素で個別に形成する必要があるが、EL層51は水
分に極めて弱いため、通常のフォトリソグラフィ技術を
用いることができない。従って、メタルマスク等の物理
的なマスク材を用い、真空蒸着法、スパッタ法、プラズ
マCVD法等の気相法で選択的に形成することが好まし
い。
The laminate composed of the EL layer 51 and the cathode 52 is
Although it is necessary to individually form each pixel, the EL layer 51 is extremely weak against moisture, so that ordinary photolithography cannot be used. Therefore, it is preferable to selectively form the film by a vapor phase method such as a vacuum evaporation method, a sputtering method, and a plasma CVD method using a physical mask material such as a metal mask.

【0081】なお、インクジェット法、スクリーン印刷
法およびスピンコート法等を用いてEL層を選択的に形
成した後、蒸着法、スパッタ法及びプラズマCVD法等
の気相法で陰極を形成することも可能である。
After the EL layer is selectively formed using an ink jet method, a screen printing method, a spin coating method, or the like, a cathode may be formed by a vapor phase method such as a vapor deposition method, a sputtering method, and a plasma CVD method. It is possible.

【0082】また、53は保護電極であり、陰極52を
外部の水分等から保護すると同時に、各画素の陰極52
を接続するための電極である。保護電極53としては、
アルミニウム(Al)、銅(Cu)若しくは銀(Ag)
を含む低抵抗な材料を用いることが好ましい。この保護
電極53にはEL層の発熱を緩和する放熱効果も期待で
きる。また、上記EL層51、陰極52を形成した後、
大気解放しないで連続的に保護電極53まで形成するこ
とも有効である。
Reference numeral 53 denotes a protective electrode, which protects the cathode 52 from external moisture and the like, and at the same time, the cathode 52 of each pixel.
Is an electrode for connecting. As the protection electrode 53,
Aluminum (Al), copper (Cu) or silver (Ag)
It is preferable to use a low-resistance material containing The protective electrode 53 can also be expected to have a heat radiation effect of reducing heat generation of the EL layer. After forming the EL layer 51 and the cathode 52,
It is also effective to form up to the protection electrode 53 continuously without opening to the atmosphere.

【0083】また、54は第2パッシベーション膜であ
り、膜厚は10nm〜1μm(好ましくは200〜50
0nm)とすれば良い。第2パッシベーション膜54を
設ける目的は、EL層51を水分から保護する目的が主
であるが、放熱効果をもたせることも有効である。但
し、上述のようにEL層は熱に弱いので、なるべく低温
(好ましくは室温から120℃までの温度範囲)で成膜
するのが望ましい。従って、プラズマCVD法、スパッ
タ法、真空蒸着法、イオンプレーティング法又は溶液塗
布法(スピンコーティング法)が望ましい成膜方法と言
える。
A second passivation film 54 has a thickness of 10 nm to 1 μm (preferably 200 to 50 μm).
0 nm). The purpose of providing the second passivation film 54 is mainly to protect the EL layer 51 from moisture, but it is also effective to have a heat radiation effect. However, as described above, since the EL layer is weak to heat, it is desirable to form the film at a temperature as low as possible (preferably in a temperature range from room temperature to 120 ° C.). Therefore, it can be said that a plasma CVD method, a sputtering method, a vacuum evaporation method, an ion plating method, or a solution coating method (spin coating method) is a preferable film forming method.

【0084】本発明の主旨は、アクティブマトリクス型
EL表示装置において、環境の変化をセンサーで検知
し、この情報に基づきEL素子を流れる電流量を制御
し、EL素子の発光輝度を制御するというものである。
従って、図4のEL表示装置の構造に限定されるもので
はなく、図4の構造は本発明を実施する上での好ましい
形態の一つに過ぎない。
The gist of the present invention is that, in an active matrix type EL display device, a change in environment is detected by a sensor, the amount of current flowing through the EL element is controlled based on this information, and the luminance of the EL element is controlled. It is.
Therefore, the present invention is not limited to the structure of the EL display device shown in FIG. 4, and the structure shown in FIG. 4 is merely one of preferred embodiments for implementing the present invention.

【0085】[0085]

【実施例】〔実施例1〕本実施例は、周囲の環境情報と
して、周囲の明るさ環境情報をフォトダイオード、Cd
S光導電素子(硫化カドミウム光導電素子)、CCD及
びCMOSセンサーといった受光素子で検知し、検知し
た環境情報信号をもとにEL素子の発光輝度を調節する
表示システムを有するEL表示ディスプレイに関するも
のであり、図5にその概略構成図を示す。501はノー
ト型パーソナルコンピュータの表示部にEL表示装置を
搭載した明るさ対応型EL表示ディスプレイである。5
02はEL表示装置である。503はフォトダイオード
であり、周囲の明るさ環境情報信号を検知する。フォト
ダイオードは、検知した環境情報信号をアナログの電気
信号としてA/D変換回路に入力する。A/D変換回路
でデジタルの環境情報信号に変換された環境情報信号
は、CPUに入力される。CPUでは、入力された環境
情報信号が希望の明るさを得るための補正信号に変換さ
れ、D/A変換回路に補正信号が入力される。D/A変
換回路でアナログの補正信号に変換された補正信号が、
電圧可変器に入力されると、これに応じた補正電位が印
加される。
[Embodiment 1] In this embodiment, as the surrounding environment information, the surrounding brightness environment information is stored in a photodiode, Cd.
The present invention relates to an EL display having a display system that detects light with an S photoconductive element (cadmium sulfide photoconductive element), a light receiving element such as a CCD or CMOS sensor, and adjusts the luminance of the EL element based on the detected environmental information signal. FIG. 5 shows a schematic configuration diagram thereof. Reference numeral 501 denotes a brightness-compatible EL display in which an EL display device is mounted on a display unit of a notebook personal computer. 5
02 is an EL display device. A photodiode 503 detects an ambient brightness environment information signal. The photodiode inputs the detected environmental information signal to the A / D conversion circuit as an analog electric signal. The environmental information signal converted into a digital environmental information signal by the A / D conversion circuit is input to the CPU. In the CPU, the input environmental information signal is converted into a correction signal for obtaining desired brightness, and the correction signal is input to the D / A conversion circuit. The correction signal converted into an analog correction signal by the D / A conversion circuit is
When input to the voltage variable device, a corresponding correction potential is applied.

【0086】本実施例の明るさ対応型EL表示ディスプ
レイは、フォトダイオードだけでなくCdS光導電素子
といった受光素子のほかに、CCDやCMOSセンサ
ー、さらには、使用者の生体情報を得て生体情報信号に
変換するためのセンサーや、音声や音楽などを出力する
ためのスピーカやヘッドホン、画像信号を供給するビデ
オデッキやコンピュータを有してもよい。
The brightness-compatible EL display of this embodiment is not only a photodiode but also a light receiving element such as a CdS photoconductive element, a CCD and a CMOS sensor, and further obtains biological information of a user to obtain biological information. It may have a sensor for converting into a signal, a speaker or headphones for outputting voice or music, a VCR or a computer for supplying an image signal.

【0087】図6は、本実施例の明るさ対応型EL表示
ディスプレイの外観図である。明るさ対応型EL表示デ
ィスプレイ701、表示部702、フォトダイオード7
03、電圧可変器704及びキーボード705等を含
む。本実施例においてEL表示装置は、表示部702に
用いている。
FIG. 6 is an external view of a brightness-compatible EL display of this embodiment. Brightness compatible EL display 701, display unit 702, photodiode 7
03, a voltage variable device 704, a keyboard 705, and the like. In this embodiment, the EL display device is used for the display portion 702.

【0088】なお、周囲の明るさをモニターするフォト
ダイオード703は、図6に示される配置および数に限
られることはない。
The arrangement and number of the photodiodes 703 for monitoring the surrounding brightness are not limited to those shown in FIG.

【0089】次に、本実施例の明るさ対応型EL表示デ
ィスプレイの動作および機能について説明する。図5を
再び参照する。本実施例の明るさ対応型表示ディスプレ
イは、通常の使用時には、画像信号を外部装置よりEL
表示装置に供給する。外部装置の例としては、パーソナ
ルコンピュータ、携帯情報端末やビデオデッキが挙げら
れる。使用者は、EL表示装置に映し出された画像を観
察する。
Next, the operation and functions of the brightness-compatible EL display of this embodiment will be described. FIG. 5 is referred to again. During normal use, the brightness-compatible display according to the present embodiment transmits an image signal from an external device to an EL device.
Supply to the display device. Examples of the external device include a personal computer, a portable information terminal, and a VCR. The user observes the image projected on the EL display device.

【0090】本実施例の明るさ対応型EL表示ディスプ
レイ501には、周囲の明るさを周囲の環境情報信号と
して検知し、この環境情報信号を電気信号に変換するフ
ォトダイオード503が設けられている。フォトダイオ
ード503により検出された電気信号は、A/D変換器
504でデジタルの環境情報信号に変換された後、CP
U505に入力される。CPU505は、入力された環
境情報信号を、あらかじめ設定しておいた比較データに
基づきEL素子の発光輝度を補正する補正信号に変換す
る。CPU505に変換された補正信号は、D/A変換
器506に入力されアナログの補正信号に変換される。
このアナログの補正信号が電圧可変器507に入力され
ると、電圧可変器507は、所定の補正電位を印加す
る。これにより、EL駆動電位と補正電位の間の電位差
が制御され、EL素子の発光輝度を周囲の明るさに応じ
て上げたり下げたりすることができる。具体的には、周
囲が明るいときには、EL素子の発光輝度を上げ、周囲
が暗いときには、EL素子の発光輝度を下げることをさ
す。
The brightness-corresponding EL display 501 of this embodiment is provided with a photodiode 503 for detecting the surrounding brightness as a surrounding environment information signal and converting the environment information signal into an electric signal. . The electric signal detected by the photodiode 503 is converted into a digital environmental information signal by an A / D converter 504, and then converted to a CP.
It is input to U505. The CPU 505 converts the input environment information signal into a correction signal for correcting the emission luminance of the EL element based on preset comparison data. The correction signal converted by the CPU 505 is input to the D / A converter 506 and converted into an analog correction signal.
When the analog correction signal is input to the voltage variable device 507, the voltage variable device 507 applies a predetermined correction potential. Thus, the potential difference between the EL drive potential and the correction potential is controlled, and the emission luminance of the EL element can be raised or lowered according to the surrounding brightness. Specifically, when the surroundings are bright, the emission luminance of the EL element is increased, and when the surroundings are dark, the emission luminance of the EL element is decreased.

【0091】図7には、本実施例の明るさ対応型EL表
示ディスプレイの動作フローチャートを示す。本実施例
の明るさ対応型EL表示ディスプレイにおいては、通
常、外部装置(例えば、パーソナルコンピュータやビデ
オデッキ)からの画像信号をEL表示装置に供給する。
さらに、本実施例においては、フォトダイオードが周囲
の明るさ環境情報信号を検知し、電気信号としてA/D
変換器に入力した後、変換されたデジタルの電気信号が
CPUに入力される。さらに、CPUで周囲の明るさを
反映させた補正信号に変換したのち、D/A変換器でア
ナログの補正信号に変換し、これを電圧可変器に入力す
るとEL素子に所望の補正電位が印加される。これによ
り、EL表示装置の発光輝度が制御される。
FIG. 7 is a flowchart showing the operation of the brightness-compatible EL display of this embodiment. In the brightness-compatible EL display of this embodiment, an image signal from an external device (for example, a personal computer or a video deck) is usually supplied to the EL display.
Further, in the present embodiment, the photodiode detects the ambient brightness environment information signal, and converts the A / D signal into an electrical signal.
After input to the converter, the converted digital electrical signal is input to the CPU. Further, after being converted into a correction signal reflecting the ambient brightness by the CPU, it is converted into an analog correction signal by a D / A converter, and when this is input to a voltage variable device, a desired correction potential is applied to the EL element. Is done. Thereby, the light emission luminance of the EL display device is controlled.

【0092】以上の動作が繰り返される。The above operation is repeated.

【0093】なお、上述したように本実施例を行うこと
で、周囲の明るさ環境情報に応じたEL表示装置の画像
の発光輝度調節が可能になり、EL素子の必要以上の発
光や多くの電流が流れることによるEL素子の劣化を押
さえることが可能である。
By performing the present embodiment as described above, it is possible to adjust the light emission luminance of the image of the EL display device according to the surrounding brightness environment information, and it is possible to emit more light than necessary from the EL element It is possible to suppress deterioration of the EL element due to current flowing.

【0094】次に、本実施例におけるEL表示装置の画
素部の断面図を図8に、図9(A)にはその上面図、図
9(B)にはその回路構成を示す。実際には画素がマト
リクス状に複数配列されて画素部(画像表示部)が形成
される。なお、図9(A)をA−A’で切断した断面図
が図8に相当する。従って図8及び図9で共通の符号を
用いているので、適宜両図面を参照すると良い。また、
図9の上面図では二つの画素を図示しているが、どちら
も同じ構造である。
Next, FIG. 8 is a sectional view of a pixel portion of an EL display device according to this embodiment, FIG. 9A is a top view thereof, and FIG. 9B is a circuit configuration thereof. Actually, a plurality of pixels are arranged in a matrix to form a pixel portion (image display portion). Note that FIG. 9 is a cross-sectional view taken along a line AA ′ in FIG. 9A. Therefore, since the same reference numerals are used in FIGS. 8 and 9, it is better to refer to both drawings as appropriate. Also,
Although two pixels are shown in the top view of FIG. 9, both have the same structure.

【0095】図8において、11は基板、12は下地と
なる絶縁膜(以下、下地膜という)である。基板11と
してはガラス基板、ガラスセラミックス基板、石英基
板、シリコン基板、セラミックス基板、金属基板若しく
はプラスチック基板(プラスチックフィルムも含む)を
用いることができる。
In FIG. 8, reference numeral 11 denotes a substrate, and 12 denotes an insulating film serving as a base (hereinafter, referred to as a base film). As the substrate 11, a glass substrate, a glass ceramic substrate, a quartz substrate, a silicon substrate, a ceramic substrate, a metal substrate, or a plastic substrate (including a plastic film) can be used.

【0096】また、下地膜12は特に可動イオンを含む
基板や導電性を有する基板を用いる場合に有効である
が、石英基板には設けなくても構わない。下地膜12と
しては、珪素(シリコン)を含む絶縁膜を用いれば良
い。なお、本明細書において「珪素を含む絶縁膜」と
は、具体的には酸化珪素膜、窒化珪素膜若しくは窒化酸
化珪素膜(SiOxNyで示される)など珪素、酸素若
しくは窒素を所定の割合で含む絶縁膜を指す。
The base film 12 is particularly effective when a substrate containing mobile ions or a substrate having conductivity is used, but may not be provided on a quartz substrate. As the base film 12, an insulating film containing silicon (silicon) may be used. Note that in this specification, the “insulating film containing silicon” specifically includes silicon, oxygen, or nitrogen at a predetermined ratio, such as a silicon oxide film, a silicon nitride film, or a silicon nitride oxide film (indicated by SiOxNy). Refers to an insulating film.

【0097】また、下地膜12に放熱効果を持たせるこ
とによりTFTの発熱を発散させることはTFTの劣化
又はEL素子の劣化を防ぐためにも有効である。放熱効
果を持たせるには公知のあらゆる材料を用いることがで
きる。
Dispersing the heat generated by the TFT by providing the base film 12 with a heat radiation effect is also effective in preventing the deterioration of the TFT or the EL element. All known materials can be used to provide a heat radiation effect.

【0098】ここでは画素内に二つのTFTを形成して
いる。201はスイッチング用TFTであり、nチャネ
ル型TFTで形成され、202は電流制御用TFTであ
り、pチャネル型TFTで形成されている。
Here, two TFTs are formed in a pixel. Reference numeral 201 denotes a switching TFT formed of an n-channel TFT, and reference numeral 202 denotes a current control TFT formed of a p-channel TFT.

【0099】ただし、本発明において、スイッチング用
TFTをnチャネル型TFT、電流制御用TFTをpチ
ャネル型TFTに限定する必要はなく、スイッチング用
TFTをpチャネル型TFT、電流制御用TFTをnチ
ャネル型TFTとしたり、両方ともnチャネル型又pチ
ャネル型TFTを用いることも可能である。
However, in the present invention, it is not necessary to limit the switching TFT to an n-channel TFT and the current control TFT to a p-channel TFT. The switching TFT is a p-channel TFT and the current control TFT is an n-channel TFT. It is also possible to use an n-type TFT or a p-channel type TFT for both.

【0100】スイッチング用TFT201は、ソース領
域13、ドレイン領域14、LDD領域15a〜15d、
高濃度不純物領域16及びチャネル形成領域17a、1
7bを含む活性層、ゲート絶縁膜18、ゲート電極19
a、19b、第1層間絶縁膜20、ソース配線21並びに
ドレイン配線22を有して形成される。
The switching TFT 201 includes a source region 13, a drain region 14, LDD regions 15a to 15d,
High concentration impurity region 16 and channel forming regions 17a, 1
Active layer including 7b, gate insulating film 18, gate electrode 19
a, 19b, a first interlayer insulating film 20, a source wiring 21, and a drain wiring 22.

【0101】また、図9に示すように、ゲート電極19
a、19bは別の材料(ゲート電極19a、19bよりも低
抵抗な材料)で形成されたゲート配線211によって電
気的に接続されたダブルゲート構造となっている。勿
論、ダブルゲート構造だけでなく、トリプルゲート構造
などいわゆるマルチゲート構造(直列に接続された二つ
以上のチャネル形成領域を有する活性層を含む構造)で
あっても良い。マルチゲート構造はオフ電流値を低減す
る上で極めて有効であり、本発明では画素のスイッチン
グ素子201をマルチゲート構造とすることによりオフ
電流値の低いスイッチング素子を実現している。
Further, as shown in FIG.
A and 19b have a double gate structure electrically connected by a gate wiring 211 formed of another material (a material having a lower resistance than the gate electrodes 19a and 19b). Of course, not only a double gate structure but also a so-called multi-gate structure (a structure including an active layer having two or more channel forming regions connected in series) such as a triple gate structure may be used. The multi-gate structure is extremely effective in reducing the off-state current value. In the present invention, a switching element with a low off-state current value is realized by using a multi-gate structure for the pixel switching element 201.

【0102】また、活性層は結晶構造を含む半導体膜で
形成される。即ち、単結晶半導体膜でも良いし、多結晶
半導体膜や微結晶半導体膜でも良い。また、ゲート絶縁
膜18は珪素を含む絶縁膜で形成すれば良い。また、ゲ
ート電極、ソース配線若しくはドレイン配線としてはあ
らゆる導電膜を用いることができる。
The active layer is formed of a semiconductor film having a crystal structure. That is, a single crystal semiconductor film, a polycrystalline semiconductor film, or a microcrystalline semiconductor film may be used. Further, the gate insulating film 18 may be formed using an insulating film containing silicon. As the gate electrode, the source wiring, or the drain wiring, any conductive film can be used.

【0103】さらに、スイッチング用TFT201にお
いては、LDD領域15a〜15dは、ゲート絶縁膜18
を挟んでゲート電極19a、19bと重ならないように設
ける。このような構造はオフ電流値を低減する上で非常
に効果的である。
Further, in the switching TFT 201, the LDD regions 15a to 15d
Are provided so as not to overlap with the gate electrodes 19a and 19b. Such a structure is very effective in reducing the off-current value.

【0104】なお、チャネル形成領域とLDD領域との
間にオフセット領域(チャネル形成領域と同一組成の半
導体層でなり、ゲート電圧が印加されない領域)を設け
ることはオフ電流値を下げる上でさらに好ましい。ま
た、二つ以上のゲート電極を有するマルチゲート構造の
場合、チャネル形成領域の間に設けられた高濃度不純物
領域がオフ電流値の低減に効果的である。
It is more preferable to provide an offset region (a region made of a semiconductor layer having the same composition as the channel formation region and to which no gate voltage is applied) between the channel formation region and the LDD region in order to reduce the off-current value. . In the case of a multi-gate structure including two or more gate electrodes, a high-concentration impurity region provided between channel formation regions is effective in reducing an off-current value.

【0105】以上のように、マルチゲート構造のTFT
を画素のスイッチング素子201として用いることによ
り、十分にオフ電流値の低いスイッチング素子を実現す
ることができる。そのため、特開平10−189252
号公報の図2のようなコンデンサを設けなくても十分な
時間(選択されてから次に選択されるまでの間)電流制
御用TFTのゲート電圧を維持しうる。
As described above, a multi-gate TFT
Is used as the switching element 201 of the pixel, a switching element with sufficiently low off-state current can be realized. Therefore, Japanese Patent Application Laid-Open No. 10-189252
The gate voltage of the current controlling TFT can be maintained for a sufficient time (between selection and the next selection) without providing a capacitor as shown in FIG.

【0106】次に、電流制御用TFT202は、ソース
領域27、ドレイン領域26及びチャネル形成領域29
を含む活性層、ゲート絶縁膜18、ゲート電極30、第
1層間絶縁膜20、ソース配線31並びにドレイン配線
32を有して形成される。なお、ゲート電極30はシン
グルゲート構造となっているが、マルチゲート構造であ
っても良い。
Next, the current controlling TFT 202 includes the source region 27, the drain region 26, and the channel forming region 29.
, A gate insulating film 18, a gate electrode 30, a first interlayer insulating film 20, a source wiring 31 and a drain wiring 32. The gate electrode 30 has a single gate structure, but may have a multi-gate structure.

【0107】図8に示すように、スイッチング用TFT
201のドレインは電流制御用TFT202のゲートに
接続されている。具体的には電流制御用TFT202の
ゲート電極30はスイッチング用TFT201のドレイ
ン領域14とドレイン配線(接続配線とも言える)22
を介して電気的に接続されている。また、ソース配線3
1は電源供給線に接続される。
As shown in FIG. 8, the switching TFT
The drain of 201 is connected to the gate of the current control TFT 202. Specifically, the gate electrode 30 of the current control TFT 202 is connected to the drain region 14 and the drain wiring (also referred to as connection wiring) 22 of the switching TFT 201.
Are electrically connected via Also, the source wiring 3
1 is connected to a power supply line.

【0108】電流制御用TFT202はEL素子203
に注入される電流量を制御するための素子であるが、E
L素子の劣化を考慮するとあまり多くの電流を流すこと
は好ましくない。そのため、電流制御用TFT202に
過剰な電流が流れないように、チャネル長(L)は長め
に設計することが好ましい。望ましくは一画素あたり
0.5〜2μA(好ましくは1〜1.5μA)となるよ
うにする。
The current control TFT 202 is an EL element 203
Is an element for controlling the amount of current injected into the
Considering the deterioration of the L element, it is not preferable to flow too much current. Therefore, it is preferable to design the channel length (L) to be longer so that an excessive current does not flow through the current controlling TFT 202. Desirably, it is 0.5 to 2 μA (preferably 1 to 1.5 μA) per pixel.

【0109】また、スイッチング用TFT201に形成
されるLDD領域の長さ(幅)は0.5〜3.5μm、
代表的には2.0〜2.5μmとすれば良い。
The length (width) of the LDD region formed in the switching TFT 201 is 0.5 to 3.5 μm.
Typically, the thickness may be 2.0 to 2.5 μm.

【0110】また、流しうる電流量を多くするという観
点から見れば、電流制御用TFT202の活性層(特に
チャネル形成領域)の膜厚を厚くする(好ましくは50
〜100nm、さらに好ましくは60〜80nm)こと
も有効である。逆に、スイッチング用TFT201の場
合はオフ電流値を小さくするという観点から見れば、活
性層(特にチャネル形成領域)の膜厚を薄くする(好ま
しくは20〜50nm、さらに好ましくは25〜40n
m)ことも有効である。
From the viewpoint of increasing the amount of current that can flow, the thickness of the active layer (particularly, the channel formation region) of the current controlling TFT 202 is increased (preferably 50).
To 100 nm, more preferably 60 to 80 nm). Conversely, in the case of the switching TFT 201, from the viewpoint of reducing the off-current value, the thickness of the active layer (particularly, the channel formation region) is reduced (preferably 20 to 50 nm, more preferably 25 to 40 n).
m) is also effective.

【0111】次に、47は第1パッシベーション膜であ
り、膜厚は10nm〜1μm(好ましくは200〜50
0nm)とすれば良い。材料としては、珪素を含む絶縁
膜(特に窒化酸化珪素膜又は窒化珪素膜が好ましい)を
用いることができる。
Next, a first passivation film 47 has a thickness of 10 nm to 1 μm (preferably 200 to 50 μm).
0 nm). As a material, an insulating film containing silicon (in particular, a silicon nitride oxide film or a silicon nitride film is preferable) can be used.

【0112】第1パッシベーション膜47の上には、各
TFTを覆うような形で第2層間絶縁膜(平坦化膜と言
っても良い)48を形成し、TFTによってできる段差
の平坦化を行う。第2層間絶縁膜48としては、有機樹
脂膜が好ましく、ポリイミド、ポリアミド、アクリル、
BCB(ベンゾシクロブテン)等を用いると良い。勿
論、十分な平坦化が可能であれば、無機膜を用いても良
い。
On the first passivation film 47, a second interlayer insulating film (which may be referred to as a flattening film) 48 is formed so as to cover each TFT, and a step formed by the TFT is flattened. . As the second interlayer insulating film 48, an organic resin film is preferable, and polyimide, polyamide, acrylic,
BCB (benzocyclobutene) or the like is preferably used. Of course, if sufficient planarization is possible, an inorganic film may be used.

【0113】第2層間絶縁膜48によってTFTによる
段差を平坦化することは非常に重要である。後に形成さ
れるEL層は非常に薄いため、段差が存在することによ
って発光不良を起こす場合がある。従って、EL層をで
きるだけ平坦面に形成しうるように画素電極を形成する
前に平坦化しておくことが望ましい。
It is very important that the step caused by the TFT is flattened by the second interlayer insulating film 48. Since an EL layer formed later is extremely thin, poor light emission may be caused by the presence of a step. Therefore, it is desirable that the EL layer be flattened before forming the pixel electrode so that the EL layer can be formed as flat as possible.

【0114】また、49は透明導電膜でなる画素電極
(EL素子の陽極に相当する)であり、第2層間絶縁膜
48及び第1パッシベーション膜47にコンタクトホー
ル(開孔)を開けた後、形成された開孔部において電流
制御用TFT202のドレイン配線32に接続されるよ
うに形成される。
Reference numeral 49 denotes a pixel electrode (corresponding to an anode of an EL element) formed of a transparent conductive film. After a contact hole (opening) is formed in the second interlayer insulating film 48 and the first passivation film 47, The opening is formed so as to be connected to the drain wiring 32 of the current control TFT 202.

【0115】本実施例では、画素電極として酸化インジ
ウムと酸化スズの化合物からなる導電膜を用いる。ま
た、これに少量のガリウムを添加しても良い。
In this embodiment, a conductive film made of a compound of indium oxide and tin oxide is used as a pixel electrode. Further, a small amount of gallium may be added thereto.

【0116】画素電極49の上には、EL層51が形成
される。本実施例では、ポリマー系有機物質をスピンコ
ート法にて形成する。ポリマー系有機物質としては公知
のあらゆる材料を用いることが可能である。また、本実
施例ではEL層51として発光層を単層で用いるが正孔
輸送層や電子輸送層と組み合わせた積層構造の方が発光
効率は高いものが得られる。但し、ポリマー系有機物質
を積層する場合は蒸着法で形成する低分子有機物質と組
み合わせることが望ましい。スピンコート法では有機溶
媒にEL層となる有機物質を混合して塗布するので、下
地に有機物質があると再び溶解してしまう恐れがある。
An EL layer 51 is formed on the pixel electrode 49. In this embodiment, a polymer organic substance is formed by spin coating. As the polymer organic substance, any known material can be used. Further, in this embodiment, a single light emitting layer is used as the EL layer 51, but a stacked structure in which a hole transporting layer or an electron transporting layer is combined has higher luminous efficiency. However, when a polymer organic substance is laminated, it is desirable to combine it with a low molecular organic substance formed by an evaporation method. In the spin coating method, since an organic substance to be an EL layer is mixed with an organic solvent and applied, there is a possibility that the organic substance will be dissolved again if the underlying substance is present.

【0117】本実施例で用いることのできる代表的なポ
リマー系有機物質としては、ポリパラフェニレンビニレ
ン(PPV)系、ポリビニルカルバゾール(PVK)
系、ポリフルオレン系などの高分子材料が挙げられる。
これらのポリマー系有機物質で電子輸送層、発光層、正
孔輸送層または正孔注入層を形成するには、ポリマー前
駆体の状態で塗布し、それを真空中で加熱(焼成)する
ことによりポリマー系有機物質に転化すれば良い。
Representative polymer organic substances that can be used in this embodiment include polyparaphenylene vinylene (PPV) and polyvinyl carbazole (PVK).
And polyfluorene-based polymer materials.
In order to form an electron transporting layer, a light emitting layer, a hole transporting layer or a hole injecting layer with these polymer organic materials, they are applied in the state of a polymer precursor and heated (baked) in a vacuum. What is necessary is just to convert it into a polymer organic substance.

【0118】具体的には、発光層としては、赤色発光層
にはシアノポリフェニレンビニレン、緑色発光層にはポ
リフェニレンビニレン、青色発光層にはポリフェニレン
ビニレン若しくはポリアルキルフェニレンとすれば良
い。膜厚は30〜150nm(好ましくは40〜100
nm)とすれば良い。また、正孔輸送層としては、ポリ
マー前駆体であるポリテトラヒドロチオフェニルフェニ
レンを用い、加熱によりポリフェニレンビニレンとす
る。膜厚は30〜100nm(好ましくは40〜80n
m)とすれば良い。
More specifically, the light emitting layer may be cyanopolyphenylenevinylene for the red light emitting layer, polyphenylenevinylene for the green light emitting layer, and polyphenylenevinylene or polyalkylphenylene for the blue light emitting layer. The film thickness is 30 to 150 nm (preferably 40 to 100 nm)
nm). For the hole transport layer, polytetrahydrothiophenylphenylene, which is a polymer precursor, is used, and is heated to polyphenylenevinylene. The film thickness is 30 to 100 nm (preferably 40 to 80 n
m).

【0119】また、ポリマー系有機物質を用いて白色発
光を行うことも可能である。そのためには、特開平8−
96959号公報、特開平7−220871号公報、特
開平9−63770号公報等に記載された技術を引用す
れば良い。ポリマー系有機物質は、ホスト材料を溶解さ
せた溶液中に蛍光色素を添加することで容易に色調整が
可能であるため、白色発光を行う場合には特に有効であ
る。
It is also possible to emit white light using a polymer organic substance. For that purpose, Japanese Patent Application Laid-Open
The techniques described in Japanese Patent Application Laid-Open No. 96959, Japanese Patent Application Laid-Open No. 7-220871, Japanese Patent Application Laid-Open No. 9-63770 and the like may be cited. The polymer organic substance can be easily adjusted in color by adding a fluorescent dye to a solution in which a host material is dissolved, and thus is particularly effective when emitting white light.

【0120】また、ここではポリマー系有機物質を用い
てEL素子を形成する例を示しているが、低分子系有機
物質を用いても構わない。さらには、EL層として無機
物質を用いても良い。
Although an example in which an EL element is formed using a polymer organic substance is shown here, a low molecular organic substance may be used. Further, an inorganic substance may be used for the EL layer.

【0121】以上の例は本発明のEL層として用いるこ
とのできる有機物質の一例であって、本発明を限定する
ものではない。
The above examples are examples of organic substances that can be used as the EL layer of the present invention, and do not limit the present invention.

【0122】また、EL層51を形成する際、処理雰囲
気は極力水分の少ない乾燥雰囲気とし、不活性ガス中で
行うことが望ましい。EL層は水分や酸素の存在によっ
て容易に劣化してしまうため、形成する際は極力このよ
うな要因を排除しておく必要がある。例えば、ドライ窒
素雰囲気、ドライアルゴン雰囲気等が好ましい。そのた
めには、塗布用処理室や焼成用処理室を、不活性ガスを
充填したクリーンブースに設置し、その雰囲気中で処理
することが望ましい。
When forming the EL layer 51, it is preferable that the processing atmosphere is a dry atmosphere with a minimum amount of moisture and is performed in an inert gas. Since the EL layer is easily deteriorated by the presence of moisture and oxygen, it is necessary to eliminate such factors as much as possible when forming the EL layer. For example, a dry nitrogen atmosphere, a dry argon atmosphere, or the like is preferable. For this purpose, it is preferable that the coating treatment chamber and the baking treatment chamber are installed in a clean booth filled with an inert gas, and the treatment is performed in that atmosphere.

【0123】以上のようにしてEL層51を形成した
ら、次に遮光性導電膜からなる陰極52、保護電極(図
示せず)及び第2パッシベーション膜54が形成され
る。本実施例では陰極52として、MgAgでなる導電
膜を用いる。また、第2パッシベーション膜54として
は、10nm〜1μm(好ましくは200〜500n
m)の厚さの窒化珪素膜を用いる。
After the EL layer 51 is formed as described above, a cathode 52 made of a light-shielding conductive film, a protection electrode (not shown), and a second passivation film 54 are formed. In this embodiment, a conductive film made of MgAg is used as the cathode 52. The second passivation film 54 has a thickness of 10 nm to 1 μm (preferably 200 to 500 n).
m) of a silicon nitride film.

【0124】なお、上述のようにEL層は熱に弱いの
で、陰極52及び第2パッシベーション膜54はなるべ
く低温(好ましくは室温から120℃までの温度範囲)
で成膜するのが望ましい。従って、プラズマCVD法、
真空蒸着法又は溶液塗布法(スピンコート法)が望まし
い成膜方法と言える。
Since the EL layer is weak to heat as described above, the temperature of the cathode 52 and the second passivation film 54 is as low as possible (preferably in a temperature range from room temperature to 120 ° C.).
It is desirable to form a film. Therefore, the plasma CVD method,
It can be said that a vacuum deposition method or a solution coating method (spin coating method) is a desirable film forming method.

【0125】ここまで完成したものをアクティブマトリ
クス基板とよび、アクティブマトリクス基板に対向し
て、対向基板64が設けられる。本実施形態では対向基
板64としてガラス基板を用いる。
The completed substrate is called an active matrix substrate, and a counter substrate 64 is provided to face the active matrix substrate. In this embodiment, a glass substrate is used as the counter substrate 64.

【0126】また、アクティブマトリクス基板と対向基
板64はシール剤(図示せず)によって接着され、密閉
空間63が形成される。本実施例では、密閉空間49を
アルゴンガスで充填している。勿論、この密閉空間63
内に酸化バリウム等の乾燥剤を配置することも可能であ
る。
Further, the active matrix substrate and the counter substrate 64 are bonded with a sealant (not shown), so that a closed space 63 is formed. In this embodiment, the closed space 49 is filled with argon gas. Of course, this closed space 63
It is also possible to arrange a desiccant such as barium oxide therein.

【0127】〔実施例2〕本発明に用いる画素部とその
周辺に設けられる駆動回路部のTFTを同時に作製する
方法について図10〜図12を用いて説明する。但し、
説明を簡単にするために、駆動回路に関しては基本回路
であるCMOS回路を図示することとする。
[Embodiment 2] A method for simultaneously manufacturing a TFT of a pixel portion used in the present invention and a driving circuit portion provided around the pixel portion will be described with reference to FIGS. However,
For the sake of simplicity, a CMOS circuit, which is a basic circuit, will be illustrated for the drive circuit.

【0128】まず、図10(A)に示すように、ガラス
基板300上に下地膜301を300nmの厚さに形成
する。本実施例では下地膜301として100nm厚の
窒化酸化珪素膜と200nmの窒化酸化珪素膜とを積層
して用いる。この時、ガラス基板300に接する方の窒
素濃度を10〜25wt%としておくと良い。もちろん
下地膜を設けずに石英基板上に直接素子を形成しても良
い。
First, as shown in FIG. 10A, a base film 301 is formed on a glass substrate 300 to a thickness of 300 nm. In this embodiment, a 100-nm-thick silicon nitride oxide film and a 200-nm silicon nitride oxide film are stacked and used as the base film 301. At this time, the nitrogen concentration in contact with the glass substrate 300 is preferably set to 10 to 25 wt%. Of course, an element may be formed directly on a quartz substrate without providing a base film.

【0129】また、下地膜301の一部として、図4に
示した第1パッシベーション膜47と同様の材料からな
る絶縁膜を設けることは有効である。電流制御用TFT
は大電流を流すことになるので発熱しやすく、なるべく
近いところに放熱効果のある絶縁膜を設けておくことは
有効である。
It is effective to provide an insulating film made of the same material as the first passivation film 47 shown in FIG. 4 as a part of the base film 301. Current control TFT
Since a large current flows, heat is easily generated, and it is effective to provide an insulating film having a heat radiation effect as close as possible.

【0130】次に下地膜301の上に50nmの厚さの
非晶質珪素膜(図示せず))を公知の成膜法で形成す
る。なお、非晶質珪素膜に限定する必要はなく、非晶質
構造を含む半導体膜(微結晶半導体膜を含む)であれば
良い。さらに非晶質シリコンゲルマニウム膜などの非晶
質構造を含む化合物半導体膜でも良い。また、膜厚は2
0〜100nmの厚さであれば良い。
Next, an amorphous silicon film (not shown) having a thickness of 50 nm is formed on the base film 301 by a known film forming method. Note that the present invention is not limited to an amorphous silicon film, and may be any semiconductor film including an amorphous structure (including a microcrystalline semiconductor film). Further, a compound semiconductor film having an amorphous structure such as an amorphous silicon germanium film may be used. The film thickness is 2
The thickness may be 0 to 100 nm.

【0131】そして、公知の技術により非晶質珪素膜を
結晶化し、結晶質珪素膜(多結晶シリコン膜若しくはポ
リシリコン膜ともいう)302を形成する。公知の結晶
化方法としては、電熱炉を使用した熱結晶化方法、レー
ザー光を用いたレーザーアニール結晶化法、赤外光を用
いたランプアニール結晶化法がある。本実施例では、X
eClガスを用いたエキシマレーザー光を用いて結晶化
する。
Then, the amorphous silicon film is crystallized by a known technique, and a crystalline silicon film (also called a polycrystalline silicon film or a polysilicon film) 302 is formed. Known crystallization methods include a thermal crystallization method using an electric furnace, a laser annealing crystallization method using laser light, and a lamp annealing crystallization method using infrared light. In this embodiment, X
Crystallization is performed using excimer laser light using eCl gas.

【0132】なお、本実施例では線状に加工したパルス
発振型のエキシマレーザー光を用いるが、矩形であって
も良いし、連続発振型のアルゴンレーザー光や連続発振
型のエキシマレーザー光を用いることもできる。
In this embodiment, a pulse oscillation type excimer laser beam processed into a linear shape is used, but a rectangular shape may be used, or a continuous oscillation type argon laser beam or a continuous oscillation type excimer laser beam may be used. You can also.

【0133】本実施例では結晶質珪素膜をTFTの活性
層として用いるが、非晶質珪素膜を用いることも可能で
ある。また、オフ電流を低減する必要のあるスイッチン
グ用TFTの活性層を非晶質珪素膜で形成し、電流制御
用TFTの活性層を結晶質珪素膜で形成することも可能
である。非晶質珪素膜はキャリア移動度が低いため電流
を流しにくくオフ電流が流れにくい。即ち、電流を流し
にくい非晶質珪素膜と電流を流しやすい結晶質珪素膜の
両者の利点を生かすことができる。
In this embodiment, a crystalline silicon film is used as an active layer of a TFT, but an amorphous silicon film can be used. Further, it is also possible to form the active layer of the switching TFT, which needs to reduce the off current, with an amorphous silicon film, and to form the active layer of the current control TFT with a crystalline silicon film. Since the amorphous silicon film has a low carrier mobility, it is difficult for an electric current to flow and an off current is hard to flow. That is, the advantages of both an amorphous silicon film through which a current is hard to flow and a crystalline silicon film through which a current easily flows can be utilized.

【0134】次に、図10(B)に示すように、結晶質
珪素膜302上に酸化珪素膜からなる保護膜303を1
30nmの厚さに形成する。この厚さは100〜200
nm(好ましくは130〜170nm)の範囲で選べば
良い。また、珪素を含む絶縁膜であれば他の膜でも良
い。この保護膜303は不純物を添加する際に結晶質珪
素膜が直接プラズマに曝されないようにするためと、微
妙な濃度制御を可能にするために設ける。
Next, as shown in FIG. 10B, a protective film 303 made of a silicon oxide film is formed on the crystalline silicon film 302 by one step.
It is formed to a thickness of 30 nm. This thickness is 100-200
nm (preferably 130 to 170 nm). Further, any other insulating film containing silicon may be used. The protective film 303 is provided to prevent the crystalline silicon film from being directly exposed to plasma when adding impurities and to enable fine concentration control.

【0135】そして、その上にレジストマスク304
a、304bを形成し、保護膜303を介してn型を付与
する不純物元素(以下、n型不純物元素という)を添加
する。なお、n型不純物元素としては、代表的には15
族に属する元素、典型的にはリン又は砒素を用いること
ができる。なお、本実施例ではホスフィン(PH3)を
質量分離しないでプラズマ励起したプラズマ(イオン)
ドーピング法を用い、リンを1×1018atoms/cm3の濃
度で添加する。勿論、質量分離を行うイオンインプラン
テーション法を用いても良い。
Then, a resist mask 304 is formed thereon.
a and 304b are formed, and an impurity element imparting n-type (hereinafter, referred to as an n-type impurity element) is added via the protective film 303. Note that the n-type impurity element is typically 15
Elements belonging to the group, typically phosphorus or arsenic, can be used. In this embodiment, the plasma (ion) in which phosphine (PH 3 ) is plasma-excited without mass separation.
Using a doping method, phosphorus is added at a concentration of 1 × 10 18 atoms / cm 3 . Of course, an ion implantation method for performing mass separation may be used.

【0136】この工程により形成されるn型不純物領域
305には、n型不純物元素が2×1016〜5×1019
atoms/cm3(代表的には5×1017〜5×1018atoms/c
m3)の濃度で含まれるようにドーズ量を調節する。
In the n-type impurity region 305 formed in this step, the n-type impurity element is 2 × 10 16 to 5 × 10 19
atoms / cm 3 (typically 5 × 10 17 to 5 × 10 18 atoms / c
Adjust the dose so that it is contained at a concentration of m 3 ).

【0137】次に、図10(C)に示すように、保護膜
303およびレジスト304a、304bを除去し、添
加した15族に属する元素の活性化を行う。活性化手段
は公知の技術を用いれば良いが、本実施例ではエキシマ
レーザー光の照射により活性化する。勿論、パルス発振
型でも連続発振型でも良いし、エキシマレーザー光に限
定する必要はない。但し、添加された不純物元素の活性
化が目的であるので、結晶質珪素膜が溶融しない程度の
エネルギーで照射することが好ましい。なお、保護膜3
03をつけたままレーザー光を照射しても良い。
Next, as shown in FIG. 10C, the protective film 303 and the resists 304a and 304b are removed, and the added elements belonging to group 15 are activated. As the activating means, a known technique may be used. In this embodiment, the activating means is activated by excimer laser light irradiation. Needless to say, a pulse oscillation type or a continuous oscillation type may be used, and it is not necessary to limit to an excimer laser beam. However, since the purpose is to activate the added impurity element, it is preferable that the irradiation be performed with energy that does not melt the crystalline silicon film. The protective film 3
The laser beam may be irradiated with 03 attached.

【0138】なお、このレーザー光による不純物元素の
活性化に際して、熱処理による活性化を併用しても構わ
ない。熱処理による活性化を行う場合は、基板の耐熱性
を考慮して450〜550℃程度の熱処理を行えば良
い。
When activating the impurity element by the laser beam, activation by heat treatment may be used in combination. When activation by heat treatment is performed, heat treatment at about 450 to 550 ° C. may be performed in consideration of the heat resistance of the substrate.

【0139】この工程によりn型不純物領域305の端
部、即ち、n型不純物領域305、の周囲に存在するn
型不純物元素を添加していない領域との境界部(接合
部)が明確になる。このことは、後にTFTが完成した
時点において、LDD領域とチャネル形成領域とが非常
に良好な接合部を形成しうることを意味する。
By this step, the n-type impurity region 305, ie, the n-type impurity region
The boundary (junction) with the region where the type impurity element is not added becomes clear. This means that when the TFT is completed later, a very good junction can be formed between the LDD region and the channel forming region.

【0140】次に、図10(D)に示すように、結晶質
珪素膜の不要な部分を除去して、島状の半導体膜(以
下、活性層という)306〜309を形成する。
Next, as shown in FIG. 10D, unnecessary portions of the crystalline silicon film are removed to form island-shaped semiconductor films (hereinafter, referred to as active layers) 306 to 309.

【0141】次に、図10(E)に示すように、活性層
306〜309を覆ってゲート絶縁膜310を形成す
る。ゲート絶縁膜310としては、10〜200nm、
好ましくは50〜150nmの厚さの珪素を含む絶縁膜
を用いれば良い。これは単層構造でも積層構造でも良
い。本実施例では110nm厚の窒化酸化珪素膜を用い
る。
Next, as shown in FIG. 10E, a gate insulating film 310 is formed to cover the active layers 306 to 309. 10 to 200 nm as the gate insulating film 310;
Preferably, an insulating film containing silicon with a thickness of 50 to 150 nm is used. This may have a single-layer structure or a laminated structure. In this embodiment, a 110-nm-thick silicon nitride oxide film is used.

【0142】次に、200〜400nm厚の導電膜を形
成し、パターニングしてゲート電極311〜315を形
成する。このゲート電極311〜315の端部をテーパ
ー状にすることもできる。なお、本実施例ではゲート電
極と、ゲート電極に電気的に接続された引き回しのため
の配線(以下、ゲート配線という)とを別の材料で形成
する。具体的にはゲート電極よりも低抵抗な材料をゲー
ト配線として用いる。これは、ゲート電極としては微細
加工が可能な材料を用い、ゲート配線には微細加工はで
きなくとも配線抵抗が小さい材料を用いるためである。
勿論、ゲート電極とゲート配線とを同一材料で形成して
も構わない。
Next, a conductive film having a thickness of 200 to 400 nm is formed and patterned to form gate electrodes 311 to 315. The ends of the gate electrodes 311 to 315 can be tapered. Note that in this embodiment, the gate electrode and a wiring for wiring (hereinafter, referred to as a gate wiring) electrically connected to the gate electrode are formed using different materials. Specifically, a material having lower resistance than the gate electrode is used for the gate wiring. This is because a material that can be finely processed is used for the gate electrode, and a material that does not allow fine processing and has low wiring resistance is used for the gate wiring.
Of course, the gate electrode and the gate wiring may be formed of the same material.

【0143】また、ゲート電極は単層の導電膜で形成し
ても良いが、必要に応じて二層、三層といった積層膜と
することが好ましい。ゲート電極の材料としては公知の
あらゆる導電膜を用いることができる。ただし、上述の
ように微細加工が可能、具体的には2μm以下の線幅に
パターニング可能な材料が好ましい。
The gate electrode may be formed of a single-layer conductive film, but is preferably formed as a two-layer or three-layer film as required. As a material for the gate electrode, any known conductive film can be used. However, a material that can be finely processed as described above, specifically, a material that can be patterned into a line width of 2 μm or less is preferable.

【0144】代表的には、タンタル(Ta)、チタン
(Ti)、モリブデン(Mo)、タングステン(W)、
クロム(Cr)、シリコン(Si)から選ばれた元素で
なる膜、または前記元素の窒化物膜(代表的には窒化タ
ンタル膜、窒化タングステン膜、窒化チタン膜)、また
は前記元素を組み合わせた合金膜(代表的にはMo−W
合金、Mo−Ta合金)、または前記元素のシリサイド
膜(代表的にはタングステンシリサイド膜、チタンシリ
サイド膜)を用いることができる。勿論、単層で用いて
も積層して用いても良い。
Representatively, tantalum (Ta), titanium (Ti), molybdenum (Mo), tungsten (W),
A film made of an element selected from chromium (Cr) and silicon (Si), a nitride film of the above element (typically, a tantalum nitride film, a tungsten nitride film, a titanium nitride film), or an alloy combining the above elements Membrane (typically Mo-W
Alloy, a Mo—Ta alloy), or a silicide film of the above element (typically, a tungsten silicide film or a titanium silicide film) can be used. Of course, they may be used as a single layer or stacked.

【0145】本実施例では、50nm厚の窒化タンタル
(TaN)膜と、350nm厚のタンタル(Ta)膜と
でなる積層膜を用いる。これはスパッタ法で形成すれば
良い。また、スパッタガスとしてXe、Ne等の不活性
ガスを添加すると応力による膜はがれを防止することが
できる。
In this embodiment, a laminated film composed of a 50 nm-thick tantalum nitride (TaN) film and a 350 nm-thick tantalum (Ta) film is used. This may be formed by a sputtering method. When an inert gas such as Xe or Ne is added as a sputtering gas, the film can be prevented from peeling due to stress.

【0146】またこの時、ゲート電極312はn型不純
物領域305の一部とゲート絶縁膜310を挟んで重な
るように形成する。この重なった部分が後にゲート電極
と重なったLDD領域となる。なお、ゲート電極31
3,314は、断面では、二つに見えるが実際には電気
的に接続されている。
At this time, the gate electrode 312 is formed so as to overlap a part of the n-type impurity region 305 with the gate insulating film 310 interposed therebetween. This overlapping portion later becomes an LDD region overlapping with the gate electrode. The gate electrode 31
3 and 314 appear to be two in cross section, but are actually electrically connected.

【0147】次に、図11(A)に示すように、ゲート
電極311〜315をマスクとして自己整合的にn型不
純物元素(本実施例ではリン)を添加する。こうして形
成される不純物領域316〜323にはn型不純物領域
305の1/2〜1/10(代表的には1/3〜1/
4)の濃度でリンが添加されるように調節する。具体的
には、1×1016〜5×1018atoms/cm3(典型的には
3×1017〜3×1018atoms/cm3)の濃度が好まし
い。
Next, as shown in FIG. 11A, an n-type impurity element (phosphorus in this embodiment) is added in a self-aligned manner using the gate electrodes 311 to 315 as a mask. Impurity regions 316 to 323 thus formed are 1 / to 1/10 (typically 3 to 1/1) of n-type impurity region 305.
Adjust so that phosphorus is added at the concentration of 4). Specifically, a concentration of 1 × 10 16 to 5 × 10 18 atoms / cm 3 (typically, 3 × 10 17 to 3 × 10 18 atoms / cm 3 ) is preferable.

【0148】次に、図11(B)に示すように、ゲート
電極等を覆う形でレジストマスク324a〜324dを
形成し、n型不純物元素(本実施例ではリン)を添加し
て高濃度にリンを含む不純物領域325〜329を形成
する。ここでもホスフィン(PH3)を用いたイオンド
ープ法で行い、この領域のリンの濃度は1×1020〜1
×1021atoms/cm3(代表的には2×1020〜5×10
21atoms/cm3)となるように調節する。
Next, as shown in FIG. 11B, resist masks 324a to 324d are formed so as to cover the gate electrodes and the like, and an n-type impurity element (phosphorus in this embodiment) is added to increase the concentration. The impurity regions 325 to 329 containing phosphorus are formed. Ion doping using again phosphine (PH 3), the phosphorous concentration of these regions is 1 × 10 20 to 1
× 10 21 atoms / cm 3 (typically 2 × 10 20 to 5 × 10
Adjust so as to be 21 atoms / cm 3 ).

【0149】この工程によってnチャネル型TFTのソ
ース領域若しくはドレイン領域が形成されるが、スイッ
チング用TFTでは、図11(A)の工程で形成したn
型不純物領域319〜321の一部を残す。この残され
た領域が、図4におけるスイッチング用TFT201の
LDD領域15a〜15dに対応する。
In this step, the source region or the drain region of the n-channel TFT is formed. In the case of the switching TFT, the n-channel TFT formed in the step of FIG.
A part of the type impurity regions 319 to 321 is left. This remaining region corresponds to the LDD regions 15a to 15d of the switching TFT 201 in FIG.

【0150】次に、図11(C)に示すように、レジス
トマスク324a〜324dを除去し、新たにレジスト
マスク332を形成する。そして、p型不純物元素(本
実施例ではボロン)を添加し、高濃度にボロンを含む不
純物領域333〜336を形成する。ここではジボラン
(B26)を用いたイオンドープ法により3×1020
3×1021atoms/cm3(代表的には5×1020〜1×1
21atoms/cm3ノ)濃度となるようにボロンを添加する。
Next, as shown in FIG. 11C, the resist masks 324a to 324d are removed, and a new resist mask 332 is formed. Then, a p-type impurity element (boron in this embodiment) is added to form impurity regions 333 to 336 containing boron at a high concentration. Here, an ion doping method using diborane (B 2 H 6 ) is used to form 3 × 10 20 to
3 × 10 21 atoms / cm 3 (typically 5 × 10 20 to 1 × 1
(Boron) is added so as to have a concentration of 0 21 atoms / cm 3 .

【0151】なお、不純物領域333〜336には既に
1×1020〜1×1021atoms/cm3の濃度でリンが添加
されているが、ここで添加されるボロンはその少なくと
も3倍以上の濃度で添加される。そのため、予め形成さ
れていたn型の不純物領域は完全にp型に反転し、p型
の不純物領域として機能する。
Note that phosphorus is already added to the impurity regions 333 to 336 at a concentration of 1 × 10 20 to 1 × 10 21 atoms / cm 3 , and the boron added here is at least three times as large as that. It is added at a concentration. Therefore, the n-type impurity region formed in advance is completely inverted to p-type, and functions as a p-type impurity region.

【0152】次に、レジストマスク332を除去した
後、それぞれの濃度で添加されたn型またはp型不純物
元素を活性化する。活性化手段としては、ファーネスア
ニール法、レーザーアニール法、またはランプアニール
法で行うことができる。本実施例では電熱炉において窒
素雰囲気中、550℃、4時間の熱処理を行う。
Next, after removing the resist mask 332, the n-type or p-type impurity element added at each concentration is activated. As the activation means, a furnace annealing method, a laser annealing method, or a lamp annealing method can be used. In this embodiment, heat treatment is performed in an electric furnace at 550 ° C. for 4 hours in a nitrogen atmosphere.

【0153】このとき雰囲気中の酸素を極力排除するこ
とが重要である。なぜならば酸素が少しでも存在してい
ると露呈したゲート電極の表面が酸化され、抵抗の増加
を招くと共に後にオーミックコンタクトを取りにくくな
るからである。従って、上記活性化工程における処理雰
囲気中の酸素濃度は1ppm以下、好ましくは0.1p
pm以下とすることが望ましい。
At this time, it is important to eliminate oxygen in the atmosphere as much as possible. This is because the presence of even a small amount of oxygen oxidizes the exposed surface of the gate electrode, causing an increase in resistance and making it difficult to obtain an ohmic contact later. Therefore, the oxygen concentration in the processing atmosphere in the activation step is 1 ppm or less, preferably 0.1 ppm or less.
pm or less.

【0154】次に、活性化工程が終了したら図11
(D)に示すように300nm厚のゲート配線337を
形成する。ゲート配線337の材料としては、アルミニ
ウム(Al)又は銅(Cu)を主成分(組成として50
〜100%を占める。)とする金属を用いれば良い。配
置としては図9のようにゲート配線211とスイッチン
グ用TFTのゲート電極19a、19b(図10(E)の
313、314)が電気的に接続するように形成する。
Next, when the activation step is completed, FIG.
A gate wiring 337 having a thickness of 300 nm is formed as shown in FIG. As a material of the gate wiring 337, aluminum (Al) or copper (Cu) is a main component (composition of 50
Occupies ~ 100%. ) May be used. The arrangement is such that the gate wiring 211 is electrically connected to the gate electrodes 19a and 19b (313 and 314 in FIG. 10E) of the switching TFT as shown in FIG.

【0155】このような構造とすることでゲート配線の
配線抵抗を非常に小さくすることができるため、面積の
大きい画像表示領域(画素部)を形成することができ
る。即ち、画面の大きさが対角10インチ以上(さらに
は30インチ以上)のEL表示装置を実現する上で、本
実施例の画素構造は極めて有効である。
With such a structure, the wiring resistance of the gate wiring can be extremely reduced, so that an image display region (pixel portion) having a large area can be formed. That is, the pixel structure of the present embodiment is extremely effective in realizing an EL display device having a screen size of 10 inches or more (more preferably 30 inches or more) diagonally.

【0156】次に、図12(A)に示すように、第1層
間絶縁膜338を形成する。第1層間絶縁膜338とし
ては、珪素を含む絶縁膜を単層で用いるか、2種類以上
の珪素を含む絶縁膜を組み合わせた積層膜を用いれば良
い。また、膜厚は400nm〜1.5μmとすれば良
い。本実施例では、200nm厚の窒化酸化珪素膜の上
に800nm厚の酸化珪素膜を積層した構造とする。
Next, as shown in FIG. 12A, a first interlayer insulating film 338 is formed. As the first interlayer insulating film 338, an insulating film containing silicon may be used as a single layer or a stacked film in which two or more insulating films containing silicon are combined. The film thickness may be 400 nm to 1.5 μm. In this embodiment, an 800 nm thick silicon oxide film is stacked over a 200 nm thick silicon nitride oxide film.

【0157】さらに、3〜100%の水素を含む雰囲気
中で、300〜450℃で1〜12時間の熱処理を行
い、水素化処理をする。この工程は熱的に励起された水
素により半導体膜の不対結合手を水素終端する工程であ
る。水素化の他の手段として、プラズマ水素化(プラズ
マ化して生成された水素を用いる)を行っても良い。
Further, a heat treatment is performed at 300 to 450 ° C. for 1 to 12 hours in an atmosphere containing 3 to 100% of hydrogen to perform a hydrogenation treatment. This step is a step of terminating dangling bonds of the semiconductor film with thermally excited hydrogen. As another means of hydrogenation, plasma hydrogenation (using hydrogen generated by plasma) may be performed.

【0158】なお、水素化処理は第1層間絶縁膜338
を形成する間に入れても良い。即ち、200nm厚の窒
化酸化珪素膜を形成した後で上記のように水素化処理を
行い、その後で残り800nm厚の酸化珪素膜を形成し
てもよい。
The hydrogenation process is performed for the first interlayer insulating film 338.
May be inserted during formation. That is, after forming a 200-nm-thick silicon nitride oxide film, the hydrogenation treatment may be performed as described above, and then a remaining 800-nm-thick silicon oxide film may be formed.

【0159】次に、第1層間絶縁膜338及びゲート絶
縁膜310に対してコンタクトホールを形成し、ソース
配線339〜342と、ドレイン配線343〜345を
形成する。なお、本実施例ではこの電極を、Ti膜を1
00nm、Tiを含むアルミニウム膜を300nm、T
i膜150nmをスパッタ法で連続形成した3層構造の
積層膜とする。勿論、他の導電膜でも良い。
Next, contact holes are formed in the first interlayer insulating film 338 and the gate insulating film 310, and source wirings 339 to 342 and drain wirings 343 to 345 are formed. In the present embodiment, this electrode is used as a Ti film.
00 nm, an aluminum film containing Ti is 300 nm, T
An i film having a thickness of 150 nm is continuously formed by a sputtering method to form a laminated film having a three-layer structure. Of course, other conductive films may be used.

【0160】次に、50〜500nm(代表的には20
0〜300nm)の厚さで第1パッシベーション膜34
6を形成する。本実施例では第1パッシベーション膜3
46として300nm厚の窒化酸化珪素膜を用いる。こ
れは窒化珪素膜で代用しても良い。勿論、図4の第1パ
ッシベーション膜47と同様の材料を用いることが可能
である。
Next, 50 to 500 nm (typically 20 to 500 nm)
The first passivation film 34 with a thickness of
6 is formed. In this embodiment, the first passivation film 3
A silicon nitride oxide film having a thickness of 300 nm is used as 46. This may be replaced by a silicon nitride film. Of course, the same material as the first passivation film 47 in FIG. 4 can be used.

【0161】なお、窒化酸化珪素膜の形成に先立ってH
2、NH3等水素を含むガスを用いてプラズマ処理を行う
ことは有効である。この前処理により励起された水素が
第1層間絶縁膜338に供給され、熱処理を行うこと
で、第1パッシベーション膜346の膜質が改善され
る。それと同時に、第1層間絶縁膜338に添加された
水素が下層側に拡散するため、効果的に活性層を水素化
することができる。
Note that prior to the formation of the silicon nitride oxide film, H
2. It is effective to perform a plasma treatment using a gas containing hydrogen such as NH 3 . Hydrogen excited by this pretreatment is supplied to the first interlayer insulating film 338 and is subjected to a heat treatment, whereby the quality of the first passivation film 346 is improved. At the same time, the hydrogen added to the first interlayer insulating film 338 diffuses to the lower layer side, so that the active layer can be effectively hydrogenated.

【0162】次に、図12(B)に示すように有機樹脂
からなる第2層間絶縁膜347を形成する。有機樹脂と
してはポリイミド、ポリアミド、アクリル、BCB(ベ
ンゾシクロブテン)等を使用することができる。特に、
第2層間絶縁膜347は平坦化の意味合いが強いので、
平坦性に優れたアクリルが好ましい。本実施例ではTF
Tによって形成される段差を十分に平坦化しうる膜厚で
アクリル膜を形成する。好ましくは1〜5μm(さらに
好ましくは2〜4μm)とすれば良い。
Next, as shown in FIG. 12B, a second interlayer insulating film 347 made of an organic resin is formed. As the organic resin, polyimide, polyamide, acrylic, BCB (benzocyclobutene), or the like can be used. In particular,
Since the second interlayer insulating film 347 has a strong meaning of flattening,
Acrylic having excellent flatness is preferable. In this embodiment, TF
An acrylic film is formed with a thickness that can sufficiently flatten a step formed by T. The thickness is preferably 1 to 5 μm (more preferably 2 to 4 μm).

【0163】次に、第2層間絶縁膜347及び第1パッ
シベーション膜346に対してコンタクトホールを形成
し、ドレイン配線345と電気的に接続される画素電極
348を形成する。本実施例では酸化インジウム・スズ
(ITO)膜を110nmの厚さに形成し、パターニン
グを行って画素電極とする。また、酸化インジウムに2
〜20%の酸化亜鉛(ZnO)を混合した透明導電膜を
用いても良い。この画素電極がEL素子の陽極となる。
なお、349は隣接する画素電極の端部である。
Next, a contact hole is formed in the second interlayer insulating film 347 and the first passivation film 346, and a pixel electrode 348 electrically connected to the drain wiring 345 is formed. In this embodiment, an indium tin oxide (ITO) film is formed to a thickness of 110 nm and patterned to form a pixel electrode. In addition, 2 indium oxide
A transparent conductive film mixed with -20% of zinc oxide (ZnO) may be used. This pixel electrode becomes the anode of the EL element.
Note that reference numeral 349 denotes an end of an adjacent pixel electrode.

【0164】次に、EL層350及び陰極(MgAg電
極)351を、真空蒸着法を用いて大気解放しないで連
続形成する。なお、EL層350の膜厚は80〜200
nm(典型的には100〜120nm)、陰極351の
厚さは180〜300nm(典型的には200〜250
nm)とすれば良い。
Next, the EL layer 350 and the cathode (MgAg electrode) 351 are continuously formed by using a vacuum deposition method without opening to the atmosphere. Note that the thickness of the EL layer 350 is 80 to 200.
nm (typically 100-120 nm), and the thickness of the cathode 351 is 180-300 nm (typically 200-250 nm).
nm).

【0165】この工程では、赤色に対応する画素、緑色
に対応する画素及び青色に対応する画素に対して順次E
L層及び陰極を形成する。但し、EL層は溶液に対する
耐性に乏しいためフォトリソグラフィ技術を用いずに各
色個別に形成しなくてはならない。そこでメタルマスク
を用いて所望の画素以外を隠し、必要箇所だけ選択的に
EL層及び陰極を形成するのが好ましい。
In this step, a pixel corresponding to red, a pixel corresponding to green, and a pixel corresponding to blue are sequentially E
An L layer and a cathode are formed. However, since the EL layer has poor resistance to a solution, it must be formed individually for each color without using a photolithography technique. Therefore, it is preferable that a metal mask is used to hide portions other than the desired pixels, and that the EL layer and the cathode are selectively formed only in necessary portions.

【0166】即ち、まず赤色に対応する画素以外を全て
隠すマスクをセットし、そのマスクを用いて赤色発光の
EL層及び陰極を選択的に形成する。次いで、緑色に対
応する画素以外を全て隠すマスクをセットし、そのマス
クを用いて緑色発光のEL層及び陰極を選択的に形成す
る。次いで、同様に青色に対応する画素以外を全て隠す
マスクをセットし、そのマスクを用いて青色発光のEL
層及び陰極を選択的に形成する。なお、ここでは全て異
なるマスクを用いるように記載しているが、同じマスク
を使いまわしても構わない。また、全画素にEL層及び
陰極を形成するまで真空を破らずに処理することが好ま
しい。
That is, first, a mask for hiding all pixels other than the pixels corresponding to red is set, and the EL layer and the cathode for emitting red light are selectively formed using the mask. Next, a mask for hiding all pixels other than pixels corresponding to green is set, and the EL layer and the cathode for emitting green light are selectively formed using the mask. Next, similarly, a mask for hiding all pixels other than the pixel corresponding to blue is set, and the EL for blue light emission is set using the mask.
The layer and the cathode are selectively formed. Note that all the masks are described herein as being different, but the same mask may be used again. In addition, it is preferable to perform processing without breaking vacuum until an EL layer and a cathode are formed in all pixels.

【0167】EL層350としては公知の材料を用いる
ことができる。公知の材料としては、駆動電圧を考慮す
ると有機材料を用いるのが好ましい。なお、本実施例で
はEL層350を上記発光層のみの単層構造とするが、
必要に応じて電子注入層、電子輸送層、正孔輸送層、正
孔注入層、電子阻止層もしくは正孔素子層を設けても良
い。また、本実施例ではEL素子の陰極351としてM
gAg電極を用いた例を示すが、公知の他の材料であっ
ても良い。
A known material can be used for the EL layer 350. As a known material, it is preferable to use an organic material in consideration of a driving voltage. Note that in this embodiment, the EL layer 350 has a single-layer structure including only the light-emitting layer.
If necessary, an electron injection layer, an electron transport layer, a hole transport layer, a hole injection layer, an electron blocking layer, or a hole element layer may be provided. In this embodiment, the cathode 351 of the EL element is M
Although an example using a gAg electrode is shown, other known materials may be used.

【0168】また、保護電極352としてはアルミニウ
ムを主成分とする導電膜を用いれば良い。保護電極35
2はEL層及び陰極を形成した時とは異なるマスクを用
いて真空蒸着法で形成すれば良い。また、EL層及び陰
極を形成した後で大気解放しないで連続的に形成するこ
とが好ましい。
[0168] As the protective electrode 352, a conductive film containing aluminum as a main component may be used. Protection electrode 35
2 may be formed by a vacuum evaporation method using a mask different from that used when the EL layer and the cathode are formed. After the EL layer and the cathode are formed, they are preferably formed continuously without being released to the atmosphere.

【0169】最後に、窒化珪素膜でなる第2パッシベー
ション膜353を300nmの厚さに形成する。実際に
は保護電極352がEL層を水分等から保護する役割を
果たすが、さらに第2パッシベーション膜353を形成
しておくことで、EL素子の信頼性をさらに高めること
ができる。
Lastly, a second passivation film 353 made of a silicon nitride film is formed to a thickness of 300 nm. Although the protection electrode 352 actually serves to protect the EL layer from moisture and the like, the reliability of the EL element can be further increased by forming the second passivation film 353 further.

【0170】こうして図12(C)に示すような構造の
アクティブマトリクス型EL表示装置が完成する。な
お、実際には、図12(C)まで完成したら、さらに外
気に曝されないように気密性の高い保護フィルム(ラミ
ネートフィルム、紫外線硬化樹脂フィルム等)やセラミ
ックス製シーリングカンなどのハウジング材でパッケー
ジング(封入)することが好ましい。その際、ハウジン
グ材の内部を不活性雰囲気にしたり、内部に吸湿性材料
(例えば酸化バリウム)を配置することでEL層の信頼
性(寿命)を向上させることができる。
Thus, an active matrix EL display device having a structure as shown in FIG. 12C is completed. Actually, when completed up to FIG. 12 (C), packaging with a housing material such as a highly airtight protective film (laminated film, ultraviolet curable resin film, etc.) or a ceramic sealing can so as not to be further exposed to the outside air. (Encapsulation). At this time, the reliability (lifetime) of the EL layer can be improved by setting the inside of the housing material to an inert atmosphere or arranging a hygroscopic material (for example, barium oxide) inside.

【0171】こうして図12(C)に示すような構造の
アクティブマトリクス型EL表示装置が完成する。とこ
ろで、本実施例のアクティブマトリクス型EL表示装置
は、画素部だけでなく駆動回路部にも最適な構造のTF
Tを配置することにより、非常に高い信頼性を示し、動
作特性も向上しうる。
Thus, an active matrix EL display device having a structure as shown in FIG. 12C is completed. By the way, the active matrix EL display device of the present embodiment has a TF having an optimal structure not only for the pixel portion but also for the drive circuit portion.
By arranging T, very high reliability can be exhibited and operating characteristics can be improved.

【0172】まず、極力動作速度を落とさないようにホ
ットキャリア注入を低減させる構造を有するTFTを、
駆動回路を形成するCMOS回路のnチャネル型TFT
205として用いる。なお、ここでいう駆動回路として
は、シフトレジスタ、バッファ、レベルシフタ、サンプ
リング回路(サンプル及びホールド回路)などが含まれ
る。デジタル駆動を行う場合には、D/Aコンバータな
どの信号変換回路も含まれうる。
First, a TFT having a structure in which hot carrier injection is reduced so as not to lower the operation speed as much as possible,
N-channel type TFT of CMOS circuit forming drive circuit
Used as 205. Note that the drive circuit here includes a shift register, a buffer, a level shifter, a sampling circuit (a sample and hold circuit), and the like. When digital driving is performed, a signal conversion circuit such as a D / A converter may be included.

【0173】本実施例の場合、図12(C)に示すよう
に、nチャネル型TFT205の活性層は、ソース領域
355、ドレイン領域356、LDD領域357及びチ
ャネル形成領域358を含み、LDD領域357はゲー
ト絶縁膜311を挟んでゲート電極312と重なってい
る。
In the case of this embodiment, as shown in FIG. 12C, the active layer of the n-channel TFT 205 includes a source region 355, a drain region 356, an LDD region 357, and a channel forming region 358, and the LDD region 357 Overlaps the gate electrode 312 with the gate insulating film 311 interposed therebetween.

【0174】ドレイン領域側のみにLDD領域を形成し
ているのは、動作速度を落とさないための配慮である。
また、このnチャネル型TFT205はオフ電流値をあ
まり気にする必要はなく、それよりも動作速度を重視し
た方が良い。従って、LDD領域357は完全にゲート
電極に重ねてしまい、極力抵抗成分を少なくすることが
望ましい。即ち、いわゆるオフセットはなくした方がよ
い。
The reason why the LDD region is formed only on the drain region side is to avoid lowering the operation speed.
Further, the n-channel TFT 205 does not need to care much about the off-current value, and it is better to emphasize the operation speed. Therefore, it is desirable that the LDD region 357 be completely overlapped with the gate electrode and the resistance component be reduced as much as possible. That is, it is better to eliminate the so-called offset.

【0175】また、CMOS回路のpチャネル型TFT
206は、ホットキャリア注入による劣化が殆ど気にな
らないので、特にLDD領域を設けなくても良い。勿
論、nチャネル型TFT205と同様にLDD領域を設
け、ホットキャリア対策を講じることも可能である。
Also, a p-channel type TFT of a CMOS circuit
In 206, since the deterioration due to hot carrier injection is hardly noticeable, an LDD region need not be particularly provided. Of course, it is also possible to provide an LDD region similarly to the n-channel type TFT 205 and take measures against hot carriers.

【0176】なお、駆動回路の中でもサンプリング回路
は他の回路と比べて少し特殊であり、チャネル形成領域
を双方向に大電流が流れる。即ち、ソース領域とドレイ
ン領域の役割が入れ替わるのである。さらに、オフ電流
値を極力低く抑える必要があり、そういった意味でスイ
ッチング用TFTと電流制御用TFTの中間程度の機能
を有するTFTを配置することが望ましい。
Note that among the driving circuits, the sampling circuit is a little special as compared with other circuits, and a large current flows in both directions in the channel forming region. That is, the roles of the source region and the drain region are switched. In addition, it is necessary to keep the off-current value as low as possible, and in that sense, it is desirable to arrange a TFT having a function approximately between the switching TFT and the current control TFT.

【0177】従って、サンプリング回路を形成するnチ
ャネル型TFTは、図13に示すような構造のTFTを
配置することが望ましい。図13に示すように、LDD
領域901a、901bの一部がゲート絶縁膜902を挟
んでゲート電極903と重なる。この効果は電流制御用
TFT202の説明で述べた通りであり、サンプリング
回路の場合はチャネル形成領域904を挟む形で設ける
点が異なる。
Therefore, it is desirable to arrange a TFT having a structure as shown in FIG. 13 as the n-channel TFT forming the sampling circuit. As shown in FIG.
Part of the regions 901 a and 901 b overlap with the gate electrode 903 with the gate insulating film 902 interposed therebetween. This effect is as described in the description of the current control TFT 202, and is different in that a sampling circuit is provided so as to sandwich the channel formation region 904.

【0178】なお、実際には図12(C)まで完成した
ら、アクティブマトリクス基板と対向基板をシール剤で
接着する。その際、アクティブマトリクス基板と対向基
板に挟まれた密閉空間の内部を不活性雰囲気にしたり、
内部に吸湿性材料(例えば酸化バリウム)を配置すると
内部に含まれるEL層の信頼性(寿命)を向上させるこ
とができる。る。
Note that when the process is completed up to FIG. 12C, the active matrix substrate and the counter substrate are bonded with a sealant. At that time, the inside of the sealed space between the active matrix substrate and the counter substrate is set to an inert atmosphere,
When a hygroscopic material (for example, barium oxide) is disposed inside, the reliability (lifetime) of the EL layer included therein can be improved. You.

【0179】〔実施例3〕次に、本実施例のアクティブ
マトリクス型EL表示装置の構成を図14の斜視図を用
いて説明する。本実施例のアクティブマトリクス型EL
表示装置は、ガラス基板601上に形成された、画素部
602と、ゲート側駆動回路603と、ソース側駆動回
路604で構成される。画素部のスイッチング用TFT
605はnチャネル型TFTであり、ゲート側駆動回路
603に接続されたゲート配線606、ソース側駆動回
路604に接続されたソース配線607の交点に配置さ
れている。また、スイッチング用TFT605のドレイ
ンは電流制御用TFT608のゲートに接続されてい
る。
[Embodiment 3] Next, the structure of an active matrix type EL display device of this embodiment will be described with reference to the perspective view of FIG. Active matrix EL of this embodiment
The display device includes a pixel portion 602, a gate driver circuit 603, and a source driver circuit 604 formed over a glass substrate 601. Pixel switching TFT
Reference numeral 605 denotes an n-channel TFT, which is arranged at the intersection of a gate wiring 606 connected to the gate driver circuit 603 and a source wiring 607 connected to the source driver circuit 604. The drain of the switching TFT 605 is connected to the gate of the current control TFT 608.

【0180】さらに、電流制御用TFT608のソース
側は電源供給線609に接続される。また、電流制御用
TFT608のゲート領域と電源供給線609の間に
は、両者に接続されたコンデンサ615が設けられてい
る。本実施例のような構造では、電源供給線609には
EL駆動電位が与えられている。また、電流制御用TF
T608のドレインにはEL素子610が接続されてい
る。また、このEL素子610の電流制御用TFTに接
続されていない側には、電圧可変器(図示せず)によ
り、外部の環境情報に対応した補正電位が印加される。
The source side of the current controlling TFT 608 is connected to a power supply line 609. Further, a capacitor 615 connected between the gate region of the current controlling TFT 608 and the power supply line 609 is provided. In the structure of this embodiment, the power supply line 609 is supplied with the EL drive potential. The current control TF
The EL element 610 is connected to the drain of T608. In addition, a correction potential corresponding to external environmental information is applied to a side of the EL element 610 that is not connected to the current control TFT by a voltage variable device (not shown).

【0181】そして、外部入出力端子となるFPC61
1には駆動回路まで信号を伝達するための入出力配線
(接続配線)612、613、及び電源供給線609に
接続された入出力配線614が設けられている。
The FPC 61 serving as an external input / output terminal
1 includes input / output wirings (connection wirings) 612 and 613 for transmitting signals to the drive circuit, and input / output wirings 614 connected to the power supply line 609.

【0182】さらに、ハウジング材をも含めた本実施例
のEL表示装置について図15(A)、(B)を用いて
説明する。なお、必要に応じて図14で用いた符号を引
用することにする。
Further, an EL display device of this embodiment including a housing material will be described with reference to FIGS. Note that the reference numerals used in FIG. 14 will be referred to as needed.

【0183】基板1500上には画素部1501、デー
タ信号側駆動回路1502、ゲート信号側駆動回路15
03が形成されている。それぞれの駆動回路からの各種
配線は、入出力配線612〜614を経てFPC611
に至り外部機器へと接続される。
On the substrate 1500, the pixel portion 1501, the data signal side driving circuit 1502, and the gate signal side driving circuit 15
03 is formed. Various wirings from the respective drive circuits are supplied to the FPC 611 via input / output wirings 612 to 614.
And connected to the external device.

【0184】このとき少なくとも画素部、好ましくは駆
動回路及び画素部を囲むようにしてハウジング材150
4を設ける。なお、ハウジング材1504はEL素子の
外寸よりも内寸が大きい凹部を有する形状又はシート形
状であり、接着剤1505によって、基板1500と共
同して密閉空間を形成するようにして基板1500に固
着される。このとき、EL素子は完全に前記密閉空間に
封入された状態となり、外気から完全に遮断される。な
お、ハウジング材1504は複数設けても構わない。
At this time, the housing member 150 is formed so as to surround at least the pixel portion, preferably the drive circuit and the pixel portion.
4 is provided. Note that the housing material 1504 has a shape having a concave portion whose inner size is larger than the outer size of the EL element or a sheet shape, and is fixed to the substrate 1500 by an adhesive 1505 so as to form a closed space together with the substrate 1500. Is done. At this time, the EL element is completely sealed in the closed space, and is completely shut off from the outside air. Note that a plurality of housing members 1504 may be provided.

【0185】また、ハウジング材1504の材質はガラ
ス、ポリマー等の絶縁性物質が好ましい。例えば、非晶
質ガラス(硼硅酸塩ガラス、石英等)、結晶化ガラス、
セラミックスガラス、有機系樹脂(アクリル系樹脂、ス
チレン系樹脂、ポリカーボネート系樹脂、エポキシ系樹
脂等)、シリコン系樹脂が挙げられる。また、セラミッ
クスを用いても良い。また、接着剤1505が絶縁性物
質であるならステンレス合金等の金属材料を用いること
も可能である。
The material of the housing member 1504 is preferably an insulating material such as glass or polymer. For example, amorphous glass (borosilicate glass, quartz, etc.), crystallized glass,
Ceramic glass, organic resin (acrylic resin, styrene resin, polycarbonate resin, epoxy resin, etc.), and silicon resin are exemplified. Further, ceramics may be used. If the adhesive 1505 is an insulating substance, a metal material such as a stainless alloy can be used.

【0186】また、接着剤1505の材質は、エポキシ
系樹脂、アクリレート系樹脂等の接着剤を用いることが
可能である。さらに、熱硬化性樹脂や光硬化性樹脂を接
着剤として用いることもできる。但し、可能な限り酸
素、水分を透過しない材質であることが必要である。
As the material of the adhesive 1505, an adhesive such as an epoxy resin or an acrylate resin can be used. Further, a thermosetting resin or a photocurable resin can be used as the adhesive. However, it is necessary that the material does not transmit oxygen and moisture as much as possible.

【0187】さらに、ハウジング材と基板1500との
間の空隙1506は不活性ガス(アルゴン、ヘリウム、
窒素等)を充填しておくことが望ましい。また、ガスに
限らず不活性液体(パーフルオロアルカンに代表される
の液状フッ素化炭素等)を用いることも可能である。不
活性液体に関しては特開平8−78519号で用いられ
ているような材料で良い。
Further, a space 1506 between the housing material and the substrate 1500 is formed by an inert gas (argon, helium,
Nitrogen or the like). Further, not only gas but also an inert liquid (liquid fluorinated carbon represented by perfluoroalkane or the like) can be used. As the inert liquid, a material such as that used in JP-A-8-78519 may be used.

【0188】また、空隙1506に乾燥剤を設けておく
ことも有効である。乾燥剤としては特開平9−1480
66号公報に記載されているような材料を用いることが
できる。典型的には酸化バリウムを用いれば良い。
It is also effective to provide a desiccant in the space 1506. As a desiccant, JP-A-9-1480
No. 66 can be used. Typically, barium oxide may be used.

【0189】また、図15(B)に示すように、画素部
には個々に孤立したEL素子を有する複数の画素が設け
られ、それらは全て保護電極1507を共通電極として
有している。本実施例では、EL層、陰極(MgAg電
極)及び保護電極を大気解放しないで連続形成すること
が好ましいとしたが、EL層と陰極とを同じマスク材を
用いて形成し、保護電極だけ別のマスク材で形成すれば
図15(B)の構造を実現することができる。
Further, as shown in FIG. 15B, a plurality of pixels having individually isolated EL elements are provided in the pixel portion, and all of them have the protective electrode 1507 as a common electrode. In this embodiment, it is preferable that the EL layer, the cathode (MgAg electrode), and the protection electrode are formed continuously without opening to the atmosphere. However, the EL layer and the cathode are formed using the same mask material, and only the protection electrode is separately formed. 15B, the structure shown in FIG. 15B can be realized.

【0190】このとき、EL層と陰極は画素部のみ設け
ればよく、駆動回路の上に設ける必要はない。勿論、駆
動回路上に設けられていても問題とはならないが、EL
層にアルカリ金属が含まれていることを考慮すると設け
ない方が好ましい。
At this time, the EL layer and the cathode need only be provided in the pixel portion, and need not be provided on the driving circuit. Of course, there is no problem even if it is provided on the drive circuit.
Considering that the layer contains an alkali metal, it is preferable not to provide the layer.

【0191】なお、保護電極1507は1508で示さ
れる領域において、画素電極と同一材料でなる接続配線
1508を介して入出力配線1509に接続される。入
出力配線1509は保護電極1507に所定の電圧(本
実施例では接地電位、具体的には0V)を与えるための
電源供給線であり、異方導電性フィルム1510を介し
てFPC611に電気的に接続される。
The protection electrode 1507 is connected to an input / output wiring 1509 via a connection wiring 1508 made of the same material as the pixel electrode in a region 1508. The input / output wiring 1509 is a power supply line for applying a predetermined voltage (ground potential, specifically, 0 V in this embodiment) to the protection electrode 1507, and is electrically connected to the FPC 611 through the anisotropic conductive film 1510. Connected.

【0192】以上に説明したような図15に示す状態
は、FPC611を外部機器の端子に接続することで画
素部に画像を表示することができる。本明細書中では、
FPCを取り付けることで画像表示が可能な状態となる
物品、すなわちアクティブマトリクス基板と対向基板と
を張り合わせた物品(FPCが取り付けられている状態
を含む)をEL表示装置と定義している。
In the state shown in FIG. 15 described above, an image can be displayed on the pixel portion by connecting the FPC 611 to a terminal of an external device. In this specification,
An article in which an image can be displayed by attaching an FPC, that is, an article in which an active matrix substrate and a counter substrate are attached to each other (including a state in which the FPC is attached) is defined as an EL display device.

【0193】なお、本実施例の構成は、実施例1、2の
いずれの構成とも自由に組み合わせることができる。
The structure of this embodiment can be freely combined with any of the structures of Embodiments 1 and 2.

【0194】〔実施例4〕本実施例は、使用者の生体情
報をCCDで検知し、その使用者の生体情報に応じてE
L素子の発光輝度を調節するという表示システムを有す
るEL表示ディスプレイに関するものであり、図16に
その概略構成図を示す。1601はゴーグル型のEL表
示ディスプレイである。1602−Lおよび1602−
RはEL表示装置L及びEL表示装置Rである。なお本
明細書では、符号の後に(−R)および(−L)といっ
た符号を付けていることがあるが、これらの符号はそれ
ぞれ右眼用、左眼用の構成要素であることを意味する。
1603−Lおよび1603−RはCCD−LおよびC
CD−Rであり、それぞれ使用者の左眼、右眼の像を撮
影し生体情報信号Lおよび生体情報信号Rを検知する。
検知された生体情報信号L及び生体情報信号Rは、CC
D−LおよびCCD−Rによりそれぞれ電気信号L及び
電気信号RとしてA/D変換器1604に入力される。
電気信号L及び電気信号Rは、A/D変換器1604で
デジタルの電気信号L及びデジタルの電気信号Rに変換
された後、CPU1605に入力される。CPUは、入
力されたデジタルの電気信号L及びデジタルの電気信号
Rを使用者の目の充血度に応じた補正信号L及び補正信
号Rに変換する。補正信号L及び補正信号Rは、D/A
変換器に入力されデジタルの補正信号L及び補正信号R
変換される。デジタルの補正信号L及び補正信号Rが電
圧可変器1607に入力されると、電圧可変器1607
は、デジタルの補正信号L及びデジタルの補正信号Rに
応じた補正電位L及び補正電位RをそれぞれのEL素子
に印加する。なお、1608−Lおよび1608−R
は、それぞれ使用者の左眼、右眼である。
[Embodiment 4] In the present embodiment, the biological information of a user is detected by a CCD, and E is detected according to the biological information of the user.
The present invention relates to an EL display having a display system for adjusting light emission luminance of an L element, and FIG. 16 shows a schematic configuration diagram thereof. Reference numeral 1601 denotes a goggle type EL display. 1602-L and 1602-
R is an EL display device L and an EL display device R. In this specification, symbols such as (-R) and (-L) may be added after the symbols, but these symbols mean that they are components for the right eye and the left eye, respectively. .
1603-L and 1603-R are CCD-L and C
The CD-R captures images of the left eye and the right eye of the user and detects the biological information signal L and the biological information signal R, respectively.
The detected biological information signal L and biological information signal R are CC
The electric signal L and the electric signal R are input to the A / D converter 1604 by the D-L and the CCD-R, respectively.
The electric signal L and the electric signal R are converted into a digital electric signal L and a digital electric signal R by an A / D converter 1604, and then input to the CPU 1605. The CPU converts the input digital electric signal L and digital electric signal R into a correction signal L and a correction signal R according to the degree of redness of the eyes of the user. The correction signal L and the correction signal R are D / A
Digital correction signal L and correction signal R input to the converter
Is converted. When the digital correction signal L and the correction signal R are input to the voltage variable device 1607, the voltage variable device 1607
Applies a correction potential L and a correction potential R according to the digital correction signal L and the digital correction signal R to the respective EL elements. Note that 1608-L and 1608-R
Are the left and right eyes of the user, respectively.

【0195】本実施例のゴーグル型EL表示ディスプレ
イは、本実施例で用いたCCDだけでなく、CMOSセ
ンサーを含む使用者の生体情報信号を得て電気信号に変
換するためのセンサーや、音声や音楽などを出力するた
めのスピーカやヘッドホン、画像信号を供給するビデオ
デッキやコンピュータを有してもよい。
The goggle type EL display of the present embodiment is not limited to the CCD used in the present embodiment, but also includes a sensor for obtaining a biological information signal of a user including a CMOS sensor and converting the signal into an electric signal, and a sound or voice signal. A speaker or headphones for outputting music or the like, a video deck or a computer for supplying image signals may be provided.

【0196】図17は、本実施形態のゴーグル型EL表
示ディスプレイの外観図である。
FIG. 17 is an external view of the goggle type EL display of this embodiment.

【0197】ゴーグル型EL表示ディスプレイ1701
は、EL表示装置L(1702−L)、EL表示装置R
(1702−R)、CCD−L(1703−L)、CC
D−R(1703−R)、電圧可変器−L(1704−
L)、電圧可変器−R(1704−R)を有している。
なお、図17には、図示されていないがゴーグル型EL
表示ディスプレイは上記構成に加えてA/D変換器、C
PU及びD/A変換器を有している。
Goggle type EL display 1701
Are the EL display device L (1702-L) and the EL display device R
(1702-R), CCD-L (1703-L), CC
DR (1703-R), voltage changer-L (1704-R)
L) and a voltage variable device-R (1704-R).
Although not shown in FIG. 17, a goggle type EL
The display is an A / D converter, C
It has a PU and a D / A converter.

【0198】なお、使用者の眼を検知するCCD−L
(1703−L)およびCCD−R(1703−R)
は、図17に示される配置に限られることはない。な
お、実施例1に示したような周囲の環境情報を検知する
センサーを新たに設けることも可能である。
A CCD-L for detecting the user's eyes
(1703-L) and CCD-R (1703-R)
Is not limited to the arrangement shown in FIG. In addition, it is also possible to newly provide a sensor for detecting surrounding environment information as shown in the first embodiment.

【0199】ここで、本実施例のゴーグル型EL表示デ
ィスプレイの動作および機能について説明する。図16
を再び参照する。本実施例のゴーグル型EL表示ディス
プレイにおいて、通常の使用時には、外部装置より画像
信号Lおよび画像信号RがEL表示装置1602−Lお
よび1602−Rに供給される。外部装置の例として
は、パーソナルコンピュータ、携帯情報端末やビデオデ
ッキが挙げられる。使用者は、EL表示装置1602−
Lおよび1602−Rに映し出された画像を観察する。
Here, the operation and function of the goggle type EL display of this embodiment will be described. FIG.
Will be referred to again. In the goggle type EL display of the present embodiment, during normal use, an image signal L and an image signal R are supplied from an external device to the EL display devices 1602-L and 1602-R. Examples of the external device include a personal computer, a portable information terminal, and a VCR. The user uses the EL display device 1602-
The images displayed on L and 1602-R are observed.

【0200】本実施例のゴーグル型EL表示ディスプレ
イ1601には、使用者の生体情報として使用者の眼の
像を検知し、これを電気信号として検出するCCD−L
1603−LおよびCCD−R1603−Rが含まれ
る。ここで検出される眼の像に対する電気信号とは、使
用者の眼のうちの黒眼部分を除いた白眼部分のみを選択
し、白眼部分において認識される色の電気信号のことで
ある。CCD−L1603−L及びCCD−R1603
−Rにより検知されるそれぞれの電気信号は、A/D変
換器1604に入力され、アナログの電気信号からデジ
タルの電気信号に変換される。このデジタルの電気信号
は、CPU1605に入力され、補正信号に変換され
る。
The goggle type EL display 1601 of this embodiment has a CCD-L for detecting an image of the user's eye as user's biological information and detecting the image as an electric signal.
1603-L and CCD-R1603-R. The electric signal for the eye image detected here is an electric signal of a color recognized in the white-eye part by selecting only the white-eye part of the user's eyes excluding the black-eye part. CCD-L1603-L and CCD-R1603
Each electric signal detected by -R is input to the A / D converter 1604, and is converted from an analog electric signal to a digital electric signal. This digital electric signal is input to the CPU 1605 and converted into a correction signal.

【0201】CPU1605は、入力されたデジタルの
電気信号において、白眼部分で認識される白色の情報信
号に赤色の情報信号が徐々に含まれてくることで使用者
の目の充血度を検知し、使用者が目の疲労を感じている
かどうかを判断する。さらにCPU1605には、使用
者の目の疲労度に対してEL素子の発光輝度を調節する
比較データが予め設定されているため、使用者の目の疲
労度に対応した発光輝度を制御するための補正信号に変
換される。ここで補正信号は、D/A変換器1606で
アナログの補正信号に変換され電圧可変器1607に入
力される。このアナログの補正信号が、電圧可変器に1
607に入力されると電圧可変器1607がEL素子に
所定の補正電位を印加して、EL素子の発光輝度が制御
される。
The CPU 1605 detects the degree of redness of the eyes of the user by gradually including the red information signal in the white information signal recognized by the white-eye portion in the input digital electric signal, Determine if the user is feeling tired. Further, since comparison data for adjusting the light emission luminance of the EL element with respect to the user's eye fatigue level is preset in the CPU 1605, the CPU 1605 controls the light emission luminance corresponding to the user's eye fatigue degree. It is converted into a correction signal. Here, the correction signal is converted into an analog correction signal by the D / A converter 1606 and input to the voltage variable device 1607. This analog correction signal is sent to the voltage
When the voltage is input to 607, the voltage variable unit 1607 applies a predetermined correction potential to the EL element, and the light emission luminance of the EL element is controlled.

【0202】次に図18に、本実施形態のゴーグル型E
L表示ディスプレイの動作フローチャートを示す。本実
施形態のゴーグル型EL表示ディスプレイは、外部装置
から画像信号がEL表示装置に供給される。このとき使
用者の生体情報信号がCCDにより検知され、CCDに
より検出された電気信号がA/D変換器に入力される。
A/D変換器でデジタル信号に変換された電気信号は、
さらに、CPUにおいて使用者の生体情報を反映させた
補正信号に変換される。補正信号は、D/A変換器にて
アナログの補正信号に変換され電圧可変器に入力され
る。これによりEL素子に補正電位が印加され、EL素
子の輝度調節が行われる。
Next, FIG. 18 shows the goggle type E of this embodiment.
4 shows an operation flowchart of an L display. In the goggle type EL display of the present embodiment, an image signal is supplied from an external device to the EL display. At this time, a biological information signal of the user is detected by the CCD, and an electric signal detected by the CCD is input to the A / D converter.
The electric signal converted into a digital signal by the A / D converter is:
Further, the data is converted into a correction signal reflecting the biological information of the user in the CPU. The correction signal is converted into an analog correction signal by a D / A converter and is input to a voltage variable device. As a result, a correction potential is applied to the EL element, and the luminance of the EL element is adjusted.

【0203】以上の動作が繰り返される。The above operation is repeated.

【0204】なお、使用者の生体情報としては、目の充
血度だけでなく使用者の頭、目、耳、鼻、口といった様
々な部位から、使用者の生体情報を得ることができる。
As the biometric information of the user, the biometric information of the user can be obtained from various parts such as the head, eyes, ears, nose and mouth of the user as well as the degree of redness of the eyes.

【0205】上述したように、使用者の眼の充血度異常
が認識された場合には、その異常に応じてEL表示装置
の発光輝度を弱めることができる。こうすることによっ
て、使用者の身体の異常に対応して目に優しい表示をす
ることができる。
As described above, when an abnormality in the degree of redness of the user's eyes is recognized, the emission luminance of the EL display device can be reduced according to the abnormality. This makes it possible to provide a display that is easy on the eyes in response to the abnormality of the user's body.

【0206】なお、本実施例の構成は、実施例1〜3の
いずれの構成とも自由に組み合わせることができる。
The structure of this embodiment can be freely combined with any of the structures of the first to third embodiments.

【0207】〔実施例5〕次に、実施例1の図8におい
て説明した画素部におけるコンタクト構造に改良を加え
る際の作成方法について図19を用いて説明する。な
お、図19における番号は、図8における番号に対応し
ている。本実施例1の工程に従って、図19(A)に示
すようにEL素子を構成する画素電極(陽極)43が設
けられている状態を得る。
[Embodiment 5] Next, a description will be given, with reference to FIG. 19, of a production method for improving the contact structure in the pixel portion described in FIG. The numbers in FIG. 19 correspond to the numbers in FIG. According to the process of the first embodiment, a state in which the pixel electrode (anode) 43 forming the EL element is provided as shown in FIG.

【0208】次に画素電極上のコンタクト部1900を
アクリルで埋め、図19(B)に示すようにコンタクト
ホール保護部1901を設ける。ここでは、アクリルを
スピンコート法により成膜し、レジストマスクを用いて
露光した後、エッチングを行うことにより図19(B)
に示すようなコンタクトホール保護部1901を形成さ
せる。
Next, the contact portion 1900 on the pixel electrode is filled with acrylic, and a contact hole protection portion 1901 is provided as shown in FIG. Here, an acrylic film is formed by a spin coating method, exposed to light using a resist mask, and then etched, whereby FIG.
Is formed as shown in FIG.

【0209】なお、コンタクトホール保護部1901
は、断面から見て画素電極よりも盛り上がっている部分
(図19(B)のDaに示す部分)の厚さが0.3〜1
μmとなるのが好ましい。コンタクトホール保護部19
01が形成されると、図19(C)に示すようにEL層
45が形成され、さらに陰極46が形成される。EL層
45及び陰極46の作成方法は、実施例1の方法を用い
ればよい。
The contact hole protection section 1901
Has a thickness of 0.3 to 1 at a portion raised from the pixel electrode when viewed from the cross section (a portion indicated by Da in FIG. 19B).
It is preferably μm. Contact hole protection section 19
When 01 is formed, an EL layer 45 is formed as shown in FIG. 19C, and a cathode 46 is further formed. The method of Embodiment 1 may be used as a method for forming the EL layer 45 and the cathode 46.

【0210】また、コンタクトホール保護部1901に
は、有機樹脂が好ましく、ポリイミド、ポリアミド、ア
クリル、BCB(ベンゾシクロブテン)といった材料を
用いると良い。また、これらの有機樹脂を用いる際に
は、粘度を10-3Pa・s〜10-1Pa・sとするとよ
い。
The contact hole protection portion 1901 is preferably made of an organic resin, and is preferably made of a material such as polyimide, polyamide, acrylic, or BCB (benzocyclobutene). When these organic resins are used, the viscosity is preferably 10 −3 Pa · s to 10 −1 Pa · s.

【0211】以上のようにして図19(C)に示す様な
構造とすることで、コンタクトホールの段差部分で、E
L層45が切断された際に生じる画素電極43と陰極4
6間での短絡の問題を解決することができる。
With the structure as shown in FIG. 19C as described above, the E level is reduced at the step of the contact hole.
The pixel electrode 43 and the cathode 4 generated when the L layer 45 is cut
The problem of a short circuit between the wires 6 can be solved.

【0212】なお、本実施例の構成は、実施例1〜4の
いずれの構成とも自由に組み合わせることができる。
The structure of this embodiment can be freely combined with any of the structures of the first to fourth embodiments.

【0213】〔実施例6〕本発明を実施して形成された
EL表示装置は、自発光型であるため液晶表示装置に比
べて明るい場所での視認性に優れ、しかも視野角が広
い。従って、様々な電気器具の表示部として用いること
ができる。例えば、TV放送等を大画面で鑑賞するには
対角30インチ以上(典型的には40インチ以上)のE
Lディスプレイ(EL表示装置を筐体に組み込んだディ
スプレイ)の表示部として本発明のEL表示装置を用い
るとよい。
[Embodiment 6] An EL display device formed according to the present invention is of a self-luminous type, so that it has better visibility in a bright place than a liquid crystal display device, and has a wide viewing angle. Therefore, it can be used as a display portion of various electric appliances. For example, to watch a TV broadcast or the like on a large screen, an E of 30 inches or more (typically, 40 inches or more) of diagonal is used.
The EL display device of the present invention may be used as a display unit of an L display (a display in which an EL display device is incorporated in a housing).

【0214】なお、ELディスプレイには、パソコン用
ディスプレイ、TV放送受信用ディスプレイ、広告表示
用ディスプレイ等の全ての情報表示用ディスプレイが含
まれる。また、その他にも様々な電気器具の表示部とし
て本発明のEL表示装置を用いることができる。
[0214] The EL display includes all displays for displaying information such as a display for a personal computer, a display for receiving a TV broadcast, and a display for displaying an advertisement. In addition, the EL display device of the present invention can be used as a display portion of various electric appliances.

【0215】その様な電気器具としては、ビデオカメ
ラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッド
マウントディスプレイ)、カーナビゲーションシステ
ム、カーオーディオ、ゲーム機器、携帯情報端末(モバ
イルコンピュータ、携帯電話、携帯型ゲーム機または電
子書籍等)、記録媒体を備えた画像再生装置(具体的に
はコンパクトディスク(CD)、レーザーディスク(登
録商標)(LD)又はデジタルビデオディスク(DV
D)等の記録媒体を再生し、その画像を表示しうるディ
スプレイを備えた装置)などが挙げられる。特に、斜め
方向から見ることの多い携帯情報端末は視野角の広さが
重要視されるため、EL表示装置を用いることが望まし
い。それら電気器具の具体例を図20に示す。
Examples of such electric appliances include a video camera, a digital camera, a goggle-type display (head-mounted display), a car navigation system, a car audio, a game machine, and a portable information terminal (mobile computer, portable telephone, portable game machine). Or an image reproducing apparatus provided with a recording medium (specifically, a compact disk (CD), a laser disk (registered trademark) (LD), or a digital video disk (DV)).
D) and the like, a device having a display capable of reproducing a recording medium and displaying its image). In particular, for a portable information terminal that is often viewed from an oblique direction, it is important to use an EL display device because a wide viewing angle is regarded as important. FIG. 20 shows specific examples of these electric appliances.

【0216】図20(A)はELディスプレイであり、
筐体2001、支持台2002、表示部2003等を含
む。本発明は表示部2003に用いることができる。E
Lディスプレイは自発光型であるためバックライトが必
要なく、液晶ディスプレイよりも薄い表示部とすること
ができる。
FIG. 20A shows an EL display.
A housing 2001, a support base 2002, a display portion 2003, and the like are included. The present invention can be used for the display portion 2003. E
Since the L display is a self-luminous type, it does not require a backlight and can be a display portion thinner than a liquid crystal display.

【0217】図20(B)はビデオカメラであり、本体
2101、表示部2102、音声入力部2103、操作
スイッチ2104、バッテリー2105、受像部210
6等を含む。本発明のEL表示装置は表示部2102に
用いることができる。
FIG. 20B shows a video camera, which includes a main body 2101, a display portion 2102, an audio input portion 2103, operation switches 2104, a battery 2105, and an image receiving portion 210.
6 and so on. The EL display device of the present invention can be used for the display portion 2102.

【0218】図20(C)は頭部取り付け型のELディ
スプレイの一部(右片側)であり、本体2201、信号
ケーブル2202、頭部固定バンド2203、表示部2
204、光学系2205、EL表示装置2206等を含
む。本発明はEL表示装置2206に用いることができ
る。
FIG. 20C shows a part (one right side) of the head-mounted EL display, which includes a main body 2201, a signal cable 2202, a head-fixing band 2203, and a display unit 2.
204, an optical system 2205, an EL display device 2206, and the like. The present invention can be used for the EL display device 2206.

【0219】図20(D)は記録媒体を備えた画像再生
装置(具体的にはDVD再生装置)であり、本体230
1、記録媒体(CD、LDまたはDVD等)2302、
操作スイッチ2303、表示部(a)2304、表示部
(b)2305等を含む。表示部(a)は主として画像
情報を表示し、表示部(b)は主として文字情報を表示
するが、本発明のEL表示装置はこれら表示部(a)、
(b)に用いることができる。なお、記録媒体を備えた
画像再生装置には、CD再生装置、ゲーム機器なども含
まれうる。
FIG. 20D shows an image reproducing apparatus (specifically, a DVD reproducing apparatus) provided with a recording medium.
1, a recording medium (CD, LD, DVD, etc.) 2302,
An operation switch 2303, a display portion (a) 2304, a display portion (b) 2305, and the like are included. The display section (a) mainly displays image information, and the display section (b) mainly displays character information. The EL display device of the present invention employs these display sections (a),
It can be used for (b). Note that the image reproducing device provided with the recording medium may include a CD reproducing device, a game machine, and the like.

【0220】図20(E)は携帯型(モバイル)コンピ
ュータであり、本体2401、カメラ部2402、受像
部2403、操作スイッチ2404、表示部2405等
を含む。本発明のEL表示装置は表示部2405に用い
ることができる。
FIG. 20E shows a portable computer, which includes a main body 2401, a camera section 2402, an image receiving section 2403, operation switches 2404, a display section 2405, and the like. The EL display device of the present invention can be used for the display portion 2405.

【0221】なお、将来的にEL材料の発光輝度が高く
なれば、出力した画像情報を含む光をレンズ等で拡大投
影してフロント型若しくはリア型のプロジェクターに用
いることも可能となる。
If the emission luminance of the EL material becomes higher in the future, the light including the output image information can be enlarged and projected by a lens or the like and used for a front-type or rear-type projector.

【0222】また、上記電気器具はインターネットやC
ATV(ケーブルテレビ)などの電子通信回線を通じて
配信された情報を表示することが多くなり、特に動画情
報を表示する機会が増してきている。EL材料の応答速
度は非常に高いため、EL表示装置は動画表示に好まし
いが、画素間の輪郭がぼやけてしまっては動画全体もぼ
けてしまう。従って、画素間の輪郭を明瞭にするという
本発明のEL表示装置を電気器具の表示部として用いる
ことは極めて有効である。
[0222] The above-mentioned electric appliances can be accessed via the Internet or C
Information distributed through an electronic communication line such as an ATV (cable television) is frequently displayed, and in particular, opportunities to display moving image information are increasing. Since the response speed of the EL material is very high, the EL display device is preferable for displaying a moving image. However, if the outline between pixels is blurred, the entire moving image is also blurred. Therefore, it is extremely effective to use the EL display device of the present invention, which makes the outline between pixels clear, as a display portion of an electric appliance.

【0223】また、EL表示装置は発光している部分が
電力を消費するため、発光部分が極力少なくなるように
情報を表示することが望ましい。従って、携帯情報端
末、特に携帯電話やカーオーディオのような文字情報を
主とする表示部にEL表示装置を用いる場合には、非発
光部分を背景として文字情報を発光部分で形成するよう
に駆動することが望ましい。
In the EL display device, since the light emitting portion consumes power, it is desirable to display information so that the light emitting portion is reduced as much as possible. Therefore, when an EL display device is used for a portable information terminal, particularly a display portion mainly for character information such as a mobile phone or a car audio, the character information is driven by a light-emitting portion with a non-light-emitting portion as a background. It is desirable to do.

【0224】ここで図21(A)は携帯電話であり、本
体2601、音声出力部2602、音声入力部260
3、表示部2604、操作スイッチ2605、アンテナ
2606を含む。本発明のEL表示装置は表示部260
4に用いることができる。なお、表示部2604は黒色
の背景に白色の文字を表示することで携帯電話の消費電
力を抑えることができる。
FIG. 21A shows a mobile phone, which includes a main body 2601, an audio output unit 2602, and an audio input unit 260.
3, including a display unit 2604, operation switches 2605, and an antenna 2606. The EL display device of the present invention has a display section 260.
4 can be used. Note that the display portion 2604 can display power of the mobile phone by displaying white characters on a black background.

【0225】また、図21(B)はカーオーディオであ
り、本体2701、表示部2702、操作スイッチ27
03、2704を含む。本発明のEL表示装置は表示部
2702に用いることができる。また、本実施例では車
載用オーディオを示すが、据え置き型のオーディオに用
いても良い。なお、表示部2704は黒色の背景に白色
の文字を表示することで消費電力を抑えられる。これは
オーディオにおいて特に有効である。
FIG. 21B shows a car audio, which includes a main body 2701, a display portion 2702, and an operation switch 27.
03, 2704. The EL display device of the present invention can be used for the display portion 2702. In this embodiment, the in-vehicle audio is shown, but it may be used for a stationary audio. Note that the display portion 2704 can suppress power consumption by displaying white characters on a black background. This is particularly useful for audio.

【0226】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電気器具に用いることが可能であ
る。また、本実施例の電気器具は実施例1〜5の構成を
自由に組み合わせることで得ることができる。
As described above, the applicable range of the present invention is extremely wide, and the present invention can be used for electric appliances in various fields. Further, the electric appliance of this embodiment can be obtained by freely combining the configurations of Embodiments 1 to 5.

【発明の効果】本発明の情報対応型EL表示システムに
よると、CCDなどのセンサーによって得られた周囲の
環境情報や使用者の生体情報に基づいてEL表示装置の
発光輝度を調節することが可能である。こうすることに
よって、EL素子の必要以上の発光輝度を押さえたり、
多くの電流が流れることによるEL素子の劣化を押さえ
たり、使用者の目の異常に対応して発光輝度を押さえた
目に優しい表示が可能となる。
According to the information-ready EL display system of the present invention, it is possible to adjust the emission luminance of the EL display device based on the surrounding environment information and the biological information of the user obtained by a sensor such as a CCD. It is. By doing so, it is possible to suppress the emission luminance of the EL element more than necessary,
This makes it possible to suppress the deterioration of the EL element due to the flow of a large amount of current, and to provide an eye-friendly display in which the light emission luminance is suppressed in response to the abnormality of the user's eyes.

【図面の簡単な説明】[Brief description of the drawings]

【図1】情報対応型EL表示システムの構成を示す図。FIG. 1 is a diagram showing a configuration of an information-enabled EL display system.

【図2】EL表示装置の構成を示す図。FIG. 2 illustrates a structure of an EL display device.

【図3】時分割階調方式の動作を示す図。FIG. 3 is a diagram showing an operation of a time division gray scale method.

【図4】EL表示装置の断面構造を示す図。FIG. 4 is a diagram showing a cross-sectional structure of an EL display device.

【図5】環境情報対応型EL表示システムの構成図。FIG. 5 is a configuration diagram of an environment information-compatible EL display system.

【図6】環境情報対応型EL表示システムの外観図。FIG. 6 is an external view of an environment information-compatible EL display system.

【図7】環境情報対応型EL表示システムの動作フロ
ー。
FIG. 7 is an operation flow of an environment-information-compatible EL display system.

【図8】EL表示装置の画素部の断面構造を示す図。FIG. 8 illustrates a cross-sectional structure of a pixel portion of an EL display device.

【図9】EL表示装置のパネル全体の上面図。FIG. 9 is a top view of the entire panel of the EL display device.

【図10】EL表示装置の作製工程を示す図。FIG. 10 illustrates a manufacturing process of an EL display device.

【図11】EL表示装置の作製工程を示す図。FIG. 11 illustrates a manufacturing process of an EL display device.

【図12】EL表示装置の作製工程を示す図。FIG. 12 illustrates a manufacturing process of an EL display device.

【図13】EL表示装置のサンプリング回路の構造を示
す図。
FIG. 13 illustrates a structure of a sampling circuit of an EL display device.

【図14】EL表示装置の外観を示す図。FIG. 14 illustrates an appearance of an EL display device.

【図15】EL表示装置の外観を示す図。FIG. 15 illustrates an appearance of an EL display device.

【図16】生体情報対応型EL表示システムの構成図。FIG. 16 is a configuration diagram of a biological information-compatible EL display system.

【図17】生体情報対応型EL表示システムの外観図。FIG. 17 is an external view of a biological information compatible EL display system.

【図18】生体情報対応型EL表示システムの動作フロ
ー。
FIG. 18 is an operation flow of the biological information-compatible EL display system.

【図19】EL表示装置の画素部の断面構造を示す図。FIG. 19 illustrates a cross-sectional structure of a pixel portion of an EL display device.

【図20】電気器具の具体例を示す図。FIG. 20 illustrates a specific example of an electric appliance.

【図21】電気器具の具体例を示す図。FIG. 21 illustrates a specific example of an electric appliance.

フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05B 33/14 H05B 33/14 A Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat II (Reference) H05B 33/14 H05B 33/14 A

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】周囲の情報に応じて発光装置の発光輝度を
制御することを特徴とする表示システム。
1. A display system, wherein the light emission luminance of a light emitting device is controlled in accordance with surrounding information.
【請求項2】発光装置と、情報信号を検知するセンサー
と、前記センサーから入力される電気信号を補正信号に
変換するCPUと、前記補正信号により補正電位を制御
する電圧可変器とを含むことを特徴とする表示システ
ム。
2. A light emitting device, comprising: a sensor for detecting an information signal; a CPU for converting an electric signal input from the sensor into a correction signal; and a voltage variable unit for controlling a correction potential by the correction signal. A display system characterized by the following.
【請求項3】請求項2において、前記発光装置と、前記
センサーと、前記CPUと、前記電圧可変器が、同一基
板上に形成されることを特徴とする表示システム。
3. The display system according to claim 2, wherein the light emitting device, the sensor, the CPU, and the voltage variable device are formed on a same substrate.
【請求項4】EL素子の一方の電極は、電流制御用TF
Tに電気的に接続され、前記EL素子の他方の電極は、
周囲の情報に応じて電位が制御されることを特徴とする
表示システム。
4. One electrode of the EL element is a current control TF.
T, and the other electrode of the EL element is
A display system, wherein a potential is controlled according to surrounding information.
【請求項5】請求項1乃至請求項4のいずれか一におい
て、前記表示システムにより発光装置の輝度を制御する
ことを特徴とする電気器具。
5. The electric appliance according to claim 1, wherein the luminance of the light emitting device is controlled by the display system.
【請求項6】請求項1乃至請求項5のいずれか一に記載
の表示システムを用いたことを特徴とする電気器具。
6. An electric appliance using the display system according to any one of claims 1 to 5.
JP2001009174A 2000-01-17 2001-01-17 Electric appliance Expired - Fee Related JP4801260B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001009174A JP4801260B2 (en) 2000-01-17 2001-01-17 Electric appliance

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000008419 2000-01-17
JP2000-8419 2000-01-17
JP2000008419 2000-01-17
JP2001009174A JP4801260B2 (en) 2000-01-17 2001-01-17 Electric appliance

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011114908A Division JP5412469B2 (en) 2000-01-17 2011-05-23 Light emitting device and electric appliance

Publications (3)

Publication Number Publication Date
JP2001272968A true JP2001272968A (en) 2001-10-05
JP2001272968A5 JP2001272968A5 (en) 2008-02-07
JP4801260B2 JP4801260B2 (en) 2011-10-26

Family

ID=26583667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001009174A Expired - Fee Related JP4801260B2 (en) 2000-01-17 2001-01-17 Electric appliance

Country Status (1)

Country Link
JP (1) JP4801260B2 (en)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133068A (en) * 2001-10-25 2003-05-09 Nec Corp Method for manufacturing luminescent display device and device for manufacturing luminescent display device by applying it
JP2006106672A (en) * 2004-05-25 2006-04-20 Victor Co Of Japan Ltd Display apparatus
JP2006106670A (en) * 2004-05-25 2006-04-20 Victor Co Of Japan Ltd Display apparatus
US7245297B2 (en) 2004-05-22 2007-07-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US7304654B2 (en) 2001-12-28 2007-12-04 Sanyo Electric Co., Ltd. Organic EL display luminance control method and luminance control circuit
JP2008146093A (en) * 2008-01-16 2008-06-26 Matsushita Electric Ind Co Ltd El display panel and display device using the same, and method of driving the same
US7482629B2 (en) 2004-05-21 2009-01-27 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US7598927B2 (en) 2003-08-22 2009-10-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, driving support system, and helmet
US7772756B2 (en) 2003-08-01 2010-08-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device including a dual emission panel
JP2011237805A (en) * 2000-01-17 2011-11-24 Semiconductor Energy Lab Co Ltd Electronic apparatus
US8421715B2 (en) 2004-05-21 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method thereof and electronic appliance
US9076383B2 (en) 2002-05-15 2015-07-07 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2016152230A (en) * 2015-02-16 2016-08-22 エバーディスプレイ オプトロニクス(シャンハイ) リミテッド Organic light emission diode display and manufacturing method for the same
JP2019133168A (en) * 2001-10-30 2019-08-08 株式会社半導体エネルギー研究所 Semiconductor device
US10891894B2 (en) 2001-10-30 2021-01-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07122361A (en) * 1993-10-22 1995-05-12 Mitsubishi Chem Corp Oraganic field emission element and organic field emission panel
WO1998036406A1 (en) * 1997-02-17 1998-08-20 Seiko Epson Corporation Current-driven emissive display device and method for manufacturing the same
WO1998040871A1 (en) * 1997-03-12 1998-09-17 Seiko Epson Corporation Pixel circuit, display device and electronic equipment having current-driven light-emitting device
JPH10319910A (en) * 1997-05-15 1998-12-04 Tdk Corp Driving device for organic display device
JPH11311972A (en) * 1998-04-28 1999-11-09 Nippon Seiki Kk Display device
JP2001092412A (en) * 1999-09-17 2001-04-06 Pioneer Electronic Corp Active matrix type display device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07122361A (en) * 1993-10-22 1995-05-12 Mitsubishi Chem Corp Oraganic field emission element and organic field emission panel
WO1998036406A1 (en) * 1997-02-17 1998-08-20 Seiko Epson Corporation Current-driven emissive display device and method for manufacturing the same
WO1998040871A1 (en) * 1997-03-12 1998-09-17 Seiko Epson Corporation Pixel circuit, display device and electronic equipment having current-driven light-emitting device
JPH10319910A (en) * 1997-05-15 1998-12-04 Tdk Corp Driving device for organic display device
JPH11311972A (en) * 1998-04-28 1999-11-09 Nippon Seiki Kk Display device
JP2001092412A (en) * 1999-09-17 2001-04-06 Pioneer Electronic Corp Active matrix type display device

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011237805A (en) * 2000-01-17 2011-11-24 Semiconductor Energy Lab Co Ltd Electronic apparatus
US10522076B2 (en) 2000-01-17 2019-12-31 Semiconductor Energy Laboratory Co., Ltd. Display system and electrical appliance
US10467961B2 (en) 2000-01-17 2019-11-05 Semiconductor Energy Laboratory Co., Ltd. Display system and electrical appliance
US9368089B2 (en) 2000-01-17 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Display system and electrical appliance
US9087476B2 (en) 2000-01-17 2015-07-21 Semiconductor Energy Laboratory Co., Ltd. Display system and electrical appliance
US8743028B2 (en) 2000-01-17 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Display system and electrical appliance
JP2003133068A (en) * 2001-10-25 2003-05-09 Nec Corp Method for manufacturing luminescent display device and device for manufacturing luminescent display device by applying it
US7393554B2 (en) 2001-10-25 2008-07-01 Samsung Sdi Co., Ltd. Method and apparatus for manufacturing flexible-type luminescent device
JP2019133168A (en) * 2001-10-30 2019-08-08 株式会社半導体エネルギー研究所 Semiconductor device
US10891894B2 (en) 2001-10-30 2021-01-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US11011108B2 (en) 2001-10-30 2021-05-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US10991299B2 (en) 2001-10-30 2021-04-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP2020060780A (en) * 2001-10-30 2020-04-16 株式会社半導体エネルギー研究所 Light-emitting device
JP2019148821A (en) * 2001-10-30 2019-09-05 株式会社半導体エネルギー研究所 Semiconductor device
US7304654B2 (en) 2001-12-28 2007-12-04 Sanyo Electric Co., Ltd. Organic EL display luminance control method and luminance control circuit
US9076383B2 (en) 2002-05-15 2015-07-07 Semiconductor Energy Laboratory Co., Ltd. Display device
US8796911B2 (en) 2003-08-01 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device including a dual emission panel
US7772756B2 (en) 2003-08-01 2010-08-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device including a dual emission panel
US8310142B2 (en) 2003-08-01 2012-11-13 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device including a dual emission panel
US8791878B2 (en) 2003-08-22 2014-07-29 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, driving support system, and helmet
US8456382B2 (en) 2003-08-22 2013-06-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, driving support system, and helmet
US7598927B2 (en) 2003-08-22 2009-10-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, driving support system, and helmet
US8421715B2 (en) 2004-05-21 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method thereof and electronic appliance
US7482629B2 (en) 2004-05-21 2009-01-27 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US7834355B2 (en) 2004-05-21 2010-11-16 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US7245297B2 (en) 2004-05-22 2007-07-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US8111215B2 (en) 2004-05-22 2012-02-07 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP2006106670A (en) * 2004-05-25 2006-04-20 Victor Co Of Japan Ltd Display apparatus
JP2006106672A (en) * 2004-05-25 2006-04-20 Victor Co Of Japan Ltd Display apparatus
JP2008146093A (en) * 2008-01-16 2008-06-26 Matsushita Electric Ind Co Ltd El display panel and display device using the same, and method of driving the same
KR101799306B1 (en) 2015-02-16 2017-12-20 에버디스플레이 옵트로닉스 (상하이) 리미티드 OLED display and its manufacturing method
JP2016152230A (en) * 2015-02-16 2016-08-22 エバーディスプレイ オプトロニクス(シャンハイ) リミテッド Organic light emission diode display and manufacturing method for the same

Also Published As

Publication number Publication date
JP4801260B2 (en) 2011-10-26

Similar Documents

Publication Publication Date Title
JP6534487B2 (en) Electronics
JP4620140B2 (en) Display device
US6872973B1 (en) Electro-optical device
JP4145495B2 (en) Display device, computer, video camera, digital camera, goggle type display, navigation system, sound playback device, game machine, portable information terminal, and image playback device
JP2001159878A (en) El display device and electronic apparatus
JP4801260B2 (en) Electric appliance

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071217

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110805

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees