JP2001251244A - 伝送装置及び光伝送システム - Google Patents
伝送装置及び光伝送システムInfo
- Publication number
- JP2001251244A JP2001251244A JP2000057391A JP2000057391A JP2001251244A JP 2001251244 A JP2001251244 A JP 2001251244A JP 2000057391 A JP2000057391 A JP 2000057391A JP 2000057391 A JP2000057391 A JP 2000057391A JP 2001251244 A JP2001251244 A JP 2001251244A
- Authority
- JP
- Japan
- Prior art keywords
- optical
- circuit
- transmission
- transmission system
- transmission device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】
【課題】 光による信号処理を行い高速伝送が可能な伝
送装置および光伝送システムを提供すること。 【解決手段】 光ファイバで接続された高速光伝送シス
テムを構成し、送信側には、光信号送信回路１０、誤り
訂正回路として働く光冗長ビット送信回路２０、光冗長
ビット生成回路３０及び光ＭＵＸ４０を設け、受信側に
も誤り訂正回路としての光冗長ビット受信回路７０と共
に、光信号受信回路６０、光冗長ビット処理回路８０及
び光ＭＵＸ５０を設ける。誤り訂正回路は、例えば、光
多重回路(８：１／４：１光多重回路)／分離回路(１：
８／１：４光分離回路)、光分岐回路、光排他的論理和
回路(ＥＸＯＲ回路)、光論理積回路(ＡＮＤ回路)、光否
定的論理積回路(ＮＡＮＤ回路)により構成する。これに
より伝送路で発生した符号誤りを自動検出し訂正できる
光伝送システムを構築する。
送装置および光伝送システムを提供すること。 【解決手段】 光ファイバで接続された高速光伝送シス
テムを構成し、送信側には、光信号送信回路１０、誤り
訂正回路として働く光冗長ビット送信回路２０、光冗長
ビット生成回路３０及び光ＭＵＸ４０を設け、受信側に
も誤り訂正回路としての光冗長ビット受信回路７０と共
に、光信号受信回路６０、光冗長ビット処理回路８０及
び光ＭＵＸ５０を設ける。誤り訂正回路は、例えば、光
多重回路(８：１／４：１光多重回路)／分離回路(１：
８／１：４光分離回路)、光分岐回路、光排他的論理和
回路(ＥＸＯＲ回路)、光論理積回路(ＡＮＤ回路)、光否
定的論理積回路(ＮＡＮＤ回路)により構成する。これに
より伝送路で発生した符号誤りを自動検出し訂正できる
光伝送システムを構築する。
Description
【０００１】
【発明の属する技術分野】本発明は超高速信号を高品質
で伝送する光伝送システムに関する。
で伝送する光伝送システムに関する。
【０００２】
【従来の技術】近年、伝送技術においては、電気信号に
よる伝送に代わって光伝送が盛んに利用され、光伝送を
応用したシステムでは、データトラフィック、特にイン
ターネットのＩＰ（Internet Protocol）トラフィック
は急激に増加しており、その需要は半年で二倍ともいわ
れている。このような状況のもとで、将来の伝送システ
ムにはＴbit／ｓを越えるような伝送容量が必要とな
る。このような莫大な伝送容量を実現するためには、光
ファイバの広帯域性を積極的に利用し波長によってチャ
ネル多重するＷＤＭ（Wavelength Division Multiplexi
ng）という技術と、光チャネルの１ビットのパルス幅を
短くして時間領域で多重するＴＤＭ（Time Division Mu
ltiplexing）という技術を併用しなければならない。ど
ちらか一方の技術だけを追求しても上記の伝送容量は困
難であり、両者の技術の併用が重要である。
よる伝送に代わって光伝送が盛んに利用され、光伝送を
応用したシステムでは、データトラフィック、特にイン
ターネットのＩＰ（Internet Protocol）トラフィック
は急激に増加しており、その需要は半年で二倍ともいわ
れている。このような状況のもとで、将来の伝送システ
ムにはＴbit／ｓを越えるような伝送容量が必要とな
る。このような莫大な伝送容量を実現するためには、光
ファイバの広帯域性を積極的に利用し波長によってチャ
ネル多重するＷＤＭ（Wavelength Division Multiplexi
ng）という技術と、光チャネルの１ビットのパルス幅を
短くして時間領域で多重するＴＤＭ（Time Division Mu
ltiplexing）という技術を併用しなければならない。ど
ちらか一方の技術だけを追求しても上記の伝送容量は困
難であり、両者の技術の併用が重要である。
【０００３】ＷＤＭのチャネル間隔を狭めていくか、あ
るいはＴＤＭによりチャネルのビットレートを上げてい
くというどちらの方法においても、伝送容量の拡大に伴
い、従来高品質であると考えられてきた光伝送の品質は
その限界が見え始めている。例えばＷＤＭチャネル間隔
を狭めると、自己位相変調（ＳＰＭ）や相互位相変調
（ＸＰＭ）によって光ファイバ伝搬中にスペクトルが広
がり、隣接するチャネルにクロストークを引き起こす。
あるいはまた、光ファイバのゼロ分散波長の近傍では四
光波混合の効果により、チャネル間隔の二乗に逆比例し
てコヒーレントなクロストークを引き起こす。一方、Ｔ
ＤＭにより各チャネルのビットレートを上げていくと、
ビットレートの２乗に比例して波長分散の効果によりパ
ルスが広がり波形劣化を引き起こす。またファイバコア
のわずかな楕円率はファイバに二つの主軸を生じさせ、
これらの主軸における伝搬速度の違いにより、やはり波
形劣化を生じさせる（即ち、偏波分散の効果）。さら
に、どちらの技術にも光アンプは必要不可欠であるが、
光アンプの自然放出雑音はアンプの接続ごとに累積して
いき、ある条件のもとではビット誤りにフロア特性を生
じさせることになる。
るいはＴＤＭによりチャネルのビットレートを上げてい
くというどちらの方法においても、伝送容量の拡大に伴
い、従来高品質であると考えられてきた光伝送の品質は
その限界が見え始めている。例えばＷＤＭチャネル間隔
を狭めると、自己位相変調（ＳＰＭ）や相互位相変調
（ＸＰＭ）によって光ファイバ伝搬中にスペクトルが広
がり、隣接するチャネルにクロストークを引き起こす。
あるいはまた、光ファイバのゼロ分散波長の近傍では四
光波混合の効果により、チャネル間隔の二乗に逆比例し
てコヒーレントなクロストークを引き起こす。一方、Ｔ
ＤＭにより各チャネルのビットレートを上げていくと、
ビットレートの２乗に比例して波長分散の効果によりパ
ルスが広がり波形劣化を引き起こす。またファイバコア
のわずかな楕円率はファイバに二つの主軸を生じさせ、
これらの主軸における伝搬速度の違いにより、やはり波
形劣化を生じさせる（即ち、偏波分散の効果）。さら
に、どちらの技術にも光アンプは必要不可欠であるが、
光アンプの自然放出雑音はアンプの接続ごとに累積して
いき、ある条件のもとではビット誤りにフロア特性を生
じさせることになる。
【０００４】このような限界を打破すべく、誤り訂正符
号（ＦＥＣ）の光伝送システムへの適用が活発に研究さ
れている。ＦＥＣは伝送路上の誤りの原因に関係なく品
質の劣化を改善するものである。したがって、アナログ
の回路（例えば補償回路）が劣化原因分だけ必要という
わけではなく、ディジタル回路が一種類で済むなどの効
果がある（但し、ＦＥＣの効果は誤りの統計的性質にの
み依存する）。
号（ＦＥＣ）の光伝送システムへの適用が活発に研究さ
れている。ＦＥＣは伝送路上の誤りの原因に関係なく品
質の劣化を改善するものである。したがって、アナログ
の回路（例えば補償回路）が劣化原因分だけ必要という
わけではなく、ディジタル回路が一種類で済むなどの効
果がある（但し、ＦＥＣの効果は誤りの統計的性質にの
み依存する）。
【０００５】光伝送システムにおけるＦＥＣには、次の
ような［文献１］〜［文献３］にいくつかの提案がされ
ている。 ［文献１］： ITU-TG.975;“Forward error correctio
n in submarine systems”Geneva,(1996)。
ような［文献１］〜［文献３］にいくつかの提案がされ
ている。 ［文献１］： ITU-TG.975;“Forward error correctio
n in submarine systems”Geneva,(1996)。
【０００６】［文献２］： M. Tomizawa et al.,“For
ward error correcting codes in synchronous fiber o
ptic transmission systems”,J. Lightwave Technol.,
Vol.15,No.1,pp43-52 (1997)。
ward error correcting codes in synchronous fiber o
ptic transmission systems”,J. Lightwave Technol.,
Vol.15,No.1,pp43-52 (1997)。
【０００７】［文献３］： 特開平１１−３２００８号
公報：光伝送装置 富沢他。
公報：光伝送装置 富沢他。
【０００８】［文献１］には、海底の光伝送システムで
適用されている符号があり、海底独自のフレームフォー
マットを有していることが示されている。［文献２］に
は、陸上系システムでの符号があることが示され、ＳＤ
Ｈ（Synchronous Digital Hierarchy）という国際標準
フォーマットの未使用ＯＨ領域を積極的に活用するもの
である。また［文献３］には、ＳＤＨに準拠しながら冗
長ビットを別波長で伝送するという提案が示されてい
る。
適用されている符号があり、海底独自のフレームフォー
マットを有していることが示されている。［文献２］に
は、陸上系システムでの符号があることが示され、ＳＤ
Ｈ（Synchronous Digital Hierarchy）という国際標準
フォーマットの未使用ＯＨ領域を積極的に活用するもの
である。また［文献３］には、ＳＤＨに準拠しながら冗
長ビットを別波長で伝送するという提案が示されてい
る。
【０００９】図１４に示す従来技術の伝送装置のシステ
ム構成によれば、送信側と受信側にはそれぞれ、伝送路
で発生した符合誤りを自動的に検出して電気的に処理す
る誤り訂正回路（即ち誤り訂正符号回路（ＦＥＣ））が
設けられている。送信側の誤り訂正回路は、電気信号の
冗長ビットを送信する電気冗長ビット送信回路２であ
り、電気信号の冗長ビットを生成する電気冗長ビット生
成回路３から電気信号送信回路１を介して、正しく訂正
された電気信号が光信号に変換され光ＭＵＸ４から送信
される。
ム構成によれば、送信側と受信側にはそれぞれ、伝送路
で発生した符合誤りを自動的に検出して電気的に処理す
る誤り訂正回路（即ち誤り訂正符号回路（ＦＥＣ））が
設けられている。送信側の誤り訂正回路は、電気信号の
冗長ビットを送信する電気冗長ビット送信回路２であ
り、電気信号の冗長ビットを生成する電気冗長ビット生
成回路３から電気信号送信回路１を介して、正しく訂正
された電気信号が光信号に変換され光ＭＵＸ４から送信
される。
【００１０】一方、光ＭＵＸ５を介して受信した光信号
はふたたび電気信号に変換され、受信側の誤り訂正回路
にて符合誤りが自動的に訂正される。この受信側の誤り
訂正回路は、電気信号の冗長ビットを受信する電気冗長
ビット受信回路７であり、信号は電気信号受信回路６を
介して、電気信号の冗長ビットを処理する電気冗長ビッ
ト処理回路８に供給され、正しい状態になる。
はふたたび電気信号に変換され、受信側の誤り訂正回路
にて符合誤りが自動的に訂正される。この受信側の誤り
訂正回路は、電気信号の冗長ビットを受信する電気冗長
ビット受信回路７であり、信号は電気信号受信回路６を
介して、電気信号の冗長ビットを処理する電気冗長ビッ
ト処理回路８に供給され、正しい状態になる。
【００１１】
【発明が解決しようとする課題】上述の如く、電気信号
処理を介した伝送によりある程度の速度までは通信が可
能となる。しかしながら、チャネル当たりのビットレー
トが上昇し、８０Ｇbit／ｓ程度になると、電気による
信号処理は実現困難である。上述の如く従来のＦＥＣ回
路は電気処理を前提としており、せいぜい数Ｇbit／ｓ
が限界である。現在１０Ｇbit／ｓ程度の伝送速度で実
現されているＦＥＣでは低速（数１０Ｍbit／ｓ）にま
でばらしてＴＴＬレベルで処理されているのがほとんど
であるが、１００Ｇbit／ｓクラスの信号をこのレベル
までばらすのは装置構成上高コスト手成る。文献［３］
は最もボトルネックとなっているメモリとＣＰＵを除い
たという点で効果的であるが、それでも必要となる回
路、すなわち排他的論理和回路やパターン認識回路の電
気回路動作は１００Ｇbit／ｓ程度では不可能である。
処理を介した伝送によりある程度の速度までは通信が可
能となる。しかしながら、チャネル当たりのビットレー
トが上昇し、８０Ｇbit／ｓ程度になると、電気による
信号処理は実現困難である。上述の如く従来のＦＥＣ回
路は電気処理を前提としており、せいぜい数Ｇbit／ｓ
が限界である。現在１０Ｇbit／ｓ程度の伝送速度で実
現されているＦＥＣでは低速（数１０Ｍbit／ｓ）にま
でばらしてＴＴＬレベルで処理されているのがほとんど
であるが、１００Ｇbit／ｓクラスの信号をこのレベル
までばらすのは装置構成上高コスト手成る。文献［３］
は最もボトルネックとなっているメモリとＣＰＵを除い
たという点で効果的であるが、それでも必要となる回
路、すなわち排他的論理和回路やパターン認識回路の電
気回路動作は１００Ｇbit／ｓ程度では不可能である。
【００１２】そこで本発明の目的は、光による信号処理
を行い高速伝送が可能な伝送装置および光伝送システム
を提供することにある。
を行い高速伝送が可能な伝送装置および光伝送システム
を提供することにある。
【００１３】
【課題を解決するための手段】上記課題を解決し目的を
達成するため、本発明では次のような手段を講じてい
る。本発明は、上記［文献３］に開示のアーキテクチャ
を踏襲しながら、いわゆる「全光処理」あるいは「光−
電気−光処理」を前提としたＦＥＣとそれを有する伝送
システムを実現しようとするものである。このため本発
明では、伝送装置が光ファイバで接続された高速光伝送
システムにおいて、この伝送装置が、伝送路で発生した
符号誤りを自動的に検出し訂正する誤り訂正回路を備
え、この誤り訂正回路は、光多重／分離回路と、光分岐
回路と、光排他的論理和回路と、光論理積回路と、光否
定的論理積回路とによって構成されるような特徴の伝送
装置及び光伝送システムを提案する。
達成するため、本発明では次のような手段を講じてい
る。本発明は、上記［文献３］に開示のアーキテクチャ
を踏襲しながら、いわゆる「全光処理」あるいは「光−
電気−光処理」を前提としたＦＥＣとそれを有する伝送
システムを実現しようとするものである。このため本発
明では、伝送装置が光ファイバで接続された高速光伝送
システムにおいて、この伝送装置が、伝送路で発生した
符号誤りを自動的に検出し訂正する誤り訂正回路を備
え、この誤り訂正回路は、光多重／分離回路と、光分岐
回路と、光排他的論理和回路と、光論理積回路と、光否
定的論理積回路とによって構成されるような特徴の伝送
装置及び光伝送システムを提案する。
【００１４】
【発明の実施の形態】以下に、複数の実施形態を挙げて
本発明の要旨について詳しく説明する。 （第１実施形態）図１に本発明の伝送装置のシステム構
成を示している。この伝送装置のシステム構成では、送
信側と受信側にそれぞれ、伝送路で発生した符合誤りを
自動的に検出して光のままで処理する誤り訂正回路（Ｆ
ＥＣ）が設けられている。
本発明の要旨について詳しく説明する。 （第１実施形態）図１に本発明の伝送装置のシステム構
成を示している。この伝送装置のシステム構成では、送
信側と受信側にそれぞれ、伝送路で発生した符合誤りを
自動的に検出して光のままで処理する誤り訂正回路（Ｆ
ＥＣ）が設けられている。
【００１５】送信側には、光信号送信回路１０と、上記
の誤り訂正回路として働き光信号の冗長ビットを送信す
る光冗長ビット送信回路２０と、光信号の冗長ビットを
生成する光冗長ビット生成回路３０が設けられている。
そして、正しく訂正された光信号はそのまま変換されず
に光ＭＵＸ４０からネットワークへ送信される。一方、
光ＭＵＸ５０を介して受信した光信号は、受信側の誤り
訂正回路にて符合誤りが自動的に訂正される。受信側に
は、この受信側の誤り訂正回路として働き光信号の冗長
ビットを受信する光冗長ビット受信回路７０と、光信号
受信回路６０と、光信号の冗長ビットを処理する光冗長
ビット処理回路８０が設けられている。よって、図中の
各回路ブロックが光処理あるいは光−電気−光処理であ
る点で、従来装置（図１４参照）とは異なることがわか
る。
の誤り訂正回路として働き光信号の冗長ビットを送信す
る光冗長ビット送信回路２０と、光信号の冗長ビットを
生成する光冗長ビット生成回路３０が設けられている。
そして、正しく訂正された光信号はそのまま変換されず
に光ＭＵＸ４０からネットワークへ送信される。一方、
光ＭＵＸ５０を介して受信した光信号は、受信側の誤り
訂正回路にて符合誤りが自動的に訂正される。受信側に
は、この受信側の誤り訂正回路として働き光信号の冗長
ビットを受信する光冗長ビット受信回路７０と、光信号
受信回路６０と、光信号の冗長ビットを処理する光冗長
ビット処理回路８０が設けられている。よって、図中の
各回路ブロックが光処理あるいは光−電気−光処理であ
る点で、従来装置（図１４参照）とは異なることがわか
る。
【００１６】本発明の伝送装置の構成要素を詳しく説明
するため、図２には光信号送信回路の構成を示し、図３
には光冗長ビット送信回路の構成を示す。図２の如く光
信号送信回路１０は、８：１光多重回路１１と、積分器
（ＮＯＴ回路）１２から成り、前述の光冗長ビット生成
回路３０からの光信号を光ＭＵＸ４０へ送信するように
構成されている。また、図３の如く光冗長ビット送信回
路２０は、４：１光多重回路２１と、積分器（ＮＯＴ回
路）２２から成り、前述の光冗長ビット生成回路３０か
らの光信号を光ＭＵＸ４０へ送信するように構成されて
いる。
するため、図２には光信号送信回路の構成を示し、図３
には光冗長ビット送信回路の構成を示す。図２の如く光
信号送信回路１０は、８：１光多重回路１１と、積分器
（ＮＯＴ回路）１２から成り、前述の光冗長ビット生成
回路３０からの光信号を光ＭＵＸ４０へ送信するように
構成されている。また、図３の如く光冗長ビット送信回
路２０は、４：１光多重回路２１と、積分器（ＮＯＴ回
路）２２から成り、前述の光冗長ビット生成回路３０か
らの光信号を光ＭＵＸ４０へ送信するように構成されて
いる。
【００１７】光信号送信回路１０を構成する８：１多重
回路１１は光多重化回路である。光多重化はＯＴＤＭ
（Optical Time Division Multiplexing）でもよいし、
ＷＤＭでもよい。光冗長ビット送信回路２０の４：１光
多重化回路２１も同様である。特に光冗長ビット生成回
路３０の内部において、光分岐回路部と光ＥＸＯＲ回路
部がともに光処理あるいは光−電気−光処理で行われて
おり、１００Ｇbit／ｓクラスでも動作可能である。
回路１１は光多重化回路である。光多重化はＯＴＤＭ
（Optical Time Division Multiplexing）でもよいし、
ＷＤＭでもよい。光冗長ビット送信回路２０の４：１光
多重化回路２１も同様である。特に光冗長ビット生成回
路３０の内部において、光分岐回路部と光ＥＸＯＲ回路
部がともに光処理あるいは光−電気−光処理で行われて
おり、１００Ｇbit／ｓクラスでも動作可能である。
【００１８】つぎに、図４は光冗長ビット生成回路３０
の構成を示す。なお、ここでは一例として、（１２，
８）Ｈａｍｍｉｎｇ符号の例をあげるが、必ずしもこの
符号でなくともよい。光冗長ビット生成回路３０は、光
分岐部３１と、光ＥＸＯＲ３２とから成り、図示のよう
にＨａｍｍｉｎｇ符号を入力すると、光信号送信回路１
０と光冗長ビット送信回路２０とにこれを二分岐して送
るように構成されている。
の構成を示す。なお、ここでは一例として、（１２，
８）Ｈａｍｍｉｎｇ符号の例をあげるが、必ずしもこの
符号でなくともよい。光冗長ビット生成回路３０は、光
分岐部３１と、光ＥＸＯＲ３２とから成り、図示のよう
にＨａｍｍｉｎｇ符号を入力すると、光信号送信回路１
０と光冗長ビット送信回路２０とにこれを二分岐して送
るように構成されている。
【００１９】図５には光信号受信回路６０の構成を示
し、図６には光冗長ビット受信回路７０の構成を示し、
図７には光冗長ビット処理回路８０の構成を示す。光信
号受信回路６０には１：８光分離回路６２が配備され、
光での識別再生を行なう光識別再生回路６３，６５，６
６、光クロック抽出回路６４が配備されているが、この
後段の二つは無くともよい。光冗長ビット受信回路７０
には、１：４光分離回路７２が配備され、光での識別再
生を行なう光識別再生回路７３，７５，７６、光クロッ
ク抽出回路７４が配備されているが、この後段の二つは
無くともよい。
し、図６には光冗長ビット受信回路７０の構成を示し、
図７には光冗長ビット処理回路８０の構成を示す。光信
号受信回路６０には１：８光分離回路６２が配備され、
光での識別再生を行なう光識別再生回路６３，６５，６
６、光クロック抽出回路６４が配備されているが、この
後段の二つは無くともよい。光冗長ビット受信回路７０
には、１：４光分離回路７２が配備され、光での識別再
生を行なう光識別再生回路７３，７５，７６、光クロッ
ク抽出回路７４が配備されているが、この後段の二つは
無くともよい。
【００２０】なお、ここでは、各波長間の遅延差はあら
かじめ合わせてあると仮定する。光冗長ビット処理回路
８０も前述の光冗長ビット生成回路３０と同様に、光分
岐部８１と光ＥＸＯＲ部８３により構成される他、ビッ
ト別光ＥＸＯＲ回路８２と光ＡＮＤ（ＮＡＮＤ）回路に
よる光パターン識別回路８４により構成されている。
かじめ合わせてあると仮定する。光冗長ビット処理回路
８０も前述の光冗長ビット生成回路３０と同様に、光分
岐部８１と光ＥＸＯＲ部８３により構成される他、ビッ
ト別光ＥＸＯＲ回路８２と光ＡＮＤ（ＮＡＮＤ）回路に
よる光パターン識別回路８４により構成されている。
【００２１】前述した図４と図７に示されるように、信
号処理回路として必要な光処理回路素子は、光分岐回路
と光ＥＸＯＲ回路と光ＡＮＤ（又はＮＡＮＤ）回路であ
る。ここで、光分岐回路は光カプラで充分である。
号処理回路として必要な光処理回路素子は、光分岐回路
と光ＥＸＯＲ回路と光ＡＮＤ（又はＮＡＮＤ）回路であ
る。ここで、光分岐回路は光カプラで充分である。
【００２２】図８（ａ），（ｂ）には、上述の光ＥＸＯ
Ｒ回路の構成と、入力ポートの説明を示す。図８（ａ）
に示された構成の光ＥＸＯＲ回路は、二つの入力ポート
と、各ポートにカプラ、制御光により光を遮断する光ゲ
ート回路８７と、各カプラの一出力を制御光とし、別ポ
ートの光ゲート回路８８を駆動させる光配線と、二つの
光ゲート回路８７，８８の出力を合波する光合波器とし
てのカプラにより構成されている。
Ｒ回路の構成と、入力ポートの説明を示す。図８（ａ）
に示された構成の光ＥＸＯＲ回路は、二つの入力ポート
と、各ポートにカプラ、制御光により光を遮断する光ゲ
ート回路８７と、各カプラの一出力を制御光とし、別ポ
ートの光ゲート回路８８を駆動させる光配線と、二つの
光ゲート回路８７，８８の出力を合波する光合波器とし
てのカプラにより構成されている。
【００２３】ここで、図８（ｂ）に示すように、ポート
１から“０”、ポート２から“０”が入力されると、各
光ゲート回路は光を透過させるモードになっているが、
信号光自体が０なので、ＥＸＯＲ回路の出力は“０”で
ある。また、ポート１から“１”、ポート２から“０”
が入力される場合、光ゲート回路１は信号通過モード、
光ゲート回路は信号遮断モードであり、出力はポート１
からの信号光の通過のみとなり、ＥＸＯＲ回路の出力は
“１”となる。ポート１から“０”、ポート２から
“１”の場合も上下対称であるので、同様である。ポー
ト１とポート２の両方より“１”が入力される場合は、
光ゲート回路１と２は両者とも光遮断モードであり、Ｅ
ＸＯＲ出力は“０”となる。これにより、ＥＸＯＲ論理
が確認される。
１から“０”、ポート２から“０”が入力されると、各
光ゲート回路は光を透過させるモードになっているが、
信号光自体が０なので、ＥＸＯＲ回路の出力は“０”で
ある。また、ポート１から“１”、ポート２から“０”
が入力される場合、光ゲート回路１は信号通過モード、
光ゲート回路は信号遮断モードであり、出力はポート１
からの信号光の通過のみとなり、ＥＸＯＲ回路の出力は
“１”となる。ポート１から“０”、ポート２から
“１”の場合も上下対称であるので、同様である。ポー
ト１とポート２の両方より“１”が入力される場合は、
光ゲート回路１と２は両者とも光遮断モードであり、Ｅ
ＸＯＲ出力は“０”となる。これにより、ＥＸＯＲ論理
が確認される。
【００２４】光ＡＮＤ回路については従来から研究され
ており、数々の方式が提案されているが、本発明では、
図８（ａ）の光ＥＸＯＲ回路８２の構成と、図８（ｂ）
の入力ポートの説明によれば、全く同じ素子構成で光ゲ
ート回路の論理を反転させると、光ＡＮＤ回路となるこ
とを示している。
ており、数々の方式が提案されているが、本発明では、
図８（ａ）の光ＥＸＯＲ回路８２の構成と、図８（ｂ）
の入力ポートの説明によれば、全く同じ素子構成で光ゲ
ート回路の論理を反転させると、光ＡＮＤ回路となるこ
とを示している。
【００２５】また、図９（ａ）〜（ｄ）には、上述した
光ＡＮＤ回路とＮＡＮＤ回路の構成と、入力ポートにつ
いて示している。図９（ａ）に示す光ＡＮＤ回路におい
て、図９（ｂ）に示すような入力ポートの内容となる。
すなわち、光ゲート回路９３を正論理、すなわち制御光
が来ると信号光を通過させるモードとする。ポート１か
ら“０”、ポート２から“０”が入力される場合、光ゲ
ート回路９３，９４は両者とも光遮断モードなのでＡＮ
Ｄ回路全体の出力は０である。またポート１から
“０”、ポート２から“１”が入力されると光ゲート１
は通過モード、ゲート２は遮断モードだが、ポート１に
は信号“０”が来ているので、ＡＮＤ回路の出力は
“０”である。ポート１から“１”、ポート２から
“０”の場合も上下対称なので同様である。ポート１と
ポート２から“１”が入力されると両方のゲート１，２
が通過モードになり合波されて“１”となる。この場
合、両方のブランチの光が干渉して消し合わないように
する注意が必要である。また“１”の出力がＥＸＯＲの
場合の二倍となる点も注意が必要である。
光ＡＮＤ回路とＮＡＮＤ回路の構成と、入力ポートにつ
いて示している。図９（ａ）に示す光ＡＮＤ回路におい
て、図９（ｂ）に示すような入力ポートの内容となる。
すなわち、光ゲート回路９３を正論理、すなわち制御光
が来ると信号光を通過させるモードとする。ポート１か
ら“０”、ポート２から“０”が入力される場合、光ゲ
ート回路９３，９４は両者とも光遮断モードなのでＡＮ
Ｄ回路全体の出力は０である。またポート１から
“０”、ポート２から“１”が入力されると光ゲート１
は通過モード、ゲート２は遮断モードだが、ポート１に
は信号“０”が来ているので、ＡＮＤ回路の出力は
“０”である。ポート１から“１”、ポート２から
“０”の場合も上下対称なので同様である。ポート１と
ポート２から“１”が入力されると両方のゲート１，２
が通過モードになり合波されて“１”となる。この場
合、両方のブランチの光が干渉して消し合わないように
する注意が必要である。また“１”の出力がＥＸＯＲの
場合の二倍となる点も注意が必要である。
【００２６】図９（ｃ）にはＮＡＮＤ回路の構成を示
す。ＦＥＣによる誤りビット特定には、パターン認識の
技術が用いられるが、これにはＡＮＤ回路と同時にＮＡ
ＮＤ回路が必要である。またこのときの入力ポートは、
図９（ｄ）に示すような内容となる。すなわち、ここで
ポート１には、正論理の光ゲート１とさらに光二分岐と
位相シフタとカプラが並列に接続されており、ポート２
には負論理の光ゲート２が配置されており、それぞれの
光ゲートは他方の光ゲートの入力を制御光としている。
ポート１から“０”、ポート１から“０”が入力される
場合、光ゲート回路１は光遮断モード、ゲート２は光透
過モードであるが、ポート２の信号は“０”なので、Ｎ
ＡＮＤ回路の出力は“０”である。
す。ＦＥＣによる誤りビット特定には、パターン認識の
技術が用いられるが、これにはＡＮＤ回路と同時にＮＡ
ＮＤ回路が必要である。またこのときの入力ポートは、
図９（ｄ）に示すような内容となる。すなわち、ここで
ポート１には、正論理の光ゲート１とさらに光二分岐と
位相シフタとカプラが並列に接続されており、ポート２
には負論理の光ゲート２が配置されており、それぞれの
光ゲートは他方の光ゲートの入力を制御光としている。
ポート１から“０”、ポート１から“０”が入力される
場合、光ゲート回路１は光遮断モード、ゲート２は光透
過モードであるが、ポート２の信号は“０”なので、Ｎ
ＡＮＤ回路の出力は“０”である。
【００２７】またポート１から“０”、ポート２から
“１”が入力されると光ゲート１，２は通過モードとな
り、ポート２には信号“１”が来ているので、ＡＮＤ回
路は出力が“１”である。ポート１から“１”、ポート
２から“０”の場合は、両方のゲートは遮断モードであ
り、ＮＡＮＤ出力は“０”である。
“１”が入力されると光ゲート１，２は通過モードとな
り、ポート２には信号“１”が来ているので、ＡＮＤ回
路は出力が“１”である。ポート１から“１”、ポート
２から“０”の場合は、両方のゲートは遮断モードであ
り、ＮＡＮＤ出力は“０”である。
【００２８】ポート１とポート２から“１”が入力され
るとゲート１は通過モード、ゲート２は遮断モードにな
る。ゲート１の出力は“１”だが、サブブランチの位相
がπだけずれているので、合波されて“０”となり、最
終的にＮＡＮＤ回路の出力は“０”となる。このＮＡＮ
Ｄ回路はポート１に否定のついたＮＡＮＤ回路である。
両方のポートに否定のついたＮＡＮＤ回路は光回路では
実現困難である。しかし、ＦＥＣのアプリケーションを
考えると、シンドロームが全部“０”であるとは、誤り
が無い状態であり、この場合、エラービット特定の必要
はない。したがって、エラーがある場合は必ずシンドロ
ームのどこかのビットが“１”であり、このビットと他
のビットとのＮＡＮＤあるいはＡＮＤで光パターン認識
回路８４は構成できる。
るとゲート１は通過モード、ゲート２は遮断モードにな
る。ゲート１の出力は“１”だが、サブブランチの位相
がπだけずれているので、合波されて“０”となり、最
終的にＮＡＮＤ回路の出力は“０”となる。このＮＡＮ
Ｄ回路はポート１に否定のついたＮＡＮＤ回路である。
両方のポートに否定のついたＮＡＮＤ回路は光回路では
実現困難である。しかし、ＦＥＣのアプリケーションを
考えると、シンドロームが全部“０”であるとは、誤り
が無い状態であり、この場合、エラービット特定の必要
はない。したがって、エラーがある場合は必ずシンドロ
ームのどこかのビットが“１”であり、このビットと他
のビットとのＮＡＮＤあるいはＡＮＤで光パターン認識
回路８４は構成できる。
【００２９】ここで、図１０に、（１２，８）Ｈａｍｍ
ｉｎｇ符号のＬＳＢエラー特定シンドロームである例え
ば（０，０，０，１）のパターン認識回路を示すと、上
述の光パターン認識回路８４とＬＳＢポートにＥＸＯＲ
が接続されれば、このパターンが来た場合に、訂正パル
スをＥＸＯＲに出力し、エラーを訂正することができ
る。
ｉｎｇ符号のＬＳＢエラー特定シンドロームである例え
ば（０，０，０，１）のパターン認識回路を示すと、上
述の光パターン認識回路８４とＬＳＢポートにＥＸＯＲ
が接続されれば、このパターンが来た場合に、訂正パル
スをＥＸＯＲに出力し、エラーを訂正することができ
る。
【００３０】（第２実施形態）続いて、本発明の第２実
施形態について説明する。第２実施形態としての伝送装
置及び伝送システムの基本的な構成は、前述した第１実
施形態と実質的に同じでよいが、ここに使用する回路素
子が次のように異なっている。まず、光処理回路素子に
ついての具体的な構成例をあげると、図１１（ａ），
（ｂ）に示す一例は光ゲート回路の構成である。
施形態について説明する。第２実施形態としての伝送装
置及び伝送システムの基本的な構成は、前述した第１実
施形態と実質的に同じでよいが、ここに使用する回路素
子が次のように異なっている。まず、光処理回路素子に
ついての具体的な構成例をあげると、図１１（ａ），
（ｂ）に示す一例は光ゲート回路の構成である。
【００３１】図１１（ａ）において、この光ゲート回路
は全光処理とし、負論理の過飽和吸収体を用いてもよい
し、この他のものでもよい。また、図１１（ｂ）に示す
ように、正論理の光ゲート（例えば過飽和吸収体）と位
相シフタをマッハツェンダ干渉型に組んだものでもよい
し、この他のものでもよい。さらに、ＮＯＬＭ（Nonlin
ear Optical Loop Mirror）を用いてもよいし、半導体
光アンプ（ＳＯＡ：Semiconductor Optical Amplifie
r）をマッハツェンダ型に構成したものでもよい。光ゲ
ートを光−電気−光処理とするならば、図１２（ａ）に
示すように、高速高出力の光受信器（例えば、ＵＴＣ−
ＰＤ：Uni-Traveling Photo Diode）２５０と電界吸収
型光(ＥＡ)変調器２４０を直結してもよい。また図１２
（ｂ）に示すように、構成的には、光受信器２９０と所
定のマッハツェンダ型変調器との構成にしてもよい。光
素子としては、例えばＬｉＮｂＯ3（ＬＮ結晶）２７０
を用いてもよいし、その他のものでもよい。
は全光処理とし、負論理の過飽和吸収体を用いてもよい
し、この他のものでもよい。また、図１１（ｂ）に示す
ように、正論理の光ゲート（例えば過飽和吸収体）と位
相シフタをマッハツェンダ干渉型に組んだものでもよい
し、この他のものでもよい。さらに、ＮＯＬＭ（Nonlin
ear Optical Loop Mirror）を用いてもよいし、半導体
光アンプ（ＳＯＡ：Semiconductor Optical Amplifie
r）をマッハツェンダ型に構成したものでもよい。光ゲ
ートを光−電気−光処理とするならば、図１２（ａ）に
示すように、高速高出力の光受信器（例えば、ＵＴＣ−
ＰＤ：Uni-Traveling Photo Diode）２５０と電界吸収
型光(ＥＡ)変調器２４０を直結してもよい。また図１２
（ｂ）に示すように、構成的には、光受信器２９０と所
定のマッハツェンダ型変調器との構成にしてもよい。光
素子としては、例えばＬｉＮｂＯ3（ＬＮ結晶）２７０
を用いてもよいし、その他のものでもよい。
【００３２】（作用効果）以上、本発明の第１実施形態
あるいは第２実施形態では、例示の如くシステム構成さ
れていることによって、従来のような電気信号を用いず
に、光信号にてすべての誤り訂正処理が行なえるように
なる。したがって、例えば、チャネル当たり１００Ｇbi
t／ｓクラスの超高速データ信号に対して誤り訂正をい
わゆる「光段」で行なうことができ、従来に比較して高
品質・大容量の光通信が可能となる。
あるいは第２実施形態では、例示の如くシステム構成さ
れていることによって、従来のような電気信号を用いず
に、光信号にてすべての誤り訂正処理が行なえるように
なる。したがって、例えば、チャネル当たり１００Ｇbi
t／ｓクラスの超高速データ信号に対して誤り訂正をい
わゆる「光段」で行なうことができ、従来に比較して高
品質・大容量の光通信が可能となる。
【００３３】また、図１３に示すビットエラーレート
(ＢＥＲ)曲線の理論値によれば、ここで伝送路中の誤り
がランダムに発生していると仮定して、本発明に係わる
誤り訂正回路（ＦＥＣ）を用いれば、例えば１０-６の
誤り率が１０-11に低減される。更にまた、光Ｓ／Ｎ設
計として、およそ３dBのマージンを稼ぐことができる。
(ＢＥＲ)曲線の理論値によれば、ここで伝送路中の誤り
がランダムに発生していると仮定して、本発明に係わる
誤り訂正回路（ＦＥＣ）を用いれば、例えば１０-６の
誤り率が１０-11に低減される。更にまた、光Ｓ／Ｎ設
計として、およそ３dBのマージンを稼ぐことができる。
【００３４】以上、実施形態に基づき説明したが、すべ
ての伝送系が全光処理である以外にも光−電気−光処理
を前提としたＦＥＣの運用が可能であり、このほかにも
本発明の要旨を逸脱しない範囲で種々の変形実施が可能
である。
ての伝送系が全光処理である以外にも光−電気−光処理
を前提としたＦＥＣの運用が可能であり、このほかにも
本発明の要旨を逸脱しない範囲で種々の変形実施が可能
である。
【００３５】
【発明の効果】本発明によれば、光による信号処理を行
い高速伝送が可能な伝送装置および光伝送システムを提
供することが可能となる。
い高速伝送が可能な伝送装置および光伝送システムを提
供することが可能となる。
【図１】図１は、本発明の伝送装置および光伝送システ
ムの構成を示すブロック構成図。
ムの構成を示すブロック構成図。
【図２】図２は、光信号送信回路の構成を示す構成図。
【図３】図３は、光冗長ビット送信回路の構成を示す構
成図。
成図。
【図４】図４は、光冗長ビット生成回路の構成を示す構
成図。
成図。
【図５】図５は、光信号受信回路の構成を示す構成図。
【図６】図６は、光冗長ビット受信回路の構成を示す構
成図。
成図。
【図７】図７は、光冗長ビット処理回路の構成と誤りビ
ット特定パターンを示す説明図。
ット特定パターンを示す説明図。
【図８】 図８（ａ），（ｂ）は光ＥＸＯＲ回路を説明
し、図８（ａ）は、光ＥＸＯＲ回路の構成を示す構成
図、図８（ｂ）は、入力ポートの説明図。
し、図８（ａ）は、光ＥＸＯＲ回路の構成を示す構成
図、図８（ｂ）は、入力ポートの説明図。
【図９】 図９（ａ）〜（ｄ）は光ＡＮＤ回路とＮＡＮ
Ｄ回路の構成とその入力ポートについて示し、図９
（ａ）は、光ＡＮＤ回路の構成を示す構成図、図９
（ｂ）は、この回路の入力ポートの内容を示す説明図、
図９（ｃ）は、光ＮＡＮＤ回路の構成を示す構成図、図
９（ｄ）は、この回路の入力ポートの内容を示す説明
図。
Ｄ回路の構成とその入力ポートについて示し、図９
（ａ）は、光ＡＮＤ回路の構成を示す構成図、図９
（ｂ）は、この回路の入力ポートの内容を示す説明図、
図９（ｃ）は、光ＮＡＮＤ回路の構成を示す構成図、図
９（ｄ）は、この回路の入力ポートの内容を示す説明
図。
【図１０】図１０は、光パターン認識回路の構成を示す
構成図。
構成図。
【図１１】 図１１（ａ），（ｂ）は光ゲート回路の例
を示し、図１１（ａ）は、全光処理とし過飽和吸収体を
用いた回路の構成図、図１１（ｂ）は、過飽和吸収体と
位相シフタとの組合せの回路の構成図。
を示し、図１１（ａ）は、全光処理とし過飽和吸収体を
用いた回路の構成図、図１１（ｂ）は、過飽和吸収体と
位相シフタとの組合せの回路の構成図。
【図１２】 図１２（ａ），（ｂ）は光ゲート回路の例
を示し、図１２（ａ）は、光受信器と電界吸収型光変調
器を用いた回路の構成図、図１２（ｂ）は、光受信器と
マッハツェンダ型変調器を用いた回路の構成図。
を示し、図１２（ａ）は、光受信器と電界吸収型光変調
器を用いた回路の構成図、図１２（ｂ）は、光受信器と
マッハツェンダ型変調器を用いた回路の構成図。
【図１３】図１３は、ビットエラーレート(ＢＥＲ)曲線
の理論値を比較して示すグラフ。
の理論値を比較して示すグラフ。
【図１４】図１４は、従来の伝送装置および伝送システ
ムの構成を示すブロック構成図。
ムの構成を示すブロック構成図。
１０…光信号送信回路、 １１…８：１光多重回路、 ２０…光冗長ビット送信回路、 ２１…４：１光多重回路、 ３０…光冗長ビット生成回路、 ３１…光分岐部（カプラ）、 ３２…光ＥＸＯＲ部、 ４０，５０…光ＭＵＸ、 ６０…光信号受信回路、 ６２…１：８光分離回路、 ６３，６５，６６…光識別再生回路、 ６４…光クロック抽出回路、 ６７…光遅延回路、 ７０…光冗長ビット受信回路、 ７２…１：４光分離回路、 ７３，７５，７６…光識別再生回路、 ７４…光クロック抽出回路、 ７７…光遅延回路、 ８０…光冗長ビット処理回路、 ８１…光分岐部（カプラ）、 ８２，８３…光ＥＸＯＲ回路（光ＥＸＯＲ部）、 ８４…光パターン識別回路、 ８５，８６，９１，９２…光分岐（カプラ）、 ８７，８８…光ゲート回路、 ８９，９５、１１０，１２０…光合波（カプラ）、 ９０…光ＡＮＤ回路、 ９３，９４…光ゲート回路、 １００，１０１〜１０３…光ＮＡＮＤ回路、 １３０，１４０…光ゲート回路、 １５０…位相πシフタ、 １６０，１７０，２１０，２３０…光合波（カプラ）、 ２００…過飽和吸収体、 ２２０…位相πシフタ、 ２４０…ＥＡ変換器、 ２５０，２９０…ＵＴＣ−ＰＤ（光受信器）、 ２６０，２８０…光合波（カプラ）、 ２７０…ＬＮ液晶。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松浦 暁彦 東京都千代田区大手町二丁目３番１号 日 本電信電話株式会社内 Ｆターム(参考） 2K002 AA02 AB13 AB23 AB25 CA03 5K002 AA02 AA05 BA04 BA05 CA02 DA02 DA06 DA31 FA01 5K014 AA03 BA05 CA02 DA01 EA01 FA06 GA06
Claims (14)
- 【請求項１】 伝送装置が光ファイバで接続された高速
光伝送システムにおいて、 前記伝送装置は、伝送路で発生した符号誤りを自動的に
検出し訂正する誤り訂正回路を具備し、 前記誤り訂正回路は、光多重／分離回路と、光分岐回路
と、光排他的論理和回路と、光論理積回路と、光否定的
論理積回路により構成されることを特徴とする伝送装置
及び光伝送システム。 - 【請求項２】 前記光排他的論理和回路および前記光論
理積回路は、複数の入力ポートを有し、 それぞれの前記ポートには前記光分岐回路と光ゲート回
路を直列に配設し、 それぞれの前記ポートの前記光ゲート回路からの出力を
光合波するカプラを有して成り、 前記光ゲート回路の制御入力には、別のポートからの光
入力信号が供給可能に接続されていることを特徴とす
る、請求項１に記載の伝送装置及び光伝送システム。 - 【請求項３】 前記光排他的論理和回路内に具備される
光ゲート回路は、 光制御信号入力により信号光を遮断する光デバイスによ
り構成されることを特徴とする、請求項２に記載の伝送
装置及び光伝送システム。 - 【請求項４】 前記光排他的論理和回路内に具備される
光ゲート回路は、 光二分岐回路と、光制御信号入力により信号光に対して
透明になる光デバイスで構成される光ゲート回路と、各
二分岐されたブランチ間の光位相をπだけずらす手段
と、分岐されたブランチを再び合波するカプラを有し、 前記光ゲート回路が片方のブランチに、前記位相を与え
る手段がもう片方のブランチに配設されることを特徴と
する、請求項２に記載の伝送装置及び光伝送システム。 - 【請求項５】 前記光排他的論理和回路及び前記光論理
積回路内に具備される光ゲート回路は、 光信号により電気信号を変換する光−電気変換回路と、
電気信号により光を変調する電気−光変調回路と、によ
って構成されることを特徴とする、請求項２に記載の伝
送装置及び光伝送システム。 - 【請求項６】 前記電気−光変調回路は、電界吸収型光
変調器であることを特徴とする、請求項５に記載の伝送
装置及び光伝送システム。 - 【請求項７】 前記電気−光変調回路は、マッハツェン
ダ干渉型変調器であることを特徴とする、請求項５に記
載の伝送装置及び光伝送システム。 - 【請求項８】 前記光論理積回路内に具備される光ゲー
ト回路は、 光制御信号入力により信号光を通過させる光−光デバイ
スにより構成されることを特徴とする、請求項２に記載
の伝送装置及び光伝送システム。 - 【請求項９】 前記光論理積回路内に具備される光ゲー
ト回路は、 光二分岐回路と、 光制御信号入力により信号光に対して遮断する光−光デ
バイスで構成される光ゲート回路と、 それぞれ二分岐されたブランチ間の光位相をπだけずら
す手段と、 分岐されたブランチを再び合波するカプラとを有し、 前記光ゲート回路が片方のブランチに、前記位相をπだ
けずらす手段がもう片方のブランチに配備されることを
特徴とする、請求項２に記載の伝送装置及び光伝送シス
テム。 - 【請求項１０】 前記光否定的論理積回路は、複数の入
力ポートを有し、 それぞれの前記ポートに光分岐回路と光ゲート回路を直
列に配設し、 片方の前記ポートには、さらに光分岐回路と位相πシフ
タとカプラを有し、 それぞれの前記ポートの前記光ゲート回路出力及びカプ
ラ出力を光合波するカプラを有し、 前記光ゲート回路の制御入力に別のポートからの光入力
信号が接続され、 前記位相πシフタのある方のポートに配備される前記光
ゲート回路は、制御光に対して透明になる前記光ゲート
とし、 もう一方の前記ポートに前記光ゲートは制御光に対し信
号光を遮断する光ゲート回路として働くことを特徴とす
る、請求項１に記載の伝送装置及び光伝送システム。 - 【請求項１１】 送信側および受信側にそれぞれ誤り訂
正回路を有する光伝送システムにおいて、 送信側の誤り訂正回路は、光信号の冗長ビットを送信す
る光冗長ビット送信回路を具備し、 受信側の誤り訂正回路は、光信号の冗長ビットを受信す
る光冗長ビット受信回路を具備していることを特徴とす
る伝送装置を含む光伝送システム。 - 【請求項１２】 前記光冗長ビット送信回路および前記
光冗長ビット受信回路は、 光排他的論理和回路を具備していることを特徴とする、
請求項１１に記載の伝送装置を含む光伝送システム。 - 【請求項１３】 前記光冗長ビット生成回路は、光排他
的論理和回路から構成され、 前記光冗長ビット処理回路は、光排他的論理和回路と、
特定のパターンを認識するための光パターン認識回路と
を具備していることを特徴とする、請求項１１に記載の
伝送装置を含む光伝送システム。 - 【請求項１４】 前記光パターン認識回路は、光否定的
論理積回路を具備していることを特徴とする、請求項１
３に記載の伝送装置を含む光伝送システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000057391A JP2001251244A (ja) | 2000-03-02 | 2000-03-02 | 伝送装置及び光伝送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000057391A JP2001251244A (ja) | 2000-03-02 | 2000-03-02 | 伝送装置及び光伝送システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001251244A true JP2001251244A (ja) | 2001-09-14 |
Family
ID=18578194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000057391A Pending JP2001251244A (ja) | 2000-03-02 | 2000-03-02 | 伝送装置及び光伝送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001251244A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004012380A1 (ja) * | 2002-07-30 | 2004-02-05 | Fujitsu Limited | データ処理装置及びデータ処理方法 |
| US7423793B2 (en) | 2002-10-15 | 2008-09-09 | National Institute Of Information And Communication Technology | Method and apparatus for decoding digital signal |
-
2000
- 2000-03-02 JP JP2000057391A patent/JP2001251244A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004012380A1 (ja) * | 2002-07-30 | 2004-02-05 | Fujitsu Limited | データ処理装置及びデータ処理方法 |
| US7114120B2 (en) | 2002-07-30 | 2006-09-26 | Fujitsu Limited | Data processing apparatus and data processing method |
| US7423793B2 (en) | 2002-10-15 | 2008-09-09 | National Institute Of Information And Communication Technology | Method and apparatus for decoding digital signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Spirit et al. | Optical time division multiplexing: Systems and networks | |
| Gnauck et al. | 2.5 Tb/s (64× 42.7 Gb/s) transmission over 40× 100 km NZDSF using RZ-DPSK format and all-Raman-amplified spans | |
| JP4793765B2 (ja) | Ｄｐｓｋ変復調方法、これを用いた光通信装置および光通信システム | |
| Yamazaki et al. | 100-Gb/s optical transport network and beyond employing digital signal processing | |
| US20070092265A1 (en) | Multilevel pulse position modulation for efficient fiber optic communication | |
| US20030090768A1 (en) | Long haul optical communication system | |
| US20110158654A1 (en) | Differential quadrature phase shift keying system, method, and device | |
| US4991975A (en) | Division multiplexing and demultiplexing means lightwave communication system comprising optical time | |
| US20030147646A1 (en) | Combined phase and intensity modulation in optical communication systems | |
| US8750722B2 (en) | Upgradable WDM system | |
| US11444718B2 (en) | Optical line terminal and optical fiber access system with increased capacity | |
| US10409758B1 (en) | Single-chip control module for an integrated system-on-a-chip for silicon photonics | |
| US9106343B2 (en) | Method and apparatus for performing temporal polarization interleaving in an optical transmitting system | |
| US7349636B2 (en) | Optical phase and intensity modulation with improved transmitters | |
| CN106464374A (zh) | 光传输方法及光传输系统 | |
| US20040096213A1 (en) | Method and apparatus for deploying forward error correction in optical transmission networks and the deployment of photonic integrated circuit (PIC) chips with the same | |
| Miyamoto et al. | Novel modulation and detection for bandwidth-reduced RZ formats using duobinary-mode splitting in wideband PSK/ASK conversion | |
| US9166722B2 (en) | Method and apparatus for increasing a transmission performance of a hybrid wavelength division multiplexing system | |
| Herrera et al. | 160-Gb/s all-optical packet switching over a 110-km field installed optical fiber link | |
| Miyamoto et al. | WDM field trials of 43-Gb/s/channel transport system for optical transport network | |
| Zhou et al. | Perfectly synchronized bit-parallel WDM data transmission over a single optical fiber | |
| JP2001251244A (ja) | 伝送装置及び光伝送システム | |
| Miyamoto et al. | 40-Gbit/s ETDM channel technologies for optical transport network | |
| Galili et al. | All-optical combination of DPSK and OOK to 160 Gbit/s DQPSK data signals | |
| US8369711B2 (en) | Ethernet transmitter apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041012 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041026 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060214 |