JP2001244421A - Voltage supply circuit and its controlling method - Google Patents

Voltage supply circuit and its controlling method

Info

Publication number
JP2001244421A
JP2001244421A JP2000371267A JP2000371267A JP2001244421A JP 2001244421 A JP2001244421 A JP 2001244421A JP 2000371267 A JP2000371267 A JP 2000371267A JP 2000371267 A JP2000371267 A JP 2000371267A JP 2001244421 A JP2001244421 A JP 2001244421A
Authority
JP
Japan
Prior art keywords
circuit
voltage
supply voltage
power supply
delay time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000371267A
Other languages
Japanese (ja)
Other versions
JP4783976B2 (en
Inventor
Akihiko Hashiguchi
昭彦 橋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000371267A priority Critical patent/JP4783976B2/en
Publication of JP2001244421A publication Critical patent/JP2001244421A/en
Application granted granted Critical
Publication of JP4783976B2 publication Critical patent/JP4783976B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a voltage supply circuit capable of coping with a rapid fluctuation of a load by controlling raising width in a waveform of a supply voltage larger than falling width thereof, supplying a stable supply voltage, and realizing low power consumption while maintaining a normal operation in a semiconductor integrated circuit. SOLUTION: A replica circuit 20 is provided; the delay time of a critical pass of an LSI 10 is detected, and the delay time detected with a control circuit 50 is compared with a prescribed reference value. As a result of the comparison, if the delay time is larger than the reference value, the supply voltage VDD to the LSI 10 controlled so as to be raised, and, if the delay time is smaller than the reference value, the supply voltage VDD to the LSI 10 is controlled so as to be lowered. If the supply voltage VDD lowers below the reference value, the supply voltage VDD to the LSI 10 can be rapidly restored over the reference value by controlling the range of raising the supply voltage much more than the range of lowering it, the time in which wrong operation of the LSI 10 can occur can be greatly reduced, and operation stability of the voltage supply circuit can be improved.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、電圧供給回路、特
に半導体集積回路に正常動作を維持できる必要最低限の
動作電源電圧を供給し、低消費電力化を実現可能な電圧
供給回路及びその電圧制御方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a voltage supply circuit, and more particularly to a voltage supply circuit capable of supplying a minimum necessary operating power supply voltage capable of maintaining a normal operation to a semiconductor integrated circuit and realizing low power consumption, and the voltage thereof. It relates to a control method.

【０００２】[0002]

【従来の技術】半導体集積回路の消費電力は、供給する
動作電源電圧に依存する。低消費電力化を実現するため
に低電源電圧化が要求される。一方、動作電源電圧が低
下すると半導体集積回路の動作速度が低下することにな
る。このため、半導体集積回路の動作速度が所定の基準
値を満たす最低限の動作電源電圧を半導体集積回路に供
給する必要がある。2. Description of the Related Art The power consumption of a semiconductor integrated circuit depends on the supplied operating power supply voltage. In order to realize low power consumption, low power supply voltage is required. On the other hand, when the operating power supply voltage decreases, the operating speed of the semiconductor integrated circuit decreases. Therefore, it is necessary to supply a minimum operating power supply voltage at which the operating speed of the semiconductor integrated circuit satisfies a predetermined reference value to the semiconductor integrated circuit.

【０００３】一般的に、ＬＳＩ（大規模半導体集積回
路）の低消費電力化を実現する手段として、ＬＳＩ内部
のクリティカルパスの遅延時間を常にモニタし、ＬＳＩ
に供給される電圧が、当該クリティカルパスの遅延時間
を一定の基準値より短くなるよう制御される。このよう
な制御によって、ＬＳＩが正常な動作を維持できる最低
限の電圧が供給され、ＬＳＩの正常な動作を維持しなが
ら、低消費電力化を実現できる。In general, as a means for realizing low power consumption of an LSI (large-scale semiconductor integrated circuit), the delay time of a critical path inside the LSI is constantly monitored,
Is controlled so that the delay time of the critical path becomes shorter than a certain reference value. By such control, a minimum voltage at which the LSI can maintain normal operation is supplied, and low power consumption can be realized while maintaining normal operation of the LSI.

【０００４】通常このような電源電圧を供給する電圧供
給回路は、半導体集積回路のクリティカルパスの遅延時
間をモニタするレプリカ回路、当該レプリカ回路の遅延
時間を検出する遅延検出回路、電圧発生回路及び電圧発
生回路の発生電圧を制御する制御回路によって構成され
ている。電圧発生回路によって発生された電圧は、動作
電源電圧として、半導体集積回路及びレプリカ回路にそ
れぞれ供給される。通常、レプリカ回路は、半導体集積
回路内のクリティカルパスと同程度の遅延時間を持つよ
うに設計されている。また、ＬＳＩの動作マージンを勘
案して、クリティカルパスよりわずか長い遅延時間をも
つように設計されることもある。Usually, a voltage supply circuit for supplying such a power supply voltage includes a replica circuit for monitoring a delay time of a critical path of a semiconductor integrated circuit, a delay detection circuit for detecting a delay time of the replica circuit, a voltage generation circuit, and a voltage generation circuit. It is constituted by a control circuit for controlling the generated voltage of the generating circuit. The voltage generated by the voltage generation circuit is supplied to the semiconductor integrated circuit and the replica circuit as an operation power supply voltage. Usually, a replica circuit is designed to have a delay time comparable to a critical path in a semiconductor integrated circuit. In addition, in consideration of the operation margin of the LSI, it may be designed to have a delay time slightly longer than the critical path.

【０００５】上述したように、半導体集積回路の動作速
度は、供給する電源電圧に応じて変化する。例えば、供
給電源電圧が高い場合動作速度が高く、逆に供給電源電
圧が低い場合動作速度が低くなる。レプリカ回路は、半
導体集積回路と同じ動作電源電圧が供給され、半導体集
積回路のクリティカルパスとほぼ同じ遅延時間を有する
ので、供給電源電圧が高い場合その遅延時間が短く、逆
に供給電源電圧が低いときその遅延時間が長い。このた
め、レプリカ回路の遅延時間を検出することによって、
半導体集積回路の動作速度が所定の基準値を満たしてい
るか否かを判断できる。As described above, the operating speed of a semiconductor integrated circuit changes according to the power supply voltage to be supplied. For example, when the power supply voltage is high, the operation speed is high, and when the power supply voltage is low, the operation speed is low. The replica circuit is supplied with the same operating power supply voltage as the semiconductor integrated circuit and has almost the same delay time as the critical path of the semiconductor integrated circuit. Therefore, when the supply power supply voltage is high, the delay time is short, and conversely, the supply power supply voltage is low. Sometimes the delay time is long. Therefore, by detecting the delay time of the replica circuit,
It can be determined whether the operation speed of the semiconductor integrated circuit satisfies a predetermined reference value.

【０００６】レプリカ回路に所定の信号を入力し、それ
に応じた出力信号の時間遅れを検出することによって、
供給する動作電圧を制御することができる。ここで、入
力信号として、例えば１ショットパルスあるいは周期的
なクロック信号がレプリカ回路に入力される。レプリカ
回路の出力信号と上記入力信号との時間差あるいは位相
差に応じて、当該レプリカ回路の遅延時間を検出でき
る。そして、検出された遅延時間が所定の基準値と比較
し、当該比較結果に応じて電圧発生回路の発生電圧を制
御する。例えば、レプリカ回路の遅延時間が所定の基準
値より大きいとき、電圧発生回路の出力電圧を上げる制
御を行い、逆にレプリカ回路の遅延時間が所定の基準値
より小さく、または当該基準値に等しいとき電圧発生回
路の出力電圧を下げる制御を行う。上述した制御によっ
て、半導体集積回路は正常に動作しうる最低限の電圧が
供給され、低消費電力化が図れる。[0006] By inputting a predetermined signal to the replica circuit and detecting a time delay of an output signal corresponding to the predetermined signal,
The supplied operating voltage can be controlled. Here, for example, a one-shot pulse or a periodic clock signal is input to the replica circuit as an input signal. The delay time of the replica circuit can be detected according to the time difference or phase difference between the output signal of the replica circuit and the input signal. Then, the detected delay time is compared with a predetermined reference value, and the voltage generated by the voltage generating circuit is controlled according to the comparison result. For example, when the delay time of the replica circuit is larger than a predetermined reference value, control is performed to increase the output voltage of the voltage generation circuit. Conversely, when the delay time of the replica circuit is smaller than or equal to the predetermined reference value. Control for lowering the output voltage of the voltage generation circuit is performed. With the above-described control, the minimum voltage at which the semiconductor integrated circuit can operate normally is supplied, and power consumption can be reduced.

【０００７】[0007]

【発明が解決しようとする課題】ところで、上述した従
来の電圧供給回路では、遅延検出回路によって検出され
たレプリカ回路の遅延時間が所定の基準値より大きく、
供給電圧を上げる必要がある場合に、電圧発生回路から
の出力である動作電源電圧を早急に上昇させないと、半
導体集積回路に動作不良が起きることがありうる。半導
体集積回路及びレプリカ回路の遅延時間が基準値を上回
ることは、例えば、回路の動作開始時、または電圧発生
回路の負荷が急に増加したときに起こりうる。このよう
な場合に、半導体集積回路の動作を正常に保つために電
圧発生回路の供給電圧を短時間に所望の電圧レベルに達
するように制御を行うことが望ましい。In the conventional voltage supply circuit described above, the delay time of the replica circuit detected by the delay detection circuit is larger than a predetermined reference value.
When the supply voltage needs to be increased, an operation failure may occur in the semiconductor integrated circuit unless the operating power supply voltage, which is the output from the voltage generation circuit, is increased immediately. The delay time of the semiconductor integrated circuit and the replica circuit may exceed the reference value, for example, when the operation of the circuit starts or when the load of the voltage generation circuit suddenly increases. In such a case, it is desirable to control the supply voltage of the voltage generation circuit to reach a desired voltage level in a short time in order to keep the operation of the semiconductor integrated circuit normal.

【０００８】しかし、従来の電圧供給回路では、制御回
路による供給電圧の制御幅に限度があるので、供給電圧
を急に上昇させる必要が生じた場合、動作遅れが発生
し、半導体集積回路の動作が一定の時間において不安定
になる可能性が生じる。以下、図１２を参照してこれに
ついてさらに詳細に説明する。たとえば、時刻Ａにおい
て、制御回路は遅延時間が基準値より大きいと検知し、
電圧発生回路に出力電圧を一定の上げ幅で上昇させるよ
う要求する。しかしながら、この上げ幅でもまだ遅延時
間が所定の基準値より大きい場合、制御回路は時刻Ｂに
おいて、電圧発生回路に再度出力電圧を上昇させるよう
要求する。これを繰り返すことで、最終的に遅延時間が
所定の基準値を越えないように供給電圧のレベルが高く
制御されるが、この間半導体集積回路は正常に動作する
ことができなくなる可能性がある。However, in the conventional voltage supply circuit, the control range of the supply voltage by the control circuit is limited. Therefore, if it is necessary to increase the supply voltage suddenly, an operation delay occurs, and the operation of the semiconductor integrated circuit increases. May become unstable in a certain period of time. Hereinafter, this will be described in more detail with reference to FIG. For example, at time A, the control circuit detects that the delay time is greater than the reference value,
Requests the voltage generation circuit to increase the output voltage by a fixed increment. However, if the delay time is still larger than the predetermined reference value even with this increase, the control circuit requests the voltage generation circuit to increase the output voltage again at time B. By repeating this, the level of the supply voltage is controlled to be finally high so that the delay time does not exceed the predetermined reference value, but during this time the semiconductor integrated circuit may not be able to operate normally.

【０００９】電圧発生回路の出力電圧の上げ幅を大きく
制御することによって、急速な負荷変化などに対応で
き、上述した問題をある程度改善できるが、半導体集積
回路の遅延時間が所定の基準値を下回ったと検知し、制
御回路が電圧発生回路に出力電圧を降下するよう要求し
たとき、電圧の上げ幅と同様に下げ幅も大きく設定され
ると、供給される動作電圧が急に低下し、半導体集積回
路が正常に動作できなくなることがある。この場合、制
御回路は、電圧発生回路に対して出力電圧幅を上昇と降
下を繰り返して要求する不安定な状態に陥ることがあり
うる。By controlling the increase of the output voltage of the voltage generating circuit to a large extent, it is possible to cope with a rapid load change and the like, and the above-mentioned problem can be improved to some extent. However, if the delay time of the semiconductor integrated circuit falls below a predetermined reference value. When the control circuit requests the voltage generation circuit to decrease the output voltage when the detection is detected and the decrease width is set to be large as well as the increase amount of the voltage, the supplied operating voltage suddenly decreases and the semiconductor integrated circuit is reduced. Normal operation may not be possible. In this case, the control circuit may fall into an unstable state in which the voltage generation circuit repeatedly requests an increase and decrease of the output voltage width.

【００１０】また、上述した従来の電圧供給回路では、
レプリカ回路の特性を実際のＬＳＩ内部のクリティカル
パスと全く同等にするためには、クリティカルパスのゲ
ート段数だけでなく、クリティカルパスの配線容量、抵
抗をすべて正確に模倣する必要があり、現実的にはこれ
が困難である。このため、レプリカ回路によって検出さ
れた遅延時間は、必ずしも実際のＬＳＩのクリティカル
パスの遅延時間と一致しない可能性がある。In the conventional voltage supply circuit described above,
In order to make the characteristics of the replica circuit exactly the same as the actual critical path inside the LSI, it is necessary to accurately imitate not only the number of gates of the critical path but also the wiring capacitance and resistance of the critical path. This is difficult. For this reason, the delay time detected by the replica circuit may not always coincide with the delay time of the actual critical path of the LSI.

【００１１】ここで、一例として、ある動作条件１での
クリティカルパスの電源電圧−遅延特性を図１３の線
Ａ、クリティカルパスの遅延時間をモニタするレプリカ
回路の電源電圧−遅延特性を線Ｃに示している。この動
作条件で周期Ｔにおいては、クリティカルパスとレプリ
カ回路の動作電圧差はΔＶだけ存在する。一方、別の動
作条件２でのクリティカルパスの電源電圧−遅延特性を
図１３の線Ｂ、クリティカルパスの遅延時間をモニタす
るレプリカ回路の電源電圧−遅延特性を線Ｄに示してい
る。この動作条件で周期Ｔにおいては、クリティカルパ
スとレプリカ回路の動作電圧差はΔＶ’だけ存在する。
このような遅延特性の違いは、例えば製造工程に生じる
トランジスタの電流能力のバラツキ具合等により発生す
る。図１３において、ΔＶはΔＶ’より大きい（ΔＶ＞
ΔＶ’）。Here, as an example, the power supply voltage-delay characteristic of a critical path under a certain operating condition 1 is shown in line A of FIG. 13, and the power supply voltage-delay characteristic of a replica circuit for monitoring the delay time of the critical path is shown in line C. Is shown. Under the operating conditions, in the cycle T, the operating voltage difference between the critical path and the replica circuit exists by ΔV. On the other hand, the power supply voltage-delay characteristic of the critical path under another operation condition 2 is shown in line B of FIG. 13, and the power supply voltage-delay characteristic of the replica circuit for monitoring the delay time of the critical path is shown in line D. Under this operating condition, in the period T, the operating voltage difference between the critical path and the replica circuit exists by ΔV ′.
Such a difference in the delay characteristics occurs due to, for example, a variation in the current capability of the transistor generated in the manufacturing process. In FIG. 13, ΔV is larger than ΔV ′ (ΔV>
ΔV ′).

【００１２】このような特性を持つＬＳＩに対して、例
えば上記条件２のレプリカ回路の遅延情報からΔＶ’だ
け電源電圧マージンを持たせていると、このＬＳＩの動
作条件１では、（ΔＶ−ΔＶ’）だけ電源電圧が足りず
遅延時間が増大し、動作不良が起きる可能性がある。よ
って、このような回路特性の場合、動作条件１を考慮
し、電源電圧を制御するとき、ΔＶのマージンを付加す
る必要がある。If an LSI having such a characteristic is provided with a power supply voltage margin of ΔV ′ from the delay information of the replica circuit under the above condition 2, for example, under the operating condition 1 of this LSI, (ΔV−ΔV ') Only the power supply voltage is insufficient and the delay time increases, which may cause malfunction. Therefore, in the case of such circuit characteristics, it is necessary to add a margin of ΔV when controlling the power supply voltage in consideration of the operating condition 1.

【００１３】しかしながら、このマージンは動作条件２
の場合には過剰なものとなり、このマージン分だけ調整
した電源電圧がＬＳＩが正常な動作を維持する最低限の
電圧より高く、無駄な消費電力が発生する結果となる。However, this margin depends on the operating condition 2
In this case, the power supply voltage adjusted by this margin is higher than the minimum voltage for maintaining normal operation of the LSI, resulting in wasteful power consumption.

【００１４】さらに、ＬＳＩの遅延特性、即ち、供給さ
れる電源電圧と遅延時間との関係はＬＳＩの製造条件に
応じて変化する。ＬＳＩの遅延は、ゲート遅延とＲＣ配
線遅延との合計によって決まる。このうち、ゲート遅延
は、駆動すべき負荷容量をトランジスタの電流値で割っ
た値によって決まり、トランジスタの電流能力が供給さ
れる電源電圧に依存するので、電源電圧に応じて変動す
る。一方、ＲＣ配線遅延は、駆動するバッファの電流能
力が大きい場合、動作電圧によらず一定であり、例え
ば、電源電圧ＶDDレベルまで遷移する時間は、（０．３
８×Ｒ×Ｃ）と近似できることが一般的に知られてい
る。Further, the delay characteristic of the LSI, that is, the relationship between the supplied power supply voltage and the delay time changes according to the LSI manufacturing conditions. The delay of the LSI is determined by the sum of the gate delay and the RC wiring delay. Among them, the gate delay is determined by a value obtained by dividing the load capacitance to be driven by the current value of the transistor, and varies depending on the power supply voltage because the current capability of the transistor depends on the supplied power supply voltage. On the other hand, when the current capability of the buffer to be driven is large, the RC wiring delay is constant irrespective of the operating voltage. For example, the transition time to the power supply voltage V DD level is (0.3
It is generally known that it can be approximated as 8 × R × C).

【００１５】ところで、実際のＬＳＩの製造において、
このＲＣ成分にかかわる配線抵抗、配線容量の製造バラ
ツキと、トランジスタのゲート遅延にかかわるトランジ
スタの電流駆動能力の製造バラツキが存在する。図１４
は、ＬＳＩの遅延特性、即ち電源電圧と遅延値との関係
を示すグラフである。図１４において、線Ａは設計通り
できあがった場合のＬＳＩの特性、線Ｂはトランジスタ
の電流能力が設計値より低くなり、配線抵抗及び配線容
量が設計通りできあがった場合のＬＳＩの特性、線Ｃは
トランジスタの電流能力は設計通り、配線抵抗及び配線
容量が設計値より大きくできあがった場合のＬＳＩの特
性を示している。また、線Ｄは設計通りに配線遅延がつ
いている場合の配線遅延値、線Ｅは設計値より大きく配
線遅延がついている場合の配線遅延値である。即ち、線
ＡとＢには、配線遅延値として線Ｄの成分が含まれ、線
Ｃには配線遅延値として線Ｅの成分が含まれる。By the way, in actual LSI manufacturing,
There is a manufacturing variation in wiring resistance and wiring capacitance related to the RC component, and a manufacturing variation in current driving capability of the transistor related to the gate delay of the transistor. FIG.
5 is a graph showing a delay characteristic of an LSI, that is, a relationship between a power supply voltage and a delay value. In FIG. 14, line A is the characteristic of the LSI when the design is completed, line B is the characteristic of the LSI when the current capability of the transistor is lower than the design value, the wiring resistance and the wiring capacitance are completed as designed, and line C is the characteristic. The current capability of the transistor shows the characteristics of the LSI when the wiring resistance and the wiring capacitance are larger than the design values as designed. Line D is a wiring delay value when the wiring delay is provided as designed, and line E is a wiring delay value when the wiring delay is larger than the designed value. That is, the lines A and B include the component of the line D as the wiring delay value, and the line C includes the component of the line E as the wiring delay value.

【００１６】図１４に示すように、動作電圧と遅延時間
がいくつかのパターンを含む場合、動作電圧の変動の影
響が遅延値に与える割合が一定でなくなるので、電圧を
どの程度変動させればよいかが決定しにくい。特に、線
Ｃの特性を前提として電圧を低下させていくと、実際の
ＬＳＩの特性が線Ｂであった場合に、遅延の変動幅が大
きくなり、動作周波数スペックを満たさない遅延値を取
り、動作不良が起きる可能性がある。As shown in FIG. 14, when the operating voltage and the delay time include several patterns, the ratio of the effect of the fluctuation of the operating voltage to the delay value is not constant. It is difficult to determine whether it is good. In particular, when the voltage is reduced on the premise of the characteristic of the line C, the fluctuation width of the delay becomes large when the actual characteristic of the LSI is the line B, and a delay value that does not satisfy the operating frequency specification is obtained. Malfunction may occur.

【００１７】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、電圧発生回路の出力電圧の上げ
幅と下げ幅をそれぞれ異なるように制御することによっ
て、負荷の急速な変化に対応でき、安定した動作電源電
圧を供給でき、また、レプリカ回路によって検出された
遅延情報から、ＬＳＩの動作条件を推測し、動作電圧マ
ージンを適宜補正することで低消費電力化をはかり、さ
らに遅延情報の変動量を検出することで、ＬＳＩの動作
条件を推定し、半導体集積回路が正常な動作を維持しな
がら、低消費電力化を実現できる電圧供給回路及びその
電圧制御方法を提供することにある。The present invention has been made in view of the above circumstances, and an object of the present invention is to respond to a rapid change in load by controlling the increase and decrease of the output voltage of the voltage generating circuit to be different from each other. It is possible to supply a stable operation power supply voltage, estimate the operating conditions of the LSI from the delay information detected by the replica circuit, correct the operating voltage margin appropriately, reduce power consumption, and further reduce the delay information. It is an object of the present invention to provide a voltage supply circuit capable of realizing low power consumption while maintaining a normal operation of a semiconductor integrated circuit by detecting a variation amount of the LSI and estimating an operating condition of the LSI, and a voltage control method thereof. .

【００１８】[0018]

【課題を解決するための手段】上記目的を達成するた
め、本発明の第１観点の電圧供給回路は、供給される電
源電圧に基づいた動作速度で、入力信号に応じて所定の
処理を行い、上記入力信号を受けてから所定の遅延時間
を経過した後処理結果を出力する機能回路と、上記機能
回路の遅延時間を検出する遅延検出回路と、上記遅延検
出回路によって検出された遅延時間に応じて、上記電源
電圧を上昇または降下させ、上記電源電圧を上昇させる
ときの変動幅を降下させるときの変動幅より大きく制御
する制御信号を出力する制御回路と、上記制御信号に応
じた電圧を発生し、電源電圧として上記機能回路に供給
する電圧発生回路とを有する。In order to achieve the above object, a voltage supply circuit according to a first aspect of the present invention performs a predetermined process in accordance with an input signal at an operation speed based on a supplied power supply voltage. A function circuit that outputs a processing result after a predetermined delay time has elapsed after receiving the input signal, a delay detection circuit that detects a delay time of the function circuit, and a delay circuit that is detected by the delay detection circuit. Accordingly, the control circuit outputs a control signal for increasing or decreasing the power supply voltage, and outputting a control signal for controlling the fluctuation width when increasing the power supply voltage to be larger than the fluctuation width when decreasing the power supply voltage. A voltage generation circuit for generating and supplying the power supply voltage to the functional circuit.

【００１９】また、本発明では、好適には、上記遅延検
出回路は、上記機能回路のクリティカルパスと同程度の
遅延時間をもつレプリカ回路と、上記レプリカ回路に所
定の信号を入力し、当該入力信号に応じた出力信号の遅
延時間を検出する遅延時間検出回路とを有する。In the present invention, preferably, the delay detection circuit includes a replica circuit having a delay time substantially equal to a critical path of the functional circuit, and a predetermined signal input to the replica circuit. A delay time detecting circuit for detecting a delay time of an output signal corresponding to the signal.

【００２０】また、本発明では、好適には、上記制御回
路は、上記遅延時間検出回路によって検出された遅延時
間と予め設定された基準値とを比較する比較回路を有
し、上記比較の結果、上記検出された遅延時間が上記基
準値より大きいとき、上記電圧発生回路の出力電圧を第
１の変動幅で上昇させ、上記検出された遅延時間が上記
基準値より小さいとき、上記電圧発生回路の出力電圧を
上記第１の変動幅より小さい第２の変動幅で降下させる
制御信号を出力する。In the present invention, preferably, the control circuit has a comparison circuit for comparing the delay time detected by the delay time detection circuit with a preset reference value, and the result of the comparison When the detected delay time is greater than the reference value, the output voltage of the voltage generation circuit is increased by a first fluctuation range, and when the detected delay time is smaller than the reference value, the voltage generation circuit Is output at a second fluctuation width smaller than the first fluctuation width.

【００２１】また、本発明では、好適には、上記制御回
路は、上記遅延時間検出回路によって検出された遅延時
間と予め設定された基準値との差を求める手段と、上記
遅延時間と基準値との差に応じて上記電圧変動幅を設定
する電圧変動幅決定手段とを有する。In the present invention, preferably, the control circuit comprises: means for obtaining a difference between the delay time detected by the delay time detection circuit and a preset reference value; And a voltage fluctuation width determining means for setting the voltage fluctuation width according to the difference between

【００２２】また、本発明の第２の観点の電圧供給回路
は、供給される電源電圧に基づいた動作速度で、入力信
号に応じて所定の処理を行い、上記入力信号を受けてか
ら所定の遅延時間を経過した後処理結果を出力する機能
回路と、上記機能回路のクリティカルパスとほぼ同じ遅
延時間を持つレプリカ回路と、上記レプリカ回路の遅延
時間を検出する遅延検出回路と、上記遅延検出回路によ
って検出された遅延時間に応じて、当該レプリカ回路の
遅延時間が所定の基準値を満たす電源電圧を求め、同じ
動作条件における上記レプリカ回路の電源電圧と上記機
能回路の電源電圧との関係に基づき、上記機能回路に供
給すべき電源電圧を求め、当該電源電圧に応じた制御信
号を出力する制御回路と、上記制御信号に応じた電圧を
発生し、電源電圧として上記機能回路に供給する電圧発
生回路とを有する。A voltage supply circuit according to a second aspect of the present invention performs a predetermined process according to an input signal at an operation speed based on a supplied power supply voltage, and after receiving the input signal, performs a predetermined process. A function circuit that outputs a processing result after the delay time has elapsed, a replica circuit having a delay time substantially equal to a critical path of the functional circuit, a delay detection circuit that detects a delay time of the replica circuit, and the delay detection circuit A power supply voltage that satisfies a predetermined reference value for a delay time of the replica circuit is obtained according to the delay time detected by the power supply circuit, and based on a relationship between a power supply voltage of the replica circuit and a power supply voltage of the functional circuit under the same operating conditions. A control circuit for determining a power supply voltage to be supplied to the functional circuit and outputting a control signal corresponding to the power supply voltage; and generating a voltage corresponding to the control signal; And a voltage generating circuit for supplying to said functional circuit by.

【００２３】また、本発明では、好適には、同じ動作条
件において、上記レプリカ回路の遅延時間と上記機能回
路のクリティカルパスの遅延時間を等しくするため、上
記レプリカ回路及び上記機能回路に供給する電源電圧の
関係を示すデータベースを有し、上記制御回路は、上記
データベースに基づき、求められた上記レプリカ回路へ
の供給電圧に対応する上記機能回路への供給電圧を求め
る。In the present invention, preferably, under the same operating conditions, a power supply to be supplied to the replica circuit and the functional circuit in order to make a delay time of the replica circuit equal to a delay time of a critical path of the functional circuit. The control circuit determines a supply voltage to the functional circuit corresponding to the determined supply voltage to the replica circuit based on the database.

【００２４】また、本発明では、好適には、同じ動作条
件において、上記レプリカ回路の遅延時間と上記機能回
路のクリティカルパスの遅延時間を等しくするため、上
記レプリカ回路及び上記機能回路に供給する電源電圧の
関係を示す数式を有し、上記制御回路は、上記数式に基
づき、求められた上記レプリカ回路への供給電圧に対応
する上記機能回路への供給電圧を求める。In the present invention, preferably, under the same operating conditions, a power supply to be supplied to the replica circuit and the functional circuit in order to make the delay time of the replica circuit equal to the delay time of the critical path of the functional circuit. The control circuit has a mathematical expression indicating a voltage relationship, and the control circuit determines a supply voltage to the functional circuit corresponding to the determined supply voltage to the replica circuit based on the mathematical expression.

【００２５】さらに、本発明の第３の観点の電圧供給回
路は、供給される電源電圧に基づいた動作速度で、入力
信号に応じて所定の処理を行い、上記入力信号を受けて
から所定の遅延時間を経過した後処理結果を出力する機
能回路と、上記機能回路の遅延時間を検出する遅延検出
回路と、上記遅延検出回路によって検出された遅延時間
に応じて、上記電源電圧の変動幅に対応する遅延時間の
変動幅を求め、予め取得した各製造条件における電源電
圧と遅延時間に関する情報に基づき、製造条件を推定
し、当該推定した製造条件における上記機能回路に供給
すべき電源電圧を求め、当該電源電圧に応じた制御信号
を出力する制御回路と、上記制御信号に応じた電圧を発
生し、電源電圧として上記機能回路に供給する電圧発生
回路とを有する。Further, the voltage supply circuit according to the third aspect of the present invention performs a predetermined process in accordance with an input signal at an operation speed based on a supplied power supply voltage, and after receiving the input signal, performs a predetermined process. A function circuit that outputs a processing result after the delay time has elapsed, a delay detection circuit that detects a delay time of the functional circuit, and a variation range of the power supply voltage according to the delay time detected by the delay detection circuit. The corresponding fluctuation range of the delay time is obtained, the manufacturing conditions are estimated based on the information on the power supply voltage and the delay time under each of the previously obtained manufacturing conditions, and the power supply voltage to be supplied to the functional circuit under the estimated manufacturing conditions is obtained. A control circuit that outputs a control signal according to the power supply voltage, and a voltage generation circuit that generates a voltage according to the control signal and supplies the power supply voltage to the functional circuit.

【００２６】また、本発明では、好適には、各動作条件
において、上記電源電圧と遅延時間との関係を示すデー
タベースを有し、上記制御回路は、求められた上記電源
電圧の変動幅と上記遅延時間の変動幅、及び上記データ
ベースに基づき、製造条件を推定し、当該推定した製造
条件に応じて、上記データベースに基づき当該製造条件
における上記機能回路が正常に動作する電源電圧を取得
する。In the present invention, preferably, a database showing a relationship between the power supply voltage and the delay time under each operating condition is provided, and the control circuit is configured to determine the variation range of the power supply voltage and the A manufacturing condition is estimated based on the fluctuation range of the delay time and the database, and a power supply voltage at which the functional circuit normally operates under the manufacturing condition is acquired based on the database in accordance with the estimated manufacturing condition.

【００２７】また、本発明では、好適には、上記制御回
路は、前回検出された遅延時間と設定された電源電圧と
を記憶する第１の記憶手段と、今回検出された遅延時間
と設定される電源電圧とを記憶する第２の記憶手段とを
有し、上記第１と第２の記憶手段に記憶されているデー
タに応じて、電源電圧の変動幅及びそれに応じた遅延時
間の変動幅を算出する。In the present invention, preferably, the control circuit stores the delay time detected last time and the set power supply voltage, and the delay time detected this time. And a second storage means for storing a power supply voltage and a variation width of the power supply voltage and a variation width of the delay time corresponding to the data stored in the first and second storage means. Is calculated.

【００２８】また、本発明では、好適には、上記機能回
路のクリティカルパスに基づいたレプリカ回路を有し、
上記遅延検出回路は、上記レプリカ回路の遅延時間を検
出する。Further, in the present invention, preferably, there is provided a replica circuit based on a critical path of the functional circuit,
The delay detection circuit detects a delay time of the replica circuit.

【００２９】また、本発明の第１の観点の電圧制御方法
は、所定の機能を実行する機能回路が正常動作するため
の最低限の電源電圧を供給する電圧制御方法であって、
上記機能回路の遅延時間を検出するステップと、上記検
出された遅延時間に応じて、上記電源電圧を上昇または
降下させ、上記電源電圧を上昇させるときの変動幅を降
下させるときの変動幅より大きく設定するステップと、
上記設定された変動幅に応じて上記電源電圧を変化させ
て、上記機能回路に供給するステップとを有する。Further, a voltage control method according to a first aspect of the present invention is a voltage control method for supplying a minimum power supply voltage for a function circuit executing a predetermined function to operate normally.
Detecting the delay time of the functional circuit, and increasing or decreasing the power supply voltage in accordance with the detected delay time, so that the fluctuation width when increasing the power supply voltage is larger than the fluctuation width when decreasing the power supply voltage. Setting steps;
Changing the power supply voltage in accordance with the set fluctuation range and supplying the power supply voltage to the functional circuit.

【００３０】また、本発明の第２の観点の電圧制御方法
は、所定の機能を実行する機能回路が正常動作するため
の最低限の電源電圧を供給する電圧制御方法であって、
上記機能回路の遅延時間をモニタするレプリカ回路の遅
延時間を検出するステップと、検出された上記レプリカ
回路の遅延時間に応じて、当該レプリカ回路の遅延時間
が所定の規準値を満たす電源電圧を求めるステップと、
同じ動作条件下で、上記レプリカ回路に供給される電源
電圧と上記機能回路に供給される電源電圧との関係に基
づき、上記求められたレプリカ回路の電源電圧に対応す
る上記機能回路に供給すべき電源電圧を求めるステップ
と、上記求められた上記機能回路に供給すべき電源電圧
を発生し、上記機能回路に供給するステップとを有す
る。Further, a voltage control method according to a second aspect of the present invention is a voltage control method for supplying a minimum power supply voltage for a normal operation of a functional circuit executing a predetermined function,
Detecting a delay time of the replica circuit that monitors the delay time of the functional circuit; and determining a power supply voltage that satisfies a predetermined reference value for the delay time of the replica circuit in accordance with the detected delay time of the replica circuit. Steps and
Under the same operating conditions, based on the relationship between the power supply voltage supplied to the replica circuit and the power supply voltage supplied to the functional circuit, power should be supplied to the functional circuit corresponding to the determined power supply voltage of the replica circuit. Determining a power supply voltage; and generating a power supply voltage to be supplied to the functional circuit and supplying the power supply voltage to the functional circuit.

【００３１】また、本発明の第３の観点の電圧制御方法
は、所定の機能を実行する機能回路が正常に動作するた
めの最低限の電源電圧を供給する電圧制御方法であっ
て、上記機能回路の遅延時間を検出するステップと、検
出された上記機能回路の遅延時間に応じて、当該機能回
路に供給する電源電圧の変動幅及び当該電源電圧の変動
幅に対応する遅延時間の変動幅を取得するステップと、
上記電源電圧の変動幅、遅延時間の変動幅及び予め取得
した上記電源電圧と遅延時間との関係に基づき、製造条
件を推定し、当該推定した製造条件における上記機能回
路に供給すべき電源電圧を求めるステップと、上記求め
られた供給すべき電源電圧を発生し、上記機能回路に供
給するステップとを有する。A voltage control method according to a third aspect of the present invention is a voltage control method for supplying a minimum power supply voltage required for a function circuit executing a predetermined function to operate normally. A step of detecting a delay time of the circuit; and, in accordance with the detected delay time of the functional circuit, a variation width of a power supply voltage supplied to the functional circuit and a variation width of the delay time corresponding to the variation width of the power supply voltage. Obtaining,
Based on the fluctuation width of the power supply voltage, the fluctuation width of the delay time, and the relationship between the power supply voltage and the delay time acquired in advance, the manufacturing conditions are estimated, and the power supply voltage to be supplied to the functional circuit under the estimated manufacturing conditions is determined. Determining a power supply voltage to be supplied and supplying the generated power supply voltage to the functional circuit.

【００３２】本発明によれば、入力信号に応じて所定の
処理を行う機能回路に対応して、当該機能回路のクリテ
ィカルパスと同程度の遅延時間を持つレプリカ回路が設
けられ、機能回路とレプリカ回路に電圧発生回路によっ
て生成される電源電圧が供給される。遅延検出回路によ
って、レプリカ回路に所定の入力信号が入力されたとき
の遅延時間が検出され、当該検出された遅延時間と所定
の基準値との比較結果に応じて、制御回路によって供給
される電源電圧を上昇させるまたは降下させる制御が行
われる。さらに、電源電圧を上昇させるときの電圧変動
幅を降下させるときの電圧変動幅より大きく設定するこ
とによって、負荷の変動などによって、電源電圧が低下
し、機能回路のクリティカルパスの遅延時間が所定の基
準値を上回ったとき、電源電圧を短時間で基準値以上に
回復でき、機能回路が動作不良を起こす確率を低く抑制
でき、また、電源電圧を降下させるとき、小幅で徐々に
電圧レベルを下げることによって、電圧制御の不安定性
を解消できる。According to the present invention, a replica circuit having the same delay time as the critical path of the functional circuit is provided corresponding to the functional circuit performing predetermined processing in accordance with the input signal. A power supply voltage generated by the voltage generation circuit is supplied to the circuit. The delay detection circuit detects a delay time when a predetermined input signal is input to the replica circuit, and supplies a power supplied by the control circuit in accordance with a result of comparison between the detected delay time and a predetermined reference value. Control for increasing or decreasing the voltage is performed. Further, by setting the voltage fluctuation width when increasing the power supply voltage to be larger than the voltage fluctuation width when decreasing, the power supply voltage decreases due to load fluctuations and the like, and the delay time of the critical path of the functional circuit becomes a predetermined time. When the power supply voltage exceeds the reference value, the power supply voltage can be recovered to the reference value or more in a short time, and the probability of malfunction of the functional circuit can be suppressed to a low level. This can eliminate the instability of voltage control.

【００３３】また、本発明によれば、半導体素子のバラ
ツキなどによって、同じ動作条件においてレプリカ回路
と機能回路であるＬＳＩのクリティカルパスの遅延時間
が異なる場合、予めそれぞれの動作条件におけるレプリ
カ回路の動作電源電圧とＬＳＩの動作電源電圧との関係
を求めて、回路動作時に検出されたレプリカ回路の遅延
時間に応じて当該レプリカ回路に供給する電源電圧が求
められ、予め求められたレプリカ回路の動作電源電圧と
ＬＳＩの動作電源電圧との関係に基づきＬＳＩに供給す
べき電源電圧が求められる。これによって、レプリカ回
路と機能回路との遅延時間のバラツキによる推定動作電
源電圧の誤差を補正でき、ＬＳＩを正常に動作する必要
最低限の電源電圧を供給でき、低消費電力化を実現でき
る。Further, according to the present invention, when the delay time of the critical path of the replica circuit and that of the LSI which is a functional circuit are different under the same operating condition due to the variation of the semiconductor element or the like, the operation of the replica circuit under the respective operating conditions is previously determined. The relationship between the power supply voltage and the operating power supply voltage of the LSI is determined, and the power supply voltage to be supplied to the replica circuit is determined according to the delay time of the replica circuit detected during circuit operation. The power supply voltage to be supplied to the LSI is obtained based on the relationship between the voltage and the operating power supply voltage of the LSI. As a result, it is possible to correct the error of the estimated operating power supply voltage due to the variation of the delay time between the replica circuit and the functional circuit, supply the minimum necessary power supply voltage for operating the LSI normally, and realize low power consumption.

【００３４】さらに、本発明によれば、製造条件のバラ
ツキなどによって、機能回路であるＬＳＩの遅延特性が
変化する場合、ＬＳＩに供給される電源電圧の変動幅と
それに応じて遅延時間の変動幅を検出し、予めそれぞれ
の製造条件におけるＬＳＩの電源電圧と遅延時間との関
係を示すデータベース求めて、回路動作時に検出された
ＬＳＩの遅延時間に応じて、供給される電源電圧の変動
幅と遅延時間の変動幅が求められ、さらにデータベース
を参照し、ＬＳＩの製造条件を推定でき、当該推定した
製造条件に基づきＬＳＩに供給すべき電源電圧が求めら
れる。これによって、ＬＳＩの製造条件のバラツキによ
る電源電圧の推定誤差を補正でき、また、ＬＳＩを正常
に動作する必要最低限の電源電圧を供給でき、低消費電
力化を実現できる。Further, according to the present invention, when the delay characteristics of the LSI as a functional circuit change due to variations in manufacturing conditions or the like, the fluctuation width of the power supply voltage supplied to the LSI and the fluctuation width of the delay time accordingly And a database showing the relationship between the power supply voltage of the LSI and the delay time under each manufacturing condition is obtained in advance, and the fluctuation width and the delay of the supplied power supply voltage are determined in accordance with the delay time of the LSI detected during the circuit operation. The fluctuation width of time is obtained, and the production conditions of the LSI can be estimated with reference to the database, and the power supply voltage to be supplied to the LSI is obtained based on the estimated production conditions. As a result, it is possible to correct the estimation error of the power supply voltage due to the variation in the manufacturing conditions of the LSI, to supply the minimum necessary power supply voltage for operating the LSI normally, and to realize low power consumption.

【００３５】[0035]

【発明の実施の形態】第１実施形態 図１は本発明に係る電圧供給回路の第１の実施形態を示
す回路図である。図示のように、本実施形態の電圧供給
回路１００は、入力信号生成回路３０、レプリカ回路２
０、遅延検出回路４０、制御回路５０及び電圧発生回路
６０によって構成されている。電圧供給回路１００によ
って出力される電源電圧ＶDDは、ＬＳＩ１０及びレプリ
カ回路２０にそれぞれ供給される。DESCRIPTION OF THE PREFERRED EMBODIMENTS First Embodiment FIG. 1 is a circuit diagram showing a first embodiment of a voltage supply circuit according to the present invention. As illustrated, the voltage supply circuit 100 of the present embodiment includes an input signal generation circuit 30, a replica circuit 2
0, a delay detection circuit 40, a control circuit 50, and a voltage generation circuit 60. The power supply voltage V DD output by the voltage supply circuit 100 is supplied to the LSI 10 and the replica circuit 20, respectively.

【００３６】ＬＳＩ１０は、所定の処理機能を有する機
能回路であり、入力信号に応じて所定の信号処理を行
い、処理結果を出力する。レプリカ回路２０は、ＬＳＩ
１０のクリティカルパスに対応して設計され、ＬＳＩ１
０のクリティカルパスの遅延時間をモニタするための回
路である。レプリカ回路２０とＬＳＩ１０には、同じ動
作電源電圧ＶDDが供給されるので、電源電圧ＶDDの変化
に応じて、レプリカ回路２０は、ＬＳＩ１０のクリティ
カルパスとほぼ同程度の遅延時間をもつ。The LSI 10 is a functional circuit having a predetermined processing function, performs predetermined signal processing according to an input signal, and outputs a processing result. The replica circuit 20 is an LSI
Designed for 10 critical paths, LSI1
This is a circuit for monitoring the delay time of a critical path of 0. Since the same operating power supply voltage V DD is supplied to the replica circuit 20 and the LSI 10, the replica circuit 20 has a delay time substantially equal to that of the critical path of the LSI 10 according to the change in the power supply voltage V DD .

【００３７】入力信号生成回路３０は、レプリカ回路２
０への入力信号Ｓinを生成する。ここで、入力信号生成
回路３０によって生成される入力信号Ｓinは、例えば、
１ショットパルスまたは周期的なクロック信号である。The input signal generation circuit 30 includes a replica circuit 2
Generate an input signal S in to 0. Here, the input signal S in generated by the input signal generation circuit 30 is, for example,
One shot pulse or periodic clock signal.

【００３８】レプリカ回路２０は、入力信号Ｓinを所定
の遅延時間ＴD で遅らせた遅延信号ＳD を出力する。遅
延検出回路４０は、入力信号Ｓinに対して、レプリカ回
路２０の出力信号ＳD の遅延時間ＴD を検出し、遅延デ
ータＤL を出力する。The replica circuit 20 outputs a delay signal S D obtained by delaying the input signal S in by a predetermined delay time T D. The delay detection circuit 40 detects a delay time T D of the output signal S D of the replica circuit 20 with respect to the input signal S in and outputs delay data D L.

【００３９】制御回路５０は、遅延検出回路４０によっ
て出力された遅延データＤL に応じて、電圧発生回路６
０に発生電圧を制御する制御信号ＳC を出力する。制御
回路５０は、入力される遅延データＤL と所定の基準値
ＤR とを比較し、当該比較の結果に応じて、発生電圧を
上昇または降下させる制御信号ＳC を出力する。本実施
形態の電圧供給回路１００においては、制御回路５０に
よって電圧発生回路６０の出力電圧ＶDDを上昇させるま
たは降下させる制御を行う場合、電圧変動幅が異なるよ
うに制御される。The control circuit 50 controls the voltage generation circuit 6 according to the delay data D L output by the delay detection circuit 40.
A control signal S C for controlling the generated voltage to 0 is output. The control circuit 50 compares the delay data D L input and a predetermined reference value D R, according to the result of the comparison, outputs a control signal S C to raise or lower the generated voltage. In the voltage supply circuit 100 of the present embodiment, when the control circuit 50 performs control to increase or decrease the output voltage V DD of the voltage generation circuit 60, the voltage variation width is controlled to be different.

【００４０】電圧発生回路６０は、制御回路５０からの
制御信号ＳC に応じて、発生する電圧ＶDDのレベルを制
御し、発生電圧ＶDDをＬＳＩ１０及びレプリカ回路２０
にそれぞれ供給する。The voltage generating circuit 60 in response to the control signal S C from the control circuit 50 controls the level of voltage V DD generated, the generated voltage V DD of LSI10 and the replica circuit 20
Respectively.

【００４１】図２は、本実施形態の電圧供給回路１００
の動作を示すフローチャートである。以下、図１及び図
２を参照しながら、本実施形態の電圧供給回路１００の
動作を詳述する。FIG. 2 shows a voltage supply circuit 100 according to this embodiment.
6 is a flowchart showing the operation of the first embodiment. Hereinafter, the operation of the voltage supply circuit 100 of the present embodiment will be described in detail with reference to FIGS.

【００４２】図２のフローチャートにおいて、ステップ
Ｓ１は、遅延検出回路４０によって行われ、ステップＳ
２〜Ｓ６は、制御回路５０によって行われる制御であ
る。まず、ステップＳ１において、遅延検出回路４０に
よってレプリカ回路２０の遅延時間ＴD が検出され、そ
れに応じた遅延データＤL が出力される。そして、制御
回路５０は、遅延データＤL を受けて、ＬＳＩ１０の遅
延情報を取得する（ステップＳ２）。そして、制御回路
５０によって、遅延情報に基づいてＬＳＩ１０に供給す
る電源電圧ＶDDを上昇、降下またはレベル維持の何れか
を決定する（ステップＳ３）。例えば、制御回路５０は
入力される遅延データＤL と所定の基準値ＤR とを比較
し、遅延データＤL が基準値ＤR より大きい場合、ＬＳ
Ｉ１０の動作速度が所定の基準値を満たしていないと判
断し、電源電圧ＶDDを上昇させる決定をする。一方、遅
延データＤL が基準値ＤR より小さい場合、ＬＳＩ１０
の動作速度が所定の基準値を満たしていると判断し、電
源電圧ＶDDを降下させる決定をする。また、遅延データ
ＤL が基準値ＤR とほぼ一致しているとき、電源電圧Ｖ
DDをそのレベルに維持する決定をする。In the flowchart of FIG. 2, step S1 is performed by the delay detection circuit 40, and step S1 is performed.
Steps S2 to S6 are controls performed by the control circuit 50. First, in step S1, the delay time T D of the replica circuit 20 is detected by the delay detection circuit 40, and the corresponding delay data D L is output. Then, the control circuit 50 receives the delay data D L and acquires the delay information of the LSI 10 (Step S2). Then, based on the delay information, the control circuit 50 determines whether to increase, decrease, or maintain the level of the power supply voltage V DD supplied to the LSI 10 (step S3). For example, the control circuit 50 compares the delay data D L is input and a predetermined reference value D R, when the delay data D L is greater than the reference value D R, LS
It is determined that the operation speed of I10 does not satisfy the predetermined reference value, and a determination is made to increase the power supply voltage V DD . On the other hand, when the delay data D L is smaller than the reference value D R, LSI 10
Is determined to satisfy the predetermined reference value, and a decision is made to lower the power supply voltage V DD . Further, when the delay data D L is substantially equal to the reference value D R, the power supply voltage V
Make a decision to keep the DD at that level.

【００４３】次に、制御回路５０によって、電圧供給回
路６０によって供給される電源電圧ＶDDの変動幅が決定
される（ステップＳ４）。例えば、電源電圧ＶDDを上昇
させる場合、その上げ幅ΔＶA とし、電源電圧ＶDDを降
下させる場合、その下げ幅をΔＶB とすると、制御回路
５０において、ΔＶA ＞ΔＶB を満たすように制御され
る。電源電圧ＶDDの上昇幅ΔＶA を大きく設定すること
によって、ＬＳＩ１０の遅延時間が基準値を上回ったと
判断したとき、供給される電源電圧ＶDDを急速に上昇さ
せ、ＬＳＩ１０の遅延時間を短時間に正常値に戻すこと
ができ、動作不良が発生しうる時間を短縮できる。ＬＳ
Ｉ１０の遅延時間が基準値を下回ったと判断したとき、
ＬＳＩ１０に供給される電源電圧ＶDDを急激に下げるこ
となく、小さい下げ幅で徐々に低下させることで、電源
電圧ＶDDの急低下による動作の不安定性を回避すること
ができる。Next, the control circuit 50 determines the fluctuation width of the power supply voltage V DD supplied by the voltage supply circuit 60 (step S4). For example, if raising the power supply voltage V DD, and its increase range [Delta] V A, if lowering the power supply voltage V DD, when the decrease width and [Delta] V B, the control circuit 50, controlled to satisfy the ΔV A> ΔV B Is done. By setting the increase width ΔV A of the power supply voltage V DD to be large, when it is determined that the delay time of the LSI 10 exceeds the reference value, the supplied power supply voltage V DD is rapidly increased, and the delay time of the LSI 10 is shortened. To a normal value, and the time during which an operation failure can occur can be reduced. LS
When it is determined that the delay time of I10 has fallen below the reference value,
The power supply voltage V DD supplied to the LSI 10 is not lowered rapidly but is gradually lowered with a small reduction width, thereby making it possible to avoid instability of the operation due to the sudden drop of the power supply voltage V DD .

【００４４】制御回路５０において、上述したように電
源電圧ＶDDの変動幅が決定され、それに必要なマージン
を加え、電圧発生回路６０の供給電圧ＶDDが決定され、
それに応じた制御信号ＳC が電圧発生回路６０に出力さ
れる（ステップＳ５，Ｓ６）。これに応じて、電圧発生
回路６０は、制御回路５０の指示に基づき、電源電圧Ｖ
DDを発生し、ＬＳＩ１０及びレプリカ回路２０にそれぞ
れ供給する（ステップＳ７）。In the control circuit 50, the fluctuation range of the power supply voltage V DD is determined as described above, and a necessary margin is added thereto to determine the supply voltage V DD of the voltage generation circuit 60.
A corresponding control signal S C is output to the voltage generation circuit 60 (Steps S5 and S6). In response, voltage generation circuit 60 supplies power supply voltage V
The DD is generated and supplied to the LSI 10 and the replica circuit 20 (step S7).

【００４５】図３は、上述した制御によって電圧発生回
路６０の供給電圧ＶDDの一例を示す図である。図示のよ
うに、時刻Ｄにおいて、制御回路５０は遅延データＤL
が基準値ＤR より大きくなったことを検知し、それに応
じて電圧発生回路６０の供給電圧を上昇させるための上
昇幅、電圧マージンなどを決定し、制御信号ＳC を出力
する。これに応じて電圧発生回路６０によって、供給電
圧ＶDDを上げ幅ΔＶAで上昇させる。このため、電源電
圧ＶDDを急速に上昇し、時刻Ｆにおいて、所望の電圧値
Ｖp に達する。この電圧においてＬＳＩ１０は正常に動
作できる。このような制御によって、制御開始から動作
不良が回避されるまでの時間Δｔがわずかであり、動作
不良による影響を最小限に抑制できる。FIG. 3 is a diagram showing an example of the supply voltage V DD of the voltage generation circuit 60 under the control described above. As shown, at time D, the control circuit 50 outputs the delay data D L
There was detected that is greater than the reference value D R, rise for raising the supply voltage of the voltage generating circuit 60 in response thereto, such as to determine the voltage margin, and outputs a control signal S C. In response to this, the supply voltage V DD is increased by the voltage generation circuit 60 by the increase width ΔV A. Therefore, the power supply voltage V DD rapidly rises and reaches a desired voltage value V p at time F. At this voltage, the LSI 10 can operate normally. By such control, the time Δt from the start of the control to the avoidance of the operation failure is short, and the influence of the operation failure can be minimized.

【００４６】時刻Ｅにおいて、電源電圧ＶDDが制御回路
５０によって決定された上昇幅ΔＶ A 一杯に達する。こ
のとき、すでに制御回路５０によってレプリカ回路２０
の遅延時間ＴD が所定の基準値より小さくなったことが
検出され、これに応じて制御回路５０は、電圧発生回路
６０の供給電圧ＶDDを降下させるための下げ幅、電圧マ
ージンなどを決定し、制御信号ＳC を出力する。これに
応じて電圧発生回路６０の供給電圧ＶDDが下げ幅ΔＶB
で降下する。最終的に電圧発生回路６０の供給電圧ＶDD
が所望の電圧値Ｖp より電圧マージン分ΔＶM だけ高い
レベルに安定される。At time E, power supply voltage VDDIs the control circuit
.DELTA.V determined by 50 A Reach full. This
, The replica circuit 20 has already been controlled by the control circuit 50.
Delay time TD Has become smaller than the prescribed reference value.
Detected, and the control circuit 50 responds accordingly.
60 supply voltage VDDVoltage drop to lower the voltage
And the control signal SC Is output. to this
The supply voltage V of the voltage generation circuit 60DDIs the drop width ΔVB 
Descend. Finally, the supply voltage V of the voltage generation circuit 60DD
Is the desired voltage value Vp More voltage margin ΔVM Only high
Level stabilized.

【００４７】なお、上述した制御では、制御回路５０に
よって設定された供給電圧ＶDDの上げ幅ΔＶA 及び下げ
幅ΔＶB は予め設定された固定値であるが、供給電圧の
変動幅の制御はこれに限定されるものではなく、例え
ば、電圧の変動幅を可変にし、遅延検出回路４０によっ
て得られた遅延データＤL に応じて供給電圧ＶDDの変動
幅を制御することも可能である。例えば、遅延データＤ
L と予め設定された基準値ＤR との比較結果に応じて、
供給電圧ＶDDの変動幅を制御し、遅延データＤLと基準
値ＤR との差が大きい場合、供給電圧ＶDDの変動幅を大
きく制御し、逆に、遅延データＤL と基準値ＤR との差
が小さい場合、供給電圧ＶDDの変動幅を小さく制御する
ことで、ＬＳＩの動作電源電圧ＶDDを必要な分だけ上昇
または降下させることができるので、最適な制御を実現
できる。[0047] In the control described above, but gains [Delta] V A and of decrease [Delta] V B of the supply voltage V DD which is set by the control circuit 50 is a predetermined fixed value, control the fluctuation range of the supply voltage is this is not limited to, for example, the fluctuation width of the voltage variable, it is also possible to control the fluctuation range of the supply voltage V DD in accordance with the delay data D L obtained by the delay detection circuit 40. For example, delay data D
Depending on the result of comparison between the preset reference value D R is L,
Controls fluctuation range of the supply voltage V DD, the delay when the difference between the data D L and the reference value D R is larger, increased control fluctuation width of the supply voltage V DD, conversely, the delay data D L and the reference value D When the difference from R is small, the operating power supply voltage V DD of the LSI can be increased or decreased by a required amount by controlling the fluctuation width of the supply voltage V DD to be small, so that optimal control can be realized.

【００４８】以上説明したように、本実施形態によれ
ば、レプリカ回路２０を設けて、ＬＳＩ１０のクリティ
カルパスの遅延時間を検出し、制御回路５０によって検
出された遅延時間と所定の基準値とを比較し、当該比較
の結果、遅延時間が基準値より大きい場合、ＬＳＩ１０
への供給電圧ＶDDを上昇させ、遅延時間が基準値より小
さい場合、ＬＳＩ１０への供給電圧ＶDDを降下させるよ
う制御し、供給電圧ＶDDを上昇させるときの上げ幅を降
下させるときの下げ幅より大きく制御することによっ
て、供給電圧ＶDDが基準値以下に低下した場合、急速に
基準値以上に回復でき、ＬＳＩ１０の動作不良が発生し
うる時間を大幅に短縮できるほか、電圧供給回路の動作
安定性を改善できる。As described above, according to the present embodiment, the replica circuit 20 is provided, the delay time of the critical path of the LSI 10 is detected, and the delay time detected by the control circuit 50 is compared with the predetermined reference value. If the delay time is greater than the reference value as a result of the comparison, the LSI 10
Raising the supply voltage V DD to, if the delay time is less than the reference value, and controls so as to lower the supply voltage V DD to the LSI 10, lowering width when lowering the gains when raising the supply voltage V DD When the supply voltage V DD falls below the reference value, the control can be quickly restored to the reference value or more, and the time during which the LSI 10 can malfunction can be greatly reduced. Stability can be improved.

【００４９】第２実施形態 図４は本発明に係る電圧供給回路の第２の実施形態を示
す回路図である。図示のように、本実施形態の電圧供給
回路１００ａは、入力信号生成回路３０、レプリカ回路
２０、遅延検出回路４０、制御回路５０ａ、電圧発生回
路６０及びデータベース７０ａによって構成されてい
る。電圧供給回路１００ａによって出力される電源電圧
ＶDDは、ＬＳＩ１０及びレプリカ回路２０にそれぞれ供
給される。 Second Embodiment FIG. 4 is a circuit diagram showing a second embodiment of the voltage supply circuit according to the present invention. As illustrated, the voltage supply circuit 100a of the present embodiment includes an input signal generation circuit 30, a replica circuit 20, a delay detection circuit 40, a control circuit 50a, a voltage generation circuit 60, and a database 70a. The power supply voltage V DD output by the voltage supply circuit 100a is supplied to the LSI 10 and the replica circuit 20, respectively.

【００５０】ＬＳＩ１０は、所定の処理機能を有する機
能回路であり、入力信号に応じて所定の信号処理を行
い、処理結果を出力する。レプリカ回路２０は、ＬＳＩ
１０のクリティカルパスに対応して設計され、ＬＳＩ１
０のクリティカルパスの遅延時間をモニタするための回
路である。レプリカ回路２０とＬＳＩ１０には、同じ動
作電源電圧ＶDDが供給されるので、電源電圧ＶDDの変化
に応じて、レプリカ回路２０は、ＬＳＩ１０のクリティ
カルパスとほぼ同程度の遅延時間を持つ。しかし、実際
に製造工程によるバラツキなどの原因で、動作条件が等
しくてもレプリカ回路２０の遅延時間はＬＳＩ１０のク
リティカルパスの遅延時間と異なることが生じる。この
ため、レプリカ回路２０から検出された遅延時間に対し
て、動作条件に応じて補正する必要がある。当該補正
は、例えば制御回路５０ａによって行われる。なお、こ
の補正について後にさらに詳しく説明する。The LSI 10 is a functional circuit having a predetermined processing function, performs predetermined signal processing according to an input signal, and outputs a processing result. The replica circuit 20 is an LSI
Designed for 10 critical paths, LSI1
This is a circuit for monitoring the delay time of a critical path of 0. Since the same operation power supply voltage V DD is supplied to the replica circuit 20 and the LSI 10, the replica circuit 20 has a delay time substantially equal to that of the critical path of the LSI 10 according to the change in the power supply voltage V DD . However, the delay time of the replica circuit 20 may be different from the delay time of the critical path of the LSI 10 even if the operating conditions are equal due to variations due to the actual manufacturing process. Therefore, it is necessary to correct the delay time detected from the replica circuit 20 according to the operating conditions. The correction is performed by, for example, the control circuit 50a. This correction will be described later in more detail.

【００５１】入力信号生成回路３０は、レプリカ回路２
０への入力信号Ｓinを生成する。ここで、入力信号生成
回路３０によって生成される入力信号Ｓinは、例えば、
１ショットパルスまたは周期的なクロック信号である。The input signal generation circuit 30 includes a replica circuit 2
Generate an input signal S in to 0. Here, the input signal S in generated by the input signal generation circuit 30 is, for example,
One shot pulse or periodic clock signal.

【００５２】レプリカ回路２０は、入力信号Ｓinを所定
の遅延時間ＴD で遅らせた遅延信号ＳD を出力する。遅
延検出回路４０は、入力信号Ｓinに対して、レプリカ回
路２０の出力信号ＳD の遅延時間ＴD を検出し、遅延デ
ータＤL を出力する。The replica circuit 20 outputs a delay signal S D obtained by delaying the input signal S in by a predetermined delay time T D. The delay detection circuit 40 detects a delay time T D of the output signal S D of the replica circuit 20 with respect to the input signal S in and outputs delay data D L.

【００５３】制御回路５０ａは、遅延検出回路４０によ
って出力された遅延データＤL に応じて、電圧発生回路
６０に発生電圧を制御する制御信号ＳC を出力する。制
御回路５０ａは、入力される遅延データＤL に基づき実
際に電圧マージンを計算し、このマージンを含めた値を
供給電圧として設定する。なお、電圧マージンの決定は
種々の方法があるが、例えば、実測データに基づき予め
レプリカ回路２０の遅延時間と電圧マージンとの関係を
示すデータベース７０ａを作成する。このデータベース
７０ａには、予めＬＳＩ１０の特性評価を通じて、ＬＳ
Ｉ１０内部のクリティカルパスの必要な電源電圧とレプ
リカ回路２０への設定電圧との関係を示すデータが格納
されている。The control circuit 50a, in accordance with the delay data D L output by the delay detection circuit 40, and outputs a control signal S C to control the generated voltage to the voltage generating circuit 60. The control circuit 50a actually calculates a voltage margin based on the input delay data D L and sets a value including the margin as a supply voltage. There are various methods for determining the voltage margin. For example, a database 70a indicating the relationship between the delay time of the replica circuit 20 and the voltage margin is created in advance based on the actually measured data. The database 70a stores the LS information through the characteristic evaluation of the LSI 10 in advance.
Data indicating the relationship between the necessary power supply voltage of the critical path inside I10 and the voltage set to the replica circuit 20 is stored.

【００５４】そして、制御回路５０ａは検出されたレプ
リカ回路の遅延時間に応じて、レプリカ回路２０の設定
電圧を求めて、データベース７０ａに基づいてＬＳＩ１
０のクリティカルパスの必要な電圧マージンを求めるこ
とができる。また、実測データに基づき、予めレプリカ
回路２０の遅延特性と電圧マージンとの関係を一意的に
定める数式にまとめておいて、制御回路５０ａは、検出
されたレプリカ回路の遅延時間に応じて、数式を用いて
必要な電圧マージンを算出することも可能である。制御
回路５０ａは、求めた電圧マージンに応じて、電圧発生
回路６０の出力電圧ＶDDを制御する制御信号ＳC を出力
する。Then, the control circuit 50a obtains the set voltage of the replica circuit 20 in accordance with the detected delay time of the replica circuit.
The required voltage margin of the critical path of 0 can be obtained. Further, based on the actually measured data, the relationship between the delay characteristic of the replica circuit 20 and the voltage margin is previously compiled into a mathematical expression that uniquely defines the relationship, and the control circuit 50a calculates the mathematical expression according to the detected delay time of the replica circuit. It is also possible to calculate a necessary voltage margin by using. The control circuit 50a outputs a control signal S C for controlling the output voltage V DD of the voltage generation circuit 60 according to the obtained voltage margin.

【００５５】電圧発生回路６０は、制御回路５０ａから
の制御信号ＳC に応じて、発生する電圧ＶDDのレベルを
制御し、発生電圧ＶDDをＬＳＩ１０及びレプリカ回路２
０にそれぞれ供給する。[0055] Voltage generation circuit 60, the control circuit in accordance with the control signal S C from the 50a, to control the level of voltage V DD for generating, LSI 10 the generated voltage V DD and the replica circuit 2
0 respectively.

【００５６】図５は、本実施形態の電圧供給回路１００
ａの動作を示すフローチャートである。以下、図４及び
図５を参照しながら、本実施形態の電圧供給回路１００
ａの動作を詳述する。FIG. 5 shows a voltage supply circuit 100 according to this embodiment.
6 is a flowchart illustrating the operation of FIG. Hereinafter, the voltage supply circuit 100 according to the present embodiment will be described with reference to FIGS.
The operation of a will be described in detail.

【００５７】まず、ステップＳＳ１において、遅延検出
回路４０によってレプリカ回路２０の遅延時間が検出さ
れ、これに応じて遅延データＤL が作成される。ステッ
プＳＳ２において、制御回路５０ａは遅延データＤL を
受けて遅延情報を取得する。そして、取得した遅延情報
に基づいて、ステップＳＳ３に示すように、各条件にお
ける電圧変動と遅延時間変動の相関データを参照し、電
圧変動幅及び遅延変動幅を求めて、これらに基づき、ス
テップＳＳ４において供給電圧のマージンを決定する。First, in step SS1, the delay time of the replica circuit 20 is detected by the delay detection circuit 40, and the delay data D L is created accordingly. In step SS2, the control circuit 50a receives the delay data D L and acquires delay information. Then, based on the acquired delay information, as shown in step SS3, the voltage fluctuation width and the delay fluctuation width are obtained by referring to the correlation data of the voltage fluctuation and the delay time fluctuation under each condition, and based on these, the step SS4 is performed. Determines the supply voltage margin.

【００５８】制御回路５０ａは、上述した情報に応じて
供給電圧を決定し（ステップＳＳ５）、電圧発生回路６
０に制御信号ＳC を出力する。電圧発生回路６０は、制
御回路５０ａからの制御信号ＳC に応じて、発生する電
圧を制御し、当該電圧を動作電源電圧として、ＬＳＩ１
０及びレプリカ回路２０にそれぞれ供給する（ステップ
ＳＳ６）。The control circuit 50a determines the supply voltage according to the above-mentioned information (step SS5), and the voltage generation circuit 6
0 to output a control signal S C. The voltage generation circuit 60 controls a voltage to be generated in accordance with a control signal S C from the control circuit 50a, and uses the voltage as an operating power supply voltage for the LSI 1
0 and the replica circuit 20 (step SS6).

【００５９】図６は、検出されたレプリカ回路の遅延時
間に基づき、ＬＳＩ１０に実際に供給すべき電源電圧Ｖ
DDを求めるためのデータベースを例示している。図６
（ａ）は、レプリカ回路２０への供給電圧に対するＬＳ
Ｉ１０への実際の供給電圧との関係を示すデータベース
の一例を示している。図示のように、例えば、レプリカ
回路２０の遅延時間に基づき、当該レプリカ回路への供
給電圧が３．０Ｖ必要な場合、ＬＳＩ１０に供給すべき
電圧は３．３Ｖである。他の動作条件において、レプリ
カ回路への供給電圧が３．２Ｖ必要な場合、ＬＳＩ１０
に供給すべき電圧は３．６Ｖである。このように、図６
（ａ）のデータベースに応じて、レプリカ回路２０への
供給電圧から実際のＬＳＩへの供給すべき電圧を求める
ことができる。FIG. 6 shows the power supply voltage V to be actually supplied to the LSI 10 based on the detected delay time of the replica circuit.
4 illustrates a database for obtaining DD . FIG.
(A) is LS with respect to the supply voltage to the replica circuit 20.
An example of a database showing a relationship with an actual supply voltage to I10 is shown. As shown in the drawing, for example, when the supply voltage to the replica circuit requires 3.0 V based on the delay time of the replica circuit 20, the voltage to be supplied to the LSI 10 is 3.3V. Under other operating conditions, if the supply voltage to the replica circuit needs to be 3.2 V, the LSI 10
Is 3.6V. Thus, FIG.
The actual voltage to be supplied to the LSI can be obtained from the supply voltage to the replica circuit 20 according to the database of FIG.

【００６０】図６（ｂ）は、実際のＬＳＩに供給すべき
電圧とレプリカ回路に供給する電圧との差分データで構
築されたデータベースの一例を示している。図示のよう
に、例えば、検出されたレプリカ回路２０の遅延時間に
応じて、当該レプリカ回路に供給する電圧が３．０Ｖ必
要なとき、実際のＬＳＩ１０に供給される電圧は、それ
より０．３Ｖ高い電圧、即ち、３．３Ｖと求められる。
他の動作条件において、レプリカ回路に３．２Ｖの電圧
を供給する必要があるとき、ＬＳＩ１０には、それより
さらに０．４Ｖ高い電圧を供給すべき、即ち、３．６Ｖ
の電圧を供給すべきと判断できる。FIG. 6B shows an example of a database constructed from difference data between a voltage to be supplied to an actual LSI and a voltage to be supplied to a replica circuit. As illustrated, for example, when the voltage supplied to the replica circuit requires 3.0 V in accordance with the detected delay time of the replica circuit 20, the actual voltage supplied to the LSI 10 becomes 0.3 V A high voltage, ie, 3.3 V, is required.
Under other operating conditions, when it is necessary to supply a voltage of 3.2 V to the replica circuit, the LSI 10 should be supplied with a voltage 0.4 V higher than that, that is, 3.6 V.
Can be determined to be supplied.

【００６１】図７は、二つの動作条件３と動作条件４に
おけるレプリカ回路２０及びＬＳＩ１０に供給すべき電
圧を示すグラフである。図７では、動作条件３において
レプリカ回路の電源電圧−遅延特性が線Ｇ、実際のＬＳ
Ｉのクリティカルパスの電源電圧−遅延特性が線Ｅによ
ってそれぞれ示されている。また、動作条件４において
レプリカ回路の電源電圧−遅延特性が線Ｈ、実際のＬＳ
Ｉのクリティカルパスの電源電圧−遅延特性が線Ｆによ
ってそれぞれ示されている。図示のように、動作条件３
において、同じ遅延時間で動作する場合、例えば、周期
Ｔの場合に、レプリカ回路に対して３．２Ｖの電源電圧
を供給する必要がある場合、実際のＬＳＩに３．６Ｖの
電源電圧を供給すべきである。動作条件４において、レ
プリカ回路に対して３．０Ｖの電源電圧を供給する必要
がある場合、実際のＬＳＩには３．３Ｖの電源電圧を供
給すべきである。FIG. 7 is a graph showing voltages to be supplied to the replica circuit 20 and the LSI 10 under the two operating conditions 3 and 4. In FIG. 7, the power supply voltage-delay characteristic of the replica circuit is indicated by the line G and the actual LS under the operating condition 3.
The power supply voltage-delay characteristics of the critical path of I are indicated by lines E, respectively. Further, in the operating condition 4, the power supply voltage-delay characteristic of the replica circuit is represented by line H,
The power supply voltage-delay characteristics of the critical path of I are indicated by lines F, respectively. As shown in FIG.
In the case of operating with the same delay time, for example, when it is necessary to supply a power supply voltage of 3.2 V to the replica circuit in the case of the period T, a power supply voltage of 3.6 V is supplied to an actual LSI. Should. Under the operating condition 4, when it is necessary to supply a power supply voltage of 3.0 V to the replica circuit, a power supply voltage of 3.3 V should be supplied to an actual LSI.

【００６２】制御回路５０ａにおいて、レプリカ回路２
０の遅延時間に応じて実際のＬＳＩ１０に供給すべき電
圧を求めるために、上述したデータベースの他に、予め
まとめておいたレプリカ回路の供給電圧とＬＳＩの供給
電圧との関係に基づき、ＬＳＩに供給すべき電圧を算出
することも可能である。例えば、ＬＳＩへの供給電圧を
ＶDDL とし、レプリカ回路への供給電圧をＶDDR とする
と、予め取得したＬＳＩ及びレプリカ回路の遅延特性に
応じて、ＬＳＩへの供給電圧ＶDDL とレプリカ回路への
供給電圧ＶDDR との関係を、例えば、次式に示す関係に
まとめられる。In the control circuit 50a, the replica circuit 2
In order to determine the voltage to be supplied to the actual LSI 10 in accordance with the delay time of 0, in addition to the above-mentioned database, the LSI is supplied to the LSI based on the relationship between the supply voltage of the replica circuit and the supply voltage of the LSI which have been compiled in advance. It is also possible to calculate the voltage to be supplied. For example, assuming that the supply voltage to the LSI is V DDL and the supply voltage to the replica circuit is V DDR , the supply voltage V DDL to the LSI and the supply voltage to the replica circuit are determined according to the delay characteristics of the LSI and the replica circuit acquired in advance. The relationship with the supply voltage VDDR is summarized, for example, in the relationship shown in the following equation.

【００６３】[0063]

【数１】 ＶDDL ＝ＶDDR ×０．５＋１．８ …（１）## EQU1 ## V DDL = V DDR × 0.5 + 1.8 (1)

【００６４】制御回路５０ａは、まず検出されたレプリ
カ回路２０の遅延時間に応じて、当該レプリカ回路２０
に供給すべき電圧ＶDDR を算出する。そして、式（１）
に応じて実際のＬＳＩに供給すべき電圧ＶDDL が求めら
れる。制御回路５０ａは、算出された供給電圧ＶDDL に
応じて、電圧発生回路６０に制御信号ＳC を出力する。
電圧発生回路６０は、制御信号ＳC に応じて発生する電
圧のレベルを制御し、発生された電圧を電源電圧として
ＬＳＩ１０及びレプリカ回路２０に供給する。The control circuit 50a firstly operates the replica circuit 20 according to the detected delay time of the replica circuit 20.
Is calculated. And equation (1)
, The voltage V DDL to be supplied to the actual LSI is obtained. The control circuit 50a outputs a control signal S C to the voltage generation circuit 60 according to the calculated supply voltage V DDL .
The voltage generation circuit 60 controls the level of a voltage generated according to the control signal S C , and supplies the generated voltage to the LSI 10 and the replica circuit 20 as a power supply voltage.

【００６５】以上説明したように、本実施形態によれ
ば、ＬＳＩ１０のクリティカルパスの遅延時間をモニタ
するレプリカ回路２０を設けて、遅延検出回路４０によ
ってレプリカ回路２０の遅延時間を検出し、制御回路５
０ａは検出された遅延時間に応じてレプリカ回路２０の
遅延時間が所定の基準を満たすための供給電圧を求め、
さらに予め求めたデータベースまたは数式に基づいて、
実際にＬＳＩ１０に供給すべき電圧を求めて、これに応
じて制御信号ＳC を出力する。電圧発生回路６０は、制
御信号ＳC に応じて発生する電圧を制御し、これを動作
電源電圧としてＬＳＩ１０に供給するので、製造工程の
バラツキなどによるレプリカ回路の遅延時間とＬＳＩの
クリティカルパスの遅延時間との誤差に応じて、ＬＳＩ
に供給すべき電圧が求められ、様々な動作条件下でＬＳ
Ｉを正常に動作させるための必要最低限の電源電圧を供
給でき、低消費電力化を実現できる。As described above, according to the present embodiment, the replica circuit 20 for monitoring the delay time of the critical path of the LSI 10 is provided, and the delay time of the replica circuit 20 is detected by the delay detection circuit 40. 5
0a determines a supply voltage for the delay time of the replica circuit 20 to satisfy a predetermined criterion according to the detected delay time,
Furthermore, based on a database or formula obtained in advance,
A voltage to be actually supplied to the LSI 10 is obtained, and a control signal S C is output according to the voltage. The voltage generation circuit 60 controls the voltage generated in accordance with the control signal S C and supplies it to the LSI 10 as the operating power supply voltage. Therefore, the delay time of the replica circuit and the delay of the critical path of the LSI due to variations in the manufacturing process and the like. Depending on the error with time, LSI
Is required to be supplied to LS under various operating conditions.
It is possible to supply the minimum necessary power supply voltage for operating I normally, and to realize low power consumption.

【００６６】第３実施形態 図８は本発明に係る電圧供給回路の第３の実施形態を示
す回路図である。図示のように、本実施形態の電圧供給
回路１１０は、レプリカ回路２０、入力信号生成回路３
０、遅延検出回路４０、制御回路５０ｂ及び電圧発生回
路６０、データベース７０ｂ及びレジスタ８０，９０に
よって構成されている。電圧供給回路１１０によって出
力される電源電圧ＶDDは、ＬＳＩ１０及びレプリカ回路
２０にそれぞれ供給される。データベース７０ｂは、予
め求められた複数の異なる製造条件における電源電圧と
遅延時間との関係を示すデータを含む。レジスタ８０に
は、今回制御回路５０ｂによって設定される電源電圧と
それに対応した遅延値が格納され、レジスタ９０には、
前回制御回路５０ｂによって設定された電源電圧とそれ
に対応した遅延値が格納されている。 Third Embodiment FIG. 8 is a circuit diagram showing a third embodiment of the voltage supply circuit according to the present invention. As illustrated, the voltage supply circuit 110 of the present embodiment includes a replica circuit 20, an input signal generation circuit 3,
0, a delay detection circuit 40, a control circuit 50b and a voltage generation circuit 60, a database 70b, and registers 80 and 90. The power supply voltage V DD output by the voltage supply circuit 110 is supplied to the LSI 10 and the replica circuit 20, respectively. The database 70b includes data indicating the relationship between the power supply voltage and the delay time under a plurality of different manufacturing conditions obtained in advance. The register 80 stores the power supply voltage set by the control circuit 50b this time and the delay value corresponding thereto, and the register 90 stores
The power supply voltage set by the control circuit 50b last time and the delay value corresponding thereto are stored.

【００６７】ＬＳＩ１０は、所定の処理機能を有する機
能回路であり、入力信号に応じて所定の信号処理を行
い、処理結果を出力する。レプリカ回路２０は、ＬＳＩ
１０のクリティカルパスに対応して設計され、ＬＳＩ１
０のクリティカルパスの遅延時間をモニタするための回
路である。レプリカ回路２０とＬＳＩ１０には、同じ動
作電源電圧ＶDDが供給されるので、電源電圧ＶDDの変化
に応じて、レプリカ回路２０は、ＬＳＩ１０のクリティ
カルパスとほぼ同程度の遅延時間を持つ。The LSI 10 is a functional circuit having a predetermined processing function, performs predetermined signal processing according to an input signal, and outputs a processing result. The replica circuit 20 is an LSI
Designed for 10 critical paths, LSI1
This is a circuit for monitoring the delay time of a critical path of 0. Since the same operation power supply voltage V DD is supplied to the replica circuit 20 and the LSI 10, the replica circuit 20 has a delay time substantially equal to that of the critical path of the LSI 10 according to the change in the power supply voltage V DD .

【００６８】入力信号生成回路３０は、レプリカ回路２
０への入力信号Ｓinを生成する。ここで、入力信号生成
回路３０によって生成される入力信号Ｓinは、例えば、
１ショットパルスまたは周期的なクロック信号である。The input signal generation circuit 30 is connected to the replica circuit 2
Generate an input signal S in to 0. Here, the input signal S in generated by the input signal generation circuit 30 is, for example,
One shot pulse or periodic clock signal.

【００６９】レプリカ回路２０は、入力信号Ｓinを所定
の遅延時間ＴD で遅らせた遅延信号ＳD を出力する。遅
延検出回路４０は、入力信号Ｓinに対して、レプリカ回
路２０の出力信号ＳD の遅延時間ＴD を検出し、遅延デ
ータＤL を出力する。[0069] replica circuit 20 outputs a delay signal S D obtained by delaying an input signal S in a predetermined delay time T D. The delay detection circuit 40 detects a delay time T D of the output signal S D of the replica circuit 20 with respect to the input signal S in and outputs delay data D L.

【００７０】制御回路５０ｂは、遅延検出回路４０によ
って出力された遅延データＤL に応じて、電源電圧及び
遅延時間の変動幅を求め、データベース７０ｂのデータ
を参照して、電圧発生回路６０に制御信号ＳC を出力す
る。制御回路５０ｂは、遅延検出回路４０から得られた
遅延データＤL に応じて、ＬＳＩに供給すべき電源電圧
を求める。さらに、レジスタ８０及び９０に記憶されて
いる前回の電源電圧、遅延時間及び今回求められた電源
電圧、遅延時間に基づき、電源電圧の変動幅及びそれに
応じた遅延時間の変動幅を求めて、これの変動幅情報及
びデータベース７０ｂのデータに基づき、ＬＳＩ１０の
製造条件を推定し、推定した製造条件に基づき、ＬＳＩ
１０に供給すべき電源電圧を求めて、電圧発生回路６０
の出力電圧ＶDDを制御する制御信号ＳC を出力する。The control circuit 50b obtains the fluctuation range of the power supply voltage and the delay time according to the delay data D L output from the delay detection circuit 40, and controls the voltage generation circuit 60 by referring to the data of the database 70b. and outputs a signal S C. The control circuit 50b obtains a power supply voltage to be supplied to the LSI according to the delay data D L obtained from the delay detection circuit 40. Further, based on the previous power supply voltage and delay time stored in the registers 80 and 90 and the power supply voltage and delay time obtained this time, a fluctuation width of the power supply voltage and a fluctuation width of the delay time corresponding thereto are obtained. The manufacturing conditions of the LSI 10 are estimated based on the fluctuation range information of the LSI and the data of the database 70b.
10 to determine the power supply voltage to be supplied to
And outputs a control signal S C for controlling the output voltage V DD .

【００７１】電圧発生回路６０は、制御回路５０ｂから
の制御信号ＳC に応じて、発生する電圧ＶDDのレベルを
制御し、発生電圧ＶDDをＬＳＩ１０及びレプリカ回路２
０にそれぞれ供給する。[0071] Voltage generation circuit 60, the control circuit in accordance with the control signal S C from 50b, by controlling the level of voltage V DD for generating, LSI 10 the generated voltage V DD and the replica circuit 2
0 respectively.

【００７２】図９は、ＬＳＩの遅延特性、即ちＬＳＩの
動作電源電圧ＶDDと遅延値ＤL との関係を示すグラフで
ある。理想的な場合、ＬＳＩの遅延特性は、動作条件な
どによってばらつくことなく、すべて等しくなることが
望ましい。しかし、製造工程におけるバラツキなどの原
因によって、同じ設計条件であっても、製造条件の違い
によってＬＳＩの遅延特性が異なるようになる。[0072] Figure 9 is a graph showing delay characteristics of an LSI, that is, the operating power supply voltage V DD of the LSI the relationship between the delay values D L. In an ideal case, it is desirable that the delay characteristics of the LSIs all be equal without variation depending on operating conditions and the like. However, due to variations in the manufacturing process and the like, even under the same design conditions, the delay characteristics of the LSI differ depending on the manufacturing conditions.

【００７３】ＬＳＩの遅延特性は、トランジスタの電流
能力と配線抵抗及び配線容量によって決まる。図９にお
いて、製造条件Ａにおいて、例えばトランジスタの電流
能力は設計とおり、配線抵抗と配線容量が設計値より大
きくできあがった場合ＬＳＩが一つの遅延特性が得られ
る。また、製造条件Ｂにおいては、例えば、トランジス
タの電流能力が設計値より低くなり、配線抵抗及び配線
容量が設計とおりできあがった場合ＬＳＩが条件Ａの場
合と異なる遅延特性が得られる。即ち、ＬＳＩが同等の
設計条件であっても、製造条件の違いによって、例え
ば、図９に示す条件ＡとＢの２とおりの遅延特性が取り
うる。さらに、このＬＳＩが所定の遅延値ＤL0をとるに
は、条件Ａでは３．０Ｖ、条件Ｂでは３．１Ｖの電源電
圧をそれぞれ供給する必要がある。このため、遅延デー
タＤL に応じて供給する電源電圧を制御する場合、ＬＳ
Ｉの製造条件を取得し、当該製造条件における遅延特性
に基づき、ＬＳＩに供給すべき電源電圧を求める必要が
ある。以下、本実施形態の電圧供給回路１１０における
製造条件の求め方について説明する。The delay characteristic of an LSI is determined by the current capability of a transistor, wiring resistance and wiring capacitance. In FIG. 9, under the manufacturing condition A, for example, if the current resistance of the transistor is as designed and the wiring resistance and the wiring capacitance are larger than the design values, the LSI has one delay characteristic. Further, under the manufacturing condition B, for example, when the current capability of the transistor is lower than the design value and the wiring resistance and the wiring capacity are completed as designed, delay characteristics different from those in the case of the condition A of the LSI can be obtained. That is, even if the LSIs have the same design conditions, for example, two types of delay characteristics, conditions A and B shown in FIG. Furthermore, in order for this LSI to take a predetermined delay value D L0 , it is necessary to supply a power supply voltage of 3.0 V under the condition A and 3.1 V under the condition B. For this reason, when controlling the power supply voltage to be supplied according to the delay data D L , LS
It is necessary to obtain the manufacturing conditions of I and obtain the power supply voltage to be supplied to the LSI based on the delay characteristics under the manufacturing conditions. Hereinafter, a method of obtaining the manufacturing conditions in the voltage supply circuit 110 of the present embodiment will be described.

【００７４】図８に示す電圧供給回路１１０において、
例えば、遅延検出回路４０によってレプリカ回路の遅延
時間を検出し、得られた遅延データＤL に応じて供給す
る電源電圧ＶDDを制御する場合、例えば、３．３Ｖの電
源電圧が供給されている場合、条件Ａと条件Ｂは同じ遅
延値が得られる。このとき、ＬＳＩ１０が条件Ａまたは
条件Ｂの何れにおいて製造されているかを判断すること
ができない。電源電圧ＶDDを例えば０．１Ｖ低下させた
とき遅延値ＤL を検出し、仮にΔｄだけ遅延値が変化し
たとすれば、このＬＳＩは条件Ｂで製造されていると判
断できるので、このＬＳＩへの供給電源電圧ＶDDは３．
１Ｖまで低下することができると判断される。また、電
源電圧ＶDDを０．１Ｖ低下させたとき、遅延値が仮にΔ
ｄ’だけ変化したとすれば、このＬＳＩは条件Ａで製造
されていると判断できるので、供給電源電圧ＶDDは３．
０Ｖまで低下させることができると判断される。In the voltage supply circuit 110 shown in FIG.
For example, when the delay time of the replica circuit is detected by the delay detection circuit 40 and the power supply voltage V DD supplied according to the obtained delay data D L is controlled, for example, a power supply voltage of 3.3 V is supplied. In this case, the same delay value is obtained for the condition A and the condition B. At this time, it is impossible to determine whether the LSI 10 is manufactured under the condition A or the condition B. The power supply voltage V DD detects the delay value D L when example is 0.1V reduced, if tentatively Δd delayed value is changed, it can be determined that the LSI has been manufactured under the condition B, the LSI The power supply voltage V DD supplied to
It is determined that the voltage can be reduced to 1V. Further, when the power supply voltage V DD is lowered by 0.1 V, the delay value temporarily becomes Δ
If it has changed by d ', it can be determined that this LSI is manufactured under the condition A, so that the supply power supply voltage V DD is 3.
It is determined that the voltage can be reduced to 0V.

【００７５】本実施形態の電圧供給回路１１０では、予
めＬＳＩのそれぞれの製造条件における電源電圧ＶDDと
遅延値ＤL との関係を示すデータベースを作成してお
き、電圧供給回路１１０が動作するとき、当該データベ
ースを参照して、電源電圧ＶDDの変動幅及び当該変動幅
に対応する遅延値の変動幅に応じて、ＬＳＩの製造条件
を求め、取得した製造条件における最低限の供給電圧を
求めることができる。[0075] In the voltage supply circuit 110 of the present embodiment, in advance to create a database indicating the relationship between the power supply voltage V DD and the delay value D L in the respective production conditions previously LSI, when a voltage supply circuit 110 operates Referring to the database, the LSI manufacturing conditions are determined in accordance with the variation range of the power supply voltage V DD and the variation range of the delay value corresponding to the variation range, and the minimum supply voltage under the acquired manufacturing conditions is determined. be able to.

【００７６】図１０は、このデータベースの一例を示す
図である。図示のように、各々の供給電源電圧に対し
て、製造条件Ａ及び製造条件Ｂそれぞれにおける遅延値
Ａ１〜Ａ１７、Ｂ１〜Ｂ１７が予め求められている。図
示のように、例えば、供給電圧が３．３Ｖのとき、条件
Ａ及び条件Ｂの何れにおいても遅延値が等しく、Ａ９と
なるので、この情報のみでは、ＬＳＩの製造条件を推定
することができない。供給電圧がわずかに変動する場
合、例えば、供給電圧を０．１Ｖ変動させる場合、これ
に応じて遅延値の変動を検出することで、電圧の変動幅
に対する遅延値の変動幅を求めることができ、電源電圧
ＶDDの変動幅及び遅延値ＤL の変動幅の情報が取得され
たとき、図１０に示すデータベースに基づき、製造条件
を推定することができ、推定された製造条件においてＬ
ＳＩが正常に動作可能な最低限の電源電圧を求めること
ができる。FIG. 10 is a diagram showing an example of this database. As shown in the drawing, the delay values A1 to A17 and B1 to B17 under the manufacturing conditions A and B are obtained in advance for each supply power supply voltage. As shown in the drawing, for example, when the supply voltage is 3.3 V, the delay value is equal to A9 in both the condition A and the condition B, and the manufacturing condition of the LSI cannot be estimated only with this information. . When the supply voltage fluctuates slightly, for example, when the supply voltage fluctuates by 0.1 V, the fluctuation of the delay value with respect to the fluctuation of the voltage can be obtained by detecting the fluctuation of the delay value accordingly. When the information on the fluctuation width of the power supply voltage V DD and the fluctuation width of the delay value D L is obtained, the manufacturing conditions can be estimated based on the database shown in FIG.
The minimum power supply voltage at which the SI can operate normally can be obtained.

【００７７】図１１は、本実施形態の電圧供給回路にお
ける電圧制御の流れを示すフローチャートである。以
下、図１１を参照しつつ、本実施形態の電圧供給回路１
１０の動作について説明する。FIG. 11 is a flowchart showing the flow of voltage control in the voltage supply circuit of the present embodiment. Hereinafter, the voltage supply circuit 1 according to the present embodiment will be described with reference to FIG.
The operation of No. 10 will be described.

【００７８】まず、ステップＳＰ１において、遅延検出
回路４０によってレプリカ回路２０の遅延時間が検出さ
れ、これに応じて遅延データＤL が作成される。ステッ
プＳＰ２において、制御回路５０ｂは遅延データＤL を
受けて遅延情報を取得する。そして、取得した遅延情報
に基づいて、ステップＳＰ３に示すように、各条件にお
ける電圧変動と遅延時間変動の相関データを参照し、電
圧変動幅及び遅延変動幅を求めて、これらに基づき、ス
テップＳＰ４において実際のＬＳＩの製造条件を取得す
る。First, in step SP1, the delay time of the replica circuit 20 is detected by the delay detection circuit 40, and the delay data D L is created accordingly. In step SP2, the control circuit 50b receives the delay data D L and acquires delay information. Then, based on the obtained delay information, as shown in step SP3, the voltage fluctuation width and the delay fluctuation width are obtained by referring to the correlation data of the voltage fluctuation and the delay time fluctuation under each condition, and based on these, the step SP4 is performed. In step (1), the actual LSI manufacturing conditions are acquired.

【００７９】制御回路５０ｂは、上述した情報に応じて
供給電圧を決定し、電圧発生回路６０に制御信号ＳC を
出力する（ステップＳＰ５）。電圧発生回路６０は、制
御回路５０ｂからの制御信号ＳC に応じて、発生する電
圧を制御し、当該電圧を動作電源電圧として、ＬＳＩ１
０及びレプリカ回路２０にそれぞれ供給する（ステップ
ＳＰ６）。The control circuit 50b determines a supply voltage according to the above-mentioned information, and outputs a control signal S C to the voltage generation circuit 60 (step SP5). The voltage generation circuit 60 controls a voltage to be generated in accordance with a control signal S C from the control circuit 50b, and uses the voltage as an operating power supply voltage for the LSI 1
0 and the replica circuit 20 (step SP6).

【００８０】以上説明したように、本実施形態によれ
ば、ＬＳＩ１０のクリティカルパスの遅延時間をモニタ
するレプリカ回路２０を設けて、遅延検出回路４０によ
ってレプリカ回路２０の遅延時間を検出し、ＬＳＩ１０
の遅延情報を取得し、供給電圧の変動幅に対する遅延値
の変動幅に応じて、予め求められた各製造条件における
動作電源電圧と遅延値との関係を示すデータベースに基
づいて、ＬＳＩ１０の製造条件を推定し、推定した製造
条件においてＬＳＩ１０が正常に動作する最低限の電源
電圧を求めて、電圧発生回路６０に発生させるので、製
造工程のバラツキなどによるＬＳＩの遅延特性の変化に
対応でき、様々な動作条件下でＬＳＩを正常に動作させ
るための必要最低限の電源電圧を供給でき、低消費電力
化を実現できる。As described above, according to the present embodiment, the replica circuit 20 for monitoring the delay time of the critical path of the LSI 10 is provided, and the delay time of the replica circuit 20 is detected by the delay detection circuit 40.
Of the LSI 10 based on a database showing the relationship between the operating power supply voltage and the delay value under each of the manufacturing conditions previously determined according to the variation width of the delay value with respect to the variation width of the supply voltage. Is estimated, and the minimum power supply voltage at which the LSI 10 operates normally under the estimated manufacturing conditions is obtained and generated by the voltage generation circuit 60. Therefore, it is possible to cope with a change in the delay characteristic of the LSI due to a variation in the manufacturing process. It is possible to supply a minimum power supply voltage required for normal operation of the LSI under various operating conditions, thereby realizing low power consumption.

【００８１】[0081]

【発明の効果】以上説明したように、本発明の電圧供給
回路及びその電圧制御方法によれば、ＬＳＩに正常な動
作を維持するための必要最低限の電圧を供給でき、負荷
変化などによってＬＳＩの動作速度が低下した場合、供
給電圧が急速に上昇するように制御が行われ、ＬＳＩに
おける動作不良を起こす確率が大幅に低減され、低消費
電力化を実現でき、動作の安定性を改善できる電圧供給
回路を実現できる。また、本発明の電圧供給回路及びそ
の電圧制御方法によれば、レプリカ回路と実際のＬＳＩ
のクリティカルパスの遅延時間のバラツキを補正でき、
様々な動作条件においてＬＳＩが正常な動作を維持でき
る最低限の電源電圧を供給することができ、製造バラツ
キによる遅延時間の推定誤差を防止でき、ＬＳＩに最適
な動作電源電圧を供給することにより低消費電力化を実
現できる。さらに、本発明の電圧供給回路及びその電圧
制御方法によれば、ＬＳＩの正常な動作条件のバラツキ
による遅延特性の変動に対応でき、検出した遅延情報に
応じて、動作電圧の変動幅と遅延値の変動幅を求め、予
め取得したデータベースに応じて、ＬＳＩの製造条件を
推定し、推定した製造条件における最低限の電源電圧を
供給することができるので、製造条件のバラツキによる
遅延時間の推定誤差を防止でき、ＬＳＩに最適な動作電
源電圧を供給することにより低消費電力化を実現できる
利点がある。As described above, according to the voltage supply circuit and the voltage control method of the present invention, it is possible to supply a minimum necessary voltage for maintaining a normal operation to the LSI, and it is possible to supply the LSI with a load change or the like. When the operating speed of the device is reduced, control is performed so that the supply voltage rises rapidly, the probability of causing an operation failure in the LSI is greatly reduced, power consumption can be reduced, and operation stability can be improved. A voltage supply circuit can be realized. According to the voltage supply circuit and the voltage control method of the present invention, the replica circuit and the actual LSI
Can compensate for variations in the critical path delay time,
It is possible to supply the minimum power supply voltage that allows the LSI to maintain normal operation under various operating conditions, prevent errors in estimating delay time due to manufacturing variations, and reduce the supply of the optimal operating power supply voltage to the LSI. Power consumption can be reduced. Further, according to the voltage supply circuit and the voltage control method of the present invention, it is possible to cope with fluctuations in delay characteristics due to variations in normal operating conditions of an LSI, and to change the operating voltage fluctuation width and delay value according to detected delay information. , The LSI manufacturing conditions can be estimated according to the database obtained in advance, and the minimum power supply voltage under the estimated manufacturing conditions can be supplied. This has the advantage that power consumption can be reduced by supplying an optimum operating power supply voltage to the LSI.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明に係る電圧供給回路の第１の実施形態を
示す回路図である。FIG. 1 is a circuit diagram showing a first embodiment of a voltage supply circuit according to the present invention.

【図２】第１の実施形態の電圧供給回路の動作を示すフ
ローチャートである。FIG. 2 is a flowchart illustrating an operation of the voltage supply circuit according to the first embodiment.

【図３】第１の実施形態の電圧供給回路の供給電圧を示
す波形図である。FIG. 3 is a waveform diagram illustrating a supply voltage of the voltage supply circuit according to the first embodiment.

【図４】本発明に係る電圧供給回路の第２の実施形態を
示す回路図である。FIG. 4 is a circuit diagram showing a second embodiment of the voltage supply circuit according to the present invention.

【図５】第２の実施形態の電圧供給回路の動作を示すフ
ローチャートである。FIG. 5 is a flowchart illustrating an operation of the voltage supply circuit according to the second embodiment.

【図６】レプリカ回路の供給電圧とＬＳＩの供給電圧と
の関係を示すデータベースを示す図である。FIG. 6 is a diagram showing a database indicating a relationship between a supply voltage of a replica circuit and a supply voltage of an LSI.

【図７】異なる動作条件におけるレプリカ回路の供給電
圧とＬＳＩの供給電圧との関係を示すグラフである。FIG. 7 is a graph showing a relationship between a supply voltage of a replica circuit and a supply voltage of an LSI under different operating conditions.

【図８】本発明に係る電圧供給回路の第３の実施形態を
示す回路図である。FIG. 8 is a circuit diagram showing a third embodiment of the voltage supply circuit according to the present invention.

【図９】製造条件に応じてＬＳＩの遅延特性の変化を示
す図である。FIG. 9 is a diagram showing changes in delay characteristics of an LSI according to manufacturing conditions.

【図１０】ＬＳＩの動作電圧と遅延値との関係を表すデ
ータベースを示す図である。FIG. 10 is a diagram showing a database representing a relationship between an operating voltage of an LSI and a delay value.

【図１１】図１に示す電圧供給回路の動作を示すフロー
チャートである。FIG. 11 is a flowchart showing an operation of the voltage supply circuit shown in FIG. 1;

【図１２】従来の電圧供給回路の供給電圧を示す波形図
である。FIG. 12 is a waveform diagram showing a supply voltage of a conventional voltage supply circuit.

【図１３】異なる動作条件において、レプリカ回路の動
作電圧とＬＳＩの動作電圧との関係を示すグラフであ
る。FIG. 13 is a graph showing the relationship between the operating voltage of the replica circuit and the operating voltage of the LSI under different operating conditions.

【図１４】ＬＳＩの動作電圧と遅延値との関係を示すグ
ラフである。FIG. 14 is a graph showing a relationship between an operating voltage of an LSI and a delay value.

【符号の説明】[Explanation of symbols]

１００，１００ａ，１１０…電圧供給回路、１０…ＬＳ
Ｉ、２０…レプリカ回路、３０…入力信号発生回路、４
０…遅延検出回路、５０，５０ａ，５０ｂ…制御回路、
６０…電圧発生回路、７０ａ，７０ｂ…データベース、
８０，９０…レジスタ、ＶDD…電源電圧。100, 100a, 110: voltage supply circuit, 10: LS
I, 20: replica circuit, 30: input signal generation circuit, 4
0: delay detection circuit, 50, 50a, 50b: control circuit,
60: voltage generation circuit, 70a, 70b: database,
80, 90: register, V DD : power supply voltage.

Claims (23)

【特許請求の範囲】[Claims] 【請求項１】供給される電源電圧に基づいた動作速度
で、入力信号に応じて所定の処理を行い、上記入力信号
を受けてから所定の遅延時間を経過した後処理結果を出
力する機能回路と、 上記機能回路の遅延時間を検出する遅延検出回路と、 上記遅延検出回路によって検出された遅延時間に応じ
て、上記電源電圧を上昇または降下させ、上記電源電圧
を上昇させるときの変動幅を降下させるときの変動幅よ
り大きく制御する制御信号を出力する制御回路と、 上記制御信号に応じた電圧を発生し、上記電源電圧とし
て上記機能回路に供給する電圧発生回路とを有する電圧
供給回路。1. A functional circuit that performs a predetermined process according to an input signal at an operation speed based on a supplied power supply voltage, and outputs a processing result after a predetermined delay time has elapsed after receiving the input signal. And a delay detection circuit that detects a delay time of the functional circuit; and, according to the delay time detected by the delay detection circuit, increases or decreases the power supply voltage, and sets a variation width when the power supply voltage is increased. A voltage supply circuit, comprising: a control circuit that outputs a control signal for controlling a fluctuation width larger than a fluctuation width when dropping; and a voltage generation circuit that generates a voltage according to the control signal and supplies the power supply voltage to the functional circuit. 【請求項２】上記遅延検出回路は、上記機能回路のクリ
ティカルパスと同程度の遅延時間をもつレプリカ回路
と、 上記レプリカ回路に所定の信号を入力し、当該入力信号
に応じた出力信号の遅延時間を検出する遅延時間検出回
路とを有する請求項１記載の電圧供給回路。2. The delay detection circuit according to claim 1, wherein the delay circuit includes a replica circuit having a delay time substantially equal to a critical path of the functional circuit, a predetermined signal input to the replica circuit, and a delay of an output signal corresponding to the input signal. 2. The voltage supply circuit according to claim 1, further comprising a delay time detection circuit for detecting time. 【請求項３】上記制御回路は、上記遅延時間検出回路に
よって検出された遅延時間と予め設定された基準値とを
比較する比較回路を有し、 上記比較の結果、上記検出された遅延時間が上記基準値
より大きいとき、上記電圧発生回路の出力電圧を第１の
変動幅で上昇させ、上記検出された遅延時間が上記基準
値より小さいとき、上記電圧発生回路の出力電圧を上記
第１の変動幅より小さい第２の変動幅で降下させる制御
信号を出力する請求項１記載の電圧供給回路。3. The control circuit has a comparison circuit for comparing a delay time detected by the delay time detection circuit with a preset reference value, and as a result of the comparison, the detected delay time When the detected delay time is smaller than the reference value, the output voltage of the voltage generating circuit is increased by the first variation width when the output voltage is larger than the reference value. The voltage supply circuit according to claim 1, wherein the voltage supply circuit outputs a control signal that causes the voltage to drop at a second fluctuation width smaller than the fluctuation width. 【請求項４】上記制御回路は、上記遅延時間検出回路に
よって検出された遅延時間と予め設定された基準値との
差を求める手段と、 上記遅延時間と基準値との差に応じて上記電圧変動幅を
設定する電圧変動幅決定手段とを有する請求項１記載の
電圧供給回路。4. A control circuit comprising: means for calculating a difference between a delay time detected by the delay time detection circuit and a predetermined reference value; and a control circuit for controlling the voltage based on the difference between the delay time and the reference value. 2. The voltage supply circuit according to claim 1, further comprising a voltage fluctuation width determining means for setting a fluctuation width. 【請求項５】供給される電源電圧に基づいた動作速度
で、入力信号に応じて所定の処理を行い、上記入力信号
を受けてから所定の遅延時間を経過した後処理結果を出
力する機能回路と、 上記機能回路のクリティカルパスとほぼ同じ遅延時間を
持つレプリカ回路と、上記レプリカ回路の遅延時間を検
出する遅延検出回路と、 上記遅延検出回路によって検出された遅延時間に応じ
て、当該レプリカ回路の遅延時間が所定の基準値を満た
す電源電圧を求め、同じ動作条件における上記レプリカ
回路の電源電圧と上記機能回路の電源電圧との関係に基
づき、上記機能回路に供給すべき電源電圧を求め、当該
電源電圧に応じた制御信号を出力する制御回路と、 上記制御信号に応じた電圧を発生し、上記電源電圧とし
て上記機能回路に供給する電圧発生回路とを有する電圧
供給回路。5. A functional circuit for performing a predetermined process according to an input signal at an operation speed based on a supplied power supply voltage and outputting a processing result after a predetermined delay time has elapsed after receiving the input signal. A replica circuit having substantially the same delay time as the critical path of the functional circuit, a delay detection circuit for detecting the delay time of the replica circuit, and the replica circuit according to the delay time detected by the delay detection circuit. A power supply voltage that satisfies a predetermined reference value of the delay time is obtained, and a power supply voltage to be supplied to the functional circuit is obtained based on a relationship between the power supply voltage of the replica circuit and the power supply voltage of the functional circuit under the same operating conditions, A control circuit that outputs a control signal corresponding to the power supply voltage; and a voltage generator that generates a voltage corresponding to the control signal and supplies the power supply voltage to the functional circuit. Voltage supply circuit and a road. 【請求項６】同じ動作条件において、上記レプリカ回路
の遅延時間と上記機能回路のクリティカルパスの遅延時
間を等しくするため、上記レプリカ回路と上記機能回路
に供給する電源電圧の関係を示すデータベースを有し、 上記制御回路は、上記データベースに基づき、求められ
た上記レプリカ回路への供給電圧に対応する上記機能回
路への供給電圧を求める請求項５記載の電圧供給回路。6. A database showing a relationship between a power supply voltage supplied to the replica circuit and the functional circuit in order to make a delay time of the replica circuit equal to a delay time of a critical path of the functional circuit under the same operating conditions. 6. The voltage supply circuit according to claim 5, wherein the control circuit determines a supply voltage to the functional circuit corresponding to the determined supply voltage to the replica circuit based on the database. 【請求項７】同じ動作条件において、上記レプリカ回路
の遅延時間と上記機能回路のクリティカルパスの遅延時
間を等しくするため、上記レプリカ回路と上記機能回路
に供給する電源電圧の関係を示す数式を有し、 上記制御回路は、上記数式に基づき、求められた上記レ
プリカ回路への供給電圧に対応する上記機能回路への供
給電圧を求める請求項５記載の電圧供給回路。7. In order to make the delay time of the replica circuit equal to the delay time of the critical path of the functional circuit under the same operating conditions, there is an equation showing the relationship between the power supply voltage supplied to the replica circuit and the functional circuit. 6. The voltage supply circuit according to claim 5, wherein the control circuit determines a supply voltage to the functional circuit corresponding to the determined supply voltage to the replica circuit based on the equation. 【請求項８】供給される電源電圧に基づいた動作速度
で、入力信号に応じて所定の処理を行い、上記入力信号
を受けてから所定の遅延時間を経過した後処理結果を出
力する機能回路と、 上記機能回路の遅延時間を検出する遅延検出回路と、 上記遅延検出回路によって検出された遅延時間に応じ
て、上記電源電圧の変動幅に対応する遅延時間の変動幅
を求め、予め取得した各製造条件における電源電圧と遅
延時間に関する情報に基づき、製造条件を推定し、当該
推定した製造条件における上記機能回路に供給すべき電
源電圧を求め、当該電源電圧に応じた制御信号を出力す
る制御回路と、 上記制御信号に応じた電圧を発生し、上記電源電圧とし
て上記機能回路に供給する電圧発生回路とを有する電圧
供給回路。8. A functional circuit for performing predetermined processing according to an input signal at an operation speed based on a supplied power supply voltage, and outputting a processing result after a predetermined delay time has elapsed after receiving the input signal. And a delay detection circuit that detects the delay time of the functional circuit; and, in accordance with the delay time detected by the delay detection circuit, obtains a variation width of the delay time corresponding to the variation width of the power supply voltage, and obtains the variation width in advance. A control for estimating a manufacturing condition based on information on a power supply voltage and a delay time under each manufacturing condition, obtaining a power supply voltage to be supplied to the functional circuit under the estimated manufacturing condition, and outputting a control signal corresponding to the power supply voltage A voltage supply circuit comprising: a circuit; and a voltage generation circuit that generates a voltage according to the control signal and supplies the power supply voltage to the functional circuit. 【請求項９】各動作条件において、上記電源電圧と遅延
時間との関係を示すデータベースを有し、 上記制御回路は、求められた上記電源電圧の変動幅と上
記遅延時間の変動幅、及び上記データベースに基づき、
製造条件を推定する請求項８記載の電圧供給回路。9. A data base showing a relationship between the power supply voltage and the delay time under each operating condition, wherein the control circuit determines the fluctuation width of the obtained power supply voltage and the fluctuation time of the delay time. Based on the database,
9. The voltage supply circuit according to claim 8, wherein manufacturing conditions are estimated. 【請求項１０】上記制御回路は、上記推定した製造条件
に応じて、上記データベースに基づき当該製造条件にお
ける上記機能回路が正常に動作する電源電圧を取得する
請求項９記載の電圧供給回路。10. The voltage supply circuit according to claim 9, wherein said control circuit obtains, based on said database, a power supply voltage at which said functional circuit normally operates under said manufacturing conditions, according to said estimated manufacturing conditions. 【請求項１１】上記制御回路は、前回検出された遅延時
間と設定された電源電圧とを記憶する第１の記憶手段
と、 今回検出された遅延時間と設定される電源電圧とを記憶
する第２の記憶手段とを有する請求項８記載の電圧供給
回路。11. The control circuit according to claim 1, wherein the first storage means stores the delay time detected last time and the set power supply voltage, and the control circuit stores the delay time detected this time and the set power supply voltage. 9. The voltage supply circuit according to claim 8, further comprising two storage units. 【請求項１２】上記制御回路は、上記第１と第２の記憶
手段に記憶されているデータに応じて、上記電源電圧の
変動幅及びそれに応じた遅延時間の変動幅を算出する請
求項１１記載の電圧供給回路。12. The control circuit calculates a fluctuation width of the power supply voltage and a fluctuation width of the delay time according to the data stored in the first and second storage means. Voltage supply circuit as described. 【請求項１３】上記機能回路のクリティカルパスに基づ
いたレプリカ回路を有する請求項８記載の電圧供給回
路。13. The voltage supply circuit according to claim 8, further comprising a replica circuit based on a critical path of said functional circuit. 【請求項１４】上記遅延検出回路は、上記レプリカ回路
の遅延時間を検出する請求項１３記載の電圧供給回路。14. The voltage supply circuit according to claim 13, wherein said delay detection circuit detects a delay time of said replica circuit. 【請求項１５】所定の機能を実行する機能回路が正常動
作するための最低限の電源電圧を供給する電圧制御方法
であって、 上記機能回路の遅延時間を検出するステップと、 上記検出された遅延時間に応じて、上記電源電圧を上昇
または降下させ、上記電源電圧を上昇させるときの変動
幅を降下させるときの変動幅より大きく設定するステッ
プと、 上記設定された変動幅に応じて上記電源電圧を変化させ
て、上記機能回路に供給するステップとを有する電圧制
御方法。15. A voltage control method for supplying a minimum power supply voltage for a function circuit executing a predetermined function to operate normally, the method comprising: detecting a delay time of the function circuit; Raising or lowering the power supply voltage according to the delay time, setting the fluctuation width when increasing the power supply voltage larger than the fluctuation width when decreasing the power supply voltage; and setting the power supply according to the set fluctuation width Changing the voltage and supplying the voltage to the functional circuit. 【請求項１６】上記機能回路のクリティカルパスと同程
度の遅延時間をもつレプリカ回路の遅延時間を検出する
検出ステップを有する請求項１５記載の電圧制御方法。16. A voltage control method according to claim 15, further comprising a detection step of detecting a delay time of a replica circuit having a delay time substantially equal to a delay time of a critical path of said functional circuit. 【請求項１７】上記検出された遅延時間と所定の基準値
とを比較し、当該比較結果に応じて上記電源電圧の変動
幅を決定するステップを有する請求項１５記載の電圧制
御方法。17. The voltage control method according to claim 15, further comprising a step of comparing the detected delay time with a predetermined reference value, and determining a fluctuation range of the power supply voltage according to a result of the comparison. 【請求項１８】所定の機能を実行する機能回路が正常動
作するための最低限の電源電圧を供給する電圧制御方法
であって、 上記機能回路の遅延時間をモニタするレプリカ回路の遅
延時間を検出するステップと、 検出された上記レプリカ回路の遅延時間に応じて、当該
レプリカ回路の遅延時間が所定の規準値を満たす電源電
圧を求めるステップと、 同じ動作条件下で、上記レプリカ回路に供給される電源
電圧と上記機能回路に供給される電源電圧との関係に基
づき、上記求められたレプリカ回路の電源電圧に対応す
る上記機能回路に供給すべき電源電圧を求めるステップ
と、 上記求められた上記機能回路に供給すべき電源電圧を発
生し、上記機能回路に供給するステップとを有する電圧
制御方法。18. A voltage control method for supplying a minimum power supply voltage for a function circuit executing a predetermined function to operate normally, comprising detecting a delay time of a replica circuit for monitoring a delay time of the function circuit. And a step of obtaining a power supply voltage that satisfies a predetermined reference value for the delay time of the replica circuit according to the detected delay time of the replica circuit. A step of obtaining a power supply voltage to be supplied to the functional circuit corresponding to the obtained power supply voltage of the replica circuit based on a relationship between a power supply voltage and a power supply voltage supplied to the functional circuit; Generating a power supply voltage to be supplied to the circuit and supplying the power supply voltage to the functional circuit. 【請求項１９】同じ動作条件において、上記レプリカ回
路の遅延時間と上記機能回路のクリティカルパスの遅延
時間を等しくするため、上記レプリカ回路と上記機能回
路に供給する電源電圧の関係を示すデータベースを求め
るステップを有する請求項１８記載の電圧制御方法。19. A database showing the relationship between the replica circuit and the power supply voltage supplied to the functional circuit in order to make the delay time of the replica circuit equal to the delay time of the critical path of the functional circuit under the same operating conditions. 19. The voltage control method according to claim 18, comprising a step. 【請求項２０】同じ動作条件において、上記レプリカ回
路の遅延時間と上記機能回路のクリティカルパスの遅延
時間を等しくするため、上記レプリカ回路と上記機能回
路に供給する電源電圧の関係を示す数式を求めるステッ
プを有する請求項１８記載の電圧制御方法。20. Under the same operating conditions, in order to make the delay time of the replica circuit equal to the delay time of the critical path of the functional circuit, an equation showing the relationship between the replica circuit and the power supply voltage supplied to the functional circuit is obtained. 19. The voltage control method according to claim 18, comprising a step. 【請求項２１】所定の機能を実行する機能回路が正常に
動作するための最低限の電源電圧を供給する電圧制御方
法であって、 上記機能回路の遅延時間を検出するステップと、 検出された上記機能回路の遅延時間に応じて、当該機能
回路に供給する電源電圧の変動幅及び当該電源電圧の変
動幅に対応する遅延時間の変動幅を取得するステップ
と、 上記電源電圧の変動幅、遅延時間の変動幅及び予め取得
した上記電源電圧と遅延時間との関係に基づき、製造条
件を推定し、当該推定した製造条件における上記機能回
路に供給すべき電源電圧を求めるステップと、 上記求められた供給すべき電源電圧を発生し、上記機能
回路に供給するステップとを有する電圧制御方法。21. A voltage control method for supplying a minimum power supply voltage for a function circuit executing a predetermined function to operate normally, comprising: a step of detecting a delay time of the function circuit; Obtaining, according to a delay time of the functional circuit, a fluctuation width of a power supply voltage supplied to the functional circuit and a fluctuation width of a delay time corresponding to the fluctuation width of the power supply voltage; Estimating a manufacturing condition based on a time fluctuation range and a relationship between the power supply voltage and the delay time acquired in advance, and obtaining a power supply voltage to be supplied to the functional circuit under the estimated manufacturing condition; Generating a power supply voltage to be supplied and supplying the power supply voltage to the functional circuit. 【請求項２２】各動作条件において、上記機能回路の電
源電圧と遅延時間との関係を示すデータベースを求める
ステップを有する請求項２１記載の電圧制御方法。22. The voltage control method according to claim 21, further comprising a step of obtaining a database indicating a relationship between a power supply voltage of said functional circuit and a delay time under each operating condition. 【請求項２３】上記機能回路のクリティカルパスをモニ
タするレプリカ回路を設け、所定の電源電圧における上
記レプリカ回路の遅延時間を検出するステップを有する
請求項２１記載の電圧制御方法。23. The voltage control method according to claim 21, further comprising the step of: providing a replica circuit for monitoring a critical path of the functional circuit, and detecting a delay time of the replica circuit at a predetermined power supply voltage.
JP2000371267A 1999-12-22 2000-12-06 Voltage supply circuit and control method thereof Expired - Lifetime JP4783976B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000371267A JP4783976B2 (en) 1999-12-22 2000-12-06 Voltage supply circuit and control method thereof

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
JP1999365659 1999-12-22
JP36565799 1999-12-22
JP11-365659 1999-12-22
JP11-365657 1999-12-22
JP1999365657 1999-12-22
JP11-365658 1999-12-22
JP36565999 1999-12-22
JP36565899 1999-12-22
JP1999365658 1999-12-22
JP2000371267A JP4783976B2 (en) 1999-12-22 2000-12-06 Voltage supply circuit and control method thereof

Publications (2)

Publication Number Publication Date
JP2001244421A true JP2001244421A (en) 2001-09-07
JP4783976B2 JP4783976B2 (en) 2011-09-28

Family

ID=27480816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000371267A Expired - Lifetime JP4783976B2 (en) 1999-12-22 2000-12-06 Voltage supply circuit and control method thereof

Country Status (1)

Country Link
JP (1) JP4783976B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011091277A (en) * 2009-10-23 2011-05-06 Renesas Electronics Corp Semiconductor device and method of designing semiconductor device
JP2011151146A (en) * 2010-01-20 2011-08-04 Renesas Electronics Corp Semiconductor integrated circuit and operating voltage control method
US8004348B2 (en) 2007-02-14 2011-08-23 Nec Corporation Semiconductor circuit device controlling power source voltage
JP2011227937A (en) * 2011-08-16 2011-11-10 Fujitsu Ltd Power supply voltage adjustment device, recording medium and power supply voltage adjustment method
JP2012532383A (en) * 2009-07-02 2012-12-13 クアルコム，インコーポレイテッド Temperature compensated adaptive voltage scaler (AVS) system and method
JP2014057218A (en) * 2012-09-12 2014-03-27 Fujitsu Ltd Semiconductor device
JP2014057265A (en) * 2012-09-13 2014-03-27 Fujitsu Ltd Semiconductor device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06188722A (en) * 1992-12-17 1994-07-08 Mitsubishi Electric Corp Semiconductor integrated circuit and semiconductor integrated circuit combined circuit using same
JPH0738056A (en) * 1993-07-02 1995-02-07 Hitachi Ltd Semiconductor integrated circuit device and its power supply method
JPH08136621A (en) * 1994-11-11 1996-05-31 Oki Electric Ind Co Ltd Power-supply voltage supplying device
WO1998006022A2 (en) * 1996-08-07 1998-02-12 Motorola Semiconducteurs S.A. Methods and circuits for dynamically adjusting a supply voltage and/or a frequency of a clock signal in a digital circuit
WO1998013742A1 (en) * 1996-09-25 1998-04-02 Matsushita Electric Industrial Co., Ltd. Frequency-voltage conversion circuit, delay amount judgement circuit, system having frequency-voltage conversion circuit, method of adjusting input/output characterictics of frequency-voltage conversion circuit, and apparatus for automatically adjusting input/output characteristics of frequency-voltage conversion circuit
JPH10326867A (en) * 1997-05-26 1998-12-08 Sony Corp Semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06188722A (en) * 1992-12-17 1994-07-08 Mitsubishi Electric Corp Semiconductor integrated circuit and semiconductor integrated circuit combined circuit using same
JPH0738056A (en) * 1993-07-02 1995-02-07 Hitachi Ltd Semiconductor integrated circuit device and its power supply method
JPH08136621A (en) * 1994-11-11 1996-05-31 Oki Electric Ind Co Ltd Power-supply voltage supplying device
WO1998006022A2 (en) * 1996-08-07 1998-02-12 Motorola Semiconducteurs S.A. Methods and circuits for dynamically adjusting a supply voltage and/or a frequency of a clock signal in a digital circuit
WO1998013742A1 (en) * 1996-09-25 1998-04-02 Matsushita Electric Industrial Co., Ltd. Frequency-voltage conversion circuit, delay amount judgement circuit, system having frequency-voltage conversion circuit, method of adjusting input/output characterictics of frequency-voltage conversion circuit, and apparatus for automatically adjusting input/output characteristics of frequency-voltage conversion circuit
JPH10326867A (en) * 1997-05-26 1998-12-08 Sony Corp Semiconductor device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8004348B2 (en) 2007-02-14 2011-08-23 Nec Corporation Semiconductor circuit device controlling power source voltage
JP2012532383A (en) * 2009-07-02 2012-12-13 クアルコム，インコーポレイテッド Temperature compensated adaptive voltage scaler (AVS) system and method
JP2011091277A (en) * 2009-10-23 2011-05-06 Renesas Electronics Corp Semiconductor device and method of designing semiconductor device
US8635568B2 (en) 2009-10-23 2014-01-21 Renesas Electronics Corporation Semiconductor device and designing method of the same
JP2011151146A (en) * 2010-01-20 2011-08-04 Renesas Electronics Corp Semiconductor integrated circuit and operating voltage control method
JP2011227937A (en) * 2011-08-16 2011-11-10 Fujitsu Ltd Power supply voltage adjustment device, recording medium and power supply voltage adjustment method
JP2014057218A (en) * 2012-09-12 2014-03-27 Fujitsu Ltd Semiconductor device
JP2014057265A (en) * 2012-09-13 2014-03-27 Fujitsu Ltd Semiconductor device

Also Published As

Publication number Publication date
JP4783976B2 (en) 2011-09-28

Similar Documents

Publication Publication Date Title
US6667651B2 (en) Voltage supply circuit and control method of the same
US6744281B2 (en) Method and system for controlling the duty cycle of a clock signal
US7528639B2 (en) DLL circuit and method of controlling the same
US7227780B2 (en) Semiconductor device and control method thereof
US6903589B2 (en) Output driver circuit with automatic slew rate control and slew rate control method using the same
US20070120544A1 (en) Single-pin tracking/soft-start function with timer control
US6978388B1 (en) Method and apparatus for managing a power load change in a system
US20080136396A1 (en) Voltage Regulator
US8633759B2 (en) Voltage generator and method of generating voltage
US20020043994A1 (en) Resetting circuit and semiconductor device having the same
JP4783976B2 (en) Voltage supply circuit and control method thereof
JP2006187153A (en) Semiconductor integrated circuit device, semiconductor circuit, dc/dc converter, and control circuit and method for dc/dc converter
JP2002008374A (en) Voltage dropping circuit
US6617898B2 (en) Voltage conversion circuit and semiconductor integrated circuit device provided therewith
US6353355B2 (en) Semiconductor device enabling high-speed generation of internal power-supply potential at the time of power on
TW459378B (en) Voltage controlled generator for semiconductor devices
JP2008181648A (en) Memory device with reduced standby power consumption and method for operating same
KR100974218B1 (en) Periodic Signal Generating Circuit
KR102506362B1 (en) Integrated circuit having regulator controlled based on operation speed
US8013662B2 (en) Apparatus and method for generating internal voltage in semiconductor integrated circuit
JP3574410B2 (en) Voltage conversion circuit and semiconductor integrated circuit device having the same
JP2002073181A (en) Operation guarantee voltage control system
US20090157340A1 (en) Method and system for yield enhancement
US6753740B2 (en) Method and apparatus for calibration of a post-fabrication bias voltage tuning feature for self biasing phase locked loop
US6320455B1 (en) Boost circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110331

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110614

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110627

R151 Written notification of patent or utility model registration

Ref document number: 4783976

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140722

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term