JP2001244294A - Method of mounting fine chip - Google Patents

Method of mounting fine chip

Info

Publication number
JP2001244294A
JP2001244294A JP2000057460A JP2000057460A JP2001244294A JP 2001244294 A JP2001244294 A JP 2001244294A JP 2000057460 A JP2000057460 A JP 2000057460A JP 2000057460 A JP2000057460 A JP 2000057460A JP 2001244294 A JP2001244294 A JP 2001244294A
Authority
JP
Japan
Prior art keywords
substrate
mounting
chip
fine
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000057460A
Other languages
Japanese (ja)
Inventor
Yumi Sanaka
由美 左中
Yoshifumi Mori
芳文 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000057460A priority Critical patent/JP2001244294A/en
Publication of JP2001244294A publication Critical patent/JP2001244294A/en
Pending legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method of mounting a fine chip such as a semiconductor chip by which a fine semiconductor chip or the like can be mounted at a desired place on a substrate efficiently with high yield. SOLUTION: The mount substrate 6 is dipped in a solution 2 scattered with fine chips (LED chips 3) to assemble the fine chips on the substrate in a self-hold manner. In this method of mounting a fine chip, bubbles 5 are generated on the mounting face of the substrate to control the assembling positions of the fine chips.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は微細チップの実装方
法に関する。より詳しくは、ミクロンサイズの多数の微
細な半導体チップ等を基板上に組付ける微細チップの実
装方法に関するものである。
The present invention relates to a method for mounting a fine chip. More specifically, the present invention relates to a method for mounting a fine chip in which a number of microscopic semiconductor chips of a micron size are mounted on a substrate.

【0002】[0002]

【従来の技術】微細構造のLEDやICなどの半導体チ
ップからなる機能素子を基板上に組込んで各種デバイス
を形成する場合、半導体チップをエッチングにより例え
ば台形の形状にして基板側にこれに対応する凹部を設
け、この凹部内に半導体チップを組付けることにより微
細な半導体チップを基板に実装していた。
2. Description of the Related Art In the case of forming various devices by incorporating a functional element consisting of a semiconductor chip such as an LED or IC having a fine structure on a substrate, the semiconductor chip is formed into, for example, a trapezoidal shape by etching, and the substrate is supported. A fine semiconductor chip is mounted on a substrate by providing a concave portion to be formed and mounting a semiconductor chip in the concave portion.

【0003】しかしながら、この方法では、エッチング
などにより容易に台形を形成できない材料や微細寸法の
半導体チップに対しては、実装が困難となったり又は形
状や組付けの精度が低下して歩留まりが悪化する。
However, according to this method, it is difficult to mount a material or a semiconductor chip having a small size in which a trapezoid cannot be easily formed by etching or the like, or the accuracy of the shape or assembly is reduced, and the yield is deteriorated. I do.

【0004】ディスプレイ用の発光素子等の半導体チッ
プを基板に実装する場合、所定面積の基板面に効率よく
且つ歩留まりよく実装する必要があり、またコスト面も
考慮する必要がある。また、半導体チップの微小化によ
り、実装の際のハンドリングも困難になってきている。
そこでこのような点に効果的に対処できる半導体チップ
構造やその実装方法が求められている。
When a semiconductor chip such as a light emitting element for a display is mounted on a substrate, it is necessary to efficiently mount the semiconductor chip on a substrate surface having a predetermined area with high yield, and it is also necessary to consider cost. In addition, due to miniaturization of semiconductor chips, handling during mounting is becoming difficult.
Therefore, there is a demand for a semiconductor chip structure and a mounting method thereof that can effectively deal with such points.

【0005】従来の半導体チップ等の微細チップの実装
方法が、米国特許第5545291号、同第58241
86号、同第5904545号、特表平9−50674
2,特開平9−120943等に開示されている。これ
らに記載された実装方法は、チップにテーパを設けて上
下を定め、基板の窪みに埋め込む方法である。この際、
水やアルコールなどの溶液中にチップを混ぜスラリー状
にして、これを基板上に流している。
A conventional method for mounting a fine chip such as a semiconductor chip is disclosed in US Pat. Nos. 5,545,291 and 58241.
No. 86, No. 5904545, Tokuhyo Hei 9-50674
2, JP-A-9-120943, and the like. The mounting methods described in these methods are methods in which a chip is tapered to determine the upper and lower sides, and the chip is embedded in a depression of the substrate. On this occasion,
The chips are mixed into a solution such as water or alcohol to form a slurry, and the slurry is flown over the substrate.

【0006】別の従来の微細チップの実装方法として、
静電力により集積回路を基板上に組付ける方法が米国特
許出願第07/902986号に記載されている。この
方法は、静電力によりチップを振動させ、位置エネルギ
ーが最小になる状態でチップを配列するものである。
As another conventional method for mounting a fine chip,
A method of assembling an integrated circuit on a substrate by electrostatic force is described in US patent application Ser. No. 07 / 902,986. In this method, the chips are vibrated by electrostatic force, and the chips are arranged in a state where the potential energy is minimized.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、上記半
導体チップ等にテーパを設ける方法では、チップ外形が
数百μm程度までの構造では歩留まりは十分大きいが、
数十μmからそれ以下の寸法のものでは歩留まりが低下
して実用化には問題がある。
However, in the above method of providing a taper on a semiconductor chip or the like, the yield is sufficiently large in a structure having a chip outer shape of about several hundred μm.
If the size is several tens μm or smaller, the yield decreases, and there is a problem in practical use.

【0008】また、上記従来の静電力を用いる方法で
は、粒子を静電力で振動させるための装置を必要とす
る。また、この方法では、微細チップを機械的に振動さ
せるため、チップ同士が衝突して一部が損傷するおそれ
があり、実用化に適さない。
Further, the above-mentioned conventional method using electrostatic force requires an apparatus for vibrating particles with electrostatic force. Further, in this method, since the fine chips are mechanically vibrated, the chips may collide with each other and may be partially damaged, which is not suitable for practical use.

【0009】本発明は上記従来技術を考慮したものであ
り、微小な半導体チップ等を効率よく又歩留まりよく基
板の所望の位置に実装できる半導体チップ等の微細チッ
プ実装方法の提供を目的とする。
SUMMARY OF THE INVENTION The present invention has been made in consideration of the above-mentioned prior art, and has as its object to provide a method of mounting a fine chip such as a semiconductor chip which can efficiently mount a fine semiconductor chip at a desired position on a substrate with a high yield.

【0010】[0010]

【課題を解決するための手段】前記目的を達成するた
め、本発明では、微細チップを散在させた溶液中に実装
基板を浸漬し、該基板に自己保持的に微細チップを組付
ける微細チップの実装方法において、前記実装基板の実
装面側に気泡を発生させて微細チップの組付け位置を制
御することを特徴とする微細チップの実装方法を提供す
る。
In order to achieve the above object, according to the present invention, a mounting substrate is immersed in a solution in which fine chips are scattered, and the mounting of the fine chips on the substrate in a self-holding manner. In the mounting method, there is provided a method for mounting a fine chip, characterized in that bubbles are generated on a mounting surface side of the mounting substrate to control a mounting position of the fine chip.

【0011】この構成によれば、微細チップを組込みた
くない場所に気泡を発生させることにより、微細チップ
が気泡により邪魔されてその場所には吸着されなくな
り、これにより他の場所への電場勾配制御による吸引力
と相まって微細チップの実装位置制御が確実にできる。
この場合、組込むべき微細チップは、溶媒中に浮遊しな
がら電界あるいは磁界による吸着力あるいは形状の整合
による結合等によりセルフアラインで自己保持的に実装
基板に実装される。
According to this structure, the bubbles are generated in a place where the fine chips are not to be incorporated, so that the fine chips are hindered by the bubbles and are not adsorbed at the place, thereby controlling the electric field gradient to another place. The mounting position of the microchip can be reliably controlled in combination with the suction force of the microchip.
In this case, the microchip to be incorporated is mounted on the mounting substrate in a self-aligned and self-holding manner by being attracted by an electric field or a magnetic field or coupling by shape matching while floating in a solvent.

【0012】好ましい構成例では、前記溶媒中に実装基
板に対向する対向電極を浸漬し、該実装基板と対向電極
間に電圧を印加し、該電圧による電場勾配の制御により
微細チップの実装位置を制御するとともに、前記実装基
板の電気分解反応により前記気泡を発生させることを特
徴としている。
In a preferred configuration example, the counter electrode facing the mounting substrate is immersed in the solvent, a voltage is applied between the mounting substrate and the counter electrode, and the mounting position of the fine chip is controlled by controlling the electric field gradient by the voltage. In addition to the control, the air bubbles are generated by an electrolysis reaction of the mounting substrate.

【0013】この構成によれば、チップ形状に基づく物
理的な力によることなく、電場勾配により微細チップを
実装基板に組込むため、微細な半導体チップ等の粒子を
確実に実装することができる。また、この電圧印加によ
り、実装基板の所望の位置に電気分解反応を起こさせて
気泡を発生させることができ、必要以外の場所への微細
チップの吸着を阻止することができる。
According to this structure, the fine chip is incorporated into the mounting substrate by the electric field gradient without using the physical force based on the chip shape, so that the fine particles such as the semiconductor chip can be surely mounted. In addition, by applying the voltage, an electrolysis reaction can be caused at a desired position on the mounting substrate to generate bubbles, and it is possible to prevent the fine chip from being attracted to a place other than necessary.

【0014】好ましい構成例では、前記溶媒を循環させ
ることを特徴としている。
In a preferred embodiment, the solvent is circulated.

【0015】この構成によれば、溶媒中に散在する多数
の微細チップが循環しながら一定の確率で次々に実装基
板に接近して電場勾配により実装すべき位置に吸引され
るとともに必要以外の位置には気泡により吸着が阻止さ
れるため、1回のプロセスで効率よく確実に多数の微細
チップを実装することができる。
According to this structure, a large number of fine chips scattered in the solvent are successively approached to the mounting substrate at a certain probability while being circulated, and are sucked to the mounting position by the electric field gradient, and are not required. Since the suction is prevented by air bubbles, a large number of fine chips can be efficiently and reliably mounted in one process.

【0016】上記本発明は、基板上に微細構造を有する
素子を組付ける方法およびそれにより得られる構造を示
すものである。特に本発明の方法では、接合部または受
容部(窪みである必要はない)を持つ基板上面に、微細
構造物を流体を介して搬送し、基板内で微細構造物を吸
着させたくない部分に気泡を発生させることにより、必
要部以外には吸着を防いで所望の位置に微細構造物を実
装するものである。この搬送時に微細構造物は電界等の
力の作用により窪み等の組付け部内にセルフアラインし
て合体する。これにより得られる合体構造物は、配線を
作り込んだ基板上に発光ダイオード(LED)が合体し
たディスプレイ装置や信号処理装置である。微細構造を
有する素子あるいは構造物(微細チップ)としては、レ
ーザ、トランジスタ、ガン発振器、集積回路、ソーラコ
ネクタ、蛍光体微粒子等である。その他の合体構造物の
例としては、半導体デバイスを他の半導体素子や他のプ
ラスチックなどの基板と合体した構造物等がある。
The present invention shows a method for assembling an element having a fine structure on a substrate and a structure obtained by the method. In particular, in the method of the present invention, a microstructure is conveyed through a fluid onto the upper surface of a substrate having a joint or a receiving portion (not necessarily a depression), and a portion of the substrate where the microstructure is not desired to be adsorbed. By generating air bubbles, the fine structure is mounted at a desired position while preventing adsorption to portions other than the necessary portions. At the time of this transfer, the microstructures are self-aligned and united in an assembly portion such as a depression by the action of a force such as an electric field. The combined structure thus obtained is a display device or a signal processing device in which light emitting diodes (LEDs) are combined on a substrate on which wiring is formed. Examples of elements or structures (fine chips) having a fine structure include lasers, transistors, gun oscillators, integrated circuits, solar connectors, and fine phosphor particles. As another example of the combined structure, there is a structure in which a semiconductor device is combined with a substrate such as another semiconductor element or another plastic.

【0017】本発明の方法は、基板中にミクロンオーダ
ーの微細構造のチップを組付ける手法で、基板は、上面
に構造物を収容する部分とそれ以外の領域をもつ(窪ん
でいるとは限らない)シリコン基板、ガリウム砒素基
板、ガラス基板、セラミック基板、プラスチック基板
等、あるいは前述のような基板上に配線を施すことによ
り受容部を有する領域を1つ以上有するものである。プ
ラスチックシートであってもよい。
The method of the present invention is a method of assembling a chip having a microstructure on the order of microns on a substrate. The substrate has a portion for accommodating a structure and a region other than that on the upper surface (not necessarily a concave portion). No) A silicon substrate, a gallium arsenide substrate, a glass substrate, a ceramic substrate, a plastic substrate, or the like, or one having at least one region having a receiving portion by wiring on the above-described substrate. It may be a plastic sheet.

【0018】組付け工程には、微細構造のチップを用意
する工程と、この微細構造物(チップ)を流体中に搬送
して混合物あるいは一般にスラリーを形成する工程と、
このスラリーを微細構造物が少なくとも1つは受容部を
有する領域内に配置されるように速度の制御と外力等の
制御を最適化してセルフアラインさせる工程がある。こ
のセルフアライン工程で気泡を発生させて実装位置を確
実に制御する。
The assembling step includes a step of preparing a microstructured chip, a step of transporting the microstructured (chip) into a fluid to form a mixture or generally a slurry,
There is a step of optimizing the control of the speed and the control of the external force and the like such that the slurry is arranged in the region having at least one microstructure in the receiving portion, and self-aligning the slurry. Bubbles are generated in this self-alignment step to reliably control the mounting position.

【0019】本発明はさらに、微細構造物を組付ける領
域とそれ以外の領域が少なくとも1つ以上存在する基板
上に微細構造物を組付けるための装置を示す。この装置
は、基板、流体、必要に応じて微細構造を有する素子を
収容するための電界を制御する(電圧)電源およびこの
微細構造を有する素子を循環させるためのポンプを備え
る。さらに気泡を発生させるための超音波発振器を備え
てもよい。
The present invention further provides an apparatus for assembling a microstructure on a substrate having at least one region where the microstructure is to be assembled and at least one other region. The apparatus includes a (voltage) power supply for controlling an electric field for accommodating a substrate, a fluid, and, if necessary, a device having a microstructure, and a pump for circulating the device having the microstructure. Further, an ultrasonic oscillator for generating bubbles may be provided.

【0020】本発明の方法およびそれにより得られる構
造は、例えばGaAlP系LEDチップをガラス基板上
に組付ける方法および得られた構造体である。チップの
形状は、円柱状、ピラミッド状、直方体、立法体、T
型、粒型、その他の形およびそれらを組合せた形でもよ
く、対称形、非対称形を問わない。一般に素子はその形
状により、基板の所望領域に緊密に挿入可能になる。微
細構造のチップは、GaAlAs、窒化ガリウム、シリ
コン、ダイヤモンド、ゲルマニウム、その他のIII−
V族およびII−VI族元素の化合物およびその多層構
造であってよい。多層構造は、金属、シリコン酸化物や
窒化シリコン等の絶縁体およびこれらの組合せを含むこ
とができる。
The method of the present invention and the structure obtained thereby are, for example, a method of mounting a GaAlP-based LED chip on a glass substrate and the obtained structure. The shape of the chip is cylindrical, pyramid, rectangular parallelepiped, cubic, T
Shapes, grain shapes, other shapes and combinations thereof may be used, regardless of symmetrical or asymmetrical shapes. Generally, the shape of the device allows it to be tightly inserted into the desired area of the substrate. Microstructured chips include GaAlAs, gallium nitride, silicon, diamond, germanium, and other III-
It may be a compound of a group V element and a group II-VI element and a multilayer structure thereof. The multilayer structure can include metals, insulators such as silicon oxide and silicon nitride, and combinations thereof.

【0021】上記微細構造のチップを溶媒中に混合して
スラリー状の混合液を作る。この混合液を沈まないよう
に循環装置で循環させ、この循環液中にチップを組付け
て実装するアセンブリ用基板(実装基板)および補助電
極(対向電極)を配設し、電圧電源に接続する。ただ
し、溶媒の種類によりチップとの比重の差によってチッ
プが沈まないようにできるので、その場合には溶媒を循
環させる必要はない。
The chips having the fine structure are mixed in a solvent to form a slurry-like mixed solution. The mixture is circulated by a circulation device so as not to sink, and an assembly substrate (mounting substrate) and an auxiliary electrode (opposite electrode) for assembling and mounting a chip in the circulating liquid are arranged and connected to a voltage power supply. . However, since the chip can be prevented from sinking due to the difference in specific gravity from the chip depending on the type of the solvent, it is not necessary to circulate the solvent in that case.

【0022】スラリー状にした微細チップまたは粒子を
電場勾配の力および電解エッチング(電気分解)の効果
を利用して所望の位置に組付けることにより、微小なチ
ップを精度よく所定の位置に所定の充填率で実装でき
る。この電気分解により気泡を発生させる。この場合、
実装基板に例えばマトリクス状その他位置を選択できる
ように電極を形成し、各電極位置により電界を制御して
印加電圧により選択的に微細チップを吸着するとともに
吸着部以外の位置に気泡を発生させることができる。
By assembling the slurried fine chips or particles at a desired position by utilizing the force of the electric field gradient and the effect of electrolytic etching (electrolysis), the fine chips can be precisely positioned at a predetermined position. Can be implemented with a filling rate. Bubbles are generated by this electrolysis. in this case,
Electrodes are formed on the mounting board so that, for example, a matrix or other position can be selected, the electric field is controlled by each electrode position, the fine chip is selectively sucked by the applied voltage, and air bubbles are generated at positions other than the suction part. Can be.

【0023】実装に使用する基板には複数層の電極が形
成され、最表面の電極あるいは実装したくない部分の電
極材料としては、電気分解されやすい金属、例えばAl
やZn等が適当であるがその他電気分解されやすければ
他の金属でもよい。電極は蒸着やメッキその他適当な方
法で作製される。
A plurality of layers of electrodes are formed on the substrate used for mounting. The electrode on the outermost surface or the electrode material not to be mounted may be a metal which is easily electrolyzed, for example, Al.
And Zn are suitable, but other metals may be used as long as they are easily electrolyzed. The electrodes are produced by vapor deposition, plating or any other suitable method.

【0024】[0024]

【発明の実施の形態】以下図面を参照して本発明の実施
の形態について説明する。図1は、本発明に係る実装方
法を実施するための装置の構成説明図である。容器1内
に収容された溶媒2には多数の微細LEDチップ3が混
入されスラリー状溶液を形成する。このLEDチップ3
を含む溶媒2はポンプ4により循環する。この溶媒2中
に、LEDチップ3を組込むべき実装基板6およびこれ
に対向配置された対向電極7が浸漬される。実装基板6
にはチップの実装位置に対応して多数の電極(図示しな
い)が形成されている。これらの電極に対し電源8によ
り選択的に電圧印加可能である。対向電極側も位置に応
じて電圧制御できるように電極を形成してもよい。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram illustrating the configuration of an apparatus for implementing a mounting method according to the present invention. A large number of fine LED chips 3 are mixed in a solvent 2 contained in a container 1 to form a slurry-like solution. This LED chip 3
Is circulated by the pump 4. The mounting substrate 6 into which the LED chip 3 is to be mounted and the counter electrode 7 disposed opposite to the mounting substrate 6 are immersed in the solvent 2. Mounting board 6
Are formed with a large number of electrodes (not shown) corresponding to chip mounting positions. A voltage can be selectively applied to these electrodes by the power supply 8. An electrode may be formed so that the voltage on the counter electrode side can be controlled according to the position.

【0025】本実施形態では、溶媒2中の実装基板6お
よび対向電極7間に電圧を印加することにより電気分解
反応を起こさせ、実装基板6の表面から気泡5(例えば
H2)を発生させる。実装基板6側の電極を選択して電
圧を印加することにより、気泡5の発生位置を制御する
ことができる。これにより、LEDチップ3を組込みた
くない電極位置に気泡5を発生させて、電場勾配に基づ
くLEDチップ3のセルフアラインによる自己吸着を阻
止することができる。
In this embodiment, an electrolysis reaction is caused by applying a voltage between the mounting substrate 6 and the counter electrode 7 in the solvent 2 to generate bubbles 5 (for example, H 2) from the surface of the mounting substrate 6. By selecting an electrode on the mounting substrate 6 side and applying a voltage, the position where the bubble 5 is generated can be controlled. As a result, bubbles 5 are generated at electrode positions where the LED chip 3 is not desired to be incorporated, and self-adsorption of the LED chip 3 by self-alignment based on the electric field gradient can be prevented.

【0026】本実施形態において、実装基板6は、ガラ
ス基板上に2層の配線用金属(後述の図4の上層電極お
よび下層電極)を施したものであり、その2層間の段差
による窪み部分(チップ受容部)にGaAlP系LED
チップを実装する。この実装工程は、LEDチップを作
成する工程と、チップを溶媒中に混入してスラリーにす
る工程と、チップを電場勾配の力等を利用して基板の窪
み部分に沈み込ませる工程とを含む。これらの工程によ
り、チップを所定の位置に所定の充填率で実装する。こ
のようにLEDチップをガラス基板上に組付ける場合、
ガラス基板上面の所定の位置決めされた位置にある窪み
部分(チップ受容部)にチップが吸引されてその場所に
組付けられセルフアラインする。このとき、位置を選択
した気泡の発生により、不必要な部分へのチップの吸引
を阻止する。
In this embodiment, the mounting substrate 6 is formed by applying two layers of wiring metal (an upper layer electrode and a lower layer electrode shown in FIG. 4 described later) on a glass substrate. (Chip receiving part) GaAlP LED
Mount the chip. This mounting step includes a step of preparing an LED chip, a step of mixing the chip in a solvent to form a slurry, and a step of sinking the chip into a recessed portion of the substrate by using the force of an electric field gradient or the like. . Through these steps, the chip is mounted at a predetermined position at a predetermined filling rate. When assembling the LED chip on the glass substrate in this way,
The chip is sucked into the recessed portion (chip receiving portion) at a predetermined position on the upper surface of the glass substrate, and is assembled and self-aligned at that position. At this time, the suction of the chip to an unnecessary portion is prevented by the generation of the bubble whose position is selected.

【0027】図2は上記LEDチップ3の構造を示す。
図示したように、このLEDチップ3は、n−GaAs
からなるチップ基板3a上に順番に例えばn−Ga0.
5In0.5Pからなる厚さ30nmのバッファー層3
bと、n−(Al0.7Ga0.3)0.5In0.5
Pからなる厚さ400nmのエッチングストップ層を兼
ねた第1導電層3cと、(Al0.5Ga0.5)0.
5In0.5Pからなる厚さ30nmの第1キャリア閉
込め層3dと、15QWGaInP−AlGaInPか
らなる発光層3eと、(Al0.5Ga0.5)0.5
In0.5Pからなる厚さ30nmの第2キャリア閉込
め層3fと、p−(Al0.7Ga0.3)0.5In
0.5Pからなる厚さ400nmの第2導電層3gと、
p−Ga0.5In0.5Pからなる厚さ30nmのコ
ンタクト層3hを積層したものである。
FIG. 2 shows the structure of the LED chip 3.
As shown, this LED chip 3 is made of n-GaAs.
On the chip substrate 3a made of, for example, n-Ga0.
30 nm thick buffer layer 3 made of 5In0.5P
b and n- (Al0.7Ga0.3) 0.5In0.5
A first conductive layer 3c also serving as an etching stop layer having a thickness of 400 nm and made of (Al0.5Ga0.5) 0.
A 30 nm thick first carrier confinement layer 3d made of 5In0.5P, a light emitting layer 3e made of 15QWGaInP-AlGaInP, and (Al0.5Ga0.5) 0.5
A 30 nm-thick second carrier confinement layer 3f made of In0.5P and p- (Al0.7Ga0.3) 0.5In
A second conductive layer 3g having a thickness of 400 nm and a thickness of 400 nm,
It is formed by laminating a 30 nm-thick contact layer 3h made of p-Ga0.5In0.5P.

【0028】このLEDチップ3の形状は、例えば約5
0μm角の立方体である。このようなLEDチップ3
は、通常のLEDチップ製造プロセスに従って基板上に
各層を積層し、これを分離して製造される。基板からの
チップの分離は、ウェットエッチング又はドライエッチ
ングなどで行い、基板を裏面研磨およびウェットエッチ
ングなどで10μm程度薄くする。ただし、チップは基
板から剥離した後、裏面に電極を作成する工程が終了
し、スラリーにするまではガラスなどの補助基板に貼り
付けた状態でプロセスを行う。
The shape of the LED chip 3 is, for example, about 5
It is a cube of 0 μm square. Such an LED chip 3
Is manufactured by laminating each layer on a substrate according to a normal LED chip manufacturing process and separating the layers. Separation of the chip from the substrate is performed by wet etching, dry etching, or the like, and the substrate is thinned by about 10 μm by back surface polishing, wet etching, or the like. However, after the chip is separated from the substrate, the process of forming an electrode on the back surface is completed, and the process is performed in a state where the chip is attached to an auxiliary substrate such as glass until the slurry is formed.

【0029】以上の方法でp電極およびn電極を作製
し、良品不良品のチェック等が終了した後、溶媒の中に
ガラス補助基板ごと浸し、チップを完全に分離して溶媒
中に分散させる。洗浄を数回行った後、実装組付け時に
使用する溶媒でスラリー状にしておく。
After the p-electrode and the n-electrode are manufactured by the above-mentioned method, and after checking the non-defective products and the like, the glass auxiliary substrate is immersed in a solvent, and the chips are completely separated and dispersed in the solvent. After washing several times, it is slurried with a solvent used for mounting and assembling.

【0030】図3は、実装基板6の実装面の平面図であ
る。この実装基板6はLEDディスプレイ画面を構成す
る基板であり、R,G,Bの3種類のLEDチップ3が
一定の順序でマトリックス状に配列されている。この場
合、R,G,Bの各LEDチップ3はそれぞれそのチッ
プのみを散在させたR,G,B単独のスラリーを形成し
て、それぞれのスラリーを用いて別々のプロセスで実装
される。例えばまずRのスラリー中に実装基板6を浸漬
し、基板のRのチップ取付け部に電界の電圧制御より電
場勾配を形成してRのLEDチップを吸引して組付け実
装する。このRのチップが実装された基板を次にGのス
ラリー中に浸漬して同様に電場勾配による電圧制御によ
りGのLEDチップを実装し、最後にBのスラリー中で
BのLEDチップを実装する。
FIG. 3 is a plan view of the mounting surface of the mounting board 6. The mounting substrate 6 is a substrate constituting an LED display screen, and three types of LED chips 3 of R, G, and B are arranged in a matrix in a certain order. In this case, each of the R, G, and B LED chips 3 forms a slurry of R, G, and B alone in which only the chips are scattered, and is mounted in a separate process using each of the slurries. For example, first, the mounting substrate 6 is immersed in the slurry of R, an electric field gradient is formed by voltage control of the electric field in the R chip mounting portion of the substrate, and the R LED chip is sucked and mounted. Next, the substrate on which the R chip is mounted is immersed in the slurry of G, and the G LED chip is mounted by voltage control using an electric field gradient. Finally, the B LED chip is mounted in the slurry of B. .

【0031】図4は、この実施形態の実装基板6の断面
図である。ガラス基板6a上に例えばTi/Auからな
る下層電極6bを蒸着あるいはメッキ等により形成し、
その上にSiO2 からなる絶縁膜6cを形成し、その上
にAu/Alからなる上層電極6dを蒸着あるいはメッ
キ等によりパターニングして形成する。これらの電極や
絶縁膜はフォトリソグラフィによる薄膜形成プロセスで
形成することができる。この2層電極配線構造の段差に
よりチップ受容部6eが形成される。この2層電極配線
は例えばマトリックス状にパターニングされる。
FIG. 4 is a sectional view of the mounting board 6 of this embodiment. A lower electrode 6b made of, for example, Ti / Au is formed on a glass substrate 6a by vapor deposition or plating.
An insulating film 6c made of SiO2 is formed thereon, and an upper electrode 6d made of Au / Al is formed thereon by patterning by vapor deposition or plating. These electrodes and insulating films can be formed by a thin film forming process by photolithography. The chip receiving portion 6e is formed by the step of the two-layer electrode wiring structure. The two-layer electrode wiring is patterned in, for example, a matrix.

【0032】対向電極7は、実装基板6とほぼ同じ大き
さの金属板あるいはガラス板の上面全面にAuなどの金
属を蒸着やメッキで形成したものである。
The counter electrode 7 is formed by depositing or depositing a metal such as Au on the entire upper surface of a metal plate or a glass plate having substantially the same size as the mounting substrate 6.

【0033】以上のような実装基板6および対向電極7
を図1に示すようにスラリー状の溶媒2中に対向して浸
漬し、ポンプ4で溶媒2をLEDチップ3とともに循環
させてチップが沈まないようにする。この状態で電源8
により実装基板6の2ヵ所と対向電極7の電圧を適当に
制御することによりLEDチップ3を所望の位置のチッ
プ受容部6e内に吸引して吸着保持する。
The mounting substrate 6 and the counter electrode 7 as described above
Is immersed in the solvent 2 in the form of a slurry as shown in FIG. 1, and the pump 2 circulates the solvent 2 together with the LED chips 3 so that the chips do not sink. In this state, power supply 8
By appropriately controlling the voltages of the two positions of the mounting substrate 6 and the counter electrode 7, the LED chip 3 is sucked and held in the chip receiving portion 6e at a desired position.

【0034】実施例のプロセス条件の一例として、実装
基板6と対向電極7との間の間隔を1cmとし、印加電
圧は100Vとした。また実装基板6の上層電極6dお
よび下層電極6bの両電極間には5Vの電圧を印加し、
実装基板6内でのチップの選択は、電界分布および電気
分解による気泡の発生分布を制御することにより行っ
た。
As an example of the process conditions of the embodiment, the distance between the mounting substrate 6 and the counter electrode 7 was 1 cm, and the applied voltage was 100 V. A voltage of 5 V is applied between the upper electrode 6d and the lower electrode 6b of the mounting substrate 6,
The selection of a chip in the mounting substrate 6 was performed by controlling the distribution of electric fields and the distribution of bubbles generated by electrolysis.

【0035】上記実施形態では電気分解により気泡を発
生させたが、超音波発振器等を用いて、強制的に気泡を
発生させることも可能である。
In the above embodiment, bubbles are generated by electrolysis. However, bubbles can be forcibly generated using an ultrasonic oscillator or the like.

【0036】また、上記実施形態では、電波勾配を利用
してLEDチップ3をセルフアラインで自己保持的に基
板側に吸着させたが、このような電場勾配による自己吸
着手段に代えて又はこれとともに、磁場を形成して磁気
的吸引力を利用してもよい。さらにチップ側と基板側受
容部の形状を対応させることにより形状の整合性に基づ
いてセルフアラインさせる場合に対しても本発明は適用
可能である。
In the above embodiment, the LED chip 3 is self-aligned and self-holdingly adsorbed to the substrate by using a radio wave gradient. Alternatively, a magnetic field may be used to utilize magnetic attraction. Further, the present invention can be applied to a case in which the shapes of the chip-side and substrate-side receiving portions are made to correspond to each other to perform self-alignment based on shape consistency.

【0037】[0037]

【発明の効果】以上説明したように、本発明では、微細
チップを組込みたくない場所に気泡を発生させることに
より、微細チップが気泡により邪魔されてその場所には
吸着されなくなり、他の場所への電場勾配制御等による
吸引力と相まって微細チップの実装位置制御が確実にで
きる。これにより、ミクロンオーダーの微細チップを実
装する場合の歩留まりがほぼ100%程度まで大幅に向
上する。また、基板面のチップ吸着不要部からはチップ
が確実に排除されているため、基板の後加工が効率よく
簡単にできる。
As described above, according to the present invention, bubbles are generated in places where fine chips are not to be incorporated, so that the fine chips are obstructed by the bubbles and are not adsorbed at those places, and are not transferred to other places. The mounting position of the fine chip can be reliably controlled in combination with the suction force by the electric field gradient control or the like. As a result, the yield when mounting microchips on the order of microns is greatly improved to about 100%. In addition, since the chip is reliably removed from the chip suction unnecessary portion on the substrate surface, post-processing of the substrate can be efficiently and easily performed.

【0038】また、微細チップを溶媒中に散在させて電
場勾配を利用して電気分解による気泡発生とともにセル
フアラインによる吸着を行えば、多数の同一種類の微細
チップを1回のプロセスで同時に実装することができ、
プロセスの効率が高まり生産性が向上するとともに、基
板の製造プロセスが簡単になり、コストの低減が図られ
る。
Further, if fine chips are scattered in a solvent and bubbles are generated by electrolysis using an electric field gradient and adsorption is performed by self-alignment, a large number of fine chips of the same type are simultaneously mounted in one process. It is possible,
The efficiency of the process is increased, the productivity is improved, the manufacturing process of the substrate is simplified, and the cost is reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明に係る微細チップ実装方法を実施する
ための装置の構成図。
FIG. 1 is a configuration diagram of an apparatus for performing a microchip mounting method according to the present invention.

【図2】 本発明が適用されるLEDチップの構成図。FIG. 2 is a configuration diagram of an LED chip to which the present invention is applied.

【図3】 本発明が適用される実装基板の平面図。FIG. 3 is a plan view of a mounting substrate to which the present invention is applied.

【図4】 本発明の実施形態の実装基板の構成図。FIG. 4 is a configuration diagram of a mounting board according to the embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1:容器、2:溶媒、3:LEDチップ、4:ポンプ、
5:気泡、6:実装基板、7:対向電極、8:電源。
1: container, 2: solvent, 3: LED chip, 4: pump
5: air bubble, 6: mounting board, 7: counter electrode, 8: power supply.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】微細チップを散在させた溶液中に実装基板
を浸漬し、該基板に自己保持的に微細チップを組付ける
微細チップの実装方法において、 前記実装基板の実装面側に気泡を発生させて微細チップ
の組付け位置を制御することを特徴とする微細チップの
実装方法。
1. A method of mounting a microchip in a solution in which microchips are scattered, and mounting the microchip on the substrate in a self-holding manner, wherein bubbles are generated on the mounting surface side of the mounting substrate. A method for mounting a fine chip, wherein the mounting position of the fine chip is controlled.
【請求項2】前記溶媒中に実装基板に対向する対向電極
を浸漬し、該実装基板と対向電極間に電圧を印加し、該
電圧による電場勾配の制御により微細チップの実装位置
を制御するとともに、前記実装基板の電気分解反応によ
り前記気泡を発生させることを特徴とする請求項1に記
載の微細チップの実装方法。
2. A method for immersing a counter electrode facing a mounting substrate in the solvent, applying a voltage between the mounting substrate and the counter electrode, and controlling an electric field gradient by the voltage to control a mounting position of the fine chip. 2. The method according to claim 1, wherein the bubbles are generated by an electrolysis reaction of the mounting substrate.
【請求項3】前記溶媒を循環させることを特徴とする請
求項1に記載の微細チップの実装方法。
3. The method according to claim 1, wherein the solvent is circulated.
JP2000057460A 2000-03-02 2000-03-02 Method of mounting fine chip Pending JP2001244294A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000057460A JP2001244294A (en) 2000-03-02 2000-03-02 Method of mounting fine chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000057460A JP2001244294A (en) 2000-03-02 2000-03-02 Method of mounting fine chip

Publications (1)

Publication Number Publication Date
JP2001244294A true JP2001244294A (en) 2001-09-07

Family

ID=18578244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000057460A Pending JP2001244294A (en) 2000-03-02 2000-03-02 Method of mounting fine chip

Country Status (1)

Country Link
JP (1) JP2001244294A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113363181A (en) * 2021-04-19 2021-09-07 陆春健 Device for transferring micro light-emitting diode chip to display substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113363181A (en) * 2021-04-19 2021-09-07 陆春健 Device for transferring micro light-emitting diode chip to display substrate
CN113363181B (en) * 2021-04-19 2023-12-26 漯河市裕鑫电子科技有限公司 Device for transferring micro light-emitting diode chip to display substrate

Similar Documents

Publication Publication Date Title
US6919007B2 (en) Apparatus for mounting chips
US7943052B2 (en) Method for self-assembling microstructures
US10276755B2 (en) Fluidic assembly of emissive displays
US7323757B2 (en) System for field assisted statistical assembly of wafers
US5824186A (en) Method and apparatus for fabricating self-assembling microstructures
US5904545A (en) Apparatus for fabricating self-assembling microstructures
US7727804B2 (en) Method and apparatus for fabricating self-assembling microstructures
US7332361B2 (en) Xerographic micro-assembler
US6687987B2 (en) Electro-fluidic assembly process for integration of electronic devices onto a substrate
US20070007237A1 (en) Method for self-assembling microstructures
EP3352211B1 (en) Method for the fluidic assembly of emissive displays
JP2001244294A (en) Method of mounting fine chip
US5969534A (en) Semiconductor testing apparatus
JP2001237266A (en) Semiconductor chip and its mounting method
US10756041B1 (en) Finned contact
CN113035765B (en) Chip transfer method and device, display substrate and display device
JP2003031847A (en) Device unloading method, device transferring method using the same, device arrangement method, and method of manufacturing image display unit
CN113035765A (en) Chip transfer method and device, display substrate and display device
CN114093830A (en) GaN wafer processing technology utilizing silicon substrate for heat dissipation
AU9735201A (en) Method and apparatus for fabricating self-assembling microstructures
AU2690099A (en) Method and apparatus for fabricating self-assembling microstructures
AU2689999A (en) Method and apparatus for fabricating self-assembling microstructures