JP2001240998A - Plating treatment device - Google Patents

Plating treatment device

Info

Publication number
JP2001240998A
JP2001240998A JP2001000592A JP2001000592A JP2001240998A JP 2001240998 A JP2001240998 A JP 2001240998A JP 2001000592 A JP2001000592 A JP 2001000592A JP 2001000592 A JP2001000592 A JP 2001000592A JP 2001240998 A JP2001240998 A JP 2001240998A
Authority
JP
Japan
Prior art keywords
plating
substrate
film
metal film
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001000592A
Other languages
Japanese (ja)
Inventor
Kazuyoshi Ueno
和良 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2001000592A priority Critical patent/JP2001240998A/en
Publication of JP2001240998A publication Critical patent/JP2001240998A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a plating treatment device which is effective for forming metallic films free of voids within grooves or inter-layer connecting holes. SOLUTION: This device is constituted to have a plating liquid supplying vessel 10 for supplying the plating liquid, plural plating treatment vessels 12 which are internally installed with substrates and are used to execute a plating treatment and plating liquid circulating piping 11 for connecting the plating liquid supplying vessel 10 and the plating treatment vessels 12 and for circulating the plating liquid. The plating treatment vessels 12 are respectively independently provided with thermometers 20.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、埋め込み配線や層
間接続孔等をめっき法を用いて形成するプロセスに用い
られるめっき処理装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plating apparatus used in a process for forming a buried wiring, an interlayer connection hole and the like by a plating method.

【0002】[0002]

【従来の技術】半導体装置の配線や層間接続孔を形成す
るための金属膜堆積技術として、スパッタ法やCVD法
が広く用いられている。しかし、これらの方法は、金属
化合物に多大なエネルギーをかけ、金属を遊離させた
り、対応する金属化合物から分離させて半導体素子形成
表面に金属を堆積する方法をとっているため、膨大なコ
ストがかかり、プロセス的にも複雑であるといった問題
がある。また、スパッタ法を用いた場合、充分なカバー
レッジが得られないことがある。これらの問題を解決す
る方法として、最近、電解めっき法による金属膜の堆積
が注目されている。
2. Description of the Related Art Sputtering and CVD are widely used as techniques for depositing metal films for forming wiring and interlayer connection holes in semiconductor devices. However, these methods involve applying a large amount of energy to the metal compound to release the metal or separate the metal from the corresponding metal compound to deposit the metal on the surface on which the semiconductor element is formed. And the process is complicated. When the sputtering method is used, sufficient coverage may not be obtained. As a method for solving these problems, deposition of a metal film by an electrolytic plating method has recently attracted attention.

【0003】以下、埋め込み銅配線の作製を例にとっ
て、従来の半導体装置の製造方法を、図5を参照して説
明する。
Hereinafter, a conventional method for manufacturing a semiconductor device will be described with reference to FIGS.

【0004】まずシリコン基板1上に絶縁膜2を成膜し
た後、所定の箇所に溝5を形成する。次いで全面にTi
Nからなるバリアメタル膜3をスパッタリング法により
堆積する。膜厚はたとえば200Åとする。つづいてこ
の上に、銅めっきを成長させるための銅からなるシード
金属膜4をスパッタリング法により堆積する(図5
(a))。スパッタリング条件は、たとえば基板温度0
℃、スパッタパワー2kW、圧力2mTorrとし、ターゲ
ット−基板間の距離を60mmとする。
[0004] First, after an insulating film 2 is formed on a silicon substrate 1, a groove 5 is formed at a predetermined location. Next, Ti
A barrier metal film 3 made of N is deposited by a sputtering method. The thickness is, for example, 200 °. Subsequently, a seed metal film 4 made of copper for growing copper plating is deposited thereon by sputtering (FIG. 5).
(A)). The sputtering conditions are, for example, a substrate temperature of 0
C., the sputtering power was 2 kW, the pressure was 2 mTorr, and the distance between the target and the substrate was 60 mm.

【0005】次に常温にて基板を硫酸銅水溶液に浸漬
し、めっき処理を施す。
[0005] Next, the substrate is immersed in an aqueous solution of copper sulfate at normal temperature to perform plating.

【0006】ついで、めっき処理した基板を常温にて放
置する。これにより銅の構造が安定化する(図5
(b))。以下、この処理をセルフアニールと称する。
セルフアニールに要する時間は通常、50〜80時間程
度である。
Then, the plated substrate is left at room temperature. This stabilizes the copper structure (FIG. 5).
(B)). Hereinafter, this processing is referred to as self-annealing.
The time required for the self-annealing is usually about 50 to 80 hours.

【0007】その後、化学的機械的研磨(CMP)によ
り基板表面を平坦化し、埋め込み銅配線を形成する。
Thereafter, the surface of the substrate is flattened by chemical mechanical polishing (CMP) to form a buried copper wiring.

【0008】[0008]

【発明が解決しようとする課題】しかしながら上記従来
技術は以下の課題を有していた。
However, the above prior art has the following problems.

【0009】第一に、溝や孔の内部にボイドが発生する
という課題があった。このボイドは、セルフアニール工
程におけるめっき銅の収縮によって起こるものである。
めっき銅は、めっきされた当初は一般に疎な構造を有し
ている。そして、セルフアニールを経ることによって、
グレインが成長するとともに銅の構造が熱力学的に安定
な構造に近づいていく。この過程で銅の収縮が起こり、
図5(b)に示すように、溝内部にボイドが発生するの
である。
First, there is a problem that voids are generated inside grooves and holes. The voids are caused by shrinkage of the plated copper in the self-annealing step.
Plated copper generally has a sparse structure when plated. And, through self-annealing,
As the grains grow, the copper structure approaches a thermodynamically stable structure. During this process, copper shrinks,
As shown in FIG. 5B, a void is generated inside the groove.

【0010】第二に、めっき層を形成するために設ける
シード金属膜の微小グレインが、セルフアニール後にお
いても残存し、これにより素子の信頼性が劣化するとい
う課題があった。
Second, there is a problem that minute grains of a seed metal film provided for forming a plating layer remain even after self-annealing, thereby deteriorating the reliability of the device.

【0011】本発明は、上記課題を解決するプロセス、
すなわち、埋め込み配線や層間接続孔をめっき法を用い
て形成する際に溝または孔内部のボイド発生を防止する
プロセスに好適に用いることのできる、めっき処理装置
を提供することを目的とする。
The present invention provides a process for solving the above problems,
That is, an object of the present invention is to provide a plating apparatus which can be suitably used in a process for preventing generation of voids in a groove or a hole when a buried wiring or an interlayer connection hole is formed by plating.

【0012】[0012]

【課題を解決するための手段】本発明のめっき処理装置
について説明する前に、まず、本発明と関連するプロセ
ス例(i)〜(vi)について説明する。
Before describing the plating apparatus of the present invention, first, process examples (i) to (vi) related to the present invention will be described.

【0013】(i)半導体基板上に絶縁膜を形成し、該絶
縁膜の所定箇所に溝または孔を設ける工程と、該溝また
は孔を埋め込むようにバリアメタル膜を形成する工程
と、溝または孔内部に形成された該バリアメタル膜の上
にシード金属膜を形成する工程と、該シード金属膜上
に、金属材料を用いて第一のめっき膜を形成する工程
と、第一のアニーリングを所定時間行う工程と、該第一
のめっき膜上に、前記金属材料からなる第二のめっき膜
を形成する工程と、第二のアニーリングを所定時間行う
工程とを有することを特徴とする半導体装置の製造方
法。
(I) a step of forming an insulating film on a semiconductor substrate and providing a groove or hole at a predetermined position in the insulating film; a step of forming a barrier metal film so as to fill the groove or hole; Forming a seed metal film on the barrier metal film formed inside the hole, forming a first plating film using a metal material on the seed metal film, and performing first annealing. A semiconductor device comprising: a step of performing a predetermined time; a step of forming a second plating film made of the metal material on the first plating film; and a step of performing a second annealing for a predetermined time. Manufacturing method.

【0014】従来、埋め込み金属配線を形成する際のめ
っきは、生産性の観点等から一段階で行われてきた。こ
れに対し上記半導体装置の製造方法は、めっき膜の形成
を二段階に分けて行っており(以下、適宜「分割めっき
法」と称す)、これにより溝または孔内部のボイド発生
が防止される。すなわち、埋め込み配線を形成するため
の溝や層間接続孔を形成するための孔の内部のボイドを
防止することができる。上記半導体装置の製造方法にお
いては、第一のめっき後に第一のアニールを行ってい
る。このアニールはめっき膜の厚みが薄い段階で行われ
る。したがって、めっきされた金属の絶対量が少ないた
めにその収縮量が抑えられ、ボイドの発生頻度を少なく
することができる。また、いったんボイドが発生して
も、第一のアニールの段階ではめっき膜の膜厚が薄いた
め、ボイドの発生箇所からめっき膜表面までの距離が短
く、ボイドが容易に消滅する。以上の理由により、溝ま
たは孔内部のボイド発生が防止される。
Conventionally, plating for forming embedded metal wiring has been performed in one step from the viewpoint of productivity and the like. On the other hand, in the method of manufacturing a semiconductor device, the formation of the plating film is performed in two stages (hereinafter, appropriately referred to as a “split plating method”), thereby preventing the generation of voids in the groove or the hole. . That is, it is possible to prevent voids inside holes for forming buried wiring and holes for forming interlayer connection holes. In the method of manufacturing a semiconductor device, the first annealing is performed after the first plating. This annealing is performed at a stage where the thickness of the plating film is small. Therefore, since the plated metal has a small absolute amount, its shrinkage is suppressed, and the frequency of occurrence of voids can be reduced. Further, even if voids occur once, the thickness of the plating film is thin in the first annealing stage, so that the distance from the location where the voids occur to the plating film surface is short, and the voids easily disappear. For the above reasons, generation of voids inside the groove or hole is prevented.

【0015】なお、上記半導体装置の製造方法における
アニールは、常温におけるセルフアニーでも、たとえば
300℃以上の高温で行う加熱アニールでもよい。加熱
アニールとした場合は、アニール時間を短くできるとい
う利点がある。たとえば加熱温度を300℃とした場
合、アニール時間は30分程度で済む。
The annealing in the method for manufacturing a semiconductor device may be self-annealing at room temperature or heating annealing performed at a high temperature of 300 ° C. or higher. In the case of heat annealing, there is an advantage that the annealing time can be shortened. For example, when the heating temperature is set to 300 ° C., the annealing time is about 30 minutes.

【0016】上記半導体装置の製造方法において、第一
のめっき膜の膜厚が上記溝または孔の幅の0.1〜0.
5倍であることが好ましい。
In the method of manufacturing a semiconductor device, the thickness of the first plating film may be 0.1 to 0.1 times the width of the groove or hole.
Preferably it is 5 times.

【0017】(ii)半導体基板上に絶縁膜を形成し、該絶
縁膜の所定箇所に溝または孔を設ける工程と、該溝また
は孔を埋め込むようにバリアメタル膜を形成する工程
と、溝または孔内部に形成された該バリアメタル膜の上
にシード金属膜を形成する工程と、該シード金属膜上
に、金属材料を用いてめっき膜を形成した後、所定時間
アニーリングを行う工程とを有し、前記金属めっき膜を
めっき温度を65〜100℃として形成することを特徴
とする半導体装置の製造方法。
(Ii) forming an insulating film on the semiconductor substrate and providing a groove or hole at a predetermined position in the insulating film; forming a barrier metal film so as to fill the groove or hole; A step of forming a seed metal film on the barrier metal film formed inside the hole and a step of forming a plating film using a metal material on the seed metal film and then annealing for a predetermined time; And forming the metal plating film at a plating temperature of 65 to 100 ° C.

【0018】前述したように、溝または孔内部のボイド
の発生を抑えるためには、めっき金属膜の収縮を抑える
ことが有効な手段となる。上記半導体装置の製造方法
は、めっき温度を65〜100℃の高温とすることによ
り(以下、適宜「高温めっき法」と称す)、これを実現
している。埋め込み配線等を形成するためのめっき金属
膜は、通常、常温程度、あるいは60℃以下の低温で行
われていた。特に銅を用いる場合は、常温で行われるの
が通常であった。これに対し、上記半導体装置の製造方
法では、めっき温度を65℃以上の高温とすることによ
り、成膜と同時に粒成長するため、粒成長による成膜後
のめっき金属膜の収縮が顕著に低減し、ボイドを防止
し、アニール時間を短縮化している。この効果は65℃
以上の温度で特に顕著となるが、80℃以上ではより一
層顕著となる。なお、めっき温度が100℃を超える
と、めっき時の発泡が起こりやすくなるため好ましくな
い。
As described above, in order to suppress the generation of voids in the grooves or holes, it is effective to suppress the shrinkage of the plated metal film. The above-described method of manufacturing a semiconductor device achieves this by setting the plating temperature to a high temperature of 65 to 100 ° C. (hereinafter, appropriately referred to as “high-temperature plating method”). The plating metal film for forming the buried wiring or the like is usually formed at a room temperature or a low temperature of 60 ° C. or lower. Particularly when copper is used, it is usually performed at room temperature. On the other hand, in the method of manufacturing a semiconductor device, since the plating temperature is set to a high temperature of 65 ° C. or higher, the grains grow simultaneously with the film formation, so that the contraction of the plated metal film after the film formation due to the grain growth is significantly reduced. In addition, voids are prevented and the annealing time is shortened. This effect is 65 ° C
The temperature is particularly remarkable at the above temperature, but more remarkable at 80 ° C. or more. If the plating temperature exceeds 100 ° C., foaming during plating tends to occur, which is not preferable.

【0019】(iii)半導体基板上に絶縁膜を形成し、該
絶縁膜の所定箇所に溝または孔を設ける工程と、該溝ま
たは孔を埋め込むようにバリアメタル膜を形成する工程
と、溝または孔内部に形成された該バリアメタル膜の上
にシード金属膜を形成する工程と、前記半導体基板を被
めっき処理面の中央部が突出するように凸状に変形させ
た状態で、前記シード金属膜上に金属材料を用いてめっ
き膜を形成する工程と、所定時間アニーリングを行う工
程とを有することを特徴とする半導体装置の製造方法。
(Iii) forming an insulating film on the semiconductor substrate and providing a groove or hole at a predetermined position in the insulating film; forming a barrier metal film so as to fill the groove or hole; Forming a seed metal film on the barrier metal film formed inside the hole; and forming the seed metal in a state in which the semiconductor substrate is deformed in a convex shape so that a central portion of the surface to be plated protrudes. A method for manufacturing a semiconductor device, comprising: a step of forming a plating film using a metal material on a film; and a step of performing annealing for a predetermined time.

【0020】従来のめっき法では、セルフアニールを起
こす金属材料を用いた場合、めっき膜中に引っ張り応力
が残留していた。これは、めっき膜形成後のセルフアニ
ール工程で、めっき金属のグレインサイズ成長に伴って
めっき膜が収縮することによるものと考えられる。
In the conventional plating method, when a metal material causing self-annealing is used, tensile stress remains in the plating film. This is considered to be due to the fact that the plating film shrinks with the growth of the grain size of the plating metal in the self-annealing step after the plating film formation.

【0021】換言すれば、めっき膜中の引っ張り応力
は、めっき膜の収縮を妨げる方向に働き、めっき膜収縮
を伴うセルフアニールを阻害するものと考えられる。そ
うとすれば、めっき膜を、膜中に圧縮応力が発生するよ
うに形成させれば、めっき膜の収縮が促進される方向に
応力が働きセルフアニールが促されるものと予想され
る。上記半導体装置の製造方法は、このような発想に基
づいてなされたものである。上記半導体装置の製造方法
においては、半導体基板を被めっき処理面の中央部が突
出するように凸状に変形させた状態でめっき膜を形成し
ており、これにより、めっき膜を膜中に圧縮応力が発生
するように形成させている。このようにすることによっ
て、セルフアニール時間の短縮化、溝または孔内部のボ
イド発生の防止が図られている。なお、「半導体基板を
被めっき処理面の中央部が突出するように凸状に変形さ
せた状態」とは、例えば図7における基板21のよう
に、被めっき処理面の中央部が出っ張るように凸状の反
りを加えた状態をいう。
In other words, it is considered that the tensile stress in the plating film acts in a direction to prevent the contraction of the plating film, and inhibits the self-annealing accompanied by the contraction of the plating film. In that case, if the plating film is formed such that a compressive stress is generated in the film, it is expected that the stress will act in a direction in which the contraction of the plating film is promoted and self-annealing will be promoted. The method for manufacturing a semiconductor device is based on such an idea. In the method of manufacturing a semiconductor device, the plating film is formed in a state in which the semiconductor substrate is deformed in a convex shape so that the central portion of the surface to be plated protrudes, thereby compressing the plating film into the film. It is formed so as to generate stress. By doing so, the self-annealing time is shortened, and the generation of voids inside the grooves or holes is prevented. The “state in which the semiconductor substrate is deformed in a convex shape so that the central portion of the surface to be plated protrudes” means that the central portion of the surface to be plated protrudes, for example, as the substrate 21 in FIG. A state in which convex warpage is added.

【0022】(iv)半導体基板上に絶縁膜を形成し、該絶
縁膜の所定箇所に溝または孔を設ける工程と、該溝また
は孔を埋め込むようにバリアメタル膜を形成する工程
と、溝または孔内部に形成された該バリアメタル膜の上
に、シード金属膜を、該シード金属膜中に圧縮応力が残
存するように形成する工程と、該シード金属膜上に金属
材料を用いてめっき膜を形成した後、所定時間アニーリ
ングを行う工程とを有することを特徴とする半導体装置
の製造方法。
(Iv) forming an insulating film on the semiconductor substrate and providing a groove or hole at a predetermined position in the insulating film; forming a barrier metal film so as to fill the groove or hole; Forming a seed metal film on the barrier metal film formed inside the hole so that a compressive stress remains in the seed metal film; and forming a plating film on the seed metal film using a metal material. Performing a predetermined time annealing after forming the semiconductor device.

【0023】従来、めっきを形成するためのシード金属
膜はスパッタ法等により形成されていた。この場合、シ
ード金属膜中には引っ張り応力が残留する。このような
引っ張り応力が残留すると、シード金属膜上に形成され
ためっき膜の収縮が抑制される方向に応力が働くものと
推定される。このため、シード金属膜中の残留引っ張り
応力により、めっき膜収縮を伴うセルフアニールが阻害
されると考えられる。したがってシード金属膜に圧縮応
力を残留させれば、めっき膜の収縮が促進される方向に
応力が働き、セルフアニールが促されるものと考えられ
る。上記半導体装置の製造方法は、このような考えに基
づいてなされたものであり、シード金属膜が残留圧縮応
力を有しており、これによりセルフアニール時間の短縮
化、溝または孔内部のボイド発生の防止が図られてい
る。
Conventionally, a seed metal film for forming plating has been formed by a sputtering method or the like. In this case, tensile stress remains in the seed metal film. It is presumed that when such tensile stress remains, the stress acts in a direction in which the contraction of the plating film formed on the seed metal film is suppressed. Therefore, it is considered that the residual tensile stress in the seed metal film inhibits self-annealing accompanied by shrinkage of the plating film. Therefore, it is considered that if compressive stress is left in the seed metal film, stress acts in a direction in which contraction of the plating film is promoted, and self-annealing is promoted. The above-described method of manufacturing a semiconductor device is based on such a concept, and the seed metal film has a residual compressive stress, thereby shortening the self-annealing time and generating voids in the grooves or holes. Is prevented.

【0024】シード金属膜に圧縮応力を残留させる手段
としては種々のものがあるが、たとえば、以下の手段が
好適である。
There are various means for leaving the compressive stress in the seed metal film. For example, the following means is preferable.

【0025】第一の手段は、前記シード金属膜をスパッ
タリング法により形成する半導体装置の製造方法であっ
て、前記半導体基板をターゲットに向けて凸状に変形さ
せた状態で前記シード金属膜を形成することを特徴とす
るものである。このようにすることによって、基板をス
パッタ装置から外したときにシード金属膜に圧縮応力が
残留する。
A first means is a method of manufacturing a semiconductor device, wherein the seed metal film is formed by a sputtering method, wherein the seed metal film is formed in a state where the semiconductor substrate is deformed in a convex shape toward a target. It is characterized by doing. By doing so, when the substrate is removed from the sputtering apparatus, a compressive stress remains in the seed metal film.

【0026】第二の手段は、前記シード金属膜をコリメ
ートスパッタ法により形成することを特徴とするもので
ある。本発明者の検討によれば、コリメートスパッタ法
を用いた場合、シード金属膜に圧縮応力が残留すること
が確認されている。
The second means is characterized in that the seed metal film is formed by a collimated sputtering method. According to the study of the present inventors, it has been confirmed that when the collimated sputtering method is used, compressive stress remains in the seed metal film.

【0027】(v)半導体基板上に絶縁膜を形成し、該絶
縁膜の所定箇所に溝または孔を設ける工程と、該溝また
は孔を埋め込むようにバリアメタル膜を形成する工程
と、溝または孔内部に形成された該バリアメタル膜の上
にシード金属膜を形成する工程と、該シード金属膜上に
金属材料を用いてめっき膜を形成する工程とを有し、前
記シード金属膜が(111)配向であることを特徴とす
る半導体装置の製造方法。
(V) forming an insulating film on the semiconductor substrate and providing a groove or hole at a predetermined position in the insulating film; forming a barrier metal film so as to fill the groove or hole; Forming a seed metal film on the barrier metal film formed inside the hole; and forming a plating film on the seed metal film using a metal material, wherein the seed metal film is formed by ( 111) A method for manufacturing a semiconductor device, which is oriented.

【0028】(vi)半導体基板上に絶縁膜を形成し、該絶
縁膜の所定箇所に溝または孔を設ける工程と、該溝また
は孔を埋め込むようにTi膜およびTiN膜をこの順で
形成する工程と、溝または孔内部に形成された該TiN
膜の上にシード金属膜を形成する工程と、該シード金属
膜上に金属材料を用いてめっき膜を形成する工程とを有
し、前記シード金属膜が(111)配向であることを特
徴とする半導体装置の製造方法。
(Vi) A step of forming an insulating film on a semiconductor substrate and providing a groove or a hole at a predetermined position of the insulating film, and forming a Ti film and a TiN film in this order so as to fill the groove or the hole. Process and the TiN formed inside the groove or hole.
Forming a seed metal film on the film; and forming a plating film on the seed metal film using a metal material, wherein the seed metal film has a (111) orientation. Semiconductor device manufacturing method.

【0029】従来のプロセスにおいては、シード金属膜
は(111)配向性が低かった。このため、その上に形
成されるめっき金属膜、たとえばCu膜が(111)配
向しようとする性質を有することとの関係で、シード金
属膜の微小グレインがアニール後に残存しやすかった。
これに対し、上記半導体装置の製造方法においては、シ
ード金属膜が(111)配向を有しているため、微小グ
レインの残存が効果的に抑えられるのである。(11
1)配向を有するシード金属膜を形成する方法として
は、たとえば、絶縁膜中に設けられた溝または孔を埋め
込むようにTi膜およびTiN膜をこの順で形成し、そ
の上にシード金属膜を形成するという方法が挙げられ
る。このように、まずTi膜を形成してからTiN膜を
形成することにより、TiN膜の配向性を良好にするこ
とができ、その結果、その上に形成するシード金属膜を
(111)配向とすることができる。
In the conventional process, the seed metal film has a low (111) orientation. For this reason, the fine grains of the seed metal film are likely to remain after annealing because of the property that the plated metal film formed thereon, for example, the Cu film has a property of being oriented to (111) orientation.
On the other hand, in the method for manufacturing a semiconductor device, since the seed metal film has the (111) orientation, the remaining fine grains can be effectively suppressed. (11
1) As a method of forming a seed metal film having an orientation, for example, a Ti film and a TiN film are formed in this order so as to fill a groove or a hole provided in an insulating film, and a seed metal film is formed thereon. Formation method. As described above, by forming the Ti film first and then forming the TiN film, the orientation of the TiN film can be improved, and as a result, the seed metal film formed thereon has the (111) orientation. can do.

【0030】以上述べた各々の半導体装置の製造方法に
おいて、前記シード金属膜の材料および前記金属材料
が、Cu、Ag、またはこれらの合金からなることが好
ましい。これらの金属材料は、セルフアニールを起こす
ため、半導体装置に適した良好な金属膜を形成し得るか
らである。また、これらの金属材料は低抵抗であって、
かつエレクトロマイグレーション等の問題が少ないとい
う利点を有する反面、めっきおよびセルフアニール工程
においてボイドが発生しやすいという課題を有する。し
たがって上記金属材料を用いた場合、その効果がより顕
著に発揮される。
In each of the above-described methods of manufacturing a semiconductor device, it is preferable that the material of the seed metal film and the metal material are made of Cu, Ag, or an alloy thereof. This is because these metal materials cause self-annealing and can form a favorable metal film suitable for a semiconductor device. Also, these metal materials have low resistance,
In addition, while there is an advantage that there are few problems such as electromigration, there is a problem that voids are easily generated in the plating and self-annealing steps. Therefore, when the above metal material is used, the effect is more remarkably exhibited.

【0031】以上述べた各々の半導体装置の製造方法
は、それぞれを組み合わせることもできる。たとえば分
割めっき方法において、第一のめっき膜および/または
第二のめっき膜を高温めっき法により形成してもよい。
また、分割めっき方法、高温めっき法あるいはこれらを
組み合わせた製造方法とした場合において、半導体基板
を凸状に変形させた状態でめっき処理したり、圧縮応力
が残留するようにシード金属膜を形成することもでき
る。これらの方法は互いに他の方法の利点を損なうこと
がないため、組み合わせによりさらに相乗効果が得ら
れ、ボイドの防止効果およびセルフアニール時間の短縮
効果をより顕著にすることができる。
The above-described semiconductor device manufacturing methods can be combined with each other. For example, in the division plating method, the first plating film and / or the second plating film may be formed by a high-temperature plating method.
Further, in the case of a split plating method, a high-temperature plating method or a manufacturing method combining these, a plating process is performed in a state where the semiconductor substrate is deformed in a convex shape, or a seed metal film is formed so that a compressive stress remains. You can also. Since these methods do not impair the advantages of the other methods, a further synergistic effect can be obtained by the combination, and the effect of preventing voids and the effect of shortening the self-annealing time can be made more remarkable.

【0032】次に本発明について説明する。Next, the present invention will be described.

【0033】本発明によれば、めっき液を供給するため
のめっき液供給槽と、内部に基板を設置し該基板に対し
てめっき処理を行うための複数のめっき処理槽と、該め
っき液供給槽と該めっき処理槽とを接続し、めっき液を
循環させるためのめっき液循環配管とを有し、各めっき
処理槽にそれぞれ独立に温度調整手段が設けられたこと
を特徴とするめっき処理装置が提供される。
According to the present invention, a plating solution supply tank for supplying a plating solution, a plurality of plating tanks for installing a substrate therein and performing plating on the substrate, A plating apparatus, comprising: a tank and a plating tank connected to each other; a plating solution circulation pipe for circulating a plating solution; and each of the plating tanks independently provided with a temperature adjusting means. Is provided.

【0034】このめっき処理装置には、各めっき処理槽
にそれぞれ温度調整手段が設けられている。このため一
つのめっき処理装置で処理温度の異なる複数のめっき処
理を同時に行うことができ、生産性が向上する。例え
ば、常温でおこなうめっき処理と本願において提案して
いる高温めっき処理を一つのめっき処理装置で同時に行
うことができる。また、本願において提案しているめっ
きを2回に分けて行う方法において、1回目と2回目の
めっき処理を異なる温度で行う場合、上記めっき処理装
置を使用すると効率的である。なお、上記のめっき処理
装置を用いた場合、めっき処理装置の必要台数を抑える
ことができるので、装置設置場所の省スペース化に対し
ても有効である。
In this plating apparatus, a temperature adjusting means is provided in each plating tank. Therefore, a plurality of plating processes having different processing temperatures can be simultaneously performed by one plating apparatus, and productivity is improved. For example, a plating process performed at room temperature and a high-temperature plating process proposed in the present application can be performed simultaneously by one plating apparatus. In the method proposed in the present application, in which plating is performed twice, when the first and second plating processes are performed at different temperatures, it is efficient to use the plating apparatus. In the case where the above plating apparatus is used, the required number of plating apparatuses can be reduced, which is effective for space saving of the installation place of the apparatus.

【0035】本発明において、めっき液を供給するため
のめっき液供給槽と、内部に基板を設置し該基板に対し
てめっき処理を行うための複数のめっき処理槽と、該め
っき液供給槽と該めっき処理槽とを接続し、めっき液を
循環させるためのめっき液循環配管とを有し、前記めっ
き処理槽は、電極と、前記電極と対向させて被処理基板
を配置する基板ホルダーとを備え、該基板ホルダーは、
前記被処理基板に反りを与える手段を含む構成とするこ
ともできる。ここで、「反りを与える」とは基板に凹状
ないし凸状の変形を与えることをいう。
In the present invention, a plating solution supply tank for supplying a plating solution, a plurality of plating tanks for installing a substrate therein and performing plating treatment on the substrate, The plating bath is connected to the plating bath, and has a plating solution circulation pipe for circulating a plating solution.The plating bath includes an electrode and a substrate holder for disposing a substrate to be processed in opposition to the electrode. And the substrate holder comprises:
It may be configured to include a unit for giving a warp to the substrate to be processed. Here, “giving a warp” means giving a substrate a concave or convex deformation.

【0036】上記めっき処理装置において、前記被処理
基板に反りを与える手段が、前記被処理基板に対し被処
理面の裏面から圧力を加える加圧手段であって、該加圧
手段は、前記被処理基板の中央部と前記被処理基板の端
部に異なる圧力を加えるものとすることもできる。
In the above plating apparatus, the means for giving a warp to the substrate to be processed is a pressing means for applying pressure to the substrate to be processed from the back side of the surface to be processed. Different pressures may be applied to the central portion of the processing substrate and the end of the substrate to be processed.

【0037】これらのめっき処理装置は、前述した、半
導体基板を凸状に変形させた状態でめっき膜を形成する
工程を含む半導体装置の製造方法を実施するのに好適な
装置である。上述のめっき処理装置によれば、基板の品
質を損なうことなく凸状に変形させ、めっき処理を行う
ことができる。これによりセルフアニール時間の短縮
化、溝または孔内部のボイド発生の防止が図られる。特
に、上述の加圧手段を備えためっき処理装置によれば、
加圧量を調整することで基板の変形量(反りの程度)を
精度良く制御することができるので、基板の変形量をセ
ルフアニール時間の短縮等に対して最も有効な値に設定
することが可能となる。
These plating apparatuses are apparatuses suitable for carrying out the above-described method of manufacturing a semiconductor device including the step of forming a plating film in a state where the semiconductor substrate is deformed into a convex shape. According to the plating apparatus described above, it is possible to perform the plating process by deforming the substrate in a convex shape without deteriorating the quality of the substrate. As a result, the self-annealing time can be shortened, and the generation of voids inside the grooves or holes can be prevented. In particular, according to the plating apparatus having the above-described pressurizing means,
By adjusting the amount of pressurization, the amount of deformation (the degree of warpage) of the substrate can be accurately controlled, so that the amount of deformation of the substrate can be set to the most effective value for shortening the self-annealing time. It becomes possible.

【0038】なお、上記めっき処理装置における被処理
基板に反りを与える手段は、たとえば、被処理基板の中
央部が電極に向かって突出するように被処理基板を凸状
に変形させるものとすることができる。また、上記めっ
き処理装置における加圧手段は、たとえば、被処理基板
の中央部に加えられる圧力が被処理基板の端部に加えら
れる圧力よりも高くなるように加圧するものとすること
ができる。
The means for warping the substrate in the plating apparatus may be, for example, one that deforms the substrate in a convex shape so that the center of the substrate protrudes toward the electrode. Can be. The pressurizing means in the plating apparatus may be configured to apply pressure such that the pressure applied to the center of the substrate to be processed is higher than the pressure applied to the edge of the substrate to be processed.

【0039】本発明のめっき処理装置とあわせて、以下
の(a)〜(b)のスパッタ装置を用いることもでき
る。 (a)排気系を備えたチャンバーと、該チャンバー内の
所定の位置に配置されたターゲットと、該ターゲットを
スパッタするためのスパッタ放電を発生させる電極と、
被処理基板を前記ターゲットと対向させ平行に保持する
基板ホルダーとを有し、前記基板ホルダーは、前記被処
理基板に反りを与える手段を含むことを特徴とするスパ
ッタ装置。
The following sputtering apparatuses (a) and (b) can be used together with the plating apparatus of the present invention. (A) a chamber provided with an exhaust system, a target disposed at a predetermined position in the chamber, and an electrode for generating a sputter discharge for sputtering the target;
A sputtering apparatus comprising: a substrate holder that holds a substrate to be processed in parallel with the target so as to face the target; wherein the substrate holder includes a unit that warps the substrate to be processed.

【0040】ここで、「反りを与える」とは基板に凹状
ないし凸状の変形を与えることをいう。 (b)上記スパッタ装置において、前記被処理基板に反
りを与える手段が、前記被処理基板に対し被処理面の裏
面から圧力を加える加圧手段であって、該加圧手段は、
前記被処理基板の中央部と前記被処理基板の端部に異な
る圧力を加えるものであることを特徴とするスパッタ装
置。
Here, "to give a warp" means to give a concave or convex deformation to the substrate. (B) In the sputtering apparatus, the means for giving a warp to the substrate to be processed is a pressing means for applying pressure to the substrate to be processed from the back surface of the surface to be processed.
A sputtering apparatus for applying different pressures to a central portion of the substrate to be processed and an end of the substrate to be processed.

【0041】めっき膜のセルフアニールは、シード金属
膜に圧縮応力を残留させることにより促進される。シー
ド金属膜に圧縮応力を残留させる手段としては、前述の
ように、被処理基板をターゲットに向けて凸状に変形さ
せた状態でシード金属膜を形成することが有効である。
上記スパッタ装置は、この方法を実施するためのスパッ
タ装置である。このスパッタ装置を用いると、基板が凸
状に反った状態でスパッタが行われるため、基板を装置
から外したときにシード金属膜に圧縮応力が発生する。
この上にめっき膜を形成しセルフアニールを行えば、セ
ルフアニール時間を短縮化することができる。このスパ
ッタ装置では、基板の反りを制御することにより圧縮応
力の大きさも所望通りに調整することができるという利
点がある。
The self-annealing of the plating film is promoted by leaving a compressive stress in the seed metal film. As described above, it is effective to form the seed metal film in a state in which the substrate to be processed is deformed in a convex shape toward the target as described above.
The above sputtering apparatus is a sputtering apparatus for performing this method. When this sputtering apparatus is used, sputtering is performed in a state where the substrate is warped in a convex shape, so that when the substrate is removed from the apparatus, a compressive stress is generated in the seed metal film.
If a plating film is formed thereon and self-annealing is performed, the self-annealing time can be reduced. This sputtering apparatus has an advantage that the magnitude of the compressive stress can be adjusted as desired by controlling the warpage of the substrate.

【0042】特に、上述の加圧手段を備えたスパッタ装
置によれば、基板に無理なく反りを加えることができ、
良好なシード金属膜を形成することができる。さらに、
加圧量を調整することで基板の変形量(反りの程度)を
精度良く制御することができるので、基板の変形量をセ
ルフアニール時間の短縮等に対して最も有効な値に設定
することが可能となる。
In particular, according to the sputtering apparatus having the above-mentioned pressurizing means, the substrate can be warped without difficulty.
A good seed metal film can be formed. further,
By adjusting the amount of pressurization, the amount of deformation (the degree of warpage) of the substrate can be accurately controlled, so that the amount of deformation of the substrate can be set to the most effective value for shortening the self-annealing time. It becomes possible.

【0043】なお、上記スパッタ装置における被処理基
板に反りを与える手段は、たとえば、被処理基板の中央
部が電極に向かって突出するように被処理基板を凸状に
変形させるものとすることができる。また、上記スパッ
タ装置における加圧手段は、たとえば、被処理基板の中
央部に加えられる圧力が被処理基板の端部に加えられる
圧力よりも高くなるように加圧するものとすることがで
きる。
The means for warping the substrate in the sputtering apparatus may be, for example, one that deforms the substrate in a convex shape so that the central portion of the substrate protrudes toward the electrode. it can. In addition, the pressurizing means in the sputtering apparatus can pressurize the substrate so that the pressure applied to the center of the substrate to be processed is higher than the pressure applied to the end of the substrate to be processed.

【0044】[0044]

【発明の実施の形態】以下、本発明のめっき処理装置お
よびこれに関連するプロセスの例について説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an example of a plating apparatus of the present invention and a process related thereto will be described.

【0045】(例1)この例は、めっき処理を2回に分
けて行う例である。以下、図1を参照して説明する。
(Example 1) This example is an example in which the plating treatment is performed twice. Hereinafter, description will be made with reference to FIG.

【0046】まずシリコン基板1上に絶縁膜2を成膜し
た後、所定の箇所に溝5を形成する。次いで全面にTi
Nからなるバリアメタル膜3をスパッタリング法により
堆積する。膜厚はたとえば200Åとする。つづいてこ
の上に、銅めっきを成長させるための銅からなるシード
金属膜4をスパッタリング法により堆積する(図1
(a))。スパッタリング条件は、たとえば基板温度0
℃、スパッタパワー2kW、圧力2mTorrとし、ターゲ
ット−基板間の距離を60mmとする。
First, after an insulating film 2 is formed on a silicon substrate 1, a groove 5 is formed at a predetermined position. Next, Ti
A barrier metal film 3 made of N is deposited by a sputtering method. The thickness is, for example, 200 °. Subsequently, a seed metal film 4 made of copper for growing copper plating is deposited thereon by a sputtering method (FIG. 1).
(A)). The sputtering conditions are, for example, a substrate temperature of 0
C., the sputtering power was 2 kW, the pressure was 2 mTorr, and the distance between the target and the substrate was 60 mm.

【0047】次に常温(15〜30℃程度)にて基板を
硫酸銅水溶液に浸漬し、第一のめっき膜6を形成する
(図1(b))。第一のめっき膜6の膜厚は、好ましく
は溝5幅の0.1倍〜0.5倍、さらに好ましくは溝5
幅の0.2倍〜0.4倍とする。膜厚を厚くしすぎる
と、ボイドを十分に防止できない。膜厚を薄くしすぎる
と、第二のめっきにより溝5内部の大半を埋め込まなけ
ればならず、ボイド防止効果が小さくなる。
Next, the substrate is immersed in an aqueous solution of copper sulfate at normal temperature (about 15 to 30 ° C.) to form a first plating film 6 (FIG. 1B). The thickness of the first plating film 6 is preferably 0.1 to 0.5 times the width of the groove 5, more preferably the groove 5
The width is set to 0.2 to 0.4 times the width. If the film thickness is too large, voids cannot be sufficiently prevented. If the film thickness is too thin, most of the inside of the groove 5 must be buried by the second plating, and the effect of preventing voids is reduced.

【0048】以上のようにしてめっきを施した基板につ
いて、第一のアニールを行う。このアニールは、常温
(15〜30℃程度)にて好ましくは2〜10時間、さ
らに好ましくは4〜8時間行う。アニール時間は第一の
めっき膜6の膜厚に応じて適宜に設定される。このセル
フアニールにより銅の構造が安定化し、グレインサイズ
の大きい銅が得られる。なお、アニールは加熱して行っ
ても良い。例えば300℃、30分の加熱アニールとす
ることができる。
The first annealing is performed on the substrate plated as described above. This annealing is performed at room temperature (about 15 to 30 ° C.) for preferably 2 to 10 hours, more preferably 4 to 8 hours. The annealing time is appropriately set according to the thickness of the first plating film 6. This self-annealing stabilizes the copper structure, and copper having a large grain size can be obtained. Note that annealing may be performed by heating. For example, heat annealing at 300 ° C. for 30 minutes can be performed.

【0049】つづいて常温にて基板を硫酸銅水溶液に浸
漬し、第二のめっき膜7を形成する。第二のめっき膜7
は溝5部を完全に銅で埋め込むように形成される(図1
(c))。
Subsequently, the substrate is immersed in an aqueous solution of copper sulfate at normal temperature to form a second plating film 7. Second plating film 7
Are formed so that the groove 5 is completely filled with copper (FIG. 1).
(C)).

【0050】その後、常温にて第二のアニールを行う。
アニール時間は第二のめっき膜7の膜厚に応じて適宜に
設定される。このセルフアニールにより銅の構造が安定
化し、グレインサイズの大きい銅が得られる。この際
も、第一のアニールと同様、加熱アニールとすることが
できる。
Thereafter, a second annealing is performed at normal temperature.
The annealing time is appropriately set according to the thickness of the second plating film 7. This self-annealing stabilizes the copper structure, and copper having a large grain size can be obtained. In this case, as in the first annealing, heat annealing can be performed.

【0051】第一および第二のアニールの時間の合計
は、常温におけるセルフアニールの場合、好ましくは1
0〜40時間、さらに好ましくは20〜35時間とす
る。この方法によれば、このような短時間であっても充
分なアニール効果を得ることができ、生産効率の観点か
ら上記の時間とすることが好ましい。
In the case of self-annealing at room temperature, the total time of the first and second annealing is preferably 1
0 to 40 hours, more preferably 20 to 35 hours. According to this method, a sufficient annealing effect can be obtained even in such a short time, and the above time is preferable from the viewpoint of production efficiency.

【0052】その後、CMPによりバリアメタル膜3お
よび埋め込み金属を研磨して基板表面を平坦化し、埋め
込み配線8を形成する(図2)。
After that, the barrier metal film 3 and the buried metal are polished by CMP to flatten the substrate surface, thereby forming the buried wiring 8 (FIG. 2).

【0053】(例2)本例は、めっき処理を高温にて行
う例である。以下、図3を参照して説明する。
(Example 2) This example is an example in which plating is performed at a high temperature. Hereinafter, description will be made with reference to FIG.

【0054】まずシリコン基板1上に絶縁膜2を成膜し
た後、所定の箇所に溝5を形成する。次いで全面にTi
Nからなるバリアメタル膜3をスパッタリング法により
堆積する。膜厚はたとえば200Åとする。つづいてこ
の上に、銅めっきを成長させるための銅からなるシード
金属膜4をスパッタリング法により堆積する(図3
(a))。
First, after an insulating film 2 is formed on a silicon substrate 1, a groove 5 is formed at a predetermined position. Next, Ti
A barrier metal film 3 made of N is deposited by a sputtering method. The thickness is, for example, 200 °. Subsequently, a seed metal film 4 made of copper for growing copper plating is deposited thereon by a sputtering method (FIG. 3).
(A)).

【0055】スパッタリング条件は、たとえば基板温度
0℃、スパッタパワー2kW、圧力2mTorrとし、ター
ゲット−基板間の距離を60mmとする。
The sputtering conditions are, for example, a substrate temperature of 0 ° C., a sputtering power of 2 kW, a pressure of 2 mTorr, and a distance between the target and the substrate of 60 mm.

【0056】次に65〜100℃の高温にて基板を硫酸
銅水溶液に浸漬し、めっき膜9を形成する(図3
(b))。めっき膜9は、溝5全体を埋め込むように形
成される。このような高温でめっき膜を形成することに
より、アニール工程における収縮の少ない良好な金属膜
が得られる。これによりボイドの発生を抑えセルフアニ
ール時間の短縮を図ることができる。
Next, the substrate is immersed in an aqueous solution of copper sulfate at a high temperature of 65 to 100 ° C. to form a plating film 9 (FIG. 3).
(B)). The plating film 9 is formed so as to fill the entire groove 5. By forming the plating film at such a high temperature, a good metal film with less shrinkage in the annealing step can be obtained. Thereby, the generation of voids can be suppressed and the self-annealing time can be shortened.

【0057】以上のようにしてめっきを施した基板につ
いてアニールを行う。アニール条件は、常温で1〜40
時間とする。さらに好ましくは1〜10時間とする。め
っき膜の形成を高温で行っているため、アニール時間が
短くて済む。
Annealing is performed on the substrate plated as described above. The annealing conditions are 1 to 40 at room temperature.
Time. More preferably, it is 1 to 10 hours. Since the plating film is formed at a high temperature, the annealing time is short.

【0058】その後、CMPによりバリアメタル膜3お
よび埋め込み金属を研磨して基板表面を平坦化し、埋め
込み配線を形成する(不図示)。
Thereafter, the barrier metal film 3 and the buried metal are polished by CMP to flatten the substrate surface, thereby forming a buried wiring (not shown).

【0059】(例3)図6は前記めっき処理装置の概略
構造を示す図である。めっき液供給槽10には、硫酸銅
水溶液等のめっき液が満たされている。このめっき液を
めっき液循環配管11を通じて各めっき処理槽12にめ
っき液を供給するため、循環ポンプ15が設けられてい
る。各めっき処理槽にはそれぞれ独立に、ヒータ13、
温度計20および温度制御装置14からなる温度調整手
段が設けられている。このため一つのめっき処理装置で
処理温度の異なる複数のめっき処理を同時に行うことが
できる。従来のめっき処理装置は、めっき液供給槽に温
度調整手段が設けられており、この点が異なる。
(Example 3) FIG. 6 is a view showing a schematic structure of the plating apparatus. The plating solution supply tank 10 is filled with a plating solution such as an aqueous solution of copper sulfate. A circulation pump 15 is provided to supply the plating solution to each plating tank 12 through the plating solution circulation pipe 11. Each of the plating tanks is independently provided with a heater 13,
A temperature adjusting means including a thermometer 20 and a temperature control device 14 is provided. Therefore, a plurality of plating processes having different processing temperatures can be simultaneously performed by one plating apparatus. The conventional plating apparatus differs in that a temperature adjusting means is provided in a plating solution supply tank.

【0060】図に示したように温度調整手段とは加熱手
段と温度制御手段とを含み、所望に応じて冷却手段を含
んでも良い。加熱手段としてはヒータなどを用いること
ができる。一方、冷却手段としては水冷式ジャケットな
どを用いることができる。温度制御手段としては、たと
えばPID型の温度制御装置を用いることができる。
As shown in the figure, the temperature adjusting means includes a heating means and a temperature control means, and may include a cooling means as required. As the heating means, a heater or the like can be used. On the other hand, a water-cooled jacket or the like can be used as the cooling means. As the temperature control means, for example, a PID type temperature control device can be used.

【0061】このめっき処理装置には、めっき液供給槽
にもめっき処理槽とは独立の温度調整手段が設けられて
いる。この温度調整手段は冷却手段16および温度制御
装置14からなっている。このような温度調整手段を設
けることにより、各めっき処理槽で種々の温度に温度調
整されためっき液が、めっき液供給手段に戻った際、再
度一定の温度に制御される。これにより、各めっき処理
槽における温度調整が容易となる。
In this plating apparatus, a plating solution supply tank is also provided with a temperature adjusting means independent of the plating tank. This temperature adjusting means comprises a cooling means 16 and a temperature control device 14. By providing such a temperature adjusting means, when the plating solution whose temperature has been adjusted to various temperatures in each plating tank returns to the plating solution supplying means, it is controlled to a constant temperature again. This facilitates temperature adjustment in each plating tank.

【0062】(例4)本例は、基板を凸状に変形させた
状態でめっき処理を行う方法の例である。
(Example 4) This example is an example of a method of performing a plating process in a state where a substrate is deformed into a convex shape.

【0063】図3に本例に係る半導体装置の製造方法の
工程を示す。まずシリコン基板1上に絶縁膜2を成膜し
た後、所定の箇所に溝5を形成する。次いで全面にTi
Nからなるバリアメタル膜3をスパッタリング法により
堆積する。膜厚はたとえば200Åとする。つづいてこ
の上に、銅めっきを成長させるための銅からなるシード
金属膜4をスパッタ法により堆積する(図3(a))。
FIG. 3 shows steps of a method for manufacturing a semiconductor device according to this example. First, after an insulating film 2 is formed on a silicon substrate 1, a groove 5 is formed at a predetermined position. Next, Ti
A barrier metal film 3 made of N is deposited by a sputtering method. The thickness is, for example, 200 °. Subsequently, a seed metal film 4 made of copper for growing copper plating is deposited thereon by a sputtering method (FIG. 3A).

【0064】次に常温にて基板を硫酸銅水溶液に浸漬
し、めっき膜9を形成する。めっき膜9は、溝5全体を
埋め込むように形成される。
Next, the substrate is immersed in an aqueous solution of copper sulfate at normal temperature to form a plating film 9. The plating film 9 is formed so as to fill the entire groove 5.

【0065】このとき、図6〜8に示すめっき処理装置
を用いる。図6は本例に係るめっき処理装置の概略構造
を示す図である。めっき液供給槽10には、硫酸銅水溶
液等のめっき液が満たされている。このめっき液をめっ
き液循環配管11を通じて各めっき処理槽12にめっき
液を供給するため、循環ポンプ15が設けられている。
各めっき処理槽にはそれぞれ独立に、ヒータ13、温度
計20および温度制御装置14からなる温度調整手段が
設けられている。図7は、図6におけるめっき処理槽1
2の拡大図である。めっき処理槽は、アノード27と、
これと対向させて基板21を配置する基板ホルダー22
とを備えている。基板ホルダー22は、基板21の中央
部がアノード27に向かって突出するように基板21を
凸状に変形させる加圧手段を備えている。図中、温度
計、ヒータ等は省略されている。
At this time, the plating apparatus shown in FIGS. 6 to 8 is used. FIG. 6 is a diagram showing a schematic structure of a plating apparatus according to this example. The plating solution supply tank 10 is filled with a plating solution such as an aqueous solution of copper sulfate. A circulation pump 15 is provided to supply the plating solution to each plating tank 12 through the plating solution circulation pipe 11.
Each plating tank is independently provided with a temperature adjusting means including a heater 13, a thermometer 20, and a temperature controller 14. FIG. 7 shows the plating bath 1 in FIG.
2 is an enlarged view of FIG. The plating tank has an anode 27,
A substrate holder 22 for arranging the substrate 21 opposite thereto;
And The substrate holder 22 includes a pressing unit that deforms the substrate 21 in a convex shape so that the central portion of the substrate 21 projects toward the anode 27. In the figure, a thermometer, a heater, and the like are omitted.

【0066】加圧手段のより詳細な構造を図8を用いて
説明する。基板裏面に位置する基板ホルダー22は、図
のように同心円状に複数の部屋に分画されている。各部
屋の空間は、内部に加圧媒体が充填された水枕状の加圧
袋23によって占められている。本例ではこの加圧袋2
3はドーナツ形状を有している。その外皮の素材として
は、たとえばフッ素樹脂などの耐熱性樹脂が用いられ
る。加圧袋23の内部に充填する加圧媒体は、特に制限
がないが、たとえば水、空気などが用いられる。それぞ
れの加圧袋23は、圧力調整弁24を介して加圧媒体供
給源25に接続されている。各加圧袋には、加圧媒体供
給源25および圧力調整弁24によりそれぞれ異なる圧
力が加えられ、基板中央の裏面に配置された加圧袋に最
も高い圧力が加えられて最も突出するように調整されて
いる(図8)。これにより、図7のように基板がアノー
ド27に向かって凸状に反った形状にすることができ
る。
A more detailed structure of the pressing means will be described with reference to FIG. The substrate holder 22 located on the back surface of the substrate is divided into a plurality of rooms concentrically as shown in the figure. The space in each room is occupied by a water pillow-shaped pressure bag 23 filled with a pressure medium. In this example, this pressure bag 2
3 has a donut shape. As a material of the outer cover, for example, a heat-resistant resin such as a fluororesin is used. The pressurized medium to be filled in the pressurized bag 23 is not particularly limited. Each of the pressurized bags 23 is connected to a pressurized medium supply source 25 via a pressure adjusting valve 24. Different pressures are applied to the respective pressurized bags by the pressurized medium supply source 25 and the pressure adjusting valve 24 so that the highest pressure is applied to the pressurized bags arranged on the back surface at the center of the substrate so that they protrude most. It has been adjusted (FIG. 8). As a result, the substrate can be formed in a convex shape toward the anode 27 as shown in FIG.

【0067】このように基板が凸状に反った状態でめっ
き処理を行うと、基板を装置から外したときにめっき膜
に圧縮応力が発生する。
When plating is performed in a state where the substrate is warped in a convex shape, a compressive stress is generated in the plating film when the substrate is removed from the apparatus.

【0068】その後、めっきを施した基板について、ア
ニールを行う。アニール条件は、常温で10〜40時間
とする。シード金属膜4が残留圧縮応力を有しているた
め、このような短いアニール時間でも充分なアニール効
果を得ることができる。さらに、CMPによりバリアメ
タル膜3および埋め込み金属を研磨して基板表面を平坦
化し、埋め込み配線を完成する。
Thereafter, annealing is performed on the plated substrate. Annealing conditions are normal temperature for 10 to 40 hours. Since the seed metal film 4 has a residual compressive stress, a sufficient annealing effect can be obtained even with such a short annealing time. Further, the barrier metal film 3 and the buried metal are polished by CMP to flatten the substrate surface, thereby completing the buried wiring.

【0069】めっき膜を形成する際に基板を凸状に反ら
せた状態とするための手段として、本例では加圧袋を利
用した方法を示したが、これ以外の方法を用いることも
できる。たとえば複数のバーにより基板裏面を押圧する
方法を用いることもできる。
In this embodiment, a method using a pressurized bag is shown as a means for making the substrate warped convexly when forming the plating film. However, other methods can be used. For example, a method of pressing the back surface of the substrate with a plurality of bars can be used.

【0070】(例5)本例は、基板を凸状に変形させた
状態でシード金属膜を形成する工程を含む製造方法の例
である。
Example 5 This example is an example of a manufacturing method including a step of forming a seed metal film in a state where a substrate is deformed in a convex shape.

【0071】図3に本例に係る半導体装置の製造方法の
工程を示す。まずシリコン基板1上に絶縁膜2を成膜し
た後、所定の箇所に溝5を形成する。次いで全面にTi
Nからなるバリアメタル膜3をスパッタリング法により
堆積する。膜厚はたとえば200Åとする。つづいてこ
の上に、銅めっきを成長させるための銅からなるシード
金属膜4をスパッタ法により堆積する(図3(a))。
FIG. 3 shows steps of a method for manufacturing a semiconductor device according to this example. First, after an insulating film 2 is formed on a silicon substrate 1, a groove 5 is formed at a predetermined position. Next, Ti
A barrier metal film 3 made of N is deposited by a sputtering method. The thickness is, for example, 200 °. Subsequently, a seed metal film 4 made of copper for growing copper plating is deposited thereon by a sputtering method (FIG. 3A).

【0072】このとき、図9に示すスパッタ装置を用い
る。このスパッタ装置は、排気系34を備えた真空チャ
ンバー30と、その内部の所定の位置に配置されたター
ゲット31と、ターゲット31をスパッタするためのス
パッタ放電を発生させる電極32と、基板21をターゲ
ット31と対向させ平行に保持する基板ホルダー22と
を備えている。電極32には放電用電源33が接続され
ている。基板ホルダー22は、基板21に対して裏面か
ら圧力を加える加圧手段を備えている。この加圧手段
は、基板21の中央部に加えられる圧力が端部に加えら
れる圧力よりも高くなるように加圧するため、基板21
の中央部がターゲット31に向かって突出するように基
板21を凸状に変形させる。加圧手段の構造は、第4の
例において図7を参照して説明した構造と同等である。
At this time, the sputtering apparatus shown in FIG. 9 is used. The sputtering apparatus includes a vacuum chamber 30 provided with an exhaust system 34, a target 31 disposed at a predetermined position inside the vacuum chamber 30, an electrode 32 for generating a sputter discharge for sputtering the target 31, and a substrate 21 31 and a substrate holder 22 that is opposed to and held in parallel. A discharge power supply 33 is connected to the electrode 32. The substrate holder 22 includes a pressing unit that applies pressure to the substrate 21 from the back surface. This pressurizing means pressurizes the substrate 21 so that the pressure applied to the central portion of the substrate 21 is higher than the pressure applied to the end portion.
The substrate 21 is deformed in a convex shape so that the central portion of the substrate 21 projects toward the target 31. The structure of the pressing means is the same as the structure described with reference to FIG. 7 in the fourth example.

【0073】このように基板が凸状に反った状態でスパ
ッタを行うと、基板を装置から外したときにシード金属
膜4に圧縮応力が発生する。
When sputtering is performed in a state where the substrate is warped in a convex shape, a compressive stress is generated in the seed metal film 4 when the substrate is removed from the apparatus.

【0074】次に常温にて基板を硫酸銅水溶液に浸漬
し、めっき膜を形成する。めっき膜は、溝5全体を埋め
込むように形成される。その後、めっきを施した基板に
ついて、アニールを行う。アニール条件は、常温で10
〜40時間とする。シード金属膜4が残留圧縮応力を有
しているため、このような短いアニール時間でも充分な
アニール効果を得ることができる。
Next, the substrate is immersed in an aqueous solution of copper sulfate at normal temperature to form a plating film. The plating film is formed so as to fill the entire groove 5. Thereafter, annealing is performed on the plated substrate. The annealing condition is 10 at room temperature.
4040 hours. Since the seed metal film 4 has a residual compressive stress, a sufficient annealing effect can be obtained even with such a short annealing time.

【0075】その後、CMPによりバリアメタル膜3お
よび埋め込み金属を研磨して基板表面を平坦化し、埋め
込み銅配線を形成する。
Thereafter, the barrier metal film 3 and the buried metal are polished by CMP to flatten the substrate surface, thereby forming a buried copper wiring.

【0076】スパッタ法によりシード金属膜4を形成す
る際に基板を凸状に反らせた状態とするための手段とし
て、本例では加圧袋を利用した方法を示したが、これ以
外の方法を用いることもできる。たとえば複数のバーに
より基板裏面を押圧する方法を用いることもできる。
In this example, a method using a pressurized bag was shown as a means for making the substrate warped convexly when forming the seed metal film 4 by sputtering. However, other methods are used. It can also be used. For example, a method of pressing the back surface of the substrate with a plurality of bars can be used.

【0077】(例6)例5では、被処理基板を反らせた
状態でスパッタ法を行いシード金属膜4を形成し、これ
によりシード金属膜4中に残存圧縮応力を発生させた。
これ以外の方法として、ターゲット−基板間の距離を長
くしたコリメートスパッタ法を用いることにより残存圧
縮応力を発生させることもできる。
Example 6 In Example 5, a seed metal film 4 was formed by sputtering with the substrate to be processed warped, thereby generating a residual compressive stress in the seed metal film 4.
As another method, a residual compressive stress can be generated by using a collimated sputtering method in which the distance between the target and the substrate is increased.

【0078】コリメートススパッタ法を用いると圧縮応
力を発生する理由については必ずしも明らかではない
が、基板表面に到達するスパッタ粒子の基板垂直方向の
運動エネルギーが一定以上の値となるため、膜密度の比
較的高いスパッタ膜が得られることによるものと推察さ
れる。
Although it is not always clear why the collimated sputtering method generates a compressive stress, the kinetic energy of the sputtered particles reaching the substrate surface in the direction perpendicular to the substrate becomes a certain value or more. It is presumed that a relatively high sputtered film was obtained.

【0079】コリメートススパッタの条件は、たとえ
ば、ターゲット−基板間の距離を100〜300mmと
し、コリメータのアスペクト比、すなわち孔の深さと直
径の比率を1〜2とする。また、スパッタパワーを1〜
30kW、スパッタ圧力を1〜10mTorrとする。
The conditions for the collimate sputtering include, for example, a distance between the target and the substrate of 100 to 300 mm and an aspect ratio of the collimator, that is, a ratio of the depth to the diameter of the hole of 1 to 2. Also, the sputter power should be 1 to
30 kW and a sputter pressure of 1 to 10 mTorr.

【0080】[0080]

【実施例】以下、本発明のめっき処理装置を好適に適用
できるプロセスの例を示す。
The following is an example of a process to which the plating apparatus of the present invention can be suitably applied.

【0081】(プロセス例1)このプロセス例は、めっ
き処理を2回に分け、2回目のめっき処理を高温で行っ
た例である。以下、図1を参照して説明する。
(Process Example 1) This process example is an example in which the plating process is divided into two times and the second plating process is performed at a high temperature. Hereinafter, description will be made with reference to FIG.

【0082】まずシリコン基板1上に絶縁膜2を成膜し
た後、所定の箇所に幅約0.3μm、深さ0.5μmの
溝5を形成した。次いで全面にTiNからなるバリアメ
タル膜3をスパッタリング法により堆積した。膜厚は2
00Åとした。つづいてこの上に、銅めっきを成長させ
るための銅からなるシード金属膜4をスパッタリング法
により堆積した(図1(a))。スパッタリング条件
は、基板温度0℃、スパッタパワー2kW、圧力2mTor
rとし、ターゲット−基板間の距離を60mmとした。
First, after an insulating film 2 was formed on a silicon substrate 1, a groove 5 having a width of about 0.3 μm and a depth of 0.5 μm was formed at a predetermined location. Next, a barrier metal film 3 made of TiN was deposited on the entire surface by a sputtering method. The film thickness is 2
00 °. Subsequently, a seed metal film 4 made of copper for growing copper plating was deposited thereon by a sputtering method (FIG. 1A). The sputtering conditions were: substrate temperature 0 ° C., sputtering power 2 kW, pressure 2 mTor.
r, and the distance between the target and the substrate was 60 mm.

【0083】次に基板を液温約25℃の硫酸銅水溶液に
浸漬し、第一のめっき膜6を形成した。第一のめっき膜
6の膜厚は平坦部で90nmとした(図1(b))。
Next, the substrate was immersed in an aqueous solution of copper sulfate at a liquid temperature of about 25 ° C. to form a first plating film 6. The thickness of the first plating film 6 was 90 nm in the flat portion (FIG. 1B).

【0084】以上のようにしてめっきを施した基板につ
いて、25℃で5時間、第一のアニールを行った。
The substrate thus plated was subjected to a first annealing at 25 ° C. for 5 hours.

【0085】つづいて再び基板を上記の硫酸銅水溶液と
同一組成の液に液温70℃として浸漬し、第二のめっき
膜7を形成した。第二のめっき膜7は膜厚を5μmと
し、溝5部を完全に銅で埋め込むように形成された(図
1(c))。
Subsequently, the substrate was immersed again in a solution having the same composition as the above-mentioned aqueous solution of copper sulfate at a solution temperature of 70 ° C. to form a second plating film 7. The second plating film 7 was formed so as to have a film thickness of 5 μm and completely fill the groove 5 with copper (FIG. 1C).

【0086】次に常温にて25時間、第二のアニールを
行った。
Next, a second annealing was performed at room temperature for 25 hours.

【0087】その後、CMPによりバリアメタル膜3お
よび埋め込み金属を研磨して基板表面を平坦化し、埋め
込み配線8を形成した(図2)。
Thereafter, the barrier metal film 3 and the buried metal were polished by CMP to flatten the substrate surface, thereby forming a buried wiring 8 (FIG. 2).

【0088】作製した配線構造の断面を走査型電子顕微
鏡にて観察したところ、ボイドの発生のない良好な埋め
込み状態の配線が形成されていることが確認された。
When the cross section of the manufactured wiring structure was observed with a scanning electron microscope, it was confirmed that wiring in a good embedded state without voids was formed.

【0089】(プロセス例2)シード金属膜4を図9に
示したスパッタ装置を用いて形成したこと以外はプロセ
ス例1と同様にして配線構造を作製した。
(Process Example 2) A wiring structure was produced in the same manner as in Process Example 1, except that the seed metal film 4 was formed using the sputtering apparatus shown in FIG.

【0090】図9に示す基板ホルダに基板を設置する
際、基板の反りを約1mmとした。すなわち基板中央部
が端部に比べ1mm程度突出するようにした。
When the substrate was set on the substrate holder shown in FIG. 9, the warpage of the substrate was set to about 1 mm. That is, the central portion of the substrate is projected about 1 mm from the end.

【0091】スパッタの条件は、ターゲット−基板間の
距離を120mmとし、スパッタパワーを10kW、ス
パッタ圧力を50mTorr、基板温度を0℃とした。
The sputtering conditions were as follows: the distance between the target and the substrate was 120 mm, the sputtering power was 10 kW, the sputtering pressure was 50 mTorr, and the substrate temperature was 0 ° C.

【0092】上記の条件で別途作製したスパッタ膜につ
いて、X線回折により膜応力を測定したところ、膜応力
は圧縮方向の応力であり、約1×109dyne/cm2であっ
た。
When the film stress of the sputtered film separately manufactured under the above conditions was measured by X-ray diffraction, the film stress was a stress in the compression direction, and was about 1 × 10 9 dyne / cm 2 .

【0093】スパッタ法によりシード金属膜4を形成
後、プロセス例1と同様にして、第一および第二のめっ
き膜7を形成し、CMPによりバリアメタル膜3および
埋め込み金属を研磨して基板表面を平坦化し、埋め込み
銅配線を形成した。
After the seed metal film 4 is formed by the sputtering method, the first and second plating films 7 are formed in the same manner as in the process example 1, and the barrier metal film 3 and the buried metal are polished by the CMP and the substrate surface is polished. To form a buried copper wiring.

【0094】作製した配線構造の断面を走査型電子顕微
鏡にて観察したところ、ボイドの発生のない良好な埋め
込み状態の配線が形成されていることが確認された。
When the cross section of the manufactured wiring structure was observed with a scanning electron microscope, it was confirmed that a wiring having a good buried state without voids was formed.

【0095】(プロセス例3)シード金属膜4をコリメ
ートスパッタ法により形成したこと以外はプロセス例1
と同様にして配線構造を作製した。
(Process Example 3) Process Example 1 except that the seed metal film 4 was formed by the collimated sputtering method.
A wiring structure was produced in the same manner as described above.

【0096】コリメートススパッタの条件は、ターゲッ
ト−基板間の距離を200mmとし、コリメータのアス
ペクト比、すなわち孔の深さと直径の比率を1とした。
また、スパッタパワーを10kW、スパッタ圧力を50
mTorr、基板温度を0℃とした。
The conditions for the collimate sputtering were such that the distance between the target and the substrate was 200 mm, and the aspect ratio of the collimator, that is, the ratio of the depth to the diameter of the hole was 1.
Further, the sputtering power is set to 10 kW and the sputtering pressure is set to 50.
mTorr, and the substrate temperature was 0 ° C.

【0097】上記の条件で別途作製したスパッタ膜につ
いて、X線回折により膜応力を測定したところ、膜応力
は圧縮方向の応力であり、約1×109dyne/cm2であっ
た。
When the film stress of the sputtered film separately formed under the above conditions was measured by X-ray diffraction, the film stress was a stress in the compression direction, and was about 1 × 10 9 dyne / cm 2 .

【0098】スパッタ法によりシード金属膜4を形成
後、プロセス例1と同様にして、第一および第二のめっ
き膜7を形成し、CMPによりバリアメタル膜3および
埋め込み金属を研磨して基板表面を平坦化し、埋め込み
銅配線を形成した。
After the seed metal film 4 is formed by the sputtering method, the first and second plating films 7 are formed in the same manner as in the process example 1, and the barrier metal film 3 and the buried metal are polished by the CMP and the substrate surface is polished. To form a buried copper wiring.

【0099】作製した配線構造の断面を走査型電子顕微
鏡にて観察したところ、ボイドの発生のない良好な埋め
込み状態の配線が形成されていることが確認された。
When the cross section of the manufactured wiring structure was observed with a scanning electron microscope, it was confirmed that a good embedded wiring without voids was formed.

【0100】[0100]

【発明の効果】以上説明したように本発明のめっき処理
装置によれば、各めっき処理槽にそれぞれ温度調整手段
が設けられているため、一つのめっき処理装置で処理温
度の異なる複数のめっき処理を同時に行うことができ、
生産性を向上させることができる。
As described above, according to the plating apparatus of the present invention, since the temperature adjusting means is provided in each plating tank, a plurality of plating processes having different processing temperatures can be performed by one plating apparatus. Can be done simultaneously,
Productivity can be improved.

【0101】このめっき処理装置において、基板が凸状
に反った状態でめっき処理が行うことができる。このよ
うにすれば、めっき膜中に所望の圧縮応力を発生させる
ことができる。これによりセルフアニール時間を短縮化
することができる。
In this plating apparatus, plating can be performed with the substrate warped in a convex shape. By doing so, a desired compressive stress can be generated in the plating film. Thereby, the self-annealing time can be shortened.

【図面の簡単な説明】[Brief description of the drawings]

【図1】半導体装置の製造方法の工程断面図である。FIG. 1 is a process sectional view of a method for manufacturing a semiconductor device.

【図2】半導体装置の製造方法の工程断面図である。FIG. 2 is a process sectional view of the method for manufacturing the semiconductor device;

【図3】半導体装置の製造方法の工程断面図である。FIG. 3 is a process sectional view of the method for manufacturing the semiconductor device;

【図4】半導体装置の製造方法の工程断面図である。FIG. 4 is a process sectional view of the method for manufacturing the semiconductor device;

【図5】従来の半導体装置の製造方法の工程断面図であ
る。
FIG. 5 is a process sectional view of a conventional method for manufacturing a semiconductor device.

【図6】本発明のめっき処理装置の概略図である。FIG. 6 is a schematic view of a plating apparatus of the present invention.

【図7】めっき処理装置の概略図である。FIG. 7 is a schematic view of a plating apparatus.

【図8】めっき処理装置の基板ホルダーの構造を説明す
るための図である。
FIG. 8 is a view for explaining a structure of a substrate holder of the plating apparatus.

【図9】スパッタ装置の概略図である。FIG. 9 is a schematic diagram of a sputtering apparatus.

【符号の説明】[Explanation of symbols]

1 シリコン基板 2 絶縁膜 3 バリアメタル膜 4 シード金属膜 5 溝 6 第一のめっき膜 7 第二のめっき膜 8 埋め込み配線 9 めっき膜 10 めっき液供給手段 11 めっき循環配管 12 めっき処理槽 13 加温手段 14 温度制御手段 15 循環ポンプ 16 ボイド 20 温度計 21 基板 22 基板ホルダー 23 加圧袋 24 圧力調整弁 25 加圧媒体供給源 27 アノード 30 真空チャンバー 31 ターゲット 32 電極 33 放電用電源 34 排気系 Reference Signs List 1 silicon substrate 2 insulating film 3 barrier metal film 4 seed metal film 5 groove 6 first plating film 7 second plating film 8 embedded wiring 9 plating film 10 plating solution supply means 11 plating circulation pipe 12 plating treatment tank 13 heating Means 14 Temperature control means 15 Circulation pump 16 Void 20 Thermometer 21 Substrate 22 Substrate holder 23 Pressure bag 24 Pressure regulating valve 25 Pressurized medium supply source 27 Anode 30 Vacuum chamber 31 Target 32 Electrode 33 Discharge power supply 34 Exhaust system

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/3205 H01L 21/88 M ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 21/3205 H01L 21/88 M

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 めっき液を供給するためのめっき液供給
槽と、内部に基板を設置し該基板に対してめっき処理を
行うための複数のめっき処理槽と、該めっき液供給槽と
該めっき処理槽とを接続し、めっき液を循環させるため
のめっき液循環配管とを有し、各めっき処理槽にそれぞ
れ独立に温度調整手段が設けられたことを特徴とするめ
っき処理装置。
1. A plating solution supply tank for supplying a plating solution, a plurality of plating tanks for installing a substrate therein and performing plating on the substrate, the plating solution supply tank and the plating A plating solution circulating pipe for circulating a plating solution, the plating solution circulating pipe being connected to the treatment bath, wherein a temperature adjusting means is independently provided in each plating bath.
JP2001000592A 2001-01-05 2001-01-05 Plating treatment device Pending JP2001240998A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001000592A JP2001240998A (en) 2001-01-05 2001-01-05 Plating treatment device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001000592A JP2001240998A (en) 2001-01-05 2001-01-05 Plating treatment device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP24568398A Division JP3187011B2 (en) 1998-08-31 1998-08-31 Method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2001240998A true JP2001240998A (en) 2001-09-04

Family

ID=18869351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001000592A Pending JP2001240998A (en) 2001-01-05 2001-01-05 Plating treatment device

Country Status (1)

Country Link
JP (1) JP2001240998A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000129490A (en) * 1998-10-21 2000-05-09 Ebara Corp Electroplating method and electroplating device
CN115323470A (en) * 2022-10-11 2022-11-11 之江实验室 Device for realizing electroplating of multiple wafers

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000129490A (en) * 1998-10-21 2000-05-09 Ebara Corp Electroplating method and electroplating device
CN115323470A (en) * 2022-10-11 2022-11-11 之江实验室 Device for realizing electroplating of multiple wafers
CN115323470B (en) * 2022-10-11 2023-03-10 之江实验室 Device for realizing electroplating of multiple wafers

Similar Documents

Publication Publication Date Title
JP3187011B2 (en) Method for manufacturing semiconductor device
JP3631392B2 (en) Method for forming wiring film
US6458255B2 (en) Ultra-low resistivity tantalum films and methods for their deposition
US5631498A (en) Thin film metallization process for improved metal to substrate adhesion
TW200909601A (en) Controlled surface oxidation of aluminum interconnect
US8906806B2 (en) Method of manufacturing semiconductor device
US9922953B2 (en) Process for producing a structure by assembling at least two elements by direct adhesive bonding
Faith Hillock‐free integrated‐circuit metallizations by Al/Al‐O layering
JP2001240998A (en) Plating treatment device
US7618888B2 (en) Temperature-controlled metallic dry-fill process
JP2001247964A (en) Sputtering system
US6309971B1 (en) Hot metallization process
EP0581438B1 (en) Etching a diamond body with a molten or partially molten metal
JP2000331991A (en) Manufacture of semiconductor device
JP3273827B2 (en) Semiconductor device and manufacturing method thereof
JP3939426B2 (en) Pressure embedding method for copper wiring film
KR100258983B1 (en) Manufacturing method of thin film for semiconductor device
JP3435061B2 (en) Method of forming metal wiring film
JPH11288937A (en) Method for forming copper wiring film
JP2780838B2 (en) Method for manufacturing semiconductor device
JP2000269217A (en) Forming method of copper wiring film
WO1998047178A2 (en) Method and apparatus for thin film aluminum planarization
JPH04199716A (en) Semiconductor device and production
JPH11140628A (en) Formation of thin film