JP2001238469A - Piezoelectric transformer inverter - Google Patents

Piezoelectric transformer inverter

Info

Publication number
JP2001238469A
JP2001238469A JP2000044182A JP2000044182A JP2001238469A JP 2001238469 A JP2001238469 A JP 2001238469A JP 2000044182 A JP2000044182 A JP 2000044182A JP 2000044182 A JP2000044182 A JP 2000044182A JP 2001238469 A JP2001238469 A JP 2001238469A
Authority
JP
Japan
Prior art keywords
transistor
voltage
piezoelectric transformer
primary
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000044182A
Other languages
Japanese (ja)
Inventor
Takashi Noma
隆嗣 野間
Yasuyuki Morishima
靖之 森島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2000044182A priority Critical patent/JP2001238469A/en
Publication of JP2001238469A publication Critical patent/JP2001238469A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)
  • Inverter Devices (AREA)
  • Circuit Arrangements For Discharge Lamps (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a piezoelectric transformer inverter, where a control circuit part is reduced to be suitable for forming an IC chip, and at the same time an input voltage range can be widened. SOLUTION: A coil and a transistor (Q1) are connected to one of the primary- side electrodes of a piezoelectric transformer (5), and a coil (2) and a transistor (Q2) are connected to the other. A discharge tube (6) is connected to the secondary side of the piezoelectric transformer (5), a current flowing in the discharge tube (6) is detected by a resistor (R8), and the current is controlled by a drive frequency control circuit (3) so that the current becomes constant. A third transistor (Q3) is connected between the other ends of the first and second coils (1 and 2) and an input voltage, the voltage between the primary-side electrodes of the piezoelectric transformer is detected by resistors (R1 and R2), and the transistor (Q3) is made to turn on and off, thus reliving increase in an average output voltage, even if input voltage is increased.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は圧電トランスイン
バータに関し、たとえば液晶ディスプレイのバックライ
トに用いられる陰極管などの放電管を点灯させるための
圧電トランスインバータに関する。
The present invention relates to a piezoelectric transformer inverter, and more particularly to a piezoelectric transformer inverter for lighting a discharge tube such as a cathode tube used for a backlight of a liquid crystal display.

【0002】[0002]

【従来の技術】図11は従来の圧電トランスインバータ
の一例を示すブロック図であり、特開平9−10768
4号公報に記載されたものである。図11において、昇
圧回路20は2つのトランジスタQ1,Q2を交互にオ
ン,オフする。トランジスタQ1,Q2のオン期間には
コイル1,2に電磁エネルギが蓄積され、トランジスタ
Q1,Q2のオフ期間にはコイル1,2と圧電トランス
5の入力容量のLC共振により半波正弦波状の電圧が圧
電トランス5に入力される。2つのトランジスタQ1,
Q2を交互に駆動することによりプッシュプル駆動とな
り、圧電トランス5の1次側電極間の差電圧がほぼ正弦
波となる。
2. Description of the Related Art FIG. 11 is a block diagram showing an example of a conventional piezoelectric transformer inverter.
No. 4 publication. In FIG. 11, a booster circuit 20 turns on and off two transistors Q1 and Q2 alternately. Electromagnetic energy is accumulated in the coils 1 and 2 during the on-periods of the transistors Q1 and Q2, and during the off-periods of the transistors Q1 and Q2, a half-wave sinusoidal voltage is generated by LC resonance of the coils 1, 2 and the input capacitance of the piezoelectric transformer 5. Is input to the piezoelectric transformer 5. Two transistors Q1,
By alternately driving Q2, push-pull driving is performed, and the voltage difference between the primary electrodes of the piezoelectric transformer 5 becomes substantially a sine wave.

【0003】周波数制御回路23は負荷に流れる電流を
一定に制御するように昇圧回路20の駆動周波数を可変
する。さらに、入力電圧VDDが大きくなったときに、
コイル1,2に流れる電流が増加したり、圧電トランス
5の駆動周波数が増加してインバータの損失が増える現
象を避けるために、駆動電圧制御回路22が設けられて
おり、圧電トランス5の1次側電圧のピーク電圧が一定
値に制御されるように駆動電圧制御回路22のトランジ
スタのオン/オフデューティが制御される。駆動電圧制
御回路22の働きにより、入力電圧範囲が広い場合にも
効率低下が少ない回路が実現されている。この従来例の
圧電トランスインバータは、駆動電圧制御回路22を駆
動する発振器の出力を分周回路21で2分周して昇圧回
路20の駆動信号としている点が特徴であり、1チップ
ICに適した回路構成となっている。
The frequency control circuit 23 varies the drive frequency of the booster circuit 20 so as to control the current flowing to the load at a constant level. Further, when the input voltage VDD increases,
A drive voltage control circuit 22 is provided to avoid the phenomenon that the current flowing through the coils 1 and 2 increases and the drive frequency of the piezoelectric transformer 5 increases and the loss of the inverter increases. The on / off duty of the transistor of the drive voltage control circuit 22 is controlled such that the peak voltage of the side voltage is controlled to a constant value. The operation of the drive voltage control circuit 22 realizes a circuit with less reduction in efficiency even when the input voltage range is wide. This conventional piezoelectric transformer inverter is characterized in that the output of the oscillator driving the drive voltage control circuit 22 is divided by two by the frequency divider circuit 21 to provide a drive signal for the booster circuit 20, and is suitable for a one-chip IC. Circuit configuration.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、図11
に示した従来の圧電トランスインバータでは、制御回路
部分が多く、回路規模が大きくなり実装面積が大きくな
ってしまうという課題がある。図11に示した従来例は
1チップIC化に適した回路構成になっており、実装面
積を小さくするためには1チップIC化することが有用
である。しかし、実際のアプリケーションでは入力電圧
範囲が広い場合や狭い場合があり、逆に1チップIC化
すると設計の自由度が低下してコスト高の回路になって
しまう場合がある。つまり、入力電圧範囲が狭く、駆動
電圧制御回路22がなくても十分性能が引出せるような
アプリケーションにおいても、駆動電圧制御回路22が
あることを前提にした高価なICを使わなければならな
くなってしまうという課題があった。
However, FIG.
The conventional piezoelectric transformer inverter described in (1) has a problem that the control circuit portion is large, the circuit scale is large, and the mounting area is large. The conventional example shown in FIG. 11 has a circuit configuration suitable for a one-chip IC, and it is useful to form a one-chip IC in order to reduce the mounting area. However, in an actual application, the input voltage range may be wide or narrow, and conversely, if a single-chip IC is used, the degree of freedom in design may be reduced, resulting in a high-cost circuit. That is, even in an application in which the input voltage range is narrow and the performance can be sufficiently obtained without the drive voltage control circuit 22, an expensive IC based on the premise of the drive voltage control circuit 22 must be used. There was a problem of getting it.

【0005】それゆえに、この発明の主たる目的は、入
力電圧が増加した場合でも、入力電圧をチョッピングす
るトランジスタの出力電圧の増加を抑制でき、インバー
タの変換効率の低下を小さくでき、簡単な回路構成で実
現できるような圧電トランスインバータを提供すること
である。
Therefore, a main object of the present invention is to suppress an increase in the output voltage of a transistor for chopping an input voltage even if the input voltage increases, to reduce a decrease in conversion efficiency of an inverter, and to achieve a simple circuit configuration. It is an object of the present invention to provide a piezoelectric transformer inverter that can be realized by the above.

【0006】[0006]

【課題を解決するための手段】請求項1に係る発明は、
1次側に入力された交流電圧を電圧変換して2次側に出
力する圧電トランスと、圧電トランスの1次側電極の一
方に接続された第1のコイルと第1のトランジスタおよ
び圧電トランスの1次側電極の他方に接続された第2の
コイルと第2のトランジスタと、圧電トランスの2次側
に接続された放電管と、放電管に流れる電流を検出し、
その電流値がほぼ一定になるように第1のトランジスタ
と第2のトランジスタを交互に導通制御する駆動信号の
周波数を可変制御する駆動周波数制御回路と、第1およ
び第2のコイルの他方の端子の接続点と入力電源との間
に挿入された第3のトランジスタと、第1および第2の
コイルの接続点と接地電位との間に接続された電流保持
回路と、圧電トランスの1次側電極間の電圧を検出する
1次電極間電圧分圧回路と、1次電極間電圧分圧回路の
出力を用いて第3のトランジスタを導通制御することに
より入力電圧が増加した場合にも第3のトランジスタの
平均出力電圧の増加が緩和されるように制御する制御回
路とを備えて構成される。
The invention according to claim 1 is
A piezoelectric transformer for converting an AC voltage input to the primary side into a voltage and outputting the converted voltage to the secondary side; a first coil and a first transistor connected to one of the primary electrodes of the piezoelectric transformer; Detecting a second coil and a second transistor connected to the other of the primary electrodes, a discharge tube connected to the secondary side of the piezoelectric transformer, and a current flowing through the discharge tube;
A drive frequency control circuit for variably controlling the frequency of a drive signal for alternately controlling the conduction of the first transistor and the second transistor so that the current value is substantially constant; and the other terminals of the first and second coils A third transistor inserted between a connection point of the piezoelectric transformer and an input power supply; a current holding circuit connected between a connection point of the first and second coils and a ground potential; A primary inter-electrode voltage divider for detecting a voltage between the electrodes, and a third transistor that is controlled to conduct using the output of the primary inter-electrode voltage divider, so that the third transistor is activated even when the input voltage increases. And a control circuit for controlling an increase in the average output voltage of the transistors.

【0007】請求項2に係る発明では、1次側に入力さ
れた交流電圧を電圧変換して2次側に出力する圧電トラ
ンスと、圧電トランスの1次側電極の一方に接続された
第1のコイルと第1のトランジスタおよび圧電トランス
の1次側電極の他方に接続された第2のコイルと第2の
トランジスタと、圧電トランスの2次側に接続された放
電管と、放電管に流れる電流を検出し、その電流値がほ
ぼ一定になるように第1のトランジスタと第2のトラン
ジスタを交互に導通制御する駆動信号の周波数を可変制
御する駆動周波数制御回路と、第1および第2のコイル
の他方の端子の接続点と入力電源との間に挿入された第
3のトランジスタと、第1および第2のコイルの接続点
と接地電位との間に接続された電流保持回路と、第1お
よび第2のトランジスタの駆動信号を波形処理した信号
を用いて第3のトランジスタを導通制御することによ
り、入力電圧が増加した場合にも第3のトランジスタの
平均出力電圧の増加が緩和されるように制御する制御回
路とを備えて構成される。
According to a second aspect of the present invention, there is provided a piezoelectric transformer for converting an AC voltage inputted to the primary side to output to a secondary side, and a first transformer connected to one of the primary side electrodes of the piezoelectric transformer. The second coil and the second transistor connected to the other coil and the first transistor and the other of the primary side electrodes of the piezoelectric transformer, the discharge tube connected to the secondary side of the piezoelectric transformer, and the discharge tube A drive frequency control circuit for detecting a current and variably controlling a frequency of a drive signal for alternately controlling conduction of the first transistor and the second transistor so that the current value becomes substantially constant; A third transistor inserted between the connection point of the other terminal of the coil and the input power supply, a current holding circuit connected between the connection point of the first and second coils and the ground potential, 1st and 2nd tran Control for controlling conduction of the third transistor using a signal obtained by subjecting the driving signal of the transistor to waveform processing, so that even if the input voltage increases, the average output voltage of the third transistor is controlled to be reduced. And a circuit.

【0008】請求項3に係る発明では、1次側に入力さ
れた交流電圧を電圧変換して2次側に出力する圧電トラ
ンスと、圧電トランスの1次側電極の一方に2次端子を
接続し、中間端子を第1のトランジスタに接続した第1
のオートトランスと、圧電トランスの1次側電極の他方
に2次端子を接続し、中間端子を第2のトランジスタに
接続した第2のオートトランスと、圧電トランスの2次
側に接続された放電管と、放電管に流れる電流を検出
し、その電流値がほぼ一定になるように、第1のトラン
ジスタと第2のトランジスタを交互に導通制御する駆動
信号の周波数を可変制御する駆動周波数制御回路と、第
1および第2のオートトランスの1次側端子と入力電源
との間に挿入された第3のトランジスタと、第1および
第2のオートトランスの1次側端子と接地電位との間に
接続された電流保持回路と、圧電トランスの1次側電極
間の電圧を検出する1次電極間電圧分圧回路と、1次電
極間電圧分圧回路の出力を用いて第3のトランジスタを
導通制御することにより入力電圧が増加した場合にも第
3のトランジスタの平均出力電圧の増加が緩和されるよ
うに制御する制御回路とを備えて構成される。
According to the third aspect of the present invention, a piezoelectric transformer for converting an AC voltage inputted to the primary side into a voltage and outputting the converted voltage to the secondary side, and a secondary terminal connected to one of the primary side electrodes of the piezoelectric transformer. And a first transistor having an intermediate terminal connected to the first transistor.
An autotransformer, a second autotransformer having a secondary terminal connected to the other of the primary electrodes of the piezoelectric transformer, and an intermediate terminal connected to the second transistor, and a discharge connected to the secondary side of the piezoelectric transformer. A drive frequency control circuit for detecting a current flowing through a tube and a discharge tube and variably controlling a frequency of a drive signal for alternately controlling conduction of a first transistor and a second transistor so that the current value becomes substantially constant. And a third transistor inserted between the primary terminals of the first and second autotransformers and the input power source, and a third transistor between the primary terminals of the first and second autotransformers and the ground potential. , A voltage dividing circuit between the primary electrodes for detecting the voltage between the primary electrodes of the piezoelectric transformer, and a third transistor using the output of the voltage dividing circuit between the primary electrodes. To control continuity Ri and a control circuit for controlling such an increase in the average output voltage of the third transistor is relaxed even when the input voltage increases.

【0009】請求項4に係る発明では、請求項3の1次
電極間電圧分圧回路の検出対象電圧を第1および第2の
オートトランスの中間端子間の電圧に変更したことを特
徴とする。
According to a fourth aspect of the present invention, the voltage to be detected by the primary electrode voltage dividing circuit is changed to a voltage between the intermediate terminals of the first and second autotransformers. .

【0010】請求項5に係る発明では、1次側に入力さ
れた交流電圧を電圧変換して2次側に出力する圧電トラ
ンスと、圧電トランスの1次側電極の一方に2次端子を
接続し、中間端子を第1のトランジスタに接続した第1
のオートトランスと、圧電トランスの1次側電極の他方
に2次端子を接続し、中間端子を第2のトランジスタに
接続した第2のオートトランスと、圧電トランスの2次
側に接続された放電管と、放電管に流れる電流を検出
し、その電流値がほぼ一定になるように第1のトランジ
スタと第2のトランジスタを交互に導通制御する駆動信
号の周波数を可変制御する駆動周波数制御回路と、第1
および第2のオートトランスの1次側端子と入力電圧と
の間に挿入された第3のトランジスタと、第1および第
2のオートトランスの1次側端子と接地電位との間に接
続された電流保持回路と、第1および第2のトランジス
タの駆動信号を波形処理した信号を用いて第3のトラン
ジスタを導通制御することにより、入力電圧が増加した
場合にも第3のトランジスタの平均出力電圧の増加が緩
和されるように制御する制御回路とを備えて構成され
る。
[0010] In the invention according to claim 5, a piezoelectric transformer for converting an AC voltage input to the primary side and outputting the converted voltage to the secondary side, and a secondary terminal connected to one of the primary side electrodes of the piezoelectric transformer. And a first transistor having an intermediate terminal connected to the first transistor.
An autotransformer, a second autotransformer having a secondary terminal connected to the other of the primary electrodes of the piezoelectric transformer, and an intermediate terminal connected to the second transistor, and a discharge connected to the secondary side of the piezoelectric transformer. A driving frequency control circuit for detecting a current flowing through the discharge tube and variably controlling a frequency of a driving signal for alternately controlling conduction of the first transistor and the second transistor so that the current value becomes substantially constant; , First
A third transistor inserted between the primary terminal of the second autotransformer and the input voltage; and a third transistor connected between the primary terminal of the first and second autotransformers and the ground potential. By controlling conduction of the third transistor using a current holding circuit and a signal obtained by performing waveform processing on the drive signals of the first and second transistors, the average output voltage of the third transistor can be increased even when the input voltage increases. And a control circuit that controls so that the increase in

【0011】請求項6に係る発明では、請求項1から5
のいずれかに記載の第3のトランジスタをPWM信号で
間欠的に導通制御することにより、放電管の明るさを調
整することを特徴とする。
[0011] In the invention according to claim 6, claims 1 to 5 are provided.
The brightness of the discharge tube is adjusted by intermittently controlling conduction of the third transistor according to any one of the above with a PWM signal.

【0012】[0012]

【発明の実施の形態】図1はこの発明の第1の実施形態
の圧電トランスインバータの構成を示すブロック図であ
る。図1において、圧電トランス5の1次側入力電極の
一方はコイル1とトランジスタQ1のドレインに接続さ
れ、他方の入力電極はコイル2とトランジスタQ2のド
レインに接続される。トランジスタQ1,Q2のソース
は接地電位に接続される。圧電トランス5の2次側出力
電極は負荷である放電管6に接続され、放電管6に流れ
る管電流は管電流検出抵抗R8で電圧(VFB)に変換
される。
FIG. 1 is a block diagram showing a configuration of a piezoelectric transformer inverter according to a first embodiment of the present invention. In FIG. 1, one of the primary input electrodes of the piezoelectric transformer 5 is connected to the coil 1 and the drain of the transistor Q1, and the other input electrode is connected to the coil 2 and the drain of the transistor Q2. The sources of transistors Q1 and Q2 are connected to the ground potential. A secondary output electrode of the piezoelectric transformer 5 is connected to a discharge tube 6 as a load, and a tube current flowing through the discharge tube 6 is converted into a voltage (VFB) by a tube current detection resistor R8.

【0013】駆動周波数制御回路3はVFBがほぼ一定
になるように、つまり管電流がほぼ一定になるようにト
ランジスタQ1,Q2の駆動信号の周波数を制御する。
コイル1,2の他端にはトランジスタQ3のドレインお
よび電流保持回路であるところのダイオードD1のカソ
ードが接続される。トランジスタQ3のソースは入力電
源に接続され、ダイオードD1のアノードは接地電位に
接続される。圧電トランス5の1次側電極には抵抗R1
とR2がそれぞれ接続され、抵抗R1,R2の接続点は
抵抗R3を介して接地電位に接続される。ここで、抵抗
R1〜R3により1次電極間電圧分圧回路が構成されて
いる。
The drive frequency control circuit 3 controls the frequency of the drive signal for the transistors Q1 and Q2 so that VFB becomes substantially constant, that is, the tube current becomes substantially constant.
The other ends of the coils 1 and 2 are connected to the drain of the transistor Q3 and the cathode of a diode D1 which is a current holding circuit. The source of transistor Q3 is connected to the input power supply, and the anode of diode D1 is connected to ground potential. A resistor R1 is connected to the primary electrode of the piezoelectric transformer 5.
And R2 are connected to each other, and a connection point between the resistors R1 and R2 is connected to the ground potential via a resistor R3. Here, a voltage dividing circuit between the primary electrodes is constituted by the resistors R1 to R3.

【0014】抵抗R1〜R3の接続点電圧(Vmd)
は、ツェナーダイオードZD1を介してトランジスタQ
4のベースに接続される。トランジスタQ4のエミッタ
は接地電位に接続され、コレクタはトランジスタQ5の
ベースに接続される。トランジスタQ5のベースはさら
に抵抗R4を介してリモートON/OFF信号入力端に
接続されるとともに、抵抗R5を介して接地電位に繋が
れる。
[0014] Voltage at connection point of resistors R1 to R3 (Vmd)
Is connected to the transistor Q via the Zener diode ZD1.
4 base. The emitter of transistor Q4 is connected to ground potential, and the collector is connected to the base of transistor Q5. The base of the transistor Q5 is further connected to a remote ON / OFF signal input terminal via a resistor R4, and to the ground potential via a resistor R5.

【0015】トランジスタQ5のコレクタは抵抗R6と
トランジスタQ6とトランジスタQ7とから構成される
トーテムポール電流増幅回路4に接続され、その出力は
トランジスタQ3のゲート信号となる。また、リモート
ON/OFF信号は駆動周波数制御回路3のON/OF
Fにも使われる。バースト調光信号は抵抗R7を介して
トランジスタQ8のベースに入力され、トランジスタQ
8のコレクタはトランジスタQ5のベースに接続され
る。トランジスタQ8のエミッタは接地される。
The collector of the transistor Q5 is connected to a totem-pole current amplifying circuit 4 composed of a resistor R6, a transistor Q6 and a transistor Q7, and its output is a gate signal of the transistor Q3. Also, the remote ON / OFF signal is an ON / OF signal of the drive frequency control circuit 3.
Also used for F. The burst dimming signal is input to the base of the transistor Q8 via the resistor R7,
8 is connected to the base of transistor Q5. The emitter of transistor Q8 is grounded.

【0016】図2および図3は図1の各部の電圧波形図
である。次に、図2および図3を参照して、図1に示し
たこの発明の第1の一実施形態の圧電トランスインバー
タの具体的な動作について説明する。リモートON/O
FF信号がオン(Hレベル)になると、トランジスタQ
5がオンし、トーテムポール電流増幅回路4の出力電圧
Vg3が図2(g)に示すように「L」レベルになり、
トランジスタQ3がオンして圧電トランス5に入力電圧
が供給される。同時に、リモートON/OFF信号によ
って駆動周波数制御回路3も動作を開始する。
FIG. 2 and FIG. 3 are voltage waveform diagrams of respective parts in FIG. Next, a specific operation of the piezoelectric transformer inverter according to the first embodiment of the present invention shown in FIG. 1 will be described with reference to FIGS. Remote ON / O
When the FF signal is turned on (H level), the transistor Q
5 is turned on, the output voltage Vg3 of the totem pole current amplifier circuit 4 becomes “L” level as shown in FIG.
The transistor Q3 is turned on, and the input voltage is supplied to the piezoelectric transformer 5. At the same time, the drive frequency control circuit 3 starts operating according to the remote ON / OFF signal.

【0017】トランジスタQ1,Q2のゲートには図2
(b),(d)に示す位相が180°異なり、デューテ
ィ50%の電圧Vg1,Vg2が入力される。この電圧
によってトランジスタQ1,Q2が交互に導通し、対応
するコイル1,2に電磁エネルギが蓄えられ、それぞれ
トランジスタQ1,Q2のオフ期間に正弦波状の共振電
圧が圧電トランス5に入力される。トランジスタQ1,
Q2は交互にオン,オフするため、図2(a),(c)
に示すドレイン電圧が圧電トランス5の1次側電極に与
えられ、その結果圧電トランス5の1次側電極間にはほ
ぼ正弦波の波形の電圧が入力される。
FIG. 2 shows the gates of the transistors Q1 and Q2.
Voltages Vg1 and Vg2 with a phase difference of 180 ° shown in (b) and (d) and a duty of 50% are input. The transistors Q1 and Q2 are alternately turned on by this voltage, electromagnetic energy is stored in the corresponding coils 1 and 2, and a sinusoidal resonance voltage is input to the piezoelectric transformer 5 during the off period of the transistors Q1 and Q2. Transistor Q1,
Since Q2 turns on and off alternately, FIGS. 2 (a) and 2 (c)
Is applied to the primary electrode of the piezoelectric transformer 5, and as a result, a voltage having a substantially sinusoidal waveform is input between the primary electrodes of the piezoelectric transformer 5.

【0018】圧電トランス5は入力電圧を昇圧して放電
管6に供給し、管電流が流れ始める。今、特開平9−1
07684号公報に記載された圧電トランス駆動回路と
同様にして、圧電トランスの周波数−昇圧比カーブで制
御をかけるものとする。管電流が所望の設定値よりも多
く流れた場合には、抵抗R8によって検出されるVFB
が所定値よりも大きくなり、駆動周波数制御回路3はそ
れを検出してトランジスタQ1,Q2に与える駆動信号
Vg1,Vg2の周波数を高くなる方向へ変更する。こ
れにより、圧電トランス5の昇圧比が低下し、管電流が
減少して所望の設定値に戻るように制御がかけられる。
逆に管電流が所望の設定値よもり少ない場合には、VF
Bが低下し、駆動信号の周波数が低くなる方向へ制御が
かかり、やはり管電流が所望の値に戻るように制御され
る。
The piezoelectric transformer 5 boosts the input voltage and supplies it to the discharge tube 6, and the tube current starts to flow. Now, Japanese Patent Laid-Open No. 9-1
In the same manner as in the piezoelectric transformer driving circuit described in Japanese Patent Application Laid-Open No. 07684, control is performed based on a frequency-boosting ratio curve of the piezoelectric transformer. If the tube current flows more than the desired set value, VFB detected by resistor R8
Becomes larger than a predetermined value, and the drive frequency control circuit 3 detects this, and changes the frequency of the drive signals Vg1 and Vg2 applied to the transistors Q1 and Q2 in a direction to increase. As a result, control is performed so that the step-up ratio of the piezoelectric transformer 5 decreases, the tube current decreases, and returns to a desired set value.
Conversely, if the tube current is less than the desired set value, VF
Control is applied in a direction in which B decreases and the frequency of the drive signal decreases, and control is again performed so that the tube current returns to a desired value.

【0019】次に、図2を参照して入力電圧が大きくな
った場合を考える。入力電圧が高くなると、それに比例
して図2(a),(c)に示すトランジスタQ1,Q2
のドレイン電圧Vd1,Vd2が高くなろうとする。図
2(e)に示す抵抗R1〜R3の分圧点電圧Vmdがツ
ェナーダイオードZD1のツェナー電圧(Vz)とトラ
ンジスタQ4のベースエミッタ間電圧(Vbe)の和
(Vz+Vbe)よりも大きくなると、トランジスタQ
4がオンする。すると、トランジスタQ5がオフして、
図2(g)に示す信号Vg3が「H」レベルとなり、ト
ランジスタQ3がオフして入力電圧が供給されなくな
る。これにより、トランジスタQ1,Q2がオンの期間
にコイル1,2に蓄えられるエネルギが減少し、ドレイ
ン電圧Vd1,Vd2が小さくなる。つまり、入力電圧
が増加した場合に、圧電トランス5の入力電圧の増加が
抑制される。
Next, a case where the input voltage becomes large will be considered with reference to FIG. As the input voltage increases, the transistors Q1 and Q2 shown in FIGS.
Of the drain voltage Vd1 and Vd2 is going to increase. When the voltage dividing point voltage Vmd of the resistors R1 to R3 shown in FIG.
4 turns on. Then, the transistor Q5 turns off,
The signal Vg3 shown in FIG. 2G becomes "H" level, the transistor Q3 is turned off, and the input voltage is not supplied. As a result, the energy stored in the coils 1 and 2 while the transistors Q1 and Q2 are on decreases, and the drain voltages Vd1 and Vd2 decrease. That is, when the input voltage increases, the increase in the input voltage of the piezoelectric transformer 5 is suppressed.

【0020】抵抗R1,R2,R3を図1に示すように
接続しかつ抵抗R1=R2とすることにより、分圧点電
圧Vmdのピーク電圧はドレイン電圧Vd1,Vd2の
ピーク電圧の(R2//R3)/{(R2//R3)+R
1}=(R1//R3)/{(R1//R)+R2}倍にな
る。ここで、R2//R3は、R2とR3の並列合成抵抗
値を示す。
By connecting the resistors R1, R2 and R3 as shown in FIG. 1 and setting the resistor R1 = R2, the peak voltage of the voltage dividing point voltage Vmd becomes (R2 ///) of the peak voltage of the drain voltages Vd1 and Vd2. R3) / {(R2 // R3) + R
1} = (R1 // R3) / {(R1 // R) + R2} times. Here, R2 // R3 indicates a parallel combined resistance value of R2 and R3.

【0021】なお、Vmdの周波数はドレイン電圧Vd
1,Vd2の周波数の倍になる。Vmd>(Vz+Vb
e)となるのは、ドレイン電圧Vd1あるいはVd2の
電圧ピーク近傍であり、その近傍でトランジスタQ3が
オフしている様子がわかる。ここで、トランジスタQ4
のベースにツェナーダイオードZD1を直列接続しかつ
ツェナーダイオードZD1のツェナー電圧を適当に選ぶ
と、ベースエミッタ間電圧Vbeの温度依存性とツェナ
ー電圧Vzの温度依存性をキャンセルすることができ
る。つまり、トランジスタQ3がオフになるしきい値電
圧の温度依存性を小さくできる。
The frequency of Vmd is equal to the drain voltage Vd
1, twice the frequency of Vd2. Vmd> (Vz + Vb
e) is near the voltage peak of the drain voltage Vd1 or Vd2, and it can be seen that the transistor Q3 is off in the vicinity of the peak. Here, the transistor Q4
When the Zener diode ZD1 is connected in series to the base of the first and the Zener voltage of the Zener diode ZD1 is appropriately selected, the temperature dependency of the base-emitter voltage Vbe and the temperature dependency of the Zener voltage Vz can be canceled. That is, the temperature dependency of the threshold voltage at which the transistor Q3 is turned off can be reduced.

【0022】トランジスタQ3の出力は図2(h)に示
すように矩形波形になるが、その出力電圧(Vcho
p)の平均値の一例を図4に示す。図4から明らかなよ
うに、入力電圧が増加した場合でもトランジスタQ3の
出力電圧の増加は緩和されており、コイル電流の増加や
圧電トランス駆動周波数の増加が抑制され、効率低下の
幅を小さくできる。図2から明らかなように、Vcho
pがオフの期間を広くしようとすれば(オフデューティ
を大きくしようとすれば)Vmdの波高を高くしなけれ
ばならない。つまり、ドレイン電圧Vd1,Vd2がひ
いてはVchopが高くなければならない。このことよ
り、この第1の実施形態では、圧電トランス5の入力電
圧を一定にすることは原理的にできない。しかしなが
ら、この第1の実施形態は従来技術に比較して非常に簡
単な回路構成で実現でき、コスト低減のために効果が大
きい。さらに、入力電圧範囲が狭い場合には、トランジ
スタQ3をはじめとする回路部品を省略すればよいの
で、設計のフレキシビリティが上がるという利点があ
る。
The output of the transistor Q3 has a rectangular waveform as shown in FIG.
An example of the average value of p) is shown in FIG. As is clear from FIG. 4, even when the input voltage increases, the increase in the output voltage of the transistor Q3 is moderated, the increase in the coil current and the increase in the driving frequency of the piezoelectric transformer are suppressed, and the width of the efficiency decrease can be reduced. . As is apparent from FIG.
To increase the period during which p is off (increase the off-duty), the peak of Vmd must be increased. That is, the drain voltages Vd1 and Vd2 must be higher, and thus Vchop must be higher. For this reason, in the first embodiment, it is impossible in principle to make the input voltage of the piezoelectric transformer 5 constant. However, the first embodiment can be realized with a very simple circuit configuration as compared with the prior art, and is highly effective for cost reduction. Furthermore, when the input voltage range is narrow, circuit components such as the transistor Q3 may be omitted, and thus there is an advantage that design flexibility increases.

【0023】次に、バースト調光機能について説明す
る。バースト調光は、PWM調光,デューティ調光と呼
ばれる場合もあるが、放電管を100〜数100Hzの
周波数で点灯/消灯させ、かつそのオンデューティを変
化させることで放電管の明るさを調整する機能のことを
意味する。放電管は実際には間欠的に点いたり消えたり
しているが、その周波数を100Hz以上に設定するこ
とにより、人の目には点灯/消灯が見えず、あたかも一
様に放電管の輝度が変化しているように見える。
Next, the burst dimming function will be described. The burst dimming is sometimes called PWM dimming or duty dimming. The brightness of the discharge tube is adjusted by turning on / off the discharge tube at a frequency of 100 to several hundreds Hz and changing its on-duty. Means the function to do. Although the discharge tube is actually turned on and off intermittently, by setting the frequency to 100 Hz or more, the lighting / extinguishing of the light is invisible to the human eye, and the brightness of the discharge tube is uniformly increased. Seems to be changing.

【0024】バースト調光信号として、図3(i)に示
す100〜数100Hz程度の周波数の矩形波の信号が
入力される。バースト信号がHレベルのときには、トラ
ンジスタQ8がオンし、トランジスタQ5,Q3がオフ
して圧電トランス5への電圧供給が停止し、放電管6が
消灯する。このときの各部波形の波形図を図3に示す。
As a burst dimming signal, a rectangular wave signal having a frequency of about 100 to several hundred Hz shown in FIG. When the burst signal is at the H level, the transistor Q8 is turned on, the transistors Q5 and Q3 are turned off, the supply of voltage to the piezoelectric transformer 5 is stopped, and the discharge tube 6 is turned off. FIG. 3 shows a waveform diagram of each part waveform at this time.

【0025】図3(i)に示すようにバースト調光信号
がLレベルのデューティを広くすれば、放電管点灯デュ
ーティが広くなり、管の輝度が上昇する。逆に、バース
ト調光信号のLレベルのデューティを狭くすれば、管の
輝度は低下する。つまり、バースト調光信号のデューテ
ィ調整により輝度を可変できることになる。
As shown in FIG. 3 (i), if the duty of the L level of the burst dimming signal is widened, the discharge lamp lighting duty is widened and the brightness of the tube is increased. Conversely, if the L level duty of the burst dimming signal is reduced, the brightness of the tube is reduced. That is, the luminance can be varied by adjusting the duty of the burst dimming signal.

【0026】また、特開平9−107684号公報の記
載と同様にして駆動周波数制御回路3にもバースト信号
を入力し、バースト信号がHレベルのときには駆動周波
数が変動しないようにホールド機能を持たせておくこと
により、良好な調光を実現できる。図1に示した実施形
態では、トランジスタQ8を1つ追加するだけで簡単に
バースト調光が実現できるため、回路コストを低く抑え
ることが可能になる。
A burst signal is also input to the drive frequency control circuit 3 in the same manner as described in JP-A-9-107684, and a hold function is provided so that the drive frequency does not fluctuate when the burst signal is at the H level. By doing so, good dimming can be realized. In the embodiment shown in FIG. 1, burst dimming can be easily realized by adding only one transistor Q8, so that the circuit cost can be reduced.

【0027】図5はこの発明の第2の実施形態の圧電ト
ランスインバータを示す回路図である。図5において、
前述の図1と異なる構成について以下に説明する。圧電
トランス5の1次側入力電極の一方はオートトランス1
1の2次側端子に接続され、オートトランス11の中間
端子はトランジスタQ1のドレインに接続される。圧電
トランス5のもう一方の入力電極はオートトランス12
の2次側端子に接続され、このオートトランス12の中
間端子はトランジスタQ2のドレインに接続される。駆
動周波数制御回路3は図1と同様にして管電流検出抵抗
R8の電圧がほぼ一定になるように、つまり管電流がほ
ぼ一定になるようにトランジスタQ1,Q2の駆動信号
の周波数を制御する。なお、図1では駆動周波数制御回
路3にバースト調光信号が入力されていたが、図5でバ
ースト調光機能を省略している。
FIG. 5 is a circuit diagram showing a piezoelectric transformer inverter according to a second embodiment of the present invention. In FIG.
The configuration different from that of FIG. 1 will be described below. One of the primary input electrodes of the piezoelectric transformer 5 is an autotransformer 1
1, and an intermediate terminal of the autotransformer 11 is connected to the drain of the transistor Q1. The other input electrode of the piezoelectric transformer 5 is an auto transformer 12
And an intermediate terminal of the auto transformer 12 is connected to the drain of the transistor Q2. The drive frequency control circuit 3 controls the frequency of the drive signal of the transistors Q1 and Q2 so that the voltage of the tube current detection resistor R8 becomes substantially constant, that is, the tube current becomes substantially constant, as in FIG. Although the burst dimming signal is input to the drive frequency control circuit 3 in FIG. 1, the burst dimming function is omitted in FIG.

【0028】オートトランス11,12の1次側端子は
トランジスタQ3のドレインと電流保持手段としてのダ
イオードD1のカソードに接続される。オートトランス
11,12の1次側端子はさらに抵抗R9とR10を介
して接地され、抵抗R10にはコンデンサC1が並列接
続される。
The primary terminals of the autotransformers 11 and 12 are connected to the drain of the transistor Q3 and the cathode of a diode D1 as current holding means. The primary terminals of the auto transformers 11 and 12 are further grounded via resistors R9 and R10, and a capacitor C1 is connected to the resistor R10 in parallel.

【0029】抵抗R9,R10の接続点電圧(Vrc
t)は抵抗R12,R11を介して接地され、抵抗R1
2,R11の接続点にはトランジスタQ4のベースが接
続される。トランジスタQ4のエミッタは接地され、コ
レクタはトランジスタQ5のベースに接続される。トラ
ンジスタQ5のベースには抵抗R4を介してリモートO
N/OFF信号が与えられるとともに、抵抗R5を介し
て接地される。トランジスタQ5のコレクタは図1と同
様にして、抵抗R6とトランジスタQ6,Q7とから構
成されるトーテムポール電流増幅回路4に接続され、そ
の出力はトランジスタQ3のゲート信号となる。
The voltage at the connection point of the resistors R9 and R10 (Vrc
t) is grounded via resistors R12 and R11,
The connection point of R2 and R11 is connected to the base of transistor Q4. The emitter of transistor Q4 is grounded, and the collector is connected to the base of transistor Q5. The remote O is connected to the base of the transistor Q5 via the resistor R4.
An N / OFF signal is supplied and grounded via a resistor R5. The collector of the transistor Q5 is connected to the totem-pole current amplifier circuit 4 composed of the resistor R6 and the transistors Q6 and Q7 in the same manner as in FIG. 1, and its output becomes the gate signal of the transistor Q3.

【0030】なお、リモートON/OFF信号は駆動周
波数制御回路3にこれをON/OFFするための信号と
して与えられる。さらに、トランジスタQ1,Q2のド
レインに接続されている抵抗R1,R2の接続点にはコ
ンデンサC2を介してVrctが与えられる。ここで、
抵抗R1,R2およびコンデンサC1により1次電極間
電圧分圧手段が構成されている。
The remote ON / OFF signal is given to the drive frequency control circuit 3 as a signal for turning it on / off. Further, a connection point of the resistors R1 and R2 connected to the drains of the transistors Q1 and Q2 is supplied with Vrct via a capacitor C2. here,
The resistors R1 and R2 and the capacitor C1 constitute a voltage dividing means between the primary electrodes.

【0031】図6は図5に示した各部の波形図である。
次に、図6を参照しながら図5に示した圧電トランスイ
ンバータの具体的な動作について説明する。図1に示し
たコイル1,2に代えてオートトランス11,12を用
いることにより、図6(a),(c)に示すように、圧
電トランス5に入力される電圧(Vd1′,Vd2′)
は、トランジスタQ3,Q4のドレイン電圧(Vd1,
Vd2)よりも大きくできる。今、オートトラス11,
12の1次と2次の巻数比を1:nとすれば、Vd1′
/Vd1=1+nとなる。これにより、圧電トランス5
の昇圧比が不足する高出力用途に用いると効果的とな
る。
FIG. 6 is a waveform diagram of each part shown in FIG.
Next, a specific operation of the piezoelectric transformer inverter shown in FIG. 5 will be described with reference to FIG. By using the auto-transformers 11 and 12 in place of the coils 1 and 2 shown in FIG. 1, the voltages (Vd1 ', Vd2') input to the piezoelectric transformer 5 as shown in FIGS. )
Is the drain voltage (Vd1,
Vd2). Now, Auto Truss 11,
Assuming that the primary / secondary turns ratio of 1:12 is 1: n, Vd1 '
/ Vd1 = 1 + n. Thereby, the piezoelectric transformer 5
It is effective when used for high output applications where the step-up ratio is insufficient.

【0032】また、この第2の実施形態では、トランジ
スタQ3のオン,オフの制御が図1の第1の実施形態と
は異なっている。すなわち、この第2の実施形態では、
トランジスタQ3の出力電圧を抵抗R9,R10で分圧
し、かつコンデンサC1を用いて整流する。整流した電
圧(Vrct)がVbe×(1+R12/R11)より
も大きくなると、トランジスタQ4がオンし、トランジ
スタQ5がオフしてトランジスタQ3からの電圧供給が
停止する。
In the second embodiment, on / off control of the transistor Q3 is different from that of the first embodiment shown in FIG. That is, in the second embodiment,
The output voltage of the transistor Q3 is divided by the resistors R9 and R10 and rectified by using the capacitor C1. When the rectified voltage (Vrct) becomes larger than Vbe × (1 + R12 / R11), the transistor Q4 turns on, the transistor Q5 turns off, and the voltage supply from the transistor Q3 stops.

【0033】しかし、これだけでは、トランジスタQ3
がハーフオンした状態、つまりシリーズレギュレータと
同様の状態になるため、トランジスタQ3での損失が非
常に大きくなり、実用的でない。そこで、抵抗R1とR
2の中間電圧(Vmd)をコンデンサC2を介してVr
ctに注入する。それによって、Vrctの平均値はお
よそVbe×(1+R12/R11)に保たれたまま、
図6(f)に示すように、圧電トランス5の駆動周波数
の2倍の周波数でVrctが脈動することになる。
However, this alone requires the transistor Q3
Is in a half-on state, that is, a state similar to that of a series regulator, so that the loss in the transistor Q3 becomes extremely large, which is not practical. Then, the resistors R1 and R
2 through the capacitor C2 to Vr
ct. Thereby, the average value of Vrct is maintained at approximately Vbe × (1 + R12 / R11),
As shown in FIG. 6F, Vrct pulsates at twice the driving frequency of the piezoelectric transformer 5.

【0034】Vrctの脈動により、トランジスタQ4
がオン,オフのスイッチング駆動されることになるた
め、トランジスタQ3もハーフオン状態ではなく、スイ
ッチング駆動されて損失増加を引起こさない。このと
き、入力電圧を可変したときのトランジスタQ3の出力
電圧(Vchop)の平均値を測定した結果を図7に示
す。この実施形態の回路構成を採用することにより、図
1に示した実施形態と比較してVchopの入力電圧依
存性を小さくできることがわかる。しかし、トランジス
タQ4やQ3をきっちりオン,オフするためには、Vr
ctの脈動の大きさがある程度(数100mV程度以
上)が必要であり、図1の第1の実施形態と同様にVc
hopを一定にすることは原理的に不可能である。つま
り、Vchopの変化をある程度抑制しているにすぎな
いという点で従来技術よりも精度が悪くなる。しかし、
回路構成を簡単にできるという利点が特徴である。
The pulsation of Vrct causes the transistor Q4
Is turned on and off, so that the transistor Q3 is not in the half-on state, and is switched and does not cause an increase in loss. FIG. 7 shows the result of measuring the average value of the output voltage (Vchop) of the transistor Q3 when the input voltage was varied. It can be seen that by employing the circuit configuration of this embodiment, the input voltage dependence of Vchop can be reduced as compared with the embodiment shown in FIG. However, to turn on and off the transistors Q4 and Q3 exactly, Vr
The magnitude of the pulsation of ct needs to be a certain degree (about several hundred mV or more), and Vc is the same as in the first embodiment of FIG.
It is impossible in principle to keep hop constant. In other words, the accuracy is worse than that of the related art in that the change of Vchop is only suppressed to some extent. But,
The feature is that the circuit configuration can be simplified.

【0035】また、この実施形態では、Vrctの電圧
は抵抗R11,R12で分圧されてトランジスタQ4の
ベースに与えられるため、温度変化に応じてVchop
の平均値が変化することになる。しかし、一方で、図1
に示したツェナーダイオードZD1を不要にできるた
め、Vchopの温度依存は実用上問題にならないよう
なアプリケーションで用いれば、回路コストを低減でき
る効果がある。
Further, in this embodiment, the voltage of Vrct is divided by the resistors R11 and R12 and applied to the base of the transistor Q4.
Will change. However, on the other hand, FIG.
Since the Zener diode ZD1 shown in (1) can be made unnecessary, there is an effect that the circuit cost can be reduced if it is used in an application where the temperature dependence of Vchop does not pose a practical problem.

【0036】また、この第2の実施形態では、Vmdを
トランジスタQ3とQ4の中間電圧としているが、第1
の実施形態と同様にして、圧電トランス5の1次側電極
間の中間電圧を検出しても同様の効果を期待できる。
In the second embodiment, Vmd is the intermediate voltage between the transistors Q3 and Q4.
Similar effects can be expected by detecting the intermediate voltage between the primary electrodes of the piezoelectric transformer 5 in the same manner as in the embodiment.

【0037】図8はこの発明の第3の実施形態を示す圧
電トランスインバータを示す図である。図8において、
圧電トランス5の1次側入力電極の一方はコイル1とト
ランジスタQ1のドレインに接続され、もう一方の入力
電極はコイル2とトランジスタQ2のドレインに接続さ
れる。駆動周波数制御回路3は図1および図5の実施形
態と同様にして、管電流検出抵抗R8で検出された管電
流がほぼ一定になるように、トランジスタQ2,Q3の
駆動信号の周波数を制御する。
FIG. 8 is a view showing a piezoelectric transformer inverter according to a third embodiment of the present invention. In FIG.
One of the primary input electrodes of the piezoelectric transformer 5 is connected to the coil 1 and the drain of the transistor Q1, and the other input electrode is connected to the coil 2 and the drain of the transistor Q2. The drive frequency control circuit 3 controls the frequency of the drive signal of the transistors Q2 and Q3 so that the tube current detected by the tube current detection resistor R8 becomes substantially constant, as in the embodiment of FIGS. .

【0038】コイル1,2の他端にはトランジスタQ3
のドレインおよび電流保持手段であるダイオードD1の
カソードが接続される。トランジスタQ3のソースには
入力電圧が与えられ、ダイオードD1のアノードは接地
される。トランジスタQ1,Q2のゲートにはそれぞれ
コンデンサC3,C4の一端が接続され、コンデンサC
3,C4の他端側と接地間には抵抗R13,R14が接
続され、これらのコンデンサC3と抵抗R13およびコ
ンデンサC4と抵抗R14は微分回路を形成している。
駆動周波数制御回路3から出力されるゲート電圧Vg
1,Vg2はこれらの微分回路で微分され、Vdf1,
Vdf2としてダイオードD2,D3により合成され、
抵抗R15の両端電圧Vdf3となる。ここで、抵抗R
13,R14,R15およびコンデンサC2,C3,C
4およびダイオードD2,D3により駆動信号波形処理
回路が構成されている。
A transistor Q3 is connected to the other ends of the coils 1 and 2.
Is connected to the cathode of a diode D1 as a current holding means. The input voltage is applied to the source of the transistor Q3, and the anode of the diode D1 is grounded. One ends of capacitors C3 and C4 are connected to the gates of the transistors Q1 and Q2, respectively.
Resistors R13 and R14 are connected between the other ends of the terminals 3 and C4 and the ground, and these capacitors C3 and R13 and the capacitors C4 and R14 form a differentiating circuit.
Gate voltage Vg output from drive frequency control circuit 3
1, Vg2 are differentiated by these differentiating circuits, and Vdf1,
Synthesized by diodes D2 and D3 as Vdf2,
It becomes the voltage Vdf3 across the resistor R15. Where the resistance R
13, R14, R15 and capacitors C2, C3, C
4 and the diodes D2 and D3 constitute a drive signal waveform processing circuit.

【0039】トランジスタQ3のドレインは抵抗R9,
R10を介して接地され、抵抗R10にはコンデンサC
1が並列に接続される。抵抗R9とR10の中間点電圧
(Vrct)はコンデンサC2を介してダイオードD
2,D3および抵抗R15の接続点に接続されるととも
に、ツェナーダイオードZD1を介してトランジスタQ
4のベースに接続される。トランジスタQ4のエミッタ
は接地され、コレクタはトランジスタQ5のベースに接
続される。トランジスタQ5のベースには抵抗R4を介
してリモートON/OFF信号が与えられる。また、ト
ランジスタQ5のベースは抵抗R5を介して接地され
る。さらに、トランジスタQ5のコレクタにはトーテム
ポール電流増幅回路4が接続される。
The drain of the transistor Q3 is connected to a resistor R9,
R10 is grounded, and a resistor C is connected to the resistor R10.
1 are connected in parallel. The midpoint voltage (Vrct) of the resistors R9 and R10 is connected to the diode D via the capacitor C2.
, D3 and a resistor R15, and a transistor Q via a Zener diode ZD1.
4 base. The emitter of transistor Q4 is grounded, and the collector is connected to the base of transistor Q5. A remote ON / OFF signal is applied to the base of the transistor Q5 via the resistor R4. The base of the transistor Q5 is grounded via the resistor R5. Further, a totem pole current amplifier circuit 4 is connected to the collector of the transistor Q5.

【0040】図9は図8に示した圧電トランスインバー
タの各部の波形図である。次に、図9を参照しながら図
8に示した圧電トランスインバータの動作についた説明
する。この第3の実施形態では、Vrctの脈動を発生
させるために、圧電トランス5の入力電圧を用いるもの
ではなく、トランジスタQ1,Q2の駆動信号を用いる
点が図5に示した第2の実施形態と異なっている。トラ
ンジスタQ1,Q2の駆動信号をCRからなる微分回路
を通すことにより、図9(b),(c)のVdf1,V
df2に示す脈動波形が得られる。これをダイオードD
2,D3および抵抗R15からなる回路に入力すること
により、図9(e)に示すようなVdf3の波形に処理
される。Vrctの平均電圧は、図5の実施形態と同様
の原理により、およそVbe+Vzに保たれる。このと
き、トランジスタQ3の出力(Vchop)の平均電圧
は、(Vbe+Vz)×(1+R21/R22)とな
る。
FIG. 9 is a waveform diagram of each part of the piezoelectric transformer inverter shown in FIG. Next, the operation of the piezoelectric transformer inverter shown in FIG. 8 will be described with reference to FIG. The third embodiment is different from the second embodiment shown in FIG. 5 in that a drive signal for the transistors Q1 and Q2 is used to generate the pulsation of Vrct instead of using the input voltage of the piezoelectric transformer 5. Is different. By passing the driving signals of the transistors Q1 and Q2 through a differentiating circuit composed of CR, Vdf1 and Vdf in FIGS.
The pulsation waveform shown by df2 is obtained. This is diode D
By inputting the signal to a circuit including D2, D3 and a resistor R15, the waveform is processed into a Vdf3 waveform as shown in FIG. The average voltage of Vrct is kept at approximately Vbe + Vz according to the same principle as the embodiment of FIG. At this time, the average voltage of the output (Vchop) of the transistor Q3 is (Vbe + Vz) × (1 + R21 / R22).

【0041】Vrct電圧には、コンデンサC2を介し
て電圧Vdf3の信号が注入されるため、図9(f)に
示すように、Vrct電圧は脈動波形となる。この脈動
信号により、トランジスタQ4,Q5,Q3がオン,オ
フして、図1および図5の実施形態と同様にして、入力
電圧が増加した際にトランジスタQ3の平均出力増加を
抑制することができる。
Since the signal of the voltage Vdf3 is injected into the Vrct voltage via the capacitor C2, the Vrct voltage has a pulsating waveform as shown in FIG. With the pulsation signal, the transistors Q4, Q5, and Q3 are turned on and off, and the average output of the transistor Q3 can be suppressed from increasing when the input voltage increases, as in the embodiments of FIGS. .

【0042】なお、Vrctの脈動を発生させる部分以
外の部分については、図1および図5の実施形態と同様
のため、ここでは説明を割愛する。
The portions other than the portion that generates the pulsation of Vrct are the same as those in the embodiment shown in FIGS. 1 and 5, and the description is omitted here.

【0043】図10はこの発明の第4の実施形態を示す
圧電トランスインバータを示す図である。この第4の実
施形態は、図8に示したコイル1,2に代えて図5に示
したオートトランス11,12を接続し、図8に示した
抵抗R9とトランジスタQ3のドレインとの間にコイル
13を接続し、コイル13と抵抗R9との接続点と接地
間にコンデンサC1を接続したものであり、それ以外の
構成は図8と同様にして構成される。
FIG. 10 is a view showing a piezoelectric transformer inverter according to a fourth embodiment of the present invention. In the fourth embodiment, the auto-transformers 11 and 12 shown in FIG. 5 are connected in place of the coils 1 and 2 shown in FIG. 8, and a resistor R9 and the drain of the transistor Q3 shown in FIG. The coil 13 is connected, and a capacitor C1 is connected between the connection point between the coil 13 and the resistor R9 and the ground. The other configuration is the same as that of FIG.

【0044】この第4の実施形態の動作は図8に示した
第3の実施形態とほぼ同様であるが、コイル1,2に代
えてオートトランス11,12を用いているため、圧電
トランス5に入力される電圧をトランジスタQ3,Q4
のドレイン電圧よりも大きくできる利点がある。また、
オートトランス11,12の1次と2次の巻数比を1:
nとすれば、オートトランス11,12により1+n倍
の電圧昇圧を見込めるため、第2の実施形態と同様に圧
電トランジスタ5の昇圧比が不足する高出力用途に用い
ると効果的である。
The operation of the fourth embodiment is almost the same as that of the third embodiment shown in FIG. 8, except that the autotransformers 11 and 12 are used instead of the coils 1 and 2 so that the piezoelectric transformer 5 To the transistors Q3 and Q4
There is an advantage that the drain voltage can be higher than the drain voltage. Also,
The primary to secondary turns ratio of the autotransformers 11 and 12 is 1:
Assuming that n, voltage boosting of 1 + n times can be expected by the autotransformers 11 and 12, so that it is effective to use the piezoelectric transistor 5 in a high output application in which the boosting ratio of the piezoelectric transistor 5 is insufficient as in the second embodiment.

【0045】また、この第4の実施形態では、トランジ
スタQ3の出力電圧(Vchop)をコイル13とコン
デンサC1で平滑した後に抵抗分圧している点で図8の
第3の実施形態と異なっているが、この実施形態では、
コイル13が余分に必要な点がコスト的には不利となる
が、以下に述べるような利点がある。
The fourth embodiment differs from the third embodiment in FIG. 8 in that the output voltage (Vchop) of the transistor Q3 is smoothed by the coil 13 and the capacitor C1 and then divided by resistance. However, in this embodiment,
The extra coil 13 is disadvantageous in terms of cost, but has the following advantages.

【0046】まず、第1にコンデンサC2の容量を比較
的自由に選べることが挙げられる。第3の実施形態で
は、Vdf3の電圧はコンデンサC2を介してVrct
に注入されるが、このときVdf3はコンデンサC1,
C2により容量が分圧されてしまう。つまり、制御の安
定性を増すためにコンデンサC1を大きくすると、それ
に応じてコンデンサC2の容量も大きくしなければなら
ないが、コンデンサC2の容量を大きくすると、それに
応じて微分回路のインピーダンスも低インピーダンスに
設計しなければならず、微分回路の消費電力が大きくな
る問題があった。
First, the capacity of the capacitor C2 can be selected relatively freely. In the third embodiment, the voltage of Vdf3 is set to Vrct via the capacitor C2.
At this time, Vdf3 is connected to the capacitors C1,
The capacity is divided by C2. That is, if the capacitor C1 is increased in order to increase the stability of the control, the capacitance of the capacitor C2 must be increased accordingly. However, if the capacitance of the capacitor C2 is increased, the impedance of the differentiating circuit is also reduced accordingly. It has to be designed, and there is a problem that the power consumption of the differentiating circuit increases.

【0047】これに対して、図10に示した第4の実施
形態では、分圧抵抗R10に並列容量がないため、コン
デンサC2の容量を自由に選ぶことができ、ひいては微
分回路の消費電力を抑制できる。
On the other hand, in the fourth embodiment shown in FIG. 10, since the voltage dividing resistor R10 has no parallel capacitance, the capacitance of the capacitor C2 can be freely selected, and the power consumption of the differentiating circuit can be reduced. Can be suppressed.

【0048】さらに、第2の利点として、コイル13と
コンデンサC1の平滑回路の出力電圧は比較的低電圧の
ほぼ一定電圧に保たれるため、この平滑電圧を駆動周波
数制御回路の電源電圧として使用できる点である。この
ような構成を用いることにより、たとえば駆動周波数制
御回路3には耐圧の低いC−MOS回路を用いることが
でき、制御回路の低消費電力化に効果がある。
Further, as a second advantage, since the output voltage of the smoothing circuit of the coil 13 and the capacitor C1 is maintained at a relatively low voltage and almost constant voltage, this smoothed voltage is used as the power supply voltage of the drive frequency control circuit. It is possible. By using such a configuration, for example, a C-MOS circuit having a low withstand voltage can be used as the drive frequency control circuit 3, which is effective in reducing the power consumption of the control circuit.

【0049】[0049]

【発明の効果】以上のように、請求項1に係る発明で
は、入力電圧が増加した場合でも入力電圧をチョッピン
グするトランジスタの出力電圧増加を抑制でき、インバ
ータの変換効率低下を小さくできるという従来技術と同
様の効果を、はるかに簡単な回路構成で実現できるた
め、回路のコストダウンに大きな効果がある。さらに、
入力電圧範囲が狭い場合には、第3のトランジスタをは
じめとする回路部品を省略すればよいので、設計のフレ
キシビリティが上がるという効果がある。
As described above, in the invention according to the first aspect, even when the input voltage increases, the increase in the output voltage of the transistor for chopping the input voltage can be suppressed, and the decrease in the conversion efficiency of the inverter can be reduced. Since the same effect as described above can be realized with a much simpler circuit configuration, there is a great effect on circuit cost reduction. further,
When the input voltage range is narrow, circuit components such as the third transistor may be omitted, which has an effect of increasing design flexibility.

【0050】また、バースト調光を行なう際にも、入力
電圧をチョッピングするトランジスタを駆動している回
路をトランジスタ1石で停止/駆動できるため、非常に
簡単な回路構成でバースト調光を実現できるという効果
がある。
Also, when performing burst dimming, the circuit driving the transistor for chopping the input voltage can be stopped / driven by one transistor, so that burst dimming can be realized with a very simple circuit configuration. This has the effect.

【0051】請求項2に係る発明では、入力電圧をチョ
ッピングするトランジスタの出力を抵抗分圧をしつつ平
滑する回路を有し、その平滑電圧を圧電トランスの1次
側電圧で脈動させることにより、請求項1の発明に比較
してチョッピングトランジスタの出力平均電圧の上昇を
さらに抑制できる。このため、インバータの変換効率の
低下をさらに小さくでき、かつ部品点数もさほど増えな
いため、低コストで回路を実現できるという効果に悪影
響を及ぼさない。
According to the second aspect of the present invention, there is provided a circuit for smoothing the output of the transistor for chopping the input voltage while dividing the resistance by resistance, and pulsating the smoothed voltage with the primary voltage of the piezoelectric transformer. As compared with the first aspect, an increase in the average output voltage of the chopping transistor can be further suppressed. For this reason, the reduction in the conversion efficiency of the inverter can be further reduced, and the number of components does not increase so much, so that the effect of realizing the circuit at low cost is not adversely affected.

【0052】また、コイルの代わりにオートトランスを
用いることにより、圧電トランスの入力電圧を予備昇圧
できるため、大出力を要求されるアプリケーションでも
昇圧不足にはならないという効果がある。
Further, by using an auto-transformer instead of the coil, the input voltage of the piezoelectric transformer can be preliminarily boosted, so that there is an effect that the boosting is not insufficient even in an application requiring a large output.

【0053】請求項3および5に係る発明では、請求項
1および2と同様にして、非常に簡単な回路構成で、入
力電圧のチョッピングトランジスタのデューティ制御が
実現できるため、従来例に比べて安価に回路を実現でき
るという効果がある。
According to the third and fifth aspects, the duty control of the input voltage chopping transistor can be realized with a very simple circuit configuration in the same manner as in the first and second aspects. This has the effect that a circuit can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の第1の実施形態の圧電トランジス
タインバータを示す図である。
FIG. 1 is a diagram showing a piezoelectric transistor inverter according to a first embodiment of the present invention.

【図2】 第1の実施形態の各部の波形を示す波形図で
ある。
FIG. 2 is a waveform chart showing waveforms of respective units according to the first embodiment.

【図3】 第1の実施形態の各部の波形を示す波形図で
ある。
FIG. 3 is a waveform chart showing waveforms of respective units according to the first embodiment.

【図4】 第1の実施形態を用いた場合の入力電圧とチ
ョッピングトランジスタの平均出力電圧との関係を示す
グラフである。
FIG. 4 is a graph showing a relationship between an input voltage and an average output voltage of a chopping transistor when the first embodiment is used.

【図5】 この発明の第2の実施形態の圧電トランスイ
ンバータを示す図である。
FIG. 5 is a diagram illustrating a piezoelectric transformer inverter according to a second embodiment of the present invention.

【図6】 この発明の第2の実施形態の各部の波形を示
す波形図である。
FIG. 6 is a waveform chart showing waveforms of respective units according to the second embodiment of the present invention.

【図7】 第2の実施形態を用いた場合の入力電圧とチ
ョッピングトランジスタの平均出力電圧との関係を示す
グラフである。
FIG. 7 is a graph showing a relationship between an input voltage and an average output voltage of a chopping transistor when the second embodiment is used.

【図8】 この発明の第3の実施形態を示す圧電トラン
スインバータを示す図である。
FIG. 8 is a diagram showing a piezoelectric transformer inverter according to a third embodiment of the present invention.

【図9】 第3の実施形態の各部の波形を示す波形図で
ある。
FIG. 9 is a waveform chart showing waveforms of respective units according to the third embodiment.

【図10】 この発明の第4の実施形態の圧電トランス
インバータを示す図である。
FIG. 10 is a diagram illustrating a piezoelectric transformer inverter according to a fourth embodiment of the present invention.

【図11】 従来例の圧電トランスインバータの一例を
示す図である。
FIG. 11 is a diagram illustrating an example of a conventional piezoelectric transformer inverter.

【符号の説明】[Explanation of symbols]

1,2,13 コイル、3 駆動周波数制御回路、4
トーテムポール電流増幅回路、5 圧電トランス、6
放電管、11,12 オートトランス、Q1〜Q7 ト
ランジスタ、R1〜R15 抵抗、C1〜C4 コンデ
ンサ、D1〜D3 ダイオード、ZD1 ツェナーダイ
オード。
1,2,13 coil, 3 drive frequency control circuit, 4
Totem pole current amplifier, 5 piezoelectric transformer, 6
Discharge tubes, 11, 12 Autotransformers, Q1-Q7 transistors, R1-R15 resistors, C1-C4 capacitors, D1-D3 diodes, ZD1 Zener diodes.

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 3K072 AA01 CA16 DE02 GA10 HA04 5H007 BB03 CA02 CB06 CC12 CC32 CC35 DA03 DB03 DC02 EA02 5H730 AA14 AA15 AS11 BB13 BB86 DD04 DD28 EE48 FD31 FG05 FG07  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 3K072 AA01 CA16 DE02 GA10 HA04 5H007 BB03 CA02 CB06 CC12 CC32 CC35 DA03 DB03 DC02 EA02 5H730 AA14 AA15 AS11 BB13 BB86 DD04 DD28 EE48 FD31 FG05 FG07

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 1次側に入力された交流電圧を電圧変換
して2次側に出力する圧電トランスと、 前記圧電トランスの1次側電極の一方に接続された第1
のコイルと第1のトランジスタおよび前記圧電トランス
の1次側電極の他方に接続された第2のコイルと第2の
トランジスタと、 前記圧電トランスの2次側に接続された放電管と、 前記放電管に流れる電流を検出し、その電流値がほぼ一
定になるように前記第1のトランジスタと前記第2のト
ランジスタを交互に導通制御する駆動信号の周波数を可
変制御する駆動周波数制御回路と、 前記第1および第2のコイルの他方の端子の接続点と入
力電源との間に挿入された第3のトランジスタと、 前記第1および第2のコイルの接続点と接地電位との間
に接続された電流保持回路と、 前記圧電トランスの1次側電極間の電圧を検出する1次
電極間電圧分圧回路と、 前記1次電極間電圧分圧回路の出力を用いて前記第3の
トランジスタの導通を制御することにより、前記入力電
圧が増加した場合にも前記第3のトランジスタの平均出
力電圧の増加が緩和されるように制御する制御回路とを
備えたことを特徴とする、圧電トランスインバータ。
1. A piezoelectric transformer for converting an AC voltage input to a primary side into a voltage and outputting the converted voltage to a secondary side, and a first transformer connected to one of primary electrodes of the piezoelectric transformer.
A second coil and a second transistor connected to the other of the coil, the first transistor, and the primary electrode of the piezoelectric transformer; a discharge tube connected to a secondary side of the piezoelectric transformer; A drive frequency control circuit that detects a current flowing through the tube, and variably controls a frequency of a drive signal that alternately controls conduction of the first transistor and the second transistor so that the current value becomes substantially constant; A third transistor inserted between a connection point of the other terminal of the first and second coils and an input power supply, and a third transistor connected between a connection point of the first and second coils and a ground potential; A current holding circuit, a voltage dividing circuit between the primary electrodes for detecting a voltage between the primary electrodes of the piezoelectric transformer, and a voltage dividing circuit for the third transistor using an output of the voltage dividing circuit between the primary electrodes. Control continuity It allows characterized by comprising a control circuit in which the input voltage is controlled to increase the average output voltage of the third transistor is relaxed even when the increase of the piezoelectric transformer inverter.
【請求項2】 1次側に入力された交流電圧を電圧変換
して2次側に出力する圧電トランスと、 前記圧電トランスの1次側電極の一方に接続された第1
のコイルと第1のトランジスタおよび前記圧電トランス
の1次側電極の他方に接続された第2のコイルと第2の
トランジスタと、 前記圧電トランスの2次側に接続された放電管と、 前記放電管に流れる電流を検出し、その電流値がほぼ一
定になるように前記第1のトランジスタと前記第2のト
ランジスタを交互に導通制御する駆動信号の周波数を可
変制御する駆動周波数制御回路と、 前記第1および第2のコイルの他方の端子の接続点と入
力電源との間に挿入された第3のトランジスタと、 前記第1および第2のコイルの接続点と接地電位との間
に接続された電流保持回路と、 前記第1および第2のトランジスタの駆動信号を波形処
理した信号を用いて、前記第3のトランジスタを導通制
御することにより、前記入力電圧が増加した場合にも前
記第3のトランジスタの平均出力電圧の増加が緩和され
るように制御する制御回路を備えたことを特徴とする、
圧電トランスインバータ。
2. A piezoelectric transformer for converting an AC voltage input to a primary side into a voltage and outputting the converted voltage to a secondary side, and a first transformer connected to one of primary electrodes of the piezoelectric transformer.
A second coil and a second transistor connected to the other of the coil, the first transistor, and the primary electrode of the piezoelectric transformer; a discharge tube connected to a secondary side of the piezoelectric transformer; A drive frequency control circuit that detects a current flowing through the tube, and variably controls a frequency of a drive signal that alternately controls conduction of the first transistor and the second transistor so that the current value becomes substantially constant; A third transistor inserted between a connection point of the other terminal of the first and second coils and an input power supply, and a third transistor connected between a connection point of the first and second coils and a ground potential; The input voltage is increased by controlling the conduction of the third transistor by using a current holding circuit and a signal obtained by subjecting the drive signals of the first and second transistors to waveform processing. Characterized in that also provided with a control circuit for controlling such an increase in the average output voltage of the third transistor is relaxed,
Piezoelectric transformer inverter.
【請求項3】 1次側に入力された交流電圧を電圧変換
して2次側に出力する圧電トランスと、 圧電トランスの1次側電極の一方に2次端子を接続し、
中間端子を第1のトランジスタに接続した第1のオート
トランスと、 前記圧電トランスの1次側電極の他方に2次端子を接続
し、中間端子を第2のトランジスタに接続した第2のオ
ートトランスと、 前記圧電トランスの2次側に接続された放電管と、 前記放電管に流れる電流を検出し、その電流値がほぼ一
定になるように、前記第1のトランジスタと前記第2の
トランジスタを交互に導通制御する駆動信号の周波数を
可変制御する駆動周波数制御回路と、 前記第1および第2のオートトランスの1次側端子と入
力電源との間に挿入された第3のトランジスタと、 前記第1および第2のオートトランスの1次側端子と接
地電位との間に接続された電流保持回路と、 前記圧電トランスの1次側電極間の電圧を検出する1次
電極間電圧分圧回路と、 前記1次電極間電圧分圧回路の出力を用いて、前記第3
のトランジスタの導通を制御することにより、前記入力
電圧が増加した場合にも前記第3のトランジスタの平均
出力電圧の増加が緩和されるように制御する制御回路と
を備えたことを特徴とする、圧電トランスインバータ。
3. A piezoelectric transformer for converting an AC voltage inputted to a primary side into a voltage and outputting the converted voltage to a secondary side, a secondary terminal being connected to one of primary electrodes of the piezoelectric transformer,
A first autotransformer having an intermediate terminal connected to a first transistor, and a second autotransformer having a secondary terminal connected to the other of the primary electrodes of the piezoelectric transformer and an intermediate terminal connected to a second transistor. A discharge tube connected to the secondary side of the piezoelectric transformer, and a current flowing in the discharge tube, and the first transistor and the second transistor are connected so that the current value becomes substantially constant. A drive frequency control circuit for variably controlling the frequency of a drive signal for alternately controlling conduction; a third transistor inserted between a primary terminal of the first and second autotransformers and an input power supply; A current holding circuit connected between the primary terminals of the first and second autotransformers and a ground potential; and a voltage dividing circuit between primary electrodes for detecting a voltage between the primary electrodes of the piezoelectric transformer. , Using the output of the primary electrode voltage divider circuit, the third
A control circuit for controlling conduction of the transistors so that the average output voltage of the third transistor is reduced even when the input voltage increases. Piezoelectric transformer inverter.
【請求項4】 前記1次電極間電圧分圧回路の検出対象
電圧を、前記第1および第2のオートトランスの中間端
子間の電圧に変更したことを特徴とする、請求項3に記
載の圧電トランスインバータ。
4. The apparatus according to claim 3, wherein a voltage to be detected by said voltage dividing circuit between primary electrodes is changed to a voltage between intermediate terminals of said first and second autotransformers. Piezoelectric transformer inverter.
【請求項5】 1次側に入力された交流電圧を電圧変換
して2次側に出力する圧電トランスと、 前記圧電トランスの1次側電極の一方に2次端子を接続
し、中間端子を第1のトランジスタに接続した第1のオ
ートトランスと、 前記圧電トランスの1次側電極の他方に2次端子を接続
し、中間端子を第2のトランジスタに接続した第2のオ
ートトランスと、 前記圧電トランスの2次側に接続された放電管と、 前記放電管に流れる電流を検出し、その電流値がほぼ一
定になるように前記第1のトランジスタと前記第2のト
ランジスタを交互に導通制御する駆動信号の周波数を可
変制御する駆動周波数制御回路と、 前記第1および第2のオートトランスの1次側端子と入
力電源との間に挿入された第3のトランジスタと、 前記第1および第2のオートトランスの1次側端子と接
地電位との間に接続された電流保持回路と、 前記第1および第2のトランジスタの駆動信号を波形処
理した信号を用いて、前記第3のトランジスタを導通制
御することにより、前記入力電圧が増加した場合にも前
記第3のトランジスタの平均出力電圧の増加が緩和され
るように制御する制御回路を備えたことを特徴とする、
圧電トランスインバータ。
5. A piezoelectric transformer for converting an AC voltage input to a primary side into a voltage and outputting the converted voltage to a secondary side; a secondary terminal connected to one of primary electrodes of the piezoelectric transformer; A first autotransformer connected to a first transistor, a second autotransformer having a secondary terminal connected to the other of the primary electrodes of the piezoelectric transformer, and an intermediate terminal connected to a second transistor; A discharge tube connected to the secondary side of a piezoelectric transformer, and a current flowing through the discharge tube is detected, and the first transistor and the second transistor are alternately turned on so that the current value becomes substantially constant. A drive frequency control circuit for variably controlling the frequency of the drive signal to be applied; a third transistor inserted between a primary terminal of the first and second autotransformers and an input power supply; 2 o A current holding circuit connected between a primary terminal of the heat transformer and a ground potential, and conducting control of the third transistor using a signal obtained by subjecting the drive signal of the first and second transistors to waveform processing. A control circuit that controls the average output voltage of the third transistor to be reduced even when the input voltage increases.
Piezoelectric transformer inverter.
【請求項6】 前記第3のトランジスタをPWM信号で
間欠的に導通制御することにより、前記放電管の明るさ
を調整することを特徴とする、請求項1から5のいずれ
かに記載の圧電トランスインバータ。
6. The piezoelectric device according to claim 1, wherein the brightness of the discharge tube is adjusted by intermittently controlling the conduction of the third transistor by a PWM signal. Transformer inverter.
JP2000044182A 2000-02-22 2000-02-22 Piezoelectric transformer inverter Withdrawn JP2001238469A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000044182A JP2001238469A (en) 2000-02-22 2000-02-22 Piezoelectric transformer inverter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000044182A JP2001238469A (en) 2000-02-22 2000-02-22 Piezoelectric transformer inverter

Publications (1)

Publication Number Publication Date
JP2001238469A true JP2001238469A (en) 2001-08-31

Family

ID=18566987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000044182A Withdrawn JP2001238469A (en) 2000-02-22 2000-02-22 Piezoelectric transformer inverter

Country Status (1)

Country Link
JP (1) JP2001238469A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009239535A (en) * 2008-03-26 2009-10-15 Nec Lighting Ltd Detection circuit, and discharge tube driver

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009239535A (en) * 2008-03-26 2009-10-15 Nec Lighting Ltd Detection circuit, and discharge tube driver

Similar Documents

Publication Publication Date Title
KR100872467B1 (en) Liquid crystal display
JP3257505B2 (en) Piezoelectric transformer inverter
KR100360931B1 (en) Control circuit and method for piezoelectric transformer
JP3533405B2 (en) Higher frequency cold cathode fluorescent lamp power supply
US7321200B2 (en) Square wave drive system
KR101695419B1 (en) Method of supplying power, apparatus for performing the method and display apparatus having the apparatus
US20100289532A1 (en) Adaptation circuit for controlling a conversion circuit
TW463530B (en) Piezoelectric transformer inverter
US8525429B2 (en) Method for controlling gas discharge lamps
JP3061049B1 (en) Piezoelectric transformer inverter
JP2001085759A (en) Driving method of piezoelectric transformer and its driving circuit
US6134133A (en) Piezoelectric transformer inverter
KR20070026074A (en) Power supply device
JP3173585B2 (en) Driving method and driving circuit for piezoelectric transformer
KR20050083557A (en) Power supply circuit and electronic equipment
JP2001126891A (en) Piezoelectric transformer inverter
JP2001238469A (en) Piezoelectric transformer inverter
JPH10136647A (en) Power circuit
JPH1041082A (en) Gas discharge lamp electronic ballast circuit with improved power factor and lamp efficiency
CA2402464A1 (en) Switching power supply
JPH1126181A (en) Cold-cathode tube lighting device
JP2000133484A (en) Discharge tube driving circuit
JPH08126348A (en) Dc-ac inverter
JP2001314091A (en) Power source device
JP3480303B2 (en) Power supply

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070501